JP4490950B2 - 磁気抵抗効果素子の製造方法、及び磁気抵抗効果素子 - Google Patents

Description

本発明は、磁気抵抗効果膜の膜面の垂直方向にセンス電流を流して磁気を検知する磁気抵抗効果素子の製造方法、及びその磁気抵抗効果素子に関する。

巨大磁気抵抗効果（Giant Magneto-Resistive Effect：ＧＭＲ）を用いることで、磁気デバイス、特に磁気ヘッドの性能が飛躍的に向上している。特に、スピンバルブ膜（Spin-Valve：ＳＶ膜）の磁気ヘッドやＭＲＡＭ（Magnetic Random Access Memory）などへの適用は、磁気デバイス分野に大きな技術的進歩をもたらした。

「スピンバルブ膜」は、２つの強磁性層の間に非磁性のスペーサ層を挟んだ構造を有する積層膜であり、スピン依存散乱ユニットとも呼ばれる。この２つの強磁性層の一方（「ピン層」や「磁化固着層」などと称される）の磁化が反強磁性層などで固着され、他方（「フリー層」や「磁化自由層」などと称される）の磁化が外部磁界に応じて回転可能である。スピンバルブ膜では、ピン層とフリー層の磁化方向の相対角度が変化することで、巨大な磁気抵抗変化が得られる。

スピンバルブ膜を用いた磁気抵抗効果素子には、ＣＩＰ（Current In Plane）−ＧＭＲ素子、ＣＰＰ（Current Perpendicular to Plane）−ＧＭＲ素子、およびＴＭＲ（Tunneling MagnetoResistance）素子がある。ＣＩＰ−ＧＭＲ素子ではスピンバルブ膜の面に平行にセンス電流を通電し、ＣＰＰ−ＧＭＲ、およびＴＭＲ素子ではスピンバルブ膜の面にほぼ垂直方向にセンス電流を通電する。センス電流を膜面に対し垂直に通電する方式の方が、将来の高記録密度ヘッド対応の技術として、注目されている。

ここで、スピンバルブ膜が金属層で形成されたメタルＣＰＰ−ＧＭＲ素子では、磁化による抵抗変化量が小さく、微弱磁界（例えば、高記録密度の磁気ディスクでの磁界）を検知するのは困難である。

スペーサ層として、厚み方向への電流パスを含む酸化物層［ＮＯＬ（nano-oxide layer）］を用いたＣＰＰ素子が提案されている（特許文献１参照）。この素子では、電流狭窄［ＣＣＰ（Current-confined-path）］効果により素子抵抗およびＭＲ変化率の双方を増大できる。以下、この素子をＣＣＰ−ＣＰＰ素子と呼ぶ。
特開２００２−２０８７４４号

現在、ＨＤＤ（Hard Disk Drive）等の磁気記憶装置はパソコンや携帯型音楽プレーヤーなどの用途に用いられている。しかしながら、今後、磁気記憶装置の使用用途がさらに広がり、また高密度記憶化が進むと、信頼性への要求がより厳しくなる。例えば、より高温度の条件下や、より高速での動作環境下での信頼性を向上させることが、必要になる。そのためには、磁気ヘッドの信頼性を、従来よりも向上させることが望ましい。

特にＣＣＰ−ＣＰＰ素子は、従来のＴＭＲ素子に比べて抵抗が低いため、より高転送レートが要求されるサーバー・エンタープライズ用途のハイエンドの磁気記憶装置に適用可能である。このようなハイエンドの用途には、高密度化と、高信頼性を同時に満たすことが要求される。また、これらの用途では、より高温化での信頼性を向上させることが望ましい。つまり、より厳しい環境（高温環境等）、より厳しい使用条件（高速で回転する磁気ディスクでの情報の読み取り等）下で、ＣＣＰ−ＣＰＰ素子を使用することが必要となる。

本発明は、高密度記憶の磁気記憶装置に適用可能で、信頼性の向上が図られた磁気抵抗効果素子を提供することを目的とする。

上記課題を解決すべく、本発明の一態様は、磁化方向が実質的に一方向に固着された磁化固着層と、前記磁化固着層上に設けられ、絶縁層と前記絶縁層を貫通する金属層を含むスペーサ層と、前記スペーサ層上に設けられ、磁化方向が外部磁界に対応して変化する磁化自由層とを有する磁気抵抗効果素子の製造方法において、前記スペーサ層は、前記磁化固着層の表面に、前記スペーサ層と前記磁化固着層との密着力を増大させるためにイオン、又はプラズマを照射する工程と、前記磁化固着層上に、第１の非磁性金属層を形成する工程と、前記第１の非磁性金属層上に、前記絶縁層に変換される第２の金属層を形成する工程と、前記イオン、又はプラズマを照射する工程の後に、前記第２の金属層の表面にＯ及びＮの少なくとも一方、並びにＡｒ，Ｘｅ，Ｈｅ，Ｎｅ，Ｋｒのうち少なくともいずれかひとつの元素を含むイオンまたはプラズマを照射することで前記第２の金属層を前記絶縁層及び前記第１の非磁性金属を含む非磁性金属パスへと変換する工程と、前記絶縁層及び前記非磁性金属パス上に第３の非磁性金属層を形成する工程とを経て形成されることを特徴とする、磁気抵抗効果素子の製造方法に関する。

以上説明したように、本発明によれば、高密度記憶の磁気記憶装置に適用可能で、信頼性の向上が図られた磁気抵抗効果素子を提供することができる。

以下、本発明のその他の特徴及び利点について、図面を参照しながら本発明を実施するための最良の形態に基づいて説明する。なお、以下の実施の形態において、合金の組成は原子％（atomic％）で表される。

（第１の実施形態）
＜磁気抵抗効果素子＞
図１は、本発明の実施の形態に係る磁気抵抗効果素子（ＣＣＰ−ＣＰＰ素子）を表す斜視図である。なお、図１および以降の図は全て模式図であり、図上での膜厚同士の比率と、実際の膜厚同士の比率は必ずしも一致しない。

図１に示すように本実施の形態に係る磁気抵抗効果素子は、磁気抵抗効果膜１０、およびこれを上下から挟み込むようにして設けられた下電極１１および上電極２０を有している。なお、これらの積層体は図示しない基板上に構成されている。

磁気抵抗効果膜１０は、下地層１２、ピニング層１３、ピン層１４、下部金属層１５、スペーサ層（ＣＣＰ−ＮＯＬ）１６（絶縁層１６１、電流パス１６２）、上部金属層１７、フリー層１８、キャップ層１９が順に積層されて構成される。この内、ピン層１４、下部金属層１５、スペーサ層１６、および上部金属層１７、およびフリー層１８が、２つの強磁性層の間に非磁性のスペーサ層を挟んでなるスピンバルブ膜に対応する。また、下部金属層１５、極薄酸化層（ＮＯＬ）１６、および上部金属層１７の全体がスペーサ層として定義される。なお、見やすさのために、極薄酸化層１６はその上下層（下部金属層１５および上部金属層１７）から切り離した状態で表している。

以下、磁気抵抗効果素子の構成要素を説明する。
下電極１１は、スピンバルブ膜の垂直方向に通電するための電極である。下電極１１と上電極２０との間に電圧が印加されることで、スピンバルブ膜内部をその膜垂直方向に沿って電流が流れる。この電流によって、磁気抵抗効果に起因する抵抗の変化を検出し、磁気の検知が可能となる。下電極１１には、電流を磁気抵抗効果素子に通電するために、電気抵抗が比較的小さい金属層が用いられる。

下地層１２は、例えば、バッファ層１２ａ、シード層１２ｂに区分することができる。バッファ層１２ａは下電極１１表面の荒れを緩和したりするための層である。シード層１２ｂは、その上に成膜されるスピンバルブ膜の結晶配向および結晶粒径を制御するための層である。

バッファ層１２ａとしては、Ｔａ，Ｔｉ，Ｗ，Ｚｒ，Ｈｆ，Ｃｒまたはこれらの合金を用いることができる。バッファ層１２ａの膜厚は２〜１０ｎｍ程度が好ましく、３〜５ｎｍ程度がより好ましい。バッファ層１２ａの厚さが薄すぎるとバッファ効果が失われる。一方、バッファ層１２ａの厚さが厚すぎるとＭＲ変化率に寄与しない直列抵抗を増大させることになる。なお、バッファ層１２ａ上に成膜されるシード層１２ｂがバッファ効果を有する場合には、バッファ層１２ａを必ずしも設ける必要はない。上記のなかの好ましい一例として、Ｔａ［３ｎｍ］を用いることができる。

シード層１２ｂは、その上に成膜される層の結晶配向を制御できる材料であればよい。シード層１２ｂとして、ｆｃｃ構造（face-centered cubic structure：面心立方格子構造）またはｈｃｐ構造（hexagonal close-packed structure：六方最密格子構造）やｂｃｃ構造（body-centered cubic structure：体心立方格子構造）を有する金属層などが好ましい。例えば、シード層１２ｂとして、ｈｃｐ構造を有するＲｕや、ｆｃｃ構造を有するＮｉＦｅを用いることにより、その上のスピンバルブ膜の結晶配向をｆｃｃ（１１１）配向にすることができる。また、ピニング層１３（例えば、ＰｔＭｎ）の結晶配向を規則化したｆｃｔ構造（face-centered tetragonal structure：面心正方構造）、あるいはｂｃｃ（body-centered cubic structure：体心立方構造）（１１０）配向とすることができる。

結晶配向を向上させるシード層１２ｂとしての機能を十分発揮するために、シード層１２ｂの膜厚としては、１〜５ｎｍが好ましく、より好ましくは、１．５〜３ｎｍが好ましい。上記のなかの好ましい一例として、Ｒｕ［２ｎｍ］を用いることができる。

スピンバルブ膜やピニング層１３の結晶配向性は、Ｘ線回折により測定できる。スピンバルブ膜のｆｃｃ（１１１）ピーク、ピニング層１３（ＰｔＭｎ）のｆｃｔ（１１１）ピークまたはｂｃｃ（１１０）ピークでのロッキングカーブの半値幅を３．５〜６度として、良好な配向性を得ることができる。なお、この配向の分散角は断面ＴＥＭを用いた回折スポットからも判別することができる。

シード層１２ｂとして、Ｒｕの代わりに、ＮｉＦｅベースの合金（例えば、Ｎｉ_ｘＦｅ_{１００−ｘ}（ｘ＝９０〜５０％、好ましくは７５〜８５％）や、ＮｉＦｅに第３元素Ｘを添加して非磁性にした（Ｎｉ_ｘＦｅ_{１００−ｘ}）_{１００−ｙ}Ｘ_ｙ（Ｘ＝Ｃｒ，Ｖ，Ｎｂ，Ｈｆ，Ｚｒ，Ｍｏ））を用いることもできる。ＮｉＦｅベースのシード層１２ｂでは、良好な結晶配向性を得るのが比較的容易であり、上記と同様に測定したロッキングカーブの半値幅を３〜５度とすることができる。

シード層１２ｂには、結晶配向を向上させる機能だけでなく、スピンバルブ膜の結晶粒径を制御する機能もある。具体的には、スピンバルブ膜の結晶粒径を５〜４０ｎｍに制御することができ、磁気抵抗効果素子のサイズが小さくなっても、特性のばらつきを招くことなく高いＭＲ変化率を実現できる。

ここでの結晶粒径は、シード層１２ｂの上に形成された結晶粒の粒径によって判別することができ、断面ＴＥＭなどによって決定することができる。ピン層１４がスペーサ層１６よりも下層に位置するボトム型スピンバルブ膜の場合には、シード層１２ｂの上に形成される、ピニング層１３（反強磁性層）や、ピン層１４（磁化固着層）の結晶粒径によって判別することができる。

高密度記録に対応した再生ヘッドでは、素子サイズが、例えば、１００ｎｍ以下である。素子サイズに対する結晶粒径の比が大きいことは、素子の特性がばらつく原因となる。スピンバルブ膜の結晶粒径が４０ｎｍよりも大きいことは好ましくない。具体的には、結晶粒径が５〜４０ｎｍの範囲が好ましく、５〜２０ｎｍの範囲がさらに好ましい範囲である。

素子面積あたりの結晶粒の数が少なくなると、結晶数が少ないことに起因した特性のばらつきの原因となりうるため、結晶粒径を大きくすることはあまり好ましくない。特に電流パスを形成しているＣＣＰ−ＣＰＰ素子では結晶粒径を大きくすることはあまり好ましくない。一方、結晶粒径が小さくなりすぎても、良好な結晶配向を維持することが一般的には困難になる。これら、結晶粒径の上限、および下限を考慮した結晶粒径の好ましい範囲が、５〜２０ｎｍである。

しかしながら、ＭＲＡＭ用途などでは、素子サイズが１００ｎｍ以上の場合があり、結晶粒径が４０ｎｍ程度と大きくてもそれほど問題とならない場合もある。即ち、シード層１２ｂを用いることで、結晶粒径が粗大化しても差し支えない場合もある。

上述した５〜２０ｎｍの結晶粒径を得るためには、シード層１２ｂとして、Ｒｕ２nmや、（Ｎｉ_ｘＦｅ_{１００−ｘ}）_{１００−ｙ}Ｘ_ｙ（Ｘ＝Ｃｒ，Ｖ，Ｎｂ，Ｈｆ，Ｚｒ，Ｍｏ）層の場合には、第３元素Ｘの組成ｙを０〜３０％程度とすることが好ましい（ｙが０％の場合も含む）。

一方、結晶粒径を４０ｎｍよりも粗大化させて用いるためには、さらに多量の添加元素を用いることが好ましい。シード層１２ｂの材料が、例えば、ＮｉＦｅＣｒの場合にはＣｒ量を３５〜４５％程度とし、ｆｃｃとｂｃｃの境界相を示す組成を用いて、ｂｃｃ構造を有するＮｉＦｅＣｒ層を用いることが好ましい。

前述したように、シード層１２ｂの膜厚は１ｎｍ〜５ｎｍ程度が好ましく、１．５〜３ｎｍがより好ましい。シード層１２ｂの厚さが薄すぎると結晶配向制御などの効果が失われる。一方、シード層１２ｂの厚さが厚すぎると、直列抵抗の増大を招き、さらにスピンバルブ膜の界面の凹凸の原因となることがある。

ピニング層１３は、その上に成膜されるピン層１４となる強磁性層に一方向異方性（unidirectional anisotropy）を付与して磁化を固着する機能を有する。ピニング層１３の材料としては、ＰｔＭｎ，ＰｄＰｔＭｎ，ＩｒＭｎ，ＲｕＲｈＭｎ，ＦｅＭｎ，ＮｉＭｎなどの反強磁性材料を用いることができる。この内、高記録密度対応のヘッドの材料として、ＩｒＭｎが有利である。ＩｒＭｎは、ＰｔＭｎよりも薄い膜厚で一方向異方性を印加することができ、高密度記録の為に必要な狭ギャップ化に適している。

十分な強さの一方向異方性を付与するために、ピニング層１３の膜厚を適切に設定する。ピニング層１３の材料がＰｔＭｎやＰｄＰｔＭｎの場合には、膜厚として、８〜２０ｎｍ程度が好ましく、１０〜１５ｎｍがより好ましい。ピニング層１３の材料がＩｒＭｎの場合には、ＰｔＭｎなどより薄い膜厚でも一方向異方性を付与可能であり、４〜１８ｎｍが好ましく、５〜１５ｎｍがより好ましい。上記のなかの好ましい一例として、ＩｒＭｎ［１０ｎｍ］を用いることができる。

ピニング層１３として、反強磁性層の代わりに、ハード磁性層を用いることができる。ハード磁性層として、例えば、ＣｏＰｔ（Ｃｏ＝５０〜８５％）、（Ｃｏ_ｘＰｔ_{１００−ｘ}）_{１００−ｙ}Ｃｒ_ｙ（ｘ＝５０〜８５％、ｙ＝０〜４０％）、ＦｅＰｔ（Ｐｔ＝４０〜６０％）を用いることができる。ハード磁性層（特に、ＣｏＰｔ）は比抵抗が比較的小さいため、直列抵抗および面積抵抗ＲＡの増大を抑制できる。

ピン層（磁化固着層）１４は、下部ピン層１４１（例えば、Ｃｏ_９０Ｆｅ_１０３．５nm）、磁気結合層１４２（例えば、Ｒｕ）、および上部ピン層１４３（例えば、Ｆｅ_５０Ｃｏ_５０［１ｎｍ］／Ｃｕ［０．２５ｎｍ］）×２／Ｆｅ_５０Ｃｏ_５０［１ｎｍ］）からなるシンセティックピン層とすることのが好ましい一例である。ピニング層１３（例えば、ＩｒＭｎ）とその直上の下部ピン層１４１は一方向異方性（unidirectional anisotropy）をもつように交換磁気結合している。磁気結合層１４２の上下の下部ピン層１４１および上部ピン層１４３は、磁化の向きが互いに反平行になるように強く磁気結合している。

下部ピン層１４１の材料として、例えば、Ｃｏ_ｘＦｅ_{１００−ｘ}合金（ｘ＝０〜１００％）、Ｎｉ_ｘＦｅ_{１００−ｘ}合金（ｘ＝０〜１００％）、またはこれらに非磁性元素を添加したものを用いることができる。また、下部ピン層１４１の材料として、Ｃｏ、Ｆｅ、Ｎｉの単元素やこれらの合金を用いても良い。

下部ピン層１４１の磁気膜厚（飽和磁化Ｂｓ×膜厚ｔ（Ｂｓ・ｔ積））が、上部ピン層１４３の磁気膜厚とほぼ等しいことが好ましい。つまり、上部ピン層１４３の磁気膜厚と下部ピン層１４１の磁気膜厚とが対応することが好ましい。一例として、上部ピン層１４３が（Ｆｅ_５０Ｃｏ_５０［１ｎｍ］／Ｃｕ［０．２５ｎｍ］）×２／Ｆｅ_５０Ｃｏ_５０［１ｎｍ］の場合、薄膜でのＦｅＣｏの飽和磁化が約２．２Ｔであるため、磁気膜厚は２．２Ｔ×３ｎｍ＝６．６Ｔｎｍとなる。Ｃｏ_９０Ｆｅ_１０の飽和磁化が約１．８Ｔなので、上記と等しい磁気膜厚を与える下部ピン層１４１の膜厚ｔは６．６Ｔｎｍ／１．８Ｔ＝３．６６ｎｍとなる。したがって、膜厚が約３．６ｎｍのＣｏ_９０Ｆｅ_１０を用いることが望ましい。

下部ピン層１４１に用いられる磁性層の膜厚は２〜５ｎｍ程度が好ましい。ピニング層１３（例えば、ＩｒＭｎ）による一方向異方性磁界強度および磁気結合層１４２（例えば、Ｒｕ）を介した下部ピン層１４１と上部ピン層１４３との反強磁性結合磁界強度の観点に基づく。下部ピン層１４１が薄すぎるとＭＲ変化率が小さくなる。一方、下部ピン層１４１が厚すぎるとデバイス動作に必要な十分な一方向性異方性磁界を得ることが困難になる。好ましい一例として、膜厚３．４ｎｍのＣｏ_９０Ｆｅ_１０が挙げられる。

磁気結合層１４２（例えば、Ｒｕ）は、上下の磁性層（下部ピン層１４１および上部ピン層１４３）に反強磁性結合を生じさせてシンセティックピン構造を形成する機能を有する。磁気結合層１４２としてのＲｕ層の膜厚は０．８〜１ｎｍであることが好ましい。なお、上下の磁性層に十分な反強磁性結合を生じさせる材料であれば、Ｒｕ以外の材料を用いてもよい。ＲＫＫＹ（Ruderman-Kittel- Kasuya-Yosida）結合の２ｎｄピークに対応する膜厚０．８〜１ｎｍの換わりに、ＲＫＫＹ結合の１ｓｔピークに対応する膜厚０．３〜０．６ｎｍを用いることもできる。１ｓｔピークは、格段に大きな反平行磁化固着力がある一方、膜厚のマージンが小さい。ここでは、より高信頼性の結合を安定して特性が得られる、０．９ｎｍのＲｕが一例として挙げられる。

上部ピン層１４３の一例として、（Ｆｅ_５０Ｃｏ_５０［１ｎｍ］／Ｃｕ［０．２５ｎｍ］）×２／Ｆｅ_５０Ｃｏ_５０［１ｎｍ］のような磁性層を用いることができる。上部ピン層１４３は、スピン依存散乱ユニットの一部をなす。上部ピン層１４３は、ＭＲ効果に直接的に寄与する磁性層であり、大きなＭＲ変化率を得るために、この構成材料、膜厚の双方が重要である。特に、スペーサ層１６との界面に位置する磁性材料は、スピン依存界面散乱に寄与する点で特に重要である。

上部ピン層１４３としてここで用いた、ｂｃｃ構造をもつＦｅ_５０Ｃｏ_５０を用いる効果について述べる。上部ピン層１４３として、ｂｃｃ構造をもつ磁性材料を用いた場合、スピン依存界面散乱効果が大きいため、大きなＭＲ変化率を実現することができる。ｂｃｃ構造をもつＦｅＣｏ系合金として、Ｆｅ_ｘＣｏ_{１００−ｘ}（ｘ＝３０〜１００％）や、Ｆｅ_ｘＣｏ_{１００−ｘ}に添加元素を加えたものが挙げられる。そのなかでも、諸特性を満たしたＦｅ_４０Ｃｏ_６０〜Ｆｅ_６０Ｃｏ_４０が使いやすい材料の一例である。

上部ピン層１４３が、高ＭＲ変化率を実現しやすいｂｃｃ構造をもつ磁性層から形成されている場合には、この磁性層の全膜厚が１．５ｎｍ以上であることが好ましい。ｂｃｃ構造を安定に保つためである。スピンバルブ膜に用いられる金属材料は、ｆｃｃ構造またはｆｃｔ構造であることが多いため、上部ピン層１４３のみがｂｃｃ構造を有することがあり得る。このため、上部ピン層１４３の膜厚が薄すぎると、ｂｃｃ構造を安定に保つことが困難になり、高いＭＲ変化率が得られなくなる。

ここでは、上部ピン層１４３として、極薄Ｃｕ積層を含むＦｅ_５０Ｃｏ_５０を用いている。ここで、上部ピン層１４３は、全膜厚が３ｎｍのＦｅＣｏと、１ｎｍのＦｅＣｏ毎に積層された０．２５ｎｍのＣｕとからなり、トータル膜厚３．５ｎｍである。

上部ピン層１４３の膜厚は５ｎｍ以下であることが好ましい。大きなピン固着磁界を得るためである。大きなピン固着磁界と、ｂｃｃ構造の安定性の両立のため、ｂｃｃ構造をもつ上部ピン層１４３の膜厚は、２．０ｎｍ〜４ｎｍ程度であることが好ましいということになる。

上部ピン層１４３には、ｂｃｃ構造をもつ磁性材料の代わりに、従来の磁気抵抗効果素子で広く用いられているｆｃｃ構造を有するＣｏ_９０Ｆｅ_１０合金や、ｈｃｐ構造をもつコバルト合金を用いることができる。上部ピン層１４３として、Ｃｏ，Ｆｅ，Ｎｉなどの単体金属、またはこれらのいずれか一つの元素を含む合金材料はすべて用いることができる。上部ピン層１４３の磁性材料として、大きなＭＲ変化率を得るのに有利なものから並べると、ｂｃｃ構造をもつＦｅＣｏ合金材料、５０％以上のコバルト組成をもつコバルト合金、５０％以上のＮｉ組成をもつニッケル合金の順になる。

ここでの一例として挙げたものは、上部ピン層１４３として、磁性層（ＦｅＣｏ層）と非磁性層（極薄Ｃｕ層）とを交互に積層したものを用いることができる。このような構造を有する上部ピン層１４３では、極薄Ｃｕ層によって、スピン依存バルク散乱効果と呼ばれるスピン依存散乱効果を向上させることができる。

「スピン依存バルク散乱効果」は、スピン依存界面散乱効果と対の言葉として用いられる。スピン依存バルク散乱効果とは、磁性層内部でＭＲ効果を発現する現象である。スピン依存界面散乱効果は、スペーサ層と磁性層の界面でＭＲ効果を発現する現象である。

以下、磁性層と非磁性層の積層構造によるバルク散乱効果の向上につき説明する。
ＣＣＰ−ＣＰＰ素子においては、スペーサ層１６の近傍で電流が狭窄されるため、スペーサ層１６の界面近傍での抵抗の寄与が非常に大きい。つまり、スペーサ層１６と磁性層（ピン層１４、フリー層１８）の界面での抵抗が、磁気抵抗効果素子全体の抵抗に占める割合が大きい。このことは、スピン依存界面散乱効果の寄与がＣＣＰ−ＣＰＰ素子では非常に大きく、重要であることを示している。つまり、スペーサ層１６の界面に位置する磁性材料の選択が従来のＣＰＰ素子の場合と比較して、重要な意味をもつ。これが、ピン層１４３として、スピン依存界面散乱効果が大きいｂｃｃ構造をもつＦｅＣｏ合金層を用いた理由であり、前述したとおりである。

しかしながら、バルク散乱効果の大きい材料を用いることも無視できず、より高ＭＲ変化率を得るためにはやはり重要である。バルク散乱効果を得るための極薄Ｃｕ層の膜厚は、０．１〜１ｎｍが好ましく、０．２〜０．５ｎｍがより好ましい。Ｃｕ層の膜厚が薄すぎると、バルク散乱効果を向上させる効果が弱くなる。Ｃｕ層の膜厚が厚すぎると、バルク散乱効果が減少することがあるうえに、非磁性のＣｕ層を介した上下磁性層の磁気結合が弱くなり、ピン層１４の特性が不十分となる。そこで、好ましい一例として挙げたものでは、０．２５ｎｍのＣｕを用いた。

磁性層間の非磁性層の材料として、Ｃｕの換わりに、Ｈｆ，Ｚｒ，Ｔｉなどを用いてもよい。一方、これら極薄の非磁性層を挿入した場合、ＦｅＣｏなど磁性層の一層あたりの膜厚は０．５〜２ｎｍが好ましく、１〜１．５ｎｍ程度がより好ましい。

上部ピン層１４３として、ＦｅＣｏ層とＣｕ層との交互積層構造に換えて、ＦｅＣｏとＣｕを合金化した層を用いてもよい。このようなＦｅＣｏＣｕ合金として、例えば、（Ｆｅ_xＣｏ_100-x）_100-yＣｕ_y（ｘ＝３０〜１００％、ｙ＝３〜１５％程度）が挙げられるが、これ以外の組成範囲を用いてもよい。ここで、ＦｅＣｏに添加する元素として、Ｃｕの代わりに、Ｈｆ，Ｚｒ，Ｔｉなど他の元素を用いてもよい。

上部ピン層１４３には、Ｃｏ，Ｆｅ，Ｎｉや、これらの合金材料からなる単層膜を用いてもよい。例えば、最も単純な構造の上部ピン層１４３として、従来から広く用いられている、２〜４ｎｍのＣｏ_９０Ｆｅ_１０単層を用いてもよい。この材料に他の元素を添加してもよい。

次に、スペーサ層を形成する膜構成について述べる。下部金属層１５は、電流パス１６２の形成に用いられ、いわば電流パス１６２の供給源である。ただし、電流パス１６２の形成後にも明確な金属層として残存している必要はない。下部金属層１５は、広義のスペーサ層の一部を形成する材料である。下部金属層１５は、その上部のスペーサ層１６を形成するときに、下部に位置する磁性層１４３の酸化を抑制するストッパ層としての機能も有する。

極薄酸化層（ＮＯＬ）１６は、絶縁層１６１、電流パス１６２を有する。絶縁層１６１は、酸化物、窒化物、酸窒化物等から構成される。絶縁層１６１として、Ａｌ₂Ｏ₃のようなアモルファス構造や、ＭｇＯのような結晶構造の双方が有り得る。スペーサ層としての機能を発揮するために、絶縁層１６１の厚さは、１〜３ｎｍが好ましく、１．５〜２．５ｎｍの範囲がより好ましい。なお、絶縁層１６１及び電流パス１６２が、本発明の非磁性金属パスに相当する。

絶縁層１６１に用いる典型的な絶縁材料として、Ａｌ_２Ｏ_３をベース材料としたものや、これに添加元素を加えたものがある。添加元素として、Ｔｉ，Ｈｆ，Ｍｇ，Ｚｒ，Ｖ，Ｍｏ，Ｓｉ，Ｃｒ，Ｎｂ，Ｔａ，Ｗ，Ｂ，Ｃ，Ｖなどがある。これらの添加元素の添加量は０％〜５０％程度の範囲で適宜変えることができる。一例として、約２ｎｍのＡｌ_２Ｏ_３を絶縁層１６１として用いることができる。

絶縁層１６１には、Ａｌ_２Ｏ_３のようなＡｌ酸化物の換わりに、Ｔｉ酸化物、Ｈｆ酸化物、Ｍｇ酸化物、Ｚｒ酸化物、Ｃｒ酸化物、Ｔａ酸化物、Ｎｂ酸化物、Ｍｏ酸化物、Ｓｉ酸化物、Ｖ酸化物なども用いることができる。これらの酸化物の場合でも、添加元素として上述の材料を用いることができる。また、添加元素の量を０％〜５０％程度の範囲で適宜に変えることができる。

これら酸化物の換わりに、上述したようなＡｌ，Ｓｉ，Ｈｆ，Ｔｉ，Ｍｇ，Ｚｒ，Ｖ，Ｍｏ，Ｎｂ，Ｔａ，Ｗ，Ｂ，Ｃをベースとした酸窒化物や、窒化物を用いても、電流を絶縁する機能を有する材料であれば構わない。

電流パス１６２は、スペーサ層１６の膜面垂直に電流を流すパス（経路）であり、電流を狭窄するためのものである。絶縁層１６１の膜面垂直方向に電流を通過させる導電体として機能し、例えば、Ｃｕ等の金属層から構成できる。即ち、スペーサ層１６では、電流狭窄構造（ＣＣＰ構造）を有し、電流狭窄効果によりＭＲ変化率を増大可能である。

電流パス１６２（ＣＣＰ）を形成する材料は、Ｃｕ以外には、Ａｕ，Ａｇや、Ｎｉ，Ｃｏ，Ｆｅ、もしくはこれらの元素を少なくとも一つは含む合金層を挙げることができる。一例として、電流パス１６２をＣｕを含む合金層で形成することができる。ＣｕＮｉ，ＣｕＣｏ，ＣｕＦｅなどの合金層も用いることができる。ここで、５０％以上のＣｕを有する組成とすることが、高ＭＲ変化率と、ピン層１４とフリー層１８の層間結合磁界interlayer coupling field, Hin）を小さくするためには好ましい。

電流パス１６２は絶縁層１６１と比べて著しく酸素、窒素の含有量が少ない領域であり（少なくとも２倍以上の酸素や窒素の含有量の差がある）、一般的には結晶相である。結晶相は非結晶相よりも抵抗が小さいため、電流パス１６２として機能しやすい。

上部金属層１７は、その上に成膜されるフリー層１８がスペーサ層１６の酸化物に接して酸化されないように保護するバリア層としての機能、およびフリー層１８の結晶性を良好にする機能を有する。例えば、絶縁層１６１の材料がアモルファス（例えば、Ａｌ₂Ｏ₃）の場合には、その上に成膜される金属層の結晶性が悪くなるが、ｆｃｃ結晶性を良好にする層（例えば、Ｃｕ層）を配置することで（１ｎｍ以下程度の膜厚で良い）、フリー層１８の結晶性を著しく改善することが可能となる。

極薄酸化層１６の材料やフリー層１８の材料によっては、必ずしも上部金属層１７を設けなくてもよい。アニール条件の最適化や、極薄酸化層１６の絶縁層１６１材料の選択、フリー層１８の材料などによって、結晶性の低下を回避し、スペーサ層１６上の金属層１７が不要にできる。

しかし、製造上のマージンを考慮すると、極薄酸化層１６上に上部金属層１７を形成することが好ましい。好ましい一例としては、上部金属層１７として、Ｃｕ［０．５ｎｍ］を用いることができる。

上部金属層１７の構成材料として、Ｃｕ以外に、Ａｕ，Ａｇなどを用いることもできる。上部金属層１７の材料は、スペーサ層１６の電流パス１６２の材料と同一であることが好ましい。上部金属層１７の材料が電流パス１６２の材料と異なる場合には界面抵抗の増大を招くが、両者が同一の材料であれば界面抵抗の増大は生じない。

上部金属層１７の膜厚は、０〜１ｎｍが好ましく、０．１〜０．５ｎｍがより好ましい。上部金属層１７が厚すぎると、スペーサ層１６で狭窄された電流が上部金属層１７で広がって電流狭窄効果が不十分になり、ＭＲ変化率の低下を招く。

ここで、本実施形態のポイントは、スペーサ層中の少なくとも一部を密着量向上部とすることで、素子の信頼性を著しく改善することである。極薄酸化層の結晶性と、その上下に配置される下部金属層および上部金属層の結晶性結晶性が著しく異なることに起因して、本処理が絶大な効果を発揮することになる。この処理の詳細については後述する。

フリー層１８は、磁化方向が外部磁界によって変化する強磁性体を有する層である。例えば、界面にＣｏＦｅを挿入してＮｉＦｅを用いたＣｏ_９０Ｆｅ_１０［１ｎｍ］／Ｎｉ_８３Ｆｅ_１７［３．５ｎｍ］という二層構成がフリー層１８の一例として挙げられる。この場合、スペーサ層１６との界面には、ＮｉＦｅ合金よりもＣｏＦｅ合金を設けることが好ましい。高いＭＲ変化率を得るためには、スペーサ層１６の界面に位置するフリー層１８の磁性材料の選択が重要である。なお、ＮｉＦｅ層を用いない場合には、Ｃｏ₉₀Ｆｅ₁₀［４ｎｍ］単層を用いることができる。また、ＣｏＦｅ／ＮｉＦｅ／ＣｏＦｅなどの三層構成からなるフリー層を用いても構わない。

ＣｏＦｅ合金のなかでも、軟磁気特性が安定であることから、Ｃｏ₉₀Ｆｅ₁₀が好ましい。Ｃｏ₉₀Ｆｅ₁₀近傍のＣｏＦｅ合金を用いる場合には、膜厚を０．５〜４ｎｍとすることが好ましい。その他、Ｃｏ_ｘＦｅ_{１００−ｘ}（ｘ＝７０〜９０）が好ましい。

また、フリー層１８として、１〜２ｎｍのＣｏＦｅ層またはＦｅ層と、０．１〜０．８ｎｍ程度の極薄Ｃｕ層とを、複数層交互に積層したものを用いてもよい。

スペーサ層１６がＣｕ層から形成される場合には、ピン層１４と同様に、フリー層１８でも、ｂｃｃのＦｅＣｏ層をスペーサ層１６との界面材料として用いると、ＭＲ変化率が大きくなる。スペーサ層１６との界面材料として、ｆｃｃのＣｏＦｅ合金に換えて、ｂｃｃのＦｅＣｏ合金を用いることもできる。この場合、ｂｃｃ層が形成されやすい、Ｆｅ_ｘＣｏ_{１００−ｘ}（ｘ＝３０〜１００）や、これに添加元素を加えた材料を用いることができる。これらの構成のうち、好ましい実施例の一例として、Ｃｏ_９０Ｆｅ_１０［１ｎｍ］／Ｎｉ_８３Ｆｅ_１７［３．５ｎｍ］を用いることができる。

キャップ層１９は、スピンバルブ膜を保護する機能を有する。キャップ層１９は、例えば、複数の金属層、例えば、Ｃｕ層とＲｕ層の２層構造（Ｃｕ［１ｎｍ］／Ｒｕ［１０ｎｍ］）とすることができる。また、キャップ層１９として、Ｒｕをフリー層１８側に配置したＲｕ／Ｃｕ層なども用いることができる。この場合、Ｒｕの膜厚は０．５〜２ｎｍ程度が好ましい。この構成のキャップ層１９は、特に、フリー層１８がＮｉＦｅからなる場合に望ましい。ＲｕはＮｉと非固溶な関係にあるので、フリー層１８とキャップ層１９の間に形成される界面ミキシング層の磁歪を低減できるからである。

キャップ層１９が、Ｃｕ／Ｒｕ，Ｒｕ／Ｃｕ，いずれの場合も、Ｃｕ層の膜厚は０．５〜１０ｎｍ程度が好ましく、Ｒｕ層の膜厚は０．５〜５ｎｍ程度とすることができる。Ｒｕは比抵抗値が高いため、あまり厚いＲｕ層を用いることは好ましくないため、このような膜厚範囲にしておくことが好ましい。

キャップ層１９として、Ｃｕ層やＲｕ層の代わりに他の金属層を設けてもよい。キャップ層１９の構成は特に限定されず、キャップとしてスピンバルブ膜を保護可能なものであれば、他の材料を用いてもよい。但し、キャップ層の選択によってＭＲ変化率や長期信頼性が変わる場合があるので、注意が必要である。ＣｕやＲｕはこれらの観点からも望ましいキャップ層の材料の例である。

上電極２０は、スピンバルブ膜の垂直方向に通電するための電極である。下電極１１と上電極２０との間に電圧が印加されることで、スピンバルブ膜内部にその膜の垂直方向の電流が流れる。上部電極層２０には、電気的に低抵抗な材料（例えば、Ｃｕ，Ａｕ）が用いられる。

本実施形態では、スペーサ層がピン層とフリー層の中間に配置され、ピン層側から順に、下部非磁性金属層、極薄酸化層（絶縁体部分とメタルパスから構成される）、上部非磁性金属層、フリー層と積層される。

図２に示すように、電流が狭窄されて、伝導電子がメタルパス付近に集中する。電流密度が上がってジュール熱が増すほか、電子の衝突によるElectro-migrationの問題も発生する。このように、スペーサ層は通電時の信頼性にその構成が大きく関係する。

ここで、極薄酸化層だけが他の部分と結晶性が異なるために、界面における密着力が小さくなっている。また、下部金属層や上部金属層も絶縁層の影響で結晶性が通常の金属積層膜中にあるときに比べて変化し、その上下のピン層やフリー層とは異なる状態となり、これらとの界面密着力が低下している。このような状況下、通電による発熱あるいは電子のアタックがあると、スペーサ層の各界面にボイドが発生したり、またはその前駆現象で伝導特性が乱されたりという問題が潜在意的に予測される。

そこで、本実施形態では、スペーサ層の一部（あるいは、全部）に密着力向上処理（ＳＡＴ：Strengthen Adhesion Treatment）を施した。密着力向上処理とは、絶縁層１６１と他の金属部分との界面凹凸を増し、接触面積を増加させて密着力を向上させるものである。また、ある程度の原子を界面でミキシングさせることによる密着力向上も狙っている。

なお、密着力向上処理（ＳＡＴ）の詳細は後述するが、スペーサ層の形成時に、イオンあるいは、プラズマの何れかによる処理を意味する。

Ａ．スペーサ層における密着力
図２に、電流狭窄型のＣＣＰ−ＣＰＰスピンバルブにおける伝導の概念図を示す。電流はメタルパス付近に集中し、メタルパス自体では電流密度が増すことによってジュール熱が発生し、局所的に高温になっている。また、メタルパス付近の絶縁層にも伝導電子はある確率でアタックし、ダメージを与えている。ＴＭＲ（Tunneling Magneto Resistance）膜と異なり、電流集中していることで、厳しい状況にある。

ここで、一般的に絶縁層の結晶性は金属のそれと異なっている。このため、絶縁体と金属の密着力は大概よくない。サイズは異なるが、Ｓｉデバイスにおける電極と絶縁材料でも密着力が小さいことによる膜剥がれが問題になっている。

また、電流狭窄型のＮＯＬを有するスピンバルブの場合、絶縁層１６１以外でも、メタルパス１６２、下部金属層１５、上部金属層１７も、完全な結晶からは外れたアモルファスライクな状態、あるいは微結晶状態にある。このため、下部金属層１５および上部金属層１７と、比較的きれいな結晶配列を持つピン層やフリー層との整合性もよくない。

このような状況下起こりうる、密着力低下によるスペーサ層の破壊モードを図３にまとめた。（１）はピン層と下部金属層の界面、（２）は下部金属層と絶縁層１６１の界面、（３）は絶縁層１６１とメタルパス１６２の界面、（４）は絶縁層と上部金属層の界面、（５）は上部金属層とフリー層の界面、の密着力低下をそれぞれ抽出して表現したものである。なお、実際に通電した素子を断面ＴＥＭで観察すると、界面が破壊されるまでは至っていない。あくまでも微視的な原子の乱れがスピン依存伝導に寄与している、と考えられる。個々の界面に対し、密着力を改善するための施策をすると、膜の性能が大幅に向上することが期待できる。

Ｂ．密着力向上による磁気抵抗効果素子の信頼性の向上
本発明では、密着力向上の施策として、プラズマあるいはイオンによる処理を行った。すなわち、図３に示した破壊モードの懸念される界面に対し、イオンあるいはプラズマ処理をして界面の凹凸をまし、接触面積を増やすことで密着力を上げる。イオンあるいはプラズマ処理によって上下層のミキシングが生じ、より密着力が上がるという効果もある。

＜磁気抵抗効果素子の製造方法＞
以下、本実施の形態における磁気抵抗効果素子の製造方法を説明する。
図４は、本発明の第１の実施形態に係る磁気抵抗効果素子の製造工程を表すフロー図である。

本図に示すように、下地層１２〜キャップ層１９が順に形成される（ステップＳ１１〜Ｓ１７）。フリー層１８の形成に際して、スペーサ層の全部または一部に密着力向上処理（ＳＡＴ）が施される。

Ａ．密着力向上処理（ＳＡＴ）
密着力向上処理（ＳＡＴ）は、フリー層１８の残留応力を調整するための処理である。以下、密着力向上処理（ＳＡＴ）を説明する。

図５は、密着力向上処理（ＳＡＴ）をしない場合の、図４のステップＳ１４の詳細の一例を表すフロー図である。

スペーサ層への密着力向上処理（ＳＡＴ）は、各ステップの随所に挿入することができる。これは、どの界面においても密着力が低いことが予想され、改善の余地があるからである。

それぞれの工程を書き下したものを、図６から図１１に示した。図１１にあるように、複数の密着力向上処理（ＳＡＴ）を組み合わせてもよい。

ＳＡＴとして、Ａｒイオンビームや、ＡｒのＲＦプラズマを照射する場合には、Ａｒイオンがフリー層１８中に打ち込まれる。この場合、スペーサ層にはＡｒが打ち込まれることから、Ａｒを他の層よりも多く含有する可能性が高い。具体的には、スペーサ層は、他の層と比べて２倍以上多くのＡｒを含有する場合がある。この状態（Ａｒ含有量の相違）は、断面透過型電子顕微鏡写真と併用した組成分析や、ＳＩＭＳ（Secondary Ion Mass Spectrum）によって膜表面からミリングを行いながら膜組成を分析するデプスプロファイル、三次元アトムプローブ顕微鏡などによって分析することができる。

なお、Ａｒに換えて他のガスのイオンやプラズマを用いた場合にも、そのガス成分の含有量に分布が生じる可能性が高い。

Ｂ．密着力向上処理（ＳＡＴ）としてのイオン、プラズマによる処理条件の詳細
既述のように、フリー層１８の形成中、もしくは形成後にイオンビーム、ＲＦプラズマによる処理が施される。以下、密着力向上処理（ＳＡＴ）としての（１）イオン処理、（２）プラズマ処理の詳細を説明する。

密着力向上処理（ＳＡＴ）工程の一例として、希ガスのイオンビーム、またはプラズマを照射する。希ガスとして、Ａｒ、Ｘｅ、Ｋｒ、Ｈｅ、Ｎｅなどが挙げられるが、製造コストの点からＡｒが望ましい。Ａｒの代わりに、必要に応じて、より質量の大きいＸｅなどを用いると特有の効果が得られることがある。

（１）イオンビーム処理
イオンビーム処理とは、イオンガン等を用いて被処理物にイオンビームを入射させることをいう。イオンガン中でガスがイオン化され、電圧（加速電圧）で加速されることで、イオンガンからイオンビームが出射される。このイオン化にＩＣＰ（inductive charge coupled）プラズマなどが用いられる。この場合、プラズマ量はＲＦパワーなどによって制御され、サンプルへの照射イオン量は、ビーム電流量によって制御される。また、イオンビーム処理のエネルギーは、加速電圧値によって制御される。

密着力向上処理（ＳＡＴ）工程におけるイオンビームの照射条件は、加速電圧Ｖを＋３０〜１５０Ｖ、ビーム電流Ｉｂを２０〜２００ｍＡ、ＲＦパワーを１０〜３００Ｗに設定することが好ましい。ＲＦパワーは、ビーム電流を一定に保つために、イオンソースでプラズマを励起する電力である。これらの条件は、イオンビームエッチングを行う場合の条件と比較して、著しく弱い。ＳＡＴ工程での顕著なエッチングは、フリー層１８の構成材料（例えば、ＣｏＦｅやＮｉＦｅ）の消失を招くおそれがある。

ここで、次の（ａ）、（ｂ）のように、エッチングされる厚さを見込んで素子を作製することで、上記より激しい条件で密着力向上処理（ＳＡＴ）を行うことが考えられる。
（ａ）エッチングされる厚さを例えば、２ｎｍ以上見込んで、所望の厚さよりも厚く第２の金属層を成膜する。
（ｂ）上記より激しい条件でイオンビーム処理を行い、一部がエッチングされた状態で所望の厚さを有する第２の金属層を残す。

上記条件での密着力向上処理（ＳＡＴ）では、膜厚減少の典型的な値は０〜０．５ｎｍと極微量であり、デバイス作成の為の通常のエッチングと異なる。密着力向上処理（ＳＡＴ）によって極微量減少した磁性層の膜厚０〜０．５ｎｍ程度は、適宜に補正する。例えば、その後の成膜で余分に成膜して補ったり、または密着力向上処理（ＳＡＴ）前にあらかじめ０〜０．５ｎｍ厚めに成膜したりする。

イオンビームの入射角度は、膜面に対して垂直に入射する場合を０度、膜面に平行に入射する場合を９０度と定義して、０〜８０度の範囲で適宜変更する。密着力向上処理（ＳＡＴ）工程による処理時間は１５秒〜３００秒程度が好ましく、制御性などの観点から３０秒以上がより好ましい。処理時間が長すぎると、ＣＣＰ−ＣＰＰ素子の生産性が劣るため好ましくない。これらの観点から、処理時間は３０秒〜１８０秒程度が好ましい。

（２）プラズマ処理
プラズマ処理とは、プラズマガン等を用いて被処理物にプラズマを入射させることをいう。ＲＦパワーによってＡｒ，Ｘｅ、Ｋｒ等のガスがプラズマ化されサンプル表面に照射される。電流量、エネルギーは、ＲＦパワーの値によって制御される。ＲＦプラズマ処理の強度は、ＲＦパワーの値によって決定される。ここで、ＲＦパワーによって、自動的に加速電圧、ビーム電流が決定され、イオンビームのように電流とエネルギーを独立に制御することは困難である。

イオンビームの換わりに、ＲＦプラズマを用いてもエネルギー範囲、時間等は同等であり、加速電圧Ｖ＋を３０〜１５０Ｖ、ビーム電流Ｉｂを２０〜２００ｍＡ、ＲＦパワー（ビーム電流を一定に保つためにイオンソースでプラズマを励起する）を１０〜３００Ｗに設定することが望ましい。エッチングが生じないような弱いエネルギーにおいてＳＣＴを行うためには、ＲＦパワーの値として、１０〜１００Ｗがより好ましい値である。ＲＦパワーの値として、１０〜５０Ｗが、弱いパワーなため制御性が良く、さらに好ましい。

ＲＦプラズマの場合にも処理時間は、１５秒〜３００秒程度が好ましく、制御性などの観点から３０秒以上がより好ましい。処理時間が長すぎると、ＣＣＰ−ＣＰＰ素子の生産性が劣るため好ましくない。これらの観点から、処理時間は３０秒〜１８０秒程度が最も好ましい。これらの条件範囲はイオンビームの場合と同様である。

次のように、イオンビーム、ＲＦプラズマには、それぞれメリット、デメリットがあるので、状況に応じて任意に使い分けられる。即ち、ＲＦプラズマ方式は、メンテナンス性に優れ、量産に適している。この一方、ＲＦプラズマは、イオンビームより制御性で劣る。ＲＦプラズマにおいて、加速電圧、ＲＦパワー、および電流は、この内一つを設定すると他のパラメータは自動的に決定され、互いに独立に制御できるパラメータではないからである。

Ｃ．磁気抵抗効果素子の製造に用いられる装置
図１３は、磁気抵抗効果素子の製造に用いられる成膜装置の概略を示す模式図である。
図１３に示すように、搬送チャンバー（ＴＣ）５０を中心として、ロードロックチャンバー５１、プレクリーニングチャンバー５２、第１の金属成膜チャンバー（ＭＣ１）５３、第２の金属成膜チャンバー（ＭＣ２）５４、酸化物層・窒化物層形成チャンバー（ＯＣ）６０がそれぞれゲートバルブを介して設けられている。この成膜装置では、ゲートバルブを介して接続された各チャンバーの間で、真空中において基板を搬送することができるので、基板の表面は清浄に保たれる。

金属成膜チャンバー５３，５４は多元（５〜１０元）のターゲットを有する。成膜方式は、ＤＣマグネトロンスパッタ、ＲＦマグネトロンスパッタ等のスパッタ法、イオンビームスパッタ法、蒸着法、ＣＶＤ（Chemical Vapor Deposition）法、およびＭＢＥ（Molecular Beam Epitaxy）法などが挙げられる。

ＳＡＴには、ＲＦプラズマ機構、イオンビーム機構、または加熱機構を有するチャンバーを利用できる。具体的には、ＲＦバイアス機構を有する金属成膜チャンバー５３，５４や、プレクリーニングチャンバー５２などが適している。ＲＦプラズマ機構は比較的簡便な機構であり、金属成膜チャンバー５３，５４への設置が容易である。金属成膜チャンバー５３，５４によって、金属膜成膜およびＳＡＴの双方を実行可能である。

なお、酸化物層・窒化物層形成チャンバー６０でのＳＡＴは好ましくない。酸化チャンバーでのＳＡＴの際に、チャンバーに吸着した酸素ガスが脱離し、フリー層１８中に混入し、フリー層１８が劣化するおそれがある。金属成膜チャンバー５３，５４のように、成膜時に酸素を使用しないチャンバーは、チェンバーへの酸素の吸着が少なく、真空の質を良好に保ち易い。

上記真空チャンバーの典型的な真空度の値としては、１０^-9Ｔｏｒｒ台であり、１０^−８Ｔｏｒｒの前半の値が許容できる。

Ｄ．磁気抵抗効果素子の製造方法の全体的説明
以下、磁気抵抗効果素子の製造方法の全体について詳細に説明する。
図１に示すように、基板（図示せず）上に、下電極１１、下地層１２、ピニング層１３、ピン層１４、スペーサ層（下部金属層１５、極薄酸化層１６、および上部金属層１７）、フリー層１８、キャップ層１９、上電極２０を順に形成する。全体の大きな流れは、図４に示した工程となっている。

基板をロードロックチャンバー５１にセットし、金属の成膜を金属成膜チャンバー５３、５４で、酸化を酸化物層・窒化物層形成チャンバー６０でそれぞれ行う。金属成膜チャンバーの到達真空度は１×１０^−８Ｔｏｒｒ以下とすることが好ましく、５×１０^−１０Ｔｏｒｒ〜５×１０^−９Ｔｏｒｒ程度が一般的である。搬送チャンバー５０の到達真空度は１０^−９Ｔｏｒｒオーダーである。酸化物層・窒化物層形成チャンバー６０の到達真空度は８×１０^−８Ｔｏｒｒ以下である。

（１）下地層１２の形成（ステップＳ１１）
基板（図示せず）上に、下電極１１を微細加工プロセスによって前もって形成しておく。下電極１１上に、下地層１２として、例えば、Ｔａ［５ｎｍ］／Ｒｕ［２ｎｍ］を成膜する。既述のように、Ｔａは下電極の荒れを緩和したりするためのバッファ層１２ａである。Ｒｕはその上に成膜されるスピンバルブ膜の結晶配向および結晶粒径を制御するシード層１２ｂである。

（２）ピニング層１３の形成（ステップＳ１２）
下地層１２上にピニング層１３を成膜する。ピニング層１３の材料としては、ＰｔＭｎ、ＰｄＰｔＭｎ、ＩｒＭｎ、ＲｕＲｈＭｎ、ＮｉＭｎ、ＦｅＭｎなどの反強磁性材料を用いることができる。また、ＣｏＰｔ、ＣｏＰｄなどのハード磁性材料を用いることも可能である。

（３）ピン層１４の形成（ステップＳ１３）
ピニング層１３上にピン層１４を形成する。ピン層１４は、例えば、下部ピン層１４１（Ｃｏ_９０Ｆｅ_１０）、反平行磁気結合層１４２（Ｒｕ）、および上部ピン層１４３（Ｃｏ_９０Ｆｅ_１０［４ｎｍ］）からなるシンセティックピン層とすることができる。なお、ピニング層がＩｒＭｎの場合、Ｆｅ_７５Ｃｏ_２５を下部ピン層に用いると、ＩｒＭｎによるピニング力が増し、磁気的安定性を向上させることができる。また、上部ピン層にはＦｅ_５０Ｃｏ_５０に極薄のＣｕを挿入したもの、たとえばＦｅ_５０Ｃｏ_５０［１ｎｍ］／Ｃｕ[０．２５ｎｍ]／Ｆｅ_５０Ｃｏ_５０［１ｎｍ］／Ｃｕ[０．２５ｎｍ]／Ｆｅ_５０Ｃｏ_５０［１ｎｍ］等にすると、スピン依存散乱が増して高いＭＲを得ることができる。

（４）スペーサ層の形成（ステップＳ１４）
次に、電流狭窄構造（ＣＣＰ構造）を有するスペーサ層を形成する。スペーサ層１６を形成するには、酸化物層・窒化物層形成チャンバー６０を用いる。

スペーサ層を形成するには、図５に示したような方法を用いる。ここでは、アモルファス構造を有するＡｌ₂Ｏ₃からなる絶縁層１６１中に金属結晶構造を有するＣｕからなる電流パス１６２を含むスペーサ層１６を形成する場合を例に説明する。

１）下部金属層の形成（ステップＳ２８）
上部ピン層１４３上に、電流パスの供給源となる下部金属層１５（例えばＣｕ）を成膜する。下部金属層１５のＣｕ層の膜厚は絶縁層の母材となる金属層（たとえばＡｌＣｕ層）の膜厚に応じて調整される。すなわち、ＡｌＣｕ層の膜厚を厚くすると、３）にて後述するＰＩＴ工程の際にＡｌＣｕ層中へ侵入させるＣｕ量を増加させなければならないので、Ｃｕ層の膜厚を厚くする必要がある。例えば、ＡｌＣｕの膜厚が０．６〜０．８ｎｍのときには、Ｃｕ層の膜厚を０．１〜０．５ｎｍ程度にする。ＡｌＣｕの膜厚が０．８〜１ｎｍのときには、Ｃｕ層の膜厚を０．３〜１ｎｍ程度にする。Ｃｕ層が薄すぎると、ＡｌＣｕ層中に十分な量のＣｕが供給されないため、ＡｌＣｕ層の上部までＣｕの電流パス１６２を貫通させることが困難になる。この結果、面積抵抗ＲＡが過剰に高くなり、かつＭＲ変化率が不十分な値となる。

一方、下部金属層１５のＣｕ層が厚すぎると、ピン層１４とスペーサ層１６との間に厚いＣｕ層が残る可能性がある。ＣＣＰ−ＣＰＰ素子で高いＭＲ変化率を得るためには、極薄酸化層１６において狭窄された電流が狭窄されたまま磁性層（ピン層１４またはフリー層１８）に到達することが必要である。ピン層１４と極薄酸化層１６の間に厚いＣｕ層が残っていると、極薄酸化層１６において狭窄された電流がピン層１４に到達するまでに広がってしまい、ＭＲ変化率の低下を招く。磁気抵抗効果素子の完成後に最終的に残るＣｕの膜厚として、１ｎｍ以下であることが望ましい。これ以上の膜厚になると、電流狭窄効果が失われ、ＭＲ変化率の増大効果が失われてしまうからである。より好ましくは、最終的に残るＣｕの膜厚は０．６ｎｍ以下であることがよい。

電流パスを形成する第１の金属層（下部金属層１５）の材料として、Ｃｕの代わりに、Ａｕ、Ａｇなどを用いてもよい。ただし、Ａｕ、Ａｇに比べて、Ｃｕの方が熱処理に対する安定性が高く、好ましい。第１の金属層の材料として、これらの非磁性材料の代わりに磁性材料を用いてもよい。磁性材料としては、Ｃｏ、Ｆｅ、Ｎｉや、これらの合金が挙げられる。

ピン層１４に用いる磁性材料と電流パス１６２に用いる磁性材料が同じ場合には、ピン層１４上に電流パス１６２の供給源（第１の金属層）を成膜する必要はない。すなわち、ピン層１４上に絶縁層１６１に変換される第２の金属層を成膜した後、ＰＩＴ工程を行うことにより第２の金属層中にピン層１４の材料を侵入させ、磁性材料からなる電流パス１６２を形成することができる。

２）絶縁体の母材となる金属層の形成（ステップＳ２９）
下部金属層１５上に絶縁層１６１に変換される被酸化金属層（例えばＡｌＣｕやＡｌ）を成膜する。

第２の金属層にＡｌ_９０Ｃｕ_１０を用いると、第１の金属層のＣｕが吸い上げられるのみでなく、ＡｌＣｕ中のＣｕがＡｌから分離される。即ち、第１、第２の金属層の双方から電流パス１６２が形成される。

第２の金属層として、Ａｌ_９０Ｃｕ_１０の代わりに、電流パス１６２の構成材料であるＣｕを含まないＡｌ単金属を用いてもよい。この場合、電流パス１６２の構成材料となるＣｕは下地の第１の金属層からのみ供給される。第２の金属層としてＡｌＣｕを用いた場合、ＰＩＴ工程中に第２の金属層からも電流パス１６２の材料であるＣｕが供給される。このため、厚い絶縁層１６１を形成する場合でも、比較的容易に電流パス１６２を形成することができる。第２の金属層としてＡｌを用いた場合、酸化により形成されるＡｌ_２Ｏ_３にＣｕが混入しにくくなるため、耐圧の高いＡｌ_２Ｏ_３を形成しやすい。Ａｌ、ＡｌＣｕそれぞれのメリットがあるので、状況に応じて使い分けられる。

第２の金属層の膜厚は、ＡｌＣｕの場合には０．６〜２ｎｍ、Ａｌの場合には０．５〜１．７ｎｍ程度である。これらの第２の金属層が酸化されて形成される絶縁層１６１の膜厚は、０．８〜３．５ｎｍ程度となる。酸化後での膜厚が１．３〜２．５ｎｍ程度の範囲にある絶縁層１６１は作製しやすく、かつ電流狭窄効果の点でも有利である。また、絶縁層１６１を貫通する電流パス１６２の直径は１〜１０ｎｍ程度であり、２〜６ｎｍ程度が好ましい。直径１０ｎｍよりも大きなメタルパス１６２は小さな素子サイズにしたときに、各素子ごとの特性のばらつきの原因となるので好ましくなく、直径６ｎｍよりも大きなメタルパス１６２は存在しないことが好ましい。

第２の金属層としてのＡｌＣｕは、Ａｌ_xＣｕ_100-x（ｘ＝１００〜７０％）で表される組成を有するものが好ましい。ＡｌＣｕには、Ｔｉ、Ｈｆ、Ｚｒ、Ｎｂ、Ｍｇ、Ｍｏ、Ｓｉなどの元素を添加してもよい。この場合、添加元素の組成は２〜３０％程度が好ましい。これらの元素を添加すると、ＣＣＰ構造の形成が容易になる可能性がある。また、Ａｌ_２Ｏ_３の絶縁層１６１とＣｕの電流パス１６２との境界領域にこれらの添加元素が他の領域よりリッチに分布すると、絶縁層１６１と電流パス１６２との密着性が向上して、エレクトロマイグレーション（electro-migration）耐性が向上する可能性がある。

ＣＣＰ−ＣＰＰ素子においては、スペーサ層１６の金属メタルパスに流れる電流の密度が１０^７〜１０^１０Ａ／ｃｍ^２もの巨大な値になる。このため、エレクトロマイグレーション耐性が高く、電流通電時のＣｕ電流パス１６２の安定性を確保できることが重要である。ただし、適切なＣＣＰ構造が形成されれば、第２の金属層に元素を加えなくても十分良好なエレクトロマイグレーション耐性を実現できる。

第２の金属層の材料は、Ａｌ_２Ｏ_３を形成するためのＡｌ合金に限らず、Ｈｆ、Ｍｇ、Ｚｒ、Ｔｉ、Ｔａ、Ｍｏ、Ｗ、Ｎｂ、Ｓｉなどを主成分とする合金でもよい。また、第２の金属層から変換される絶縁層１６１は、酸化物に限らず、窒化物や酸窒化物でもよい。

第２の金属層としてどのような材料を用いた場合にも、成膜時の膜厚は０．５〜２ｎｍが好ましく、酸化物、窒化物または酸窒化物に変換されたときの膜厚は０．８〜３．５ｎｍ程度が好ましい。

絶縁層１６１は、それぞれ単体の元素を含む酸化物だけでなく、合金材料の酸化物、窒化物、酸窒化物でもよい。例えば、Ａｌ_２Ｏ_３を母材として、Ｔｉ、Ｍｇ，Ｚｒ，Ｔａ，Ｍｏ，Ｗ，Ｎｂ，Ｓｉなどのいずれか一つの元素、もしくはＡｌに複数の元素を０〜５０％含有する材料の酸化物なども用いることができる。

３）酸化処理（ステップ３０）
被酸化金属層を表面酸化する。チャンバー内に酸素を導入する自然酸化の場合には、酸素暴露量を５ｋＬ〜１５ｋＬ（１Ｌａｎｇｍｕｉｒｅ＝１ｘ１０^−５Ｔｏｒｒｘ１ｓ）とするとよい。また、イオンビーム酸化やプラズマ酸化をする場合には、０．１ｋＬ〜５ｋＬがよい。

さらに、酸化プロセスを２つのステップに分けることもできる。
３−１）Ｐｒｅ Ｉｏｎ Ｔｒｅａｔｍｅｎｔ（ステップＳ３０−１）
被酸化金属層に希ガス（例えばＡｒ）のイオンビームを照射して前処理を行う。この前処理をＰＩＴ（Pre-ion treatmentという）。このＰＩＴの結果、被酸化金属層中に下部金属層の一部が吸い上げられて侵入した状態になる。このように第２の金属層の成膜後にＰＩＴのようなエネルギー処理を行うことが重要である。

成膜された時点では、第１の金属層（下部金属層１５：Ｃｕ層）は二次元的な膜の形態で存在している。ＰＩＴ工程により第１の金属層のＣｕがＡｌＣｕ層中へ吸い上げられ、侵入する。ＡｌＣｕ層中へ侵入したＣｕが、後の酸化処理を行った後でも金属状態のまま維持され電流パス１６２となる。このＰＩＴ処理はＣｕ純度の高い電流狭窄構造（ＣＣＰ）を実現するために重要な処理である。

この工程では、加速電圧３０〜１５０Ｖ、ビーム電流２０〜２００ｍＡ、処理時間３０〜１８０秒の条件でＡｒイオンを照射する。上記加速電圧の中でも、４０〜６０Ｖの電圧範囲が好ましい。これよりも高い電圧範囲の場合には、ＰＩＴ後の表面荒れ等の影響により、ＭＲ変化率の低下が生じる場合がある。また、電流値としては、３０〜８０ｍＡの範囲、照射時間として、６０秒から１５０秒の範囲を利用できる。

また、ＰＩＴ処理の換わりに、ＡｌＣｕやＡｌなどの絶縁層１６１に変換される前の金属層をバイアススパッタで形成する手法もある。この場合には、バイアススパッタのエネルギーは、ＤＣバイアスの場合には３０〜２００Ｖ、ＲＦバイアスの場合には３０〜２００Ｗとすることができる。

３−２）Ｉｏｎ Ａｓｓｉｓｔｅｄ Ｏｘｉｄａｔｉｏｎ（ステップＳ３０−２）
次に、酸化ガス（例えば、酸素）を供給して被酸化金属層を酸化し、絶縁層１６１を形成する。このとき、電流パス１６２はそのまま酸化されないように条件を選択する。この酸化により、被酸化金属層をＡｌ_２Ｏ_３からなる絶縁層１６１に変換するとともに、絶縁層１６１を貫通する電流パス１６２を形成して、スペーサ層１６を形成する。

例えば、希ガス（Ａｒ、Ｘｅ、Ｋｒ、Ｈｅなど）のイオンビームを照射しながら酸化ガス（例えば酸素）を供給して被酸化金属層を酸化する（イオンビームアシスト酸化（ＩＡＯ：Ion beam-assisted Oxidation））。この酸化処理により、Ａｌ_２Ｏ_３からなる絶縁層１６１とＣｕからなる電流パス１６２とを有するスペーサ層１６が形成される。Ａｌが酸化されやすく、Ｃｕが酸化されにくいという、酸化エネルギーの差を利用した処理である。

この工程では、酸素を供給しながら、加速電圧４０〜２００Ｖ、ビーム電流３０〜２００ｍＡ、処理時間１５〜３００秒の条件でＡｒイオンを照射する。上記加速電圧の中でも、５０〜１００Ｖの電圧範囲が好ましい。加速電圧がこれよりも高いと、ＰＩＴ後の表面荒れ等の影響により、ＭＲ変化率の低下が生じる可能性がある。また、ビーム電流として、４０〜１００ｍＡ、照射時間として、３０秒〜１８０秒を採用できる。

ＩＡＯでの酸化時の酸素供給量としては、２０００〜４０００Ｌが好ましい範囲である。ＩＡＯの時にＡｌだけでなく、下部磁性層（ピン層１４）まで酸化されると、ＣＣＰ−ＣＰＰ素子のＭＲ、耐熱性、信頼性が低下するので好ましくない。信頼性向上のために、極薄酸化層１６の下部に位置する磁性層（ピン層１４）が酸化されず、メタル状態であることが重要である。これを実現するためには酸素供給量を上記範囲とすることが必要である。

また、供給された酸素によって安定な酸化物を形成するために、イオンビームを基板表面に照射している間だけ、酸素ガスをフローしていることが望ましい。即ち、イオンビームを基板表面に照射していないときは、酸素ガスをフローしないことが望ましい。

また、イオンビームの代わりにプラズマを導入してもよい。このときのプラズマのＲＦ出力は、５０Ｗから３００Ｗがよい。適正な酸素暴露量は、イオンビームの場合と同様である。

４）上部金属層の形成（ステップＳ３１）
極薄酸化層１６の上に、上部金属層１７として、例えば、Ｃｕ［０．２５ｎｍ］を成膜する。好ましい膜厚範囲は、０．２〜０．６ｎｍ程度である。厚いほどフリー層１８の結晶性を向上しやすいというメリットがあるが、これも下部金属層と同じで厚すぎると電流狭窄効果が減じてＭＲ低下を招く。そこで、フリー層１８の結晶性向上とＭＲ維持を両立する膜圧として、０．４ｎｍ程度が推奨される。

ただし、フリー層の結晶性の高さが必要ない場合や、他のなんらかの手段で結晶性を上げることができる場合、必ずしも上部金属層は必要ない。その場合、ステップＳ３１は割愛することができる。
以上、（４）において１）から４）に示したのが、スペーサ層の形成プロセスである。

以上のべたようなスペーサ層の構成材料に、密着量向上処理（ＳＡＴ）を行うことが本実施形態の重要なポイントである。既述のように、例えば、下部金属層や、絶縁体の母材となる金属を少量成膜したところや、上部金属層に、イオン、プラズマ、または熱で処理する。

具体例としては、下部金属層としてのＣｕを１ｎｍ成膜したのち、ＳＡＴとして１０〜１００ＷのＲＦプラズマ処理を６０秒から１２０秒行う。その後、絶縁体の母材となすＡｌＣｕを成膜する。Ｃｕの膜厚は、ＳＡＴで削れる分だけ厚めに成膜しておく。

（５）フリー層１８の形成（ステップＳ１５）
上部金属層１７の上に、フリー層１８、例えば、Ｃｏ_９０Ｆｅ_１０［１ｎｍ］／Ｎｉ_８３Ｆｅ_１７［３．５ｎｍ］を形成する。まず、高いＭＲ変化率を得るためには、スペーサ層１６との界面に位置するフリー層１８の磁性材料の選択が重要である。この場合、スペーサ層１６との界面には、ＮｉＦｅ合金よりもＣｏＦｅ合金を設けることが好ましい。ＣｏＦｅ合金のなかでも特に軟磁気特性が安定なＣｏ_９０Ｆｅ_１０［１ｎｍ］を用いることができる。他の組成でも、ＣｏＦｅ合金は用いることができる。

Ｃｏ_９０Ｆｅ_１０近傍組成のＣｏＦｅ合金を用いる場合には、膜厚を０．５〜４ｎｍとすることが好ましい。他の組成のＣｏＦｅ合金（例えば、Ｃｏ_５０Ｆｅ_５０）を用いる場合、膜厚を０．５〜２ｎｍとすることが好ましい。スピン依存界面散乱効果を上昇させるために、フリー層１８に、例えば、Ｆｅ_５０Ｃｏ_５０（もしくは、Ｆｅ_xＣｏ_100-x（ｘ＝４５〜８５））を用いた場合には、フリー層１８としての軟磁性を維持するために、ピン層１４のような厚い膜厚は使用困難である。このため、０．５〜１ｎｍが好ましい膜厚範囲である。Ｃｏを含まないＦｅを用いる場合には、軟磁気特性が比較的良好なため、膜厚を０．５〜４ｎｍ程度とすることができる。

ＣｏＦｅ層の上に設けられるＮｉＦｅ層は、軟磁性特性が安定な材料からなる。ＣｏＦｅ合金の軟磁気特性はそれほど安定ではないが、その上にＮｉＦｅ合金を設けることによって軟磁気特性を補完することができる。ＮｉＦｅをフリー層１８として用いることは、スペーサ層１６との界面に高ＭＲ変化率を実現できる材料が使用可能となり、スピンバルブ膜のトータル特性上好ましい。

ＮｉＦｅ合金の組成は、Ｎｉ_ｘＦｅ_{１００−ｘ}（ｘ＝７８〜８５％程度）が好ましい。ここで、通常用いるＮｉＦｅの組成Ｎｉ_８１Ｆｅ_１９よりも、Ｎｉリッチな組成（例えば、Ｎｉ_８３Ｆｅ_１７）を用いることが好ましい。これはゼロ磁歪を実現するためである。ＣＣＰ構造のスペーサ層１６上に成膜されたＮｉＦｅでは、メタルＣｕ製のスペーサ層上に成膜されたＮｉＦｅよりも、磁歪がプラス側にシフトする。プラス側への磁歪のシフトをキャンセルするために、Ｎｉ組成が通常よりも多い、負側のＮｉＦｅ組成を用いている。

ＮｉＦｅ層のトータル膜厚は２〜５ｎｍ程度（例えば、３．５ｎｍ）が好ましい。ＮｉＦｅ層を用いない場合には、１〜２ｎｍのＣｏＦｅ層またはＦｅ層と０．１〜０．８ｎｍ程度の極薄Ｃｕ層とを、複数層交互に積層したフリー層１８を用いてもよい。

（６）キャップ層１９、および上電極２０の形成（ステップＳ１６）
フリー層１８の上に、キャップ層１９として例えば、Ｃｕ［１ｎｍ］／Ｒｕ［１０ｎｍ］を積層する。キャップ層１９の上にスピンバルブ膜へ垂直通電するための上電極２０を形成する。

（実施例）
以下、本発明の実施例につき説明する。以下に、本発明の実施例に係る磁気抵抗効果膜１０の構成を表す。
・下電極１１
・下地層１２：Ｔａ［５ｎｍ］／Ｒｕ［２ｎｍ］
・ピニング層１３：Ｉｒ_２２Ｍｎ_７８［７ｎｍ］
・ピン層１４：Ｃｏ_７５Ｆｅ_２５［３．２ｎｍ］／Ｒｕ［０．９ｎｍ］／（Ｆｅ_５０Ｃｏ
_５０［１ｎｍ］／Ｃｕ［０．２５ｎｍ］）×２／Ｆｅ_５０Ｃｏ_５０［１ｎｍ］
・金属層１５：Ｃｕ［０．５ｎｍ］／ＳＡＴ
・極薄酸化層（ＮＯＬ）１６：Ａｌ_２Ｏ_３の絶縁層１６１およびＣｕの電流パス
１６２（Ａｌ_９０Ｃｕ_１０［１ｎｍ］を成膜した後、ＰＩＴ／ＩＡＯ処理）
・金属層１７：Ｃｕ［０．２５ｎｍ］
・フリー層１８：Ｃｏ_９０Ｆｅ_１０［１ｎｍ］／Ｎｉ_８３Ｆｅ_１７［３．５ｎｍ］
・キャップ層１９：Ｃｕ［１ｎｍ］／Ｒｕ［１０ｎｍ］
・上電極２０。

スペーサ層の製造工程につき説明する。なお、その他の工程は、既述の手法で行われるので、説明を省略する。ここでは、ＳＡＴとしてＲＦプラズマ処理を用いた。ＲＦバイアス機構つきの金属成膜チャンバーで、Ａｒ流量４０ｓｃｃｍ、ＲＦパワー２０Ｗあるいは４０Ｗ、バイアス電圧８０Ｖあるいは１１０Ｖ、１２０秒間のＲＦプラズマ処理である。

参照例（０）（図５に相当）
特にＳＡＴを施さないでスペーサ層を形成した。

実施例（１）（図６に相当）
上部ピン層として、（Ｆｅ_５０Ｃｏ_５０［１ｎｍ］／Ｃｕ［０．２５ｎｍ］）×２／Ｆｅ_５０Ｃｏ_５０［１．５ｎｍ］を成膜した。その後、ＲＦパワー４０Ｗ、バイアス電圧１１０ＶのＳＡＴを施す。ＳＡＴによりが０．５ｎｍ削れるので、Ｆｅ_５０Ｃｏ_５０［１ｎｍ］／Ｃｕ［０．２５ｎｍ］）×２／Ｆｅ_５０Ｃｏ_５０［１ｎｍ］が形成される。

実施例（２）（図７に相当）
１．１ｎｍのＣｕを成膜し、その表面にＳＡＴを施す。ここでは、ＳＡＴとしてＲＦパワー４０Ｗ、バイアス電圧１１０Ｖのプラズマ処理を用いた。ＲＦプラズマ処理によって、０．５ｎｍのＣｕが削れ、実質的に０．６ｎｍのＣｕが下部金属層として残る。

実施例（３）（図８に相当）
下部金属層Ｃｕの上に、絶縁体の母材であるＡｌＣｕを０．２ｎｍほど成膜し、ＳＡＴを施した。ここでは、ＲＦパワー２０Ｗ、バイアス電圧８０ＶのＲＦプラズマを用いた。ＡｌＣｕはほぼ削れてしまう見込みなので、その上にＡｌＣｕ９．７Åほど成膜した。

実施例（４）（図９に相当）
極薄酸化層を形成した後、ＳＡＴを施す。ここでは、ＳＡＴとしてＲＦパワー４０Ｗ、バイアス電圧１１０Ｖのプラズマ処理を用いた。

実施例（５）（図１０に相当）
上部金属層としてＣｕ０．７５ｎｍを形成した後、ＳＡＴを施した。ここでは、ＳＡＴとしてＲＦパワー４０Ｗ、バイアス電圧１１０Ｖのプラズマ処理を用いた。ＲＦプラズマ処理によって、０．５ｎｍのＣｕが削れ、実質的に０．２５ｎｍのＣｕが下部金属層として残る。

実施例（６）（図１１に相当）
上述の（１）から（５）をすべて掛け合わせたスペーサ層を形成した。

（実施例の評価）
実施例を比較例と共に評価した。実施例、比較例いずれも、Ｃｕ／ＡｌＣｕ−ＮＯＬ／Ｃｕから成るスペーサ層を用いて作成された。実施例（１）〜（６）では、スペーサ層１６にＳＡＴを施し、比較例ではＳＡＴを施さず、成膜したままとした。

実施例に係るＣＣＰ−ＣＰＰ素子の特性を素子面積が０．４μｍ×０．４μｍである素子において評価したところ、ＲＡ＝５００ｍΩ／μｍ^２、ＭＲ変化率＝９％、ΔＲＡ＝４５ｍΩ／μｍ^２であった。ＳＡＴがないものと比べ、ＲＡ、ＭＲ変化率の値に大きな変化は生じていない。

次に、信頼性について評価する。通電試験の条件は、温度１３０℃、バイアス電圧１４０ｍＶとした。通常の使用条件より厳しい条件とすることで、信頼性の相違が短期間の試験で表れるようにしている。また、通電方向として、ピン層１４からフリー層１８に電流が流れる方向とした。つまり、電子の流れとしては、逆向きになるのでフリー層１８からピン層１４に流れることになる。

このような通電方向は、スピントランスファーノイズを低減するために望ましい方向である。フリー層１８からピン層１４に電流を流す場合（電子の流れとしては、ピン層からフリー層）のほうが、スピントランスファートルク効果が大きいといわれており、ヘッドにおいてはノイズ発生のもとになる。その観点からも、通電方向はピン層からフリー層に流れる方向が好ましい構成である。

ここでの試験条件は加速試験のために、温度を通常の条件より高くしている。また、素子サイズの関係で、バイアス電圧も比較的強めの条件である。実施例では、実際のヘッドでの素子サイズ（実際には、０．１μｍ×０．１μｍよりも小さい素子サイズにおいて）より、素子サイズを大きくしている。素子サイズが大きいと、バイアス電圧が同一でも電流量が大きくなり、かつ素子の放熱性が悪くなる。このため、実施例の素子では、ジュール発熱の影響が実際のヘッドの素子よりも遙かに大きい、厳しい条件において試験していることになる。さらには、バイアス電圧も実際に使用される電圧値よりも大きく、かつ温度条件も実際よりも高温化と、すべての条件が厳しく設定されており、短時間で信頼性の良否を判断するために設定された、加速試験条件である。

以上の条件で、参照例（０）および実施例（１）から（５）の素子の信頼性を評価した。具体的には、出力を初期状態の出力で規格化し、その変動を追う。出力の減少率が少ないほど、信頼性がよい。

その結果、ＳＡＴを用いた実施例では、いずれの位置で行っても、信頼性を向上した。特に下部金属層やＡｌＣｕに施した場合には、効果が著しい。また、掛け合わせを行ったものが、もっとも大きな効果を上げている。

ところで、上記の密着力向上処理（ＳＡＴ）以外にも、密着力を向上させるような元素を挿入あるいは添加することも可能である。

具体的には、Ｍｏ、Ｍｇ、Ｖ、Ｗ、Ｓｉ、Ｔｉ、Ｚｒ、Ｃｒ、Ｈｆ、Ｔａ等を各界面に挿入する。その厚さは半原子層〜３原子層がよい。挿入すると密着力が向上し、更に信頼性が向上する。

また、スペーサ層を構成する各層の材料、すなわち下部金属層、絶縁体の母材となる金属層、上部金属層に、これらの元素を添加してもよい。その分量は１ａｔ％〜１５ａｔ％がよい。

さらに、ここでは絶縁層として酸化物を用いたが、もちろん窒化層でも同様の効果が得られる。この場合、ＩＡＯによる酸化工程において、窒素がチャンバー内に導入される。また、酸素と窒素の両方を導入し、酸窒化した絶縁層に対しても、同様の密着力向上の効果が得られる。

なお、加速試験の条件を緩くすると、（０）の従来例においても劣化量ははるかに小さく、信頼性は良好となるので、この試験は極めて過酷な試験を行っていることになる。

このような厳しい条件において、実施例の素子の信頼性が良好なことは、本実施形態に係る磁気抵抗効果素子を高度な信頼性を要求される環境下で利用できることを意味する。高密度記録対応のヘッドにおいて、従来以上に信頼度の極めて高いヘッドが実現できることになる。この高密度記録対応のヘッドは、信頼性スペックが厳しい使用条件、例えば、高熱環境化で使用するカーナビ応用、高速で使用するサーバー、エンタープライズ応用などのＨＤＤ（Hard Disk Drive）に利用できる。

（第２の実施の形態）
図１４は、本発明の第２の実施の形態に係る磁気抵抗効果素子（ＣＣＰ−ＣＰＰ素子）を表す斜視図である。また、図１５は、本発明の第２の実施形態に係る磁気抵抗効果素子の製造工程を表すフロー図である。この磁気抵抗効果素子は、ピン層１４がフリー層１８よりも上に配置されるトップ型のＣＣＰ−ＣＰＰ素子である。即ち、ＳＣＴは、ピン層１４がフリー層１８よりも下に位置するボトム型のＣＣＰ−ＣＰＰ素子のみならず、トップ型のＣＣＰ−ＣＰＰ素子にも適用できる。

トップ型のスピンバルブ膜の場合には応力調整処理を必要とする層はフリー層１８ではなく、ピン層１４となる。スペーサ層１６上で成長する磁性層の結晶配向性が悪くなることから、この磁性膜への応力調整処理が必要となる。図１４では下部ピン層１４１が応力調整部２１Ａを有する。

ボトム型と同様に、トップ型のＣＣＰ−ＣＰＰ素子でも、ＳＡＴとして、イオン、プラズマ、または熱による処理を適宜に採用できる。

図１５に示すように、トップ型のＣＣＰ−ＣＰＰ素子を製造する場合には、下地層１２とキャップ層１９との間にある層が、図４とほぼ逆の順序で成膜される。但し、下部金属層１５および上部金属層１７は、スペーサ層１６の作製等との関係で、順番が逆転していない。したがって、図６から図１１に示した工程によってスペーサ層は作成される。

なお、トップ型のＣＣＰ−ＣＰＰ素子においても、スペーサ層１６の上下の下部金属層１５、上部金属層１７（Ｃｕ層）の機能については、ボトム型のＣＣＰ−ＣＰＰ素子と同じである。すなわち、スペーサ層１６の下の下部金属層１５（Ｃｕ層）は電流パス１６２の供給源であるため必須であるが、スペーサ層１６の上の上部金属層１７（Ｃｕ層）は必須ではなく、その場合は図１２に示したようなＳＡＴを導入することができる。

（磁気抵抗効果素子の応用）
以下、本発明の実施形態に係る磁気抵抗効果素子（ＣＣＰ−ＣＰＰ素子）の応用について説明する。

本発明の実施形態において、ＣＰＰ素子の素子抵抗ＲＡは、高密度対応の観点から、５００ｍΩ／μｍ^２以下が好ましく、３００ｍΩ／μｍ^２以下がより好ましい。素子抵抗ＲＡを算出する場合には、ＣＰＰ素子の抵抗Ｒにスピンバルブ膜の通電部分の実効面積Ａを掛け合わせる。ここで、素子抵抗Ｒは直接測定できる。一方、スピンバルブ膜の通電部分の実効面積Ａは素子構造に依存する値であるため、その決定には注意を要する。

例えば、スピンバルブ膜の全体を実効的にセンシングする領域としてパターニングしている場合には、スピンバルブ膜全体の面積が実効面積Ａとなる。この場合、素子抵抗を適度に設定する観点から、スピンバルブ膜の面積を少なくとも０．０４μｍ^２以下にし、２００Ｇｂｐｓｉ以上の記録密度では０．０２μｍ^２以下にする。

しかし、スピンバルブ膜に接してスピンバルブ膜より面積の小さい下電極１１または上電極２０を形成した場合には、下電極１１または上電極２０の面積がスピンバルブ膜の実効面積Ａとなる。下電極１１または上電極２０の面積が異なる場合には、小さい方の電極の面積がスピンバルブ膜の実効面積Ａとなる。この場合、素子抵抗を適度に設定する観点から、小さい方の電極の面積を少なくとも０．０４μｍ^２以下にする。

後に詳述する図１６、図１７の実施例の場合、図１６でスピンバルブ膜１０の面積が一番小さいところは上電極２０と接触している部分なので、その幅をトラック幅Ｔｗとして考える。また、ハイト方向に関しては、図１７においてやはり上電極２０と接触している部分が一番小さいので、その幅をハイト長Ｄとして考える。スピンバルブ膜の実効面積Ａは、Ａ＝Ｔｗ×Ｄとして考える。

本発明の実施形態に係る磁気抵抗効果素子では、電極間の抵抗Ｒを１００Ω以下にすることができる。この抵抗Ｒは、例えばヘッドジンバルアセンブリー（ＨＧＡ）の先端に装着した再生ヘッド部の２つの電極パッド間で測定される抵抗値である。

本発明の実施形態に係る磁気抵抗効果素子において、ピン層１４またはフリー層１８がｆｃｃ構造である場合には、ｆｃｃ（１１１）配向性をもつことが望ましい。ピン層１４またはフリー層１８がｂｃｃ構造をもつ場合には、ｂｃｃ（１１０）配向性をもつことが望ましい。ピン層１４またはフリー層１８がｈｃｐ構造をもつ場合には、ｈｃｐ（００１）配向またはｈｃｐ（１１０）配向性をもつことが望ましい。

本発明の実施形態に係る磁気抵抗効果素子の結晶配向性は、配向のばらつき角度で４．０度以内が好ましく、３．５度以内がより好ましく、３．０度以内がさらに好ましい。これは、Ｘ線回折のθ−２θ測定により得られるピーク位置でのロッキングカーブの半値幅として求められる。また、素子断面からのナノディフラクションスポットでのスポットの分散角度として検知することができる。

反強磁性膜の材料にも依存するが、一般的に反強磁性膜とピン層１４／スペーサ層１６／フリー層１８とでは格子間隔が異なるため、それぞれの層においての配向のばらつき角度を別々に算出することが可能である。例えば、白金マンガン（ＰｔＭｎ）とピン層１４／スペーサ層１６／フリー層１８とでは、格子間隔が異なることが多い。白金マンガン（ＰｔＭｎ）は比較的厚い膜であるため、結晶配向のばらつきを測定するのには適した材料である。ピン層１４／スペーサ層１６／フリー層１８については、ピン層１４とフリー層１８とで結晶構造がｂｃｃ構造とｆｃｃ構造というように異なる場合もある。この場合、ピン層１４とフリー層１８とはそれぞれ別の結晶配向の分散角をもつことになる。

（磁気ヘッド）
図１６および図１７は、本発明の実施形態に係る磁気抵抗効果素子を磁気ヘッドに組み込んだ状態を示している。図１６は、磁気記録媒体（図示せず）に対向する媒体対向面に対してほぼ平行な方向に磁気抵抗効果素子を切断した断面図である。図１７は、この磁気抵抗効果素子を媒体対向面ＡＢＳに対して垂直な方向に切断した断面図である。

図１６および図１７に例示した磁気ヘッドは、いわゆるハード・アバッテッド（hard abutted）構造を有する。磁気抵抗効果膜１０は上述したＣＣＰ−ＣＰＰ膜である。磁気抵抗効果膜１０の上下には、下電極１１と上電極２０とがそれぞれ設けられている。図１６において、磁気抵抗効果膜１０の両側面には、バイアス磁界印加膜４１と絶縁膜４２とが積層して設けられている。図１７に示すように、磁気抵抗効果膜１０の媒体対向面には保護層４３が設けられている。

磁気抵抗効果膜１０に対するセンス電流は、その上下に配置された下電極１１、上電極２０によって矢印Ａで示したように、膜面に対してほぼ垂直方向に通電される。また、左右に設けられた一対のバイアス磁界印加膜４１、４１により、磁気抵抗効果膜１０にはバイアス磁界が印加される。このバイアス磁界により、磁気抵抗効果膜１０のフリー層１８の磁気異方性を制御して単磁区化することによりその磁区構造が安定化し、磁壁の移動に伴うバルクハウゼンノイズ（Barkhausen noise）を抑制することができる。

磁気抵抗効果膜１０のＳ／Ｎ比が向上しているので、磁気ヘッドに応用した場合に高感度の磁気再生が可能となる。

（ハードディスクおよびヘッドジンバルアセンブリー）
図１６および図１７に示した磁気ヘッドは、記録再生一体型の磁気ヘッドアセンブリに組み込んで、磁気記録再生装置に搭載することができる。

図１８は、このような磁気記録再生装置の概略構成を例示する要部斜視図である。すなわち、本実施形態の磁気記録再生装置１５０は、ロータリーアクチュエータを用いた形式の装置である。同図において、磁気ディスク２００は、スピンドル１５２に装着され、図示しない駆動装置制御部からの制御信号に応答する図示しないモータにより矢印Ａの方向に回転する。本実施形態の磁気記録再生装置１５０は、複数の磁気ディスク２００を備えてもよい。

磁気ディスク２００に格納する情報の記録再生を行うヘッドスライダ１５３は、薄膜状のサスペンション１５４の先端に取り付けられている。ヘッドスライダ１５３は、上述したいずれかの実施形態に係る磁気抵抗効果素子を含む磁気ヘッドをその先端付近に搭載している。

磁気ディスク２００が回転すると、ヘッドスライダ１５３の媒体対向面（ＡＢＳ）は磁気ディスク２００の表面から所定の浮上量をもって保持される。あるいはスライダが磁気ディスク２００と接触するいわゆる「接触走行型」でもよい。

サスペンション１５４はアクチュエータアーム１５５の一端に接続されている。アクチュエータアーム１５５の他端には、リニアモータの一種であるボイスコイルモータ１５６が設けられている。ボイスコイルモータ１５６は、ボビン部に巻かれた図示しない駆動コイルと、このコイルを挟み込むように対向して配置された永久磁石および対向ヨークからなる磁気回路とから構成される。

アクチュエータアーム１５５は、スピンドル１５７の上下２箇所に設けられた図示しないボールベアリングによって保持され、ボイスコイルモータ１５６により回転摺動が自在にできるようになっている。

図１９は、アクチュエータアーム１５５から先のヘッドジンバルアセンブリーをディスク側から眺めた拡大斜視図である。すなわち、アセンブリ１６０は、アクチュエータアーム１５５を有し、アクチュエータアーム１５５の一端にはサスペンション１５４が接続されている。サスペンション１５４の先端には、上述したいずれかの実施形態に係る磁気抵抗効果素子を含む磁気ヘッドを具備するヘッドスライダ１５３が取り付けられている。サスペンション１５４は信号の書き込みおよび読み取り用のリード線１６４を有し、このリード線１６４とヘッドスライダ１５３に組み込まれた磁気ヘッドの各電極とが電気的に接続されている。図中１６５はアセンブリ１６０の電極パッドである。

本実施形態によれば、上述の磁気抵抗効果素子を含む磁気ヘッドを具備することにより、高い記録密度で磁気ディスク２００に磁気的に記録された情報を確実に読み取ることが可能となる。

（磁気メモリ）
次に、本発明の実施形態に係る磁気抵抗効果素子を搭載した磁気メモリについて説明する。すなわち、本発明の実施形態に係る磁気抵抗効果素子を用いて、例えばメモリセルがマトリクス状に配置されたランダムアクセス磁気メモリ（ＭＲＡＭ： magnetic random access memory）などの磁気メモリを実現できる。

図２０は、本発明の実施形態に係る磁気メモリのマトリクス構成の一例を示す図である。この図は、メモリセルをアレイ状に配置した場合の回路構成を示す。アレイ中の１ビットを選択するために、列デコーダ３５０、行デコーダ３５１が備えられており、ビット線３３４とワード線３３２によりスイッチングトランジスタ３３０がオンになり一意に選択され、センスアンプ３５２で検出することにより磁気抵抗効果膜１０中の磁気記録層（フリー層）に記録されたビット情報を読み出すことができる。ビット情報を書き込むときは、特定の書き込みワード線３２３とビット線３２２に書き込み電流を流して発生する磁場を印加する。

図２１は、本発明の実施形態に係る磁気メモリのマトリクス構成の他の例を示す図である。この場合、マトリクス状に配線されたビット線３２２とワード線３３４とが、それぞれデコーダ３６０、３６１により選択されて、アレイ中の特定のメモリセルが選択される。それぞれのメモリセルは、磁気抵抗効果素子１０とダイオードＤとが直列に接続された構造を有する。ここで、ダイオードＤは、選択された磁気抵抗効果素子１０以外のメモリセルにおいてセンス電流が迂回することを防止する役割を有する。書き込みは、特定のビット線３２２と書き込みワード線３２３とにそれぞれに書き込み電流を流して発生する磁場により行われる。

図２２は、本発明の実施形態に係る磁気メモリの要部を示す断面図である。図２３は、図２２のＡ−Ａ’線に沿う断面図である。これらの図に示した構造は、図２１または図２２に示した磁気メモリに含まれる１ビット分のメモリセルに対応する。このメモリセルは、記憶素子部分３１１とアドレス選択用トランジスタ部分３１２とを有する。

記憶素子部分３１１は、磁気抵抗効果素子１０と、これに接続された一対の配線３２２、３２４とを有する。磁気抵抗効果素子１０は、上述した実施形態に係る磁気抵抗効果素子（ＣＣＰ−ＣＰＰ素子）である。

一方、アドレス選択用トランジスタ部分３１２には、ビア３２６および埋め込み配線３２８を介して接続されたトランジスタ３３０が設けられている。このトランジスタ３３０は、ゲート３３２に印加される電圧に応じてスイッチング動作をし、磁気抵抗効果素子１０と配線３３４との電流経路の開閉を制御する。

また、磁気抵抗効果素子１０の下方には、書き込み配線３２３が、配線３２２とほぼ直交する方向に設けられている。これら書き込み配線３２２、３２３は、例えばアルミニウム（Ａｌ）、銅（Ｃｕ）、タングステン（Ｗ）、タンタル（Ｔａ）あるいはこれらいずれかを含む合金により形成することができる。

このような構成のメモリセルにおいて、ビット情報を磁気抵抗効果素子１０に書き込むときは、配線３２２、３２３に書き込みパルス電流を流し、それら電流により誘起される合成磁場を印加することにより磁気抵抗効果素子の記録層の磁化を適宜反転させる。

また、ビット情報を読み出すときは、配線３２２と、磁気記録層を含む磁気抵抗効果素子１０と、下電極３２４とを通してセンス電流を流し、磁気抵抗効果素子１０の抵抗値または抵抗値の変化を測定する。

本発明の実施形態に係る磁気メモリは、上述した実施形態に係る磁気抵抗効果素子（ＣＣＰ−ＣＰＰ素子）を用いることにより、セルサイズを微細化しても、記録層の磁区を確実に制御して確実な書き込みを確保でき、且つ、読み出しも確実に行うことができる。

ＭＲＡＭ用途において、以下のような実施例が利用可能である。
Ｔａ［５ｎｍ］／Ｒｕ［２ｎｍ］／ＰｔＭｎ［１５ｎｍ］／ＣｏＦｅ［３．５ｎｍ］／Ｒｕ［０．９ｎｍ］／ＣｏＦｅＢ［３．５ｎｍ］／ＭｇＯ［１．５ｎｍ］／ＣｏＦｅ［１ｎｍ］／ＮｉＦｅ［１ｎｍ］／Ａｌ_２Ｏ_３−ＮｉＦｅのＣＣＰ構造／ＮｉＦｅ［１ｎｍ］／ＳＣＴ／ＮｉＦｅ［１ｎｍ］。

ＭＲＡＭ用途においては、磁気抵抗効果をトンネル素子で実現し、ＭＲＡＭのスイッチング手法を高めるためにＣＣＰ構造を用いるなどの提案もなされている（H. Meng and J-P. Wang, IEEE Trans Magn. 41 (10), 2612 (2005)）。この場合には、フリー層、もしくはピン層内部にＣＣＰ構造を設ける必要があるが、するとＣＣＰ上に形成されたフリー層やピン層のうち、ＣＣＰ上部に形成された層の結晶性が悪くなり、スイッチングのばらつきの問題などを引き起こす。

この問題においても、本発明の実施形態で示したように、Ａｌ_２Ｏ_３−ＮｉＦｅのＣＣＰ構造上に形成された、ＮｉＦｅの成膜時にＳＣＴを行うことによって、フリー層の応力改善が可能となる。ＭＲＡＭ用途においては、このようにフリー層の内部に挿入されたＣＣＰ上に成膜された磁性層にＳＣＴを行うことも可能である。また、フリー層内部にＣＣＰが挿入された場合には、ＣＣＰを介して上下磁性層が強く磁気結合していることが好ましいので、電流パスとなる金属は、Ｃｕの換わりに、Ｎｉ、Ｃｏ，Ｆｅやそれらの合金材料を用いることが好ましい。

ここで、フリー層に挿入されたＣＣＰ構造を実現するための形成プロセスとして、前述のＰＩＴ／ＩＡＯ処理を行うことが好ましい。この場合には電流パスを形成する材料が磁性元素を多く含む（Ｆｅ，Ｃｏ，Ｎｉのうちいずれかの元素を５０％以上含む）ので、下部金属層１５、上部金属層１７は特に必要にならず、フリー層１６を形成する材料をそのまま使用することが可能となる。

（その他の実施形態）
本発明の実施形態は上記の実施形態に限られず拡張、変更可能であり、拡張、変更した実施形態も本発明の技術的範囲に含まれる。磁気抵抗効果膜の具体的な構造や、その他、電極、バイアス印加膜、絶縁膜などの形状や材質に関しては、当業者が公知の範囲から適宜選択することにより本発明を同様に実施し、同様の効果を得ることができる。例えば、磁気抵抗効果素子を再生用磁気ヘッドに適用する際に、素子の上下に磁気シールドを付与することにより、磁気ヘッドの検出分解能を規定することができる。

また、本発明の実施形態は、長手磁気記録方式のみならず、垂直磁気記録方式の磁気ヘッドあるいは磁気再生装置についても適用できる。さらに、本発明の磁気再生装置は、特定の記録媒体を定常的に備えたいわゆる固定式のものでも良く、一方、記録媒体が差し替え可能ないわゆる「リムーバブル」方式のものでも良い。

その他、本発明の実施形態として上述した磁気ヘッドおよび磁気記憶再生装置を基にして、当業者が適宜設計変更して実施しうるすべての磁気抵抗効果素子、磁気ヘッド、磁気記憶再生装置および磁気メモリも同様に本発明の範囲に属する。

本発明の第１の実施の形態に係る磁気抵抗効果素子を表す斜視図である。 本発明の第１の実施の形態に係る磁気抵抗効果素子のスペーサ層付近を表す模式図である。 本発明の第１の実施の形態に係る磁気抵抗効果素子のスペーサ層付近の破壊モードを表す概念図である。 本発明の第１の実施の形態に係る磁気抵抗効果素子の作成工程を表すフロー図である。 本発明の第１の実施の形態に係る磁気抵抗効果素子のスペーサ層の詳細な作成工程を表すフロー図である。 密着力向上処理を導入したスペーサ層の形成工程を表すフロー図である。 密着力向上処理を導入したスペーサ層の形成工程を表すフロー図である。 密着力向上処理を導入したスペーサ層の形成工程を表すフロー図である。ラフである。 密着力向上処理を導入したスペーサ層の形成工程を表すフロー図である。 密着力向上処理を導入したスペーサ層の形成工程を表すフロー図である。 密着力向上処理を導入したスペーサ層の形成工程を表すフロー図である。 密着力向上処理を導入したスペーサ層の形成工程を表すフロー図である。 本発明の第１の実施の形態に係る磁気抵抗効果素子を形成するための成膜装置の模式図である。 本発明の第２の実施の形態に係る磁気抵抗効果素子を表す斜視図である。 本発明の第２の実施の形態に係る磁気抵抗効果素子の作成工程を表すフロー図である。 本発明の実施形態に係る磁気抵抗効果素子を磁気ヘッドに組み込んだ状態を示す図である。 本発明の実施形態に係る磁気抵抗効果素子を磁気ヘッドに組み込んだ状態を示す図である。 磁気記録再生装置の概略構成を例示する要部斜視図である。 アクチュエータアームから先のヘッドジンバルアセンブリーをディスク側から眺めた拡大斜視図である。 本発明の実施形態に係る磁気メモリのマトリクス構成の一例を示す図である。 本発明の実施形態に係る磁気メモリのマトリクス構成の他の例を示す図である。 本発明の実施形態に係る磁気メモリの要部を示す断面図である。 図１６のＡ−Ａ’線に沿う断面図である。

符号の説明

１０…磁気抵抗効果膜、１１…下電極、１２…下地層、１２ａ…バッファ層、１２ｂ…シード層、１３…ピニング層、１４…ピン層、１４１…下部ピン層、１４２…磁気結合層、１４３…上部ピン層、１５…下部金属層、１６…スペーサ層、１６１…絶縁層、１６２…電流パス、１７…上部金属層、１８…フリー層、１９…キャップ層、２０…上電極、２１Ａ…応力調整部

Claims (11)

1. 磁化方向が実質的に一方向に固着された磁化固着層と、前記磁化固着層上に設けられ、絶縁層と前記絶縁層を貫通する金属層を含むスペーサ層と、前記スペーサ層上に設けられ、磁化方向が外部磁界に対応して変化する磁化自由層と
   を有する磁気抵抗効果素子の製造方法において、
   前記スペーサ層は、
   前記磁化固着層の表面に、前記スペーサ層と前記磁化固着層との密着力を増大させるためにイオン、又はプラズマを照射する工程と、
   前記磁化固着層上に、第１の非磁性金属層を形成する工程と、
   前記第１の非磁性金属層上に、前記絶縁層に変換される第２の金属層を形成する工程と、
   前記イオン、又はプラズマを照射する工程の後に、前記第２の金属層の表面にＯ及びＮの少なくとも一方、並びにＡｒ，Ｘｅ，Ｈｅ，Ｎｅ，Ｋｒのうち少なくともいずれかひとつの元素を含むイオンまたはプラズマを照射することで前記第２の金属層を前記絶縁層及び前記第１の非磁性金属を含む非磁性金属パスへと変換する工程と、
   前記絶縁層及び前記非磁性金属パス上に第３の非磁性金属層を形成する工程とを経て形成されることを特徴とする、磁気抵抗効果素子の製造方法。
2. 磁化方向が実質的に一方向に固着された磁化固着層と、磁化方向が外部磁界に対応して変化する磁化自由層と、前記磁化固着層と前記磁化自由層との間に設けられ、絶縁層と前記絶縁層を貫通する金属層を含むスペーサ層とを有する磁気抵抗効果素子の製造方法において、
   前記スペーサ層は、
   第１の非磁性金属層を形成する工程と、
   前記第１の非磁性金属層の表面に、イオン又はプラズマを照射する工程と、
   前記第１の非磁性金属層上に、前記絶縁層に変換される第２の金属層を形成する工程と、
   前記第２の金属層の表面にＯ及びＮの少なくとも一方、並びにＡｒ，Ｘｅ，Ｈｅ，Ｎｅ，Ｋｒのうち少なくともいずれかひとつの元素を含むイオンまたはプラズマを照射することで前記第２の金属層を前記絶縁層及び前記第１の非磁性金属を含む非磁性金属パスへと変換する工程と、
   前記絶縁層及び前記非磁性金属パス上に第３の非磁性金属層を形成する工程とを経て形成されることを特徴とする、磁気抵抗効果素子の製造方法。
3. 磁化方向が実質的に一方向に固着された磁化固着層と、磁化方向が外部磁界に対応して変化する磁化自由層と、前記磁化固着層と前記磁化自由層との間に設けられ、絶縁層と前記絶縁層を貫通する金属層を含むスペーサ層とを有する磁気抵抗効果素子の製造方法において、
   前記スペーサ層は、
   第１の非磁性金属層を形成する工程と、
   前記第１の非磁性金属層上に、前記絶縁層に変換される第２の金属層を形成する工程と、
   前記第２の金属層の表面にＯ及びＮの少なくとも一方、並びにＡｒ，Ｘｅ，Ｈｅ，Ｎｅ，Ｋｒのうち少なくともいずれかひとつの元素を含むイオンまたはプラズマを照射することで前記第２の金属層を前記絶縁層及び前記第１の非磁性金属を含む非磁性金属パスへと変換する工程と、
   前記第２の金属層が変化して形成された前記絶縁層及び前記非磁性金属パスの表面に、イオン又はプラズマを照射する工程と、
   前記絶縁層及び前記非磁性金属パス上に第３の非磁性金属層を形成する工程とを経て形成されることを特徴とする、磁気抵抗効果素子の製造方法。
4. 磁化方向が実質的に一方向に固着された磁化固着層と、磁化方向が外部磁界に対応して変化する磁化自由層と、前記磁化固着層と前記磁化自由層との間に設けられ、絶縁層と前記絶縁層を貫通する金属層を含むスペーサ層とを有する磁気抵抗効果素子の製造方法において、
   前記スペーサ層は、
   第１の非磁性金属層を形成する工程と、
   前記第１の非磁性金属層上に、前記絶縁層に変換される第２の金属層を形成する工程と、
   前記第２の金属層の表面にＯ及びＮの少なくとも一方、並びにＡｒ，Ｘｅ，Ｈｅ，Ｎｅ，Ｋｒのうち少なくともいずれかひとつの元素を含むイオンまたはプラズマを照射することで前記第２の金属層を前記絶縁層及び前記第１の非磁性金属を含む非磁性金属パスへと変換する工程と、
   前記絶縁層及び前記非磁性金属パス上に第３の非磁性金属層を形成する工程と、
   前記第３の非磁性金属層の表面に、イオン、またはプラズマを照射する工程とを経て形成されることを特徴とする、磁気抵抗効果素子の製造方法。
5. 前記第１の金属層が、Ｃｕ，Ａｕ，Ａｇの少なくともひとつから構成されることを特徴とする、請求項１ないし４に記載の磁気抵抗効果素子の製造方法。
6. 前記絶縁層が、Ａｌ，Ｓｉ，Ｈｆ，Ｔｉ，Ｔａ，Ｍｏ，Ｗ，Ｎｂ，Ｍｇ，Ｃｒ，およびＺｒからなる群より選択される少なくとも１種の元素を含む酸化物、窒化物、または酸窒化物であることを特徴とする、請求項１ないし５に記載の磁気抵抗効果素子の製造方法。
7. 前記イオン、またはプラズマを照射する処理が、３０Ｖ以上、１５０Ｖ以下の電圧で加速されるイオンまたはプラズマによる処理であることを特徴とする、請求項１ないし６に記載の磁気抵抗効果素子の製造方法。
8. 前記プラズマを照射する処理が、３０Ｗ以上、２００Ｗ以下の電力が印加されるプラズマによる処理であることを特徴とする、請求項１ないし６に記載の磁気抵抗効果素子の製造方法。
9. 前記イオンまたはプラズマが、Ａｒ，Ｋｒ，Ｘｅ，Ｎｅの何れかを含む希ガスのイオンまたはプラズマであることを特徴とする、請求項１ないし６に記載の磁気抵抗効果素子の製造方法。
10. 磁化方向が実質的に一方向に固着された磁化固着層上に、第１の非磁性金属層を形成する第１の工程と、
    前記第１の非磁性金属層上に、前記絶縁層に変換される第２の金属層を形成する第２の工程と、
    前記第２の金属層の表面にＯ及びＮの少なくとも一方、並びにＡｒ，Ｘｅ，Ｈｅ，Ｎｅ，Ｋｒのうち少なくともいずれかひとつの元素を含むイオンまたはプラズマを照射することで前記第２の金属層を前記絶縁層及び前記第１の非磁性金属を含む非磁性金属パスへと変換する第３の工程と、
    前記絶縁層及び前記非磁性金属パス上に第３の非磁性金属層を形成する第４の工程と、
    前記第３の非磁性金属層上に、磁化方向が外部磁界に対応して変化する磁化自由層を形成する第５の工程と、
    さらに、前記第１の工程の前に前記磁化固着層と前記第１の非磁性金属層との密着力を増大させるために前記磁化固着層の表面にイオン又はプラズマを照射する工程、前記第１及び第２の工程との間で前記第１の非磁性金属層の表面にイオン又はプラズマを照射する工程、前記第３及び第４の工程との間で前記絶縁層及び前記非磁性金属パスの表面にイオン又はプラズマを照射する工程、並びに前記第４及び第５の工程との間で前記第３の非磁性金属層の表面にイオン又はプラズマを照射する工程の少なくとも１つの工程が行われて形成されることを特徴とする磁気抵抗効果素子。
11. 請求項１０に記載の磁気抵抗効果素子を具えることを特徴とする、磁気抵抗効果ヘッド。

Images