JP4725544B2 - 電気光学装置の製造方法 - Google Patents

Description

本発明は、多層構造の電気光学装置の製造方法に関する。

一般に電気光学装置、例えば、電気光学物質に液晶を用いて所定の表示を行う液晶装置は、一対の基板間に液晶が挟持された構成となっている。このうち、ＴＦＴ駆動、ＴＦＤ駆動等によるアクティブマトリクス駆動方式の液晶装置等の電気光学装置においては、縦横に夫々配列された多数の走査線（ゲート線）及びデータ線（ソース線）の各交点に対応して、画素電極及びスイッチング素子を基板（アクティブマトリクス基板）上に設けて構成される。

ＴＦＴ素子等のスイッチング素子は、ゲート線に供給されるオン信号によってオンとなり、ソース線を介して供給される画像信号を画素電極（透明電極（ＩＴＯ））に書込む。これにより、画素電極と対向電極相互間の液晶層に画像信号に基づく電圧を印加して、液晶分子の配列を変化させる。こうして、画素の透過率を変化させ、画素電極及び液晶層を通過する光を画像信号に応じて変化させて画像表示を行う。

このようなスイッチング素子を構成する素子基板は、ガラス又は石英基板上に、所定のパターンを有する半導体薄膜、絶縁性薄膜（層間絶縁膜）又は導電性薄膜を積層することによって構成される。即ち、各種膜の成膜工程とフォトリソグラフィ工程の繰返しによって、ＴＦＴ基板等は形成されている。

ＴＦＴ素子は、半導体層、半導体層上に形成されたゲート絶縁膜、ゲート絶縁膜上に形成されたゲート電極によって構成される。ＴＦＴ素子を構成する半導体層は、イオン注入によって、チャネル領域、ソース領域及びドレイン領域が形成される。具体的には、半導体層には、チャネルを形成するためのチャネルドープ、ＬＤＤ（Lightly Doped Drain）イオン注入処理、ソース及びドレイン領域を形成するための２回又は３回のイオン注入処理が行われる。

チャネルドープでは半導体層の全域にイオン注入が行われるが、ゲート電極形成後に行われるＬＤＤイオン注入処理では、ゲート電極をマスクにイオン注入が行われる。ソース及びドレイン領域へのイオン注入では、ＬＤＤ部分を覆ったマスクを用いて半導体層の一部の領域のみにイオン注入が行われる。
特願２００２−１９０５９７号公報

ところで、トランジスタのオン電流特性はシート抵抗に依存する。シート抵抗を低下させることでオン電流を増加させることができる。シート抵抗を低下させるには、半導体層へのドーズ量を増大させればよい。しかしドーズ量が増大すると、格子欠陥、ジャンクションリークも増大し、オフリークが大きくなってしまう。トランジスタのオン電流を高くすると共にオフリークを低くするという相反する制御を設計時に考慮する必要がある。

トランジスタの閾値特性の制御のために行うチャネルドープは、ＬＤＤ構造を形成するためのＬＤＤイオン注入に先立って行われる。即ち、半導体層には、一方導電型と逆導電型の両方の不純物が導入されることになり、シート抵抗の割りに不純物濃度が高く、オフリークが比較的高くなるという欠点がある。

そこで、特許文献１においては、チャネルドープの範囲を制限し、半導体層中のソース・ドレイン領域を、不純物濃度が異なる３つの領域で構成することで、シート抵抗を低減してオン電流特性を向上させる技術が開示されている。

しかしながら、この提案においても、半導体層の３つの領域うちゲート近傍の領域には一方及び逆導電型の両方の不純物が導入されており、シート抵抗を十分に低減することはできないという問題点があった。

本発明はかかる問題点に鑑みてなされたものであって、シート抵抗を十分に低減すると共に、オフリークも低減することができる電気光学装置の製造方法を提供することを目的とする。

本発明に係る電気光学装置の製造方法は、基板上に、半導体層を形成する工程と、前記半導体層上にゲート絶縁膜を形成する工程と、平面的にゲート電極を形成する領域よりも狭い領域の前記半導体層に、ソース領域又はドレイン領域とは逆導電型の不純物を導入してチャネル領域を形成する工程と、前記ゲート電極を形成する工程と、前記ゲート電極の形成後に、前記逆導電型の不純物を前記ゲート電極と重なる領域で熱拡散させる工程と、前記チャネル領域に隣接する前記半導体層に、不純物を導入してソース領域及びドレイン領域を形成する工程とを具備したことを特徴とする。

このような構成によれば、基板上に、半導体層及びゲート絶縁膜が形成される。半導体層の平面的にはゲート電極を形成する領域よりも狭い領域に、逆導電型の不純物が導入されてチャネル領域が形成される。ゲート絶縁膜上には、ゲート電極が形成される。ゲート電極の形成後において、逆導電型の不純物はゲート電極の下方で熱拡散される。これにより、例えば、チャネル領域を平面的にはゲート電極の形成領域と同一の領域に形成することができる。このチャネル領域の両側の半導体層に一方導電型の不純物を導入して、ソース領域及びドレイン領域を形成する。これにより、ソース領域及びドレイン領域は一方導電型の不純物のみが導入されることになり、ドーズ量が少ないので、シート抵抗が低く、オン電流を増加させることができる。また、不純物のドーズ量が少ないので、格子欠陥を減らしてオフリークを低減させることができる。

また、前記熱拡散させる工程において、前記逆導電型の不純物が、前記ゲート電極の形成領域と平面的に重なる領域にのみ拡散されることを特徴とする。

これにより、ソース領域及びドレイン領域は一方導電型の不純物のみが導入されることになり、ドーズ量が少ないので、シート抵抗が低く、オン電流を増加させることができる。また、不純物のドーズ量が少ないので、格子欠陥を減らしてオフリークを低減させることができる。

また、前記ソース領域及びドレイン領域を形成する工程は、前記ゲート電極の形成後に、前記ゲート電極をマスクとして、前記ソース領域及びドレイン領域の不純物濃度よりも低濃度の不純物濃度を有する一方導電型の不純物を前記半導体層に導入して低濃度不純物領域を形成する工程と、前記ゲート電極の形成領域よりも広い領域を覆うマスクを用いて、一方導電型の不純物を前記半導体層に導入して前記ソース領域及びドレイン領域を形成する工程と、を具備したことを特徴とする。

このような構成によれば、逆導電型の不純物を導入することなくソース領域及びドレイン領域の低濃度不純物領域を形成することができる。低濃度不純物領域を少ないドーズ量で形成することができ、シート抵抗が低く、オン電流を増加させることができる。また、不純物のドーズ量が少ないので、格子欠陥を減らしてオフリークを低減させることができる。

以下、図面を参照して本発明の実施の形態について詳細に説明する。

（第１の実施の形態）
図１は本発明の第１の実施の形態に係る電気光学装置の製造方法により製造した電気光学装置を示す平面図である。本実施の形態は電気光学装置としてＴＦＴ基板を用いた液晶装置に適用したものであり、図１は電気光学装置である液晶装置をその上に形成された各構成要素と共に対向基板側から見た平面図である。図２は素子基板と対向基板とを貼り合わせて液晶を封入する組立工程終了後の液晶装置を、図１のＨ−Ｈ'線の位置で切断して示す断面図である。図３は図１及び図２の液晶装置の画素領域を構成する複数の画素における各種素子、配線等の等価回路図である。図４は電気光学装置において採用されるＴＦＴ素子の構造を示す説明図である。図５はＴＦＴ素子の製造方法を示すフローチャートである。また、図６はＴＦＴ素子の製造工程を工程順に示す工程図である。なお、上記各図においては、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材毎に縮尺を異ならしめてある。

先ず、図１乃至図３を参照して本実施の形態の電気光学装置である液晶装置の全体構成について説明する。
液晶装置は、図２及び図３に示すように、例えば、石英基板、ガラス基板、シリコン基板からなるＴＦＴ基板１０と、これに対向配置される、例えばガラス基板や石英基板からなる対向基板２０との間に液晶５０を封入して構成される。対向配置されたＴＦＴ基板１０と対向基板２０とは、シール材５２によって貼り合わされている。

ＴＦＴ基板１０上には画素を構成する画素電極（ＩＴＯ）９ａ等がマトリクス状に配置される。また、対向基板２０上には全面に対向電極（ＩＴＯ）２１が設けられる。ＴＦＴ基板１０の画素電極９ａ上には、ラビング処理が施された配向膜１６が設けられている。一方、対向基板２０上の全面に渡って形成された対向電極２１上にも、ラビング処理が施された配向膜２２が設けられている。各配向膜１６，２２は、例えば、ポリイミド膜等の透明な有機膜からなる。

図３は画素を構成するＴＦＴ基板１０上の素子の等価回路を示している。図３に示すように、画素領域においては、複数本の走査線１１と複数本のデータ線６ａとが交差するように配線され、走査線１１とデータ線６ａとで区画された領域に画素電極９ａがマトリクス状に配置される。そして、走査線１１とデータ線６ａの各交差部分に対応してＴＦＴ３０が設けられ、このＴＦＴ３０に画素電極９ａが電気的に接続される。

ＴＦＴ３０は走査線１１のＯＮ信号によってオンとなり、これにより、データ線６ａに供給された画像信号が画素電極９ａに供給される。この画素電極９ａと対向基板２０に設けられた対向電極２１との間の電圧が液晶５０に印加される。また、画素電極９ａと並列に、蓄積容量７０が設けられている。蓄積容量７０によって、液晶５０に印加される電圧の保持時間が延長され、例えば、画像信号は画素電極９ａに供給される時間よりも３桁も長い時間保持される。電圧保持特性が改善され、コントラスト比の高い画像表示が可能となる。

また、対向基板２０には表示領域を区画する額縁としての遮光膜５３が設けられている。遮光膜５３の外側の領域には液晶を封入するシール材５２が、ＴＦＴ基板１０と対向基板２０間に形成されている。シール材５２は対向基板２０の輪郭形状に略一致するように配置され、ＴＦＴ基板１０と対向基板２０を相互に固着する。シール材５２は、ＴＦＴ基板１０の１辺の一部において欠落しており、貼り合わされたＴＦＴ基板１０及び対向基板２０相互の間隙には、液晶５０を注入するための液晶注入口１０８が形成される。液晶注入口１０８より液晶が注入された後、液晶注入口１０８を封止材１０９で封止するようになっている。

シール材５２の外側の領域には、データ線６ａに画像信号を所定のタイミングで供給することにより該データ線６ａを駆動するデータ線駆動回路１０１及び外部回路との接続のための外部接続端子１０２がＴＦＴ基板１０の一辺に沿って設けられている。この一辺に隣接する二辺に沿って、走査線１１及びゲート電極３ａに走査信号を所定のタイミングで供給することによりゲート電極３ａを駆動する走査線駆動回路１０４が設けられている。走査線駆動回路１０４は、シール材５２の内側の遮光膜５３に対向する位置においてＴＦＴ基板１０上に形成される。また、ＴＦＴ基板１０上には、データ線駆動回路１０１、走査線駆動回路１０４、外部接続端子１０２及び上下導通端子１０７を接続する配線１０５が、遮光膜５３の３辺に対向して設けられている。

上下導通端子１０７は、シール材５２のコーナー部の４箇所のＴＦＴ基板１０上に形成される。そして、ＴＦＴ基板１０と対向基板２０相互間には、下端が上下導通端子１０７に接触し、上端が対向電極２１に接触する上下導通材１０６が設けられており、上下導通材１０６によって、ＴＦＴ基板１０と対向基板２０との間で電気的な導通がとられている。

なお、データ線駆動回路１０１及び走査線駆動回路１０４内のトランジスタについても、画素領域１０ａのＴＦＴ３０と同一構成のＴＦＴ素子によって構成されることもある。図４はＴＦＴ素子の構成を示している。

図４に示すように、各ＴＦＴ素子は、半導体層４１、ゲート絶縁膜４２及びゲート電極４３によって構成される。半導体層４１はＬＤＤ構造を有し、ゲート電極４３の下方にチャネル領域４４が設けられ、ソース側にＬＤＤ領域４５ｓ及びソース領域４６ｓが設けられ、ドレイン側にＬＤＤ領域４５ｄ及びドレイン領域４６ｄが設けられる。

本実施の形態においては、低濃度の不純物領域であるＬＤＤ領域４５ｓ，４５ｄは、一方導電型の不純物のみが導入されて形成されている。なお、チャネル領域４４は逆導電型の不純物が導入されて構成されている。また、ソース領域４６ｓ及びドレイン領域４６ｄは、高濃度の不純物が導入された領域である。

従来のＴＦＴ製造方法では、チャネルドープのために全面に逆導電型の不純物の注入工程を行った後に、ＬＤＤ領域を形成するためにゲート電極をマスクとして一方導電型の不純物を注入する。従って、ＬＤＤ領域は濃度の割にドーズ量が多く、格子欠陥が多い。また、シート抵抗も高く、オン電流が低い。

これに対し、本実施の形態においては、チャネルドープに際してマスクを用いると共に、熱拡散によって不純物を拡散させることで、ゲート電極４３の下方のみにチャネル領域４４を形成可能にして、ＬＤＤ領域４５ｓ，４５ｄを一方導電型の不純物のみで形成するようにしている。

これにより、低濃度の不純物領域であるＬＤＤ領域４５ｓ，４５ｄ形成時のドーズ量を低減させ、格子欠陥を減らしてオフリークを低減させると共に、シート抵抗を低下させて、オン電流を増加させている。

（製造プロセス）
次に、電気光学装置のＴＦＴ素子の製造方法を図５及び図６を参照して説明する。図６において矢印は不純物注入、例えば、イオン注入することを示している。

図５のステップＳ１において、ＴＦＴ基板上に、半導体層４１を形成する。半導体層４１は複数の工程で形成される。例えば、ＴＦＴ基板上に、約４５０〜５５０℃、好ましくは約５００℃の比較的低温環境中で、流量約４００〜６００ｃｃ／ｍｉｎのモノシランガス、ジシランガス等を用いた減圧ＣＶＤ（例えば、圧力約２０〜４０ＰａのＣＶＤ）によってアモルファスシリコン膜を形成する。次いで、窒素雰囲気中で、約６００〜７００℃にて約１〜１０時間、好ましくは４〜６時間の熱処理を施すことにより、ｐ−Ｓｉ（ポリシリコン）膜を約５０〜２００ｎｍの厚さ、好ましくは約１００ｎｍの厚さとなるまで固相成長させる。固相成長させる方法としては、ＲＴＡを使ったアニール処理でもよいし、エキシマレーザ等を用いたレーザアニールでもよい。次に、フォトリソグラフィ及びエッチングにより、所定パターンを有する半導体層４１を形成する。

次に、ステップＳ２においては、半導体層４１を約９００〜１３００℃の温度、好ましくは約１０００℃の温度により熱酸化してゲート絶縁膜４２を形成する。なお、ゲート絶縁膜４２は例えば高温酸化シリコン膜（ＨＴＯ膜）等を用いた多層膜としてもよい。図６（ａ）はゲート絶縁膜４２が形成された状態を示している。

次に、ステップＳ３において、チャネルドープの領域を決めるためのマスク６１を形成する（図６（ｂ））。本来、チャネルドープは、ゲート電極４３の下方のみに形成すればよい。しかしながら、チャネルドープマスクとゲート電極のパターニングのためのマスクとのアライメントずれにより、チャネルドープをゲート電極４３と同一の平面領域に実施することは困難である。この理由から、本実施の形態においては、チャネルドープは、平面的には、ゲート電極４３の形成領域よりも狭い領域に実施する。

即ち、本実施の形態においては、マスク６１はゲート電極４３の形成領域よりも狭い領域に開口部６２を有する。次に、ステップＳ４において、ＴＦＴ素子のスレッショールド電圧Ｖｔｈを制御するために、逆導電型の不純物を用いてチャネルドープする（図６（ｃ））。例えば、Ｎチャネルトランジスタを形成する場合には、逆導電型の不純物として例えばボロンを注入し、Ｐチャネルトランジスタを形成する場合には、逆導電型の不純物として例えばリンを注入する。

いま、Ｎチャネルトランジスタを形成するものとすると、例えば、ボロンイオンを２×１０¹²個／ｃｍ²のドーズ量にてドープする。図６（ｃ）の破線斜線に示すように、逆導電型の不純物は開口部６２の領域のみにおいて半導体層４１に注入される。

次に、ステップＳ５において、減圧ＣＶＤ法等によりポリシリコン膜を堆積し、更にリン（Ｐ）を熱拡散して、このポリシリコン膜を導電化する。この熱拡散に代えて、Ｐイオンをポリシリコン膜の成膜と同時に導入したドープドシリコン膜を用いてもよい。このポリシリコン膜の膜厚は、約１００〜５００ｎｍの厚さ、好ましくは約３５０ｎｍ程度である。

本実施の形態においては、次のステップＳ６において、アニール処理を行い、半導体層４１に注入した不純物を熱拡散させる。なお、図６ではこの工程による不純物の拡散の様子については図示を省略している。次のステップＳ７において、フォトリソグラフィ及びエッチングにより、所定パターンのゲート電極４３を形成する（図６（ｄ））。

本実施の形態においては、次のステップＳ８において、アニール処理を行う。このアニール処理によって、半導体層４１に注入した不純物を熱拡散させる。ゲート電極４３の熱伝導度がゲート絶縁膜４２の熱伝導度よりも高いことから、熱拡散の効果はゲート電極４３の直下において高い。これにより、不純物の熱拡散をゲート電極４３の直下のみに抑制しやすい。この熱拡散は、チャネルドープによって注入された不純物が、平面的にはゲート電極４３の形成領域と同一領域に拡散するように、温度、時間を制御しながら行う。こうして、ゲート電極４３の形成領域において、ゲート電極４３の直下に逆導電型の不純物によるチャネル領域４４が形成される（図６（ｅ））。

なお、拡散制御を高精度に行うことができない場合でも、逆導電型の不純物が平面的には、ゲート電極４３の形成領域内に収まるように、熱拡散を制御する。

なお、チャネルドープマスクとゲート電極のパターニングのためのマスクとのアライメントずれ及び不純物に対する熱拡散の制御によっては、ソース側とドレイン側との一方に対する不純物拡散が他方に対する不純物の拡散よりも大きくなることが考えられる。この場合でも、本実施の形態においては、少なくとも一方向の不純物拡散については、平面的にゲート電極４３の形成領域を超えないように設計する。

次に、ステップＳ９において、半導体層４１に、ＬＤＤ領域４５ｓ，４５ｄを形成するために、一方導電型の不純物を注入する。この場合には、ゲート電極４３をマスクとして、例えば、リンイオンを３×１０¹³個／ｃｍ²のドーズ量にて注入する。ゲート電極４３をマスクとすることで、ＬＤＤ領域４５ｓ，４５ｄは自己整合的に形成されることになる。図６（ｆ）では、破線で示す右下斜線によって、この不純物注入による領域を示している。

次に、ステップＳ１０において、ソース領域４６ｓ及びドレイン領域４６ｄを形成するために、ゲート電極４３よりも幅の広い平面パターンを有するマスク６３をゲート電極４３上に形成する（図６（ｇ））。次に、ステップＳ１１において、高濃度の一方導電型の不純物、例えば、リンイオンを２×１０¹⁵個／ｃｍ²のドーズ量にてドープする。このイオン注入によって、半導体層４１の両端側の領域の不純物濃度が高くなり、ソース領域４６ｓ、ドレイン領域４６ｄが形成される。また、ステップＳ９のイオン注入時に不純物が導入され、ステップＳ１１のイオン注入によっては不純物が導入されない領域が、低濃度のＬＤＤ領域４５ｓ，４５ｄとなる（図６（ｈ））。最後に、マスク６３を除去して、ＴＦＴ素子が得られる（図６（ｉ））。

このように本実施の形態においては、チャネルドープに用いるマスクとゲート電極のパターニングに用いるマスクとのアライメントずれを考慮して、チャネルドープを、平面的には、ゲート電極の形成領域よりも狭い領域に実施する。そして、ゲート電極材料形成後にアニール処理を実施することで、チャネルドープによる不純物を熱拡散させて、平面的にはゲート電極と同一領域となるチャネル領域を形成する。即ち、チャネル領域はゲート電極直下のみに形成され、ＬＤＤ領域には延びていないので、ＬＤＤ領域を一方導電型の不純物のみによって形成することができる。これにより、少ないドーズ量で、低濃度の不純物領域であるＬＤＤ領域を形成することができ、シート抵抗を低下させて、オン電流を増加させることができる。また、ＬＤＤ領域において、不純物のドーズ量が少ないので、格子欠陥を減らしてオフリークを低減させることができる。

（第２の実施の形態）
図７は本発明の第２の実施の形態を示す説明図である。本実施の形態はＰチャネルトランジスタに適用したものである。

本実施の形態におけるＰチャネルトランジスタは、図４のＮチャネルトランジスタに対して、導電型が異なる点と、ＬＤＤ領域が存在しない点が異なるのみである。なお、同一基板上にＮチャネルトランジスタ及びＰチャネルトランジスタを形成する場合には、半導体層４１’、ゲート絶縁膜４２’及びゲート電極４３’は、夫々図４の半導体層４１、ゲート絶縁膜４２及びゲート電極４３と同一工程で形成される。

チャネル領域７１は、一方導電型の不純物によって形成され、平面的には、ゲート電極４３’の形成領域と同一領域、又はソース側及びドレイン側の少なくとも一方向には、ゲート電極４３の形成領域をはみ出さないように形成される。半導体層７１の両端側には、夫々逆導電型の高濃度不純物によってソース領域７２ｓ、ドレイン領域７２ｄが形成される。

（製造プロセス）
次に、本実施の形態におけるＴＦＴ素子の製造方法を図８を参照して説明する。図８はＴＦＴ素子の製造方法を工程順に示す工程図である。Ｐチャネルトランジスタ製造方法では、不純物の導電型がＮチャネルトランジスタと異なると共に、ＬＤＤ領域を形成するための不純物導入工程が省略されている。

図８（ａ）に示す半導体層４１’及びゲート絶縁膜４２’の形成方法は、図６の半導体層４１及びゲート絶縁膜４２の形成方法と同様である。次に、チャネルドープの領域を決めるためのマスク６５を形成する（図８（ｂ））。本実施の形態においても、チャネルドープマスクとゲート電極のパターニングのためのマスクとのアライメントずれを考慮して、マスク６５としては、ゲート電極４３’の形成領域よりも狭い領域のみに開口部６６を有するものを用いる。

次に、ＴＦＴ素子のスレッショールド電圧Ｖｔｈを制御するために、一方導電型の不純物を注入する（図８（ｃ））。Ｐチャネルトランジスタを形成する場合には、一方導電型の不純物として例えばリンを注入する。この場合には、図８（ｃ）の破線斜線に示すように、一方導電型の不純物は開口部６６の領域のみにおいて半導体層４１’に注入される。

次に、図６のゲート電極４３と同様の手法によってゲート電極４３’を形成する。このゲート電極４３’の形成の過程及びゲート電極４３’のパターニング後の少なくとも一方において、チャネルドープの不純物を熱拡散させるためのアニール処理を行う。

このアニール処理によって、半導体層４１’に注入した不純物を熱拡散させ、平面的にはゲート電極４３’の形成領域と同一領域に拡散させる。こうして、ゲート電極４３’の形成領域において、ゲート電極４３’の直下に一方導電型の不純物によるチャネル領域７１が形成される（図８（ｅ））。

次に、半導体層４１’に、ソース領域７２ｓ、ドレイン領域７２ｄを形成するために、他方導電型の不純物を注入する。この場合には、ゲート電極４３’をマスクとして、例えば、ボロンイオンを注入する。ゲート電極４３’をマスクとすることで、ソース領域７２ｓ及びドレイン領域７２ｄは自己整合的に形成されることになる。

このように本実施の形態においても、チャネルドープに用いるマスクとゲート電極のパターニングに用いるマスクとのアライメントずれを考慮して、チャネルドープを、平面的には、ゲート電極の形成領域よりも狭い領域に実施し、熱拡散により、平面的には、ゲート電極と同一領域内に形成する。これにより、本実施の形態においても、第１の実施の形態と同様の効果を得ることができる。

（電子機器）
次に、以上詳細に説明した電気光学装置をライトバルブとして用いた電子機器の一例たる投射型カラー表示装置についてその全体構成を説明する。ここに、図９は投射型カラー表示装置の説明図である。

図９において、本実施の形態における投射型カラー表示装置の一例たる液晶プロジェクタ１１００は、駆動回路がＴＦＴアレイ基板上に搭載された液晶装置を含む液晶モジュールを３個用意し、それぞれＲＧＢ用のライトパルブ１００Ｒ、１００Ｇ及び１００Ｂとして用いたプロジェクタとして構成されている。液晶プロジェクタ１１００では、メタルハライドランプ等の白色光源のランプユニット１１０２から投射光が発せられると、３枚のミラー１１０６及び２枚のダイクロックミラー１１０８によって、ＲＧＢの三原色に対応する光成分Ｒ、Ｇ及びＢに分けられ、各色に対応するライトバルブ１００Ｒ、１００Ｇ及び１００Ｂにそれぞれ導かれる。この際特に、Ｂ光は、長い光路による光損失を防ぐために、入射レンズ１１２２、リレーレンズ１１２３及び出射レンズ１１２４からなるリレーレンズ系１１２１を介して導かれる。そして、ライトバルブ１００Ｒ、１００Ｇ及び１００Ｂによりそれぞれ変調された三原色に対応する光成分は、ダイクロックプリズム１１１２により再度合成された後、投射レンズ１１１４を介してスクリーン１１２０にカラー画像として投射される。

なお、本発明は、アクティブマトリクス型の各種液晶パネル（例えば、ＴＦＴ（薄膜トランジスタ）やＴＦＤ（薄膜ダイオード）をスイッチング素子として備えた液晶表示パネル）に同様に適用することが可能である。また、液晶表示パネルだけでなく、エレクトロルミネッセンス装置、有機エレクトロルミネッセンス装置、プラズマディスプレイ装置、電気泳動ディスプレイ装置、電子放出を用いた装置（Field Emission Display 及び Surface-Conduction Electron-Emitter Display 等）などの各種の電気光学装置においても本発明を同様に適用することが可能である。

本発明の第１の実施の形態に係る電気光学装置の製造方法により製造した電気光学装置を示す平面図である。 素子基板と対向基板とを貼り合わせて液晶を封入する組立工程終了後の液晶装置を、図１のＨ−Ｈ'線の位置で切断して示す断面図である。 図１及び図２の液晶装置の画素領域を構成する複数の画素における各種素子、配線等の等価回路図である。 電気光学装置において採用されるＴＦＴ素子の構造を示す説明図である。 ＴＦＴ素子の製造方法を示すフローチャートである。 ＴＦＴ素子の製造工程を工程順に示す工程図である。 本発明の第２の実施の形態を示す説明図である。 本実施の形態におけるＴＦＴ素子の製造方法を示す説明図である。 投射型カラー表示装置の説明図である。

符号の説明

４１…半導体層、４２…ゲート絶縁膜、４３…ゲート電極、４４…チャネル領域、４５ｓ，４５ｄ…ＬＤＤ領域、４６ｓ…ソース領域、４６ｄ…ドレイン領域。

Claims (3)

1. 基板上に、半導体層を形成する工程と、
   前記半導体層上にゲート絶縁膜を形成する工程と、
   平面的にゲート電極を形成する領域よりも狭い領域の前記半導体層に、ソース領域又はドレイン領域とは逆導電型の不純物を導入してチャネル領域を形成する工程と、
   前記ゲート電極を形成する工程と、
   前記ゲート電極の形成後に、前記逆導電型の不純物を前記ゲート電極と重なる領域で熱拡散させる工程と、
   前記チャネル領域に隣接する前記半導体層に、不純物を導入してソース領域及びドレイン領域を形成する工程と
   を具備したことを特徴とする電気光学装置の製造方法。
2. 前記熱拡散させる工程において、前記逆導電型の不純物が、前記ゲート電極の形成領域と平面的に重なる領域にのみ拡散されることを特徴とする請求項１に記載の電気光学装置の製造方法。
3. 前記ソース領域及びドレイン領域を形成する工程は、
   前記ゲート電極の形成後に、前記ゲート電極をマスクとして、前記ソース領域及びドレイン領域の不純物濃度よりも低濃度の不純物濃度を有する一方導電型の不純物を前記半導体層に導入して低濃度不純物領域を形成する工程と、
   前記ゲート電極の形成領域よりも広い領域を覆うマスクを用いて、一方導電型の不純物を前記半導体層に導入して前記ソース領域及びドレイン領域を形成する工程と、
   を具備したことを特徴とする請求項１又は２に記載の電気光学装置の製造方法。

Images