[go: up one dir, main page]

JP4699675B2 - アニールウェーハの製造方法 - Google Patents

アニールウェーハの製造方法 Download PDF

Info

Publication number
JP4699675B2
JP4699675B2 JP2002294713A JP2002294713A JP4699675B2 JP 4699675 B2 JP4699675 B2 JP 4699675B2 JP 2002294713 A JP2002294713 A JP 2002294713A JP 2002294713 A JP2002294713 A JP 2002294713A JP 4699675 B2 JP4699675 B2 JP 4699675B2
Authority
JP
Japan
Prior art keywords
temperature
wafer
single crystal
grown
oxygen
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2002294713A
Other languages
English (en)
Other versions
JP2004134439A (ja
Inventor
博 竹野
昌弘 桜田
武史 小林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Handotai Co Ltd
Original Assignee
Shin Etsu Handotai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2002294713A priority Critical patent/JP4699675B2/ja
Application filed by Shin Etsu Handotai Co Ltd filed Critical Shin Etsu Handotai Co Ltd
Priority to KR1020097025629A priority patent/KR100971163B1/ko
Priority to CNB038238160A priority patent/CN100342503C/zh
Priority to US10/530,557 priority patent/US7311888B2/en
Priority to EP03807977A priority patent/EP1551058B1/en
Priority to PCT/JP2003/012396 priority patent/WO2004034457A1/ja
Priority to KR1020057002874A priority patent/KR101012350B1/ko
Publication of JP2004134439A publication Critical patent/JP2004134439A/ja
Application granted granted Critical
Publication of JP4699675B2 publication Critical patent/JP4699675B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/02Heat treatment
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02Elements
    • C30B29/06Silicon
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3225Thermally inducing defects using oxygen present in the silicon body for intrinsic gettering

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Thermal Sciences (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、優れた酸化膜耐圧特性を有するウェーハ表層と、優れたゲッタリング能力を有するバルク層を兼ね備えたアニールウェーハの製造方法に関する。
【0002】
【関連技術】
近年は、半導体回路の高集積化に伴う素子の微細化に伴い、その基板となるチョクラルスキー法(以下、CZ法と略記する)で作製されたシリコン単結晶に対する品質要求が高まってきている。特に、FPD、LSTD、COP等のグローンイン(Grown−in)欠陥と呼ばれる酸化膜耐圧特性やデバイスの特性を悪化させる、単結晶成長起因の欠陥が存在しその密度とサイズの低減が重要視されている。
【0003】
これらの欠陥を説明するに当たって、先ず、シリコン単結晶に取り込まれるベイカンシイ(Vacancy、以下Vと略記することがある)と呼ばれる空孔型の点欠陥と、インタースティシアル−シリコン(Interstitial−Si、以下Iと略記することがある)と呼ばれる格子間型シリコン点欠陥のそれぞれの取り込まれる濃度を決定する因子について、一般的に知られていることを説明する。
【0004】
シリコン単結晶において、V領域とは、Vacancy、つまりシリコン原子の不足から発生する凹部、穴のようなものが多い領域であり、I領域とは、シリコン原子が余分に存在することにより発生する転位や余分なシリコン原子の塊が多い領域のことであり、そしてV領域とI領域の間には、原子の不足や余分が無い(少ない)ニュートラル(Neutral、以下Nと略記することがある)領域が存在していることになる。そして、前記グローンイン欠陥(FPD、LSTD、COP等)というのは、あくまでもVやIが過飽和な状態の時に発生するものであり、多少の原子の偏りがあっても、飽和以下であれば、欠陥としては存在しないことが判ってきた。
【0005】
この両点欠陥の濃度は、CZ法における結晶の引上げ速度(成長速度)と結晶中の固液界面近傍の温度勾配Gとの関係から決まり、V領域とI領域との境界近辺にはOSF(酸化誘起積層欠陥、Oxidation Indused Stacking Fault)と呼ばれる欠陥が、結晶成長軸に対する垂直方向の断面で見た時に、リング状に分布(以下、OSFリングということがある)していることが確認されている。
【0006】
これら結晶成長起因の欠陥は、通常の結晶中固液界面近傍の温度勾配Gが大きい炉内構造(ホットゾーン:HZということがある)を使用したCZ引上げ機で結晶軸方向に成長速度を高速から低速に変化させた場合、図9に示したような欠陥分布図として得られる。
【0007】
そしてこれら結晶成長起因の欠陥を分類すると、例えば成長速度が0.6mm/min前後以上と比較的高速の場合には、空孔タイプの点欠陥が集合したボイド起因とされているFPD、LSTD、COP等のグローンイン欠陥が結晶径方向全域に高密度に存在し、これら欠陥が存在する領域はV領域と呼ばれている(図9のライン(A))。
【0008】
また、成長速度が0.6mm/min以下の場合は、成長速度の低下に伴い、OSFリングが結晶の周辺から発生し、このリングの外側に転位ループ起因と考えられているL/D(Large Dislocation:格子間型転位ループの略号、LSEPD、LFPD等)の欠陥が低密度に存在し、これら欠陥が存在する領域はI領域(L/D領域ということがある)と呼ばれている。さらに、成長速度を0.4mm/min前後以下と低速にすると、OSFリングがウェーハの中心に凝集して消滅し、全面がI領域となる(図9のライン(C))。
【0009】
また、近年V領域とI領域の中間でOSFリングの外側に、N領域と呼ばれる、空孔起因のFPD、LSTD、COPも、転位ループ起因のLSEPD、LFPDも存在しない領域の存在が発見されている。この領域はOSFリングの外側にあり、そして、酸素析出熱処理を施し、X−ray観察等で析出のコントラストを確認した場合に、酸素析出がほとんどなく、かつ、LSEPD、LFPDが形成されるほどリッチではないI領域側であると報告されている。
【0010】
これらのN領域は、通常の方法では、成長速度を下げた時に成長軸方向に対して斜めに存在するため、ウェーハ面内では一部分にしか存在しなかった(図9のライン(B))。このN領域について、ボロンコフ理論(非特許文献1)では、引上げ速度(F)と結晶固液界面軸方向温度勾配(G)の比であるF/Gというパラメータが点欠陥のトータルな濃度を決定すると唱えている。このことから考えると、面内で引上げ速度は一定のはずであるから、面内でGが分布を持つために、例えば、ある引上げ速度では中心がV領域でN領域を挟んで周辺でI領域となるような結晶しか得られなかった。
【0011】
そこで最近、面内のGの分布を改良して、この斜めでしか存在しなかったN−領域を、例えば、引上げ速度Fを徐々に下げながら引上げた時に、ある引上げ速度でN領域が横全面に広がった結晶が製造できるようになった。また、この全面N領域の結晶を長さ方向へ拡大するには、このN領域が横に広がった時の引上げ速度を維持して引上げればある程度達成できる。また、結晶が成長するに従ってGが変化することを考慮し、それを補正して、あくまでもF/Gが一定になるように、引上げ速度を調節すれば、それなりに成長方向にも、全面N領域となる結晶が拡大できるようになった(例えば、特許文献1)。
【0012】
このN領域をさらに分類すると、OSFリングの外側に隣接するNv領域(空孔の多い領域)とI領域に隣接するNi領域(格子間シリコンが多い領域)とがあり、Nv領域では、熱酸化処理した際に酸素析出量が多く、Ni領域では酸素析出が殆ど無いことがわかっている(例えば、特許文献2)。
【0013】
ところが上記のように、全面N領域であり、熱酸化処理した際にOSFリングを発生せず、かつ全面にFPD、L/Dが存在しない単結晶であるにもかかわらず酸化膜欠陥が著しく発生する場合があることがわかった。そして、これが酸化膜耐圧特性のような電気特性を劣化させる原因となっており、従来の全面がN領域であるというだけでは不十分であり、さらなる改善が望まれていた。
【0014】
そこで本発明者らの一部は、Cuデポジション法によりN領域についてさらに詳細に調査したところ、OSF領域の外側のN領域であって、析出熱処理後酸素析出が発生し易いNv領域の一部にCuデポジション処理で検出される欠陥が著しく発生する領域Dnがあることを発見し(図10)、そして、これが酸化膜耐圧特性のような電気特性を劣化させる原因となっていることをつきとめ、既に教示してある(特許文献3)。
【0015】
そこで、このOSFの外側のN領域であって、Cuデポジションにより検出される欠陥領域Dnのない領域をウェーハ全面に広げることができれば、前記種々のグローンイン欠陥がないとともに、確実に酸化膜耐圧特性等を向上することができるウェーハが得られることになる。
【0016】
Cuデポジション法は、半導体ウェーハの欠陥の位置を正確に測定し、半導体ウェーハの欠陥に対する検出限度を向上させ、より微細な欠陥に対しても正確に測定し、分析できるウェーハの評価法である。
【0017】
具体的なウェーハの評価方法は、ウェーハ表面上に所定の厚さの絶縁膜を形成させ、前記ウェーハの表面近くに形成された欠陥部位上の絶縁膜を破壊して欠陥部位にCu等の電解物質を析出(デポジション)するものである。つまり、Cuデポジション法は、Cuイオンが溶存する液体の中で、ウェーハ表面に形成した酸化膜に電位を印加すると、酸化膜が劣化している部位に電流が流れ、CuイオンがCuとなって析出することを利用した評価法である。酸化膜が劣化し易い部分にはCOP等の欠陥が存在していることが知られている。
【0018】
Cuデポジションされたウェーハの欠陥部位は、集光灯下や直接的に肉眼で分析してその分布や密度を評価することができ、さらに顕微鏡観察、透過電子顕微鏡(TEM)または走査電子顕微鏡(SEM)等でも確認することができる。
【0019】
以下、各用語について解説する。
1)FPD(Flow Pattern Defect)とは、成長後のシリコン単結晶棒からウェーハを切り出し、表面の歪み層を弗酸と硝酸の混合液でエッチングして取り除いた後、K2Cr27と弗酸と水の混合液で表面をエッチング(Seccoエッチング)することによりピットおよびさざ波模様(流れ模様:Flow Pattern)が生じる。この流れ模様をFPDと称し、ウェーハ面内のFPD密度が高いほど酸化膜耐圧の不良が増える(特許文献4参照)。
【0020】
2)SEPD(Secco Etch Pit Defect)とは、FPDと同一のSeccoエッチングを施した時に、流れ模様を伴うものをFPDと呼び、流れ模様を伴わないものをSEPDと呼ぶ。この中で10μm以上の大きいSEPD(LSEPD)は転位クラスターに起因すると考えられ、デバイスに転位クラスターが存在する場合、この転位を通じて電流がリークし、P−Nジャンクションとしての機能を果たさなくなる。
【0021】
3)LSTD(Laser Scattering Tomography Defect)とは、成長後のシリコン単結晶棒からウェーハを切り出し、表面の歪み層を弗酸と硝酸の混合液でエッチングして取り除いた後、ウェーハを劈開する。この劈開面(またはウェーハ表面)より赤外光を入射し、ウェーハ表面(または劈開面)から出た光を検出することでウェーハ内に存在する欠陥による散乱光を検出することができる。ここで観察される散乱体については学会等ですでに報告があり、酸素析出物とみなされている(非特許文献2参照)。また、最近の研究では、八面体のボイド(穴)であるという結果も報告されている。
【0022】
4)COP(Crystal Originated Particle)とは、ウェーハの中心部の酸化膜耐圧を劣化させる原因となる欠陥で、Secco エッチではFPDになる欠陥が、SC−1洗浄(NH4OH:H22:H2O=1:1:10の混合液による洗浄)では選択エッチング液として働き、COPになる。このピットの直径は1μm以下で光散乱法で調べる。
【0023】
5)L/D(Large Dislocation:格子間型転位ループの略号)には、LSEPD、LFPD等があり、転位ループ起因と考えられている欠陥である。LSEPDは、上記したようにSEPDの中でも10μm以上の大きいものをいう。また、LFPDは、上記したFPDの中でも先端ピットの大きさが10μm以上の大きいものをいい、こちらも転位ループ起因と考えられている。
【0024】
一方、CZ法により育成されたシリコン単結晶中には、およそ1018atoms/cm3の濃度で格子間酸素が不純物として含まれる。この格子間酸素は、結晶育成工程中の固化してから室温まで冷却されるまでの熱履歴(以下、結晶熱履歴と略すことがある。)や半導体素子の作製工程における熱処理工程において過飽和状態となるために析出して、シリコン酸化物の析出物(以下、酸素析出物または単に析出物と呼ぶことがある。)が形成される。
【0025】
その酸素析出物は、デバイスプロセスにおいて混入する重金属不純物を捕獲するサイトとして有効に働き(Internal Gettering:IG)、デバイス特性や歩留まりを向上させる。このことから、シリコンウェーハの品質の1つとして、IG能力が重要視されている。
【0026】
酸素析出の過程は、析出核形成とその成長の過程から成る。通常のAs−grownウェーハの場合、結晶熱履歴において核形成が進行し、その後のデバイスプロセス等の熱処理により大きく成長し、酸素析出物として検出されるようになる。従って、デバイスプロセス投入前の段階で存在している酸素析出物は極めて小さく、IG能力を持たない。しかし、デバイスプロセスを経ることにより、大きな酸素析出物に成長してIG能力を有するようになる。
【0027】
一方、近年のデバイスプロセスは使用するウェーハの大口径化に伴い、低温化短時間化が進行しており、例えば、一連のデバイスプロセスが全て1000℃以下で行われたり、数十秒程度の熱処理時間しか必要としないRTP(RapidThermal Processing)が頻繁に用いられるようになってきている。このようなデバイスプロセスは、全ての熱処理をトータルしても1000℃、2時間程度の熱処理にしか相当しない場合があるため、従来のように、デバイスプロセス中での酸素析出物の成長が期待できない。そのようなことから、低温化短時間化されたデバイスプロセスに対しては、デバイスプロセス投入前の段階で優れたIG能力を有することが必要である。すなわち、デバイスプロセス投入前の段階で検出可能な大きな酸素析出物が高密度で形成されていることが望ましい。
【0028】
一方、酸素析出物がウェーハ表面近傍のデバイス作製領域に存在すると、デバイス特性を劣化させる。そのことから、ウェーハ表面近傍には酸素析出物が存在しないことが望ましい。
【0029】
また、一般的なCZウェーハでは、結晶引上げ時の熱履歴により導入される、いわゆるGrown−in欠陥として、Grown−in酸素析出核の他に、原子空孔の凝集により形成されたボイド(空洞)欠陥が存在する。このボイドが鏡面研磨されたウェーハの表面に露出した場合は、COPと呼ばれる表面ピットとなる。このCOP及びボイドもデバイス作製領域に存在すると、デバイス特性を劣化させる。特に、重要な特性である酸化膜耐圧特性を劣化させることが知られている。そのことから、ウェーハ表層のデバイス作製領域(通常は表面から数μm程度)には、酸素析出物と同様に、COP及びボイドも存在しないことが望ましい。
【0030】
ウェーハ表層のCOP及びボイドを消滅させるために、水素あるいはアルゴンなどの不活性雰囲気下で1200℃程度の高温熱処理を施す場合がある。また、このような場合もIG能力が付加されることが好ましい。そこで、COP及び表面近傍のボイドを消滅させることと、内部に酸素析出物を形成することを同時に実現する方法として、結晶育成時に窒素を添加する方法がある(例えば、特許文献5、6、7など)。
【0031】
窒素が添加されたウェーハでは、ボイドのサイズが小さくなることによりウェーハ表面近傍では高温熱処理で消滅しやすくなり、また、結晶熱履歴で形成されるGrown−in析出核が大きくなることによりバルク中では高温熱処理においても消滅せずに成長して酸素析出物が形成され、IG能力が付加される。
【0032】
しかし、窒素が添加されたウェーハを用いた場合でも、表層のボイドを消滅させるためには、1200℃程度の高温の熱処理が必要であり、場合によっては、検出できない程度の小さなボイドが残存する恐れがある。また、大きなGrown−in析出核は、熱的に安定なためにウェーハ表層でも消滅しにくく、表層に残留する恐れがある。これらの欠陥が表層に残留すると、デバイス特性が劣化する問題が生ずる。
【0033】
さらに、結晶育成時に窒素を添加する場合は、結晶製造工程が複雑になると共に、窒素濃度の管理などに手間がかかることになる。
【0034】
【特許文献1】
特開平8−330316号公報
【特許文献2】
特開2001−139396号公報
【特許文献3】
特開2002−201093号公報
【特許文献4】
特開平4−192345号公報
【特許文献5】
特開平11−322490号公報
【特許文献6】
特開平11−322491号公報
【特許文献7】
特開2000−211995号公報
【特許文献8】
特開平11−147786号公報
【特許文献9】
特開平11−157996号公報
【非特許文献1】
V.V.Voronkov;Journal of Crystal Growth,59(1982)625〜643
【非特許文献2】
Japanese Journal of Applied Physics Vol.32,p.3679,1993
【0035】
【発明が解決しようとする課題】
本発明は、上記問題点に鑑みなされたものであり、デバイス作製領域であるウェーハ表層の酸化膜耐圧特性が優れており、且つ、バルク層にデバイスプロセス投入前の段階で酸素析出物が高密度に存在し、優れたIG能力を有するアニールウェーハの製造方法を提供することを目的とする。
【0036】
【課題を解決するための手段】
上記課題を解決するために、アニールウェーハは、チョクラルスキー法により育成されたシリコン単結晶から製造されたシリコンウェーハに熱処理を施したアニールウェーハであって、前記シリコンウェーハは、前記シリコン単結晶を育成する際に、ウェーハ全面が熱酸化処理をした際にリング状に発生するOSFの外側のN領域であってCuデポジションにより検出される欠陥領域が存在しない条件で育成されたシリコン単結晶から製造されたものであり、ウェーハ表面から少なくとも深さ5μmまでの領域における酸化膜耐圧特性の良品率が95%以上であり、且つ、デバイスプロセス投入前の段階で、ウェーハ内部において検出されるゲッタリング能力を有するサイズ以上の酸素析出物の密度が1×10/cm以上であることを特徴とする。
【0037】
ここで、本発明における酸化膜耐圧特性とは、TZDB(Time ZeroDielectric Breakdown)特性のことであり、その良品率とは、判定電流値を1mA/cm2として、絶縁破壊電界が8MV/cm以上となるものの割合である。
【0038】
このように、ウェーハ表面のみならず、ウェーハ表面から少なくとも深さ5μmまでの深い領域まで酸化膜耐圧特性が優れた無欠陥層が形成されているので、深い領域まで使用するデバイスにおいても、その特性を劣化させることがない。
【0039】
ウェーハ表層の欠陥を検出する簡便な方法として、パーティクルカウンターや選択エッチング法がある。しかし、これらの方法により検出されない場合でも、検出下限以下の小さいサイズの欠陥が存在し、酸化膜耐圧特性を劣化させる場合がある。このことから、酸化膜耐圧特性が優れている特徴を有することは極めて重要である。良品率としては100%であることが好ましいのはもちろんである。
【0040】
また、デバイスプロセス投入前の段階で、上記無欠陥層を除いたウェーハ内部において検出される酸素析出物の密度が1×109/cm3以上であると、近年の低温化短時間化されたデバイスプロセスにおいても、酸素析出物がデバイスプロセスの初期段階からゲッタリングサイトとして働き、十分なゲッタリング能力を発揮できる。ウェーハの機械的強度を考慮すると酸素析出物の密度は1×1013/cm3以下とすることが好ましい。
【0041】
ここで、IG能力を有する酸素析出物のサイズは、実験的に検出可能な酸素析出物のサイズ(直径30〜40nm程度)を目安にしている。一般的には、実験的に検出できないサイズの酸素析出物でもIG能力を有すると考えられているので、実験的に検出可能なサイズであれば十分なIG能力を有すると判断できる。従って、ゲッタリング能力を有するサイズとしては、直径約40nm以上であることが好ましい。そのような酸素析出物は、例えば、光散乱法の1つである赤外散乱トモグラフ法により検出可能である。
【0042】
さらに、アニールウェーハの原料として熱処理が加えられるシリコンウェーハは、そのシリコンウェーハを製造するためのシリコン単結晶を育成する際に、ウェーハ全面が熱酸化処理をした際にリング状に発生するOSFの外側のN領域であってCuデポジションにより検出される欠陥領域が存在しない条件で育成されたシリコン単結晶から製造されたシリコンウェーハとすることが必要である。
【0043】
Cuデポジションでは、COPやボイドを高感度で検出できる。従って、Cuデポジションにより検出される欠陥領域が存在しないシリコンウェーハでは、ボイドが存在しないと判断して良い。そのようなCuデポジションにより検出される欠陥領域が存在しないシリコンウェーハに熱処理を施したアニールウェーハでは、Cuデポジションにより検出される欠陥が存在しない上にアニールが加えられているため、ウェーハ表層の酸化膜耐圧特性がより優れている。
【0044】
さらに、本発明のアニールウェーハの原料として熱処理が加えられるシリコンウェーハは、そのシリコンウェーハを製造するためのシリコン単結晶を育成する際に、窒素を添加せずに育成されたシリコン単結晶から製造されたウェーハが好適に用いられる。
【0045】
窒素が添加されていないことにより、熱的に安定な大きなGrown−in析出核(例えば、直径40nm以上)が存在しないので、熱処理(アニール)後においてそのGrown−in析出核が表層に残留する恐れがなくなる。また、窒素を添加する必要がないので、結晶育成工程が複雑にならず、管理なども容易になるという利点がある。
【0046】
さらに、本発明のアニールウェーハの原料となる熱処理が加えられるシリコンウェーハとしては、シリコン単結晶の育成の際にボイド欠陥の発生を抑制した条件で引上げられたシリコン単結晶から作製された、COP及びボイドがほとんど存在しない低欠陥ウェーハを用いることもできる。
【0047】
ここで、上記低欠陥ウェーハは、たとえば特許文献8及び9などに記載されているように、結晶の引上げ速度Fと引上げ結晶中の固液界面近傍の温度勾配Gとの比F/Gを制御して引上げる公知技術を用いて得ることができる、全面N領域からなるシリコンウェーハのことである。
【0048】
本発明のアニールウェーハの製造方法の第1の態様は、チョクラルスキー法によりシリコン単結晶を育成する場合において、引上げ中のシリコン単結晶の成長速度を漸減した場合、OSFリング消滅後に残存するCuデポジションにより検出される欠陥領域が消滅する境界の成長速度と、さらに成長速度を漸減した場合に格子間型転移ループが発生する境界の成長速度との間の成長速度に制御して結晶を育成することによって得られたシリコン単結晶をシリコンウェーハに加工し、該シリコン単結晶の育成工程で形成されたGrown−in析出核を有するシリコンウェーハに対し、500℃〜700℃の範囲内の温度T℃で所定時間t保持し、ついで5℃/分以下の昇温速度で1100℃〜1230℃の範囲内の温度T℃まで昇温し、この温度T℃で所定時間t保持し、前記T ℃での保持時間t を30分以上とすることにより、前記Grown−in析出核を、ゲッタリング能力を有するサイズ以上の酸素析出物に成長させるとともに、前記シリコンウェーハ表面近傍の酸素を外方拡散させることを特徴とする。
【0049】
このように、低温(T4℃)から高温(T5℃)まで5℃/分以下の昇温速度でゆっくりと昇温して高温で所定時間保持することにより、バルク中のGrown−in析出核を消滅させることなく効率的にゲッタリング能力を有するサイズ以上に成長させることができる。また、それと同時にウェーハ表面近傍の酸素を外方拡散させることにより、酸素析出核を消滅させることができるので、ウェーハ表面近傍には酸素析出物のないDZ層が形成される。しかも、Cuデポジション法により検出される欠陥も存在しない高品質のDZ層となる。すなわち、本発明のアニールウェーハの製造方法の第1の態様によれば、簡便な1ステップの熱処理のみで極めて高品質のDZ−IG構造を形成することができる。
【0050】
ここで、前述の通りIG能力を有する酸素析出物のサイズは、実験的に検出可能な酸素析出物のサイズ(直径30nm〜40nm程度)を目安にしている。従って、ゲッタリング能力を有するサイズとしては、直径約40nm以上とすることが好ましい。また、酸素析出物サイズの上限は問わないが、大きく成長させるには熱処理時間が長くかかるので直径100nm以下とすることが好ましい。
【0051】
前記温度T5℃が約1000℃よりも低くなると、大きな酸素析出物に成長させるための時間が長くなり、全体の工程時間が長くなってしまう。T5℃が高いほど大きな酸素析出物に成長させるための時間が短くなり、全体の工程時間を短くすることができるが、約1230℃を超える高温では熱処理炉からの金属汚染が顕著になるため、1230℃以下とすることが好ましい。
【0052】
前記温度T4℃は低いほど析出物密度が高くなるが、工程時間が長くなってしまうので、約500℃以上とするのが好ましい。また、約700℃を越える温度であると析出物密度が十分に得られない場合がある。同様に、昇温速度R℃/分が低速であるほど析出物密度が高くなるが、あまり低速すぎると工程時間が長くなってしまうので、約1℃/分以上とするのが好ましい。昇温速度R℃/分が約5℃/分を越える高速になるとGrown−in析出核が成長できず消滅してしまう割合が高くなり、析出物密度が十分に得られない場合がある。
【0053】
前記T4℃からT5℃への昇温速度R℃/分を5℃/分以下とすることにより、Grown−in析出核を極力消滅させることなく効率的に成長させることができる。すなわち、結晶育成工程で形成された既存のGrown−in析出核を成長させるので、酸素析出核を新たに形成するための熱処理工程が無くても析出物密度を十分に高くすることができ、しかも、全体の工程時間を短くすることができる。
【0054】
また、本発明のアニールウェーハの製造方法の第1の態様において、前記T4℃からT5℃まで昇温する前に、T4℃における保持時間t1は0分でも構わないが15分以上とすることがより好ましい。これにより、Grown−in析出核がより消滅しにくくなり、さらにGrown−in析出核に加えて新たな酸素析出核を発生させることができ、より高密度の酸素析出核を形成することができる。また、保持時間t1を長くすると工程時間が長くなってしまうことから、約60分以下とするのが好ましい。
【0055】
なお、前記温度T4℃が低いほど、またT4℃での保持時間t1が長いほど、また昇温速度が遅いほど、昇温工程中に新たな析出核が形成され、析出物密度が高くなる。
【0056】
前記温度T5℃での保持時間t2は、Grown−in析出核を、ゲッタリング能力を有するサイズに確実に成長させるため、また、十分な幅をもつDZ層を形成するため約30分以上であることが好ましい。保持時間t2が長いほどバルク中の酸素析出物のサイズが大きくなり、表面近傍のDZ幅を広げることができるが、工程時間が長くなってしまうことから、約4時間以下とするのが好ましく、約2時間以下とするのがより好ましい。一方、保持時間t2が約30分より短くなると、時間の僅かなばらつきにより所望のサイズの酸素析出物やDZ幅が得られなくなる可能性が生ずることになる。
【0057】
本発明のアニールウェーハの製造方法の第1の態様の効果を十分に得るためには、熱処理されるシリコンウェーハの酸素濃度が約14ppma以上であることが望ましい。酸素濃度が高ければ析出物密度が高くなり、より優れたIG能力を付加することができる。また、酸素濃度が高いほど析出物の成長速度が速くなるので、全体の工程時間が短くなる。但し、酸素濃度が低い場合でも、たとえば昇温工程昇温開始温度T4℃を低くしたり、T5℃での保持時間を長くすることにより、本発明のアニールウェーハの製造方法の第1の態様の効果が得られる。従って、本発明のアニールウェーハの製造方法の第1の態様において酸素濃度の上限は問わないが、シリコン単結晶製造の容易性を考慮すると約23ppma以下が好ましい。好適な酸素濃度の範囲は14〜17ppmaである。
【0058】
また、本発明のアニールウェーハの製造方法の第1の態様によれば、デバイスプロセス中の熱応力によるスリップ転位の発生を抑制する効果が得られる。スリップを構成している転位は酸素析出物によりピンニングされることが知られている。従って、本発明のアニールウェーハの製造方法の第1の態様により、ある程度の大きなサイズを有する酸素析出物が高密度で形成されれば、転位がピンニングされる確率が高くなりスリップ転位の発生が抑制される。すなわち、本発明のアニールウェーハの製造方法の第1の態様は、熱処理によりスリップ転位の発生し易い直径300mm以上の大口径ウェーハに特に好適に用いることができる。スリップ転位の発生を抑制するためには前記温度T5℃を1200℃以下とすることが好ましく、約1150℃以下とするのがより好ましい。
【0059】
さらに、本発明のアニールウェーハの製造方法の第1の態様によれば、1200℃程度の高温熱処理を施すことなしに、酸素析出物だけでなくCOP及びボイドがほとんど存在しない極めて高品質のDZ−IG構造を形成することができる。これは、スリップの発生を抑制するという観点から、今後の主流となる300mmウェーハにおいて特に有効である。
【0060】
本発明のアニールウェーハの製造方法の第2の態様は、チョクラルスキー法によりシリコン単結晶を育成する場合において、引上げ中のシリコン単結晶の成長速度を漸減した場合、OSFリング消滅後に残存するCuデポジションにより検出される欠陥領域が消滅する境界の成長速度と、さらに成長速度を漸減した場合に格子間型転移ループが発生する境界の成長速度との間の成長速度に制御して結晶を育成することによって得られたシリコン単結晶をシリコンウェーハに加工し、該シリコン単結晶の育成工程で形成されたGrown−in析出核を有するシリコンウェーハにゲッタリング能力を付加するため当該シリコンウェーハに熱処理を施すアニールウェーハの製造方法であって、前記Grown−in析出核を成長させる昇温工程Aと、より高温の保持温度まで昇温する昇温工程Bと、前記Grown−in析出核をゲッタリング能力を有するサイズ以上の酸素析出物に成長させるとともに、前記シリコンウェーハ表面近傍の酸素を外方拡散させる等温保持工程Cの少なくとも3つの工程を有し、前記昇温工程A はT ℃からT ℃までR ℃/分の速度で昇温する工程であって、T ℃が700℃以下であり、T ℃が800℃〜1000℃であり、R ℃/分が3℃/分以下であり、かつ前記昇温工程B はT ℃からT ℃までR ℃/分の速度で昇温する工程であって、T ℃が800℃〜1000℃であり、T ℃が1050℃〜1230℃であり、R ℃/分が5℃/分以上であり、前記等温保持工程C はT ℃でt 時間保持する工程であって、T ℃が1050℃〜1230℃であり、t 時間が30分以上であることを特徴とする。上記昇温工程Aと昇温工程Bと等温保持工程Cを工程順に行うことが望ましい。
【0061】
本発明のアニールウェーハの製造方法の第2の態様において、上記昇温工程A1はT6℃からT7℃までR3℃/分の速度で昇温する工程であって、T6℃が700℃以下であり、T7℃が800℃〜1000℃であり、R3℃/分が3℃/分以下であることが好適である。
【0062】
6℃は低いほど成長可能なGrown−in析出核の密度が高くなることにより析出物密度が高くなるが、Grown−in析出核を成長させるのに必要な工程時間が長くなってしまうので、500℃以上とすることが好ましい。また、700℃を越える温度であると析出物密度が十分に得られない場合がある。
【0063】
7℃が800℃未満であると前記昇温工程A1においてGrown−in析出核が十分に成長できず、その後の昇温工程B1で消滅する割合が高くなり、析出物密度が十分に得られない場合がある。T7℃が1000℃を越える温度であると、表面近傍のGrown−in析出核も大きく成長してしまい、その後の昇温工程B1及び等温保持工程C1を経ても表面近傍に残存して、DZ層中の析出物密度が増加してしまう場合がある。
【0064】
また、R3℃/分が低速であるほどGrown−in析出核が消滅せずに成長する割合が高くなることにより析出物密度が高くなるため、十分な析出物密度を得るためには3℃/分以下が好ましいが、あまり低速すぎると工程時間が長くなってしまい効率的でなくなるので、0.5℃/分以上とすることが好ましい。
【0065】
この昇温工程A1により、Grown−in析出核を極力消滅させることなく効率的に成長させることができる。すなわち、結晶育成工程で形成された既存のGrown−in析出核を成長させるので、酸素析出核を新たに形成するための熱処理工程が無くても析出物密度を十分に高くすることができ、しかも、全体の工程時間を短くすることができる。
【0066】
また、前記昇温工程A1のT6℃からT7℃まで昇温する前に、T6℃における保持時間t3は0分でも構わないが、30分以上とすることがより好ましい。これにより、Grown−in析出核がより消滅しにくくなり、さらにGrown−in析出核に加えて新たな酸素析出核を発生させることができ、より高密度の酸素析出核を形成することができる。また、保持時間t3を長くすると工程時間が長くなってしまうことから、約4時間以下とするのが好ましい。
【0067】
上記昇温工程B1はT7℃からT8℃までR4℃/分の速度で昇温する工程であって、T7℃が800℃〜1000℃であり、T8℃が1050℃〜1230℃であり、R4℃/分が5℃/分以上であることが好適である。この昇温工程B1において、単時間で高温まで昇温することにより表面近傍における酸素析出物の成長を抑えることができ、その後の等温保持工程C1において表面近傍の酸素析出物を消滅しやすくすることができる。
【0068】
8℃を1050℃以上とすることにより、効率的にバルク中の酸素析出物を十分な大きさに成長させるとともに、表面近傍の酸素を外方拡散させることにより、表面近傍の酸素析出物を消滅させることができる。また、T8℃が高いほどバルク中の析出物が大きくなり、またDZ幅が広くなるが、約1230℃を超える高温では熱処理炉からの金属汚染が顕著になるので1230℃以下とすることが好ましい。
【0069】
4℃/分が5℃/分未満であると表面近傍の酸素析出物が大きく成長してしまい、その後の等温保持工程C1において消滅しにくくなる。しかし、R4℃/分が高速すぎるとバルク中の酸素析出物も消滅する割合が高くなり析出物密度が低下してしまうので、10℃/分以下であることが望ましい。
【0070】
前記等温保持工程C1はT8℃でt4時間保持する工程であって、T8℃が1050℃〜1230℃であり、t4時間が30分以上であることが好ましい。この等温保持工程C1により、その前の昇温工程A1及び昇温工程B1において成長した微小な酸素析出物を、バルク中ではIG能力を有する大きな酸素析出物に成長させることができ、表面近傍では消滅させることができる。また、原料ウェーハにはCuデポジション法により検出される欠陥は存在しないので、熱処理後にも当然ながら存在しない。従って、無欠陥のDZ層と優れたIG能力を有するIG層を兼ね備えた高品質のDZ−IG構造を形成することができる。
【0071】
前記T8℃での保持時間t4が長いほどバルク中の酸素析出物のサイズが大きくなり、またDZ幅が広くなるが、工程時間が長くなってしまうことから、約4時間以下とするのが好ましい。一方、保持時間t4が約30分より短くなると、時間の僅かなばらつきにより所望のサイズの酸素析出物やDZ幅が得られなくなる可能性が生ずることになる。
【0072】
さらに、保持温度T8℃や保持時間t4を変えることにより、酸素析出物のサイズやDZ幅を容易に変えることができる。酸素析出物のサイズを大きくするほどIG能力が高くなると考えられるが、工程時間が長くなる。従って、必要な酸素析出物のサイズやDZ幅を効率的に得るために、酸素析出物のサイズやDZ幅を容易に変えることができる効果も重要である。
【0073】
昇温工程A1と昇温工程B1の間、及び昇温工程B1と等温保持工程C1の間においてウェーハを炉外に取り出すこともできるが、上記3工程を連続して行うことにより全体の工程時間を短縮することができる。
【0074】
前記等温保持工程C1の後、ウェーハを熱処理炉外に出す際の熱処理炉内温度やその温度までの降温速度は問わないが、熱応力によるスリップが発生しないように決定することが望ましい。たとえば、熱処理炉内温度をT8℃から700℃まで3℃/分で降温した後、ウェーハを熱処理炉外に取り出すことができる。
【0075】
本発明のアニールウェーハの製造方法の第2の態様の効果を十分に得るためには、熱処理されるシリコンウェーハの酸素濃度が約14ppma〜17ppmaであることが望ましい。酸素濃度が高ければ析出物密度が高くなり、より優れたIG能力を付加することができるが、酸素濃度が高すぎると表面近傍の析出物が消滅しにくくなってしまう。また、酸素濃度が低くなるとシリコン単結晶の育成工程で形成されるGrown−in析出核の密度が低くなり、析出物密度が低くなってしまう。但し、酸素濃度が低い場合でも、たとえば昇温工程A1の昇温開始温度T6℃を低くしたり、R3℃/分を低速にすることにより、本発明のアニールウェーハの製造方法の第2の態様の効果が得られる。
【0076】
また、本発明のアニールウェーハの製造方法の第2の態様によれば、デバイスプロセス中の熱応力によるスリップ転位の発生を抑制する効果が得られる。スリップを構成している転位は酸素析出物によりピンニングされることが知られている。従って、本発明のアニールウェーハの製造方法の第2の態様により、大きなサイズを有する酸素析出物が高密度で形成されれば、転位がピンニングされる確率が高くなりスリップ転位の発生が抑制される。すなわち、本発明のアニールウェーハの製造方法の第2の態様は、熱処理によりスリップ転位の発生し易い直径300mm以上の大口径ウェーハに特に好適に用いることができる。
【0077】
スリップ転位の発生を抑制するためには前記温度T8℃を1200℃以下とすることが好ましく、約1150℃以下とするのがより好ましい。
【0078】
さらに、本発明のアニールウェーハの製造方法の第2の態様によれば、酸素析出物だけでなくCOP及びボイドがほとんど存在しない極めて高品質のDZ−IG構造を形成することができる。これは、スリップの発生を抑制するという観点から、今後の主流となる300mmウェーハにおいて特に有効である。
【0079】
このような熱処理を施すことにより、十分な深さの無欠陥層(ボイド欠陥フリーかつ酸素析出物フリー)を得ることができると同時に、Nv領域はもちろん、酸素析出がしにくいとされるNi領域においても、上記熱処理後に特別な熱処理を追加することなく(すなわち、デバイスプロセス投入前の段階で)、ウェーハ内部において検出されるゲッタリング能力を有するサイズ以上の酸素析出物を十分に得ることができる。
【0080】
本発明方法において用いられるシリコンウェーハは、前記した特許文献3に開示された単結晶育成方法のうちの一つの方法、即ちチョクラルスキー法によりシリコン単結晶を育成する場合において、引上げ中のシリコン単結晶の成長速度を漸減した場合、OSFリング消滅後に残存するCuデポジションにより検出される欠陥領域が消滅する境界の成長速度と、さらに成長速度を漸減した場合に格子間型転移ループが発生する境界の成長速度との間の成長速度に制御して結晶を育成することによって得られたシリコン単結晶をシリコンウェーハに加工することによって得られるものである。
【0081】
この方法により育成された単結晶棒から切り出されたウェーハは、ウェーハ全面が、熱酸化処理をした際にリング状に発生するOSFの外側のN領域であって、Cuデポジションにより検出される欠陥領域が全く存在しない無欠陥シリコン単結晶ウェーハとなる。
【0082】
【発明の実施の形態】
以下に本発明の実施の形態を図面に基づいて詳細に説明するが、図示例は例示的に示されるもので、本発明の技術思想から逸脱しない限り種々の変形が可能であることはいうまでもない。
【0083】
本発明のアニールウェーハは、チョクラルスキー法により育成されたシリコン単結晶から製造されたシリコンウェーハに熱処理を施したアニールウェーハであって、ウェーハ表面から少なくとも深さ5μmまでの領域における酸化膜耐圧特性の良品率が95%以上であり、且つ、デバイスプロセス投入前の段階で、ウェーハ内部において検出されるゲッタリング能力を有するサイズ以上の酸素析出物の密度が1×109/cm3以上であるものである。
【0084】
上記シリコンウェーハとしては、上記シリコン単結晶を育成する際に、ウェーハ全面が熱酸化処理をした際にリング状に発生するOSFの外側のN領域であってCuデポジションにより検出される欠陥領域が存在しない条件で育成されたシリコン単結晶から製造されたものが好適に用いられる。このシリコンウェーハは後述する本発明方法において用いられる単結晶育成方法によって製造可能である。
【0085】
また、上記シリコンウェーハとしては、シリコン単結晶の育成の際にボイドの発生を抑制した条件で引上げられたシリコン単結晶から作製された、COP及びボイドがほとんど存在しない低欠陥ウェーハ(すなわち、全面がN領域からなるウェーハ)を用いることもできる。この低欠陥ウェーハは、たとえば、特許文献8及び9など等に記載されているように、結晶の引上げ速度Fと引上げ結晶中の固液界面近傍の温度勾配Gとの比F/Gを制御して引上げる公知技術を用いて得ることができる。
【0086】
次いで、本発明のアニールウェーハの製造方法について説明する。図1は本発明のアニールウェーハの製造方法の第1の態様の工程順の一例を示すフローチャート及び図2は図1の工程順の要部を模式的に示す説明図である。図1に示したように、まず熱処理を施す対象となるGrwon−in析出核を有するウェーハを準備する(ステップ200)。
【0087】
前記ウェーハは、ウェーハ全面が熱酸化処理をした際にOSFがリング状に発生する領域の外側のN領域であって、Cuデポジションにより検出される欠陥領域が存在しないウェーハであることが好適である。つまり、チョクラルスキー法によりシリコン単結晶を育成する場合において、引上げ中のシリコン単結晶の成長速度を漸減した場合、OSFリング消滅後に残存するCuデポジションにより検出される欠陥領域が消滅する境界の成長速度と、さらに成長速度を漸減した場合に格子間転移ループが発生する境界の成長速度との間の成長速度に制御して結晶を育成することによって得られたシリコン単結晶をシリコンウェーハに加工したものが用いられる。
【0088】
上記したシリコン単結晶を引上げるための装置の構成例を図5及び図6によって説明する。図5に示すように、この単結晶引上げ装置30は、引上げ室31と、引上げ室31中に設けられたルツボ32と、ルツボ32の周囲に配置されたヒータ34と、ルツボ32を回転させるルツボ保持軸33及びその回転機構(図示せず)と、シリコンの種結晶を保持するシードチャック6と、シードチャック6を引上げるワイヤ7と、ワイヤ7を回転又は巻き取る巻取機構(図示せず)を備えて構成されている。ルツボ32は、その内側のシリコン融液(湯)2を収容する側には石英ルツボが設けられ、その外側には黒鉛ルツボが設けられている。また、ヒータ34の外側周囲には断熱材35が配置されている。
【0089】
また、上記単結晶育成方法についての育成条件を設定するために、環状の黒鉛筒(遮熱板)9を設けている。また、図6に示したものは、結晶の固液界面4の外周に環状の外側断熱材10を設けている。この外側断熱材10は、その下端とシリコン融液2の湯面3との間に2〜20cmの間隔を設けて設置されている。さらに、冷却ガスを吹き付けたり、輻射熱を遮って単結晶を冷却する筒状の冷却装置を設けることもある。別に、最近では引上げ室31の水平方向の外側に、図示しない磁石を設置し、シリコン融液2に水平方向あるいは垂直方向等の磁場を印加することによって、融液の対流を抑制し、単結晶の安定成長をはかる、いわゆるMCZ法が用いられることも多い。なお、図5及び図6において、4はシリコン単結晶とシリコン融液の境界を示す固液界面である。
【0090】
次に、上記の単結晶引上げ装置30による単結晶育成方法について説明する。まず、ルツボ32内でシリコンの高純度多結晶原料を融点(約1420℃)以上に加熱して融解する。次に、ワイヤ7を巻き出すことにより融液2の表面略中心部に種結晶の先端を接触又は浸漬させる。その後、ルツボ保持軸33を適宜の方向に回転させるとともに、ワイヤ7を回転させながら巻き取り種結晶を引上げることにより、単結晶育成が開始される。以後、引上げ速度と温度を適切に調節することにより略円柱形状の単結晶棒1を得ることができる。
【0091】
この場合、特に重要であるのは、図5又は図6に示したように、引上げ室31の湯面上の単結晶棒1中の液状部分の外周空間において、湯面近傍の結晶の融点から1400℃までの温度域が制御できるように環状の黒鉛筒(遮熱板)9や外側断熱材10を設けたことである。
【0092】
すなわち、この炉内温度を制御するために、例えば図6に示したように、引上げ室31内に外側断熱材10を設け、この下端と融液表面との間隔を2〜20cmに設定すればよい。こうすれば、結晶中心部分の温度勾配Gc[℃/cm]と結晶周辺部分の温度勾配Geとの差が小さくなり、例えば結晶周辺の温度勾配の方が結晶中心より低くなるように炉内温度を制御することもできる。この外側断熱材10は黒鉛筒12の外側にあり、黒鉛筒12の内側にも断熱筒11を設けている。また、黒鉛筒12の上は金属筒13につながり、その上には冷却筒14があって冷却媒体を流して強制冷却している。
【0093】
このようにして得られたシリコン単結晶をスライスして得られるシリコン単結晶ウェーハは、ウェーハに熱酸化処理をした際に、リング状に発生するOSFの外側のN領域であって、Cuデポジションにより検出される欠陥領域が存在しない無欠陥ウェーハである。そのようなウェーハであれば、熱処理後ウェーハ表層の酸化膜耐圧特性がより良好となる。
【0094】
また、前記ウェーハは、結晶育成工程において窒素が添加されていないことが好ましい。このことにより、熱処理後ウェーハ表層に酸素析出物が残存する可能性が低くなり、また、窒素を添加する必要がないので、結晶製造工程が複雑にならず、管理なども容易になる。
【0095】
上述した方法によって製造されたウェーハを熱処理炉に挿入する(ステップ202)。この熱処理炉はT4℃(500℃〜700℃)に維持されており、次の昇温工程を行う前に、挿入されたウェーハはT4℃において所定時間(t1時間)、好ましくは15分以上保持される(昇温前保持工程:ステップ204)。
【0096】
次に、図2によく示されているように、炉内温度をT4℃から1000℃〜1230℃の間に設定されたT5℃まで5℃/分以下の昇温速度R℃/分で昇温する(昇温工程:ステップ206)。この昇温工程(ステップ206)において、高密度のGrown−in析出核を消滅させずに効率的に成長させることができる。
【0097】
デバイスプロセスの汚染の程度に合わせて酸素析出物の密度を変えたい場合は、たとえば、T5℃を約1100℃とし、昇温速度R℃/分を約3℃/分に固定して、T4℃を変えることにより密度を容易に変えることができる。
【0098】
次に、T5℃において所定時間(t2時間)保持する(昇温後保持工程:ステップ208)。ここで、保持時間を約30分以上とするのが好適である。この昇温後保持工程(ステップ208)において、その前の昇温工程(ステップ206)で成長したバルク中の微小な酸素析出物を所望のサイズである直径30nm〜40nm程度、好ましくは約50nm以上のサイズを有する酸素析出物に成長させると同時に、表面近傍の酸素を外方拡散させることにより酸素析出核を消滅させ、酸素析出物のないDZ層を形成することができる。
【0099】
このようにT5℃での昇温後保持工程(ステップ208)は昇温工程(ステップ206)で成長したバルク中の酸素析出物をさらに成長させること、および表面近傍の酸素の外方拡散を目的としている。従って、その目的が達成できるのであれば、一定温度に保持することだけに限らず、若干の温度変化(昇温、降温等)を伴う工程に変形することも可能である。さらに、昇温後保持工程(ステップ208)におけるT5℃及び保持時間t2を変えることにより、酸素析出物のサイズを容易に変えることができる。
【0100】
上記熱処理後、例えば、熱処理炉内温度をT5℃から700℃まで2℃/分で降温した(降温工程:ステップ210)後、ウェーハを熱処理炉外に取り出す(ステップ212)。なお、上記降温速度及び降温後到達温度については特別の限定はない。
【0101】
上記熱処理の雰囲気は問わない。例えば、酸素雰囲気、酸素と窒素の混合雰囲気、アルゴン雰囲気、水素雰囲気などがある。アルゴンや水素の非酸化性雰囲気の場合は、ウェーハ表面に酸化膜が形成されないので、酸化性雰囲気の場合と比べると酸素の外方拡散が促進され、より好ましい場合がある。
【0102】
本発明の熱処理方法の効果を十分に得るためには、熱処理されるシリコンウェーハの酸素濃度が約14〜17ppmaであることが望ましい。酸素濃度が高ければ析出物密度が高くなり、より優れたIG能力を付加することができる。また、酸素濃度が高いほど析出物の成長速度が速くなるので、全体の工程時間が短くなる。
【0103】
図3は本発明のアニールウェーハの製造方法の第2の態様の工程順の一例を示すフローチャート及び図4は図3の工程順の要部を模式的に示す説明図である。本発明のアニールウェーハの製造方法の第2の態様は、図3及び図4に示したように、シリコン単結晶の育成工程で形成されたGrown−in析出核を成長させる昇温工程A1(ステップ304)と、より高温の保持温度まで効率的に昇温する昇温工程B1(ステップ306)と、前記Grown−in析出核をゲッタリング能力を有するサイズ以上の酸素析出物に成長させるとともに、前記シリコンウェーハ表面近傍の酸素を外方拡散させる等温保持工程C1(ステップ308)の3つの工程を必須の工程とするものである。なお、図3及び図4には好ましい例として、昇温工程A1(ステップ304)と昇温工程B1(ステップ306)と等温保持工程C1(ステップ308)を連続して行う場合が示されている。
【0104】
図3に示したように、まず熱処理を施す対象となるGrown−in析出核を有するウェーハを準備する(ステップ300)。このウェーハとしては、前述した本発明のアニールウェーハの製造方法の第1の態様において用いられるシリコンウェーハが同様に用いられる。そのウェーハをT6℃に保持されている熱処理炉内に挿入する(ステップ302)。ここで、T6℃を700℃以下とするのが好ましい。
【0105】
次に、図4に良く示されているように、炉内温度をT6℃からT7℃までR3℃/分の速度で昇温する(昇温工程A1:ステップ304)。ここで、T7℃を800℃〜1000℃とし、R3℃/分を3℃/分以下とするのが好ましい。また、昇温工程A1(ステップ304)のT6℃からT7℃まで昇温する前に、T6℃における保持時間t3は0分でも構わないが、30分以上とすることがより好ましい。この昇温工程A1(ステップ304)において、高密度のGrown−in析出核を消滅させずに効率的に成長させることができる。
【0106】
次に、熱処理炉内温度をT7℃からT8℃までR4℃/分の速度で昇温する(昇温工程B1:ステップ306)。ここで、T8℃を1050℃〜1230℃とし、R4℃/分を5℃/分以上とするのが好ましい。この昇温工程B1(ステップ306)において、より高温の保持温度まで短時間で昇温させることにより、必要以上に析出物が成長することを避けて表面近傍の析出物を消滅しやすくさせることができる。
【0107】
次に、T8℃においてt4時間保持する(等温保持工程C1:ステップ308)。ここで、T8℃を1050℃〜1230℃とし、t4時間を約30分以上とするのが好適である。この等温保持工程C1(ステップ308)において、その前の昇温工程(ステップ304及び306)で成長したバルク中の微小な酸素析出物を所望のサイズである直径約40nm以上、好ましくは約50nm以上のサイズを有する酸素析出物に成長させると同時に、表面近傍の酸素を外方拡散させることにより酸素析出物を消滅させ、酸素析出物のないDZ層を形成することができる。
【0108】
この場合、表面近傍の酸素析出物をより完全に消滅させることができるので、極めて高品質のDZ層を効率的に得ることができる。
【0109】
このようにT8℃での等温保持工程C1(ステップ308)は昇温工程(ステップ304及び306)で成長したバルク中の酸素析出物をさらに成長させること、及び表面近傍の酸素の外方拡散を目的としている。従って、その目的が達成できるのであれば、一定温度に保持することだけに限らず、若干の温度変化(昇温、降温等)を伴う工程に変形することも可能である。さらに、等温保持工程C1(ステップ308)におけるT8℃及び保持時間t4を変えることにより、酸素析出物のサイズやDZ幅を容易に変えることができる。
【0110】
上記熱処理後、例えば、熱処理炉内温度をT8から700℃まで3℃/分で降温した(降温工程D1:ステップ310)後、ウェーハを熱処理炉外に取り出す(ステップ312)。なお、上記降温速度及び降温後到達温度については特別の限定はない。
【0111】
上記熱処理の雰囲気は問わない。例えば、酸素雰囲気、酸素と窒素の混合雰囲気、アルゴン雰囲気、水素雰囲気などがある。アルゴンや水素の非酸化性雰囲気の場合は、ウェーハ表面に酸化膜が形成されないので、酸化性雰囲気の場合と比べると酸素の外方拡散が促進され、より好ましい場合がある。
【0112】
本発明のアニールウェーハの製造方法の第2の態様の効果を十分に得るためには、熱処理されるシリコンウェーハの酸素濃度が約14ppma〜17ppmaであることが望ましい。酸素濃度が高ければ析出物密度が高くなり、より優れたIG能力を付加することができるが、酸素濃度が高すぎると表面近傍の析出物が消滅しにくくなってしまう。また、酸素濃度が低くなるとシリコン単結晶の育成工程で形成されるGrown−in析出核の密度が低くなり、析出物の密度が低くなってしまう。但し、酸素濃度が低い場合でも、たとえば昇温工程A1の昇温開始温度T6℃を低くしたり、R3℃/分を低速にすることにより、本発明のアニールウェーハの製造方法の第2の態様の効果が得られる。
【0113】
【実施例】
以下に実施例をあげて本発明をさらに具体的に説明するが、これらの実施例は例示的に示されるもので限定的に解釈されるべきでないことはいうまでもない。
【0114】
(実施例1)
チョクラルスキー法により、図10(特許文献3)の(Nv-Dn)+Niの領域(引上げ中のシリコン単結晶の成長速度を漸減した場合、OSFリング消滅後に残存するCuデポジションにより検出される欠陥領域(Dn)が消滅する境界の成長速度と、さらに成長速度を漸減した場合に格子間転移ループが発生する境界(N領域とI領域との境界)の成長速度との間の成長速度に制御した条件)で引上げることにより、ボイドの発生を抑制した条件で引上げられたシリコン単結晶から作製された鏡面研磨シリコンウェーハを準備した。
【0115】
結晶育成の際、窒素は添加しなかった。直径は8インチ、結晶方位は<100>、抵抗率は約10Ω・cm(ボロン添加)である。酸素濃度の異なる2種類のウェーハを準備し、その酸素濃度は約15及び17ppma(JEIDAスケール)である。尚、JEIDAは日本電子工業振興協会(現在は、JEITA:日本電子情報技術産業協会に改称された。)の略称である。そのウェーハをCuデポジションにより評価したところ、欠陥は検出されなかった。
【0116】
次に、そのウェーハに対して、アルゴン雰囲気下で熱処理を施した。すなわち、ウェーハを700℃の熱処理炉内に挿入し、30分間保持した後、900℃まで3℃/分の速度で昇温し、さらに1150℃まで5℃/分の速度で昇温し、1150℃で4時間保持した。保持後は、熱処理炉内温度を700℃まで3℃/分の速度で降温してウェーハを熱処理炉外に取り出した。
【0117】
熱処理後のウェーハ(アニールウェーハ)において、機械的化学的研磨により表面から約3〜13μmの深さまで研磨加工し、それぞれの深さにおける酸化膜耐圧特性[TZDB(Time Zero Dielectric Breakdown)良品率]を測定した。TZDB良品率の測定にあたっては、ウェーハ表面に膜厚約25nmの熱酸化膜を形成し、その上にリン添加ポリシリコン電極(電極面積:8mm2)を作製した。そして、判定電流値を1mA/cm2として、絶縁破壊電界が8MV/cm以上のものを良品として、ウェーハ面内100点を測定することにより、良品率を算出した。その結果を図7に示した。
【0118】
図7からわかるように、何れの酸素濃度の場合も、少なくとも深さ約5μmまでの良品率はほぼ100%に近く、深さ約6〜7μmまでの領域においても95%以上であった。
【0119】
さらに、熱処理後のウェーハにおいて、他の熱処理を追加することなくウェーハ内部の酸素析出物密度を赤外散乱トモグラフ法により測定した。この赤外散乱トモグラフ法によれば、直径40nm以上のサイズを有する酸素析出物を検出することができる。その結果、酸素濃度が約15ppmaの場合で約5×109/cm3、約17ppmaの場合で約9×109/cm3となり、デバイスプロセスを経なくても高密度の酸素析出物が検出されることがわかった。
【0120】
(実施例2)
実施例1と同一条件で作製されたシリコン鏡面ウェーハに対し、アルゴン雰囲気下において次の熱処理を施した。すなわち、700℃で1時間保持し、ついで900℃まで3℃/分の速度で昇温し、900℃から1200℃まで5℃/分の速度で昇温し、1200℃で1時間保持した。保持後は、熱処理炉内温度を700℃まで3℃/分の速度で降温してウェーハを熱処理炉外に取り出した。
【0121】
熱処理後のウェーハ(アニールウェーハ)に対して、実施例1と同一条件でTZDBの良品率および酸素析出物密度を測定した。その結果、何れの酸素濃度の場合も実施例1同様に、少なくとも深さ約5μmまでの良品率はほぼ100%に近く、深さ約6〜7μmまでの領域においても95%以上であった。また、酸素析出物密度についても、酸素濃度が約15ppmaの場合で約4×109/cm3、約17ppmaの場合で約8×109/cm3となり、デバイスプロセスを経なくても高密度の酸素析出物が検出されることがわかった。
【0122】
(比較例1)
実施例1の場合よりも僅かに速い速度で引上げられたシリコン単結晶から作製された鏡面研磨シリコンウェーハを準備した。結晶育成の際、窒素は添加しなかった。直径は8インチ、面方位は<100>、抵抗率は約10Ω・cm(ボロン添加)である。酸素濃度は約15ppmaである。そのウェーハをCuデポジションにより評価したところ、欠陥が検出された。
【0123】
次に、そのウェーハに対して、実施例1と同じ条件で熱処理を施し、同じ評価を行った。図8にTZDB良品率を示した。この結果から、深さ約6μmまでの良品率は約90%以上であり高いレベルではあるが、実施例1の場合(図7)と比較すると、劣っていることがわかる。ウェーハ内部の酸素析出物密度は約5×109/cm3であり、実施例1の場合と同レベルであった。
【0124】
以上のように、Cuデポジションにより検出される欠陥領域が存在しないシリコンウェーハに熱処理を施した場合には、ウェーハ表面から少なくとも深さ5μmまでの領域における酸化膜耐圧特性の良品率が95%以上であり、且つ、デバイスプロセス投入前の段階で、ウェーハ内部において検出される欠陥密度が1×109/cm3以上となる。すなわち、優れた酸化膜耐圧特性を有するウェーハ表層と、優れたゲッタリング能力を有するバルク層を兼ね備えたアニールウェーハとなる。
【0125】
【発明の効果】
以上述べたごとく、本発明によれば、デバイス作製領域であるウェーハ表層の酸化膜耐圧特性が優れており、且つ、バルク層にデバイスプロセス投入前の段階で酸素析出物が高密度に存在し、優れたIG能力を有するアニールウェーハの製造方法を提供することができる。
【図面の簡単な説明】
【図1】 本発明のシリコンウェーハの製造方法の第1の態様の工程順の一例を示すフローチャートである。
【図2】 図1の工程順の要部を模式的に示す説明図である。
【図3】 本発明のシリコンウェーハの製造方法の第2の態様の工程順の一例を示すフローチャートである。
【図4】 図3の工程順の要部を模式的に示す説明図である。
【図5】 本発明方法における単結晶引上げ工程において用いられる単結晶引上げ装置の1例を示す概略説明図である。
【図6】 本発明方法における単結晶引上げ工程において用いられる単結晶引上げ装置の他の例を示す概略説明図である。
【図7】 実施例1におけるアニールウェーハの表面からの深さとTZDB良品率の関係を示すグラフである。
【図8】 比較例1におけるアニールウェーハの表面からの深さとTZDB良品率の関係を示すグラフである。
【図9】 単結晶成長速度と結晶欠陥分布の関係の1例を表す説明図である。
【図10】 単結晶成長速度と結晶欠陥分布の関係の他の例を表す説明図である。
【符号の説明】
1:成長単結晶棒、2:シリコン融液、3:湯面、4:固液界面、6:シードチャック、7:ワイヤ、9:黒鉛筒、10:外側断熱材、11:内側断熱筒、12:黒鉛筒、13:金属筒、14:冷却筒、30:単結晶引上げ装置、31:引上げ室、32:ルツボ、33:ルツボ保持軸、34:ヒータ、35:断熱材。V:V領域、N:N領域、OSF:OSFリング及びOSF領域、I:I領域、Nv:Nv領域、Ni:Ni領域、Dn:Cuデポジション欠陥領域。

Claims (5)

  1. チョクラルスキー法によりシリコン単結晶を育成する場合において、引上げ中のシリコン単結晶の成長速度を漸減した場合、OSFリング消滅後に残存するCuデポジションにより検出される欠陥領域が消滅する境界の成長速度と、さらに成長速度を漸減した場合に格子間型転移ループが発生する境界の成長速度との間の成長速度に制御して結晶を育成することによって得られたシリコン単結晶をシリコンウェーハに加工し、該シリコン単結晶の育成工程で形成されたGrown−in析出核を有するシリコンウェーハに対し、500℃〜700℃の範囲内の温度T℃で所定時間t保持し、ついで5℃/分以下の昇温速度で1100℃〜1230℃の範囲内の温度T℃まで昇温し、この温度T℃で所定時間t保持し、前記T ℃での保持時間t を30分以上とすることにより、前記Grown−in析出核を、ゲッタリング能力を有するサイズ以上の酸素析出物に成長させるとともに、前記シリコンウェーハ表面近傍の酸素を外方拡散させることを特徴とするアニールウェーハの製造方法。
  2. 前記T℃での保持時間tが15分以上であることを特徴とする請求項1に記載されたアニールウェーハの製造方法。
  3. チョクラルスキー法によりシリコン単結晶を育成する場合において、引上げ中のシリコン単結晶の成長速度を漸減した場合、OSFリング消滅後に残存するCuデポジションにより検出される欠陥領域が消滅する境界の成長速度と、さらに成長速度を漸減した場合に格子間型転移ループが発生する境界の成長速度との間の成長速度に制御して結晶を育成することによって得られたシリコン単結晶をシリコンウェーハに加工し、該シリコン単結晶の育成工程で形成されたGrown−in析出核を有するシリコンウェーハにゲッタリング能力を付加するため当該シリコンウェーハに熱処理を施すアニールウェーハの製造方法であって、前記Grown−in析出核を成長させる昇温工程Aと、より高温の保持温度まで昇温する昇温工程Bと、前記Grown−in析出核をゲッタリング能力を有するサイズ以上の酸素析出物に成長させるとともに、前記シリコンウェーハ表面近傍の酸素を外方拡散させる等温保持工程Cの少なくとも3つの工程を有し、前記昇温工程AはT℃からT℃までR℃/分の速度で昇温する工程であって、T℃が700℃以下であり、T℃が800℃〜1000℃であり、R℃/分が3℃/分以下であり、かつ前記昇温工程BはT℃からT℃までR℃/分の速度で昇温する工程であって、T℃が800℃〜1000℃であり、T℃が1050℃〜1230℃であり、R℃/分が5℃/分以上であり、前記等温保持工程CはT℃でt時間保持する工程であって、T℃が1050℃〜1230℃であり、t時間が30分以上であることを特徴とするアニールウェーハの製造方法。
  4. 前記昇温工程Aと昇温工程Bと等温保持工程Cを連続して行うことを特徴とする請求項記載のアニールウェーハの製造方法。
  5. 前記昇温工程AのT℃からT℃まで昇温する前に、T℃において30分以上保持することを特徴とする請求項3又は4に記載されたアニールウェーハの製造方法。
JP2002294713A 2002-10-08 2002-10-08 アニールウェーハの製造方法 Expired - Lifetime JP4699675B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2002294713A JP4699675B2 (ja) 2002-10-08 2002-10-08 アニールウェーハの製造方法
CNB038238160A CN100342503C (zh) 2002-10-08 2003-09-29 退火晶片及退火晶片的制造方法
US10/530,557 US7311888B2 (en) 2002-10-08 2003-09-29 Annealed wafer and method for manufacturing the same
EP03807977A EP1551058B1 (en) 2002-10-08 2003-09-29 Annealed wafer manufacturing method
KR1020097025629A KR100971163B1 (ko) 2002-10-08 2003-09-29 어닐 웨이퍼 및 어닐 웨이퍼의 제조방법
PCT/JP2003/012396 WO2004034457A1 (ja) 2002-10-08 2003-09-29 アニールウェーハおよびアニールウェーハの製造方法
KR1020057002874A KR101012350B1 (ko) 2002-10-08 2003-09-29 어닐 웨이퍼 및 어닐 웨이퍼의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002294713A JP4699675B2 (ja) 2002-10-08 2002-10-08 アニールウェーハの製造方法

Publications (2)

Publication Number Publication Date
JP2004134439A JP2004134439A (ja) 2004-04-30
JP4699675B2 true JP4699675B2 (ja) 2011-06-15

Family

ID=32089188

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002294713A Expired - Lifetime JP4699675B2 (ja) 2002-10-08 2002-10-08 アニールウェーハの製造方法

Country Status (6)

Country Link
US (1) US7311888B2 (ja)
EP (1) EP1551058B1 (ja)
JP (1) JP4699675B2 (ja)
KR (2) KR100971163B1 (ja)
CN (1) CN100342503C (ja)
WO (1) WO2004034457A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017003203A1 (ko) * 2015-07-01 2017-01-05 주식회사 엘지실트론 웨이퍼 및 웨이퍼 결함 분석 방법

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200428637A (en) * 2003-01-23 2004-12-16 Shinetsu Handotai Kk SOI wafer and production method thereof
TWI389204B (zh) * 2003-09-19 2013-03-11 Hitachi Int Electric Inc 半導體裝置之製造方法、基板處理裝置及基板處理方法
JP4661204B2 (ja) * 2004-12-16 2011-03-30 信越半導体株式会社 単結晶の製造方法およびアニールウェーハの製造方法ならびにアニールウェーハ
JP5160023B2 (ja) * 2005-03-25 2013-03-13 株式会社Sumco シリコンウェーハ及びシリコンウェーハの製造方法
DE05806093T1 (de) * 2005-07-27 2008-08-21 Sumco Corp. Siliziumwafer und prozess zu seiner herstellung
JP2007142063A (ja) * 2005-11-17 2007-06-07 Shin Etsu Handotai Co Ltd シリコン単結晶ウエーハ、これを用いたデバイスの製造方法、並びにそのシリコン単結晶ウエーハの製造方法及び評価方法
JP5121139B2 (ja) * 2005-12-27 2013-01-16 ジルトロニック アクチエンゲゼルシャフト アニールウエハの製造方法
JP4805681B2 (ja) * 2006-01-12 2011-11-02 ジルトロニック アクチエンゲゼルシャフト エピタキシャルウェーハおよびエピタキシャルウェーハの製造方法
JP2008053521A (ja) * 2006-08-25 2008-03-06 Sumco Techxiv株式会社 シリコンウェーハの熱処理方法
DE102007027111B4 (de) * 2006-10-04 2011-12-08 Siltronic Ag Siliciumscheibe mit guter intrinsischer Getterfähigkeit und Verfahren zu ihrer Herstellung
KR101313326B1 (ko) * 2006-12-29 2013-09-27 에스케이하이닉스 주식회사 후속 열처리에 의해 산소 침전물로 되는 유핵의 분포가제어된 실리콘 웨이퍼 및 그 제조방법
JP5227586B2 (ja) * 2007-12-28 2013-07-03 ジルトロニック アクチエンゲゼルシャフト アニールシリコンウエハの製造方法
SG183670A1 (en) * 2009-04-22 2012-09-27 Semiconductor Energy Lab Method of manufacturing soi substrate
US20130192303A1 (en) * 2012-01-27 2013-08-01 Memc Qualitative crystal defect evaluation method
WO2014038694A1 (ja) * 2012-09-07 2014-03-13 京セラ株式会社 複合基板およびその製造方法
CN103835000A (zh) * 2012-11-20 2014-06-04 上海华虹宏力半导体制造有限公司 一种高温改善多晶硅表面粗糙度的方法
JP6052189B2 (ja) * 2014-01-16 2016-12-27 信越半導体株式会社 シリコン単結晶ウェーハの熱処理方法
JP6044660B2 (ja) * 2015-02-19 2016-12-14 信越半導体株式会社 シリコンウェーハの製造方法
CN105316767B (zh) * 2015-06-04 2019-09-24 上海超硅半导体有限公司 超大规模集成电路用硅片及其制造方法、应用
WO2019125810A1 (en) 2017-12-21 2019-06-27 Globalwafers Co., Ltd. Method of treating a single crystal silicon ingot to improve the lls ring/core pattern

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002134517A (ja) * 2000-10-27 2002-05-10 Mitsubishi Materials Silicon Corp シリコンウェーハの熱処理方法
JP2002201093A (ja) * 2000-12-28 2002-07-16 Shin Etsu Handotai Co Ltd シリコン単結晶ウエーハおよびシリコン単結晶の製造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4437922A (en) * 1982-03-26 1984-03-20 International Business Machines Corporation Method for tailoring oxygen precipitate particle density and distribution silicon wafers
JP2539296B2 (ja) * 1991-03-05 1996-10-02 富士通株式会社 半導体装置の製造方法
JP2725087B2 (ja) 1991-03-13 1998-03-09 富士通株式会社 半導体装置の製造方法
EP0502471A3 (en) * 1991-03-05 1995-10-11 Fujitsu Ltd Intrinsic gettering of a silicon substrate
JP2582491B2 (ja) 1991-09-04 1997-02-19 富士通株式会社 半導体結晶の熱処理方法
JPH1179889A (ja) * 1997-07-09 1999-03-23 Shin Etsu Handotai Co Ltd 結晶欠陥が少ないシリコン単結晶の製造方法、製造装置並びにこの方法、装置で製造されたシリコン単結晶とシリコンウエーハ
JP3724535B2 (ja) * 1997-08-26 2005-12-07 株式会社Sumco 高品質シリコン単結晶
EP1035234A4 (en) * 1997-08-26 2003-05-28 Sumitomo Mitsubishi Silicon HIGH QUALITY SINGLE SILICON CRYSTAL AND MANUFACTURING METHOD
JP2998731B2 (ja) 1998-01-28 2000-01-11 住友金属工業株式会社 高品質シリコン単結晶ウェーハ
JPH11236293A (ja) 1998-02-24 1999-08-31 Sumitomo Metal Ind Ltd 高品質シリコン単結晶ウェーハ
JP4158237B2 (ja) 1998-08-24 2008-10-01 株式会社Sumco 高品質シリコン単結晶の育成方法
JP2000016897A (ja) 1998-07-03 2000-01-18 Sumitomo Metal Ind Ltd 高品質シリコン単結晶の製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002134517A (ja) * 2000-10-27 2002-05-10 Mitsubishi Materials Silicon Corp シリコンウェーハの熱処理方法
JP2002201093A (ja) * 2000-12-28 2002-07-16 Shin Etsu Handotai Co Ltd シリコン単結晶ウエーハおよびシリコン単結晶の製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017003203A1 (ko) * 2015-07-01 2017-01-05 주식회사 엘지실트론 웨이퍼 및 웨이퍼 결함 분석 방법
KR101759876B1 (ko) 2015-07-01 2017-07-31 주식회사 엘지실트론 웨이퍼 및 웨이퍼 결함 분석 방법
US10325823B2 (en) 2015-07-01 2019-06-18 Sk Siltron Co., Ltd. Wafer and wafer defect analysis method
US10541181B2 (en) 2015-07-01 2020-01-21 Sk Siltron Co., Ltd. Wafer and wafer defect analysis method

Also Published As

Publication number Publication date
US7311888B2 (en) 2007-12-25
CN100342503C (zh) 2007-10-10
KR20050052478A (ko) 2005-06-02
KR20100021439A (ko) 2010-02-24
EP1551058A4 (en) 2008-06-25
JP2004134439A (ja) 2004-04-30
US20060075957A1 (en) 2006-04-13
CN1689148A (zh) 2005-10-26
KR100971163B1 (ko) 2010-07-20
EP1551058B1 (en) 2011-11-02
EP1551058A1 (en) 2005-07-06
WO2004034457A1 (ja) 2004-04-22
KR101012350B1 (ko) 2011-02-09

Similar Documents

Publication Publication Date Title
JP4699675B2 (ja) アニールウェーハの製造方法
JP3994665B2 (ja) シリコン単結晶ウエーハおよびシリコン単結晶の製造方法
JP3943717B2 (ja) シリコン単結晶ウエーハ及びその製造方法
JP5578172B2 (ja) アニールウエーハの製造方法およびデバイスの製造方法
JP4805681B2 (ja) エピタキシャルウェーハおよびエピタキシャルウェーハの製造方法
JP4224966B2 (ja) シリコン単結晶ウエーハの製造方法、エピタキシャルウエーハの製造方法、シリコン単結晶ウエーハの評価方法
JP3460551B2 (ja) 結晶欠陥の少ないシリコン単結晶ウエーハ及びその製造方法
JP3692812B2 (ja) 窒素ドープした低欠陥シリコン単結晶ウエーハおよびその製造方法
KR101684873B1 (ko) 실리콘 기판의 제조 방법 및 실리콘 기판
JP4092946B2 (ja) シリコン単結晶ウエーハ及びエピタキシャルウエーハ並びにシリコン単結晶の製造方法
JP2008066357A (ja) シリコン単結晶ウエーハおよびシリコン単結晶ウエーハの製造方法
WO2014073164A1 (ja) シリコン単結晶の製造方法、シリコン単結晶ウェーハの製造方法、及びシリコン単結晶ウェーハ
JP5151628B2 (ja) シリコン単結晶ウエーハ、シリコン単結晶の製造方法および半導体デバイス
JP2007176732A (ja) アニールウエハ及びアニールウエハの製造方法
JP4857517B2 (ja) アニールウエーハ及びアニールウエーハの製造方法
JP4218080B2 (ja) シリコン単結晶ウエーハ及びその製造方法
JP4750916B2 (ja) シリコン単結晶インゴットの育成方法およびそれを用いたシリコンウェーハ
JPH11349394A (ja) 窒素ドープした低欠陥シリコン単結晶ウエーハおよびその製造方法
JP2003321297A (ja) シリコン単結晶の製造方法及びシリコン単結晶ウェーハ
JP2007070132A (ja) 単結晶シリコンウェーハの製造方法、単結晶シリコンウェーハ及びウェーハ検査方法
JP2010155748A (ja) アニ―ルウェハの製造方法
JP2005119964A (ja) 窒素ドープした低欠陥シリコン単結晶ウエーハおよびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040526

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071029

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071207

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080602

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080627

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20080901

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20081003

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110121

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110303

R150 Certificate of patent or registration of utility model

Ref document number: 4699675

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term