JP4675008B2 - 半導体回路装置 - Google Patents
半導体回路装置 Download PDFInfo
- Publication number
- JP4675008B2 JP4675008B2 JP2001281179A JP2001281179A JP4675008B2 JP 4675008 B2 JP4675008 B2 JP 4675008B2 JP 2001281179 A JP2001281179 A JP 2001281179A JP 2001281179 A JP2001281179 A JP 2001281179A JP 4675008 B2 JP4675008 B2 JP 4675008B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- voltage
- node
- reference voltage
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/01—Modifications for accelerating switching
- H03K19/017—Modifications for accelerating switching in field-effect transistor circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/01—Modifications for accelerating switching
- H03K19/017—Modifications for accelerating switching in field-effect transistor circuits
- H03K19/01707—Modifications for accelerating switching in field-effect transistor circuits in asynchronous circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0008—Arrangements for reducing power consumption
- H03K19/0013—Arrangements for reducing power consumption in field effect transistor circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/01—Modifications for accelerating switching
- H03K19/017—Modifications for accelerating switching in field-effect transistor circuits
- H03K19/01707—Modifications for accelerating switching in field-effect transistor circuits in asynchronous circuits
- H03K19/01721—Modifications for accelerating switching in field-effect transistor circuits in asynchronous circuits by means of a pull-up or down element
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Logic Circuits (AREA)
- Dram (AREA)
- Static Random-Access Memory (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明は半導体回路装置に関し、特に、安定かつ高速に出力信号を生成するための半導体出力回路装置に関する。
【０００２】
【従来の技術】
半導体記憶装置および半導体論理処理装置などの半導体装置は、バスを介して装置間で信号／データの送受を行なう必要がある。この装置外部に設けられるバスの信号線は負荷が大きいため、高速でこの外部の信号線を駆動して信号／データを転送するために、これらの半導体装置においては、駆動力の大きなトランジスタで構成される出力回路が設けられる。このような出力回路において信号／データを転送する場合には、転送すべき信号／データに応じてバスの信号線をＨレベルまたはＬレベルに駆動する必要がある。
【０００３】
図９は、従来の半導体出力回路の構成の一例を示す図である。図９においては、データＤＱを出力するデータ出力回路の構成が代表的に示される。図９において、半導体出力回路は、内部データに従ってデータ出力制御信号ＤＱＨおよびＤＱＬを生成する出力駆動制御回路１００と、出力制御信号ＤＱＨを反転して補の出力制御信号／ＤＱＨを生成するインバータ１０２と、インバータ１０２の出力信号／ＤＱＨと出力制御信号ＤＱＬとに従って出力ノード１０４ａを駆動する出力バッファ回路１０４を含む。
【０００４】
出力制御信号ＤＱＨおよびＤＱＬは、データ出力タイミング信号と内部データとに従って生成される信号であり、データ出力時、内部出力データがＨレベルのときには、これらの出力制御信号ＤＱＨおよびＤＱＬは、それぞれＨレベルおよびＬレベルに設定される。逆に、データ出力時に、内部出力データがＬレベルのときには、これらの出力制御信号ＤＱＨおよびＤＱＬは、それぞれＬレベルおよびＨレベルに設定される。データ出力以外のときには、この出力駆動制御回路１００は、データ出力タイミング信号に従って、出力制御信号ＤＱＨおよびＤＱＬをともにＬレベルに設定する。
【０００５】
出力バッファ回路１０４は、電源電圧ＶＤＤを受ける電源ノードと出力ノード１０４ａの間に接続されかつそのゲートにインバータ１０２の出力信号／ＤＱＨを受けるＰチャネルＭＯＳトランジスタ（絶縁ゲート型電界効果トランジスタ）Ｑ７１と、出力ノード１０４ａと接地ノードの間に接続されかつそのゲートに出力制御信号ＤＱＬを受けるＮチャネルＭＯＳトランジスタＱ７２を含む。ＰチャネルＭＯＳトランジスタＱ７１のバックゲートは、電源ノードに接続される。
【０００６】
この図９に示す半導体出力回路の構成において、出力制御信号ＤＱＨおよびＤＱＬがともにＬレベルのときには、ＭＯＳトランジスタＱ７１およびＱ７２がともにオフ状態であり、この出力バッファ回路１０４は出力ハイインピーダンス状態となる。
【０００７】
出力制御信号ＤＱＨがＨレベルでありかつ出力制御信号ＤＱＬがＬレベルのときには、インバータ１０２の出力信号／ＤＱＨがＬレベルとなり、出力バッファ回路１０４において、ＭＯＳトランジスタＱ７１がオン状態、ＭＯＳトランジスタＱ７２がオフ状態となる。したがって、出力ノード１０４ａは、ＭＯＳトランジスタＱ７１を介して電源電圧ＶＤＤレベルに駆動される。
【０００８】
出力制御信号ＤＱＨがＬレベルでありかつ出力制御信号ＤＱＬがＨレベルの場合には、出力バッファ回路１０４においてＭＯＳトランジスタＱ７１がオフ状態、ＭＯＳトランジスタＱ７２がオン状態となる。したがって、出力ノード１０４ａは、ＭＯＳトランジスタＱ７２を介して接地電圧レベルに駆動され、出力データＤＱがＬレベルとなる。
【０００９】
したがって、この図９に示すように、ＰチャネルＭＯＳトランジスタＱ７１とＮチャネル型ＭＯＳトランジスタＱ７２とで構成されるＣＭＯＳバッファ回路を用いることにより、出力ノード１０４ａを電源電圧ＶＤＤレベルおよび接地電圧レベルにまで駆動することができる。
【００１０】
このような出力バッファ回路を用いた場合、出力ノード１０４ａには、外部の信号線およびリード端子などの負荷が存在するため、この出力ノード１０４ａの出力信号／データを電源電圧ＶＤＤレベルまたは接地電圧レベルにまで駆動するには、ある過渡時間が必要である。この過渡時間を短くするために、出力バッファ回路１０４の電流供給能力を大きくした場合、出力ノード１０４ａの寄生インダクタンスにより、オーバーシュート／アンダーシュートによるリンギングが発生し、高速で信号／データを転送することができなくなる。したがって、この出力信号の過渡時間はある限界値を有する。
【００１１】
また、以下に説明するように、出力データのパターン（Ｈレベル信号とＬレベル信号の系列)に従って出力データの振幅が異なる場合が生じる可能性がある。すなわち、図１０において実線ＬＡで示すように、出力データがＨレベル、Ｈレベル、Ｌレベル、Ｌレベルと同一論理レベルのデータが２つずつ交互に出力される場合、出力バッファ回路１０４において出力ノードの同一方向への駆動時間が長くなるため、出力信号が、Ｈ側レベルＶＨおよびＬ側電圧レベルＶＬよりも超えて変化する状態が生じる。
【００１２】
一方、出力データがＨレベル、Ｌレベル、Ｈレベル、Ｌレベルと、論理レベルが交互に変化する場合、出力ノードの同一方向への駆動時間が短くなるため、図１０において破線ＬＢで示すように、Ｈ側レベルＶＨおよびＬ側レベルＶＬの間で出力信号が変化する。
【００１３】
従って、同一周波数で出力データを転送する場合においてもデータパターンに従って、出力データの振幅が異なる状態が生じ、次段回路で正確に与えられたデータの論理レベルを識別することができなくなる可能性が生じ、高速でデータを転送することができなくなる。この場合、ＨレベルからＬレベルに出力データが変化する場合およびＬレベルからＨレベルに出力データが変化する場合に、中間電圧レベル(次段回路の入力論理しきい値電圧レベル)に到達するまでの時間に差が生じ、次段回路において入力信号に対するタイミングマージンが減少する可能性がある。
【００１４】
また、出力データの周波数が異なる場合においても、同様に信号振幅が異なり、高速データ転送時においては、出力ノードの駆動時間が短く出力データの振幅が小さくなり、一方、低速動作時においては、出力ノードの駆動時間が長くなり、振幅が大きくなる。
【００１５】
また、さらに、出力データパターンにおいて同一論理レベルのデータが連続して出力される場合、その振幅が、図１１に示すように、Ｈレベル側またはＬレベル側に偏る状態が生じる。
【００１６】
すなわち、図１１において、実線ＬＣが、Ｌレベルデータが続いてＨレベル信号が出力される場合の信号波形を示し、破線ＬＤは、Ｈレベルデータが連続して読出され、ついでＬレベルデータが読出される場合の信号波形を示す。
【００１７】
たとえばＬレベルデータ／信号が連続した場合、図１１において実線ＬＣで示すように、接地電圧ＧＮＤレベルにまで信号が変化し、その後、Ｈレベルへ変化するため、Ｈ側電圧ＶＨと接地電圧ＧＮＤの間で信号／データが変化する場合が生じる。また、逆に、Ｈレベルデータが連続した場合、図１１において破線ＬＤで示すように、信号／データが、Ｌ側電圧ＶＬと電源電圧ＶＤＤの間で変化する場合が生じる。
【００１８】
この図１１に示すように、信号／データの振幅が、Ｈレベル信号／データを出力する場合とＬレベルデータ／信号を転送する場合とで、振幅（次段の入力論理しきい値Ｖｃｒに対する振幅）が異なった場合、次段の回路で、正確に、入力信号を取込むことができなくなる。すなわち、入力論理しきい値に対するマージンが異なり、次段回路の入力回路においてＨレベル／Ｌレベルの誤判定が生じる可能性がある。
【００１９】
したがって、高速で安定にデータ／信号を転送するためには、図１０において破線ＬＢで示すように、次段回路の入力論理しきい値Ｖｃｒを中心として、同一振幅で変化する信号／データを転送することが要求される。特にこのような振幅制限を行なって、電源電圧ＶＤＤよりも小さな振幅の信号を転送することにより、外部の信号線の充放電電流が低減され、高速転送に加えて、消費電力を低減することができるという利点が得られる。
【００２０】
【発明が解決しようとする課題】
図１２は、従来の半導体回路装置の構成を概略的に示す図である。図１２において、半導体回路装置１１０は、所定の処理を行なって出力制御信号ＤＱＬおよび／ＤＱＨを生成する半導体回路１１２と、この半導体回路１１２の出力制御信号／ＤＱＨおよびＤＱＬに従って出力データＤＱを生成する出力バッファ回路１１４を含む。出力バッファ回路１１４は、出力制御信号／ＤＱＨに従って出力ノードをプルアップするＰチャネルＭＯＳトランジスタＱ９１と、出力制御信号ＤＱＬに従って出力ノードをプルダウンするＮチャネルＭＯＳトランジスタＱ９２を含む。
【００２１】
半導体回路１１２に対しては、電源端子１１５を介して電源電圧ＶＤＤが与えられ、接地端子１１６を介して接地電圧ＶＳＳが与えられる。一方、出力バッファ回路１１４に対しては、出力電源端子１１７を介してハイ側出力電源電圧ＶＤＤＱが与えられ、また電源端子１１８を介してロー側出力電源電圧ＶＳＳＱが与えられる。
【００２２】
これらの電源電圧ＶＤＤＱおよびＶＳＳＱは、半導体回路１１２に与えられる電源電圧ＶＤＤおよび接地電圧ＶＳＳと異なる電圧レベルである。具体的には、出力電源電圧ＶＤＤＱは、電源電圧ＶＤＤよりも低い電圧レベルであり、出力電源電圧ＶＳＳＱは、接地電圧ＶＳＳよりも高い電圧レベルとされる。出力回路専用に、電源電圧ＶＤＤＱおよびＶＳＳＱを与えることにより、この出力バッファ回路１１４の出力データＤＱの振幅を、電源電圧ＶＤＤよりも小さくすることが可能である。またデータパターンによらず、出力信号の電圧レベルが偏るのも防止することができる。
【００２３】
しかしながら、この半導体回路装置１１０が実装される基板に対しては、電源の種類の数が制限される。したがって、出力回路専用に電源電圧ＶＤＤＱおよびＶＳＳＱを与えることは困難であるという問題が生じる。したがって、この出力バッファ回路１１４へ与えられる電源電圧ＶＤＤＱおよびＶＳＳＱの電圧レベルを最適化することができないため、先の図１１に示すように信号波形の歪みおよびＨレベル／Ｌレベルの振幅の変動が生じ、安定かつ高速に、データ／信号を転送することができなくなるという問題が生じる。従って電源電圧のレベルを変更することなく出力信号／データの振幅を制限することが必要となる。
【００２４】
図１３は、従来の半導体回路装置の振幅制限機能を有するデータ出力部の構成を示す図である。この図１３において、半導体回路装置１２０は、出力制御信号／ＤＱＨおよびＤＱＬに従って出力ノード１２５を駆動する出力バッファ回路１２２と、この出力ノード１２５からのデータＤＱの振幅を制限する振幅制限回路１２４を含む。これらの出力バッファ回路１２２および１２４へは、電源電圧ＶＤＤが、一方動作電源電圧として与えられ、接地電圧ＧＮＤが、他方電源電圧として与えられる。
【００２５】
出力バッファ回路１２２は、出力制御信号／ＤＱＨに従って出力ノード１２５の電圧をプルアップするＰチャネルＭＯＳトランジスタＱ１ａと、出力制御信号ＤＱＬに従って出力ノード１２５の電圧をプルダウンするＮチャネルＭＯＳトランジスタＱ２ａを含む。
【００２６】
振幅制限回路１２４は、電源ノードと出力ノード１２５の間に接続される抵抗素子ＲＨと、出力ノード１２５と接地ノードの間に接続される抵抗素子ＲＬを含む。
【００２７】
この図１３に示す半導体回路装置において、出力制御信号／ＤＱＨおよびＤＱＬがともにＬレベルのときには、出力ノード１２５へは、ＭＯトランジスタＱ１ａを介して電流が供給される。このＭＯＳトランジスタＱ１ａおよび抵抗素子ＲＨを介して供給される電流は、抵抗素子ＲＬを介して接地ノードへ放電される。したがって、このＨレベルデータの電圧Ｖ（Ｈ）は、次式で表わされる。
【００２８】
Ｖ（Ｈ）＝ＲＬ・ＶＤＤ／（ＯＮ（Ｑ１ａ）//ＲＨ＋ＲＬ）
ここで、ＯＮ（Ｑ１ａ）は、ＭＯＳトランジスタＱ１ａのチャネル抵抗を示す。抵抗素子ＲＬは、その抵抗値は同一参照符号ＲＬで示す。“//”は、ＭＯＳトランジスタＱ１ａのチャネル抵抗（オン抵抗）ＯＮ（Ｑ１ａ）と抵抗素子ＲＨとの並列合成抵抗を示す。
【００２９】
一方、出力制御信号／ＤＱＨおよびＤＱＬがともにＨレベルのときには、出力ノード１２５は、ＭＯＳトランジスタＱ２ａを介して接地電圧レベルに放電される。この場合には、抵抗素子ＲＨからＭＯＳトランジスタＱ２ａおよび抵抗素子ＲＬを介して接地ノードへ電流が放電される。したがって、このＬレベルデータを生成する場合の出力ノード１２５の電圧Ｖ（Ｌ）は、次式で表わされる。
【００３０】
Ｖ（Ｌ）＝（ＯＮ（Ｑ２ａ）//ＲＬ）・ＶＤＤ／（ＲＨ＋ＯＮ（Ｑ２ａ）//ＲＬ）
ここで、ＯＮ（Ｑ２ａ）は、ＭＯＳトランジスタＱ２ａのチャネル抵抗を示す。
【００３１】
したがって、これらの抵抗素子ＲＨおよびＲＬにより、出力電圧Ｖ（Ｈ）およびＶ（Ｌ）の電圧レベルを、電源電圧ＶＤＤと接地電圧の間の電圧レベルに設定するためには、抵抗素子ＲＨおよびＲＬの抵抗値を、ＭＯＳトランジスタＱ１ａおよびＱ２ａのチャネル抵抗（オン抵抗）と同程度の抵抗値に設定する必要がある。通常、これらの出力用のＭＯＳトランジスタＱ１ａおよびＱ２ａのチャネル抵抗（オン抵抗）は、数十Ωである。抵抗素子ＲＨおよびＲＬの抵抗値も同程度であると、この出力部において、これらの抵抗素子ＲＨおよびＲＬを介して常時、数十ｍＡの貫通電流が流れることになる。すなわち、この振幅制限回路１２４において、データの出力の有無にかかわらず、常時貫通電流が流れ、消費電流、特にスタンバイ電流が大きくなるという問題が生じる。特にこの半導体回路装置が半導体記憶装置であり多ビットデータを出力する場合、この貫通電流がさらに大きくなり、低スタンバイ電流の半導体記憶装置を実現することができない。
【００３２】
また、ＭＯＳトランジスタＱ１ａおよびＱ２ａのオン抵抗および抵抗素子ＲＨおよびＲＬの抵抗値は、製造工程で、プロセスパラメータのばらつきにより、ばらつきが生じる。したがって、この出力用のＭＯＳトランジスタＱ１ａおよびＱ２ａのオン抵抗および抵抗素子ＲＨおよびＲＬの抵抗値のばらつきに応じて、出力ゲートＤＱの振幅がばらつくことになり、一定の振幅を有する小振幅信号を生成するのが困難になるという問題が生じる。
【００３３】
また、システム構成に応じてこの出力ノード１２５に接続される負荷が変化した場合、応じて、この出力ノード１２５からの出力データの振幅も変化する。
【００３４】
図１４は、従来の半導体回路装置の出力部のさらに他の構成を示す図である。この図１４において半導体回路装置１３０は、出力制御信号／ＤＱＨおよびＤＱＬに従って出力ノード１３２ａを駆動する出力バッファ回路１３２ａと、出力ノード１３２ａと外部信号線１４０の間に接続される電流制限用の抵抗素子ＲＳを含む。
【００３５】
この外部の信号線１４０は、終端抵抗ＲＴを介して終端電圧源１４２に結合される。この終端電圧源１４２は、ＶＤＤ／２の中間電圧を供給する。
【００３６】
この図１４に示す半導体回路装置の構成においては、ＭＯＳトランジスタＱ１ｂがオン状態のときには、このＭＯＳトランジスタＱ１ｂ、抵抗素子ＲＳおよび終端抵抗ＲＴを介して終端電圧源１４２に電流が流れる。したがって、データＤＱのＨレベルの電圧レベルＶ（ＤＱＨ）は、次式で表わされる。
【００３７】
Ｖ（ＤＱＨ）＝ＶＤＤ・ＲＴ／２・（ＯＮ（Ｑ１ｂ）＋ＲＳ＋ＲＴ）＋ＶＤＤ／２
ここで、ＯＮ（Ｑ１ｂ）は、ＭＯＳトランジスタＱ１ｂのチャネル抵抗（オン抵抗）を示す。
【００３８】
一方、ＭＯＳトランジスタＱ２ｂのオン状態時においては、終端電圧源１４２から抵抗素子ＲＴ、抵抗素子ＲＳおよびＭＯＳトランジスタＱ２ｂを介して接地ノードへ電流が流れる。したがって、この場合、データＤＱのＬレベルの電圧レベルＶ（ＤＱＬ）は、次式で表わされる。
【００３９】
Ｖ（ＤＱＬ）＝ＶＤＤ・（ＯＮ（Ｑ２ｂ）＋ＲＳ）／２（ＯＮ（Ｑ２ｂ）＋ＲＳ＋ＲＴ）
ここで、ＯＮ（Ｑ２ｂ）は、ＭＯＳトランジスタＱ２ｂのチャネル抵抗（オン抵抗）を示す。
【００４０】
この図１４に示す構成のように終端抵抗ＲＴを利用する場合においても、出力データＤＱの振幅を電源電圧ＶＤＤよりも小さくするためには、抵抗素子ＲＳおよびＲＴの抵抗値は、ＭＯＳトランジスタＱ１ｂおよびＱ２ｂのオン抵抗と同程度の抵抗値とする必要がある。したがって、この終端抵抗ＲＴを介して比較的大きな電流が流れる。
【００４１】
また、製造工程におけるプロセスパラメータのばらつき、動作温度、および電源電圧の変動などにより、終端抵抗それらのＭＯＳトランジスタＱ１ｂおよびＱ２ｂのチャネル抵抗が抵抗素子ＲＴおよびＲＳの抵抗値の変動に較べて大きく変動した場合、以下に説明するように、出力データＤＱの振幅が大きく変化する。
【００４２】
すなわち、ＭＯＳトランジスタのオン抵抗の製造パラメータのバラツキに起因する変動幅は、±１０ないし２０％程度である。また、ＭＯＳトランジスタの動作温度の変化に対する変動幅は、１００度Ｃの温度変化に対しおよそ±８ないし１６％の変動幅を有する。また、電源電圧の変動に対しても、ＭＯＳトランジスタのオン抵抗の変動幅は、電源電圧の±１０％の変動に対しておよそ±１０％ないし１５％程度である。これらの変動要因をずべて加味すると、ＭＯＳトランジスタのオン抵抗は、およそ±２８％ないし５１％の範囲で変動する。
【００４３】
上式から、出力データＤＱの振幅Ｖ(ＤＱＨ)−Ｖ(ＤＱＬ)は次式で与えられる：
Ｖ(ＤＱＨ)−Ｖ(ＤＱＬ)
＝ＶＤＤ・ＲＴ／(ＯＮ(Ｑ２ｂ)＋ＲＴ＋ＲＳ)．
ここで、ＭＯＳトランジスタＱ１ｂおよびＱ２ｂのオン抵抗は同じとしている。従って、ＭＯＳトランジスタのオン抵抗が変動した場合、出力データの振幅も変動する。従って、上述のような変動要因によりＭＯＳトランジスタのオン抵抗が変動し、出力データの振幅が大きくなった場合には、高速でデータを転送することができなくなり、また消費電流も増大するという問題が生じる。
【００４４】
また、この半導体回路装置１３０が、たとえば半導体記憶装置であり、このデータＤＱとしてたとえば６４ビットのデータを出力する場合、終端電圧源１４２は、これらの６４ビットのデータに共通に、終端電圧ＶＤＤ／２を伝達する必要がある。この場合、たとえば６４ビットのデータが同一方向に変化した場合、数百ｍＡの電流が消費されるため、これらの電流消費時においても安定にその終端電圧ＶＤＤ／２の電圧レベルを維持することが要求され、この終端電圧源に１４２対する要求がかなり厳しいものとなる。
【００４５】
特に、終端電圧源を単純な分圧回路で構成した場合、この終端電圧源の貫通電流は大きくなるため、低消費電力のシステムには適さない。小占有面積でかつ低消費電力でかつ大きな電流供給能力を有する終端電圧源を作製するのは困難であるという問題が生じる。
【００４６】
したがって、従来の半導体回路装置の出力回路の構成では、高速でかつ安定に低消費電力で小振幅の出力信号／データを転送することができないという問題があった。
【００４７】
それゆえ、この発明の目的は、小振幅の出力信号／データを正確かつ安定に生成することのできる半導体回路装置を提供することである。
【００４８】
この発明の他の目的は、電源端子の増設を伴うことなく所望の振幅を有する出力信号を正確に生成することのできる半導体回路装置を提供することである。
【００４９】
【課題を解決するための手段】
この発明の第１の観点に係る半導体回路装置は、第１の電源ノードと出力ノードとの間に結合される第１の出力トランジスタと、第１の出力制御信号に応答して活性化され、出力ノードの電圧を第１の基準電圧と比較し、該比較結果に従って第１の出力トランジスタを介して流れる電流量を制御する第１の出力制御回路を備える。
【００５１】
第１の電源ノードと出力ノードとの間に結合される第２の出力トランジスタと、第１の出力制御信号に応答して活性化され、第１の基準電圧と異なる電圧レベルの第２の基準電圧と出力ノードの電圧とを比較し、該比較結果に従って第２の出力トランジスタを介して流れる電流を制御する第２の出力制御回路がさらに設けられる。
【００５２】
好ましくは、第２の出力トランジスタは、第１の出力トランジスタと、同一制御電極電圧条件下における電流駆動能力が異なる。
【００５３】
好ましくは、第２の出力制御回路は、出力ノードの電圧と第２の基準電圧とを差動増幅し、その出力信号を第２の出力トランジスタの制御電極ノードへ印加する差動増幅回路を備える。
【００５４】
この発明の第２の観点に係る半導体回路装置は、第１の電源ノードと出力ノードとの間に結合される第１の出力トランジスタと、第１の出力制御信号に応答して活性化され、出力ノードの電圧を第１の基準電圧と比較し、該比較結果に従って第１の出力トランジスタを介して流れる電流量を制御する第１の出力制御回路を備える。さらに、第２の電源ノードと出力ノードの間に結合される第２の出力トランジスタと、第２の出力制御信号に応答して活性化され、出力ノードの電圧を第２の基準電圧と比較し、該比較結果に従って第２の出力トランジスタの駆動電流量を制御する第２の出力制御回路が設けられる。
【００５５】
好ましくは、第２の基準電圧と第１の基準電圧の電圧レベルとは、互いに個別に設定される。
【００５６】
また、好ましくは、第２の出力制御回路は、出力ノードの電圧と第２の基準電圧とを差動増幅し、その出力信号を第２の出力トランジスタの制御電極ノードへ印加する差動増幅回路で構成される。
【００５７】
好ましくは、さらに、第２の電源ノードと出力ノードの間に結合される第３の出力トランジスタと、第２の出力制御信号に応答して活性化され、出力ノードの電圧を第２の基準電圧と異なる電圧レベルの第３の基準電圧と比較し、該比較結果に従って第３の出力トランジスタの駆動電流量を制御する第３の出力制御回路が設けられる。
【００５８】
好ましくは、第２の出力トランジスタと第３の出力トランジスタとは、サイズが異なる。
【００５９】
好ましくは、第３の出力制御回路は、出力ノードの電圧と第３の基準電圧とを差動増幅し、その出力信号を第３の出力トランジスタの制御電極ノードへ与える差動増幅回路を備える。
【００６０】
この発明の第３の観点に係る半導体回路装置は、第１の電源ノードと出力ノードとの間に並列に接続される複数のプルアップトランジスタと、これら複数のプルアップトランジスタに対応してかつ各々が互いに電圧レベルの異なる複数のプルアップ基準電圧を生成する第１の基準電圧発生回路と、複数のプルアップトランジスタに対応して配置され、第１の出力制御信号に応答して活性化され、第１の基準電圧発生回路からの対応のプルアップ基準電圧と出力ノードの電圧とを比較し、該比較結果に従って対応のプルアップトランジスタの制御電極電位を調整する複数のプルアップ制御回路と、第２の電源ノードと出力ノードとの間に並列に接続される複数のプルダウントランジスタと、これら複数のプルダウントランジスタに対応しかつ互いに電圧レベルの異なる複数のプルダウン基準電圧を生成する第２の基準電圧発生回路と、これら複数のプルダウントランジスタに対応して配置され、第２の出力制御信号に応答して活性化され、各々が対応のプルダウン基準電圧と出力ノードの電圧とを比較し、該比較結果に従って対応プルダウントランジスタの制御電極電位を制御する複数のプルダウン制御回路を備える。
【００６１】
好ましくは、複数のプルアップトランジスタの同一制御電極電圧条件下における電流駆動力は互いに異なる。
【００６２】
好ましくは、複数のプルダウントランジスタの同一制御電極電圧条件下での電流駆動力は互いに異なる。
【００６３】
また、好ましくは、第１の基準電圧発生回路と第２の基準電圧発生回路は、互いに独立に、複数のプルアップ基準電圧および複数のプルダウン基準電圧の電圧レベルを設定する。
【００６４】
また、好ましくは、複数のプルアップ制御回路および複数のプルダウン制御回路の各々は、差動増幅回路で構成される。
【００６５】
出力ノードの電圧と基準電圧とを比較し、その比較結果に従って出力トランジスタを制御することにより、この出力ノードの電圧レベルを、基準電圧レベルに応じた電圧レベルに設定することができる。この基準電圧を、電源電圧と異なる電圧レベルに設定することにより、外部のシステム負荷の変動およびトランジスタパラメータの変動にかかわらず、安定に所望の電圧レベルに振幅制限された信号を生成することができる。
【００６６】
特に、この基準電圧生成回路にトリミング機能を持たせることにより、基準電圧のレベルを微調整することができ、製造パラメータの変動の影響を受けることなく確実に、所望の電圧レベルに振幅制限された信号を生成することができる。
【００６７】
【発明の実施の形態】
［実施の形態１］
図１は、この発明の実施の形態１に従う半導体回路装置の出力部の構成を示す図である。図１においては、図９に示す出力駆動制御回路１００からの出力制御信号ＤＱＨおよびＤＱＬに従ってデータ出力ノードＮＤ０が駆動される。以下の説明においては、データＤＱを出力するデータ出力部の動作について説明する。しかしながら、この出力回路は、通常の制御信号などを出力する回路であってもよい。
【００６８】
図１において、データ出力回路は、出力制御信号ＤＱＨの活性化時活性化され、出力ノードＮＤ０の電圧と基準電圧ＶＨｓｅｔとを比較する比較回路２と、出力制御信号ＤＱＬの活性化時活性化され、基準電圧ＶＬｓｅｔと出力ノードＮＤ０の電圧を比較する比較回路３と、比較回路２および３の出力信号ＶＧ１およびＶＧ２に従って出力ノードＮＤ０を駆動する出力バッファ回路１を含む。
【００６９】
出力バッファ回路１は、電源ノードと出力ノードＮＤ０の間に接続されかつそのゲートに比較回路２の出力信号ＶＧ１を受けるＰチャネルＭＯＳトランジスタＱ１と、出力ノードと接地ノードの間に接続されかつそのゲートに比較回路の出力信号ＶＧ２を受けるＮチャネルＭＯＳトランジスタＱ２を含む。
【００７０】
比較回路２は、活性化時基準電圧ＶＨｓｅｔと出力ノードＮＤ０の電圧を比較し、その比較結果に従って駆動制御信号ＶＧ１を生成する差動増幅回路４と、出力制御信号ＤＱＨの活性化時差動増幅回路４を活性化するＮチャネル型ＭＯＳトランジスタＱ１５と、出力制御信号の非活性化時、出力駆動制御信号ＶＧ１を電源電圧ＶＤＤレベルに保持するＰチャネルＭＯＳトランジスタＱ１６を含む。
【００７１】
差動増幅回路４は、電源ノードとノードＮＤ１の間に接続されかつそのゲートがノードＮＤ２に接続されるＰチャネルＭＯＳトランジスタＱ１１と、電源ノードとノードＮＤ２の間に接続されかつそのゲートがノードＮＤ２に接続されるＰチャネルＭＯＳトランジスタＱ１２と、ノードＮＤ１とノードＮＤ３の間に接続されかつそのゲートに基準電圧ＶＨｓｅｔを受けるＮチャネルＭＯＳトランジスタＱ１３と、ノードＮＤ２とノードＮＤ３の間に接続されかつそのゲートが出力ノードＮＤ０に接続されるＮチャネル型ＭＯＳトランジスタＱ１４を含む。
【００７２】
ＭＯＳトランジスタＱ１５はノードＮＤ３と接地ノードとの間に接続されかつそのゲートに出力制御信号ＤＱＨを受ける。ＭＯＳトランジスタＱ６は電源ノードとノードＮＤ１の間に接続されかつそのゲートに出力制御信号ＤＱＨを受ける。ＭＯＳトランジスタＱ１１、Ｑ１２およびＱ１６のバックゲートは、電源ノードに接続される。
【００７３】
この比較回路２の構成においては、出力制御信号ＤＱＨがＬレベルの非活性状態のときには、ＭＯＳトランジスタＱ１５がオフ状態、ＭＯＳトランジスタＱ１６がオン状態になる。差動増幅回路４においては動作電流が流れる経路が遮断され、差動増幅回路４は非活性状態を維持する。したがって、ノードＮＤ１は、ＭＯＳトランジスタＱ１６により電源電圧ＶＤＤレベルに保持される。この状態においては、出力駆動制御信号ＶＧ１は電源電圧ＶＤＤレベルであり、出力バッファ回路１においてＭＯＳトランジスタＱ１がオフ状態を維持する。
【００７４】
出力制御信号ＤＱＨがＨレベルの時には、ＭＯＳトランジスタＱ１５がオン状態、ＭＯＳトランジスタＱ１６がオフ状態となる。したがって、この差動増幅回路４に対する動作電流が流れる経路が形成され、差動増幅回路４が差動増幅動作を実行する。
【００７５】
この差動増幅回路４においては、ＭＯＳトランジスタＱ１１およびＱ１２がカレントミラー回路を構成し、ＭＯＳトランジスタＱ１２を介して流れる電流のミラー電流が、ＭＯＳトランジスタＱ１１を介して流れる。ＭＯＳトランジスタＱ１３およびＱ１４は差動段を構成し、基準電圧ＶＨｓｅｔと出力ノードＮＤ０の電圧を差動増幅する。
【００７６】
基準電圧ＶＨｓｅｔが、出力ノードＮＤ０の電圧レベルよりも低い場合には、ＭＯＳトランジスタＱ１４のコンダクタンスがＭＯＳトランジスタＱ１３のコンダクタンスよりも大きくなり、ＭＯＳトランジスタＱ１２およびＱ１４を介して大きな電流が流れる。一方、ＭＯＳトランジスタＱ１１からのミラー電流は、このＭＯＳトランジスタＱ１３によりすべてを放電することができず、ノードＮＤ１からの出力駆動制御信号ＶＧ１の電圧レベルが、Ｈレベル（電源電圧ＶＤＤレベル）に上昇し、出力バッファ回路１内のＭＯＳトランジスタＱ１がオフ状態となる。
【００７７】
一方、出力ノードＮＤ０の電圧が、基準電圧ＶＨｓｅｔよりも低い場合には、ＭＯＳトランジスタＱ１３のコンダクタンスがＭＯＳトランジスタＱ１４のコンダクタンスよりも大きくなり、ＭＯＳトランジスタＱ１３は、ＭＯＳトランジスタＱ１１から供給されるミラー電流をすべて放電することができ、ノードＮＤ１からの出力駆動制御信号ＶＧ１は、ローレベルとなり、ＭＯＳトランジスタＱ１は、出力ノードＮＤ０へ電流を供給する。
【００７８】
したがって、この出力ノードＮＤ０からのデータＤＱのＨレベルは、この基準電圧ＶＨｓｅｔの電圧レベルに設定されることになる。
【００７９】
比較回路３は、活性化時基準電圧ＶＬｓｅｔと出力ノードＮＤ０の電圧とを差動増幅する差動増幅回路５と、出力制御信号ＤＱＬを受けるインバータ６を介して与えられる補の出力制御信号／ＤＱＬがＬレベルのとき導通し、差動増幅回路５に対し動作電流を供給するＰチャネルＭＯＳトランジスタＱ２５と、補の出力制御信号／ＤＱＬがＨレベルのとき導通し、この差動増幅回路５からの出力駆動制御信号ＶＧ２を接地電圧レベルに保持するＮチャネルＭＯＳトランジスタＱ２６を含む。
【００８０】
差動増幅回路５は、内部動作電源ノードＮＤ４とノードＮＤ５の間に接続されかつそのゲートに基準電圧ＶＬｓｅｔを受けるＰチャネルＭＯＳトランジスタＱ２３と、ノードＮＤ４とノードＮＤ６の間に接続されかつそのゲートが出力ノードＮＤ０に接続されるＰチャネルＭＯＳトランジスタＱ２４と、ノードＮＤ５と接地ノードとの間に接続されかつそのゲートがノードＮＤ６に接続されるＮチャネルＭＯＳトランジスタＱ２１と、ノードＮＤ６と接地ノードの間に接続されかつそのゲートがノードＮＤ６に接続されるＮチャネルＭＯＳトランジスタＱ２２を含む。
【００８１】
ＭＯＳトランジスタＱ２５は、導通時この差動増幅回路５の内部動作電源ノードＮＤ４へ電源電圧ＶＤＤを伝達する。
【００８２】
この差動増幅回路５の構成においては、ＭＯＳトランジスタＱ２１およびＱ２２がカレントミラー回路を構成し、ＭＯＳトランジスタＱ２２を介して流れる電流のミラー電流が、ＭＯＳトランジスタＱ２１を介して流れる。
【００８３】
ＭＯＳトランジスタＱ２３およびＱ２４は、基準電圧ＶＬｓｅｔと出力ノードＮＤ０の電圧を差動増幅する差動段を構成する。これらのＭＯＳトランジスタＱ２３およびＱ２４のバックゲートが、電源電圧ＶＤＤを受けるように接続されるのは、この差動増幅回路５が非活性状態のとき、基板領域がフローティング状態となり基板電位が不安定となるのを防止し、またＭＯＳトランジスタＱ２５、Ｑ２３、およびＱ２４を同一ウェル（基板領域）内に形成して回路占有面積を低減するためである。
【００８４】
この比較回路３において、出力制御信号ＤＱＬがＬレベルのときには、補の出力制御信号／ＤＱＬがＨレベルであり、ＭＯＳトランジスタＱ２５がオフ状態、ＭＯＳトランジスタＱ２６がオン状態となる。したがって、差動増幅回路５は非活性状態を維持し、ノードＮＤ５からの出力駆動制御信号ＶＧ２は、接地電圧レベルとなり、出力バッファ回路１のＭＯＳトランジスタＱ２は、オフ状態を維持する。
【００８５】
この比較回路３の非活性状態においては、ＭＯＳトランジスタＱ２５がオフ状態であり、差動増幅回路５へは、動作電流が供給されないため、ノードＮＤ４は、接地電圧レベルに放電される。
【００８６】
出力制御信号ＤＱＬがＨレベルとなると、補の出力制御信号／ＤＱＬがＬレベルとなり、ＭＯＳトランジスタＱ２５がオン状態、ＭＯＳトランジスタＱ２６がオフ状態となる。差動増幅回路５に対し、ＭＯＳトランジスタＱ２５を介して動作電流が供給されて、この差動増幅回路５が差動増幅動作を行ない、出力ノードＮＢ０の電圧と基準電圧ＶＬｓｅｔの電圧差に応じた出力駆動制御信号ＶＧ２を生成する。
【００８７】
出力ノードＮＤ０の電圧が、基準電圧ＶＬｓｅｔよりも高い場合には、ＭＯＳトランジスタＱ２３のコンダクタンスがＭＯＳトランジスタＱ２４のコンダクタンスよりも大きくなり、このＭＯＳトランジスタＱ２４を介して流れる電流量よりも大きな電流量が、ＭＯＳトランジスタＱ２３を介して流れる。ＭＯＳトランジスタＱ２２は、このＭＯＳトランジスタＱ２４から供給される電流を接地ノードへ放電し、ＭＯＳトランジスタＱ２１は、このＭＯＳトランジスタＱ２２を流れる電流のミラー電流を駆動する。したがって、この状態において、ＭＯＳトランジスタＱ２３に対して供給される電流量は、ＭＯＳトランジスタＱ２１を介して流れるミラー電流よりも多くなり、ノードＮＤ５の電圧レベルが上昇し、出力駆動制御信号ＶＧ２の電圧レベルが上昇し、ＭＯＳトランジスタＱ２がオン状態となる。
【００８８】
逆に、この出力ノードＮＤ０の電圧が、基準電圧ＶＬｓｅｔよりも低くなると、ＭＯＳトランジスタＱ２４のコンダクタンスが、ＭＯＳトランジスタＱ２３のコンダクタンスよりも大きくなり、ＭＯＳトランジスタＱ２４を介して流れる電流量が、ＭＯＳトランジスタＱ２３を介して流れる電流量よりも大きくなる。この状態においては、ノードＮＤ５からの出力駆動制御信号ＶＧ２は接地電圧レベルとなり、出力バッファ回路１においてＭＯＳトランジスタＱ２はオフ状態となる。
【００８９】
したがって、この出力ノードＮＤ０からの出力電圧ＤＱのＬレベルは、基準電圧ＶＬｓｅｔの電圧レベルとなる。
【００９０】
基準電圧ＶＨｓｅｔを電源電圧ＶＤＤよりも低くし、また基準電圧ＶＬｓｅｔを接地電圧よりも高い電圧レベルにそれぞれ個々に設定することにより、電源電圧ＶＤＤおよび接地電圧ＧＮＤを動作電源電圧として出力回路を駆動する構成において、出力データＤＱの振幅を基準電圧により決定することができ、電源電圧ＶＤＤよりも小さい小振幅の信号を生成することができる。これらの基準電圧ＶＨｓｅｔおよびＶＬｓｅｔの電圧レベルにより、出力データＤＱの振幅を所望の値に設定することができる。また、電源電圧ＶＤＤを利用するだけであり、振幅制限のための別の電源端子を設ける必要もない。
【００９１】
図２は、図１に示す出力回路の動作を示す信号波形図である。図２に示すように、出力回路に対し動作電源電圧として、電源電圧ＶＤＤおよび接地電圧ＧＮＤを与えても、比較回路２および３により、出力データＤＱのＨレベルは、基準電圧ＶＨｓｅｔの電圧レベルに制限され、また、データＤＱのＬレベルは、基準電圧ＶＬｓｅｔの電圧レベルに制御される。したがって、高速動作時においても、出力データＤＱは、電圧ＶＨｓｅｔおよびＶＬｓｅｔに振幅制限され、波形歪みを生じることなく、高速で伝達される。
【００９２】
また、出力データパターンが偏る場合においても、この出力データＤＱのＨレベルおよびＬレベルが、それぞれ基準電圧ＶＨｓｅｔおよびＶＬｓｅｔに設定され、電源電圧ＶＤＤまたは接地電圧ＧＮＤレベルまで、この出力データＤＱは駆動されることがない。したがって、出力データＤＱの電位の偏りは生じず、正確に、出力データＤＱを高速で伝達することができる。
【００９３】
また、この図１に示す比較回路２および３を用いて振幅制限を行なうことにより、ＣＭＯＳレベルの信号を、ＳＳＴＬ（スタブシリーズターミネーテッドトランジスタロジック）またはＣＴＴ（センタータップターミネイテッドインターフェイス）などの小振幅のインターフェイスを有する回路装置へ適合した小振幅信号に変換して伝達することができる。
【００９４】
したがって、入力部において、このような小振幅のインターフェイスのＨ／Ｌレベルの基準電圧を受ける差動増幅回路を入力バッファ回路として利用することにより、小振幅信号を伝達するインターフェイス回路を備えるシステムに対しても、この半導体回路装置を適用することができる。
【００９５】
図３は、図１に示す基準電圧ＶＨｓｅｔおよびＶＬｓｅｔを生成する基準電圧発生回路の構成の一例を示す図である。図３において、基準電圧発生回路は、電源ノードとノードＮＤ７の間に接続されかつそのゲートがノードＮＤ７へ接続されるＰチャネルＭＯＳトランジスタＱ３１と、ノードＮＤ７とノードＮＤ８の間に接続される抵抗素子Ｒ３１と、ノードＮＤ８と接地ノードの間に接続されかつそのゲートがノードＮＤ８に接続されるＮチャネルＭＯＳトランジスタＱ３３と、電源ノードとノードＮＤ９の間に接続されかつそのゲートがノードＮＤ７に接続されるＰチャネルＭＯＳトランジスタＱ３２と、ノードＮＤ９と接地ノードの間に接続される抵抗素子Ｒ３２と、電源ノードとノードＮＤ１１の間に接続される抵抗素子Ｒ３３と、ノードＮＤ１１と接地ノードの間に接続されかつそのゲートがノードＮＤ８に接続されるＮチャネル型ＭＯＳトランジスタＱ３４を含む。
【００９６】
抵抗素子Ｒ３２およびＲ３３は、それらの抵抗値が例えばレーザトリミングにより調整可能である。これらの抵抗素子Ｒ３２の及びＲ３３の構成としては、例えば単位抵抗素子を直列に接続しかつこれらの単位抵抗素子と並列にリンク素子を接続する。このレーザトリミングにおいて、単位抵抗素子と並列に接続されるリンク素子をレーザなどにより選択的に溶断して、抵抗値を調整する。
【００９７】
抵抗素子Ｒ３１の抵抗値は、ＭＯＳトランジスタＱ３１およびＱ３３のチャネル抵抗より十分大きい値に設定される。この条件下においては、ＭＯＳトランジスタＱ３１およびＱ３３はダイオードモードで動作し、そのしきい値電圧の絶対値の電圧降下を生じさせる。したがって、電流Ｉは、次式で表わされる。
【００９８】
Ｉ＝（ＶＤＤ−｜Ｖｔｈｐ｜−Ｖｔｈｎ）／Ｒ３１
ここで、ＶｔｈｐおよびＶｔｈｎは、ＭＯＳトランジスタＱ３１およびＱ３３のそれぞれのしきい値電圧を示す。Ｒ３１は、抵抗素子Ｒ３１の抵抗値を示す。
この電流Ｉは、電源電圧ＶＤＤが一定であれば、一定の電流である。
【００９９】
ＭＯＳトランジスタＱ３１およびＱ３２は、カレントミラー回路を構成しており、両者のサイズが同じ場合には、ＭＯＳトランジスタＱ３２を介して電流Ｉが流れる。可変抵抗素子Ｒ３２の抵抗値をＲ３２とすると、ノードＮＤ９に生成される基準電圧ＶＬｓｅｔは、次式で表わされる。
【０１００】
ＶＬｓｅｔ＝Ｉ・Ｒ３２
また、ＭＯＳトランジスタＱ３３およびＱ３４は、カレントミラー回路を構成しており、これらのＭＯＳトランジスタＱ３３およびＱ３４のサイズが同じ場合には、ＭＯＳトランジスタＱ３４に電流Ｉが流れる。したがって、ノードＮＤ１１に生成される基準電圧ＶＨｓｅｔは、次式で表わされる。
【０１０１】
ＶＨｓｅｔ＝ＶＤＤ−Ｉ・Ｒ３３
抵抗素子Ｒ３２およびＲ３３の抵抗値を個々に調節することにより、基準電圧ＶＬｓｅｔおよびＶＨｓｅｔの電圧レベルを所望の電圧レベルに設定することができる。特に、これらの抵抗素子Ｒ３２およびＲ３３の抵抗値が同じ場合、ＶＬｓｅｔおよびＶＤＤ−ＶＨｓｅｔを同じ電圧レベルに設定することができ、ＶＤＤ／２を中心として同一振幅を有するＨレベルおよびＬレベルのデータを伝達することができる。
【０１０２】
また、抵抗素子Ｒ３２およびＲ３３を、それぞれ、その抵抗値がプログラム可能なレーザトリマブル抵抗素子で構成することにより、製造工程のプロセスパラメータのばらつきなどにより素子特性が、変動した場合においても、これらの基準電圧ＶＬｓｅｔおよびＶＨｓｅｔを所望の電圧レベルに設定することができる。たとえば、プロセスパラメータのばらつきにより、ＭＯＳトランジスタＱ３１およびＱ３３のしきい値電圧が変動し、また抵抗素子Ｒ３１の抵抗値が変動した場合、電流Ｉの電流値が変化する。この場合、抵抗素子Ｒ３２およびＲ３３をレーザトリミングして、その抵抗値を調整することにより、基準電圧ＶＬｓｅｔおよびＶＨｓｅｔをそれぞれ、所望の電圧レベルに設定することができる。
【０１０３】
特に、これらの基準電圧ＶＬｓｅｔおよびＶＨｓｅｔは、それぞれ別々の経路を用いて発生しており、抵抗素子Ｒ３２およびＲ３３により、個々に基準電圧ＶＬｓｅｔおよびＶＨｓｅｔの電圧レベルを調整することができ、所望の振幅の信号を高精度で実現することができる。
【０１０４】
また、これらの基準電圧ＶＬｓｅｔおよびＶＨｓｅｔは、それぞれ、図１に示す差動増幅回路５および４へ与えられ、ＭＯＳトランジスタのゲートへ与えられる。したがって、これらの基準電圧ＶＬｓｅｔおよびＶＨｓｅｔは、図１に示すＭＯＳトランジスタＱ２３およびＱ１３のゲート容量を充電するだけでよく大きな電流駆動力は要求されないため、電流Ｉの電流値をμＡ程度にまで小さくすることができる。したがって、この基準電圧発生回路の消費電流を十分に小さくすることができる。
【０１０５】
なお、図３に示す基準電圧発生回路の生成する電流Ｉは電源電圧ＶＤＤに依存している。回路構成を簡略化して回路レイアウト面積を低減する。しかしながら、電源電圧に依存しない電流を生成する基準電流発生回路が用いられてもよい。
【０１０６】
また差動増幅回路４および５は、上述のようにアナログ的にその出力信号を変化させる回路であってもよく、また、それらの出力信号をＨレベルとＬレベルとの２値でデジタル的に変化させる回路であってもよい。
【０１０７】
以上のように、この発明の実施の形態１に従えば、出力制御信号の活性化時出力ノードの電圧と基準電圧とを比較し、その比較結果に従って出力トランジスタを制御しており、この出力ノードの信号／データの振幅を、基準電圧レベルに制限することができ、電流制限用の電源端子を新たに設けることなく高精度で所望の振幅を有する小振幅信号を低消費電力で生成することのできる出力回路を実現することができる。
【０１０８】
［実施の形態２］
図４は、この発明の実施の形態２に従う半導体回路装置の構成を示す図である。図４において、半導体回路装置は、出力制御信号ＤＱＨの活性化時活性化され、基準電圧ＶＨｓｅｔ１と出力ノードＮＤ１１の電圧を比較し、その比較結果に従って出力駆動制御信号ＶＧ１を生成する比較回路１１と、出力制御信号ＤＱＨの活性化時活性化され、基準電圧ＶＨｓｅｔ２と出力ノードＮＤ１１の電圧レベルを比較し、その比較結果に従って出力駆動制御信号ＶＧ３を生成する比較回路１２と、出力制御信号ＤＱＬの活性化時活性化され、出力ノードＮＤ１１の電圧と基準電圧ＶＬｓｅｔ１とを比較し、その比較結果に従って出力駆動制御信号ＶＧ２を生成する比較回路１３と、出力制御信号ＤＱＬの活性化時活性化され、出力ノードＮＤ１１の電圧と基準電圧ＶＬｓｅｔ２とを比較し、この比較結果に従って出力駆動制御性信号ＶＧ４を生成する比較回路１４と、出力駆動制御信号ＶＧ１−ＶＧ４に従って出力ノードＮＤ１１を駆動して出力データＤＱを生成する出力バッファ回路１０を含む。
【０１０９】
基準電圧ＶＨｓｅｔ１は、基準電圧ＶＨｓｅｔ２よりも低い電圧レベルであり、基準電圧ＶＬｓｅｔ１は、基準電圧ＶＬｓｅｔ２よりも高い電圧レベルである。
【０１１０】
出力バッファ回路１０は、電源ノードと出力ノードＮＤ１１の間に接続されかつそのゲートに出力駆動制御信号ＶＧ１を受けるＰチャネルＭＯＳトランジスタＱ４１と、電源ノードと出力ノードＮＤ１１の間に接続されかつそのゲートに出力駆動制御信号ＶＧ３を受けるＰチャネルＭＯＳトランジスタＱ４３と、出力ノードＮＤ１１と接地ノードの間に接続されかつそのゲートに出力駆動制御信号ＶＧ２を受けるＮチャネルＭＯＳトランジスタＱ４２と、出力ノードＮＤ１１と接地ノードの間に接続されかつそのゲートに出力駆動制御信号ＶＧ４を受けるＮチャネルＭＯＳトランジスタＱ４４を含む。
【０１１１】
ＭＯＳトランジスタＱ４１のサイズ（チャネル幅とチャネル長の比Ｗ／Ｌ）は、ＭＯＳトランジスタＱ４３のサイズよりも大きくされ、またＭＯＳトランジスタＱ４２のサイズも、ＭＯＳトランジスタＱ４４のサイズよりも大きくされる。従って、ＭＯＳトランジスタＱ４１およびＱ４２は、それぞれ、ＭＯＳトランジスタＱ４３およびＱ４４よりも、同一ゲート／ソース電圧の条件下において、大きな電流供給能力を有する。
【０１１２】
この出力バッファ回路１０は、出力駆動制御信号ＶＧ１およびＶＧ３に従って２段階で出力ノードＮＤ１１をプルアップし、また出力駆動制御信号ＶＧ２およびＶＧ４に従って２段階で出力ノードＮＤ１１をプルダウンする。
【０１１３】
比較回路１１は、電源ノードに結合され、カレントミラー回路を構成するＰチャネルＭＯＳトランジスタＱ４１１およびＱ４１２と、これらのＭＯＳトランジスタＱ４１１およびＱ４１２から電流を供給されて基準電圧ＶＨｓｅｔ１と出力ノードＮＤ１１の電圧を比較する差動段を構成するＮチャネルＭＯＳトランジスタＱ４１３およびＱ４１４と、出力制御信号ＤＱＨの活性化時導通し、ＭＯＳトランジスタＱ４１１、Ｑ４１２、Ｑ４１３、およびＱ４１４で構成される差動増幅回路の動作電流が流れる経路を形成するＮチャネルＭＯＳトランジスタＱ４１５と、出力制御信号ＤＱＨの非活性化時導通し、出力駆動制御信号ＶＧ１を電源電圧ＶＤＤレベルに保持するＰチャネルＭＯＳトランジスタＱ４１６を含む。ＭＯＳトランジスタＱ４１１およびＱ４１３の接続ノードに、出力駆動制御信号ＶＧ１が発生する。
【０１１４】
比較回路１２は、カレントミラー回路を構成するＰチャネルＭＯＳトランジスタＱ４３１およびＱ４３２と、基準電圧ＶＨｓｅｔ２と出力ノードＮＤ１１の電圧を比較する差動段を構成するＮチャネルＭＯＳトランジスタＱ４３３およびＱ４３４と、出力制御信号ＤＱＨの活性化時導通し、ＭＯＳトランジスタＱ４３１、Ｑ４３２、Ｑ４３３およびＱ４３４に動作電流が流れる経路を形成するＮチャネルＭＯＳトランジスタＱ４３５と、出力制御信号ＤＱＨの非活性化時導通し、出力駆動制御信号ＶＧ３を電源電圧ＶＤＤレベルに保持するＰチャネルＭＯＳトランジスタＱ４３６を含む。
【０１１５】
ＭＯＳトランジスタＱ４３１−Ｑ４３４により、差動増幅回路が構成され、ＭＯＳトランジスタＱ４３５は、導通時、この差動増幅回路の電流源トランジスタとして機能する。出力駆動制御信号ＶＧ３は、ＭＯＳトランジスタＱ４３１およびＱ４３３の接続ノードから取出される。
【０１１６】
比較回路１３は、基準電圧ＶＬｓｅｔ１と出力ノードＮＤ１１の電圧を比較する差動段を構成するＰチャネルＭＯＳトランジスタＱ４２３およびＱ４２４と、これらのＭＯＳトランジスタＱ４２３およびＱ４２４に、同じ大きさの電流を流すカレントミラー回路を構成するＮチャネル型ＭＯＳトランジスタＱ４２１およびＱ４２２と、出力制御信号ＤＱＬを受けるインバータ６から出力される補の出力制御信号／ＤＱＬの活性化時導通し、ＭＯＳトランジスタＱ４２３およびＱ４２４へ電源電圧ＶＤＤを供給するＰチャネルＭＯＳトランジスタＱ４２５と、補の出力制御信号／ＤＱＬの非活性化時導通し、出力制御信号ＶＧ２を接地電圧レベルに保持するＮチャネル型ＭＯＳトランジスタＱ４２６を含む。
【０１１７】
ＭＯＳトランジスタＱ４２３およびＱ４２１の間の接続ノードに、出力駆動制御信号ＶＧ２が発生する。ＭＯＳトランジスタＱ４２１−Ｑ４２４により差動増幅回路が構成され、ＭＯＳトランジスタＱ４２５が、導通時、この差動増幅回路の電流源トランジスタとして機能する。
【０１１８】
ＭＯＳトランジスタＱ４２２がカレントミラー回路のマスタ段を構成する。ＭＯＳトランジスタＱ４２３およびＱ４２４のバックゲートが電源ノードに結合される。
【０１１９】
比較回路１４は、接地ノードに結合されて、カレントミラー回路を構成するＮチャネルＭＯＳトランジスタＱ４４１およびＱ４４２と、これらのＭＯＳトランジスタＱ４４１およびＱ４４２により電流を駆動され、基準電圧ＶＬｓｅｔ２および出力ノードＮＤ１１の電圧を比較する差動段を構成するＰチャネルＭＯＳトランジスタＱ４４３およびＱ４４４と、補の出力制御信号／ＤＱＬの活性化時導通し、これらのＭＯＳトランジスタＱ４４３およびＱ４４４へ電源電圧ＶＤＤを伝達するＰチャネルＭＯＳトランジスタＱ４４５と、補の出力制御信号／ＤＱＬの非活性化時導通し、出力駆動制御信号ＶＧ４を接地電圧レベルに保持するＮチャネルＭＯＳトランジスタＱ４４６を含む。出力駆動制御信号ＶＧ４は、ＭＯＳトランジスタＱ４４３およびＱ４４１の接続ノードに発生する。
【０１２０】
ＭＯＳトランジスタＱ４４２が、カレントミラー回路のマスタ段を構成する。ＭＯＳトランジスタＱ４４３およびＱ４４４のバックゲートが電源ノードに接続される。
【０１２１】
比較回路１１および１２は、活性化時、基準電圧ＶＨｓｅｔ１およびＶＨｓｅｔ２よりも出力ノードＮＤ１１の電圧レベルが低い場合には、出力駆動制御信号ＶＧ１およびＶＧ３をローレベルに設定する。一方、出力ノードＮＤ１１の電圧レベルが基準電圧ＶＨｓｅｔ１およびＶＨｓｅｔ２よりも高い場合には、これらの比較回路１１および１２は、出力駆動制御信号ＶＧ１およびＶＧ３をＨレベルに設定する。出力ノードＮＤ１１の電圧が基準電圧ＶＨｓｅｔ１およびＶＨｓｅｔ２の間のときには、出力駆動制御信号ＶＧ１およびＶＧ２は、それぞれＨレベルおよびＬレベルとなる。
【０１２２】
したがって、出力バッファ回路１０において、ＭＯＳトランジスタＱ４１は、出力ノードＮＤ１１を、基準電圧ＶＨｓｅｔ１の電圧レベルにまで駆動し、一方、ＭＯＳトランジスタＱ４３は、出力ノードＮＤ１１を、基準電圧ＶＨｓｅｔ２の電圧レベルにまで駆動する。ＭＯＳトランジスタＱ４１のサイズは、ＭＯＳトランジスタＱ４３のサイズよりも大きいため、高速で、出力データＤＱのプルアップ時、ノードＮＤ１１を基準電圧ＶＨｓｅｔ１の電圧レベルにまで駆動し、その後、ＭＯＳトランジスタＱ４３により、基準電圧ＶＨｓｅｔ２の電圧レベルにまで駆動する。これにより、高速動作時におけるオーバーシュートの発生を防止する。
【０１２３】
比較回路１３は、出力ノードＮＤ１１の電圧が基準電圧ＶＬｓｅｔ１よりも高い場合には、その出力駆動制御信号ＶＧ２をハイレベルに設定し、一方、出力ノードＮＤ１１の電圧が、基準電圧ＶＬｓｅｔ１よりも低い場合には、その出力駆動制御信号ＶＧ２をＬレベルに設定する。
【０１２４】
比較回路１４は、出力ノードＮＤ１１の電圧が、基準電圧ＶＬｓｅｔ２よりも高い場合には、出力駆動制御信号ＶＧ４をハイレベルに設定し、一方、出力ノードＮＤ１１の電圧が基準電圧ＶＬｓｅｔ２よりも低い場合には、出力駆動制御信号ＶＧ４をＬレベルに設定する。
【０１２５】
したがって、この出力バッファ回路１０において、出力ノードＮＤ１１のプルダウン時において、ＭＯＳトランジスタＱ４２が出力ノードＮＤ１１を基準電圧ＶＬｓｅｔ１の電圧レベルまで駆動し、またＭＯＳトランジスタＱ４４が、出力ノードＮＤ１１を、基準電圧ＶＬｓｅｔ２の電圧レベルまで駆動する。ＭＯＳトランジスタＱ４２のサイズは、ＭＯＳトランジスタＱ４４のサイズよりも大きく設定されており、出力ノードＮＤ１１のプルダウン時においては、出力ノードＮＤ１１は、高速で基準電圧ＶＬｓｅｔ１の電圧レベルまで駆動され、その後、ＭＯＳトランジスタＱ４４により、緩やかに、基準電圧ＶＬｓｅｔ２の電圧レベルまで駆動される。これにより、高速動作時における出力データＤＱのアンダーシュートの発生を抑制する。
【０１２６】
この半導体回路装置の動作速度がさらに高速化された場合、比較回路および出力ドライブ回路で構成されるフィードバック経路の応答の遅れが生じることが考えられる。このような応答の遅れが生じた場合、図５（Ａ）に示すように、出力データＤＱが、基準電圧ＶＨｓｅｔまたはＶＬｓｅｔを超えた後に、出力ドライブトランジスタがオフ状態となる。高速で、出力ノードがドライブされるため、リンギングが生じ、データが安定化するまでに時間を要し、高速のデータ転送を行なうことができなくなることが考えられる。また、出力データがオーバドライブされた場合、高速転送時において出力データの電位の偏りが生じることが考えられる。
【０１２７】
しかしながら、図４に示すように、出力データＤＱのプルアップ時においては、サイズが大きく応じて電流駆動力の大きなＭＯＳトランジスタＱ４１および電流駆動力の小さなＭＯＳトランジスタＱ４３より出力ノードＮＤ１１を駆動し、この出力ノードＮＤ１１の電圧レベルが、基準電圧ＶＨｓｅｔ１を超えると、電流駆動能力の大きなＭＯＳトランジスタＱ４１をオフ状態として、電流駆動能力の小さなＭＯＳトランジスタＱ４３で緩やかに出力ノードＮＤ１１を基準電圧ＶＨｓｅｔ２の電圧レベルまで駆動する。このような２段階駆動により、オーバーシュートを生じることなく、確実に、出力データＤＱのＨレベルを、基準電圧ＶＨｓｅｔ２の電圧レベルに制限することができる。
【０１２８】
この場合、比較回路１１および出力ドライブトランジスタＱ４１において応答の遅れが生じた場合でも、この出力ノードＮＤ１１の電圧レベルは、基準電圧ＶＨｓｅｔ２の電圧レベルまで上昇しておらず、この出力ノードＮＤ１１の電圧レベルが、基準電圧ＶＨｓｅｔ２の電圧レベルに到達するまでに、比較回路１１の出力する出力駆動制御信号ＶＧ１に従って電流駆動能力の大きなＭＯＳトランジスタＱ４１をオフ状態とすることができる。この後、電流駆動能力の小さなＭＯＳトランジスタＱ４３で、緩やかに、出力ノードＮＤ１１を駆動する。この場合、出力ノードＮＤ１１の電圧変化は緩やかであり、比較回路１２およびＭＯＳトランジスタＱ４３のフィードバック経路における応答の遅れは生じず、確実に、出力データＤＱのハイレベルを、基準電圧ＶＨｓｅｔ２の電圧レベルに設定することができる。
【０１２９】
また、出力データＤＱのプルダウン時においては、サイズが大きく応じて電流駆動能力の大きなＭＯＳトランジスタＱ４２および電流駆動能力の小さなＭＯＳトランジスタＱ４４を用いて出力ノードＮＤ１１を高速で放電し、この出力ノードＮＤ１１の電圧レベルが、基準電圧ＶＬｓｅｔ１に到達したときに、比較回路１３の出力する出力駆動制御信号ＶＧ２に従って電流駆動能力の大きな（サイズの大きな）ＭＯＳトランジスタＱ４２をオフ状態とする。この後、出力ノードＮＤ１１を、電流駆動能力の小さなＭＯＳトランジスタＱ４４で基準電圧ＶＬｓｅｔ２の電圧レベルまで駆動する。
【０１３０】
この出力データＤＱのプルダウン時においても、比較回路１３およびＭＯＳトランジスタＱ４２において高速駆動時に応答の遅れが生じても、その出力ノードＮＤ１１の電圧レベルは、基準電圧ＶＬｓｅｔ２にまで到達しておらず、比較回路１３およびＭＯＳトランジスタＱ４２のフィードバック経路の応答遅れが生じても、この出力ノードＮＤ１１の電圧レベルが、基準電圧ＶＬｓｅｔ２に到達するまでに、出力駆動制御信号ＶＧ２が接地電圧レベルとなり、ＭＯＳトランジスタＱ４２をオフ状態とすることができる。
【０１３１】
この後、電流駆動能力の小さなＭＯＳトランジスタＱ４４を用いて緩やかに、この出力ノードＮＤ１１を基準電圧ＶＬｓｅｔ２の電圧レベルまで駆動する。この基準電圧ＶＬｓｅｔ２への出力ノードＮＤ１１のプルダウン時においては、電圧変化は緩やかであり、応答の遅れは生じず、確実に、このノードＮＤ１１の電圧レベルは基準電圧ＶＬｓｅｔ２に到達したときに、出力駆動制御信号ＶＧ４に従ってＭＯＳトランジスタＱ４４をオフ状態とすることができて出力データＤＱのＬレベルを、基準電圧ＶＬｓｅｔ２の電圧レベルに制限することができる。
【０１３２】
したがって、この出力ノード駆動時において、サイズが大きく電流駆動能力の大きなＭＯＳトランジスタをオン状態として出力ノードＮＤ１１を高速で駆動し、その後、電流駆動能力の小さなＭＯＳトランジスタにより、緩やかに出力ノードを駆動することにより、高速データ転送時においても、この出力ノードＮＤ１１のオーバースイングが生じず、正確に、所望の電圧レベルに振幅制限された出力データを高速で転送することができる。
【０１３３】
なお、比較回路１１−１４は、それらの出力信号を対応の基準電圧と出力ノードの電圧の差に応じてアナログ的に変化させる回路であってもよく、また、対応の基準電圧と出力ノードの電圧の差に従って出力信号をデジタル的に２値駆動する動作をする回路であってもよい。
【０１３４】
図６は、図４に示す複数種類の基準電圧を発生する基準電圧発生回路の構成の一例を示す図である。図６において、基準電圧発生回路は、電源ノードとノードＮＤ２０の間に接続されかつそのゲートがノードＮＤ２０に接続されるＰチャネルＭＯＳトランジスタＱ６１と、ノードＮＤ２０とノードＮＤ２１の間に接続される抵抗素子Ｒ６１と、ノードＮＤ２１と接地ノードの間に接続されかつそのゲートがノードＮＤ２１に接続されるＮチャネルＭＯＳトランジスタＱ６３とを含む。ＭＯＳトランジスタＱ６１およびＱ６３と抵抗素子Ｒ６１は、先の図３に示す構成と同様、定電流回路を構成し、次式で示される電流Ｉを生成する。
【０１３５】
Ｉ＝（ＶＤＤ−｜Ｖｔｈｐ｜−Ｖｔｈｎ）／Ｒ６１
ここで、ＶｔｈｐおよびＶｔｈｎは、それぞれＭＯＳトランジスタＱ６１およびＱ６３のしきい値電圧を示す。Ｒ６１は、抵抗素子Ｒ６１の抵抗値を示す。また、電源電圧ＶＤＤが一定であれば、この電流Ｉは定電流となる。
【０１３６】
基準電圧発生回路は、さらに、電源ノードとノードＮＤ２２の間に接続されかつそのゲートがＮＤ２０に接続されるＰチャネルＭＯＳトランジスタＱ６２と、ノードＮＤ２２と接地ノードの間に直列に接続される抵抗素子Ｒ６２およびＲ６３を含む。ノードＮＤ２２に基準電圧ＶＬｓｅｔ１が発生し、抵抗素子Ｒ６２およびＲ６３の間のノードＮＤ２３に、基準電圧ＶＬｓｅｔ２が発生する。
【０１３７】
基準電圧発生回路は、さらに、電源ノードとノードＮＤ２５の間に直列に接続される抵抗素子Ｒ６４およびＲ６５と、ノードＮＤ２５と接地ノードの間に接続されかつそのゲートがノードＮＤ２１に接続されるＮチャネルＭＯＳトランジスタＱ６４を含む。抵抗素子Ｒ６４およびＲ６５の間のノードＮＤ２４に基準電圧ＶＨｓｅｔ２が発生し、ノードＮＤ２５に、基準電圧ＶＨｓｅｔ１が発生する。
【０１３８】
ＭＯＳトランジスタＱ６２は、ＭＯＳトランジスタＱ６１とカレントミラー回路を構成し、両者が同じサイズであれば、ＭＯＳトランジスタＱ６２には、電流Ｉが流れる。同様、ＭＯＳトランジスタＱ６４は、ＭＯＳトランジスタＱ６３とカレントミラー回路を構成し、このＭＯＳトランジスタＱ６４には、ＭＯＳトランジスタＱ６３を介して流れる電流と同じ大きさの電流Ｉが流れる（両者は同じサイズのため）。したがって、これらの基準電圧ＶＬｓｅｔ１、ＶＬｓｅｔ２、ＶＨｓｅｔ１、およびＶＨｓｅｔ２は、それぞれ次式で表わされる電圧レベルとなる。
【０１３９】
ＶＬｓｅｔ１＝Ｉ・（Ｒ６２＋Ｒ６３）、
ＶＬｓｅｔ２＝Ｉ・Ｒ６３、
ＶＨｓｅｔ１＝ＶＤＤ−Ｉ・（Ｒ６４＋Ｒ６５）、
ＶＨｓｅｔ２＝ＶＤＤ−Ｉ・Ｒ６４
したがって、これらの抵抗素子Ｒ６２−Ｒ６５を、リンク素子などにより、その抵抗値がレーザにより調整可能なレーザトリマブル抵抗素子で構成することにより、製造工程のパラメータのばらつきによる素子パラメータのバラツキに対しても、正確に所望の電圧レベルの基準電圧を生成することができる。
【０１４０】
この図６に示す基準電圧発生回路の構成においても、基準電圧ＶＨｓｅｔ１、ＶＨｓｅｔ２、ＶＬｓｅｔ１およびＶＬｓｅｔ２は、それぞれ比較回路１１、１２、１３および１４の差動段のＭＯＳトランジスタＱ４１３、Ｑ４３３、Ｑ４２３、およびＱ４４３のゲートへ与えられており、それらのゲート容量は小さいため、電流Ｉは、先の実施の形態１の場合と同様数μＡ程度の微小電流であり、生成される基準電圧の数が増大しても、この基準電圧発生回路における消費電流の増大は十分に抑制することができ、プルアップ用およびプルダウン用それぞれに対し複数レベルの基準電圧を安定に生成することができる。
【０１４１】
また、これらのプルアップ用の基準電圧ＶＨｓｅｔ１およびＶＨｓｅｔ２とプルダウン用の基準電圧ＶＬｓｅｔ１およびＶＬｓｅｔ２を別々の経路により生成しているため、これらのプルダウン用の基準電圧ＶＬｓｅｔ１およびＶＬｓｅｔ２とプルアップ用の基準電圧ＶＨｓｅｔ１およびＶＨｓｅｔ２の電圧レベルをそれぞれ互いに独立に調整することができ、しきい値電圧および抵抗値などの素子パラメータの変動時においても、この基準電圧の電圧レベルを個々に最適値に設定することができ、電圧レベルが高精度に設定された小振幅のデータを高速で転送することができる。
【０１４２】
また振幅制限に加えて、出力データの変化速度を変更することができ、出力データのスルーレートを最適化することができる。
【０１４３】
図７は、出力制御信号ＤＱＨおよびＤＱＬを生成する部分の構成の一例を示す図である。図７において、内部データＤを受けるインバータ２０と、出力活性化タイミング信号ＯＥＭと内部データＤを受け、出力制御信号ＤＱＨを生成するＡＮＤ回路２１と、出力活性化タイミング信号ＯＥＭとインバータ２０からの補の内部データ／Ｄを受けて出力制御信号ＤＱＬを生成するＡＮＤ回路２２を含む。
【０１４４】
この図７に示す構成において出力活性化タイミング信号ＯＥＭがＬレベルのときには、出力制御信号ＤＱＨおよびＤＱＬはともにＬレベルである。したがって、この状態においては、先の出力バッファ回路１または１０は、出力ハイインピーダンス状態となる。
【０１４５】
出力活性化タイミング信号ＯＥＭがＨレベルとなると、出力制御信号ＤＱＨおよびＤＱＬが、この内部データＤに従って生成される。
【０１４６】
したがって、この内部データＤを出力活性化タイミング信号ＯＥＭに従って出力するたとえば半導体記憶装置のデータ出力回路において、本実施の形態１または２の出力回路を利用することにより、高速かつ安定に内部読出データを転送することができる。
【０１４７】
内部読出データＤは、相補データＤおよび／Ｄが、内部の、たとえば、プリアンプから並列に転送されてもよい。
【０１４８】
図８は、出力制御信号を発生する部分の他の構成を概略的に示す図である。図８に示す構成においては、クロック信号ＣＬＫに同期して内部データＤを転送する転送回路２３より、出力制御信号ＤＱＨおよびＤＱＬが生成される。すなわち、転送回路２３は、ラッチ回路でたとえば構成されており、クロック信号ＣＬＫの立上がりエッジまたは立下がりエッジに同期して、内部データを転送して相補データＤおよび／Ｄを生成する。これらの相補内部データＤおよび／Ｄを、それぞれ、出力制御信号ＤＱＨおよびＤＱＬとして利用する。
【０１４９】
この図８に示すような転送回路２３により、出力制御信号ＤＱＨおよびＤＱＬが、内部データＤおよび／Ｄに従って生成されるたとえばロジックのような回路装置において、本実施の形態１または２に示す出力回路を利用することにより、高速かつ安定にデータを転送することができる。
【０１５０】
この図８に示す構成においても、転送回路２３へは、相補データＤおよび／Ｄが与えられてもよい。
【０１５１】
したがって、本発明の半導体回路装置を、半導体記憶装置のデータ出力回路および一般のロジック回路のデータ出力回路部分に用いることができる。また、このデータに代えて、制御信号などの２値信号を出力する回路部分に、本発明に従う半導体回路装置が用いられてもよい。
【０１５２】
また、図４に示す半導体回路装置においては、出力ノードのプルアップ／プルダウンにおいては２段階動作が行なわれている。しかしながら、この場合、さらに複数段階にわたって出力ノードがプルアップ／プルダウンされてもよい。この場合、個々の出力ドライブトランジスタのサイズを特に異ならせる必要はなく、複数の出力トランジスタによる出力ノードのプルアップ／プルダウン、また最終的に１つの出力トランジスタによる出力ノードのプルアップ／プルダウンを行なうことができ、出力ノードのオーバースイングを確実に抑制することができる。
【０１５３】
【発明の効果】
以上のように、この発明に従えば、出力ノードの電圧と基準電圧とを比較し、その比較結果に従って出力ドライブトランジスタを制御しており、正確に、追加の電源端子を設けることなく出力信号の振幅を高精度で制限して、小振幅信号を高速でかつ安定に転送することができる。
【０１５４】
すなわち、第１の電源ノードと出力ノードの間に結合される第１の出力トランジスタを流れる電流量を、この出力ノードの電圧を第１の基準電圧との比較結果に従って制御することにより、出力ノードの電圧が基準電圧レベルに到達したときに、この出力トランジスタをオフ状態とすることができ、正確に、出力ノードの電圧を、基準電圧レベルに設定することができ、正確に、所望の電圧レベルに、出力信号の振幅を制限することができる。
【０１５５】
また、この第１の出力トランジスタと並列に第２の出力トランジスタを設け、この第２の出力トランジスタを、第２の基準電圧と出力電圧との比較結果に従って、その流れる電流を制御することにより、高速で、出力ノードのオーバースイングを生じさせることなく所望の電圧レベルまで出力ノードの電圧レベルを駆動することができる。
【０１５６】
また、これらの第１および第２の出力トランジスタの電流駆動能力を異ならせることにより、高速動作時において高速で出力ノードを駆動した後、緩やかに、出力ノードを駆動することができ、応答速度が遅い場合においても、この出力ノードのオーバースイングするのを確実に防止することができる。
【０１５７】
また、この出力ノードの電圧と基準電圧との比較を差動増幅回路を用いて行なうことにより、正確に、この出力ノードと基準電圧との差に応じて出力トランジスタを介して流れる電流量を調整することができる。
【０１５８】
また、第２の電源ノードと出力ノードの間に第２の出力トランジスタを設け、この第２の出力トランジスタを介して流れる電流量を、第２の基準電圧と出力ノードの電圧との比較結果に応じて制御することにより、出力ノードの信号／データのプルアップおよびプルダウン時いずれにおいても、正確に、振幅制限を行なうことができる。
【０１５９】
また、第２の基準電圧と第１の基準電圧との電圧レベルを独立に設定することにより、製造プロセスにおけるパラメータのばらつきが生じても、個々に、基準電圧の電圧レベルを調整することができ、正確に振幅制限電圧レベルを設定することができる。
【０１６０】
また、第２の出力制御回路を差動増幅回路で構成することにより、正確に出力ノードの電圧レベルに応じて第２の出力トランジスタのゲート電位を制御することができ、正確に振幅制限をすることができる。
【０１６１】
また、この第２の出力トランジスタと並列に第３の出力トランジスタを設け、この第３の出力トランジスタを出力ノードの電圧と第３の基準電圧との比較結果において調整することにより、出力ノードのプルアップ／プルダウン時いずれにおいても、高速で出力ノードのオーバースイングを生じさせることなく、振幅制限された信号／データを出力することができる。
【０１６２】
また、この第２および第３の出力トランジスタのサイズを異ならせることにより、高速駆動時においても、高速で出力ノードを駆動しかつその後緩やかに出力ノードを駆動することができ、高速動作時において、この比較回路の応答が遅れる場合においても、出力ノードのオーバースイングを生じさせることなく、正確に振幅制限された信号／データを出力することができる。
【０１６３】
また、比較回路を用いて基準電圧と出力ノードの電圧を比較することにより、正確に出力ノードの電圧と基準電圧との差に応じて出力トランジスタの駆動電流量を調整することができる。
【０１６４】
また、第１の電源ノードと出力ノードの間に並列に複数のプルアップトランジスタを設け、これらのプルアップトランジスタそれぞれに対応して互いに電圧レベルの異なるプルアップ基準電圧を生成し、またこれらのプルアップトランジスタそれぞれに対応してプルアップ制御回路を設け、このプルアップ制御回路により、出力ノードの電圧と対応のプルアップ基準電圧との比較結果に従って対応のプルアップトランジスタの駆動電流量を調整し、かつ出力ノードと第２の電源ノードの間に並列にプルダウントランジスタを設け、これらのプルダウントランジスタそれぞれに対応して互いに電圧レベルの異なるプルダウン基準電圧を生成し、これらのプルダウン基準電圧と出力ノードの電圧をそれぞれ比較し、その比較結果に従って対応のプルダウントランジスタの駆動電流量を調整することにより、プルアップ時およびプルダウン時いずれにおいても高速で出力ノードの電圧のオーバースイングを生じさせることなく、出力ノードの電圧を追加の電源を用いることなく、正確に所望の電圧レベルに振幅制限することができる。
【０１６５】
また、複数のプルアップトランジスタの電流駆動能力をそれぞれ互いに異ならせることにより、確実に、高速で出力ノードをオーバースイングを生じさせることなくプルアップすることができる。
【０１６６】
また、プルダウントランジスタの駆動電流量を異ならせることにより、出力ノードを、高速でオーバースイングを生じさせることなく所望の電圧レベルにまでプルダウンさせることができる。
【０１６７】
また、これらのプルダウン基準電圧およびプルアップ基準電圧をそれぞれ個々に電圧レベルを設定することにより、製造パラメータのバラツキによる素子パラメータの変動時においても、個々に、プルアップ基準電圧レベルおよびプルダウン基準電圧レベルを調整することができ、正確に所望の電圧レベルに振幅制限電圧を設定することができる。
【０１６８】
また、出力ノードの電位変化速度を調整することができ、出力信号／データのスルーレートを最適化することができる。
【０１６９】
また、これらのプルアップ制御回路およびプルダウン制御回路をそれぞれ、差動増幅回路で構成することにより、出力ノードの電圧と対応の基準電圧との差に応じて高速で対応のプルアップ／プルダウントランジスタを駆動することができる。
【図面の簡単な説明】
【図１】 この発明の実施の形態１に従う半導体回路装置の構成を示す図である。
【図２】 図１に示す半導体回路装置の動作を示す信号波形図である。
【図３】 図１に示す基準電圧を発生する回路の構成の一例を示す図である。
【図４】 この発明の実施の形態２に従う半導体回路装置の構成を示す図である。
【図５】 （Ａ）は、高速動作時の応答遅れの出力信号波形を示し、（Ｂ）は、図４に示す出力回路の動作を示す信号波形図である。
【図６】 図４に示す基準電圧を発生する回路の構成の一例を示す図である。
【図７】 図１および図４に示す出力制御信号を発生する部分の構成の一例を示す図である。
【図８】 図１および図４に示す出力制御信号を発生する他の構成を概略的に示す図である。
【図９】 従来の出力回路の構成の一例を示す図である。
【図１０】 図９に示す出力回路において動作周波数が異なると出力信号振幅が変化する様子を示す図である。
【図１１】 図９に示す半導体回路装置の高速動作時の出力信号波形を示す図である。
【図１２】 従来の半導体回路装置の全体の構成の一例を示す図である。
【図１３】 従来の振幅制限機能付き出力回路の構成の一例を示す図である。
【図１４】 従来の振幅制限機能付き出力回路の他の構成を示す図である。
【符号の説明】
１ 出力バッファ回路、２，３ 比較回路、４，５ 差動増幅回路、Ｑ１ ＰチャネルＭＯＳトランジスタ、Ｑ２ ＮチャネルＭＯＳトランジスタ、Ｑ３２−Ｑ３４ ＭＯＳトランジスタ、Ｒ３１−Ｒ３３ 抵抗素子、１０ 出力バッファ回路、１１，１２，１３，１４ 比較回路、Ｑ４１−Ｑ４３ ＭＯＳトランジスタ、Ｑ４１１−Ｑ４１６，Ｑ４３１−Ｑ４３６，Ｑ４４１−Ｑ４４６，Ｑ４２１−Ｑ４２６ ＭＯＳトランジスタ、Ｑ６１−Ｑ６４ ＭＯＳトランジスタ、Ｒ６１−Ｒ６５ 抵抗素子。
【発明の属する技術分野】
この発明は半導体回路装置に関し、特に、安定かつ高速に出力信号を生成するための半導体出力回路装置に関する。
【０００２】
【従来の技術】
半導体記憶装置および半導体論理処理装置などの半導体装置は、バスを介して装置間で信号／データの送受を行なう必要がある。この装置外部に設けられるバスの信号線は負荷が大きいため、高速でこの外部の信号線を駆動して信号／データを転送するために、これらの半導体装置においては、駆動力の大きなトランジスタで構成される出力回路が設けられる。このような出力回路において信号／データを転送する場合には、転送すべき信号／データに応じてバスの信号線をＨレベルまたはＬレベルに駆動する必要がある。
【０００３】
図９は、従来の半導体出力回路の構成の一例を示す図である。図９においては、データＤＱを出力するデータ出力回路の構成が代表的に示される。図９において、半導体出力回路は、内部データに従ってデータ出力制御信号ＤＱＨおよびＤＱＬを生成する出力駆動制御回路１００と、出力制御信号ＤＱＨを反転して補の出力制御信号／ＤＱＨを生成するインバータ１０２と、インバータ１０２の出力信号／ＤＱＨと出力制御信号ＤＱＬとに従って出力ノード１０４ａを駆動する出力バッファ回路１０４を含む。
【０００４】
出力制御信号ＤＱＨおよびＤＱＬは、データ出力タイミング信号と内部データとに従って生成される信号であり、データ出力時、内部出力データがＨレベルのときには、これらの出力制御信号ＤＱＨおよびＤＱＬは、それぞれＨレベルおよびＬレベルに設定される。逆に、データ出力時に、内部出力データがＬレベルのときには、これらの出力制御信号ＤＱＨおよびＤＱＬは、それぞれＬレベルおよびＨレベルに設定される。データ出力以外のときには、この出力駆動制御回路１００は、データ出力タイミング信号に従って、出力制御信号ＤＱＨおよびＤＱＬをともにＬレベルに設定する。
【０００５】
出力バッファ回路１０４は、電源電圧ＶＤＤを受ける電源ノードと出力ノード１０４ａの間に接続されかつそのゲートにインバータ１０２の出力信号／ＤＱＨを受けるＰチャネルＭＯＳトランジスタ（絶縁ゲート型電界効果トランジスタ）Ｑ７１と、出力ノード１０４ａと接地ノードの間に接続されかつそのゲートに出力制御信号ＤＱＬを受けるＮチャネルＭＯＳトランジスタＱ７２を含む。ＰチャネルＭＯＳトランジスタＱ７１のバックゲートは、電源ノードに接続される。
【０００６】
この図９に示す半導体出力回路の構成において、出力制御信号ＤＱＨおよびＤＱＬがともにＬレベルのときには、ＭＯＳトランジスタＱ７１およびＱ７２がともにオフ状態であり、この出力バッファ回路１０４は出力ハイインピーダンス状態となる。
【０００７】
出力制御信号ＤＱＨがＨレベルでありかつ出力制御信号ＤＱＬがＬレベルのときには、インバータ１０２の出力信号／ＤＱＨがＬレベルとなり、出力バッファ回路１０４において、ＭＯＳトランジスタＱ７１がオン状態、ＭＯＳトランジスタＱ７２がオフ状態となる。したがって、出力ノード１０４ａは、ＭＯＳトランジスタＱ７１を介して電源電圧ＶＤＤレベルに駆動される。
【０００８】
出力制御信号ＤＱＨがＬレベルでありかつ出力制御信号ＤＱＬがＨレベルの場合には、出力バッファ回路１０４においてＭＯＳトランジスタＱ７１がオフ状態、ＭＯＳトランジスタＱ７２がオン状態となる。したがって、出力ノード１０４ａは、ＭＯＳトランジスタＱ７２を介して接地電圧レベルに駆動され、出力データＤＱがＬレベルとなる。
【０００９】
したがって、この図９に示すように、ＰチャネルＭＯＳトランジスタＱ７１とＮチャネル型ＭＯＳトランジスタＱ７２とで構成されるＣＭＯＳバッファ回路を用いることにより、出力ノード１０４ａを電源電圧ＶＤＤレベルおよび接地電圧レベルにまで駆動することができる。
【００１０】
このような出力バッファ回路を用いた場合、出力ノード１０４ａには、外部の信号線およびリード端子などの負荷が存在するため、この出力ノード１０４ａの出力信号／データを電源電圧ＶＤＤレベルまたは接地電圧レベルにまで駆動するには、ある過渡時間が必要である。この過渡時間を短くするために、出力バッファ回路１０４の電流供給能力を大きくした場合、出力ノード１０４ａの寄生インダクタンスにより、オーバーシュート／アンダーシュートによるリンギングが発生し、高速で信号／データを転送することができなくなる。したがって、この出力信号の過渡時間はある限界値を有する。
【００１１】
また、以下に説明するように、出力データのパターン（Ｈレベル信号とＬレベル信号の系列)に従って出力データの振幅が異なる場合が生じる可能性がある。すなわち、図１０において実線ＬＡで示すように、出力データがＨレベル、Ｈレベル、Ｌレベル、Ｌレベルと同一論理レベルのデータが２つずつ交互に出力される場合、出力バッファ回路１０４において出力ノードの同一方向への駆動時間が長くなるため、出力信号が、Ｈ側レベルＶＨおよびＬ側電圧レベルＶＬよりも超えて変化する状態が生じる。
【００１２】
一方、出力データがＨレベル、Ｌレベル、Ｈレベル、Ｌレベルと、論理レベルが交互に変化する場合、出力ノードの同一方向への駆動時間が短くなるため、図１０において破線ＬＢで示すように、Ｈ側レベルＶＨおよびＬ側レベルＶＬの間で出力信号が変化する。
【００１３】
従って、同一周波数で出力データを転送する場合においてもデータパターンに従って、出力データの振幅が異なる状態が生じ、次段回路で正確に与えられたデータの論理レベルを識別することができなくなる可能性が生じ、高速でデータを転送することができなくなる。この場合、ＨレベルからＬレベルに出力データが変化する場合およびＬレベルからＨレベルに出力データが変化する場合に、中間電圧レベル(次段回路の入力論理しきい値電圧レベル)に到達するまでの時間に差が生じ、次段回路において入力信号に対するタイミングマージンが減少する可能性がある。
【００１４】
また、出力データの周波数が異なる場合においても、同様に信号振幅が異なり、高速データ転送時においては、出力ノードの駆動時間が短く出力データの振幅が小さくなり、一方、低速動作時においては、出力ノードの駆動時間が長くなり、振幅が大きくなる。
【００１５】
また、さらに、出力データパターンにおいて同一論理レベルのデータが連続して出力される場合、その振幅が、図１１に示すように、Ｈレベル側またはＬレベル側に偏る状態が生じる。
【００１６】
すなわち、図１１において、実線ＬＣが、Ｌレベルデータが続いてＨレベル信号が出力される場合の信号波形を示し、破線ＬＤは、Ｈレベルデータが連続して読出され、ついでＬレベルデータが読出される場合の信号波形を示す。
【００１７】
たとえばＬレベルデータ／信号が連続した場合、図１１において実線ＬＣで示すように、接地電圧ＧＮＤレベルにまで信号が変化し、その後、Ｈレベルへ変化するため、Ｈ側電圧ＶＨと接地電圧ＧＮＤの間で信号／データが変化する場合が生じる。また、逆に、Ｈレベルデータが連続した場合、図１１において破線ＬＤで示すように、信号／データが、Ｌ側電圧ＶＬと電源電圧ＶＤＤの間で変化する場合が生じる。
【００１８】
この図１１に示すように、信号／データの振幅が、Ｈレベル信号／データを出力する場合とＬレベルデータ／信号を転送する場合とで、振幅（次段の入力論理しきい値Ｖｃｒに対する振幅）が異なった場合、次段の回路で、正確に、入力信号を取込むことができなくなる。すなわち、入力論理しきい値に対するマージンが異なり、次段回路の入力回路においてＨレベル／Ｌレベルの誤判定が生じる可能性がある。
【００１９】
したがって、高速で安定にデータ／信号を転送するためには、図１０において破線ＬＢで示すように、次段回路の入力論理しきい値Ｖｃｒを中心として、同一振幅で変化する信号／データを転送することが要求される。特にこのような振幅制限を行なって、電源電圧ＶＤＤよりも小さな振幅の信号を転送することにより、外部の信号線の充放電電流が低減され、高速転送に加えて、消費電力を低減することができるという利点が得られる。
【００２０】
【発明が解決しようとする課題】
図１２は、従来の半導体回路装置の構成を概略的に示す図である。図１２において、半導体回路装置１１０は、所定の処理を行なって出力制御信号ＤＱＬおよび／ＤＱＨを生成する半導体回路１１２と、この半導体回路１１２の出力制御信号／ＤＱＨおよびＤＱＬに従って出力データＤＱを生成する出力バッファ回路１１４を含む。出力バッファ回路１１４は、出力制御信号／ＤＱＨに従って出力ノードをプルアップするＰチャネルＭＯＳトランジスタＱ９１と、出力制御信号ＤＱＬに従って出力ノードをプルダウンするＮチャネルＭＯＳトランジスタＱ９２を含む。
【００２１】
半導体回路１１２に対しては、電源端子１１５を介して電源電圧ＶＤＤが与えられ、接地端子１１６を介して接地電圧ＶＳＳが与えられる。一方、出力バッファ回路１１４に対しては、出力電源端子１１７を介してハイ側出力電源電圧ＶＤＤＱが与えられ、また電源端子１１８を介してロー側出力電源電圧ＶＳＳＱが与えられる。
【００２２】
これらの電源電圧ＶＤＤＱおよびＶＳＳＱは、半導体回路１１２に与えられる電源電圧ＶＤＤおよび接地電圧ＶＳＳと異なる電圧レベルである。具体的には、出力電源電圧ＶＤＤＱは、電源電圧ＶＤＤよりも低い電圧レベルであり、出力電源電圧ＶＳＳＱは、接地電圧ＶＳＳよりも高い電圧レベルとされる。出力回路専用に、電源電圧ＶＤＤＱおよびＶＳＳＱを与えることにより、この出力バッファ回路１１４の出力データＤＱの振幅を、電源電圧ＶＤＤよりも小さくすることが可能である。またデータパターンによらず、出力信号の電圧レベルが偏るのも防止することができる。
【００２３】
しかしながら、この半導体回路装置１１０が実装される基板に対しては、電源の種類の数が制限される。したがって、出力回路専用に電源電圧ＶＤＤＱおよびＶＳＳＱを与えることは困難であるという問題が生じる。したがって、この出力バッファ回路１１４へ与えられる電源電圧ＶＤＤＱおよびＶＳＳＱの電圧レベルを最適化することができないため、先の図１１に示すように信号波形の歪みおよびＨレベル／Ｌレベルの振幅の変動が生じ、安定かつ高速に、データ／信号を転送することができなくなるという問題が生じる。従って電源電圧のレベルを変更することなく出力信号／データの振幅を制限することが必要となる。
【００２４】
図１３は、従来の半導体回路装置の振幅制限機能を有するデータ出力部の構成を示す図である。この図１３において、半導体回路装置１２０は、出力制御信号／ＤＱＨおよびＤＱＬに従って出力ノード１２５を駆動する出力バッファ回路１２２と、この出力ノード１２５からのデータＤＱの振幅を制限する振幅制限回路１２４を含む。これらの出力バッファ回路１２２および１２４へは、電源電圧ＶＤＤが、一方動作電源電圧として与えられ、接地電圧ＧＮＤが、他方電源電圧として与えられる。
【００２５】
出力バッファ回路１２２は、出力制御信号／ＤＱＨに従って出力ノード１２５の電圧をプルアップするＰチャネルＭＯＳトランジスタＱ１ａと、出力制御信号ＤＱＬに従って出力ノード１２５の電圧をプルダウンするＮチャネルＭＯＳトランジスタＱ２ａを含む。
【００２６】
振幅制限回路１２４は、電源ノードと出力ノード１２５の間に接続される抵抗素子ＲＨと、出力ノード１２５と接地ノードの間に接続される抵抗素子ＲＬを含む。
【００２７】
この図１３に示す半導体回路装置において、出力制御信号／ＤＱＨおよびＤＱＬがともにＬレベルのときには、出力ノード１２５へは、ＭＯトランジスタＱ１ａを介して電流が供給される。このＭＯＳトランジスタＱ１ａおよび抵抗素子ＲＨを介して供給される電流は、抵抗素子ＲＬを介して接地ノードへ放電される。したがって、このＨレベルデータの電圧Ｖ（Ｈ）は、次式で表わされる。
【００２８】
Ｖ（Ｈ）＝ＲＬ・ＶＤＤ／（ＯＮ（Ｑ１ａ）//ＲＨ＋ＲＬ）
ここで、ＯＮ（Ｑ１ａ）は、ＭＯＳトランジスタＱ１ａのチャネル抵抗を示す。抵抗素子ＲＬは、その抵抗値は同一参照符号ＲＬで示す。“//”は、ＭＯＳトランジスタＱ１ａのチャネル抵抗（オン抵抗）ＯＮ（Ｑ１ａ）と抵抗素子ＲＨとの並列合成抵抗を示す。
【００２９】
一方、出力制御信号／ＤＱＨおよびＤＱＬがともにＨレベルのときには、出力ノード１２５は、ＭＯＳトランジスタＱ２ａを介して接地電圧レベルに放電される。この場合には、抵抗素子ＲＨからＭＯＳトランジスタＱ２ａおよび抵抗素子ＲＬを介して接地ノードへ電流が放電される。したがって、このＬレベルデータを生成する場合の出力ノード１２５の電圧Ｖ（Ｌ）は、次式で表わされる。
【００３０】
Ｖ（Ｌ）＝（ＯＮ（Ｑ２ａ）//ＲＬ）・ＶＤＤ／（ＲＨ＋ＯＮ（Ｑ２ａ）//ＲＬ）
ここで、ＯＮ（Ｑ２ａ）は、ＭＯＳトランジスタＱ２ａのチャネル抵抗を示す。
【００３１】
したがって、これらの抵抗素子ＲＨおよびＲＬにより、出力電圧Ｖ（Ｈ）およびＶ（Ｌ）の電圧レベルを、電源電圧ＶＤＤと接地電圧の間の電圧レベルに設定するためには、抵抗素子ＲＨおよびＲＬの抵抗値を、ＭＯＳトランジスタＱ１ａおよびＱ２ａのチャネル抵抗（オン抵抗）と同程度の抵抗値に設定する必要がある。通常、これらの出力用のＭＯＳトランジスタＱ１ａおよびＱ２ａのチャネル抵抗（オン抵抗）は、数十Ωである。抵抗素子ＲＨおよびＲＬの抵抗値も同程度であると、この出力部において、これらの抵抗素子ＲＨおよびＲＬを介して常時、数十ｍＡの貫通電流が流れることになる。すなわち、この振幅制限回路１２４において、データの出力の有無にかかわらず、常時貫通電流が流れ、消費電流、特にスタンバイ電流が大きくなるという問題が生じる。特にこの半導体回路装置が半導体記憶装置であり多ビットデータを出力する場合、この貫通電流がさらに大きくなり、低スタンバイ電流の半導体記憶装置を実現することができない。
【００３２】
また、ＭＯＳトランジスタＱ１ａおよびＱ２ａのオン抵抗および抵抗素子ＲＨおよびＲＬの抵抗値は、製造工程で、プロセスパラメータのばらつきにより、ばらつきが生じる。したがって、この出力用のＭＯＳトランジスタＱ１ａおよびＱ２ａのオン抵抗および抵抗素子ＲＨおよびＲＬの抵抗値のばらつきに応じて、出力ゲートＤＱの振幅がばらつくことになり、一定の振幅を有する小振幅信号を生成するのが困難になるという問題が生じる。
【００３３】
また、システム構成に応じてこの出力ノード１２５に接続される負荷が変化した場合、応じて、この出力ノード１２５からの出力データの振幅も変化する。
【００３４】
図１４は、従来の半導体回路装置の出力部のさらに他の構成を示す図である。この図１４において半導体回路装置１３０は、出力制御信号／ＤＱＨおよびＤＱＬに従って出力ノード１３２ａを駆動する出力バッファ回路１３２ａと、出力ノード１３２ａと外部信号線１４０の間に接続される電流制限用の抵抗素子ＲＳを含む。
【００３５】
この外部の信号線１４０は、終端抵抗ＲＴを介して終端電圧源１４２に結合される。この終端電圧源１４２は、ＶＤＤ／２の中間電圧を供給する。
【００３６】
この図１４に示す半導体回路装置の構成においては、ＭＯＳトランジスタＱ１ｂがオン状態のときには、このＭＯＳトランジスタＱ１ｂ、抵抗素子ＲＳおよび終端抵抗ＲＴを介して終端電圧源１４２に電流が流れる。したがって、データＤＱのＨレベルの電圧レベルＶ（ＤＱＨ）は、次式で表わされる。
【００３７】
Ｖ（ＤＱＨ）＝ＶＤＤ・ＲＴ／２・（ＯＮ（Ｑ１ｂ）＋ＲＳ＋ＲＴ）＋ＶＤＤ／２
ここで、ＯＮ（Ｑ１ｂ）は、ＭＯＳトランジスタＱ１ｂのチャネル抵抗（オン抵抗）を示す。
【００３８】
一方、ＭＯＳトランジスタＱ２ｂのオン状態時においては、終端電圧源１４２から抵抗素子ＲＴ、抵抗素子ＲＳおよびＭＯＳトランジスタＱ２ｂを介して接地ノードへ電流が流れる。したがって、この場合、データＤＱのＬレベルの電圧レベルＶ（ＤＱＬ）は、次式で表わされる。
【００３９】
Ｖ（ＤＱＬ）＝ＶＤＤ・（ＯＮ（Ｑ２ｂ）＋ＲＳ）／２（ＯＮ（Ｑ２ｂ）＋ＲＳ＋ＲＴ）
ここで、ＯＮ（Ｑ２ｂ）は、ＭＯＳトランジスタＱ２ｂのチャネル抵抗（オン抵抗）を示す。
【００４０】
この図１４に示す構成のように終端抵抗ＲＴを利用する場合においても、出力データＤＱの振幅を電源電圧ＶＤＤよりも小さくするためには、抵抗素子ＲＳおよびＲＴの抵抗値は、ＭＯＳトランジスタＱ１ｂおよびＱ２ｂのオン抵抗と同程度の抵抗値とする必要がある。したがって、この終端抵抗ＲＴを介して比較的大きな電流が流れる。
【００４１】
また、製造工程におけるプロセスパラメータのばらつき、動作温度、および電源電圧の変動などにより、終端抵抗それらのＭＯＳトランジスタＱ１ｂおよびＱ２ｂのチャネル抵抗が抵抗素子ＲＴおよびＲＳの抵抗値の変動に較べて大きく変動した場合、以下に説明するように、出力データＤＱの振幅が大きく変化する。
【００４２】
すなわち、ＭＯＳトランジスタのオン抵抗の製造パラメータのバラツキに起因する変動幅は、±１０ないし２０％程度である。また、ＭＯＳトランジスタの動作温度の変化に対する変動幅は、１００度Ｃの温度変化に対しおよそ±８ないし１６％の変動幅を有する。また、電源電圧の変動に対しても、ＭＯＳトランジスタのオン抵抗の変動幅は、電源電圧の±１０％の変動に対しておよそ±１０％ないし１５％程度である。これらの変動要因をずべて加味すると、ＭＯＳトランジスタのオン抵抗は、およそ±２８％ないし５１％の範囲で変動する。
【００４３】
上式から、出力データＤＱの振幅Ｖ(ＤＱＨ)−Ｖ(ＤＱＬ)は次式で与えられる：
Ｖ(ＤＱＨ)−Ｖ(ＤＱＬ)
＝ＶＤＤ・ＲＴ／(ＯＮ(Ｑ２ｂ)＋ＲＴ＋ＲＳ)．
ここで、ＭＯＳトランジスタＱ１ｂおよびＱ２ｂのオン抵抗は同じとしている。従って、ＭＯＳトランジスタのオン抵抗が変動した場合、出力データの振幅も変動する。従って、上述のような変動要因によりＭＯＳトランジスタのオン抵抗が変動し、出力データの振幅が大きくなった場合には、高速でデータを転送することができなくなり、また消費電流も増大するという問題が生じる。
【００４４】
また、この半導体回路装置１３０が、たとえば半導体記憶装置であり、このデータＤＱとしてたとえば６４ビットのデータを出力する場合、終端電圧源１４２は、これらの６４ビットのデータに共通に、終端電圧ＶＤＤ／２を伝達する必要がある。この場合、たとえば６４ビットのデータが同一方向に変化した場合、数百ｍＡの電流が消費されるため、これらの電流消費時においても安定にその終端電圧ＶＤＤ／２の電圧レベルを維持することが要求され、この終端電圧源に１４２対する要求がかなり厳しいものとなる。
【００４５】
特に、終端電圧源を単純な分圧回路で構成した場合、この終端電圧源の貫通電流は大きくなるため、低消費電力のシステムには適さない。小占有面積でかつ低消費電力でかつ大きな電流供給能力を有する終端電圧源を作製するのは困難であるという問題が生じる。
【００４６】
したがって、従来の半導体回路装置の出力回路の構成では、高速でかつ安定に低消費電力で小振幅の出力信号／データを転送することができないという問題があった。
【００４７】
それゆえ、この発明の目的は、小振幅の出力信号／データを正確かつ安定に生成することのできる半導体回路装置を提供することである。
【００４８】
この発明の他の目的は、電源端子の増設を伴うことなく所望の振幅を有する出力信号を正確に生成することのできる半導体回路装置を提供することである。
【００４９】
【課題を解決するための手段】
この発明の第１の観点に係る半導体回路装置は、第１の電源ノードと出力ノードとの間に結合される第１の出力トランジスタと、第１の出力制御信号に応答して活性化され、出力ノードの電圧を第１の基準電圧と比較し、該比較結果に従って第１の出力トランジスタを介して流れる電流量を制御する第１の出力制御回路を備える。
【００５１】
第１の電源ノードと出力ノードとの間に結合される第２の出力トランジスタと、第１の出力制御信号に応答して活性化され、第１の基準電圧と異なる電圧レベルの第２の基準電圧と出力ノードの電圧とを比較し、該比較結果に従って第２の出力トランジスタを介して流れる電流を制御する第２の出力制御回路がさらに設けられる。
【００５２】
好ましくは、第２の出力トランジスタは、第１の出力トランジスタと、同一制御電極電圧条件下における電流駆動能力が異なる。
【００５３】
好ましくは、第２の出力制御回路は、出力ノードの電圧と第２の基準電圧とを差動増幅し、その出力信号を第２の出力トランジスタの制御電極ノードへ印加する差動増幅回路を備える。
【００５４】
この発明の第２の観点に係る半導体回路装置は、第１の電源ノードと出力ノードとの間に結合される第１の出力トランジスタと、第１の出力制御信号に応答して活性化され、出力ノードの電圧を第１の基準電圧と比較し、該比較結果に従って第１の出力トランジスタを介して流れる電流量を制御する第１の出力制御回路を備える。さらに、第２の電源ノードと出力ノードの間に結合される第２の出力トランジスタと、第２の出力制御信号に応答して活性化され、出力ノードの電圧を第２の基準電圧と比較し、該比較結果に従って第２の出力トランジスタの駆動電流量を制御する第２の出力制御回路が設けられる。
【００５５】
好ましくは、第２の基準電圧と第１の基準電圧の電圧レベルとは、互いに個別に設定される。
【００５６】
また、好ましくは、第２の出力制御回路は、出力ノードの電圧と第２の基準電圧とを差動増幅し、その出力信号を第２の出力トランジスタの制御電極ノードへ印加する差動増幅回路で構成される。
【００５７】
好ましくは、さらに、第２の電源ノードと出力ノードの間に結合される第３の出力トランジスタと、第２の出力制御信号に応答して活性化され、出力ノードの電圧を第２の基準電圧と異なる電圧レベルの第３の基準電圧と比較し、該比較結果に従って第３の出力トランジスタの駆動電流量を制御する第３の出力制御回路が設けられる。
【００５８】
好ましくは、第２の出力トランジスタと第３の出力トランジスタとは、サイズが異なる。
【００５９】
好ましくは、第３の出力制御回路は、出力ノードの電圧と第３の基準電圧とを差動増幅し、その出力信号を第３の出力トランジスタの制御電極ノードへ与える差動増幅回路を備える。
【００６０】
この発明の第３の観点に係る半導体回路装置は、第１の電源ノードと出力ノードとの間に並列に接続される複数のプルアップトランジスタと、これら複数のプルアップトランジスタに対応してかつ各々が互いに電圧レベルの異なる複数のプルアップ基準電圧を生成する第１の基準電圧発生回路と、複数のプルアップトランジスタに対応して配置され、第１の出力制御信号に応答して活性化され、第１の基準電圧発生回路からの対応のプルアップ基準電圧と出力ノードの電圧とを比較し、該比較結果に従って対応のプルアップトランジスタの制御電極電位を調整する複数のプルアップ制御回路と、第２の電源ノードと出力ノードとの間に並列に接続される複数のプルダウントランジスタと、これら複数のプルダウントランジスタに対応しかつ互いに電圧レベルの異なる複数のプルダウン基準電圧を生成する第２の基準電圧発生回路と、これら複数のプルダウントランジスタに対応して配置され、第２の出力制御信号に応答して活性化され、各々が対応のプルダウン基準電圧と出力ノードの電圧とを比較し、該比較結果に従って対応プルダウントランジスタの制御電極電位を制御する複数のプルダウン制御回路を備える。
【００６１】
好ましくは、複数のプルアップトランジスタの同一制御電極電圧条件下における電流駆動力は互いに異なる。
【００６２】
好ましくは、複数のプルダウントランジスタの同一制御電極電圧条件下での電流駆動力は互いに異なる。
【００６３】
また、好ましくは、第１の基準電圧発生回路と第２の基準電圧発生回路は、互いに独立に、複数のプルアップ基準電圧および複数のプルダウン基準電圧の電圧レベルを設定する。
【００６４】
また、好ましくは、複数のプルアップ制御回路および複数のプルダウン制御回路の各々は、差動増幅回路で構成される。
【００６５】
出力ノードの電圧と基準電圧とを比較し、その比較結果に従って出力トランジスタを制御することにより、この出力ノードの電圧レベルを、基準電圧レベルに応じた電圧レベルに設定することができる。この基準電圧を、電源電圧と異なる電圧レベルに設定することにより、外部のシステム負荷の変動およびトランジスタパラメータの変動にかかわらず、安定に所望の電圧レベルに振幅制限された信号を生成することができる。
【００６６】
特に、この基準電圧生成回路にトリミング機能を持たせることにより、基準電圧のレベルを微調整することができ、製造パラメータの変動の影響を受けることなく確実に、所望の電圧レベルに振幅制限された信号を生成することができる。
【００６７】
【発明の実施の形態】
［実施の形態１］
図１は、この発明の実施の形態１に従う半導体回路装置の出力部の構成を示す図である。図１においては、図９に示す出力駆動制御回路１００からの出力制御信号ＤＱＨおよびＤＱＬに従ってデータ出力ノードＮＤ０が駆動される。以下の説明においては、データＤＱを出力するデータ出力部の動作について説明する。しかしながら、この出力回路は、通常の制御信号などを出力する回路であってもよい。
【００６８】
図１において、データ出力回路は、出力制御信号ＤＱＨの活性化時活性化され、出力ノードＮＤ０の電圧と基準電圧ＶＨｓｅｔとを比較する比較回路２と、出力制御信号ＤＱＬの活性化時活性化され、基準電圧ＶＬｓｅｔと出力ノードＮＤ０の電圧を比較する比較回路３と、比較回路２および３の出力信号ＶＧ１およびＶＧ２に従って出力ノードＮＤ０を駆動する出力バッファ回路１を含む。
【００６９】
出力バッファ回路１は、電源ノードと出力ノードＮＤ０の間に接続されかつそのゲートに比較回路２の出力信号ＶＧ１を受けるＰチャネルＭＯＳトランジスタＱ１と、出力ノードと接地ノードの間に接続されかつそのゲートに比較回路の出力信号ＶＧ２を受けるＮチャネルＭＯＳトランジスタＱ２を含む。
【００７０】
比較回路２は、活性化時基準電圧ＶＨｓｅｔと出力ノードＮＤ０の電圧を比較し、その比較結果に従って駆動制御信号ＶＧ１を生成する差動増幅回路４と、出力制御信号ＤＱＨの活性化時差動増幅回路４を活性化するＮチャネル型ＭＯＳトランジスタＱ１５と、出力制御信号の非活性化時、出力駆動制御信号ＶＧ１を電源電圧ＶＤＤレベルに保持するＰチャネルＭＯＳトランジスタＱ１６を含む。
【００７１】
差動増幅回路４は、電源ノードとノードＮＤ１の間に接続されかつそのゲートがノードＮＤ２に接続されるＰチャネルＭＯＳトランジスタＱ１１と、電源ノードとノードＮＤ２の間に接続されかつそのゲートがノードＮＤ２に接続されるＰチャネルＭＯＳトランジスタＱ１２と、ノードＮＤ１とノードＮＤ３の間に接続されかつそのゲートに基準電圧ＶＨｓｅｔを受けるＮチャネルＭＯＳトランジスタＱ１３と、ノードＮＤ２とノードＮＤ３の間に接続されかつそのゲートが出力ノードＮＤ０に接続されるＮチャネル型ＭＯＳトランジスタＱ１４を含む。
【００７２】
ＭＯＳトランジスタＱ１５はノードＮＤ３と接地ノードとの間に接続されかつそのゲートに出力制御信号ＤＱＨを受ける。ＭＯＳトランジスタＱ６は電源ノードとノードＮＤ１の間に接続されかつそのゲートに出力制御信号ＤＱＨを受ける。ＭＯＳトランジスタＱ１１、Ｑ１２およびＱ１６のバックゲートは、電源ノードに接続される。
【００７３】
この比較回路２の構成においては、出力制御信号ＤＱＨがＬレベルの非活性状態のときには、ＭＯＳトランジスタＱ１５がオフ状態、ＭＯＳトランジスタＱ１６がオン状態になる。差動増幅回路４においては動作電流が流れる経路が遮断され、差動増幅回路４は非活性状態を維持する。したがって、ノードＮＤ１は、ＭＯＳトランジスタＱ１６により電源電圧ＶＤＤレベルに保持される。この状態においては、出力駆動制御信号ＶＧ１は電源電圧ＶＤＤレベルであり、出力バッファ回路１においてＭＯＳトランジスタＱ１がオフ状態を維持する。
【００７４】
出力制御信号ＤＱＨがＨレベルの時には、ＭＯＳトランジスタＱ１５がオン状態、ＭＯＳトランジスタＱ１６がオフ状態となる。したがって、この差動増幅回路４に対する動作電流が流れる経路が形成され、差動増幅回路４が差動増幅動作を実行する。
【００７５】
この差動増幅回路４においては、ＭＯＳトランジスタＱ１１およびＱ１２がカレントミラー回路を構成し、ＭＯＳトランジスタＱ１２を介して流れる電流のミラー電流が、ＭＯＳトランジスタＱ１１を介して流れる。ＭＯＳトランジスタＱ１３およびＱ１４は差動段を構成し、基準電圧ＶＨｓｅｔと出力ノードＮＤ０の電圧を差動増幅する。
【００７６】
基準電圧ＶＨｓｅｔが、出力ノードＮＤ０の電圧レベルよりも低い場合には、ＭＯＳトランジスタＱ１４のコンダクタンスがＭＯＳトランジスタＱ１３のコンダクタンスよりも大きくなり、ＭＯＳトランジスタＱ１２およびＱ１４を介して大きな電流が流れる。一方、ＭＯＳトランジスタＱ１１からのミラー電流は、このＭＯＳトランジスタＱ１３によりすべてを放電することができず、ノードＮＤ１からの出力駆動制御信号ＶＧ１の電圧レベルが、Ｈレベル（電源電圧ＶＤＤレベル）に上昇し、出力バッファ回路１内のＭＯＳトランジスタＱ１がオフ状態となる。
【００７７】
一方、出力ノードＮＤ０の電圧が、基準電圧ＶＨｓｅｔよりも低い場合には、ＭＯＳトランジスタＱ１３のコンダクタンスがＭＯＳトランジスタＱ１４のコンダクタンスよりも大きくなり、ＭＯＳトランジスタＱ１３は、ＭＯＳトランジスタＱ１１から供給されるミラー電流をすべて放電することができ、ノードＮＤ１からの出力駆動制御信号ＶＧ１は、ローレベルとなり、ＭＯＳトランジスタＱ１は、出力ノードＮＤ０へ電流を供給する。
【００７８】
したがって、この出力ノードＮＤ０からのデータＤＱのＨレベルは、この基準電圧ＶＨｓｅｔの電圧レベルに設定されることになる。
【００７９】
比較回路３は、活性化時基準電圧ＶＬｓｅｔと出力ノードＮＤ０の電圧とを差動増幅する差動増幅回路５と、出力制御信号ＤＱＬを受けるインバータ６を介して与えられる補の出力制御信号／ＤＱＬがＬレベルのとき導通し、差動増幅回路５に対し動作電流を供給するＰチャネルＭＯＳトランジスタＱ２５と、補の出力制御信号／ＤＱＬがＨレベルのとき導通し、この差動増幅回路５からの出力駆動制御信号ＶＧ２を接地電圧レベルに保持するＮチャネルＭＯＳトランジスタＱ２６を含む。
【００８０】
差動増幅回路５は、内部動作電源ノードＮＤ４とノードＮＤ５の間に接続されかつそのゲートに基準電圧ＶＬｓｅｔを受けるＰチャネルＭＯＳトランジスタＱ２３と、ノードＮＤ４とノードＮＤ６の間に接続されかつそのゲートが出力ノードＮＤ０に接続されるＰチャネルＭＯＳトランジスタＱ２４と、ノードＮＤ５と接地ノードとの間に接続されかつそのゲートがノードＮＤ６に接続されるＮチャネルＭＯＳトランジスタＱ２１と、ノードＮＤ６と接地ノードの間に接続されかつそのゲートがノードＮＤ６に接続されるＮチャネルＭＯＳトランジスタＱ２２を含む。
【００８１】
ＭＯＳトランジスタＱ２５は、導通時この差動増幅回路５の内部動作電源ノードＮＤ４へ電源電圧ＶＤＤを伝達する。
【００８２】
この差動増幅回路５の構成においては、ＭＯＳトランジスタＱ２１およびＱ２２がカレントミラー回路を構成し、ＭＯＳトランジスタＱ２２を介して流れる電流のミラー電流が、ＭＯＳトランジスタＱ２１を介して流れる。
【００８３】
ＭＯＳトランジスタＱ２３およびＱ２４は、基準電圧ＶＬｓｅｔと出力ノードＮＤ０の電圧を差動増幅する差動段を構成する。これらのＭＯＳトランジスタＱ２３およびＱ２４のバックゲートが、電源電圧ＶＤＤを受けるように接続されるのは、この差動増幅回路５が非活性状態のとき、基板領域がフローティング状態となり基板電位が不安定となるのを防止し、またＭＯＳトランジスタＱ２５、Ｑ２３、およびＱ２４を同一ウェル（基板領域）内に形成して回路占有面積を低減するためである。
【００８４】
この比較回路３において、出力制御信号ＤＱＬがＬレベルのときには、補の出力制御信号／ＤＱＬがＨレベルであり、ＭＯＳトランジスタＱ２５がオフ状態、ＭＯＳトランジスタＱ２６がオン状態となる。したがって、差動増幅回路５は非活性状態を維持し、ノードＮＤ５からの出力駆動制御信号ＶＧ２は、接地電圧レベルとなり、出力バッファ回路１のＭＯＳトランジスタＱ２は、オフ状態を維持する。
【００８５】
この比較回路３の非活性状態においては、ＭＯＳトランジスタＱ２５がオフ状態であり、差動増幅回路５へは、動作電流が供給されないため、ノードＮＤ４は、接地電圧レベルに放電される。
【００８６】
出力制御信号ＤＱＬがＨレベルとなると、補の出力制御信号／ＤＱＬがＬレベルとなり、ＭＯＳトランジスタＱ２５がオン状態、ＭＯＳトランジスタＱ２６がオフ状態となる。差動増幅回路５に対し、ＭＯＳトランジスタＱ２５を介して動作電流が供給されて、この差動増幅回路５が差動増幅動作を行ない、出力ノードＮＢ０の電圧と基準電圧ＶＬｓｅｔの電圧差に応じた出力駆動制御信号ＶＧ２を生成する。
【００８７】
出力ノードＮＤ０の電圧が、基準電圧ＶＬｓｅｔよりも高い場合には、ＭＯＳトランジスタＱ２３のコンダクタンスがＭＯＳトランジスタＱ２４のコンダクタンスよりも大きくなり、このＭＯＳトランジスタＱ２４を介して流れる電流量よりも大きな電流量が、ＭＯＳトランジスタＱ２３を介して流れる。ＭＯＳトランジスタＱ２２は、このＭＯＳトランジスタＱ２４から供給される電流を接地ノードへ放電し、ＭＯＳトランジスタＱ２１は、このＭＯＳトランジスタＱ２２を流れる電流のミラー電流を駆動する。したがって、この状態において、ＭＯＳトランジスタＱ２３に対して供給される電流量は、ＭＯＳトランジスタＱ２１を介して流れるミラー電流よりも多くなり、ノードＮＤ５の電圧レベルが上昇し、出力駆動制御信号ＶＧ２の電圧レベルが上昇し、ＭＯＳトランジスタＱ２がオン状態となる。
【００８８】
逆に、この出力ノードＮＤ０の電圧が、基準電圧ＶＬｓｅｔよりも低くなると、ＭＯＳトランジスタＱ２４のコンダクタンスが、ＭＯＳトランジスタＱ２３のコンダクタンスよりも大きくなり、ＭＯＳトランジスタＱ２４を介して流れる電流量が、ＭＯＳトランジスタＱ２３を介して流れる電流量よりも大きくなる。この状態においては、ノードＮＤ５からの出力駆動制御信号ＶＧ２は接地電圧レベルとなり、出力バッファ回路１においてＭＯＳトランジスタＱ２はオフ状態となる。
【００８９】
したがって、この出力ノードＮＤ０からの出力電圧ＤＱのＬレベルは、基準電圧ＶＬｓｅｔの電圧レベルとなる。
【００９０】
基準電圧ＶＨｓｅｔを電源電圧ＶＤＤよりも低くし、また基準電圧ＶＬｓｅｔを接地電圧よりも高い電圧レベルにそれぞれ個々に設定することにより、電源電圧ＶＤＤおよび接地電圧ＧＮＤを動作電源電圧として出力回路を駆動する構成において、出力データＤＱの振幅を基準電圧により決定することができ、電源電圧ＶＤＤよりも小さい小振幅の信号を生成することができる。これらの基準電圧ＶＨｓｅｔおよびＶＬｓｅｔの電圧レベルにより、出力データＤＱの振幅を所望の値に設定することができる。また、電源電圧ＶＤＤを利用するだけであり、振幅制限のための別の電源端子を設ける必要もない。
【００９１】
図２は、図１に示す出力回路の動作を示す信号波形図である。図２に示すように、出力回路に対し動作電源電圧として、電源電圧ＶＤＤおよび接地電圧ＧＮＤを与えても、比較回路２および３により、出力データＤＱのＨレベルは、基準電圧ＶＨｓｅｔの電圧レベルに制限され、また、データＤＱのＬレベルは、基準電圧ＶＬｓｅｔの電圧レベルに制御される。したがって、高速動作時においても、出力データＤＱは、電圧ＶＨｓｅｔおよびＶＬｓｅｔに振幅制限され、波形歪みを生じることなく、高速で伝達される。
【００９２】
また、出力データパターンが偏る場合においても、この出力データＤＱのＨレベルおよびＬレベルが、それぞれ基準電圧ＶＨｓｅｔおよびＶＬｓｅｔに設定され、電源電圧ＶＤＤまたは接地電圧ＧＮＤレベルまで、この出力データＤＱは駆動されることがない。したがって、出力データＤＱの電位の偏りは生じず、正確に、出力データＤＱを高速で伝達することができる。
【００９３】
また、この図１に示す比較回路２および３を用いて振幅制限を行なうことにより、ＣＭＯＳレベルの信号を、ＳＳＴＬ（スタブシリーズターミネーテッドトランジスタロジック）またはＣＴＴ（センタータップターミネイテッドインターフェイス）などの小振幅のインターフェイスを有する回路装置へ適合した小振幅信号に変換して伝達することができる。
【００９４】
したがって、入力部において、このような小振幅のインターフェイスのＨ／Ｌレベルの基準電圧を受ける差動増幅回路を入力バッファ回路として利用することにより、小振幅信号を伝達するインターフェイス回路を備えるシステムに対しても、この半導体回路装置を適用することができる。
【００９５】
図３は、図１に示す基準電圧ＶＨｓｅｔおよびＶＬｓｅｔを生成する基準電圧発生回路の構成の一例を示す図である。図３において、基準電圧発生回路は、電源ノードとノードＮＤ７の間に接続されかつそのゲートがノードＮＤ７へ接続されるＰチャネルＭＯＳトランジスタＱ３１と、ノードＮＤ７とノードＮＤ８の間に接続される抵抗素子Ｒ３１と、ノードＮＤ８と接地ノードの間に接続されかつそのゲートがノードＮＤ８に接続されるＮチャネルＭＯＳトランジスタＱ３３と、電源ノードとノードＮＤ９の間に接続されかつそのゲートがノードＮＤ７に接続されるＰチャネルＭＯＳトランジスタＱ３２と、ノードＮＤ９と接地ノードの間に接続される抵抗素子Ｒ３２と、電源ノードとノードＮＤ１１の間に接続される抵抗素子Ｒ３３と、ノードＮＤ１１と接地ノードの間に接続されかつそのゲートがノードＮＤ８に接続されるＮチャネル型ＭＯＳトランジスタＱ３４を含む。
【００９６】
抵抗素子Ｒ３２およびＲ３３は、それらの抵抗値が例えばレーザトリミングにより調整可能である。これらの抵抗素子Ｒ３２の及びＲ３３の構成としては、例えば単位抵抗素子を直列に接続しかつこれらの単位抵抗素子と並列にリンク素子を接続する。このレーザトリミングにおいて、単位抵抗素子と並列に接続されるリンク素子をレーザなどにより選択的に溶断して、抵抗値を調整する。
【００９７】
抵抗素子Ｒ３１の抵抗値は、ＭＯＳトランジスタＱ３１およびＱ３３のチャネル抵抗より十分大きい値に設定される。この条件下においては、ＭＯＳトランジスタＱ３１およびＱ３３はダイオードモードで動作し、そのしきい値電圧の絶対値の電圧降下を生じさせる。したがって、電流Ｉは、次式で表わされる。
【００９８】
Ｉ＝（ＶＤＤ−｜Ｖｔｈｐ｜−Ｖｔｈｎ）／Ｒ３１
ここで、ＶｔｈｐおよびＶｔｈｎは、ＭＯＳトランジスタＱ３１およびＱ３３のそれぞれのしきい値電圧を示す。Ｒ３１は、抵抗素子Ｒ３１の抵抗値を示す。
この電流Ｉは、電源電圧ＶＤＤが一定であれば、一定の電流である。
【００９９】
ＭＯＳトランジスタＱ３１およびＱ３２は、カレントミラー回路を構成しており、両者のサイズが同じ場合には、ＭＯＳトランジスタＱ３２を介して電流Ｉが流れる。可変抵抗素子Ｒ３２の抵抗値をＲ３２とすると、ノードＮＤ９に生成される基準電圧ＶＬｓｅｔは、次式で表わされる。
【０１００】
ＶＬｓｅｔ＝Ｉ・Ｒ３２
また、ＭＯＳトランジスタＱ３３およびＱ３４は、カレントミラー回路を構成しており、これらのＭＯＳトランジスタＱ３３およびＱ３４のサイズが同じ場合には、ＭＯＳトランジスタＱ３４に電流Ｉが流れる。したがって、ノードＮＤ１１に生成される基準電圧ＶＨｓｅｔは、次式で表わされる。
【０１０１】
ＶＨｓｅｔ＝ＶＤＤ−Ｉ・Ｒ３３
抵抗素子Ｒ３２およびＲ３３の抵抗値を個々に調節することにより、基準電圧ＶＬｓｅｔおよびＶＨｓｅｔの電圧レベルを所望の電圧レベルに設定することができる。特に、これらの抵抗素子Ｒ３２およびＲ３３の抵抗値が同じ場合、ＶＬｓｅｔおよびＶＤＤ−ＶＨｓｅｔを同じ電圧レベルに設定することができ、ＶＤＤ／２を中心として同一振幅を有するＨレベルおよびＬレベルのデータを伝達することができる。
【０１０２】
また、抵抗素子Ｒ３２およびＲ３３を、それぞれ、その抵抗値がプログラム可能なレーザトリマブル抵抗素子で構成することにより、製造工程のプロセスパラメータのばらつきなどにより素子特性が、変動した場合においても、これらの基準電圧ＶＬｓｅｔおよびＶＨｓｅｔを所望の電圧レベルに設定することができる。たとえば、プロセスパラメータのばらつきにより、ＭＯＳトランジスタＱ３１およびＱ３３のしきい値電圧が変動し、また抵抗素子Ｒ３１の抵抗値が変動した場合、電流Ｉの電流値が変化する。この場合、抵抗素子Ｒ３２およびＲ３３をレーザトリミングして、その抵抗値を調整することにより、基準電圧ＶＬｓｅｔおよびＶＨｓｅｔをそれぞれ、所望の電圧レベルに設定することができる。
【０１０３】
特に、これらの基準電圧ＶＬｓｅｔおよびＶＨｓｅｔは、それぞれ別々の経路を用いて発生しており、抵抗素子Ｒ３２およびＲ３３により、個々に基準電圧ＶＬｓｅｔおよびＶＨｓｅｔの電圧レベルを調整することができ、所望の振幅の信号を高精度で実現することができる。
【０１０４】
また、これらの基準電圧ＶＬｓｅｔおよびＶＨｓｅｔは、それぞれ、図１に示す差動増幅回路５および４へ与えられ、ＭＯＳトランジスタのゲートへ与えられる。したがって、これらの基準電圧ＶＬｓｅｔおよびＶＨｓｅｔは、図１に示すＭＯＳトランジスタＱ２３およびＱ１３のゲート容量を充電するだけでよく大きな電流駆動力は要求されないため、電流Ｉの電流値をμＡ程度にまで小さくすることができる。したがって、この基準電圧発生回路の消費電流を十分に小さくすることができる。
【０１０５】
なお、図３に示す基準電圧発生回路の生成する電流Ｉは電源電圧ＶＤＤに依存している。回路構成を簡略化して回路レイアウト面積を低減する。しかしながら、電源電圧に依存しない電流を生成する基準電流発生回路が用いられてもよい。
【０１０６】
また差動増幅回路４および５は、上述のようにアナログ的にその出力信号を変化させる回路であってもよく、また、それらの出力信号をＨレベルとＬレベルとの２値でデジタル的に変化させる回路であってもよい。
【０１０７】
以上のように、この発明の実施の形態１に従えば、出力制御信号の活性化時出力ノードの電圧と基準電圧とを比較し、その比較結果に従って出力トランジスタを制御しており、この出力ノードの信号／データの振幅を、基準電圧レベルに制限することができ、電流制限用の電源端子を新たに設けることなく高精度で所望の振幅を有する小振幅信号を低消費電力で生成することのできる出力回路を実現することができる。
【０１０８】
［実施の形態２］
図４は、この発明の実施の形態２に従う半導体回路装置の構成を示す図である。図４において、半導体回路装置は、出力制御信号ＤＱＨの活性化時活性化され、基準電圧ＶＨｓｅｔ１と出力ノードＮＤ１１の電圧を比較し、その比較結果に従って出力駆動制御信号ＶＧ１を生成する比較回路１１と、出力制御信号ＤＱＨの活性化時活性化され、基準電圧ＶＨｓｅｔ２と出力ノードＮＤ１１の電圧レベルを比較し、その比較結果に従って出力駆動制御信号ＶＧ３を生成する比較回路１２と、出力制御信号ＤＱＬの活性化時活性化され、出力ノードＮＤ１１の電圧と基準電圧ＶＬｓｅｔ１とを比較し、その比較結果に従って出力駆動制御信号ＶＧ２を生成する比較回路１３と、出力制御信号ＤＱＬの活性化時活性化され、出力ノードＮＤ１１の電圧と基準電圧ＶＬｓｅｔ２とを比較し、この比較結果に従って出力駆動制御性信号ＶＧ４を生成する比較回路１４と、出力駆動制御信号ＶＧ１−ＶＧ４に従って出力ノードＮＤ１１を駆動して出力データＤＱを生成する出力バッファ回路１０を含む。
【０１０９】
基準電圧ＶＨｓｅｔ１は、基準電圧ＶＨｓｅｔ２よりも低い電圧レベルであり、基準電圧ＶＬｓｅｔ１は、基準電圧ＶＬｓｅｔ２よりも高い電圧レベルである。
【０１１０】
出力バッファ回路１０は、電源ノードと出力ノードＮＤ１１の間に接続されかつそのゲートに出力駆動制御信号ＶＧ１を受けるＰチャネルＭＯＳトランジスタＱ４１と、電源ノードと出力ノードＮＤ１１の間に接続されかつそのゲートに出力駆動制御信号ＶＧ３を受けるＰチャネルＭＯＳトランジスタＱ４３と、出力ノードＮＤ１１と接地ノードの間に接続されかつそのゲートに出力駆動制御信号ＶＧ２を受けるＮチャネルＭＯＳトランジスタＱ４２と、出力ノードＮＤ１１と接地ノードの間に接続されかつそのゲートに出力駆動制御信号ＶＧ４を受けるＮチャネルＭＯＳトランジスタＱ４４を含む。
【０１１１】
ＭＯＳトランジスタＱ４１のサイズ（チャネル幅とチャネル長の比Ｗ／Ｌ）は、ＭＯＳトランジスタＱ４３のサイズよりも大きくされ、またＭＯＳトランジスタＱ４２のサイズも、ＭＯＳトランジスタＱ４４のサイズよりも大きくされる。従って、ＭＯＳトランジスタＱ４１およびＱ４２は、それぞれ、ＭＯＳトランジスタＱ４３およびＱ４４よりも、同一ゲート／ソース電圧の条件下において、大きな電流供給能力を有する。
【０１１２】
この出力バッファ回路１０は、出力駆動制御信号ＶＧ１およびＶＧ３に従って２段階で出力ノードＮＤ１１をプルアップし、また出力駆動制御信号ＶＧ２およびＶＧ４に従って２段階で出力ノードＮＤ１１をプルダウンする。
【０１１３】
比較回路１１は、電源ノードに結合され、カレントミラー回路を構成するＰチャネルＭＯＳトランジスタＱ４１１およびＱ４１２と、これらのＭＯＳトランジスタＱ４１１およびＱ４１２から電流を供給されて基準電圧ＶＨｓｅｔ１と出力ノードＮＤ１１の電圧を比較する差動段を構成するＮチャネルＭＯＳトランジスタＱ４１３およびＱ４１４と、出力制御信号ＤＱＨの活性化時導通し、ＭＯＳトランジスタＱ４１１、Ｑ４１２、Ｑ４１３、およびＱ４１４で構成される差動増幅回路の動作電流が流れる経路を形成するＮチャネルＭＯＳトランジスタＱ４１５と、出力制御信号ＤＱＨの非活性化時導通し、出力駆動制御信号ＶＧ１を電源電圧ＶＤＤレベルに保持するＰチャネルＭＯＳトランジスタＱ４１６を含む。ＭＯＳトランジスタＱ４１１およびＱ４１３の接続ノードに、出力駆動制御信号ＶＧ１が発生する。
【０１１４】
比較回路１２は、カレントミラー回路を構成するＰチャネルＭＯＳトランジスタＱ４３１およびＱ４３２と、基準電圧ＶＨｓｅｔ２と出力ノードＮＤ１１の電圧を比較する差動段を構成するＮチャネルＭＯＳトランジスタＱ４３３およびＱ４３４と、出力制御信号ＤＱＨの活性化時導通し、ＭＯＳトランジスタＱ４３１、Ｑ４３２、Ｑ４３３およびＱ４３４に動作電流が流れる経路を形成するＮチャネルＭＯＳトランジスタＱ４３５と、出力制御信号ＤＱＨの非活性化時導通し、出力駆動制御信号ＶＧ３を電源電圧ＶＤＤレベルに保持するＰチャネルＭＯＳトランジスタＱ４３６を含む。
【０１１５】
ＭＯＳトランジスタＱ４３１−Ｑ４３４により、差動増幅回路が構成され、ＭＯＳトランジスタＱ４３５は、導通時、この差動増幅回路の電流源トランジスタとして機能する。出力駆動制御信号ＶＧ３は、ＭＯＳトランジスタＱ４３１およびＱ４３３の接続ノードから取出される。
【０１１６】
比較回路１３は、基準電圧ＶＬｓｅｔ１と出力ノードＮＤ１１の電圧を比較する差動段を構成するＰチャネルＭＯＳトランジスタＱ４２３およびＱ４２４と、これらのＭＯＳトランジスタＱ４２３およびＱ４２４に、同じ大きさの電流を流すカレントミラー回路を構成するＮチャネル型ＭＯＳトランジスタＱ４２１およびＱ４２２と、出力制御信号ＤＱＬを受けるインバータ６から出力される補の出力制御信号／ＤＱＬの活性化時導通し、ＭＯＳトランジスタＱ４２３およびＱ４２４へ電源電圧ＶＤＤを供給するＰチャネルＭＯＳトランジスタＱ４２５と、補の出力制御信号／ＤＱＬの非活性化時導通し、出力制御信号ＶＧ２を接地電圧レベルに保持するＮチャネル型ＭＯＳトランジスタＱ４２６を含む。
【０１１７】
ＭＯＳトランジスタＱ４２３およびＱ４２１の間の接続ノードに、出力駆動制御信号ＶＧ２が発生する。ＭＯＳトランジスタＱ４２１−Ｑ４２４により差動増幅回路が構成され、ＭＯＳトランジスタＱ４２５が、導通時、この差動増幅回路の電流源トランジスタとして機能する。
【０１１８】
ＭＯＳトランジスタＱ４２２がカレントミラー回路のマスタ段を構成する。ＭＯＳトランジスタＱ４２３およびＱ４２４のバックゲートが電源ノードに結合される。
【０１１９】
比較回路１４は、接地ノードに結合されて、カレントミラー回路を構成するＮチャネルＭＯＳトランジスタＱ４４１およびＱ４４２と、これらのＭＯＳトランジスタＱ４４１およびＱ４４２により電流を駆動され、基準電圧ＶＬｓｅｔ２および出力ノードＮＤ１１の電圧を比較する差動段を構成するＰチャネルＭＯＳトランジスタＱ４４３およびＱ４４４と、補の出力制御信号／ＤＱＬの活性化時導通し、これらのＭＯＳトランジスタＱ４４３およびＱ４４４へ電源電圧ＶＤＤを伝達するＰチャネルＭＯＳトランジスタＱ４４５と、補の出力制御信号／ＤＱＬの非活性化時導通し、出力駆動制御信号ＶＧ４を接地電圧レベルに保持するＮチャネルＭＯＳトランジスタＱ４４６を含む。出力駆動制御信号ＶＧ４は、ＭＯＳトランジスタＱ４４３およびＱ４４１の接続ノードに発生する。
【０１２０】
ＭＯＳトランジスタＱ４４２が、カレントミラー回路のマスタ段を構成する。ＭＯＳトランジスタＱ４４３およびＱ４４４のバックゲートが電源ノードに接続される。
【０１２１】
比較回路１１および１２は、活性化時、基準電圧ＶＨｓｅｔ１およびＶＨｓｅｔ２よりも出力ノードＮＤ１１の電圧レベルが低い場合には、出力駆動制御信号ＶＧ１およびＶＧ３をローレベルに設定する。一方、出力ノードＮＤ１１の電圧レベルが基準電圧ＶＨｓｅｔ１およびＶＨｓｅｔ２よりも高い場合には、これらの比較回路１１および１２は、出力駆動制御信号ＶＧ１およびＶＧ３をＨレベルに設定する。出力ノードＮＤ１１の電圧が基準電圧ＶＨｓｅｔ１およびＶＨｓｅｔ２の間のときには、出力駆動制御信号ＶＧ１およびＶＧ２は、それぞれＨレベルおよびＬレベルとなる。
【０１２２】
したがって、出力バッファ回路１０において、ＭＯＳトランジスタＱ４１は、出力ノードＮＤ１１を、基準電圧ＶＨｓｅｔ１の電圧レベルにまで駆動し、一方、ＭＯＳトランジスタＱ４３は、出力ノードＮＤ１１を、基準電圧ＶＨｓｅｔ２の電圧レベルにまで駆動する。ＭＯＳトランジスタＱ４１のサイズは、ＭＯＳトランジスタＱ４３のサイズよりも大きいため、高速で、出力データＤＱのプルアップ時、ノードＮＤ１１を基準電圧ＶＨｓｅｔ１の電圧レベルにまで駆動し、その後、ＭＯＳトランジスタＱ４３により、基準電圧ＶＨｓｅｔ２の電圧レベルにまで駆動する。これにより、高速動作時におけるオーバーシュートの発生を防止する。
【０１２３】
比較回路１３は、出力ノードＮＤ１１の電圧が基準電圧ＶＬｓｅｔ１よりも高い場合には、その出力駆動制御信号ＶＧ２をハイレベルに設定し、一方、出力ノードＮＤ１１の電圧が、基準電圧ＶＬｓｅｔ１よりも低い場合には、その出力駆動制御信号ＶＧ２をＬレベルに設定する。
【０１２４】
比較回路１４は、出力ノードＮＤ１１の電圧が、基準電圧ＶＬｓｅｔ２よりも高い場合には、出力駆動制御信号ＶＧ４をハイレベルに設定し、一方、出力ノードＮＤ１１の電圧が基準電圧ＶＬｓｅｔ２よりも低い場合には、出力駆動制御信号ＶＧ４をＬレベルに設定する。
【０１２５】
したがって、この出力バッファ回路１０において、出力ノードＮＤ１１のプルダウン時において、ＭＯＳトランジスタＱ４２が出力ノードＮＤ１１を基準電圧ＶＬｓｅｔ１の電圧レベルまで駆動し、またＭＯＳトランジスタＱ４４が、出力ノードＮＤ１１を、基準電圧ＶＬｓｅｔ２の電圧レベルまで駆動する。ＭＯＳトランジスタＱ４２のサイズは、ＭＯＳトランジスタＱ４４のサイズよりも大きく設定されており、出力ノードＮＤ１１のプルダウン時においては、出力ノードＮＤ１１は、高速で基準電圧ＶＬｓｅｔ１の電圧レベルまで駆動され、その後、ＭＯＳトランジスタＱ４４により、緩やかに、基準電圧ＶＬｓｅｔ２の電圧レベルまで駆動される。これにより、高速動作時における出力データＤＱのアンダーシュートの発生を抑制する。
【０１２６】
この半導体回路装置の動作速度がさらに高速化された場合、比較回路および出力ドライブ回路で構成されるフィードバック経路の応答の遅れが生じることが考えられる。このような応答の遅れが生じた場合、図５（Ａ）に示すように、出力データＤＱが、基準電圧ＶＨｓｅｔまたはＶＬｓｅｔを超えた後に、出力ドライブトランジスタがオフ状態となる。高速で、出力ノードがドライブされるため、リンギングが生じ、データが安定化するまでに時間を要し、高速のデータ転送を行なうことができなくなることが考えられる。また、出力データがオーバドライブされた場合、高速転送時において出力データの電位の偏りが生じることが考えられる。
【０１２７】
しかしながら、図４に示すように、出力データＤＱのプルアップ時においては、サイズが大きく応じて電流駆動力の大きなＭＯＳトランジスタＱ４１および電流駆動力の小さなＭＯＳトランジスタＱ４３より出力ノードＮＤ１１を駆動し、この出力ノードＮＤ１１の電圧レベルが、基準電圧ＶＨｓｅｔ１を超えると、電流駆動能力の大きなＭＯＳトランジスタＱ４１をオフ状態として、電流駆動能力の小さなＭＯＳトランジスタＱ４３で緩やかに出力ノードＮＤ１１を基準電圧ＶＨｓｅｔ２の電圧レベルまで駆動する。このような２段階駆動により、オーバーシュートを生じることなく、確実に、出力データＤＱのＨレベルを、基準電圧ＶＨｓｅｔ２の電圧レベルに制限することができる。
【０１２８】
この場合、比較回路１１および出力ドライブトランジスタＱ４１において応答の遅れが生じた場合でも、この出力ノードＮＤ１１の電圧レベルは、基準電圧ＶＨｓｅｔ２の電圧レベルまで上昇しておらず、この出力ノードＮＤ１１の電圧レベルが、基準電圧ＶＨｓｅｔ２の電圧レベルに到達するまでに、比較回路１１の出力する出力駆動制御信号ＶＧ１に従って電流駆動能力の大きなＭＯＳトランジスタＱ４１をオフ状態とすることができる。この後、電流駆動能力の小さなＭＯＳトランジスタＱ４３で、緩やかに、出力ノードＮＤ１１を駆動する。この場合、出力ノードＮＤ１１の電圧変化は緩やかであり、比較回路１２およびＭＯＳトランジスタＱ４３のフィードバック経路における応答の遅れは生じず、確実に、出力データＤＱのハイレベルを、基準電圧ＶＨｓｅｔ２の電圧レベルに設定することができる。
【０１２９】
また、出力データＤＱのプルダウン時においては、サイズが大きく応じて電流駆動能力の大きなＭＯＳトランジスタＱ４２および電流駆動能力の小さなＭＯＳトランジスタＱ４４を用いて出力ノードＮＤ１１を高速で放電し、この出力ノードＮＤ１１の電圧レベルが、基準電圧ＶＬｓｅｔ１に到達したときに、比較回路１３の出力する出力駆動制御信号ＶＧ２に従って電流駆動能力の大きな（サイズの大きな）ＭＯＳトランジスタＱ４２をオフ状態とする。この後、出力ノードＮＤ１１を、電流駆動能力の小さなＭＯＳトランジスタＱ４４で基準電圧ＶＬｓｅｔ２の電圧レベルまで駆動する。
【０１３０】
この出力データＤＱのプルダウン時においても、比較回路１３およびＭＯＳトランジスタＱ４２において高速駆動時に応答の遅れが生じても、その出力ノードＮＤ１１の電圧レベルは、基準電圧ＶＬｓｅｔ２にまで到達しておらず、比較回路１３およびＭＯＳトランジスタＱ４２のフィードバック経路の応答遅れが生じても、この出力ノードＮＤ１１の電圧レベルが、基準電圧ＶＬｓｅｔ２に到達するまでに、出力駆動制御信号ＶＧ２が接地電圧レベルとなり、ＭＯＳトランジスタＱ４２をオフ状態とすることができる。
【０１３１】
この後、電流駆動能力の小さなＭＯＳトランジスタＱ４４を用いて緩やかに、この出力ノードＮＤ１１を基準電圧ＶＬｓｅｔ２の電圧レベルまで駆動する。この基準電圧ＶＬｓｅｔ２への出力ノードＮＤ１１のプルダウン時においては、電圧変化は緩やかであり、応答の遅れは生じず、確実に、このノードＮＤ１１の電圧レベルは基準電圧ＶＬｓｅｔ２に到達したときに、出力駆動制御信号ＶＧ４に従ってＭＯＳトランジスタＱ４４をオフ状態とすることができて出力データＤＱのＬレベルを、基準電圧ＶＬｓｅｔ２の電圧レベルに制限することができる。
【０１３２】
したがって、この出力ノード駆動時において、サイズが大きく電流駆動能力の大きなＭＯＳトランジスタをオン状態として出力ノードＮＤ１１を高速で駆動し、その後、電流駆動能力の小さなＭＯＳトランジスタにより、緩やかに出力ノードを駆動することにより、高速データ転送時においても、この出力ノードＮＤ１１のオーバースイングが生じず、正確に、所望の電圧レベルに振幅制限された出力データを高速で転送することができる。
【０１３３】
なお、比較回路１１−１４は、それらの出力信号を対応の基準電圧と出力ノードの電圧の差に応じてアナログ的に変化させる回路であってもよく、また、対応の基準電圧と出力ノードの電圧の差に従って出力信号をデジタル的に２値駆動する動作をする回路であってもよい。
【０１３４】
図６は、図４に示す複数種類の基準電圧を発生する基準電圧発生回路の構成の一例を示す図である。図６において、基準電圧発生回路は、電源ノードとノードＮＤ２０の間に接続されかつそのゲートがノードＮＤ２０に接続されるＰチャネルＭＯＳトランジスタＱ６１と、ノードＮＤ２０とノードＮＤ２１の間に接続される抵抗素子Ｒ６１と、ノードＮＤ２１と接地ノードの間に接続されかつそのゲートがノードＮＤ２１に接続されるＮチャネルＭＯＳトランジスタＱ６３とを含む。ＭＯＳトランジスタＱ６１およびＱ６３と抵抗素子Ｒ６１は、先の図３に示す構成と同様、定電流回路を構成し、次式で示される電流Ｉを生成する。
【０１３５】
Ｉ＝（ＶＤＤ−｜Ｖｔｈｐ｜−Ｖｔｈｎ）／Ｒ６１
ここで、ＶｔｈｐおよびＶｔｈｎは、それぞれＭＯＳトランジスタＱ６１およびＱ６３のしきい値電圧を示す。Ｒ６１は、抵抗素子Ｒ６１の抵抗値を示す。また、電源電圧ＶＤＤが一定であれば、この電流Ｉは定電流となる。
【０１３６】
基準電圧発生回路は、さらに、電源ノードとノードＮＤ２２の間に接続されかつそのゲートがＮＤ２０に接続されるＰチャネルＭＯＳトランジスタＱ６２と、ノードＮＤ２２と接地ノードの間に直列に接続される抵抗素子Ｒ６２およびＲ６３を含む。ノードＮＤ２２に基準電圧ＶＬｓｅｔ１が発生し、抵抗素子Ｒ６２およびＲ６３の間のノードＮＤ２３に、基準電圧ＶＬｓｅｔ２が発生する。
【０１３７】
基準電圧発生回路は、さらに、電源ノードとノードＮＤ２５の間に直列に接続される抵抗素子Ｒ６４およびＲ６５と、ノードＮＤ２５と接地ノードの間に接続されかつそのゲートがノードＮＤ２１に接続されるＮチャネルＭＯＳトランジスタＱ６４を含む。抵抗素子Ｒ６４およびＲ６５の間のノードＮＤ２４に基準電圧ＶＨｓｅｔ２が発生し、ノードＮＤ２５に、基準電圧ＶＨｓｅｔ１が発生する。
【０１３８】
ＭＯＳトランジスタＱ６２は、ＭＯＳトランジスタＱ６１とカレントミラー回路を構成し、両者が同じサイズであれば、ＭＯＳトランジスタＱ６２には、電流Ｉが流れる。同様、ＭＯＳトランジスタＱ６４は、ＭＯＳトランジスタＱ６３とカレントミラー回路を構成し、このＭＯＳトランジスタＱ６４には、ＭＯＳトランジスタＱ６３を介して流れる電流と同じ大きさの電流Ｉが流れる（両者は同じサイズのため）。したがって、これらの基準電圧ＶＬｓｅｔ１、ＶＬｓｅｔ２、ＶＨｓｅｔ１、およびＶＨｓｅｔ２は、それぞれ次式で表わされる電圧レベルとなる。
【０１３９】
ＶＬｓｅｔ１＝Ｉ・（Ｒ６２＋Ｒ６３）、
ＶＬｓｅｔ２＝Ｉ・Ｒ６３、
ＶＨｓｅｔ１＝ＶＤＤ−Ｉ・（Ｒ６４＋Ｒ６５）、
ＶＨｓｅｔ２＝ＶＤＤ−Ｉ・Ｒ６４
したがって、これらの抵抗素子Ｒ６２−Ｒ６５を、リンク素子などにより、その抵抗値がレーザにより調整可能なレーザトリマブル抵抗素子で構成することにより、製造工程のパラメータのばらつきによる素子パラメータのバラツキに対しても、正確に所望の電圧レベルの基準電圧を生成することができる。
【０１４０】
この図６に示す基準電圧発生回路の構成においても、基準電圧ＶＨｓｅｔ１、ＶＨｓｅｔ２、ＶＬｓｅｔ１およびＶＬｓｅｔ２は、それぞれ比較回路１１、１２、１３および１４の差動段のＭＯＳトランジスタＱ４１３、Ｑ４３３、Ｑ４２３、およびＱ４４３のゲートへ与えられており、それらのゲート容量は小さいため、電流Ｉは、先の実施の形態１の場合と同様数μＡ程度の微小電流であり、生成される基準電圧の数が増大しても、この基準電圧発生回路における消費電流の増大は十分に抑制することができ、プルアップ用およびプルダウン用それぞれに対し複数レベルの基準電圧を安定に生成することができる。
【０１４１】
また、これらのプルアップ用の基準電圧ＶＨｓｅｔ１およびＶＨｓｅｔ２とプルダウン用の基準電圧ＶＬｓｅｔ１およびＶＬｓｅｔ２を別々の経路により生成しているため、これらのプルダウン用の基準電圧ＶＬｓｅｔ１およびＶＬｓｅｔ２とプルアップ用の基準電圧ＶＨｓｅｔ１およびＶＨｓｅｔ２の電圧レベルをそれぞれ互いに独立に調整することができ、しきい値電圧および抵抗値などの素子パラメータの変動時においても、この基準電圧の電圧レベルを個々に最適値に設定することができ、電圧レベルが高精度に設定された小振幅のデータを高速で転送することができる。
【０１４２】
また振幅制限に加えて、出力データの変化速度を変更することができ、出力データのスルーレートを最適化することができる。
【０１４３】
図７は、出力制御信号ＤＱＨおよびＤＱＬを生成する部分の構成の一例を示す図である。図７において、内部データＤを受けるインバータ２０と、出力活性化タイミング信号ＯＥＭと内部データＤを受け、出力制御信号ＤＱＨを生成するＡＮＤ回路２１と、出力活性化タイミング信号ＯＥＭとインバータ２０からの補の内部データ／Ｄを受けて出力制御信号ＤＱＬを生成するＡＮＤ回路２２を含む。
【０１４４】
この図７に示す構成において出力活性化タイミング信号ＯＥＭがＬレベルのときには、出力制御信号ＤＱＨおよびＤＱＬはともにＬレベルである。したがって、この状態においては、先の出力バッファ回路１または１０は、出力ハイインピーダンス状態となる。
【０１４５】
出力活性化タイミング信号ＯＥＭがＨレベルとなると、出力制御信号ＤＱＨおよびＤＱＬが、この内部データＤに従って生成される。
【０１４６】
したがって、この内部データＤを出力活性化タイミング信号ＯＥＭに従って出力するたとえば半導体記憶装置のデータ出力回路において、本実施の形態１または２の出力回路を利用することにより、高速かつ安定に内部読出データを転送することができる。
【０１４７】
内部読出データＤは、相補データＤおよび／Ｄが、内部の、たとえば、プリアンプから並列に転送されてもよい。
【０１４８】
図８は、出力制御信号を発生する部分の他の構成を概略的に示す図である。図８に示す構成においては、クロック信号ＣＬＫに同期して内部データＤを転送する転送回路２３より、出力制御信号ＤＱＨおよびＤＱＬが生成される。すなわち、転送回路２３は、ラッチ回路でたとえば構成されており、クロック信号ＣＬＫの立上がりエッジまたは立下がりエッジに同期して、内部データを転送して相補データＤおよび／Ｄを生成する。これらの相補内部データＤおよび／Ｄを、それぞれ、出力制御信号ＤＱＨおよびＤＱＬとして利用する。
【０１４９】
この図８に示すような転送回路２３により、出力制御信号ＤＱＨおよびＤＱＬが、内部データＤおよび／Ｄに従って生成されるたとえばロジックのような回路装置において、本実施の形態１または２に示す出力回路を利用することにより、高速かつ安定にデータを転送することができる。
【０１５０】
この図８に示す構成においても、転送回路２３へは、相補データＤおよび／Ｄが与えられてもよい。
【０１５１】
したがって、本発明の半導体回路装置を、半導体記憶装置のデータ出力回路および一般のロジック回路のデータ出力回路部分に用いることができる。また、このデータに代えて、制御信号などの２値信号を出力する回路部分に、本発明に従う半導体回路装置が用いられてもよい。
【０１５２】
また、図４に示す半導体回路装置においては、出力ノードのプルアップ／プルダウンにおいては２段階動作が行なわれている。しかしながら、この場合、さらに複数段階にわたって出力ノードがプルアップ／プルダウンされてもよい。この場合、個々の出力ドライブトランジスタのサイズを特に異ならせる必要はなく、複数の出力トランジスタによる出力ノードのプルアップ／プルダウン、また最終的に１つの出力トランジスタによる出力ノードのプルアップ／プルダウンを行なうことができ、出力ノードのオーバースイングを確実に抑制することができる。
【０１５３】
【発明の効果】
以上のように、この発明に従えば、出力ノードの電圧と基準電圧とを比較し、その比較結果に従って出力ドライブトランジスタを制御しており、正確に、追加の電源端子を設けることなく出力信号の振幅を高精度で制限して、小振幅信号を高速でかつ安定に転送することができる。
【０１５４】
すなわち、第１の電源ノードと出力ノードの間に結合される第１の出力トランジスタを流れる電流量を、この出力ノードの電圧を第１の基準電圧との比較結果に従って制御することにより、出力ノードの電圧が基準電圧レベルに到達したときに、この出力トランジスタをオフ状態とすることができ、正確に、出力ノードの電圧を、基準電圧レベルに設定することができ、正確に、所望の電圧レベルに、出力信号の振幅を制限することができる。
【０１５５】
また、この第１の出力トランジスタと並列に第２の出力トランジスタを設け、この第２の出力トランジスタを、第２の基準電圧と出力電圧との比較結果に従って、その流れる電流を制御することにより、高速で、出力ノードのオーバースイングを生じさせることなく所望の電圧レベルまで出力ノードの電圧レベルを駆動することができる。
【０１５６】
また、これらの第１および第２の出力トランジスタの電流駆動能力を異ならせることにより、高速動作時において高速で出力ノードを駆動した後、緩やかに、出力ノードを駆動することができ、応答速度が遅い場合においても、この出力ノードのオーバースイングするのを確実に防止することができる。
【０１５７】
また、この出力ノードの電圧と基準電圧との比較を差動増幅回路を用いて行なうことにより、正確に、この出力ノードと基準電圧との差に応じて出力トランジスタを介して流れる電流量を調整することができる。
【０１５８】
また、第２の電源ノードと出力ノードの間に第２の出力トランジスタを設け、この第２の出力トランジスタを介して流れる電流量を、第２の基準電圧と出力ノードの電圧との比較結果に応じて制御することにより、出力ノードの信号／データのプルアップおよびプルダウン時いずれにおいても、正確に、振幅制限を行なうことができる。
【０１５９】
また、第２の基準電圧と第１の基準電圧との電圧レベルを独立に設定することにより、製造プロセスにおけるパラメータのばらつきが生じても、個々に、基準電圧の電圧レベルを調整することができ、正確に振幅制限電圧レベルを設定することができる。
【０１６０】
また、第２の出力制御回路を差動増幅回路で構成することにより、正確に出力ノードの電圧レベルに応じて第２の出力トランジスタのゲート電位を制御することができ、正確に振幅制限をすることができる。
【０１６１】
また、この第２の出力トランジスタと並列に第３の出力トランジスタを設け、この第３の出力トランジスタを出力ノードの電圧と第３の基準電圧との比較結果において調整することにより、出力ノードのプルアップ／プルダウン時いずれにおいても、高速で出力ノードのオーバースイングを生じさせることなく、振幅制限された信号／データを出力することができる。
【０１６２】
また、この第２および第３の出力トランジスタのサイズを異ならせることにより、高速駆動時においても、高速で出力ノードを駆動しかつその後緩やかに出力ノードを駆動することができ、高速動作時において、この比較回路の応答が遅れる場合においても、出力ノードのオーバースイングを生じさせることなく、正確に振幅制限された信号／データを出力することができる。
【０１６３】
また、比較回路を用いて基準電圧と出力ノードの電圧を比較することにより、正確に出力ノードの電圧と基準電圧との差に応じて出力トランジスタの駆動電流量を調整することができる。
【０１６４】
また、第１の電源ノードと出力ノードの間に並列に複数のプルアップトランジスタを設け、これらのプルアップトランジスタそれぞれに対応して互いに電圧レベルの異なるプルアップ基準電圧を生成し、またこれらのプルアップトランジスタそれぞれに対応してプルアップ制御回路を設け、このプルアップ制御回路により、出力ノードの電圧と対応のプルアップ基準電圧との比較結果に従って対応のプルアップトランジスタの駆動電流量を調整し、かつ出力ノードと第２の電源ノードの間に並列にプルダウントランジスタを設け、これらのプルダウントランジスタそれぞれに対応して互いに電圧レベルの異なるプルダウン基準電圧を生成し、これらのプルダウン基準電圧と出力ノードの電圧をそれぞれ比較し、その比較結果に従って対応のプルダウントランジスタの駆動電流量を調整することにより、プルアップ時およびプルダウン時いずれにおいても高速で出力ノードの電圧のオーバースイングを生じさせることなく、出力ノードの電圧を追加の電源を用いることなく、正確に所望の電圧レベルに振幅制限することができる。
【０１６５】
また、複数のプルアップトランジスタの電流駆動能力をそれぞれ互いに異ならせることにより、確実に、高速で出力ノードをオーバースイングを生じさせることなくプルアップすることができる。
【０１６６】
また、プルダウントランジスタの駆動電流量を異ならせることにより、出力ノードを、高速でオーバースイングを生じさせることなく所望の電圧レベルにまでプルダウンさせることができる。
【０１６７】
また、これらのプルダウン基準電圧およびプルアップ基準電圧をそれぞれ個々に電圧レベルを設定することにより、製造パラメータのバラツキによる素子パラメータの変動時においても、個々に、プルアップ基準電圧レベルおよびプルダウン基準電圧レベルを調整することができ、正確に所望の電圧レベルに振幅制限電圧を設定することができる。
【０１６８】
また、出力ノードの電位変化速度を調整することができ、出力信号／データのスルーレートを最適化することができる。
【０１６９】
また、これらのプルアップ制御回路およびプルダウン制御回路をそれぞれ、差動増幅回路で構成することにより、出力ノードの電圧と対応の基準電圧との差に応じて高速で対応のプルアップ／プルダウントランジスタを駆動することができる。
【図面の簡単な説明】
【図１】 この発明の実施の形態１に従う半導体回路装置の構成を示す図である。
【図２】 図１に示す半導体回路装置の動作を示す信号波形図である。
【図３】 図１に示す基準電圧を発生する回路の構成の一例を示す図である。
【図４】 この発明の実施の形態２に従う半導体回路装置の構成を示す図である。
【図５】 （Ａ）は、高速動作時の応答遅れの出力信号波形を示し、（Ｂ）は、図４に示す出力回路の動作を示す信号波形図である。
【図６】 図４に示す基準電圧を発生する回路の構成の一例を示す図である。
【図７】 図１および図４に示す出力制御信号を発生する部分の構成の一例を示す図である。
【図８】 図１および図４に示す出力制御信号を発生する他の構成を概略的に示す図である。
【図９】 従来の出力回路の構成の一例を示す図である。
【図１０】 図９に示す出力回路において動作周波数が異なると出力信号振幅が変化する様子を示す図である。
【図１１】 図９に示す半導体回路装置の高速動作時の出力信号波形を示す図である。
【図１２】 従来の半導体回路装置の全体の構成の一例を示す図である。
【図１３】 従来の振幅制限機能付き出力回路の構成の一例を示す図である。
【図１４】 従来の振幅制限機能付き出力回路の他の構成を示す図である。
【符号の説明】
１ 出力バッファ回路、２，３ 比較回路、４，５ 差動増幅回路、Ｑ１ ＰチャネルＭＯＳトランジスタ、Ｑ２ ＮチャネルＭＯＳトランジスタ、Ｑ３２−Ｑ３４ ＭＯＳトランジスタ、Ｒ３１−Ｒ３３ 抵抗素子、１０ 出力バッファ回路、１１，１２，１３，１４ 比較回路、Ｑ４１−Ｑ４３ ＭＯＳトランジスタ、Ｑ４１１−Ｑ４１６，Ｑ４３１−Ｑ４３６，Ｑ４４１−Ｑ４４６，Ｑ４２１−Ｑ４２６ ＭＯＳトランジスタ、Ｑ６１−Ｑ６４ ＭＯＳトランジスタ、Ｒ６１−Ｒ６５ 抵抗素子。
Claims (14)
- 第１の電源ノードと出力ノードとの間に結合される第１の出力トランジスタ、
第１の出力制御信号に応答して活性化され、前記出力ノードの電圧を第１の基準電圧と比較し、該比較結果に従って前記第１の出力トランジスタを介して流れる電流量を制御する第１の出力制御回路、
前記第１の電源ノードと前記出力ノードとの間に結合される第２の出力トランジスタ、および
前記第１の出力制御信号に応答して活性化され、前記第１の基準電圧と異なる電圧レベルの第２の基準電圧と前記出力ノードの電圧とを比較し、該比較結果に従って前記第２の出力トランジスタを介して流れる電流量を制御する第２の出力制御回路を備える、半導体回路装置。 - 前記第２の出力トランジスタは、前記第１の出力トランジスタと同一制御電極電圧条件下における電流駆動能力が異なる、請求項１記載の半導体回路装置。
- 前記第２の出力制御回路は、前記出力ノードの電圧と前記第２の基準電圧とを差動増幅し、その出力信号を前記第２の出力トランジスタの制御電極ノードへ印加する差動増幅回路を備える、請求項１記載の半導体回路装置。
- 第１の電源ノードと出力ノードとの間に結合される第１の出力トランジスタ、
第１の出力制御信号に応答して活性化され、前記出力ノードの電圧を第１の基準電圧と比較し、該比較結果に従って前記第１の出力トランジスタを介して流れる電流量を制御する第１の出力制御回路、
第２の電源ノードと前記出力ノードの間に結合される第２の出力トランジスタ、および
第２の出力制御信号に応答して活性化され、前記出力ノードの電圧を第２の基準電圧と比較し、該比較結果に従って前記第２の出力トランジスタの駆動電流量を制御する第２の出力制御回路を備える、半導体回路装置。 - 前記第２の基準電圧と前記第１の基準電圧の電圧レベルとは、互いに個別に設定される、請求項４記載の半導体回路装置。
- 前記第２の出力制御回路は、前記出力ノードの電圧と前記第２の基準電圧とを差動増幅し、その出力信号を前記第２の出力トランジスタの制御電極ノードに印加する差動増幅回路を備える、請求項４記載の半導体回路装置。
- 前記第２の電源ノードと前記出力ノードの間に結合される第３の出力トランジスタと、
前記第２の出力制御信号に応答して活性化され、前記出力ノードの電圧を前記第２の基準電圧と異なる電圧レベルの第３の基準電圧と比較し、該比較結果に従って前記第３の出力トランジスタの駆動電流量を制御する第３の出力制御回路をさらに備える、請求項４記載の半導体回路装置。 - 前記第２の出力トランジスタと前記第３の出力トランジスタとはサイズが異なる、請求項７記載の半導体回路装置。
- 前記第３の出力制御回路は、前記出力ノードの電圧と前記第３の基準電圧とを差動増幅し、その出力信号を前記第３の出力トランジスタの制御電極ノードへ与える差動増幅回路を備える、請求項７記載の半導体回路装置。
- 第１の電源ノードと出力ノードとの間に並列に接続される複数のプルアップトランジスタ、
前記複数のプルアップトランジスタに対応してかつ各々が互いに電圧レベルの異なる複数のプルアップ基準電圧を生成する第１の基準電圧発生回路、
前記複数のプルアップトランジスタに対応して配置され、第１の出力制御信号に応答して活性化され、前記第１の基準電圧発生回路からの対応のプルアップ基準電圧と前記出力ノードの電圧とを比較し、該比較結果に従って対応のプルアップトランジスタの制御電極電位を調整する複数のプルアップ制御回路、
第２の電源ノードと前記出力ノードとの間に並列に接続される複数のプルダウントランジスタ、
前記複数のプルダウントランジスタに対応しかつ互いに電圧レベルの異なる複数のプルダウン基準電圧を生成する第２の基準電圧発生回路、および
前記複数のプルダウントランジスタに対応して配置され、第２の出力制御信号に応答して活性化され、各々が対応のプルダウン基準電圧と前記出力ノードの電圧とを比較し、該比較結果に従って対応プルダウントランジスタの制御電極電位を制御する複数のプルダウン制御回路を備える、半導体回路装置。 - 前記複数のプルアップトランジスタの同一制御電極電圧条件下における電流駆動力は互いに異なる、請求項１０記載の半導体回路装置。
- 前記複数のプルダウントランジスタの同一制御電極電圧条件下での電流駆動力は互いに異なる、請求項１０記載の半導体回路装置。
- 前記第１の基準電圧発生回路と前記第２の基準電圧発生回路とは、互いに独立に前記複数のプルアップ基準電圧と前記複数のプルダウン基準電圧の電圧レベルを設定する、請求項１０記載の半導体回路装置。
- 前記複数のプルアップ制御回路および前記複数のプルダウン制御回路の各々は、対応の基準電圧と前記出力ノードの電圧を差動増幅し、その出力信号を対応のトランジスタの制御電極へ伝達する差動増幅回路を備える、請求項１０記載の半導体回路装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001281179A JP4675008B2 (ja) | 2001-09-17 | 2001-09-17 | 半導体回路装置 |
| KR1020020047713A KR20030024567A (ko) | 2001-09-17 | 2002-08-13 | 반도체 회로 장치 |
| US10/218,517 US7075339B2 (en) | 2001-09-17 | 2002-08-15 | Semiconductor output circuit device |
| DE10237536A DE10237536A1 (de) | 2001-09-17 | 2002-08-16 | Halbleiterausgangsschaltungsvorrichtung |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001281179A JP4675008B2 (ja) | 2001-09-17 | 2001-09-17 | 半導体回路装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003087110A JP2003087110A (ja) | 2003-03-20 |
| JP4675008B2 true JP4675008B2 (ja) | 2011-04-20 |
Family
ID=19105054
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001281179A Expired - Fee Related JP4675008B2 (ja) | 2001-09-17 | 2001-09-17 | 半導体回路装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US7075339B2 (ja) |
| JP (1) | JP4675008B2 (ja) |
| KR (1) | KR20030024567A (ja) |
| DE (1) | DE10237536A1 (ja) |
Families Citing this family (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1335384A4 (en) * | 2000-07-25 | 2007-04-04 | Nec Electronics Corp | INTERNAL VOLTAGE LEVEL CONTROL CIRCUIT, SEMICONDUCTOR MEMORY AND METHOD OF CONTROLLING SAID CIRCUIT AND MEMORY THEREOF |
| JP3852447B2 (ja) | 2003-06-03 | 2006-11-29 | セイコーエプソン株式会社 | 出力回路及びそれを内蔵する半導体集積回路 |
| DE10331607B4 (de) * | 2003-07-12 | 2007-02-15 | Infineon Technologies Ag | Ausgangstreiber für eine integrierte Schaltung und Verfahren zum Ansteuern eines Ausgangstreibers |
| KR100558489B1 (ko) * | 2003-09-02 | 2006-03-07 | 삼성전자주식회사 | 반도체 장치의 온 다이 터미네이션 회로 및 방법 |
| JP4632707B2 (ja) * | 2004-07-13 | 2011-02-16 | 富士通セミコンダクター株式会社 | 半導体装置及びバスシステム |
| KR100693783B1 (ko) * | 2004-11-04 | 2007-03-12 | 주식회사 하이닉스반도체 | 내부전원 발생장치 |
| US7521975B2 (en) * | 2005-01-20 | 2009-04-21 | Advanced Micro Devices, Inc. | Output buffer with slew rate control utilizing an inverse process dependent current reference |
| KR100582954B1 (ko) | 2005-03-22 | 2006-05-23 | 삼성전자주식회사 | 전류 구동회로 및 이를 이용한 전류 부스팅 방법 |
| KR100755369B1 (ko) * | 2006-01-03 | 2007-09-04 | 삼성전자주식회사 | 반도체 메모리 장치 및 이를 구비하는 메모리 시스템 및이의 스윙폭 제어 방법 |
| FR2897993A1 (fr) * | 2006-02-28 | 2007-08-31 | Atmel Nantes Sa Sa | Dispositif electronique de pilotage d'une charge externe dont la pente du signal de sortie est independante de la capacite de la charge externe et composant integre correspondant |
| JP5028972B2 (ja) * | 2006-11-27 | 2012-09-19 | 富士通セミコンダクター株式会社 | オペアンプ回路 |
| KR20080065100A (ko) * | 2007-01-08 | 2008-07-11 | 주식회사 하이닉스반도체 | 반도체 메모리 소자와 그의 구동 방법 |
| KR101134964B1 (ko) * | 2007-11-21 | 2012-04-09 | 샤프 가부시키가이샤 | 표시 장치 및 주사선 구동 장치 |
| TWI408659B (zh) * | 2009-04-30 | 2013-09-11 | Mstar Semiconductor Inc | 液晶顯示面板上的驅動器以及相關控制方法 |
| US8004350B2 (en) * | 2009-06-03 | 2011-08-23 | Infineon Technologies Ag | Impedance transformation with transistor circuits |
| CN103078624B (zh) * | 2011-10-26 | 2014-07-16 | 迈实电子(上海)有限公司 | 信号输入电路和方法以及具有信号输入电路的芯片 |
| US9786364B1 (en) * | 2016-12-16 | 2017-10-10 | Stmicroelectronics International N.V. | Low voltage selftime tracking circuitry for write assist based memory operation |
Family Cites Families (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6420720A (en) * | 1987-07-16 | 1989-01-24 | Fujitsu Ltd | Output buffer circuit |
| JP2806530B2 (ja) | 1988-08-18 | 1998-09-30 | 日本電気アイシーマイコンシステム株式会社 | 基準電圧源 |
| EP0496277B1 (en) * | 1991-01-23 | 1997-12-29 | Texas Instruments Deutschland Gmbh | Output stage for a digital circuit |
| JPH04291608A (ja) | 1991-03-20 | 1992-10-15 | Fujitsu Ltd | 電源回路 |
| US5528192A (en) * | 1993-11-12 | 1996-06-18 | Linfinity Microelectronics, Inc. | Bi-mode circuit for driving an output load |
| JPH07153271A (ja) | 1993-11-29 | 1995-06-16 | Sanyo Electric Co Ltd | 出力回路 |
| JPH07263967A (ja) * | 1994-03-18 | 1995-10-13 | Fujitsu Ltd | 出力回路 |
| JP2806324B2 (ja) * | 1995-08-25 | 1998-09-30 | 日本電気株式会社 | 内部降圧回路 |
| US6184703B1 (en) * | 1997-06-06 | 2001-02-06 | Altera Corporation | Method and circuit for reducing output ground and power bounce noise |
| KR100298182B1 (ko) * | 1997-06-24 | 2001-08-07 | 박종섭 | 반도체메모리소자의출력버퍼 |
| JPH1127132A (ja) | 1997-07-01 | 1999-01-29 | Hitachi Ltd | インピーダンスマッチング回路および半導体記憶装置 |
| US6031389A (en) * | 1997-10-16 | 2000-02-29 | Exar Corporation | Slew rate limited output driver |
| JP3042478B2 (ja) * | 1997-11-26 | 2000-05-15 | 日本電気株式会社 | 出力バッファ回路 |
| JP3488064B2 (ja) * | 1997-12-05 | 2004-01-19 | 松下電器産業株式会社 | 円筒型蓄電池 |
| JP3295363B2 (ja) * | 1997-12-12 | 2002-06-24 | 東光株式会社 | スイッチングトランジスタ用駆動回路 |
| EP0926829A1 (en) | 1997-12-22 | 1999-06-30 | Alcatel | Output circuit for digital integrated circuit devices |
| JPH11250665A (ja) * | 1998-03-04 | 1999-09-17 | Mitsubishi Electric Corp | 半導体集積回路 |
| US6281706B1 (en) * | 1998-03-30 | 2001-08-28 | National Semiconductor Corp. | Programmable high speed quiet I/O cell |
| JPH11308087A (ja) | 1998-04-24 | 1999-11-05 | Mitsubishi Electric Corp | スルーレートコントロール付き出力バッファ回路 |
| US6307399B1 (en) * | 1998-06-02 | 2001-10-23 | Integrated Device Technology, Inc. | High speed buffer circuit with improved noise immunity |
| JP3116922B2 (ja) | 1998-10-30 | 2000-12-11 | 三菱電機株式会社 | 半導体集積回路 |
| DE10034713A1 (de) | 2000-07-17 | 2002-02-07 | Infineon Technologies Ag | Verfahren und Vorrichtung zur Beurteilung der Stärke eines Treibers |
-
2001
- 2001-09-17 JP JP2001281179A patent/JP4675008B2/ja not_active Expired - Fee Related
-
2002
- 2002-08-13 KR KR1020020047713A patent/KR20030024567A/ko not_active Application Discontinuation
- 2002-08-15 US US10/218,517 patent/US7075339B2/en not_active Expired - Fee Related
- 2002-08-16 DE DE10237536A patent/DE10237536A1/de not_active Withdrawn
Also Published As
| Publication number | Publication date |
|---|---|
| KR20030024567A (ko) | 2003-03-26 |
| US20030052369A1 (en) | 2003-03-20 |
| US7075339B2 (en) | 2006-07-11 |
| DE10237536A1 (de) | 2003-04-24 |
| JP2003087110A (ja) | 2003-03-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4675008B2 (ja) | 半導体回路装置 | |
| US6593795B2 (en) | Level adjustment circuit and data output circuit thereof | |
| US7859296B2 (en) | Calibration circuit, on die termination device and semiconductor memory device using the same | |
| US6466487B2 (en) | Semiconductor device with impedance controllable output buffer | |
| US6094086A (en) | High drive CMOS output buffer with fast and slow speed controls | |
| US7495469B2 (en) | On-die termination circuit and driving method thereof | |
| JP2010178346A (ja) | プロセス変動に対してスルーレートを補償するためのプリドライバを有する出力バッファ | |
| KR100564586B1 (ko) | 비트 구성에 따라 출력신호의 슬루율을 조절하는 데이터출력 드라이버 | |
| JPH11177380A (ja) | インピーダンスコントロール回路 | |
| WO2002095531A2 (en) | Circuit having a controllable slew rate | |
| US8471590B2 (en) | Calibrating resistance for integrated circuit | |
| JPH06104725A (ja) | 半導体集積回路 | |
| US10756737B1 (en) | Off chip driver circuit, off chip driver compensation system and signal compensation method | |
| US20090243667A1 (en) | Output driving device | |
| US7224194B2 (en) | Output driver circuit | |
| US6958626B2 (en) | Off chip driver | |
| US20080278201A1 (en) | Buffering circuit of semiconductor device | |
| US6686765B2 (en) | GTL+ driver | |
| KR20040048036A (ko) | 슬루레이트 조정이 이루어지는 반도체메모리장치의데이터출력버퍼회로 | |
| US10693436B2 (en) | Impedance adjusting circuit and integrated circuit including the same | |
| US11277132B2 (en) | Electronic device including level shifter | |
| KR100319288B1 (ko) | 고속, 저 스큐 ｃｍｏｓ-ｅｃｌ컨버터 | |
| US7826275B2 (en) | Memory circuit with high reading speed and low switching noise | |
| KR20010073707A (ko) | 오픈 드레인 방식의 출력단을 구동하는 출력 드라이버 | |
| TW202332196A (zh) | 一種晶片外驅動裝置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080526 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20100526 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101029 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101102 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101222 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110118 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110125 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140204 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |