[go: up one dir, main page]

JP4660116B2 - 電流駆動画素回路 - Google Patents

電流駆動画素回路 Download PDF

Info

Publication number
JP4660116B2
JP4660116B2 JP2004150944A JP2004150944A JP4660116B2 JP 4660116 B2 JP4660116 B2 JP 4660116B2 JP 2004150944 A JP2004150944 A JP 2004150944A JP 2004150944 A JP2004150944 A JP 2004150944A JP 4660116 B2 JP4660116 B2 JP 4660116B2
Authority
JP
Japan
Prior art keywords
transistor
current
control
capacitor
drive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2004150944A
Other languages
English (en)
Other versions
JP2005331774A (ja
Inventor
恭二 池田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP2004150944A priority Critical patent/JP4660116B2/ja
Priority to US11/132,960 priority patent/US8059066B2/en
Priority to KR1020050041919A priority patent/KR100613794B1/ko
Priority to TW094116435A priority patent/TWI263189B/zh
Priority to CNB2005100718291A priority patent/CN100447844C/zh
Publication of JP2005331774A publication Critical patent/JP2005331774A/ja
Application granted granted Critical
Publication of JP4660116B2 publication Critical patent/JP4660116B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Electroluminescent Light Sources (AREA)
  • Control Of El Displays (AREA)
  • Electronic Switches (AREA)

Description

本発明は、電流データ信号によって、有機ＥＬ素子の電流を制御する電流駆動画素回路に関する。
従来より、有機ＥＬ素子を駆動する画素回路として、電流駆動型のものが知られている。この電流駆動型の画素回路では、電流データ信号に応じて、駆動トランジスタに対応する電流を流しながらそのゲート電圧をセットする。
単にデータ電圧を駆動トランジスタのゲートにセットした場合には、駆動トランジスタのしきい値電圧のばらつきによって、駆動トランジスタに流れる駆動電流が変化して、有機ＥＬ素子の発光輝度が変化してしまう。電流駆動型の画素回路によれば、駆動トランジスタに電流データ信号に応じた電流を流しながらそのゲート電圧をセットするため、比較的正確な駆動電流を得ることができる（特許文献１）。
特開２００１−１４７６５９号公報 特開２００４−１２８９７号公報
ここで、電流駆動型の画素回路においては、最小輝度を実現するためには、小さなデータ電流信号に応じた電圧を駆動トランジスタのゲートにセットする必要があり、設定する前の時間が長くなってしまうという問題があった。
また、電流データ信号を比較的大きくしてそれに対応する電圧を駆動トランジスタのゲートにセットし、縮小した駆動電流により、有機ＥＬ素子を駆動することについての提案もある（特許文献２）。しかし、この手法では、縮小時に駆動トランジスタに応じた電圧値を印加できず、一定の電圧値であるため、駆動トランジスタの移動度がばらついた場合には誤差が大きくなるという問題があった。
本発明は、電流データ信号によって、有機ＥＬ素子の電流を制御する電流駆動画素回路であって、ゲート電圧に応じた電流を有機ＥＬ素子に供給する駆動トランジスタと、この駆動トランジスタのゲートに、ゲートが接続され、ドレインまたはソースが制御ラインに接続された容量トランジスタと、を有し、前記容量トランジスタがオフの状態で、電流データ信号に応じた電圧を前記駆動トランジスタのゲートにセットし、その後制御ラインの電圧を変更して前記容量トランジスタをオンすることで、その際に前記容量トランジスタに発生する容量に蓄積された電荷を利用して駆動トランジスタのゲート電圧をコントロールすることを特徴とする電流駆動画素回路。
また、前記容量トランジスタは、ｐチャネルトランジスタであることが好適である。
また、本発明は、データラインに供給される電流データ信号によって、有機ＥＬ素子の電流を制御する電流駆動画素回路であって、一端がデータラインに接続され、制御端が第１制御ラインに接続される選択トランジスタと、一端が前記選択トランジスタの他端に接続され、制御端が第２制御ラインに接続される書き込みトランジスタと、制御端が前記書き込みトランジスタの他端に接続され、一端が電源ラインに接続され、他端が前記選択トランジスタの他端に接続される駆動トランジスタと、一端が前記駆動トランジスタの他端に接続され、制御端が第３制御ラインに接続される制御トランジスタと、この制御トランジスタの他端に接続され、駆動トランジスタに流れる駆動電流を流す有機ＥＬ素子と、前記駆動トランジスタの制御端と、前記電源ラインを接続する保持容量と、前記駆動トランジスタの制御端に制御端が接続され、被制御端に一方または両方が第４制御ラインに接続された容量トランジスタと、を有することを特徴とする。
また、前記選択トランジスタを、前記制御トランジスタと逆極性のトランジスタとし、前記第１制御ラインと、前記第３制御ラインを１つの制御ラインで構成することが好適である。
また、前記選択トランジスタを、前記容量トランジスタと同極性のトランジスタとし、前記第１、第３および第４制御ラインを１つの制御ラインで構成することが好適である。
また、前記選択トランジスタ、書き込みトランジスタをオンし、前記制御トランジスタをオフしてデータラインに流れるデータ電流を駆動トランジスタに流し、その後前記選択トランジスタ、前記書き込みトランジスタをオフし、前記制御トランジスタをオンするとともに、前記第４制御ラインの電圧を変動させて、前記容量トランジスタをオンし、前記容量トランジスタのオンに伴い前記容量トランジスタから放出される電荷によって、前記駆動トランジスタの制御端電圧を変化させ、この際に前記駆動トランジスタに流れる駆動電流によって前記有機ＥＬ素子を駆動することが好適である。
また、前記容量トランジスタをオンする際に、前記第４制御ラインを前記電源ライン以上の電圧に設定することが好適である。
本発明によれば、容量トランジスタのオンオフを利用するため駆動トランジスタの特性に応じた電流縮小を実現できるので、電流駆動の利点であるしきい値ばらつきに対する補償と移動度のばらつきに対する補償の精度を損なうことがない。
また、容量トランジスタをオンにする際に、容量トランジスタに十分な順バイアスをかけることで、駆動トランジスタを十分オフして、十分な黒レベルを達成することができる。
以下、本発明の実施形態について、図面に基づいて説明する。
図１は、実施形態にかかる画素回路の構成を示す回路図である。データラインＤＬには、ｐチャネルの選択ＴＦＴ２０のドレインが接続され、この選択ＴＦＴ２０のソースには、ｐチャネルの書き込みＴＦＴ２２ドレインが接続されている。また、選択ＴＦＴ２０のゲートには、制御ラインＥＳが接続されている。書き込みＴＦＴ２２のソースは、ｐチャネルの駆動ＴＦＴ２４のゲートが接続されている。書き込みＴＦＴ２２のソースには、ｐチャネルの容量ＴＦＴ２６のゲートが接続されている。
容量ＴＦＴ２６は、ソース、ドレインのいずれか一方または両方が制御ラインＥＳに接続されている。
書き込みＴＦＴ２２のソース、駆動ＴＦＴ２４のゲートおよび容量ＴＦＴ２６のゲートは、保持容量２８を介し電源ラインＰＶＤＤに接続されている。また、駆動ＴＦＴ２４のソースは、電源ラインＰＶＤＤに接続され、ドレインには選択ＴＦＴ２０のソースと書き込みＴＦＴ２２のドレインが接続されている。さらに、駆動ＴＦＴ２４のドレインにはｎチャネルの制御ＴＦＴ３０のドレインが接続され、この制御ＴＦＴ３０のソースは、有機ＥＬ素子３２のアノードに接続されている。また、有機機ＥＬ素子３２のカソードは、カソード電源ＣＶに接続されている。
図７に示すように、データラインＤＬには、該当列における各行の画素についてのデータ信号が順次供給される。すなわち、データ信号は、水平走査方向（行方向）の各画素毎の指定電流を順次供給するものであり、これが該当するデータラインＤＬに順次供給される。
そして、該当行のデータがデータラインＤＬに順次供給されるときに、制御ラインＥＳがその１水平期間にわたって、Ｌレベルに設定される。また、制御ラインＷＳは、制御ラインＥＳに比べ若干遅れてＬレベルに設定され、かつ制御ラインＥＳがＨレベルになる若干前にＨレベルに設定される。これによって、選択ＴＦＴ２０がオンの期間にのみ、書き込みＴＦＴ２２がオンされる。
従って、該当行の書き込みが行われるタイミングでは、まず制御ラインＷＳ、ＥＳがＬレベルになる。これによって、選択ＴＦＴ２０，書き込みＴＦＴ２２がオンになり、制御ＴＦＴ３０はオフになる。そして、データラインＤＬには、輝度に応じたデータ電流（指定電流：ＩＤＡＴＡ）を流す。この場合には、データラインＤＬから所定のデータ電流を引き抜く。
書き込みＴＦＴ２２がオンしているため駆動ＴＦＴ２４は、そのゲートドレイン間が短絡されており、従って、指定電流ＩＤＡＴＡは、ダイオード接続された駆動ＴＦＴ２４、オンになっている選択ＴＦＴ２０を介しデータラインＤＬに流れる。すなわち、駆動ＴＦＴ２４に指定電流ＩＤＡＴＡが流れる。そして、図２に示すように、そのときの駆動ＴＦＴ２４のゲート電圧が保持容量２８によって保持される。これは、ＰＶＤＤよりＩＤＡＴＡに対応する電圧Ｖｄａｔａだけ低い電圧になっている。
ここで、制御ラインＥＳは、Ｌレベルであり、容量ＴＦＴ２６のゲートは、制御ラインＥＳに接続されている端子（例えばソース）に比べ、十分高く、容量ＴＦＴ２６はオフである。よって、Ｃｇはほとんど０とみなせ、そこに電荷は蓄積されていないものとみなせる。
すなわち、駆動ＴＦＴ２４のゲート電圧は、データ電流（指定電流）ＩＤＡＴＡが流れているときのゲート電圧であり、ＰＶＤＤ−Ｖｄａｔａである。従って、保持容量２８の容量をＣｓとすれば、保持容量Ｃｓには、Ｃｓ・Ｖｄａｔａの電荷が充電される。一方、制御ラインＥＳのＬレベル電圧を０Ｖとすれば、容量ＴＦＴ２６には、Ｃｇ・（ＰＶＤＤ−Ｖｄａｔａ）≒０の電荷が充電される。
このようにして、駆動ＴＦＴ２４のゲート電位の設定が終了した場合には、制御ラインＷＳをＨレベルとした後、制御ラインＥＳをＨレベル（例えばＰＶＤＤ）とする。これによって、書き込みＴＦＴ２２をオフした後に、選択ＴＦＴ２０がオフされ、制御ＴＦＴ３０がオンする。
ＴＦＴのゲート容量は、ＥＳの電位がＰＶＤＤ−Ｖｄａｔａ＋｜Ｖｔｐ｜から発生し、ＥＳがＰＶＤＤになるまでの電荷を蓄積する。この間の電荷量は、図３のように表され、ΔＱ＝Ｃｇ（Ｖｄａｔａ−｜Ｖｔｐ｜）となる。これが保持容量Ｃｓと、ＴＦＴ２６の容量Ｃｇによって吸収されて、駆動ＴＦＴ２４のゲート電圧Ｖｇ’が決定される。
従って、ゲート電圧の変化量ΔＶ＝Ｖｇ−Ｖｇ’は、
ΔＶ＝α（Ｖｄａｔａ−Ｖｔｐ）
となる。ここで、α＝Ｃｇ／（Ｃｇ＋Ｃｓ）である。
従って、駆動ＴＦＴ２４のゲート電圧は、制御ラインＥＳのＰＶＤＤにすることによって、ΔＶだけシフトする。従って、αに応じて、指定電流ＩＤＡＴＡに対し、縮小された電流Ｉｏｌｅｄが駆動ＴＦＴ２４の駆動電流Ｉｏｌｅｄとして取り出され、有機ＥＬ素子３２に供給される。
そこで、本実施形態によれば、指定電流ＩＤＡＴＡを比例縮小したＩｏｌｅｄを有機ＥＬに供給することができ、指定電流ＩＤＡＴＡを大きな値としておき、これを縮小した駆動電流を得ることができ、データ書き込み速度を上昇することができる。
ここで、本実施形態においては、容量ＴＦＴ２６を利用しており、上述のようにΔＶは、容量ＴＦＴ２６のしきい値電圧Ｖｔｐに応じて変化する。この容量ＴＦＴ２６は、駆動ＴＦＴ２４の近傍に形成することが容易であり、また同じｐチャネルＴＦＴである。従って、容量ＴＦＴ２６と、駆動ＴＦＴ２４のしきい値電圧を同一のＶｔｐにとすることは容易である。
これによって、本実施形態によれば、画素によって、駆動ＴＦＴ２４のしきい値電圧Ｖｔｐが異なった場合において、これを補償することができる。また、容量ＴＦＴ２６を用いることで、キャリアの移動度のばらつきについても補償することができる。
すなわち、図４に示すように、駆動ＴＦＴ２４として、ＴＦＴ２４−１と、ＴＦＴ２４−２が存在し、両者のトランジスタ特性、すなわちしきい値電圧がＶｔｐ１、Ｖｔｐ２と異なるとともに、ゲート電圧の変化に対するドレイン電流の傾き（キャリアの移動度）が異なる場合を考える。
特性が異なるため、同一の指定電流ＩＤＡＴＡに対し設定される駆動ＴＦＴ２４のゲート電圧は、ＴＦＴ２４−１についてＶｄａｔａ１、ＴＦＴ２４−２についてＶｄａｔａ２と異なった値になる。この場合のＴＦＴ２４−１のドライブ領域は、それぞれ（Ｖｄａｔａ１−Ｖｔｐ１）、ＴＦＴ２４−２のドライブ領域は（Ｖｄａｔａ２−Ｖｔｐ２）であり、ＥＳをＨ（ＰＶＤＤ以下）とし、容量ＴＦＴ２６をオンとした場合に移動する電位ΔＶ１、ΔＶ２は、それぞれΔＶ１＝α（Ｖｄａｔａ１−Ｖｔｐ１）、ΔＶ２＝α（Ｖｄａｔａ２−Ｖｔｐ２）となる。ここで、α＝Ｃｇ／（Ｃｇ＋Ｃｓ）である。従って、電位の移動後に設定されるＴＦＴ２４−１、ＴＦＴ２４−２のゲート電圧Ｖｇ１’、Ｖｇ２’は、それぞれ、（Ｖｄａｔａ１−Ｖｔｐ１）、（Ｖｄａｔａ２−Ｖｔｐ２）をα：（１−α）で内分した位置になり、対応する駆動電流Ｉｏｌｅｄは、αが同一であれば、ＴＦＴ２４−１、ＴＦＴ２４−２において、同一になる。すなわち、容量ＴＦＴ２６の容量Ｃｇ、保持容量Ｃｓの値が各画素で変動しなければ、駆動ＴＦＴ２４のしきい値Ｖｔｐおよびキャリア移動度（ゲートソース間電圧とドレイン電流の関係）がばらついても、駆動電流Ｉｏｌｅｄは変動しないことになる。
このように、本実施形態によれば、駆動ＴＦＴ２４のしきい値、および移動度の変動を補償して、ばらつきの少ない表示が行える。
さらに、本実施形態の回路においては、制御ラインＥＳをＨレベルにして、駆動電流Ｉｏｌｅｄを有機ＥＬ素子３２に供給する。上述の実施形態においては、制御ラインＥＳをＰＶＤＤ（またはそれ以下）としたが、これをＰＶＤＤ以上の電圧ＶＶＤＤにすることも好適である。
このようにすると、指定電流ＩＤＡＴＡを流したときにセットされる駆動ＴＦＴ２４のゲート電圧Ｖｇは、上述の場合と同様であるが、制御ラインＥＳがＶＶＤＤになることによって、ゲート電圧Ｖｇ＝（ＰＶＤＤ−Ｖｄａｔａ）からＶｇ”＝（ＶＶＤＤ−Ｖｔｐ）に変化する。従って、放出電荷ΔＱが増加し、ゲート電圧の変化量ΔＶ＝Ｖｇ−Ｖｇ”はより大きくなる。
従って、ＶＶＤＤの値を大きくすることで、駆動ＴＦＴ２４に流れる駆動電流Ｉｏｌｅｄを小さくすることができ、黒レベルにおいて、駆動電流０を達成することができる。すなわち、制御ラインＥＳのＨレベル電圧を調整することで、駆動ＴＦＴ２４のオフセット量を任意に調整でき、黒レベルの際に確実に駆動電流Ｉｏｌｅｄを０にすることができる。
すなわち、制御ラインＥＳをＨレベルの電圧に変更することで、図５に示すように、指定電流ＩＤＡＴＡに対し設定されるゲート電圧Ｖｇに対し、実際のゲート電圧Ｖｇ”の差はΔＶ＋Ｖｏｆｆｓｅｔとなり、制御ラインＥＳのＨレベル電圧を調整することで、Ｖｏｆｆｓｅｔを調整して、実際に設定されるゲート電圧Ｖｇ”を調整することができる。
なお、制御ラインＥＳのＨレベルの電圧をＰＶＤＤより高くしても、その際に容量ＴＦＴ２６から放出される電荷量がそのしきい値電圧に応じて変化することはなく、Ｖｏｆｆｓｅｔは一定である。このため、駆動ＴＦＴ２４の移動度のばらつきに対する補償の効果が十分でなくなるというデメリットがある。すなわち、図５に示すように、電圧電流特性の傾きが異なると、同一の指定電流Ｉｄａｔａに対する駆動電流Ｉｏｌｅｄが図において誤差と示すだけ異なることになる。しかし、この期間は、ＰＶＤＤ以上、ＶＶＤＤ以下の期間であり、ごくわずかであるので、黒レベルにおける電流０の実現が重要である電流駆動型の場合については、この構成を採用することが適切である。
さらに、図６には、他の実施形態の構成が示してある。この実施形態においては、制御ラインＥＳを容量ＴＦＴ２６のソース（および／またはドレイン）にのみ接続し、この制御のためのみに利用する。また、選択ＴＦＴ２０と、制御ＴＦＴ３０のゲートには、ゲートラインＧＬを接続している。そして、選択ＴＦＴ２０、書き込みＴＦＴ２２をｎチャネルＴＦＴ、制御ＴＦＴ３０をｐチャネルＴＦＴとしている。
図８に示すように、該当行のデータがデータラインＤＬに順次供給されるときに、ゲートラインＧＬがその１水平期間にわたって、Ｈレベルに設定される。また、制御ラインＷＳは、ゲートラインＧＬに比べ、若干遅れＨレベルに設定され、ゲートラインＧＬがＬレベルになる若干前にＬレベルに設定される。これによって、選択ＴＦＴ２０がオンの期間にのみ、書き込みＴＦＴ２２がオンされる。
そして、制御ラインＥＳは、ゲートラインＧＬがＬレベルの期間に、Ｈレベルにセットされる。従って、そのタイミング自体は、同一であるが、Ｈレベルの電圧は、ＰＶＤＤより高いＶＶＤＤに設定されている。これによって、図５に示したように、オフセット電圧Ｖｏｆｆｓｅｔを調整することができる。特に、制御ラインＥＳを容量ＴＦＴ２６のためのみに設けたため、他のＴＦＴのオンオフなどに影響を与えず、オフセット電圧の調整が行える。
実施形態に係る画素回路の構成を示す図である。 指定電流と駆動電流の関係を示す図である。 放出される電荷量について説明する図である。 しきい値のばらつきに対する、指定電流と駆動電流の関係を示す図である。 オフセットを大きくした場合の指定電流と駆動電流の関係を示す図である。 他の実施形態にかかる画素回路の構成を示す図である。 図１の回路における各信号のタイミングを示す図である。 図６の回路における各信号のタイミングを示す図である。
符号の説明
２０ 選択ＴＦＴ、２２ 書き込みＴＦＴ、２４ 駆動ＴＦＴ、２６ 容量ＴＦＴ、２８ 保持容量、３０ 制御ＴＦＴ、３２ 有機ＥＬ素子。

Claims (6)

  1. 電流データ信号によって、有機ＥＬ素子の電流を制御する電流駆動画素回路であって、
    ゲート電圧に応じた電流を有機ＥＬ素子に供給する駆動トランジスタと、
    この駆動トランジスタのゲートに、ゲートが接続され、ドレインまたはソースが制御ラインに接続された容量トランジスタと、
    を有し、
    前記駆動トランジスタと前記容量トランジスタは、同極性のトランジスタであり、かつ、しきい値電圧が同一とみなせ、
    前記容量トランジスタがオフの状態で、電流データ信号に応じた電圧を前記駆動トランジスタのゲートにセットし、その後制御ラインの電圧を変更して前記容量トランジスタをオンすることで、その際に前記容量トランジスタに発生する容量に蓄積された電荷を利用して駆動トランジスタのゲート電圧をコントロールすることを特徴とする電流駆動画素回路。
  2. 請求項１に記載の電流駆動画素回路において、
    前記容量トランジスタは、ｐチャネルトランジスタであることを特徴とする電流駆動画素回路。
  3. データラインに供給される電流データ信号によって、有機ＥＬ素子の電流を制御する電流駆動画素回路であって、
    一端がデータラインに接続され、制御端が第１制御ラインに接続される選択トランジスタと、
    一端が前記選択トランジスタの他端に接続され、制御端が第２制御ラインに接続される書き込みトランジスタと、
    制御端が前記書き込みトランジスタの他端に接続され、一端が電源ラインに接続され、他端が前記選択トランジスタの他端に接続される駆動トランジスタと、
    一端が前記駆動トランジスタの他端に接続され、制御端が第３制御ラインに接続される制御トランジスタと、
    この制御トランジスタの他端に接続され、駆動トランジスタに流れる駆動電流を流す有機ＥＬ素子と、
    前記駆動トランジスタの制御端と、前記電源ラインを接続する保持容量と、
    前記駆動トランジスタの制御端に制御端が接続され、被制御端の一方または両方が第４制御ラインに接続された容量トランジスタとを有し、
    前記駆動トランジスタと前記容量トランジスタは、同極性のトランジスタであり、かつ、しきい値電圧が同一とみなせ、
    前記選択トランジスタ、書き込みトランジスタをオンし、前記制御トランジスタをオフしてデータラインに流れるデータ電流を駆動トランジスタに流し、その後前記選択トランジスタ、前記書き込みトランジスタをオフし、前記制御トランジスタをオンするとともに、前記第４制御ラインの電圧を変動させて、前記容量トランジスタをオンし、前記容量トランジスタのオンに伴い前記容量トランジスタから放出される電荷によって、前記駆動トランジスタの制御端電圧を変化させ、この際に前記駆動トランジスタに流れる駆動電流によって前記有機ＥＬ素子を駆動することを特徴とする電流駆動画素回路。
  4. 請求項３に記載の電流駆動画素回路において、
    前記選択トランジスタを、前記制御トランジスタと逆極性のトランジスタとし、前記第１制御ラインと、前記第３制御ラインを１つの制御ラインで構成することを 特徴とする電流駆動画素回路。
  5. 請求項４に記載の電流駆動画素回路において、
    前記選択トランジスタを、前記容量トランジスタと同極性のトランジスタとし、前記第１、第３および第４制御ラインを１つの制御ラインで構成することを特徴とする電流駆動画素回路。
  6. 請求項３に記載の電流駆動画素回路において、
    前記駆動トランジスタと前記容量トランジスタは、ｐチャネルトランジスタであり、
    前記容量トランジスタをオンする際に、前記第４制御ラインを前記電源ライン以上の電圧に設定することを特徴とする電流駆動画素回路。
JP2004150944A 2004-05-20 2004-05-20 電流駆動画素回路 Expired - Lifetime JP4660116B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2004150944A JP4660116B2 (ja) 2004-05-20 2004-05-20 電流駆動画素回路
US11/132,960 US8059066B2 (en) 2004-05-20 2005-05-18 Current-driven pixel circuit
KR1020050041919A KR100613794B1 (ko) 2004-05-20 2005-05-19 전류 구동 화소 회로
TW094116435A TWI263189B (en) 2004-05-20 2005-05-20 Current-driving pixel circuit
CNB2005100718291A CN100447844C (zh) 2004-05-20 2005-05-20 电流驱动像素电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004150944A JP4660116B2 (ja) 2004-05-20 2004-05-20 電流駆動画素回路

Publications (2)

Publication Number Publication Date
JP2005331774A JP2005331774A (ja) 2005-12-02
JP4660116B2 true JP4660116B2 (ja) 2011-03-30

Family

ID=35374565

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004150944A Expired - Lifetime JP4660116B2 (ja) 2004-05-20 2004-05-20 電流駆動画素回路

Country Status (5)

Country Link
US (1) US8059066B2 (ja)
JP (1) JP4660116B2 (ja)
KR (1) KR100613794B1 (ja)
CN (1) CN100447844C (ja)
TW (1) TWI263189B (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4834876B2 (ja) * 2004-06-25 2011-12-14 京セラ株式会社 画像表示装置
JP5137299B2 (ja) * 2004-08-31 2013-02-06 エルジー ディスプレイ カンパニー リミテッド 画像表示装置
KR101157265B1 (ko) * 2005-12-30 2012-06-15 엘지디스플레이 주식회사 유기전계 발광표시장치
JP2008026468A (ja) * 2006-07-19 2008-02-07 Sony Corp 画像表示装置
KR100873079B1 (ko) 2007-04-12 2008-12-09 삼성모바일디스플레이주식회사 아날로그 출력 버퍼회로 및 그를 이용한유기전계발광표시장치
JP5107824B2 (ja) * 2008-08-18 2012-12-26 富士フイルム株式会社 表示装置およびその駆動制御方法
JP2012516456A (ja) * 2009-01-30 2012-07-19 富士フイルム株式会社 表示装置およびその駆動制御方法
JP5795893B2 (ja) * 2011-07-07 2015-10-14 株式会社Ｊｏｌｅｄ 表示装置、表示素子、及び、電子機器
CN102651198B (zh) 2012-03-19 2015-04-01 京东方科技集团股份有限公司 Amoled驱动电路、方法和amoled显示装置
CN103700342B (zh) * 2013-12-12 2017-03-01 京东方科技集团股份有限公司 Oled像素电路及驱动方法、显示装置
CN106952617B (zh) * 2017-05-18 2019-01-25 京东方科技集团股份有限公司 像素驱动电路及方法、显示装置
JP7011449B2 (ja) * 2017-11-21 2022-01-26 ソニーセミコンダクタソリューションズ株式会社 画素回路、表示装置および電子機器
KR102500205B1 (ko) 2018-01-24 2023-02-15 삼성디스플레이 주식회사 표시 장치 및 그 구동 방법

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001006484A1 (fr) * 1999-07-14 2001-01-25 Sony Corporation Circuit d'attaque et affichage le comprenant, circuit de pixels et procede d'attaque
JP2003140612A (ja) * 2001-11-02 2003-05-16 Matsushita Electric Ind Co Ltd アクティブマトリクス型表示装置及びその駆動方法
JP2003295824A (ja) * 2002-04-03 2003-10-15 Seiko Epson Corp 電子回路及びその駆動方法、電子装置、電気光学装置、及び電子機器
JP2004012897A (ja) * 2002-06-07 2004-01-15 Casio Comput Co Ltd 表示装置及び表示装置の駆動制御方法
JP2004029791A (ja) * 2002-06-11 2004-01-29 Samsung Sdi Co Ltd 発光表示装置及びその表示パネルと駆動方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001147659A (ja) * 1999-11-18 2001-05-29 Sony Corp 表示装置
US6351159B1 (en) * 2000-08-08 2002-02-26 Micron Technology, Inc. Gate coupled voltage support for an output driver circuit
KR100370286B1 (ko) * 2000-12-29 2003-01-29 삼성에스디아이 주식회사 전압구동 유기발광소자의 픽셀회로
JP4212815B2 (ja) * 2001-02-21 2009-01-21 株式会社半導体エネルギー研究所 発光装置
JP4155389B2 (ja) * 2001-03-22 2008-09-24 株式会社半導体エネルギー研究所 発光装置、その駆動方法及び電子機器
CN1240040C (zh) * 2002-06-14 2006-02-01 统宝光电股份有限公司 一种像素电路
TW588468B (en) * 2002-09-19 2004-05-21 Ind Tech Res Inst Pixel structure of active matrix organic light-emitting diode
JP4467909B2 (ja) * 2002-10-04 2010-05-26 シャープ株式会社 表示装置
CN1567409A (zh) * 2003-07-09 2005-01-19 胜华科技股份有限公司 主动式有机发光显示器驱动装置与方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001006484A1 (fr) * 1999-07-14 2001-01-25 Sony Corporation Circuit d'attaque et affichage le comprenant, circuit de pixels et procede d'attaque
JP2003140612A (ja) * 2001-11-02 2003-05-16 Matsushita Electric Ind Co Ltd アクティブマトリクス型表示装置及びその駆動方法
JP2003295824A (ja) * 2002-04-03 2003-10-15 Seiko Epson Corp 電子回路及びその駆動方法、電子装置、電気光学装置、及び電子機器
JP2004012897A (ja) * 2002-06-07 2004-01-15 Casio Comput Co Ltd 表示装置及び表示装置の駆動制御方法
JP2004029791A (ja) * 2002-06-11 2004-01-29 Samsung Sdi Co Ltd 発光表示装置及びその表示パネルと駆動方法

Also Published As

Publication number Publication date
US20050258775A1 (en) 2005-11-24
TW200603055A (en) 2006-01-16
CN100447844C (zh) 2008-12-31
US8059066B2 (en) 2011-11-15
TWI263189B (en) 2006-10-01
CN1700283A (zh) 2005-11-23
JP2005331774A (ja) 2005-12-02
KR100613794B1 (ko) 2006-08-22
KR20060046097A (ko) 2006-05-17

Similar Documents

Publication Publication Date Title
US20230089631A1 (en) Display panel and display device
US7236149B2 (en) Pixel circuit, display device, and driving method of pixel circuit
US10607542B2 (en) Pixel circuit, pixel, and AMOLED display device comprising pixel and driving method thereof
JP5014338B2 (ja) 電流駆動型表示装置
US8847939B2 (en) Method of driving and a driver for a display device including an electric current driving element
CN101211535B (zh) 像素电路、显示器以及用于驱动像素电路的方法
KR101377624B1 (ko) 표시장치 및 표시장치의 구동 방법
US8854343B2 (en) Display device and method for driving the same
JP4660116B2 (ja) 電流駆動画素回路
CN102201196B (zh) 半导体装置
JP2006285116A (ja) 駆動回路
JP4979772B2 (ja) 電流駆動型表示装置
CN105590955A (zh) 像素电路及其驱动方法和有源矩阵有机发光显示器
WO2019186827A1 (ja) 表示装置およびその駆動方法
JP4547605B2 (ja) 表示装置及びその駆動方法
US20050099412A1 (en) Pixel circuit, method of driving the same, and electronic apparatus
KR20050049686A (ko) 유기전계발광표시장치의 픽셀구동회로
US8456462B2 (en) Display device
WO2021064930A1 (ja) 表示装置およびその駆動方法
JP4999281B2 (ja) 有機ｅｌ画素回路
JP5121124B2 (ja) 有機ｅｌ画素回路
KR101073007B1 (ko) 유기전계 발광표시장치
US7573442B2 (en) Display, active matrix substrate, and driving method

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070518

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100720

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100727

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100913

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101130

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101228

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140107

Year of fee payment: 3

R151 Written notification of patent or utility model registration

Ref document number: 4660116

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140107

Year of fee payment: 3

EXPY Cancellation because of completion of term