JP4659875B2 - Semiconductor device - Google Patents
Semiconductor device Download PDFInfo
- Publication number
- JP4659875B2 JP4659875B2 JP2008299443A JP2008299443A JP4659875B2 JP 4659875 B2 JP4659875 B2 JP 4659875B2 JP 2008299443 A JP2008299443 A JP 2008299443A JP 2008299443 A JP2008299443 A JP 2008299443A JP 4659875 B2 JP4659875 B2 JP 4659875B2
- Authority
- JP
- Japan
- Prior art keywords
- protective film
- electrode
- semiconductor device
- internal electrode
- metal wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
本発明は、半導体装置に関する。 The present invention relates to a semiconductor device.
近年の電子機器では、電子機器の小型、薄型、軽量化、および高密度実装化を実現するため、ウェハ状態での組立加工プロセスであるウェハレベルCSP(チップサイズパッケージ)技術を用いた半導体装置が多く用いられてきている。 In recent electronic devices, a semiconductor device using wafer level CSP (chip size package) technology, which is an assembly processing process in a wafer state, in order to realize a small size, a thin shape, a light weight, and a high density mounting of the electronic device. Many have been used.
例えば、光学デバイスの中で代表的な固体撮像装置は、デジタルスチルカメラや携帯電話用カメラ、デジタルビデオカメラ等のデジタル映像機器の受光センサーとして用いられている。近年の映像機器の小型、薄型、軽量化、および高密度実装化を実現するために、この固体撮像装置には、ダイボンディングとワイヤーボンディングとによって装置内外の電気的接続を確保するセラミックタイプやプラスチックタイプのパッケージではなく、個片化前のウェハに対する組立加工において、貫通電極と再配線を形成することによって装置内外の電気的接続を確保するウェハレベルCSP技術が採用されてきている(例えば、特許文献1および特許文献2を参照)。 For example, a typical solid-state imaging device among optical devices is used as a light receiving sensor of digital video equipment such as a digital still camera, a mobile phone camera, and a digital video camera. In order to realize the small, thin, light weight, and high density mounting of video equipment in recent years, this solid-state imaging device has a ceramic type and plastic that ensure electrical connection inside and outside the device by die bonding and wire bonding. Wafer level CSP technology that secures electrical connection inside and outside the apparatus by forming through-electrodes and rewiring in assembly processing for wafers before singulation instead of type packages has been adopted (for example, patents) Reference 1 and Patent Reference 2).
図6は、従来のウェハレベルCSP構造を有する固体撮像装置の断面図である。 FIG. 6 is a cross-sectional view of a solid-state imaging device having a conventional wafer level CSP structure.
図6に示すように、従来の固体撮像装置100Aは、半導体基板101に形成され、半導体基板101の受光側表面である主面に複数のマイクロレンズ103が設けられた撮像領域102と、前記主面における撮像領域102の外周領域に形成された周辺回路領域104Aと、周辺回路領域104Aと接続された複数の電極部104Bとを含む固体撮像素子100を備えている。
As shown in FIG. 6, the conventional solid-
また、半導体基板101の主面側には、樹脂よりなる接着部材105を介して、例えば光学ガラス等よりなる透明基板106が形成されている。さらに、半導体基板101の内部には、半導体基板101を厚み方向に貫通する貫通電極107が設けられている。
Further, on the main surface side of the
半導体基板101の主面と対向する裏面には、貫通電極107を介して、周辺回路領域104Aの複数の電極部104Bと接続する金属配線108が形成されており、金属配線108の一部を覆うと共に他の一部を露出する開口110を有する絶縁樹脂層109が形成されている。開口110には、例えば半田材料よりなる外部電極111が形成されている。
On the back surface opposite to the main surface of the
なお、固体撮像素子100は、図示していない絶縁層によって、貫通電極107および金属配線108と電気的に絶縁されている。
Note that the solid-
以上説明したように、従来の固体撮像装置100Aでは、複数の電極部104Bが、貫通電極107を介して金属配線108と電気的に接続されており、さらに、金属配線108を介して外部電極111と電気的に接続されており、受光信号の取り出しが可能となる。
As described above, in the conventional solid-
上記従来の固体撮像装置100Aは、例えば次のような工程により製造される。
The conventional solid-
(工程1)まず、上述の構造を有する固体撮像素子100を複数個、公知の方法でウェハに形成する。複数の固体撮像素子100が形成されたウェハに、樹脂層よりなる接着部材105を介して、例えば光学ガラス等よりなるウェハと同形状の透明基板106を貼付ける。
(Step 1) First, a plurality of solid-
(工程2)次に、ドライエッチングやウェットエッチング等を用いて、裏面側から半導体基板101を貫通して周辺回路領域104Aの複数の電極部104Bを露出させる貫通孔を形成する。その後、該貫通孔に導電材料を埋め込むことで、受光信号の取り出しを行う複数の電極部104Bと接続する貫通電極107を形成する。
(Step 2) Next, through holes that penetrate the
(工程3)次に、電解めっき法により、固体撮像素子100の裏面上に、貫通電極107と電気的に接続する金属配線108を形成する。
(Step 3) Next, a
(工程4)次に、固体撮像素子100の裏面上に、金属配線108を覆うように絶縁樹脂層109を形成する。一般的には、絶縁樹脂層109として感光性樹脂を用い、スピンコート又はドライフィルム貼付けによって絶縁樹脂層109を形成する。
(Step 4) Next, an
(工程5)続いて、フォトリソグラフィ技術(露光および現像)を用いて、絶縁樹脂層109を選択的に除去することにより、金属配線108の一部を露出する開口110を形成する。
(Step 5) Subsequently, the
(工程6)続いて、開口110に、フラックスを用いた半田ボール搭載法又は半田ペースト印刷法により、金属配線108と電気的に接続する例えば半田材料よりなる外部電極111を形成する。
(Step 6) Subsequently, an
(工程7)最後に、例えばダイシングソー等の切削工具を用いて、固体撮像素子100、接着部材105、透明基板106、および絶縁樹脂層109を一括して切断することにより、ウェハを複数の図6に示す固体撮像装置100Aへ個片化する。
(Step 7) Finally, for example, by using a cutting tool such as a dicing saw, the solid-
上述の固体撮像装置は、ウェハレベルCSP技術によって、電子機器の小型、薄型、軽量化、および高密度実装化に貢献できる反面、貫通電極107が形成された後の工程でかかる熱ストレスや、固体撮像装置の実際の使用環境でかかる熱等の環境負荷ストレスによって、貫通電極107から電極部104Bに対して応力集中が発生し、電極部104Bの断線、剥離による接続不良発生および信頼性低下が発生しやすいという課題を有している。
The above-described solid-state imaging device can contribute to the reduction in size, thickness, weight, and high-density mounting of electronic devices by the wafer level CSP technology, but the thermal stress applied in the process after the
具体的には、貫通電極107と電極部104Bとの熱膨張率の違いから、温度変化に応じて電極部104Bと貫通電極107との接続面の端部(円周部)に特に大きな応力(熱ストレス)が集中し、電極部104Bの破断、剥離が発生することがある。
Specifically, due to the difference in thermal expansion coefficient between the
そこで、このような集中応力に対する対策を講じた別の固体撮像装置が提案されている(例えば、特許文献3を参照)。 Therefore, another solid-state imaging device has been proposed in which measures against such concentrated stress are taken (see, for example, Patent Document 3).
この固体撮像装置では、図6に示す貫通電極107と接続された電極部104Bの表面全体を覆うように、無機系の絶縁材料からなる保護膜(図示せず)を形成することによって、温度変化時に発生する貫通電極107から電極部104Bへの応力集中による電極部104Bの断線、剥離等の接続不良の発生の防止を図っている。
しかしながら、前述のようにして電極部104Bの耐性の強化を図った固体撮像装置においても、依然として電極部104Bの破断、剥離が発生することがある。
However, even in the solid-state imaging device in which the resistance of the
具体的には、前述の構成において保護膜として用いる無機系の絶縁材料自体が比較的硬いため、そのような保護膜で電極部104Bの表面上を全て覆った構成では、電極部104Bへの応力集中の発生時に、保護膜もろとも電極部104Bが破断、剥離することがあり、集中応力に対する対策としては必ずしも十分ではない。
Specifically, since the inorganic insulating material itself used as the protective film in the above-described configuration is relatively hard, in a configuration in which the entire surface of the
そこで本発明は、貫通電極107から電極部104Bへの応力集中に対する電極部104Bの破断、剥離耐性をさらに強化し、接続不良発生および信頼性低下を起こしにくい半導体装置を提供することを目的とする。
Therefore, the present invention aims to provide a semiconductor device that further enhances the resistance to breakage and peeling of the
前記の目的を達成するために、本発明の第一の形態に係る半導体装置は、半導体基板と、前記半導体基板を厚み方向に貫通して設けられた貫通電極と、前記半導体基板の第一の主面の前記貫通電極が到達する部分に設けられ、前記貫通電極と電気的に接続された内部電極と、前記内部電極の一部を除外して前記第一の主面を覆う無機材料である第一の保護膜と、前記内部電極の前記第一の保護膜で覆われない部分に、前記第一の保護膜と離間して設けられた第二の保護膜と、前記半導体基板の前記第一の主面とは反対側の第二の主面に設けられ、前記貫通電極と電気的に接続された金属配線とを備える。 In order to achieve the above object, a semiconductor device according to a first aspect of the present invention includes a semiconductor substrate, a through electrode provided through the semiconductor substrate in a thickness direction, and a first of the semiconductor substrate. It is an inorganic material that is provided in a portion of the main surface where the through electrode reaches and is electrically connected to the through electrode, and an inorganic material that covers the first main surface excluding a part of the internal electrode. A first protective film, a second protective film provided on the portion of the internal electrode that is not covered with the first protective film, spaced apart from the first protective film, and the first protective film on the semiconductor substrate. A metal wiring provided on a second main surface opposite to the one main surface and electrically connected to the through electrode;
ここで、前記第二の保護膜の面積は、前記貫通電極が前記内部電極に接する領域の面積よりも大きい。 Here, the area of the second protective film is larger than the area of the region where the through electrode is in contact with the internal electrode.
また、前記第二の保護膜の形状は円形であってもよく、多角形であってもよい。また、前記第二の保護膜の形状が円環状であってもよく、前記第二の保護膜の外径は前記貫通電極が前記内部電極に接する領域の直径よりも大きく、前記第二の保護膜の内径は前記領域の前記直径よりも小さい。 The shape of the second protective film may be circular or polygonal. The shape of the second protective film may be annular, and the outer diameter of the second protective film is larger than the diameter of the region where the through electrode is in contact with the internal electrode, and the second protective film The inner diameter of the membrane is smaller than the diameter of the region.
また、前記第二の保護膜は無機材料であってもよく、また、前記第二の保護膜は有機材料であってもよい。 The front Stories second protective film may be inorganic materials, also pre Symbol second protective film may be an organic material.
また、前記半導体装置は、さらに、前記内部電極上に設けられ、前記第一の保護膜と前記第二の保護膜との隙間の一部分を埋めるように第三の保護膜を備えてもよい。 The semiconductor device may further include a third protective film provided on the internal electrode so as to fill a part of a gap between the first protective film and the second protective film.
また、前記半導体装置は、さらに、前記金属配線の一部を除外して前記第二の主面を覆う絶縁層を備えてもよく、また、前記金属配線の前記絶縁層で覆われていない部分に設けられ、前記金属配線と電気的に接続された外部電極を備えてもよい。 The semiconductor device may further include an insulating layer that covers the second main surface excluding a part of the metal wiring, and a portion that is not covered with the insulating layer of the metal wiring. And an external electrode that is electrically connected to the metal wiring.
本発明によると、貫通電極形成後の工程でかかる熱ストレスや、半導体装置の実際の使用環境でかかる熱等の環境負荷ストレスによって、貫通電極から内部電極に対して応力集中が発生した場合においても、第二の保護膜が内部電極の変形を抑えることによって、内部電極の断線、剥離による接続不良発生を防止し、高い接続信頼性を確保することが可能となる。 According to the present invention, even when a stress concentration occurs from the through electrode to the internal electrode due to an environmental load stress such as a thermal stress applied in a process after the through electrode is formed or a heat applied in an actual use environment of the semiconductor device. By suppressing the deformation of the internal electrode by the second protective film, it is possible to prevent connection failure due to disconnection or peeling of the internal electrode and to ensure high connection reliability.
第二の保護膜を第一の保護膜と離間して設けることにより、第一の保護膜と第二の保護膜との隙間で内部電極に対する応力集中の緩和、および内部電極の変形による発生応力の緩和を可能とし、より確実に内部電極の断線、クラック、剥離等の発生を防止することできる。 By providing the second protective film apart from the first protective film, the stress concentration on the internal electrode is reduced in the gap between the first protective film and the second protective film, and the stress generated by the deformation of the internal electrode Can be mitigated, and the occurrence of disconnection, cracking, peeling, etc. of the internal electrode can be prevented more reliably.
さらに、第一の保護膜と第二の保護膜との隙間の一部分に第三の保護膜を設けることにより、第一の保護膜と第二の保護膜との間に残される隙間で内部電極に対する応力集中の緩和、および内部電極の変形による発生応力の緩和を可能としながら、応力集中の発生時に、第二の保護膜が内部電極の変形を抑える力を、第三の保護膜を介して第一の保護膜から得ることができ、また、貫通電極が半導体基板の第二の主面に向かって剥離、脱落してしまうことを防止することができる。 Furthermore, by providing a third protective film in a part of the gap between the first protective film and the second protective film, an internal electrode is formed by a gap left between the first protective film and the second protective film. The stress that the second protective film suppresses the deformation of the internal electrode through the third protective film when the stress concentration occurs, while reducing the stress concentration caused by the internal electrode and the stress generated by the deformation of the internal electrode. It can be obtained from the first protective film, and the through electrode can be prevented from being peeled off and dropped off toward the second main surface of the semiconductor substrate.
以下、本発明の一実施形態に係る半導体装置について説明する。 Hereinafter, a semiconductor device according to an embodiment of the present invention will be described.
(半導体装置の構造)
まず、本発明の一実施形態に係る半導体装置の構造について、図面を参照しながら説明する。
(Structure of semiconductor device)
First, the structure of a semiconductor device according to an embodiment of the present invention will be described with reference to the drawings.
図1は、本発明の一実施形態に係る半導体装置10の構造を示す断面図である。
FIG. 1 is a cross-sectional view showing the structure of a
本発明の一実施形態に係る半導体装置10は、図1に示すように、半導体基板11の図面上方の主面(以下、表面と言う)に設けられた、AlまたはCu等の金属を主材料として形成された内部電極12と、内部電極12の一部を除外して前記第一の主面を覆う第一の保護膜13Aと、前記内部電極の前記第一の保護膜13Aで覆われない部分に、第一の保護膜13Aと離間して設けられた第二の保護膜13Bとを備える。
As shown in FIG. 1, a
ここで、第一の保護膜13Aおよび第二の保護膜13Bは、一般的にパッシベーションと呼ばれ、SiN等の無機材料から成る。ただし、第二の保護膜13Bは無機材料に限定されるものではなく、有機材料を用いることも可能であり、また、第一の保護膜13Aと工程を分けて形成してもよい。
Here, the first
また、半導体装置10は、半導体基板11を厚み方向に貫通して内部電極12の裏面に到達し、内部電極12と電気的に接続された貫通電極17と、半導体基板11の図面下方の主面(以下、裏面と言う)に設けられ、貫通電極17と電気的に接続された金属配線18と、前記半導体基板の図面下方の主面(以下、裏面と言う)に設けられ、貫通電極17と電気的に接続された金属配線18と、金属配線18の一部を除外して半導体基板11の裏面を覆う絶縁層19とを備える。
In addition, the
貫通電極17は、半導体基板11に予め設けられる図示しない貫通孔の内壁(すなわち、半導体基板11および内部電極12の、貫通孔内へ向かう面)を、例えばCuまたはCuを主体とする金属材料でめっきするか、または、貫通孔に導電性ペーストを充填することによって形成される。貫通孔の深さは、一般的な例として10μm〜300μmである。貫通電極17は、貫通孔を充填するように形成されてもよく、また、貫通孔の内壁をほぼ一定の厚みで這う膜状に形成されてもよい。
The through
金属配線18は、半導体基板11の裏面を、例えばCuまたはCuを主体とする金属材料でめっきすることによって形成される。金属配線18の厚みは、5μm〜20μmが望ましい。
The
金属配線18の絶縁層19で覆われていない部分には、金属配線18と電気的に接続するように、例えばSn−Ag−Cu組成の鉛フリー半田材料よりなる外部電極20が形成されている。
An
さらに、半導体基板11の表面上には保護膜13および接着層21を介して、例えば光学ガラスやサポートガラス等よりなる透明基板22が形成されている。
Furthermore, a
ここで、接着層21は、図1に示す半導体装置10のように、半導体基板11、第一の保護膜13A、および第二の保護膜13Bの表面上を覆うように形成されてもよいし、透明基板22との間に中空を有するキャビティ構造であってもよい。
Here, the
接着層21および透明基板22の構造および材料は、半導体基板11の電気特性向上または半導体基板11の強度補強等の目的に応じて適宜選択される。
The structures and materials of the
なお、透明基板22は、主に本発明の半導体装置を光学デバイスに適用する場合、および、半導体基板11の強度補強を目的とした補強板として適用する場合に特に有効であるが、最終構造として必須の構成要素ではなく、用途によっては無くてもかまわない。
The
このように、内部電極12と外部電極20とが、貫通電極17および金属配線18を介して電気的に接続されているために、内部電極12、貫通電極17、金属配線18、および外部電極20を介して、半導体装置10の内外での電気信号のやり取りが可能となる。なお、半導体基板11は、図示していないSiO2等の絶縁膜によって、貫通電極17および金属配線18と電気的に絶縁されている。
Thus, since the
(主要部の詳細な構造)
図2、図3、および図4はそれぞれ、本発明の一実施形態にかかる第二の保護膜13Bの具体的な形状の一例を示す上面図および断面図である。
(Detailed structure of the main part)
2, 3 and 4 are respectively a top view and a cross-sectional view showing an example of a specific shape of the second
いずれの例においても、第二の保護膜13Bは、内部電極12上に第一の保護膜13Aと離間して設けられ、第二の保護膜13Bの面積は、貫通電極17が内部電極12の裏面に接する領域17A(破線で示される。以下、短く領域17Aと言う。)の面積よりも大きくなるように形成される。
In any example, the second
図2の例では、第二の保護膜13Bを円形とし、第二の保護膜13Bの直径は領域17Aの最大径よりも大きくしている。
In the example of FIG. 2, the second
図3の例では、第二の保護膜13Bを正方形とし、第二の保護膜13Bの1辺の長さは領域17Aの最大径よりも大きくしている。
In the example of FIG. 3, the second
なお、ここでは第二の保護膜13Bを正方形としているが、他の多角形を用いてもよい。ただし、いずれの多角形を用いた場合でも、当該多角形の最大径の長さは領域17Aの最大径よりも大きくすることが望ましい。
Although the second
図4の例では、第二の保護膜13Bを円環状とし、第二の保護膜13Bの外径は領域17Aの直径よりも大きく、かつ第二の保護膜13Bの内径は領域17Aの直径よりも小さくしている。
In the example of FIG. 4, the second
上述のような第二の保護膜13Bの形状および大きさのために、図2、図3、および図4に示されるように、領域17Aを内部電極12の表面から覆うように第二の保護膜13Bを形成することができる。
Because of the shape and size of the second
このような構成によれば、貫通電極17を形成した後の工程でかかる熱ストレスや、半導体装置10の実際の使用環境でかかる熱等の環境負荷ストレスによって、貫通電極17と内部電極12との接続部分に応力集中が発生した場合でも、第二の保護膜13Bが内部電極12の変形を抑え、内部電極12の断線、クラック、剥離等の発生を防止することができる。
According to such a configuration, the through
具体的には、領域17Aの外周部分に最も大きな応力集中が発生するため、この外周部分を内部電極12の表面から覆うように第二の保護膜13Bを形成することによって、内部電極12が補強される。
Specifically, since the largest stress concentration occurs in the outer peripheral portion of the
また、第一の保護膜13Aと第二の保護膜13Bとを離間して設けることによって、第一の保護膜13Aと第二の保護膜13Bとの隙間で内部電極12に対する応力集中の緩和、および内部電極12の変形による発生応力の緩和を可能とし、より確実に内部電極12の断線、クラック、剥離等の発生を防止することできる。
Further, by providing the first
(半導体装置の製造方法)
上述した構造を有する半導体装置10は、例えば次のような工程により製造できる。
(Method for manufacturing semiconductor device)
The
(工程1)半導体基板11の表面に設けられた複数の内部電極12を備えた半導体素子を準備する。
(Step 1) A semiconductor element including a plurality of
(工程2)半導体基板11表面上に設けられた、内部電極12上に選択的に開口を有する第一の保護膜13Aを形成する。
(Step 2) A first
(工程3)内部電極12の表面上の一部に、第一の保護膜13Aの開口から独立した第二の保護膜13Bを形成する。なお、工程2と工程3とを同時に行ってもよい。
(Step 3) A second
(工程4)内部電極12の裏面に達するように半導体基板11の厚み方向に貫通する貫通孔を形成する。
(Step 4) A through hole penetrating in the thickness direction of the
(工程5)貫通孔の内部に設けられているとともに貫通孔部の内部から半導体基板11の表面上へ延びるように設けられた貫通電極17を形成する。
(Step 5) Form a through
(工程6)半導体基板11の裏面に設けられ、半導体基板11の裏面上において貫通電極17と電気的に接続された金属配線18を形成する。
(Step 6) A
(工程7)金属配線18の表面を覆うように半導体基板11の裏面上に設けられた絶縁層19を形成する。
(Step 7) An insulating
(工程8)金属配線18の表面上に選択的に設けられた絶縁層19の開口を形成する。絶縁層19の開口に、フラックスを用いた半田ボール搭載法、半田ペースト印刷法、または電解めっき法により、金属配線18と電気的に接続する外部電極20を形成する。外部電極20には、例えばSn−Ag−Cu組成の鉛フリー半田材料を用いる。
(Step 8) An opening of the insulating
これらの工程を行うことで、図1に示す半導体装置10が製造される。
By performing these steps, the
(変形例にかかる主要部の詳細な構造)
上記では、半導体装置10において、貫通電極17から内部電極12への応力集中に対する内部電極12の耐性を強化すべく、内部電極12に第二の保護膜13Bを第一の保護膜13Aから離間して設ける構成について説明した。
(Detailed structure of the main part according to the modification)
In the above, in the
しかしながら、上記の構成によれば、第二の保護膜13Bもろとも内部電極12に断線、クラック、剥離等が発生する可能性を低減できる反面、応力集中時に第二の保護膜13Bが内部電極12の変形を抑えきれず、内部電極12の断線、クラック、剥離等の発生を防止しきれない場合があり得る。
However, according to the configuration described above, the possibility of occurrence of disconnection, cracks, peeling, etc. in the
そこで、以下の変形例では、第二の保護膜13Bもろとも内部電極12が破壊する可能性を低減させながら、第二の保護膜13Bが内部電極12の変形を抑える力を高める構成について説明する。
Therefore, in the following modified example, a configuration will be described in which the second
図5(A)および図5(B)はそれぞれ、本発明の変形例にかかる第二の保護膜13Bおよび第三の保護膜13Cの具体的な形状の一例を示す上面図である。
5A and 5B are top views showing examples of specific shapes of the second
いずれの例においても、内部電極12上に、第一の保護膜13Aおよび第二の保護膜13Bの隙間の一部分を埋めるように第三の保護膜13Cが設けられており、ここで、図5(B)においては、第三の保護膜13Cの形状を波形としている。
In any example, the third
ここで、第三の保護膜13Cは、SiN等の無機材料を用いてもよく、また有機材料を用いることも可能である。
Here, the third
第三の保護膜13Cは、第一の保護膜13Aおよび第二の保護膜13Bのいずれか一方または両方と工程を分けて形成してもよく、また、第一の保護膜13Aおよび第二の保護膜13Bと同一工程で形成してもよい。
The third
このような構成によれば、第一の保護膜13Aと第二の保護膜13Bとの隙間の一部分を埋めるように第三の保護膜13Cを設けることによって、第一の保護膜13Aと第二の保護膜13Bとの間に残される隙間で内部電極12に対する応力集中の緩和、および内部電極12の変形による発生応力の緩和を可能としながら、応力集中の発生時に、第二の保護膜13Bが内部電極12の変形を抑える力を、第三の保護膜13Cを介して第一の保護膜13Aから得ることができ、また、貫通電極が半導体基板の第二の主面に向かって剥離、脱落してしまうことを防止することができる。
According to such a configuration, the first
さらに、図5(B)においては、第三の保護膜13Cの形状を波形にすることによって、第三の保護膜13C自体にかかる応力をさらに緩和することができる。
Further, in FIG. 5B, the stress applied to the third
以上説明したように、本発明の半導体装置によれば、内部電極に設けられる保護膜の特徴的な形状によって、ウェハレベルCSPで、かつ応力集中に対する耐性強度が高い半導体装置が実現されるので、各種電子機器の小型、薄型、軽量化および性能向上に貢献できる。 As described above, according to the semiconductor device of the present invention, the characteristic shape of the protective film provided on the internal electrode realizes a semiconductor device with a wafer level CSP and high resistance against stress concentration. Contributes to the miniaturization, thinness, weight reduction, and performance improvement of various electronic devices.
本発明の半導体装置は、光学デバイス(固体撮像素子をはじめ、フォトダイオード、レーザーモジュール等の各種半導体装置や各種モジュール)に特に好適であり、さらに、他のLSI、メモリ、縦型デバイス(ダイオード、トランジスタ等)、インターポーザ等のあらゆる半導体装置にも好適である。 The semiconductor device of the present invention is particularly suitable for optical devices (various semiconductor devices such as solid-state imaging devices, photodiodes, laser modules, and various modules), and other LSIs, memories, and vertical devices (diodes, It is also suitable for any semiconductor device such as a transistor and an interposer.
10 半導体装置
11 半導体基板
12 内部電極
13A 第一の保護膜
13B 第二の保護膜
13C 第三の保護膜
17 貫通電極
17A 貫通電極が内部電極の裏面に接する領域
18 金属配線
19 絶縁層
20 外部電極
21 接着層
22 透明基板
100 固体撮像素子
100A 固体撮像装置
101 半導体基板
102 撮像領域
103 マイクロレンズ
104A 周辺回路領域
104B 電極部
105 接着部材
106 透明基板
107 貫通電極
108 金属配線
109 絶縁樹脂層
110 開口
111 外部電極
DESCRIPTION OF
Claims (11)
前記半導体基板を厚み方向に貫通して設けられた貫通電極と、
前記半導体基板の第一の主面の前記貫通電極が到達する部分に設けられ、前記貫通電極と電気的に接続された内部電極と、
前記内部電極の一部を除外して前記第一の主面を覆う無機材料である第一の保護膜と、
前記内部電極の前記第一の保護膜で覆われない部分に、前記第一の保護膜と離間して設けられた第二の保護膜と、
前記半導体基板の前記第一の主面とは反対側の第二の主面に設けられ、前記貫通電極と電気的に接続された金属配線と
を備える半導体装置。 A semiconductor substrate;
A through electrode provided through the semiconductor substrate in the thickness direction;
An internal electrode provided in a portion of the first main surface of the semiconductor substrate where the through electrode reaches, and electrically connected to the through electrode;
A first protective film that is an inorganic material that covers the first main surface excluding a part of the internal electrode;
A portion of the internal electrode that is not covered with the first protective film, a second protective film provided apart from the first protective film;
A semiconductor device comprising: a metal wiring provided on a second main surface opposite to the first main surface of the semiconductor substrate and electrically connected to the through electrode.
請求項1に記載の半導体装置。 The semiconductor device according to claim 1, wherein an area of the second protective film is larger than an area of a region where the through electrode is in contact with the internal electrode.
請求項1または請求項2に記載の半導体装置。 The semiconductor device according to claim 1, wherein the second protective film has a circular shape.
請求項1または請求項2に記載の半導体装置。 The semiconductor device according to claim 1, wherein a shape of the second protective film is a polygon.
請求項1に記載の半導体装置。 The shape of the second protective film is annular, the outer diameter of the second protective film is larger than the diameter of the region where the through electrode is in contact with the internal electrode, and the inner diameter of the second protective film is The semiconductor device according to claim 1, wherein the semiconductor device is smaller than the diameter of the region.
請求項1ないし請求項5のいずれか1項に記載の半導体装置。 The semiconductor device according to any one of the previous SL second protective film claims 1 to 5 which is inorganic materials.
請求項1ないし請求項5のいずれか1項に記載の半導体装置。 The semiconductor device according to claim 1, wherein the second protective film is an organic material.
前記内部電極上に設けられ、前記第一の保護膜と前記第二の保護膜との隙間の一部分を埋めるように第三の保護膜を備える
請求項1ないし請求項7のいずれか1項に記載の半導体装置。 The semiconductor device further includes:
The third protective film is provided on the internal electrode, and includes a third protective film so as to fill a part of a gap between the first protective film and the second protective film. The semiconductor device described.
前記金属配線の一部を除外して前記第二の主面を覆う絶縁層を備える
請求項1ないし請求項8のいずれか1項に記載の半導体装置。 The semiconductor device further includes:
The semiconductor device according to claim 1, further comprising an insulating layer that covers the second main surface excluding a part of the metal wiring.
前記金属配線の前記絶縁層で覆われていない部分に設けられ、前記金属配線と電気的に接続された外部電極を備える
請求項9に記載の半導体装置。 The semiconductor device further includes:
The semiconductor device according to claim 9, further comprising an external electrode provided in a portion of the metal wiring that is not covered with the insulating layer and electrically connected to the metal wiring.
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008299443A JP4659875B2 (en) | 2008-11-25 | 2008-11-25 | Semiconductor device |
CN2009801464975A CN102224579B (en) | 2008-11-25 | 2009-11-19 | Semiconductor device and electronic device |
PCT/JP2009/006218 WO2010061551A1 (en) | 2008-11-25 | 2009-11-19 | Semiconductor device and electronic device |
US13/100,398 US20110204487A1 (en) | 2008-11-25 | 2011-05-04 | Semiconductor device and electronic apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008299443A JP4659875B2 (en) | 2008-11-25 | 2008-11-25 | Semiconductor device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010129577A JP2010129577A (en) | 2010-06-10 |
JP4659875B2 true JP4659875B2 (en) | 2011-03-30 |
Family
ID=42329804
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008299443A Active JP4659875B2 (en) | 2008-11-25 | 2008-11-25 | Semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4659875B2 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010153756A (en) * | 2008-12-26 | 2010-07-08 | Panasonic Corp | Semiconductor device |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5573379B2 (en) | 2010-06-07 | 2014-08-20 | ソニー株式会社 | Information display device and display image control method |
JP6443362B2 (en) * | 2016-03-03 | 2018-12-26 | 株式会社デンソー | Semiconductor device |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006100558A (en) * | 2004-09-29 | 2006-04-13 | Sanyo Electric Co Ltd | Semiconductor device and manufacturing method thereof |
JP2008140819A (en) * | 2006-11-30 | 2008-06-19 | Sony Corp | Solid-state imaging device |
-
2008
- 2008-11-25 JP JP2008299443A patent/JP4659875B2/en active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006100558A (en) * | 2004-09-29 | 2006-04-13 | Sanyo Electric Co Ltd | Semiconductor device and manufacturing method thereof |
JP2008140819A (en) * | 2006-11-30 | 2008-06-19 | Sony Corp | Solid-state imaging device |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010153756A (en) * | 2008-12-26 | 2010-07-08 | Panasonic Corp | Semiconductor device |
Also Published As
Publication number | Publication date |
---|---|
JP2010129577A (en) | 2010-06-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4307284B2 (en) | Manufacturing method of semiconductor device | |
KR100563887B1 (en) | Semiconductor device and manufacturing method thereof | |
KR100979497B1 (en) | Wafer level package and manufacturing method thereof | |
JP2009064839A (en) | Optical device and manufacturing method thereof | |
KR100646722B1 (en) | Semiconductor device and manufacturing method thereof | |
CN102254876A (en) | Semiconductor apparatus and semiconductor apparatus unit | |
KR20040101924A (en) | Semiconductor device and method for manufacturing the same | |
JP5026025B2 (en) | Semiconductor device | |
JP4659875B2 (en) | Semiconductor device | |
CN102224579B (en) | Semiconductor device and electronic device | |
CN102184903B (en) | Encapsulated semiconductor chip and manufacturing method of through holes thereof | |
JP5146307B2 (en) | Semiconductor device | |
JP3855992B2 (en) | Semiconductor device and manufacturing method thereof, circuit board, and electronic apparatus | |
JP2007281289A (en) | Electronic component and manufacturing method thereof | |
JP4544902B2 (en) | Semiconductor device and manufacturing method thereof | |
JP4282514B2 (en) | Manufacturing method of semiconductor device | |
KR102589841B1 (en) | Semiconductor package and manufacturing method thereof | |
JP2004153260A (en) | Semiconductor device and method of manufacturing same | |
US8575759B2 (en) | Semiconductor device and electronic apparatus including the same | |
JP4845986B2 (en) | Semiconductor device | |
JP5555400B2 (en) | Semiconductor device and manufacturing method thereof | |
JP2009267152A (en) | Semiconductor device, and manufacturing method thereof | |
JP2008159950A (en) | Semiconductor device | |
JP4769926B2 (en) | Semiconductor device and manufacturing method thereof | |
JP2010003720A (en) | Semiconductor device and method of manufacturing the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100907 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101108 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101207 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101227 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140107 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4659875 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110809 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110809 |