JP4629346B2

JP4629346B2 - 光集積デバイス

Info

Publication number: JP4629346B2
Application number: JP2004027658A
Authority: JP
Inventors: 深野秀樹; 田村宗久
Original assignee: Nippon Telegraph and Telephone Corp
Current assignee: Nippon Telegraph and Telephone Corp
Priority date: 2004-02-04
Filing date: 2004-02-04
Publication date: 2011-02-09
Anticipated expiration: 2024-02-04
Also published as: JP2005223043A

Description

本発明は、光通信分野の光源及び受光素子として最適な光集積デバイスに関する。

半導体レーザ素子、例えば分布帰還型半導体レーザ素子（ＤＦＢレーザ）に電界吸収型光変調器（ＥＡ変調器）を突き合わせ接合方式で結合した光集積デバイスが、光通信用光源として注目されている（例えば非特許文献１参照）。

図２は、ＤＦＢレーザをＥＡ変調器に結合した光集積デバイスの一例の構成を示すリッジストライプに沿った方向の断面図である。ＤＦＢレーザにＥＡ変調器を突き合わせ接合方式で結合した光集積デバイスは、図２に示すように、共通のｎ−ＩｎＰ基板２１のＤＦＢレーザ領域２１ａ上に形成されたＤＦＢレーザと、ｎ−ＩｎＰ基板２１のＥＡ変調器領域２１ｂ上に形成され、ＤＦＢレーザに光結合されているＥＡ変調器とから構成されている。

ＤＦＢレーザは、ｎ−ＩｎＰ基板２１のＤＦＢレーザ領域２１ａ上に、ｎ−ＩｎＰ下部クラッド層２２、両側がＩｎＧａＡｓＰからなるセパレートコンファインメントヘテロストラクチャー（ＳＣＨ）層で挟まれたＭＱＷ活性層構造２３、ＩｎＧａＡｓＰからなる回折格子２４、回折格子２４上のｐ−ＩｎＰ上部クラッド層２５、及びｐ−ＩｎＧａＡｓＰコンタクト層２６の積層構造よりなる。ｐ−ＩｎＧａＡｓＰコンタクト層２６上にはｐ電極２７が、ｎ−ＩｎＰ基板２１の裏面には共通のｎ電極２８が形成されている。ｐ−ＩｎＰ上部クラッド層２５とＭＱＷ活性層構造２３とｎ−ＩｎＰ下部クラッド層２２とからｐｉｎ構造が構成される。

ＥＡ変調器は、ｎ−ＩｎＰ基板２１のＥＡ変調器領域２１ｂ上に、ＤＦＢレーザと共通のｎ−ＩｎＰ下部クラッド層２２、光変調層を構成する両側をＳＣＨ層で挟まれたＭＱＷ活性層構造２９、共通のｐ−ＩｎＰ上部クラッド層２５、及びｐ−ＩｎＧａＡｓＰコンタクト層２６の積層構造よりなる。ＳＣＨ−ＭＱＷ活性層構造２９は、バンドギャップ波長１．４９μｍの活性層を有する。ｐ−ＩｎＧａＡｓＰコンタクト層２６上にはｐ電極２１０が形成されている。ｐ−ＩｎＰ上部クラッド層２５とＭＱＷ活性層構造２９とｎ−ＩｎＰ下部クラッド層２２とからｐｉｎ構造が構成される。

なお、ＤＦＢレーザ及びＥＡ変調器は、リッジストライプ（図示せず）に成形され、導波路を形成している。リッジストライプの両脇は、ＦｅドープＩｎＰからなる高抵抗層（図示せず）で埋め込まれている。

ＤＦＢレーザのＳＣＨ−ＭＱＷ活性層構造２３と、ＥＡ変調器のＳＣＨ−ＭＱＷ活性層構造２９とは、突き合わせ接合方式により結合されている。ＥＡ変調器とＤＦＢレーザとの間には、分離溝２１１が設けてあり、ＥＡ変調器とＤＦＢレーザとをｐ−ＩｎＰ上部クラッド層２５部により発生する抵抗によって擬似的に分離している。

「Very High-Speed Light-Source Module up to 40 Gb/s Containing an MQW Electroabsorption Modulator integrated with DFB Laser」 IEEE J. Selected Topics in Quantum Electronics,vol.3,No.2,pp.336-343,1997.

ＤＦＢレーザは、順バイアスして電流注入し、レーザ発振させるため、ｎ−ＩｎＰ基板２１の裏面のｎ電極２８を接地した時、レーザ側のｐ電極２７は、正の電圧を印加することになる。一方、ＥＡ変調器は、逆バイアスして使用し、逆バイアスの小さい時は、ほとんど光吸収がないが、電圧増大により急峻に光吸収が増大し、これにより、光の透過が減少し、逆バイアスの変調により、光透過強度の変調が可能となる素子である。このため、ｎ−ＩｎＰ基板２１の裏面のｎ電極２８を接地した時、ＥＡ変調器側のｐ電極２１０は、負の電圧（逆バイアス）を印加することになる。

ＥＡ変調器とＤＦＢレーザとの間には、分離溝２１１が設けてあり、ＥＡ変調器とＤＦＢレーザとをｐ−ＩｎＰ上部クラッド層２５の部分により発生する抵抗によって擬似的に分離されているが、電気的に完全に分離されているわけではないため、ＥＡ変調器側のｐ側電極２１０に負の電圧を印加して、変調動作を行う時、電界はＥＡ変調器の直下部分だけでなく、上記分離溝２１１の直下の変調器層にも電界が発生し光吸収が起こるが、光吸収により発生したキャリアはＥＡ変調器側のｐ電極２１０まで、長い距離を走行し電極より吐き出さねばならず、応答速度を低下させる要因となる。
特に、大きな逆バイアス動作状態や、超高速の変調を行う場合に、この応答速度劣化要因がデバイス動作速度の低下を引き起こすという問題があった。

本発明は、上記従来技術に鑑み、分離溝の直下の変調器層や吸収層には電界がほとんど発生せず、したがって、光吸収によるキャリアの発生がほとんどなく、大きな逆バイアス動作状態や、超高速の変調を行う場合に、この光吸収により発生したキャリアによる応答速度劣化要因が十分抑制され、デバイス動作速度の大幅な低下を引き起こすことがほとんどない、超高速動作が可能な光集積デバイスを提供することを目的とする。

上記課題を解決する第１の発明は、半導体基板上に、ｐｉｎ構造よりなる第１の半導体光素子とｐｉｎ構造よりなる第２の半導体光素子が配置され、前記第１の半導体光素子は、前記半導体基板上に下部クラッド層，活性層，上部クラッド層を積層してなる構造となっており、前記第２の半導体光素子は、前記半導体基板上に下部クラッド層，活性層，上部クラッド層を積層してなる構造となっており、しかも、前記第１の半導体光素子の活性層と前記第２の半導体光素子の活性層とが突き合せ接合されている光集積デバイスにおいて、
前記上部クラッド層のうち、前記第１の半導体光素子の活性層と前記第２の半導体光素子の活性層とが接続されている接続部分の前記第１の半導体光素子側に、前記第１の半導体光素子の活性層に接して下部クラッド層と同一の導電形の層が挿入され、
前記第１の半導体光素子のｐｉｎ構造に逆バイアスを印加し、前記第２の半導体光素子のｐｉｎ構造に順バイアスを印加し若しくはゼロバイアスとして前記光集積デバイスを動作させる際に、前記下部クラッド層と同一の導電形の層と当該層上の前記上部クラッド層とにより構成されるｐｎ接合部分にのみ電圧が印加されて、前記接続部分の前記第１の半導体光素子の活性層には電圧が印加されないように構成されていることを特徴とする。

また、第２の発明は、前記第１の発明の光集積デバイスにおいて、第１の半導体光素子が電界吸収型光変調器であり、第２の半導体光素子が半導体レーザであることを特徴とする。

また、第３の発明は、前記第１の発明の光集積デバイスにおいて、第１の半導体光素子が電界吸収型光変調器であり、第２の半導体光素子が光導波路であることを特徴とする。

また、第４の発明は、前記第１の発明の光集積デバイスにおいて、第１の半導体光素子が半導体受光素子であり、第２の半導体光素子が光導波路であることを特徴とする。

ここで前記第１の半導体光素子が半導体受光素子の場合は、前記第１の半導体光素子の活性層は半導体発光素子の光受光層を意味する。また前記第２の半導体光素子が光導波路の場合は、前記第２の半導体光素子の活性層は光導波路の光導波路層を意味する。

このように、本発明では、ｐｉｎ構造よりなる第１の半導体光素子の活性層が、ｐｉｎ構造よりなる第２の半導体光素子の活性層と接続されている光集積デバイスにおいて、その接続部分における活性層に外部からの印加電圧がほとんど印加されず、等電位となるようにその部分における上部クラッド層の一部が下部クラッド層と同一の導電形で構成されているため、下部電極と上部電極に電圧を印加しても、上部クラッド中にある、導電形の異なる接合部分にしか電圧は印加されず、従って、その部分の下に存在する活性層には、印加電圧とそれによる電界が一切発生しない。このため、光吸収によるキャリアの発生がほとんどなく、大きな逆バイアス動作状態や、超高速の変調を行う場合に、この光吸収により発生したキャリアによる応答速度劣化要因が十分抑制され、広い電圧範囲において、高速動作が可能となる。

本発明の光集積デバイスにおいては、半導体基板上に、ｐｉｎ構造よりなる第１の半導体光素子とｐｉｎ構造よりなる第２の半導体光素子が配置され、前記第１の半導体光素子の活性層と前記第２の半導体光素子の活性層とが接続されている光集積デバイスにおいて、前記第１の半導体光素子の活性層と前記第２の半導体光素子の活性層とが接続されている接続部分の上部クラッド層の一部が、下部クラッド層と同一の導電形で構成され、前記接続部分の活性層に外部から印加電圧が印加されないように構成されているため、ｎ電極とｐ電極間に電圧を印加しても、上部クラッド中にある、導電形の異なる接合部分にしか電圧は印加されず、従って、その部分の下に存在する活性層には、印加電圧とそれによる電界が一切発生しない。

このため、光吸収によるキャリアの発生がほとんどなく、大きな逆バイアス動作状態や、超高速の変調や受光を行う場合に、この光吸収により発生したキャリアによる応答速度劣化要因が十分抑制され、広い電圧範囲において、高速動作が可能となる。また、高光強度の動作が可能となると共に、高バイアス、高光強度の動作においても、素子動作の安定性や信頼性の向上が可能となる。

以下に本発明を実施するための最良の形態を、実施例に基づき説明する。

まず、本発明の実施例１について図１を参照して詳細に説明する。

図１に示すように、ＤＦＢレーザは、ｎ−ＩｎＰ基板１１のＤＦＢレーザ領域１１ａ上に、ｎ−ＩｎＰ下部クラッド層１２、両側がＩｎＧａＡｓＰからなるＳＣＨ層で挟まれたＭＱＷ活性層構造１３、ＩｎＧａＡｓＰからなる回折格子１４、回折格子１４上のｐ−ＩｎＰ上部クラッド層１５、及びｐ−ＩｎＧａＡｓＰコンタクト層１６の積層構造よりなる。ｐ−ＩｎＧａＡｓＰコンタクト層１６上にはｐ電極１７が、ｎ−ＩｎＰ基板１１の裏面には共通のｎ電極１８が形成されている。

ＥＡ変調器は、ｎ−ＩｎＰ基板１１のＥＡ変調器領域１１ｂ上に、ＤＦＢレーザと共通のｎ−ＩｎＰ下部クラッド層１２、光変調層を構成する両側をＳＣＨ層で挟まれたＭＱＷ活性層構造１９、ＭＱＷ活性層構造（光変調層）１９上の、ＤＦＢレーザと共通のｐ−ＩｎＰ上部クラッド層１５、及びｐ−ＩｎＧａＡｓＰコンタクト層１６の積層構造よりなる。ＭＱＷ活性層構造１９は、バンドギャップ波長１．４９μｍの活性層を有する。ｐ−ＩｎＧａＡｓＰコンタクト層１６上にはｐ電極１１０が形成されている。

なお、ＤＦＢレーザ及びＥＡ変調器は、リッジストライプ（図示せず）に成形され、導波路を形成している。リッジストライプの両脇は、ポリイミドからなる高抵抗層（図示せず）で埋め込まれている。

ＤＦＢレーザのＭＱＷ活性層構造１３と、ＥＡ変調器のＭＱＷ活性層構造１９とは、突き合わせ接合方式により結合されている。ＥＡ変調器とＤＦＢレーザとの間には、分離溝１１１が設けてあり、ＥＡ変調器とＤＦＢレーザとをｐ−ＩｎＰ上部クラッド層１５の部分により発生する抵抗によって擬似的に分離している。

ＤＦＢレーザは、ｎ−ＩｎＰ基板１１の裏面のｎ電極１８を接地し、レーザ側のｐ電極１７に正の電圧を印加することにより順バイアスして電流注入し、レーザ発振させる。

一方、ＥＡ変調器は、逆バイアスして使用し、逆バイアスの小さい時は、ほとんど光吸収がないが、電圧増大により急峻に光吸収が増大し、これにより、光の透過が減少し、逆バイアスの変調により、光透過強度の変調が可能となる。このため、ｎ−ＩｎＰ基板１１の裏面のｎ電極１８を接地し、ＥＡ変調器側のｐ電極１１０は、負の電圧（逆バイアス）を印加することになる。

ＥＡ変調器とＤＦＢレーザとの間には、分離溝１１１が設けてあり、ＥＡ変調器とＤＦＢレーザとをｐ−ＩｎＰ上部クラッド層１５の部分により発生する抵抗によって擬似的に分離されているが、電気的に完全に分離されているわけではないため、ＥＡ変調器側のｐ電極１１０に負の電圧を印加して、変調動作を行う時、電界はＥＡ変調器の直下部分だけでなく、上記分離溝１１１の下の部分にも印加されることになる。

しかしながら、本実施例では、分離溝１１１の直下部分のみに光変調層を構成するＭＱＷ活性層構造１９上にｎ−ＩｎＰ層１１２を上部クラッド層の一部として設けており、このｎ−ＩｎＰ層１１２とこの上のｐ−ＩｎＰ上部クラッド層１５より構成されるｐｎ接合部分にしか電圧は印加されないため、その下部に位置する（ｎ−ＩｎＰ層１１２の下に存在する）光変調層（ＭＱＷ活性層構造）１９の部分には、電圧が印加されず、従って、印加電圧による電界も発生しないため、付加的な光吸収も逆バイアスを大きく変化させても起きない。

このため、従来素子に見られるような、逆バイアスが大きくなり、分離溝直下部分におけるフォトキャリアの発生もなく、従って、この成分による、光キャリア蓄積、キャリア走行速度律速による応答速度劣化がみられず、高バイアス領域まで、良好な応答特性が得られた。
本実施例では、リッジストライプの両脇はポリイミドにより埋め込まれているが、ＦｅやＲｕ等をドープした半絶縁性のＩｎＰからなる半導体高抵抗層で埋め込まれてもよい。

この実施例では、基板としてｎ−ＩｎＰを用いているが、半絶縁性ＩｎＰ基板を用い、その上にｎ−ＩｎＰまたはｎ−ＩｎＧａＡｓＰコンタクト層を設け、これに同様にｎ電極を形成するような形態であっても、同様な特性が得られることは言うまでもない。

またこの実施例では、基板としてｎ−ＩｎＰを用いているが、ｐ−ＩｎＰを用い、上述の実施例におけるｐとｎを交換する構成にしてもよい。さらに、半絶縁性ＩｎＰ基板を用い、上述のｐ−ＩｎＰ基板の場合と同様に、その上にｐ−ＩｎＰまたはｐ−ＩｎＧａＡｓＰコンタクト層を設け、これに同様にｐ電極を形成するような形態であっても、同様な特性が得られることは言うまでもない。

また、本実施例は、ＩｎＧａＡｓＰ材料系を用いた例であるが、ＩｎＧａＡｌＡｓ系、ＡｌＧａＡｓ系、ＩｎＧａＮＡｓ系やＩｎＧａＡｓＳｂ系など、他の材料系でも同様に適用可能である。

上記例は、半導体レーザと光変調器の集積に関するものであるが、半導体レーザと半導体光増幅器は同様に順バイアスして使用する形態であるので、半導体レーザ部分を半導体光増幅器に置き換えても、同様に適用可能である。

次に、本発明の実施例２について図３を参照して詳細に説明する。

光導波路は、ｎ−ＩｎＰ基板３１の光導波路領域３１ａ上に、ＥＡ変調器と共通のｎ−ＩｎＰ下部クラッド層３２、光導波路層３３、ｐ−ＩｎＰ上部クラッド層３５、及びｐ−ＩｎＧａＡｓＰコンタクト層３６の積層構造よりなる。ｐ−ＩｎＧａＡｓＰコンタクト層３６上にはｐ電極３７が、ｎ−ＩｎＰ基板３１の裏面には共通のｎ電極３８が形成されている。

ＥＡ変調器は、ｎ−ＩｎＰ基板３１のＥＡ変調器領域３１ｂ上に、光導波路と共通のｎ−ＩｎＰ下部クラッド層３２、光変調層を構成する両側をＳＣＨ層で挟まれたＭＱＷ活性層構造３９、ＭＱＷ活性層構造（光変調層）３９上のｐ−ＩｎＰ上部クラッド層３５、及びｐ−ＩｎＧａＡｓＰコンタクト層３６の積層構造よりなる。ＳＣＨ−ＭＱＷ活性層構造３９は、バンドギャップ波長１．４９μｍの活性層を有する。ｐ−ＩｎＧａＡｓＰコンタクト層３６上にはｐ電極３１０が形成されている。

なお、光導波路及びＥＡ変調器は、リッジストライプ（図示せず）に成形され、ＥＡ変調器の両側に導波路を形成している。リッジストライプの両脇は、ポリイミドからなる高抵抗層（図示せず）で埋め込まれている。

光導波路層３３と、ＥＡ変調器のＳＣＨ−ＭＱＷ活性層構造３９とは、共通の層構造により結合されている。ＥＡ変調器と光導波路との間には、分離溝３１１が設けてあり、ＥＡ変調器と光導波路とをｐ−ＩｎＰ上部クラッド層３５の部分により発生する抵抗によって擬似的に分離している。

光導波路は、ｎ−ＩｎＰ基板３１の裏面のｎ電極３８を接地し、光導波路側のｐ電極３７も接地することによりゼロバイアスして光吸収がほとんどない状態にしている。

一方、ＥＡ変調器は、逆バイアスして使用し、逆バイアスの小さい時は、ほとんど光吸収がないが、電圧増大により急峻に光吸収が増大し、これにより、光の透過が減少し、逆バイアスの変調により、光透過強度の変調が可能となる。このため、ｎ−ＩｎＰ基板３１の裏面のｎ電極３８を接地し、ＥＡ変調器側のｐ電極３１０は、負の電圧（逆バイアス）を印加することになる。

ＥＡ変調器と光導波路との間には、分離溝３１１が設けてあり、ＥＡ変調器と光導波路とをｐ−ＩｎＰ上部クラッド層３５の部分により発生する抵抗によって擬似的に分離されているが、電気的に完全に分離されているわけではないため、ＥＡ変調器側のｐ電極３１０に負の電圧を印加して、変調動作を行う時、電界はＥＡ変調器の直下部分だけでなく、上記分離溝３１１の下の部分にも印加されることになる。

しかしながら、本実施例では、分離溝３１１の直下部分のみに光変調層を構成するＭＱＷ活性層構造３９上にｎ−ＩｎＰ層３１２を上部クラッド層の一部として設けており、このｎ−ＩｎＰ層３１２とこの上のｐ−ＩｎＰ上部クラッド層３５より構成されるｐｎ接合部分にしか電圧は印加されないため、その下部に位置する（ｎ−ＩｎＰ層３１２の下に存在する）ＳＣＨ−ＭＱＷ活性層構造（光変調層）３９の部分には、電圧が印加されず、従って、印加電圧による電界も発生しないため、付加的な光吸収も逆バイアスを大きく変化させても起きない。

このため、従来素子に見られるような、逆バイアスが大きくなり、分離溝直下部分におけるフォトキャリアの発生もなく、従って、この成分による、光キャリア蓄積、キャリア走行速度律速による応答速度劣化がみられず、高バイアス領域まで、良好な応答特性が得られた。

本実施例では、光導波路層３３と、ＥＡ変調器のＳＣＨ−ＭＱＷ活性層構造３９とは、共通の層構造により結合されているが、光導波路のＳＣＨ−ＭＱＷ活性層構造３３を透過光に対して吸収のない組成のＭＱＷ半導体層や、均一組成のバルク半導体層で構成してもよいことは言うまでもない。
本実施例では、リッジストライプの両脇はポリイミドにより埋め込まれているが、ＦｅやＲｕ等をドープした半絶縁性のＩｎＰからなる半導体高抵抗層で埋め込まれてもよい。

次に、本発明の実施例３について図４を参照して詳細に説明する。

光導波路は、ｎ−ＩｎＰ基板４１の光導波路領域４１ａ上に、光受光器と共通のｎ−ＩｎＰ下部クラッド層４２、光導波路層４３、ｐ−ＩｎＰ上部クラッド層４５、及びｐ−ＩｎＧａＡｓＰコンタクト層４６の積層構造よりなる。光導波路層４３は、バンドギャップ波長１．２５μｍ組成の半導体よりなる。ｐ−ＩｎＧａＡｓＰコンタクト層４６上にはｐ電極４７が、ｎ−ＩｎＰ基板４１の裏面には共通のｎ電極４８が形成されている。

光受光器は、ｎ−ＩｎＰ基板４１の光受光器領域４１ｂ上に、光導波路と共通のｎ−ＩｎＰ下部クラッド層４２、ＭＱＷ活性層構造（光受光層）４９、光受光層４９上のｐ−ＩｎＰ上部クラッド層４５、及びｐ−ＩｎＧａＡｓＰコンタクト層４６の積層構造よりなる。光受光層４９は、両側をＩｎＧａＡｓＰで挟まれたＩｎＧａＡｓよりなる。ｐ−ＩｎＧａＡｓＰコンタクト層４６上にはｐ電極４１０が形成されている。

なお、光導波路及び光受光器は、リッジストライプ（図示せず）に成形され、光受光器の両側に導波路を形成している。リッジストライプの両脇は、ポリイミドからなる高抵抗層（図示せず）で埋め込まれている。

光受光器と光導波路との間には、分離溝４１１が設けてあり、光受光器と光導波路とをｐ−ＩｎＰ上部クラッド層４５の部分により発生する抵抗によって擬似的に分離している。

光導波路は、ｎ−ＩｎＰ基板４１の裏面のｎ電極４８を接地し、光導波路側のｐ電極４７も接地することによりゼロバイアスした状態にしている。

一方、光受光器は、逆バイアスして使用し、十分な逆バイアス印加により光吸収が飽和し、安定な受光が可能となる。このため、ｎ−ＩｎＰ基板４１の裏面のｎ電極４８を接地し、光受光器側のｐ電極４１０は、負の電圧（逆バイアス）を印加することになる。

光受光器と光導波路との間には、分離溝４１１が設けてあり、光受光器と光導波路とをｐ−ＩｎＰ上部クラッド層４５の部分により発生する抵抗によって擬似的に分離されているが、電気的に完全に分離されているわけではないため、光受光器側のｐ電極４１０に負の電圧を印加して、受光動作を行う時、電界は光受光器の直下部分だけでなく、上記分離溝４１１の下の部分にも印加されることになる。

しかしながら、本実施例では、分離溝４１１の直下部分のみに光受光層構造４９上にｎ−ＩｎＰ層４１２を上部クラッド層の一部として設けており、このｎ−ＩｎＰ層４１２とこの上のｐ−ＩｎＰ上部クラッド層４５より構成されるｐｎ接合部分にしか電圧は印加されないため、その下部に位置する（ｎ−ＩｎＰ層４１２の下に存在する）変調器層４９の部分には、電圧が印加されず、従って、印加電圧による電界も発生しないため、付加的な光吸収も逆バイアスを大きく変化させても起きない。

本実施例では、光導波路層構造４３と、光受光器の光受光層構造４９とは、異なる層構造により結合されているが、光導波路層構造４３を透過光に対して吸収のまったくない組成のＭＱＷ半導体層や、均一組成のバルク半導体層あるいは、光受光層と同じ層で構成してもよいことは言うまでもない。
本実施例では、リッジストライプの両脇はポリイミドにより埋め込まれているが、ＦｅやＲｕ等をドープした半絶縁性のＩｎＰからなる半導体高抵抗層で埋め込まれてもよい。

上記実施例１，２，３は、半導体レーザと光変調器、光変調器や受光器と光導波路の２組のデバイスが集積された構造のみについて示しているが、組み合わせとしては、半導体レーザと受光器でもよく、また、長い光導波路中に半導体レーザや光変調器、受光器や半導体光増幅器などが複数個集積されたような構造であっても、それぞれの間に同様の構成を適用すればよいことは言うまでもない。

本発明は、同一基板上に、逆バイアスされる半導体光素子（例えばＥＡ変調や受光素子）と順（又はゼロ）バイアスされる半導体光素子（例えば半導体レーザや光導波路）を形成し、両素子の活性層どうしを突合せ接合している光集積デバイスに適用することができ、大きな逆バイアス動作や超高速変調をしても、高速なデバイス動作速度を確保することができる。

本発明の実施例１に係わる光集積デバイスの概略構造図。従来の光集積デバイスの概略構造図。本発明の実施例２に係わる光集積デバイスの概略構造図。本発明の実施例３に係わる光集積デバイスの概略構造図。

符号の説明

１１，２１，３１，４１ｎ−ＩｎＰ基板
１２，２２，３２，４２ｎ−ＩｎＰ下部クラッド層
１３，２３ＭＱＷ活性層構造
３３，４３光導波路層
１４，２４回折格子
１５，２５，３５，４５ｐ−ＩｎＰ上部クラッド層
１６，２６，３６，４６コンタクト層
１７，２７，３７，４７ｐ電極
１８，２８，３８，４８ｎ電極
１９，２９，３９ＭＱＷ活性層構造
４９光受光層
１１０，２１０，３１０，４１０ｐ電極
１１１，２１１，３１１，４１１分離溝
１１２，２１２，３１２，４１２ｎ−ＩｎＰ層

Claims

半導体基板上に、ｐｉｎ構造よりなる第１の半導体光素子とｐｉｎ構造よりなる第２の半導体光素子が配置され、前記第１の半導体光素子は、前記半導体基板上に下部クラッド層，活性層，上部クラッド層を積層してなる構造となっており、前記第２の半導体光素子は、前記半導体基板上に下部クラッド層，活性層，上部クラッド層を積層してなる構造となっており、しかも、前記第１の半導体光素子の活性層と前記第２の半導体光素子の活性層とが突き合せ接合されている光集積デバイスにおいて、
前記上部クラッド層のうち、前記第１の半導体光素子の活性層と前記第２の半導体光素子の活性層とが接続されている接続部分の前記第１の半導体光素子側に、前記第１の半導体光素子の活性層に接して下部クラッド層と同一の導電形の層が挿入され、
前記第１の半導体光素子のｐｉｎ構造に逆バイアスを印加し、前記第２の半導体光素子のｐｉｎ構造に順バイアスを印加し若しくはゼロバイアスとして前記光集積デバイスを動作させる際に、前記下部クラッド層と同一の導電形の層と当該層上の前記上部クラッド層とにより構成されるｐｎ接合部分にのみ電圧が印加されて、前記接続部分の前記第１の半導体光素子の活性層には電圧が印加されないように構成されていることを特徴とする光集積デバイス。
請求項１に記載の光集積デバイスにおいて、
第１の半導体光素子が電界吸収型光変調器であり、第２の半導体光素子が半導体レーザであることを特徴とする光集積デバイス。
請求項１に記載の光集積デバイスにおいて、
第１の半導体光素子が電界吸収型光変調器であり、第２の半導体光素子が光導波路であることを特徴とする光集積デバイス。
請求項１に記載の光集積デバイスにおいて、
第１の半導体光素子が半導体受光素子であり、第２の半導体光素子が光導波路であることを特徴とする光集積デバイス。