JP4621540B2 - 主及び補助プロセッサを備えた低電力コンピュータ - Google Patents

Description

本出願は、２００４年2月１３日に出願された米国特許出願番号１０／７７９，５４４号および＿＿＿＿年___＿月＿＿＿日に出願された米国特許出願＿＿＿＿＿（弁護士受任番号MP0525）号に関連し、その全体を参照として本出願に組み込む。

本発明はコンピュータアーキテクチャに関し、特に二重電力モードコンピュータアーキテクチャに関する。

ラップトップコンピュータは、電源電力とバッテリ電力の両方を使用して起動する。ところで、ラップトップコンピュータのプロセッサ、グラフィックプロセッサ、メモリ、ディスプレイは作動中にかなり量の電力を消費し、ラップトップコンピュータの1つの大きな限界は、再充電せずにバッテリを用いて作動可能な時間量と関係している。ラップトップコンピュータの比較的高い電力消失は通常、比較的短いバッテリの寿命に対応している。

図１Ａにキャッシュなどのメモリ７を備えたプロセッサ６を含む例示的なコンピュータアーキテクチャ４を示す。プロセッサ６は入出力（I/O）インターフェイス８と通信を行なう。ランダムアクセスメモリ（RAM）１０その他の適切な電子データ記憶装置などの揮発性メモリ９もインターフェイス８と通信を行う。グラフィックプロセッサ１１やキャッシュのようなメモリ１２により、グラフィック処理速度や性能が増大する。

キーボード１３や指示装置１４（マウス他の適切な装置）などの１つ以上の入出力装置もインターフェイス８と通信を行う。１つ以上の１．８インチ以上の直径のプラッタを持つハードディスクなどの高電力ディスクドライブ（HPDD）１５は非揮発性メモリを提供してデータを記憶し、インターフェイス８と通信を行なう。ＨＰＤＤ１５は一般に作動中に比較的多くの電力を消費し、バッテリで作動中にＨＰＤＤ１５を多く使用すると、バッテリの寿命は大きく減少する。コンピュータアーキテクチャ４には更にディスプレイ１６、音声スピーカのような音声出力装置１７及び全般に参照符号１８で示したその他の入出力装置が含まれる。

ここで図１Bを参照すると、例示するコンピュータアーキテクチャ２０には、処理チップセット２２と入出力チップセット２４が含まれている。例えばコンピュータアーキテクチャは、（ノースブリッジチップセットに対応する処理チップセットとサウスブリッジチップセットに対応する入出力チップセットを有する）ノースブリッジないしサウスブリッジ・アーキテクチャないしその他の同様のアーキテクチャとすることができる。処理チップセット２２はシステムバス２７を通して一次プロセッサ２５および一次グラフィックプロセッサ２６と通信する。処理チップセット２２は揮発性メモリ２８（外部ＤＲＡＭその他のメモリ）、周辺構成部品相互接続（ＰＣＩ）バス３０、およびレベル２キャッシュ３２とのインタラクションを制御する。レベル１キャッシュ３３と３４は 夫々一次プロセッサ２５及び一次グラフィックプロセッサ２６と結合することができる。別の実施例では、図示しない加速グラフィックポート（ＡＧＰ）が、グラフィックプロセッサ２６の代わりにあるいはそれに加えて処理チップセット２２と通信する。処理チップセット２２は（必ずしもそうではないが）一般に複数のチップを使用して実施する。ＰＣＩスロット３６はＰＣＩバス３０とインターフェイスしている。

入出力チップセット２４は入出力（Ｉ／Ｏ）の基本的な形式を管理する。入出力チップセット２４は業界標準アーキテクチャ（ＩＳＡ）バス４４を通して、汎用直列バス（ＵＳＢ）４０、音声装置４１、キーボード（ＫＢＤ）ないし指示装置４２、基本入出力システム（ＢＩＯＳ）４３と通信する。処理チップセット２２とは異なり、入出力チップセット２４は（必ずしもそうではないが）一般に、ＰＣＩバス３０に接続された単一のチップを使用して実現される。ハードディスクドライブなどのＨＰＤＤ５０も入出力チップセット２４と通信する。ＨＰＤＤ５０は一次プロセッサ２５で実行するウィンドウズＸＰ（登録商標）、ウィンドウズ２０００（登録商標）、リナックアンドマック（登録商標）ベースのＯＳなどの全機能オペレーティングシステム（ＯＳ）を記憶する。

処理装置は、第１の割合で電力を消費し、コンピュータが高電力モードの時に作動する一次プロセッサと、第1の割合よりも少ない第2の割合で電力を消費し、コンピュータが低電力モードの時に作動する二次プロセッサを備える。

他の特徴では、一次プロセッサは第1の過程を用いて製作し、二次プロセッサは第2の過程を用いて製作する。第1の過程は前記第2の過程よりも小さい機能サイズを持つ。一次グラフィックプロセッサは一次プロセッサと通信し、コンピュータが高電力モードの時に作動する。一次プロセッサと一次グラフィックプロセッサはコンピュータが低電力モードの時は作動しない。二次グラフィックプロセッサは二次プロセッサと通信し、低電力モードの時に作動する。

別の特徴では、一次揮発性メモリは高電力モード中に一次プロセッサと通信し、低電力モード中に二次プロセッサと通信する。一次揮発性メモリは高電力モード中に一次プロセッサと通信し、二次揮発性メモリは低電力モード中に二次プロセッサと通信する。

更に別の特徴では、一次揮発性メモリは高電力モード中に一次プロセッサと通信する。二次揮発性メモリは二次プロセッサに組込まれている。処理チップセットは高電力モード中に一次プロセッサ及び一次グラフィックプロセッサと通信し、低電力モード中に二次プロセッサおよび二次グラフィックプロセッサと通信する。入出力チップセットは低電力モード中、二次プロセッサ及び二次グラフィックプロセッサと通信する。

また別の特徴では、一次プロセッサのトランジスタは約２０％のデューティサイクル以下で作動し、二次プロセッサのトランジスタは約８０％のデューティサイクル以上で作動する。一次プロセッサのトランジスタは約１０％のデューティサイクル以下で作動し、二次プロセッサのトランジスタは約９０％のデューティサイクル以上で作動する。

更に他の特徴では、一次プロセッサは高電力モード中、全機能オペレーティングシステムを実行し、二次プロセッサは低電力モード中、限定機能オペレーティングシステムを実行する。

他の特徴では、低電力ディスクドライブないしフラッシュメモリの少なくとも１つは二次プロセッサと通信し、低電力モード中に二次プロセッサに実行される限定機能オペレーティングシステムを記憶する。高電力ディスクドライブは一次プロセッサと通信し、高電力モード中に一次プロセッサに実行される全機能オペレーティングシステムを記憶する。レベル１キャッシュは一次プロセッサと結合し、レベル２キャッシュは一次プロセッサと通信する。

他の特徴では、処理装置は、ＨＰ非揮発性メモリ内のデータに対する高電力（ＨＰ）非揮発性メモリレベルと、ＬＰ非揮発性メモリ内のデータに対する低電力（ＬＰ）非揮発性メモリレベルと、揮発性メモリレベルと、レベル２キャッシュ内のデータに対する第2のレベルと、レベル１キャッシュ内のデータに対する第1のレベルと、一次プロセッサないし二次プロセッサの少なく１つ内のデータに対するＣＰＵレベルとからなるキャッシュ階層を使用する。

更に他の特徴では、一次揮発性メモリは一次プロセッサと通信する。揮発性メモリレベルは高電力モード中の一次揮発性メモリ内のデータに対応する。二次揮発性メモリは二次プロセッサと通信する。揮発性メモリレベルは低電力モード中の二次揮発性メモリ内のデータに対応する。二次揮発性メモリは二次プロセッサに組込まれている。揮発性メモリレベルは低電力モード中の組込み形二次揮発性メモリ内のデータに対応する。

別の特徴では、全機能オペレーティングシステムと限定機能オペレーティングシステムは共通のデータフォーマットを共用する。

他の特徴では、ＨＰ非揮発性メモリは、１．８インチ以上の直径を持つプラッタを備えたＨＰディスクドライブを含み、ＬＰ非揮発性メモリは、フラッシュメモリないし１．８インチに等しいかそれ以下の直径を持つプラッタを備えた低電力ディスクドライブの少なくとも１つを含む。

本発明の更なる適用分野は、以下の詳細な説明から明らかになろう。詳細な説明や特定例は本発明の好適な実施例を示しているが、これは例示のためのものであり、本発明の範囲を限定するものではないことを理解すべきである。

以下の好適な実施例の説明は例示的なもので、本発明やその応用、用途を限定することを意図したものではない。明解にするため、図面では同一参照数字を使用して同一構成要素を識別する。ここで使用するモジュールという用語は、１つ以上のソフトウエアあるいはファームウエアプログラムを実行する特定用途向け集積回路（ＡＳＩＣ）、電子回路、プロセッサ（共用、専用、グループ）やメモリ、組合せ論理回路、その他記述された機能を提供する適切な構成部品をさす。

ここで使用するデータ処理装置は、プロセッサやメモリ、入出力インターフェイスを含むあらゆるシステムをさす。例示的な処理装置には、デスクトップコンピュータ、ラップトップ、パーソナル媒体プレイヤ、パーソナルディジタル支援装置、ノートブックなどが含まれるがそれに限定されるものではない。また他のタイプの処理装置も考えられる。ここで使用する「高電力モード」という用語は、処理装置の一次プロセッサや一次グラフィックプロセッサの動作が稼動中であることをさす。「低電力モード」という用語は、二次プロセッサや二次グラフィックプロセッサが作動可能時に、一次プロセッサや一次グラフィックプロセッサが低電力不活発モード、オフモード、無反応モードにあることをさす。「オフモード」は一次と二次の両方のプロセッサがオフの状態をさす。

「低電力ディスクドライブ」ないしＬＰＤＤという用語は、直径が１．８インチに等しいかそれ以下の１つ以上のプラッタを有するディスクドライブないしマイクロドライブをさす。「高電力ディスクドライブ」ないしＨＰＤＤという用語は、直径が１．８インチ以上の１つ以上のプラッタを有するハードディスクドライブをさす。ＬＰＤＤは一般に低い記憶容量を持ち、その電力損失はＨＰＤＤよりも少ない。ＬＰＤＤは更にＨＰＤＤよりも高速で回転する。例えばＬＰＤＤでは１０，０００から２０，０００ＲＰＭ以上の回転速度を達成できる。

本発明のコンピュータアーキテクチャは、（図１Ａ、１Ｂと共に述べたように）高電力モード中に作動する一次プロセッサ、一次グラフィックプロセッサ、一次メモリを含む。二次プロセッサと二次グラフィックプロセッサは低電力モードで作動する。二次プロセッサと二次グラフィックプロセッサは、後述するようにコンピュータの様々な構成部品と接続できる。低電力モード中、一次揮発性メモリは二次プロセッサと二次グラフィックプロセッサにより使用できる。あるいは下記に述べるように、ＤＲＡＭなどの二次揮発性メモリや組込み形ＤＲＡＭなどの組込み二次揮発性メモリを使用できる。

一次プロセッサと一次グラフィックプロセッサは高電力モードで作動中、比較的高い電力損失を生じる。一次プロセッサと一次グラフィックプロセッサは、比較的大量の外部メモリを必要とする全機能オペレーティングシステム（ＯＳ）を実行する。一次プロセッサと一次グラフィックプロセッサは、複雑な演算や最新のグラフィックを始めとする高機能動作をサポートする。全機能ＯＳにはウィンドウズＸＰ（登録商標）などのウィンドウズベースのＯＳ、リナックベースのＯＳ、マック（登録商標）ベースのＯＳなどがある。全機能ＯＳはＨＰＤＤ１５ないし５０に記憶される。

二次プロセッサと二次グラフィックプロセッサは低電力モード中、（一次プロセッサや一次グラフィックプロセッサよりも）電力損失は少ない。二次プロセッサと二次グラフィックプロセッサは、比較的少量の外部揮発性メモリしか必要としない限定機能オペレーティングシステム（ＯＳ）を作動する。二次プロセッサと二次グラフィックプロセッサは更に同一ＯＳを一次プロセッサとして使用できる。例えば全機能ＯＳの切詰めバージョンを使用できる。二次プロセッサと二次グラフィックプロセッサは、低性能動作、低演算速度、最新でないグラフィックをサポートする。例えば限定機能ＯＳは、ウィンドウズＣＥ（登録商標）その他の適切な限定機能ＯＳとすることができる。限定機能ＯＳはフラッシュメモリやＬＰＤＤなどの非揮発性メモリに記憶するのが好ましい。実施例では、全機能及び限定機能ＯＳは共通のデータフォーマットを共用して複雑性を削減する。

一次プロセッサと一次グラフィックプロセッサは、比較的小さい機能サイズの製作過程を使用して実装されるトランジスタを含むことが好ましい。ある実装では、それらのトランジスタは最新ＣＭＯＳ製作過程を使用して実装する。一次プロセッサおよび一次グラフィックプロセッサに実装されたトランジスタは比較的高い待機漏洩と比較的短いチャネルを持ち、高速用のサイズとしている。一次プロセッサと一次グラフィックプロセッサははるかに動的な論理を使用することが好ましい。云いかえればそれらを停止することはできない。トランジスタは約２０％以下のデューティサイクル、好適には約１０％以下でスイッチする。しかし他のデューティサイクルも使用できる。

対照的に、二次プロセッサおよび二次グラフィックプロセッサは、一次プロセッサと一次グラフィックプロセッサで使用した過程よりも大きな機能サイズを持つ製作過程で実装するトランジスタを含むことが好ましい。ある実装では、それらのトランジスタは通常のＣＭＯＳ製作過程を使用して実装する。二次プロセッサと二次グラフィックプロセッサで実装されるトランジスタは比較的低い待機漏洩や比較的長いチャネルを持ち、低電力損失用のサイズとしている。二次プロセッサおよび二次グラフィックプロセッサは動的論理よりもはるかに静的な論理を使用するのが好ましい。トランジスタは８０％以上のデューティサイクルで、好適には９０％以上でスイッチする。しかし他のデューティサイクルも使用できる。

一次プロセッサと一次グラフィックプロセッサを高電力モードで作動した時、比較的高い電力損失を生じる。二次プロセッサと二次グラフィックプロセッサは低電力モードで作動する時、電力損失は少ない。しかし低電力モードでは、高電力モードで作動する際よりもコンピュータアーキテクチャがサポートできる機能や演算、複雑なグラフィックは少なくなる。当業者には分かるように、本発明のコンピュータアーキテクチャを実施する方法は多くある。従って当業者には、図２Ａ−図４Ｃと共に下記に記載するコンピュータアーキテクチャは単に例示的なもので本発明を限定するものではないことが理解されよう。

図２Ａに第1の例示的なコンピュータアーキテクチャ６０を示す。一次プロセッサ６、揮発性メモリ９、一次グラフィックプロセッサ１１はインターフェイス８と通信し、高電力モード中に複雑なデータやグラフィックの処理をサポートする。二次プロセッサ６２と二次グラフィックプロセッサ６４はインターフェイス８と通信して低電力モード中に複雑度の少ないデータ、グラフィック処理をサポートする。ＬＰＤＤ６６やフラッシュメモリ６８のようなオプションの非揮発性メモリ６５はインターフェイス８と通信し、低電力モードや高電力モード中にデータの低電力非揮発性記憶を提供する。ＨＰＤＤ１５は高電力／容量の非揮発性メモリを提供する。非揮発性メモリ６５やＨＰＤＤ１５は、低電力モード中に限定機能ＯＳその他のデータやファイルを記憶するのに使用する。

本実施例では、二次プロセッサ６２と二次グラフィックプロセッサ６４は、低電力モードで作動中、揮発性メモリ９（ないし一次メモリ）を使用する。このため、低電力モード中に少なくとも一部のインターフェイス８を起動し、一次メモリとの通信や低電力モード中に起動された構成部品間の通信をサポートする。例えばキーボード１３、指示装置１４、ディスプレイ１６を起動して低電力モード中に使用できる。図２Ａ−図４Ｃと共に記載する全ての実施例で、（モノクロディスプレイなどの）削減能力を備えた二次ディスプレイや二次入出力装置を設けて低電力モード中に使用することもできる。

図２Ｂに図２Ａのアーキテクチャと類似の第2の例示的なコンピュータアーキテクチャ７０を示す。本実施例では、二次プロセッサ６２と二次グラフィックプロセッサ６４は二次揮発性メモリ７４、７６と通信する。二次揮発性メモリ７４、７６はＤＲＡＭその他の適切な記憶装置とすることができる。低電力モード中、二次プロセッサ６２と二次グラフィックプロセッサ６４は夫々、図２Ａに示して説明した揮発性メモリ９に加えてあるいはその代わりに、二次揮発性メモリ７４と７６を利用する。

図２Ｃに図２Ａのものと類似した第3の例示的なコンピュータアーキテクチャ８０を示す。二次プロセッサ６２と二次グラフィックプロセッサ６４は夫々、組込み形揮発性メモリ８４、８６を含む。低電力モード中、二次プロセッサ６２と二次グラフィックプロセッサ６４は夫々、一次揮発性メモリに加えてあるいはその代わりに、組込み形揮発性メモリ８４，８６を利用する。１実施例では組込み形揮発性メモリ８４，８６をＤＲＡＭ（ｅＤＲＡＭ）であるが、その他の種類の組込み形揮発性メモリを使用することもできる。

図３Ａに、本発明の第4の例示的なコンピュータアーキテクチャ１００を示す。一次プロセッサ２５と、一次グラフィックプロセッサ２６と、一次揮発性メモリ２８とは処理チップセット２２と通信し、高電力モード中に複雑なデータ、グラフィック処理をサポートする。二次プロセッサ１０４と二次グラフィックプロセッサ１０８は、コンピュータが低電力モードの際、複雑度の少ないデータ、グラフィック処理をサポートする。本実施例では、二次プロセッサ１０４と二次グラフィックプロセッサ１０８は、低電力モードで作動中、一次揮発性メモリ２８を使用する。このため、低電力モード中に処理チップセット２２を全面的あるいは部分的に起動してそれらの間の通信を容易にすることができる。ＨＰＤＤ５０を低電力モード中に起動して高電力揮発性メモリを提供できる。低電力非揮発性メモリ１０９（ＬＰＤＤ１１０ないしフラッシュメモリ１１２）は処理チップセット２２、入出力チップセット２４あるいはその他の場所に接続し、低電力モードの限定機能オペレーティングシステムを記憶する。

処理チップセット２２を全面的あるいは部分的に起動して、ＨＰＤＤ５０、ＬＰＤＤ１１０及び低電力モード中に使用するその他の構成部品の作動をサポートできる。例えばキーボードや指示装置４２、一次ディスプレイを低電力モード中に使用できる。

図３Ｂに、図３Ａのものと類似した第５の例示的なコンピュータアーキテクチャ１５０を示す。二次揮発性メモリ１５４、１５８を夫々、二次プロセッサ１０４と二次グラフィックプロセッサ１０８に接続する。低電力モード中、二次プロセッサ１０４と二次グラフィックプロセッサ１０８は一次揮発性メモリ２８に加えてあるいはその代わりに夫々、二次揮発性メモリ１５４と１５８を利用する。処理チップセット２２と一次揮発性メモリ２８は所望により低電力モード中に停止することができる。二次揮発性メモリ１５４、１５８はＤＲＡＭその他の適切な記憶装置とすることができる。

図３Ｃに、図３Ａのものと類似した第６の例示的なコンピュータアーキテクチャ１７０を示す。二次プロセッサ１０４と二次グラフィックプロセッサ１０８は夫々、組込み形メモリ１７４、１７６を含む。低電力モード中、二次プロセッサ１０４と二次グラフィックプロセッサ１０８は、一次揮発性メモリ２８に加えてあるいはその代わりに夫々、組込み形メモリ１７４、１７６を利用する。１実施例では、組込み形揮発性メモリ１７４、１７６は組込み形ＤＲＡＭ（ｅＤＲＡＭ）であるが、他の種類の組込み形メモリを使用することもできる。

図４Ａに本発明の第7の例示的なコンピュータアーキテクチャ１９０を示す。二次プロセッサ１０４と二次グラフィックプロセッサ１０８は入出力チップセット２４と通信し、低電力モード中、一次揮発性メモリ２８を揮発性メモリとして使用する。処理チップセット２２は低電力モード中、全面的ないし部分的に起動されたままとなり、一次揮発性メモリ２８へのアクセスを可能にする。

図４Ｂに、図４Ａに示すものと類似した第8の例示的なコンピュータアーキテクチャ２００を示す。二次揮発性メモリ１５４、１５８は夫々、二次プロセッサ１０４と二次グラフィックプロセッサ１０８に接続され、低電力モード中、一次揮発性メモリ２８に加えてあるいはその代わりに使用される。処理チップセット２２と一次揮発性メモリ２８は低電力モード中、停止できる。

図４Ｃに、図４Ａに示すものと類似の第９の例示的なコンピュータアーキテクチャ２１０を示す。組込み形揮発性メモリ１７４、１７６が夫々、一次揮発性メモリ２８に加えてあるいはその代わりに、二次プロセッサ１０４と二次グラフィックプロセッサ１０８に設けられている。本実施例では、処理チップセット２２と一次揮発性メモリ２８は低電力モード中に停止できる。

図５に、図２Ａ−図４Ｃに例示したコンピュータアーキテクチャのキャッシュ階層２５０を示す。ＨＰ非揮発性メモリＨＰＤＤ５０はキャッシュ階層２５０の最低レベル２５４に位置している。ＨＰＤＤ５０の機能が抑止されていれば、低電力モード中にレベル２５４が使用されることもされないこともあるが、低電力モード中にＨＰＤＤ５０が使用可能であれば使用される。ＬＰＤＤ１１０やフラッシュメモリ１１２のようなＬＰ非揮発性メモリはキャッシュ階層２５０の次のレベル２５８に位置している。一次揮発性メモリ、二次揮発性メモリ、二次組込み形メモリなどの外部揮発性メモリは構成にもよるが、キャッシュ階層２５０の次のレベル２６２にある。レベル２ないし二次キャッシュはキャッシュ階層２５０の次のレベル２６６を備える。レベル１キャッシュはキャッシュ階層２５０の次のレベル２６８である。ＣＰＵ（一次ないし二次）はキャッシュ階層２５０の最終レベル２７０である。一次及び二次グラフィックプロセッサは同様の階層を使用する。

本発明のコンピュータアーキテクチャは、複雑度の少ない処理やグラフィックをサポートする低電力モードを提供する。その結果、コンピュータの電力損失を大きく削減できる。ラップトップに適用すれば、バッテリ寿命を延長する。

図６を参照すると、マルチディスクドライブシステムのドライブ制御モジュール３００ないしホスト制御モジュールは、最小使用ブロック（ＬＵＢ）モジュール３０４と、適応記憶モジュール３０６と、ＬＰＤＤ保守モジュール３０８とを含んでいる。ドライブ制御モジュール３００は部分的にＬＵＢ情報に基づいて、ハードディスクドライブなどの高電力ディスクドライブ（ＨＰＤＤ）３１０と、マイクロドライブなどの低電力ディスクドライブ（ＬＰＤＤ）３１２間の記憶とデータの転送を制御する。ドライブ制御モジュール３００は高電力、低電力モード中に、ＨＰＤＤとＬＰＤＤ間のデータの記憶や転送を管理することで消費電力を削減する。

最小使用ブロックモジュール３０４はＬＰＤＤ３１２内のデータの最小使用ブロックの記録を取る。低電力モード中、最小使用ブロックモジュール３０４はＬＰＤＤ３１２内の（ファイルやプログラムなどの）データの最小使用ブロックを識別し、必要に応じて交換できるようにする。限定機能オペレーティングシステムのみに関連したファイル、ＬＰＤＤ３１２にマニュアル的に設定され記憶されたブロック、低電力モード中のみに作動されるその他のファイルやプログラムなど、特定のデータブロックやファイルは最小使用ブロックの監視から除外できる。後述するように、その他の基準を使用して上書きするデータブロックを選択できる。

低電力モードでデータ記憶要求中、適応記憶モジュール３０６は書込みデータが最小使用ブロック前に使用される可能性が多くあるかどうかを判定する。更に適応記憶モジュール３０６は低電力モードでデータ検索要求中、読取りデータが一度だけ使用される可能性があるかどうかを判定する。ＬＰＤＤ保守モジュール３０８は高電力モード中あるいは後述するその他の状況で、経年データをＬＰＤＤからＨＰＤＤに転送する。

図７Ａに、ドライブ制御モジュール３００が行なうステップを示す。制御はステップ３２０から開始する。ドライブ制御モジュール３００はステップ３２４で、データ記憶要求があるかどうか判定する。ステップ３２４が真であれば、ドライブ制御モジュール３００はステップ３２８でＬＰＤＤ３１２に十分なスペースがあるかどうか判定する。なければドライブ制御モジュール３００はステップ３３０でＨＰＤＤ３１０を起動する。ドライブ制御モジュール３００はステップ３３４で、最小使用データブロックをＨＰＤＤ３１０に転送する。ステップ３３６で、ドライブ制御モジュール３００はＬＰＤＤ３１２に十分なスペースがあるかどうか判定する。なければ制御はステップ３３４に戻る。さもなければドライブ制御モジュール３００はステップ３４０に続き、ＨＰＤＤ３１０をオフにする。ステップ３４４で、（例えばホストから）記憶するデータをＬＰＤＤ３１２に転送する。

ステップ３２４が偽であれば、ドライブ制御モジュール３００はステップ３５０に続いて、データ検索要求があるかどうかを判定する。なければ制御はステップ３２４に戻る。さもなければ制御はステップ３５４に続き、データがＬＰＤＤ３１２にあるかどうかを判定する。ステップ３５４が真であれば、ドライブ制御モジュール３００はステップ３５６でデータをＬＰＤＤ３１２から検索し、ステップ３２４に続く。さもなければドライブ制御モジュール３００はステップ３６０でＨＰＤＤ３１０を起動する。ドライブ制御モジュール３００はステップ３６４では、要求データ用にＬＰＤＤ３１２上に十分なスペースがあるかどうかを判定する。なければ、ドライブ制御モジュール３００はステップ３６６で最小使用データブロックをＨＰＤＤ３１０に転送し、ステップ３６４に続く。ステップ３６４が真であれば、ドライブ制御モジュール３００はステップ３６８でデータをＨＰＤＤ３１０からＬＰＤＤ３１２に転送する。ステップ３７０でデータのＬＰＤＤ３１２への転送が完了すれば、ＨＰＤＤ３１０をオフにする。

図７Ｂを参照すると、図７Ａに示すものと類似の変形方法が使用され、適応記憶モジュール３０６が行なう１つ以上の適応ステップを含む。ステップ３２８でＬＰＤＤ上に十分なスペースがある場合、ドライブ制御モジュール３００はステップ３７２で、記憶するデータが、最小使用ブロックあるいは最小使用ブロックモジュールで識別されたブロック内のデータの前に使用される可能性があるかどうかを判定する。ステップ３７２が偽ならば、ドライブ制御モジュール３００はステップ３７４でＨＰＤＤ上にデータを記憶し、ステップ３２４に続く。それにより、最小使用ブロックをＬＰＤＤに転送するのに消費される電力を節約できる。ステップ３７２が真であれば、ドライブ制御モジュール３００は図７Ａについて上述したようにステップ３３０に続ける。

データ検索要求中でステップ３５４が偽であればステップ３７６に続き、データが1度使用される可能性があるかどうかを判定する。ステップ３７６が真であれば、ドライブ制御モジュール３００はステップ３７８でデータをＨＰＤＤから検索し、ステップ３２４に続く。それによりデータをＬＰＤＤに転送するのに消費する電力を節約できる。ステップ３７６が偽であればステップ３６０に続く。ここでデータが1度使用される可能性があれば、データをＬＰＤＤに移す必要はないことが理解されよう。しかしＨＰＤＤの電力損失は避けることはできない。

図７Ｃを参照すると、低電力作動中、より簡素な形態の制御を行なうこともできる。高電力や低電力モード中、（ＬＰＤＤ保守モジュール３０８を使用して）保守ステップを行なうこともできる。ステップ３２８でＬＰＤＤ上に十分なスペースがあれば、ステップ３４４でデータをＬＰＤＤに転送し、ステップ３２４に戻る。さもなければ、ステップ３２８が偽であれば、ステップ３８０でデータをＨＰＤＤに記憶して、ステップ３２４に戻る。ここで図７Ｃに例示したアプローチは、容量がある時にはＬＰＤＤを使用し、ＬＰＤＤの容量がない場合にはＨＰＤＤを使用することが理解されよう。当業者には、図７Ａ−７Ｄの様々なステップの組合せを用いてハイブリッド手法を使用できることが理解されよう。

図７Ｄでは、高電力モードに戻った時あるいはその他の時に、ドライブ制御モジュール３００は保守ステップを行ない、ＬＰＤＤに記憶された未使用あるいは使用頻度が少ないファイルを削除する。この保守ステップは、ディスクが満杯になったりその他の状況が生じた場合に、低電力モードでも使用中に定期的に行なうことができる。ステップ３９０から開始する。ドライブ制御モジュール３００はステップ３９２で高電力モードを使用中かどうかを判定する。そうでなければステップ３９０に戻る。ステップ３９２が真であれば、ステップ３９４で最後のモードが低電力モードであったかどうかを判定する。そうでなければステップ３９２に戻る。ステップ３９４が真であれば、ステップ３９６で、古いあるいは使用頻度の低いファイルをＬＰＤＤからＨＰＤＤに移動するなどの保守を行なう。例えば上述及び図８Ａ−図１０と共に下記に記載する基準を使用して、どのファイルが将来使用される可能性があるか、適応決定を行うこともできる。

図８Ａと８Ｂに、記憶制御システム４００−１、４００−２、４００−３を示す。図８Ａで記憶制御システム４００−１は、適応記憶制御モジュール４１４を備えたキャッシュ制御モジュール４１０を含んでいる。適応記憶制御モジュール４１４はファイルやプログラムの使用状況をモニタし、低電力モードあるいは高電力モードで使用される可能性があるかどうかを判定する。キャッシュ制御モジュール４１０は１つ以上のデータバス４１６と通信し、データバス４１６は一方でＬ１キャッシュ、Ｌ２キャッシュ、ＤＲＡＭなどの揮発性ＲＡＭその他の揮発性電子データ記憶装置の揮発性メモリ４２２と通信する。バス４１６は更に（フラッシュメモリやＬＰＤＤなどの）低電力非揮発性メモリ４２４及びＨＰＤＤ４２６などの高電力非揮発性メモリ４２６と通信する。図８Ｂに、適応記憶制御モジュール４１４を含む全機能ないし限定機能オペレーティングシステム４３０を示す。データバスとＨＰＤＤないしＬＰＤＤ間には図示しない適切なインターフェイスないしコントローラがある。

図８Ｃでは、ホスト制御モジュール４４０に適応記憶制御モジュール４１４が含まれている。ホスト制御モジュール４４０はＬＰＤＤ４２４’やハードディスクドライブ４２６’と通信する。ホスト制御モジュール４４０は、ドライブ制御モジュール、統合化装置エレクトロニクス（ＩＤＥ）、ＡＴＡ、逐次ＡＴＡ（ＳＡＴＡ）他のコントローラとすることができる。

図９に、図８Ａ−図８Ｃの記憶制御モジュールが行なうステップを示す。図９で、制御をステップ４６０から開始する。ステップ４６２で、非揮発性メモリに対するデータ記憶要求があるかどうかを判定する。要求がなければステップ４６２に戻る。さもなくば、適応記憶制御モジュール４１４がステップ４６４で、低電力モードでデータが使用される可能性があるかどうか判定する。ステップ４６４が偽ならば、ステップ４６８でデータをＨＰＤＤに記憶する。ステップ４６４が真ならば、ステップ４７４でデータを非揮発性メモリ４４４に記憶する。

図１０に、データブロックが低電力モードで使用される可能性があるかどうかを判定する１つの方法を示す。表４９０には、データブロック記述子欄４９２、低電力カウンタ欄４９３、高電力カウンタ欄４９４、サイズ欄４９５、最終使用欄４９６及びマニュアル取消し欄４９７が含まれている。低電力モードないし高電力モード中に特定のプログラムないしファイルを使用する場合、カウンタ欄４９３ないし４９４が増分される。非揮発性メモリに対してプログラムないしファイルのデータ記憶要求がされた場合は、表４９０にアクセスする。しきい値率ないしカウント値を評価に使用できる。例えばファイルないしプログラムが低電力モードで８０％以上の時間使用されれば、そのファイルはフラッシュメモリやマイクロドライブなどの低電力非揮発性メモリに記憶できる。しきい値に満たなければ、そのファイルやプログラムは高電力非揮発性メモリに記憶される。

ここで、カウンタは所定数のサンプルの後（云いかえればローリングウィンドウを設けるため）あるいは他の基準を用いて定期的にリセットできることが理解されよう。更にサイズ欄４９５により尤度を重み付けできる、あるいは変更ないし取り換えることができる。云いかえれば、ファイルサイズが大きくなると、ＬＰＤＤの容量が限られているゆえに、必要なしきい値が増大することがある。

最終使用欄４９６に記録されたファイルが最後に使用された時をベースに、使用尤度決定を更に変更できる。しきい日付を使用するか、最後の使用からの時間を尤度判定の１つの要素として使用できる。図１０に表を示すが、使用する１つ以上の欄を他の場所や他のデータ構造に記憶できる。２以上の欄のアルゴリズムや重み付きサンプリングを使用することもできる。

マニュアル取消し欄４９７を使用することで、ユーザやオペレーティングシステムは使用尤度の判定をマニュアル的に取消しできる。例えばマニュアル取消し欄によりＬＰＤＤでのデフォルト記憶に対するＬステータス、ＨＰＤＤでのデフォルト記憶に対するＨステータス、自動記憶決定に対するＡステータスが（上述のように）可能になる。他のマニュアルの取消し分類を定義することもできる。上記の基準に加えて、ＬＰＤＤで作動しているコンピュータの現在の電力レベルを使用して決定を調節できる。当業者には、ファイルやプログラムが高電力ないし低電力モードで使用される尤度を判定する、本発明の範囲に属する他の方法があることが理解されよう。

図１１Ａ、１１Ｂに、ドライブ電力削減システム５００−１、５００−２、５００−３（まとめて５００とする）を示す。ドライブ電力削減システム５００は、オーディオやビデオファイル（これに限定されない）などの大きな順次アクセスファイルのセグメントを周期的あるいはその他のベースで低電力非揮発性メモリにバーストする。図１１Ａで、ドライブ電力削減システム５００−１はドライブ電力削減制御モジュール５２２を備えたキャッシュ制御モジュール５２０を含む。キャッシュ制御モジュール５２０は１つ以上のデータバス５２６と通信し、データバスは一方でＬ１キャッシュ、Ｌ２キャッシュ、ＤＲＡＭなどの揮発性ＲＡＭ、その他の揮発性電子データ記憶装置などの揮発性メモリ５３０、フラッシュメモリやＬＰＤＤなどの非揮発性メモリ、ＨＰＤＤ５３８と通信する。図１１Ｂで、ドライブ電力削減システム５００−２はドライブ電力削減制御モジュール５２２を備えた全機能及び限定機能オペレーティングシステム５４２を含む。データバスとＨＰＤＤないしＬＰＤＤの間には図示しない適切なインターフェイスやコントローラがある。

図１１Ｃで、ドライブ電力削減システム５００−３は適応記憶制御モジュール５２２を備えたホスト制御モジュール５６０を含む。ホスト制御モジュール５６０は１つ以上のデータバス５６４と通信し、データバスはＬＰＤＤ５３４’、ハードディスクドライブ５３８’と通信する。ホスト制御モジュール５６０は、ドライブ制御モジュール、統合化装置エレクトロニクス（ＩＤＥ）、ＡＴＡ、逐次ＡＴＡ（ＳＡＴＡ）、その他のコントローラやインターフェイスとすることができる。

図１２に、図１１Ａ−１１Ｃのドライブ電力削減システム５００が行なうステップを示す。ステップ５８２から開始する。ステップ５８４では、システムが低電力モードであるかどうかを判定する。そうでなければステップ５８４に戻る。ステップ５８４が真であればステップ５８６に続き、ＨＰＤＤから大きなデータブロックアクセスが特に要求されているかどうかを判定する。そうでなければステップ５８４に戻る。ステップ５８６が真であればステップ５９０に続き、データブロックが順次アクセスされているか判定する。そうでなければステップ５８４に戻る。ステップ５９０が真であればステップ５９４に続き、再生長を判定する。ステップ５９８ではバースト周期と、高電力非揮発性メモリから低電力非揮発性メモリへのデータ転送の頻度を判定する。

ある実施例では、バースト周期と頻度を最適化して消費電力を削減する。バースト周期と頻度は、ＨＰＤＤないしＬＰＤＤのスピンアップ時間、非揮発性メモリの容量、再生速度、ＨＰＤＤとＬＰＤＤのスピンアップと安定状態の消費電力、順次データブロックの再生長に基づくことが好ましい。

例えば、高電力非揮発性メモリは作動中に１−２Ｗを消費するＨＰＤＤであり、４−１０秒のスピンアップ時間を持ち、一般に２０Ｇｂ以上の容量を持つ。低電力非揮発性メモリは作動中に０．３−０．５Ｗを消費するマイクロドライブで、１−３秒のスピンアップ時間を持ち、１−６Ｇｂの容量を持つ。なお、上記の性能値や容量は他の実施例では異なることが理解されよう。ＨＰＤＤはマイクロドライブに対して１Ｇｂ／ｓのデータ転送速度を持つことができる。再生速度は（例えばビデオファイル用に）１０Ｍｂ／ｓとすることができる。ここでバースト周期掛けるＨＰＤＤの転送速度は、マイクロドライブの容量を超過してはならないことは理解されよう。バースト間の期間はスピンアップ時間＋バースト周期以上でなければならない。システムの消費電力はこれらのパラメータ内で最適化できる。低電力モードでＨＰＤＤを作動して映画などの全ビデオを再生する場合、かなりの電力量を消費する。上述の方法を使用して非常に高速（例えば１００ｘ再生速度）で一定間隔をあけた複数のバーストセグメントでデータをＨＰＤＤからＬＰＤＤに選別的に転送することで、電力損失をかなり削減でき、ＨＰＤＤを停止できる。５０％以上の省電力を容易に達成できる。

図１３に、ドライブ制御モジュール６５０と、１つ以上のＨＰＤＤ６４４と、１つ以上のＬＰＤＤ６４８とを含む、本発明のマルチディスクドライブシステム６４０を示す。ドライブ制御モジュール６５０はホスト制御モジュール６５１を介してホスト装置と通信する。後述するように、マルチディスクドライブシステム６４０はホスト装置に対して、ＨＰＤＤ６４４とＬＰＤＤ６４８を単一ディスクドライブとして効率的に作動して複雑性を削減し、性能を向上し、消費電力を削減する。ホスト制御モジュール６５１はＩＤＥ、ＡＴＡ、ＳＡＴＡその他の制御モジュールやインターフェイスとすることができる。

図１４の１実施例で、ドライブ制御モジュール６５０は、ＬＰＤＤないしＨＰＤＤの一方ないし両方を制御するのに使用するハードディスクコントローラ（ＨＤＣ）６５３を含む。バッファ６５６はＨＰＤＤやＬＰＤＤの制御に関係したデータを記憶し、あるいはＨＰＤＤとＬＰＤＤとの間のデータを積極的にバッファし、データブロックサイズを最適化してデータ転送速度を増大する。プロセッサ６５７はＨＰＤＤないしＬＰＤＤの作動に関係した処理を行なう。

ＨＰＤＤ６４８は、磁界を記憶する磁気コーティングを有する１つ以上のプラッタ６５２を含む。プラッタ６５２は参照数字６５４で概略的に示すスピンドルモータで回転する。一般にスピンドルモータ６５４は、読取りないし書込み作動中、プラッタ６５２を一定速度で回転する。１つ以上の読み書きアーム６５８がプラッタ６５２と相対的に移動してプラッタとの間でデータの読み書きを行なう。ＨＰＤＤ６４８はＬＰＤＤよりも大きなプラッタを持つので、スピンドルモータ６５４がＨＰＤＤをスピンアップしＨＰＤＤを一定速度に保つのにより多くの電力を必要とする。通常、スピンアップ時間もＨＰＤＤでは長い。

読み書き装置６５９は読み書きアーム６５８の先端近くに位置する。読み書き装置６５９は、磁界を発生する誘電器などの書込み要素を含み、更にプラッタ６５２上の磁界を感知する磁気抵抗（ＭＲ）要素などの読取り要素を含んでいる。プレアンプ回路６６０はアナログの読み書き信号を増幅する。

データを読取るとき、プレアンプ回路６６０は読取り要素からの低レベル信号を増幅し、増幅した信号を読み書き回路装置に出力する。データを書込み中、読み書き装置６５９の書込み要素を流れる書込み電流が生成され、スィッチされて正ないし負の極性を持つ磁界を生成する。正負の極性はプラッタ６５２に記憶され、データを表すのに使用する。ＬＰＤＤ６４４も１つ以上のプラッタ６６２と、スピンドルモータ６６４と、１つ以上の読み書きアーム６６８と、読み書き装置６６９と、プレアンプ回路６７０とを含んでいる。

ＨＤＣ６５３はホスト制御モジュール６５１、並びに第１のスピンドル／ボイスコイルモータ（ＶＣＭ）ドライバ６７２と、第１の読み書きチャネル回路６７４と、第２のスピンドル／ＶＣＭドライバ６７６と、第２の読み書きチャネル回路６７８と通信する。ホスト制御モジュール６５１とドライブ制御モジュール６５０とは、チップ上システム（ＳＯＣ）６８４で実現できる。ここで、スピンドル／ＶＣＭドライバ６７２と６７６及び読み書きチャネル回路６７４、６７８を結合できることが理解されよう。スピンドル／ＶＣＭドライバ６７２、６７６はプラッタ６５２、６６２を夫々回転するスピンドルモータ６５４、６６４を制御する。スピンドル／ＶＣＭドライバ６７２、６７６は更に、例えばボイスコイルアクチュエータ、ステッパモータその他の適切なアクチュエータを用いて読み書きアーム６５８、６６８を夫々位置決めする制御信号を生成する。

図１５−１７にマルチディスクドライブシステムのその他の変形を示す。図１５で、ドライブ制御モジュール６５０には１つ以上のＬＰＤＤ６８２への外部接続を提供する直接インターフェイス６８０を含めることができる。１実施例では、直接インターフェイスは周辺構成部品相互接続（ＰＣＩ）バス、ＰＣＩエキスプレス（ＰＣＩＸ）バスその他の適切なバスないしインターフェイスとする。

図１６で、ホスト制御モジュール６５１はＬＰＤＤ６４４とＨＰＤＤ６４８の両方と通信する。低電力ドライブ制御モジュール６５０ＬＰと高電力ディスクドライブ制御モジュール６５０ＨＰは直接、ホスト制御モジュールと通信する。ＬＰないしＨＰドライブ制御モジュールのゼロ、１つあるいは両方はＳＯＣとして実現できる。

図１７に直接インターフェイス６８０との通信をサポートするインターフェイス６９０を含む１つの例示的なＬＰＤＤ６８２を示す。上述したように、インターフェイス６８０、６９０は周辺構成部品相互接続（ＰＣＩ）バス、ＰＣＩエキスプレス（ＰＣＩＸ）バスその他の適切なバスないしインターフェイスとすることができる。ＬＰＤＤ６８２はＨＤＣ６９２と、バッファ６９４と、プロセッサ６９６とを含む。上述のようにＬＰＤＤ６８２は更に、スピンドル／ＶＣＭドライバ６７６と、読み書きチャネル回路６７８と、プラッタ６６２と、スピンドルモータ６６５と、読み書きアーム６６８と、読取り要素６６９と、プレアンプ６７０とを含む。代わりにＨＤＣ６５３と、バッファ６５６と、プロセッサ６５８とを結合して両ドライブに対して使用できる。同様にスピンドル／ＶＣＭドライバと読取りチャネル回路をオプションで結合できる。図１３−１７の実施例で、ＬＰＤＤの積極的なバッファリングを用いて性能を向上する。例えば、バッファを用いてデータブロックサイズを最適化し、ホストデータバスで最適速度を得る。

従来のコンピュータシステムでは、ページングファイルは、オペーレーションシステムが使用し、コンピュータの揮発性メモリに適合しないプログラムやデータファイルの一部を保持する、ＨＰＤＤないしＨＰ非揮発性メモリ上の隠れファイルである。ページングファイルと物理的メモリあるいはＲＡＭは、コンピュータの仮想メモリを限定する。オペレーティングシステムは必要に応じてデータをページングファイルからメモリに転送し、データを揮発性メモリからページングファイルに戻して新しいデータ用に空きを作る。ページングファイルはスワップファイルとも呼ばれている。

図１８−２０では、本発明はＬＰＤＤやフラッシュメモリなどのＬＰ非揮発性メモリを利用してコンピュータシステムの仮想メモリを増大する。図１８では、オペレーティングシステム７００によりユーザは仮想メモリ７０２を確定できる。作動中、オペレーティングシステム７００は１つ以上のバス７０４を介して仮想メモリ７０２に対処する。仮想メモリ７０２は揮発性メモリ７０８及びフラッシュメモリやＬＰＤＤなどのＬＰ非揮発性メモリ７１０の両方を含む。

図１９で、オペレーティングシステムによりユーザはＬＰ非揮発性メモリ７１０の一部ないし全部をページングメモリとして割当て、仮想メモリを増大できる。ステップ７２０で制御を開始する。ステップ７２４で、オペレーティングシステムは追加のページングメモリが要求されているかどうかを判定する。そうでなければステップ７２４に戻る。さもなくばオペレーティングシステムはステップ７２８で、ＬＰ非揮発性メモリの一部をページングファイルの用途に割当て仮想メモリを増大する。

図２０で、オペレーティングシステムは追加のＬＰ非揮発性メモリをページングメモリとして使用する。ステップ７４０から制御を開始する。ステップ７４４では、オペレーティングシステムがデータ書込み作動を要求しているかどうかを判定する。真であればステップ７４８に続き、揮発性メモリの容量を超過しているかどうかを判定する。そうでなければステップ７５０で揮発性メモリを使用して書込み動作を行なう。ステップ７４８が真であれば、ステップ７５４でデータをＬＰ非揮発性メモリ内のページングファイルに保存する。ステップ７４４が偽であれば、ステップ７６０に続いてデータ読取りが要求されているのかどうかを判定する。偽であればステップ７４４に戻る。さもなくばステップ７６４で、アドレスがＲＡＭアドレスに対応するかどうかを判定する。ステップ７６４が真であれば、ステップ７６４でデータを揮発性メモリから読取り、ステップ７４４に続く。ステップ７６４が偽であれば、ステップ７７０でＬＰ非揮発性メモリ内のページングファイルからデータを読取り、ステップ７４４に続く。

ここで、フラッシュメモリやＬＰＤＤなどのＬＰ非揮発性メモリを使用して仮想メモリのサイズを増大することで、ＨＰＤＤを使用するシステムに比べてコンピュータの性能を増大できることが理解されよう。更に、消費電力はＨＰＤＤをページングファイルに使用するシステムよりも低くなる。ＨＰＤＤはその増大したサイズ故に追加スピンアップ時間を必要とし、スピンアップ待ち時間がないフラッシュメモリやスピンアップ時間が短く電力損失が低いＬＰＤＤに比べてデータアクセス時間が増大する。

図２１に、ディスクアレイ８０８と通信する１つ以上のサーバないしクライアント８０４を含む独立ディスク冗長配列（ＲＡＩＤ）システム８００を示す。該１つ以上のサーバないしクライアント８０４は、ディスクアレイコントローラ８１２とアレイ管理モジュール８１４を含む。ディスクアレイコントローラ８１２とアレイ管理モジュール８１４はデータを受け、ディスクアレイ８０８に対してデータの論理から物理アドレスへのマッピングを行なう。ディスクアレイは一般に複数のＨＰＤＤ８１６を含んでいる。

複数のＨＰＤＤ８１６はフォルトトレランス（冗長性）やデータアクセス速度の改善をもたらす。ＲＡＩＤシステム８００はディスクアレイ８０８があたかも１つの大きなハードディスクドライブのように、複数の個々のＨＰＤＤへアクセスする方法を提供する。全体としてディスクアレイ８０８は何百ギガバイトから１０から１００テラバイトのデータ記憶量を提供できる。データを様々な方法で複数のＨＰＤＤ８１６上に保存して、１つのドライブが故障しても全てのデータを失うリスクを削減し、データアクセス時間を向上する。

ＨＰＤＤ８１６にデータを保存する方法は一般にＲＡＩＤレベルと呼ばれている。ＲＡＩＤレベル０あるいはディスクストリッピングをはじめ、様々なＲＡＩＤレベルがある。ＲＡＩＤレベル０システムでは、データを複数のドライブにわたってブロックで書込み、次のドライブが次のブロックを探索している間にあるドライブがデータブロックを読み書きできるようにしている。ディスクストリッピングの利点は、その高いアクセス速度とアレイの容量を全面的に利用できることにある。その欠点はフォルトトレランスがないことである。１つのドライブが故障すると、アレイの全コンテンツにアクセスできなくなる。

ＲＡＩＤレベル１ないしディスク二重化は、夫々のドライブに２度、１度書き込むことで冗長性を提供する。１つのドライブが故障しても、別のものがデータの正確な複製を含んでおり、ＲＡＩＤシステムはユーザのアクセス機能で待ち時間なしに二重化ドライブを使用するように切り替えできる。欠点には、必要なドライブ数が増える（２Ｎ）ことでデータアクセス速度が向上せず、コストが高くなることがある。しかしＲＡＩＤレベル１により、１つのＨＰＤＤが故障した場合、アレイ管理ソフトウエアは単に全てのアプリケーション要求を生き残っているＨＰＤＤに宛てるだけなので、最良のデータ保護を提供できる。

ＲＡＩＤレベル３では、エラーの訂正や回復のため、パリティ専用の追加ドライブにより複数ドライブにわたりデータをストライプする。ＲＡＩＤレベル５ではストライピング並びにエラー回復のためのパリティを提供する。ＲＡＩＤレベル５ではアレイのドライブの間でパリティブロックを配分し、それによりドライブにわたりよりバランスの取れたアクセスロードがもたらされる。１つのドライブが故障した時、パリティ情報を使用してデータを回復する。欠点は書込みサイクルが比較的遅いことである（夫々の書込みブロックについて２回の読取りと２回の書込みが必要）。アレイ容量はＮ−１で、最低３つのドライブが必要である。

ＲＡＩＤレベル０＋１は、パリティなしにストリッピングと二重化を伴う。利点はデータアクセスが（ＲＡＩＤレベル０と同様に）早いことと、（ＲＡＩＤレベル１と同様に）単一ドライブのフォルトトレランスであることである。ＲＡＩＤレベル０＋１も（ＲＡＩＤレベル１と同様に）２倍の数のドライブを必要とする。ここで、アレイ８０８上にデータを記憶する他のＲＡＩＤレベルや方法が可能であることが理解されよう。

図２２Ａ、２２Ｂを参照すると、本発明のＲＡＩＤシステム８３４−１は、ＸのＨＰＤＤからなるディスクアレイ８３６とＹのＬＰＤＤからなるディスクアレイ８３８を含んでいる。１つ以上のクライアントないしサーバ８４０は、ディスクアレイコントローラ８４２ないしアレイ管理モジュール８４４を含んでいる。別々の装置８４２、８４４を図示しているが、それらの装置は所望により統合できる。Ｘは２に等しいかそれ以上であり、Ｙは１に等しいかそれ以上であることが理解されよう。ＸはＹ以上、Ｙ以下、あるいはＹに等しくすることができる。例えば図２２ＢはＸ＝Ｙ＝ＺのＲＡＩＤシステム８３４−１’を示している。

図２３Ａ、２３Ｂ、２４Ａ，２４ＢにＲＡＩＤシステム８３４−２、８３４−３を示す。図２３Ａで、ＬＰＤＤディスクアレイ８３８はサーバないしクライアント８４０と通信し、ＨＰＤＤディスクアレイ８３６はＬＰＤＤディスクアレイ８３８と通信する。ＲＡＩＤシステム８３４−２にはＬＰＤＤディスクアレイ８３８を選別的に迂回する管理バイパス経路を含めることができる。Ｘは２に等しいかそれ以上であり、Ｙは１に等しいかそれ以上であることが理解されよう。ＸはＹ以上、Ｙ以下、あるいはＹに等しくすることができる。例えば図２３ＢはＸ＝Ｙ＝ＺであるＲＡＩＤシステム８３４−２’を示している。図２４Ａでは、ＨＰＤＤディスクアレイ８３６はサーバないしクライアント８４０と通信し、ＬＰＤＤディスクアレイ８３８はＨＰＤＤディスクアレイ８３６と通信する。ＲＡＩＤシステム８３４−３には、ＨＰＤＤディスクアレイ８３６を選別的に迂回する点線で示す管理バイパス経路８４６を含めることができる。Ｘは２に等しいかそれ以上であり、Ｙは１に等しいかそれ以上であることが理解されよう。ＸはＹ以上、Ｙ以下、あるいはＹに等しくすることができる。例えば図２４ＢはＸ＝Ｙ＝ＺであるＲＡＩＤシステム８３４−３’を示している。使用した戦略には図２３Ａ−２４Ｂで、ライトスルーないしライトバック方式を含めることができる。

アレイ管理モジュール８４４やディスクコントローラ８４２は、ＬＰＤＤディスクアレイ８３８を利用してＨＰＤＤディスクアレイ８３６の消費電力を削減する。一般に図２１の従来のＲＡＩＤシステムのＨＰＤＤディスクアレイ８０８は作動中、常にオンにして要求されるデータアクセス時間をサポートしている。ここでＨＰＤＤディスクアレイ８０８の電力損失は比較的高いことが理解されよう。更にＨＰＤＤディスクアレイ８０８には大量のデータが記憶されるので、ＨＰＤＤのプラッタは一般にできるだけ大きくなり、高い容量のスピンドルモータが必要になり、読み書きアームは平均的に更に遠くに移動するのでデータアクセス時間が増大する。

本発明では、図６−１７と共に述べた手法を図２２Ｂに示すＲＡＩＤシステム８３４で選別的に使用して消費電力とデータアクセス時間を削減する。図２２Ａ、２３Ａ―２４Ｂには図示しないが、本発明の他のＲＡＩＤシステムもそれらの手法を使用することができる。云いかえれば、図６，７Ａ−７Ｄで述べたＬＵＢモジュール３０４、適応記憶モジュール３０６、ＬＰＤＤ保守モジュールをディスクアレイコントローラ８４２やアレイ管理コントローラ８４４により選別的に実施して、データを選別的にＬＰＤＤディスクアレイ８３８に記憶し、消費電力とデータアクセス時間を削減する。図８Ａ−８Ｃ，９、１０で述べた適応記憶制御モジュール４１４もディスクアレイコントローラ８４２やアレイ管理コントローラ８４４により選別的に実施して、消費電力とデータアクセス時間を削減できる。図１１Ａ−１１Ｃ、１２で述べたドライブ電力削減モジュール５２２もディスクアレイコントローラ８４２やアレイ管理コントローラ８４４により実施して、消費電力とデータアクセス時間を削減できる。更に図１３−１７に示すマルチドライブシステムと直接インターフェイスもＨＰＤＤディスクアレイ８３６の１つ以上のＨＰＤＤで実施して機能を増すと共に消費電力とアクセス時間を削減できる。

図２５に、記憶装置８５４、記憶要求者８５８、ファイルサーバ８６２、通信システム８６６を含むネットワーク付加記憶（ＮＡＳ）システム８５０を示す。記憶装置８５４は一般に、ディスクドライブ、ＲＡＩＤシステム、テープドライブ、テープライブラリ、光学ドライブ、ジュークボックスその他の共用する記憶装置を含む。記憶装置８５４はオブジェクト指向装置であることが好ましいがそうでなくともよい。記憶装置８５４には要求者８５８によるデータ記憶や検索のための入出力インターフェイスを含めることができる。要求者８５８には一般に、記憶装置８５４を共用ないし直接アクセスするサーバやクライアントがある。

ファイルサーバ８６２は要求認証やリソース探索などの管理、セキュリティ機能を果たす。記憶装置８５４は管理指示についてファイルサーバ８６２に依存し、ファイルサーバ８６２が記憶管理に対して責任を取る範囲において要求者８５８の負担は軽減される。小さいシステムでは、専用のファイルサーバは望まれないことがある。そのような状況では、要求者はＮＡＳシステム８５０の作動を監督する責任を持つことができる。かくしてファイルサーバ８６２と要求者８５８の両方は夫々、管理モジュール８７０、８７２を含んで示されているが、その１つあるいは他方あるいは両方を設けることもできる。通信システム８６６は、ＮＡＳシステム８５０の構成部品が通信する物理的インフラストラクチャである。これはネットワークとチャネルの両方の属性を持ち、ネットワーク内の全ての構成部品を接続する能力を持ち、チャネルで一般に見られる低い待ち時間を持つことが好ましい。

ＮＡＳシステム８５０を起動したとき、記憶装置８５４は互いに対してあるいはファイルサーバ８６２、１つ以上の要求者８５８あるいは通信システム８６６などの共通の参照点に対して自らを識別する。通信システム８６６は一般にそのために用いるネットワーク管理手法を提供し、通信システムと結合した媒体に接続することでアクセスできる。記憶装置８５４と要求者８５８は媒体にログオンする。オペ―レーティング構成の判定を望む全ての構成部品は、媒体のサービスを使用してその他の全ての構成部品を識別できる。要求者８５８はファイルサーバ８５４からアクセスできる記憶装置８５４の存在を知り、一方で記憶装置８５４は他の装置を探索する必要がある場合やバックアップなどの管理サービスを呼び出す際に行くべきところを学習する。同様に、ファイルサーバ８６２は媒体サービスから記憶装置８５４の存在を知ることができる。特定のインストールのセキュリティによるが、要求者は一部の装置へのアクセスが否定されることがある。１組のアクセス可能な記憶装置から、ファイルやデータベース、利用可能な空きスペースを識別できる。

同時に、夫々のＮＡＳ構成部品はファイルサーバ８６２に対して、知られることを望む特別な要件を確認できる。あらゆる装置レベルサービスの属性は１度ファイルサーバ８６２に伝達でき、全ての他の構成部品はそれを学ぶことができる。例えば要求者は開始に続く追加の記憶の導入について知らされることを望むことがあるが、これは要求者がファイルサーバ８６２にログオンしたときに設定される属性によりトリガされる。ファイルサーバ８６２は、ＲＡＩＤレベル５、二重化されたもののように重要な特性の搬送を含め、新しい記憶装置が構成に追加されるときはいつでも自動的にこれを行なうことができる。

要求者がファイルを開かなければならないとき、記憶装置８５４に直接行くことができるか、ファイルサーバに行って許可を得て情報を探索しなければならないことがある。ファイルサーバ８５４が記憶装置へのアクセスを制御する範囲は、設置したシステムのセキュリティ要件の関数となる。

図２６に、記憶装置９０４と、要求者９０８と、ファイルサーバ９１２と、通信システム９１６とを含む本発明のネットワーク付加記憶（ＮＡＳ）システム９００を示す。記憶装置９０４は、図６−１９で上述したＲＡＩＤシステム８３４及びマルチディスクドライブシステム９３０を含む。記憶装置９０４には一般に上述したように、ディスクドライブ、ＲＡＩＤシステム、テープドライブ、テープライブラリ、光学的ドライブ、ジュークボックスその他の共用する記憶装置を含めることができる。改善形のＲＡＩＤシステムやマルチディスクドライブシステム９３０を使用することで、ＮＡＳシステム９００の消費電力やデータアクセス時間が削減されることが理解されよう。

ここで当業者には、上記の説明から本発明の広範な教示を様々な形で実施できることが理解されよう。従って本発明をその特定例に関して説明したが、当業者には図面、明細書、特許請求項を学ぶことで当業者には他の変形も明らかになることから、本発明の真の範囲をそれに限定すべきではない。

従来の例示的なコンピュータアーキテクチャを示す。 従来の例示的なコンピュータアーキテクチャを示す。 高電力モード中に作動する一次プロセッサと、一次グラフィックプロセッサと、一次揮発性メモリとを備え、更に一次プロセッサと通信し、低電力モード中に作動し、低電力モード中に一次揮発性メモリを使用する二次プロセッサと二次グラフィックプロセッサとを備えた本発明の第１の例示的なコンピュータアーキテクチャを示す。 図２Ａと類似し、二次プロセッサないし二次グラフィックプロセッサと接続された二次揮発性メモリを含む本発明の第２の例示的なコンピュータアーキテクチャを示す。 図２Ａと類似し、二次プロセッサないし二次グラフィックプロセッサと結合した組込み形揮発性メモリを含む本発明の第３の例示的なコンピュータアーキテクチャを示す。 高電力モード中に作動する一次プロセッサと、一次グラフィックプロセッサと、一次揮発性メモリとを備え、更に処理チップセットと通信し、低電力モード中に作動し、低電力モード中に一次揮発性メモリを使用する二次プロセッサと二次グラフィックプロセッサとを備えたコンピュータの本発明の第４の例示的なコンピュータアーキテクチャを示す。 図３Ａと類似し、二次プロセッサないし二次グラフィックプロセッサと接続された二次揮発性メモリを含む本発明の第５のコンピュータアーキテクチャを示す。 図３Ａと類似し、二次プロセッサないし二次グラフィックプロセッサと結合した組込み形揮発性メモリを含む本発明の第６の例示的なコンピュータアーキテクチャを示す。 入出力チップセットと通信し、低電力モード中に作動し、低電力モード中に一次揮発性メモリを使用する二次プロセッサと二次グラフィックプロセッサを備えたコンピュータの本発明の第７の例示的なコンピュータアーキテクチャを示す。 図４Ａと類似し、二次プロセッサないし二次グラフィックプロセッサと接続された二次揮発性メモリを含む本発明の第８のコンピュータアーキテクチャを示す。 図４Ａと類似し、二次プロセッサないし二次グラフィックプロセッサと結合した組込み形揮発性メモリを含む本発明の第９の例示的なコンピュータアーキテクチャを示す。 図２Ａ−図４Ｃのコンピュータアーキテクチャに対する本発明のキャッシュ階層を示す。 最小使用ブロック（ＬＵＢ）モジュールを含み、低電力ディスクドライブ（ＬＰＤＤ）と高電力ディスクドライブ（ＨＰＤＤ）間のデータの記憶と転送を管理するドライブ制御モジュールの機能ブロック図である。 図６のドライブ制御モジュールが行なうステップを例示したフローチャートである。 図６のドライブ制御モジュールが行なう別のステップを例示したフローチャートである。 図６のドライブ制御モジュールが行なう別のステップを例示したフローチャートである。 図６のドライブ制御モジュールが行なう別のステップを例示したフローチャートである。 適応記憶制御モジュールを含み、ＬＰＤＤとＨＰＤＤ間のデータの記憶と転送を制御するキャッシュ制御モジュールを例示する。 適応記憶制御モジュールを含み、ＬＰＤＤとＨＰＤＤ間のデータの記憶と転送を制御するオペレーティングシステムを例示する。 適応記憶制御モジュールを含み、ＬＰＤＤとＨＰＤＤ間のデータの記憶と転送を制御するホスト制御モジュールを例示する。 図８Ａ−図８Ｃの適応記憶制御モジュールが行なうステップを例示する。 低電力モード中にプログラムないしファイルが使用される尤度を判定する１つの方法を示した例示的な表である。 ディスクドライブ電力削減モジュールを含むキャッシュ制御モジュールを例示する。 ディスクドライブ電力削減モジュールを含むオペレーティングシステムを例示する。 ディスクドライブ電力削減モジュールを含むホスト制御モジュールを例示する。 図１１Ａ−図１１Ｃのディスクドライブ電力削減モジュールが行なうステップを例示する。 高電力ディスクドライブ（ＨＰＤＤ）と低電力ディスクドライブ（ＬＰＤＤ）を含むマルチディスクドライブシステムを例示する。 図１３のマルチディスクドライブシステムの他の実施例を示す。 図１３のマルチディスクドライブシステムの他の実施例を示す。 図１３のマルチディスクドライブシステムの他の実施例を示す。 図１３のマルチディスクドライブシステムの他の実施例を示す。 コンピュータの仮想メモリを増大するため、フラッシュメモリあるいは低電力ディスクドライブ（ＬＰＤＤ）などの低電力非揮発性メモリの使用を例示する。 図１８の仮想メモリを割当てて使用するためオペレーティングシステムが行なうステップを例示する。 図１８の仮想メモリを割当てて使用するためオペレーティングシステムが行なうステップを例示する。 従来の独立ディスク冗長性配列（ＲＡＩＤ）システムの機能ブロック図である。 ＸのＨＰＤＤを含むディスクアレイとＹのＬＰＤＤを含むディスクアレイを備えた本発明の例示的なＲＡＩＤシステムの機能ブロック図である。 ＸとＹがＺに等しい図２２ＡのＲＡＩＤシステムの機能ブロック図である。 ＸのＨＰＤＤを含むディスクアレイと通信するＹのＬＰＤＤを含むディスクアレイを備えた本発明の別の例示的なＲＡＩＤシステムの機能ブロック図である。 ＸとＹがＺに等しい図２３ＡのＲＡＩＤシステムの機能ブロック図である。 ＹのＬＰＤＤを含むディスクアレイと通信するＸのＨＰＤＤを含むディスクアレイを備えた本発明の更に別の例示的なＲＡＩＤシステムの機能ブロック図である。 ＸとＹがＺに等しい図２４ＡのＲＡＩＤシステムの機能ブロック図である。 従来のネットワーク付加可能記憶（ＮＡＳ）システムの機能ブロック図である。 図２２Ａあるいは２２Ｂ、２３Ａ、２３Ｂ、２４Ａ、２４ＢのＲＡＩＤシステムおよび図６−１７のマルチドライブシステムを含む本発明のネットワーク付加可能記憶（ＮＡＳ）システムの機能ブロック図である。

Claims (17)

1. 第１の割合で電力を消費し、コンピュータが高電力モードの時に作動する一次プロセッサと、
   前記第１の割合よりも少ない第２の割合で電力を消費し、前記コンピュータが低電力モードの時に作動する二次プロセッサと、
   を備え、
   前記一次プロセッサのトランジスタは２０％のデューティサイクル以下で作動し、前記二次プロセッサのトランジスタは８０％のデューティサイクル以上で作動する、
   処理装置。
2. 前記一次プロセッサは動的なＣＭＯＳ論理を使用し、前記二次プロセッサは静的なＣＭＯＳ論理を使用する、請求項１に記載の処理装置。
3. 前記一次プロセッサと通信し、前記コンピュータが前記高電力モードの時に作動する一次グラフィックプロセッサと、
   前記二次プロセッサと通信し、前記低電力モードの時に作動する二次グラフィックプロセッサとを更に備え、
   前記一次プロセッサ及び前記一次グラフィックプロセッサは前記コンピュータが前記低電力モードの時は作動しない、請求項１又は２に記載の処理装置。
4. 前記高電力モード中に前記一次プロセッサと通信し、前記低電力モード中に前記二次プロセッサと通信する一次揮発性メモリを更に備える、請求項１から３のいずれか１項に記載の処理装置。
5. 前記高電力モード中に前記一次プロセッサと通信する一次揮発性メモリと、
   前記低電力モード中に前記二次プロセッサと通信する二次揮発性メモリと、
   を更に備える、請求項１から３のいずれか１項に記載の処理装置。
6. 前記高電力モード中に前記一次プロセッサと通信する一次揮発性メモリと、
   前記二次プロセッサに組込まれた二次揮発性メモリと、
   を更に備える、請求項１から３のいずれか１項に記載の処理装置。
7. 前記二次プロセッサと通信し、前記低電力モード中に動作する低電力（ＬＰ）非揮発性メモリと、
   前記一次プロセッサと通信し、前記高電力モード中に動作する高電力（ＨＰ）非揮発性メモリと、
   を更に備える、請求項１から６のいずれか１項に記載の処理装置。
8. 前記一次プロセッサと結合したレベル１キャッシュと、
   前記一次プロセッサと通信するレベル２キャッシュと、
   を更に備える、請求項１から７のいずれか１項に記載の処理装置。
9. 前記高電力（ＨＰ）非揮発性メモリ内のデータに対する高電力（ＨＰ）非揮発性メモリレベルと、
   前記低電力（ＬＰ）非揮発性メモリ内のデータに対する低電力（ＬＰ）非揮発性メモリレベルと、
   揮発性メモリレベルと、
   前記レベル２キャッシュ内のデータに対する第２のレベルと、
   前記レベル１キャッシュ内のデータに対する第１のレベルと、
   前記一次プロセッサないし前記二次プロセッサの少なくとも１つの内のデータに対するＣＰＵレベルと、
   を含むキャッシュ階層を使用する、請求項８に記載の処理装置。
10. 前記一次プロセッサと通信する一次揮発性メモリを更に備え、前記揮発性メモリレベルは前記高電力モード中の前記一次揮発性メモリ内のデータに対応する、請求項９に記載の処理装置。
11. 前記二次プロセッサと通信する二次揮発性メモリを更に備え、前記揮発性メモリレベルは前記低電力モード中の前記二次揮発性メモリ内のデータに対応する、請求項９又は１０に記載の処理装置。
12. 前記二次プロセッサに組込まれた組込み形二次揮発性メモリを更に備え、前記揮発性メモリレベルは前記低電力モード中の前記組込み形二次揮発性メモリ内のデータに対応する、請求項９又は１０に記載の処理装置。
13. 前記一次プロセッサは一次グラフィックプロセッサであり、前記二次プロセッサは二次グラフィックプロセッサであり、前記一次グラフィックプロセッサと通信し前記コンピュータが前記高電力モードの時に作動する一次データプロセッサを更に備え、
    前記一次データプロセッサと前記一次グラフィックプロセッサは前記コンピュータが前記低電力モードの時は起動されない、請求項１から８のいずれか１項に記載の処理装置。
14. 前記二次グラフィックプロセッサと通信し、前記低電力モード中に作動する二次データプロセッサを更に備える、請求項１３に記載の処理装置。
15. 前記高電力（ＨＰ）非揮発性メモリは、１．８インチ以上の直径を持つプラッタを備えたＨＰディスクドライブを含み、前記低電力（ＬＰ）非揮発性メモリは、フラッシュメモリと、１．８インチに等しいかそれ以下の直径を持つプラッタを備えた低電力ディスクドライブとの少なくとも１つを含む、請求項７又は９に記載の処理装置。
16. 前記低電力モード中に前記二次プロセッサに実行される限定機能オペレーティングシステムは、前記二次プロセッサと通信する前記低電力（ＬＰ）非揮発性メモリに記憶され、
    前記高電力モード中に前記一次プロセッサに実行される全機能オペレーティングシステムは、前記一次プロセッサと通信する前記高電力（ＨＰ）非揮発性メモリに記憶される、
    請求項７又は９に記載の処理装置。
17. 前記全機能オペレーティングシステムと前記限定機能オペレーティングシステムは共通のデータフォーマットを共用する、請求項１６に記載の処理装置。

Images