JP4605532B2 - 多出力型スイッチング電源装置 - Google Patents
多出力型スイッチング電源装置 Download PDFInfo
- Publication number
- JP4605532B2 JP4605532B2 JP2000324480A JP2000324480A JP4605532B2 JP 4605532 B2 JP4605532 B2 JP 4605532B2 JP 2000324480 A JP2000324480 A JP 2000324480A JP 2000324480 A JP2000324480 A JP 2000324480A JP 4605532 B2 JP4605532 B2 JP 4605532B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- control
- additional
- secondary winding
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Direct Current Feeding And Distribution (AREA)
- Dc-Dc Converters (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、スイッチング素子をオン／オフ制御して複数の定電圧直流出力を得る多出力型スイッチング電源装置に属する。
【０００２】
【従来の技術】
多出力型スイッチング電源装置の定電圧制御方式には、チョッパ方式又はマグアンプ（磁気増幅器）方式が従来から広く知られている。
図７はチョッパ方式の多出力型スイッチング電源装置の一例を示し、直流電源(1)に接続されたトランス(2)の１次巻線(2a)及び主スイッチング回路を構成する主スイッチング素子としてのＭＯＳ-ＦＥＴ(3)と、トランス(2)の１次巻線(2a)と電磁的に結合する２次巻線(2b)と、２次巻線(2b)に接続され且つ直流出力電圧ＶO1を発生する整流平滑回路(4)と、整流平滑回路(4)の出力端子に接続され且つ付加的直流出力電圧ＶO2を発生するチョッパ回路(10)と、ＭＯＳ-ＦＥＴ(3)のオン／オフ時間を制御して整流平滑回路(4)の直流出力電圧ＶO1を一定のレベルに保持する主制御回路(9)とを備えている。整流平滑回路(4)は、トランス(2)の２次巻線(2b)に接続された整流ダイオード(5)及び還流ダイオード(6)と、還流ダイオード(6)に対して直列に接続された平滑リアクトル(7)及び平滑コンデンサ(8)とを有する。チョッパ回路(10)は、コレクタ端子が平滑コンデンサ(8)の一端に接続されたトランジスタ(11)と、平滑コンデンサ(8)の他端とトランジスタ(11)のエミッタ端子との間に接続された還流ダイオード(12)と、還流ダイオード(12)に対して直列に接続された平滑リアクトル(13)及び平滑コンデンサ(14)と、トランジスタ(11)のオン／オフ時間を制御して平滑コンデンサ(14)の電圧ＶO2を一定のレベルに保持するチョッパ制御回路(15)とを有する。主制御回路(9)及びチョッパ制御回路(15)は、平滑コンデンサ(8),(14)の電圧ＶO1,ＶO2の基準値に対する高低によりデューティ比が変化するＰＷＭ（パルス幅変調）信号を出力する公知のＰＷＭ変調回路であるため、詳細な構成及び動作の説明は省略する。
【０００３】
また、図８はチョッパ方式の多出力型スイッチング電源装置の他の例を示し、直流電源(1)に対して直列に接続されたトランス(2)の１次巻線(2a)及びＭＯＳ-ＦＥＴ(3)と、トランス(2)の１次巻線(2a)と電磁的に結合する２次巻線(2b)及び付加的２次巻線(2c)と、２次巻線(2b)に接続され且つ直流出力電圧ＶO1を発生する整流平滑回路(4a)と、付加的２次巻線(2c)に接続された付加的整流平滑回路(4b)と、付加的整流平滑回路(4b)の出力端子に接続され且つ付加的直流出力電圧ＶO2を発生するチョッパ回路(10)と、ＭＯＳ-ＦＥＴ(3)のオン／オフ時間を制御して整流平滑回路(4a)の直流出力電圧ＶO1を一定のレベルに保持する主制御回路(9)とを備えている。整流平滑回路(4a)及び付加的整流平滑回路(4b)とチョッパ回路(10)は、何れも図７に示す整流平滑回路(4)及びチョッパ回路(10)と同一の構成を有するので、詳細な説明は省略する。
【０００４】
更に、図９はマグアンプ方式の多出力型スイッチング電源装置の一例を示し、直流電源(1)に対して直列に接続されたトランス(2)の１次巻線(2a)及びＭＯＳ-ＦＥＴ(3)と、トランス(2)の１次巻線(2a)と電磁的に結合する２次巻線(2b)及び付加的２次巻線(2c)と、２次巻線(2b)に接続され且つ直流出力電圧ＶO1を発生する整流平滑回路(4a)と、付加的２次巻線(2c)に接続され且つ付加的直流出力電圧ＶO2を発生する付加的整流平滑回路(4b)と、付加的２次巻線(2c)と付加的整流平滑回路(4b)との間に接続された可飽和リアクトル(16)と、ＭＯＳ-ＦＥＴ(3)のオン／オフ時間を制御して整流平滑回路(4a)の直流出力電圧ＶO1を一定のレベルに保持する主制御回路(9)と、可飽和リアクトル(16)の励磁電流を制御して付加的整流平滑回路(4b)の直流出力電圧ＶO2を一定のレベルに保持する励磁電流制御回路(17)とを備えている。
【０００５】
【発明が解決しようとする課題】
図７に示すチョッパ方式のスイッチング電源装置では、整流平滑回路(4)の直流出力電圧ＶO1のみを外部からの要求によりオン又はオフさせる場合、整流平滑回路(4)の出力側に専用のスイッチング素子を追加する必要がある。また、図８に示すチョッパ方式のスイッチング電源装置では、チョッパ回路(10)の総数に１つを加えた数だけ整流平滑回路(4a,4b)が必要となるため、部品点数が増加すると共に回路構成が複雑になる。図７又は図８に示す何れのチョッパ方式のスイッチング電源装置においても、チョッパ回路(10)を構成するトランジスタ(11)等のスイッチング素子を電気的ストレスから保護するため、チョッパ回路(10)の数だけ過電流保護回路及びクローバー回路と呼称される出力過電圧保護回路が必要となる。特に、トランス(2)の１次側のスイッチング周波数とチョッパ回路(10)の発振周波数がそれぞれ異なる場合は、相互干渉が生じて２次側出力のリップルが増加する問題点があった。一方、図９に示すマグアンプ方式のスイッチング電源装置では、図７に示す場合と同様に、整流平滑回路(4a)の直流出力電圧ＶO1のみを外部からの要求によりオン又はオフさせる場合、整流平滑回路(4a)の出力側に専用のスイッチング素子を追加する必要がある。また、可飽和リアクトル(16)は巻線機器であるため、寸法及び重量共に大きくなり、装置の小形化及び軽量化の障害となる問題点があった。
【０００６】
そこで、本発明は簡素な回路構成で且つ２次側出力毎に独立してオン／オフ制御及び定電圧制御することが可能な多出力型スイッチング電源装置を提供することを目的とする。
【０００７】
【課題を解決するための手段】
本発明による多出力型スイッチング電源装置は、直流電源(1)に接続されたトランス(2)の１次巻線(2a)及び少なくとも１つの主スイッチング素子(3)を有する主スイッチング回路と、１次巻線(2a)と電磁的に結合する２次巻線(2b)及び少なくとも１つの付加的２次巻線(2c)と、２次巻線(2b)に接続され且つ直流出力(VO1)を発生する整流平滑回路(4a)と、付加的２次巻線(2c)に接続され且つ付加的直流出力(VO2)を発生する付加的整流平滑回路(4b)と、主スイッチング素子(3)のオン／オフ時間を制御して整流平滑回路(4a)の直流出力(VO1)を一定の電圧レベルに保持する主制御回路(9)と、付加的２次巻線(2c)と付加的整流平滑回路(4b)との間に接続された出力制御用スイッチング素子(21)と、出力制御用スイッチング素子(21)のオン／オフ時間を制御して付加的整流平滑回路(4b)の付加的直流出力(VO2)を一定の電圧レベルに保持する補助制御回路(22)とを備えている。
【０００８】
補助制御回路(22)は、基準電圧(VR1)を発生する基準電源(23)と、付加的整流平滑回路(4b)の付加的直流出力(VO2)の電圧レベルと基準電源(23)の基準電圧(VR1)のレベルとの差信号(VE1)を出力する誤差検出手段(24)と、一方の主端子が電流制限素子(26)を介してトランス(2)の付加的２次巻線(2c)の一端に接続されると共に他方の主端子が付加的２次巻線(2c)の他端に接続され且つ制御端子に付与される誤差検出手段(24)の出力信号(VE1)により一方の主端子に流れる電流(IC1)を制御する電流制御素子(25)と、電流制御素子(25)の両主端子間に接続され且つトランス(2)の付加的２次巻線(2c)から電流制限素子(26)を介して流れる電流(IR1)と電流制御素子(25)の一方の主端子に流れる電流(IC1)との差電流により充電されるオン時間制御用コンデンサ(27)と、オン時間制御用コンデンサ(27)と並列に接続された逆充電防止手段(28)と、オン時間制御用コンデンサ(27)の電圧(VC)の上昇速度に比例するパルス幅のオン／オフ制御信号(VG2)を出力して出力制御用スイッチング素子(21)のオン時間(TON2)を制御する制御信号発生手段(29,30,31)とを有する。
【０００９】
１次側の主スイッチング素子(3)をオン／オフ動作させると、直流電源(1)の直流電圧が断続的にトランス(2)の１次巻線(2a)に印加され、２次巻線(2b)及び付加的２次巻線(2c)にそれぞれの巻線比に比例した電圧が誘起される。主スイッチング素子(3)のオン／オフ時間を主制御回路(9)で制御することにより、トランス(2)の２次巻線(2b)から整流平滑回路(4a)を介して一定の電圧レベルの直流出力(VO1)が発生する。これと同時に、２次側の出力制御用スイッチング素子(21)のオン／オフ時間を補助制御回路(22)で制御することにより、トランス(2)の付加的２次巻線(2c)から付加的整流平滑回路(4b)を介して一定の電圧レベルの付加的直流出力(VO2)が発生する。このため、チョッパ回路又は大形で重い可飽和リアクトル等が不要となり、部品点数の削減及び小形・軽量化が可能となる。また、２次側の出力制御用スイッチング素子(21)の電流波形が１次側の主スイッチング素子(3)の電流波形と相似形になるため、主制御回路(9)に過電流保護回路を設けておけば、補助制御回路(22)に過電流保護回路を設ける必要はない。したがって、簡素な回路構成で且つ２次側出力毎に独立してオン／オフ制御及び定電圧制御することが可能となる。制御信号発生手段(29,30,31)から出力制御用スイッチング素子(21)へのオン／オフ制御信号(VG2)を出力する場合は、主スイッチング素子(3)及び出力制御用スイッチング素子(21)の双方のスイッチング周波数が同一となるので、相互干渉が発生せず、２次側の各直流出力(VO1,VO2)のリップルを低減できる利点がある。
【００１０】
更に、補助制御回路(22)に出力制御用スイッチング素子(21)のターンオフのタイミングを遅延させる遅延回路(32)を設けた場合は、出力制御用スイッチング素子(21)に流れる電流がゼロとなった後に出力制御用スイッチング素子(21)がオフ状態となる。したがって、出力制御用スイッチング素子(21)のターンオフ時でのスイッチング損失が発生せず、変換効率を向上することが可能となる。また、補助制御回路(22)に外部からの入力信号により出力制御用スイッチング素子(21)をオフ状態にするスイッチ手段(33)を設けた場合は、トランス(2)の付加的２次巻線(2c)から付加的整流平滑回路(4b)を介して出力される付加的直流出力(VO2)のみを外部からの要求によりオン又はオフさせることが可能となる。
【００１１】
本発明による他の多出力型スイッチング電源装置は、直流電源(1)に接続されたトランス(2)の１次巻線(2a)及び少なくとも１つの主スイッチング素子(3)を有する主スイッチング回路と、１次巻線(2a)と電磁的に結合する２次巻線(2b)と、２次巻線(2b)に接続され且つ直流出力(VO1)を発生する整流平滑回路(4a)と、２次巻線(2b)に対して少なくとも１つが並列に接続され且つ付加的直流出力(VO2)を発生する付加的整流平滑回路(4b)と、主スイッチング素子(3)のオン／オフ時間を制御して整流平滑回路(4a)の直流出力(VO1)を一定の電圧レベルに保持する主制御回路(9)と、２次巻線(2b)と付加的整流平滑回路(4b)との間に接続された出力制御用スイッチング素子(21)と、出力制御用スイッチング素子(21)のオン／オフ時間を制御して付加的整流平滑回路(4b)の付加的直流出力(VO2)を一定の電圧レベルに保持する補助制御回路(22)とを備えている。
【００１２】
補助制御回路(22)は、基準電圧(VR1)を発生する基準電源(23)と、付加的整流平滑回路(4b)の付加的直流出力(VO2)の電圧レベルと基準電源(23)の基準電圧(VR1)のレベルとの差信号(VE1)を出力する誤差検出手段(24)と、一方の主端子が電流制限素子(26)を介してトランス(2)の２次巻線(2b)の一端に接続されると共に他方の主端子が２次巻線(2b)の他端に接続され且つ制御端子に付与される誤差検出手段(24)の出力信号(VE1)により一方の主端子に流れる電流(IC1)を制御する電流制御素子(25)と、電流制御素子(25)の両主端子間に接続され且つトランス(2)の２次巻線(2b)から電流制限素子(26)を介して流れる電流(IR1)と電流制御素子(25)の一方の主端子に流れる電流(IC1)との差電流により充電されるオン時間制御用コンデンサ(27)と、オン時間制御用コンデンサ(27)と並列に接続された逆充電防止手段(28)と、オン時間制御用コンデンサ(27)の電圧(VC)の上昇速度に比例するパルス幅のオン／オフ制御信号(VG2)を出力して出力制御用スイッチング素子(21)のオン時間(TON2)を制御する制御信号発生手段(29,30,31)とを有する。
【００１３】
１次側の主スイッチング素子(3)をオン／オフ動作させると、直流電源(1)の直流電圧が断続的にトランス(2)の１次巻線(2a)に印加され、２次巻線(2b)に巻線比に比例した電圧が誘起される。主スイッチング素子(3)のオン／オフ時間を主制御回路(9)で制御することにより、トランス(2)の２次巻線(2b)から整流平滑回路(4a)を介して一定の電圧レベルの直流出力(VO1)が発生する。これと同時に、２次側の出力制御用スイッチング素子(21)のオン／オフ時間を補助制御回路(22)で制御することにより、トランス(2)の２次巻線(2b)に対して並列に接続された付加的整流平滑回路(4b)から一定の電圧レベルの付加的直流出力(VO2)が発生する。したがって、２次側の出力制御用スイッチング素子(21)の電流波形が１次側の主スイッチング素子(3)の電流波形と相似形になるため、主制御回路(9)に過電流保護回路を設けておけば、補助制御回路(22)に過電流保護回路を設ける必要はない。よって、簡素な回路構成で且つ２次側出力毎に独立してオン／オフ制御及び定電圧制御することが可能となる。また、トランス(2)の２次巻線(2b)が１つのみでよいため、トランス(2)の巻線構造が簡素となる利点がある。制御信号発生手段(29,30,31)から出力制御用スイッチング素子(21)へのオン／オフ制御信号(VG2)を出力する場合は、主スイッチング素子(3)及び出力制御用スイッチング素子(21)の双方のスイッチング周波数が同一となるので、相互干渉が発生せず、２次側の各直流出力(VO1,VO2)のリップルを低減できる利点がある。
【００１４】
更に、補助制御回路(22)に出力制御用スイッチング素子(21)のターンオフのタイミングを遅延させる遅延回路(32)を設けた場合は、出力制御用スイッチング素子(21)のターンオフ時でのスイッチング損失をゼロにして変換効率を向上することが可能となる。また、補助制御回路(22)に外部からの入力信号により出力制御用スイッチング素子(21)をオフ状態にするスイッチ手段(33)を設けた場合は、付加的整流平滑回路(4b)から出力される付加的直流出力(VO2)のみを外部からの要求によりオン又はオフさせることが可能となる。
【００１５】
【発明の実施の形態】
以下、本発明による多出力型スイッチング電源装置をフォワード式コンバータに適用した一実施の形態を図１及び図２に基いて説明する。但し、図１では図７〜図９と実質的に同一の箇所には同一の符号を付し、その説明を省略する。
本実施の形態の多出力型スイッチング電源装置は、図１に示すように、図８の多出力型スイッチング電源装置のチョッパ回路(10)を省略し、付加的２次巻線(2c)と付加的整流平滑回路(4b)との間に出力制御用スイッチング素子としての出力制御用ＭＯＳ-ＦＥＴ(21)を接続し、出力制御用ＭＯＳ-ＦＥＴ(21)のオン／オフ時間を制御して付加的整流平滑回路(4b)の付加的直流出力電圧ＶO2を一定のレベルに保持する補助制御回路(22)を設けた点に特徴がある。補助制御回路(22)は、第１の基準電圧ＶR1を発生する第１の基準電源(23)と、付加的整流平滑回路(4b)の付加的直流出力電圧ＶO2のレベルと第１の基準電源(23)の第１の基準電圧ＶR1のレベルとの差信号ＶE1を出力する誤差検出手段としての誤差増幅器(24)と、コレクタ端子が電流制限素子としての電流制限用抵抗(26)を介してトランス(2)の付加的２次巻線(2c)のＨＯＴ側に接続されると共にエミッタ端子が付加的２次巻線(2c)のＧＮＤ側に接続され且つベース端子に付与される誤差増幅器(24)の出力信号ＶE1によりコレクタ電流ＩC1を制御する電流制御素子としての電流制御用トランジスタ(25)と、電流制御用トランジスタ(25)のコレクタ端子とエミッタ端子との間に接続されたオン時間制御用コンデンサ(27)と、オン時間制御用コンデンサ(27)と並列に接続された逆充電防止手段としての逆充電防止用ダイオード(28)と、第２の基準電圧ＶR2を発生する第２の基準電源(29)と、オン時間制御用コンデンサ(27)の電圧ＶCのレベルが第２の基準電圧ＶR2のレベルに達したときに高(Ｈ)レベルの電圧信号ＶE2を発生する比較器(30)と、比較器(30)から出力される高(Ｈ)レベル又は低(Ｌ)レベルの電圧信号ＶE2を第２のオン／オフ制御信号ＶG2として出力制御用ＭＯＳ-ＦＥＴ(21)のゲート端子に付与するゲート駆動回路(31)とを備えている。即ち、第２の基準電源(29)、比較器(30)及びゲート駆動回路(31)は、オン時間制御用コンデンサ(27)の電圧ＶCの上昇速度に比例するパルス幅の第２のオン／オフ制御信号ＶG2を出力して出力制御用ＭＯＳ-ＦＥＴ(21)のオン時間ＴON2を制御する制御信号発生手段を構成する。その他の構成は、図８に示す従来の多出力型スイッチング電源装置と同様である。
【００１６】
上記の構成において、主制御回路(9)から出力される第１のオン／オフ制御信号ＶG1により１次側のＭＯＳ-ＦＥＴ(3)をオン／オフ動作させると、直流電源(1)の直流電圧Ｅが断続的にトランス(2)の１次巻線(2a)に印加され、第１及び第２の２次巻線(2b,2c)にそれぞれの巻線比に比例した電圧ＶN2,ＶN3が誘起される。主制御回路(9)にて整流平滑回路(4a)の平滑コンデンサ(8a)の電圧ＶO1の基準値に対する高低により第１のオン／オフ制御信号ＶG1のデューティ比を変化させ、ＭＯＳ-ＦＥＴ(3)のオン／オフ時間を制御することにより、トランス(2)の２次巻線(2b)から整流平滑回路(4a)を介して一定レベルの直流出力電圧ＶO1が発生する。ここで、ＭＯＳ-ＦＥＴ(3)のスイッチング周期をＴ0[s]、トランス(2)の１次巻線(2a)の巻数をＮ1[ターン]、２次巻線(2b)及び付加的２次巻線(2c)の巻数をそれぞれＮ2,Ｎ3[ターン]、整流平滑回路(4a)の整流ダイオード(5a)の順方向電圧降下をＶF1[Ｖ]とすると、ＭＯＳ-ＦＥＴ(3)のオン時間ＴON1[s]はＴON1＝(Ｎ1／Ｎ2)×(ＶO1＋ＶF1)×Ｔ0／Ｅとなる。また、ＭＯＳ-ＦＥＴ(3)のオン期間中、トランス(2)の２次巻線(2b)にはＶN2＝(Ｎ2／Ｎ1)×Ｅ[Ｖ]、付加的２次巻線(2c)にはＶN3＝(Ｎ3／Ｎ1)×Ｅ[Ｖ]の電圧がそれぞれ発生する。
【００１７】
一方、補助制御回路(22)にて付加的整流平滑回路(4b)の平滑コンデンサ(8b)の電圧ＶO2の基準値に対する高低により第２のオン／オフ制御信号ＶG2のデューティ比を変化させ、２次側の出力制御用ＭＯＳ-ＦＥＴ(21)のオン／オフ時間を制御することにより、トランス(2)の付加的２次巻線(2c)から付加的整流平滑回路(4b)を介して一定レベルの付加的直流出力電圧ＶO2が発生する。ここで、付加的整流平滑回路(4b)の整流ダイオード(5b)の順方向電圧降下をＶF2[Ｖ]とすると、２次側の出力制御用ＭＯＳ-ＦＥＴ(21)のスイッチング周期は１次側のＭＯＳ-ＦＥＴ(3)のスイッチング周期と同一であるから、付加的直流出力電圧ＶO2を一定のレベルに保持するためには、出力制御用ＭＯＳ-ＦＥＴ(21)のオン時間ＴON2[s]をＴON2＝(Ｎ1／Ｎ3)×(ＶO2＋ＶF2)×ＴO／Ｅとする必要がある。
【００１８】
次に、補助制御回路(22)の動作について図２(Ａ)〜(Ｅ)を参照しながら説明する。時刻ｔ1にて１次側のＭＯＳ-ＦＥＴ(3)がオン状態となり、図２(Ａ)及び(Ｂ)に示すようにトランス(2)の２次巻線(2b)及び付加的２次巻線(2c)の電圧ＶN2,ＶN3が正極性になると、付加的２次巻線(2c)から電流制限用抵抗(26)を介して流れる電流ＩR1と電流制御用トランジスタ(25)のコレクタ端子に流れる電流ＩC1との差電流によってオン時間制御用コンデンサ(27)が充電される。これにより、オン時間制御用コンデンサ(27)の両端子間の電圧ＶCが図２(Ｃ)に示すように上昇する。また、付加的整流平滑回路(4b)の平滑コンデンサ(8b)の電圧ＶO2のレベルと第１の基準電源(23)の第１の基準電圧ＶR1のレベルとの差を増幅した信号ＶE1が誤差増幅器(24)から出力され、電流制御用トランジスタ(25)のベース端子に付与されてコレクタ電流ＩC1が制御される。このため、付加的整流平滑回路(4b)の平滑コンデンサ(8b)の電圧ＶO2のレベルが第１の基準電源(23)の第１の基準電圧ＶR1のレベルより極めて大きい場合は、電流制御用トランジスタ(25)のコレクタ電流ＩC1が増加してオン時間制御用コンデンサ(27)に流れる充電電流が減少するので、オン時間制御用コンデンサ(27)の電圧ＶCの時間に対する立ち上がりの勾配、即ち電圧ＶCの上昇速度が小さくなる。逆に、付加的整流平滑回路(4b)の平滑コンデンサ(8b)の電圧ＶO2のレベルが第１の基準電源(23)の第１の基準電圧ＶR1のレベルより僅かに大きい場合は、電流制御用トランジスタ(25)のコレクタ電流ＩC1が減少してオン時間制御用コンデンサ(27)に流れる充電電流が増加するので、オン時間制御用コンデンサ(27)の電圧ＶCの上昇速度が大きくなる。
【００１９】
図２(Ｃ)に示すように、時刻ｔ2にてオン時間制御用コンデンサ(27)の電圧ＶCのレベルが第２の基準電源(29)の第２の基準電圧ＶR2のレベルに達すると、比較器(30)から高(Ｈ)レベルの電圧信号が出力され、図２(Ｄ)に示すようにゲート駆動回路(31)から出力制御用ＭＯＳ-ＦＥＴ(21)のゲート端子に付与される高い電圧(Ｈ)レベルの第２のオン／オフ制御信号ＶG2により出力制御用ＭＯＳ-ＦＥＴ(21)がオン状態となる。その後、オン時間制御用コンデンサ(27)は、図２(Ｃ)に示すように時刻ｔ3にてトランス(2)の付加的２次巻線(2c)の電圧ＶN3から電流制限用抵抗(26)の電圧降下分を差し引いた電圧値ＶCMAX[Ｖ]になるまで充電され、１次側のＭＯＳ-ＦＥＴ(3)がオフ状態となる時刻ｔ4までその値を保持する。時刻ｔ2からｔ4までの間、即ち出力制御用ＭＯＳ-ＦＥＴ(21)のオン期間中は、図２(Ｅ)に示すように出力制御用ＭＯＳ-ＦＥＴ(21)に流れるドレイン電流ＩD2が直線的に上昇する。
【００２０】
そして、時刻ｔ4にて１次側のＭＯＳ-ＦＥＴ(3)がオン状態からオフ状態になると、トランス(2)の付加的２次巻線(2c)から電流制限用抵抗(26)に流れる電流ＩR1が略０となり、オン時間制御用コンデンサ(27)が電流制限用抵抗(26)を介して放電されるため、トランス(2)の２次巻線(2b)及び付加的２次巻線(2c)の電圧ＶN2,ＶN3が図２(Ａ)及び(Ｂ)に示すように負極性となり、以後徐々に０[Ｖ]まで降下して行く。これにより、オン時間制御用コンデンサ(27)の電圧ＶCが図２(Ｃ)に示すように速やかに最大値ＶCMAX[Ｖ]から０[Ｖ]まで降下する。このとき、比較器(30)から出力される電圧信号が高(Ｈ)レベルから低(Ｌ)レベルとなり、ゲート駆動回路(31)から出力制御用ＭＯＳ-ＦＥＴ(21)のゲート端子に付与される第２のオン／オフ制御信号ＶG2が図２(Ｄ)に示すように高い電圧(Ｈ)レベルから低い電圧(Ｌ)レベルとなる。これにより、出力制御用ＭＯＳ-ＦＥＴ(21)がオン状態からオフ状態となると共に、図２(Ｅ)に示すように出力制御用ＭＯＳ-ＦＥＴ(21)に流れるドレイン電流ＩD2が０となる。
【００２１】
以上に述べた動作により、オン時間制御用コンデンサ(27)の電圧ＶCの上昇速度に比例して第２のオン／オフ制御信号ＶG2のパルス幅が変化するので、出力制御用ＭＯＳ-ＦＥＴ(21)のオン時間ＴON2を制御することができる。したがって、付加的整流平滑回路(4b)の出力端子に接続される図示しない負荷等のインピーダンスの変化により付加的直流出力電圧ＶO2が変動しても、電流制御用トランジスタ(25)のコレクタ電流ＩC1を制御してオン時間制御用コンデンサ(27)の電圧ＶCの上昇速度を調整することにより、出力制御用ＭＯＳ-ＦＥＴ(21)のオン時間ＴON2が制御され、付加的直流出力電圧ＶO2が一定のレベルに保持される。
【００２２】
本実施の形態では、トランス(2)の付加的２次巻線(2c)と付加的整流平滑回路(4b)との間に出力制御用ＭＯＳ-ＦＥＴ(21)を接続し、出力制御用ＭＯＳ-ＦＥＴ(21)のオン／オフ時間を制御して付加的整流平滑回路(4b)の直流出力電圧ＶO2を一定のレベルに保持する補助制御回路(22)を設ける程度の簡易な回路変更で２次側出力毎のオン／オフ制御及び定電圧制御が可能となるので、従来必要としたチョッパ回路又は大形で重い可飽和リアクトル等が不要となり、部品点数を削減して回路構成を簡素化できると共に小形・軽量化が可能となる。また、２次側の出力制御用ＭＯＳ-ＦＥＴ(21)のドレイン電流ＩD2の波形が１次側のＭＯＳ-ＦＥＴ(3)のドレイン電流ＩD1の波形と相似形になるため、主制御回路(9)に過電流保護回路を設けておけば、補助制御回路(22)に過電流保護回路を設ける必要はない。したがって、簡素な回路構成で且つ２次側出力毎に独立してオン／オフ制御及び定電圧制御することが可能となる。更に、１次側のＭＯＳ-ＦＥＴ(3)及び２次側の出力制御用ＭＯＳ-ＦＥＴ(21)の双方のスイッチング周波数が同一となるため、相互干渉が発生せず、２次側の各直流出力Ｖ01,Ｖ02のリップルを低減することができる。
【００２３】
図１に示す実施の形態は変更が可能である。例えば、図３に示す実施の形態の多出力型スイッチング電源装置は、図１に示す補助制御回路(22)内の比較器(30)とゲート駆動回路(31)との間に出力制御用ＭＯＳ-ＦＥＴ(21)のターンオフのタイミングを遅延させる遅延回路(32)を設けている。これにより、図４(Ｅ)及び(Ｄ)に示すように時刻ｔ4にて出力制御用ＭＯＳ-ＦＥＴ(21)に流れるドレイン電流ＩD2が０となった後、遅延時間ｔDだけ遅れて第２のオン／オフ制御信号ＶG2が高(Ｈ)レベルから低(Ｌ)レベルとなり、出力制御用ＭＯＳ-ＦＥＴ(21)がオン状態からオフ状態となる。したがって、出力制御用ＭＯＳ-ＦＥＴ(21)のターンオフ時においてゼロ電流スイッチング(ＺＣＳ)となるので、出力制御用ＭＯＳ-ＦＥＴ(21)のターンオフ時でのスイッチング損失が発生せず、図１に示す場合に比較して変換効率を向上できる利点がある。
【００２４】
また、図５に示す実施の形態の多出力型スイッチング電源装置は、図１に示す補助制御回路(22)内のオン時間制御用コンデンサ(27)と並列に外部からの入力信号により出力制御用ＭＯＳ-ＦＥＴ(21)をオフ状態にするスイッチ手段としてのトランジスタ(33)を接続している。図５に示す多出力型スイッチング電源装置では、外部からトランジスタ(33)のベース端子に高(Ｈ)レベルの電圧信号ＶEXTを入力することにより、トランジスタ(33)がオン状態となるので、オン時間制御用コンデンサ(27)の電圧ＶCは上昇せず、出力制御用ＭＯＳ-ＦＥＴ(21)のオフ状態を維持することができる。したがって、付加的２次巻線(2c)から付加的整流平滑回路(4b)を介して出力される付加的直流出力電圧ＶO2のみを外部からの要求によりオン又はオフさせることが可能となる利点がある。
【００２５】
更に、トランス(2)の２次巻線(2b)が１つの場合における本発明の実施の形態を図６に示す。即ち、図６に示す実施の形態の多出力型スイッチング電源装置は、トランス(2)の２次巻線(2b)に対して並列に付加的整流平滑回路(4b)が接続され、２次巻線(2b)と付加的整流平滑回路(4b)との間に出力制御用ＭＯＳ-ＦＥＴ(21)が接続されている点が図１に示す実施の形態と異なる。その他の構成は、図１に示す実施の形態と略同一であるから、図６に示す実施の形態においても図１に示す実施の形態と略同様の作用効果が得られる。また、図６に示す実施の形態ではトランス(2)の２次巻線(2b)が１つのみであるため、トランス(2)の巻線構造が簡素となり、トランス(2)の重量を軽減できる利点がある。勿論、図６に示す実施の形態の多出力型スイッチング電源装置についても、図３及び図５に示す実施の形態と同様の変更を実施することが可能である。
【００２６】
本発明の実施態様は前記の各実施の形態に限定されず、更に種々の変更が可能である。例えば、上記の各実施の形態では１次側の主スイッチング素子及び２次側の出力制御用スイッチング素子としてＭＯＳ-ＦＥＴ（ＭＯＳ型電界効果トランジスタ）を使用した形態を示したが、大容量のバイポーラトランジスタ、ＩＧＢＴ（絶縁ゲート型バイポーラトランジスタ）又はサイリスタ等の他のスイッチング素子を使用することも可能である。また、上記の各実施の形態では２つの直流出力を発生する多出力型スイッチング電源装置に本発明を適用した形態を示したが、３つ以上の直流出力を発生する多出力型スイッチング電源装置にも本発明を適用することができ、この場合は本発明の効果が顕著に現れる。また、上記の各実施の形態ではフォワード式コンバータに本発明を適用した形態を示したが、フライバック式コンバータ（ＲＣＣ）にも適用が可能である。更に、１次側の主スイッチング回路はどのような構成でもよく、例えば複数の主スイッチング素子を有するブリッジ型又はプッシュプル型等の多石式コンバータ若しくは電流共振用リアクトルを有する電流共振型コンバータにも本発明を適用することができる。
【００２７】
【発明の効果】
本発明によれば、トランスの２次巻線と少なくとも１つの付加的整流平滑回路との間毎に出力制御用スイッチング素子を接続する程度の簡易な回路変更で２次側出力毎のオン／オフ制御及び定電圧制御が可能となるので、従来に比較して部品点数を削減できると共に小形・軽量化が可能となり、多出力型スイッチング電源装置の回路構成を簡素化して製造コストを低減できる効果が得られる。
【図面の簡単な説明】
【図１】 本発明による多出力型スイッチング電源装置の一実施の形態を示す電気回路図
【図２】 図１の各部の電圧及び電流を示す波形図
【図３】 図１の変更実施の形態を示す電気回路図
【図４】 図３の各部の電圧及び電流を示す波形図
【図５】 図１の他の変更実施の形態を示す電気回路図
【図６】 本発明による多出力型スイッチング電源装置の他の実施の形態を示す電気回路図
【図７】 従来のチョッパ方式の多出力型スイッチング電源装置の一例を示す電気回路図
【図８】 従来のチョッパ方式の多出力型スイッチング電源装置の他の例を示す電気回路図
【図９】 従来のマグアンプ方式の多出力型スイッチング電源装置を示す電気回路図
【符号の説明】
(1)・・直流電源、 (2)・・トランス、 (2a)・・１次巻線、 (2b)・・２次巻線、 (2c)・・付加的２次巻線、 (3)・・ＭＯＳ-ＦＥＴ（主スイッチング素子）、 (4),(4a)・・整流平滑回路、 (4b)・・付加的整流平滑回路、 (5),(5a),(5b)・・整流ダイオード、 (6),(6a),(6b)・・還流ダイオード、 (7),(7a),(7b)・・平滑リアクトル、 (8),(8a),(8b)・・平滑コンデンサ、 (9)・・主制御回路、 (10)・・チョッパ回路、 (11)・・トランジスタ、 (12)・・還流ダイオード、 (13)・・平滑リアクトル、 (14)・・平滑コンデンサ、 (15)・・チョッパ制御回路、 (16)・・可飽和リアクトル、 (17)・・励磁電流制御回路、 (21)・・出力制御用ＭＯＳ-ＦＥＴ（出力制御用スイッチング素子）、 (22)・・補助制御回路、 (23)・・第１の基準電源、 (24)・・誤差増幅器（誤差検出手段）、 (25)・・電流制御用トランジスタ（電流制御素子）、 (26)・・電流制限用抵抗（電流制限素子）、 (27)・・オン時間制御用コンデンサ、 (28)・・逆充電防止用ダイオード（逆充電防止手段）、 (29)・・第２の基準電源、 (30)・・比較器、 (31)・・ゲート駆動回路、 (32)・・遅延回路、 (33)・・トランジスタ（スイッチ手段）
【発明の属する技術分野】
本発明は、スイッチング素子をオン／オフ制御して複数の定電圧直流出力を得る多出力型スイッチング電源装置に属する。
【０００２】
【従来の技術】
多出力型スイッチング電源装置の定電圧制御方式には、チョッパ方式又はマグアンプ（磁気増幅器）方式が従来から広く知られている。
図７はチョッパ方式の多出力型スイッチング電源装置の一例を示し、直流電源(1)に接続されたトランス(2)の１次巻線(2a)及び主スイッチング回路を構成する主スイッチング素子としてのＭＯＳ-ＦＥＴ(3)と、トランス(2)の１次巻線(2a)と電磁的に結合する２次巻線(2b)と、２次巻線(2b)に接続され且つ直流出力電圧ＶO1を発生する整流平滑回路(4)と、整流平滑回路(4)の出力端子に接続され且つ付加的直流出力電圧ＶO2を発生するチョッパ回路(10)と、ＭＯＳ-ＦＥＴ(3)のオン／オフ時間を制御して整流平滑回路(4)の直流出力電圧ＶO1を一定のレベルに保持する主制御回路(9)とを備えている。整流平滑回路(4)は、トランス(2)の２次巻線(2b)に接続された整流ダイオード(5)及び還流ダイオード(6)と、還流ダイオード(6)に対して直列に接続された平滑リアクトル(7)及び平滑コンデンサ(8)とを有する。チョッパ回路(10)は、コレクタ端子が平滑コンデンサ(8)の一端に接続されたトランジスタ(11)と、平滑コンデンサ(8)の他端とトランジスタ(11)のエミッタ端子との間に接続された還流ダイオード(12)と、還流ダイオード(12)に対して直列に接続された平滑リアクトル(13)及び平滑コンデンサ(14)と、トランジスタ(11)のオン／オフ時間を制御して平滑コンデンサ(14)の電圧ＶO2を一定のレベルに保持するチョッパ制御回路(15)とを有する。主制御回路(9)及びチョッパ制御回路(15)は、平滑コンデンサ(8),(14)の電圧ＶO1,ＶO2の基準値に対する高低によりデューティ比が変化するＰＷＭ（パルス幅変調）信号を出力する公知のＰＷＭ変調回路であるため、詳細な構成及び動作の説明は省略する。
【０００３】
また、図８はチョッパ方式の多出力型スイッチング電源装置の他の例を示し、直流電源(1)に対して直列に接続されたトランス(2)の１次巻線(2a)及びＭＯＳ-ＦＥＴ(3)と、トランス(2)の１次巻線(2a)と電磁的に結合する２次巻線(2b)及び付加的２次巻線(2c)と、２次巻線(2b)に接続され且つ直流出力電圧ＶO1を発生する整流平滑回路(4a)と、付加的２次巻線(2c)に接続された付加的整流平滑回路(4b)と、付加的整流平滑回路(4b)の出力端子に接続され且つ付加的直流出力電圧ＶO2を発生するチョッパ回路(10)と、ＭＯＳ-ＦＥＴ(3)のオン／オフ時間を制御して整流平滑回路(4a)の直流出力電圧ＶO1を一定のレベルに保持する主制御回路(9)とを備えている。整流平滑回路(4a)及び付加的整流平滑回路(4b)とチョッパ回路(10)は、何れも図７に示す整流平滑回路(4)及びチョッパ回路(10)と同一の構成を有するので、詳細な説明は省略する。
【０００４】
更に、図９はマグアンプ方式の多出力型スイッチング電源装置の一例を示し、直流電源(1)に対して直列に接続されたトランス(2)の１次巻線(2a)及びＭＯＳ-ＦＥＴ(3)と、トランス(2)の１次巻線(2a)と電磁的に結合する２次巻線(2b)及び付加的２次巻線(2c)と、２次巻線(2b)に接続され且つ直流出力電圧ＶO1を発生する整流平滑回路(4a)と、付加的２次巻線(2c)に接続され且つ付加的直流出力電圧ＶO2を発生する付加的整流平滑回路(4b)と、付加的２次巻線(2c)と付加的整流平滑回路(4b)との間に接続された可飽和リアクトル(16)と、ＭＯＳ-ＦＥＴ(3)のオン／オフ時間を制御して整流平滑回路(4a)の直流出力電圧ＶO1を一定のレベルに保持する主制御回路(9)と、可飽和リアクトル(16)の励磁電流を制御して付加的整流平滑回路(4b)の直流出力電圧ＶO2を一定のレベルに保持する励磁電流制御回路(17)とを備えている。
【０００５】
【発明が解決しようとする課題】
図７に示すチョッパ方式のスイッチング電源装置では、整流平滑回路(4)の直流出力電圧ＶO1のみを外部からの要求によりオン又はオフさせる場合、整流平滑回路(4)の出力側に専用のスイッチング素子を追加する必要がある。また、図８に示すチョッパ方式のスイッチング電源装置では、チョッパ回路(10)の総数に１つを加えた数だけ整流平滑回路(4a,4b)が必要となるため、部品点数が増加すると共に回路構成が複雑になる。図７又は図８に示す何れのチョッパ方式のスイッチング電源装置においても、チョッパ回路(10)を構成するトランジスタ(11)等のスイッチング素子を電気的ストレスから保護するため、チョッパ回路(10)の数だけ過電流保護回路及びクローバー回路と呼称される出力過電圧保護回路が必要となる。特に、トランス(2)の１次側のスイッチング周波数とチョッパ回路(10)の発振周波数がそれぞれ異なる場合は、相互干渉が生じて２次側出力のリップルが増加する問題点があった。一方、図９に示すマグアンプ方式のスイッチング電源装置では、図７に示す場合と同様に、整流平滑回路(4a)の直流出力電圧ＶO1のみを外部からの要求によりオン又はオフさせる場合、整流平滑回路(4a)の出力側に専用のスイッチング素子を追加する必要がある。また、可飽和リアクトル(16)は巻線機器であるため、寸法及び重量共に大きくなり、装置の小形化及び軽量化の障害となる問題点があった。
【０００６】
そこで、本発明は簡素な回路構成で且つ２次側出力毎に独立してオン／オフ制御及び定電圧制御することが可能な多出力型スイッチング電源装置を提供することを目的とする。
【０００７】
【課題を解決するための手段】
本発明による多出力型スイッチング電源装置は、直流電源(1)に接続されたトランス(2)の１次巻線(2a)及び少なくとも１つの主スイッチング素子(3)を有する主スイッチング回路と、１次巻線(2a)と電磁的に結合する２次巻線(2b)及び少なくとも１つの付加的２次巻線(2c)と、２次巻線(2b)に接続され且つ直流出力(VO1)を発生する整流平滑回路(4a)と、付加的２次巻線(2c)に接続され且つ付加的直流出力(VO2)を発生する付加的整流平滑回路(4b)と、主スイッチング素子(3)のオン／オフ時間を制御して整流平滑回路(4a)の直流出力(VO1)を一定の電圧レベルに保持する主制御回路(9)と、付加的２次巻線(2c)と付加的整流平滑回路(4b)との間に接続された出力制御用スイッチング素子(21)と、出力制御用スイッチング素子(21)のオン／オフ時間を制御して付加的整流平滑回路(4b)の付加的直流出力(VO2)を一定の電圧レベルに保持する補助制御回路(22)とを備えている。
【０００８】
補助制御回路(22)は、基準電圧(VR1)を発生する基準電源(23)と、付加的整流平滑回路(4b)の付加的直流出力(VO2)の電圧レベルと基準電源(23)の基準電圧(VR1)のレベルとの差信号(VE1)を出力する誤差検出手段(24)と、一方の主端子が電流制限素子(26)を介してトランス(2)の付加的２次巻線(2c)の一端に接続されると共に他方の主端子が付加的２次巻線(2c)の他端に接続され且つ制御端子に付与される誤差検出手段(24)の出力信号(VE1)により一方の主端子に流れる電流(IC1)を制御する電流制御素子(25)と、電流制御素子(25)の両主端子間に接続され且つトランス(2)の付加的２次巻線(2c)から電流制限素子(26)を介して流れる電流(IR1)と電流制御素子(25)の一方の主端子に流れる電流(IC1)との差電流により充電されるオン時間制御用コンデンサ(27)と、オン時間制御用コンデンサ(27)と並列に接続された逆充電防止手段(28)と、オン時間制御用コンデンサ(27)の電圧(VC)の上昇速度に比例するパルス幅のオン／オフ制御信号(VG2)を出力して出力制御用スイッチング素子(21)のオン時間(TON2)を制御する制御信号発生手段(29,30,31)とを有する。
【０００９】
１次側の主スイッチング素子(3)をオン／オフ動作させると、直流電源(1)の直流電圧が断続的にトランス(2)の１次巻線(2a)に印加され、２次巻線(2b)及び付加的２次巻線(2c)にそれぞれの巻線比に比例した電圧が誘起される。主スイッチング素子(3)のオン／オフ時間を主制御回路(9)で制御することにより、トランス(2)の２次巻線(2b)から整流平滑回路(4a)を介して一定の電圧レベルの直流出力(VO1)が発生する。これと同時に、２次側の出力制御用スイッチング素子(21)のオン／オフ時間を補助制御回路(22)で制御することにより、トランス(2)の付加的２次巻線(2c)から付加的整流平滑回路(4b)を介して一定の電圧レベルの付加的直流出力(VO2)が発生する。このため、チョッパ回路又は大形で重い可飽和リアクトル等が不要となり、部品点数の削減及び小形・軽量化が可能となる。また、２次側の出力制御用スイッチング素子(21)の電流波形が１次側の主スイッチング素子(3)の電流波形と相似形になるため、主制御回路(9)に過電流保護回路を設けておけば、補助制御回路(22)に過電流保護回路を設ける必要はない。したがって、簡素な回路構成で且つ２次側出力毎に独立してオン／オフ制御及び定電圧制御することが可能となる。制御信号発生手段(29,30,31)から出力制御用スイッチング素子(21)へのオン／オフ制御信号(VG2)を出力する場合は、主スイッチング素子(3)及び出力制御用スイッチング素子(21)の双方のスイッチング周波数が同一となるので、相互干渉が発生せず、２次側の各直流出力(VO1,VO2)のリップルを低減できる利点がある。
【００１０】
更に、補助制御回路(22)に出力制御用スイッチング素子(21)のターンオフのタイミングを遅延させる遅延回路(32)を設けた場合は、出力制御用スイッチング素子(21)に流れる電流がゼロとなった後に出力制御用スイッチング素子(21)がオフ状態となる。したがって、出力制御用スイッチング素子(21)のターンオフ時でのスイッチング損失が発生せず、変換効率を向上することが可能となる。また、補助制御回路(22)に外部からの入力信号により出力制御用スイッチング素子(21)をオフ状態にするスイッチ手段(33)を設けた場合は、トランス(2)の付加的２次巻線(2c)から付加的整流平滑回路(4b)を介して出力される付加的直流出力(VO2)のみを外部からの要求によりオン又はオフさせることが可能となる。
【００１１】
本発明による他の多出力型スイッチング電源装置は、直流電源(1)に接続されたトランス(2)の１次巻線(2a)及び少なくとも１つの主スイッチング素子(3)を有する主スイッチング回路と、１次巻線(2a)と電磁的に結合する２次巻線(2b)と、２次巻線(2b)に接続され且つ直流出力(VO1)を発生する整流平滑回路(4a)と、２次巻線(2b)に対して少なくとも１つが並列に接続され且つ付加的直流出力(VO2)を発生する付加的整流平滑回路(4b)と、主スイッチング素子(3)のオン／オフ時間を制御して整流平滑回路(4a)の直流出力(VO1)を一定の電圧レベルに保持する主制御回路(9)と、２次巻線(2b)と付加的整流平滑回路(4b)との間に接続された出力制御用スイッチング素子(21)と、出力制御用スイッチング素子(21)のオン／オフ時間を制御して付加的整流平滑回路(4b)の付加的直流出力(VO2)を一定の電圧レベルに保持する補助制御回路(22)とを備えている。
【００１２】
補助制御回路(22)は、基準電圧(VR1)を発生する基準電源(23)と、付加的整流平滑回路(4b)の付加的直流出力(VO2)の電圧レベルと基準電源(23)の基準電圧(VR1)のレベルとの差信号(VE1)を出力する誤差検出手段(24)と、一方の主端子が電流制限素子(26)を介してトランス(2)の２次巻線(2b)の一端に接続されると共に他方の主端子が２次巻線(2b)の他端に接続され且つ制御端子に付与される誤差検出手段(24)の出力信号(VE1)により一方の主端子に流れる電流(IC1)を制御する電流制御素子(25)と、電流制御素子(25)の両主端子間に接続され且つトランス(2)の２次巻線(2b)から電流制限素子(26)を介して流れる電流(IR1)と電流制御素子(25)の一方の主端子に流れる電流(IC1)との差電流により充電されるオン時間制御用コンデンサ(27)と、オン時間制御用コンデンサ(27)と並列に接続された逆充電防止手段(28)と、オン時間制御用コンデンサ(27)の電圧(VC)の上昇速度に比例するパルス幅のオン／オフ制御信号(VG2)を出力して出力制御用スイッチング素子(21)のオン時間(TON2)を制御する制御信号発生手段(29,30,31)とを有する。
【００１３】
１次側の主スイッチング素子(3)をオン／オフ動作させると、直流電源(1)の直流電圧が断続的にトランス(2)の１次巻線(2a)に印加され、２次巻線(2b)に巻線比に比例した電圧が誘起される。主スイッチング素子(3)のオン／オフ時間を主制御回路(9)で制御することにより、トランス(2)の２次巻線(2b)から整流平滑回路(4a)を介して一定の電圧レベルの直流出力(VO1)が発生する。これと同時に、２次側の出力制御用スイッチング素子(21)のオン／オフ時間を補助制御回路(22)で制御することにより、トランス(2)の２次巻線(2b)に対して並列に接続された付加的整流平滑回路(4b)から一定の電圧レベルの付加的直流出力(VO2)が発生する。したがって、２次側の出力制御用スイッチング素子(21)の電流波形が１次側の主スイッチング素子(3)の電流波形と相似形になるため、主制御回路(9)に過電流保護回路を設けておけば、補助制御回路(22)に過電流保護回路を設ける必要はない。よって、簡素な回路構成で且つ２次側出力毎に独立してオン／オフ制御及び定電圧制御することが可能となる。また、トランス(2)の２次巻線(2b)が１つのみでよいため、トランス(2)の巻線構造が簡素となる利点がある。制御信号発生手段(29,30,31)から出力制御用スイッチング素子(21)へのオン／オフ制御信号(VG2)を出力する場合は、主スイッチング素子(3)及び出力制御用スイッチング素子(21)の双方のスイッチング周波数が同一となるので、相互干渉が発生せず、２次側の各直流出力(VO1,VO2)のリップルを低減できる利点がある。
【００１４】
更に、補助制御回路(22)に出力制御用スイッチング素子(21)のターンオフのタイミングを遅延させる遅延回路(32)を設けた場合は、出力制御用スイッチング素子(21)のターンオフ時でのスイッチング損失をゼロにして変換効率を向上することが可能となる。また、補助制御回路(22)に外部からの入力信号により出力制御用スイッチング素子(21)をオフ状態にするスイッチ手段(33)を設けた場合は、付加的整流平滑回路(4b)から出力される付加的直流出力(VO2)のみを外部からの要求によりオン又はオフさせることが可能となる。
【００１５】
【発明の実施の形態】
以下、本発明による多出力型スイッチング電源装置をフォワード式コンバータに適用した一実施の形態を図１及び図２に基いて説明する。但し、図１では図７〜図９と実質的に同一の箇所には同一の符号を付し、その説明を省略する。
本実施の形態の多出力型スイッチング電源装置は、図１に示すように、図８の多出力型スイッチング電源装置のチョッパ回路(10)を省略し、付加的２次巻線(2c)と付加的整流平滑回路(4b)との間に出力制御用スイッチング素子としての出力制御用ＭＯＳ-ＦＥＴ(21)を接続し、出力制御用ＭＯＳ-ＦＥＴ(21)のオン／オフ時間を制御して付加的整流平滑回路(4b)の付加的直流出力電圧ＶO2を一定のレベルに保持する補助制御回路(22)を設けた点に特徴がある。補助制御回路(22)は、第１の基準電圧ＶR1を発生する第１の基準電源(23)と、付加的整流平滑回路(4b)の付加的直流出力電圧ＶO2のレベルと第１の基準電源(23)の第１の基準電圧ＶR1のレベルとの差信号ＶE1を出力する誤差検出手段としての誤差増幅器(24)と、コレクタ端子が電流制限素子としての電流制限用抵抗(26)を介してトランス(2)の付加的２次巻線(2c)のＨＯＴ側に接続されると共にエミッタ端子が付加的２次巻線(2c)のＧＮＤ側に接続され且つベース端子に付与される誤差増幅器(24)の出力信号ＶE1によりコレクタ電流ＩC1を制御する電流制御素子としての電流制御用トランジスタ(25)と、電流制御用トランジスタ(25)のコレクタ端子とエミッタ端子との間に接続されたオン時間制御用コンデンサ(27)と、オン時間制御用コンデンサ(27)と並列に接続された逆充電防止手段としての逆充電防止用ダイオード(28)と、第２の基準電圧ＶR2を発生する第２の基準電源(29)と、オン時間制御用コンデンサ(27)の電圧ＶCのレベルが第２の基準電圧ＶR2のレベルに達したときに高(Ｈ)レベルの電圧信号ＶE2を発生する比較器(30)と、比較器(30)から出力される高(Ｈ)レベル又は低(Ｌ)レベルの電圧信号ＶE2を第２のオン／オフ制御信号ＶG2として出力制御用ＭＯＳ-ＦＥＴ(21)のゲート端子に付与するゲート駆動回路(31)とを備えている。即ち、第２の基準電源(29)、比較器(30)及びゲート駆動回路(31)は、オン時間制御用コンデンサ(27)の電圧ＶCの上昇速度に比例するパルス幅の第２のオン／オフ制御信号ＶG2を出力して出力制御用ＭＯＳ-ＦＥＴ(21)のオン時間ＴON2を制御する制御信号発生手段を構成する。その他の構成は、図８に示す従来の多出力型スイッチング電源装置と同様である。
【００１６】
上記の構成において、主制御回路(9)から出力される第１のオン／オフ制御信号ＶG1により１次側のＭＯＳ-ＦＥＴ(3)をオン／オフ動作させると、直流電源(1)の直流電圧Ｅが断続的にトランス(2)の１次巻線(2a)に印加され、第１及び第２の２次巻線(2b,2c)にそれぞれの巻線比に比例した電圧ＶN2,ＶN3が誘起される。主制御回路(9)にて整流平滑回路(4a)の平滑コンデンサ(8a)の電圧ＶO1の基準値に対する高低により第１のオン／オフ制御信号ＶG1のデューティ比を変化させ、ＭＯＳ-ＦＥＴ(3)のオン／オフ時間を制御することにより、トランス(2)の２次巻線(2b)から整流平滑回路(4a)を介して一定レベルの直流出力電圧ＶO1が発生する。ここで、ＭＯＳ-ＦＥＴ(3)のスイッチング周期をＴ0[s]、トランス(2)の１次巻線(2a)の巻数をＮ1[ターン]、２次巻線(2b)及び付加的２次巻線(2c)の巻数をそれぞれＮ2,Ｎ3[ターン]、整流平滑回路(4a)の整流ダイオード(5a)の順方向電圧降下をＶF1[Ｖ]とすると、ＭＯＳ-ＦＥＴ(3)のオン時間ＴON1[s]はＴON1＝(Ｎ1／Ｎ2)×(ＶO1＋ＶF1)×Ｔ0／Ｅとなる。また、ＭＯＳ-ＦＥＴ(3)のオン期間中、トランス(2)の２次巻線(2b)にはＶN2＝(Ｎ2／Ｎ1)×Ｅ[Ｖ]、付加的２次巻線(2c)にはＶN3＝(Ｎ3／Ｎ1)×Ｅ[Ｖ]の電圧がそれぞれ発生する。
【００１７】
一方、補助制御回路(22)にて付加的整流平滑回路(4b)の平滑コンデンサ(8b)の電圧ＶO2の基準値に対する高低により第２のオン／オフ制御信号ＶG2のデューティ比を変化させ、２次側の出力制御用ＭＯＳ-ＦＥＴ(21)のオン／オフ時間を制御することにより、トランス(2)の付加的２次巻線(2c)から付加的整流平滑回路(4b)を介して一定レベルの付加的直流出力電圧ＶO2が発生する。ここで、付加的整流平滑回路(4b)の整流ダイオード(5b)の順方向電圧降下をＶF2[Ｖ]とすると、２次側の出力制御用ＭＯＳ-ＦＥＴ(21)のスイッチング周期は１次側のＭＯＳ-ＦＥＴ(3)のスイッチング周期と同一であるから、付加的直流出力電圧ＶO2を一定のレベルに保持するためには、出力制御用ＭＯＳ-ＦＥＴ(21)のオン時間ＴON2[s]をＴON2＝(Ｎ1／Ｎ3)×(ＶO2＋ＶF2)×ＴO／Ｅとする必要がある。
【００１８】
次に、補助制御回路(22)の動作について図２(Ａ)〜(Ｅ)を参照しながら説明する。時刻ｔ1にて１次側のＭＯＳ-ＦＥＴ(3)がオン状態となり、図２(Ａ)及び(Ｂ)に示すようにトランス(2)の２次巻線(2b)及び付加的２次巻線(2c)の電圧ＶN2,ＶN3が正極性になると、付加的２次巻線(2c)から電流制限用抵抗(26)を介して流れる電流ＩR1と電流制御用トランジスタ(25)のコレクタ端子に流れる電流ＩC1との差電流によってオン時間制御用コンデンサ(27)が充電される。これにより、オン時間制御用コンデンサ(27)の両端子間の電圧ＶCが図２(Ｃ)に示すように上昇する。また、付加的整流平滑回路(4b)の平滑コンデンサ(8b)の電圧ＶO2のレベルと第１の基準電源(23)の第１の基準電圧ＶR1のレベルとの差を増幅した信号ＶE1が誤差増幅器(24)から出力され、電流制御用トランジスタ(25)のベース端子に付与されてコレクタ電流ＩC1が制御される。このため、付加的整流平滑回路(4b)の平滑コンデンサ(8b)の電圧ＶO2のレベルが第１の基準電源(23)の第１の基準電圧ＶR1のレベルより極めて大きい場合は、電流制御用トランジスタ(25)のコレクタ電流ＩC1が増加してオン時間制御用コンデンサ(27)に流れる充電電流が減少するので、オン時間制御用コンデンサ(27)の電圧ＶCの時間に対する立ち上がりの勾配、即ち電圧ＶCの上昇速度が小さくなる。逆に、付加的整流平滑回路(4b)の平滑コンデンサ(8b)の電圧ＶO2のレベルが第１の基準電源(23)の第１の基準電圧ＶR1のレベルより僅かに大きい場合は、電流制御用トランジスタ(25)のコレクタ電流ＩC1が減少してオン時間制御用コンデンサ(27)に流れる充電電流が増加するので、オン時間制御用コンデンサ(27)の電圧ＶCの上昇速度が大きくなる。
【００１９】
図２(Ｃ)に示すように、時刻ｔ2にてオン時間制御用コンデンサ(27)の電圧ＶCのレベルが第２の基準電源(29)の第２の基準電圧ＶR2のレベルに達すると、比較器(30)から高(Ｈ)レベルの電圧信号が出力され、図２(Ｄ)に示すようにゲート駆動回路(31)から出力制御用ＭＯＳ-ＦＥＴ(21)のゲート端子に付与される高い電圧(Ｈ)レベルの第２のオン／オフ制御信号ＶG2により出力制御用ＭＯＳ-ＦＥＴ(21)がオン状態となる。その後、オン時間制御用コンデンサ(27)は、図２(Ｃ)に示すように時刻ｔ3にてトランス(2)の付加的２次巻線(2c)の電圧ＶN3から電流制限用抵抗(26)の電圧降下分を差し引いた電圧値ＶCMAX[Ｖ]になるまで充電され、１次側のＭＯＳ-ＦＥＴ(3)がオフ状態となる時刻ｔ4までその値を保持する。時刻ｔ2からｔ4までの間、即ち出力制御用ＭＯＳ-ＦＥＴ(21)のオン期間中は、図２(Ｅ)に示すように出力制御用ＭＯＳ-ＦＥＴ(21)に流れるドレイン電流ＩD2が直線的に上昇する。
【００２０】
そして、時刻ｔ4にて１次側のＭＯＳ-ＦＥＴ(3)がオン状態からオフ状態になると、トランス(2)の付加的２次巻線(2c)から電流制限用抵抗(26)に流れる電流ＩR1が略０となり、オン時間制御用コンデンサ(27)が電流制限用抵抗(26)を介して放電されるため、トランス(2)の２次巻線(2b)及び付加的２次巻線(2c)の電圧ＶN2,ＶN3が図２(Ａ)及び(Ｂ)に示すように負極性となり、以後徐々に０[Ｖ]まで降下して行く。これにより、オン時間制御用コンデンサ(27)の電圧ＶCが図２(Ｃ)に示すように速やかに最大値ＶCMAX[Ｖ]から０[Ｖ]まで降下する。このとき、比較器(30)から出力される電圧信号が高(Ｈ)レベルから低(Ｌ)レベルとなり、ゲート駆動回路(31)から出力制御用ＭＯＳ-ＦＥＴ(21)のゲート端子に付与される第２のオン／オフ制御信号ＶG2が図２(Ｄ)に示すように高い電圧(Ｈ)レベルから低い電圧(Ｌ)レベルとなる。これにより、出力制御用ＭＯＳ-ＦＥＴ(21)がオン状態からオフ状態となると共に、図２(Ｅ)に示すように出力制御用ＭＯＳ-ＦＥＴ(21)に流れるドレイン電流ＩD2が０となる。
【００２１】
以上に述べた動作により、オン時間制御用コンデンサ(27)の電圧ＶCの上昇速度に比例して第２のオン／オフ制御信号ＶG2のパルス幅が変化するので、出力制御用ＭＯＳ-ＦＥＴ(21)のオン時間ＴON2を制御することができる。したがって、付加的整流平滑回路(4b)の出力端子に接続される図示しない負荷等のインピーダンスの変化により付加的直流出力電圧ＶO2が変動しても、電流制御用トランジスタ(25)のコレクタ電流ＩC1を制御してオン時間制御用コンデンサ(27)の電圧ＶCの上昇速度を調整することにより、出力制御用ＭＯＳ-ＦＥＴ(21)のオン時間ＴON2が制御され、付加的直流出力電圧ＶO2が一定のレベルに保持される。
【００２２】
本実施の形態では、トランス(2)の付加的２次巻線(2c)と付加的整流平滑回路(4b)との間に出力制御用ＭＯＳ-ＦＥＴ(21)を接続し、出力制御用ＭＯＳ-ＦＥＴ(21)のオン／オフ時間を制御して付加的整流平滑回路(4b)の直流出力電圧ＶO2を一定のレベルに保持する補助制御回路(22)を設ける程度の簡易な回路変更で２次側出力毎のオン／オフ制御及び定電圧制御が可能となるので、従来必要としたチョッパ回路又は大形で重い可飽和リアクトル等が不要となり、部品点数を削減して回路構成を簡素化できると共に小形・軽量化が可能となる。また、２次側の出力制御用ＭＯＳ-ＦＥＴ(21)のドレイン電流ＩD2の波形が１次側のＭＯＳ-ＦＥＴ(3)のドレイン電流ＩD1の波形と相似形になるため、主制御回路(9)に過電流保護回路を設けておけば、補助制御回路(22)に過電流保護回路を設ける必要はない。したがって、簡素な回路構成で且つ２次側出力毎に独立してオン／オフ制御及び定電圧制御することが可能となる。更に、１次側のＭＯＳ-ＦＥＴ(3)及び２次側の出力制御用ＭＯＳ-ＦＥＴ(21)の双方のスイッチング周波数が同一となるため、相互干渉が発生せず、２次側の各直流出力Ｖ01,Ｖ02のリップルを低減することができる。
【００２３】
図１に示す実施の形態は変更が可能である。例えば、図３に示す実施の形態の多出力型スイッチング電源装置は、図１に示す補助制御回路(22)内の比較器(30)とゲート駆動回路(31)との間に出力制御用ＭＯＳ-ＦＥＴ(21)のターンオフのタイミングを遅延させる遅延回路(32)を設けている。これにより、図４(Ｅ)及び(Ｄ)に示すように時刻ｔ4にて出力制御用ＭＯＳ-ＦＥＴ(21)に流れるドレイン電流ＩD2が０となった後、遅延時間ｔDだけ遅れて第２のオン／オフ制御信号ＶG2が高(Ｈ)レベルから低(Ｌ)レベルとなり、出力制御用ＭＯＳ-ＦＥＴ(21)がオン状態からオフ状態となる。したがって、出力制御用ＭＯＳ-ＦＥＴ(21)のターンオフ時においてゼロ電流スイッチング(ＺＣＳ)となるので、出力制御用ＭＯＳ-ＦＥＴ(21)のターンオフ時でのスイッチング損失が発生せず、図１に示す場合に比較して変換効率を向上できる利点がある。
【００２４】
また、図５に示す実施の形態の多出力型スイッチング電源装置は、図１に示す補助制御回路(22)内のオン時間制御用コンデンサ(27)と並列に外部からの入力信号により出力制御用ＭＯＳ-ＦＥＴ(21)をオフ状態にするスイッチ手段としてのトランジスタ(33)を接続している。図５に示す多出力型スイッチング電源装置では、外部からトランジスタ(33)のベース端子に高(Ｈ)レベルの電圧信号ＶEXTを入力することにより、トランジスタ(33)がオン状態となるので、オン時間制御用コンデンサ(27)の電圧ＶCは上昇せず、出力制御用ＭＯＳ-ＦＥＴ(21)のオフ状態を維持することができる。したがって、付加的２次巻線(2c)から付加的整流平滑回路(4b)を介して出力される付加的直流出力電圧ＶO2のみを外部からの要求によりオン又はオフさせることが可能となる利点がある。
【００２５】
更に、トランス(2)の２次巻線(2b)が１つの場合における本発明の実施の形態を図６に示す。即ち、図６に示す実施の形態の多出力型スイッチング電源装置は、トランス(2)の２次巻線(2b)に対して並列に付加的整流平滑回路(4b)が接続され、２次巻線(2b)と付加的整流平滑回路(4b)との間に出力制御用ＭＯＳ-ＦＥＴ(21)が接続されている点が図１に示す実施の形態と異なる。その他の構成は、図１に示す実施の形態と略同一であるから、図６に示す実施の形態においても図１に示す実施の形態と略同様の作用効果が得られる。また、図６に示す実施の形態ではトランス(2)の２次巻線(2b)が１つのみであるため、トランス(2)の巻線構造が簡素となり、トランス(2)の重量を軽減できる利点がある。勿論、図６に示す実施の形態の多出力型スイッチング電源装置についても、図３及び図５に示す実施の形態と同様の変更を実施することが可能である。
【００２６】
本発明の実施態様は前記の各実施の形態に限定されず、更に種々の変更が可能である。例えば、上記の各実施の形態では１次側の主スイッチング素子及び２次側の出力制御用スイッチング素子としてＭＯＳ-ＦＥＴ（ＭＯＳ型電界効果トランジスタ）を使用した形態を示したが、大容量のバイポーラトランジスタ、ＩＧＢＴ（絶縁ゲート型バイポーラトランジスタ）又はサイリスタ等の他のスイッチング素子を使用することも可能である。また、上記の各実施の形態では２つの直流出力を発生する多出力型スイッチング電源装置に本発明を適用した形態を示したが、３つ以上の直流出力を発生する多出力型スイッチング電源装置にも本発明を適用することができ、この場合は本発明の効果が顕著に現れる。また、上記の各実施の形態ではフォワード式コンバータに本発明を適用した形態を示したが、フライバック式コンバータ（ＲＣＣ）にも適用が可能である。更に、１次側の主スイッチング回路はどのような構成でもよく、例えば複数の主スイッチング素子を有するブリッジ型又はプッシュプル型等の多石式コンバータ若しくは電流共振用リアクトルを有する電流共振型コンバータにも本発明を適用することができる。
【００２７】
【発明の効果】
本発明によれば、トランスの２次巻線と少なくとも１つの付加的整流平滑回路との間毎に出力制御用スイッチング素子を接続する程度の簡易な回路変更で２次側出力毎のオン／オフ制御及び定電圧制御が可能となるので、従来に比較して部品点数を削減できると共に小形・軽量化が可能となり、多出力型スイッチング電源装置の回路構成を簡素化して製造コストを低減できる効果が得られる。
【図面の簡単な説明】
【図１】 本発明による多出力型スイッチング電源装置の一実施の形態を示す電気回路図
【図２】 図１の各部の電圧及び電流を示す波形図
【図３】 図１の変更実施の形態を示す電気回路図
【図４】 図３の各部の電圧及び電流を示す波形図
【図５】 図１の他の変更実施の形態を示す電気回路図
【図６】 本発明による多出力型スイッチング電源装置の他の実施の形態を示す電気回路図
【図７】 従来のチョッパ方式の多出力型スイッチング電源装置の一例を示す電気回路図
【図８】 従来のチョッパ方式の多出力型スイッチング電源装置の他の例を示す電気回路図
【図９】 従来のマグアンプ方式の多出力型スイッチング電源装置を示す電気回路図
【符号の説明】
(1)・・直流電源、 (2)・・トランス、 (2a)・・１次巻線、 (2b)・・２次巻線、 (2c)・・付加的２次巻線、 (3)・・ＭＯＳ-ＦＥＴ（主スイッチング素子）、 (4),(4a)・・整流平滑回路、 (4b)・・付加的整流平滑回路、 (5),(5a),(5b)・・整流ダイオード、 (6),(6a),(6b)・・還流ダイオード、 (7),(7a),(7b)・・平滑リアクトル、 (8),(8a),(8b)・・平滑コンデンサ、 (9)・・主制御回路、 (10)・・チョッパ回路、 (11)・・トランジスタ、 (12)・・還流ダイオード、 (13)・・平滑リアクトル、 (14)・・平滑コンデンサ、 (15)・・チョッパ制御回路、 (16)・・可飽和リアクトル、 (17)・・励磁電流制御回路、 (21)・・出力制御用ＭＯＳ-ＦＥＴ（出力制御用スイッチング素子）、 (22)・・補助制御回路、 (23)・・第１の基準電源、 (24)・・誤差増幅器（誤差検出手段）、 (25)・・電流制御用トランジスタ（電流制御素子）、 (26)・・電流制限用抵抗（電流制限素子）、 (27)・・オン時間制御用コンデンサ、 (28)・・逆充電防止用ダイオード（逆充電防止手段）、 (29)・・第２の基準電源、 (30)・・比較器、 (31)・・ゲート駆動回路、 (32)・・遅延回路、 (33)・・トランジスタ（スイッチ手段）
Claims (6)
- 直流電源に接続されたトランスの１次巻線及び少なくとも１つの主スイッチング素子を有する主スイッチング回路と、前記１次巻線と電磁的に結合する２次巻線及び少なくとも１つの付加的２次巻線と、前記２次巻線に接続され且つ直流出力を発生する整流平滑回路と、前記付加的２次巻線に接続され且つ付加的直流出力を発生する付加的整流平滑回路と、前記主スイッチング素子のオン／オフ時間を制御して前記整流平滑回路の直流出力を一定の電圧レベルに保持する主制御回路とを備えた多出力型スイッチング電源装置において、
前記付加的２次巻線と前記付加的整流平滑回路との間に接続された出力制御用スイッチング素子と、該出力制御用スイッチング素子のオン／オフ時間を制御して前記付加的整流平滑回路の付加的直流出力を一定の電圧レベルに保持する補助制御回路とを備え、
前記補助制御回路は、基準電圧を発生する基準電源と、前記付加的整流平滑回路の付加的直流出力の電圧レベルと前記基準電源の基準電圧のレベルとの差信号を出力する誤差検出手段と、一方の主端子が電流制限素子を介して前記トランスの付加的２次巻線の一端に接続されると共に他方の主端子が前記付加的２次巻線の他端に接続され且つ制御端子に付与される前記誤差検出手段の出力信号により前記一方の主端子に流れる電流を制御する電流制御素子と、該電流制御素子の両主端子間に接続され且つ前記トランスの付加的２次巻線から前記電流制限素子を介して流れる電流と前記電流制御素子の一方の主端子に流れる電流との差電流により充電されるオン時間制御用コンデンサと、該オン時間制御用コンデンサと並列に接続された逆充電防止手段と、前記オン時間制御用コンデンサの電圧の上昇速度に比例するパルス幅のオン／オフ制御信号を出力して前記出力制御用スイッチング素子のオン時間を制御する制御信号発生手段とを有することを特徴とする多出力型スイッチング電源装置。 - 前記補助制御回路は、前記出力制御用スイッチング素子のターンオフのタイミングを遅延させる遅延回路を有する請求項１に記載の多出力型スイッチング電源装置。
- 前記補助制御回路は、外部からの入力信号により前記出力制御用スイッチング素子をオフ状態にするスイッチ手段を有する請求項１又は２に記載の多出力型スイッチング電源装置。
- 直流電源に接続されたトランスの１次巻線及び少なくとも１つの主スイッチング素子を有する主スイッチング回路と、前記１次巻線と電磁的に結合する２次巻線と、前記２次巻線に接続され且つ直流出力を発生する整流平滑回路と、前記２次巻線に対して少なくとも１つが並列に接続され且つ付加的直流出力を発生する付加的整流平滑回路と、前記主スイッチング素子のオン／オフ時間を制御して前記整流平滑回路の直流出力を一定の電圧レベルに保持する主制御回路とを備えた多出力型スイッチング電源装置において、
前記２次巻線と前記付加的整流平滑回路との間に接続された出力制御用スイッチング素子と、該出力制御用スイッチング素子のオン／オフ時間を制御して前記付加的整流平滑回路の付加的直流出力を一定の電圧レベルに保持する補助制御回路とを備え、
前記補助制御回路は、基準電圧を発生する基準電源と、前記付加的整流平滑回路の付加的直流出力の電圧レベルと前記基準電源の基準電圧のレベルとの差信号を出力する誤差検出手段と、一方の主端子が電流制限素子を介して前記トランスの２次巻線の一端に接続されると共に他方の主端子が前記２次巻線の他端に接続され且つ制御端子に付与される前記誤差検出手段の出力信号により前記一方の主端子に流れる電流を制御する電流制御素子と、該電流制御素子の両主端子間に接続され且つ前記トランスの２次巻線から前記電流制限素子を介して流れる電流と前記電流制御素子の一方の主端子に流れる電流との差電流により充電されるオン時間制御用コンデンサと、該オン時間制御用コンデンサと並列に接続された逆充電防止手段と、前記オン時間制御用コンデンサの電圧の上昇速度に比例するパルス幅のオン／オフ制御信号を出力して前記出力制御用スイッチング素子のオン時間を制御する制御信号発生手段とを有することを特徴とする多出力型スイッチング電源装置。 - 前記補助制御回路は、前記出力制御用スイッチング素子のターンオフのタイミングを遅延させる遅延回路を有する請求項４に記載の多出力型スイッチング電源装置。
- 前記補助制御回路は、外部からの入力信号により前記出力制御用スイッチング素子をオフ状態にするスイッチ手段を有する請求項４又は５に記載の多出力型スイッチング電源装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000324480A JP4605532B2 (ja) | 2000-10-24 | 2000-10-24 | 多出力型スイッチング電源装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000324480A JP4605532B2 (ja) | 2000-10-24 | 2000-10-24 | 多出力型スイッチング電源装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002136141A JP2002136141A (ja) | 2002-05-10 |
| JP4605532B2 true JP4605532B2 (ja) | 2011-01-05 |
Family
ID=18802003
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000324480A Expired - Fee Related JP4605532B2 (ja) | 2000-10-24 | 2000-10-24 | 多出力型スイッチング電源装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4605532B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103178717A (zh) * | 2011-12-20 | 2013-06-26 | 凹凸电子（武汉）有限公司 | Dc/dc变换器和驱动控制器 |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2884076A1 (fr) * | 2005-04-04 | 2006-10-06 | Thomson Licensing Sa | Convertisseur de tension continue a plusieurs sorties regulees isolees |
| KR100813979B1 (ko) * | 2005-07-26 | 2008-03-14 | 삼성전자주식회사 | 다중 출력을 갖는 전원공급장치 |
| JP4871647B2 (ja) * | 2006-05-31 | 2012-02-08 | 日立オートモティブシステムズ株式会社 | Ｄｃ−ｄｃコンバータ及びｄｃ−ｄｃコンバータシステム |
| KR101325571B1 (ko) | 2006-07-28 | 2013-11-06 | 삼성전자주식회사 | 전원공급장치 및 이를 구비한 화상형성장치 |
| KR101129388B1 (ko) * | 2007-04-30 | 2012-03-26 | 삼성전자주식회사 | 다중 출력을 갖는 전원공급장치 |
| US8953343B2 (en) | 2007-04-30 | 2015-02-10 | Samsung Electronics Co., Ltd. | Power supply apparatus having multiple outputs |
| JP5255094B2 (ja) * | 2011-05-18 | 2013-08-07 | 日立オートモティブシステムズ株式会社 | Ｄｃ−ｄｃコンバータ及びｄｃ−ｄｃコンバータシステム |
| KR101421021B1 (ko) * | 2013-07-26 | 2014-07-22 | 주식회사 동아일렉콤 | 결합 인덕터 선택회로를 포함하는 다중 출력 컨버터 |
| KR101421022B1 (ko) * | 2013-07-26 | 2014-07-22 | 주식회사 동아일렉콤 | 보조 출력 전압 제어가 가능한 다중 출력 컨버터 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH054780U (ja) * | 1991-06-28 | 1993-01-22 | 横河電機株式会社 | 多出力直流安定化電源装置 |
| JPH05300737A (ja) * | 1992-04-20 | 1993-11-12 | Fuji Xerox Co Ltd | 定電圧直流電源装置 |
| JPH06311745A (ja) * | 1993-04-16 | 1994-11-04 | Sony Corp | スイッチング電源装置 |
-
2000
- 2000-10-24 JP JP2000324480A patent/JP4605532B2/ja not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH054780U (ja) * | 1991-06-28 | 1993-01-22 | 横河電機株式会社 | 多出力直流安定化電源装置 |
| JPH05300737A (ja) * | 1992-04-20 | 1993-11-12 | Fuji Xerox Co Ltd | 定電圧直流電源装置 |
| JPH06311745A (ja) * | 1993-04-16 | 1994-11-04 | Sony Corp | スイッチング電源装置 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103178717A (zh) * | 2011-12-20 | 2013-06-26 | 凹凸电子（武汉）有限公司 | Dc/dc变换器和驱动控制器 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002136141A (ja) | 2002-05-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5726869A (en) | Synchronous rectifier type DC-to-DC converter in which a saturable inductive device is connected in series with a secondary-side switching device | |
| US9118259B2 (en) | Phase-shifted dual-bridge DC/DC converter with wide-range ZVS and zero circulating current | |
| US7872879B2 (en) | Switched mode power converter and method of operation thereof | |
| EP2612430B1 (en) | Isolated switched mode power supply | |
| US9257910B2 (en) | Isolated boost flyback power converter | |
| JP2004521588A (ja) | スイッチモード電力コンバータで使用される絶縁駆動回路 | |
| EP3509203B1 (en) | Converter with zvs | |
| US11075582B2 (en) | Switching converter | |
| CN100421344C (zh) | 零电压开关半桥直流-直流变换器拓扑 | |
| Ghodke et al. | ZVZCS, dual, two-transistor forward DC-DC converter with peak voltage of Vin/2, high input and high power application | |
| JP4605532B2 (ja) | 多出力型スイッチング電源装置 | |
| US6744647B2 (en) | Parallel connected converters apparatus and methods using switching cycle with energy holding state | |
| US12113435B2 (en) | Active-clamp forward converter with regenerative snubber | |
| US7400519B2 (en) | Switching power supply | |
| JP4210803B2 (ja) | 同期整流型ｄｃ−ｄｃコンバータ | |
| EP0966091A2 (en) | DC to DC power converter with integrated magnetic power transformer | |
| JPH07154967A (ja) | Ｄｃ−ｄｃコンバータとそれを用いた電子計算機 | |
| JPH08308219A (ja) | チョッパ型ｄｃ−ｄｃコンバータ | |
| EP0942520A2 (en) | DC to DC power converter | |
| JPH1118426A (ja) | スイッチング電源回路 | |
| JP3351482B2 (ja) | 絶縁形スイッチング電源 | |
| US6081435A (en) | Cross-conduction limiting circuit, method of operation thereof and DC/DC converter employing the same | |
| JPH08275508A (ja) | 昇圧型ｄｃ−ｄｃコンバータ | |
| JP2858412B2 (ja) | トランス接続型ｄｃ−ｄｃコンバータ | |
| JP2993635B2 (ja) | トランス接続型ｄｃ−ｄｃコンバータ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070920 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100415 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100415 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100607 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100913 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100926 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131015 Year of fee payment: 3 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |