[go: up one dir, main page]

JP4592333B2 - 回路装置およびその製造方法 - Google Patents

回路装置およびその製造方法 Download PDF

Info

Publication number
JP4592333B2
JP4592333B2 JP2004162657A JP2004162657A JP4592333B2 JP 4592333 B2 JP4592333 B2 JP 4592333B2 JP 2004162657 A JP2004162657 A JP 2004162657A JP 2004162657 A JP2004162657 A JP 2004162657A JP 4592333 B2 JP4592333 B2 JP 4592333B2
Authority
JP
Japan
Prior art keywords
hole
resin film
wiring layer
insulating layer
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004162657A
Other languages
English (en)
Other versions
JP2005347358A (ja
Inventor
良輔 臼井
裕之 渡辺
岳史 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP2004162657A priority Critical patent/JP4592333B2/ja
Priority to US11/139,210 priority patent/US7339281B2/en
Priority to CNB2005100747171A priority patent/CN100411154C/zh
Publication of JP2005347358A publication Critical patent/JP2005347358A/ja
Application granted granted Critical
Publication of JP4592333B2 publication Critical patent/JP4592333B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • H05K3/4655—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern by using a laminate characterized by the insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49531—Additional leads the additional leads being a wiring board
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/421—Blind plated via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4647—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits by applying an insulating layer around previously made via studs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68377—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support with parts of the auxiliary support remaining in the finished device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4901—Structure
    • H01L2224/4903—Connectors having different sizes, e.g. different diameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01012—Magnesium [Mg]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H01L2924/13034—Silicon Controlled Rectifier [SCR]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/0204—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate
    • H05K1/0206—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate by printed thermal vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/05—Insulated conductive substrates, e.g. insulated metal substrate
    • H05K1/056—Insulated conductive substrates, e.g. insulated metal substrate the metal substrate being covered by an organic insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0183—Dielectric layers
    • H05K2201/0195—Dielectric or adhesive layers comprising a plurality of layers, e.g. in a multilayer structure
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02—Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0203—Fillers and particles
    • H05K2201/0206—Materials
    • H05K2201/0209—Inorganic, non-metallic particles
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02—Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0203—Fillers and particles
    • H05K2201/0263—Details about a collection of particles
    • H05K2201/0266—Size distribution
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09509—Blind vias, i.e. vias having one side closed
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09581—Applying an insulating coating on the walls of holes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/096—Vertically aligned vias, holes or stacked vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0369—Etching selective parts of a metal substrate through part of its thickness, e.g. using etch resist
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0548—Masks
    • H05K2203/0554—Metal used as mask for etching vias, e.g. by laser ablation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1476—Same or similar kind of process performed in phases, e.g. coarse patterning followed by fine patterning
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0032—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
    • H05K3/0035—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material of blind holes, i.e. having a metal layer at the bottom
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Description

本発明は回路装置およびその製造方法に関し、特に、絶縁層を介して積層された複数の配線層を有する回路装置およびその製造方法に関するものである。
図１５を参照して、従来の混成集積回路装置１００の構成を説明する（例えば、特許文献１を参照）。図１５（Ａ）は混成集積回路装置１００の斜視図であり、図１５（Ｂ）は図１５（Ａ）のＸ−Ｘ’線に於ける断面図である。
従来の混成集積回路装置１００は、矩形の基板１０６と、基板１０６の表面に設けられた絶縁層１０７とを有し、この絶縁層１０７上には、配線層１０８がパターニングされている。更に、配線層１０８には回路素子１０４が固着されており、回路素子１０４と配線層１０８とは、金属線１０５により電気的に接続されている。配線層１０８と電気的に接続されたリード１０１は、外部に導出されている。また、混成集積回路装置１００は全体が封止樹脂１０２で封止されている。封止樹脂１０２で封止する方法としては、熱可塑性樹脂を用いたインジェクションモールドと、熱硬化性樹脂を用いたトランスファーモールドとがある。
特開平６−１７７２９５号公報
しかしながら、上述した混成集積回路装置１００では、単層の配線が形成されていたことから、集積可能な電気回路の規模に制限がある問題があった。この問題を解決する方法の一つとして、絶縁層を介して積層される多層の配線構造を形成する方法がある。具体的には、絶縁層を介して２層以上の配線層を積層させることにより、多層の配線構造は形成される。
上記多層の配線構造を形成するためには、絶縁層を貫通して各配線層を接続する接続部の形成が必須である。ところが、放熱性の向上のために絶縁層には多量の無機フィラーが混入されている。従って、レーザーを用いて絶縁層に貫通孔を形成すると、この貫通孔の側壁には無機フィラーが露出して凹凸が形成される。このような状態の貫通孔にメッキ膜を形成することが困難であることから、上記した接続部の形成が容易でない問題があった。
本発明は、上記した問題を鑑みて成されたものである。本発明の主な目的は、配線層同士の接続を行う接続部を容易に形成することが可能な回路装置およびその製造方法を提供することにある。
本発明の回路装置は、フィラーを含有する絶縁層を介して積層された複数の配線層と、前記絶縁層を厚み方向に貫通して所望の箇所にて前記配線層同士を電気的に接続する接続部とを具備し、前記接続部を、前記絶縁層に設けた貫通孔の側壁を覆う絶縁性樹脂の内部に設け、前記絶縁性樹脂は、前記絶縁層よりも前記フィラーの含有量が少ないことを特徴とする。
更に本発明の回路装置は、フィラーを含有する絶縁層を介して積層された複数の配線層を具備し、前記配線層同士は、前記絶縁層を厚み方向に貫通する接続部を介して所望の箇所にて電気的に接続され、前記絶縁層は、フィラーが含まれた第１の樹脂膜と、前記第１の樹脂膜に積層されて前記第１の樹脂膜よりもフィラーの含有量が少ない第２の樹脂膜から成り、前記第１の樹脂膜を厚み方向に貫通する第１の貫通孔を設け、前記第１の貫通孔の側壁を被覆する前記第２の樹脂膜の内部に前記接続部を設けることを特徴とする。
本発明の回路装置の製造方法は、フィラーを含有する絶縁層を介して複数の配線層を積層させる回路装置の製造方法であり、前記絶縁層を厚み方向に貫通する第１の貫通孔を形成する工程と、前記前記絶縁層よりもフィラーの含有量が少ない絶縁性樹脂を前記第１の貫通孔に埋設させる工程と、前記絶縁性樹脂に前記第１の貫通孔よりも平面的な大きさが小さい第２の貫通孔を形成する工程と、前記第２の貫通孔に前記配線層同士を導通させる接続部を設ける工程とを具備することを特徴とする。
更に本発明の回路装置の製造方法は、回路基板の表面に第１の配線層を形成する工程と、フィラーが混入された第１の樹脂膜を、前記第１の配線層が被覆されるように前記回路基板の表面に設ける工程と、前記第１の樹脂膜を厚み方向に貫通する第１の貫通孔を形成することで、前記第１の貫通孔の底部から前記第１の配線層を露出させる工程と、前記第１の樹脂膜よりも前記フィラーの充填量が少ない第２の樹脂膜を、前記第１の貫通孔に充填されるように前記第１の樹脂膜の表面に形成する工程と、前記第２の樹脂膜の表面に第２の導電膜を積層させる工程と、前記第１の貫通孔に充填された前記第２の樹脂膜およびその上方の前記第２の導電膜を除去することで、前記第１の貫通孔よりも小さい第２の貫通孔を形成して、前記第１の貫通孔の底部から前記第１の配線層を露出させる工程と、前記第２の貫通孔に前記第１の配線層と前記第２の導電膜とを導通させる接続部を設ける工程と、前記第２の導電膜をパターニングすることで第２の配線層を形成する工程とを具備することを特徴とする。
本発明の回路装置に依れば、貫通孔の側壁を絶縁性樹脂あるいは第２の樹脂膜により被覆して、その内部に多層配線同士を接続する接続部を設けた。従って、フィラーの含有量が少ない絶縁性樹脂あるいは第２の樹脂膜により応力が干渉されて、接続部の接続信頼性を向上させることが可能となる。
本発明の回路装置の製造方法に依れば、絶縁層に形成される第１の貫通孔に絶縁性樹脂を埋設し、この絶縁性樹脂に新たに形成された第２の貫通孔に接続部を形成している。従って、フィラーの含有量が少ない第２の貫通孔に接続部を形成することから、接続部の形成を容易に行うことができる。この接続部の形成は、メッキ膜の成膜等により行うことができる。
更に、本発明の回路装置の製造方法に依れば、第１の樹脂膜とこの第１の樹脂膜よりもフィラーの充填量が少ない第２の樹脂膜とから絶縁層を形成している。そして、第１の樹脂膜に第１の貫通孔を設け、この第１の貫通孔が充填されるように第２の樹脂膜を第１の樹脂膜の表面に塗布している。更に、第１の貫通孔に充填された第２の樹脂膜に、第２の貫通孔を設けて、この第２の貫通孔に接続部を形成している。従って、第２の樹脂膜はフィラーの含有量が少ないことから、貫通孔およびそこに形成される接続部の形成を容易に行うことができる。
＜第１の実施の形態＞
本形態では、回路装置の一例として図１等に示すような混成集積回路装置を例に説明を行う。しかしながら下記する本形態は、他の種類の回路装置にも適用可能である。
図１を参照して、本発明の混成集積回路装置１０の構成を説明する。図１（Ａ）は混成集積回路装置１０の断面図であり、図１（Ｂ）は接続部２５付近の断面を拡大した図である。図１（Ｃ）は、接続部２５の他の形態を示す断面図である。
混成集積回路装置１０では、図１（Ａ）を参照して、支持基板として機能する回路基板１６の表面に配線層１８および回路素子１４から成る電気回路が形成されている。更に、回路基板１６の表面に形成された電気回路は、封止樹脂１２により封止されている。回路基板１６の周辺部にて、リード１１が最上層の配線層１８に固着されており、リード１１の端部は封止樹脂１２から外部に導出している。本形態では、配線層１８は多層配線構造を有し、ここでは、第１の配線層１８Ａおよび第２の配線層１８Ｂから成る２層の配線構造が実現されている。各々の配線層１８は、絶縁層を介して積層されている。このような概略の構成を有する混成集積回路装置１０の詳細を以下にて説明する。
回路基板１６は、金属またはセラミック等から成る基板が放熱の意味で好ましい。また回路基板１６の材料としては、金属としてＡｌ、ＣｕまたはＦｅ等を採用可能であり、セラミックとしてはＡｌ２Ｏ３、ＡｌＮを採用することができる。その他にも機械的強度や放熱性に優れるものを回路基板１６の材料として採用することが出来る。本形態では、アルミから成る回路基板１６の表面に第１の絶縁層１７Ａを形成して、その表面に配線層１８を形成している。また、本形態では、回路基板１６の材料として銅を主体とする金属を採用することが好適である。銅は熱伝導性に優れた材料であることから装置全体の放熱性を向上させることが出来る。またＡｌの場合、機械的強度を考え、表面に酸化アルミニウムが形成されても良い。
第１の絶縁層１７Ａは、回路基板１６の実質全域を覆うようにその表面に形成されている。第１の絶縁層１７Ａとしては、フィラーが充填された樹脂を採用することができる。ここで、フィラーとしては、例えば、アルミニウム化合物、カルシウム化合物、カリウム化合物、マグネシウム化合物、または、ケイ素化合物を採用することができる。更に、第１の絶縁層１７Ａには、装置全体の放熱性を向上させるために、他の絶縁層よりも多量のフィラーが含有されており、その重量充填率は、例えば６０％〜８０％程度である。更にまた、径が５０μｍ以上の大きな径のフィラーを第１の絶縁層１７Ａに混入させることでも、放熱性を向上させることができる。第１の絶縁層１７Ａの厚みは、要求される耐圧によりその厚みが変化するが、おおよそ５０μｍから数百μｍ程度が好ましい。
第１の配線層１８Ａは銅等の金属から成り、第１の絶縁層１７Ａの表面にパターニングされている。この第１の配線層１８Ａは、上層の第２の配線層１８Ｂと電気的に接続され、主にパターンを引き回す機能を有する。
第２の絶縁層１７Ｂは、第１の配線層１８Ａを被覆するように回路基板１６の表面に形成されている。そして、第２の絶縁層１７Ｂには、第１の配線層１８Ａと第２の配線層１８Ｂとを電気的に接続する接続部２５が貫通して形成される。従って、第２の絶縁層１７Ｂは、接続部２５の形成を容易にするために、第１の絶縁層１７Ａと比較すると少量のフィラーが混入されても良い。更に、同様の理由により、第２の絶縁層１７Ｂに含まれるフィラーの平均粒径は、第１の絶縁層１７Ａに含まれるフィラーの平均粒径よりも小さくなっても良い。本形態では、第２の絶縁層１７Ｂは、第１の樹脂膜１７Ｂ１とその上面に形成される第２の樹脂膜１７Ｂ２とから成る。この詳細については後述する。
第２の配線層１８Ｂは、第２の絶縁層１７Ｂの表面に形成されている。第２の配線層１８Ｂは、半導体素子１４Ａ等の回路素子１４が載置されるパッド、この各パッドを接続する配線部、リード１１が固着されるパッド等を形成している。更に、第２の配線層１８Ｂと第１の配線層１８Ａとは、平面的に交差するように形成することができる。従って、半導体素子１４Ａが多数個の電極を有する場合でも、本願の多層配線構造によりパターンの引き回しを自由に行うことができる。この第２の配線層１８Ｂと上記した第１の配線層１８Ａとは、接続部２５を介して所望の箇所で接続されている。
回路素子１４は第２の配線層１８Ｂ上に固着され、回路素子１４と配線層１８とで所定の電気回路が構成されている。回路素子１４としては、トランジスタやダイオード等の能動素子や、コンデンサや抵抗等の受動素子が採用される。また、パワー系の半導体素子等の発熱量が大きいものは、金属より成るヒートシンクを介して回路基板１６に固着されても良い。ここで、フェイスアップで実装される能動素子等は、金属細線１５を介して、第２の配線層１８Ｂと電気的に接続される。
半導体素子１４Ａは、数十個から数百個のパッドをその表面に有する半導体素子である。また、いわゆるシステムＬＳＩを半導体素子１４Ａとして採用することもできる。ここで、システムＬＳＩとは、アナログ演算回路、デジタル演算回路または記憶部等を有し、システム機能を一つのＬＳＩで実現する素子である。従って、従来のＬＳＩと比較すると、システムＬＳＩは多量の発熱を伴って動作する。
更に、回路素子１４の具体例としては、ＬＳＩチップ、コンデンサ、抵抗等である。ＬＳＩチップは、Ｓｉチップ裏面がＧＮＤまたはフローティングにより、接着剤が区別される。チップの裏面がＧＮＤの場合は、回路素子１４はロウ材または導電ペースト等で固着される。チップの電極とボンディングパットとの接続は、フェイスアップまたはダウンにより、金属細線またはロウ材等が採用される。更に、半導体素子１４Ａとしては、大きな電流を制御するパワー系のトランジスタ、例えばパワーモス、ＧＴＢＴ、ＩＧＢＴ、サイリスタ等を採用することができる。またパワー系のＩＣも該当する。近年、チップサイズが小さく薄型で高機能なため、発生する熱量は増大している。例えば、コンピューターを制御するＣＰＵ等がその一例である。
リード１１は、回路基板１６の周辺部にて第２の配線層１８Ｂに固着され、例えば外部との入力・出力を行う働きを有する。ここでは、一辺に多数個のリード１１が設けられている。リード１１とパターンとの接着は、半田等であるロウ材１９を介して行われている。
封止樹脂１２は、熱硬化性樹脂を用いるトランスファーモールド、または、熱可塑性樹脂を用いるインジェクションモールドにより形成される。ここでは、回路基板１６およびその表面に形成された電気回路を封止するように封止樹脂１２が形成され、回路基板１６の裏面は封止樹脂１２から露出している。更にまた、モールドによる封止以外の封止方法も本形態の混成集積回路装置に適用可能であり、例えば、樹脂のポッティングによる封止、ケース材による封止、等の周知の封止方法を適用させることが可能である。図１（Ａ）を参照して、回路基板１６表面に載置された回路素子１４から発生する熱を好適に外部に逃がすために、回路基板１６の裏面は封止樹脂１２から外部に露出している。また装置全体の耐湿性を向上させるために、回路基板１６の裏面も含めて封止樹脂１２により全体を封止することもできる。
図１（Ｂ）を参照して、本形態では、第２の絶縁層１７Ｂは、第１の樹脂膜１７Ｂ１および第２の樹脂膜１７Ｂ２から成る。具体的には、無機フィラーが混入された樹脂から成る第１の樹脂膜１７Ｂ１が、第１の配線層１８Ａを覆うように形成されている。更に、この第１の樹脂膜１７Ｂ１の上層に第２の樹脂膜１７Ｂ２が積層されている。この構成により、接続部２５の形成が容易になる利点がある。その詳細については後述する。
更に図１（Ｂ）を参照して、接続部２５は、第２の絶縁層１７Ｂを貫通して、第１の配線層１８Ａと第２の配線層１８Ｂとを電気的に接続している部位である。ここでは、第１の樹脂膜１７Ｂ１に設けた第１の貫通孔３２Ａに第２の樹脂膜１７Ｂ２が充填され、この充填された部分の第２の樹脂膜１７Ｂ２に第２の貫通孔３２Ｂが穿設されている。そして、第２の貫通孔３２Ｂの内壁に、メッキ膜から成る接続部２５が形成されている。
本形態では、第１の貫通孔３２Ａの内壁に設けた第２の樹脂膜１７Ｂ２により、接続部２５の接続信頼性を向上させている。即ち、接続部２５の材料である金属と、第１の樹脂膜１７Ｂ１との熱膨張係数が異なることから、加熱された際に両者の間に熱応力が発生する。そこで、本形態では、両者の間に第２の樹脂膜１７Ｂ２を介在させることにより、第２の貫通孔３２Ｂが応力を緩和する領域として機能して、熱応力の低減を実現している。具体的には、第１の樹脂膜１７Ｂ１に設けた第１の貫通孔３２Ａに第２の樹脂膜１７Ｂ２を充填する。そして、充填された部分の第２の樹脂膜１７Ｂ２に第２の貫通孔３２Ｂを設けて、この第２の貫通孔３２Ｂにメッキ膜である接続部２５を形成している。ここで、第１の貫通孔３２Ａには、第１の樹脂膜１７Ｂ１を被覆する第２の樹脂膜１７Ｂ２が充填されているが、第１の貫通孔３２Ａのみに部分的に絶縁性樹脂を埋め込んでも良い。
図１（Ｃ）を参照して、他の形態の接続部２５の構成を説明する。ここでは、接続部２５は、第１の配線層１８Ａから延在する第１の接続部２５Ａと、第２の配線層１８Ｂから延在する第２の接続部２５Ｂとから成る。第１の接続部２５Ａは、第１の配線層１８Ａから連続して厚み方向に突出する部位である。ここでは、第１の接続部２５Ａは上方に突出しており、第２の絶縁層１７Ｂに埋め込まれている。第２の接続部２５Ｂは、第２の配線層１８Ｂから連続して厚み方向に突出する部位であり、ここでは下方に突出して第２の絶縁層１７Ｂに埋め込まれている。
第１の接続部２５Ａは、エッチング加工により厚み方向に突出するように形成された部位であり、配線層を構成する材料である圧延銅箔等と同じ材料から成る。また、第１の接続部２５Ａは、エッチング加工以外の方法でも形成可能である。具体的には、電解メッキ膜あるいは無電解メッキ膜を、第１の配線層１８Ａの表面に凸状に成膜することで、第１の接続部２５Ａを形成することができる。更に、半田等のロウ材や銀ペースト等の導電性材料を、第１の配線層１８Ａの表面に設けることでも、第１の接続部２５Ａを形成することが可能である。
第２の接続部２５Ｂは、電解メッキあるいは無電解メッキのメッキ処理により形成される部位である。具体的には、第２の貫通孔３２Ｂの内壁に形成されたメッキ膜により、第２の接続部２５Ｂが形成されている。この第２の接続部２５Ｂの形成方法については、製造方法を説明する実施の形態にて後述する。
本形態では、上記した第１の接続部２５Ａと第２の接続部２５Ｂとが接触する箇所を、第２の絶縁層１７Ｂの厚み方向の中間部に位置させている。ここで、中間部とは、第１の配線層１８Ａの上面より上方であり、第２の配線層１８Ｂの下面より下方であることを意味している。従って、紙面では、第１の接続部２５Ａと第２の接続部２５Ｂとが接触する箇所は、第２の絶縁層１７Ｂの厚み方向の中央部付近となっているが、この箇所は、上記した中間部の範囲で変化させることができる。第２の接続部２５Ｂをメッキ処理により形成することを考慮した場合、第１の接続部２５Ａと第２の接続部２５Ｂとがコンタクトする部分は、第２の絶縁層１７Ｂの厚み方向の中央部よりも上方となる。このことにより、メッキ膜から成る第２の接続部２５Ｂの形成が容易になる利点がある。
図２の斜視図を参照して、回路基板１６の表面に形成される第２の配線層１８Ｂの具体的形状の一例を説明する。同図では、全体を封止する樹脂を省いて図示している。
同図を参照して、第２の配線層１８Ｂは、回路素子１４が実装されるボンディングパッドの部分と、リード１１が固着されるパッド２６等を構成している。また、半導体素子１４Ａの周辺部には、金属細線１５がワイヤボンディングされるパッドが多数個形成される。多数個のボンディングパッドを有する半導体素子１４Ａが載置された場合、第２の配線層１８Ｂのみによる単層のパターンでは、配線密度に限界があるために十分な引き回しができない恐れがある。本形態では、回路基板１６の表面に多層の配線構造を構築することにより、複雑なパターンの引き回しを実現している。
図３を参照して、他の形態の混成集積回路装置の構成を説明する。図３（Ａ）および図３（Ｂ）は他の形態の混成集積回路装置の断面図である。この図に示す混成集積回路装置でも、各配線層同士の間に位置する第２の絶縁層１７Ｂは、第１の樹脂膜１７Ｂ１およびその上面に形成された第２の樹脂膜１７Ｂ２とから成る。
図３（Ａ）を参照して、ここでは、第２の絶縁層１７Ｂを貫通するようにサーマルビア２７が形成されている。サーマルビア２７とは、第２の絶縁層１７Ｂを貫通する孔に金属が充填された部位であり、外部への熱の経路として機能する。従って、サーマルビア２７は導通しなくても良い。具体的には、サーマルビア２７は、半導体素子１４Ａが固着されるランド状の第２の配線層１８Ｂの下面に接触するように形成されている。従って、半導体素子１４Ａから多量の熱が発生した場合でも、複数個のサーマルビア２７を介して、その熱は回路基板１６に伝達される。この場合の熱の経路は、半導体素子１４Ａ→第２の配線層１８Ｂ→サーマルビア２７→第１の絶縁層１７Ａ→回路基板１６→外部である。ここでも、サーマルビア２７は、上記した第１の接続部２５Ａと第２の接続部２５Ｂとから成る。そして、第１の接続部２５Ａと第２の接続部２５Ｂとが接触する部分は、絶縁層の厚み方向の中間部となっている。
図３（Ｂ）を参照して、ここでは、第１の絶縁層１７Ａおよび第２の絶縁層１７Ｂの両方にサーマルビア２７が設けられている。上述したように、多量のフィラーが含有された第１の絶縁層１７Ａは放熱性に優れた物である。従って、同図に示すように第１の絶縁層１７Ａにサーマルビア２７Ｂを設けることにより、放熱性を更に向上させることが可能となる。第１の絶縁層１７Ａに設けられるサーマルビア２７Ｂも、発熱を伴う半導体素子１４Ａの下方に対応する領域に設けることが好ましい。
上記のように回路基板１６と第１の絶縁層１７Ａとの間にサーマルビア２７Ｂを形成する場合は、回路基板１６の表面に凸状に突出する第１の接続部２５Ａを形成する。更に、第１の配線層１８Ａの裏面に第２の接続部２５Ｂを設ける。そして、第１の接続部２５Ａと第２の接続部２５Ｂとを第１の絶縁層１７Ａの中間部にて接触させる。
図４を参照して、更なる他の形態の混成集積回路装置の構造を説明する。図４（Ａ）および図４（Ｂ）は混成集積回路装置の断面図である。この図に示す混成集積回路装置でも、各配線層同士の間に位置する各絶縁層１７は、第１の樹脂膜１７Ｂ１およびその上面に形成された第２の樹脂膜１７Ｂ２とから成る。
図４（Ａ）を参照して、ここでは、絶縁層１７を介して配線層１８を積層させることにより、４層の配線構造を構成している。具体的には、第１の絶縁層１７Ａの上面に第１の配線層１８Ａが形成される。そして、第２の配線層１８Ｂから第４の配線層１８Ｄが、第２の絶縁層１７Ｂから第４の絶縁層１７Ｄを介して積層されている。このように、配線層１８の層数を増やすことにより、配線密度を向上させることができる。第２の絶縁層１７Ｂから第４の絶縁層１７Ｄには、各層同士の配線層を接続するために接続部２５が形成されている。ここでも、第２の絶縁層１７Ｂ、第３の絶縁層１７Ｃおよび第４の絶縁層１７Ｄは、上述した第１の樹脂膜１７Ｂ１および第２の樹脂膜１７Ｂ２から形成されている。このことにより、接続部２５の形成が容易になる利点がある。
図４（Ｂ）を参照して、ここでは、パッド数が多い半導体素子１４Ａが載置される領域の回路基板１６の表面に多層の配線構造を形成し、回路素子１４Ｂが固着される領域の回路基板１６の表面には単層の配線構造が形成されている。
半導体素子１４Ａは、上述したように数十から数百個の電極を有する素子である。従って、半導体素子１４Ａの電極と接続されるパターンを引き回すために、半導体素子１４Ａの周辺部には多層の配線構造が形成されている。具体的には、第１の配線層１８Ａおよび第２の配線層１８Ｂから成る多層配線が形成されている。
また、多層に形成される部分の第２の配線層１８Ｂと、単層に形成される部分の第１の配線層１８Ａとは、金属細線１５を介して電気的に接続される。
回路素子１４Ｂは、例えばパワー系の半導体素子であり多量の発熱を伴うスイッチング素子である。第１の配線層１８Ａから成る単層の配線構造が形成された部分の回路基板１６は、他の領域と比較すると放熱効果が大きい。従って、回路素子１４Ｂのように発熱量が大きいディスクリートのトランジスタは、単層の配線を構成する第１の配線層１８Ａに直に固着するのが好適である。
＜第２の実施の形態＞
本形態では、回路装置の一例として混成集積回路装置を例に製造方法の説明を行う。しかしながら、下記する本形態の製造方法は、他の種類の回路装置の製造方法にも適用可能である。
先ず、図５（Ａ）を参照して、回路基板１６の表面に第１の絶縁層１７Ａを塗布して、第１の導電膜２８Ａを積層させる。回路基板１６としては、厚みが１．５ｍｍ程度の金属板を採用することができる。更に、第１の導電膜２８Ａとしては、銅を主材料とするもの、Ｆｅ−ＮｉまたはＡｌを主材料とする材料を採用することができる。第１の導電膜２８Ａの厚みとしては、形成予定の配線層１８Ａの厚みと、第１の接続部２５Ａの高さとを加算した厚さ以上が必要である。具体的には、第１の導電膜２８Ａの厚みは、例えば２０μｍから１５０μｍ程度の範囲である。レジスト２９Ａは、第１の接続部２５Ａが形成予定の領域の第１の導電膜２８Ａの表面を被覆している。レジスト２９Ａによる被覆を行った状態で、エッチングを行う。また、第１の絶縁層１７Ａとしてはエポキシ樹脂等の絶縁性樹脂に無機フィラーが混入されたものを採用することができる。ここで、混入される無機フィラーとしては、ＳｉＯ２、Ａｌ２Ｏ３、ＳｉＣ、ＡｌＮ等である。
図５（Ｂ）を参照して、エッチングを行った後の状態の断面を示す。ここでは、レジスト２９Ａにより被覆された領域が凸状に突出している。この凸状に突出する部位により、第１の接続部２５Ａが形成されている。そして、表面が露出した状態でエッチングが行われた領域の第１の導電膜２８Ａは、一様に厚みが薄く成っている。本工程が終了した後に、レジスト２９Ａは剥離される。ここで、第１の接続部２５Ａが突出する高さは数十μｍ程度に調整される。図５（Ｃ）に、レジスト２９Ａを剥離した状態の第１の接続部２５Ａを示す。
上述の工程により、第１の導電膜２８Ａの厚み方向に凸状に突出する第１の接続部２５Ａが形成されたが、この工程を省いて回路装置の製造を行うことも可能である。例えば、図１（Ｂ）に示す如き構成の接続部２５を形成する場合は、上記工程を省くことができる。
図６（Ａ）を参照して、次に、第１の接続部２５Ａの上面も含めて、第１の配線層１８Ａをレジスト２９Ｂにより被覆する。更に、図６（Ｂ）を参照して、レジスト２９Ｂを、形成予定の第１の配線層１８Ａに即してパターニングした後に、エッチングを行う。このことにより、第１の配線層１８Ａのパターニングが行われる。エッチングを行った後の状態を図６（Ｃ）に示す。第１の配線層１８Ａのエッチングが終了した後に、レジスト２９Ｂは剥離される。
図７を参照して、次に、第１の配線層１８Ａを第１の樹脂膜１７Ｂ１にて被覆した後に、第１の貫通孔３２Ａを形成する。
図７（Ａ）を参照して、第１の樹脂膜１７Ｂ１を用いて第１の配線層１８Ａを被覆する。ここでは、上方に突出した第１の接続部２５Ａの上面も被覆されるように、第１の樹脂膜１７Ｂ１が形成される。第１の樹脂膜１７Ｂ１の材料としては、無機フィラーをエポキシ樹脂等の絶縁性樹脂に混入したものが採用される。混入される無機フィラーの量は、３０重量％から８０重量％程度の間で変化させることができる。また、放熱性の向上のために、粒径が３０μｍ程度の比較的大きいフィラーが、第１の樹脂膜１７Ｂ１に充填されても良い。
図７（Ｂ）を参照して、次に、レーザー等の除去方法により、第１の接続部２５Ａを被覆する部分の第１の樹脂膜１７Ｂ１を部分的に除去する。本形態では、第１の接続部２５Ａが埋め込まれることにより、部分的に第１の樹脂膜１７Ｂ１が薄くなる。そして、薄くなった領域の第１の樹脂膜１７Ｂ１を、レーザーを用いて除去することで、第１の貫通孔３２Ａの下部に、第１の接続部２５Ａを露出させている。大部分の領域に於いて、第２の絶縁層１７Ｂの厚みＴ２は、例えば５０μｍ程度である。それに対して、第１の貫通孔３２Ａの下方に対応する領域の第２の絶縁層１７Ｂの厚みＴ１は、例えば１０μｍ〜２５μｍ程度と薄くなっている。
従って、レーザーにより同じアスペクト比の第１の貫通孔３２Ａが形成されると仮定した場合は、本形態によると、径の小さい第１の貫通孔３２Ａを形成することが可能となる。上記の様な厚みの条件の場合は、第１の貫通孔３２Ａの直径を半分程度に形成可能なことから、第１の貫通孔３２Ａが占有する面積を１／４程度に小さくすることが可能である。このことが、装置全体の小型化に寄与する。更に、第２の絶縁層１７Ｂには、放熱性を確保するために無機のフィラーが混入されることで、レーザーによる第１の貫通孔３２Ａの形成が困難な状況にある。このような状況にて第１の貫通孔３２Ａを形成するためにも、第１の貫通孔３２Ａが形成される領域の第２の絶縁層１７Ａを薄くすることは有意義である。
第１の接続部２５Ａの平面的な大きさは、その上方に形成さえる第１の貫通孔３２Ａよりも大きく形成される。換言すると、第１の貫通孔３２Ａおよび第１の接続部２５Ａの平面的な形状は、円形であるので、第１の接続部２５Ａの径は、第１の貫通孔３２Ａの径よりも大きく形成されている。一例を挙げると、第１の貫通孔３２Ａの径Ｗ２が１００μｍ程度である場合は、第１の接続部２５Ａの径Ｗ１は、１５０μｍから２００μｍ程度に形成される。また、第１の貫通孔３２Ａの径Ｗ２が３０μｍから５０μｍ程度である場合は、第１の接続部２５Ａの径Ｗ１は、５０μｍから７０μｍ程度に調整される。このように第１の接続部２５Ａの平面的な大きさを、第１の貫通孔３２Ａよりも大きくすることで、第１の貫通孔３２Ａが多少の位置ズレを伴って形成された場合でも、第１の貫通孔３２Ａを第１の接続部２５Ａの上方に位置させることができる。従って上記位置ズレに起因した、接続信頼性の低下を防止することができる。また、第１の接続部２５Ａの平面的な形状としては、円形以外の形状も採用可能である。
図７（Ｃ）に、第１の貫通孔３２Ａを形成した後の回路基板１６の状態を示す。ここでは、各々の第１の接続部２５Ａの上方には、第１の貫通孔３２Ａが形成されている。そして、各第１の貫通孔３２Ａの底面からは、第１の接続部２５Ａの上面が露出している。
図８（Ａ）を参照して、次に、第１の樹脂膜１７Ｂ１の表面に第２の樹脂膜１７Ｂ２を形成して、第２の樹脂膜１７Ｂ２の上面に第２の導電膜２８Ｂを積層させる。具体的には、第１の樹脂膜１７Ｂ１の表面が被覆されて、且つ第１の貫通孔３２Ａが充填されるように第２の樹脂膜１７Ｂ２を形成する。第１の樹脂膜１７Ｂ１と、第２の樹脂膜１７Ｂ２により、各配線層１８を積層させる第２の絶縁層１７Ｂが形成される。
第２の樹脂膜１７Ｂ２の材料としては、放熱用の無機フィラーが混入された樹脂、または無機フィラーが混入されていない樹脂を採用する。無機フィラーが混入されない樹脂を第２の樹脂膜１７Ｂ２として採用することで、下記する第２の貫通孔３２Ｂの形成が容易になる。更に、第２の貫通孔３２Ｂの側面が比較的に平滑面となり、無電界処理によるメッキ膜の形成を容易にすることができる。更に、第２の樹脂膜１７Ｂ２に無機フィラーが混入される場合でも、その量を第１の樹脂膜１７Ｂ１よりも少なくする方が良い。更にまた、第２の樹脂膜１７Ｂ２に含まれる無機フィラーの平均粒径は、第１の樹脂膜１７Ｂ１に含まれる無機フィラーよりも小さい方がよい。このことにより、後の工程にて第２の貫通孔３２Ｂの穿設を容易にすることができる。更に、第２の貫通孔３２Ｂの側壁の凹凸を小さくすることができるので、電解メッキ法によるメッキ膜の形成を確実に行うことができる。
図８（Ｂ）および図８（Ｃ）を参照して、次に、第１の接続部２５Ｂの上方に対応する箇所を除いて、第２の導電膜２８Ｂの表面に選択的にレジスト２９Ｃを形成する。更に、エッチングを行うことで、レジスト２９Ｃから被覆する部分の第２の導電膜２８Ｂを除去する。
図９（Ａ）を参照して、上記エッチングにより第２の導電膜２８Ｂを選択的に除去することで、第１の貫通孔３２Ａに充填された第２の樹脂膜１７Ｂ２の上面は、外部に露出している。第２の導電膜２８Ｂが開口する幅をＷ３とした場合、この幅Ｗ３は、第１の貫通孔３２Ａよりも狭くなる。更に、第２の導電膜２８Ｂの開口部は、第１の貫通孔３２Ａの領域の内部に形成されている。このことにより、上方からレーザーを照射することにより形成される第２の貫通孔３２Ｂを、第１の貫通孔３２Ａよりも小さく形成することが可能となる。更に、第１の貫通孔３２Ａの内部に、第２の貫通孔３２Ｂを形成することが可能となる。
図９（Ｂ）を参照して、次に、レーザーを照射することで、第２の導電膜２８Ｂから露出する領域の第２の樹脂膜１７Ｂ２を除去する。第２の樹脂膜１７Ｂ２は、第１の樹脂膜１７Ｂ１と比較すると、含有される無機フィラーの量が少ない。あるいは、第２の樹脂膜１７Ｂ２は、無機フィラーが混入されていない。従って、レーザーを照射することによる第２の貫通孔３２Ｂの形成は容易に行うことができる。更に、形成される第２の貫通孔３２Ｂの側壁は、比較的滑らかな面となるので、無電解メッキ法によるメッキ膜の形成は容易になる。
図９（Ｃ）に、上記工程により第２の貫通孔３２Ｂが形成された後の状態を示す。各第１の接続部２５Ａの上方には、第１の貫通孔３２Ａおよび第２の貫通孔３２Ｂが形成されている。
尚、上述した説明では、第２の樹脂膜１７Ｂ２を、第１の樹脂膜１７Ｂ１の表面を覆い且つ第１の貫通孔３２Ａに充填されるように形成したが、第１の貫通孔３２Ａの内部のみに絶縁性樹脂を充填させることも可能である。この場合では、第２の樹脂膜１７Ｂ２と同様の組成を有する樹脂材が、第１の貫通孔３２Ａに充填される。そしてこの樹脂材に第２の貫通孔３２Ｂが形成される。
更に、次工程にてメッキ処理を行うために、前処理としてのジンケート処理を行う。ここで、ジンケート処理とは、Ｚｎイオンを含むアルカリ溶液を用いて、無電解メッキ処理を行うことにより、メッキ処理を容易にする処理である。第２の貫通孔３２Ｂの側壁には、無機フィラーが露出する場合もあり、無機フィラーとメッキ膜との付着強度は弱いと考えられる。そこで、このジンケート処理を行うことにより、露出した無機フィラーへの無電界処理によるメッキ膜の形成を容易に行うことができる。
図１０および図１１を参照して、次に、第２の貫通孔３２Ｂにメッキ膜を形成することで、第２の接続部２５Ｂを形成し、第１の配線層１８Ａと第２の導電膜２８Ｂとを導通させる工程を説明する。ここでは、第１の接続部２５Ａおよび第２の接続部２５Ｂから接続部２５が形成される。そして、この接続部２５により、配線層同士が所望の箇所で接続される。このメッキ膜の形成は２つの方法が考えられる。第１の方法は無電解メッキによりメッキ膜を形成した後に、電解メッキにより再びメッキ膜を成膜させる方法である。第２の方法は、電解メッキ処理のみでメッキ膜を成膜する方法である。
図１０を参照して、メッキ膜を形成する上記第１の方法を説明する。先ず図１０（Ａ）を参照して、第２の貫通孔３２Ｂの側壁も含めた第２の導電膜２８Ｂの表面に、無電解メッキ処理によりメッキ膜３４を形成する。このメッキ膜３４の厚みは、３μｍから５μｍ程度で良い。上述したように、含有されるフィラーの量が少ない第２の樹脂膜１７Ｂ２に形成された第２の貫通孔３２Ｂの側壁は、無電界処理によるメッキ膜が形成しやすい条件となっている。
次に、図１０（Ｂ）を参照して、メッキ膜３４の上面に、電解メッキ法により新たなメッキ膜３５を形成する。具体的には、メッキ膜３４が形成された第２の導電膜２８Ｂをカソード電極として、電解メッキ法によりメッキ膜３５を形成する。上述した無電解メッキ法により、第２の貫通孔３２Ｂの内壁にはメッキ膜３４が形成されている。従って、ここで形成されるメッキ膜３５は、第２の貫通孔３２Ｂの内壁も含めて一様の厚みに形成される。このことにより、メッキ膜から成る第２の接続部２５Ｂが形成される。具体的なメッキ膜３５の厚みは、例えば２０μｍ程度である。上記したメッキ膜３４およびメッキ膜３５の材料としては、第２の導電膜２８Ｂと同じ材料である銅を採用することができる。また、銅以外の金属をメッキ膜３４およびメッキ膜３５の材料として採用することができる。
図１０（Ｃ）を参照して、ここではフィリングメッキを行うことにより、メッキ膜３５により第２の貫通孔３２Ｂを埋め込んでいる。このフィリングメッキを行うことにより、第２の接続部２５Ｂの機械的強度を向上させることができる。
次に図１１を参照して、電解メッキ法を用いて第２の接続部２５Ｂを形成する方法を説明する。
図１１（Ａ）を参照して、先ず、金属イオンを含む溶液を第２の貫通孔３２Ｂに接触させる。ここで、メッキ膜の材料としては、銅、金、銀、パラジューム等を採用することができる。そして、第２の導電膜２８Ｂをカソード電極として電流を流すと、カソード電極である第２の導電膜２８Ｂに金属が析出してメッキ膜が形成される。ここでは、メッキ膜が成長する様子を３６Ａ、３６Ｂにて表している。電解メッキ法では、電界が強い箇所に優先的にメッキ膜が形成される。本形態ではこの電界は、第２の貫通孔３２Ｂの周縁部に面する部分の第２の導電膜２８Ｂで強くなる。従って、この図に示すように、第２の貫通孔３２Ｂの周縁部に面する部分の第２の導電膜２８Ｂから、優先的にメッキ膜が成長する。形成されたメッキ膜が第１の接続部２５Ａに接触した時点で、第１の配線層１８Ａと第２の導電膜２８Ｂとが導通する。その後は、第２の貫通孔３２Ｂ内部に、一様にメッキ膜が形成される。このことにより、第２の貫通孔３２Ｂの内部に、第２の導電膜２８Ｂと一体化した第２の接続部２５Ｂが形成される。
図１１（Ｂ）を参照して、次に、第２の接続部２５Ｂを形成する他の方法を説明する。ここでは、ひさし１３を第２の貫通孔３２Ｂの周辺部に設けることにより、電解メッキ法による第２の接続部２５Ｂを容易にしている。ここで、「ひさし」とは、第２の貫通孔３２Ｂの周辺部を覆うように、せり出す第２の導電膜２８Ｂから成る部位を指す。ひさし１３の具体的な製造方法は、レーザーによる第２の貫通孔３２Ｂの形成を行う際に、このレーザーの出力を大きくすることで行うことができる。レーザーの出力を大きくすることにより、レーザーによる第２の導電膜２８Ｂの除去が横方向に進行することで、ひさし１３の下方の領域の樹脂が除去される。上記した条件にて、第２の導電膜２８Ｂをカソード電極とした電解メッキ処理を行うことで、ひさし１３の部分から優先的にメッキ膜が成長する。ひさし１３から、メッキ膜が成長することにより、図１１（Ａ）の場合と比較して、下方向に優先してメッキ膜を成長させることができる。従って、メッキ膜による第２の貫通孔３２Ｂの埋め込みを確実に行うことが可能となる。上述した電解メッキ法を用いたメッキ膜の形成は、第２の貫通孔３２Ｂの側壁に無機フィラーが露出することで、メッキ間膜を成膜するための条件が悪い場合でも行うことができる。
本形態では、第２の貫通孔３２Ｂにメッキ膜を形成することにより、必然的に第２の導電膜２８Ｂの表面にもメッキ膜が形成され、その厚みが厚くなる。しかしながら、本形態では、上記のように１０μｍ程度の浅い第２の貫通孔３２Ｂにメッキ膜を形成するので、形成されるメッキ膜のトータルの厚みを薄くすることが可能になる。従って、メッキ膜の付着による第２の導電膜２８Ｂの厚みの増加量は小さいので、第２の導電膜２８Ｂを薄い状態に保持することができる。このことから、第２の導電膜２８Ｂから形成される第２の配線層１８Ｂを微細にすることができる。
更にまた、フィリングメッキを施すことにより貫通孔３２を埋め込む場合でも、上記したように貫通孔３２が浅く形成されることから、フィリングメッキを容易に行うことができる。
図１２（Ａ）を参照して、第２の接続部２５Ｂが形成されることで、第１の接続部２５Ａおよび第２の接続部２５Ｂとから成る接続部２５が形成される。更に図１２（Ｂ）を参照して、レジスト２９Ｄを用いた選択的なエッチングを行うことで、第２の配線層１８Ｂを形成する。更に図１２（Ｃ）を参照して、ここでは、第１の配線層１８Ａ、第２の配線層１８Ｂ、第３の配線層１８Ｃから成る３層の多層配線が形成されている。この場合は、第２の配線層１８Ｂには、上面および下面の両方に、接続部２５を構成する凸状の部位が形成される。
図１３（Ａ）を参照して、次に、半田や導電ペースト等を介して回路素子１４を第２の配線層１８Ｂ（アイランド）に固着する。ここでは、能動素子をフェイスダウンで実装しているが必要によりフェイスダウンでも良い。更に、図１３（Ｂ）を参照して、金属細線１５を介して半導体素子１４Ａと第２の配線層１８Ｂとの電気的接続を行う。
上記工程が終了した後に、各ユニット２４の分離を行う。各ユニット２４の分離は、プレス機を用いた打ち抜き、ダイシング、等により行うことが出来る。その後に、各ユニット２４の回路基板１６にリード１１を固着する。
図１４を参照して、次に、各回路基板１６の樹脂封止を行う。ここでは、熱硬化性樹脂を用いたトランスファーモールドにより封止が行われている。即ち、上金型３０Ａおよび下金型３０Ｂとから成る金型３０に回路基板１６を収納した後に、両金型をかみ合わせることでリード１１の固定をする。そして、キャビティ３１に樹脂を封入することで、樹脂封止の工程が行われる。以上の工程で、例えば図１にその構造を示す混成集積回路装置が製造される。
本発明の混成集積回路装置を説明する断面図（Ａ）−（Ｃ）である。 本発明の混成集積回路装置を説明する斜視図である。 本発明の混成集積回路装置を説明する断面図（Ａ）、断面図（Ｂ）である。 本発明の混成集積回路装置を説明する断面図（Ａ）、断面図（Ｂ）である。 本発明の混成集積回路装置の製造方法を説明する断面図（Ａ）−（Ｃ）である。 本発明の混成集積回路装置の製造方法を説明する断面図（Ａ）−（Ｃ）である。 本発明の混成集積回路装置の製造方法を説明する断面図（Ａ）−（Ｃ）である。 本発明の混成集積回路装置の製造方法を説明する断面図（Ａ）−（Ｃ）である。 本発明の混成集積回路装置の製造方法を説明する断面図（Ａ）−（Ｃ）である。 本発明の混成集積回路装置の製造方法を説明する断面図（Ａ）−（Ｃ）である。 本発明の混成集積回路装置の製造方法を説明する断面図（Ａ）、断面図（Ｂ）である。 本発明の混成集積回路装置の製造方法を説明する断面図（Ａ）−（Ｃ）である。 本発明の混成集積回路装置の製造方法を説明する断面図（Ａ）、断面図（Ｂ）である。 本発明の混成集積回路装置の製造方法を説明する断面図である。 従来の混成集積回路装置を説明する斜視図（Ａ）、断面図（Ｂ）である。
符号の説明
１０ 混成集積回路装置
１１ リード
１２ 封止樹脂
１３ ひさし
１４ 回路素子
１５ 金属細線
１６ 回路基板
１７Ａ〜１７Ｄ 絶縁層
１８Ａ〜１８Ｄ 配線層
１９ ロウ材
２４ ユニット
２５Ａ、２５Ｂ 接続部
２６ パッド
２７ サーマルビア
２８Ａ、２８Ｂ 導電膜
２９Ａ〜２９Ｅ レジスト
３１ キャビティ
３２ 貫通孔
３４ メッキ膜

Claims (6)

  1. フィラーを含有する絶縁層を介して積層された複数の配線層を具備し、
    前記配線層同士は、前記絶縁層を厚み方向に貫通する接続部を介して所望の箇所にて電気的に接続され、
    前記絶縁層は、フィラーが含まれた第１の樹脂膜と、前記第１の樹脂膜に積層されて前記第１の樹脂膜よりもフィラーの含有量が少ない第２の樹脂膜から成り、
    前記第１の樹脂膜を厚み方向に貫通する第１の貫通孔を設け、前記第１の貫通孔の側壁を被覆する前記第２の樹脂膜の内部に前記接続部を設け、
    前記配線層に、該配線層から連続して延在し、部分的に厚み方向に突出する第１の接続部を設け、
    前記第１の貫通孔を、前記第１の接続部が埋め込まれることにより薄くなった領域の前記絶縁層に設けることを特徴とする回路装置。
  2. 前記第２の樹脂膜に含まれる前記フィラーの平均粒径は、前記第１の樹脂膜に含まれる前記フィラーの平均粒径よりも小さいことを特徴とする請求項１記載の回路装置。
  3. 回路基板の表面に第１の配線層を形成する工程と、
    フィラーが混入された第１の樹脂膜を、前記第１の配線層が被覆されるように前記回路基板の表面に設ける工程と、
    前記第１の樹脂膜を厚み方向に貫通する第１の貫通孔を形成することで、前記第１の貫通孔の底部から前記第１の配線層を露出させる工程と、
    前記第１の樹脂膜よりも前記フィラーの充填量が少ない第２の樹脂膜を、前記第１の貫通孔に充填されるように前記第１の樹脂膜の表面に形成する工程と、
    前記第２の樹脂膜の表面に第２の導電膜を積層させる工程と、
    前記第１の貫通孔に充填された前記第２の樹脂膜およびその上方の前記第２の導電膜を除去することで、前記第１の貫通孔よりも小さい第２の貫通孔を形成して、前記第１の貫通孔の底部から前記第１の配線層を露出させる工程と、
    前記第２の貫通孔に前記第１の配線層と前記第２の導電膜とを導通させる接続部を設ける工程と、
    前記第２の導電膜をパターニングすることで第２の配線層を形成する工程とを具備し、
    前記第１の貫通孔および前記第２の貫通孔は、前記配線層から連続して延在し、前記配線層を部分的に厚くすることにより薄くなった領域の前記絶縁層に設けることを特徴とする回路装置の製造方法。
  4. 前記第２の樹脂膜に含まれる前記フィラーの平均粒径は、前記絶縁層に含まれるフィラーの平均粒径よりも小さいことを特徴とする請求項３記載の回路装置の製造方法。
  5. 前記第１の貫通孔および前記第２の貫通孔は、レーザーを照射することにより形成されることを特徴とする請求項３記載の回路装置の製造方法。
  6. 前記接続部の形成は、前記第２の貫通孔にメッキ膜を形成することにより行うことを特徴とする請求項３記載の回路装置の製造方法。
JP2004162657A 2004-05-31 2004-05-31 回路装置およびその製造方法 Expired - Fee Related JP4592333B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2004162657A JP4592333B2 (ja) 2004-05-31 2004-05-31 回路装置およびその製造方法
US11/139,210 US7339281B2 (en) 2004-05-31 2005-05-26 Circuit device and manufacturing method thereof
CNB2005100747171A CN100411154C (zh) 2004-05-31 2005-05-31 电路装置及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004162657A JP4592333B2 (ja) 2004-05-31 2004-05-31 回路装置およびその製造方法

Publications (2)

Publication Number Publication Date
JP2005347358A JP2005347358A (ja) 2005-12-15
JP4592333B2 true JP4592333B2 (ja) 2010-12-01

Family

ID=35424282

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004162657A Expired - Fee Related JP4592333B2 (ja) 2004-05-31 2004-05-31 回路装置およびその製造方法

Country Status (3)

Country Link
US (1) US7339281B2 (ja)
JP (1) JP4592333B2 (ja)
CN (1) CN100411154C (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007311770A (ja) * 2006-04-17 2007-11-29 Mitsubishi Electric Corp 半導体装置
JP2010153571A (ja) * 2008-12-25 2010-07-08 Shinko Electric Ind Co Ltd 配線基板及びその製造方法
JP5982760B2 (ja) * 2011-09-07 2016-08-31 富士通株式会社 電子デバイス及びその製造方法
JP2013214550A (ja) * 2012-03-30 2013-10-17 Toshiba Corp 高周波モジュール
JP6111833B2 (ja) * 2013-05-06 2017-04-12 株式会社デンソー 多層基板の製造方法
JP2014220307A (ja) * 2013-05-06 2014-11-20 株式会社デンソー 多層基板、これを用いた電子装置および多層基板の製造方法
JP2015119073A (ja) * 2013-12-19 2015-06-25 日本シイエムケイ株式会社 多層プリント配線板および、その製造方法
GB201503089D0 (en) * 2015-02-24 2015-04-08 Flight Refueling Ltd Hybrid electronic circuit

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06268380A (ja) * 1993-03-16 1994-09-22 Ibiden Co Ltd プリント配線板
JP2002353631A (ja) * 2001-05-28 2002-12-06 Matsushita Electric Ind Co Ltd 回路基板とその製造方法
JP2004047587A (ja) * 2002-07-09 2004-02-12 Eastern Co Ltd 配線回路基板の製造方法および配線回路基板

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL154876B (nl) * 1966-04-14 1977-10-17 Philips Nv Werkwijze voor het vervaardigen van elektrisch werkzame inrichtingen met monokorrellagen met actieve korrels in een isolerende vulstof, alsmede volgens deze werkwijze verkregen elektrisch werkzame inrichting.
JP2698278B2 (ja) 1992-01-31 1998-01-19 三洋電機株式会社 混成集積回路装置
JP3271094B2 (ja) * 1993-07-05 2002-04-02 ソニー株式会社 積層配線基板及びその製造方法
JP2848357B2 (ja) * 1996-10-02 1999-01-20 日本電気株式会社 半導体装置の実装方法およびその実装構造
US6038133A (en) * 1997-11-25 2000-03-14 Matsushita Electric Industrial Co., Ltd. Circuit component built-in module and method for producing the same
JP2000260912A (ja) * 1999-03-05 2000-09-22 Fujitsu Ltd 半導体装置の実装構造及び半導体装置の実装方法
JP4592891B2 (ja) * 1999-11-26 2010-12-08 イビデン株式会社 多層回路基板および半導体装置
JP2002158355A (ja) * 2000-11-20 2002-05-31 Nec Kansai Ltd 半導体装置およびその製造方法
KR100868419B1 (ko) * 2001-06-07 2008-11-11 가부시끼가이샤 르네사스 테크놀로지 반도체장치 및 그 제조방법
JP2003174262A (ja) * 2001-12-07 2003-06-20 Hitachi Chem Co Ltd 多層配線板の製造方法
US7170062B2 (en) * 2002-03-29 2007-01-30 Oy Ajat Ltd. Conductive adhesive bonded semiconductor substrates for radiation imaging devices
KR100518587B1 (ko) * 2003-07-29 2005-10-04 삼성전자주식회사 얕은 트렌치 소자 분리 구조의 제조 방법 및 얕은 트렌치소자 분리 구조를 포함하는 미세 전자 소자
US7588963B2 (en) * 2004-06-30 2009-09-15 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming overhang support for a stacked semiconductor device
KR100684169B1 (ko) * 2005-08-11 2007-02-20 삼성전자주식회사 이원 필러 분포를 가지는 접착 필름 및 그 제조 방법, 이를이용한 칩 적층 패키지 및 그 제조 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06268380A (ja) * 1993-03-16 1994-09-22 Ibiden Co Ltd プリント配線板
JP2002353631A (ja) * 2001-05-28 2002-12-06 Matsushita Electric Ind Co Ltd 回路基板とその製造方法
JP2004047587A (ja) * 2002-07-09 2004-02-12 Eastern Co Ltd 配線回路基板の製造方法および配線回路基板

Also Published As

Publication number Publication date
CN1705106A (zh) 2005-12-07
JP2005347358A (ja) 2005-12-15
US7339281B2 (en) 2008-03-04
US20050263895A1 (en) 2005-12-01
CN100411154C (zh) 2008-08-13

Similar Documents

Publication Publication Date Title
US7315083B2 (en) Circuit device and manufacturing method thereof
US7186921B2 (en) Circuit device and manufacturing method thereof
US7854062B2 (en) Method for manufacturing circuit device
US9142473B2 (en) Stacked type power device module
JP4730426B2 (ja) 実装基板及び半導体モジュール
CN100461384C (zh) 电路装置及其制造方法
JP4383257B2 (ja) 回路装置およびその製造方法
JPWO2008069260A1 (ja) 回路素子実装用の基板、これを用いた回路装置およびエアコンディショナ
JP4471735B2 (ja) 回路装置
JP4379693B2 (ja) 半導体装置およびその製造方法
JP4592333B2 (ja) 回路装置およびその製造方法
JP4596846B2 (ja) 回路装置の製造方法
JP2008060372A (ja) 回路装置およびその製造方法、配線基板およびその製造方法
JP4439336B2 (ja) 回路装置の製造方法
JP4969072B2 (ja) 回路装置およびその製造方法
JP4383258B2 (ja) 回路装置の製造方法
US20050263482A1 (en) Method of manufacturing circuit device
JP4168494B2 (ja) 半導体装置の製造方法
JP2007096083A (ja) 混成集積回路装置
JP2006128501A (ja) 回路装置およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061012

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090402

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090825

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091021

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100119

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100323

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100818

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100914

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130924

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130924

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees