JP4969072B2 - 回路装置およびその製造方法 - Google Patents
回路装置およびその製造方法 Download PDFInfo
- Publication number
- JP4969072B2 JP4969072B2 JP2005252189A JP2005252189A JP4969072B2 JP 4969072 B2 JP4969072 B2 JP 4969072B2 JP 2005252189 A JP2005252189 A JP 2005252189A JP 2005252189 A JP2005252189 A JP 2005252189A JP 4969072 B2 JP4969072 B2 JP 4969072B2
- Authority
- JP
- Japan
- Prior art keywords
- resin film
- wiring layer
- connection portion
- circuit device
- insulating layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 24
- 229920005989 resin Polymers 0.000 claims description 201
- 239000011347 resin Substances 0.000 claims description 201
- 239000000945 filler Substances 0.000 claims description 69
- 238000000034 method Methods 0.000 claims description 46
- 239000012528 membrane Substances 0.000 claims description 2
- 239000010410 layer Substances 0.000 description 227
- 238000007747 plating Methods 0.000 description 45
- 238000009713 electroplating Methods 0.000 description 18
- 238000007789 sealing Methods 0.000 description 17
- 239000000463 material Substances 0.000 description 16
- 239000004065 semiconductor Substances 0.000 description 15
- 230000017525 heat dissipation Effects 0.000 description 14
- 229910052751 metal Inorganic materials 0.000 description 13
- 239000002184 metal Substances 0.000 description 13
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 10
- 239000010949 copper Substances 0.000 description 10
- 229910052802 copper Inorganic materials 0.000 description 9
- 238000007772 electroless plating Methods 0.000 description 8
- 239000011800 void material Substances 0.000 description 6
- 230000002093 peripheral effect Effects 0.000 description 5
- 229910052782 aluminium Inorganic materials 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 4
- 239000004020 conductor Substances 0.000 description 4
- 229910000679 solder Inorganic materials 0.000 description 4
- 238000001039 wet etching Methods 0.000 description 4
- 239000003822 epoxy resin Substances 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 229920000647 polyepoxide Polymers 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- 229920001187 thermosetting polymer Polymers 0.000 description 3
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 2
- 229910017083 AlN Inorganic materials 0.000 description 2
- CURLTUGMZLYLDI-UHFFFAOYSA-N Carbon dioxide Chemical compound O=C=O CURLTUGMZLYLDI-UHFFFAOYSA-N 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 238000005219 brazing Methods 0.000 description 2
- 239000000919 ceramic Substances 0.000 description 2
- 239000011888 foil Substances 0.000 description 2
- 230000020169 heat generation Effects 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 238000002156 mixing Methods 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 230000000149 penetrating effect Effects 0.000 description 2
- 229920005992 thermoplastic resin Polymers 0.000 description 2
- 239000004593 Epoxy Substances 0.000 description 1
- 229910001111 Fine metal Inorganic materials 0.000 description 1
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 1
- 229910001030 Iron–nickel alloy Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- -1 aluminum compound Chemical class 0.000 description 1
- 229940043430 calcium compound Drugs 0.000 description 1
- 150000001674 calcium compounds Chemical class 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 229910002092 carbon dioxide Inorganic materials 0.000 description 1
- 239000001569 carbon dioxide Substances 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005868 electrolysis reaction Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000011256 inorganic filler Substances 0.000 description 1
- 229910003475 inorganic filler Inorganic materials 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 238000013532 laser treatment Methods 0.000 description 1
- 150000002681 magnesium compounds Chemical class 0.000 description 1
- 229910021645 metal ion Inorganic materials 0.000 description 1
- 229910003465 moissanite Inorganic materials 0.000 description 1
- 238000010397 one-hybrid screening Methods 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- 150000003112 potassium compounds Chemical class 0.000 description 1
- 238000004382 potting Methods 0.000 description 1
- 238000004080 punching Methods 0.000 description 1
- 238000005096 rolling process Methods 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 150000003377 silicon compounds Chemical class 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 238000001721 transfer moulding Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
- H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
本発明は回路装置およびその製造方法に関し、特に、絶縁層を介して積層された複数の配線層を有する回路装置およびその製造方法に関するものである。
図１１を参照して、従来の混成集積回路装置１００の構成を説明する（例えば、特許文献１を参照）。図１１（Ａ）は混成集積回路装置１００の斜視図であり、図１１（Ｂ）は図１５（Ａ）のＸ−Ｘ’線に於ける断面図である。
従来の混成集積回路装置１００は、矩形の基板１０６と、基板１０６の表面に設けられた絶縁層１０７とを有し、この絶縁層１０７上には、配線層１０８がパターニングされている。更に、配線層１０８には回路素子１０４が固着されており、回路素子１０４と配線層１０８とは、金属細線１０５により電気的に接続されている。配線層１０８と電気的に接続されたリード１０１は、外部に導出されている。また、混成集積回路装置１００は全体が封止樹脂１０２で封止されている。封止樹脂１０２で封止する方法としては、熱可塑性樹脂を用いたインジェクションモールドと、熱硬化性樹脂を用いたトランスファーモールドとがある。
特開平６−１７７２９５号公報
しかしながら、上述した混成集積回路装置１００では、単層の配線が形成されていたことから、集積可能な電気回路の規模に制限がある問題があった。この問題を解決する方法の一つとして、絶縁層を介して積層される多層の配線構造を形成する方法がある。
多層の配線層を積層させる場合は、配線層の間に位置する絶縁層に多量のフィラーを混入させてその熱抵抗を低減させている。しかしながら、多量のフィラーが混入された絶縁層は流動性が低いので、配線層と絶縁層との間にボイドが発生してしまう恐れがあった。
本発明は、上記した問題を鑑みて成されたものである。本発明の主な目的は、絶縁層を介して積層された配線層を構成する場合に於いて、配線層と絶縁層との密着性が向上された回路装置およびその製造方法を提供することにある。
本発明の回路装置は、絶縁層を介して積層された第１配線層および第２配線層を有する回路装置に於いて、前記絶縁層は、前記第１配線層の間に充填された第１樹脂膜と、前記第１樹脂膜に積層されて前記第１樹脂膜よりも多量のフィラーが混入された第２樹脂膜から成り、前記第１樹脂膜と前記第２樹脂膜との境界面は、前記第１配線層同士の間で、前記第１樹脂膜側に突出するように湾曲することを特徴とする。
本発明の回路装置は、主面が第１絶縁層により被覆された回路基板と、前記第１絶縁層の表面に形成された第１配線層と、第２絶縁層を介して前記第１配線層に積層された第２配線層と、前記第２配線層に電気的に接続された回路素子とを具備し、前記第２絶縁層は、前記第１配線層の間に充填された第１樹脂膜と、前記第１樹脂膜に積層されて前記第１樹脂膜よりも多量のフィラーが混入された第２樹脂膜から成り、前記第１樹脂膜と前記第２樹脂膜との境界面は、前記第１配線層同士の間で、前記第１樹脂膜側に突出するように湾曲することを特徴とする。
本発明の回路装置の製造方法は、第１配線層を形成する工程と、前記第１配線層同士の間に第１樹脂膜を充填させる工程と、前記第１樹脂膜および前記第１配線層が覆われるように、前記第１樹脂膜よりも多量のフィラーが混入された第２樹脂膜を形成する工程と、前記第２樹脂膜の表面に、接続部を介して前記第１配線層と接続された第２配線層を形成する工程と、を具備し、前記第１樹脂膜と前記第２樹脂膜との境界面を、前記第１配線層同士の間で、前記第１樹脂膜側に突出するように湾曲させることを特徴とする。
本発明の回路装置に依れば、第１配線層および第２配線層の間に位置する絶縁層を、第1樹脂膜および第２樹脂膜から構成し、第２樹脂膜に多量のフィラーを混入させている。そして、比較的フィラーの含有量が少なく流動性に優れる第１樹脂膜を、第１配線層同士の間に充填させている。従って、第１絶縁層同士の間に、絶縁層を構成する第１樹脂膜を、隙間なく充填させることができる。更に、第２の樹脂膜には、フィラーが多量に混入されているので、絶縁層の熱抵抗を低減させて、装置全体の放熱性を向上させることができる。
更に、本発明によれば、第１樹脂膜と第２樹脂膜との界面を、第１樹脂膜側に突出するように湾曲させている。従って、フィラーの混入量が少なく熱抵抗が大きい第１樹脂膜が薄くなるので、装置全体の放熱性を向上させることができる。また、第１樹脂膜と第２樹脂膜とが接触する面積を大きくすることができるので、放熱性を更に向上させることができる。
更に、フィラーが混入されない樹脂を第１樹脂膜として採用すると、第１樹脂膜の流動性を更に向上させることができる。従って、第１配線層が微細に形成されても、第１配線層間にボイドが発生することを防止することができる。
本発明の回路装置の製造方法によれば、第１配線層同士の間に第１樹脂膜を充填させた後に、多量のフィラーが混入された第２樹脂膜を形成して、上層の第２配線層を形成している。従って、比較的フィラーの含有量が少なく流動性に優れる第１樹脂膜により、第１配線層間が充填される。このことから、第１配線層間の間にボイドが発生するのを防止することができる。
＜第１の実施の形態＞
本形態では、図１から図３を参照して、回路装置の一例として混成集積回路装置を例に説明する。
本形態では、図１から図３を参照して、回路装置の一例として混成集積回路装置を例に説明する。
図１を参照して、本発明の混成集積回路装置１０Ａの構成を説明する。図１（Ａ）は混成集積回路装置１０Ａの断面図であり、図１（Ｂ）は部分的に拡大された断面図である。
混成集積回路装置１０Ａでは、図１（Ａ）を参照して、支持基板として機能する回路基板１６の表面に、第１配線層１８Ａ、第２配線層１８Ｂおよび回路素子１４から成る電気回路が形成されている。更に、回路基板１６の表面に形成された電気回路は、封止樹脂１２により封止されている。回路基板１６の周辺部にて、リード１１が第２配線層１８Ｂに固着されており、リード１１の端部は封止樹脂１２から外部に導出している。本形態では、第２絶縁層１７Ｂを介して積層された第１配線層１８Ａおよび第２配線層１８Ｂから成る２層の配線構造が構成されている。このような概略の構成を有する混成集積回路装置１０Ａの詳細を以下にて説明する。
回路基板１６は、金属またはセラミック等から成る基板が好ましい。具体的な回路基板１６の材料としては、金属としてアルミニウム（Ａｌ）、銅（Ｃｕ）または鉄（Ｆｅ）等を採用可能であり、セラミックとしてはＡｌ２Ｏ３、ＡｌＮを採用することができる。その他にも機械的強度や放熱性に優れるものを回路基板１６の材料として採用することが出来る。更に、回路基板１６としては、フレキシブル基板、プリント基板、ガラスエポキシ基板等が採用可能である。
回路基板１６の材料として銅を主体とする金属を採用すると、銅は熱伝導性に優れた材料であることから装置全体の放熱性を向上させることが出来る。回路基板１６として、アルミニウムが採用された場合は、回路基板１６の主面に酸化アルミニウムが形成される。
第１絶縁層１７Ａは、回路基板１６の上面全域を覆うように形成されている。第１絶縁層１７Ａとしては、フィラーが充填された樹脂を採用することができる。本形態に於いて、フィラーとしては、例えば、アルミニウム化合物、カルシウム化合物、カリウム化合物、マグネシウム化合物、または、ケイ素化合物を採用することができる。更に、第１絶縁層１７Ａには、装置全体の放熱性を向上させるために多量のフィラーが含有されており、その重量充填率は、例えば６０％〜８０％程度である。更にまた、径が５０μｍ以上の大きなフィラーを第１絶縁層１７Ａに混入させることでも、放熱性を向上させることができる。第１絶縁層１７Ａの厚みは、要求される耐圧により変化するが、おおよそ５０μｍから数百μｍ程度が好ましい。
第１配線層１８Ａは、銅等の金属から成り、第１絶縁層１７Ａの表面にパターニングされている。この第１配線層１８Ａは、上層の第２配線層１８Ｂと電気的に接続され、主にパターンを引き回す機能を有する。また、第１配線層１８Ａ同士が離間する距離は、例えば１００μｍ程度である。
第２絶縁層１７Ｂは、第１配線層１８Ａを被覆するように回路基板１６の表面に形成されている。また、第２絶縁層１７Ｂは、第１配線層１８Ａと第２配線層１８Ｂとの間に位置して両者を絶縁させる機能を有する。そして、第２絶縁層１７Ｂには、第１配線層１８Ａと第２配線層１８Ｂとを所定の箇所にて電気的に接続する接続部２５が貫通して形成される。本形態では、第２絶縁層１７Ｂは、フィラーの含有量の少ない第１樹脂膜１７Ｂ１と、フィラーが高充填された第２樹脂膜１７Ｂ２から成る。この事項については後述する。
第２配線層１８Ｂは、第２絶縁層１７Ｂの表面に形成されている。第２配線層１８Ｂは、回路素子１４が載置されるランド、回路素子と接続されるパッド、このパッドを電気的に接続する配線部、リード１１が固着されるパッド等を形成している。更に、第２配線層１８Ｂと第１配線層１８Ａとは、平面的に交差するように形成することができる。従って、半導体素子１４Ａが多数個の電極を有する場合でも、本願の多層配線構造により、クロスオーバーが可能となりパターンの引き回しを自由に行うことができる。第２配線層１８Ｂと第１配線層１８Ａとは、第２絶縁層１７Ｂを貫通する接続部２５を介して所望の箇所で接続されている。半導体素子の電極の数、素子の実装密度等により、３層、４層、５層以上の配線構造を採用することもできる。
半導体素子１４Ａ等の回路素子１４は第２配線層１８Ｂ上に固着され、回路素子１４と配線層とで所定の電気回路が構成されている。回路素子１４としては、トランジスタ、ダイオード、ＩＣまたはシステムＬＳＩ等の能動素子や、コンデンサや抵抗等の受動素子が採用される。また、パワー系の半導体素子等の発熱量が大きいものは、金属より成るヒートシンクを介して第２配線層１８Ｂに固着されても良い。ここで、半導体素子１４Ａは、フェイスアップ型なので金属細線１５を介して第２配線層１８Ｂと電気的に接続されているが、フェイスダウンで実装されてもよい。
また、いわゆるシステムＬＳＩを半導体素子１４Ａとして採用することもできる。ここで、システムＬＳＩとは、アナログ演算回路、デジタル演算回路または記憶部等を有し、システム機能を一つのＬＳＩで実現する大規模な素子である。従って、従来のＬＳＩと比較すると、システムＬＳＩは多量の発熱を伴って動作する。本形態では、放熱性に優れた多層の配線構造を実現したので、発熱量が多く且つパッド数が多いシステムＬＳＩを回路素子１４として採用することができる。
リード１１は、回路基板１６の周辺部にて第２配線層１８Ｂに固着され、例えば外部との入力・出力を行う働きを有する。ここでは、一辺に多数個のリード１１が設けられているが、対向する２辺、４辺に配置されてもよい。リード１１とパターンとの接着は、ロウ材１９（半田）を介して行われている。
封止樹脂１２は、熱硬化性樹脂を用いるトランスファーモールド、または、熱可塑性樹脂を用いるインジェクションモールドにより形成される。ここでは、回路基板１６およびその表面に形成された電気回路を封止するように封止樹脂１２が形成され、回路基板１６の裏面は封止樹脂１２から露出している。図１（Ａ）を参照して、回路基板１６表面に載置された回路素子１４から発生する熱を好適に外部に逃がすために、回路基板１６の裏面は封止樹脂１２から外部に露出している。また装置全体の耐湿性を向上させるために、回路基板１６の裏面も含めて封止樹脂１２により全体を封止することもできる。更にまた、モールド以外の封止方法は、例えば、ポッティングによる封止、ケース材による封止、等の周知の封止方法を適用させることが可能である。
図１（Ｂ）の断面図を参照して、本形態では、第２絶縁層１７Ｂが、第１樹脂膜１７Ｂ１および第２樹脂膜１７Ｂ２から形成されている。更に、第２樹脂膜１７Ｂ２には、第１樹脂膜１７Ｂ１よりも多量のフィラーが含有されている。換言すると、第１樹脂膜１７Ｂ１に含有されるフィラーの量は、第２樹脂膜１７Ｂ２よりも少ない。または、第１樹脂膜１７Ｂ１は、フィラーが含まれない樹脂から成る。
第１樹脂膜１７Ｂ１は、第１配線層１８Ａ同士の間に充填されている。上記したように、第１樹脂膜１７Ｂ１は、含有されるフィラーの量が比較的少ないので流動性に優れている。従って、第１配線層１８Ａ同士の間隔が例えば１００μｍ程度に狭い場合でも、第１配線層１８Ａ同士の間に隙間なく第１樹脂膜１７Ｂ１は充填される。このことから、第１配線層１８Ａと第１樹脂膜１７Ｂ１との間にボイドが発生することを防止することができる。また、第１樹脂膜１７Ｂ１として、フィラーが充填されていない樹脂を採用すると、第１樹脂膜１７Ｂ１の流動性は更に向上される。具体的には、第１樹脂膜１７Ｂ１に含有されるフィラーの量は、例えば５０重量％以下である。
第２樹脂膜１７Ｂ２は、第１樹脂膜１７Ｂ１よりも多量のフィラーが混入され、第１樹脂膜１７Ｂ１および第１配線層１８Ａを被覆するように形成されている。ここでは、第１配線層１８Ａの上面と、第２配線層１８Ｂの下面との間に、第２樹脂膜１７Ｂ２が位置している。第２樹脂膜１７Ｂ２に含有されるフィラーの割合は、例えば５０重量％〜８０重量％である。また、第２樹脂膜１７Ｂ２の厚みは、例えば６０μｍ〜１００μｍ程度である。フィラーが多量に含まれることにより、第２樹脂膜１７Ｂ２の熱抵抗が低減される。従って、半導体素子１４Ａから発生した熱は、第２配線層１８Ｂ、第２樹脂膜１７Ｂ２、第１配線層１８Ａ、第１絶縁層１７Ａ、回路基板１６を介して外部に放出される。
本形態では、第２絶縁層１７Ｂを、第１樹脂膜１７Ｂ１および第２樹脂膜１７Ｂ２から構成している。更に、フィラーの充填量が少なく流動性に優れる第１樹脂膜１７Ｂ１を第１配線層１８Ａの間に充填させている。このことにより、第２絶縁層１７Ｂの熱抵抗を低減させた状態で、第２絶縁層１７Ｂと第１配線層１８Ａとの間にボイドが発生することを防止することができる。
具体的には、熱抵抗を低減させるためには、第２絶縁層１７Ｂに多量のフィラーを混入させれば良い。しかしながら、多量のフィラーが混入された第２絶縁層１７Ｂは流動性が悪いので、第１配線層１８Ａと第２絶縁層１７Ｂとの間にボイドが発生する恐れがある。また、流動性を高めるためには、第２絶縁層１７Ｂに含まれるフィラーの量を少なくすればよい。または、フィラーが含まれない樹脂を第２絶縁層１７Ｂとして採用すればよい。しかしながら、含有されるフィラーの量を少なくすると、第２絶縁層１７Ｂの熱抵抗が大きくなり、装置全体の放熱性が低下してしまう。
そこで本形態では、第２絶縁層１７Ｂを、フィラーの含有量が少ない第１樹脂膜１７Ｂ１と、フィラーの含有量が多い第２樹脂膜１７Ｂ２から構成している。そして、フィラーの含有量が少ない第１樹脂膜１７Ｂ１を、第１配線層１８Ａ同士の間に充填させている。このことにより、フィラーの含有量が少なく流動性に優れた第１樹脂膜１７Ｂ１により、第１配線層１８Ａの間が隙間なく充填されるので、ボイドの発生を防止することができる。更に、フィラーが高充填された第２樹脂膜１７Ｂ２により、第２絶縁層１７Ｂの熱抵抗は低減されるので、装置全体の放熱性を向上させることができる。
第１樹脂膜１７Ｂ１と第２樹脂膜１７Ｂ２との境界面２０は、第１樹脂膜１７Ｂ１側に突出するように湾曲している。図面では、境界面２０は、下方に突出するように湾曲している。このことにより、フィラーの含有量が少ない第１樹脂膜１７Ｂ１の厚みを薄くして、その熱抵抗を低減させることができる。従って、内蔵される回路素子から発生した熱の一部は、第２樹脂膜１７Ｂ２および第１樹脂膜１７Ｂ１を伝導して、外部に放出される。
また、境界面２０を湾曲させることにより、第１樹脂膜１７Ｂ１と第２樹脂膜１７Ｂ２とが接触する面積を増大させることができる。従って、境界面２０を介してより多量の熱を、第２樹脂膜１７Ｂ２から第１樹脂膜１７Ｂ１に伝達させることができるので、装置全体の放熱性を向上させることができる。
接続部２５は、第２絶縁層１７Ｂを厚み方向に貫通する導電部材から成り、第１配線層１８Ａと第２配線層１８Ｂとを所定の箇所にて導通させる機能を有する。ここでは、主に第２樹脂膜１７Ｂ２を貫通するように接続部２５が形成されている。また、第１配線層１８Ａと第２配線層１８Ｂとを熱的に結合させるサーマルビアとして、接続部２５を用いることもできる。
図２を参照して、他の形態の混成集積回路装置１０Ｂの構成を説明する。図２（Ａ）は混成集積回路装置１０Ｂの断面図であり、図２（Ｂ）は拡大された断面図である。
図２（Ａ）および図２（Ｂ）を参照して、混成集積回路装置１０Ｂでは、第１接続部２５Ａおよび第２接続部２５Ｂにより、接続部２５が形成されている。他の混成集積回路装置１０Ｂの構成は、図１に示した混成集積回路装置１０Ａと同様である。
図２（Ｂ）を参照して、ここでは、第１接続部２５Ａおよび第２接続部２５Ｂとから成る接続部２５が形成されている。第１接続部２５Ａは、第１配線層１８Ａから連続して厚み方向に突出する部位である。ここでは、第１接続部２５Ａは上方に突出しており、第２絶縁層１７Ｂに埋め込まれている。第２接続部２５Ｂは、第２配線層１８Ｂから連続して厚み方向に突出する部位であり、ここでは下方に突出して第２絶縁層１７Ｂに埋め込まれている。
第１接続部２５Ａは、エッチング加工により厚み方向に突出するように形成された部位であり、メッキ処理や圧延加工により形成されるＣｕ箔からなる。また、第１接続部２５Ａは、エッチング加工以外の方法でも形成可能である。具体的には、電解メッキ膜あるいは無電解メッキ膜を、第１配線層１８Ａの表面に凸状に成膜することで、第１接続部２５Ａを形成することができる。更に、半田等のロウ材や銀ペースト等の導電性材料を、第１配線層１８Ａの表面に設けることでも、第１接続部２５Ａを形成することが可能である。
第２接続部２５Ｂは、電解メッキあるいは無電解メッキのメッキ処理により形成される部位である。この第２接続部２５Ｂの形成方法については、製造方法を説明する実施の形態にて後述する。
本形態では、上記した第１接続部２５Ａと第２接続部２５Ｂとが接触する箇所を、第２絶縁層１７Ｂの厚み方向の中間部に位置させている。ここで、中間部とは、第１配線層１８Ａの上面より上方であり、第２配線層１８Ｂの下面より下方であることを意味している。従って、紙面では、第１接続部２５Ａと第２接続部２５Ｂとが接触する箇所は、第２絶縁層１７Ｂの厚み方向の中央部付近となっているが、この箇所は、上記した中間部の範囲で変化させることができる。第２接続部２５Ｂをメッキ処理により形成することを考慮した場合、第１接続部２５Ａと第２接続部２５Ｂとがコンタクトする部分は、第１配線層１８Ａの上面と、第２配線層１８Ｂの下面の間において、その中間位置よりも上方に配置されることが好ましい。このことにより、メッキ膜から成る第２接続部２５Ｂの形成が容易になる利点がある。
ここでは、第１樹脂膜１７Ｂ１と第２樹脂膜１７Ｂ２との境界面２０は、第１接続部２５Ａの上面と同一平面上に位置し、下方に凸状になるように湾曲している。また、第１樹脂膜１７Ｂ１は、第１配線層１８Ａ同士の間に充填され、更に、第１配線層１８Ａの上面も被覆している。
混成集積回路装置１０Ｂに於いても、第２絶縁層１７Ｂを、第１樹脂膜１７Ｂ１および第２樹脂膜１７Ｂ２から構成することにより、混成集積回路装置１０Ａと同様の効果を得ることができる。
図３を参照して、他の形態の混成集積回路装置の構成を説明する。図３（Ａ）および図３（Ｂ）は他の形態の混成集積回路装置の断面図である。
図３（Ａ）を参照して、ここでは、第２絶縁層１７Ｂを貫通するようにサーマルビア２７が形成されている。サーマルビア２７とは、第２絶縁層１７Ｂを貫通する孔に金属が充填された部位であり、外部への熱の経路として機能する。従って、サーマルビア２７は電気的通路として機能しなくても良い。具体的には、サーマルビア２７は、半導体素子１４Ａが固着されるランド状の第２配線層１８Ｂの下面に接触するように形成されている。従って、半導体素子１４Ａから多量の熱が発生した場合でも、複数個のサーマルビア２７を介して、その熱は回路基板１６に伝達される。この場合の熱の経路は、半導体素子１４Ａ→第２配線層１８Ｂ→サーマルビア２７→第１絶縁層１７Ａ→回路基板１６→外部である。
図３（Ｂ）を参照して、ここでは、第１絶縁層１７Ａおよび第２絶縁層１７Ｂの両方にサーマルビア２７が設けられている。具体的には、第２絶縁層１７Ｂを貫通するようにサーマルビア２７Ａが設けられ、第１絶縁層１７Ａを貫通するようにサーマルビア２７Ｂが設けられている。従って、同図に示すように第１絶縁層１７Ａにサーマルビア２７Ｂを設けることにより、放熱性を更に向上させることが可能となる。第１絶縁層１７Ａに設けられるサーマルビア２７Ｂも、発熱を伴う半導体素子１４Ａの下方に対応する領域に設けることが好ましい。また、上述した第１樹脂膜１７Ｂ１および第２樹脂膜１７Ｂ２と同様に、フィラーの充填量の異なる２つの樹脂膜により第１絶縁層１７Ａを形成しても良い。
＜第２の実施の形態＞
本形態では、図４から図７を参照して、図１に構造を示した混成集積回路装置１０Ａの製造方法を説明する。
本形態では、図４から図７を参照して、図１に構造を示した混成集積回路装置１０Ａの製造方法を説明する。
先ず、図４（Ａ）を参照して、回路基板１６の上面を第１絶縁層１７Ａにより被覆し、第１絶縁層１７Ａの表面に第１配線層１８Ａを形成する。回路基板１６としては、厚みが１．５ｍｍ程度の金属板を採用することができる。第１配線層１８Ａとしては、銅を主材料とするもの、Ｆｅ−ＮｉまたはＡｌを主材料とする材料を採用することができる。また、第１絶縁層１７Ａとしてはエポキシ樹脂等の絶縁性樹脂に無機フィラーが混入されたものを採用することができる。ここで、混入されるフィラーとしては、ＳｉＯ２、Ａｌ２Ｏ３、ＳｉＣ、ＡｌＮ等である。また、放熱性を向上させるために、第１絶縁層１７Ａには、５０重量％〜８０重量％程度のフィラーが混入される。
第１配線層１８Ａは、第１絶縁層１７Ａの上面に形成された導電箔（不図示）をエッチングして形成される。第１配線層１８Ａの厚みは、例えば７０μｍ程度である。また、第１配線層１８Ａ同士が離間する距離は、例えば１００μｍ程度である。
図４（Ｂ）を参照して、次に、第１配線層１８Ａが覆われるように、第１樹脂膜１７Ｂ１を形成する。第１樹脂膜１７Ｂ１の形成は、ロールコートにより行うことができる。第１樹脂膜１７Ｂ１としては、少量のフィラーが充填されたエポキシ樹脂等の樹脂を採用することができる。例えば、第１樹脂膜１７Ｂ１に含有されるフィラーの量は、５０重量％以下である。または、フィラーが全く含有されない樹脂を、第１樹脂膜１７Ｂ１として採用しても良い。
フィラーの含有量が少ない樹脂を第１樹脂膜１７Ｂ１の材料として採用することにより、第１樹脂膜１７Ｂ１の流動性が向上される。従って、第１配線層１８Ａ同士の間も、第１樹脂膜１７Ｂ１が隙間なく充填される。このことから、第１配線層１８Ａと第１樹脂膜１７Ｂ１との間にボイドが発生することを防止することができる。
図４（Ｃ）および図４（Ｄ）を参照して、次に、スキージ２１を用いて、第１配線層１８Ａの上面を被覆する第１樹脂膜１７Ｂ１を掻き取り除去する。第１配線層１８Ａを被覆する第１樹脂膜１７Ｂ１は、フィラーの含有量が少ないために熱抵抗が大きい。従って、スキージ２１を用いて、熱抵抗の大きい第１樹脂膜１７Ｂ１を部分的に除去することで、第１樹脂膜１７Ｂ１を採用することによる装置全体の放熱性の低下を抑制することができる。
ここでは、スキージ２１を、第１配線層１８Ａの表面に沿って、矢印に示す方向に移動させることにより、第１樹脂膜１７Ｂ１を部分的に除去している。本工程では、第１配線層１８Ａを被覆する第１樹脂膜１７Ｂ１を完全に除去することにより、第１配線層１８Ａの上面を第１樹脂膜１７Ｂ１から露出させても良い。更には、第１配線層１８Ａの上層を被覆する第１樹脂膜１７Ｂ１が僅かに残存しても良い。
図４（Ｄ）を参照して、第１配線層１８Ａ間に充填される第１樹脂膜１７Ｂ１の上面は、上述したスキージ２１により掻き取られることで、下方に湾曲する凹部２２となる。第１樹脂膜１７Ｂ１の上面がこのように湾曲することにより、フィラーの含有量が少なく熱伝導率が悪い第１樹脂膜１７Ｂ１の厚みを薄して、熱抵抗を低減させることができる。
図５（Ａ）を参照して、次に、第１樹脂膜１７Ｂ１および第１配線層１８Ａが覆われるように第２樹脂膜１７Ｂ２を形成して、更に、第２樹脂膜１７Ｂ２の上面を導電膜２８により被覆する。
第２樹脂膜１７Ｂ２としては、フィラーが高充填されたエポキシ樹脂等の樹脂が採用される。第２樹脂膜１７Ｂ２に充填されるフィラーの量は、例えば５０重量％〜８０重量％である。また、第２樹脂膜１７Ｂ２の厚みは、６０μｍ〜１００μｍ程度でよい。第１樹脂膜１７Ｂ１および第２樹脂膜１７Ｂ２により、第２絶縁層１７Ｂが形成される。また、第２樹脂膜１７Ｂ２を接着材として、厚みが７０μｍ程度の導電材料から成る導電膜２８が接着される。また、必要に応じて、樹脂を硬化させるため加熱処理が行われる。
本形態では、フィラーの含有量が少ない第１樹脂膜１７Ｂ１を、第１配線層１８Ａの間に充填した後に、フィラーが高充填された第２樹脂膜１７Ｂ２を形成している。従って、ボイドの発生を抑止しつつ、フィラーが高充填された第２樹脂膜１７Ｂ２を積層させることができる。具体的には、フィラーの含有量が少なく流動性に優れた第１樹脂膜１７Ｂ１により、第１配線層１８Ａ同士の間は隙間なく充填される。第１配線層１８Ａ同士の間に第１樹脂膜１７Ｂ１が充填されることにより、第１配線層１８Ａおよび第１樹脂膜１７Ｂ１の上面は、平坦化された面となる。第１配線層１８Ａおよび第１樹脂膜１７Ｂ１の上面が平坦化された面と成っているので、フィラーが高充填されて流動性が低い第２樹脂膜１７Ｂ２を、ボイドの形成を抑止して容易に積層させることができる。
図５（Ｂ）を参照して、次に、導電膜２８およびその下方の第２絶縁層１７Ｂを部分的に除去して、底部に第１配線層１８Ａが露出される貫通孔３２を形成する。貫通孔３２を形成するための導電膜２８の除去は、ウェットエッチング等により行うことができる。第２絶縁層１７Ｂの部分的な除去は、炭酸ガスレーザー等を用いて行うことができる。
図５（Ｃ）を参照して、次に、上記の工程にて形成した貫通孔３２に導電材料を形成することにより、接続部２５を形成する。接続部２５により、所定の箇所に於いて、第１配線層１８Ａと導電膜２８とが電気的に接続される。
図６を参照して、上記した接続部２５の製造方法を詳述する。この接続部２５の形成は２つの方法が考えられる。第１の方法は、無電解メッキ処理と電解メッキ処理とを組み合わせた方法である。第２の方法は、電解メッキ処理のみでメッキ膜を成膜する方法である。
図６（Ａ）を参照して、メッキ膜を形成する上記第１の方法を説明する。この方法では、先ず、貫通孔３２の側壁も含めた導電膜２８の表面に、無電解メッキ処理によりメッキ膜３４を形成する。このメッキ膜３４の厚みは、３μｍから５μｍ程度で良い。次に、メッキ膜３４の上面に、電解メッキ法により新たなメッキ膜３５を形成する。具体的には、メッキ膜３４が形成された導電膜２８をカソード電極として、電解メッキ法によりメッキ膜３５を形成する。上述した無電解メッキ法により、貫通孔３２の内壁にはメッキ膜３４が形成されている。従って、ここで形成されるメッキ膜３５は、貫通孔３２の内壁も含めて一様の厚みに形成される。このことにより、メッキ膜から成る接続部２５が形成される。具体的なメッキ膜３５の厚みは、例えば２０μｍ程度である。上記したメッキ膜３４およびメッキ膜３５の材料としては、導電膜２８と同じ材料である銅を採用することができる。また、銅以外の金属をメッキ膜３４およびメッキ膜３５の材料として採用することができる。ここではフィリングメッキを行うことにより、メッキ膜３５により貫通孔３２を埋め込んでいる。フィリングメッキを行うことにより、接続部２５の機械的強度を向上させることができる。
図６（Ｂ）を参照して、次に、電解メッキ法のみにより接続部２５を形成する方法を説明する。この方法では、金属イオンを含む溶液を貫通孔３２に接触させて、導電膜２８をカソード電極として電流を流し、導電膜２８に金属を析出させてメッキ膜を形成する。ここでは、メッキ膜が成長する様子を３６Ａ、３６Ｂにて表している。電解メッキ法では、貫通孔３２の周縁部に面する部分の導電膜２８で電解が強くなる。従って、この図に示すように、貫通孔３２の周縁部に面する部分の導電膜２８から、優先的にメッキ膜が成長する。形成されたメッキ膜が第１配線層１８Ａの表面に接触した時点で、第１配線層１８Ａと導電膜２８とが導通する。その後は、貫通孔３２内部に、一様にメッキ膜が形成される。このことにより、貫通孔３２の内部に、導電膜２８と一体化した接続部２５が形成される。
図６（Ｃ）を参照して、次に、電解メッキ法により接続部２５を形成する他の方法を説明する。ここでは、ひさし１３を貫通孔３２の周辺部に設けることにより、電解メッキ法による接続部２５を容易にしている。ここで、「ひさし」とは、貫通孔３２の周辺部を覆うように、せり出す導電膜２８から成る部位である。導電膜２８をカソード電極とした電解メッキ処理を行うことで、ひさし１３から優先的にメッキ膜が成長する。ひさし１３から、メッキ膜が成長することにより、図６（Ｂ）の場合と比較して、下方向に優先してメッキ膜を成長させることができる。従って、メッキ膜による貫通孔３２の埋め込みを確実に行うことが可能となる。
図７（Ａ）を参照して、次に、ウェットエッチング等により、導電膜２８を選択的にエッチングして第２配線層１８Ｂを形成する。ここでは、第１配線層１８Ａおよび第２配線層１８Ｂから成る２層の配線層が形成されているが、３層以上の配線層が形成されても良い。
図７（Ｂ）を参照して、次に、上層の第２配線層１８Ｂに、半導体素子１４Ａ等の回路素子を実装する。ここでは、半導体素子１４Ａはフェイスアップにて、ランド状の第２配線層１８Ｂに固着される。更に、半導体素子１４Ａは、金属細線１５を介して第２配線層１８Ｂと電気的に接続される。また、チップ素子１４Ｂの両端の電極は、半田等の固着材を介して第２配線層１８Ｂに固着される。
本形態では、１枚の回路基板１６に、１つの混成集積回路装置１０と成るユニット２４が多数個形成されている。従って、上記工程が終了した後に、各ユニット２４を分離する。各ユニット２４の分離は、プレス機を用いた打ち抜き、ダイシング等により行うことが出来る。その後に、回路基板１６にリード１１を固着する。
図７（Ｃ）を参照して、次に、各回路基板１６を樹脂封止する。ここでは、熱硬化性樹脂を用いたトランスファーモールドにより封止が行われている。即ち、上金型３０Ａおよび下金型３０Ｂとから構成されるキャビティ３１に回路基板１６を収納する。そして、キャビティ３１に樹脂を封入することで、樹脂封止の工程が行われる。
以上の工程で、図１に構造を示す混成集積回路装置１０Ａが製造される。
＜第３の実施の形態＞
本形態では、図８から図１０を参照して、図２に構造を示した混成集積回路装置１０Ｂの製造方法を説明する。本形態の製造方法は、基本的には上述した第２の実施の形態と同様であり、相違点は、第１接続部２５Ａおよび第２接続部２５Ｂから接続部２５を構成する点にある（図２参照）。以下では、その相違点を中心に混成集積回路装置１０Ｂの製造方法を説明する。
本形態では、図８から図１０を参照して、図２に構造を示した混成集積回路装置１０Ｂの製造方法を説明する。本形態の製造方法は、基本的には上述した第２の実施の形態と同様であり、相違点は、第１接続部２５Ａおよび第２接続部２５Ｂから接続部２５を構成する点にある（図２参照）。以下では、その相違点を中心に混成集積回路装置１０Ｂの製造方法を説明する。
図８（Ａ）を参照して、先ず、部分的に厚み方向に突出する第１接続部２５Ａを有する第１配線層１８Ａを形成する。具体的には、銅等の金属から成る導電箔に第１接続部２５Ａを凸状に形成した後に、パターニングを行って第１配線層１８Ａを形成する。第１接続部２５Ａの形成および第１配線層１８Ａのパターニングは、ウェットエッチング等により行うことができる。
図８（Ｂ）を参照して、次に、フィラーの含有量が少ない第１樹脂膜１７Ｂ１により、第１配線層１８Ａを被覆する。本形態では、厚み方向（上方）に突出する第１接続部２５Ａも含めて覆われるように、第１樹脂膜１７Ｂ１がロールコート等を用いて塗布される。
図８（Ｃ）を参照して、更に、スキージ２１を用いて第１樹脂膜１７Ｂ１を部分的に掻き取る。ここでは、第１接続部２５Ａの上端が露出する程度に、スキージ２１により第１樹脂膜１７Ｂ１を部分的に除去する。本工程により、第１樹脂膜１７Ｂ１の表面は、下方に湾曲する凹部２２となる。本工程により、フィラーの含有量が少ない第１樹脂膜１７Ｂ１により、第１配線層１８Ａ同士の間が充填される。
図８（Ｄ）を参照して、次に、フィラーが高充填された第２樹脂膜１７Ｂ２および導電膜２８を積層させる。第１樹脂膜１７Ｂ１および第２樹脂膜１７Ｂ２により、第１配線層１８Ａと第２配線層１８Ｂ（不図示）とを絶縁させる第２絶縁層１７Ｂが構成される。
本実施の形態に於いても、フィラーの含有量が少ない第１樹脂膜１７Ｂ１およびフィラーが高充填された第２樹脂膜１７Ｂ２により、第２絶縁層１７Ｂを形成している。従って、フィラーの含有量が少なく流動性に優れた第１樹脂膜１７Ｂ１を、第１配線層１８Ａ間に行き渡らせることができる。更には、フィラーが高充填された第２樹脂膜１７Ｂ２により、第２絶縁層１７Ｂの熱抵抗が低減させる。
次に、図９を参照して、第１配線層１８Ａと導電膜２８とを接続する接続部２５を、第２絶縁層１７Ｂを貫通して形成する。
図９（Ａ）を参照して、接続部２５が形成される予定の領域の導電膜２８を部分的に除去する。ここでは、レジスト２９を用いたウェットエッチングにより、導電膜２８を部分的に除去している。
図９（Ｂ）を参照して、導電膜２８をマスクとして、レーザー３３を照射することにより貫通孔３２の下部から第１接続部２５Ａの上面を露出させる。
本形態では、第１接続部２５Ａが埋め込まれることにより、貫通孔３２が形成される部分の第２絶縁層１７Ｂは薄くなる。例えば、大部分の領域に於いて第２絶縁層１７Ｂの厚みＴ２が６０μｍ程度である。それに対して第１接続部２５Ａが埋め込まれた部分の第２絶縁層１７Ｂの厚みＴ１は、３０μｍ程度である。そして、薄くなった領域の第２絶縁層１７Ｂを、レーザー３３を用いて除去することで、貫通孔３２の下部に、第１接続部２５Ａを露出させている。従って、レーザーによる貫通孔３２の形成が容易になるメリットがある。
また、レーザーにより同じアスペクト比の貫通孔３２が形成されると仮定した場合は、本形態によると、径の小さい貫通孔３２を形成することが可能となる。例えば、貫通孔３２の直径を半分程度に形成可能なことから、貫通孔３２が占有する面積を１／４程度に小さくすることが可能である。このことが、装置全体の小型化に寄与する。
更に、第１接続部２５Ａの平面的な大きさは、その上方に形成される貫通孔３２よりも大きく形成される。換言すると、貫通孔３２および第１接続部２５Ａの平面的な形状は、円形であるので、第１接続部２５Ａの径は、貫通孔３２の径よりも大きく形成されている。一例を挙げると、貫通孔３２の径Ｗ１が１００μｍ程度である場合は、第１接続部２５Ａの径Ｗ２は、１５０μｍから２００μｍ程度に形成される。このように第１接続部２５Ａの平面的な大きさを、貫通孔３２よりも大きくすることで、貫通孔３２が多少の位置ズレを伴って形成された場合でも、貫通孔３２を第１接続部２５Ａの上方に位置させることができる。従って上記位置ズレに起因した、接続信頼性の低下を防止することができる。
図９（Ｃ）を参照して、上記方法により貫通孔３２を形成した後の断面を示す。各貫通孔３２の下面からは、第１接続部２５Ａの上面が露出している。尚、上記レーザー処理にて、貫通孔３２の底部に残渣が残留する場合は、この残渣を取り除くための洗浄を行う。
図９（Ｄ）を参照して、次に、上記工程にて形成した貫通孔３２に銅等の導電材料を形成して第２接続部２５Ｂを形成する。第１接続部２５Ａおよび第２接続部２５Ｂにより、第１配線層１８Ａと導電膜２８とを所定の箇所にて接続させる接続部２５が形成される。
図１０を参照して、貫通孔３２の内部に第２接続部２５Ｂを形成する方法を説明する。本形態では、第２絶縁層１７Ｂに第１接続部２５Ａが埋め込まれることにより、第２接続部２５Ｂが形成される貫通孔３２が浅くなっている。従って、メッキ法による第２接続部２５Ｂの形成が容易になる利点がある。
第２の実施の形態と同様に、第２接続部２５Ｂの形成方法としては、無電界メッキ法および電解メッキ法を組み合わせた第１の方法と、電解メッキ法のみにより形成する第２の方法との２つの方法がある。
図１０（Ａ）を参照して、メッキ膜を形成する第１の方法を説明する。この方法では、先ず、貫通孔３２の側壁も含めた導電膜２８の表面に、無電解メッキ処理により、厚みが３μｍから５μｍ程度のメッキ膜３４を形成する。その後に、メッキ膜３４の上面に、電解メッキ法により新たなメッキ膜３５を形成する。このことにより、メッキ膜から成る第２接続部２５Ｂが形成される。ここでは、ここではフィリングメッキを行うことにより、メッキ膜３５により貫通孔３２を埋め込んでいる。本形態では、第１接続部２５Ａを形成することにより、上述したように貫通孔３２の深さが例えば５０μｍ程度に浅く形成されているので、無電界メッキ処理および電解メッキ処理を容易に行うことができる。
次に、図１０（Ｂ）を参照して、電解メッキ法を用いて第２接続部２５Ｂを形成する方法を説明する。ここでは、導電膜２８をカソード電極として電流を流し、貫通孔３２の周縁部に面する部分の導電膜２８から、優先的にメッキ膜３６Ａ、３６Ｂを成長させている。電解メッキによる第２接続部２５Ｂの形成方法に於いても、第１接続部２５Ａを形成することにより貫通孔３２が浅く形成されるので、第２接続部２５Ｂの形成を容易にすることができる。
図１０（Ｃ）を参照して、次に、第２接続部２５Ｂを形成する他の方法を説明する。ここでは、ひさし１３を貫通孔３２の周辺部に設けることにより、電解メッキ法により、ひさし１３から優先的にメッキ膜３６Ａ、３６Ｂを成長させている。ひさし１３から、メッキ膜が成長することにより、下方向に優先してメッキ膜を成長させることができる。従って、メッキ膜による貫通孔３２の埋め込みを確実に行うことが可能となる。
上記工程が終了した後は、第２の実施の形態と同様の工程を経て、図２に示す混成集積回路装置１０Ｂが形成される。具体的には、図７（Ａ）を参照して、導電膜２８をパターニングして第２配線層１８Ｂを形成する。次に、図７（Ｂ）に示すように、半導体素子１４Ａ等の回路素子を、第２配線層１８Ｂに電気的に接続する。更に、図７（Ｃ）に示すように、回路基板１６を樹脂封止する。
１０Ａ、１０Ｂ 混成集積回路装置
１１ リード
１２ 封止樹脂
１４ 回路素子
１５ 金属細線
１６ 回路基板
１７Ａ 第１絶縁層
１７Ｂ 第２絶縁層
１７Ｂ１ 第１樹脂膜
１７Ｂ２ 第２樹脂膜
１８Ａ 第１配線層
１８Ｂ 第２配線層
１９ ロウ材
２０ 境界面
２１ スキージ
２２ 凹部
２４ ユニット
２５ 接続部
２５Ａ 第１接続部
２５Ｂ 第２接続部
２７ サーマルビア
２８ 導電膜
２９ レジスト
３１ キャビティ
３２ 貫通孔
３３ レーザー
３４ メッキ膜
１１ リード
１２ 封止樹脂
１４ 回路素子
１５ 金属細線
１６ 回路基板
１７Ａ 第１絶縁層
１７Ｂ 第２絶縁層
１７Ｂ１ 第１樹脂膜
１７Ｂ２ 第２樹脂膜
１８Ａ 第１配線層
１８Ｂ 第２配線層
１９ ロウ材
２０ 境界面
２１ スキージ
２２ 凹部
２４ ユニット
２５ 接続部
２５Ａ 第１接続部
２５Ｂ 第２接続部
２７ サーマルビア
２８ 導電膜
２９ レジスト
３１ キャビティ
３２ 貫通孔
３３ レーザー
３４ メッキ膜
Claims (15)
- 絶縁層を介して積層された第１配線層および第２配線層を有する回路装置に於いて、
前記絶縁層は、前記第１配線層の間に充填された第１樹脂膜と、前記第１樹脂膜に積層されて前記第１樹脂膜よりも多量のフィラーが混入された第２樹脂膜から成り、
前記第１樹脂膜と前記第２樹脂膜との境界面は、前記第１配線層同士の間で、前記第１樹脂膜側に突出するように湾曲することを特徴とする回路装置。 - 前記第１樹脂膜には、フィラーが混入されないことを特徴とする請求項１に記載の回路装置。
- 前記第１配線層と前記第２配線層とは、前記絶縁層を貫通する接続部を介して接続されることを特徴とする請求項１または請求項２に記載の回路装置。
- 前記接続部は、前記第１配線層を部分的に厚み方向に突出させた第１接続部と、
前記第２配線層を部分的に厚み方向に突出させた第２接続部からなり、
前記第１接続部と前記第２接続部とは、前記絶縁層の厚み方向の中間部にて接触することを特徴とする請求項３に記載の回路装置。 - 前記境界面の両端は前記第１接続部の上面と同一平面上に位置し、
前記境界面の中間部分が前記第１樹脂膜側に突出することを特徴とする請求項４に記載の回路装置。 - 主面が第１絶縁層により被覆された回路基板と、前記第１絶縁層の表面に形成された第１配線層と、第２絶縁層を介して前記第１配線層に積層された第２配線層と、前記第２配線層に電気的に接続された回路素子とを具備し、
前記第２絶縁層は、前記第１配線層の間に充填された第１樹脂膜と、前記第１樹脂膜に積層されて前記第１樹脂膜よりも多量のフィラーが混入された第２樹脂膜から成り、
前記第１樹脂膜と前記第２樹脂膜との境界面は、前記第１配線層同士の間で、前記第１樹脂膜側に突出するように湾曲することを特徴とする回路装置。 - 前記第１樹脂膜には、フィラーが混入されないことを特徴とする請求項６に記載の回路装置。
- 前記第１配線層と前記第２配線層とは、前記第２絶縁層を貫通する接続部を介して接続されることを特徴とする請求項６または請求項７に記載の回路装置。
- 前記接続部は、前記第１配線層を部分的に厚み方向に突出させた第１接続部と、
前記第２配線層を部分的に厚み方向に突出させた第２接続部からなり、
前記第１接続部と前記第２接続部とは、前記第２絶縁層の厚み方向の中間部にて接触することを特徴とする請求項８に記載の回路装置。 - 前記第１絶縁層は、フィラーが混入された樹脂から成ることを特徴とする請求項６から請求項９の何れかに記載の回路装置。
- 第１配線層を形成する工程と、
前記第１配線層同士の間に第１樹脂膜を充填させる工程と、
前記第１樹脂膜および前記第１配線層が覆われるように、前記第１樹脂膜よりも多量のフィラーが混入された第２樹脂膜を形成する工程と、
前記第２樹脂膜の表面に、接続部を介して前記第１配線層と接続された第２配線層を形成する工程と、を具備し、
前記第１樹脂膜と前記第２樹脂膜との境界面を、前記第１配線層同士の間で、前記第１樹脂膜側に突出するように湾曲させることを特徴とする回路装置の製造方法。 - フィラーが含まれない樹脂を前記第１樹脂膜として採用することを特徴とする請求項１１に記載の回路装置の製造方法。
- 前記第１樹脂膜を充填させる工程では、
前記第１配線層が覆われるように形成された前記第１樹脂膜を、スキージにより掻き取ることを特徴とする請求項１１または請求項１２に記載の回路装置の製造方法。 - 前記第１配線層は、表面が絶縁処理された回路基板の主面に形成されることを特徴とする請求項１１から請求項１３の何れかに記載の回路装置の製造方法。
- 前記接続部は、前記第１配線層を部分的に厚み方向に突出させた第１接続部と、前記第２配線層を部分的に厚み方向に突出して前記第１接続部と接触する第２接続部からなり、
前記境界面の両端は前記第１接続部の上面と同一平面上に位置し、
前記境界面の中間部分が前記第１樹脂膜側に突出することを特徴とする請求項１１から請求項１４の何れかに記載の回路装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005252189A JP4969072B2 (ja) | 2005-08-31 | 2005-08-31 | 回路装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005252189A JP4969072B2 (ja) | 2005-08-31 | 2005-08-31 | 回路装置およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2007067217A JP2007067217A (ja) | 2007-03-15 |
| JP4969072B2 true JP4969072B2 (ja) | 2012-07-04 |
Family
ID=37929048
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005252189A Expired - Fee Related JP4969072B2 (ja) | 2005-08-31 | 2005-08-31 | 回路装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4969072B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5609064B2 (ja) * | 2009-11-02 | 2014-10-22 | 住友電気工業株式会社 | シールドフラットケーブルおよびその製造方法 |
| JP5617244B2 (ja) * | 2010-01-06 | 2014-11-05 | ダイキン工業株式会社 | パワーモジュール、電力変換装置、及び冷凍装置 |
| JP6989292B2 (ja) * | 2017-05-29 | 2022-01-05 | 京セラ株式会社 | 電子素子実装用基板、電子装置および電子モジュール |
| JP7449210B2 (ja) | 2020-09-28 | 2024-03-13 | 新光電気工業株式会社 | 配線基板及びその製造方法 |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01129495A (ja) * | 1987-11-16 | 1989-05-22 | Nec Corp | 高密度多層配線基板の絶縁形成方法 |
| JPH08108519A (ja) * | 1994-10-08 | 1996-04-30 | Sony Corp | 印刷用スキージ |
| JPH08236663A (ja) * | 1995-02-28 | 1996-09-13 | Sanyo Electric Co Ltd | 混成集積回路装置 |
| JP3003921B2 (ja) * | 1995-11-02 | 2000-01-31 | 住友ベークライト株式会社 | 多層プリント配線板の製造方法 |
| JPH09232756A (ja) * | 1996-02-20 | 1997-09-05 | Matsushita Electric Works Ltd | 多層プリント配線板の製造方法 |
| JPH1056268A (ja) * | 1996-08-12 | 1998-02-24 | Pfu Ltd | ドリルレスｉｖｈプリント配線板およびその製造方法 |
| JP3861338B2 (ja) * | 1996-08-22 | 2006-12-20 | イビデン株式会社 | プリント配線板の製造方法 |
| JP3296992B2 (ja) * | 1996-09-27 | 2002-07-02 | イビデン株式会社 | 多層プリント配線板の製造方法 |
| JP3174026B2 (ja) * | 1998-03-23 | 2001-06-11 | 電気化学工業株式会社 | 金属ベース多層回路基板 |
| JP3941989B2 (ja) * | 1998-11-20 | 2007-07-11 | 株式会社住友金属エレクトロデバイス | 厚膜パターン形成方法 |
| JP2002185097A (ja) * | 2000-12-12 | 2002-06-28 | Hitachi Chem Co Ltd | 接続方法とその方法を用いた回路板とその製造方法並びに半導体パッケージとその製造方法 |
| JP2003069224A (ja) * | 2001-08-30 | 2003-03-07 | Kyocera Corp | 多層配線基板 |
| JP4266288B2 (ja) * | 2001-12-25 | 2009-05-20 | 大日本印刷株式会社 | 電磁波遮蔽シートの製造方法および電磁波遮蔽シート |
| JP2004047587A (ja) * | 2002-07-09 | 2004-02-12 | Eastern Co Ltd | 配線回路基板の製造方法および配線回路基板 |
| JP4273837B2 (ja) * | 2003-05-27 | 2009-06-03 | パナソニック電工株式会社 | 金属箔付き絶縁シート、多層配線板、及び多層配線板の製造方法 |
-
2005
- 2005-08-31 JP JP2005252189A patent/JP4969072B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2007067217A (ja) | 2007-03-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7186921B2 (en) | Circuit device and manufacturing method thereof | |
| US7315083B2 (en) | Circuit device and manufacturing method thereof | |
| US7854062B2 (en) | Method for manufacturing circuit device | |
| JP4730426B2 (ja) | 実装基板及び半導体モジュール | |
| JPWO2008069260A1 (ja) | 回路素子実装用の基板、これを用いた回路装置およびエアコンディショナ | |
| CN100461384C (zh) | 电路装置及其制造方法 | |
| KR20070045929A (ko) | 전자 부품 내장 기판 및 그 제조 방법 | |
| JP4383257B2 (ja) | 回路装置およびその製造方法 | |
| JP5183045B2 (ja) | 回路装置 | |
| US7439614B2 (en) | Circuit device with dummy elements | |
| JP2008060372A (ja) | 回路装置およびその製造方法、配線基板およびその製造方法 | |
| JP4592333B2 (ja) | 回路装置およびその製造方法 | |
| US20190103335A1 (en) | Electronic component-embedded board | |
| JP4969072B2 (ja) | 回路装置およびその製造方法 | |
| JP4439336B2 (ja) | 回路装置の製造方法 | |
| JP4383258B2 (ja) | 回路装置の製造方法 | |
| JP2008084998A (ja) | 板状体およびそれを用いた回路装置の製造方法 | |
| JP2004207278A (ja) | 回路装置およびその製造方法 | |
| JP2007096083A (ja) | 混成集積回路装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080819 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110324 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110411 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20110531 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110602 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110711 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111005 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120321 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120403 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150413 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4969072 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150413 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150413 Year of fee payment: 3 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150413 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150413 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |