JP4557786B2 - Multiple wiring board - Google Patents
Multiple wiring board Download PDFInfo
- Publication number
- JP4557786B2 JP4557786B2 JP2005129158A JP2005129158A JP4557786B2 JP 4557786 B2 JP4557786 B2 JP 4557786B2 JP 2005129158 A JP2005129158 A JP 2005129158A JP 2005129158 A JP2005129158 A JP 2005129158A JP 4557786 B2 JP4557786 B2 JP 4557786B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring board
- region
- wiring
- dummy
- area
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Structure Of Printed Boards (AREA)
Description
本発明は、半導体素子や水晶振動子等の電子部品が搭載される複数の配線基板領域が縦横に配列形成されて成る多数個取り配線基板に関するものである。 The present invention relates to a multi-cavity wiring board in which a plurality of wiring board regions on which electronic components such as semiconductor elements and crystal resonators are mounted are arranged vertically and horizontally.
従来、例えば半導体素子や水晶振動子等の電子部品が収納される電子部品収納用パッケージに用いられる配線基板として、酸化アルミニウム質焼結体等のセラミック材料から成るものがある。この配線基板は、表面に配線導体が形成された複数のセラミック絶縁層が積層された構造である。この配線基板の上面の凹部に電子部品が収容され、電子部品の電極が配線導体に半田やボンディングワイヤ等を介して電気的に接続されることにより電子装置が構成される。 2. Description of the Related Art Conventionally, for example, a wiring board used in an electronic component storage package in which electronic components such as semiconductor elements and crystal resonators are stored is made of a ceramic material such as an aluminum oxide sintered body. This wiring board has a structure in which a plurality of ceramic insulating layers having wiring conductors formed on the surface thereof are laminated. An electronic component is accommodated in a concave portion on the upper surface of the wiring board, and an electrode of the electronic component is electrically connected to the wiring conductor via solder, a bonding wire, or the like to constitute an electronic device.
ところで、このような配線基板は、近年の電子装置の小型化に伴い、その大きさが数mm角程度の極めて小さいものとなってきており、さらに、その厚みも例えば0.5mm以下と非常に薄くなってきている。このような小さな多数個の配線基板は、取り扱いを容易なものとするとともに、配線基板および電子装置の生産効率を向上させるために、セラミック材料等から成る1枚の母基板から多数個の配線基板を同時集約的に得るようにした多数個取り配線基板の形態で作製されている。 By the way, with the recent miniaturization of electronic devices, such a wiring board has become extremely small with a size of several millimeters square, and the thickness thereof is very small, for example, 0.5 mm or less. It is getting thinner. Such a small number of wiring boards are easy to handle, and in order to improve the production efficiency of the wiring board and the electronic device, a large number of wiring boards from one mother board made of a ceramic material or the like. Are produced in the form of a multi-piece wiring board that can be obtained simultaneously and collectively.
このような多数個取り配線基板の一例を図2に示す。多数個取り配線基板は、配線基板領域202が縦横に複数配列形成された母基板201と、各配線基板領域202に形成された複数の配線導体209と、母基板201の外周に形成された枠状の捨て代領域203とを具備した構造である。
An example of such a multi-piece wiring board is shown in FIG. The multi-cavity wiring board includes a
各配線基板領域202の上面には、電子部品が搭載される凹部205が形成されており、配線導体209は、その一部が配線基板領域202の上面またはその周辺に露出されるとともに、他の一部が配線基板領域202の下面や側面等に露出されるように形成されている。
The upper surface of each
そして、配線基板領域202の凹部205に電子部品(図示せず)が搭載されるとともに電子部品の電極がボンディングワイヤや半田等の電気的接続手段を介して配線導体209に電気的に接続される。そして、配線基板領域202の上面に、凹部205を塞ぐように金属やガラス等から成る蓋体が接合され、または、電子部品がエポキシ樹脂等から成る樹脂製封止材により覆われることにより、凹部205の内部に電子部品が気密に収納される。このようにして、多数の電子装置が、縦横の並びに配列形成された多数個取りの状態で形成される。
Then, an electronic component (not shown) is mounted in the
そして、この多数個取りの状態の電子装置が個々の配線基板領域202に分割されることにより複数の電子装置が形成される。なお、多数個取り配線基板を個々の配線基板領域202に分割された後に、電子部品が配線基板領域202に搭載される場合もある。
しかしながら、近年の電子装置の低背化に伴って、電子部品収納用パッケージとして用いられる配線基板も、より一層の薄型化が求められるようになり、母基板201全体が薄型化されてきている。このように母基板201が薄型化されると、母基板201と成るセラミックグリーンシートとその表面(各配線基板領域202の表面)に形成される金属ペーストとの焼成時の収縮率の違いにより、配線基板領域202と捨て代領域203との境界部において、母基板201の各辺の全長にわたる大きな応力が生じ、母基板201が凹状または凸状に反ってしまう可能性があった。
However, with the recent reduction in height of electronic devices, wiring boards used as electronic component storage packages are also required to be made thinner, and the
すなわち、例えば、表面にメタライズ層が形成されている配線基板領域202と、表面にはメタライズ層が形成されていない捨て代領域203とであれば、配線基板領域202の方が捨て代領域203より収縮率が小さくなる。そして、この収縮率の差により母基板201に応力が生じて、母基板201が反る可能性があった。
That is, for example, if the
母基板201が反ってしまうことにより、母基板201を各配線基板領域202に分割する際に、配線基板領域202と捨て代領域203との間の境界部が歪む可能性があり、例えば、各配線基板領域202の上面に金属枠体を位置決めするときや、各配線基板領域202に電子部品を搭載するときに、位置精度が低下する可能性があった。
When the
また、母基板201に反りが生じると、母基板201を各配線基板領域202に分割する際に、分割装置により母基板201に所定の力を加えることができず、また、各配線基板領域202を分割するために必要な応力が他の部位に分散してしまい、母基板201に不用意な割れが発生したり、分割溝以外の部位にクラックや欠け等が発生したりする可能性があった。
In addition, when the
本発明はかかる問題点に鑑み案出されたものであり、その目的は、薄型化を図った場合にも反りが低減された多数個取り配線基板を提供することにある。 The present invention has been devised in view of such problems, and an object of the present invention is to provide a multi-piece wiring board in which warpage is reduced even when the thickness is reduced.
本発明の多数個取り配線基板は、中央部に複数の配線基板領域が縦横に配列形成されているとともに、外周部に捨て代領域が形成された母基板と、前記捨て代領域に、前記配線基板領域を取り囲むように形成された外周メタライズ層と、を備え、前記配線基板領域の配列の最外周において、前記配線基板領域と同じ形状および外寸を有するダミー領域が、前記配線基板領域と交互に配置されるように形成されており、前記配線基板領域には配線導体が形成されており、前記ダミー領域には前記配線導体が形成されていない。 In the multi-cavity wiring board of the present invention, a plurality of wiring board regions are arranged vertically and horizontally in the central portion, and a discarding region is formed in the outer peripheral portion, and the wiring is provided in the discarding region. and a periphery metallized layer formed to surround the substrate region, the outermost periphery of the array of the wiring board region, dummy region having the same shape and outer dimensions as the wiring substrate region, alternately with the wiring substrate region The wiring board region is formed with a wiring conductor, and the dummy region is not formed with the wiring conductor .
本発明の多数個取り配線基板は、配線基板領域の配列の最外周において、配線基板領域と同じ形状および外寸を有するダミー領域が、配線基板領域と交互に配置されるように形成されていることにより、配線基板領域の配列の最外周の領域と捨て代領域との焼成時の収縮率の差を低減させることができ、母基板に発生する応力を低減させることが可能となる。そして、母基板が凹状または凸状に反る可能性を低減させることができる。 The multi-cavity wiring board of the present invention is formed such that dummy areas having the same shape and outer dimensions as the wiring board area are alternately arranged with the wiring board area on the outermost periphery of the wiring board area arrangement. As a result, it is possible to reduce the difference in shrinkage rate during firing between the outermost peripheral region and the disposal margin region of the wiring substrate region arrangement, and it is possible to reduce the stress generated in the mother substrate. In addition, the possibility that the mother substrate warps in a concave shape or a convex shape can be reduced.
そして、母基板が反る可能性を低減させたことにより、電子部品の搭載等の位置精度を向上させることができる。また、母基板が反る可能性を低減させたことにより、母基板を配線基板領域に分割する際に不用意な割れ等が生じる可能性を低減させることができる。 Further, by reducing the possibility that the mother board is warped, it is possible to improve positional accuracy such as mounting of electronic components. In addition, since the possibility of warping the mother board is reduced, the possibility of inadvertent cracking or the like when the mother board is divided into wiring board regions can be reduced.
また、本発明の多数個取り配線基板は、ダミー領域の材質および厚みが、捨て代領域の材質および厚みと同じであることにより、ダミー領域および捨て代領域の焼成時の収縮率を同様のものとし、配線基板領域の配列の最外周の領域と捨て代領域との焼成時の収縮率の差をさらに低減させることができ、母基板が凹状または凸状に反ってしまうことを防止することができる。 In addition, the multi-cavity wiring board of the present invention has the same shrinkage ratio during firing of the dummy area and the discard margin area because the material and thickness of the dummy area are the same as the material and thickness of the discard margin area. In addition, it is possible to further reduce the difference in shrinkage rate during firing between the outermost peripheral region of the wiring board region array and the disposal margin region, and to prevent the mother substrate from warping in a concave shape or a convex shape. it can.
また、本発明の多数個取り配線基板は、ダミー領域に、配線基板領域に形成された凹部と同じ形状および寸法のダミー凹部が形成されていることにより、配線基板領域とダミー領域とにおいて、凹部の内面を含めた表面積が等しくなり、焼成炉から受ける熱の影響をほぼ等しくすることができ、配線基板領域とダミー領域との焼成時の収縮率の差を低減させることができる。そして、配線基板領域、ダミー領域および捨て代領域の焼成時における収縮率の差を低減させることができ、母基板が凹状または凸状に反る可能性をさらに低減させることができる。 Further, the multi-cavity wiring board according to the present invention has a dummy recess having the same shape and dimensions as the recess formed in the wiring board region in the dummy area. Since the surface area including the inner surface of the substrate becomes equal, the influence of heat received from the firing furnace can be made substantially equal, and the difference in shrinkage rate during firing between the wiring board region and the dummy region can be reduced. And the difference of the shrinkage | contraction rate at the time of baking of a wiring board area | region, a dummy area | region, and a disposal margin area | region can be reduced, and possibility that a mother board will warp in a concave shape or convex shape can further be reduced.
次に、本発明の多数個取り配線基板について添付の図面を参照して詳細に説明する。 Next, the multi-piece wiring board of the present invention will be described in detail with reference to the accompanying drawings.
図1(a)は、本発明の多数個取り配線基板の実施の形態の一例を示す平面図であり、図1(b)は、図1(a)に示した多数個取り配線基板のA−A’線における断面図である。 FIG. 1A is a plan view showing an example of an embodiment of a multi-cavity wiring board according to the present invention, and FIG. 1B is an A view of the multi-cavity wiring board shown in FIG. It is sectional drawing in the -A 'line.
本発明の多数個取り配線基板は、複数の配線基板領域102および捨て代領域103が形成された母基板101と、配線基板領域102を取り囲むように形成された外周メタライズ層104とを備えている。そして、本発明の多数個取り配線基板は、配線基板領域102の配列の最外周において、配線基板領域102と同じ形状および外寸を有するダミー領域110が、配線基板領域102と交互に配置されるように形成されている。
The multi-cavity wiring board of the present invention includes a
母基板101は、酸化アルミニウム質焼結体,窒化アルミニウム質焼結体,ムライト質焼結体,ガラスセラミックス等のセラミック層が積層されて成る。この母基板101の中央部には、それぞれが電子部品搭載用等の配線基板となる複数の配線基板領域102が、縦横に配列形成されている。そして、各配線基板領域102の上面中央部に電子部品(図示せず)が収容および搭載される凹部105が設けられている。
The
このような母基板101は、例えば酸化アルミニウム質焼結体から成る場合であれば、酸化アルミニウム等の原料粉末をシート状に成形したグリーンシートを複数枚準備して、このグリーンシートの表面を縦横に区画して配線基板領域102を設け、次に、このグリーンシートの一部のものについて適当な打ち抜き加工を施した後、積層および焼成することによって作製される。
If such a
なお、配線基板(配線基板領域102)に搭載される電子部品は、水晶振動子や弾性表面波フィルター等の圧電素子,半導体素子,コンデンサ,抵抗器等である。 Note that the electronic components mounted on the wiring board (wiring board region 102) are piezoelectric elements such as crystal resonators and surface acoustic wave filters, semiconductor elements, capacitors, resistors, and the like.
各配線基板領域102には、配線導体109が形成されている。配線導体109は、凹部105に収容される電子部品の電極とボンディングワイヤや半田等を介して電気的に接続され、これを配線基板領域102の下面や側面に導出する導電路となる。
A
配線導体109は、タングステン,モリブデン,銅,銀等の金属材料から成る。配線導体109は、例えば、タングステンから成る場合であれば、タングステンの金属ペーストを母基板101となるグリーンシートに所定のパターンで印刷しておくことにより形成される。
The
配線導体109の表面には、酸化腐食を防止するとともに、半田やボンディングワイヤを接続する際の半田の濡れ性、ボンディングワイヤのボンディング性等を向上させるために、ニッケルや金等のめっき層(図示せず)が被着されている。
On the surface of the
このめっき層は、めっき液中で被めっき部(配線導体109の表面)にめっき被着用の電流を供給し、電解めっきを施すことにより形成される。 This plating layer is formed by supplying a plating deposition current to the portion to be plated (the surface of the wiring conductor 109) in the plating solution and performing electrolytic plating.
また、電流の供給は、捨て代領域103の内部に、配線基板領域102を取り囲むように形成された外周メタライズ層104を介して行なわれる。
Further, the current is supplied through the outer
すなわち、例えば、母基板101の2辺に形成されためっき導通端子108を介して外部の電源から外周メタライズ層104に電流を供給し、外周メタライズ層104から最外周の配線基板領域102の配線導体109に電流を供給することにより、各配線基板領域102間に形成された貫通導体106を介して、配列の内側の各配線基板領域102に電流が順次供給される。
That is, for example, a current is supplied from an external power source to the outer
なお、外周メタライズ層104およびめっき導通端子108は、配線導体109と同様の金属材料を用い、同様の方法で形成することができる。
The outer
本発明の多数個取り配線基板は、配線基板領域102の配列の最外周において、配線基板領域102と同じ形状および外寸を有するダミー領域110が、配線基板領域102と交互に配置されるように形成されている。図1に示した多数個取り配線基板の例において、ダミー領域110には配線導体(メタライズ層)が形成されていない。
In the multi-piece wiring board of the present invention,
本発明の多数取り配線基板は、配線基板領域102の配列の最外周において、配線基板領域102と同じ形状および外寸を有するダミー領域110が、配線基板領域102と交互に配置されるように形成されていることにより、配線基板領域102の配列の最外周領域と捨て代領域103との焼成時の収縮率の差を低減させることができ、母基板101に発生する応力を低減させることが可能となる。そして、母基板101が凹状または凸状に反る可能性を低減させることができる。
The multi-wiring board of the present invention is formed such that
すなわち、本発明の多数個取り配線基板は、配線基板領域102と捨て代領域103との境界部において、金属ペーストとセラミックグリーンシートとの焼成時の収縮率の違いにより発生する応力が、母基板101の一辺の全長にわたって連続して作用することを防止して、母基板101が凹状または凸状に反ってしまう可能性を低減させることができる。そして、母基板101に不用意な割れが生じる可能性を低減させることができる。
That is, in the multi-cavity wiring board of the present invention, the stress generated by the difference in shrinkage rate between the metal paste and the ceramic green sheet at the boundary between the
また、母基板101が反る可能性が低減されていることにより、電子部品の搭載等の位置精度を向上させることができる。
In addition, since the possibility that the
また、母基板101が反る可能性を低減されていることにより、母基板101を配線基板領域102に分割する際に不用意な割れ等が生じる可能性を低減させることができる。
In addition, since the possibility that the
また、ダミー領域110が配線基板領域102と同じ形状および外寸を有することにより、配線基板領域102の配列の最外周および中央部において同様な条件で分割溝を形成することができることから、従来の母基板と同様の分割装置で母基板101を容易に分割することができる。
In addition, since the
また、配線基板領域102と同じ形状および外寸を有するダミー領域110が形成されていることから、配線基板領域102とダミー領域110に同様な条件(間隔、深さ)で分割溝を形成することができることができ、母基板101を各配線基板領域102に分割する際に、従来の母基板101と同様の分割装置で容易に分割することができる。
In addition, since the
なお、ダミー領域110は、形状および外寸が配線基板領域102と同じであれば、ダミー領域の中央部に、母基板101を厚み方向に貫通する貫通孔が設けられていてもよい。このような構成により、めっき層を形成する祭に、めっき液の循環の効率を向上させることができる。
As long as the shape and outer dimensions of the
また、配線基板領域102およびダミー領域110の配列の角部(母基板101の4隅)にはダミー領域110が位置していることが好ましい。このような構成により、特に収縮率の差による影響を受けやすい母基板101の角部において、反りが生じる可能性を低減させることができる。
In addition, it is preferable that the
また、本発明の多数個取り配線基板は、ダミー領域110の材質および厚みが、捨て代領域103の材質および厚みと同じであることが好ましい。本発明の多数個取り配線基板は、このような構成により、ダミー領域110と捨て代領域103との焼成時の収縮率の差を低減させることができ、母基板101が凹状または凸状に反る可能性をさらに低減させることができる。
In the multi-piece wiring board of the present invention, the material and thickness of the
また、本発明の多数個取り配線基板は、このような構成により、従来の母基板を製造するときと同様のグリーンシートおよび打ち抜き金型を使用し、印刷用のスクリーンを変更することで、ダミー領域を形成することができる。 Further, the multi-piece wiring board of the present invention has a dummy structure by using the same green sheet and punching die as those used for manufacturing a conventional mother board and changing the printing screen. Regions can be formed.
また、本発明の多数個取り配線基板は、ダミー領域110に、配線基板領域102に形成された凹部105と同じ形状および寸法のダミー凹部111が形成されていることが好ましい。本発明の多数個取り配線基板は、このような構成により、配線基板領域102およびダミー領域110において、凹部の内面を含めた表面積が等しくなり、焼成炉から受ける熱の影響をほぼ等しくすることができ、配線基板領域102とダミー領域110との焼成時の収縮率の差を低減させることができる。
Further, in the multi-piece wiring board of the present invention, it is preferable that a
また、本発明の多数個取り配線基板は、このような構成により、配線基板領域102およびダミー領域110の機械的強度(剛性)が等しくなるため、母基板101を各配線基板領域102に分割する際に、母基板101の不用意な割れおよび分割時のバリや欠けが生じる可能性を低減させることができる。
In the multi-piece wiring board of the present invention, the mechanical strength (rigidity) of the
そして、配線基板領域102、ダミー領域110および捨て代領域103において、焼成時の収縮率の差により発生する応力をさらに低減させて、母基板101が凹状または凸状に反る可能性を低減させることができる。
Further, in the
なお、母基板101が非常に薄く分割溝を形成することが困難な場合は、例えば、各配線基板領域102の境界107の延長線上にアライメントマークを設け、このアライメントマークを基準にしてスライシング加工することにより、各配線基板領域102を個片状に分割してもよい。
If the
101・・・母基板
102・・・配線基板領域
103・・・捨て代領域
104・・・外周メタライズ層
105・・・凹部
106・・・貫通導体
107・・・境界
108・・・めっき導通端子
109・・・配線導体
110・・・ダミー領域
111・・・ダミー凹部
DESCRIPTION OF
Claims (3)
前記捨て代領域に、前記配線基板領域を取り囲むように形成された外周メタライズ層と、を備え、
前記配線基板領域の配列の最外周において、前記配線基板領域と同じ形状および外寸を有するダミー領域が、前記配線基板領域と交互に配置されるように形成されており、
前記配線基板領域には配線導体が形成されており、前記ダミー領域には前記配線導体が形成されていない、多数個取り配線基板。 A plurality of wiring board regions are arranged vertically and horizontally in the center part, and a mother board in which a margin area is formed in the outer periphery part,
The discarded margin region, and a periphery metallized layer formed to surround the wiring board region,
In the outermost periphery of the arrangement of the wiring board regions, dummy areas having the same shape and outer dimensions as the wiring board areas are formed so as to be alternately arranged with the wiring board areas ,
A multi-piece wiring board in which a wiring conductor is formed in the wiring board area, and the wiring conductor is not formed in the dummy area .
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005129158A JP4557786B2 (en) | 2005-04-27 | 2005-04-27 | Multiple wiring board |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005129158A JP4557786B2 (en) | 2005-04-27 | 2005-04-27 | Multiple wiring board |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006310432A JP2006310432A (en) | 2006-11-09 |
JP4557786B2 true JP4557786B2 (en) | 2010-10-06 |
Family
ID=37477007
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005129158A Expired - Fee Related JP4557786B2 (en) | 2005-04-27 | 2005-04-27 | Multiple wiring board |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4557786B2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100815318B1 (en) * | 2007-02-16 | 2008-03-19 | 삼성전기주식회사 | Working Panel for Multilayer Circuit Board |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000340898A (en) * | 1999-05-26 | 2000-12-08 | Kyocera Corp | Ceramic multilayer substrate |
JP2002158306A (en) * | 2000-11-21 | 2002-05-31 | Kyocera Corp | Multi-cavity wiring board |
JP2002324973A (en) * | 2001-04-26 | 2002-11-08 | Sumitomo Metal Electronics Devices Inc | Ceramic multilayer board |
JP2004221514A (en) * | 2002-11-22 | 2004-08-05 | Kyocera Corp | Multi-cavity wiring board |
JP2006156558A (en) * | 2004-11-26 | 2006-06-15 | Kyocera Corp | Multi-circuit board, electronic component storage package and electronic device |
-
2005
- 2005-04-27 JP JP2005129158A patent/JP4557786B2/en not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000340898A (en) * | 1999-05-26 | 2000-12-08 | Kyocera Corp | Ceramic multilayer substrate |
JP2002158306A (en) * | 2000-11-21 | 2002-05-31 | Kyocera Corp | Multi-cavity wiring board |
JP2002324973A (en) * | 2001-04-26 | 2002-11-08 | Sumitomo Metal Electronics Devices Inc | Ceramic multilayer board |
JP2004221514A (en) * | 2002-11-22 | 2004-08-05 | Kyocera Corp | Multi-cavity wiring board |
JP2006156558A (en) * | 2004-11-26 | 2006-06-15 | Kyocera Corp | Multi-circuit board, electronic component storage package and electronic device |
Also Published As
Publication number | Publication date |
---|---|
JP2006310432A (en) | 2006-11-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5731404B2 (en) | Multi-cavity wiring board, wiring board and electronic device | |
JP5738109B2 (en) | Multiple wiring board | |
JP2004103811A (en) | Multi-cavity wiring board | |
JP4557786B2 (en) | Multiple wiring board | |
JP4458974B2 (en) | Multiple wiring board | |
JP4272550B2 (en) | Multiple wiring board | |
JP4458933B2 (en) | Multiple wiring board | |
JP4272560B2 (en) | Multiple wiring board | |
JP4484543B2 (en) | Multiple wiring board | |
JP4303539B2 (en) | Multiple wiring board | |
JP4594253B2 (en) | Multiple wiring board | |
JP2007234662A (en) | Multiple wiring board | |
JP4272506B2 (en) | Multiple wiring board | |
JP4566046B2 (en) | Multiple wiring board | |
JP3894841B2 (en) | Multiple wiring board | |
JP2005136172A (en) | Multiple wiring board | |
JP2006041310A (en) | Multiple wiring board | |
JP3894810B2 (en) | Multiple wiring board | |
JP3798992B2 (en) | Multi-cavity ceramic wiring board | |
JP2005136174A (en) | Wiring board manufacturing method | |
JP3911477B2 (en) | Multiple wiring board | |
JP2005285866A (en) | Multiple wiring board | |
JP2004023051A (en) | Multi-cavity wiring board | |
JP4549156B2 (en) | Multiple wiring board | |
JP2005277073A (en) | Multiple wiring board |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080118 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100414 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100420 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100526 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100622 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100720 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130730 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |