JP4515617B2 - 固体撮像素子およびその駆動方法 - Google Patents
固体撮像素子およびその駆動方法 Download PDFInfo
- Publication number
- JP4515617B2 JP4515617B2 JP2000322293A JP2000322293A JP4515617B2 JP 4515617 B2 JP4515617 B2 JP 4515617B2 JP 2000322293 A JP2000322293 A JP 2000322293A JP 2000322293 A JP2000322293 A JP 2000322293A JP 4515617 B2 JP4515617 B2 JP 4515617B2
- Authority
- JP
- Japan
- Prior art keywords
- charge transfer
- horizontal
- region
- solid
- photoelectric conversion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D44/00—Charge transfer devices
- H10D44/40—Charge-coupled devices [CCD]
- H10D44/45—Charge-coupled devices [CCD] having field effect produced by insulated gate electrodes
- H10D44/454—Output structures
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
- H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
- H10F39/10—Integrated devices
- H10F39/12—Image sensors
- H10F39/15—Charge-coupled device [CCD] image sensors
- H10F39/151—Geometry or disposition of pixel elements, address lines or gate electrodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
- H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
- H10F39/10—Integrated devices
- H10F39/12—Image sensors
- H10F39/15—Charge-coupled device [CCD] image sensors
- H10F39/153—Two-dimensional or three-dimensional array CCD image sensors
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Description
【０００１】
【産業上の利用分野】
本発明は、固体撮像素子およびその駆動方法に係り、特に、複数の垂直電荷転送素子それぞれから並列に電荷を受け取り、これらの電荷を直列に出力することができる水平電荷転送素子を備えた固体撮像素子およびその駆動方法に関する。
【０００２】
【従来の技術】
ＣＣＤ（電荷結合素子）の量産技術が確立されて以来、ＣＣＤ型の固体撮像素子をエリア・イメージセンサとして利用した電子スチルカメラ、デジタルビデオカメラ等の撮像機器が急速に普及している。ＣＣＤ型の固体撮像素子は、多数個の光電変換素子と、複数個の垂直電荷転送素子と、１個または２個の水平電荷転送素子と、出力部とを有する。
【０００３】
半導体基板の一表面に設定された感光部に多数個の光電変換素子が複数行、複数列に亘って行列状に配置される。光電変換素子としては、一般にフォトダイオードが利用される。１つの光電変換素子における光電変換素子の総数は、例えば数１０万〜数１００万個に達する。
【０００４】
１列の光電変換素子列に１つずつ、この光電変換素子列に近接して垂直電荷転送素子（ＶＣＣＤ）が配設される。光電変換素子に蓄積された電荷は垂直電荷転送素子に読み出され、この垂直電荷転送素子によって、感光部の外側に形成されている水平電荷転送素子へ転送される。このとき、１つの光電変換素子行を構成する光電変換素子の各々から各垂直電荷転送素子へ読み出された電荷は、垂直電荷転送素子の各々よって同じ位相の下に水平電荷転送素子（ＨＣＣＤ）へ転送される。
【０００５】
水平電荷転送素子は、各垂直電荷転送素子から並列に電荷を受け取り、これらの電荷を直列に出力部へ転送する。
【０００６】
出力部は、水平電荷転送素子から受け取った電荷を画像信号（信号電圧）に変換する。この画像信号は、例えば固体撮像素子とは別の半導体基板に形成された映像信号処理回路へ供給される。
【０００７】
ＣＣＤ型の固体撮像素子を利用した近年の撮像機器では、自動露出機能（以下、「ＡＥ」と略記する。）、自動合焦機能（以下、「ＡＦ」と略記する。）、デジタルズーム機能等、種々の機能が付加されて、その操作性の向上が図られている。
【０００８】
ＡＥ、ＡＦ、デジタルズーム等の機能を動作させる際には、固体撮像素子の感光部に配設されている一部の光電変換素子、例えば感光部の中央部に配設されている所定個の光電変換素子から読み出した電荷に基づく映像信号を利用する。
【０００９】
ただし、光電変換素子から垂直電荷転送素子への電荷読出し自体は、１フレームまたは１フィールドを構成する全ての光電変換素子を対象にして行われる。垂直電荷転送素子に読み出された全ての電荷が出力部まで転送される。ＡＥ、ＡＦ、デジタルズーム等の機能を動作させるうえで不要な電荷は、出力部において排出される。
【００１０】
周知のように、水平電荷転送素子は高速で駆動される。このため、その消費電力も大きい。例えば、ＡＥ、ＡＦ、デジタルズーム等の機能を動作させたときの撮像機器の諸費電力に占める水平電荷転送素子の消費電力は、最大で３０％程度に達する。
【００１１】
また、例えば画素数が１００万〜数１００万の電子スチルカメラにおいては、ＡＥやＡＦの動作が完了するまでに比較的長時間を要する。シャッタレリーズから実際に撮像が開始されるまでの時間間隔（レリーズタイムラグ）が比較的大きくなることがある。このため、実際の撮像開始が決定的瞬間に間に合わない、ということも起こり得る。
【００１２】
水平電荷転送素子を駆動させることなく不要電荷を高速で掃き出せれば、ＡＥ、ＡＦ、デジタルズーム等の機能を動作させる際の消費電力を低減させることができる。また、レリーズタイムラグを小さくすることができる。
【００１３】
特開平５−１８３８２０号公報には、水平電荷転送素子（水平ＣＣＤ）から不要電荷を高速で掃き出すことが可能なＣＣＤ型固体撮像素子が記載されている。この固体撮像素子は、水平電荷転送素子に沿って帯状に配置された信号掃き出し用ドレインを備え、信号掃き出し用ドレインと水平電荷転送素子との間にゲートが形成さている。水平電荷転送素子と、ゲートと、信号掃き出し用ドレインとは、ＭＯＳ型トランジスタと同様の構造を構成する。
【００１４】
上記のゲートを構成するゲート電極に所定の制御電圧を印加することにより、水平電荷転送内の電荷が信号掃き出し用ドレインへ一斉に排出される。光電変換素子行単位で、水平電荷転送素子から信号掃き出し用ドレインへ不要電荷が排出される。
【００１５】
【発明が解決しようとする課題】
前記公報に記載されている固体撮像素子では、水平電荷転送素子と信号掃き出し用ドレインとの間にゲートを形成する。このゲートのゲート電極と、水平電荷転送素子を構成する各水平転送電極とをポリシリコン層によって形成する場合、第１〜第３の計３種類のポリシリコン層を用いることが必要になる。
【００１６】
その結果、固体撮像素子の製造歩留りが低下し易くなるとともに、製造時間も長くなり易い。生産性が低下し易い。
【００１７】
本発明の目的は、不要電荷を水平電荷転送素子によって出力部へ転送することなく排出することができ、生産性も向上させ易い固体撮像素子を提供することである。
【００１８】
本発明の他の目的は、不要電荷を水平電荷転送素子によって出力部へ転送することなく排出することが可能で、生産性も向上させ易い固体撮像素子の駆動方法を提供することである。
【００１９】
【課題を解決するための手段】
本発明の一観点によれば、半導体基板と、前記半導体基板の一表面に形成された複数個の垂直電荷転送素子であって、各々が(i) 第１導電型を有する垂直電荷転送チャネルと、(ii)前記半導体基板の前記一表面上に第１の電気的絶縁膜を介して形成されて前記垂直電荷転送チャネルを平面視上横切る多数本の垂直転送電極と、を有する複数個の垂直電荷転送素子と、前記半導体基板の前記一表面に複数行、複数列に亘って行列状に形成された多数個の光電変換素子であって、該光電変換素子の各々が、対応する垂直電荷転送素子に電気的に接続可能な多数個の光電変換素子と、前記半導体基板の前記一表面に形成され、前記複数個の光電変換素子と電気的に接続可能な水平電荷転送素子であって、(i) 第１導電型を有する水平電荷転送チャネルと、(ii)前記第１の電気的絶縁膜を介して前記半導体基板上に形成されて前記水平電荷転送チャネルを平面視上横切る多数本の水平転送電極と、を有する水平電荷転送素子と、前記水平電荷転送チャネルに沿って前記半導体基板の前記一表面に形成された第１導電型のドレイン領域と、前記水平電荷転送チャネルと前記ドレイン領域との間に介在し、電荷に対する障壁となる障壁領域とを有し、前記水平電荷転送チャネルと、前記障壁領域と、前記ドレイン領域とが二電極素子を構成し、前記ドレイン領域が、前記障壁領域側に形成された第１ドレイン領域と、該第１ドレイン領域に隣接して形成され、前記第１ドレイン領域よりも電荷に対するポテンシャルが深い第２ドレイン領域とを含む固体撮像素子が提供される。
【００２０】
本発明の他の観点によれば、(A) 半導体基板と、(B) 前記半導体基板の一表面に形成された複数個の垂直電荷転送素子と、(C) 前記半導体基板の前記一表面に複数行、複数列に亘って行列状に形成された多数個の光電変換素子であって、該光電変換素子の各々が、対応する垂直電荷転送素子に電気的に接続可能な多数個の光電変換素子と、(D) 前記半導体基板の前記一表面に形成され、前記複数個の垂直電荷転送素子と電気的に接続可能な水平電荷転送素子であって、(i) 第１導電型を有する水平電荷転送チャネルと、(ii)第１の電気的絶縁膜を介して前記半導体基板上に形成されて前記水平電荷転送チャネルを平面視上横切る多数本の水平転送電極とを有する水平電荷転送素子と、(E) 前記水平電荷転送チャネルに沿って前記半導体基板の前記一表面に形成された第１導電型のドレイン領域と、(F) 前記水平電荷転送チャネルと前記ドレイン領域との間に介在し、電荷に対する障壁となる障壁領域と、を有し、前記水平電荷転送チャネルと、前記障壁領域と、前記ドレイン領域とが二電極素子を構成する固体撮像素子の駆動方法であって、前記垂直電荷転送素子の各々から前記水平電荷転送素子へ電荷を転送し、さらに、前記水平転送電極に供給する電圧よりも相対的に高い電圧を前記ドレイン領域に印加して、前記電荷を前記水平電荷転送素子から前記ドレイン領域へ排出する電荷排出工程と、前記垂直電荷転送素子の各々から前記水平電荷転送素子へ電荷を転送し、該電荷を前記水平電荷転送素子によって一定方向に転送する電荷転送工程とを含む固体撮像素子の駆動方法が提供される。
【００２１】
水平電荷転送チャネルと、障壁領域と、ドレイン領域と用いて二電極素子を構成することにより、固体撮像素子を構成する電極の各々を第１〜第２の計２種類のポリシリコン層を用いて形成することが可能になる。第３ポリシリコン層を形成することが不要になる。
【００２２】
したがって、第１〜第３の計３種類のポリシリコン層を用いて各電極を形成する場合に比べて、生産性を向上させやすい。
【００２３】
上記の二電極素子は、水平電荷転送チャネル、障壁領域およびドレイン領域の他に、水平転送電極の各々と、ドレイン電極に電圧を印加するための電極もしくは電圧供給線とを含んで構成することができる。
【００２４】
ドレイン領域に電圧を印加することにより、電荷に対する障壁領域のポテンシャルを低くすることができる。ドレイン領域に印加する電圧と水平転送電極の各々に印加する電圧との相対的な大小関係を制御することにより、上記の二電極素子において水平電荷転送チャネルからドレイン領域へ電荷を移動させることができる。水平電荷転送素子内の電荷をドレイン領域に排出することができる。
【００２５】
なお、本明細書でいう「二電極素子」とは、半導体基板に互いに離隔して形成された２つの半導体領域同士の導通および絶縁を、これらの領域間にゲート電極やスイッチング素子を設けることなく制御することができる半導体素子を意味する。
【００２６】
【発明の実施の形態】
図１は、第１の実施例による固体撮像素子１００を概略的に示す部分平面図である。ただし、同図においては、後述する光遮蔽膜および保護膜よりも半導体基板上方に配置される部材が省略されている。
【００２７】
同図に示すように、固体撮像素子１００は、半導体基板１を有する。この半導体基板１の一表面には、複数行、複数列に亘って多数個の光電変換素子１５が行列状に配置されている。個々の光電変換素子１５は、例えば埋込型のｐｎフォトダイオードによって構成される。光電変換素子に光が入射すると、この光電変換素子に電荷が蓄積される。
【００２８】
１つの光電変換素子列に１つずつ、この光電変換素子列に沿って垂直電荷転送素子２０が配設されている。個々の垂直電荷転送素子２０は、半導体基板１に形成された１本の垂直電荷転送チャネル２１と、光電変換素子列方向に並列配置された多数本の第１〜第２垂直転送電極２２〜２３と、最も下流の垂直転送電極２３の下流側に並列配置された第１〜第３補助転送電極２６〜２８とを備えた４相駆動型ＣＣＤによって構成されている。
【００２９】
第１〜第２垂直転送電極２２〜２３の各々および第１〜第３補助転送電極２６〜２８は、全ての垂直電荷転送素子２０について、その一部を構成する。第１垂直転送電極２２の各々、第１補助転送電極２６および第３補助転送電極２８は例えば第１ポリシリコン層によって形成され、第２垂直転送電極２３の各々および第２補助転送電極は例えば第２ポリシリコン層によって形成される。
【００３０】
これらの転送電極２２〜２３、２６〜２８は、半導体基板１上に第１の電気的絶縁膜（図示せず）を介して形成されている。各転送電極２２〜２３、２６〜２８は、個々の表面に形成された電気的絶縁膜（熱酸化膜）によって互いに絶縁されている。
【００３１】
転送電極２２〜２３、２６〜２８の各々が４つのグループに分けられ、グループ毎に異なる垂直駆動信号φＶ１、φＶ２、φＶ３またはφＶ４の供給を受ける。個々のグループは、３本おきに選択された転送電極によって構成される。
【００３２】
４相の垂直駆動信号φＶ１〜φＶ４それぞれの波形を適宜選定することにより、光電変換素子１５から垂直電荷転送素子２０への電荷読出し、および、各垂直電荷転送素子２０へ読み出した電荷の水平電荷転送素子３０への転送を行うことができる。
【００３３】
光電変換素子１５から垂直電荷転送素子への電荷読出しを制御するために、光電変換素子１５の各々に１つずつ、読出ゲート２５が隣接配置されている。個々の読出ゲート２５は、半導体基板１に形成された読出ゲート用チャネル領域（図示せず）と、その上に配置されている第２垂直転送電極２３の一領域とによって構成される。
【００３４】
１つの光電変換素子列を構成する光電変換素子１５の各々は、読出ゲート２５を介して、同じ１つの垂直電荷転送素子２０に電気的に接続可能である。第２垂直転送電極２３に読出パルスを印加することにより、この第２垂直転送電極２３を含んで構成されている読出ゲート２５の各々を介して、光電変換素子１５からこの光電変換素子１５に対応する垂直電荷転送素子２０へ電荷を読み出すことができる。
【００３５】
光電変換素子１５から垂直電荷転送素子２０への電荷読出しは、光電変換素子行単位で行われる。光電変換素子行単位で各垂直電荷転送素子２０へ読み出された電荷は、同じ位相の下に水平電荷転送素子３０へ転送される。
【００３６】
水平電荷転送素子３０は、半導体基板１に形成された１本の水平電荷転送チャネル３１と、櫛形状に形成された各々１本の第１〜第２水平転送電極３２〜３３と、鍬形状に形成された複数本の第３〜第４水平転送電極３３〜３５とを備えた２相駆動型ＣＣＤによって構成されている。第１水平転送電極３２と、第３水平転送電極３４の各々とは、例えば第１ポリシリコン層によって形成される。第２水平直転送電極３３と、第４水平転送電極３５の各々とは、例えば第２ポリシリコン層によって形成される。
【００３７】
水平電荷転送チャネル３１においては、ポテンシャル・バリア領域３１Ｂとポテンシャル・ウェル領域３１Ｗとがこの順番で上流側から下流側にかけて１つずつ交互に繰り返し形成されている。図１においては、図面を解りやすくするために、ポテンシャル・バリア領域３１Ｂの各々にハッチングを付してある。
【００３８】
第１〜第２水平転送電極３２〜３３において、形状上、櫛の背に相当する領域は、垂直電荷転送チャネル２１の各々を平面視上横切る。第１水平転送電極３２において、形状上、櫛の歯に相当する領域の各々は、１つのポテンシャル・ウェル領域３１Ｗを覆う。第２水平転送電極３３において、形状上、櫛の歯に相当する領域の各々は、１つのポテンシャル・バリア領域３１Ｂを覆う。
【００３９】
個々の第３水平転送電極３４は、１つのポテンシャル・ウェル領域３１Ｗと、このポテンシャル・ウェル領域３１Ｗから上流側に数えて２つ目のポテンシャル・ウェル領域３１とを覆う。個々の第４水平転送電極３５は、１つのポテンシャル・バリア領域３１Ｂと、このポテンシャル・バリア領域３１Ｂから上流側に数えて２つ目のポテンシャル・バリア領域３１Ｂとを覆う。
【００４０】
水平電荷転送チャネル３１上での第１〜第４水平転送電極３２〜３５の配列はは、下流側から上流側にかけて、第３水平転送電極３４、第４水平転送電極３５、第１水平転送電極３２および第２水平転送電極３３をこの順番で繰り返した配列となっている。
【００４１】
第１〜第２水平転送電極３２〜３３は、水平駆動信号φＨ２の供給を受ける。第３〜第４水平転送電極３４〜３５の各々は、水平駆動信号φＨ１の供給を受ける。垂直駆動信号φＶ４がハイレベル（例えば０Ｖ）にあるときに、水平駆動信号φＨ２をローレベル（例えば０Ｖ）またはハイレベル（例えば３．５Ｖ）にすると、垂直電荷転送素子２０の各々から水平電荷転送素子３０へ電荷を転送することができる。これらの電荷は、第１水平転送電極３２下のポテンシャル・ウェル領域３１Ｗに分布する。
【００４２】
２相の水平駆動信号φＨ１〜φＨ２の各波形を適宜選定することにより、水平電荷転送素子３０内の電荷を出力部４０へ向けて転送することができる。
【００４３】
出力部４０は、水平電荷転送素子３０から送られてきた電荷を例えばフローティング容量（図示せず。）によって信号電圧に変換し、この信号電圧をソースホロワ回路（図示せず。）等を利用して増幅する。検出（変換）された後のフローティング容量の電荷は、図示を省略したリセットトランジスタを介して電源（図示せず。）に吸収される。出力部６０は、例えば、特願平１１−２８７３２６号明細書の第００８４段〜００９１段において図４（ｂ）を参照しつつ説明されている出力部と同様にして構成することができる。
【００４４】
第１ドレイン領域５１ａと、この第１ドレイン領域５１ａに隣接する第２ドレイン領域５１ｂとによって構成されるドレイン領域５１が、水平電荷転送チャネル３１に沿って半導体基板１の一表面に形成されている。第２ドレイン領域５１ｂは、電荷に対して、第１ドレイン領域５１ａよりも深いポテンシャルを有している。
【００４５】
ドレイン領域５１は、第２ドレイン領域５１ｂにおいて、制御信号φＤＲの供給を受ける。必要に応じて、第２ドレイン領域５１ｂ上に第１の電気的絶縁膜を介して電極が配置される。
【００４６】
電荷に対する障壁となる障壁領域５２が、水平電荷転送チャネル３１と第１ドレイン領域５１ａとの間に介在している。
【００４７】
水平電荷転送チャネル３１と、障壁領域５２と、ドレイン領域５１とは、二電極素子を構成する。ドレイン領域５１に供給される制御信号φＤＲの電圧値を制御することにより、電荷に対する障壁領域５２のポテンシャルを制御することができる。制御信号φＤＲの電圧値と水平駆動信号φＨ１〜φＨ２の電圧値との相対的な大小関係を制御することにより、上記の二電極素子において水平電荷転送チャネル３１からドレイン領域５１へ電荷を移動させることができる。水平電荷転送素子３０内の電荷をドレイン領域５１に排出することができる。以下、この二極素子を「掃出ドレイン５０」ということがある。
【００４８】
以下、水平電荷転送素子３０内の電荷をドレイン領域５１に排出することができる原理について、図２および図３を用いて詳述する。以下の説明は、ｎ型半導体基板の一表面にｐ形不純物添加領域が形成された半導体基板１を用いて固体撮像素子１００を構成した場合を例にとり、行う。
【００４９】
図２は、図１に示したII−II線に沿って固体撮像素子１００を切ったときの断面と、そのポテンシャルプロファイルとを概略的に示す。
【００５０】
図３は、各垂直電荷転送素子２０から水平電荷転送素子３０へ電荷を転送したときの、水平電荷転送素子３０内での各電荷の分布状態を模式的に示す。
【００５１】
上述したように、また、図２に示すように、半導体基板１は、ｎ型不純物濃度が例えば１×１０14〜１０×１０14／ｃｍ3 程度のｎ型半導体基板１ａと、この一表面に形成されたｐ形不純物添加領域１ｂとによって構成されている。ｐ形不純物添加領域１ｂにおけるｐ型不純物濃度は、例えば７×１０15〜７×１０16／ｃｍ3 程度である。
【００５２】
垂直電荷転送チャネル２１、水平電荷転送チャネル３１におけるポテンシャル・ウェル領域３１Ｗ、および第１ドレイン領域５１ａは、それぞれ、ｐ型不純物添加領域１ｂに形成されたｎ型不純物添加領域によって構成される。垂直電荷転送チャネル２１、ポテンシャル・ウェル領域３１Ｗおよび第１ドレイン領域５１ａそれぞれにおけるｎ型不純物濃度は、例えば６×１０16〜６×１０17／ｃｍ3 程度である。図示の例では、垂直電荷転送チャネル２１、ポテンシャル・ウェル領域３１Ｗおよび第１ドレイン領域５１ａそれぞれでのｎ型不純物濃度が同じになっている。
【００５３】
第２ドレイン領域５１ｂは、ｐ型不純物添加領域１ｂに形成されたｎ+ 型不純物添加領域によって構成される。第２ドレイン領域５１ｂにおけるｎ型不純物濃度は、例えば１×１０18／ｃｍ3 程度である。
【００５４】
障壁領域５２は、ｐ型不純物添加領域１ｂに形成されたｎ- 型不純物添加領域によって構成される。障壁領域５２は、例えば、ｎ型不純物濃度が６×１０16〜６×１０17／ｃｍ3 程度のｎ型不純物添加領域をｐ型不純物添加領域１ｂに形成した後、このｎ型不純物添加領域にｐ型不純物を１×１０16〜１０×１０16／ｃｍ3 程度添加することによって形成される。
【００５５】
水平電荷転送チャネル３１の幅（光電変換素子列方向の幅）は、例えば４０〜８０μｍ程度である。障壁領域５２の幅（光電変換素子列方向の幅）は、例えば０．２〜１．２μｍ程度である。第１ドレイン領域５１ａおよび第２ドレイン領域５１ｂそれぞれの幅（光電変換素子列方向の幅）は、例えば７５μｍ（第１ドレイン領域５１ａの幅）程度、および、５μｍ（第２ドレイン領域５１ｂの幅）程度である。
【００５６】
第１の電気的絶縁膜５が、半導体基板１の表面に形成されている。第１の電気的絶縁膜５は、例えば、酸化ケイ素等の電気絶縁性酸化物や、窒化ケイ素等の電気絶縁性窒化物を用いて形成される。第１の電気的絶縁膜５は、例えば、１つの電気絶縁性酸化物層からなる単層構造、電気絶縁性酸化物層とその上に形成された電気絶縁性窒化物層との２層積層構造、または、電気絶縁性酸化物層とその上に形成された電気絶縁性窒化物層とその上に形成された電気絶縁性酸化物層との３層積層構造を有する。
【００５７】
第１〜第２垂直転送電極２２〜２３の各々、第１〜第３補助転送電極２６〜２８の各々、および、第１〜第４水平転送電極３２〜３５の各々は、第１の電気的絶縁膜５上に形成されている。第１〜第４水平転送電極３２〜３５の各々は、水平電荷転送チャネル３１を覆う他、障壁領域５２をも覆う。ただし、図２においては、第３補助転送電極２８の一部、第２水平転送電極３３の一部および第２水平転送電極３２のみが見えており、他の電極は見えていない。
【００５８】
第１ドレイン領域５１ａの上方に、第１の電気的絶縁膜５よりも厚い第２の電気的絶縁膜５５が形成されている。第２の電気的絶縁膜５５は、例えばシリコン酸化膜、ＰＳＧ（ホスホシリケートガラス）、ＢＰＳＧ（ボロホスホシリケートガラス）、ＳＯＧ（スピンオングラス）等によって構成される。その膜厚は例えば６０００オングストローム（６００ｎｍ）程度である。
【００５９】
第２の電気的絶縁膜５５は、例えば、(i) 第１の電気的絶縁膜５を第１ドレイン領域５１ａ上にも形成した後にこれを熱酸化する、(ii) 第１の電気的絶縁膜５を第１ドレイン領域５１ａ上にも形成した後、この上にＣＶＤ（化学的気相堆積法）等によって更に電気的絶縁膜を堆積させる、(iii) 第１の電気的絶縁膜５を第１ドレイン領域５１ａ上に形成することなく、第１ドレイン領域５１ａ上に直接、ＣＶＤ等によって電気的絶縁膜を堆積させる、等の方法によって形成することができる。
【００６０】
固体撮像素子１００においては、第１〜第４水平転送電極３２〜３５の各々が、平面視上、水平電荷転送チャネル３１、障壁領域５２および第２の電気的絶縁膜５５のそれぞれを覆っている。
【００６１】
このため、電荷（この場合は電子）に対する第１ドレイン領域５１ａのポテンシャルは、水平電荷転送チャネル３１のポテンシャルよりも深い。しかしながら、ドレイン領域５１に供給される制御信号φＤＲがローレベル（例えば９〜１１Ｖ程度）のときには、障壁領域５２のポテンシャルを水平電荷転送チャネル３１のポテンシャルよりも深くすることはできない。
【００６２】
すなわち、ドレイン領域５１に供給される制御信号φＤＲがローレベルのときには、障壁領域５２のポテンシャルは水平電荷転送チャネル３１のポテンシャルよりも浅い。水平電荷転送チャネル３１とドレイン領域５１とは導通しない。
【００６３】
制御信号φＤＲの電位を高くすると、第２ドレイン領域５１ｂのポテンシャルが深くなる。ポテンシャル差に基づいて、第１ドレイン領域５１ａが空乏状態となり、電位勾配が障壁領域５２内に入り込み、障壁領域５２のポテンシャルにも勾配ができる。制御信号φＤＲをハイレベル（例えば３３〜３５Ｖ程度。）にして第２ドレイン領域５１ｂのポテンシャルを更に深くすると、障壁領域５２におけるポテンシャル・ウェル領域３１Ｗ側のポテンシャルがポテンシャル・ウェル領域３１Ｗのポテンシャルと同程度ないしそれ以下にまで深くなる。バリアが消滅し、ポテンシャル・ウェル領域３１Ｗとドレイン領域５１とが導通する。
【００６４】
前述したように、垂直駆動信号φＶ４がハイレベルにあるときに水平駆動信号φＨ２を例えばローレベルまたはハイレベルにすると、垂直電荷転送素子２０の各々から水平電荷転送素子３０へ電荷を転送することができる。
【００６５】
図３に示すように、また、前述したように、これらの電荷Ｑは水平電荷転送素子３０におけるポテンシャル・ウェル領域３１Ｗに分布する。
【００６６】
これらの電荷Ｑを水平電荷転送素子３０からドレイン領域５１へ排出するに当たっては、まず、垂直駆動信号φＶ４をローレベル（例えば−８Ｖ）にして、水平電荷転送素子３０から垂直電荷転送素子２０への電荷Ｑの逆転送を禁止する。次いで、制御信号φＤＲをハイレベルにし、さらに、水平駆動信号φＨ２をローレベルにする。水平駆動信号φＨ１もローレベルにすることが好ましい。
【００６７】
図２に示すように、ポテンシャル・ウェル領域３１Ｗとドレイン領域５１とが導通し、ポテンシャル・ウェル領域３１Ｗに分布していた電荷Ｑが、ドレイン領域５１へ排出される。ドレイン領域５１に排出された電荷Ｑは、図示されていない電源に吸収される。
【００６８】
水平電荷転送素子３０内の電荷をドレイン領域５１へ排出する必要がないときには、制御信号φＤＲをローレベルにしておく。
【００６９】
ドレイン領域５１に供給する制御信号φＤＲの電圧値と水平電荷転送素子３０に供給する水平駆動信号φＨ１〜φＨ２それぞれの電圧値との相対的な大小関係を制御することにより、水平電荷転送素子３０内の電荷をドレイン領域５１へ排出するか否かを制御することができる。水平駆動信号φＨ２がハイレベルにあるときに、ポテンシャル・ウェル領域３１Ｗとドレイン領域５１とを導通させることも可能である。
【００７０】
なお、水平電荷転送素３０におけるポテンシャル・バリア領域３１Ｂは、例えば、ｎ型不純物添加領域とその上に形成されたｐ- 型不純物添加領域とによって構成することができる。ｎ+ 型領域によってポテンシャル・ウェル領域３１Ｗを構成し、ｎ型領域によってポテンシャル・バリア領域３１Ｂを構成することも可能である。
【００７１】
前述したように、固体撮像素子を利用した撮像機器でＡＥ、ＡＦ、デジタルズーム等の機能を動作させる際には、固体撮像素子の感光部に配設されている一部の光電変換素子、例えば感光部の中央部に配設されている所定個の光電変換素子から読み出した電荷に基づく映像信号を利用する。感光部とは、光電変換素子およびこれに対応する垂直電荷転送素子が配設されている領域を意味する。
【００７２】
図４は、固体撮像素子１００においてＡＥ、ＡＦ、デジタルズーム等の機能を動作させる際に利用される電荷（以下、この電荷を「必要電荷」という。）
と、利用されない電荷（以下、この電荷を「不要電荷」という。）との感光部１０における分布領域を模式的に示す。同図に示した構成要素のうちで図１に示した構成要素と共通するものについては、図１で用いた参照符号と同じ参照符号を付してその説明を省略する。
【００７３】
必要電荷は、図４に示した感光部１０における中央部１０ａ内に形成されている光電変換素子から読み出される。中央部１０ｂよりも下流側の領域１０ｂ内および上流側の領域１０ｃ内に形成されている光電変換素子の各々から読み出された電荷は、不要電荷となる。
【００７４】
ＡＥ、ＡＦ、デジタルズーム等の機能を動作させる際には、固体撮像素子１００が例えばインターレース走査の下に駆動される。１フレームが２つのフィールド、例えば偶数行の光電変換素子１５によって構成される第１フィールドと、奇数行の光電変換素子１５によって構成される第２フィールドとに分けられる。フィールド単位で、光電変換素子１５から垂直電荷転送素子２０への電荷読出し、垂直電荷転送素子２０による電荷転送、水平電荷転送素子３０からドレイン領域５１への不要電荷の排出、および、水平電荷転送素子３０による出力部４０への必要電荷の転送が行われる。
【００７５】
図５は、固体撮像素子１００を備えた電子スチルカメラにおいてＡＥ、ＡＦ、デジタルズーム等の機能を動作させる際の垂直駆動信号φＶ１〜φＶ４、水平駆動信号φＨ１、水平駆動信号φＨ２、制御信号φＤＲ、および出力部４０から出力される映像信号ＯＳout の信号波形の一例を示す。
【００７６】
図６は、図５の一部を拡大して示す。
【００７７】
図５に示すように、垂直同期パルスが所定の間隔で立ち上がる。１つの垂直同期パルスが立ち上がってから次の垂直同期パルスが立ち上がるまでの期間が、１つの垂直期間Ｖに相当する。図５には３つの垂直期間Ｖ０、Ｖ１、Ｖ２が示されている。
【００７８】
１つの垂直期間Ｖ内において、第１フィールド内の光電変換素子１５の各々から垂直電荷転送素子２０へ電荷が読み出され、これらの電荷が水平電荷転送素子３０を経てドレイン領域５１または出力部４０へ送られる。以下の説明では、第１フィルードが偶数行の光電変換素子によって構成されているものとする。
【００７９】
例えば、シャッタボタンが半押しされると、そのあと最初に設定される垂直期間Ｖ１の開始時刻ｔ１から終了時刻ｔ６までの間に、ＡＥ／ＡＦ動作に必要な電荷（必要電荷）に基づく映像信号ＯＳout の出力と、不要電荷のドレイン領域５１への排出が行われる。
【００８０】
この間、読出パルが例えば時刻ｔ１において垂直駆動信号φＶ３に重畳される。この後、各垂直駆動信号φＶ１〜φＶ４は、１つの水平走査期間ＨＳの始めの時期にラインシフトが行われるようにそのレベルを変化させ、その後は、この水平走査期間ＨＳが終了するまで、それぞれハイレベルまたはローレベルを維持する。図６に示すように、多数の水平走査期間ＨＳが時刻ｔ１〜ｔ６の間に繰返し設定される。
【００８１】
時刻ｔ１〜ｔ３の間および時刻ｔ４〜ｔ６の間、水平駆動信号φＨ１およびφＨ２は、それぞれローレベルＬを維持する。制御信号φＤＲはハイレベルＨを維持する。したがって、時刻ｔ１〜ｔ３の間および時刻ｔ４〜ｔ６の間に水平電荷転送素子３０へ転送された電荷は、ドレイン領域５１に排出される。
【００８２】
例えば、時刻ｔ１〜ｔ２の間に、スミアの要因となる電荷が水平電荷転送素子３０へ転送され、さらに、ドレイン領域５１に排出される。固体撮像素子１００が、図４に示した領域１０ｂの下流側にオプティカル・ブラック部やダミー部を有している場合には、これらに蓄積された電荷も、時刻ｔ１〜ｔ２の間に水平電荷転送素子３０へ転送され、さらに、ドレイン領域５１に排出される。図４に示した領域１０ｃの上流側にオプティカル・ブラック部やダミー部を有している場合には、これらに蓄積された電荷が、時刻ｔ５〜ｔ６の間に水平電荷転送素子３０へ転送され、さらに、ドレイン領域５１に排出される。
【００８３】
時刻ｔ２〜ｔ３の間に、図４に示した領域１０ｂ内に形成されている光電変換素子の各々から読み出された不要電荷が光電変換素子行単位で水平電荷転送素子３０へ次々と転送され、さらに、ドレイン領域５１に次々と排出される。
【００８４】
時刻ｔ４〜ｔ５の間に、図４に示した領域１０ｃ内に形成されている光電変換素子の各々から読み出された不要電荷が光電変換素子行単位で水平電荷転送素子３０へ次々と転送され、さらに、ドレイン領域５１に次々と排出される。
【００８５】
図４に示した領域１０ａ内に形成されている光電変換素子の各々から読み出された必要電荷は、時刻ｔ３〜ｔ４の間に水平電荷転送素子３０へ転送され、さらに出力部４０へ転送される。この間、制御信号φＤＲはハイレベルＨからローレベルＬに転じ、水平電荷転送素子３０からドレイン領域５１への電荷の排出を禁止する。
【００８６】
図６に示すように、時刻ｔ３〜ｔ４の間、所定数の水平転送期間ＨＴと所定数の水平ブランキング期間ＨＢとが交互に繰り返し設定される。各水平転送期間ＨＴにおいては、水平駆動信号φＨ１とφＨ２とが互いに逆の位相を保ちながら、ハイレベルＨからローレベルＬへと、また、ローレベルＬからハイレベルＨへと、繰返しレベルを変化させる。図４に示した領域１０ａ内に形成されている光電変換素子の各々から読み出された必要電荷が、１つの水平転送期間ＨＴの間に１光電変換素子行分ずつ、水平電荷転送素子３０へ順次転送され、さらに、この水平転送期間ＨＴの間に出力部４０へ転送される。出力部４０は、これらの電荷に基づいて映像信号ＯＳout を次々と生成する。
【００８７】
固体撮像素子１００を備えた電子スチルカメラは、時刻ｔ３〜ｔ４の間に出力部４０が生成した映像信号ＯＳout を利用して、ＡＥ／ＡＦ動作に必要なデータを生成し、このデータに基づいてＡＥ／ＡＦ動作を行う。
【００８８】
上述のように、固体撮像素子１００を用いて構成された撮像機器では、ＡＥ、ＡＦ、デジタルズーム等の機能を動作させる際に、不要電荷を水平電荷転送素子３０によって出力部４０へ転送することなく、水平電荷転送素子３０からドレイン領域５１に排出することができる。
【００８９】
また、不要電荷をドレイン領域５１に排出している期間中（例えば図５に示す時刻ｔ２〜ｔ３の間およびｔ４〜ｔ５の間）は、例えば必要電荷を転送しているとき（例えば図５に示す時刻ｔ３〜ｔ４の間）に比べて、垂直電荷転送素子２０の駆動周波数を高めることができる。
【００９０】
これらの結果として、ＡＥ、ＡＦ、デジタルズーム等の機能を動作させるときに必要となるデータを取得するのに要する時間が、不要電荷を出力部へ転送して出力部から排出する場合に比べて短縮される。また、消費電力を容易に低減させることができる。
【００９１】
例えば、固体撮像素子１００が３００万画素、３０００行程度の光電変換素子行を有する場合には、ＡＥ／ＡＦ動作に必要なデータを取得するのに要する時間を概ね３０％程度に短縮させることが可能である。デジタルズーム動作に必要なデータを取得するのに要する時間も、短縮させることが可能である。実際の撮像開始が決定的瞬間に間に合わない、ということが起こり難くなる。
【００９２】
さらに、固体撮像素子１００を構成する電極の各々を、第３ポリシリコン層を用いることなく第１〜第２の計２種類のポリシリコン層を用いて形成することが可能になる。第１〜第３の計３種類のポリシリコン層を用いて各電極を形成する場合に比べて、生産性を向上させ易い。
【００９３】
次に、第２の実施例による固体撮像素子について、図７および図８を用いて説明する。
【００９４】
図７は、第２の実施例による固体撮像素子１１０を概略的に示す部分平面図である。ただし、同図においては、後述する光遮蔽膜および保護膜よりも半導体基板上方に配置される部材が省略されている。
【００９５】
図８は、図７に示したVIII−VIII線に沿って固体撮像素子１１０を切ったときの断面と、そのポテンシャルプロファイルとを概略的に示す。
【００９６】
これらの図に示した構成要素と機能上共通する構成要素が、全て図１または図２に示されている。このため、図７および図８においては、図１または図２に示した構成要素と機能上共通する構成要素を、これらの図で用いた参照符号と同じ参照符号によって示す。また、各構成要素の機能についても、図１または図２に示した構成要素と共通するものについては、その説明を省略する。
【００９７】
図示した固体撮像素子１１０においては、水平電荷転送チャネル３１に形成されているポテンシャル・ウェル領域３３１Ｗそれぞれの平面視上の幅が、障壁領域５２に向かうに従って漸次拡がっている。これに合わせて、各ポテンシャル・ウェル領域３３１Ｗ上での第１水平転送電極３２または第３水平転送電極３４それぞれの平面視上の幅も、障壁領域５２に向かうに従って漸次拡がっている。
【００９８】
一方、ポテンシャル・バリア領域３３１Ｂそれぞれの平面視上の幅は、ポテンシャル・ウェル領域３３１Ｗとは逆に、障壁領域５２から離れるに従って漸次拡がっている。
【００９９】
図８に示すように、水平電荷転送素子３０をこのように構成することにより、電荷に対するポテンシャル・ウェル領域３１Ｗのポテンシャルが、障壁領域５２に向かうに従って深くなる。この作り付け電位により、ポテンシャル・ウェル領域３１Ｗ内の電荷Ｑをドレイン領域５１へ確実に排出し易くなる。
【０１００】
ポテンシャル・ウェル領域３３１Ｗそれぞれの平面視上の幅を、障壁領域５２に向かうに従って段階的に拡げた場合においても、同様の効果を得ることが可能である。
【０１０１】
次に、第３の実施例による固体撮像素子について、図９を用いて説明する。
【０１０２】
図９は、第３の実施例による固体撮像素子１２０を概略的に示す部分平面図である。ただし、同図においては、後述する光遮蔽膜および保護膜よりも半導体基板上方に配置される部材が省略されている。
【０１０３】
図９に示した構成要素と機能上共通する構成要素が、全て図１に示されている。このため、図９においては、図１に示した構成要素と機能上共通する構成要素を、図１面で用いた参照符号と同じ参照符号によって示す。また、各構成要素の機能についても、図１に示した構成要素と共通するものについては、その説明を省略する。
【０１０４】
図示した固体撮像素子１２０においては、第１水平転送電極３２および第３水平転送電極３４それぞれの平面視上の幅が、ポテンシャル・ウェル３１Ｗ上よりも障壁領域５２上で狭くなっている。このため、障壁領域５２におけるｎ型不純物濃度をポテンシャル・ウェル領域３１Ｗにおけるｎ型不純物濃度と同程度にしたとしても、水平駆動信号φＨ１〜φＨ２の印加時における障壁領域５２のポテンシャルを、ポテンシャル・ウェル領域３１Ｗのポテンシャルよりも浅くすることができる。障壁領域５２をｎ- 型不純物添加領域によって構成する場合に比べて、製造工程数を減らすことができる。
【０１０５】
ポテンシャル・バリア領域３１Ｂを、ｎ型不純物添加領域とその上に形成されたｐ- 型不純物添加領域とによって構成した場合には、ポテンシャル・ウェル領域３１Ｗそれぞれの平面視上の幅（光電変換素子行方向の幅）を一部において狭くし、その分、ポテンシャル・バリア領域３１Ｂそれぞれの平面視上の幅（光電変換素子行方向の幅）を拡げてもよい。
【０１０６】
この場合、ポテンシャル・バリア領域３１Ｂを構成するｐ- 型不純物添加領域に起因するナローチャネル効果による影響が、ポテンシャル・ウェル領域３１Ｗにおいて幅を狭くした箇所で強くなる。
【０１０７】
その結果として、障壁領域５２におけるｎ型不純物濃度をポテンシャル・ウェル領域３１Ｗにおけるｎ型不純物濃度と同程度にすることが可能になる。ポテンシャル・ウェル領域３１Ｗにおいて幅を狭くする箇所は、障壁領域５２に近い方が好ましい。
【０１０８】
次に、第４の実施例による固体撮像素子について、図１０を用いて説明する。
【０１０９】
図１０は、第４の実施例による固体撮像素子１３０を概略的に示す部分平面図である。ただし、同図においては、後述する光遮蔽膜および保護膜よりも半導体基板上方に配置される部材が省略されている。
【０１１０】
図示した固体撮像素子１３０は、多数個の光電変換素子１５が画素ずらし配置されている。この点で、固体撮像素子１３０は、第１の実施例による固体撮像素子１００と大きく異なる。
【０１１１】
ここで、本明細書でいう「画素ずらし配置」とは、奇数番目に当たる光電変換素子列の各光電変換素子に対し、偶数番目に当たる光電変換素子列の光電変換素子の各々が、光電変換素子列内での光電変換素子のピッチの約１／２、列方向にずれ、奇数番目に当たる光電変換素子行の各光電変換素子に対し、偶数番目に当たる光電変換素子行の光電変換素子の各々が、光電変換素子行内での光電変換素子のピッチの約１／２、行方向にずれ、光電変換素子列の各々が奇数行または偶数行の光電変換素子のみを含むような、多数個の光電変換素子の配置を意味する。「画素ずらし配置」は、複数行、複数列に亘って行列状に形成された多数個の光電変換素子の一形態である。
【０１１２】
上記の「光電変換素子列内での光電変換素子のピッチの約１／２」とは、１／２を含む他に、製造誤差、設計上もしくはマスク製作上起こる画素位置の丸め誤差等の要因によって１／２からはずれてはいるものの、得られるＣＣＤイメージセンサの性能およびその画像の画質からみて実質的に１／２と同等とみなすことができる値をも含むものとする。上記の「光電変換素子行内での光電変換素子のピッチの約１／２」についても同様である。
【０１１３】
多数個の光電変換素子１５が画素ずらし配置されている固体撮像素子１３０においては、各第１垂直転送電極２２ａ、各第２垂直転送電極２３ａおよび第１補助転送電極２６ａが網の目状に配置されている。
【０１１４】
個々の第１垂直転送電極２２ａ、第２垂直転送電極２３ａおよび第１補助転送電極２６ａの各々は蛇行しながらも、１本の電極全体としては、光電変換素子行方向に延在している。垂直電荷転送素子２０の各々は、対応する光電変換素子列に沿って蛇行する領域を含んでいる。
【０１１５】
多数個の光電変換素子１５が画素ずらし配置されている点、各第１垂直転送電極２２ａ、各第２垂直転送電極２３ａおよび第１補助転送電極２６ａそれぞれの形状、各垂直電荷転送素子２０の形状、垂直電荷転送素子２０とこれに対応する光電変換素子列との相対的な位置関係、および、各読出ゲート２５の配設位置を除けば、図１０に示した固体撮像素子１３０は、第１の実施例による固体撮像素子１００と同様の構成を有する。
【０１１６】
このため、図１０に示した構成要素のうちで図１に示した構成要素と機能上共通するものについては、図１で用いた参照符号と同じ参照符号を付してその説明を省略する。ただし、第１垂直転送電極については新たな参照符号「２２ａ」を付し、第２垂直転送電極については新たな参照符号「２３ａ」を付し、第１補助転送電極については新たな参照符号「２６ａ」を付してある。
【０１１７】
固体撮像素子１３０は、固体撮像素子１００と同様に水平電荷転送素子４０と掃出ドレイン５０とを有することから、固体撮像素子１００と同様の効果を奏する。
【０１１８】
次に、第５の実施例による固体撮像素子について、図１１を用いて説明する。
【０１１９】
図１１は、第５の実施例による固体撮像素子１４０における光電変換素子とその周辺を概略的に示す断面図である。この固体撮像素子１４０は、第１の実施例による固体撮像素子１００を基に作製することができるカラー撮像用の固体撮像素子である。
【０１２０】
同図には、図１、図７、図９および図１０において図示を省略した光遮蔽膜６０、保護膜６１、およびこれらの部材よりも半導体基板１の上方に配置される部材が示されている。光遮蔽膜６０および保護膜６１よりも半導体基板１側に構成は、図１に示した固体撮像素子１００を図１中のXI−XI線に沿って切ったときの構成に相当する。図１１に示した構成要素のうちで図１または図２に示した構成要素と共通するものについては、図１または図２で用いた参照符号と同じ参照符号を付してその説明を省略する。
【０１２１】
同図に示すように、ｐ型不純物添加領域１１ｂの所定箇所にｎ型不純物添加領域１５ａを設け、このｎ型不純物添加領域１５ａにｐ+ 型不純物添加領域１５ｂを設けることによって形成された埋込型のフォトダイオードによって構成されている。ｎ型不純物添加領域１５ａの各々は、電荷蓄積領域として機能する。
【０１２２】
各光電変換素子１５（ｎ型不純物添加領域１５ａ）における図１１での右側縁部に沿って、ｐ型不純物添加領域１１ｂが１箇所ずつ露出している。ｐ型不純物添加領域１１ｂにおけるこの領域が、読出ゲート用チャネル領域２５ａとして利用される。読出ゲート用チャネル領域２５ａの各々は、平面視上、対応する光電変換素子１５の右側縁部のほぼ中央からその下流端にかけて延在する。垂直電荷転送チャネル２１とこれに対応する光電変換素子１５とは、読出ゲート用チャネル領域２５ａを介して隣接する。
【０１２３】
個々の読出ゲート用チャネル領域２５ａは、その上に第１の電気的絶縁膜５を介して配置されている第２垂直転送電極２３と共に、１つの読出ゲート２５を構成する。
【０１２４】
読出ゲート用チャネル領域２１ａが形成されている箇所を除き、チャネルストップ領域ＣＳが各光電変換素子１５の平面視上の周囲および各垂直電荷転送チャネル２１の平面視上の周囲を取り囲んでいる。このチャネルストップ領域ＣＳは、光電変換素子１５同士、および、光電変換素子１５とこれに対応しない垂直電荷転送チャネル２１とを電気的に分離する。チャネルストップ領域ＣＳは、例えば、ｐ型不純物添加領域１１ｂの所定箇所にｐ+ 型不純物添加領域を設けることによって形成される。
【０１２５】
なお、各不純物添加領域は、例えばイオン注入とその後のアニールとによって形成することができる。ｐ型不純物添加領域１１ｂは、例えばエピタキシャル成長法によって形成することもできる。
【０１２６】
光電変換素子１５以外の領域において無用の光電変換が行われるのを防止するために、光遮蔽膜６０が、第１の電気的絶縁膜５およびその上に形成されている各種の電極を覆っている。ただし、この光遮蔽膜６０は、光電変換素子１５（ｐ+ 型不純物添加領域１５ｂ）それぞれの上に１個ずつ所定形状の開口部６０ａを有する。各開口部６０ａは、光電変換素子１５におけるｎ型不純物添加領域１５ａの外周面よりも平面視上の内側において開口している。
【０１２７】
光遮蔽膜６０は、例えばアルミニウム、クロム、タングステン、チタン、モリブデン等の金属からなる薄膜や、これらの金属の２種以上からなる合金薄膜、あるいは、前記の金属薄膜と前記の合金薄膜とを含む群から選択された２種以上を組み合わせた多層金属薄膜等によって形成される。
【０１２８】
保護膜６１が、光遮蔽膜６０上および開口部６０ａから露出している第１の電気的絶縁膜５上に形成され、その下の部材を保護している。この保護膜６１は、例えばシリコン窒化物、シリコン酸化物、ＰＳＧ（ホスホシリケートガラス）、ＢＰＳＧ（ボロホスホシリケートガラス）、ポリイミド等によって形成される。
【０１２９】
第１の平坦化膜６２が保護膜６１を覆い、色フィルタアレイ６５を形成するための平坦面を形成している。第１の平坦化膜６２は、後述するマイクロレンズ用の焦点調節層としても利用される。必要に応じて、第１の平坦化膜６２中にインナーレンズが形成される。
【０１３０】
第１の平坦化膜６２は、例えばフォトレジスト等の透明樹脂を例えばスピンコート法によって所望の厚さに塗布することによって形成される。
【０１３１】
色フィルタアレイ６５が、第１の平坦化膜６２上に形成されている。この色フィルタアレイ６５は、カラー撮像を可能にする複数種の色フィルタを所定のパターンで形成したものである。カラー撮像用の色フィルタアレイとしては、原色型の色フィルタアレイ、および、補色型の色フィルタアレイがある。
【０１３２】
原色型の色フィルタアレイおよび補色型の色フィルタアレイのいずれにおいても、個々の光電変換素子１５の上方に色フィルタが１個ずつ配設される。図１１においては、赤色フィルタ６５Ｒ、緑色フィルタ６５Ｇおよび青色フィルタ６５Ｂが１個ずつ示されている。
【０１３３】
色フィルタアレイ６５は、例えば、所望色の顔料もしくは染料を含有させた樹脂（カラーレジン）の層を、フォトリソグラフィ法等の方法によって所定箇所に形成することによって作製することができる。
【０１３４】
第２の平坦化膜６６が色フィルタアレイ６５上に形成されて、マイクロレンズアレイ７０を形成するための平坦面を形成している。第２の平坦化膜６６は、例えばフォトレジスト等の透明樹脂を例えばスピンコート法によって所望の厚さに塗布することによって形成される。
【０１３５】
マイクロレンズアレイ７０が、第２の平坦化膜６６上に形成されている。このマイクロレンズアレイ７０は、個々の光電変換素子１５の上方に１個ずつ配設されたマイクロレンズ７０ａによって構成されている。
【０１３６】
これらのマイクロレンズ７０ａは、例えば、屈折率が概ね１．３〜２．０の透明樹脂（フォトレジストを含む。）からなる層をフォトリソグラフィ法等によって所定形状に区画した後、熱処理によって各区画の透明樹脂層を溶融させ、表面張力によって角部を丸め込ませた後に冷却すること等によって得られる。
【０１３７】
固体撮像素子１４０は、第１の実施例による固体撮像素子１００を基に作製することができるカラー撮像用の固体撮像素子である。したがって、固体撮像素子１４０は、固体撮像素子１００と同様に水平電荷転送素子４０と掃出ドレイン５０とを有する。固体撮像素子１００と同様の効果を奏する。
【０１３８】
以上、実施例による固体撮像素子およびその駆動方法について説明したが、本発明は上述した実施例に限定されるものではない。
【０１３９】
例えば、垂直電荷転送素子は、４相駆動型ＣＣＤによって構成する以外に、６相駆動型ＣＣＤや８相駆動型ＣＣＤ、あるいは、更に多くの相の駆動信号によって駆動されるＣＣＤによって構成することもできる。
【０１４０】
２つの光電変換素子列に１個ずつ垂直電荷転送素子を配設してもよいし、１つの光電変換素子列の両側に１個ずつ計２個の垂直電荷転送素子を配設してもよい。１つの光電変換素子列の両側に１個ずつ計２個の垂直電荷転送素子を配設した場合、例えば、この光電変換素子列において奇数番目に当たる光電変換素子の各々が一方の側の垂直電荷転送素子に電気的に接続され、偶数番目に当たる光電変換素子の各々が他方の側の垂直電荷転送素子に電気的に接続される。
【０１４１】
１つの光電変換素子行当たりの垂直転送電極の本数は、固体撮像素子の駆動方法等に応じて適宜選定可能である。多数個の光電変換素子が正方行列状（ただし、行数と列数が異なる場合を含む。）に配置されている場合には、１つの光電変換素子行当たり例えば２〜３本の垂直転送電極が形成される。多数個の光電変換素子が画素ずらしに配置されている場合には、Ｎ個の光電変換素子行当たり（Ｎ＋１）本の垂直転送電極が形成される他、１つの光電変換素子行当たり例えば２〜４本の垂直転送電極が形成される。垂直電荷転送素子は、補助転送電極を含めずに構成することもできる。
【０１４２】
垂直電荷転送素子の駆動方法は、インターレース走査に基づく駆動方法に限定されるものではない。素子の構造や、固体撮像素子を利用した撮像機器の撮像モード等に応じて、１／２間引き走査、１／４間引き走査、１／８間引き走査、１／１６間引き走査、プログレッシブ走査等、適宜選定可能である。
【０１４３】
水平電荷転送素子も、２相駆動型ＣＣＤによって構成する以外に、３相駆動型ＣＣＤや、４相以上の駆動信号によって駆動されるＣＣＤによって構成することもできる。
【０１４４】
水平電荷転送チャネルには、１つのポテンシャル・バリア領域と１つのポテンシャル・ウェル領域とによって構成されるユニットを、１つの垂直電荷転送素子に２つ対応させて形成する以外に、１つの垂直電荷転送素子に１つのユニットを対応させて形成することもできる。これらのユニットは、実効不純物濃度が異なる領域によって形成する他、実効不純物濃度が同等の領域に水平転送電極から異なる高さの電圧を印加することによっても、形成することができる。
【０１４５】
障壁領域は、水平電荷転送チャネルの導電型とは逆の導電型を有していてもよい。
【０１４６】
実施例による固体撮像素子においては、各水平転送電極へ水平駆動信号を供給するために、第１ドレイン領域の上方に第２の電気的絶縁膜を形成してその上にまで各水平転送電極を延在させている。しかしながら、水平転送電極を第１ドレイン領域の上方にまで延在させることは、必ずしも必要ではない。
【０１４７】
ただし、各水平転送電極と、これらの水平転送電極に水平駆動信号を供給するための電圧供給線との結線の便を図るうえからは、第１ドレイン領域の上方に第２の電気的絶縁膜を形成してその上に各水平転送電極を延在させることが好ましい。
【０１４８】
ドレイン領域は、実効不純物濃度がほぼ均一な１つの不純物添加領域によって構成することも可能である。
【０１４９】
実施例による各固体撮像素子は、電荷として電子を転送するタイプのものであるが、電荷としてホールを転送するタイプの固体撮像素子を構成することも可能である。その場合は、各領域の導電型をｐ型とｎ型とで逆にすればよい。
【０１５０】
カラー撮像用の固体撮像素子では、光遮蔽膜を設けることが好ましい。カラー撮像用の単板式固体撮像素子では、色フィルタアレイが設けられる。マイクロレンズアレイは省略することも可能であるが、設けた方が好ましい。
【０１５１】
白黒撮像用の固体撮像素子では、光遮蔽膜およびマイクロレンズアレイを省略することができる。色フィルタアレイを設けることは必須の要件ではないが、必要に応じて、単色の色フィルタアレイもしくは色フィルタアレイに替わる層を設けてもよい。
【０１５２】
カラー撮像用の単板式固体撮像素子に設けられる色フィルタアレイは原色型の色フィルタアレイに限定されるものではなく、補色型の色フィルタアレイであってもよい。
【０１５３】
原色型の色フィルタアレイにおける色フィルタの配列パターンとしては、ベイヤー型、インターライン型、ＧストライプＲＢ市松型、ＧストライプＲＢ完全市松型、ストライプ型、斜めストライプ型等と呼ばれる配列パターンが知られている。これらの配列パターンを平面上で４０°程度回転させれば、多数個の光電変換素子が画素ずらし配置された固体撮像素子に適用することが可能な原色型の色フィルタアレイを得ることができる。
【０１５４】
補色型の色フィルタアレイにおける色フィルタの配列パターンとしては、フィールド色差順次型、フレーム色差順次型、ＭＯＳ型、改良ＭＯＳ型、フレームインタリーブ型、フィールドインタリーブ型、ストライプ型等と呼ばれる配列パターンが知られている。これらの配列パターンを平面上で４０°程度回転させれば、多数個の光電変換素子が画素ずらし配置された固体撮像素子に適用することが可能な補色型の色フィルタアレイを得ることができる。
【０１５５】
固体撮像素子は、インターライン転送型に限らず、フルフレーム型、フレーム転送型、フレームインターライン転送型、全画素読出型等であってもよい。
【０１５６】
その他、種々の変更、改良、組み合わせ等が可能であることは当業者に自明であろう。
【０１５７】
【発明の効果】
以上説明したように、本発明によれば、不要電荷を水平電荷転送素子によって出力部へ転送することなく排出することができ、生産性も向上させ易い固体撮像素子を提供することが可能になる。
【０１５８】
したがって、本発明によれば、ＡＥ、ＡＦ、デジタルズーム等の機能を動作させるときに必要となるデータを短時間のうちに、かつ、低消費電力の下に取得することが可能な撮像機器を提供することが容易になる。
【図面の簡単な説明】
【図１】第１の実施例による固体撮像素子を概略的に示す部分平面図である。
【図２】図１に示した固体撮像素子を同図に示したII−II線に沿って切ったときの断面と、そのポテンシャルプロファイルとを示す概略図である。
【図３】図１に示した固体撮像素子において各垂直電荷転送素子から水平電荷転送素子へ電荷を転送したときの、水平電荷転送素子内での各電荷の分布状態を示す模式図である。
【図４】図１に示した固体撮像素子における必要電荷と不要電荷の分布領域を示す模式図である。
【図５】図１に示した固体撮像素子を備えた電子スチルカメラにおいてＡＥ、ＡＦ、デジタルズーム等の機能を動作させる際の垂直駆動信号φＶ１〜φＶ４、水平駆動信号φＨ１、水平駆動信号φＨ２、制御信号φＤＲ、および出力部から出力される映像信号ＯＳout の一例を示す波形図である。
【図６】図５の一部を拡大して示す波形図である。
【図７】第２の実施例による固体撮像素子を概略的に示す部分平面図である。
【図８】図７に示した固体撮像素子を同図に示したVIII−VIII線に沿って切ったときの断面と、そのポテンシャルプロファイルとを示す概略図である。
【図９】第３の実施例による固体撮像素子を概略的に示す部分平面図である。
【図１０】第４の実施例による固体撮像素子を概略的に示す部分平面図である。
【図１１】第５の実施例による固体撮像素子における光電変換素子とその周辺を概略的に示す断面図である。
【符号の説明】
１…半導体基板、 １５…光電変換素子、 ２０…垂直電荷転送素子、 ２１…垂直電荷転送チャネル、 ２２、２２ａ…第１垂直転送電極、 ２３、２３ａ…第２垂直転送電極、 ３０…水平電荷転送素子、 ３１…水平電荷転送チャネル、 ３２…第１水平転送電極、 ３３…第２水平転送電極、 ３４…第３水平転送電極、 ３５…第４水平転送電極、 ５０…掃出ドレイン、 ５１…ドレイン領域、 ５１ａ…第１ドレイン領域、 ５１ｂ…第２ドレイン領域、 ５２…障壁領域、 １００、１１０、１２０、１３０、１４０…固体撮像素子。
【産業上の利用分野】
本発明は、固体撮像素子およびその駆動方法に係り、特に、複数の垂直電荷転送素子それぞれから並列に電荷を受け取り、これらの電荷を直列に出力することができる水平電荷転送素子を備えた固体撮像素子およびその駆動方法に関する。
【０００２】
【従来の技術】
ＣＣＤ（電荷結合素子）の量産技術が確立されて以来、ＣＣＤ型の固体撮像素子をエリア・イメージセンサとして利用した電子スチルカメラ、デジタルビデオカメラ等の撮像機器が急速に普及している。ＣＣＤ型の固体撮像素子は、多数個の光電変換素子と、複数個の垂直電荷転送素子と、１個または２個の水平電荷転送素子と、出力部とを有する。
【０００３】
半導体基板の一表面に設定された感光部に多数個の光電変換素子が複数行、複数列に亘って行列状に配置される。光電変換素子としては、一般にフォトダイオードが利用される。１つの光電変換素子における光電変換素子の総数は、例えば数１０万〜数１００万個に達する。
【０００４】
１列の光電変換素子列に１つずつ、この光電変換素子列に近接して垂直電荷転送素子（ＶＣＣＤ）が配設される。光電変換素子に蓄積された電荷は垂直電荷転送素子に読み出され、この垂直電荷転送素子によって、感光部の外側に形成されている水平電荷転送素子へ転送される。このとき、１つの光電変換素子行を構成する光電変換素子の各々から各垂直電荷転送素子へ読み出された電荷は、垂直電荷転送素子の各々よって同じ位相の下に水平電荷転送素子（ＨＣＣＤ）へ転送される。
【０００５】
水平電荷転送素子は、各垂直電荷転送素子から並列に電荷を受け取り、これらの電荷を直列に出力部へ転送する。
【０００６】
出力部は、水平電荷転送素子から受け取った電荷を画像信号（信号電圧）に変換する。この画像信号は、例えば固体撮像素子とは別の半導体基板に形成された映像信号処理回路へ供給される。
【０００７】
ＣＣＤ型の固体撮像素子を利用した近年の撮像機器では、自動露出機能（以下、「ＡＥ」と略記する。）、自動合焦機能（以下、「ＡＦ」と略記する。）、デジタルズーム機能等、種々の機能が付加されて、その操作性の向上が図られている。
【０００８】
ＡＥ、ＡＦ、デジタルズーム等の機能を動作させる際には、固体撮像素子の感光部に配設されている一部の光電変換素子、例えば感光部の中央部に配設されている所定個の光電変換素子から読み出した電荷に基づく映像信号を利用する。
【０００９】
ただし、光電変換素子から垂直電荷転送素子への電荷読出し自体は、１フレームまたは１フィールドを構成する全ての光電変換素子を対象にして行われる。垂直電荷転送素子に読み出された全ての電荷が出力部まで転送される。ＡＥ、ＡＦ、デジタルズーム等の機能を動作させるうえで不要な電荷は、出力部において排出される。
【００１０】
周知のように、水平電荷転送素子は高速で駆動される。このため、その消費電力も大きい。例えば、ＡＥ、ＡＦ、デジタルズーム等の機能を動作させたときの撮像機器の諸費電力に占める水平電荷転送素子の消費電力は、最大で３０％程度に達する。
【００１１】
また、例えば画素数が１００万〜数１００万の電子スチルカメラにおいては、ＡＥやＡＦの動作が完了するまでに比較的長時間を要する。シャッタレリーズから実際に撮像が開始されるまでの時間間隔（レリーズタイムラグ）が比較的大きくなることがある。このため、実際の撮像開始が決定的瞬間に間に合わない、ということも起こり得る。
【００１２】
水平電荷転送素子を駆動させることなく不要電荷を高速で掃き出せれば、ＡＥ、ＡＦ、デジタルズーム等の機能を動作させる際の消費電力を低減させることができる。また、レリーズタイムラグを小さくすることができる。
【００１３】
特開平５−１８３８２０号公報には、水平電荷転送素子（水平ＣＣＤ）から不要電荷を高速で掃き出すことが可能なＣＣＤ型固体撮像素子が記載されている。この固体撮像素子は、水平電荷転送素子に沿って帯状に配置された信号掃き出し用ドレインを備え、信号掃き出し用ドレインと水平電荷転送素子との間にゲートが形成さている。水平電荷転送素子と、ゲートと、信号掃き出し用ドレインとは、ＭＯＳ型トランジスタと同様の構造を構成する。
【００１４】
上記のゲートを構成するゲート電極に所定の制御電圧を印加することにより、水平電荷転送内の電荷が信号掃き出し用ドレインへ一斉に排出される。光電変換素子行単位で、水平電荷転送素子から信号掃き出し用ドレインへ不要電荷が排出される。
【００１５】
【発明が解決しようとする課題】
前記公報に記載されている固体撮像素子では、水平電荷転送素子と信号掃き出し用ドレインとの間にゲートを形成する。このゲートのゲート電極と、水平電荷転送素子を構成する各水平転送電極とをポリシリコン層によって形成する場合、第１〜第３の計３種類のポリシリコン層を用いることが必要になる。
【００１６】
その結果、固体撮像素子の製造歩留りが低下し易くなるとともに、製造時間も長くなり易い。生産性が低下し易い。
【００１７】
本発明の目的は、不要電荷を水平電荷転送素子によって出力部へ転送することなく排出することができ、生産性も向上させ易い固体撮像素子を提供することである。
【００１８】
本発明の他の目的は、不要電荷を水平電荷転送素子によって出力部へ転送することなく排出することが可能で、生産性も向上させ易い固体撮像素子の駆動方法を提供することである。
【００１９】
【課題を解決するための手段】
本発明の一観点によれば、半導体基板と、前記半導体基板の一表面に形成された複数個の垂直電荷転送素子であって、各々が(i) 第１導電型を有する垂直電荷転送チャネルと、(ii)前記半導体基板の前記一表面上に第１の電気的絶縁膜を介して形成されて前記垂直電荷転送チャネルを平面視上横切る多数本の垂直転送電極と、を有する複数個の垂直電荷転送素子と、前記半導体基板の前記一表面に複数行、複数列に亘って行列状に形成された多数個の光電変換素子であって、該光電変換素子の各々が、対応する垂直電荷転送素子に電気的に接続可能な多数個の光電変換素子と、前記半導体基板の前記一表面に形成され、前記複数個の光電変換素子と電気的に接続可能な水平電荷転送素子であって、(i) 第１導電型を有する水平電荷転送チャネルと、(ii)前記第１の電気的絶縁膜を介して前記半導体基板上に形成されて前記水平電荷転送チャネルを平面視上横切る多数本の水平転送電極と、を有する水平電荷転送素子と、前記水平電荷転送チャネルに沿って前記半導体基板の前記一表面に形成された第１導電型のドレイン領域と、前記水平電荷転送チャネルと前記ドレイン領域との間に介在し、電荷に対する障壁となる障壁領域とを有し、前記水平電荷転送チャネルと、前記障壁領域と、前記ドレイン領域とが二電極素子を構成し、前記ドレイン領域が、前記障壁領域側に形成された第１ドレイン領域と、該第１ドレイン領域に隣接して形成され、前記第１ドレイン領域よりも電荷に対するポテンシャルが深い第２ドレイン領域とを含む固体撮像素子が提供される。
【００２０】
本発明の他の観点によれば、(A) 半導体基板と、(B) 前記半導体基板の一表面に形成された複数個の垂直電荷転送素子と、(C) 前記半導体基板の前記一表面に複数行、複数列に亘って行列状に形成された多数個の光電変換素子であって、該光電変換素子の各々が、対応する垂直電荷転送素子に電気的に接続可能な多数個の光電変換素子と、(D) 前記半導体基板の前記一表面に形成され、前記複数個の垂直電荷転送素子と電気的に接続可能な水平電荷転送素子であって、(i) 第１導電型を有する水平電荷転送チャネルと、(ii)第１の電気的絶縁膜を介して前記半導体基板上に形成されて前記水平電荷転送チャネルを平面視上横切る多数本の水平転送電極とを有する水平電荷転送素子と、(E) 前記水平電荷転送チャネルに沿って前記半導体基板の前記一表面に形成された第１導電型のドレイン領域と、(F) 前記水平電荷転送チャネルと前記ドレイン領域との間に介在し、電荷に対する障壁となる障壁領域と、を有し、前記水平電荷転送チャネルと、前記障壁領域と、前記ドレイン領域とが二電極素子を構成する固体撮像素子の駆動方法であって、前記垂直電荷転送素子の各々から前記水平電荷転送素子へ電荷を転送し、さらに、前記水平転送電極に供給する電圧よりも相対的に高い電圧を前記ドレイン領域に印加して、前記電荷を前記水平電荷転送素子から前記ドレイン領域へ排出する電荷排出工程と、前記垂直電荷転送素子の各々から前記水平電荷転送素子へ電荷を転送し、該電荷を前記水平電荷転送素子によって一定方向に転送する電荷転送工程とを含む固体撮像素子の駆動方法が提供される。
【００２１】
水平電荷転送チャネルと、障壁領域と、ドレイン領域と用いて二電極素子を構成することにより、固体撮像素子を構成する電極の各々を第１〜第２の計２種類のポリシリコン層を用いて形成することが可能になる。第３ポリシリコン層を形成することが不要になる。
【００２２】
したがって、第１〜第３の計３種類のポリシリコン層を用いて各電極を形成する場合に比べて、生産性を向上させやすい。
【００２３】
上記の二電極素子は、水平電荷転送チャネル、障壁領域およびドレイン領域の他に、水平転送電極の各々と、ドレイン電極に電圧を印加するための電極もしくは電圧供給線とを含んで構成することができる。
【００２４】
ドレイン領域に電圧を印加することにより、電荷に対する障壁領域のポテンシャルを低くすることができる。ドレイン領域に印加する電圧と水平転送電極の各々に印加する電圧との相対的な大小関係を制御することにより、上記の二電極素子において水平電荷転送チャネルからドレイン領域へ電荷を移動させることができる。水平電荷転送素子内の電荷をドレイン領域に排出することができる。
【００２５】
なお、本明細書でいう「二電極素子」とは、半導体基板に互いに離隔して形成された２つの半導体領域同士の導通および絶縁を、これらの領域間にゲート電極やスイッチング素子を設けることなく制御することができる半導体素子を意味する。
【００２６】
【発明の実施の形態】
図１は、第１の実施例による固体撮像素子１００を概略的に示す部分平面図である。ただし、同図においては、後述する光遮蔽膜および保護膜よりも半導体基板上方に配置される部材が省略されている。
【００２７】
同図に示すように、固体撮像素子１００は、半導体基板１を有する。この半導体基板１の一表面には、複数行、複数列に亘って多数個の光電変換素子１５が行列状に配置されている。個々の光電変換素子１５は、例えば埋込型のｐｎフォトダイオードによって構成される。光電変換素子に光が入射すると、この光電変換素子に電荷が蓄積される。
【００２８】
１つの光電変換素子列に１つずつ、この光電変換素子列に沿って垂直電荷転送素子２０が配設されている。個々の垂直電荷転送素子２０は、半導体基板１に形成された１本の垂直電荷転送チャネル２１と、光電変換素子列方向に並列配置された多数本の第１〜第２垂直転送電極２２〜２３と、最も下流の垂直転送電極２３の下流側に並列配置された第１〜第３補助転送電極２６〜２８とを備えた４相駆動型ＣＣＤによって構成されている。
【００２９】
第１〜第２垂直転送電極２２〜２３の各々および第１〜第３補助転送電極２６〜２８は、全ての垂直電荷転送素子２０について、その一部を構成する。第１垂直転送電極２２の各々、第１補助転送電極２６および第３補助転送電極２８は例えば第１ポリシリコン層によって形成され、第２垂直転送電極２３の各々および第２補助転送電極は例えば第２ポリシリコン層によって形成される。
【００３０】
これらの転送電極２２〜２３、２６〜２８は、半導体基板１上に第１の電気的絶縁膜（図示せず）を介して形成されている。各転送電極２２〜２３、２６〜２８は、個々の表面に形成された電気的絶縁膜（熱酸化膜）によって互いに絶縁されている。
【００３１】
転送電極２２〜２３、２６〜２８の各々が４つのグループに分けられ、グループ毎に異なる垂直駆動信号φＶ１、φＶ２、φＶ３またはφＶ４の供給を受ける。個々のグループは、３本おきに選択された転送電極によって構成される。
【００３２】
４相の垂直駆動信号φＶ１〜φＶ４それぞれの波形を適宜選定することにより、光電変換素子１５から垂直電荷転送素子２０への電荷読出し、および、各垂直電荷転送素子２０へ読み出した電荷の水平電荷転送素子３０への転送を行うことができる。
【００３３】
光電変換素子１５から垂直電荷転送素子への電荷読出しを制御するために、光電変換素子１５の各々に１つずつ、読出ゲート２５が隣接配置されている。個々の読出ゲート２５は、半導体基板１に形成された読出ゲート用チャネル領域（図示せず）と、その上に配置されている第２垂直転送電極２３の一領域とによって構成される。
【００３４】
１つの光電変換素子列を構成する光電変換素子１５の各々は、読出ゲート２５を介して、同じ１つの垂直電荷転送素子２０に電気的に接続可能である。第２垂直転送電極２３に読出パルスを印加することにより、この第２垂直転送電極２３を含んで構成されている読出ゲート２５の各々を介して、光電変換素子１５からこの光電変換素子１５に対応する垂直電荷転送素子２０へ電荷を読み出すことができる。
【００３５】
光電変換素子１５から垂直電荷転送素子２０への電荷読出しは、光電変換素子行単位で行われる。光電変換素子行単位で各垂直電荷転送素子２０へ読み出された電荷は、同じ位相の下に水平電荷転送素子３０へ転送される。
【００３６】
水平電荷転送素子３０は、半導体基板１に形成された１本の水平電荷転送チャネル３１と、櫛形状に形成された各々１本の第１〜第２水平転送電極３２〜３３と、鍬形状に形成された複数本の第３〜第４水平転送電極３３〜３５とを備えた２相駆動型ＣＣＤによって構成されている。第１水平転送電極３２と、第３水平転送電極３４の各々とは、例えば第１ポリシリコン層によって形成される。第２水平直転送電極３３と、第４水平転送電極３５の各々とは、例えば第２ポリシリコン層によって形成される。
【００３７】
水平電荷転送チャネル３１においては、ポテンシャル・バリア領域３１Ｂとポテンシャル・ウェル領域３１Ｗとがこの順番で上流側から下流側にかけて１つずつ交互に繰り返し形成されている。図１においては、図面を解りやすくするために、ポテンシャル・バリア領域３１Ｂの各々にハッチングを付してある。
【００３８】
第１〜第２水平転送電極３２〜３３において、形状上、櫛の背に相当する領域は、垂直電荷転送チャネル２１の各々を平面視上横切る。第１水平転送電極３２において、形状上、櫛の歯に相当する領域の各々は、１つのポテンシャル・ウェル領域３１Ｗを覆う。第２水平転送電極３３において、形状上、櫛の歯に相当する領域の各々は、１つのポテンシャル・バリア領域３１Ｂを覆う。
【００３９】
個々の第３水平転送電極３４は、１つのポテンシャル・ウェル領域３１Ｗと、このポテンシャル・ウェル領域３１Ｗから上流側に数えて２つ目のポテンシャル・ウェル領域３１とを覆う。個々の第４水平転送電極３５は、１つのポテンシャル・バリア領域３１Ｂと、このポテンシャル・バリア領域３１Ｂから上流側に数えて２つ目のポテンシャル・バリア領域３１Ｂとを覆う。
【００４０】
水平電荷転送チャネル３１上での第１〜第４水平転送電極３２〜３５の配列はは、下流側から上流側にかけて、第３水平転送電極３４、第４水平転送電極３５、第１水平転送電極３２および第２水平転送電極３３をこの順番で繰り返した配列となっている。
【００４１】
第１〜第２水平転送電極３２〜３３は、水平駆動信号φＨ２の供給を受ける。第３〜第４水平転送電極３４〜３５の各々は、水平駆動信号φＨ１の供給を受ける。垂直駆動信号φＶ４がハイレベル（例えば０Ｖ）にあるときに、水平駆動信号φＨ２をローレベル（例えば０Ｖ）またはハイレベル（例えば３．５Ｖ）にすると、垂直電荷転送素子２０の各々から水平電荷転送素子３０へ電荷を転送することができる。これらの電荷は、第１水平転送電極３２下のポテンシャル・ウェル領域３１Ｗに分布する。
【００４２】
２相の水平駆動信号φＨ１〜φＨ２の各波形を適宜選定することにより、水平電荷転送素子３０内の電荷を出力部４０へ向けて転送することができる。
【００４３】
出力部４０は、水平電荷転送素子３０から送られてきた電荷を例えばフローティング容量（図示せず。）によって信号電圧に変換し、この信号電圧をソースホロワ回路（図示せず。）等を利用して増幅する。検出（変換）された後のフローティング容量の電荷は、図示を省略したリセットトランジスタを介して電源（図示せず。）に吸収される。出力部６０は、例えば、特願平１１−２８７３２６号明細書の第００８４段〜００９１段において図４（ｂ）を参照しつつ説明されている出力部と同様にして構成することができる。
【００４４】
第１ドレイン領域５１ａと、この第１ドレイン領域５１ａに隣接する第２ドレイン領域５１ｂとによって構成されるドレイン領域５１が、水平電荷転送チャネル３１に沿って半導体基板１の一表面に形成されている。第２ドレイン領域５１ｂは、電荷に対して、第１ドレイン領域５１ａよりも深いポテンシャルを有している。
【００４５】
ドレイン領域５１は、第２ドレイン領域５１ｂにおいて、制御信号φＤＲの供給を受ける。必要に応じて、第２ドレイン領域５１ｂ上に第１の電気的絶縁膜を介して電極が配置される。
【００４６】
電荷に対する障壁となる障壁領域５２が、水平電荷転送チャネル３１と第１ドレイン領域５１ａとの間に介在している。
【００４７】
水平電荷転送チャネル３１と、障壁領域５２と、ドレイン領域５１とは、二電極素子を構成する。ドレイン領域５１に供給される制御信号φＤＲの電圧値を制御することにより、電荷に対する障壁領域５２のポテンシャルを制御することができる。制御信号φＤＲの電圧値と水平駆動信号φＨ１〜φＨ２の電圧値との相対的な大小関係を制御することにより、上記の二電極素子において水平電荷転送チャネル３１からドレイン領域５１へ電荷を移動させることができる。水平電荷転送素子３０内の電荷をドレイン領域５１に排出することができる。以下、この二極素子を「掃出ドレイン５０」ということがある。
【００４８】
以下、水平電荷転送素子３０内の電荷をドレイン領域５１に排出することができる原理について、図２および図３を用いて詳述する。以下の説明は、ｎ型半導体基板の一表面にｐ形不純物添加領域が形成された半導体基板１を用いて固体撮像素子１００を構成した場合を例にとり、行う。
【００４９】
図２は、図１に示したII−II線に沿って固体撮像素子１００を切ったときの断面と、そのポテンシャルプロファイルとを概略的に示す。
【００５０】
図３は、各垂直電荷転送素子２０から水平電荷転送素子３０へ電荷を転送したときの、水平電荷転送素子３０内での各電荷の分布状態を模式的に示す。
【００５１】
上述したように、また、図２に示すように、半導体基板１は、ｎ型不純物濃度が例えば１×１０14〜１０×１０14／ｃｍ3 程度のｎ型半導体基板１ａと、この一表面に形成されたｐ形不純物添加領域１ｂとによって構成されている。ｐ形不純物添加領域１ｂにおけるｐ型不純物濃度は、例えば７×１０15〜７×１０16／ｃｍ3 程度である。
【００５２】
垂直電荷転送チャネル２１、水平電荷転送チャネル３１におけるポテンシャル・ウェル領域３１Ｗ、および第１ドレイン領域５１ａは、それぞれ、ｐ型不純物添加領域１ｂに形成されたｎ型不純物添加領域によって構成される。垂直電荷転送チャネル２１、ポテンシャル・ウェル領域３１Ｗおよび第１ドレイン領域５１ａそれぞれにおけるｎ型不純物濃度は、例えば６×１０16〜６×１０17／ｃｍ3 程度である。図示の例では、垂直電荷転送チャネル２１、ポテンシャル・ウェル領域３１Ｗおよび第１ドレイン領域５１ａそれぞれでのｎ型不純物濃度が同じになっている。
【００５３】
第２ドレイン領域５１ｂは、ｐ型不純物添加領域１ｂに形成されたｎ+ 型不純物添加領域によって構成される。第２ドレイン領域５１ｂにおけるｎ型不純物濃度は、例えば１×１０18／ｃｍ3 程度である。
【００５４】
障壁領域５２は、ｐ型不純物添加領域１ｂに形成されたｎ- 型不純物添加領域によって構成される。障壁領域５２は、例えば、ｎ型不純物濃度が６×１０16〜６×１０17／ｃｍ3 程度のｎ型不純物添加領域をｐ型不純物添加領域１ｂに形成した後、このｎ型不純物添加領域にｐ型不純物を１×１０16〜１０×１０16／ｃｍ3 程度添加することによって形成される。
【００５５】
水平電荷転送チャネル３１の幅（光電変換素子列方向の幅）は、例えば４０〜８０μｍ程度である。障壁領域５２の幅（光電変換素子列方向の幅）は、例えば０．２〜１．２μｍ程度である。第１ドレイン領域５１ａおよび第２ドレイン領域５１ｂそれぞれの幅（光電変換素子列方向の幅）は、例えば７５μｍ（第１ドレイン領域５１ａの幅）程度、および、５μｍ（第２ドレイン領域５１ｂの幅）程度である。
【００５６】
第１の電気的絶縁膜５が、半導体基板１の表面に形成されている。第１の電気的絶縁膜５は、例えば、酸化ケイ素等の電気絶縁性酸化物や、窒化ケイ素等の電気絶縁性窒化物を用いて形成される。第１の電気的絶縁膜５は、例えば、１つの電気絶縁性酸化物層からなる単層構造、電気絶縁性酸化物層とその上に形成された電気絶縁性窒化物層との２層積層構造、または、電気絶縁性酸化物層とその上に形成された電気絶縁性窒化物層とその上に形成された電気絶縁性酸化物層との３層積層構造を有する。
【００５７】
第１〜第２垂直転送電極２２〜２３の各々、第１〜第３補助転送電極２６〜２８の各々、および、第１〜第４水平転送電極３２〜３５の各々は、第１の電気的絶縁膜５上に形成されている。第１〜第４水平転送電極３２〜３５の各々は、水平電荷転送チャネル３１を覆う他、障壁領域５２をも覆う。ただし、図２においては、第３補助転送電極２８の一部、第２水平転送電極３３の一部および第２水平転送電極３２のみが見えており、他の電極は見えていない。
【００５８】
第１ドレイン領域５１ａの上方に、第１の電気的絶縁膜５よりも厚い第２の電気的絶縁膜５５が形成されている。第２の電気的絶縁膜５５は、例えばシリコン酸化膜、ＰＳＧ（ホスホシリケートガラス）、ＢＰＳＧ（ボロホスホシリケートガラス）、ＳＯＧ（スピンオングラス）等によって構成される。その膜厚は例えば６０００オングストローム（６００ｎｍ）程度である。
【００５９】
第２の電気的絶縁膜５５は、例えば、(i) 第１の電気的絶縁膜５を第１ドレイン領域５１ａ上にも形成した後にこれを熱酸化する、(ii) 第１の電気的絶縁膜５を第１ドレイン領域５１ａ上にも形成した後、この上にＣＶＤ（化学的気相堆積法）等によって更に電気的絶縁膜を堆積させる、(iii) 第１の電気的絶縁膜５を第１ドレイン領域５１ａ上に形成することなく、第１ドレイン領域５１ａ上に直接、ＣＶＤ等によって電気的絶縁膜を堆積させる、等の方法によって形成することができる。
【００６０】
固体撮像素子１００においては、第１〜第４水平転送電極３２〜３５の各々が、平面視上、水平電荷転送チャネル３１、障壁領域５２および第２の電気的絶縁膜５５のそれぞれを覆っている。
【００６１】
このため、電荷（この場合は電子）に対する第１ドレイン領域５１ａのポテンシャルは、水平電荷転送チャネル３１のポテンシャルよりも深い。しかしながら、ドレイン領域５１に供給される制御信号φＤＲがローレベル（例えば９〜１１Ｖ程度）のときには、障壁領域５２のポテンシャルを水平電荷転送チャネル３１のポテンシャルよりも深くすることはできない。
【００６２】
すなわち、ドレイン領域５１に供給される制御信号φＤＲがローレベルのときには、障壁領域５２のポテンシャルは水平電荷転送チャネル３１のポテンシャルよりも浅い。水平電荷転送チャネル３１とドレイン領域５１とは導通しない。
【００６３】
制御信号φＤＲの電位を高くすると、第２ドレイン領域５１ｂのポテンシャルが深くなる。ポテンシャル差に基づいて、第１ドレイン領域５１ａが空乏状態となり、電位勾配が障壁領域５２内に入り込み、障壁領域５２のポテンシャルにも勾配ができる。制御信号φＤＲをハイレベル（例えば３３〜３５Ｖ程度。）にして第２ドレイン領域５１ｂのポテンシャルを更に深くすると、障壁領域５２におけるポテンシャル・ウェル領域３１Ｗ側のポテンシャルがポテンシャル・ウェル領域３１Ｗのポテンシャルと同程度ないしそれ以下にまで深くなる。バリアが消滅し、ポテンシャル・ウェル領域３１Ｗとドレイン領域５１とが導通する。
【００６４】
前述したように、垂直駆動信号φＶ４がハイレベルにあるときに水平駆動信号φＨ２を例えばローレベルまたはハイレベルにすると、垂直電荷転送素子２０の各々から水平電荷転送素子３０へ電荷を転送することができる。
【００６５】
図３に示すように、また、前述したように、これらの電荷Ｑは水平電荷転送素子３０におけるポテンシャル・ウェル領域３１Ｗに分布する。
【００６６】
これらの電荷Ｑを水平電荷転送素子３０からドレイン領域５１へ排出するに当たっては、まず、垂直駆動信号φＶ４をローレベル（例えば−８Ｖ）にして、水平電荷転送素子３０から垂直電荷転送素子２０への電荷Ｑの逆転送を禁止する。次いで、制御信号φＤＲをハイレベルにし、さらに、水平駆動信号φＨ２をローレベルにする。水平駆動信号φＨ１もローレベルにすることが好ましい。
【００６７】
図２に示すように、ポテンシャル・ウェル領域３１Ｗとドレイン領域５１とが導通し、ポテンシャル・ウェル領域３１Ｗに分布していた電荷Ｑが、ドレイン領域５１へ排出される。ドレイン領域５１に排出された電荷Ｑは、図示されていない電源に吸収される。
【００６８】
水平電荷転送素子３０内の電荷をドレイン領域５１へ排出する必要がないときには、制御信号φＤＲをローレベルにしておく。
【００６９】
ドレイン領域５１に供給する制御信号φＤＲの電圧値と水平電荷転送素子３０に供給する水平駆動信号φＨ１〜φＨ２それぞれの電圧値との相対的な大小関係を制御することにより、水平電荷転送素子３０内の電荷をドレイン領域５１へ排出するか否かを制御することができる。水平駆動信号φＨ２がハイレベルにあるときに、ポテンシャル・ウェル領域３１Ｗとドレイン領域５１とを導通させることも可能である。
【００７０】
なお、水平電荷転送素３０におけるポテンシャル・バリア領域３１Ｂは、例えば、ｎ型不純物添加領域とその上に形成されたｐ- 型不純物添加領域とによって構成することができる。ｎ+ 型領域によってポテンシャル・ウェル領域３１Ｗを構成し、ｎ型領域によってポテンシャル・バリア領域３１Ｂを構成することも可能である。
【００７１】
前述したように、固体撮像素子を利用した撮像機器でＡＥ、ＡＦ、デジタルズーム等の機能を動作させる際には、固体撮像素子の感光部に配設されている一部の光電変換素子、例えば感光部の中央部に配設されている所定個の光電変換素子から読み出した電荷に基づく映像信号を利用する。感光部とは、光電変換素子およびこれに対応する垂直電荷転送素子が配設されている領域を意味する。
【００７２】
図４は、固体撮像素子１００においてＡＥ、ＡＦ、デジタルズーム等の機能を動作させる際に利用される電荷（以下、この電荷を「必要電荷」という。）
と、利用されない電荷（以下、この電荷を「不要電荷」という。）との感光部１０における分布領域を模式的に示す。同図に示した構成要素のうちで図１に示した構成要素と共通するものについては、図１で用いた参照符号と同じ参照符号を付してその説明を省略する。
【００７３】
必要電荷は、図４に示した感光部１０における中央部１０ａ内に形成されている光電変換素子から読み出される。中央部１０ｂよりも下流側の領域１０ｂ内および上流側の領域１０ｃ内に形成されている光電変換素子の各々から読み出された電荷は、不要電荷となる。
【００７４】
ＡＥ、ＡＦ、デジタルズーム等の機能を動作させる際には、固体撮像素子１００が例えばインターレース走査の下に駆動される。１フレームが２つのフィールド、例えば偶数行の光電変換素子１５によって構成される第１フィールドと、奇数行の光電変換素子１５によって構成される第２フィールドとに分けられる。フィールド単位で、光電変換素子１５から垂直電荷転送素子２０への電荷読出し、垂直電荷転送素子２０による電荷転送、水平電荷転送素子３０からドレイン領域５１への不要電荷の排出、および、水平電荷転送素子３０による出力部４０への必要電荷の転送が行われる。
【００７５】
図５は、固体撮像素子１００を備えた電子スチルカメラにおいてＡＥ、ＡＦ、デジタルズーム等の機能を動作させる際の垂直駆動信号φＶ１〜φＶ４、水平駆動信号φＨ１、水平駆動信号φＨ２、制御信号φＤＲ、および出力部４０から出力される映像信号ＯＳout の信号波形の一例を示す。
【００７６】
図６は、図５の一部を拡大して示す。
【００７７】
図５に示すように、垂直同期パルスが所定の間隔で立ち上がる。１つの垂直同期パルスが立ち上がってから次の垂直同期パルスが立ち上がるまでの期間が、１つの垂直期間Ｖに相当する。図５には３つの垂直期間Ｖ０、Ｖ１、Ｖ２が示されている。
【００７８】
１つの垂直期間Ｖ内において、第１フィールド内の光電変換素子１５の各々から垂直電荷転送素子２０へ電荷が読み出され、これらの電荷が水平電荷転送素子３０を経てドレイン領域５１または出力部４０へ送られる。以下の説明では、第１フィルードが偶数行の光電変換素子によって構成されているものとする。
【００７９】
例えば、シャッタボタンが半押しされると、そのあと最初に設定される垂直期間Ｖ１の開始時刻ｔ１から終了時刻ｔ６までの間に、ＡＥ／ＡＦ動作に必要な電荷（必要電荷）に基づく映像信号ＯＳout の出力と、不要電荷のドレイン領域５１への排出が行われる。
【００８０】
この間、読出パルが例えば時刻ｔ１において垂直駆動信号φＶ３に重畳される。この後、各垂直駆動信号φＶ１〜φＶ４は、１つの水平走査期間ＨＳの始めの時期にラインシフトが行われるようにそのレベルを変化させ、その後は、この水平走査期間ＨＳが終了するまで、それぞれハイレベルまたはローレベルを維持する。図６に示すように、多数の水平走査期間ＨＳが時刻ｔ１〜ｔ６の間に繰返し設定される。
【００８１】
時刻ｔ１〜ｔ３の間および時刻ｔ４〜ｔ６の間、水平駆動信号φＨ１およびφＨ２は、それぞれローレベルＬを維持する。制御信号φＤＲはハイレベルＨを維持する。したがって、時刻ｔ１〜ｔ３の間および時刻ｔ４〜ｔ６の間に水平電荷転送素子３０へ転送された電荷は、ドレイン領域５１に排出される。
【００８２】
例えば、時刻ｔ１〜ｔ２の間に、スミアの要因となる電荷が水平電荷転送素子３０へ転送され、さらに、ドレイン領域５１に排出される。固体撮像素子１００が、図４に示した領域１０ｂの下流側にオプティカル・ブラック部やダミー部を有している場合には、これらに蓄積された電荷も、時刻ｔ１〜ｔ２の間に水平電荷転送素子３０へ転送され、さらに、ドレイン領域５１に排出される。図４に示した領域１０ｃの上流側にオプティカル・ブラック部やダミー部を有している場合には、これらに蓄積された電荷が、時刻ｔ５〜ｔ６の間に水平電荷転送素子３０へ転送され、さらに、ドレイン領域５１に排出される。
【００８３】
時刻ｔ２〜ｔ３の間に、図４に示した領域１０ｂ内に形成されている光電変換素子の各々から読み出された不要電荷が光電変換素子行単位で水平電荷転送素子３０へ次々と転送され、さらに、ドレイン領域５１に次々と排出される。
【００８４】
時刻ｔ４〜ｔ５の間に、図４に示した領域１０ｃ内に形成されている光電変換素子の各々から読み出された不要電荷が光電変換素子行単位で水平電荷転送素子３０へ次々と転送され、さらに、ドレイン領域５１に次々と排出される。
【００８５】
図４に示した領域１０ａ内に形成されている光電変換素子の各々から読み出された必要電荷は、時刻ｔ３〜ｔ４の間に水平電荷転送素子３０へ転送され、さらに出力部４０へ転送される。この間、制御信号φＤＲはハイレベルＨからローレベルＬに転じ、水平電荷転送素子３０からドレイン領域５１への電荷の排出を禁止する。
【００８６】
図６に示すように、時刻ｔ３〜ｔ４の間、所定数の水平転送期間ＨＴと所定数の水平ブランキング期間ＨＢとが交互に繰り返し設定される。各水平転送期間ＨＴにおいては、水平駆動信号φＨ１とφＨ２とが互いに逆の位相を保ちながら、ハイレベルＨからローレベルＬへと、また、ローレベルＬからハイレベルＨへと、繰返しレベルを変化させる。図４に示した領域１０ａ内に形成されている光電変換素子の各々から読み出された必要電荷が、１つの水平転送期間ＨＴの間に１光電変換素子行分ずつ、水平電荷転送素子３０へ順次転送され、さらに、この水平転送期間ＨＴの間に出力部４０へ転送される。出力部４０は、これらの電荷に基づいて映像信号ＯＳout を次々と生成する。
【００８７】
固体撮像素子１００を備えた電子スチルカメラは、時刻ｔ３〜ｔ４の間に出力部４０が生成した映像信号ＯＳout を利用して、ＡＥ／ＡＦ動作に必要なデータを生成し、このデータに基づいてＡＥ／ＡＦ動作を行う。
【００８８】
上述のように、固体撮像素子１００を用いて構成された撮像機器では、ＡＥ、ＡＦ、デジタルズーム等の機能を動作させる際に、不要電荷を水平電荷転送素子３０によって出力部４０へ転送することなく、水平電荷転送素子３０からドレイン領域５１に排出することができる。
【００８９】
また、不要電荷をドレイン領域５１に排出している期間中（例えば図５に示す時刻ｔ２〜ｔ３の間およびｔ４〜ｔ５の間）は、例えば必要電荷を転送しているとき（例えば図５に示す時刻ｔ３〜ｔ４の間）に比べて、垂直電荷転送素子２０の駆動周波数を高めることができる。
【００９０】
これらの結果として、ＡＥ、ＡＦ、デジタルズーム等の機能を動作させるときに必要となるデータを取得するのに要する時間が、不要電荷を出力部へ転送して出力部から排出する場合に比べて短縮される。また、消費電力を容易に低減させることができる。
【００９１】
例えば、固体撮像素子１００が３００万画素、３０００行程度の光電変換素子行を有する場合には、ＡＥ／ＡＦ動作に必要なデータを取得するのに要する時間を概ね３０％程度に短縮させることが可能である。デジタルズーム動作に必要なデータを取得するのに要する時間も、短縮させることが可能である。実際の撮像開始が決定的瞬間に間に合わない、ということが起こり難くなる。
【００９２】
さらに、固体撮像素子１００を構成する電極の各々を、第３ポリシリコン層を用いることなく第１〜第２の計２種類のポリシリコン層を用いて形成することが可能になる。第１〜第３の計３種類のポリシリコン層を用いて各電極を形成する場合に比べて、生産性を向上させ易い。
【００９３】
次に、第２の実施例による固体撮像素子について、図７および図８を用いて説明する。
【００９４】
図７は、第２の実施例による固体撮像素子１１０を概略的に示す部分平面図である。ただし、同図においては、後述する光遮蔽膜および保護膜よりも半導体基板上方に配置される部材が省略されている。
【００９５】
図８は、図７に示したVIII−VIII線に沿って固体撮像素子１１０を切ったときの断面と、そのポテンシャルプロファイルとを概略的に示す。
【００９６】
これらの図に示した構成要素と機能上共通する構成要素が、全て図１または図２に示されている。このため、図７および図８においては、図１または図２に示した構成要素と機能上共通する構成要素を、これらの図で用いた参照符号と同じ参照符号によって示す。また、各構成要素の機能についても、図１または図２に示した構成要素と共通するものについては、その説明を省略する。
【００９７】
図示した固体撮像素子１１０においては、水平電荷転送チャネル３１に形成されているポテンシャル・ウェル領域３３１Ｗそれぞれの平面視上の幅が、障壁領域５２に向かうに従って漸次拡がっている。これに合わせて、各ポテンシャル・ウェル領域３３１Ｗ上での第１水平転送電極３２または第３水平転送電極３４それぞれの平面視上の幅も、障壁領域５２に向かうに従って漸次拡がっている。
【００９８】
一方、ポテンシャル・バリア領域３３１Ｂそれぞれの平面視上の幅は、ポテンシャル・ウェル領域３３１Ｗとは逆に、障壁領域５２から離れるに従って漸次拡がっている。
【００９９】
図８に示すように、水平電荷転送素子３０をこのように構成することにより、電荷に対するポテンシャル・ウェル領域３１Ｗのポテンシャルが、障壁領域５２に向かうに従って深くなる。この作り付け電位により、ポテンシャル・ウェル領域３１Ｗ内の電荷Ｑをドレイン領域５１へ確実に排出し易くなる。
【０１００】
ポテンシャル・ウェル領域３３１Ｗそれぞれの平面視上の幅を、障壁領域５２に向かうに従って段階的に拡げた場合においても、同様の効果を得ることが可能である。
【０１０１】
次に、第３の実施例による固体撮像素子について、図９を用いて説明する。
【０１０２】
図９は、第３の実施例による固体撮像素子１２０を概略的に示す部分平面図である。ただし、同図においては、後述する光遮蔽膜および保護膜よりも半導体基板上方に配置される部材が省略されている。
【０１０３】
図９に示した構成要素と機能上共通する構成要素が、全て図１に示されている。このため、図９においては、図１に示した構成要素と機能上共通する構成要素を、図１面で用いた参照符号と同じ参照符号によって示す。また、各構成要素の機能についても、図１に示した構成要素と共通するものについては、その説明を省略する。
【０１０４】
図示した固体撮像素子１２０においては、第１水平転送電極３２および第３水平転送電極３４それぞれの平面視上の幅が、ポテンシャル・ウェル３１Ｗ上よりも障壁領域５２上で狭くなっている。このため、障壁領域５２におけるｎ型不純物濃度をポテンシャル・ウェル領域３１Ｗにおけるｎ型不純物濃度と同程度にしたとしても、水平駆動信号φＨ１〜φＨ２の印加時における障壁領域５２のポテンシャルを、ポテンシャル・ウェル領域３１Ｗのポテンシャルよりも浅くすることができる。障壁領域５２をｎ- 型不純物添加領域によって構成する場合に比べて、製造工程数を減らすことができる。
【０１０５】
ポテンシャル・バリア領域３１Ｂを、ｎ型不純物添加領域とその上に形成されたｐ- 型不純物添加領域とによって構成した場合には、ポテンシャル・ウェル領域３１Ｗそれぞれの平面視上の幅（光電変換素子行方向の幅）を一部において狭くし、その分、ポテンシャル・バリア領域３１Ｂそれぞれの平面視上の幅（光電変換素子行方向の幅）を拡げてもよい。
【０１０６】
この場合、ポテンシャル・バリア領域３１Ｂを構成するｐ- 型不純物添加領域に起因するナローチャネル効果による影響が、ポテンシャル・ウェル領域３１Ｗにおいて幅を狭くした箇所で強くなる。
【０１０７】
その結果として、障壁領域５２におけるｎ型不純物濃度をポテンシャル・ウェル領域３１Ｗにおけるｎ型不純物濃度と同程度にすることが可能になる。ポテンシャル・ウェル領域３１Ｗにおいて幅を狭くする箇所は、障壁領域５２に近い方が好ましい。
【０１０８】
次に、第４の実施例による固体撮像素子について、図１０を用いて説明する。
【０１０９】
図１０は、第４の実施例による固体撮像素子１３０を概略的に示す部分平面図である。ただし、同図においては、後述する光遮蔽膜および保護膜よりも半導体基板上方に配置される部材が省略されている。
【０１１０】
図示した固体撮像素子１３０は、多数個の光電変換素子１５が画素ずらし配置されている。この点で、固体撮像素子１３０は、第１の実施例による固体撮像素子１００と大きく異なる。
【０１１１】
ここで、本明細書でいう「画素ずらし配置」とは、奇数番目に当たる光電変換素子列の各光電変換素子に対し、偶数番目に当たる光電変換素子列の光電変換素子の各々が、光電変換素子列内での光電変換素子のピッチの約１／２、列方向にずれ、奇数番目に当たる光電変換素子行の各光電変換素子に対し、偶数番目に当たる光電変換素子行の光電変換素子の各々が、光電変換素子行内での光電変換素子のピッチの約１／２、行方向にずれ、光電変換素子列の各々が奇数行または偶数行の光電変換素子のみを含むような、多数個の光電変換素子の配置を意味する。「画素ずらし配置」は、複数行、複数列に亘って行列状に形成された多数個の光電変換素子の一形態である。
【０１１２】
上記の「光電変換素子列内での光電変換素子のピッチの約１／２」とは、１／２を含む他に、製造誤差、設計上もしくはマスク製作上起こる画素位置の丸め誤差等の要因によって１／２からはずれてはいるものの、得られるＣＣＤイメージセンサの性能およびその画像の画質からみて実質的に１／２と同等とみなすことができる値をも含むものとする。上記の「光電変換素子行内での光電変換素子のピッチの約１／２」についても同様である。
【０１１３】
多数個の光電変換素子１５が画素ずらし配置されている固体撮像素子１３０においては、各第１垂直転送電極２２ａ、各第２垂直転送電極２３ａおよび第１補助転送電極２６ａが網の目状に配置されている。
【０１１４】
個々の第１垂直転送電極２２ａ、第２垂直転送電極２３ａおよび第１補助転送電極２６ａの各々は蛇行しながらも、１本の電極全体としては、光電変換素子行方向に延在している。垂直電荷転送素子２０の各々は、対応する光電変換素子列に沿って蛇行する領域を含んでいる。
【０１１５】
多数個の光電変換素子１５が画素ずらし配置されている点、各第１垂直転送電極２２ａ、各第２垂直転送電極２３ａおよび第１補助転送電極２６ａそれぞれの形状、各垂直電荷転送素子２０の形状、垂直電荷転送素子２０とこれに対応する光電変換素子列との相対的な位置関係、および、各読出ゲート２５の配設位置を除けば、図１０に示した固体撮像素子１３０は、第１の実施例による固体撮像素子１００と同様の構成を有する。
【０１１６】
このため、図１０に示した構成要素のうちで図１に示した構成要素と機能上共通するものについては、図１で用いた参照符号と同じ参照符号を付してその説明を省略する。ただし、第１垂直転送電極については新たな参照符号「２２ａ」を付し、第２垂直転送電極については新たな参照符号「２３ａ」を付し、第１補助転送電極については新たな参照符号「２６ａ」を付してある。
【０１１７】
固体撮像素子１３０は、固体撮像素子１００と同様に水平電荷転送素子４０と掃出ドレイン５０とを有することから、固体撮像素子１００と同様の効果を奏する。
【０１１８】
次に、第５の実施例による固体撮像素子について、図１１を用いて説明する。
【０１１９】
図１１は、第５の実施例による固体撮像素子１４０における光電変換素子とその周辺を概略的に示す断面図である。この固体撮像素子１４０は、第１の実施例による固体撮像素子１００を基に作製することができるカラー撮像用の固体撮像素子である。
【０１２０】
同図には、図１、図７、図９および図１０において図示を省略した光遮蔽膜６０、保護膜６１、およびこれらの部材よりも半導体基板１の上方に配置される部材が示されている。光遮蔽膜６０および保護膜６１よりも半導体基板１側に構成は、図１に示した固体撮像素子１００を図１中のXI−XI線に沿って切ったときの構成に相当する。図１１に示した構成要素のうちで図１または図２に示した構成要素と共通するものについては、図１または図２で用いた参照符号と同じ参照符号を付してその説明を省略する。
【０１２１】
同図に示すように、ｐ型不純物添加領域１１ｂの所定箇所にｎ型不純物添加領域１５ａを設け、このｎ型不純物添加領域１５ａにｐ+ 型不純物添加領域１５ｂを設けることによって形成された埋込型のフォトダイオードによって構成されている。ｎ型不純物添加領域１５ａの各々は、電荷蓄積領域として機能する。
【０１２２】
各光電変換素子１５（ｎ型不純物添加領域１５ａ）における図１１での右側縁部に沿って、ｐ型不純物添加領域１１ｂが１箇所ずつ露出している。ｐ型不純物添加領域１１ｂにおけるこの領域が、読出ゲート用チャネル領域２５ａとして利用される。読出ゲート用チャネル領域２５ａの各々は、平面視上、対応する光電変換素子１５の右側縁部のほぼ中央からその下流端にかけて延在する。垂直電荷転送チャネル２１とこれに対応する光電変換素子１５とは、読出ゲート用チャネル領域２５ａを介して隣接する。
【０１２３】
個々の読出ゲート用チャネル領域２５ａは、その上に第１の電気的絶縁膜５を介して配置されている第２垂直転送電極２３と共に、１つの読出ゲート２５を構成する。
【０１２４】
読出ゲート用チャネル領域２１ａが形成されている箇所を除き、チャネルストップ領域ＣＳが各光電変換素子１５の平面視上の周囲および各垂直電荷転送チャネル２１の平面視上の周囲を取り囲んでいる。このチャネルストップ領域ＣＳは、光電変換素子１５同士、および、光電変換素子１５とこれに対応しない垂直電荷転送チャネル２１とを電気的に分離する。チャネルストップ領域ＣＳは、例えば、ｐ型不純物添加領域１１ｂの所定箇所にｐ+ 型不純物添加領域を設けることによって形成される。
【０１２５】
なお、各不純物添加領域は、例えばイオン注入とその後のアニールとによって形成することができる。ｐ型不純物添加領域１１ｂは、例えばエピタキシャル成長法によって形成することもできる。
【０１２６】
光電変換素子１５以外の領域において無用の光電変換が行われるのを防止するために、光遮蔽膜６０が、第１の電気的絶縁膜５およびその上に形成されている各種の電極を覆っている。ただし、この光遮蔽膜６０は、光電変換素子１５（ｐ+ 型不純物添加領域１５ｂ）それぞれの上に１個ずつ所定形状の開口部６０ａを有する。各開口部６０ａは、光電変換素子１５におけるｎ型不純物添加領域１５ａの外周面よりも平面視上の内側において開口している。
【０１２７】
光遮蔽膜６０は、例えばアルミニウム、クロム、タングステン、チタン、モリブデン等の金属からなる薄膜や、これらの金属の２種以上からなる合金薄膜、あるいは、前記の金属薄膜と前記の合金薄膜とを含む群から選択された２種以上を組み合わせた多層金属薄膜等によって形成される。
【０１２８】
保護膜６１が、光遮蔽膜６０上および開口部６０ａから露出している第１の電気的絶縁膜５上に形成され、その下の部材を保護している。この保護膜６１は、例えばシリコン窒化物、シリコン酸化物、ＰＳＧ（ホスホシリケートガラス）、ＢＰＳＧ（ボロホスホシリケートガラス）、ポリイミド等によって形成される。
【０１２９】
第１の平坦化膜６２が保護膜６１を覆い、色フィルタアレイ６５を形成するための平坦面を形成している。第１の平坦化膜６２は、後述するマイクロレンズ用の焦点調節層としても利用される。必要に応じて、第１の平坦化膜６２中にインナーレンズが形成される。
【０１３０】
第１の平坦化膜６２は、例えばフォトレジスト等の透明樹脂を例えばスピンコート法によって所望の厚さに塗布することによって形成される。
【０１３１】
色フィルタアレイ６５が、第１の平坦化膜６２上に形成されている。この色フィルタアレイ６５は、カラー撮像を可能にする複数種の色フィルタを所定のパターンで形成したものである。カラー撮像用の色フィルタアレイとしては、原色型の色フィルタアレイ、および、補色型の色フィルタアレイがある。
【０１３２】
原色型の色フィルタアレイおよび補色型の色フィルタアレイのいずれにおいても、個々の光電変換素子１５の上方に色フィルタが１個ずつ配設される。図１１においては、赤色フィルタ６５Ｒ、緑色フィルタ６５Ｇおよび青色フィルタ６５Ｂが１個ずつ示されている。
【０１３３】
色フィルタアレイ６５は、例えば、所望色の顔料もしくは染料を含有させた樹脂（カラーレジン）の層を、フォトリソグラフィ法等の方法によって所定箇所に形成することによって作製することができる。
【０１３４】
第２の平坦化膜６６が色フィルタアレイ６５上に形成されて、マイクロレンズアレイ７０を形成するための平坦面を形成している。第２の平坦化膜６６は、例えばフォトレジスト等の透明樹脂を例えばスピンコート法によって所望の厚さに塗布することによって形成される。
【０１３５】
マイクロレンズアレイ７０が、第２の平坦化膜６６上に形成されている。このマイクロレンズアレイ７０は、個々の光電変換素子１５の上方に１個ずつ配設されたマイクロレンズ７０ａによって構成されている。
【０１３６】
これらのマイクロレンズ７０ａは、例えば、屈折率が概ね１．３〜２．０の透明樹脂（フォトレジストを含む。）からなる層をフォトリソグラフィ法等によって所定形状に区画した後、熱処理によって各区画の透明樹脂層を溶融させ、表面張力によって角部を丸め込ませた後に冷却すること等によって得られる。
【０１３７】
固体撮像素子１４０は、第１の実施例による固体撮像素子１００を基に作製することができるカラー撮像用の固体撮像素子である。したがって、固体撮像素子１４０は、固体撮像素子１００と同様に水平電荷転送素子４０と掃出ドレイン５０とを有する。固体撮像素子１００と同様の効果を奏する。
【０１３８】
以上、実施例による固体撮像素子およびその駆動方法について説明したが、本発明は上述した実施例に限定されるものではない。
【０１３９】
例えば、垂直電荷転送素子は、４相駆動型ＣＣＤによって構成する以外に、６相駆動型ＣＣＤや８相駆動型ＣＣＤ、あるいは、更に多くの相の駆動信号によって駆動されるＣＣＤによって構成することもできる。
【０１４０】
２つの光電変換素子列に１個ずつ垂直電荷転送素子を配設してもよいし、１つの光電変換素子列の両側に１個ずつ計２個の垂直電荷転送素子を配設してもよい。１つの光電変換素子列の両側に１個ずつ計２個の垂直電荷転送素子を配設した場合、例えば、この光電変換素子列において奇数番目に当たる光電変換素子の各々が一方の側の垂直電荷転送素子に電気的に接続され、偶数番目に当たる光電変換素子の各々が他方の側の垂直電荷転送素子に電気的に接続される。
【０１４１】
１つの光電変換素子行当たりの垂直転送電極の本数は、固体撮像素子の駆動方法等に応じて適宜選定可能である。多数個の光電変換素子が正方行列状（ただし、行数と列数が異なる場合を含む。）に配置されている場合には、１つの光電変換素子行当たり例えば２〜３本の垂直転送電極が形成される。多数個の光電変換素子が画素ずらしに配置されている場合には、Ｎ個の光電変換素子行当たり（Ｎ＋１）本の垂直転送電極が形成される他、１つの光電変換素子行当たり例えば２〜４本の垂直転送電極が形成される。垂直電荷転送素子は、補助転送電極を含めずに構成することもできる。
【０１４２】
垂直電荷転送素子の駆動方法は、インターレース走査に基づく駆動方法に限定されるものではない。素子の構造や、固体撮像素子を利用した撮像機器の撮像モード等に応じて、１／２間引き走査、１／４間引き走査、１／８間引き走査、１／１６間引き走査、プログレッシブ走査等、適宜選定可能である。
【０１４３】
水平電荷転送素子も、２相駆動型ＣＣＤによって構成する以外に、３相駆動型ＣＣＤや、４相以上の駆動信号によって駆動されるＣＣＤによって構成することもできる。
【０１４４】
水平電荷転送チャネルには、１つのポテンシャル・バリア領域と１つのポテンシャル・ウェル領域とによって構成されるユニットを、１つの垂直電荷転送素子に２つ対応させて形成する以外に、１つの垂直電荷転送素子に１つのユニットを対応させて形成することもできる。これらのユニットは、実効不純物濃度が異なる領域によって形成する他、実効不純物濃度が同等の領域に水平転送電極から異なる高さの電圧を印加することによっても、形成することができる。
【０１４５】
障壁領域は、水平電荷転送チャネルの導電型とは逆の導電型を有していてもよい。
【０１４６】
実施例による固体撮像素子においては、各水平転送電極へ水平駆動信号を供給するために、第１ドレイン領域の上方に第２の電気的絶縁膜を形成してその上にまで各水平転送電極を延在させている。しかしながら、水平転送電極を第１ドレイン領域の上方にまで延在させることは、必ずしも必要ではない。
【０１４７】
ただし、各水平転送電極と、これらの水平転送電極に水平駆動信号を供給するための電圧供給線との結線の便を図るうえからは、第１ドレイン領域の上方に第２の電気的絶縁膜を形成してその上に各水平転送電極を延在させることが好ましい。
【０１４８】
ドレイン領域は、実効不純物濃度がほぼ均一な１つの不純物添加領域によって構成することも可能である。
【０１４９】
実施例による各固体撮像素子は、電荷として電子を転送するタイプのものであるが、電荷としてホールを転送するタイプの固体撮像素子を構成することも可能である。その場合は、各領域の導電型をｐ型とｎ型とで逆にすればよい。
【０１５０】
カラー撮像用の固体撮像素子では、光遮蔽膜を設けることが好ましい。カラー撮像用の単板式固体撮像素子では、色フィルタアレイが設けられる。マイクロレンズアレイは省略することも可能であるが、設けた方が好ましい。
【０１５１】
白黒撮像用の固体撮像素子では、光遮蔽膜およびマイクロレンズアレイを省略することができる。色フィルタアレイを設けることは必須の要件ではないが、必要に応じて、単色の色フィルタアレイもしくは色フィルタアレイに替わる層を設けてもよい。
【０１５２】
カラー撮像用の単板式固体撮像素子に設けられる色フィルタアレイは原色型の色フィルタアレイに限定されるものではなく、補色型の色フィルタアレイであってもよい。
【０１５３】
原色型の色フィルタアレイにおける色フィルタの配列パターンとしては、ベイヤー型、インターライン型、ＧストライプＲＢ市松型、ＧストライプＲＢ完全市松型、ストライプ型、斜めストライプ型等と呼ばれる配列パターンが知られている。これらの配列パターンを平面上で４０°程度回転させれば、多数個の光電変換素子が画素ずらし配置された固体撮像素子に適用することが可能な原色型の色フィルタアレイを得ることができる。
【０１５４】
補色型の色フィルタアレイにおける色フィルタの配列パターンとしては、フィールド色差順次型、フレーム色差順次型、ＭＯＳ型、改良ＭＯＳ型、フレームインタリーブ型、フィールドインタリーブ型、ストライプ型等と呼ばれる配列パターンが知られている。これらの配列パターンを平面上で４０°程度回転させれば、多数個の光電変換素子が画素ずらし配置された固体撮像素子に適用することが可能な補色型の色フィルタアレイを得ることができる。
【０１５５】
固体撮像素子は、インターライン転送型に限らず、フルフレーム型、フレーム転送型、フレームインターライン転送型、全画素読出型等であってもよい。
【０１５６】
その他、種々の変更、改良、組み合わせ等が可能であることは当業者に自明であろう。
【０１５７】
【発明の効果】
以上説明したように、本発明によれば、不要電荷を水平電荷転送素子によって出力部へ転送することなく排出することができ、生産性も向上させ易い固体撮像素子を提供することが可能になる。
【０１５８】
したがって、本発明によれば、ＡＥ、ＡＦ、デジタルズーム等の機能を動作させるときに必要となるデータを短時間のうちに、かつ、低消費電力の下に取得することが可能な撮像機器を提供することが容易になる。
【図面の簡単な説明】
【図１】第１の実施例による固体撮像素子を概略的に示す部分平面図である。
【図２】図１に示した固体撮像素子を同図に示したII−II線に沿って切ったときの断面と、そのポテンシャルプロファイルとを示す概略図である。
【図３】図１に示した固体撮像素子において各垂直電荷転送素子から水平電荷転送素子へ電荷を転送したときの、水平電荷転送素子内での各電荷の分布状態を示す模式図である。
【図４】図１に示した固体撮像素子における必要電荷と不要電荷の分布領域を示す模式図である。
【図５】図１に示した固体撮像素子を備えた電子スチルカメラにおいてＡＥ、ＡＦ、デジタルズーム等の機能を動作させる際の垂直駆動信号φＶ１〜φＶ４、水平駆動信号φＨ１、水平駆動信号φＨ２、制御信号φＤＲ、および出力部から出力される映像信号ＯＳout の一例を示す波形図である。
【図６】図５の一部を拡大して示す波形図である。
【図７】第２の実施例による固体撮像素子を概略的に示す部分平面図である。
【図８】図７に示した固体撮像素子を同図に示したVIII−VIII線に沿って切ったときの断面と、そのポテンシャルプロファイルとを示す概略図である。
【図９】第３の実施例による固体撮像素子を概略的に示す部分平面図である。
【図１０】第４の実施例による固体撮像素子を概略的に示す部分平面図である。
【図１１】第５の実施例による固体撮像素子における光電変換素子とその周辺を概略的に示す断面図である。
【符号の説明】
１…半導体基板、 １５…光電変換素子、 ２０…垂直電荷転送素子、 ２１…垂直電荷転送チャネル、 ２２、２２ａ…第１垂直転送電極、 ２３、２３ａ…第２垂直転送電極、 ３０…水平電荷転送素子、 ３１…水平電荷転送チャネル、 ３２…第１水平転送電極、 ３３…第２水平転送電極、 ３４…第３水平転送電極、 ３５…第４水平転送電極、 ５０…掃出ドレイン、 ５１…ドレイン領域、 ５１ａ…第１ドレイン領域、 ５１ｂ…第２ドレイン領域、 ５２…障壁領域、 １００、１１０、１２０、１３０、１４０…固体撮像素子。
Claims (10)
- 半導体基板と、
前記半導体基板の一表面に形成された複数個の垂直電荷転送素子であって、各々が(i) 第１導電型を有する垂直電荷転送チャネルと、(ii)前記半導体基板の前記一表面上に第１の電気的絶縁膜を介して形成されて前記垂直電荷転送チャネルを平面視上横切る多数本の垂直転送電極と、を有する複数個の垂直電荷転送素子と、
前記半導体基板の前記一表面に複数行、複数列に亘って行列状に形成された多数個の光電変換素子であって、該光電変換素子の各々が、対応する垂直電荷転送素子に電気的に接続可能な多数個の光電変換素子と、
前記半導体基板の前記一表面に形成され、前記複数個の光電変換素子と電気的に接続可能な水平電荷転送素子であって、(i) 第１導電型を有する水平電荷転送チャネルと、(ii)前記第１の電気的絶縁膜を介して前記半導体基板上に形成されて前記水平電荷転送チャネルを平面視上横切る多数本の水平転送電極と、を有する水平電荷転送素子と、
前記水平電荷転送チャネルに沿って前記半導体基板の前記一表面に形成された第１導電型のドレイン領域と、
前記水平電荷転送チャネルと前記ドレイン領域との間に介在し、電荷に対する障壁となる障壁領域と
を有し、
前記水平電荷転送チャネルと、前記障壁領域と、前記ドレイン領域とが二電極素子を構成し、
前記ドレイン領域が、前記障壁領域側に形成された第１ドレイン領域と、該第１ドレイン領域に隣接して形成され、前記第１ドレイン領域よりも電荷に対するポテンシャルが深い第２ドレイン領域とを含む固体撮像素子。 - 前記水平転送電極の各々が、前記第１の電気的絶縁膜を介して前記障壁領域を覆う請求項１に記載の固体撮像素子。
- さらに、前記第１ドレイン領域の上方に前記第１の電気的絶縁膜よりも厚い第２の電気的絶縁膜を有し、前記水平転送電極の各々が前記第２の電気的絶縁膜上にまで延在する請求項１または請求項２に記載の固体撮像素子。
- 前記水平電荷転送チャネルに、実効不純物濃度が相対的に低いポテンシャル・バリア領域と、実効不純物濃度が相対的に高いポテンシャル・ウェル領域とがこの順番で上流側から下流側にかけて１つずつ交互に繰り返し形成されており、
前記ポテンシャル・ウェル領域それぞれの平面視上の幅が、前記障壁領域に向かうに従って漸次または段階的に拡がっている請求項１〜請求項３のいずれか１項に記載の固体撮像素子。 - 前記水平電荷転送チャネルに、実効不純物濃度が相対的に低いポテンシャル・バリア領域と、実効不純物濃度が相対的に高いポテンシャル・ウェル領域とがこの順番で上流側から下流側にかけて１つずつ交互に繰り返し形成されており、
前記水平転送電極の各々が、前記第１の電気的絶縁膜を介して前記ポテンシャル・ウェル領域または前記ポテンシャル・バリア領域を覆うと共に、前記第１の電気的絶縁膜を介して前記障壁領域をも覆い、
前記ポテンシャル・ウェル領域と前記障壁領域とを覆う水平転送電極それぞれの平面視上の幅が、前記ポテンシャル・ウェル領域上で広く、前記障壁領域上で狭い請求項１〜請求項４のいずれか１項に記載の固体撮像素子。 - 前記障壁領域が第１導電型を有する請求項１〜請求項５のいずれか１項に記載の固体撮像素子。
- 前記障壁領域が第１導電型とは逆の第２導電型を有する請求項１〜請求項５のいずれか１項に記載の固体撮像素子。
- (A) 半導体基板と、(B) 前記半導体基板の一表面に形成された複数個の垂直電荷転送素子と、(C) 前記半導体基板の前記一表面に複数行、複数列に亘って行列状に形成された多数個の光電変換素子であって、該光電変換素子の各々が、対応する垂直電荷転送素子に電気的に接続可能な多数個の光電変換素子と、(D) 前記半導体基板の前記一表面に形成され、前記複数個の垂直電荷転送素子と電気的に接続可能な水平電荷転送素子であって、(i) 第１導電型を有する水平電荷転送チャネルと、(ii)第１の電気的絶縁膜を介して前記半導体基板上に形成されて前記水平電荷転送チャネルを平面視上横切る多数本の水平転送電極とを有する水平電荷転送素子と、(E) 前記水平電荷転送チャネルに沿って前記半導体基板の前記一表面に形成された第１導電型のドレイン領域と、(F) 前記水平電荷転送チャネルと前記ドレイン領域との間に介在し、電荷に対する障壁となる障壁領域と、を有し、前記水平電荷転送チャネルと、前記障壁領域と、前記ドレイン領域とが二電極素子を構成する固体撮像素子の駆動方法であって、
前記垂直電荷転送素子の各々から前記水平電荷転送素子へ電荷を転送し、さらに、前記水平転送電極に供給する電圧よりも相対的に高い電圧を前記ドレイン領域に印加して、前記電荷を前記水平電荷転送素子から前記ドレイン領域へ排出する電荷排出工程と、
前記垂直電荷転送素子の各々から前記水平電荷転送素子へ電荷を転送し、該電荷を前記水平電荷転送素子によって一定方向に転送する電荷転送工程とを含む固体撮像素子の駆動方法。 - 前記電荷排出工程において、前記水平転送電極の各々に一定電圧を印加しながら、前記水平電荷転送素子から前記ドレイン領域へ前記電荷を排出する請求項８に記載の固体撮像素子の駆動方法。
- 前記一定電圧が、前記電荷転送工程で前記水平転送電極の各々に印加される最大電圧よりも低い値を有する請求項９に記載の固体撮像素子の駆動方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000322293A JP4515617B2 (ja) | 2000-10-23 | 2000-10-23 | 固体撮像素子およびその駆動方法 |
| US09/983,119 US7050101B2 (en) | 2000-10-23 | 2001-10-23 | Solid state image pickup device capable of draining unnecessary charge and driving method thereof |
| US11/287,280 US7271836B2 (en) | 2000-10-23 | 2005-11-28 | Solid state image pickup device capable of draining unnecessary charge and driving method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000322293A JP4515617B2 (ja) | 2000-10-23 | 2000-10-23 | 固体撮像素子およびその駆動方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002134732A JP2002134732A (ja) | 2002-05-10 |
| JP4515617B2 true JP4515617B2 (ja) | 2010-08-04 |
Family
ID=18800198
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000322293A Expired - Fee Related JP4515617B2 (ja) | 2000-10-23 | 2000-10-23 | 固体撮像素子およびその駆動方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US7050101B2 (ja) |
| JP (1) | JP4515617B2 (ja) |
Families Citing this family (25)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4338298B2 (ja) * | 2000-10-04 | 2009-10-07 | 富士フイルム株式会社 | 電荷転送装置およびその駆動方法 |
| JP3693026B2 (ja) * | 2002-03-01 | 2005-09-07 | ソニー株式会社 | 固体撮像装置 |
| JP4049248B2 (ja) * | 2002-07-10 | 2008-02-20 | 富士フイルム株式会社 | 固体撮像装置 |
| JP3658399B2 (ja) * | 2002-07-16 | 2005-06-08 | キヤノン株式会社 | Ａｅａｆ用固体撮像装置及び同撮像装置を用いたカメラ |
| JP2004172846A (ja) * | 2002-11-19 | 2004-06-17 | Canon Inc | 固体撮像装置 |
| US7456891B2 (en) * | 2003-06-12 | 2008-11-25 | Eastman Kodak Company | Multiple read photodiode |
| JP4020041B2 (ja) * | 2003-08-12 | 2007-12-12 | ソニー株式会社 | 固体撮像装置およびその駆動方法ならびに撮像装置 |
| JP4782989B2 (ja) * | 2004-05-10 | 2011-09-28 | パナソニック株式会社 | 固体撮像装置 |
| JP4739706B2 (ja) * | 2004-07-23 | 2011-08-03 | 富士フイルム株式会社 | 固体撮像素子及びその製造方法 |
| JP4295702B2 (ja) | 2004-08-13 | 2009-07-15 | 富士フイルム株式会社 | 固体撮像装置及び固体撮像装置の駆動方法 |
| JP4967237B2 (ja) * | 2005-01-28 | 2012-07-04 | パナソニック株式会社 | 固体撮像装置 |
| JP4740648B2 (ja) * | 2005-05-18 | 2011-08-03 | 富士フイルム株式会社 | 固体撮像素子の駆動方法及び固体撮像装置 |
| JP4763424B2 (ja) * | 2005-11-08 | 2011-08-31 | 富士フイルム株式会社 | 固体撮像素子の駆動方法 |
| WO2008036081A2 (en) * | 2006-09-15 | 2008-03-27 | Drs Data And Imaging Systems, Inc. | High-speed camera |
| CN101542734B (zh) * | 2006-11-28 | 2011-07-06 | 浜松光子学株式会社 | 固体摄像元件 |
| JP2008177746A (ja) * | 2007-01-17 | 2008-07-31 | Fujifilm Corp | 固体撮像素子、固体撮像素子の駆動方法及び撮像装置 |
| US20100165166A1 (en) * | 2007-06-08 | 2010-07-01 | Panasonic Corporation | Solid-state imaging device |
| JP2009290614A (ja) * | 2008-05-29 | 2009-12-10 | Panasonic Corp | 固体撮像装置とその駆動方法及びカメラ |
| JPWO2011070722A1 (ja) * | 2009-12-10 | 2013-04-22 | パナソニック株式会社 | 表示装置用駆動回路及び表示装置の駆動方法 |
| WO2011086622A1 (ja) * | 2010-01-12 | 2011-07-21 | パナソニック株式会社 | 固体撮像装置、その駆動方法及びカメラ |
| US9683175B2 (en) | 2011-06-23 | 2017-06-20 | Exxonmobil Upstream Research Company | Systems and methods for separating components of a slurry |
| US8847285B2 (en) | 2011-09-26 | 2014-09-30 | Semiconductor Components Industries, Llc | Depleted charge-multiplying CCD image sensor |
| WO2018057975A1 (en) | 2016-09-23 | 2018-03-29 | Apple Inc. | Stacked backside illuminated spad array |
| US10962628B1 (en) | 2017-01-26 | 2021-03-30 | Apple Inc. | Spatial temporal weighting in a SPAD detector |
| US11233966B1 (en) | 2018-11-29 | 2022-01-25 | Apple Inc. | Breakdown voltage monitoring for avalanche diodes |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001358326A (ja) * | 2000-05-23 | 2001-12-26 | Samsung Electronics Co Ltd | 固体撮像素子及びその形成方法 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05183820A (ja) | 1991-12-30 | 1993-07-23 | Hitachi Ltd | Ｃｃｄ型固体撮像素子 |
| JP2825702B2 (ja) * | 1992-05-20 | 1998-11-18 | シャープ株式会社 | 固体撮像素子 |
| JPH06334166A (ja) * | 1993-05-18 | 1994-12-02 | Sony Corp | 固体撮像装置 |
| JP2699841B2 (ja) * | 1993-12-10 | 1998-01-19 | 日本電気株式会社 | 固体撮像装置 |
| JP2845216B2 (ja) * | 1996-09-27 | 1999-01-13 | 日本電気株式会社 | 固体撮像装置およびその製造方法 |
| JP2000106678A (ja) * | 1998-09-28 | 2000-04-11 | Victor Co Of Japan Ltd | 撮像装置 |
-
2000
- 2000-10-23 JP JP2000322293A patent/JP4515617B2/ja not_active Expired - Fee Related
-
2001
- 2001-10-23 US US09/983,119 patent/US7050101B2/en not_active Expired - Fee Related
-
2005
- 2005-11-28 US US11/287,280 patent/US7271836B2/en not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001358326A (ja) * | 2000-05-23 | 2001-12-26 | Samsung Electronics Co Ltd | 固体撮像素子及びその形成方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US7050101B2 (en) | 2006-05-23 |
| JP2002134732A (ja) | 2002-05-10 |
| US20060077274A1 (en) | 2006-04-13 |
| US20020047139A1 (en) | 2002-04-25 |
| US7271836B2 (en) | 2007-09-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4515617B2 (ja) | 固体撮像素子およびその駆動方法 | |
| JP4338298B2 (ja) | 電荷転送装置およびその駆動方法 | |
| JP4497688B2 (ja) | 固体撮像装置 | |
| CN100454983C (zh) | 固态成像装置、其制造和驱动方法和照相机 | |
| JP4139088B2 (ja) | 固体撮像装置及びその制御方法 | |
| US6541805B1 (en) | Solid-state image pickup device | |
| JP4252685B2 (ja) | 固体撮像装置 | |
| JP3928840B2 (ja) | 固体撮像装置 | |
| JP4514912B2 (ja) | 固体撮像装置およびその駆動方法 | |
| JP2002112119A (ja) | 電荷転送装置、ｃｃｄイメージセンサおよびｃｃｄ撮像システム | |
| JP2012004264A (ja) | 固体撮像素子および撮影装置 | |
| JP4132003B2 (ja) | 固体撮像装置 | |
| JP3795808B2 (ja) | 固体撮像素子およびこれを用いた撮像装置 | |
| JP4444754B2 (ja) | 固体撮像装置の駆動方法 | |
| JP4763424B2 (ja) | 固体撮像素子の駆動方法 | |
| JP4010446B2 (ja) | 電荷転送装置および固体撮像素子 | |
| JP2004214363A (ja) | 固体撮像素子及びデジタルカメラ | |
| JP4004833B2 (ja) | 固体撮像素子の駆動方法および撮像装置 | |
| JP4666475B2 (ja) | 固体撮像装置及び固体撮像装置の駆動方法 | |
| JP4249349B2 (ja) | 固体撮像装置 | |
| JP4287961B2 (ja) | 固体撮像装置 | |
| JP2002335450A (ja) | 固体撮像素子の駆動方法および固体撮像素子 | |
| JP2002319667A (ja) | 固体撮像素子およびその製造方法 | |
| JP2002368206A (ja) | 固体撮像装置 | |
| JP2002064833A (ja) | 固体撮像素子および固体撮像装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20060621 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20061213 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061221 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070216 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070521 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100216 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100218 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100407 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100511 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100513 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130521 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |