JP4495916B2 - 半導体チップの製造方法 - Google Patents
半導体チップの製造方法 Download PDFInfo
- Publication number
- JP4495916B2 JP4495916B2 JP2003097446A JP2003097446A JP4495916B2 JP 4495916 B2 JP4495916 B2 JP 4495916B2 JP 2003097446 A JP2003097446 A JP 2003097446A JP 2003097446 A JP2003097446 A JP 2003097446A JP 4495916 B2 JP4495916 B2 JP 4495916B2
- Authority
- JP
- Japan
- Prior art keywords
- chip
- semiconductor chip
- semiconductor
- resin
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Dicing (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、チップ端面が樹脂封止されるベアチップ用半導体チップの製造方法に関し、とくに樹脂封止の信頼性に優れたチップ形状の半導体チップの製造方法に関する。
【０００２】
【従来の技術】
近年、携帯型電子機器の発達に伴い、これらの電子機器に使用される半導体装置には薄型化の要求がますます高まっている。このため、半導体チップの厚みも薄くなり、最近では５０μｍ以下の薄いチップの実用化が検討されている。
しかし、かかる薄いチップを基板上にフエイスダウンボンディングしてアンダーフィル樹脂により封止すると、チップの隅から剥離、割れ等が発生して半導体装置の信頼性が低下することがある。以下、従来の半導体装置のチップの実装方法を参照して説明する。
【０００３】
図１０は従来の半導体装置平面図であり、基板上に半導体チップをフリップチップ接合し樹脂封止した半導体装置を表している。図１１は従来の半導体装置断面図であり、図１０の断面を表している。
図１０及び図１１を参照して、従来の半導体装置では平面形状が矩形のチップ１が用いられる。このチップ１は、下面にハンダボール１２を備える基板２上に、バンプ１１を介して搭載され、さらにチップ下面に充填されたアンダーフィルとなる樹脂６により固定される。この樹脂６は、チップ１の端面１ａ、１ｂを這い昇り、チップ１の端面１ａ、１ｂから基板２上面に延在するフィレット４を形成する。その結果、チップ１は、その下面が樹脂６で接着されると同時に、その端面１ａ、１ｂ（少なくとも端面下部）も樹脂フィレット４により封止される。
【０００４】
しかし、大きなチップでは、チップ１と基板２との熱膨張率の違いに起因して、チップに大きな応力を発生する。この応力は、チップ１を基板２に接着・固定しているチップ１下面を充填する樹脂６及びチップ１端面１ａ、１ｂに形成された樹脂フィレット４により支持される。しかし、薄いチップ１では、端面の樹脂フィレット４との接合面積が小さいため、チップ１の４隅に集中する応力を支持することができず、チップ１の角が欠損したり、チップ１の隅近傍とから樹脂６の剥離を生ずることがある。その結果、樹脂封止の効果が損なわれ半導体装置の信頼性が低下する。このような欠損、剥離のおそれは、５０μｍ以下の薄いチップにおいて顕著である。さらに、バンプを微小化して半導体装置の高さを低くすると、チップ１下面の樹脂６が薄くなるため上記応力はさらに大きくなり、フリップチップ接合の信頼性が損なわれる。かかるチップと基板との熱膨張率の差に起因するチップの欠損及び剥離は、フリップチップ接合に限らず基板上にチップを貼着し樹脂で封止する半導体装置、例えばワイヤボンディングされた半導体装置においても同様に発生する。
【０００５】
かかるチップ角の欠損、剥離を防止するために、図１０を参照して、チップ１の４隅の樹脂フィレットを大きく形成する方法が発明されている。（例えば、特許文献１参照）。この方法では、チップ１の４隅外側に位置するポッテング位置５に封止樹脂をポッテングする。その結果、４隅の外側にはポッテング位置５まで広がる樹脂フィレット４が形成されているため、４隅に応力が集中しても剥離は起こりにくい。
【０００６】
しかし、この方法はポッテング位置５を基板２上面に確保する必要があり、パッケージ面積を増大させる。また、ポッテング位置の数だけポッテング回数が増えるので製造工程が長くなる。
チップ角の欠損を防止する他の方法は、２種のブレードを用いてダイシングすることでチップ１の角を面取りする方法（例えば特許文献２参照）、あるいはチップの平面形状を４隅を研磨により丸く面取りした形にする方法（例えば特許文献３参照。）が知られている。
【０００７】
しかし、ブレードを用いたダイシングでは、隅を面取りした平面形状のチップを製造することはできない。また、４隅の丸い面取りを研磨で形成するには、専用の製造装置を必要とし製造コストが高くなる。
【０００８】
【特許文献１】
特許第２８２８０２１号公報（第２−３頁、第１、２図）
【０００９】
【特許文献２】
特開２０００−０４０７７５号公報（第７頁、第１０図）
【００１０】
【特許文献３】
特開２００２−２４６５０６号公報（第３−４頁、第１図）
【００１１】
【発明が解決しようとする課題】
上述したように薄いチップを樹脂封止した従来の半導体装置では、チップ端面と樹脂との接着面積が狭いため接着強度が弱く、界面で剥離が発生しやすい。また、応力がチップ角部へ集中するため、チッピングが発生しやすい。このため半導体装置の信頼性が劣化するという問題があった。
【００１２】
本発明は、チップ端面と樹脂との接着強度を高くすることで、チップ角の欠損あるいはチップ隅近傍の樹脂の剥離を抑制することができる半導体チップの製造方法を提供することを目的とする。
【００１３】
【課題を解決するための手段】
半導体チップは、そのチップの端面に、チップの上下面に垂直な溝及び垂直な突起からなる凹凸パターンが形成されている。即ち、端面は、上下面に垂直な曲面（折曲面を含む）から構成される。また、この凹凸パターンが形成されたチップ端面には、チップ材料である半導体が表出している。
【００１４】
このチップは、チップ端面から基板上面に延在する樹脂フィレットにより基板上に封止する半導体装置に用いるのに適している。このチップでは、チップ端面に凹凸パターンが形成されているため、チップ端面と樹脂との接触面積が大きく、かつ凹凸によるアンカー効果を生ずるので、チップ端面と樹脂フィレットとの接着強度が大きい。従って、チップと基板との熱膨張率の差等に起因する応力をチップ端面の樹脂により支持できるので、チップの隅近傍には応力が集中しないので、チップ角の欠損や樹脂の剥離が抑制される。
【００１５】
半導体チップでは、チップ端面の凹凸パターンの表面に半導体が表出している。従って、ウエハをダイシングした後、特別な加工を施すことなく半導体チップを製造することができる。さらに、半導体と樹脂との接着強度は十分大きく、強固なアンカー効果を実現できる。このため、端面、とくに凹凸部分に電極金属を被着したチップに比べて大きな接着強度が実現される。
【００１６】
凹凸パターンは、チップの複数の端面、例えば全ての端面に形成されてもよく、また一つの端面にのみ形成されてもよい。アンカー効果の観点からは、対向する一対の端面、特に矩形チップの長辺をなす一対の端面に凹凸パターンを設けることが好ましい。さらに凹凸パターンは、端面の全面に形成することも、端面の一部分（チップ辺の一部分に位置する端面）に形成することもできる。とくに、チップ辺の中央部分の端面に凹凸パターンを形成し、チップの４隅近傍、即ち端面の両端部分に凹凸パターンを形成せず、この部分を直線パターンとすることもできる。このパターンでは、隅の部分は直線パターンであるから、ウエハを格子状にダイシングしてチップに分離したとき、チップの隅が鋭角になることを回避することができるので、角の欠損が少ないチップが製造される。
【００１７】
凹凸パターンは、折曲する角のあるパターンよりはサイン波等の滑らかなパターンの方が角の欠損を生じない点で好ましい。さらに、かかるチップは、４隅を面取りすることで、即ちチップの平面形状の角の部分を切り落とすことで、チップ角への応力集中をさらに緩和することができる。
本発明に係る半導体チップの製造方法では、半導体ウエハを蛇行するスクライブラインに沿って、レーザダイシング、放電加工を用いたワイヤカッテング又は電解加工により切断し、分離した半導体チップの切断面に凹凸パターンを形成する。従って、端面に凹凸パターンが形成された半導体チップを、他に特別な装置を用いることなく容易に製造することができる。このとき、凹凸パターンを対称な山と谷を有する波型とすることで、同形のチップに分割することができる。
【００１９】
【発明の実施の形態】
図１及び図２はそれぞれ本発明の第１及び第２実施形態斜視図であり、半導体チップの形状を表している。図１に示す本発明の第１実施形態の半導体チップ１は、５０μｍの厚さと、１６ｍｍ×６ｍｍの長方形の平面形状とを有し、その長辺をなす端面１ａに凹凸パターンが形成されている。この凹凸パターンは、チップ１の４隅、例えば角から２００μｍの範囲には形成されていない。
【００２０】
図２に示す本発明の第２実施形態の半導体チップ１は、５０μｍの厚さと、１５ｍｍ×１５ｍｍの矩形の平面形状を有し、その４辺をなす端面１ａ、１ｂに凹凸パターンが形成されている。この凹凸パターンは、チップ１の４隅、例えば角から２００μｍの範囲には形成されていない。
次に、凹凸パターンの形状について説明する。図３は本発明の第２実施形態部分拡大平面図であり、上述した第２実施形態の半導体チップの隅付近の平面形状を表している。
【００２１】
図３（ｂ）に示すチップ１では、隅付近の直線状の端面１ａ、１ｂに対して、凹と凸とが対称なサイン波状の凹凸パターンが形成されている。凹凸パターンは、例えばピッチを３０〜１００μｍ、波高を３０〜５０μｍとする。このようなサイン波状の凹凸パターンは角がなく、欠けを発生しにくい。また、対称にすることで、ウエハを凹凸パターンに沿ってスクライブして形成されるチップが同形になるという利点がある。図３（ａ）に示すチップ１では、上記サイン波より矩形波に近い形状の凹凸パターンが形成されている。この場合、樹脂で封止したとき、端面１ａ、１ｂのアンカー効果が大きいという利点を有す。また、図３（ｃ）に示すように、凹凸パターンを、隅付近の直線状の端面１ａ、１ｂに対して、チップ内へ窪むような半円形のパターンを間隔をおいて配置したパターンとすることもできる。この凹凸パターンは、後述するようにスクライブラインを直線にすることができるという利点を有す。この凹凸パターンは、例えばピッチを３０〜１００μｍとする。なお、これらの凹凸パターンの形状は、第１実施形態においても同様である。
【００２２】
図４は本発明の第３実施形態部分拡大平面図であり、半導体チップの隅付近の平面形状を表している。本第３実施形態は、上述した第２実施形態の半導体チップの隅を面取りした形態に関する。図４（ａ）及び（ｂ）に示す半導体チップ１は、それぞれチップ１の隅をラウンドで面取りしたもの及び直線状に面取りしたものである。なお、この面取りは、面取り面３がチップの上下面に垂直になるようになされる。図４（ｃ）に示す半導体チップ１は、隅が１／４円で切り取られて窪むように面取りされたものである。
【００２３】
以下、本発明の半導体チップの製造方法を説明する。図５は本発明の第２及びと第３実施形態工程平面図であり、第２及び第３実施形態の半導体チップの製造工程を表している。
図５（ｂ）に示すように、回路形成領域１７が、ウエハ２３上にスクライブ領域１５により格子状に区切られて画定される。図５（ａ）は図５（ｂ）の円Ａの拡大図であり、スクライブ領域１５の交差点近傍を表している。図５（ａ）に示すように、幅が７０〜１００μｍのスクライブ領域１５の中心線に沿って、蛇行するスクライブライン１６が設けられている。このスクライブライン１６は、スクライブ領域１５の交差点近傍では直線状のスクライブライン１６ｂとなっている。これらのスクライブライン１６、１６ｂに沿ってウエハを切断することで、第２実施形態の半導体チップが形成される。
【００２４】
さらに、第３実施形態の面取りされた半導体チップを製造するには、面取り形状を画定するスクライブライン１６ａに沿ってウエハ２３を切断する。このスクライブライン１６ａに沿う切断は、直線状のスクライブライン１６ｂを切断後に行ってもよく、また直線状のスクライブライン１６ｂを切断することなく行うこともできる。
【００２５】
この曲線状のスクライブライン１６ｂを含むラインに沿って切断するために、例えば、レーザダイシング、放電加工を用いたワイヤカッテング、又は電解加工を用いることができる。
図６は本発明の第３実施形態工程平面図であり、図３（ｃ）に示す第３実施形態の半導体チップの製造工程を表している。本実施形態では、図６（ａ）に示すように、幅１００μｍのスクライブ領域１５の中心線に沿って１００μｍのピッチで直径８０μｍの貫通孔２０を開口する。さらに、スクライブ領域１５の交差点には直径１２０μｍの貫通孔２２を開口する。この貫通孔２０、２２の開口順は先後を問わない。
【００２６】
その後、図６（ｂ）に示すように、スクライブ領域１５の中心線に沿って、幅２０μｍで切断し、チップ１へ分割する。この結果、端面に沿って半円形の溝が列設された凹凸パターンを有し、かつ４隅が１／４円で面取りされた半導体チップが製造される。この製造方法では、曲線のスクライブをすることなく、貫通孔の穴あけと直線のスクライブにより第３実施形態の半導体チップを製造することができる。
【００２７】
図７は本発明の第４実施形態平面図であり、基板上に半導体チップを樹脂封止した半導体装置を表している。図８は本発明の第４実施形態断面図であり、図７中のＡ−Ｂ断面を表している。
本発明の第４実施形態では、図７及び図８に示すように、基板２上に半導体チップ１がバンプ１１を介してフエイスダウンボンディングされている。基板２の下面にはバンプ１１に接続するハンダボール１２がグリッド状に設けられている。この半導体チップ１は、上述した本発明に係る半導体チップであり、例えば第３実施形態の半導体チップを用いることができる。
【００２８】
さらに、半導体チップ１は、チップ１下面と基板２上面との隙間に充填されたアンダーフィル用の樹脂６により基板１上に固定される。この樹脂６は、半導体が表出するチップ１の端面１ａ、１ｂを這い上り、端面１ａ、１ｂから基板２上面に延在するフィレット４を形成する。その結果、半導体チップ１は、端面１ａ、１ｂが樹脂封止される。
【００２９】
この半導体装置は、端面１ａ、１ｂに凹凸パターンが設けられたチップ１を用いたので、フィレット４と端面１ａ、１ｂとの接着強度が高く、チップ１の角近傍への応力集中が緩和されるから、チップ１の角の欠損及び樹脂６の剥離が抑止される。
図９は本発明の第５実施形態断面図であり、モールド封止された半導体装置を表している。本実施形態に使用した半導体チップ１は上述した本発明に係る半導体チップであり、その上面にボンディングパッドが設けられている。
【００３０】
図９に示すように、半導体チップ１は、基板２上にダイボンディング用の樹脂６を用いて固定される。このチップ１上面のボンディングパッド１８と基板２上面の電極１９とは、ボンディングワイヤ１３を用いて接続される。さらに、チップ１及び基板２上全面が、モールド樹脂１４により封止されている。
この実施形態では、ダイボンディング用の樹脂６のほか、モールド樹脂１４によってもチップ端面１ａ、１ｂが固定されるから、樹脂６単独の場合より強化される。なお、ダイボンディング用の樹脂６から形成されるフィレット４により端面が封止されるチップについて説明したが、フィレット４が形成されず直接モールド樹脂１４により端面が封止されるチップについても本発明が適用される。
【００３１】
（付記１）端面が樹脂封止される半導体チップにおいて、
該チップを構成する半導体が表出する該端面に、該チップの上下面に垂直な溝及び垂直な突起からなる凹凸パターンが形成されていることを特徴とする半導体チップ。
（付記２）付記１記載の半導体チップにおいて、
該凹凸パターンは、該チップの対向する一対の端面に形成されていることを特徴とする半導体チップ。
【００３２】
（付記３）付記１又は２記載の半導体チップにおいて、
該チップの４隅が面取りされていることを特徴とする半導体チップ。
（付記４）半導体ウエハを格子状に分割するスクライブ領域内に設けられたスクライブラインに沿って切断し、該半導体ウエハを個々の半導体チップに分離するダイシング工程を有する半導体チップの製造方法において、
該スクライブラインは、蛇行パターン部分を有することを特徴とする半導体チップの製造方法。
【００３３】
（付記５）半導体ウエハを格子状に分割するスクライブ領域内に設けられたスクライブラインに沿って切断し、該半導体ウエハを個々の半導体チップに分離するダイシング工程を有する半導体チップの製造方法において、
直線状の該スクライブラインに沿って、互いに分離された貫通孔を形成する工程と、
該スクライブラインに沿って該貫通孔の直径より狭い幅で該ウエハを切断し、半導体を表出する凹凸面からなる端面を有するチップを形成する工程とを有することを特徴とする半導体チップの製造方法。
【００３４】
（付記６）付記１〜３のいずれかの付記に記載された半導体チップが基板上に樹脂封止された半導体装置において、
該チップは、該チップの端面から該基板上面に延在する樹脂フィレットにより封止されることを特徴とする半導体装置。
【００３５】
【発明の効果】
上述したように、本発明によれば、チップ端面に凹凸パターンが設けられているためチップ端面と封止樹脂との接着強度が大きく、薄いチップでもチップの角近傍での欠損及び樹脂との剥離の発生を抑止することができる。このため、信頼性の高い半導体装置を提供することができる。
【図面の簡単な説明】
【図１】 本発明の第１実施形態斜視図
【図２】 本発明の第２実施形態斜視図
【図３】 本発明の第２実施形態部分拡大平面図
【図４】 本発明の第３実施形態部分拡大平面図
【図５】 本発明の第２及び第３実施形態工程平面図
【図６】 本発明の第３実施形態工程平面図
【図７】 本発明の第４実施形態平面図
【図８】 本発明の第４実施形態断面図
【図９】 本発明の第５実施形態断面図
【図１０】 従来の半導体装置平面図
【図１１】 従来の半導体装置断面図
【符号の説明】
１ チップ（半導体チップ）
１ａ、１ｂ 端面
１ｃ 上面
１ｄ 下面
２ 基板
３ 面取り面
４ フィレット
５ ポッテング位置
６ 樹脂
１１ バンプ
１２ ハンダボール
１３ ボンディングワイヤ
１４ モールド樹脂
１５ スクライブ領域
１６、１６ａ、１６ｂ、２１ スクライブライン
１７ 回路形成領域
１８ ボンディングパッド
１９ 電極
２０、２２ 貫通孔
２３ ウエハ
【発明の属する技術分野】
本発明は、チップ端面が樹脂封止されるベアチップ用半導体チップの製造方法に関し、とくに樹脂封止の信頼性に優れたチップ形状の半導体チップの製造方法に関する。
【０００２】
【従来の技術】
近年、携帯型電子機器の発達に伴い、これらの電子機器に使用される半導体装置には薄型化の要求がますます高まっている。このため、半導体チップの厚みも薄くなり、最近では５０μｍ以下の薄いチップの実用化が検討されている。
しかし、かかる薄いチップを基板上にフエイスダウンボンディングしてアンダーフィル樹脂により封止すると、チップの隅から剥離、割れ等が発生して半導体装置の信頼性が低下することがある。以下、従来の半導体装置のチップの実装方法を参照して説明する。
【０００３】
図１０は従来の半導体装置平面図であり、基板上に半導体チップをフリップチップ接合し樹脂封止した半導体装置を表している。図１１は従来の半導体装置断面図であり、図１０の断面を表している。
図１０及び図１１を参照して、従来の半導体装置では平面形状が矩形のチップ１が用いられる。このチップ１は、下面にハンダボール１２を備える基板２上に、バンプ１１を介して搭載され、さらにチップ下面に充填されたアンダーフィルとなる樹脂６により固定される。この樹脂６は、チップ１の端面１ａ、１ｂを這い昇り、チップ１の端面１ａ、１ｂから基板２上面に延在するフィレット４を形成する。その結果、チップ１は、その下面が樹脂６で接着されると同時に、その端面１ａ、１ｂ（少なくとも端面下部）も樹脂フィレット４により封止される。
【０００４】
しかし、大きなチップでは、チップ１と基板２との熱膨張率の違いに起因して、チップに大きな応力を発生する。この応力は、チップ１を基板２に接着・固定しているチップ１下面を充填する樹脂６及びチップ１端面１ａ、１ｂに形成された樹脂フィレット４により支持される。しかし、薄いチップ１では、端面の樹脂フィレット４との接合面積が小さいため、チップ１の４隅に集中する応力を支持することができず、チップ１の角が欠損したり、チップ１の隅近傍とから樹脂６の剥離を生ずることがある。その結果、樹脂封止の効果が損なわれ半導体装置の信頼性が低下する。このような欠損、剥離のおそれは、５０μｍ以下の薄いチップにおいて顕著である。さらに、バンプを微小化して半導体装置の高さを低くすると、チップ１下面の樹脂６が薄くなるため上記応力はさらに大きくなり、フリップチップ接合の信頼性が損なわれる。かかるチップと基板との熱膨張率の差に起因するチップの欠損及び剥離は、フリップチップ接合に限らず基板上にチップを貼着し樹脂で封止する半導体装置、例えばワイヤボンディングされた半導体装置においても同様に発生する。
【０００５】
かかるチップ角の欠損、剥離を防止するために、図１０を参照して、チップ１の４隅の樹脂フィレットを大きく形成する方法が発明されている。（例えば、特許文献１参照）。この方法では、チップ１の４隅外側に位置するポッテング位置５に封止樹脂をポッテングする。その結果、４隅の外側にはポッテング位置５まで広がる樹脂フィレット４が形成されているため、４隅に応力が集中しても剥離は起こりにくい。
【０００６】
しかし、この方法はポッテング位置５を基板２上面に確保する必要があり、パッケージ面積を増大させる。また、ポッテング位置の数だけポッテング回数が増えるので製造工程が長くなる。
チップ角の欠損を防止する他の方法は、２種のブレードを用いてダイシングすることでチップ１の角を面取りする方法（例えば特許文献２参照）、あるいはチップの平面形状を４隅を研磨により丸く面取りした形にする方法（例えば特許文献３参照。）が知られている。
【０００７】
しかし、ブレードを用いたダイシングでは、隅を面取りした平面形状のチップを製造することはできない。また、４隅の丸い面取りを研磨で形成するには、専用の製造装置を必要とし製造コストが高くなる。
【０００８】
【特許文献１】
特許第２８２８０２１号公報（第２−３頁、第１、２図）
【０００９】
【特許文献２】
特開２０００−０４０７７５号公報（第７頁、第１０図）
【００１０】
【特許文献３】
特開２００２−２４６５０６号公報（第３−４頁、第１図）
【００１１】
【発明が解決しようとする課題】
上述したように薄いチップを樹脂封止した従来の半導体装置では、チップ端面と樹脂との接着面積が狭いため接着強度が弱く、界面で剥離が発生しやすい。また、応力がチップ角部へ集中するため、チッピングが発生しやすい。このため半導体装置の信頼性が劣化するという問題があった。
【００１２】
本発明は、チップ端面と樹脂との接着強度を高くすることで、チップ角の欠損あるいはチップ隅近傍の樹脂の剥離を抑制することができる半導体チップの製造方法を提供することを目的とする。
【００１３】
【課題を解決するための手段】
半導体チップは、そのチップの端面に、チップの上下面に垂直な溝及び垂直な突起からなる凹凸パターンが形成されている。即ち、端面は、上下面に垂直な曲面（折曲面を含む）から構成される。また、この凹凸パターンが形成されたチップ端面には、チップ材料である半導体が表出している。
【００１４】
このチップは、チップ端面から基板上面に延在する樹脂フィレットにより基板上に封止する半導体装置に用いるのに適している。このチップでは、チップ端面に凹凸パターンが形成されているため、チップ端面と樹脂との接触面積が大きく、かつ凹凸によるアンカー効果を生ずるので、チップ端面と樹脂フィレットとの接着強度が大きい。従って、チップと基板との熱膨張率の差等に起因する応力をチップ端面の樹脂により支持できるので、チップの隅近傍には応力が集中しないので、チップ角の欠損や樹脂の剥離が抑制される。
【００１５】
半導体チップでは、チップ端面の凹凸パターンの表面に半導体が表出している。従って、ウエハをダイシングした後、特別な加工を施すことなく半導体チップを製造することができる。さらに、半導体と樹脂との接着強度は十分大きく、強固なアンカー効果を実現できる。このため、端面、とくに凹凸部分に電極金属を被着したチップに比べて大きな接着強度が実現される。
【００１６】
凹凸パターンは、チップの複数の端面、例えば全ての端面に形成されてもよく、また一つの端面にのみ形成されてもよい。アンカー効果の観点からは、対向する一対の端面、特に矩形チップの長辺をなす一対の端面に凹凸パターンを設けることが好ましい。さらに凹凸パターンは、端面の全面に形成することも、端面の一部分（チップ辺の一部分に位置する端面）に形成することもできる。とくに、チップ辺の中央部分の端面に凹凸パターンを形成し、チップの４隅近傍、即ち端面の両端部分に凹凸パターンを形成せず、この部分を直線パターンとすることもできる。このパターンでは、隅の部分は直線パターンであるから、ウエハを格子状にダイシングしてチップに分離したとき、チップの隅が鋭角になることを回避することができるので、角の欠損が少ないチップが製造される。
【００１７】
凹凸パターンは、折曲する角のあるパターンよりはサイン波等の滑らかなパターンの方が角の欠損を生じない点で好ましい。さらに、かかるチップは、４隅を面取りすることで、即ちチップの平面形状の角の部分を切り落とすことで、チップ角への応力集中をさらに緩和することができる。
本発明に係る半導体チップの製造方法では、半導体ウエハを蛇行するスクライブラインに沿って、レーザダイシング、放電加工を用いたワイヤカッテング又は電解加工により切断し、分離した半導体チップの切断面に凹凸パターンを形成する。従って、端面に凹凸パターンが形成された半導体チップを、他に特別な装置を用いることなく容易に製造することができる。このとき、凹凸パターンを対称な山と谷を有する波型とすることで、同形のチップに分割することができる。
【００１９】
【発明の実施の形態】
図１及び図２はそれぞれ本発明の第１及び第２実施形態斜視図であり、半導体チップの形状を表している。図１に示す本発明の第１実施形態の半導体チップ１は、５０μｍの厚さと、１６ｍｍ×６ｍｍの長方形の平面形状とを有し、その長辺をなす端面１ａに凹凸パターンが形成されている。この凹凸パターンは、チップ１の４隅、例えば角から２００μｍの範囲には形成されていない。
【００２０】
図２に示す本発明の第２実施形態の半導体チップ１は、５０μｍの厚さと、１５ｍｍ×１５ｍｍの矩形の平面形状を有し、その４辺をなす端面１ａ、１ｂに凹凸パターンが形成されている。この凹凸パターンは、チップ１の４隅、例えば角から２００μｍの範囲には形成されていない。
次に、凹凸パターンの形状について説明する。図３は本発明の第２実施形態部分拡大平面図であり、上述した第２実施形態の半導体チップの隅付近の平面形状を表している。
【００２１】
図３（ｂ）に示すチップ１では、隅付近の直線状の端面１ａ、１ｂに対して、凹と凸とが対称なサイン波状の凹凸パターンが形成されている。凹凸パターンは、例えばピッチを３０〜１００μｍ、波高を３０〜５０μｍとする。このようなサイン波状の凹凸パターンは角がなく、欠けを発生しにくい。また、対称にすることで、ウエハを凹凸パターンに沿ってスクライブして形成されるチップが同形になるという利点がある。図３（ａ）に示すチップ１では、上記サイン波より矩形波に近い形状の凹凸パターンが形成されている。この場合、樹脂で封止したとき、端面１ａ、１ｂのアンカー効果が大きいという利点を有す。また、図３（ｃ）に示すように、凹凸パターンを、隅付近の直線状の端面１ａ、１ｂに対して、チップ内へ窪むような半円形のパターンを間隔をおいて配置したパターンとすることもできる。この凹凸パターンは、後述するようにスクライブラインを直線にすることができるという利点を有す。この凹凸パターンは、例えばピッチを３０〜１００μｍとする。なお、これらの凹凸パターンの形状は、第１実施形態においても同様である。
【００２２】
図４は本発明の第３実施形態部分拡大平面図であり、半導体チップの隅付近の平面形状を表している。本第３実施形態は、上述した第２実施形態の半導体チップの隅を面取りした形態に関する。図４（ａ）及び（ｂ）に示す半導体チップ１は、それぞれチップ１の隅をラウンドで面取りしたもの及び直線状に面取りしたものである。なお、この面取りは、面取り面３がチップの上下面に垂直になるようになされる。図４（ｃ）に示す半導体チップ１は、隅が１／４円で切り取られて窪むように面取りされたものである。
【００２３】
以下、本発明の半導体チップの製造方法を説明する。図５は本発明の第２及びと第３実施形態工程平面図であり、第２及び第３実施形態の半導体チップの製造工程を表している。
図５（ｂ）に示すように、回路形成領域１７が、ウエハ２３上にスクライブ領域１５により格子状に区切られて画定される。図５（ａ）は図５（ｂ）の円Ａの拡大図であり、スクライブ領域１５の交差点近傍を表している。図５（ａ）に示すように、幅が７０〜１００μｍのスクライブ領域１５の中心線に沿って、蛇行するスクライブライン１６が設けられている。このスクライブライン１６は、スクライブ領域１５の交差点近傍では直線状のスクライブライン１６ｂとなっている。これらのスクライブライン１６、１６ｂに沿ってウエハを切断することで、第２実施形態の半導体チップが形成される。
【００２４】
さらに、第３実施形態の面取りされた半導体チップを製造するには、面取り形状を画定するスクライブライン１６ａに沿ってウエハ２３を切断する。このスクライブライン１６ａに沿う切断は、直線状のスクライブライン１６ｂを切断後に行ってもよく、また直線状のスクライブライン１６ｂを切断することなく行うこともできる。
【００２５】
この曲線状のスクライブライン１６ｂを含むラインに沿って切断するために、例えば、レーザダイシング、放電加工を用いたワイヤカッテング、又は電解加工を用いることができる。
図６は本発明の第３実施形態工程平面図であり、図３（ｃ）に示す第３実施形態の半導体チップの製造工程を表している。本実施形態では、図６（ａ）に示すように、幅１００μｍのスクライブ領域１５の中心線に沿って１００μｍのピッチで直径８０μｍの貫通孔２０を開口する。さらに、スクライブ領域１５の交差点には直径１２０μｍの貫通孔２２を開口する。この貫通孔２０、２２の開口順は先後を問わない。
【００２６】
その後、図６（ｂ）に示すように、スクライブ領域１５の中心線に沿って、幅２０μｍで切断し、チップ１へ分割する。この結果、端面に沿って半円形の溝が列設された凹凸パターンを有し、かつ４隅が１／４円で面取りされた半導体チップが製造される。この製造方法では、曲線のスクライブをすることなく、貫通孔の穴あけと直線のスクライブにより第３実施形態の半導体チップを製造することができる。
【００２７】
図７は本発明の第４実施形態平面図であり、基板上に半導体チップを樹脂封止した半導体装置を表している。図８は本発明の第４実施形態断面図であり、図７中のＡ−Ｂ断面を表している。
本発明の第４実施形態では、図７及び図８に示すように、基板２上に半導体チップ１がバンプ１１を介してフエイスダウンボンディングされている。基板２の下面にはバンプ１１に接続するハンダボール１２がグリッド状に設けられている。この半導体チップ１は、上述した本発明に係る半導体チップであり、例えば第３実施形態の半導体チップを用いることができる。
【００２８】
さらに、半導体チップ１は、チップ１下面と基板２上面との隙間に充填されたアンダーフィル用の樹脂６により基板１上に固定される。この樹脂６は、半導体が表出するチップ１の端面１ａ、１ｂを這い上り、端面１ａ、１ｂから基板２上面に延在するフィレット４を形成する。その結果、半導体チップ１は、端面１ａ、１ｂが樹脂封止される。
【００２９】
この半導体装置は、端面１ａ、１ｂに凹凸パターンが設けられたチップ１を用いたので、フィレット４と端面１ａ、１ｂとの接着強度が高く、チップ１の角近傍への応力集中が緩和されるから、チップ１の角の欠損及び樹脂６の剥離が抑止される。
図９は本発明の第５実施形態断面図であり、モールド封止された半導体装置を表している。本実施形態に使用した半導体チップ１は上述した本発明に係る半導体チップであり、その上面にボンディングパッドが設けられている。
【００３０】
図９に示すように、半導体チップ１は、基板２上にダイボンディング用の樹脂６を用いて固定される。このチップ１上面のボンディングパッド１８と基板２上面の電極１９とは、ボンディングワイヤ１３を用いて接続される。さらに、チップ１及び基板２上全面が、モールド樹脂１４により封止されている。
この実施形態では、ダイボンディング用の樹脂６のほか、モールド樹脂１４によってもチップ端面１ａ、１ｂが固定されるから、樹脂６単独の場合より強化される。なお、ダイボンディング用の樹脂６から形成されるフィレット４により端面が封止されるチップについて説明したが、フィレット４が形成されず直接モールド樹脂１４により端面が封止されるチップについても本発明が適用される。
【００３１】
（付記１）端面が樹脂封止される半導体チップにおいて、
該チップを構成する半導体が表出する該端面に、該チップの上下面に垂直な溝及び垂直な突起からなる凹凸パターンが形成されていることを特徴とする半導体チップ。
（付記２）付記１記載の半導体チップにおいて、
該凹凸パターンは、該チップの対向する一対の端面に形成されていることを特徴とする半導体チップ。
【００３２】
（付記３）付記１又は２記載の半導体チップにおいて、
該チップの４隅が面取りされていることを特徴とする半導体チップ。
（付記４）半導体ウエハを格子状に分割するスクライブ領域内に設けられたスクライブラインに沿って切断し、該半導体ウエハを個々の半導体チップに分離するダイシング工程を有する半導体チップの製造方法において、
該スクライブラインは、蛇行パターン部分を有することを特徴とする半導体チップの製造方法。
【００３３】
（付記５）半導体ウエハを格子状に分割するスクライブ領域内に設けられたスクライブラインに沿って切断し、該半導体ウエハを個々の半導体チップに分離するダイシング工程を有する半導体チップの製造方法において、
直線状の該スクライブラインに沿って、互いに分離された貫通孔を形成する工程と、
該スクライブラインに沿って該貫通孔の直径より狭い幅で該ウエハを切断し、半導体を表出する凹凸面からなる端面を有するチップを形成する工程とを有することを特徴とする半導体チップの製造方法。
【００３４】
（付記６）付記１〜３のいずれかの付記に記載された半導体チップが基板上に樹脂封止された半導体装置において、
該チップは、該チップの端面から該基板上面に延在する樹脂フィレットにより封止されることを特徴とする半導体装置。
【００３５】
【発明の効果】
上述したように、本発明によれば、チップ端面に凹凸パターンが設けられているためチップ端面と封止樹脂との接着強度が大きく、薄いチップでもチップの角近傍での欠損及び樹脂との剥離の発生を抑止することができる。このため、信頼性の高い半導体装置を提供することができる。
【図面の簡単な説明】
【図１】 本発明の第１実施形態斜視図
【図２】 本発明の第２実施形態斜視図
【図３】 本発明の第２実施形態部分拡大平面図
【図４】 本発明の第３実施形態部分拡大平面図
【図５】 本発明の第２及び第３実施形態工程平面図
【図６】 本発明の第３実施形態工程平面図
【図７】 本発明の第４実施形態平面図
【図８】 本発明の第４実施形態断面図
【図９】 本発明の第５実施形態断面図
【図１０】 従来の半導体装置平面図
【図１１】 従来の半導体装置断面図
【符号の説明】
１ チップ（半導体チップ）
１ａ、１ｂ 端面
１ｃ 上面
１ｄ 下面
２ 基板
３ 面取り面
４ フィレット
５ ポッテング位置
６ 樹脂
１１ バンプ
１２ ハンダボール
１３ ボンディングワイヤ
１４ モールド樹脂
１５ スクライブ領域
１６、１６ａ、１６ｂ、２１ スクライブライン
１７ 回路形成領域
１８ ボンディングパッド
１９ 電極
２０、２２ 貫通孔
２３ ウエハ
Claims (4)
- 半導体ウエハを蛇行するスクライブラインに沿って、レーザダイシングにより切断し、分離した半導体チップの切断面に凹凸パターンを形成することを特徴とする半導体チップの製造方法。
- 半導体ウエハを蛇行するスクライブラインに沿って、放電加工を用いたワイヤカッテングにより切断し、分離した半導体チップの切断面に凹凸パターンを形成することを特徴とする半導体チップの製造方法。
- 半導体ウエハを蛇行するスクライブラインに沿って、電解加工により切断し、分離した半導体チップの切断面に凹凸パターンを形成することを特徴とする半導体チップの製造方法。
- 前記凹凸パターンを、対称な山及び谷を有する波型とすることを特徴とする請求項１乃至３のいずれか１項に記載の半導体チップの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003097446A JP4495916B2 (ja) | 2003-03-31 | 2003-03-31 | 半導体チップの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003097446A JP4495916B2 (ja) | 2003-03-31 | 2003-03-31 | 半導体チップの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004304081A JP2004304081A (ja) | 2004-10-28 |
| JP4495916B2 true JP4495916B2 (ja) | 2010-07-07 |
Family
ID=33409229
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003097446A Expired - Fee Related JP4495916B2 (ja) | 2003-03-31 | 2003-03-31 | 半導体チップの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4495916B2 (ja) |
Families Citing this family (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5095113B2 (ja) * | 2005-03-25 | 2012-12-12 | 富士フイルム株式会社 | 固体撮像装置の製造方法、及び固体撮像装置 |
| US8034652B2 (en) | 2005-03-25 | 2011-10-11 | Fujifilm Corporation | Solid state imaging device and manufacturing method thereof |
| JP4995510B2 (ja) * | 2006-08-04 | 2012-08-08 | Ｔｏｗａ株式会社 | 切断装置及び切断方法 |
| JP5054943B2 (ja) * | 2006-08-04 | 2012-10-24 | Ｔｏｗａ株式会社 | 切断装置及び切断方法 |
| US7648891B2 (en) * | 2006-12-22 | 2010-01-19 | International Business Machines Corporation | Semiconductor chip shape alteration |
| JP2010192856A (ja) * | 2009-02-20 | 2010-09-02 | Furukawa Electric Co Ltd:The | ウエハ加工用フィルム |
| US8357996B2 (en) * | 2009-11-17 | 2013-01-22 | Cree, Inc. | Devices with crack stops |
| JP2011134955A (ja) * | 2009-12-25 | 2011-07-07 | Disco Abrasive Syst Ltd | 板状材料からのチップ状部品の生産方法 |
| JP6024076B2 (ja) * | 2011-01-13 | 2016-11-09 | セイコーエプソン株式会社 | シリコンデバイスの製造方法 |
| NO20130600A1 (no) * | 2013-04-30 | 2014-10-31 | Sinvent As | Lab-on-a-chip-system og fremstillingsmåte for samme |
| TWI671813B (zh) * | 2013-11-13 | 2019-09-11 | 東芝股份有限公司 | 半導體晶片之製造方法 |
| JP6441025B2 (ja) | 2013-11-13 | 2018-12-19 | 株式会社東芝 | 半導体チップの製造方法 |
| JP6250429B2 (ja) * | 2014-02-13 | 2017-12-20 | エスアイアイ・セミコンダクタ株式会社 | 半導体装置およびその製造方法 |
| JP6387244B2 (ja) * | 2014-05-13 | 2018-09-05 | 株式会社ディスコ | ウェーハの加工方法 |
| JP6361348B2 (ja) * | 2014-07-18 | 2018-07-25 | 株式会社デンソー | 半導体装置およびその製造方法 |
| JP6365135B2 (ja) * | 2014-09-02 | 2018-08-01 | 株式会社デンソー | 半導体チップ及びその製造方法 |
| JP6579981B2 (ja) * | 2016-03-11 | 2019-09-25 | 三菱電機株式会社 | 半導体ウエハおよびその製造方法 |
| JP6311849B1 (ja) * | 2016-06-15 | 2018-04-18 | 株式会社村田製作所 | 半導体部品および半導体部品の製造方法 |
| DE112016007386T5 (de) | 2016-10-27 | 2019-07-25 | Olympus Corporation | Bildaufnahmeeinheit, Endoskop und Verfahren zum Herstellen der Bildaufnahmeeinheit |
| JP2020136462A (ja) | 2019-02-19 | 2020-08-31 | ソニーセミコンダクタソリューションズ株式会社 | 半導体デバイスおよび半導体装置 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5412263A (en) * | 1977-06-28 | 1979-01-29 | Seiko Instr & Electronics Ltd | Semiconductor element and production of the same |
| JPS62202532A (ja) * | 1986-03-03 | 1987-09-07 | Agency Of Ind Science & Technol | 半導体装置 |
| JPH02268436A (ja) * | 1989-04-10 | 1990-11-02 | Yamaha Corp | 配線形成法 |
| JPH0831989A (ja) * | 1994-07-14 | 1996-02-02 | Toshiba Corp | 樹脂封止型半導体装置及びその製造方法 |
| JPH08264683A (ja) * | 1995-03-15 | 1996-10-11 | Siemens Ag | 樹脂モールド被覆を備えた半導体デバイス及びその製造方法 |
| JPH09326373A (ja) * | 1996-06-06 | 1997-12-16 | Deisuko Eng Service:Kk | ダイシング方法及びトリプルスピンドルダイサー |
| JP2000040775A (ja) * | 1998-07-23 | 2000-02-08 | Fujitsu Ltd | 半導体装置及びその製造方法 |
-
2003
- 2003-03-31 JP JP2003097446A patent/JP4495916B2/ja not_active Expired - Fee Related
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5412263A (en) * | 1977-06-28 | 1979-01-29 | Seiko Instr & Electronics Ltd | Semiconductor element and production of the same |
| JPS62202532A (ja) * | 1986-03-03 | 1987-09-07 | Agency Of Ind Science & Technol | 半導体装置 |
| JPH02268436A (ja) * | 1989-04-10 | 1990-11-02 | Yamaha Corp | 配線形成法 |
| JPH0831989A (ja) * | 1994-07-14 | 1996-02-02 | Toshiba Corp | 樹脂封止型半導体装置及びその製造方法 |
| JPH08264683A (ja) * | 1995-03-15 | 1996-10-11 | Siemens Ag | 樹脂モールド被覆を備えた半導体デバイス及びその製造方法 |
| JPH09326373A (ja) * | 1996-06-06 | 1997-12-16 | Deisuko Eng Service:Kk | ダイシング方法及びトリプルスピンドルダイサー |
| JP2000040775A (ja) * | 1998-07-23 | 2000-02-08 | Fujitsu Ltd | 半導体装置及びその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004304081A (ja) | 2004-10-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4495916B2 (ja) | 半導体チップの製造方法 | |
| JP4753170B2 (ja) | 半導体装置及びその製造方法 | |
| US6040235A (en) | Methods and apparatus for producing integrated circuit devices | |
| JP2022087155A (ja) | 半導体装置 | |
| US6759745B2 (en) | Semiconductor device and manufacturing method thereof | |
| TWI459513B (zh) | 半導體封裝及其製作方法 | |
| US7001798B2 (en) | Method of manufacturing semiconductor device | |
| US20040026768A1 (en) | Semiconductor dice with edge cavities | |
| KR20000071421A (ko) | 반도체 장치 및 반도체 장치의 제조방법 | |
| TW201405723A (zh) | 引線框、半導體封裝以及該等裝置之製造方法 | |
| TWI700789B (zh) | 引線框架、半導體裝置及引線框架的製造方法 | |
| CN101414584A (zh) | 半导体器件和制造半导体器件的方法 | |
| US20070063204A1 (en) | Surface mounting led substrate and led | |
| JP2005294842A (ja) | 段差型ダイを有する半導体パッケージとその製造方法 | |
| JP4058637B2 (ja) | 半導体チップ、半導体装置、回路基板及び電子機器 | |
| JP3650970B2 (ja) | 半導体装置の製造方法 | |
| JP6823955B2 (ja) | 電子部品およびその製造方法 | |
| JP3692874B2 (ja) | 半導体装置およびそれを用いた接合構造 | |
| US7215013B2 (en) | Semiconductor device and semiconductor apparatus | |
| TWI719006B (zh) | 半導體裝置 | |
| JP2010199625A (ja) | 半導体装置及びその製造方法 | |
| JP2006173416A (ja) | 半導体装置 | |
| JP2011129612A (ja) | 半導体装置の製造方法及び半導体装置 | |
| US12062595B2 (en) | Semiconductor device | |
| JP2004228142A (ja) | 半導体素子およびマルチチップパッケージ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060202 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20080731 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20081120 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081125 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090121 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090915 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100330 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100412 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130416 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130416 Year of fee payment: 3 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130416 Year of fee payment: 3 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130416 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130416 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140416 Year of fee payment: 4 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |