JP3692874B2 - 半導体装置およびそれを用いた接合構造 - Google Patents
半導体装置およびそれを用いた接合構造 Download PDFInfo
- Publication number
- JP3692874B2 JP3692874B2 JP35143099A JP35143099A JP3692874B2 JP 3692874 B2 JP3692874 B2 JP 3692874B2 JP 35143099 A JP35143099 A JP 35143099A JP 35143099 A JP35143099 A JP 35143099A JP 3692874 B2 JP3692874 B2 JP 3692874B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- groove
- silicon substrate
- grooves
- semiconductor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/731—Location prior to the connecting process
- H01L2224/73101—Location prior to the connecting process on the same surface
- H01L2224/73103—Bump and layer connectors
- H01L2224/73104—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/1015—Shape
- H01L2924/10155—Shape being other than a cuboid
Landscapes
- Wire Bonding (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明は、突起電極を有する半導体装置およびそれを用いた接合構造に関する。
【０００２】
【従来の技術】
半導体装置には、下面の周辺部に複数の突起電極を有するものや下面全体に格子状に複数の突起電極を有するもの（例えばＣＳＰ(Chip Size Package)）などがある。図２０は従来のこのような半導体装置を回路基板上に実装した状態の一例の断面図を示したものである。この場合、半導体装置１は、平面方形状のシリコン基板２の下面の周辺部に複数の柱状の突起電極３が設けられた構造となっている。そして、半導体装置１は、その突起電極３が回路基板４の上面に設けられた接続端子５に熱圧着されていることにより、回路基板４上に実装されている。
【０００３】
【発明が解決しようとする課題】
ところで、シリコン基板２を構成するシリコンの熱膨張係数は２〜３ｐｐｍ程度であり、回路基板４を構成するガラスエポキシやセラミックなどの熱膨張係数１０〜１５ｐｐｍ程度よりもかなり小さい。この結果、温度変化により、シリコン基板２と回路基板４との間にその熱膨張係数差に起因する比較的大きな応力が生じたとき、突起電極３の根元部分あるいは接続端子５との接合部分にクラックが発生し、接合不良が発生することがある。特に、シリコン基板２の下面の４角に設けられた突起電極３はシリコン基板２の中心から最も離れた位置に配置されているので、この４角の突起電極の相対的変位量が最も大きくなり、この４角の突起電極３の根元部分あるいは接続端子５との接合部分にクラックが発生しやすいという問題があった。
この発明の課題は、シリコンなどの半導体基板に設けられた突起電極に生じる応力を緩和することである。
【０００４】
【課題を解決するための手段】
請求項１に記載の発明に係る半導体装置は、複数の突起電極が設けられた半導体基板に薄肉部が設けられており、前記薄肉部は線状の溝であり、前記溝は複数本設けられ、外側に深さの深いまたは幅の大きい溝があるものである。請求項３に記載の発明に係る半導体装置は、複数の突起電極が設けられた半導体基板に薄肉部が設けられており、前記半導体基板は方形状であり、前記薄肉部は隣接の辺間にさし渡して形成された線状の溝であるものである。請求項４に記載の発明に係る半導体装置の接合構造は、薄肉部を有する半導体基板に設けられた複数の突起電極が、それぞれ、基板に形成された対応する各接続端子に接合されており、前記薄肉部は線状の溝であり、前記溝は複数本設けられ、外側に深さの深いまたは幅の大きい溝があるものである。以上の発明によれば、突起電極を支持する半導体基板に薄肉部が設けられており、前記薄肉部は線状の溝であり、前記溝は複数本設けられ、外側に深さの深いまたは幅の大きい溝があるので、熱膨張係数差に起因する比較的大きな応力が生じても半導体基板が変位され、これにより半導体基板に設けられた突起電極に生じる応力を緩和することができる。
【０００５】
【発明の実施の形態】
図１（Ａ）および（Ｂ）はこの発明の第１実施形態における半導体装置の平面図および側面図を示したものである。この半導体装置１０では、平面正方形状のシリコン基板（半導体基板）１１の下面の周辺部に複数の柱状の突起電極１２が設けられ、シリコン基板１１の上面において各辺の突起電極１２の内側に対応する部分に各１本の溝（線状の薄肉部）１３がシリコン基板１１の各辺に沿って且つ当該各辺に隣接する２辺まで延びて設けられている。この場合、シリコン基板１１の下面の４角に設けられた突起電極１２は対応する２本の溝１３の外側に設けられている。すなわち、溝１３は、４角の突起電極１２とそれに隣接する突起電極１２との間に設けられている。
【０００６】
次に、この半導体装置１０の製造方法の一例について説明する。まず、図２に示すように、ウエハ状態のシリコン基板１１の下面にめっきレジストパターン１４が形成され、めっきレジストパターン１４に形成された開口部１５内のシリコン基板１１の下面に電解めっきにより突起電極１２が形成されたものを用意する。次に、図３に示すように、めっきレジストパターン１４および突起電極１２の下面にダイシングテープ１６を紫外線の照射により接着力が劣化する接着剤（図示せず）を介して貼り付ける。
【０００７】
次に、図４に示すように、シリコン基板１１の上面に、各チップ形成領域１７毎に、図１（Ａ）に示すような溝１３をブレード（図示せず）を用いて形成する。次に、紫外線を照射して接着剤の接着力を劣化させ、次いでダイシングテープ１６を剥がす。次に、めっきレジストパターン１４を剥離する。次に、図５に示すように、シリコン基板１１をダイシングすると、図１（Ａ）、（Ｂ）に示す半導体装置１０が得られる。
【０００８】
次に、図６はこのようにして得られた半導体装置１０を回路基板１８上に実装した状態の一例の断面図を示したものである。半導体装置１０は、その突起電極１２が回路基板１８の上面に設けられた接続端子１９に熱圧着されていることにより、回路基板１８上に実装されている。
【０００９】
以上のように、この第１実施形態における半導体装置１０では、シリコン基板１１の上面において各辺の突起電極１２の内側に対応する部分に各１本の溝１３をシリコン基板１１の各辺に沿って且つ当該各辺に隣接する２辺まで延ばして設けているので、各溝１３の外側におけるシリコン基板１１の周辺部をその内側に対して変位しやすいようにすることができる。
【００１０】
この結果、温度変化により、シリコン基板１１と回路基板１８との間にその熱膨張係数差に起因する比較的大きな応力が生じても、各溝１３の外側におけるシリコン基板１１の周辺部と共に突起電極１２が変位し、これにより突起電極１２に生じる応力を緩和することができる。この場合、特に、シリコン基板１１の下面の４角に設けられた突起電極１２を対応する２本の溝１３の外側に設けているので、この４角の突起電極１２をシリコン基板１１の４角と共により大きく変位させることができ、これにより４角の突起電極１２に生じる応力をより一層緩和することができる。したがって、温度変化が生じても、特に、４角の突起電極１２の根元部分および接続端子１９との接合部分にクラックが発生することがなく、接合の信頼性を高めることができる。
【００１１】
なお、上記第１実施形態では、シリコン基板１１の上面において各辺の突起電極１２の内側に対応する部分に各１本の溝１３をシリコン基板１１の各辺に沿って且つ当該各辺に隣接する２辺まで延ばして設けた場合について説明したが、これに限定されるものではない。
【００１２】
例えば、図７（Ａ）、（Ｂ）に示すこの発明の第２実施形態のように、シリコン基板１１の上面において各辺の突起電極１２の内側に対応する部分に各２本（または３本以上）の溝１３ａ、１３ｂをシリコン基板１１の各辺に沿って且つ当該各辺に隣接する２辺まで延ばして設けるようにしてもよい。このようにした場合、外側の溝１３ａの外側におけるシリコン基板１１をより一層変位しやすくすることができ、特にシリコン基板１１の４角をさらに変位しやすくすることができる。したがって、突起電極１２に生じる応力をより一層緩和することができ、特に４角の突起電極１２に生じる応力をさらに緩和することができる。
【００１３】
ところで、この場合、両溝１３ａ、１３ｂの深さは同じとしてもよいが、外側の溝１３ａの深さを内側の溝１３ｂの深さよりも深くすると、外側の溝１３ａの外側におけるシリコン基板１１をより一層変位しやすくすることができ、また特にシリコン基板１１の４角をさらに変位しやすくすることができる。なお、両溝１３ａ、１３ｂの深さを同じとし、外側の溝１３ａの幅を内側の溝１３ｂの幅よりも大きくしても、同様の効果を得ることができる。また、内側の溝１３ｂの位置は突起電極１２と重ならない位置、重なる位置のいずれであってもよい。
【００１４】
また、図８（Ａ）、（Ｂ）に示すこの発明の第３実施形態のように、シリコン基板１１の上面において各角の突起電極１２の内側に対応する部分に各２本（または１本あるいは３本以上）の溝１３ａ、１３ｂをシリコン基板１１の対角線に沿って且つ対応する２辺まで延ばして設けるようにしてもよい。このようにした場合、シリコン基板１１の中心から最も離れた４角のみを変位しやすくすることができる。なお、両溝１３ａ、１３ｂの幅は同じとなっているが、外側の溝１３ａの幅を内側の溝１３ｂの幅よりも大きくしてもよい。
【００１５】
また、図９（Ａ）、（Ｂ）に示すこの発明の第４実施形態のように、シリコン基板１１の上面において各角の突起電極１２の内側に対応する部分にそれぞれ複数の凹部（点状の薄肉部）２０を設けるようにしてもよい。この場合、凹部２０の平面形状は円形に限らず、正方形、長方形などとしてもよい。また、例えば図７（Ａ）を参照して説明すると、溝１３ａ、１３ｂを井形ではなく、枠状としてもよい。さらに、シリコン基板１１の下面のほぼ全面に点状または線状の薄肉部をマトリクス状または格子状に形成するようにしてもよい。
【００１６】
ところで、図８や図９に示す場合、上記第１実施形態の場合と異なり、溝１３ａ、１３ｂや凹部２０をブレードを用いて形成することはできない。そこで、次に、代表として、図８に示す半導体装置１０の製造方法の一例について説明する。まず、図１０に示すように、ウエハ状態のシリコン基板１１の上面に第１下地金属層２１および保護用レジスト層２２を形成するとともに、シリコン基板１１の下面に第２下地金属層２３およびレジストパターン２４を形成する。この場合、第１下地金属層２１は本来の下地金属層としての役目を果たすものであり、第２下地金属層２３は後述のようにエッチングマスクとしての役目を果たすものである。また、両下地金属層２１、２３の最表面は共に金層であるが、第２下地金属層２３の金層の膜厚は第１下地金属層２１の金層の膜厚よりも厚くする。
【００１７】
次に、図１１に示すように、レジストパターン２４をマスクとして第２下地金属層２３を王水などのエッチング液を用いてエッチングし、次いでこのエッチングされた第２下地金属層２３をマスクとしてシリコン基板１１の下面をＫＯＨなどの強アルカリ性のエッチング液を用いてエッチングし、これによりシリコン基板１１の下面に溝１３ａ、１３ｂ（図８（Ａ）参照）を形成する。この場合、溝１３ａ、１３ｂの幅が互いに異なっていても、溝１３ａ、１３ｂを同時に形成することができる。なお、第２下地金属層２３をエッチングするとき、第１下地金属層２１は保護用レジスト層２２によって覆われているのでエッチングされない。次に、保護用レジスト層２２およびレジストパターン２４を剥離する。
【００１８】
次に、図１２に示すように、第１下地金属層２１の上面にめっきレジストパターン２５を形成する。この場合、めっきレジストパターン２５の突起電極形成領域に対応する部分には開口部２６が形成されている。次に、第１下地金属層２１をめっき電流路として銅などの電解めっきを行うことにより、めっきレジストパターン２５の開口部２６内の第１下地金属層２１の上面に突起電極１２を形成する。次に、めっきレジストパターン２５を剥離する。
【００１９】
次に、図１３に示すように、突起電極１２をマスクとして第１下地金属層２１の不要な部分をエッチングして除去し、これと同時に、第２下地金属層２３をすべてエッチングして除去する。次に、図１４に示すように、シリコン基板１１をダイシングすると、図８（Ａ）、（Ｂ）に示す半導体装置１０が得られる。
【００２０】
なお、上記製造方法では、溝１３ａ、１３ｂをエッチングにより形成しているので、溝１３ａ、１３ｂを曲線とすることもできる。また、他の製造方法として、溝１３ａ、１３ｂをレーザなどを用いて形成するようにしてもよい。この場合、溝１３ａ、１３ｂの幅および深さを任意に変えることができる。
【００２１】
また、上記各実施形態では、シリコン基板１１の上面に溝または凹部を設けた場合について説明したが、これに限らず、例えば図１５〜図１７にそれぞれ示すようにしてもよい。すなわち、図１５（Ａ）、（Ｂ）に示すこの発明の第５実施形態のように、シリコン基板１１の上面の周辺部に断面方形状の切欠部（薄肉部）３１を設けるようにしてもよい。また、図１６（Ａ）、（Ｂ）に示すこの発明の第６実施形態のように、シリコン基板１１の上面の周辺部に断面台形状の切欠部３２を設けるようにしてもよい。さらに、図１７（Ａ）、（Ｂ）に示すこの発明の第６実施形態のように、シリコン基板１１の上面の周辺部に断面楕円形状の切欠部３３を設けるようにしてもよい。
【００２２】
図１５〜図１７にそれぞれ示す半導体装置１０を製造する場合には、一例として、切欠部３１〜３３の断面形状を２つ突き合わせた断面形状に対応したブレードを用いてウエハ状態のシリコン基板１１の上面を切削すればよい。そして、図１４〜図１６にそれぞれ示す半導体装置１０の場合には、シリコン基板１１の周辺部の厚さが中心部よりも薄くなっているので、シリコン基板１１の周辺部を変位しやすくすることができる。
【００２３】
また、上記各実施形態では、シリコン基板１１の下面の周辺部に突起電極１２を設けた場合について説明したが、これに限定されるものではない。例えば、図１８（Ａ）、（Ｂ）に示すこの発明の第７実施形態のように、ＣＳＰ(Chip Size Package)と呼ばれる半導体装置４０にも適用することができる。
【００２４】
この図１８（Ａ）、（Ｂ）に示す半導体装置４０では、シリコン基板４１の上面全体に複数の柱状の突起電極４２が再配線４３を介して格子状に設けられ、シリコン基板４１の上面に封止膜４４が突起電極４２の下部の周囲面を覆うように設けられ、封止膜４４の上面において各辺の突起電極１２の内側に各１本の溝４５がシリコン基板４１の各辺に沿って且つ当該各辺に隣接する２辺まで延びて設けられている。この場合、各溝４５の外側における封止膜４５の周辺部をその内側に対して変位しやすいようにすることができる。
【００２５】
なお、この半導体装置４０では、突起電極４２の下部の周囲面を封止膜４４で覆っているが、図１９に示すこの発明の第９実施形態のように、突起電極４２の周囲面全体を封止膜４４で覆うようにしてもよい。このようにした場合、突起電極４２の露出面に半田などからなる低融点金属ボール４６を予め設けるようにすることもできる。そして、この場合には、低融点金属ボール４６を回路基板４７の上面に設けられた接続端子４８に接合することにより、半導体装置４０を回路基板４７上に実装することになる。
【００２６】
なお、例えば、図６に示す場合に、半導体装置１０を回路基板１８上に実装した後に、封止膜で封止するようにしてもよい。また、図５に示すダイシング工程前に、封止膜で封止するようにしてもよい。さらに、シリコン基板１１、４１は平面長方形状であってもよい。
【００２７】
【発明の効果】
以上説明したように、この発明によれば、突起電極を支持する半導体基板に線状の薄肉部を設け、前記薄肉部は、外側に深さの深いまたは幅の大きい薄肉部を設ける、または、隣接の辺間にさし渡して形成するようにしているので、熱膨張係数差に起因する比較的大きな応力が生じても半導体基板または封止膜が変位され、これにより半導体基板に設けられた突起電極に生じる応力を緩和することができ、したがって温度変化が生じても突起電極にクラックが発生することがなく、接合の信頼性を高めることができる。
【図面の簡単な説明】
【図１】（Ａ）および（Ｂ）はこの発明の第１実施形態における半導体装置の平面図および側面図。
【図２】図１に示す半導体装置の製造に際し、当初の製造工程の断面図。
【図３】図２に続く製造工程の断面図。
【図４】図３に続く製造工程の断面図。
【図５】図４に続く製造工程の断面図。
【図６】図５に示す半導体装置を回路基板上に実装した状態の一例の断面図。
【図７】（Ａ）および（Ｂ）はこの発明の第２実施形態における半導体装置の平面図および側面図。
【図８】（Ａ）および（Ｂ）はこの発明の第３実施形態における半導体装置の平面図および側面図。
【図９】（Ａ）および（Ｂ）はこの発明の第４実施形態における半導体装置の平面図および側面図。
【図１０】図８に示す半導体装置の製造に際し、当初の製造工程の断面図。
【図１１】図１０に続く製造工程の断面図。
【図１２】図１１に続く製造工程の断面図。
【図１３】図１２に続く製造工程の断面図。
【図１４】図１３に続く製造工程の断面図。
【図１５】（Ａ）および（Ｂ）はこの発明の第５実施形態における半導体装置の平面図および側面図。
【図１６】（Ａ）および（Ｂ）はこの発明の第６実施形態における半導体装置の平面図および側面図。
【図１７】（Ａ）および（Ｂ）はこの発明の第７実施形態における半導体装置の平面図および側面図。
【図１８】（Ａ）および（Ｂ）はこの発明の第８実施形態における半導体装置の平面図および側面図。
【図１９】この発明の第９実施形態における半導体装置を回路基板上に実装した状態の一例の断面図。
【図２０】従来の半導体装置を回路基板上に実装した状態の一例の断面図。
【符号の説明】
１０ 半導体装置
１１ シリコン基板
１２ 突起電極
１３ 溝
【発明の属する技術分野】
この発明は、突起電極を有する半導体装置およびそれを用いた接合構造に関する。
【０００２】
【従来の技術】
半導体装置には、下面の周辺部に複数の突起電極を有するものや下面全体に格子状に複数の突起電極を有するもの（例えばＣＳＰ(Chip Size Package)）などがある。図２０は従来のこのような半導体装置を回路基板上に実装した状態の一例の断面図を示したものである。この場合、半導体装置１は、平面方形状のシリコン基板２の下面の周辺部に複数の柱状の突起電極３が設けられた構造となっている。そして、半導体装置１は、その突起電極３が回路基板４の上面に設けられた接続端子５に熱圧着されていることにより、回路基板４上に実装されている。
【０００３】
【発明が解決しようとする課題】
ところで、シリコン基板２を構成するシリコンの熱膨張係数は２〜３ｐｐｍ程度であり、回路基板４を構成するガラスエポキシやセラミックなどの熱膨張係数１０〜１５ｐｐｍ程度よりもかなり小さい。この結果、温度変化により、シリコン基板２と回路基板４との間にその熱膨張係数差に起因する比較的大きな応力が生じたとき、突起電極３の根元部分あるいは接続端子５との接合部分にクラックが発生し、接合不良が発生することがある。特に、シリコン基板２の下面の４角に設けられた突起電極３はシリコン基板２の中心から最も離れた位置に配置されているので、この４角の突起電極の相対的変位量が最も大きくなり、この４角の突起電極３の根元部分あるいは接続端子５との接合部分にクラックが発生しやすいという問題があった。
この発明の課題は、シリコンなどの半導体基板に設けられた突起電極に生じる応力を緩和することである。
【０００４】
【課題を解決するための手段】
請求項１に記載の発明に係る半導体装置は、複数の突起電極が設けられた半導体基板に薄肉部が設けられており、前記薄肉部は線状の溝であり、前記溝は複数本設けられ、外側に深さの深いまたは幅の大きい溝があるものである。請求項３に記載の発明に係る半導体装置は、複数の突起電極が設けられた半導体基板に薄肉部が設けられており、前記半導体基板は方形状であり、前記薄肉部は隣接の辺間にさし渡して形成された線状の溝であるものである。請求項４に記載の発明に係る半導体装置の接合構造は、薄肉部を有する半導体基板に設けられた複数の突起電極が、それぞれ、基板に形成された対応する各接続端子に接合されており、前記薄肉部は線状の溝であり、前記溝は複数本設けられ、外側に深さの深いまたは幅の大きい溝があるものである。以上の発明によれば、突起電極を支持する半導体基板に薄肉部が設けられており、前記薄肉部は線状の溝であり、前記溝は複数本設けられ、外側に深さの深いまたは幅の大きい溝があるので、熱膨張係数差に起因する比較的大きな応力が生じても半導体基板が変位され、これにより半導体基板に設けられた突起電極に生じる応力を緩和することができる。
【０００５】
【発明の実施の形態】
図１（Ａ）および（Ｂ）はこの発明の第１実施形態における半導体装置の平面図および側面図を示したものである。この半導体装置１０では、平面正方形状のシリコン基板（半導体基板）１１の下面の周辺部に複数の柱状の突起電極１２が設けられ、シリコン基板１１の上面において各辺の突起電極１２の内側に対応する部分に各１本の溝（線状の薄肉部）１３がシリコン基板１１の各辺に沿って且つ当該各辺に隣接する２辺まで延びて設けられている。この場合、シリコン基板１１の下面の４角に設けられた突起電極１２は対応する２本の溝１３の外側に設けられている。すなわち、溝１３は、４角の突起電極１２とそれに隣接する突起電極１２との間に設けられている。
【０００６】
次に、この半導体装置１０の製造方法の一例について説明する。まず、図２に示すように、ウエハ状態のシリコン基板１１の下面にめっきレジストパターン１４が形成され、めっきレジストパターン１４に形成された開口部１５内のシリコン基板１１の下面に電解めっきにより突起電極１２が形成されたものを用意する。次に、図３に示すように、めっきレジストパターン１４および突起電極１２の下面にダイシングテープ１６を紫外線の照射により接着力が劣化する接着剤（図示せず）を介して貼り付ける。
【０００７】
次に、図４に示すように、シリコン基板１１の上面に、各チップ形成領域１７毎に、図１（Ａ）に示すような溝１３をブレード（図示せず）を用いて形成する。次に、紫外線を照射して接着剤の接着力を劣化させ、次いでダイシングテープ１６を剥がす。次に、めっきレジストパターン１４を剥離する。次に、図５に示すように、シリコン基板１１をダイシングすると、図１（Ａ）、（Ｂ）に示す半導体装置１０が得られる。
【０００８】
次に、図６はこのようにして得られた半導体装置１０を回路基板１８上に実装した状態の一例の断面図を示したものである。半導体装置１０は、その突起電極１２が回路基板１８の上面に設けられた接続端子１９に熱圧着されていることにより、回路基板１８上に実装されている。
【０００９】
以上のように、この第１実施形態における半導体装置１０では、シリコン基板１１の上面において各辺の突起電極１２の内側に対応する部分に各１本の溝１３をシリコン基板１１の各辺に沿って且つ当該各辺に隣接する２辺まで延ばして設けているので、各溝１３の外側におけるシリコン基板１１の周辺部をその内側に対して変位しやすいようにすることができる。
【００１０】
この結果、温度変化により、シリコン基板１１と回路基板１８との間にその熱膨張係数差に起因する比較的大きな応力が生じても、各溝１３の外側におけるシリコン基板１１の周辺部と共に突起電極１２が変位し、これにより突起電極１２に生じる応力を緩和することができる。この場合、特に、シリコン基板１１の下面の４角に設けられた突起電極１２を対応する２本の溝１３の外側に設けているので、この４角の突起電極１２をシリコン基板１１の４角と共により大きく変位させることができ、これにより４角の突起電極１２に生じる応力をより一層緩和することができる。したがって、温度変化が生じても、特に、４角の突起電極１２の根元部分および接続端子１９との接合部分にクラックが発生することがなく、接合の信頼性を高めることができる。
【００１１】
なお、上記第１実施形態では、シリコン基板１１の上面において各辺の突起電極１２の内側に対応する部分に各１本の溝１３をシリコン基板１１の各辺に沿って且つ当該各辺に隣接する２辺まで延ばして設けた場合について説明したが、これに限定されるものではない。
【００１２】
例えば、図７（Ａ）、（Ｂ）に示すこの発明の第２実施形態のように、シリコン基板１１の上面において各辺の突起電極１２の内側に対応する部分に各２本（または３本以上）の溝１３ａ、１３ｂをシリコン基板１１の各辺に沿って且つ当該各辺に隣接する２辺まで延ばして設けるようにしてもよい。このようにした場合、外側の溝１３ａの外側におけるシリコン基板１１をより一層変位しやすくすることができ、特にシリコン基板１１の４角をさらに変位しやすくすることができる。したがって、突起電極１２に生じる応力をより一層緩和することができ、特に４角の突起電極１２に生じる応力をさらに緩和することができる。
【００１３】
ところで、この場合、両溝１３ａ、１３ｂの深さは同じとしてもよいが、外側の溝１３ａの深さを内側の溝１３ｂの深さよりも深くすると、外側の溝１３ａの外側におけるシリコン基板１１をより一層変位しやすくすることができ、また特にシリコン基板１１の４角をさらに変位しやすくすることができる。なお、両溝１３ａ、１３ｂの深さを同じとし、外側の溝１３ａの幅を内側の溝１３ｂの幅よりも大きくしても、同様の効果を得ることができる。また、内側の溝１３ｂの位置は突起電極１２と重ならない位置、重なる位置のいずれであってもよい。
【００１４】
また、図８（Ａ）、（Ｂ）に示すこの発明の第３実施形態のように、シリコン基板１１の上面において各角の突起電極１２の内側に対応する部分に各２本（または１本あるいは３本以上）の溝１３ａ、１３ｂをシリコン基板１１の対角線に沿って且つ対応する２辺まで延ばして設けるようにしてもよい。このようにした場合、シリコン基板１１の中心から最も離れた４角のみを変位しやすくすることができる。なお、両溝１３ａ、１３ｂの幅は同じとなっているが、外側の溝１３ａの幅を内側の溝１３ｂの幅よりも大きくしてもよい。
【００１５】
また、図９（Ａ）、（Ｂ）に示すこの発明の第４実施形態のように、シリコン基板１１の上面において各角の突起電極１２の内側に対応する部分にそれぞれ複数の凹部（点状の薄肉部）２０を設けるようにしてもよい。この場合、凹部２０の平面形状は円形に限らず、正方形、長方形などとしてもよい。また、例えば図７（Ａ）を参照して説明すると、溝１３ａ、１３ｂを井形ではなく、枠状としてもよい。さらに、シリコン基板１１の下面のほぼ全面に点状または線状の薄肉部をマトリクス状または格子状に形成するようにしてもよい。
【００１６】
ところで、図８や図９に示す場合、上記第１実施形態の場合と異なり、溝１３ａ、１３ｂや凹部２０をブレードを用いて形成することはできない。そこで、次に、代表として、図８に示す半導体装置１０の製造方法の一例について説明する。まず、図１０に示すように、ウエハ状態のシリコン基板１１の上面に第１下地金属層２１および保護用レジスト層２２を形成するとともに、シリコン基板１１の下面に第２下地金属層２３およびレジストパターン２４を形成する。この場合、第１下地金属層２１は本来の下地金属層としての役目を果たすものであり、第２下地金属層２３は後述のようにエッチングマスクとしての役目を果たすものである。また、両下地金属層２１、２３の最表面は共に金層であるが、第２下地金属層２３の金層の膜厚は第１下地金属層２１の金層の膜厚よりも厚くする。
【００１７】
次に、図１１に示すように、レジストパターン２４をマスクとして第２下地金属層２３を王水などのエッチング液を用いてエッチングし、次いでこのエッチングされた第２下地金属層２３をマスクとしてシリコン基板１１の下面をＫＯＨなどの強アルカリ性のエッチング液を用いてエッチングし、これによりシリコン基板１１の下面に溝１３ａ、１３ｂ（図８（Ａ）参照）を形成する。この場合、溝１３ａ、１３ｂの幅が互いに異なっていても、溝１３ａ、１３ｂを同時に形成することができる。なお、第２下地金属層２３をエッチングするとき、第１下地金属層２１は保護用レジスト層２２によって覆われているのでエッチングされない。次に、保護用レジスト層２２およびレジストパターン２４を剥離する。
【００１８】
次に、図１２に示すように、第１下地金属層２１の上面にめっきレジストパターン２５を形成する。この場合、めっきレジストパターン２５の突起電極形成領域に対応する部分には開口部２６が形成されている。次に、第１下地金属層２１をめっき電流路として銅などの電解めっきを行うことにより、めっきレジストパターン２５の開口部２６内の第１下地金属層２１の上面に突起電極１２を形成する。次に、めっきレジストパターン２５を剥離する。
【００１９】
次に、図１３に示すように、突起電極１２をマスクとして第１下地金属層２１の不要な部分をエッチングして除去し、これと同時に、第２下地金属層２３をすべてエッチングして除去する。次に、図１４に示すように、シリコン基板１１をダイシングすると、図８（Ａ）、（Ｂ）に示す半導体装置１０が得られる。
【００２０】
なお、上記製造方法では、溝１３ａ、１３ｂをエッチングにより形成しているので、溝１３ａ、１３ｂを曲線とすることもできる。また、他の製造方法として、溝１３ａ、１３ｂをレーザなどを用いて形成するようにしてもよい。この場合、溝１３ａ、１３ｂの幅および深さを任意に変えることができる。
【００２１】
また、上記各実施形態では、シリコン基板１１の上面に溝または凹部を設けた場合について説明したが、これに限らず、例えば図１５〜図１７にそれぞれ示すようにしてもよい。すなわち、図１５（Ａ）、（Ｂ）に示すこの発明の第５実施形態のように、シリコン基板１１の上面の周辺部に断面方形状の切欠部（薄肉部）３１を設けるようにしてもよい。また、図１６（Ａ）、（Ｂ）に示すこの発明の第６実施形態のように、シリコン基板１１の上面の周辺部に断面台形状の切欠部３２を設けるようにしてもよい。さらに、図１７（Ａ）、（Ｂ）に示すこの発明の第６実施形態のように、シリコン基板１１の上面の周辺部に断面楕円形状の切欠部３３を設けるようにしてもよい。
【００２２】
図１５〜図１７にそれぞれ示す半導体装置１０を製造する場合には、一例として、切欠部３１〜３３の断面形状を２つ突き合わせた断面形状に対応したブレードを用いてウエハ状態のシリコン基板１１の上面を切削すればよい。そして、図１４〜図１６にそれぞれ示す半導体装置１０の場合には、シリコン基板１１の周辺部の厚さが中心部よりも薄くなっているので、シリコン基板１１の周辺部を変位しやすくすることができる。
【００２３】
また、上記各実施形態では、シリコン基板１１の下面の周辺部に突起電極１２を設けた場合について説明したが、これに限定されるものではない。例えば、図１８（Ａ）、（Ｂ）に示すこの発明の第７実施形態のように、ＣＳＰ(Chip Size Package)と呼ばれる半導体装置４０にも適用することができる。
【００２４】
この図１８（Ａ）、（Ｂ）に示す半導体装置４０では、シリコン基板４１の上面全体に複数の柱状の突起電極４２が再配線４３を介して格子状に設けられ、シリコン基板４１の上面に封止膜４４が突起電極４２の下部の周囲面を覆うように設けられ、封止膜４４の上面において各辺の突起電極１２の内側に各１本の溝４５がシリコン基板４１の各辺に沿って且つ当該各辺に隣接する２辺まで延びて設けられている。この場合、各溝４５の外側における封止膜４５の周辺部をその内側に対して変位しやすいようにすることができる。
【００２５】
なお、この半導体装置４０では、突起電極４２の下部の周囲面を封止膜４４で覆っているが、図１９に示すこの発明の第９実施形態のように、突起電極４２の周囲面全体を封止膜４４で覆うようにしてもよい。このようにした場合、突起電極４２の露出面に半田などからなる低融点金属ボール４６を予め設けるようにすることもできる。そして、この場合には、低融点金属ボール４６を回路基板４７の上面に設けられた接続端子４８に接合することにより、半導体装置４０を回路基板４７上に実装することになる。
【００２６】
なお、例えば、図６に示す場合に、半導体装置１０を回路基板１８上に実装した後に、封止膜で封止するようにしてもよい。また、図５に示すダイシング工程前に、封止膜で封止するようにしてもよい。さらに、シリコン基板１１、４１は平面長方形状であってもよい。
【００２７】
【発明の効果】
以上説明したように、この発明によれば、突起電極を支持する半導体基板に線状の薄肉部を設け、前記薄肉部は、外側に深さの深いまたは幅の大きい薄肉部を設ける、または、隣接の辺間にさし渡して形成するようにしているので、熱膨張係数差に起因する比較的大きな応力が生じても半導体基板または封止膜が変位され、これにより半導体基板に設けられた突起電極に生じる応力を緩和することができ、したがって温度変化が生じても突起電極にクラックが発生することがなく、接合の信頼性を高めることができる。
【図面の簡単な説明】
【図１】（Ａ）および（Ｂ）はこの発明の第１実施形態における半導体装置の平面図および側面図。
【図２】図１に示す半導体装置の製造に際し、当初の製造工程の断面図。
【図３】図２に続く製造工程の断面図。
【図４】図３に続く製造工程の断面図。
【図５】図４に続く製造工程の断面図。
【図６】図５に示す半導体装置を回路基板上に実装した状態の一例の断面図。
【図７】（Ａ）および（Ｂ）はこの発明の第２実施形態における半導体装置の平面図および側面図。
【図８】（Ａ）および（Ｂ）はこの発明の第３実施形態における半導体装置の平面図および側面図。
【図９】（Ａ）および（Ｂ）はこの発明の第４実施形態における半導体装置の平面図および側面図。
【図１０】図８に示す半導体装置の製造に際し、当初の製造工程の断面図。
【図１１】図１０に続く製造工程の断面図。
【図１２】図１１に続く製造工程の断面図。
【図１３】図１２に続く製造工程の断面図。
【図１４】図１３に続く製造工程の断面図。
【図１５】（Ａ）および（Ｂ）はこの発明の第５実施形態における半導体装置の平面図および側面図。
【図１６】（Ａ）および（Ｂ）はこの発明の第６実施形態における半導体装置の平面図および側面図。
【図１７】（Ａ）および（Ｂ）はこの発明の第７実施形態における半導体装置の平面図および側面図。
【図１８】（Ａ）および（Ｂ）はこの発明の第８実施形態における半導体装置の平面図および側面図。
【図１９】この発明の第９実施形態における半導体装置を回路基板上に実装した状態の一例の断面図。
【図２０】従来の半導体装置を回路基板上に実装した状態の一例の断面図。
【符号の説明】
１０ 半導体装置
１１ シリコン基板
１２ 突起電極
１３ 溝
Claims (5)
- 複数の突起電極が設けられた半導体基板に薄肉部が設けられており、前記薄肉部は線状の溝であり、前記溝は複数本設けられ、外側に深さの深いまたは幅の大きい溝があることを特徴とする半導体装置。
- 請求項１に記載の発明において、前記溝は、前記半導体基板ほぼ全面に格子状に形成されていることを特徴とする半導体装置。
- 複数の突起電極が設けられた半導体基板に薄肉部が設けられており、前記半導体基板は方形状であり、前記薄肉部は隣接の辺間にさし渡して形成された線状の溝であることを特徴とする半導体装置。
- 薄肉部を有する半導体基板に設けられた複数の突起電極が、それぞれ、基板に形成された対応する各接続端子に接合されており、前記薄肉部は線状の溝であり、前記溝は複数本設けられ、外側に深さの深いまたは幅の大きい溝があることを特徴とする半導体装置の接合構造。
- 請求項４に記載の発明において、前記溝は、前記半導体基板ほぼ全面に格子状に形成されていることを特徴とする半導体装置の接合構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35143099A JP3692874B2 (ja) | 1999-12-10 | 1999-12-10 | 半導体装置およびそれを用いた接合構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35143099A JP3692874B2 (ja) | 1999-12-10 | 1999-12-10 | 半導体装置およびそれを用いた接合構造 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001168139A JP2001168139A (ja) | 2001-06-22 |
| JP3692874B2 true JP3692874B2 (ja) | 2005-09-07 |
Family
ID=18417239
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP35143099A Expired - Fee Related JP3692874B2 (ja) | 1999-12-10 | 1999-12-10 | 半導体装置およびそれを用いた接合構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3692874B2 (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003031526A (ja) * | 2001-07-16 | 2003-01-31 | Mitsumi Electric Co Ltd | モジュールの製造方法及びモジュール |
| JP4328520B2 (ja) * | 2002-12-06 | 2009-09-09 | 日本電気株式会社 | 半導体装置及びその製造方法 |
| JP2005150221A (ja) * | 2003-11-12 | 2005-06-09 | Seiko Epson Corp | 半導体装置、半導体ウエハおよびその製造方法 |
| US7830011B2 (en) | 2004-03-15 | 2010-11-09 | Yamaha Corporation | Semiconductor element and wafer level chip size package therefor |
| JP4904769B2 (ja) * | 2005-10-21 | 2012-03-28 | 富士通セミコンダクター株式会社 | 半導体装置 |
| JP4668814B2 (ja) | 2006-03-08 | 2011-04-13 | Ｏｋｉセミコンダクタ株式会社 | 半導体装置 |
| JP5251073B2 (ja) * | 2007-03-08 | 2013-07-31 | 日産自動車株式会社 | 半導体装置とその製造方法 |
| JP5358089B2 (ja) * | 2007-12-21 | 2013-12-04 | スパンション エルエルシー | 半導体装置 |
-
1999
- 1999-12-10 JP JP35143099A patent/JP3692874B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001168139A (ja) | 2001-06-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100344833B1 (ko) | 반도체 패키지 및 그의 제조방법 | |
| JP4143345B2 (ja) | チップ積層型パッケージ素子及びその製造方法 | |
| US5554885A (en) | Semiconductor device including means for dispersing and absorbing tensile forces acting on film tape | |
| US20090309201A1 (en) | Lead frame, semiconductor device, method for manufacturing lead frame and method for manufacturing semiconductor device | |
| JP5232185B2 (ja) | 半導体装置の製造方法 | |
| JP2015133520A (ja) | チップパッケージおよびその製造方法 | |
| JP4495916B2 (ja) | 半導体チップの製造方法 | |
| JP4598432B2 (ja) | 電子部品及びその製造方法 | |
| US5970320A (en) | Process of resin sealing a semiconductor device and lead frame | |
| JP3692874B2 (ja) | 半導体装置およびそれを用いた接合構造 | |
| TW201737430A (zh) | 引線框架、半導體裝置及引線框架的製造方法 | |
| JP2020136507A (ja) | 半導体装置および半導体装置の製造方法 | |
| US20090203171A1 (en) | Semiconductor device fabricating method | |
| JP2010109274A (ja) | 半導体モジュールおよび半導体モジュールの製造方法 | |
| JP7232123B2 (ja) | 配線基板、電子装置、及び配線基板の製造方法 | |
| JP2003142509A (ja) | 半導体装置およびその製造方法 | |
| JP2008235299A (ja) | 半導体装置及びその製造方法 | |
| KR100658120B1 (ko) | 필름 기판을 사용한 반도체 장치 제조 방법 | |
| JP2004247464A (ja) | 半導体装置及びその製造方法 | |
| KR20020065705A (ko) | 테이프 배선 기판과 그 제조 방법 및 그를 이용한 반도체칩 패키지 | |
| JP5000877B2 (ja) | 半導体装置 | |
| JP2002280491A (ja) | 電子部品およびその製造方法 | |
| JP2002222998A (ja) | 光半導体素子 | |
| JP2018006654A (ja) | 電子装置 | |
| JP4283240B2 (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040826 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040831 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041027 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050531 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050613 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090701 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100701 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110701 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110701 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120701 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120701 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120701 Year of fee payment: 7 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120701 Year of fee payment: 7 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130701 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |