[go: up one dir, main page]

JP4464078B2 - 画像表示装置 - Google Patents

画像表示装置 Download PDF

Info

Publication number
JP4464078B2
JP4464078B2 JP2003176281A JP2003176281A JP4464078B2 JP 4464078 B2 JP4464078 B2 JP 4464078B2 JP 2003176281 A JP2003176281 A JP 2003176281A JP 2003176281 A JP2003176281 A JP 2003176281A JP 4464078 B2 JP4464078 B2 JP 4464078B2
Authority
JP
Japan
Prior art keywords
circuit
thin film
region
drain
display device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003176281A
Other languages
English (en)
Other versions
JP2005010606A5 (ja
JP2005010606A (ja
Inventor
光春 田井
睦子 波多野
伸也 山口
健夫 芝
秀夫 佐藤
Original Assignee
株式会社 日立ディスプレイズ
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社 日立ディスプレイズ filed Critical 株式会社 日立ディスプレイズ
Priority to JP2003176281A priority Critical patent/JP4464078B2/ja
Priority to TW092136904A priority patent/TWI364742B/zh
Priority to CN200410003629A priority patent/CN100595638C/zh
Priority to US10/772,431 priority patent/US7262821B2/en
Priority to KR1020040008323A priority patent/KR101022619B1/ko
Publication of JP2005010606A publication Critical patent/JP2005010606A/ja
Publication of JP2005010606A5 publication Critical patent/JP2005010606A5/ja
Priority to US11/878,285 priority patent/US7456913B2/en
Application granted granted Critical
Publication of JP4464078B2 publication Critical patent/JP4464078B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H10D86/0251—Manufacture or treatment of multiple TFTs characterised by increasing the uniformity of device parameters
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136277—Active matrix addressed cells formed on a semiconductor substrate, e.g. of silicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H10D86/0221—Manufacture or treatment of multiple TFTs comprising manufacture, treatment or patterning of TFT semiconductor bodies
    • H10D86/0223—Manufacture or treatment of multiple TFTs comprising manufacture, treatment or patterning of TFT semiconductor bodies comprising crystallisation of amorphous, microcrystalline or polycrystalline semiconductor materials
    • H10D86/0229—Manufacture or treatment of multiple TFTs comprising manufacture, treatment or patterning of TFT semiconductor bodies comprising crystallisation of amorphous, microcrystalline or polycrystalline semiconductor materials characterised by control of the annealing or irradiation parameters
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/13624—Active matrix addressed cells having more than one switching element per pixel
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
    • H10D30/6713—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device characterised by the properties of the source or drain regions, e.g. compositions or sectional shapes
    • H10D30/6715—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device characterised by the properties of the source or drain regions, e.g. compositions or sectional shapes characterised by the doping profiles, e.g. having lightly-doped source or drain extensions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
    • H10D30/6713—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device characterised by the properties of the source or drain regions, e.g. compositions or sectional shapes
    • H10D30/6715—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device characterised by the properties of the source or drain regions, e.g. compositions or sectional shapes characterised by the doping profiles, e.g. having lightly-doped source or drain extensions
    • H10D30/6719—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device characterised by the properties of the source or drain regions, e.g. compositions or sectional shapes characterised by the doping profiles, e.g. having lightly-doped source or drain extensions having significant overlap between the lightly-doped drains and the gate electrodes, e.g. gate-overlapped LDD [GOLDD] TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/40—Crystalline structures

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Control Of El Displays (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、画像表示装置に係り、特に高速動作の薄膜トランジスタを用いた回路を具備する画像表示装置に関する。
【０００２】
【従来の技術】
アクティブ・マトリクス方式の液晶表示装置（液晶ディスプレイ）、有機発光表示装置（有機ＥＬディスプレイ）、あるいはイメージセンサの画素及び画素駆動回路を構成するアクティブ素子として、ポリシリコン薄膜トランジスタ（以下、ポリシリコンＴＦＴとも言う）が開発されている。ポリシリコンＴＦＴは、他の駆動回路素子に比べ、駆動能力が大きい点で有利であり、画素と同一の基板上に周辺駆動回路を搭載することができる。
【０００３】
テレビ受像機や大形のモニターなどの大サイズの液晶表示装置に用いられるポリシリコンＴＦＴは、コスト面の要請から、画像表示装置のアクティブ基板（所謂、あるいはアクティブ・マトリクス基板）を構成する絶縁性基板であるガラス基板上に形成される。ガラス基板上にＴＦＴを形成するプロセスでは、ガラスの耐熱温度がプロセス温度を規定する。
【０００４】
ガラス基板（以下、単に基板とも称する）上に高品質なポリシリコン薄膜（以下、多結晶シリコン薄膜とも称する）を形成するには、「非特許文献１」に記載のように、エキシマレーザによる結晶化を利用する。
【０００５】
画素駆動回路部に、より高性能な集積回路を搭載するためには、より高性能なポリシリコンＴＦＴを実現する必要があるが、例えば、「非特許文献２」、あるいは、「非特許文献３」に記載のように、固体レーザを用いた結晶化により、レーザの走査方向に結晶粒径が大きく、粒幅のそろった、表面が平坦なポリシリコン薄膜が得られる。このポリシリコン薄膜でポリシリコンＴＦＴを形成することで薄膜トランジスタの性能が向上することが報告されている。
【０００６】
【非特許文献１】
テクノロジー・アンド・アプリケーションズ・オブ・アモルファスシリコン（２０００年）第９４頁から第１４６頁（Technology and Applications of Amorphous Silicn ( Springer 2000) PP94-146 ）。
【非特許文献２】
国際電子デバイス学会予稿集（２００１年）第７４７頁から第７５１頁（International Electron Devices Meeting (Washington DC, 2001) PP747-751）。
【非特許文献３】
情報ディスプレイ学会国際シンポジウムダイジェスト（２００２年）第１５８頁から第１６１頁（Society For Information Display International Symposium Digest 2002 PP158-161 ）。
【０００７】
【発明が解決しようとする課題】
エキシマレーザを用いて結晶化したポリシリコン薄膜を薄膜トランジスタに利用してきたこれまでのポリシリコン薄膜は、結晶粒径が小さく、結晶粒の形状に異方性が少ない。従って、薄膜トランジスタを基板上にどのような向きに配置しても、その性能はほぼ同じであった。この理由から、基板上での薄膜トランジスタの配置はレイアウト面積の低減を目的として行われており、必然的に複数の向きを持った薄膜トランジスタが、同一基板上に存在する。
【０００８】
前記のように、固体レーザを用いた結晶化により、レーザの走査方向に対し、結晶粒径が大きく、レーザの走査方向に対して垂直な方向に結晶粒幅の揃った 、表面が平坦なポリシリコン薄膜が得られる。このポリシリコン薄膜で作製したＴＦＴの性能は、従来搭載不可能であった回路が搭載でき、アクティブ・マトリクス基板の高機能化を果たすことができる。しかし、従来のポリシリコン薄膜は、シリコン結晶の異方性が大きく、従来どおりのレイアウトを行うと、回路動作に必要とされる性能が得られない場合が生じる。
【０００９】
本発明の目的は、多数の画素をマトリクス状に配置された画素部（画素領域、または表示領域）と、画素部を駆動させるための高速の電流移動度（電子移動度、ホール移動度）で動作する高性能の薄膜トランジスタ回路で構成した画素駆動回路部を絶縁性基板に備えた画像表示装置を提供することである。
【００１０】
なお、本発明は、画像表示装置のための絶縁性基板に形成された半導体膜を上記高速の電流移動度を可能とする特性をもつ薄膜に改良するポリシリコン薄膜の改質に限るものではなく、他の基板、例えばシリコンウエハ上に形成された半導体膜の改質等にも同様に適用できる。
【００１１】
【課題を解決するための手段】
上記目的を達成するために、本発明は、まず、絶縁性基板の全域に形成された非晶質（アモルファス）シリコン膜の全面にエキシマレーザ光を照射して、ポリシリコン膜に改質し、あるいは化学気相法（ＣＶＤ法）でポリシリコン膜を形成した絶縁性基板を作製し、この絶縁性基板の画素領域の周辺に配置される駆動回路領域のポリシリコン膜に固体レーザを用いたパルス変調レーザ光あるいは擬似ＣＷレーザ光を選択的に照射しながら、所定の方向に走査して、レーザの走査方向に結晶粒径が大きく、粒幅のそろった、表面が平坦なポリシリコン薄膜からなる帯状結晶シリコン膜の不連続改質領域を形成する。
【００１２】
上記の不連続改質領域は矩形状とし、この矩形状の不連続改質領域内に所要の回路を作り込む。その際に、レーザ走査方向と個々の回路を構成するＴＦＴのチャネル方向との相対関係の違いによるＴＦＴ特性の差異を考慮して、個々の回路の要求仕様に対して最適となるように、ＴＦＴを配置することにより、上記本発明の目的が達成される。なお、本発明では、上記のパルス変調レーザ光あるいは擬似ＣＷレーザ光の照射で略帯状結晶シリコン膜の不連続改質領域を作製する手法をＳＥＬＡＸ（Selectively Enlarging Laser Crystallization ）と称する。
【００１３】
【発明の実施の形態】
以下、本発明の実施の形態について、実施例の図面を参照して詳細に説明する。ここでは、絶縁性基板としてガラス基板を用いた液晶表示装置に本発明を適用した場合で説明する。図１は画像表示装置を構成するアクティブ・マトリクス基板であるガラス基板上に形成した画像部と画素駆動回路部および他の必要な回路類の概略を模式的に説明する平面図である。なお、液晶表示装置では、このアクティブ・マトリクス基板にカラーフィルタなどを形成した対向基板（カラーフィルタを有するものではカラーフィルタ基板と称する）を重ねて貼り合わせ、両基板の貼り合わせ間隙に液晶が封入される。
【００１４】
ここでは、アクティブ・マトリクス基板が線順次方式であるものとして説明する。ガラス基板ＳＵＢに形成される各回路は、その大部分に画素領域ＤＳＰを有する。画素領域ＤＳＰにマトリクス状に配列される画素ＰＸＬは、データ線ＤＬとゲート線ＧＬの交差部に設けられる。この画素ＰＸＬは、スイッチとして働くＴＦＴと、画素電極で構成される。本実施例では、スイッチが２個のＴＦＴで構成されるダブルゲートの場合を示しているが、シングルゲートあるいはマルチゲートであってもよい。
【００１５】
ガラス基板ＳＵＢ上の画素領域ＤＳＰの外側で、当該画素領域ＤＳＰに形成された多数の画素ＰＸＬに駆動信号を供給する回路を形成した駆動回路領域を配置する。画素領域ＤＳＰの一方の長辺（図１の上辺）に、デジタル化された表示データをデジタルアナログ変換器ＤＡＣに順次読み込ませる役割を持つシフトレジスタＤＳＲ、デジタル化された表示データを階調電圧信号として出力するデジタルアナログ変換器ＤＡＣ、デジタルアナログ変換器ＤＡＣからの階調信号を増幅して所望の階調電圧を得るレベルシフタＤＬＳ、バッファＢＦ、隣接画素で階調電圧の極性を反転させるサンプリングスイッチＳＳＷが配置されている。
【００１６】
また、画素領域ＤＳＰの短辺（図１の左辺）には、画素電極ＰＸＬのゲートを順次開いてゆくためのシフトレジスタＧＳＲ、レベルシフタＧＬＳが配置されている。そして、上記回路群の周辺には、システムＳＬＳＩから送られた画像データを表示装置に取り込んで信号変換を行うインタフェースＩＦ、階調信号発生器ＳＩＧ、各回路のタイミング制御用のクロック信号を発生するクロック信号発生器ＣＬＧ等が配置されている。
【００１７】
これらの回路群の内、インターフェースＩＦ、クロック信号発生器ＣＬＧ、ドレイン側シフトレジスタＤＳＲ、ゲート側シフトレジスタＧＳＲ、デジタルアナログ変換器ＤＡＣといった回路は、デジタル信号を処理するため高速性が必要とされ、かつ低電力化のため、低電圧駆動が必要とされる。
【００１８】
一方、画素ＰＸＬは液晶に電圧を印加し、液晶の透過率を変調するための回路であり、階調を出すためには高電圧駆動とならざるをえない。また、一定時間電圧を保持するためには、スイッチングをする薄膜トランジスタは低リーク電流でなければならない。低電圧駆動回路群と高電圧駆動回路群の間にあるドレイン側レベルシフタＤＬＳ、ゲート側レベルシフタＧＬＳ、バッファＢＦ、サンプリングスイッチＳＳＷは、画素ＰＸＬへ高電圧のアナログ信号を送るため、高電圧駆動が要求される。以上のように、ガラス基板ＳＵＢ上に画像表示用の回路を作製するためには、相反する複数の仕様のＴＦＴを同時に搭載する必要がある。
【００１９】
図２はアクティブ・マトリクス基板の各駆動回路領域に形成される各回路対する要求仕様とその仕様を満たした場合の効果をまとめた説明図である。各領域に形成される各回路の要求仕様とその仕様に対する効果は図２中に記述してあるので、ここでは繰り返しの説明はしない。図２にまとめた要求仕様を満たすために、本実施例では、図１において、インターフェースＩＦ、クロック信号発生器ＣＬＧ、ドレイン側のシフトレジスタＤＳＲ、ゲート側シフトレジスタＧＳＲ、デジタルアナログ変換器ＤＡＣの部分にパルス変調レーザ光の走査による選択的な照射で、レーザの走査方向に連続した粒界を持つように改質された帯状結晶シリコン膜の不連続改質領域を適用する。この不連続改質領域を適用する範囲を図１において参照符号ＳＸで示す。
【００２０】
図３はアモルファスシリコン膜を良質なポリシリコン膜に改質する様子を説明する模式図である。図３（ａ−１）は斜視図、図３（ａ−２）は図３（ａ−１）を図３（ａ−１）の上方からみた平面図である。また、図３（ｂ−１）は斜視図、図３（ｂ−２）は図３（ｂ−１）を図３（ｂ−１）の上方からみた平面図である。図３（ａ−１）、（ａ−２）に示すように、絶縁基板ＩＮＳ上の全域にプリカーサ膜ＰＲＣ、非晶質シリコン膜（以下、アモルファスシリコン膜とも言う）ＡＳＩを化学気相成長法（ＣＶＤ法）によって成膜する。プリカーサ膜ＰＲＣは絶縁膜の種類によっては、必ずしも成膜すべきものではないが、本実施例ではこれを成膜したものとして説明する。
【００２１】
形成されたアモルファスシリコン膜ＡＳＩの全面に、エキシマレーザ光ＥＸＬを照射して、ポリシリコン膜ＰＳＩに改質する。このときの改質は非晶質→多結晶の処理である。このポリシリコン膜ＰＳＩ１は化学気相法（ＣＶＤ法）あるいはスパッタ法で直接成膜してもよい。つづいて，図３（ｂ−１）、（ｂ−２）に示すように、図１の領域ＳＸに相当する領域のポリシリコン膜ＰＳＩに固体レーザを用いたパルス変調レーザ光あるいは擬似ＣＷレーザ光ＳＳＬを選択的に照射しながら、所定の方向ＳＳＬＤに走査して、レーザーの走査方向に結晶粒径が大きく、粒幅のそろった、表面が平坦なポリシリコン薄膜からなる帯状結晶シリコン膜の不連続改質領域ＶＴＬを形成する。この不連続改質は多結晶→結晶粒拡大の処理である。なお、エキシマレーザ光ＥＸＬの走査方向ＥＸＬＤと、固体レーザを用いたパルス変調レーザ光あるいは擬似ＣＷレーザ光ＳＳＬの走査方向ＳＳＬＤは必ずしも一致しなくともよい。
【００２２】
以下、上記の方法で得た不連続改質を施した矩形状の領域ＶＴＬを便宜上仮想タイルとも称する。仮想タイルＶＴＬの大きさは、作り込む回路規模に対応した大きさ、あるいは複数の回路を作り込む大きさに設定される。
【００２３】
図４は薄膜トランジスタのレイアウトと固体レーザの照射方向および粒界の様子を模式的に説明する平面図である。前記した方法で図１の領域ＳＸ内に搭載された回路群を構成する薄膜トランジスタは、図４の（ａ）に示すように、固体レーザを用いたパルス変調レーザ光あるいは擬似ＣＷレーザ光の走査方向ＳＳＬＤと薄膜トランジスタＴＦＴＰのソース・ドレイン方向ＳＤＤが平行となるようにレイアウトした場合、電子の結晶粒境界での散乱回数が少ないために、電子の移動度が３００ｃｍ2 / Ｖ・ｓから５００ｃｍ2 ／Ｖ／ｓと大きく、しきい値のばらつきも±０．２Ｖ以下となる。
【００２４】
また、図４（ｂ）に示すように、固体レーザを用いたパルス変調レーザ光あるいは擬似ＣＷレーザ光の走査方向ＳＳＬＤと薄膜トランジスタＴＦＴＶのソース、ドレイン方向ＳＤＤが垂直となるようにレイアウトした場合、電子の移動度は１００ｃｍ2 ／Ｖ・ｓから３００ｃｍ2 ／Ｖ／ｓと低くなるが、抵抗が大きくなるために、オフ時の電流が小さく、また特性劣化が少なく、高耐圧なトランジスタ特性を示す。
【００２５】
図５は仮想タイルＶＴＬ内に作製した薄膜トランジスタのレイアウト方法の違いによる輸送特性を比較した説明図である。図５において、曲線ＴＦＴＰＣ、ＴＦＴＶＣは、図４のそれぞれ（ａ）ＴＦＴＰ、（ｂ）ＴＦＴＶの輸送特性を示す。従って、例えば、メモリスイッチのような、電荷を保持、放蓄電する素子に利用できる。
【００２６】
上記の薄膜トランジスタ群により、従来はガラス基板上に搭載された画像部（表示領域）の外周にＬＳＩチップとして搭載されていた高速回路群（主として画素駆動回路）を同一ガラス基板内に直接搭載することが可能となる。これにより、ＬＳＩチップコストの削減、パネル周辺部（アクティブ・マトリクス基板の外周）の非画素領域の削減が可能となる。またＬＳＩチップ設計、製造の時点で行われていた回路のカスタム化がアクティブ・マトリクス基板となるパネル製造工程で可能となる。
【００２７】
次に、実際の基板上におけるレイアウトの実施例を図６から図９を参照して説明する。図６は本発明の実施例における絶縁性基板上での画素のレイアウトの一例を説明する要部平面図である。画素ＰＸＬは図１に示した画素領域ＤＳＰは、電荷を保持、放蓄電するための薄膜トランジスタで構成したスイッチＳＷと保持容量ＣＳＴと画素電極ＣＬＱから構成される。スイッチＳＷはソース側がコンタクトＳＣＴを介してドレイン線ＤＬに、ドレイン側が保持容量ＣＳＴに、ゲートがゲート線ＧＬに接続される。ドレイン線ＤＬに送られた階調信号は、スイッチＳＷがオン状態の時、保持容量ＣＳＴ及び保持容量ＣＳＴとコンタクトＩＣＴを介して接続している画素電極ＣＬＱに電荷として送られる。この電荷はスイッチＳＷがオフ状態の時保持され、再びオン状態になるとドレイン線ＤＬに放電し、リセットされる。
【００２８】
スイッチＳＷは、耐圧向上のために２個の薄膜トランジスタＳＷＴＲ１とＳＷＴＲ２で構成されたダブルゲート構造になっている。本実施例では、スイッチＳＷをダブルゲート構造の例で示したが、後述するＬＤＤ（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄｒａｉｎ）構造を有する１個の薄膜トランジスタ、あるいは２個の薄膜トランジスタで構成されるスイッチを採用しても耐圧向上の実現が可能である。画素ＰＸＬを構成する素子は、前記したアモフファスシリコンからエキシマレーザによって改質したポリシリコン膜ＰＳＩで作製される。従って、ポリシリコン膜に異方性は無く、どのようにレイアウトしても、薄膜トランジスタの特性に大きな差異は無い。従って、本実施例の場合、レイアウト面積縮小と画素の開口率向上のために薄膜トランジスタＳＷＴＲ１と薄膜トランジスタＳＷＴＲ２のソース・ドレインの向きが互いに直行するようにレイアウトすることが望ましい。
【００２９】
画素と同様、サンプリングスイッチ、ドレイン側レベルシフタ、ゲート側レベルシフタ、バッファといった回路では、構成素子が図３のポリシリコン膜ＰＳＩで作製される。よってこれらの回路では、構成する薄膜トランジスタ群のソース、ドレインの向きが互いに直行するものが存在する様、レイアウトすることが望ましい。
【００３０】
図７はドレイン側シフトレジスタＤＳＲの１段分の基板上でのレイアウト例を模式的に説明する要部平面図である。また、図８はドレイン側シフトレジスタＤＳＲ１段分の論理回路図である。そして、図９は図７に示したシフトレジスタの動作を説明するタイミング図である。画像表示装置の駆動回路を構成するシフトレジスタは、通例ではＭ段から構成され、ここでは、便宜上、Ｎ段目のシフトレジスタであるとする。Ｎ−１段目のシフトレジスタより出力された信号ＳＯＵＴＮ−１は２個のクロックインバータを経由して信号ＳＯＵＴＮとして出力される。Ｎ＋１段目のクロック信号の入力をＮ段目の場合と入れ替え、クロック信号ＣＬＫ１とＣＬＫ２を図９のタイミングチャートのように制御することにより、各段の信号の立ち上がり時間をシフトすることが可能である。その結果、薄膜トランジスタのゲートもしくはドレイン線に表示データが送られるタイミングを画素毎に時間ＤＥＬＨだけ順次シフトさせることができる。シフトレジスタＤＳＲの回路様式は多岐にわたるが、図８に示す回路構成を採用した場合、回路を構成する素子数は少なくなる。しかし、信号の立ち上がり、立下りが急峻である必要がある。
【００３１】
ドレイン側シフトレジスタＤＳＲの構成素子は、図３（ｂ−１）（ｂ−２）に示した仮想タイルＶＴＬ内に作製される。この回路は高速性を要求されるので、全ての薄膜トランジスタのソース・ドレインの向きは、固体レーザを用いたパルス変調レーザ光あるいは擬似ＣＷレーザ光の走査方向ＳＳＬＤに平行となるよう、レイアウトすることが望ましい。
【００３２】
また、ドレイン側シフトレジスタＤＳＲと同様に、インターフェースＩＦ、クロック信号発生器ＣＬＧ、ゲート側シフトレジスタＧＳＲ、デジタルアナログ変換器ＤＳＣといった回路は、仮想タイルＶＴＬ内に作製される。よって、これらの回路では、全ての薄膜トランジスタ群のソース・ドレインの向きが、固体レーザを用いたパルス変調レーザ光あるいは擬似ＣＷレーザ光ＳＳＬの走査方向に平行となるよう、レイアウトすることが望ましい。
【００３３】
なお、本発明は、任意の回路の仕様に対して最適なレイアウトを提供することにあるので、上記した実施例の様な駆動方式、回路配置に限らず適用される。例えば、デジタルアナログ変換器にメモリを備えたものを考えたとき、先に述べたように、電荷を保持、放蓄電する素子には、固体レーザを用いたパルス変調レーザ光あるいは擬似ＣＷレーザ光の走査方向に対し、垂直となるようレイアウトされた薄膜トランジスタを採用することが望ましい。従って、この場合、メモリのスイッチング素子となる薄膜トランジスタはパルス変調レーザ光あるいは擬似ＣＷレーザ光ＳＳＬの走査方向ＳＳＬＤに対し垂直、デジタルアナログ変換器を構成するその他のトランジスタ群は平行にレイアウトすることが望ましい。同様に、仮想タイルＶＴＬ内に作製される高速回路の内、例えばメモリのように電荷を保持、放蓄電する薄膜トランジスタが含まれるものは、この素子のみが回路を構成するその他のトランジスタ群に対し、垂直となる独特なレイアウトとなる。
【００３４】
薄膜トランジスタの構造はそれぞれの回路仕様に対し最適なものを選択する。例えば、薄膜トランジスタのゲート絶縁膜を薄膜化し、あるいは高誘電率の絶縁膜を採用することで、性能が向上し、ばらつきが低減することが良く知られている。図１０はゲート絶縁膜にシリコン酸化膜を用い、その膜厚による特性の違いをゲート電圧に対するドレイン電流をプロットして示す説明図である。図１０において、シリコン酸化膜の膜厚が１００ｎｍのときの特性ＴＦＴ１００に比べ、膜厚が５０ｎｍの場合の特性ＴＦＴ５０の方が立ち上がり特性もよく、電流量も大きいことが分かる。したがって、例えば、シフトレジスタ、デジタルアナログコンバータ、インタフェースといった低電圧、高速駆動の回路には、ゲート絶縁膜が薄い薄膜トランジスタを用い、それ以外の回路にはゲート絶縁膜が厚い薄膜トランジスタを採用することにより、更に回路性能を向上させることができる。
【００３５】
また、図１１はチャネル領域とソース・ドレイン領域の境界に低濃度の不純物注入層が存在する場合と、ゲートが低濃度の不純物注入層上に存在する場合の薄膜トランジスタの構造を模試的に示す断面図である。図１１（ａ）はチャネル領域とソース・ドレイン領域の境界に低濃度の不純物注入層が存在する場合を、図１１（ｂ）は低濃度の不純物注入層上にゲートが存在する場合を示す。図１１（ａ）に示すように、チャネル領域ＣＨＲとソース・ドレイン領域ＳＤＲとの境界領域に低濃度の不純物注入層ＬＤＤＲが存在するＬＤＤ（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄｒａｉｎ）構造を持つ薄膜トランジスタＴＦＴを採用すると、性能は低下するものの、通常の薄膜トランジスタで問題となる寄生トランジスタの発生原因であるオフ電流を抑制することができ、また信頼性も高くなる。したがって、例えば画素回路のように低リーク電流を要求する回路、レベルシフタ、バッファといった高耐圧、高信頼性を要求する回路、あるいは階調信号発生回路のように寄生バイポーラ動作によるアーリー電圧増加が階調電圧をばらつかせることを回避したい回路では、ＬＤＤ構造を採用することが望ましい。
【００３６】
また、図１１（ｂ）に示すように、ゲートＧＡＴＥがＬＤＤ領域ＬＤＤＲ上に形成された領域ＧＯＬＤが存在するＧＯＬＤ（Ｇａｔｅ ＯｖｅｒｌａｐｐｅｄＬＤＤ）構造を採用すると、ＬＤＤ構造よりも性能は向上し、信頼性も高いことから、更に回路性能を向上させることができる。
【００３７】
以上を踏まえ、画像表示装置を構成するアクティブ・マトリクス基板の実施例を説明する。図１２は本発明のアクティブ・マトリクス基板の他の構成例の概念を模式的に説明する平面図である。図１２における各回路の位置は図１にもとづいている。画素や高耐圧であることが要求される回路が搭載される領域ＲＧＮ１では、当該回路を構成する薄膜トランジスタＴＦＴ１のソース・ドレイン方向は固体レーザの走査方向ＳＳＬＤに対して平行なものと垂直なものが混在する。その具体的な構造は、上記ＬＤＤ構造もしくはＧＯＬＤ構造を有するものとすることが望ましい。
【００３８】
高性能回路が搭載される領域ＲＧＮ２では、回路を構成する薄膜トランジスタＴＦＴ２のソース・ドレイン方向は固体レーザの走査方向ＳＳＬＤに対して平行なもののみである。その具体的な構造は、ＬＤＤ構造もしくはＧＯＬＤ構造でもよいが、低電圧で駆動する場合に耐圧は必要ないので、単純な相補型ＭＯＳ構造であることが望ましい。更に、薄膜トランジスタＴＦＴ２のゲート絶縁膜の膜厚は薄膜トランジスタＴＦＴ１のそれよりも薄いか、誘電率の高い材料であることが望ましい。階調信号を発生させる回路が搭載される領域ＲＧＮ３では、回路を構成する薄膜トランジスタＴＦＴ２のソース・ドレイン方向は固体レーザの走査方向ＳＳＬＤに対して平行なもののみである。その具体的な構造は、寄生バイポーラ動作を抑制するために、ＬＤＤ構造もしくはＧＯＬＤ構造を有することが望ましい。
【００３９】
薄膜トランジスタの製造方法については、回路設計において上記レイアウトを反映させることを除けば、よく知られた酸化、成膜工程、ホトリソグラフィ工程を繰り返す方法を採用すればよい。本発明特有のプロセスは仮想タイルＶＴＬの位置を決定する方法のみである。次に、仮想タイルＶＴＬの位置を決定する方法について説明する。
【００４０】
図１３は仮想タイルＶＴＬの位置を決定するための固体レーザ照射領域を位置決めする様子の説明図であり、図１３（ａ−１）は位置決めマーク形成時の斜視図、図１３（ａ−２）は図１３（ａ−１）を図の上からみた平面図、図１３（ｂ−１）はレーザ照射時の斜視図、図１３（ｂ−２）は図１３（ｂ−１）を図の上からみた平面図である。図１３において、ポリシリコン膜ＰＳＩに、ホトリソグラフィー法、あるいはドライエッチング法あるいはレーザにより、パルス変調レーザ光あるいは擬似ＣＷレーザ光の照射位置決めのターゲットとなる位置決めマークＭＡＲＫを形成する（図１３（ａ−１）（ａ−２））。この位置決めマークＭＡＲＫの形成には上記した方法のどれを用いても良いが、レーザで形成すれば、マスク数、およびホトリソグラフィ工程数ＮＯ数が増加するのを回避できる。
【００４１】
次に、マークＭＡＲＫを参照しながら、パルス変調レーザ光ＳＸＬを方向ＳＳＬＤに走査しながら、かつ所定の領域ＶＴＬを選択しながら不連続で照射する（図１３（ｂ−１）（ｂ−２））。領域ＶＴＬにパルス変調レーザ光を走査して照射し、帯状の多結晶シリコン膜の不連続改質領域を形成した後の工程は、公知の薄膜トランジスタ製造工程を採用すればよい。
【００４２】
図１４は本発明による画像表示装置を液晶表示装置に適用した構成例を模式的に説明するための展開斜視図である。アクティブ・マトリクス基板を構成するガラス基板ＳＵＢ１上に、マトリクス状に配置された複数の画素電極ＰＸＬ、及び上記画素電極に表示信号を入力するドレイン側回路ＤＳＲ及びゲート側駆動回路ＧＳＲ、画像表示のために必要な回路群ＣＩＲを形成する。このガラス基板ＳＵＢ１の上に配向膜ＬＯを印刷法により塗布する。配向膜ＬＯはラビング等で配向制御能が付与される。
【００４３】
一方、対向基板ＳＵＢ２にはカラーフィルタＣＦ、対向電極ＩＴＯが形成され、その上に配向膜ＬＯを塗布し、同様に配向制御能が付与される。対向基板ＳＵＢ２をガラス基板ＳＵＢ１と貼り合わせ、対向する配向膜ＬＯの間に真空注入により液晶ＬＩＱを充填し、周囲を封止剤ＳＥＡに封止する。なお、対向基板ＳＵＢ２をガラス基板ＳＵＢ１との間にスペーサＳＰＣを介在させて両基板間の間隙を規制する。スペーサＳＰＣはプラスチックビーズやガラスビーズが多く用いられるが、これに代えて対向基板ＳＵＢ２あるいはガラス基板ＳＵＢ１側にフォトリソグラフィ技法で形成した柱状スペーサを用いることもできる。
【００４４】
その後、ガラス基板ＳＵＢ１と対向基板ＳＵＢ２の各表面に偏光板ＤＥＦを貼り付ける。そして、ガラス基板ＳＵＢ１の背面にバックライトＢＫＬを装着して液晶表示装置が完成する。なお、図１４では対向基板ＳＵＢ２側にカラーフィルタを形成したものを例としたが、アクティブ・マトリクス基板であるガラス基板ＳＵＢ１側にカラーフィルタを形成した形式の液晶表示装置にも本発明は同様に適用できる。
【００４５】
また、前記図１乃至図１３で説明したアクティブ・マトリクス基板を用いて有機ＥＬ表示装置を製造することもできる。図１５は本発明による画像表示装置を有機ＥＬ表示装置に適用した構成例を説明する展開斜視図である。また、図１６は図１５に示した構成要素を一体化した有機ＥＬ表示装置の平面図である。前記実施例で説明したアクティブ・マトリクス基板ＳＵＢに有する画素電極上に有機ＥＬ素子を形成する。有機ＥＬ素子は、画素電極表面から順次、ホール輸送層、発光層、電子輸送層、陰極金属層などを蒸着した積層体から構成される。この有機ＥＬ素子毎に、図示しない薄膜トランジスタ回路で構成された画素回路を有している。また、画素領域ＰＡＲの外側に駆動回路部ＤＤＲ、走査駆動回路部ＧＤＲが形成されており、これら駆動回路部ＤＤＲ、走査駆動回路部ＧＤＲに対して、外部信号源からの表示用信号、走査信号がフレキシブルプリント基板ＰＬＢで供給される。駆動回路部ＤＤＲ、走査駆動回路部ＧＤＲは、前記した薄膜トランジスタで構成されている。フレキシブルプリント基板ＰＬＢには表示制御装置ＣＴＬを構成する集積回路が搭載されている。
【００４６】
このような積層層を形成したアクティブ・マトリクス基板ＳＵＢの画素領域ＰＡＲの周囲にシール材を配置し、封止基板ＳＵＢＸまたは封止缶で封止する。このアクティブ・マトリクス基板ＳＵＢを上側ケースであるシールドフレームＳＨＤと下側ケースＣＡＳで一体化して有機ＥＬ表示装置とする。有機ＥＬ表示装置用のアクティブ・マトリクス駆動では、有機ＥＬ素子が電流駆動発光方式であるために高性能の画素回路の採用が良質な画像の提供には必須であり、ＣＭＯＳ型薄膜トランジスタの画素回路を用いるのが望ましい。また、駆動回路領域に形成する薄膜トランジスタ回路も高速、高精細化には必須である。本実施例のアクティブ・マトリクス基板ＳＵＢは、このような要求を満たす高い性能を有している。本実施例のアクティブ・マトリクス基板を用いた有機ＥＬ表示装置は本実施例の特長を最大限に発揮する表示装置の１つである。
【００４７】
本発明は、上記した画像表示装置のアクティブ・マトリクス基板を用いたものに限らず、本発明の特許請求の範囲に記載された構成および実施の形態で説明した構成に限定されるものではなく、本発明の技術思想を逸脱することなく種々の変更が可能であり、例えば各種の半導体装置に適用することもできる。
【００４８】
図１７から図２０は本発明の画像表示装置の応用例を示す。図１７はパーソナルコンピュータやテレビ受像機の表示部に本発明の画像表示装置を実装した例を示す外観図であり、パーソナルコンピュータやテレビ受像機の表示部ＭＯＮに本発明の液晶表示装置ＬＩＱＭＯＮを実装した状態を示す。
【００４９】
図１８は携帯電話機の表示部に本発明の画像表示装置を実装した例を示す外観図であり、携帯電話機の表示部ＭＯＢに本発明の液晶表示装置ＬＩＱＭＯＮを用いた状態を示す。
【００５０】
図１９はデジタル携帯端末の表示部に本発明の画像表示装置を実装した例を示す外観図であり、デジタル携帯端末ＰＤＡの表示部に本発明の画像表示装置ＬＩＱＭＯＮを実装した状態を示す。
【００５１】
図２０はビデオカメラの表示部に本発明の画像表示装置を実装した例を示す外観図であり、ビデオカメラＣＡＭのヴューファインダ部に本発明の画像表示装置ＬＩＱＭＯＮを実装した状態を示す。
【００５２】
上記のほかにも、デジタルスチールカメラや、プロジェクタ、車載用ナヴィゲーションシステム等の画像表示部に本発明の画像表示装置を採用することができる。
【００５３】
【発明の効果】
以上説明したように、本発明によれば、アクティブ・マトリクス基板を構成する絶縁基板上での各種回路部のレイアウト最適化により、マトリクス状に配置された画素部と、この画素部を駆動させるための高速の電流移動度で動作する高性能の薄膜トランジスタ回路等を有する画素駆動回路部を備えた高画質の画像表示装置を提供することができる。
【図面の簡単な説明】
【図１】 画像表示装置を構成するアクティブ・マトリクス基板であるガラス基板上に形成した画像部と画素駆動回路部および他の必要な回路類をの概略を模式的に説明する平面図である。
【図２】 アクティブ・マトリクス基板の各駆動回路領域に形成される各回路対する要求仕様とその仕様を満たした場合の効果をまとめた説明図である。
【図３】 アモルファスシリコン膜を良質なポリシリコン膜に改質する様子を説明する模式図である。
【図４】 薄膜トランジスタのレイアウトと固体レーザの照射方向および粒界の様子を模式的に説明する平面図である。
【図５】 仮想タイルＶＴＬ内に作製した薄膜トランジスタのレイアウト方法の違いによる輸送特性を比較した説明図である。
【図６】 本発明の実施例における絶縁性基板上での画素のレイアウトの一例を説明する要部平面図である。
【図７】 ドレイン側シフトレジスタＤＳＲの１段分の基板上でのレイアウト例を模式的に説明する要部平面図である。
【図８】 ドレイン側シフトレジスタＤＳＲ１段分の論理回路図である。
【図９】 図７に示したシフトレジスタの動作を説明するタイミング図である。
【図１０】 ゲート絶縁膜にシリコン酸化膜を用い、その膜厚による特性の違いをゲート電圧に対するドレイン電流をプロットして示す説明図である。
【図１１】 チャネル領域とソース・ドレイン領域の境界に低濃度の不純物注入層が存在する場合と、ゲートが低濃度の不純物注入層上に存在する場合の薄膜トランジスタの構造を模試的に示す断面図である。
【図１２】 本発明のアクティブ・マトリクス基板の他の構成例の概念を模式的に説明する平面図である。
【図１３】 仮想タイルＶＴＬの位置を決定するための固体レーザ照射領域を位置決めする様子の説明図である。
【図１４】 本発明による画像表示装置を液晶表示装置に適用した構成例を模式的に説明するための展開斜視図である。
【図１５】 本発明による画像表示装置を有機ＥＬ表示装置に適用した構成例を説明する展開斜視図である。
【図１６】 図１５に示した構成要素を一体化した有機ＥＬ表示装置の平面図である。
【図１７】 パーソナルコンピュータやテレビ受像機の表示部に本発明の画像表示装置を実装した例を示す外観図である。
【図１８】 携帯電話機の表示部に本発明の画像表示装置を実装した例を示す外観図である。
【図１９】 デジタル携帯端末の表示部に本発明の画像表示装置を実装した例を示す外観図である。
【図２０】 ビデオカメラの表示部に本発明の画像表示装置を実装した例を示す外観図である。
【符号の説明】
ＣＬＧ・・・クロック信号発生器
ＩＦ・・・インターフェース回路
ＳＬＳＩ・・・システムＬＳＩ
ＳＩＧ・・・階調信号発生器
ＧＳＲ・・・ゲートシフトレジスタ
ＧＬＳ・・・ゲートレベルシフタ
ＳＸ・・・固体レーザを用いたパルス変調レーザ光もしくは擬似ＣＷレーザ光照射域
ＰＸＬ・・・画素回路
ＤＬ・・・ドレイン線
ＳＵＢ・・・絶縁性基板（ガラス基板）
ＤＳＰ・・・画像表示領域
ＤＳＲ・・・ドレインシフトレジスタ
ＤＬＳ・・・ドレインレベルシフタ
ＤＡＣ・・・デジタルアナログ変換器
ＢＦ・・・バッファ回路
ＳＳＷ・・・サンプリングスイッチ
ＧＬ・・・ゲート線
ＥＸＬ・・・エキシマレーザ光
ＥＸＬＤ・・・エキシマレーザ光の走査方向
ＰＳＩ・・・エキシマレーザ光で作製したポリシリコン膜
ＩＮＳ・・・絶縁性基板
ＰＲＣ・・・プリカーサ膜
ＡＳＩ・・・アモルファスシリコン膜
ＳＳＬ・・・固体レーザを用いたパルス変調レーザ光もしくは擬似ＣＷレーザ光
ＳＳＬＤ・・・固体レーザを用いたパルス変調レーザ光もしくは擬似ＣＷレーザ光の走査方向
ＶＴＬ・・・固体レーザを用いたパルス変調レーザ光もしくは擬似ＣＷレーザ光の照射領域
ＳＤＤ・・・薄膜トランジスタのソース・ドレイン方向
ＴＦＴＰ・・・薄膜トランジスタのソース・ドレイン方向が固体レーザを用いたパルス変調レーザ光もしくは擬似ＣＷレーザ光の走査方向に平行になるようにレイアウトした薄膜トランジスタ
ＴＦＴＶ・・・薄膜トランジスタのソース・ドレイン方向が固体レーザを用いたパルス変調レーザ光もしくは擬似ＣＷレーザ光の走査方向に垂直になるようにレイアウトした薄膜トランジスタ
ＴＦＴＰＣ・・・薄膜トランジスタのソース・ドレイン方向が固体レーザを用いたパルス変調レーザ光もしくは擬似ＣＷレーザ光の走査方向に平行になるようにレイアウトした薄膜トランジスタの輸送特性
ＴＦＴＶＣ・・・薄膜トランジスタのソース・ドレイン方向が固体レーザを用いたパルス変調レーザ光もしくは擬似ＣＷレーザ光の走査方向に垂直になるようにレイアウトした薄膜トランジスタの輸送特性
ＣＬＱ・・・画素電極
ＣＳＴ・・・保持容量
ＳＣＴ・・・コンタクト
ＳＷ・・・スイッチ
ＳＷＴＲ１・・・スイッチを構成するトランジスタ
ＳＷＴＲ２・・・スイッチを構成するトランジスタ
ＳＯＵＲＴＮ−１・・・Ｎ−１段目のシフトレジスタの出力
ＳＯＵＲＴＮ・・・Ｎ段目のシフトレジスタの出力
ＳＯＵＲＴＮ＋１・・・Ｎ＋１段目のシフトレジスタの出力
ＶＳＳ・・・回路の最低設定電圧
ＶＤＤ・・・回路の最高設定電圧
ＣＬＫ１・・・クロック信号１
ＣＬＫ２・・・クロック信号２
ＮＯＵＴ・・・Ｎ段目のデジタルアナログ変換器へ出力される信号
ＶＲＳＴ・・・１走査後にリセット信号を送るトランジスタ
ＤＥＬＨ・・・Ｎ段目のデジタルアナログ変換器へ出力される信号の出力時間
ＴＦＴ５０・・・ゲート酸化膜厚が５０ｎｍの薄膜トランジスタの輸送特性
ＴＦＴ１００・・・ゲート酸化膜厚が１００ｎｍの薄膜トランジスタの輸送特性
ＧＡＴＥ・・・薄膜トランジスタのゲート電極
ＧＩＮＳ・・・薄膜トランジスタのゲート絶縁膜
ＳＤＲ・・・薄膜トランジスタのソース・ドレイン領域
ＬＤＤＲ・・・薄膜トランジスタのＬＤＤ（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄｒａｉｎ）領域
ＣＨＲ・・・薄膜トランジスタのチャネル領域
ＧＯＬＰ・・・GOLD構造を持つ薄膜トランジスタで、ゲートがLDD にオーバーラップしている領域
ＲＧＮ１・・・ポリシリコン膜がＥＬＡ等で成膜され、薄膜トランジスタのソースドレインの方向が復数種ある回路領域
ＲＧＮ２・・・ポリシリコン膜がＳＥＬＡＸ等で成膜され、薄膜トランジスタのソース・ドレインの方向がＳＳＬＤに平行なもののみで構成されている回路領域
ＲＧＮ３・・・ポリシリコン膜がＳＥＬＡＸ等で成膜され、薄膜トランジスタのソース・ドレインの方向がＳＳＬＤに平行なもののみで構成されており、Ｎ型薄膜トランジスタの構造がＬＤＤもしくはＧＯＬＤ構造である回路領域
ＴＦＴ１・・・ソース・ドレインの方向が復数種ある薄膜トランジスタ群
ＴＦＴ２・・・ソース・ドレインの方向がＳＳＬＤに平行なもののみである薄膜トランジスタ群
ＴＦＴ３・・・ソース・ドレインの方向がＳＳＬＤに平行なもののみであり、Ｎ型薄膜トランジスタの構造がＬＤＤもしくはＧＯＬＤ構造である薄膜トランジスタ群
ＭＡＲＫ・・・レーザ照射の位置決めパタン
ＤＥＦ・・・偏光板
ＩＴＯ・・・対向電極
ＣＦ・・・カラーフィルタ
ＳＥＡ・・・シール材
ＬＯ・・・配向膜
ＬＩＱ・・・液晶
ＣＩＲ・・・周辺回路群
ＢＫＬ・・・バックライト
ＳＨＤ・・・シールドフレーム
ＳＵＢＸ・・・封止基板
ＰＡＲ・・・画素領域
ＤＤＲ・・・ドレイン側駆動回路
ＧＤＲ・・・ゲート側駆動回路
ＰＬＢ・・・プリント基板
ＣＴＬ・・・ＤＤＲ，ＧＤＲに搭載できなかった周辺回路
ＭＯＮ・・・モニタ
ＬＩＱＭＯＮ・・・液晶表示装置
ＭＯＢ・・・携帯電話機
ＰＤＡ・・・デジタル携帯端末
ＣＡＭ・・・ビデオカメラ。

Claims (2)

  1. 基板上に形成された非晶質シリコン膜からエキシマレーザの照射により改質されたポリシリコン膜を有する第１領域と、
    基板上に形成された非晶質シリコン膜をエキシマレーザの照射によりポリシリコン膜へ改質した後、固体レーザを用いたパルス変調レーザ光、又は、擬似ＣＷレーザ光を前記ポリシリコン膜の所定領域への走査により形成された前記固体レーザの走査方向に連続した粒界を持つ帯状シリコン膜の不連続領域を有する第２領域と、
    前記第１領域内に形成された画素回路である第１回路と、
    前記第２領域内に形成されたシフトレジスタ、デジタルアナログ変換器、インターフェース、クロック信号発生器の何れか一つである第２回路を有し、
    前記第１回路を構成するトランジスタは、ソース・ドレイン方向が前記固体レーザの走査方向に対して平行なものと、ソース・ドレイン方向が前記固体レーザの走査方向に対して垂直なものがあり、
    前記第２回路を構成するトランジスタは、ソース・ドレイン方向が前記固体レーザの走査方向に対して平行であることを特徴とする画像表示装置。
  2. 請求項１に記載の画像表示装置において、
    前記トランジスタは、ＬＤＤ構造、又は、ＧＯＬＤ構造を持つことを特徴とする画像表示装置。
JP2003176281A 2003-06-20 2003-06-20 画像表示装置 Expired - Fee Related JP4464078B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2003176281A JP4464078B2 (ja) 2003-06-20 2003-06-20 画像表示装置
TW092136904A TWI364742B (en) 2003-06-20 2003-12-25 Image display device
CN200410003629A CN100595638C (zh) 2003-06-20 2004-02-04 图像显示装置
US10/772,431 US7262821B2 (en) 2003-06-20 2004-02-06 LCD with first and second circuit regions each with separately optimized transistor properties
KR1020040008323A KR101022619B1 (ko) 2003-06-20 2004-02-09 화상 표시 장치
US11/878,285 US7456913B2 (en) 2003-06-20 2007-07-23 LCD with first and second circuit regions each with separately optimized transistor properties

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003176281A JP4464078B2 (ja) 2003-06-20 2003-06-20 画像表示装置

Publications (3)

Publication Number Publication Date
JP2005010606A JP2005010606A (ja) 2005-01-13
JP2005010606A5 JP2005010606A5 (ja) 2006-07-20
JP4464078B2 true JP4464078B2 (ja) 2010-05-19

Family

ID=33516255

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003176281A Expired - Fee Related JP4464078B2 (ja) 2003-06-20 2003-06-20 画像表示装置

Country Status (5)

Country Link
US (2) US7262821B2 (ja)
JP (1) JP4464078B2 (ja)
KR (1) KR101022619B1 (ja)
CN (1) CN100595638C (ja)
TW (1) TWI364742B (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4406540B2 (ja) * 2003-03-28 2010-01-27 シャープ株式会社 薄膜トランジスタ基板およびその製造方法
US7710524B2 (en) * 2006-03-15 2010-05-04 Quanta Display, Inc. Liquid crystal display with compensated pixel arrays
US8654045B2 (en) 2006-07-31 2014-02-18 Sony Corporation Display and method for manufacturing display
JP5109302B2 (ja) * 2006-07-31 2012-12-26 ソニー株式会社 表示装置およびその製造方法
JP4534169B2 (ja) * 2007-09-27 2010-09-01 ソニー株式会社 表示装置及びその駆動方法と電子機器
CN102150273A (zh) * 2008-10-02 2011-08-10 夏普株式会社 显示面板和使用该显示面板的显示装置
TWI401663B (zh) * 2009-03-13 2013-07-11 Au Optronics Corp 具雙向穩壓功能之液晶顯示裝置
CN102844873B (zh) * 2010-03-31 2015-06-17 株式会社半导体能源研究所 半导体显示装置
US9159283B2 (en) * 2011-07-18 2015-10-13 Innolux Corporation Switch circuit, pixel element and display panel for using in refreshing memory in pixel
TWI456555B (zh) * 2011-12-23 2014-10-11 Innolux Corp 顯示系統
CN106784412B (zh) * 2017-03-30 2019-02-26 武汉华星光电技术有限公司 柔性有机发光二极管显示器及其制作方法
CN109458986A (zh) * 2018-11-12 2019-03-12 吴基玄 一种海拔高度计量装置

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05107558A (ja) * 1991-10-17 1993-04-30 Seiko Epson Corp アクテイブマトリクス基板及びアクテイブマトリクス基板の製造方法
US5719065A (en) * 1993-10-01 1998-02-17 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device with removable spacers
JPH0982978A (ja) * 1995-09-20 1997-03-28 Hitachi Ltd 半導体装置及びこれを用いた液晶表示装置
JP3640224B2 (ja) * 1996-06-25 2005-04-20 株式会社半導体エネルギー研究所 液晶表示パネル
JP2697728B2 (ja) * 1996-08-12 1998-01-14 セイコーエプソン株式会社 アクティブマトリクス基板の製造方法
JPH10228248A (ja) * 1996-12-09 1998-08-25 Semiconductor Energy Lab Co Ltd アクティブマトリクス表示装置およびその作製方法
JPH10229197A (ja) * 1997-02-17 1998-08-25 Sanyo Electric Co Ltd 薄膜トランジスタ、薄膜トランジスタの製造方法
US6479837B1 (en) * 1998-07-06 2002-11-12 Matsushita Electric Industrial Co., Ltd. Thin film transistor and liquid crystal display unit
JP2000243970A (ja) * 1999-02-24 2000-09-08 Matsushita Electric Ind Co Ltd 薄膜トランジスタとその製造方法及びそれを用いた液晶表示装置とその製造方法
JP2000208771A (ja) * 1999-01-11 2000-07-28 Hitachi Ltd 半導体装置、液晶表示装置およびこれらの製造方法
JP4058847B2 (ja) * 1999-03-25 2008-03-12 セイコーエプソン株式会社 電気光学装置の駆動回路および電気光学装置および投射型表示装置
US6512504B1 (en) * 1999-04-27 2003-01-28 Semiconductor Energy Laborayory Co., Ltd. Electronic device and electronic apparatus
JP2001023899A (ja) * 1999-07-13 2001-01-26 Hitachi Ltd 半導体薄膜とその半導体膜を用いた液晶表示装置及びその製造方法
KR100489873B1 (ko) * 1999-12-31 2005-05-17 엘지.필립스 엘시디 주식회사 액정표시장치 및 그의 제조방법
JP2001194646A (ja) * 2000-01-13 2001-07-19 Hitachi Ltd アクティブマトリクス液晶表示装置
JP4869504B2 (ja) * 2000-06-27 2012-02-08 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2001067019A (ja) * 2000-07-10 2001-03-16 Seiko Epson Corp アクティブマトリクス基板及びアクティブマトリクス基板の製造方法
JP3711848B2 (ja) * 2000-07-31 2005-11-02 セイコーエプソン株式会社 電気光学装置及びそれを有する電子機器並びに投射型表示装置
JP3758476B2 (ja) * 2000-07-31 2006-03-22 セイコーエプソン株式会社 電気光学装置及びそれを有する電子機器並びに投射型表示装置
JP5030345B2 (ja) * 2000-09-29 2012-09-19 三洋電機株式会社 半導体装置
JP4715016B2 (ja) * 2001-02-15 2011-07-06 ソニー株式会社 ポリシリコン膜の評価方法
JP2002252181A (ja) * 2001-02-22 2002-09-06 Sanyo Electric Co Ltd 多結晶半導体層の製造方法及びレーザアニール装置
JP2002299632A (ja) * 2001-03-30 2002-10-11 Sanyo Electric Co Ltd 半導体装置及びアクティブマトリクス型表示装置
JP4618948B2 (ja) * 2001-08-24 2011-01-26 株式会社半導体エネルギー研究所 半導体装置の評価方法
JP3467698B2 (ja) * 2001-08-27 2003-11-17 セイコーエプソン株式会社 アクティブマトリクス基板の製造方法
US20040038438A1 (en) * 2002-08-23 2004-02-26 Toppoly Optoelectronics Corp. Method for reducing surface roughness of polysilicon films for liquid crystal displays

Also Published As

Publication number Publication date
CN100595638C (zh) 2010-03-24
TWI364742B (en) 2012-05-21
US7456913B2 (en) 2008-11-25
KR101022619B1 (ko) 2011-03-16
CN1573436A (zh) 2005-02-02
US20070262319A1 (en) 2007-11-15
US20040257486A1 (en) 2004-12-23
KR20040110075A (ko) 2004-12-29
US7262821B2 (en) 2007-08-28
TW200501027A (en) 2005-01-01
JP2005010606A (ja) 2005-01-13

Similar Documents

Publication Publication Date Title
US7456913B2 (en) LCD with first and second circuit regions each with separately optimized transistor properties
JP6449370B2 (ja) 液晶表示装置
US10622427B2 (en) Array substrate, manufacturing method thereof, and display apparatus
CN102576736B (zh) 半导体器件及其制造方法
US7557376B2 (en) Display device using first and second semiconductor films of different crystallinity and boundary section therebetween
US20180190206A1 (en) Array substrate, display panel and display device
JP2014212346A (ja) 半導体装置の作製方法
JP2000349298A (ja) 電気光学装置およびその作製方法
US7808566B2 (en) Active matrix display device and electronic appliance using the same
US8269905B2 (en) Electronic device, manufacturing method of the same and electronic apparatus
US20040245641A1 (en) Semiconductor device, electro-optical unit, and electronic apparatus
JP4974427B2 (ja) 半導体装置及び電子装置
CN1215571C (zh) 半导体器件、电路衬底、光电装置和电子设备
JP4631250B2 (ja) 半導体装置の製造方法及び半導体装置、並びにこれを備えた電気光学装置及び電子機器
US12223886B2 (en) Display apparatus including light emitting device and pixel driving circuit
JP2006019466A (ja) 薄膜半導体装置とその製造方法、およびこの薄膜半導体装置を用いた画像表示装置
JP2004119503A (ja) 薄膜半導体装置の製造方法、薄膜半導体装置、電気光学装置、および電子機器

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20050310

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060607

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060607

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090602

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090731

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091020

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091215

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100216

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100218

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130226

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4464078

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313115

Free format text: JAPANESE INTERMEDIATE CODE: R313121

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130226

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140226

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees