[go: up one dir, main page]

JP4381782B2 - 液晶表示装置 - Google Patents

液晶表示装置 Download PDF

Info

Publication number
JP4381782B2
JP4381782B2 JP2003387832A JP2003387832A JP4381782B2 JP 4381782 B2 JP4381782 B2 JP 4381782B2 JP 2003387832 A JP2003387832 A JP 2003387832A JP 2003387832 A JP2003387832 A JP 2003387832A JP 4381782 B2 JP4381782 B2 JP 4381782B2
Authority
JP
Japan
Prior art keywords
signal line
liquid crystal
pixel
electrode
crystal display
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2003387832A
Other languages
English (en)
Other versions
JP2005148534A (ja
Inventor
記久雄 小野
育子 永山
隆太郎 桶
浩幸 鎗田
Original Assignee
株式会社 日立ディスプレイズ
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社 日立ディスプレイズ filed Critical 株式会社 日立ディスプレイズ
Priority to JP2003387832A priority Critical patent/JP4381782B2/ja
Priority to US10/977,934 priority patent/US7256853B2/en
Priority to CNB200410090452XA priority patent/CN100395642C/zh
Publication of JP2005148534A publication Critical patent/JP2005148534A/ja
Priority to US11/819,908 priority patent/US7411647B2/en
Priority to US12/216,442 priority patent/US7567325B2/en
Application granted granted Critical
Publication of JP4381782B2 publication Critical patent/JP4381782B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136259Repairing; Defects
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1343Electrodes
    • G02F1/134309Electrodes characterised by their geometrical arrangement
    • G02F1/134363Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/13624Active matrix addressed cells having more than one switching element per pixel
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/50Protective arrangements
    • G02F2201/506Repairing, e.g. with redundant arrangement against defective part
    • G02F2201/508Pseudo repairing, e.g. a defective part is brought into a condition in which it does not disturb the functioning of the device

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Geometry (AREA)
  • Liquid Crystal (AREA)

Description

本発明は、液晶表示装置に係り、液晶を介して対向配置される各基板のうち一方の基板の液晶の面側に画素電極と対向電極とが形成されている液晶表示装置に関するものである。
この種の液晶表示装置は、画素電極と対向電極の間の領域を透過する光に対して、その量を前記各電極の間に発生する電界が印加される液晶の駆動によって、制御するようになっている。
このような液晶表示装置は、表示面に対して斜めの方向から観察しても表示に変化のない、いわゆる広視野角特性に優れたものとして知られている。
そして、これまで、前記画素電極と対向電極は光を透過させることのない導電層で形成されていた。
しかし、近年、画素領域の周辺を除く領域の全域に透明電極からなる対向電極を形成し、この対向電極上に絶縁膜を介して一方向に延在し該一方向に交差する方向に並設させた透明電極からなる帯状あるいは櫛歯状の画素電極を形成した構成のものが知られるに到った。
このような構成の液晶表示装置は、基板とほぼ平行な電界が画素電極と対向電極との間に発生し、依然として広視野角特性に優れるとともに、開口率が大幅に向上するようになる(下記特許文献参照)。
特開平11−202356号公報
しかしながら、このような液晶表示装置は、その画素領域の僅かな周辺を除く領域に形成された対向電極が、絶縁膜を介して形成される櫛歯状の画素電極と大きな面積で重畳されており、前記絶縁膜にピンホールがあった場合ショート不良が発生し表示上の黒色点欠陥となり画質が低下する課題があった。
また、薄膜トランジスタのソース電極あるいは画素電極とゲート信号配線がショートした場合は、輝点欠陥が発生し画質が低下する問題があった。
さらに、薄膜トランジスタのソース電極とドレイン電極がショートした場合には、輝点欠陥が発生し画質が低下する問題があった。
このような、ショート不良の対策としては、1画素に2個の薄膜トランジスタを形成し、さらに画素領域を2分割に分ける考えがある。一方の薄膜トランジスタあるいは画素領域が不良の場合に他方で正常動作をさせる冗長設計の考えである。
しかしながら、このような冗長設計の場合、少なくとも一方は正常、他方は黒点欠陥に抑える必要がある、広視野角の液晶表示装置では修正画素も視野角の広い範囲で正常に動作する必要がある課題がある。
これに対して、画素領域では一方の矩形の透明の対向電極、絶縁膜を挟んで他方の櫛歯あるいは帯状の透明の画素電極から構成された広視野角の液晶表示装置において、上記の冗長設計の提案がない問題があった。特に、1つの画素領域に対して2つの区分された領域がある場合、その境界領域にて透過率あるいは開口率を低下させずに良好に遮光する構造の提案もないという問題もあった。また冗長で救済された画素が色シフトなどの視野角が低下する課題もあった。
また、このような冗長の画素構造が必要とされる液晶ディスプレイは画面の大きい液晶テレビに用いられる。このような用途では画像を表示する電圧が印加される画素電極と対向電極のうちで、対向電極の電圧歪みが問題になり、このため透過率や開口率を低下させずに電圧歪を小さくする対向電極及び対向電極配線のレイアウトが課題となる。
本発明は、このような課題を解決した液晶表示装置を提供することを目的とするものである。
また、本発明は、区分された各領域の境界において、駆動時の液晶のランダムな配置による輝度むらを回避した液晶表示装置を提供することを目的とするものである。
前記課題に対して概略以下の手段を持ち、課題を解決する。
(1)本発明による液晶表示装置は、たとえば、対向配置された第1の基板と第2の基板を有し、該第1の基板と第2の基板の間に液晶層を有し、前記第1の基板上には、複数のゲート信号線と、該ゲート信号線と交差する複数のドレイン信号線を有し、隣接する前記ゲート信号線と前記ドレイン信号線に囲まれた領域で画素領域を構成し、前記各画素領域の前記第1の基板上には平面状且つ矩形状の対向電極を有する液晶表示装置において、
前記対向電極上に絶縁層を介して形成された画素電極を有し、該画素電極は、前記画素領域で第1の画素電極と第2の画素電極から構成され、前記第1の画素電極は、第1の薄膜トランジスタ素子に接続され、前記第2の画素電極は、第2の薄膜トランジスタ素子に接続され、前記第1の薄膜トランジスタ素子と前記第2の薄膜トランジスタ素子は、同じ前記ゲート信号線により制御され、且つ同じ前記ドレイン信号線に接続され、前記第1の画素電極と前記第2の画素電極は、電極中に多数の並設されたスリットを有し、且つ該スリットの延在方向は、前記ゲート配線と前記ドレイン信号線のいずれの延在方向とも異なり、且つ前記第1と第2の画素電極の隣接する辺は互いに平行で、且つ前記第1と第2の画素電極の隣接する辺の間が前記対向電極上に位置していることを特徴とする。
(2)本発明による液晶表示装置は、たとえば、(1)の構成を前提とし、前記第1と第2の画素電極の隣接する辺が、前記ドレイン信号線と平行に配置されていることを特徴とする。
(3)本発明による液晶表示装置は、たとえば、()の構成を前提とし、前記第1の画素電極に形成された前記スリットと前記第2の画素電極に形成された前記スリットは、互いに延在方向が異なることを特徴とする。
(4)本発明による液晶表示装置は、たとえば、()の構成を前提とし、前記第1の画素電極に形成された前記スリットと前記第2の画素電極に形成された前記スリットは、前記ドレイン信号線の延在方向に対して対称となる方向に延在することを特徴とする。
(5)本発明による液晶表示装置は、たとえば、()の構成を前提とし、前記液晶層の液晶分子の配向方向が、前記ドレイン信号線と直交する方向であることを特徴とする。
(6)本発明による液晶表示装置は、たとえば、(5)の構成を前提とし、前記第1の画素電極と前記第2の画素電極の前記スリットの延在方向は、前記ゲート信号線の延在方向に対して時計回り或いは反時計回りに30度以内であることを特徴とする。
(7)本発明による液晶表示装置は、たとえば、()の構成を前提とし、前記ドレイン信号線の延在方向に隣接する前記画素領域において、各画素領域間の前記対向電極同士を接続する連結配線を有し、前記連結配線は、前記ゲート信号線を跨いで各対向電極に接続されることを特徴とする。
(8)本発明による液晶表示装置は、たとえば、()の構成を前提とし、前記対向電極に対向電圧を供給する複数の対向電圧信号線が前記第1の基板上に形成され、
前記対向電圧信号線は、前記ゲート信号線と平行に、且つ複数の前記画素領域を跨ぐように形成されることを特徴とする。
(9)本発明による液晶表示装置は、たとえば、()の構成を前提とし、前記対向電圧信号線は、前記ゲート信号線に隣接して形成され、前記対向電極の一方の前記ゲート信号線に隣接した一辺において、当該対向電圧信号線は対向電極と接続されることを特徴とする。
(10)本発明による液晶表示装置は、たとえば、(9)の構成を前提とし前記対向電極は、透明導電膜によって形成され、前記対向電極の前記対向電圧信号線が接続されていない他方の前記ゲート信号線に隣接した一辺において、当該対向電極に金属配線が接続されていることを特徴とする。
実施例1.
図2(a)は、本発明の一実施例における液晶表示パネルの等価回路を該液晶表示パネルの外付け回路とともに示した図である。
図2中、x方向に延在されy方向に並設される各ゲート信号線GLには垂直走査回路Vによって順次走査信号(電圧信号)が供給されるようになっている。
走査信号が供給されたゲート信号線GLに沿って配置される各画素領域の薄膜トランジスタTFTは該走査信号によってオンするようになっている。
そして、このタイミングにあわせて映像信号駆動回路Hから各ドレイン信号線DLに映像信号が供給されるようになっている。各ドレイン信号線DLは、図中、y方向に延在されx方向に並設されている。前記映像信号は各画素領域の該薄膜トランジスタを介して各画素電極PXに印加されるようになっている。
各画素領域において、画素電極PXとともに形成されている対向電極CTには対向電圧信号線CLを介して対向電圧が印加されるようになって、それら各電極の間に電界を発生させるようになっている。画素電極PXおよび対向電極CTはそれぞれ、ドレイン信号線DLからの映像情報電圧をゲート信号線GLがオン電圧を印加されたタイミングで薄膜トランジスタTFTがオンされて画素電極PXへ印加される一方において、外部電源につながれた対向電圧信号線CLから各画素領域で対向電極CTへ伝播され、これによって液晶容量へ電圧を印加する働きをする。上記画素電極PXおよび対向電極CTは薄膜トランジスタTFTの形成された第1の透明基板SUB1上に形成される。これら画素電極PXおよび対向電極CTは絶縁膜を挟んで形成された保持容量素子Cstgと画素電極PXと対向電極CT間の電界が液晶部を通過することによる液晶容量Clcの二つ容量の和である画素容量CPを構成している。そして、この電界のうち透明基板SUB1と平行な成分を有する電界によって液晶LCの光透過率を制御するようになっている。本発明の液晶モードは絶縁膜を挟んで対向電極CTと画素電極PXが積層される面積が大きくそのため1画素の保持容量素子Cstgが大きな値を有する特徴がある。
一方、対向電圧信号線CLは第1の透明基板SUB1上で、ゲート信号線GLと平行に配置された横方向の配線として形成され、ゲート信号線GLに対して第1の基板SUB1の絶縁を挟んでこれを横断するような縦方向の配線によっても接続され、いわば網の目状に接続されている。この網の目状配線により、外部電源から遠い画面中央領域においても、ゲート信号線GLの大きな電圧振幅が1画素内の寄生容量を介して変動し、これが対向電圧配線CLの電圧を不安定にして、残像、フリッカなどの直流電圧が液晶に印加することによる表示不良を著しく低減する。結果的に本網の目状結線によりゲート信号配線GLと並走する対向電圧配線CLの抵抗仕様は緩和され、そのレイアウト上の幅を細くでき透過率を向上させることができる。ゲート信号配線GLと並走する対向電圧配線CL間はゲート信号配線GLに対して絶縁膜を介して保護膜PASに配置された連結配線SEで接続されている。上記1画素内の対向電極CTおよび配線CLの結線方法は以下で詳細を示す。
なお、同図において各画素領域に示したR、G、Bの各符号は、各画素領域にそれぞれ赤色用フィルタ、緑色用フィルタ、青色用フィルタが形成されていることを示している。上記で、1画素の領域は隣り合うドレイン信号線DLおよび隣り合うゲート信号線GL内に囲まれた領域であり、その領域に前述のように、薄膜トランジスタTFT、画素電極PX、対向電極CTが形成されている。
各画素の詳細な等価回路を図2(b)に示す。1画素領域は2つの薄膜トランジスタTFTと2つの容量素子CPで構成されており、一方が薄膜トランジスタあるいは画素領域が不良の場合にて、他方の薄膜トランジスタおよびこの画素領域で正常動作を維持させる。
図1は、本発明による液晶表示装置(パネル)の画素領域における構成図であり、液晶を介して互いに対向配置される各透明基板のうちで一方の透明基板を液晶側から観た平面図である。
図1のI(a)−I(b)線における断面図を図3に、II(a)−II(b)線における断面図を図4に、III(a)−III(b)線における断面図を図6に示している。
図5は、本液晶モードの図1の二点鎖線枠IV内で1画素内の2つの画素領域の境界近傍における液晶分子の電圧オン、オフ時における動作を模式的に表す平面図である。
まず、図1において、図中x方向に延在されy方向に並設されるゲート信号線GLが薄膜トランジスタTFT1及び薄膜トランジスタTFT2のゲートオン電圧を供給する。このオン電圧により、たとえばアモルファスシリコン半導体層ASとゲート信号配線GLを被するゲート絶縁膜GI界面に電子が誘起されトランジスタがオンし、第1の画素電極PX1及び第2の画素電極PX2と同一基板上に形成された対向電極CTをそれぞれの電極とする容量素子を充電する。薄膜トランジスタTFT1およびTFT2はドレイン信号線DLから伝えられた映像信号に応じた電荷を前記容量素子に充電する。上記のように薄膜トランジスタTFT1及びTFT2は時間タイミングに対して同じ動作をする。
上記ゲート信号線GLは、たとえば第1の透明基板側からモリブデン(Mo)、アルミニューム(Al)、モリブデン(Mo)の3層積層膜で形成されている。このゲート信号線GLは後述するドレイン信号線DLとで矩形状の領域を形成し、その領域は画素領域を構成するようになっている。
そして、この画素領域には、後述する画素電極PXとの間で電界を発生せしめる対向電極CTが形成され、この対向電極CTは該画素領域の周辺を除く全域に形成され、透明導電体であるたとえばITO(Indium-Tin-Oxide)から構成されている。
この対向電極CTは、隣り合うゲート信号線GLの近傍に前述のゲート信号線GLと平行に配置された対向電圧信号線CLと接続され、この対向電圧信号線CLは対向電極CTと一体的に形成されている。
この対向電圧信号線CLは、たとえばモリブデン(Mo)、アルミニューム(Al)、モリブデン(Mo)の3層積層膜からなる不透明の材料で形成されている。
また、上述したように、対向電圧信号線CLの材料をゲート信号線GLと同一の材料とすることにより、それらを同一の工程で形成でき製造工数の増大を回避させることができる。
ここで、前記対向電圧信号線CLは、上記三層膜に限定されることなく、たとえばCr、Ti、Moの単層膜あるいは、これらとAlを含有する材料との2層膜あるいは3層膜で形成するようにしてもよいことはいうまでもない。
しかし、この場合、この対向電圧信号線CLは対向電極CTに対して上層に位置づけるのが効果的となる。けだし、対向電極CTを構成するITO膜の選択エッチング液(たとえばHBr)は容易にAlを溶解してしまうからである。
さらに、対向電圧信号線CLの対向電極CTとの少なくとも接触面にはTi、Cr、Mo、Ta、W等の高融点金属を介在させることが効果的となる。けだし、対向電極CTを構成するITOは対向電圧信号線CL中のAlを酸化させて高抵抗層を生成させてしまうからである。
このため、一実施例として、Al、あるいはAlを含有する材料からなる対向電圧信号線CLを形成する場合、前記高融点金属を一層目とする多層構造とすることが好ましい。
そして、このように対向電極CT、対向電圧信号線CL、およびゲート信号線GLが形成された透明基板SUB1の上面には、それらをも被ってたとえばSiNからなる絶縁膜GIが形成されている。
この絶縁膜GIは、後述のドレイン信号DLに対しては対向電圧信号線CLおよびゲート信号線GLの層間絶縁膜としての機能を、後述の薄膜トランジスタTFTの形成領域においてはそのゲート絶縁膜としての機能を、後述の容量素子の形成領域においてはその誘電体膜としての機能を有するようになっている。
そして、絶縁膜GIを介してゲート信号線GLの一部に重畳されて薄膜トランジスタTFT1及びTFT2が形成されているが、半導体層ASの上面に薄膜トランジスタTFT1に対してはドレイン電極SD11およびソース電極SD12が、薄膜トランジスタTFT2に対してはドレイン電極SD21およびソース電極SD22が形成されることによって、ゲート信号線GLの一部をゲート電極とする逆スタガ構造のMIS型トランジスタが形成されることになる。そして、このドレイン電極SD11、SD21およびソース電極SD12、SD22はドレイン信号線DLと同時に形成されるようになっている。
すなわち、図1中y方向に延在されx方向に並設されたドレイン信号線DLが形成され、このドレイン信号線DLの一部が前記薄膜トランジスタTFTの半導体層ASの表面にまで延在されることによって薄膜トランジスタTFTのドレイン電極SD11及びSD21を構成するようになっている。
また、該ドレイン信号線DLの形成の際にソース電極SD12およびSD22が形成され、このソース電極SD12、SD22は画素領域内にまで延在されて後述の画素電極PX1および画素電極PX2との接続を図るコンタクト部CN1およびCN2をも一体的に形成されるようになっている。
なお、図3に示すように、半導体層ASの前記ソース電極SD12、SD22およびドレイン電極SD11、SD21との界面にはたとえばn型不純物がドーピングされたコンタクト層d0が形成されている。
このコンタクト層d0は、半導体層ASの表面の全域にn型不純物ドーピング層を形成し、さらにソース電極SD12、SD22およびドレイン電極SD11、SD21の形成後において、該各電極をマスクとしてこれら各電極から露出された半導体層ASの表面のn型不純物ドーピング層をエッチングすることによって形成されるようになっている。
そして、このように薄膜トランジスタTFTが形成された透明基板SUB1の表面には、該薄膜トランジスタTFTをも被ってたとえばSiNからなる保護膜PASが形成されている。薄膜トラジスタTFTの液晶LCとの直接の接触を回避するためである。
さらに、この保護膜PASの上面には画素電極PXがたとえばITO(Indium-Tin-Oxide)からなる透明な導電膜によって形成されている。
この場合の画素電極PXは、たとえば図1に示すように、画素領域の中央を図中y方向に延在する仮想の線を境に区分された2つの領域にそれぞれ画素電極PX1および画素電極PX2が形成されて構成されている。これら画素電極PX1、PX2は電気的に分離されたもので、後述するように別個の薄膜トランジスタTFT1、TFT2を介して同一のドレイン信号線DLからの映像信号が供給されるようになっている。
たとえば図中左側に位置づけられる画素電極PXは、ゲート信号線GLの走行方向にほぼ平行(約10°の傾きを有する)に配置される帯状の電極がドレイン信号線DLの走行方向に沿って複数並設されて構成されている。この場合、各電極は薄膜トランジスタTFT1からの映像信号がそれぞれにおいて供給されなければならないことから、ドレイン信号線DL側の端部において共通に接続されたパターンをなし、その接続部はドレイン信号線DLと近接しかつ平行に形成されている。
そして、さらに、前記各電極の前記ドレイン信号線DLとは反対側の端部、すなわち、当該領域と隣接する他の領域側に指向された端部においても、共通に接続されたパターンをなし、その接続部はドレイン信号線DLと平行に形成されている。
この接続部は、それを形成しない場合において、画素領域のほぼ中央の位置にて電極群からなる各画素電極の端部が位置づけられることなり、それら端部で不均一な電界による液晶の分子の複雑な挙動を回避せんがために設けられるものである。
当該領域に隣接する他の領域においても、同様のパターンからなる画素電極PX2が形成され、該各領域を区分する仮想の線に対して対称な形状で形成されている。このため、該画素電極PX2においても、それを構成する電極群の各電極は、一方の領域側に指向された端部においても、共通に接続されたパターンをなし、その接続部はドレイン信号線DLと平行に形成されている。
上述したように、該接続部は、それを形成しない場合において、画素領域のほぼ中央の位置にて電極群からなる各画素電極の端部が位置づけられることなり、それら端部で不均一な電界による液晶の分子の複雑な挙動を回避せんがためである。
これにより、画素領域の中央部において、ドレイン信号線DLとほぼ平行に画素電極PX1と画素電極PX2との分離個所が形成され、この分離個所は、画素電極PX1の各電極の画素電極PX2側に設けた接続部と、画素電極PX2の各電極の画素電極PX1の側に設けた接続部によって、電界の方向がほぼ均一になるように構成できる。
ちなみに、この実施例では、隣り合う画素電極PX1あるいはPX2における各櫛歯間の間隔Lはたとえば3〜10μm、幅Wはたとえば2〜6μmの範囲で設定されるようになっている。
この場合、各画素電極PX1およびPX2の下端の同材料層は、それぞれ前記保護膜PASに形成されたコンタクト孔CN1およびCN2を通して前記薄膜トランジスタTFTのソース電極SD12、SD22のコンタクト部と接続されるようになっており、また、上端の同材料層は前記対向電極CTと重畳されて形成されている。
このように構成した場合、対向電極CTと各画素電極PXとの重畳部には絶縁膜GIと保護膜PASとの積層膜を誘電体膜とする容量素子が形成されるようになっている。
この容量素子は、図3あるいは図4の断面図に示すように、保護膜PAS上のITOで構成された画素電極PX1あるいはPX2が一旦液晶LC、保護膜PASおよびゲート絶縁膜GIを経由してITOで構成された対向電極CTへいたる電気力線と、画素電極PX1あるいはPX2から直接下部の対向電極へ至る電気力線による容量素子から構成されている。後者は保持容量Cstgである。この保持容量Cstgは薄膜トランジスタTFTを介してドレイン信号線DLからの映像信号が画素電極PXに印加された後に、該薄膜トランジスタTFTがオフとなっても該映像信号が画素電極PXに比較的長く蓄積される等のために設けられたものとなっている。
ここで、この容量素子Cstgの容量は、対向電極CTと各画素電極PXとの重畳面積に比例し、その面積が比較的大きくなってしまう。該容量の誘電体膜は絶縁膜GIと保護膜PASとの積層膜である。
なお、前記保護膜PASとしては、SiNに限定されることなく、たとえば合成樹脂によって形成されていてもよいことはいうまでもない。この場合、塗布により形成することから、その膜厚を大きく形成する場合においても製造が容易であるという効果を奏する。
そして、このように画素電極PX1あるいはPX2が形成された透明基板の表面には該画素電極PXをも被って配向膜ORI1が形成されている。この配向膜ORI1は液晶LCと直接に接触する膜で該液晶LCの初期配向方向を決定づけるものとなっている。
一方、対向電圧信号線CLは第1の透明基板SUB1で、ゲート信号線GLと平行に配置された横方向の配線に対して、ゲート信号線GLに対して第1の基板SUB1の絶縁を挟んでこれを横断するような縦方向の配線によっても接続され、いわば網の目状に接続されている。この網の目状配線により、外部電源から遠い画面中央領域においても、ゲート信号線GLの大きな電圧振幅が1画素内の寄生容量を介して変動し、これが対向電圧配線CLの電圧を不安定にして、残像、フリッカなどの直流電圧が液晶に印加することによる表示不良を著しく低減する。結果的に本網の目状結線によりゲート信号配線GLと並走する対向電圧配線CLの抵抗仕様は緩和され、そのレイアウト上の幅を細くでき透過率を向上させることができる。ゲート信号配線GLと並走する対向電圧配線CL間はゲート信号配線GLに対して絶縁膜を介して保護膜PASに配置された連結配線SEで接続する。
本実施例では図1における平面図の右下あるいは右上の連結配線SEで上下の隣り合う対向電極CTを連結することにより、対向電圧配線CL幅が狭く抵抗が高くても画質劣化を起こさない。結果として透過率を向上させることができる。
図6は図1のIII(a)−III(b)の切断線に沿ったこの連結配線SEの断面図である。連結配線SEは上下に隣接する画素領域のそれぞれの対向電極CTを接続する配線である。図6の断面構造でもわかるように、ゲート信号配線GLを挟むように1画素内に矩形に配置された対向電極CT上のゲート絶縁膜GI及び保護膜PASにコンタクトホールCN3及びCN4を開口し、これを介して、画素電極PX1およびPX2と同一工程で成膜されたITOからなる連結配線SEで接続する。コンタクトホールCN4の下部にはゲート信号配線GLと同一工程で成膜された対向電極配線CLがある。他方のコンタクトホールCN3は対向電極CTと接続されている。対向電極CTは対向電極配線CLと直接接続されている。したがって、ゲート信号配線GLと並走する対向電極配線CLは対向電極CT、連結配線SEの繰り返し構成で互いに電気的に接続されている。これにより対向電極配線CLの配線時定数は、連結配線SEで接続しない場合に比べて飛躍的に低減される。
上記実施例において、透明導電膜としてITOを用いて説明したが、たとえばIZO(Indium-Zinc-Oxide)でも同様の効果が得られることはいうまでもない。
このように構成された第1の透明基板SUB1はTFT基板と称され、このTFT基板と液晶LCを介して対向配置される第2の透明基板SUB2はフィルタ基板と称されている。
フィルタ基板は、図3あるいは図4に示すように、その液晶側の面に、まず、各画素領域を画するようにしてブラックマトリックスBMが形成され、このブラックマトリックスBMの実質的な画素領域を決定する開口部にはそれを被ってフィルタFILが形成されるようになっている。
そして、ブラックマトリックスBMおよびフィルタFILを被ってたとえば樹脂膜からなるオーバーコート膜OCが形成され、このオーバーコート膜の上面には配向膜ORI2が形成されている。上記が本実施例1の概略の平面および断面構成である。
次に本液晶モードの冗長構造における動作を図1、図4および図5を用いて説明する。本実施例では液晶としては電界方向に液晶分子の長軸方向が揃う、いわゆるポジ型のネマチック液晶を使用している。液晶表示のオン、オフは、無電界で黒状態、電圧を印加すると白状態へと遷移するノーマリブラックの電圧―透過率特性を持つ挙動を示す。
図4は図1のII(a)からII(b)をつなぐ2点破線上の断面図である。図4の正面から見て左手側がII(a)、右手側がII(b)である。本インプレーン表示モード(すなわち第1の基板SUB1側に画素電極PX1あるいはPX2および対向電極CTを有する)では、櫛歯状の画素電極PX1あるいはPX2からの電気力線(図4のE)が液晶LC中へ印加され、その電気力線は液晶LC中を経て上記櫛歯の隙間の保護膜PAS、絶縁膜GIを通過し、画素領域でほぼ方形に全面に形成された対向電極CTへ至る。図4において、中央の対向電圧配線CLに対して左手側領域(図4におけるRe1の領域)の液晶分子LC1では第1の基板SUB1にほぼ平行方向に対して時計回りに回転、図4の右側の領域(Re3)においてはその液晶分子LC3は反時計回り回転する。その回転により透過率が変化し表示が可能となる。
一方、図4の中央領域(Re)では、画素電極PX1及びPX2から液晶領域を経て対向電極CTへ電気力線が至るが光学的には光が透過しない。この領域は図1の平面構造でわかるように、2つの画素電極PX1及びPX2がドレイン信号線DLと平行に延在し、その2つの領域にはさまれた対向電極CT上の領域であるからである。すなわち、本液晶表示装置では、ゲート信号線GLと平行にラビングが施されているため、この画素電極PX1およびPX2に挟まれた領域では、電界方向と液晶分子の長軸方向が一致しており、例え、電界が印加されても液晶分子が回転せず、透明な画素電極CT上であっても黒表示のままである。従って、この領域は、冗長画素の効果で2つの画素領域である画素電極PX1及びPX2のいずれか一方の画素電極が不良となっても、すなわち画素電極PX1とPX2が異なる電位が印加されても黒表示を維持する。従来の液晶表示装置では、2つの画素領域の間を金属電極で遮光して、境界を分離していたが、本液晶表示装置では、これらが不要であるため、遮光電極と透明な画素電極を重ね合わせて逆に正常な画素の透過率さえも下げていた。本液晶表示装置ではこれを防ぐことができ明るい液晶表示装置を提供できる。
さらに、図5の模式的な平面図でその光学的動作を説明する。同図の(a)及び(b)はそれぞれ図3あるいは図4の画素電極PX1及びPX2と対向電極CT間に電界が印加されていない時の液晶分子の動作、電界が印加されているときの動作状態を示す。ここで第1基板SUB1側の偏光板POL1の偏光軸P1は第1のゲート信号線GL方向に設定してあり、一方第2基板SUB2側の偏光板POL2の偏光軸P2は図1のドレイン信号線DLに沿って配置されている。すなわち、クロスニコルの偏光軸配置である。ラビングは第1の偏光軸すなわちゲート信号線GLと平行な方向に第1および第2基板の配向膜ORL1、ORL2共に施されている。
図1の画素電極PX1の領域では、櫛歯状の画素電極PX1はゲート信号線GLすなわち偏光軸P1に対して反時計まわりに約10度の傾きを持つように延在し、一方、画素電極PX2の領域では、画素電極PX2は偏光軸P1に対して時計回りに約10度の方向に延在するように配置されている。
液晶の印加電圧がないか、あるいは小さい時は、ゲート信号配線GLの延在方向にその液晶分子LC1およびLC3の長軸がそろう。液晶分子LC1は(図4のRe1領域)これに追従し電界方向すなわち時計回りに回転し、偏光板の偏光軸と−45度方向に長軸が一致するように回転した際に透過率が最大となる。液晶分子LC3は(図4のRel3領域)逆に反時計回りとなり、偏光軸と45度方向に長軸が一致した時に最大透過率を示す。本実施例ではこのように1画素の液晶分子を時計回りと反時計回りの2つの領域に分けているため、画面の視野角はどの方向から見ても反転することがなく、また色変化が小さい広視野角の表示が可能となる。また、画素電極PXおよび対向電極CTが透明のITOで形成され、さらに液晶LCに充分な電界が印加されるのでブラックマトリクスBMの内側の画素領域ではほぼ全面に透過して明るい画像が表示できる。
一方、2つの画素電極PX1およびPX2に囲まれた境界領域では(図4のRe2領域)では無電界状態ではラビング方向すなわち第1の偏光軸P1にそって液晶分子LC2の長軸がそろっているのでクロスニコルの黒状態を維持する。さらに、電界が印加された場合でも、図4の断面に示すような画素電極PX1あるいはPX2から液晶層を経て対向電極CTに至る電気力線は平面的にみるとゲート信号線すなわち第1の偏光軸にそった方向となる。これは、2つの画素電極PX1およびPX2は第1図の平面図に示すようにドレイン信号線DLと平行に延在するように配置されているからである。電界方向が第1の偏光軸P1と平行であるためにこの液晶分子LC2はいかなる電界が印加されも黒状態を維持する。すなわち、正常動作で画素電極PX1及びPX2が同電位で対向電極CTと電界を形成している場合でも、一方の電極が不良で画素電極PX1とPX2が異なる電位となってもこの電界方向に変化がなく、冗長設計を施した画素電極PX1とPX2の境界領域は常に黒状態を維持する。
実施例2.
図7は、本発明による液晶表示装置の他の実施例を示す平面図で、同図のV(a)−V(b)線における断面図、VI(a)−VI(b)線における断面図をそれぞれ図8、図9に示している。
図7の平面図の構成は、本発明の1つの目的である冗長画素構造において、薄膜トランジスタTFT1からコンタタクトCN1を介して画素電極PX1にドレイン信号線DLのデータが供給される画素領域と薄膜トランジスタTFT2からコンタタクトCN2を介して画素電極PX2にドレイン信号線DLのデータが供給される画素領域を有する。1方の画素領域が不良となっても他方の画素領域が正常の電位動作するだけなく、視野角方向に色シフトのない冗長となっているのが特徴である。
大型液晶テレビは画素サイズが大きく点欠陥不良が目立やすい。しかも広視野角の性能の要求も高い。本実施例は1画素に2個の薄膜トランジスタTFT及び2つの画素領域を有する。第1の実施例とその点は同じである。第1の実施例では1画素の2つの画素領域が液晶分子の回転方向が画素分割のそれぞれの領域、すなわち、各画素の中央領域に対して左右の領域に対して液晶分子の回転方向が時計および反時計回りに回転することで、視野角方向から見た際に青く着色する変化と黄色く着色する効果を相殺してきた。いわゆる2ドメインの画素となっていた。ただし実施例1では、一方の画素領域が不良でこれが黒表示の欠陥の場合、他方の正常画素では液晶ディスプレイを左から見たときと右から見たときそれぞれ黄色あるいは青色着色の点に見えてしまう。
本実施例では隣り合うゲート信号線GLおよびドレイン信号線DLに囲まれた1画素領域が、まず第1の薄膜トランジスタTFT1及び第1の画素電極PX1で駆動される領域と第2の薄膜トランジスタTFT2及び第2の画素電極PX2で駆動される領域に分かれている。さらに、隣り合うゲート信号配線GLのほぼ中央領域にゲート信号線GLと平行に対向電極配線CLが延在している。この対向電極配線CLは対向電極CTと直接接続されており、それぞれの画素電極PX1およびPX2との間に電界を発生させ画像を表示している。
前記、画素電極PX1およびPX2はそれぞれ対向電極配線CLに対してその櫛歯状の電極が対向電極配線CLに対して対称の配置になるように傾いている。その角度は5から30度の間に設定される。これは前述の図5により液晶の光学動作を説明したと同様に、それぞれの画素電極PX1およびPX2の領域がさらに液晶分子が時計まわりと反時計回りに回転する2度ドメインの領域を持つことを意味する。従って、図9の断面構造において、対向電極配線CLを挟む2つの透過領域(Re1およびRe3)では液晶分子の回転方向が異なる。それぞれの画素領域が2ドメインの構成を持つわけである。これにより、画素分割した一方の領域が欠陥により黒点になったときにも他方の画素電極の領域は視野角のどの方向から見ても着色がなく正常動作し、広視野角が必要な液晶テレビへの応用においても好適な画質を提供することができる。
図9は連結配線SEの断面図である。連結配線SEは隣接する上下の各画素領域の対向電極CTを接続する配線である。その断面構造でもわかるように、ゲート信号配線GLを挟むように1画素内に矩形に配置された対向電極CT上のゲート絶縁膜GI及び保護膜PASにコンタクトホールCN3及びCN4を開口し、これを介して、画素電極PXと同一工程で成膜されたITOからなる連結配線SEで接続する。コンタクトホールCNの下部にはゲート信号配線GLと同一工程で成膜されたパッド領域PADがありこれは第2のコンタクトホールCN2及び第3のコンタクトホールCN3より広めの面積を持つ。このPADはコンタクトホールの段差でラビング不十分な場合に発生する光漏れを遮光する効果がある。このように、ゲート信号配線GLと並走する対向電極配線CLは対向電極CT、パッド領域PAD、連結配線SEの繰り返し構成で互いに電気的に接続されている。
実施例3.
図10は、本発明による液晶表示装置の他の実施例を示す平面図で、同図のVII(a)−VII(b)線における断面図を図11に示している。図12は対向電極CT及びこれと接続された対向電極配線CLの電気的連結状況を表し、図10の画素平面図のレイアウトにおける各薄膜層の一部を用いてこれを概略説明した図面である。
本実施例における1画素の平面図は基本的には実施例1における液晶表示装置と同様の動作を行う。新たな効果を生み出す構造は、隣合うゲート信号配線GLと隣り合うドレイン信号線DLに挟まれた1画素領域に矩形状に配置された透明電極で構成された対向電極CTに対して、ゲート配線GLに隣接する一方の端部にドレイン信号線DLを交差して横断する対向電極配線CLの他方端部に抵抗低減電極RBARを形成した点にある。抵抗低減電極RBARは以下の構造が特徴であり、特有の作用効果を生み出す。抵抗低減電極RBARはゲート信号配線GL及び対向電極配線CLと平行な方向に延在している。しかし、大きく異なるのは抵抗低減電極RBARはドレイン信号配線DLとは交差せず1画素内に留まっている。ゲート信号配線GLあるいは対向電極配線CLは断面構造的にはゲート絶縁膜GIで分離されている。しかし、製造工程中のダストなどによりこの部分の絶縁膜が不良になると線欠陥となる。交差しなければこの不良は発生しない。この抵抗低減電極RBARはドレイン信号線DLと交差しなくても対向電極CTと対向電極配線CLのつくり出す配線ネットワークの抵抗を下げることができる。
図11は、抵抗低減電極RBAR及びこれが接続された対向電極CTがゲート信号配線GLをまたぐように形成された連結配線SEと接続された部分の断面構造を示す。抵抗低減電極RBARは、ITOで構成された対向電極CT上にゲート信号配線GLあるいは対向電極配線CLと同一工程で形成した金属配線材料である。抵抗低減電極RBARはゲート信号配線GLを跨ぐように、ゲート絶縁膜GIおよび保護膜PASに開口されたコンタクトホールCN3及びCN4に対して、画素電極PXと同一工程で形成された透明電極材料のITOで構成された連結配線SEで接続されている。
図12は抵抗低減電極RBARの効果を表す画素平面図で、装置を構成する薄膜層の内、説明に必要な層のみが記載されている。対向電極配線CLは低抵抗の金属配線で形成されており、これは記号I1の経路での低抵抗成分(電流の流れ)を持っている。これはITOで構成された高抵抗の矩形の対向電極CTに連結される。ゲート配線GLを跨ぐ前段の対向電極配線CLの電流経路I4は連結配線I3で自身の画素の対向電極CTの電圧歪を低減する。抵抗低減電極RBARの効果により電流経路I5の広がり抵抗ができ、抵抗低減電極RBARが無い場合には、コンタクトホールCN3近傍付近での電流経路のみであったものに対して、対向電極CT全面に電流が広がり電圧歪を緩和する。
上記低減効果、結果として、連結配線SEや抵抗低減配線RBARが無い場合に比べて対向電極配線CL自体の配線幅を狭くできるのでブラックマトリクスBMの覆われていない領域を大きくできるので開口率を上げることができる。
次に、ゲート信号線GLをまたぐ抵抗低減配線RBAR及び対向電極配線RBARの他の透過率向上の役割を示す。ゲート信号配線GLと対向電極CTは同層である。もちろん、これがショートすると線欠陥不良となる。従ってゲート信号配線GLと対向電極CTは平面的に一定の間隔をあける必要がある。抵抗低減配線RBARと対向電極配線CLはこの間隙から下部バックライトの光が斜め方向から抜ける不要光を効率よく遮光することができる。これは、従来、ゲート配線GLを対向電極配線CLでまたぐように形成していた装置に比べ、抵抗低減電極RBARがドレイン信号線DLと交差していないためにショート不良による歩留まり低下がない特徴を持つ。
本発明による液晶表示装置の画素領域の一実施例を示す平面図である。 本発明による液晶表示装置の一実施例を示す等価回路図である。 図1のI(a)−I(b)線における断面図である。 図1のII(a)−II(b)線における断面図である。 第1の実施例における液晶分子の偏光挙動を示す模式図である。 図1のIII(a)−III(b)線における断面図である。 本発明による液晶表示装置の画素領域における他の実施例を示す平面図である。 図7のV(a)−V(b)線における断面図である。 図7のVI(a)−VI(b)線における断面図である。 本発明による液晶表示装置の画素領域における他の実施例を示す平面図である。 図10のVII(a)−VII(b)線における断面図である。 実施例における抵抗低減の効果を表す画素の概略平面図である。
符号の説明
SUB1…第1の透明基板、SUB2…第2の透明基板、POL1…第1の透明基板の偏光板、POL2…第2の透明基板の偏光板、BM…ブラックマトリクス、FIL…カラーフィルタ層、OC…オーバコート膜、OIL1…第1の透明基板の配向膜、OIL2…第2の透明基板の配向膜、LC…液晶層あるいは液晶分子、GL…ゲート信号配線、CL…対向電極配線、DL…ドレイン信号配線、CT…対向電極、PX…画素電極、TFT…薄膜トランジスタ、AS…半導体層、SD1…ドレイン電極、SD2…ソース電極、CN…コンタクトホール、SE…連結配線、PAD…パッド領域、GI…ゲート絶縁膜、PAS…保護膜、RBAR…抵抗低減電極

Claims (10)

  1. 対向配置された第1の基板と第2の基板を有し、該第1の基板と第2の基板の間に液晶層を有し、
    前記第1の基板上には、複数のゲート信号線と、該ゲート信号線と交差する複数のドレイン信号線を有し、
    隣接する前記ゲート信号線と前記ドレイン信号線に囲まれた領域で画素領域を構成し、
    前記各画素領域の前記第1の基板上には平面状且つ矩形状の対向電極を有する液晶表示装置において、
    前記対向電極上に絶縁層を介して形成された画素電極を有し、
    該画素電極は、前記画素領域で第1の画素電極と第2の画素電極から構成され、
    前記第1の画素電極は、第1の薄膜トランジスタ素子に接続され、前記第2の画素電極は、第2の薄膜トランジスタ素子に接続され、前記第1の薄膜トランジスタ素子と前記第2の薄膜トランジスタ素子は、同じ前記ゲート信号線により制御され、且つ同じ前記ドレイン信号線に接続され、
    前記第1の画素電極と前記第2の画素電極は、電極中に多数の並設されたスリットを有し、且つ該スリットの延在方向は、前記ゲート配線と前記ドレイン信号線のいずれの延在方向とも異なり、
    且つ前記第1と第2の画素電極の隣接する辺は互いに平行で、且つ前記第1と第2の画素電極の隣接する辺の間が前記対向電極上に位置していることを特徴とする液晶表示装置。
  2. 前記第1と第2の画素電極の隣接する辺が、前記ドレイン信号線と平行に配置されていることを特徴とする請求項1に記載の液晶表示装置。
  3. 前記第1の画素電極に形成された前記スリットと前記第2の画素電極に形成された前記スリットは、互いに延在方向が異なることを特徴とする請求項2に記載の液晶表示装置。
  4. 前記第1の画素電極に形成された前記スリットと前記第2の画素電極に形成された前記スリットは、前記ドレイン信号線の延在方向に対して対称となる方向に延在することを特徴とする請求項3に記載の液晶表示装置。
  5. 前記液晶層の液晶分子の配向方向が、前記ドレイン信号線と直交する方向であることを特徴とする請求項2に記載の液晶表示装置。
  6. 前記第1の画素電極と前記第2の画素電極の前記スリットの延在方向は、前記ゲート信号線の延在方向に対して時計回り或いは反時計回りに30度以内であることを特徴とする請求項5に記載の液晶表示装置。
  7. 前記ドレイン信号線の延在方向に隣接する前記画素領域において、各画素領域間の前記対向電極同士を接続する連結配線を有し、前記連結配線は、前記ゲート信号線を跨いで各対向電極に接続されることを特徴とする請求項1に記載の液晶表示装置。
  8. 前記対向電極に対向電圧を供給する複数の対向電圧信号線が前記第1の基板上に形成され、
    前記対向電圧信号線は、前記ゲート信号線と平行に、且つ複数の前記画素領域を跨ぐように形成されることを特徴とする請求項1に記載の液晶表示装置。
  9. 前記対向電圧信号線は、前記ゲート信号線に隣接して形成され、前記対向電極の一方の前記ゲート信号線に隣接した一辺において、当該対向電圧信号線は対向電極と接続されることを特徴とする請求項8に記載の液晶表示装置。
  10. 前記対向電極は、透明導電膜によって形成され、
    前記対向電極の前記対向電圧信号線が接続されていない他方の前記ゲート信号線に隣接した一辺において、当該対向電極に金属配線が接続されていることを特徴とする請求項9に記載の液晶表示装置。
JP2003387832A 2003-11-18 2003-11-18 液晶表示装置 Expired - Lifetime JP4381782B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2003387832A JP4381782B2 (ja) 2003-11-18 2003-11-18 液晶表示装置
US10/977,934 US7256853B2 (en) 2003-11-18 2004-11-01 Liquid crystal display device having particular pixel region
CNB200410090452XA CN100395642C (zh) 2003-11-18 2004-11-18 液晶显示装置
US11/819,908 US7411647B2 (en) 2003-11-18 2007-06-29 Liquid crystal display device having particular pixel region
US12/216,442 US7567325B2 (en) 2003-11-18 2008-07-03 Liquid crystal display device having particular pixel region

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003387832A JP4381782B2 (ja) 2003-11-18 2003-11-18 液晶表示装置

Publications (2)

Publication Number Publication Date
JP2005148534A JP2005148534A (ja) 2005-06-09
JP4381782B2 true JP4381782B2 (ja) 2009-12-09

Family

ID=34567454

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003387832A Expired - Lifetime JP4381782B2 (ja) 2003-11-18 2003-11-18 液晶表示装置

Country Status (3)

Country Link
US (3) US7256853B2 (ja)
JP (1) JP4381782B2 (ja)
CN (1) CN100395642C (ja)

Families Citing this family (54)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4381782B2 (ja) * 2003-11-18 2009-12-09 株式会社 日立ディスプレイズ 液晶表示装置
JP4217170B2 (ja) * 2004-01-28 2009-01-28 株式会社 日立ディスプレイズ 液晶表示装置およびその駆動方法
JP4606103B2 (ja) 2004-09-22 2011-01-05 株式会社 日立ディスプレイズ 液晶表示装置
KR101133761B1 (ko) * 2005-01-26 2012-04-09 삼성전자주식회사 액정 표시 장치
KR101175561B1 (ko) * 2005-06-30 2012-08-21 엘지디스플레이 주식회사 저항을 감소시키는 공통전극을 포함하는 액정표시소자 및그 제조방법
JP4717533B2 (ja) 2005-07-06 2011-07-06 株式会社 日立ディスプレイズ 表示装置
KR101240644B1 (ko) * 2005-08-09 2013-03-11 삼성디스플레이 주식회사 박막 트랜지스터 표시판
EP1793266B1 (en) * 2005-12-05 2017-03-08 Semiconductor Energy Laboratory Co., Ltd. Transflective Liquid Crystal Display with a Horizontal Electric Field Configuration
JP2007226175A (ja) * 2006-01-26 2007-09-06 Epson Imaging Devices Corp 液晶装置及び電子機器
TWI328128B (en) * 2006-03-17 2010-08-01 Au Optronics Corp Liquid crystal display
EP1843194A1 (en) 2006-04-06 2007-10-10 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device, semiconductor device, and electronic appliance
TWI839708B (zh) * 2006-05-16 2024-04-21 日商半導體能源研究所股份有限公司 液晶顯示裝置
US7847904B2 (en) * 2006-06-02 2010-12-07 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and electronic appliance
US8106865B2 (en) * 2006-06-02 2012-01-31 Semiconductor Energy Laboratory Co., Ltd. Display device and driving method thereof
KR100908357B1 (ko) 2006-08-09 2009-07-20 엡슨 이미징 디바이스 가부시키가이샤 횡전계 방식의 액정 표시 패널
JP2008083324A (ja) * 2006-09-27 2008-04-10 Seiko Epson Corp 液晶表示装置及び電子機器
JP5216204B2 (ja) * 2006-10-31 2013-06-19 株式会社半導体エネルギー研究所 液晶表示装置及びその作製方法
KR100855782B1 (ko) * 2007-01-29 2008-09-01 비오이 하이디스 테크놀로지 주식회사 에프에프에스 모드 액정표시장치 및 그 제조방법
KR20080071231A (ko) * 2007-01-30 2008-08-04 삼성전자주식회사 액정 표시 장치
JP5154298B2 (ja) * 2007-08-01 2013-02-27 株式会社ジャパンディスプレイウェスト 液晶表示パネル、その製造方法
US8218116B2 (en) * 2007-08-01 2012-07-10 Sony Corporation Liquid crystal display panel and manufacturing method thereof
JP5026885B2 (ja) * 2007-08-06 2012-09-19 株式会社ジャパンディスプレイウェスト 液晶表示装置
JP4475303B2 (ja) * 2007-08-17 2010-06-09 ソニー株式会社 表示装置
JP5154170B2 (ja) * 2007-08-28 2013-02-27 株式会社ジャパンディスプレイウェスト 液晶表示装置
CN101398587B (zh) 2007-09-29 2011-02-16 北京京东方光电科技有限公司 水平电场型液晶显示装置的像素结构
JP2009092912A (ja) * 2007-10-09 2009-04-30 Hitachi Displays Ltd 液晶表示装置
JP5199638B2 (ja) * 2007-10-16 2013-05-15 株式会社ジャパンディスプレイイースト 液晶表示装置
JP5090133B2 (ja) * 2007-11-14 2012-12-05 パナソニック液晶ディスプレイ株式会社 液晶表示装置
JP2009122595A (ja) * 2007-11-19 2009-06-04 Hitachi Displays Ltd 液晶表示装置
JP4600463B2 (ja) * 2007-11-21 2010-12-15 ソニー株式会社 液晶表示装置
US8212954B2 (en) * 2007-11-21 2012-07-03 Sony Corporation Liquid crystal display device
TWI396887B (zh) * 2008-05-07 2013-05-21 Au Optronics Corp 液晶顯示裝置及相關驅動方法
KR20100012080A (ko) * 2008-07-28 2010-02-05 삼성전자주식회사 어레이 기판, 이의 제조방법 및 이를 갖는 액정표시장치
US20100165280A1 (en) * 2008-12-25 2010-07-01 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
JP5348473B2 (ja) * 2009-01-20 2013-11-20 ソニー株式会社 液晶表示装置および電子機器
TWI392940B (zh) * 2009-03-11 2013-04-11 Au Optronics Corp 畫素結構、觸控式顯示面板以及液晶顯示器
KR101182471B1 (ko) * 2009-11-12 2012-09-12 하이디스 테크놀로지 주식회사 에프에프에스 모드 액정표시장치 및 그 제조방법
CN102236222B (zh) * 2010-04-23 2013-07-10 北京京东方光电科技有限公司 阵列基板及其制造方法和液晶显示器
JP2012078692A (ja) * 2010-10-05 2012-04-19 Hitachi Displays Ltd 表示装置
JP5687911B2 (ja) 2011-01-25 2015-03-25 三菱電機株式会社 薄膜トランジスタアレイ基板及びその製造方法、並びに液晶表示装置
KR20120104777A (ko) * 2011-03-14 2012-09-24 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 이를 포함하는 액정 표시 장치
JP5377567B2 (ja) 2011-04-25 2013-12-25 株式会社ジャパンディスプレイ 液晶表示装置
CN102998857B (zh) * 2012-11-20 2015-07-15 京东方科技集团股份有限公司 一种狭缝电极、阵列基板及显示装置
TWI494672B (zh) * 2012-11-30 2015-08-01 Au Optronics Corp 液晶顯示面板之畫素結構
JP5748731B2 (ja) * 2012-12-05 2015-07-15 株式会社ジャパンディスプレイ 液晶表示装置
JP6207264B2 (ja) * 2013-07-03 2017-10-04 三菱電機株式会社 液晶表示装置
WO2016013500A1 (ja) * 2014-07-24 2016-01-28 シャープ株式会社 液晶表示装置
KR20160090962A (ko) * 2015-01-22 2016-08-02 삼성디스플레이 주식회사 액정 표시 장치 및 그 제조 방법
CN104932162B (zh) * 2015-06-30 2019-02-12 厦门天马微电子有限公司 阵列基板和液晶显示面板
JP6909713B2 (ja) * 2017-11-16 2021-07-28 パナソニック液晶ディスプレイ株式会社 液晶表示パネル
JP6998740B2 (ja) * 2017-11-16 2022-01-18 パナソニック液晶ディスプレイ株式会社 液晶表示パネル
JP6904889B2 (ja) * 2017-11-16 2021-07-21 パナソニック液晶ディスプレイ株式会社 液晶表示パネル
KR102440112B1 (ko) * 2017-12-07 2022-09-05 삼성디스플레이 주식회사 표시 장치
CN110008616B (zh) * 2019-04-15 2020-04-03 北京华大九天软件有限公司 一种r角自动化布局布线方法

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US645351A (en) * 1899-07-22 1900-03-13 Thomas Dennis Trolley.
TW396289B (en) * 1996-10-29 2000-07-01 Nippon Electric Co Liquid crystal display device
KR100250795B1 (ko) 1996-11-29 2000-04-01 김영환 액정 표시 소자 및 그 제조방법
TW387997B (en) * 1997-12-29 2000-04-21 Hyundai Electronics Ind Liquid crystal display and fabrication method
KR100293811B1 (ko) * 1998-05-29 2001-10-26 박종섭 아이피에스모드의액정표시장치
KR100306798B1 (ko) * 1998-05-29 2001-11-30 박종섭 컬러쉬프트를방지한고개구율및고투과율액정표시장치
KR100293809B1 (ko) * 1998-05-29 2001-10-26 박종섭 다중도메인을갖는아이피에스-브이에이모드액정표시장치
JP2001109018A (ja) 1999-10-12 2001-04-20 Matsushita Electric Ind Co Ltd 液晶表示装置およびその駆動方法
JP2001194676A (ja) * 2000-01-07 2001-07-19 Hitachi Ltd 液晶表示装置
JP3695393B2 (ja) * 2000-03-21 2005-09-14 株式会社日立製作所 液晶表示装置
JP3689003B2 (ja) * 2000-03-30 2005-08-31 シャープ株式会社 アクティブマトリクス型液晶表示装置
TW541441B (en) * 2000-10-04 2003-07-11 Matsushita Electric Ind Co Ltd Liquid crystal display device and driving method thereof
JP3668844B2 (ja) 2000-10-04 2005-07-06 松下電器産業株式会社 表示装置及びその駆動方法
KR100482468B1 (ko) 2000-10-10 2005-04-14 비오이 하이디스 테크놀로지 주식회사 프린지 필드 구동 액정 표시 장치
US6784965B2 (en) * 2000-11-14 2004-08-31 Lg.Philips Lcd Co., Ltd. In-plane switching mode liquid crystal display device and manufacturing method thereof
KR100448045B1 (ko) * 2000-12-05 2004-09-10 비오이 하이디스 테크놀로지 주식회사 프린지 필드 구동 모드 액정 표시 장치
KR20020085244A (ko) * 2001-05-07 2002-11-16 주식회사 현대 디스플레이 테크놀로지 액정표시장치
KR100471397B1 (ko) * 2001-05-31 2005-02-21 비오이 하이디스 테크놀로지 주식회사 프린지 필드 스위칭 액정표시장치 및 그 제조방법
US6952252B2 (en) * 2001-10-02 2005-10-04 Fujitsu Display Technologies Corporation Substrate for liquid crystal display and liquid crystal display utilizing the same
JP4019697B2 (ja) * 2001-11-15 2007-12-12 株式会社日立製作所 液晶表示装置
KR100494702B1 (ko) * 2001-12-26 2005-06-13 비오이 하이디스 테크놀로지 주식회사 프린지 필드 스위칭 액정표시장치
JP4162890B2 (ja) * 2001-12-27 2008-10-08 株式会社日立製作所 液晶表示装置
JP4047586B2 (ja) * 2002-01-10 2008-02-13 Nec液晶テクノロジー株式会社 横電界方式のアクティブマトリクス型液晶表示装置
JP4381782B2 (ja) * 2003-11-18 2009-12-09 株式会社 日立ディスプレイズ 液晶表示装置
JP4326307B2 (ja) * 2003-11-19 2009-09-02 株式会社 日立ディスプレイズ 液晶表示装置
KR100640212B1 (ko) * 2003-12-16 2006-10-31 엘지.필립스 엘시디 주식회사 공통전극의 접속이 강화된 횡전계방식 액정표시패널 및 그 제조방법

Also Published As

Publication number Publication date
US20070252936A1 (en) 2007-11-01
US7256853B2 (en) 2007-08-14
US20080273135A1 (en) 2008-11-06
US7411647B2 (en) 2008-08-12
CN100395642C (zh) 2008-06-18
US7567325B2 (en) 2009-07-28
JP2005148534A (ja) 2005-06-09
CN1619395A (zh) 2005-05-25
US20050105032A1 (en) 2005-05-19

Similar Documents

Publication Publication Date Title
JP4381782B2 (ja) 液晶表示装置
JP4326307B2 (ja) 液晶表示装置
JP4998931B2 (ja) 液晶表示装置
US7557886B2 (en) Liquid crystal display device and method of fabricating the same
JP5165758B2 (ja) 液晶表示装置
KR100823386B1 (ko) 액정 표시 장치용 기판 및 액정 표시 장치
US9664972B2 (en) Liquid crystal display apparatus
CN100545722C (zh) 显示装置
JP4424925B2 (ja) 表示装置
JP2008262006A (ja) アクティブマトリクス基板及び液晶パネル
CN109976053A (zh) 显示装置用基板以及显示装置
KR20070047861A (ko) 표시 기판과, 이를 구비한 액정표시패널 및 표시 장치
JP4121357B2 (ja) 液晶表示装置
JP4889711B2 (ja) 液晶表示装置
JP2011237671A (ja) 液晶表示装置
JP2013246250A (ja) Tftアレイ基板およびそれを備える液晶パネル
KR20070108689A (ko) 액정표시장치
KR20000059772A (ko) 액정표시소자
JP2010117737A (ja) 液晶表示装置
JP2011048396A (ja) 表示装置用基板及び表示装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060213

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080620

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080708

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080908

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090915

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090916

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121002

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4381782

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313121

Free format text: JAPANESE INTERMEDIATE CODE: R313115

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121002

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121002

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131002

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313117

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term