JP4372669B2 - 素子搭載用基板の製造方法 - Google Patents
素子搭載用基板の製造方法 Download PDFInfo
- Publication number
- JP4372669B2 JP4372669B2 JP2004340773A JP2004340773A JP4372669B2 JP 4372669 B2 JP4372669 B2 JP 4372669B2 JP 2004340773 A JP2004340773 A JP 2004340773A JP 2004340773 A JP2004340773 A JP 2004340773A JP 4372669 B2 JP4372669 B2 JP 4372669B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- ceramic
- electrode
- substrate
- ceramic coating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49822—Multilayer substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
- H01L21/4857—Multilayer substrates
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/28—Applying non-metallic protective coatings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
- H01L2924/097—Glass-ceramics, e.g. devitrified glass
- H01L2924/09701—Low temperature co-fired ceramic [LTCC]
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/01—Dielectrics
- H05K2201/0137—Materials
- H05K2201/017—Glass ceramic coating, e.g. formed on inorganic substrate
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3452—Solder masks
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
- H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
- H10H20/80—Constructional details
- H10H20/85—Packages
- H10H20/8506—Containers
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Led Device Packages (AREA)
- Semiconductor Lasers (AREA)
- Led Devices (AREA)
- Devices For Post-Treatments, Processing, Supply, Discharge, And Other Processes (AREA)
Description
しかし、グリーンシートを、目的とする基板の形状、大きさに合わせ、かつハンダ層の形成予定部の位置に合わせてメタライズ層の一部が露出し、しかも切断予定ラインにおいてはメタライズを覆うような形状に予め切断しておくことは極めて煩雑な作業となる。また、グリーンシートは、比較的厚みがあるため、その焼成物も厚み(通常は0.1〜1mm程度)がある。このため、たとえハンダ層を形成できたとしても、セラミックス層の厚みが邪魔をして、素子のマウントができない場合がある。
(1)セラミックス基板と、該基板上に形成された電極層と、該電極層上の一部に形成された厚さ1〜50μmのセラミックス製被覆層と、を含み、前記セラミックス製被覆層が形成されていない前記電極層上にハンダ層を形成してから該ハンダ層を介して素子又は駆動回路を接合して使用され、前記セラミックス製被覆層が、前記素子又は駆動回路の接合時においてハンダの流れ出しを防止する素子搭載用基板を製造する方法であって、
(a) 大径のセラミックス板上に、電極前駆層を電極層のパターン状に形成する工程、
(b) 焼成後において前記セラミックス基板と同一材料となるセラミックス製被覆前駆層を、前記電極前駆層上の一部及び該電極前駆層が形成されていない前記セラミックス板上の一部を同時に被覆するように形成する工程および
(c) 得られた前駆体を焼成する工程
を含む方法。
(2)セラミックス基板と、該基板上に形成された電極層と、該電極層上の一部に形成された厚さ1〜50μmのセラミックス製被覆層と、該電極層上に形成されたハンダ層と、を含み、該ハンダ層を介して素子又は駆動回路を接合して使用され、前記セラミックス製被覆層が、前記素子又は駆動回路の接合時においてハンダの流れ出しを防止する素子搭載用基板を製造する方法であって、
(a) 大径のセラミックス板上に、電極前駆層をパターン状に形成する工程、
(b) 焼成後において前記セラミックス基板と同一材料となるセラミックス製被覆前駆層を、前記電極前駆層上の一部及び該電極前駆層が形成されていない前記セラミックス板上の一部を同時に被覆するように形成する工程、
(c) 得られた前駆体を焼成する工程、および
(d) 前記工程(c)で得られた焼成物において、セラミックス製被覆層が形成されていない電極層上にハンダ層を形成する工程
を含む方法。
(3)前記セラミックス基板及び前記セラミックス製被覆層が窒化アルミニウムからなる(1)又は(2)に記載の方法。
(4)積層体の切断予定ラインにおいて、電極前駆層を覆うように、セラミックス製被覆前駆層を形成し、焼成物を該切断予定ラインに沿って分離切断する工程をさらに含む(1)乃至(3)のいずれかに記載の方法。
図1〜図5に本発明の方法により製造される素子搭載用基板(以下、本発明に係る素子搭載用基板又は本発明の素子搭載用基板ともいう。)の例を示す。なお、図2は図1のA−A線断面図であり、図4は図3のB−B線断面図であり、図5は図3のC−C線断面図である。
化アルミニウム系セラミックス、酸化珪素系セラミックス、酸化カルシウム系セラミックス、酸化マグネシウム系セラミックスなどの酸化物系セラミックス;(ii)窒化アルミニウム系セラミックス、窒化ケイ素系セラミックス、窒化ホウ素などの窒化物セラミックス;(iii)酸化ベリリウム、炭化珪素、ムライト、ホウケイ酸ガラス等を使用することができ
、これらのセラミックス材料を焼結したセラミックス焼結体である。また、これらセラミックス焼結体には、使用したセラミックスの種類に応じて、種々の焼結助剤が含有されることがある。
金、パラジウム、ロジウム、銀、アルミニウム等のメッキ金属層や蒸着金属層を被着させてもよい。電極層2の形成パターンは、搭載する素子の形状、接続端子の位置などに応じて様々である。
は、ハンダ層として、ハンダボールが形成された例を示したが、膜状のハンダメッキであってもよい。また、ハンダ層は、図6に示したように、上下面の電極層に形成してもよいし、素子の搭載面のみに形成してもよい。
法(co-firing、同時焼成法)の何れでも製造できる。ポストファイア法とは、予め焼成
しておいた大径のセラミックス板上に、電極層、セラミックス製被覆層を形成し、これをダイシングする方法である。一方、コファイア法とは、セラミックス板、電極層、セラミックス製被覆層の焼成を同時に行い、これをダイシングする方法である。セラミックス板はグリーンシートと呼ばれるセラミックス前駆体のシートを焼成することで製造されるが、焼成の際に寸法収縮が起こる。したがって、本発明の方法では、寸法精度の高い素子搭載用基板10を得るために、ポストファイア法を採用する。一方、コファイア法によれば、セラミックス板、電極層、セラミックス製被覆層の密着性が向上し、また同時に焼成するため製造コストが抑えられるという利点がある。
ポストファイア法では、まず大径のセラミックス板11を準備する。セラミックス板11はグリーンシートと呼ばれるセラミックス前駆体のシートを焼成することで製造される。グリーンシートは、セラミックス粉末、焼結助剤、有機バインダーからなる混合物をシート状に成形して得られる。各成分の配合割合や成形法は種々知られており、本発明では特に限定されることはない。
セラミックス、酸化マグネシウム系セラミックスなどの酸化物系セラミックス;(ii)窒化アルミニウム系セラミックス、窒化ケイ素系セラミックス、窒化ホウ素系セラミックスなどの窒化物セラミックス;(iii)酸化ベリリウム、炭化珪素、アルミナ、ムライト、窒化
ホウ素、ホウケイ酸ガラス等の粉末を使用することができる。しかしながら、熱伝導性の観点から、窒化アルミニウム系セラミックス、窒化ケイ素系セラミックス、窒化ホウ素系セラミックスなどの窒化物セラミックス粉末を使用するのが好適である。これらセラミックス粉末は、その種類に応じて常用される焼結助剤と共に使用するのが一般的である。
リーンシートに関して説明したものと同様のセラミックス原料粉末、焼結助剤、有機バインダー等を含むペーストから形成される。セラミックス製被覆前駆層13は、電極前駆層12の一部を覆うようにパターン状に形成される。このパターン形成は電極前駆層12と同様に、スクリーン印刷やカレンダー印刷などの公知の手法により行われる。したがって、セラミックス製被覆前駆層13を形成するペーストは、これらの印刷が可能な程度の粘度に調整しておく。粘度の調整は、テルピネオール、テキサノール等の有機溶媒やエチルセルロース等の有機バインダーの量や種類を選択することで行われる。
コファイア法では、図8、9に示すように、未焼成のグリーンシート21上に、電極前
駆層12、セラミックス製被覆前駆層13を順次形成し、この積層体である前駆体を脱脂、焼成し、ダイシングすることで素子搭載用基板を得る。グリーンシート21、電極前駆層12、セラミックス製被覆前駆層13の具体例、好適例は、前記と同様である。また脱脂、焼成の条件も、前記グリーンシートに関して説明したものと同様である。
(実施例)
以下本発明を実施例により説明するが、本発明はこれら実施例に限定されるものではない。
平均粒径2.5μmのタングステン粉末100質量部、平均粒径1.5μmの窒化アルミニウム粉末3質量部、平均粒径0.5μmの酸化イットリウム粉末0.15質量部とエチルセルロース2質量部、テルピネオール10質量部を混練し、25℃における粘度が3000Pの高融点金属ペーストを調製した。次いで、平均粒径1.5μmの窒化アルミニウム粉末100質量部、平均粒径0.5μmの酸化イットリウム粉末2質量部とエチルセルロース9質量部、テルピネオール40質量部を混練し、25℃における粘度が5000Pの窒化アルミニウムペーストを調整した。次いで、酸化イットリウムを5重量部含有する窒化アルミニウム焼結体基板の基板上に、高融点金属ペーストを印刷法にて、図9に示すパターンを塗布・乾燥し、次いで窒化アルミニウムペーストを印刷法にて塗布・乾燥した。
窒化アルミニウム粉末100質量部に対して焼結助剤としての酸化イットリウム5質量部を含む窒化アルミニウムグリーンシートの表面上に実施例1と同様にして高融点金属パターンを形成し60℃にて10分間乾燥してから、更に窒化アルミニウムパターンを形成し、60℃で10分間乾燥し、水分を含む水素雰囲気中で900℃に1時間保持して脱脂を行なった。その後、脱脂体を窒素雰囲気中で1800℃、4時間焼成してメタライズド基板を得た。得られた基板の高融点金属パターンの焼成後の膜厚は15μmで、その上に形成された窒化アルミニウム被覆層の厚さは8μmであった。得られた基板について実施例1と同様にメッキを行い、各種評価を行なった。その結果、切断部に剥離は生じておらず、更にハンダメッキを施した切断品とハンダメッキを施していない切断品をメタライズ面同士が接触するように配置し、280℃に加熱したところ、きれいに切断品同士を接合することができた。
実施例1と同様に切断品を作製した。但し、窒化アルミニウムペーストは用いなかった。
また、ハンダメッキについては、フォトリソ法によって窒化アルミニウムペーストを塗布する位置にレジストを塗布したのちハンダメッキを実施し、ハンダメッキ後、アセトンにてレジストを除去し、切断を実施した。得られた切断品を観察したところ、メタライズ部において剥離が生じていた。また、ハンダメッキを施した切断品とハンダメッキを施していない切断品を280℃に加熱し接合したが、接合することが出来なかった。切断品を観察したところ、ハンダがレジスト塗布部にまで広がっていた。
参考例1と同様に切断品を作製した。但し、窒化アルミニウムペースト部にはセラミックスのグリーンシート(厚み0.3mm)を用いた。
2 電極層
3 セラミックス製被覆層
4 ビアホール
5 ハンダ層
6 素子
10 素子搭載用基板
11 セラミックス板
12 電極前駆層
13 セラミックス製被覆前駆層
21 グリーンシート
Claims (4)
- セラミックス基板と、該基板上に形成された電極層と、該電極層上の一部に形成された厚さ1〜50μmのセラミックス製被覆層と、を含み、前記セラミックス製被覆層が形成されていない前記電極層上にハンダ層を形成してから該ハンダ層を介して素子又は駆動回路を接合して使用され、前記セラミックス製被覆層が、前記素子又は駆動回路の接合時においてハンダの流れ出しを防止する
素子搭載用基板を製造する方法であって、
(a) 大径のセラミックス板上に、電極前駆層をパターン状に形成する工程、
(b) 焼成後において前記セラミックス基板と同一材料となるセラミックス製被覆前駆層を、前記電極前駆層上の一部及び該電極前駆層が形成されていない前記セラミックス板上の一部を同時に被覆するように形成する工程および
(c) 得られた前駆体を焼成する工程
を含む方法。 - セラミックス基板と、該基板上に形成された電極層と、該電極層上の一部に形成された厚さ1〜50μmのセラミックス製被覆層と、該電極層上に形成されたハンダ層と、を含み、該ハンダ層を介して素子又は駆動回路を接合して使用され、前記セラミックス製被覆層が、前記素子又は駆動回路の接合時においてハンダの流れ出しを防止する素子搭載用基板を製造する方法であって、
(a) 大径のセラミックス板上に、電極前駆層をパターン状に形成する工程、
(b) 焼成後において前記セラミックス基板と同一材料となるセラミックス製被覆前駆層を、前記電極前駆層上の一部及び該電極前駆層が形成されていない前記セラミックス板上の一部を同時に被覆するように形成する工程、
(c) 得られた前駆体を焼成する工程、および
(d) 前記工程(c)で得られた焼成物において、セラミックス製被覆層が形成されていない電極層上にハンダ層を形成する工程
を含む方法。 - 前記セラミックス基板及び前記セラミックス製被覆層が窒化アルミニウムからなる請求項1又は2に記載の方法。
- 積層体の切断予定ラインにおいて、電極前駆層を覆うように、セラミックス製被覆前駆層を形成すると共に、焼成物を該切断予定ラインに沿って分離切断する工程をさらに含む請求項1乃至3のいずれかに記載の方法。
Priority Applications (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004340773A JP4372669B2 (ja) | 2004-11-25 | 2004-11-25 | 素子搭載用基板の製造方法 |
PCT/JP2005/021298 WO2006057205A1 (ja) | 2004-11-25 | 2005-11-18 | 素子搭載用基板およびその製造方法 |
EP05806800A EP1830414A4 (en) | 2004-11-25 | 2005-11-18 | ELEMENT ANBRING SUBSTRATE AND METHOD FOR THE PRODUCTION THEREOF |
US11/791,595 US7888187B2 (en) | 2004-11-25 | 2005-11-18 | Element mounting substrate and method for manufacturing same |
KR1020077013043A KR101011685B1 (ko) | 2004-11-25 | 2005-11-18 | 소자 탑재용 기판의 제조 방법 |
TW094141250A TWI367571B (en) | 2004-11-25 | 2005-11-24 | Method for maunfacturing an element mounting substrate |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004340773A JP4372669B2 (ja) | 2004-11-25 | 2004-11-25 | 素子搭載用基板の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006156470A JP2006156470A (ja) | 2006-06-15 |
JP4372669B2 true JP4372669B2 (ja) | 2009-11-25 |
Family
ID=36497942
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004340773A Expired - Fee Related JP4372669B2 (ja) | 2004-11-25 | 2004-11-25 | 素子搭載用基板の製造方法 |
Country Status (6)
Country | Link |
---|---|
US (1) | US7888187B2 (ja) |
EP (1) | EP1830414A4 (ja) |
JP (1) | JP4372669B2 (ja) |
KR (1) | KR101011685B1 (ja) |
TW (1) | TWI367571B (ja) |
WO (1) | WO2006057205A1 (ja) |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008041811A (ja) * | 2006-08-03 | 2008-02-21 | Ngk Spark Plug Co Ltd | 配線基板および多数個取り配線基板ならびにその製造方法 |
JP2009259935A (ja) * | 2008-04-15 | 2009-11-05 | Nippon Sheet Glass Co Ltd | 電子部品、照明装置、密着型イメージセンサ及び画像読取装置 |
DE102009000882B4 (de) * | 2009-02-16 | 2010-10-21 | Semikron Elektronik Gmbh & Co. Kg | Substrat zur Aufnahme mindestens eines Bauelements und Verfahren zur Herstellung eines Substrats |
CN102365733B (zh) | 2009-03-30 | 2015-07-01 | 株式会社德山 | 制造金属化基板的方法、金属化基板 |
EP2538439A1 (en) * | 2010-02-19 | 2012-12-26 | Asahi Glass Company, Limited | Substrate for mounting element, and method for manufacturing the substrate |
JP5451451B2 (ja) * | 2010-02-25 | 2014-03-26 | 京セラ株式会社 | 表面実装型発光素子用配線基板およびこれを備えた発光装置 |
WO2011108498A1 (ja) * | 2010-03-02 | 2011-09-09 | 株式会社トクヤマ | メタライズド基板の製造方法 |
GB201121436D0 (en) | 2011-12-14 | 2012-01-25 | Emblation Ltd | A microwave applicator and method of forming a microwave applicator |
US9113583B2 (en) * | 2012-07-31 | 2015-08-18 | General Electric Company | Electronic circuit board, assembly and a related method thereof |
DE102013102637B4 (de) * | 2013-03-14 | 2017-08-31 | Rogers Germany Gmbh | Metall-Keramik-Substrat sowie Verfahren zum Herstellen eines derartigen Metall-Keramik-Substrates und Anordnung von derartigen Metall-Keramik-Substraten |
JP6430886B2 (ja) * | 2015-04-27 | 2018-11-28 | 京セラ株式会社 | 回路基板およびこれを備える電子装置 |
JP2018026793A (ja) * | 2016-08-05 | 2018-02-15 | 株式会社村田製作所 | アンテナ素子 |
JP6962369B2 (ja) * | 2017-07-11 | 2021-11-05 | 株式会社村田製作所 | 配線基板 |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61172354A (ja) * | 1985-01-28 | 1986-08-04 | Nec Corp | セラミツク多層基板 |
JP2849607B2 (ja) | 1990-09-28 | 1999-01-20 | 京セラ株式会社 | メタライズ金属層を有するセラミック基板の製造方法 |
JP3040223B2 (ja) | 1991-11-01 | 2000-05-15 | 株式会社トクヤマ | メタライズ層の表面にメッキが着き易くするための前処理方法 |
JPH0774279A (ja) | 1993-09-01 | 1995-03-17 | Sharp Corp | 電子部品 |
JP3165779B2 (ja) | 1995-07-18 | 2001-05-14 | 株式会社トクヤマ | サブマウント |
JP2716959B2 (ja) | 1995-11-13 | 1998-02-18 | 株式会社東芝 | 窒化アルミニウム基板およびその製造方法 |
JP3845925B2 (ja) | 1996-02-05 | 2006-11-15 | 住友電気工業株式会社 | 窒化アルミニウム基材を用いた半導体装置用部材及びその製造方法 |
TW394961B (en) * | 1997-03-20 | 2000-06-21 | Ceratech Corp | Low capacitance chip varistor and fabrication method thereof |
JP3982111B2 (ja) | 1999-05-07 | 2007-09-26 | 住友電気工業株式会社 | セラミックを用いた半導体装置用部材及びその製造方法 |
JP2003218518A (ja) | 2002-01-28 | 2003-07-31 | Tokuyama Corp | 回路基板の製造方法 |
JP2003347462A (ja) * | 2002-05-30 | 2003-12-05 | Denso Corp | 回路基板の製造方法 |
JP2005340562A (ja) | 2004-05-28 | 2005-12-08 | Kyocera Corp | 多数個取り配線基板 |
JP4720825B2 (ja) * | 2005-04-01 | 2011-07-13 | パナソニック株式会社 | バリスタ |
-
2004
- 2004-11-25 JP JP2004340773A patent/JP4372669B2/ja not_active Expired - Fee Related
-
2005
- 2005-11-18 KR KR1020077013043A patent/KR101011685B1/ko not_active IP Right Cessation
- 2005-11-18 EP EP05806800A patent/EP1830414A4/en not_active Withdrawn
- 2005-11-18 US US11/791,595 patent/US7888187B2/en not_active Expired - Fee Related
- 2005-11-18 WO PCT/JP2005/021298 patent/WO2006057205A1/ja active Application Filing
- 2005-11-24 TW TW094141250A patent/TWI367571B/zh not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
TWI367571B (en) | 2012-07-01 |
EP1830414A4 (en) | 2010-10-13 |
JP2006156470A (ja) | 2006-06-15 |
TW200635083A (en) | 2006-10-01 |
EP1830414A1 (en) | 2007-09-05 |
US20080145518A1 (en) | 2008-06-19 |
US7888187B2 (en) | 2011-02-15 |
KR20070088684A (ko) | 2007-08-29 |
WO2006057205A1 (ja) | 2006-06-01 |
KR101011685B1 (ko) | 2011-01-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI536877B (zh) | 陶瓷通孔基板、金屬化陶瓷通孔基板、此等之製造方法 | |
JP5566383B2 (ja) | 回路基板の製造方法、及び、これにより製造される回路基板、及び、これに用いられる回路基板用母基板 | |
JP4372669B2 (ja) | 素子搭載用基板の製造方法 | |
US9596747B2 (en) | Wiring substrate and electronic device | |
JP2007201346A (ja) | セラミックス回路基板及びその製造方法 | |
JP4926789B2 (ja) | 発光素子実装用多層配線基板とその製造方法 | |
CN110730574A (zh) | 双面电路非氧化物系陶瓷基板及其制造方法 | |
JP2007273914A (ja) | 配線基板および配線基板の製造方法 | |
JP2006310779A (ja) | 回路基板および電子装置 | |
JP4938018B2 (ja) | セラミック基板の製造方法、および、セラミック基板 | |
JP2001015869A (ja) | 配線基板 | |
JP5922739B2 (ja) | セラミックスビア基板、メタライズドセラミックスビア基板、これらの製造方法 | |
JP4683743B2 (ja) | 配線基板の製造方法 | |
WO2006064793A1 (ja) | メタライズドセラミック基板の製造方法 | |
JP2009238976A (ja) | セラミック積層基板およびセラミック積層体の製造方法 | |
JP2002185108A (ja) | 配線基板 | |
JP2004119547A (ja) | セラミック配線基板およびその製造方法 | |
JP4427467B2 (ja) | 配線基板およびそれを用いた電気素子モジュール | |
JP2010034311A (ja) | 多層配線板用の部材、及び、多層配線板の製造方法 | |
JP4191860B2 (ja) | セラミック回路基板 | |
JP6185353B2 (ja) | 回路基板と、その製造方法 | |
JP2004022958A (ja) | 多数個取りセラミック基板 | |
JP2004031703A (ja) | セラミック回路基板の製造方法 | |
JP2002353375A (ja) | 配線基板 | |
JP2006041225A (ja) | セラミック配線板の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070514 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080916 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081113 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081216 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090213 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090317 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090515 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090818 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090902 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120911 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120911 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150911 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |