[go: up one dir, main page]

JP4342985B2 - 電子回路ユニット - Google Patents

電子回路ユニット Download PDF

Info

Publication number
JP4342985B2
JP4342985B2 JP2004067840A JP2004067840A JP4342985B2 JP 4342985 B2 JP4342985 B2 JP 4342985B2 JP 2004067840 A JP2004067840 A JP 2004067840A JP 2004067840 A JP2004067840 A JP 2004067840A JP 4342985 B2 JP4342985 B2 JP 4342985B2
Authority
JP
Japan
Prior art keywords
circuit board
conductive pattern
connecting portion
cover
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004067840A
Other languages
English (en)
Other versions
JP2005259901A (ja
Inventor
秀一 武田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Alps Alpine Co Ltd
Original Assignee
Alps Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Alps Electric Co Ltd filed Critical Alps Electric Co Ltd
Priority to JP2004067840A priority Critical patent/JP4342985B2/ja
Publication of JP2005259901A publication Critical patent/JP2005259901A/ja
Application granted granted Critical
Publication of JP4342985B2 publication Critical patent/JP4342985B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)

Description

本発明は携帯電話機の送受信ユニット等に使用して好適な電子回路ユニットに関する。
従来の電子回路ユニットの図面を説明すると、図5は従来の電子回路ユニットを示す平面図、図6は従来の電子回路ユニットを示す要部の断面図、図7は従来の電子回路ユニットに係り、隣り合う第1,第2の回路の接続構造を示す要部の断面図である。
次に、従来の電子回路ユニットの構成を図5〜図7に基づいて説明すると、表裏の両面に配線パターン51が設けられた回路基板52は、互いに区分された第1,第2の領域53,54を有し、この第1の領域53には、電子部品55が搭載されて、送受信切換回路等の第1の回路56が形成され、また、第2の領域54には、電子部品57が搭載されて、送受信回路等の第2の回路58が形成されている。
金属板を折り曲げして形成された箱形の第1のカバー61は、矩形状の上板61aと、この上板61aの四方から傾斜を持って下方に折り曲げ形成された4つの側板61bを有する。
金属板を折り曲げして形成された箱形の第2のカバー62は、矩形状の上板62aと、この上板62aの四方から傾斜を持って下方に折り曲げ形成された4つの側板62bを有する。
また、この第1,第2のカバー61,62は、互いに向かい合う側板61b、62b同士の下端部を繋ぐ平板状の連結部63によって、一体化されると共に、この連結部63には、複数個の孔64が設けられている。
そして、連結されたこの第1,第2のカバー61,62は、それぞれで第1,第2の回路56,58を覆った状態で、第1,第2のカバー61,62が回路基板52上に載置され、第1,第2のカバー61,62の側板61b、62bの下部の全周と連結部63が回路基板52に設けられた接地用導電パターン(図示せず)に半田65付けされるようになっている。(例えば、特許文献1参照)
また、このような電子回路ユニットにあっては、隣り合う第1,第2の回路56,58間を接続する必要が生じるが、この場合、図7に示すように、回路基板52の上面と下面に設けられた配線パターン51同士が接続導体(スルーホール)66によって接続される構成となっている。
しかし、このように、回路基板52の上面と下面に設けられた配線パターン51同士が接続導体(スルーホール)66によって接続される構成では、下面に位置する配線パターン51が露出状態となって、信号の漏れが大きくなるばかりか、接続導体(スルーホール)66の存在によって、容量の増大やインピーダンスの不整合が生じて、性能が悪くなる。
特開2003−258476号公報
従来の電子回路ユニットは、回路基板52の上面と下面に設けられた配線パターン51同士が接続導体(スルーホール)66によって接続されるため、下面に位置する配線パターン51が露出状態となって、信号の漏れが大きくなるばかりか、接続導体(スルーホール)66の存在によって、容量の増大やインピーダンスの不整合が生じて、性能が悪くなるという問題がある。
そこで、本発明は信号の漏れが少なく、性能の良好な電子回路ユニットを提供することを目的とする。
上記課題を解決するための第1の解決手段として、互いに区分けされた第1,第2の領域に電子部品が搭載されて第1,第2の回路を形成した回路基板と、前記第1,第2の回路のそれぞれを覆うべく上板と、この上板から下方に折り曲げられた側板とからそれぞれ構成され、前記側板の下部が前記回路基板に半田付けにより取り付けられ第1,第2のカバーと、前記回路基板の上面前記第1,第2の領域に跨って設けられ、前記第1,第2の回路を接続する接続用導電パターンと、前記回路基板の上面に前記接続用導電パターン上を覆うように形成された絶縁層と、前記第1,第2のカバーに設けられ、前記第1,第2のカバーの互いに向かい合う前記側板同士の下端部を連結するとともに、前記絶縁層上に位置した状態前記回路基板に半田付けされることにより、前記回路基板の上面で前記絶縁層を介して前記接続用導電パターンをシールドする連結部とを備えた構成とした。
また、第2の解決手段として、絶縁層の上面と前記連結部の下面との間に僅かな隙間を持たせた構成とした。
また、第3の解決手段として、前記絶縁層が半田レジストで形成された構成とした。
また、第4の解決手段として、前記回路基板の上面には、前記接続用導電パターンを除いた状態で、前記連結部の下面に対向して接地用導電パターンが設けられ、前記連結部の下面と前記接地用導電パターンとの間に隙間を持たせた状態で、前記連結部と前記接地用導電パターンが半田付けされた構成とした。
本発明の電子回路ユニットは、互いに区分けされた第1,第2の領域に電子部品が搭載されて第1,第2の回路を形成した回路基板と、第1,第2の回路のそれぞれを覆うように回路基板に半田付けにより取り付けられ、互いに結合された第1,第2のカバーを備え、回路基板の上面には、第1,第2の領域に跨って設けられ、第1,第2の回路を接続する接続用導電パターンと、この接続用導電パターン上を覆うように形成された絶縁層を有し、第1,第2のカバーは、それぞれ上板と、この上板から下方に折り曲げられた側板とで構成されると共に、第1,第2のカバーの互いに向かい合う側板同士の下端部が連結部によって連結され、連結部が絶縁層上に位置した状態で、連結部と側板の下部が回路基板に半田付けされた構成とした。
即ち、回路基板が互いに連結された第1,第2のカバーで覆われたものにおいて、回路基板の上面には、絶縁層によって覆われ、第1,第2の回路を接続する接続用導電パターンが設けられたため、接続用導電パターンが第1,第2のカバーによってシールドされて、信号の漏れが少なく、また、接続用導電パターンは、従来に接続導体に比して、容量の増加やインピーダンスの不整合が少なく、性能の良好なものが得られる。
また、絶縁層の上面と連結部の下面との間に僅かな隙間を持たせたため、連結部と接続用導電パターンとの間の絶縁が確実となって、品質の良好なものが得られる。
また、絶縁層が半田レジストで形成されたため、その形成が簡単で、生産性が良く、安価なものが得られる。
また、回路基板の上面には、接続用導電パターンを除いた状態で、連結部の下面に対向して接地用導電パターンが設けられ、連結部の下面と接地用導電パターンとの間に隙間を持たせた状態で、連結部と接地用導電パターンが半田付けされたため、連結部と接地用導電パターンとの間の隙間の存在によって、溶けた半田が毛細管現象によってその隙間に確実に流入して、半田付の確実なものが得られる。
本発明の電子回路ユニットの図面を説明すると、図1は本発明の電子回路ユニットを示す平面図、図2は図1の2−2線における断面図、図3は図1の3−3線における断面図、図4は本発明の電子回路ユニットに係る回路基板の平面図である。
次に、本発明の電子回路ユニットの構成を図1〜図4に基づいて説明すると、多層基板等からなる回路基板1は、互いに区分された第1,第2の領域2,3を有すると共に、回路基板1の上面には、特に図4に示すように、外周を囲むように形成された第1の接地用導電パターン4aと、第1,第2の領域2,3間を仕切るように配置され、一部に切り欠き部4bが設けられた第2の接地用導電パターン4cを有する。
また、回路基板1の上面には、第1,第2の領域2,3のそれぞれに設けられた配線パターン5と、切り欠き部4bの位置で、第1,第2の領域2,3に跨って設けられた接続用導電パターン6と、この接続用導電パターン6の上面を覆うように設けられた半田レジスト等からなる絶縁層7を有すると共に、回路基板1の積層内にも配線パターン5が設けられている。
そして、第1の領域2には、電子部品8が搭載されて、送受信切換回路等の第1の回路9が形成され、また、第2の領域3には、電子部品10が搭載されて、送受信回路等の第2の回路11が形成されると共に、接続用導電パターン6によって第1,第2の回路9,11が接続され、この接続用導電パターン6によってRF信号が伝送されるようになっている。
金属板を折り曲げして形成された箱形の第1のカバー12は、矩形状の上板12aと、この上板12aの四方から下方に折り曲げ形成された4つの側板12bを有し、また、金属板を折り曲げして形成された箱形の第2のカバー13は、矩形状の上板13aと、この上板13aの四方から下方に折り曲げ形成された4つの側板13bを有する。
また、この第1,第2のカバー12,13は、互いに向かい合う側板12b、13b同士の下端部を繋ぐ平板状の連結部14によって、一体化されており、そして、下面が面一状態になった連結部14によって連結された第1,第2のカバー12,13は、それぞれで第1,第2の回路9,11を覆った状態で、第1,第2のカバー12,13が側板12b、13bの下部の全周が第1の接地用導電パターン4aに半田15付されると共に、連結部14が回路基板1に設けられた第2の接地用導電パターン4cに半田15付けされるようになっている。
この時、連結部14の下面と絶縁層7の上面との間は、0.2mm〜0.3mm程度の隙間が形成された状態になると共に、連結部14の下面と第1の接地用導電パターン4cとの間は、0.3mm程度の隙間が設けられて、溶けた半田が毛細管現象によって、連結部14の下面と第1の接地用導電パターン4cとの間の隙間内に流入するようになっている。
そして、第1,第2のカバー12,13の回路基板1への半田付は、先ず、第1,第2の接地用導電パターン4a、4c上にクリーム半田を塗布した後、第1,第2のカバー12,13の側板12b、13bの下部と連結部14の下面をクリーム半田上に載置する。
しかる後、この状態でリフロー炉内に搬送して、クリーム半田が溶けると、側板12b、13bの下端部が第1の接地用導電パターン4a上に接触した状態で、側板12b、13bの外周部と第1の接地用導電パターン4aとの間で半田15付が行われると共に、側板12b、13bの下端部が第1の接地用導電パターン4a上に接触した時、連結部14の下面と絶縁層7の上面との間、及び連結部14の下面と第2の接地用導電パターン4cとの間に隙間が生じ、連結部14の下面と第2の接地用導電パターン4cとの間の隙間内には、溶けた半田が毛細管現象によって流入して、半田15付が行われるようになっている。
本発明の電子回路ユニットを示す平面図。 図1の2−2線における断面図。 図1の3−3線における断面図。 本発明の電子回路ユニットに係る回路基板の平面図。 従来の電子回路ユニットを示す平面図。 従来の電子回路ユニットを示す要部の断面図。 従来の電子回路ユニットに係り、隣り合う第1,第2の回路の接続構造を示す要部の断面図。
符号の説明
1:回路基板
2:第1の領域
3:第2の領域
4a:第1の接地用導電パターン
4b:切り欠き部
4c:第2の接地用導電パターン
5:配線パターン
6:接続用導電パターン
7:絶縁層
8:電子部品
9:第1の回路
10:電子部品
11:第2の回路
12:第1のカバー
12a:上板
12b:側板
13:第2のカバー
13a:上板
13b:側板
14:連結部
15:半田

Claims (4)

  1. 互いに区分けされた第1,第2の領域に電子部品が搭載されて第1,第2の回路を形成した回路基板と、
    前記第1,第2の回路のそれぞれを覆うべく上板と、この上板から下方に折り曲げられた側板とからそれぞれ構成され、前記側板の下部が前記回路基板に半田付けにより取り付けられ第1,第2のカバーと、
    前記回路基板の上面前記第1,第2の領域に跨って設けられ、前記第1,第2の回路を接続する接続用導電パターンと、
    前記回路基板の上面に前記接続用導電パターン上を覆うように形成された絶縁層と、
    前記第1,第2のカバーに設けられ、前記第1,第2のカバーの互いに向かい合う前記側板同士の下端部を連結するとともに、前記絶縁層上に位置した状態前記回路基板に半田付けされることにより、前記回路基板の上面で前記絶縁層を介して前記接続用導電パターンをシールドする連結部と
    を備えたことを特徴とする電子回路ユニット。
  2. 前記絶縁層の上面と前記連結部の下面との間隙間を持たせたことを特徴とする請求項1記載の電子回路ユニット。
  3. 前記絶縁層が半田レジストで形成されたことを特徴とする請求項2記載の電子回路ユニット。
  4. 前記回路基板の上面には、前記接続用導電パターンを除いた状態で、前記連結部の下面に対向して接地用導電パターンが設けられており、前記連結部の下面と前記接地用導電パターンとの間に隙間を持たせた状態で、前記連結部と前記接地用導電パターンが半田付けされたことを特徴とする請求項1から3の何れかに記載の電子回路ユニット。
JP2004067840A 2004-03-10 2004-03-10 電子回路ユニット Expired - Fee Related JP4342985B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004067840A JP4342985B2 (ja) 2004-03-10 2004-03-10 電子回路ユニット

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004067840A JP4342985B2 (ja) 2004-03-10 2004-03-10 電子回路ユニット

Publications (2)

Publication Number Publication Date
JP2005259901A JP2005259901A (ja) 2005-09-22
JP4342985B2 true JP4342985B2 (ja) 2009-10-14

Family

ID=35085348

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004067840A Expired - Fee Related JP4342985B2 (ja) 2004-03-10 2004-03-10 電子回路ユニット

Country Status (1)

Country Link
JP (1) JP4342985B2 (ja)

Also Published As

Publication number Publication date
JP2005259901A (ja) 2005-09-22

Similar Documents

Publication Publication Date Title
JPH07135053A (ja) 同軸コネクタ及び同軸コネクタの実装構造
JP6151794B2 (ja) 回路基板、電子部品収納用パッケージおよび電子装置
JPH06260368A (ja) コンデンサおよびシールドケース
JP2002261402A (ja) 電子回路ユニットの回路基板
JP5146019B2 (ja) 高周波モジュールとこれを用いた電子機器
US6949819B2 (en) Jumper chip component and mounting structure therefor
CN206260140U (zh) 软式印刷电路板与硬式印刷电路板焊接结构
JP2018137249A (ja) 電子装置
JP4342985B2 (ja) 電子回路ユニット
WO2022215372A1 (ja) 電子回路モジュール
JP2008112832A (ja) 高周波ユニット、及び高周波ユニットの製造方法
US6906603B2 (en) High-frequency module for commonality of circuit board
JP2006319283A (ja) 電子回路ユニット、及びその製造方法
JPH05102621A (ja) 導電パターン
JP2010068405A (ja) 高周波伝送装置
JP3928152B2 (ja) プリント配線板
JP2006211620A (ja) フィルタ及びデュプレクサ
JP3807874B2 (ja) 電子回路ユニット
JP2007227780A (ja) 半導体部品の配線構造
JP3091781U (ja) 電子回路ユニット
WO2006030352A2 (en) Electronic device comprising a flexible printed circuit board conductively connected to a metallic stiffener by means of solder
JP3600729B2 (ja) 高周波回路用パッケージ
KR101321499B1 (ko) 인쇄회로기판 및 이를 구비한 평판 디스플레이 장치
JPH08130361A (ja) プリント配線基板
JP2000278041A (ja) 電圧制御発振器

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060901

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20080306

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090317

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090323

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090507

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090623

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090708

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120717

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130717

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees