JP4309075B2 - 磁気記憶装置 - Google Patents
磁気記憶装置 Download PDFInfo
- Publication number
- JP4309075B2 JP4309075B2 JP2001157484A JP2001157484A JP4309075B2 JP 4309075 B2 JP4309075 B2 JP 4309075B2 JP 2001157484 A JP2001157484 A JP 2001157484A JP 2001157484 A JP2001157484 A JP 2001157484A JP 4309075 B2 JP4309075 B2 JP 4309075B2
- Authority
- JP
- Japan
- Prior art keywords
- magnetic
- film
- layer
- wiring
- magnetization
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/10—Magnetoresistive devices
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y25/00—Nanomagnetism, e.g. magnetoimpedance, anisotropic magnetoresistance, giant magnetoresistance or tunneling magnetoresistance
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
- G11C11/15—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F10/00—Thin magnetic films, e.g. of one-domain structure
- H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
- H01F10/3227—Exchange coupling via one or more magnetisable ultrathin or granular films
- H01F10/3231—Exchange coupling via one or more magnetisable ultrathin or granular films via a non-magnetic spacer
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
- H10B61/10—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having two electrodes, e.g. diodes or MIM elements
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
- H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
- H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Nanotechnology (AREA)
- Crystallography & Structural Chemistry (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Mathematical Physics (AREA)
- Theoretical Computer Science (AREA)
- Mram Or Spin Memory Techniques (AREA)
- Hall/Mr Elements (AREA)
- Thin Magnetic Films (AREA)
- Semiconductor Memories (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、磁気記憶装置に関する。
【０００２】
【従来の技術】
磁性膜を用いた磁気抵抗効果素子は、磁気ヘッドや磁気センサなどとして既に利用されている。また、磁気抵抗効果素子を、磁気記憶装置（磁気抵抗効果メモリ）などとして利用することも提案されている。磁気記憶装置の中でも、強磁性トンネル接合を用いた磁気記憶装置は、不揮発性の記憶が可能であり、１０ｎｓｅｃ未満の書き込み時間及び読み出し時間、１０15回を超える書き換え回数、並びにＤＲＡＭ並みに小さなセルサイズを実現するものとして期待されている。
【０００３】
そのような強磁性トンネル接合を用いた磁気記憶装置を実現するには、十分な磁気抵抗変化率が必要である。近年、強磁性トンネル接合では、２０％以上の磁気抵抗変化率が得られており、したがって、そのような磁気記憶装置の実現への期待は益々高まっている。
【０００４】
例えば、強磁性層上に厚さ０．７ｎｍ〜２．０ｎｍの薄いＡｌ層を成膜した後、その表面を酸素グロー放電または酸素ガスに曝すことによってＡｌ2Ｏ3からなるトンネルバリア層を形成し、その上に強磁性層をさらに成膜することにより形成される強磁性トンネル接合が提案されている。この強磁性トンネル接合によると、２０％以上の磁気抵抗変化率が得られている（Ｊ．Ａｐｐｌ．Ｐｈｙｓ．７９，４７２４（１９９６））。また、強磁性１重トンネル接合としては、１対の強磁性層の一方を反強磁性層と組み合わせ、他方を磁化固着層とした構造も提案されている（特開平１０−４２２７号公報）。
【０００５】
上述のように、強磁性１重トンネル接合では２０％以上の磁気抵抗変化率が得られるようになった。しかしながら、強磁性１重トンネル接合を用いた磁気記憶装置は、ＦｅＲＡＭやフラッシュメモリ等の競合メモリに比べて、書き込み時の消費電力が大きいという問題を有している。
【０００６】
上記問題に対し、書込配線の周囲に高透磁率材料からなる薄膜を設けた固体磁気記憶装置が提案されている（米国特許第５，６５９，４９９号、米国特許第５，９５６，２６７号、米国特許第５，９４０，３１９号、及び国際特許出願ＷＯ００／１０１７２）。これらの磁気記憶装置によれば、配線の周囲に高透磁率膜が設けられているため、磁気記録層への情報書込に必要な電流値を効率的に低減することができる。また、これらの磁気記憶装置によれば、電流によって発生した磁束が高透磁率磁性膜の外部に及ぶことがないため、クロストークも抑制することができる。
【０００７】
しかしながら、米国特許第５，６５９，４９９号が開示する磁気記憶装置では、磁気抵抗効果膜の記録層全体にわたって均一に磁場を印加することができない。また、米国特許第５，９５６，２６７号及び米国特許第５，９４０，３１９号が開示する磁気記憶装置では、後述するデュアルスピンバルブ型２重トンネル接合のように１対の磁化固着層間に磁気記録層を介在させてなる構造を採用した場合、磁気記録層に効率的に磁場を印加することは困難である。さらに、国際特許出願ＷＯ００／１０１７２が開示する磁気記憶装置は、磁気記録層に磁場を印加するのに理想的な構造を有しているが、その製造自体が極めて困難である。
【０００８】
また、上述した強磁性１重トンネル接合に加え、誘電体中に分散させた磁性粒子を介した強磁性トンネル接合や強磁性２重トンネル接合（連続膜）も提案されている。これら強磁性トンネル接合でも２０％以上の磁気抵抗変化率が得られており（Ｐｈｙｓ．Ｒｅｖ．Ｂ ５６（１０），Ｒ５７４７（１９９７）．、応用磁気学会誌２３，４−２，（１９９９）、Ａｐｐｌ．Ｐｈｙｓ．Ｌｅｔｔ．７３（１９），２８２９（１９９８））、しかも、強磁性２重トンネル接合によると、所望の出力電圧値を得るために磁気記憶装置に印加する電圧値を高めることにより発生する磁気抵抗変化率の減少を抑制することが可能である。
【０００９】
しかしながら、強磁性２重トンネル接合を用いた場合も、強磁性１重トンネル接合を用いた場合と同様に書き込み時の消費電力が大きいという問題がある。また、強磁性２重トンネル接合を用いた場合、磁気記録層は１対のトンネルバリア層及び１対の磁化固着層でそれぞれ挟持されるため、上記米国特許が開示する方法を適用したとしても、磁気記録層に電流磁界を効率的に作用させることができない。すなわち、強磁性２重トンネル接合を用いた磁気記憶装置は、書き込み時の消費電力が極めて大きいという問題を有している。
【００１０】
【発明が解決しようとする課題】
本発明は、上記問題点に鑑みてなされたものであり、書き込み時の消費電力が低減された磁気記憶装置を提供することを目的とする。
【００１１】
【課題を解決するための手段】
上記課題を解決するために、本発明は、相互に交差し且つ離間した第１及び第２の配線と、前記第１及び第２の配線が相互に交差する領域内に位置し、第１の磁化固着層、第２の磁化固着層、前記第１及び第２の磁化固着層間に介在する磁気記録層、前記第１の磁化固着層と前記磁気記録層との間に介在する第１の非磁性層、及び前記第２の磁化固着層と前記磁気記録層との間に介在する第２の非磁性層を備え、前記磁気記録層は前記第１及び第２の配線のそれぞれに書込電流を流すことにより生じる磁界の方向を第１の方向と前記第１の方向とは逆方向の第２の方向との間で変化させた場合にその磁化の方向を反転させ、前記第１及び第２の磁化固着層は前記磁界の方向を前記第１の方向と前記第２の方向との間で変化させた場合にその磁化の方向を実質的に保持する磁気抵抗効果膜と、コバルトを含有する高飽和磁化ソフト磁性材料及びコバルトを含有する金属−非金属ナノグラニュラ膜のいずれか一つを含み且つ少なくとも前記領域内で前記第１の配線の前記磁気抵抗効果膜との対向面の裏面と対向する底部及び前記第１の配線の両側面とそれぞれ対向する１対の側壁部を形成した第１の磁性膜とを具備し、前記第１の磁性膜の１対の側壁部のそれぞれは前記第１及び第２の非磁性層のうち前記第１の磁性膜からより近いものと接していることを特徴とする磁気記憶装置を提供する。
【００１３】
さらに、本発明は、相互に交差し且つ離間した第１及び第２の配線と、前記第１及び第２の配線が相互に交差する領域内に位置し、第１の磁化固着層、第２の磁化固着層、前記第１及び第２の磁化固着層間に介在する磁気記録層、前記第１の磁化固着層と前記磁気記録層との間に介在する第１の非磁性層、及び前記第２の磁化固着層と前記磁気記録層との間に介在する第２の非磁性層を備え、前記磁気記録層は前記第１及び第２の配線のそれぞれに書込電流を流すことにより生じる磁界の方向を第１の方向と前記第１の方向とは逆方向の第２の方向との間で変化させた場合にその磁化の方向を反転させ、前記第１及び第２の磁化固着層は前記磁界の方向を前記第１の方向と前記第２の方向との間で変化させた場合にその磁化の方向を実質的に保持する磁気抵抗効果膜と、高飽和磁化ソフト磁性材料を含み且つ少なくとも前記領域内で前記第１の配線の前記磁気抵抗効果膜との対向面の裏面と対向する底部及び前記第１の配線の両側面とそれぞれ対向する１対の側壁部を形成した第１の磁性膜とを具備し、前記第１の磁性膜の１対の側壁部のそれぞれは前記第１及び第２の非磁性層のうち前記第１の磁性膜からより近いものと接していることを特徴とする磁気記憶装置を提供する。
【００１５】
なお、本発明において、第１の磁性膜は、第１の配線に電流を流した際に、それにより生じる磁力線のための磁束通路を形成する。また、本発明の磁気記憶装置は、好ましくは非磁性層が非磁性トンネル層（トンネルバリア層）である強磁性トンネル接合を有するものであるが、非磁性層がトンネル層ではない所謂ＧＭＲ（巨大磁気抵抗）効果膜を有するものも包含する。
【００１６】
本発明において、磁化方向が固定された第１の磁化固着層、第１の非磁性トンネル層、磁化方向を反転可能な磁気記録層、磁化方向が固定された第２の磁化固着層、及び第２の非磁性トンネル層が順次積層された構造を有する強磁性トンネル接合を規定する場合、その強磁性トンネル接合は２重以上の強磁性トンネル接合を有していること意味する。
【００１７】
本発明においては、第１及び第２の非磁性層のいずれかを介して、第１の磁性膜と磁気記録層とを磁気的に接続することができる。これは、例えば、以下の構造を採用することにより実現可能である。すなわち、第１の磁性膜が形成する上記１対の側壁部の対向面間の距離に対して、第１の非磁性層及び磁気記録層の幅をより広くし且つ第１の磁化固着層の幅をより狭くして、第１の非磁性層の主面を上記１対の側壁部に対応して部分的に露出させる。この場合、第１の非磁性層のそれら露出部と上記１対の側壁部とをそれぞれ接触させると、第１の非磁性層を介して磁性膜と磁気記録層とが磁気的に接続されるため、第１の配線に電流を流すことによって発生し且つ第１の磁性膜の中を通る磁束は磁気記録層に効率的に印加される。したがって、第１の配線に流す電流量がより少ない場合であっても情報の書き込みが可能となり、情報の書き込みに要する消費電力を減少させることができる。
【００１９】
本発明において、第１の磁性膜の第１の配線の長手方向に沿った長さは、磁気抵抗効果膜の第１の配線の長手方向に沿った長さの１．２倍以上であることが好ましく、１．５倍以上であることがより好ましい。また、同様に、第２の磁性膜の第２の配線の長手方向に沿った長さは、磁気抵抗効果膜の第２の配線の長手方向に沿った長さの１．２倍以上であることが好ましく、１．５倍以上であることがより好ましい。この場合、磁気記録層により効果的に磁場を印加することができる。
【００２０】
第１及び第２の配線は、例えば、銅、タングステン、及びそれらの合金からなる群より選ばれる１種を含有することができる。或いは、第１及び第２の配線は、Ｃｕ層とＣｏＦｅＮｉ層との積層構造のように、非磁性層と高飽和磁化ソフト磁性材料層とを備えた多層構造とすることができる。それら配線が銅を主成分とする材料で構成され且つ第１及び第２の磁性膜がコバルトを主成分とする合金系である場合、銅とコバルトとは殆ど相互に固溶しない。そのため、通常の熱処理プロセスを実施した場合や配線に過大な電流を流した場合でも、配線に含まれる銅と磁性膜に含まれるコバルトとが相互拡散することはない。したがって、この場合、配線と磁性膜との間にバリアメタルを設ける必要がない。
【００２１】
第１及び第２の磁性膜は、Ｃｏ−Ｆｅ合金膜、Ｃｏ−Ｆｅ−Ｎｉ合金膜、Ｃｏ−（Ｚｒ，Ｈｆ，Ｎｂ，Ｔａ，Ｔｉ）膜、（Ｃｏ，Ｆｅ，Ｎｉ）−（Ｓｉ，Ｂ）−（Ｐ，Ａｌ，Ｍｏ，Ｎｂ，Ｍｎ）系などのアモルファス材料膜、及び（Ｆｅ，Ｃｏ）−（Ｂ，Ｓｉ，Ｈｆ，Ｚｒ，Ｓｍ，Ｔａ，Ａｌ）−（Ｆ，Ｏ，Ｎ）系などの金属−非金属ナノグラニュラ膜等で構成することができる。特に、それら磁性膜は、上記のうち、Ｃｏ元素を含有する高飽和磁化ソフト磁性材料膜や（Ｆｅ，Ｃｏ）−（Ｂ，Ｓｉ，Ｈｆ，Ｚｒ，Ｓｍ，Ｔａ，Ａｌ）−（Ｆ，Ｏ，Ｎ）系などの金属−非金属ナノグラニュラ膜で構成するとより好ましい。
【００２２】
磁化固着層及び磁気記録層は、それぞれ、Ｆｅ、Ｃｏ、Ｎｉ、それらの合金、及びＮｉＭｎＳｂやＰｔＭｎＳｂやＣｏ2ＭｎＧｅなどのハーフメタル等を含有することが好ましい。磁気記録層の飽和磁化Ｂｓは５ｋＧよりも大きいことが好ましい。
また、非磁性トンネル層の材料には、Ａｌ2Ｏ3、ＡｌＮ、ＭｇＯ、ＳｉＯ2、ＧａＯ、ＬａＡｌＯ3、ＭｇＦ2、及びＣａＦ2などを用いることができる。
【００２３】
本発明において、第２の配線の周囲にも第１の配線の周囲に設けたのと同様の磁性膜を設けることが好ましい。また、磁性膜は、強磁性トンネル接合の位置だけでなく、配線全体にわたって延在するように設けることが好ましい。
【００２４】
本発明において、磁性膜を設けた配線の長手方向に垂直な断面の寸法に関し、磁性膜の開口幅方向の長さをｌ1とし、それに垂直な方向の長さをｌ2とした場合、アスペクト比ｌ2／ｌ1は１より大きいことが好ましい。この場合、電流磁界がより強くなる。このアスペクト比ｌ2／ｌ1は、２より大きく且つ５より小さいことがより好ましい。
【００２５】
本発明の磁気記憶装置は、この磁気記憶装置が記憶する情報を読み出すためにこの磁気記憶装置に流すセンス電流を制御するセンス電流制御素子をさらに有することができる。このセンス電流制御素子としては、トランジスタやダイオードを用いることができる。
【００２６】
【発明の実施の形態】
以下、本発明について図面を参照しながらより詳細に説明する。なお、各図において同様の部材には同一の参照符号を付し、重複する説明は省略する。
図１（ａ）は本発明の第１の実施形態に係る磁気記憶装置を概略的に示す断面図である。図１（ｂ）は図１（ａ）に示す磁気記憶装置のＡ−Ａ線に沿った部分断面図であり、図１（ｃ）は図１（ｂ）に示す構造を拡大して描いた断面図である。また、図１（ｄ）は、図１（ａ）に示す磁気記憶装置の一部を概略的に示す斜視図である。
【００２７】
図１（ａ）〜（ｄ）に示す磁気記憶装置１０は、ＭＲＡＭ（ＭａｇｎｅｔｉｃＲａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）であって、図１（ａ）に示すように、磁気記憶素子１１と磁気記憶素子１１に流すセンス電流を制御するセンス電流制御素子であるトランジスタ１２とで主に構成されている。
【００２８】
磁気記憶素子１１は、強磁性２重トンネル接合１３を有している。強磁性２重トンネル接合１３は、直交する配線１４，１５間の交差部に位置しており、その下端は配線１６を介してトランジスタ１２と接続されている。また、配線１４，１５の周囲には、それぞれ、磁性膜１７，１８が設けられている。なお、本実施形態において、磁性膜１８は高飽和磁化ソフト磁性材料で構成されている。また、参照番号１９は層間絶縁膜を示し、参照番号２０は基板を示し、両矢印２６は磁化容易軸を示している。
【００２９】
強磁性２重トンネル接合１３は、配線１６側から、磁化固着層２１、トンネルバリア層２２、磁気記録層２３、トンネルバリア層２４、及び磁化固着層２５を順次積層した構造を有している。磁化固着層２５の幅は、磁化固着層２１、トンネルバリア層２２、磁気記録層２３、及びトンネルバリア層２４の幅よりも狭く、トンネルバリア層２４の配線１５を挟んで左右に位置する上面をそれぞれ露出させている。磁化固着層２５側で開口した磁性膜１８の両端部は、トンネルバリア層２４の露出した上面にそれぞれ接触している。すなわち、磁性膜１８とトンネルバリア層２４とは磁気的に接続されており、磁性膜１８と磁気記録層２３とはトンネルバリア層２４を介して磁気的に接続されている。
【００３０】
磁性膜１８と磁気記録層２３との間に磁化固着層２５が介在する場合、磁性膜１８と磁化固着層２５とが磁気的に接続されてしまう。そのため、磁気記録層２３に電流磁界を有効に作用させることができない。それに対し、図１（ｃ）に示す構造を採用した場合、磁性膜１８と磁気記録層２３とはトンネルバリア層２４のみを介して接続されているため、磁気記録層２３に電流磁界を有効に作用させることが可能となる。
【００３１】
なお、このような構造によると、消費電力を約１／５程度以下にまで低減可能であることが確認されている。また、消費電力を低減する原理については磁性膜１８に関してのみ説明したが、磁性膜１７についても同様である。
【００３２】
図１（ａ）〜（ｄ）を参照して説明した構造の代わりに図２（ａ），（ｂ）に示す構造を採用することもできる。
図２（ａ），（ｂ）は、第１の参考例に係る磁気記憶装置を概略的に示す断面図である。
【００３３】
図２（ａ）に示す磁気記憶装置１０において、磁化固着層２５の幅は磁性膜１８の開口幅よりも狭く、磁化固着層２５は磁性膜１８の両側壁部間に位置している。このような構造でも、磁気記録層２３に電流磁界を有効に作用させることができる。
【００３４】
図２（ｂ）に示す磁気記憶装置１０においても、磁化固着層２５の幅は磁性膜１８の開口幅よりも狭いが、磁気記録層２３は磁性膜１８の両側壁部間に位置している。このような構造では、磁気記録層２３に電流磁界をより有効に作用させることができる。また、この構造によると、磁気記録層２３は磁性膜１８の両側壁部間に位置しているため、隣り合う２つの記憶セルの一方に書込磁界を印加した際に、その書込磁界が他方のセルの磁気記録層２３に与える影響が低減される。したがって、図２（ｂ）に示す構造によると、書き込み時の低消費電力化が実現されるのに加え、クロストークをより有効に防止することもできる。
【００３５】
第１の実施形態において、磁性膜１７，１８に用いる高飽和磁化ソフト磁性材料の飽和磁化Ｂｓは５ｋＧよりも大きいことが好ましい。飽和磁化Ｂｓは５ｋＧよりも大きい場合、消費電力を低減する効果が顕著に現れる。
【００３６】
また、配線１４の周囲に設ける磁性膜１７の配線１４の長手方向に沿った長さは、磁気抵抗効果膜１３の配線１４の長手方向に沿った長さよりも長いことが好ましい。これについては、図３を参照しながら説明する。
【００３７】
図３は、磁気抵抗効果膜１３の配線１４の長手方向に沿った長さＬ1に対する配線１４の周囲に設ける磁性膜１７の配線１４の長手方向に沿った長さＬ2の比Ｌ2／Ｌ1と、磁気記録層２３の位置における磁界強度Ｈxとの関係を示すグラフである。なお、このグラフはシミュレーションにより得られたものであり、図中、横軸は比Ｌ2／Ｌ1を示し、縦軸は磁界強度Ｈxを示している。
【００３８】
図３に示すように、比Ｌ2／Ｌ1がより大きい場合に、より高い磁界強度Ｈxが得られている。また、比Ｌ2／Ｌ1が或る程度まで増加すると磁界強度Ｈxの上昇は飽和する傾向にある。磁気記録層２３により効果的に磁場を印加するには、比Ｌ2／Ｌ1は１．２以上であることが好ましく、１．５以上であることがより好ましい。また、同様に、磁気抵抗効果膜１３の配線１５の長手方向に沿った長さＬ3に対する磁性膜１８の配線１５の長手方向に沿った長さＬ4の比Ｌ4／Ｌ3は１．２以上であることが好ましく、１．５以上であることがより好ましい。この場合、磁気記録層２３により効果的に磁場を印加することができ、消費電力を低減する効果がより顕著となる。
【００３９】
磁性膜１８とトンネルバリア層２４とは接触していることが好ましい。しかしながら、磁性膜１８とトンネルバリア層２４とが磁気的に接続され、それにより、磁性膜１８と磁気記録層２３との磁気的な接続が達成されるのであれば、磁性膜１８とトンネルバリア層２４とは接触していなくてもよい。そのような磁気的な接続は、通常、磁性膜１８とトンネルバリア層２４との間の距離が０．１μｍ以下、好ましくは０．０５μｍ以下であれば可能である。
【００４０】
また、書き込み時間が数ｎｓｅｃと短いため（高周波数で使用するため）、表皮厚さ（ｓｋｉｎ ｄｅｐｔｈ））δは、サブミクロン以上であることが好ましい。なお、表皮厚さδ、比抵抗ρ、周波数ω、及び透磁率μの間には、下記等式に示す関係が成り立つ。
δ＝（２ρ／ωμ）1/2
したがって、高飽和磁化ソフト磁性材料の比抵抗は、２０μΩ・ｃｍ以上であることが好ましく、５０μΩ・ｃｍ以上であることがより好ましい。
【００４１】
高飽和磁化ソフト磁性材料を含有する磁性膜１７，１８は、Ｃｏ−Ｆｅ合金膜、及びＣｏ−Ｆｅ−Ｎｉ合金膜のような合金膜；Ｃｏ−（Ｚｒ，Ｈｆ，Ｎｂ，Ｔａ，Ｔｉ）膜や（Ｃｏ，Ｆｅ，Ｎｉ）−（Ｓｉ，Ｂ）−（Ｐ，Ａｌ，Ｍｏ，Ｎｂ，Ｍｎ）系などのアモルファス材料膜；並びに（Ｆｅ，Ｃｏ）−（Ｂ，Ｓｉ，Ｈｆ，Ｚｒ，Ｓｍ，Ｔａ，Ａｌ）−（Ｆ，Ｏ，Ｎ）系などの金属−非金属ナノグラニュラ膜等で構成することができる。これら材料を用い、構成元素の比を適宜調節することにより、磁歪をほぼゼロにすることができ、保磁力が小さくソフト化された磁性膜１７，１８を得ることができる。なお、磁性膜１７，１８の断面形状は図１（ａ）〜（ｄ）に示す形状に限られるものではなく、種々の変形が可能である。
【００４２】
磁性膜１７，１８に含まれる高飽和磁化ソフト磁性材料としてコバルトを主成分とするコバルト系合金を用いるのとともに、配線１４，１５の材料として高電流密度に対応可能な銅を主成分とする材料を用いることが好ましい。この場合、配線１４，１５と磁性膜１７，１８との間でそれらを構成する材料が相互拡散するのを防止することができる。したがって、熱的安定性が向上し、経時劣化も抑制することができる。
【００４３】
磁化固着層２１，２５は、それぞれ強磁性層で構成することができる。この強磁性層を構成する材料は強磁性を示すものであれば特に制限はなく、Ｆｅ、Ｃｏ、及びＮｉなどの金属；それらの合金；スピン分極率の大きいマグネタイト（Ｆｅ3Ｏ4）、ＣｒＯ2、及びＲＸＭｎＯ3-y（Ｒは希土類元素を示し、ＸはＣａ、Ｂａ、及びＳｒの少なくとも１種の元素を示す）などの酸化物；並びにＮｉＭｎＳｂ及びＰｔＭｎＳｂなどのホイスラー合金等を挙げることができる。この強磁性層の膜厚は、超常磁性にならない程度に厚いことが必要であり、０．４ｎｍ以上であることが好ましい。
【００４４】
この強磁性層には、Ｆｅ−Ｍｎ、Ｐｔ−Ｍｎ、Ｐｔ−Ｃｒ−Ｍｎ、Ｎｉ−Ｍｎ、Ｉｒ−Ｍｎ、ＮｉＯ、及びＦｅ2Ｏ3などからなる反強磁性膜を積層して磁化の方向を固定することが好ましい。また、磁化固着層２１，２５として、強磁性層と非磁性層との積層膜を用いてもよい。そのような積層膜として、強磁性層／非磁性層／強磁性層の三層膜を用いる場合、非磁性層を介して強磁性層間で反強磁性的な相互作用を生じさせることが好ましい。
【００４５】
特に、強磁性膜上にＣｏ（Ｃｏ−Ｆｅ）／Ｒｕ／Ｃｏ（Ｃｏ−Ｆｅ）やＣｏ（Ｃｏ−Ｆｅ）／Ｉｒ／Ｃｏ（Ｃｏ−Ｆｅ）などの積層膜を介してＦｅ−Ｍｎ、Ｐｔ−Ｍｎ、Ｐｔ−Ｃｒ−Ｍｎ、Ｎｉ−Ｍｎ、Ｉｒ−Ｍｎ、ＮｉＯ、及びＦｅ2Ｏ3などからなる反強磁性膜を設けた構造を採用することにより、磁化固着層２１，２５の磁化の方向が電流磁界に影響されにくくなる。すなわち、強磁性層の磁化の方向を強固に固定することができる。
【００４６】
磁気記録層２３の長さＬと幅Ｗとの比Ｌ／Ｗは１．５以上であることが好ましく、２以上であることがより好ましいが、図１（ａ）〜（ｄ）に示す構造を採用した場合には比Ｌ／Ｗが１であっても単磁区化により高密度化が可能となる。また、磁気記録層２３は、その長さ方向に一軸異方性が付与されていることが好ましく、その長さ方向（磁化容易軸方向）の両端部でトンネルバリア層２４を介して磁性膜１８と接続されていることが好ましい。
【００４７】
磁気記録層２３に用いる材料は強磁性を示すものであれば特に制限はなく、Ｆｅ、Ｃｏ、及びＮｉなどの金属；それらの合金；スピン分極率の大きいマグネタイト（Ｆｅ3Ｏ4）、ＣｒＯ2、及びＲＸＭｎＯ3-y（Ｒは希土類元素を示し、ＸはＣａ、Ｂａ、及びＳｒの少なくとも１種の元素を示す）などの酸化物；並びにＮｉＭｎＳｂ及びＰｔＭｎＳｂなどのホイスラー合金等を挙げることができる。この強磁性層の膜厚は、超常磁性にならない程度に厚いことが必要であり、０．４ｎｍ以上であることが好ましい。
【００４８】
磁気記録層２３は、単層構造であってもよく、積層構造であってもよい。磁気記録層２３を積層構造とする場合、例えば、ソフト強磁性層／強磁性層の二層膜や、強磁性層／ソフト強磁性層／強磁性層の三層膜とすることができる。
【００４９】
また、磁気記録層２３を強磁性層／非磁性層／強磁性層の三層膜とし、それら強磁性層が非磁性層を介して反強磁性的に或いは弱い強磁性的に相互作用した構造を採用することもできる。この場合、磁気記録層２３に電流磁界を作用させる際に磁気記録層２３から磁化固着層２１，２５への漂遊磁界（ｓｔｒａｙ ｆｉｅｌｄ）の影響がなくなるのに加え、メモリセル幅をサブミクロン以下とした場合でも、所定の電流磁界を生じさせるのに要する消費電力が反磁界により増大するのを抑制することができる。この構造を採用する場合、磁性膜１８側の強磁性層によりソフトな層を用いるか或いはその膜厚をより厚くすることが好ましい。また、そのソフトな層として、上述したのと同様に、ソフト強磁性層／強磁性層の二層膜や、強磁性層／ソフト強磁性層／強磁性層の三層膜を用いることができる。
【００５０】
上述した磁化固着層２１，２５及び磁気記録層２３に用いる強磁性層は、上述した磁性体に加え、Ａｇ、Ｃｕ、Ａｕ、Ａｌ、Ｍｇ、Ｓｉ、Ｂｉ、Ｔａ、Ｂ、Ｃ、Ｏ、Ｎ、Ｐｄ、Ｐｔ、Ｚｒ、Ｉｒ、Ｗ、Ｍｏ、及びＮｂなどの非磁性元素を強磁性を失わない範囲で含有することができる。また、上述した磁化固着層２１，２５に用いる強磁性層は膜面に平行な一方向異方性を有することが好ましく、磁気記録層２３に用いる強磁性層は膜面に平行な一軸異方性を有することが好ましい。この強磁性層の厚さは、０．１ｎｍ〜１００ｎｍであることが好ましく、より薄いことが望ましい。磁気記憶装置１０を作製する上では、強磁性層の厚さは１０ｎｍ以下であることが好ましい。
【００５１】
トンネルバリア層２２，２４の材料としては、Ａｌ2Ｏ3、ＡｌＮ、ＭｇＯ、ＳｉＯ2、ＭｇＯ、ＬａＡｌＯ3、ＭｇＦ2、ＣａＦ2、ＳｒＴｉＯ2、及びＡｌＬａＯ3などの誘電体或いは絶縁体を用いることができる。これら材料には、酸素、窒素、或いはフッ素欠損が存在していてもよい。
【００５２】
上述した磁気記憶装置１０は、例えば、表面領域にトランジスタ１２等が形成された基板２０上に形成することができる。そのような基板２０の材料に特に制限はなく、Ｓｉ、ＳｉＯ2、Ａｌ2Ｏ3、スピネル、及びＡｌＮなどを用いることができる。また、磁気記憶装置１０は保護層や下地層を介して基板上に形成することが好ましい。そのような保護層或いは下地層に用いる材料としては、Ｔａ、Ｔｉ、Ｐｔ、Ｐｄ、Ａｕ、Ｔｉ／Ｐｔ、Ｔａ／Ｐｔ、Ｔｉ／Ｐｄ、Ｔａ／Ｐｄ、Ｃｕ、Ａｌ−Ｃｕ、及びＷ等を挙げることができる。
この磁気記憶装置１０は、各種スパッタリング法、蒸着法、及び分子線エピタキシャル法などの通常の薄膜形成技術を用いて製造することができる。
【００５３】
以上説明した磁気記憶装置１０の回路図を図４に示す。
図４は、本発明の第１の実施形態に係る磁気記憶装置１０の回路構成の一例を示す回路図である。図４において、図１（ａ）〜（ｄ）に示す磁気記憶装置１０の配線１５はビット線として用いられ、配線１４はワード線として用いられている。また、図４において、参照番号２７はワード線を示し、参照番号２８はビット線を示し、参照番号２９は行デコーダを示し、参照番号３０は列デコーダを示し、参照番号３１はセンスアンプを示している。図１（ａ）〜（ｄ）に示す磁気記憶装置１０は、例えば、このような回路構成をとることができる。
【００５４】
図１（ａ）〜（ｃ）に示す磁気記憶素子１１を用いた場合、図５に示す回路構成でも磁気記憶装置を実現可能である。
図５は、本発明の第１の実施形態に係る磁気記憶装置１０の回路構成の他の例を示す回路図である。また、図６は、図５に示す回路構成を採用した場合の磁気記憶素子１１の構造の一例を概略的に示す斜視図である。図５及び図６に示すように、強磁性２重トンネル接合１３とダイオード３２とを直列接続し、ワード線１４とビット線１５との交差部でそれらに接続した構造を採用することも可能である。
【００５５】
次に、本発明の第２の実施形態について説明する。
図７（ａ）は本発明の第２の実施形態に係る磁気記憶装置を概略的に示す断面図であり、図７（ｂ）は図７（ａ）に示す磁気記憶装置のＢ−Ｂ線に沿った部分断面図である。本実施形態に係る磁気記憶装置１０では、第１の実施形態に係る磁気記憶装置１０とは異なり、磁性膜１７，１８は強磁性２重トンネル接合１３の位置だけでなく配線１４，１５の全体にわたって形成されている。このような構造を採用した場合、磁性膜１７，１８と強磁性２重トンネル接合１３との位置合わせが容易になる。
【００５６】
次に、本発明の第３の実施形態について説明する。
図８（ａ）は本発明の第３の実施形態に係る磁気記憶装置を概略的に示す断面図であり、図８（ｂ）は図８（ａ）に示す磁気記憶装置のＣ−Ｃ線に沿った部分断面図である。本実施形態に係る磁気記憶装置１０では、第１の実施形態に係る磁気記憶装置１０とは異なり、磁性膜１７は配線１６の下方だけでなく上方にも設けられている。このような構造を採用した場合、配線１４からの電流磁界をより効率的に強磁性２重トンネル接合１３に作用させることができる。
【００５７】
次に、本発明の第４の実施形態について説明する。
図９（ａ）は本発明の第４の実施形態に係る磁気記憶装置を概略的に示す断面図であり、図９（ｂ）は図９（ａ）に示す磁気記憶装置のＤ−Ｄ線に沿った部分断面図である。本実施形態に係る磁気記憶装置１０では、第１の実施形態に係る磁気記憶装置１０とは異なり、磁性膜１７，１８は強磁性２重トンネル接合１３の位置だけでなく配線１４，１５の全体にわたって形成されている。このような構造を採用した場合、磁性膜１７，１８と強磁性２重トンネル接合１３との位置合わせが容易になる。また、本実施形態に係る磁気記憶装置１０では、第１の実施形態に係る磁気記憶装置１０とは異なり、磁性膜１７は配線１６の下方だけでなく上方にも設けられている。このような構造を採用した場合、配線１４からの電流磁界をより効率的に強磁性２重トンネル接合１３に作用させることができる。
【００５８】
次に、本発明の第５の実施形態について説明する。
図１０は、本発明の第５の実施形態に係る磁気記憶装置の一部を概略的に示す断面図である。本実施形態に係る磁気記憶装置１０では、第１の実施形態に係る磁気記憶装置１０とは異なり、配線１５と磁性膜１８とは直接には接触しておらず、それらの間に誘電体膜或いは絶縁膜１９が介在している。このように、配線１５と磁性膜１８とは電気的に接触していてもよく、或いは非接触であってもよい。
【００５９】
次に、本発明の第６の実施形態について説明する。
図１１は、本発明の第６の実施形態に係る磁気記憶装置の一部を概略的に示す断面図である。第１〜第５の実施形態に係る磁気記憶装置１０では電流配線とビット線とを兼ねた配線１５を用いたのに対し、本実施形態に係る磁気記憶装置１０では電流配線３３とビット線３４とがそれぞれ独立して設けられる。上述した原理を利用すると、強磁性２重トンネル接合１３に効率的に電流磁界を作用させることができるため、このような構造も可能である。
【００６０】
以上説明した第１〜第６の実施形態では、磁化固着層２５の幅を、磁化固着層２１、トンネルバリア層２２、磁気記録層２３、及びトンネルバリア層２４の幅よりも狭くし、トンネルバリア層２４の配線１５を挟んで左右に位置する上面をそれぞれ露出させ、その露出面を利用して磁性膜１８と磁気記録層２３とを磁気的に接続した。これに対し、以下に説明する第２の参考例では、磁化固着層２１、トンネルバリア層２２、磁気記録層２３、トンネルバリア層２４、及び磁化固着層２５の全てが同一の幅を有するように形成される。
【００６１】
図１２は、第２の参考例に係る磁気記憶装置の一部を概略的に示す断面図である。本参考例に係る磁気記憶装置１０では、第１の実施形態に係る磁気記憶装置１０とは異なり、磁化固着層２１、トンネルバリア層２２、磁気記録層２３、トンネルバリア層２４、及び磁化固着層２５の全てが同一の幅を有するように形成される。そのため、第１〜第６の実施形態と同様の方法では、磁性膜１８と磁気記録層２３とを磁気的に接続することはできない。
【００６２】
そこで、本参考例では、磁性膜１８の開口幅を強磁性２重トンネル接合１３の幅以上としている。このような構造によると、磁性膜１８の両端部と磁気記録層２３との間に磁化固着層２５は介在していないため、磁性膜１８と磁気記録層２３との磁気的な接続が磁化固着層２５によって妨げられることがない。したがって、本参考例によると、磁気記録層に電流磁界を効率的に作用させることができ、情報の書き込みに要する消費電力を低減することが可能となる。
【００６３】
本参考例において、磁性膜１８の両端部と磁気記録層２３との距離は、磁性膜１８と磁気記録層２３との磁気的な接続が達成されるのであれば特に制限はないが近いほど好ましい。通常、磁性膜１８の両端部と磁気記録層２３との距離は、０．０５μｍ以下であれば十分である。
【００６４】
次に、第３の参考例について説明する。
図１３（ａ）は第３の参考例に係る磁気記憶装置を概略的に示す断面図であり、図１３（ｂ）は図１３（ａ）に示す磁気記憶装置のＥ−Ｅ線に沿った部分断面図である。本参考例に係る磁気記憶装置１０は、磁性膜１７が配線１４の側面に設けられずに底面にのみ設けられている点で第２の参考例に係る磁気記憶装置１０とは異なっている。
【００６５】
センス電流制御素子としてＣＭＯＳトランジスタ１２を用いた場合、強磁性２重トンネル接合１３の幅（ビット線１５に平行な方向の寸法）をＷ、長さ（ワード線１４に平行な方向の寸法）をＬとすると、通常、配線１４の長手方向で隣り合う強磁性２重トンネル接合１３間の距離は幅Ｗとほぼ等しいのに対し、配線１５の長手方向で隣り合う強磁性２重トンネル接合１３同士は幅Ｗのほぼ３倍もの距離を隔てることとなる。すなわち、そのような磁気記憶装置において、隣り合う強磁性２重トンネル接合１３間の距離は、幅方向に関しては比較的短いのに対し、長さ方向に関しては十分に長い。
【００６６】
それゆえ、配線１４の長手方向で隣り合う強磁性２重トンネル接合１３間のクロストークは考慮する必要があるが、配線１５の長手方向で隣り合う強磁性２重トンネル接合１３間のクロストークは必ずしも考慮する必要はない。したがって、このような場合は、図１３（ａ），（ｂ）に示すように、磁性膜１８を配線１５の側面及び底面に設け且つ磁性膜１７を配線１４の側面に設けずに底面のみに設けるだけで、クロストークを生ずることなく強磁性２重トンネル接合１３に対して効率的に電流磁界を作用させることができる。
【００６７】
図１３（ａ），（ｂ）に示す磁気記憶装置においては、強磁性２重トンネル接合１３に対してより効率的に電流磁界を作用させるために、図１４（ａ），（ｂ）及び図１５（ａ）〜（ｃ）に示す構造を採用してもよい。
図１４（ａ），（ｂ）は、それぞれ、第３の参考例に係る磁気記憶装置の配線１４及び磁性膜１７の構造の例を概略的に示す断面図である。また、図１５（ａ）〜（ｃ）は、それぞれ、第３の参考例に係る磁気記憶装置の配線１５及び磁性膜１８の構造の例を概略的に示す断面図である。
【００６８】
図１４（ａ）並びに図１５（ａ）及び（ｃ）において、配線１４と磁性膜１７並びに配線１５と磁性膜１８は、それぞれ２重積層構造を構成している。また、図１４（ｂ）及び図１５（ｂ）において、配線１４と磁性膜１７並びに配線１５と磁性膜１８は、それぞれ３重積層構造を構成している。このように、配線と磁性膜とが多重積層構造を構成する場合、一重積層構造を採用した場合に比べて、強磁性２重トンネル接合１３に対してより効率的に電流磁界を作用させることができる。
【００６９】
以上説明した第１〜第６の実施形態並びに第１乃至第３の参考例では、強磁性２重トンネル接合を有する磁気記憶装置に所定の構造を採用することにより、書き込み時の消費電力を低減することについて説明した。以下に説明する第４の参考例では、所定の材料で構成された磁性膜を用いることにより、強磁性１重トンネル接合を有する磁気記憶装置の書き込み時の消費電力を低減する。
図１６は、第４の参考例に係る磁気記憶装置の一部を概略的に示す断面図である。本参考例に係る磁気記憶装置１０は、磁気記憶素子１１の構造が異なること以外は、第１の実施形態に係る磁気記憶装置１０と同様の構造を有している。すなわち、本参考例に係る磁気記憶装置１０は、磁化固着層２１、トンネルバリア層２２、及び磁気記録層２３を順次積層した構造を有する強磁性１重トンネル接合３５を有している。強磁性１重トンネル接合３５上にはビット線３４が形成されており、ビット線３４上には、絶縁膜１９を介して磁性膜１８で覆われた電流配線３３が形成されている。なお、強磁性１重トンネル接合３５の下方には、電流配線３３及びビット線３４と直交するように配線が設けられており、この配線にも磁性膜が設けられている。
【００７０】
本参考例において、磁性膜１８は、Ｃｏ元素を含有する高飽和磁化ソフト磁性材料膜や金属−非金属ナノグラニュラ膜で構成される。このような薄膜を用いた場合、磁気記録層２３への情報の書き込みに要する消費電力を低減することができる。
【００７１】
磁性膜１８を構成するＣｏ元素を含有する高飽和磁化ソフト磁性材料膜としては、Ｃｏ−Ｆｅ合金膜やＣｏ−Ｆｅ−Ｎｉ合金膜などの合金膜；並びにＣｏ−（Ｚｒ，Ｈｆ，Ｎｂ，Ｔａ，Ｔｉ）膜や（Ｃｏ，Ｆｅ，Ｎｉ）−（Ｓｉ，Ｂ）−（Ｐ，Ａｌ，Ｍｏ，Ｎｂ，Ｍｎ）膜などのアモルファス材料膜等を用いることができる。また、磁性膜１８を構成する金属−非金属ナノグラニュラ膜としては、（Ｆｅ，Ｃｏ）−（Ｂ，Ｓｉ，Ｈｆ，Ｚｒ，Ｓｍ，Ｔａ，Ａｌ）−（Ｆ，Ｏ，Ｎ）系などの金属−非金属ナノグラニュラ膜を用いることができる。これら材料を用い、構成元素の比を適宜調節することにより、磁歪をほぼゼロにすることができ、保磁力が小さくソフト化された磁性膜１８を得ることができる。
【００７２】
なお、第４の参考例では、磁性膜を所定の材料で構成することにより、強磁性１重トンネル接合を有する磁気記憶装置の書き込み時の消費電力を低減することについて説明したが、その材料を用いれば、強磁性２重トンネル接合を有する磁気記憶装置であっても書き込み時の消費電力を低減可能であることは言うまでもない。また、第１〜第６の実施形態及び第１〜第４の参考例では、強磁性トンネル接合を挟んで互いに交差する１対の配線の双方に磁性膜を設けたが、それら配線のいずれか一方のみに磁性膜を設けてもよい。この場合も、書き込み時の消費電力を低減することができる。
【００７３】
【実施例】
（例１）
図１６に示す磁気記憶装置１０を以下の方法により作製した。
まず、Ｓｉ／ＳｉＯ2基板上に、Ｔａ下地層及び厚さ５０ｎｍのＣｕ層を順次積層した（いずれも図示せず）。次に、Ｃｕ層上に、磁化固着層２１として用いられる厚さ１７ｎｍのＮｉ81Ｆｅ19層と厚さ１２ｎｍのＩｒ22Ｍｎ78層と厚さ３ｎｍのＣｏ50Ｆｅ50層との複合膜；トンネルバリア層２２として用いられる厚さ１ｎｍのＡｌ2Ｏ3層；磁気記録層２３として用いられる厚さ３ｎｍのＣｏ50Ｆｅ50層と厚さ１７ｎｍのＮｉ81Ｆｅ19層との複合膜；及び保護膜として用いられるＡｕ層（図示せず）を順次形成した。
【００７４】
なお、これら薄膜の成膜にはスパッタリング法や蒸着法を用い、初期真空度は３×１０-8Ｔｏｒｒとした。また、Ａｌ2Ｏ3層は、スパッタリングターゲットとしてＡｌターゲットを用い、スパッタリングガスとして純Ａｒガスを導入してＡｌ膜を真空中で成膜した後、真空破壊することなく、このＡｌ膜をプラズマ酸素に曝すことにより形成した。このような方法により、薄く且つ酸素欠損のないＡｌ2Ｏ3層を形成することができた。
【００７５】
次に、上述した方法で形成した積層膜（Ａｕ層からＣｕ層上のＮｉ81Ｆｅ19層まで）を、フォトリソグラフィ技術とイオンミリング技術とを用いて４μｍ×１６μｍのサイズにパターニングした。以上のようにして、強磁性トンネル接合３５を形成した。
【００７６】
続いて、このパターニングに利用したレジストパターンを残したまま、電子ビーム蒸着により厚さ２５０ｎｍのＡｌ2Ｏ3膜を層間絶縁膜１９として形成した。その後、このレジストパターンをリフトオフし、さらに、配線３４を形成するためのレジストパターンを形成した。表面を逆スパッタすることによりクリーニングした後、Ｃｕ配線３４を形成した。
【００７７】
次に、反応性スパッタリング法により、ＳｉＯ2からなる厚さ２５０ｎｍの層間絶縁膜１９を形成し、さらに、リフトオフプロセスによりＡｕ配線３３を形成した。その後、高飽和磁化ソフト磁性材料をスパッタリングし、それにより得られた薄膜をイオンミリングプロセスでパターニングすることにより、磁性膜１８を形成した。以上のようにして、図１６に示す磁気記憶装置１０を作製し、磁場中熱処理炉で処理することにより、磁気記録層２３に一軸異方性を、磁化固着層２１に一方向異方性をそれぞれ付与した。
【００７８】
なお、高飽和磁化ソフト磁性材料としては下記表１に示す材料を用いて複数種の磁気記憶装置１０を作製した。また、比較のために、磁性膜１８を設けない磁気記憶装置、及び磁性膜１８に高透磁率材料であるＮｉ−Ｆｅを用いた磁気記憶装置も作製した。
【００７９】
上述した方法で作製した磁気記憶装置１０のそれぞれについて、以下の方法により消費電力を測定した。すなわち、配線３３に１０ｎｓｅｃの電流パルスを流すことにより、磁気記録層２３に容易軸方向２６の電流磁場を作用させた。また、困難軸方向には、模擬的にヘルムホルツコイルを用いて２０Ｏｅの磁場を作用させた。電流パルスの電流値を徐々に増加させて、磁気記録層２３の磁化が反転した電流Ｉｃを記録した。なお、磁気記録層２３の磁化が反転した否かは、強磁性１重トンネル接合３５に直流電流を流して、出力電圧の変化を観測することにより判断した。その結果を、下記表１に併せて示す。
【００８０】
【表１】
【００８１】
上記表１に示すように、本例に係る磁気記憶装置１０では、磁性膜１８を設けない場合に比べてＩｃが低いのは勿論のこと、磁性膜１８に高透磁率材料であるＮｉ−Ｆｅを用いた場合と比較した場合においてもより低いＩｃが得られた。すなわち、本例に係る磁気記憶装置１０では書き込み時の消費電力が低減されていることを確認した。
また、同様の試験を強磁性２重トンネル接合１３を有する磁気記憶装置１０についても行った。その結果、上述したのと同様の傾向が見られた。
【００８２】
（例２）
図１（ａ）〜（ｃ）に示す磁気記憶装置１０を以下の方法により作製した。
まず、Ｓｉ／ＳｉＯ2基板上に、プラズマＣＶＤ法によりＳｉＯ2膜を形成した。次に、ダマシンプロセスを用いてＳｉＯ2膜に磁性膜１７及び配線１４を形成した。
【００８３】
すなわち、ステッパを用い、このＳｉＯ2膜に矩形状の凹部を形成した。次に、この凹部の側壁及び底面を覆うように高飽和磁化ソフト磁性材料としてＮｉ40Ｆｅ60をスパッタリングし、続いて、メッキ法により凹部をＣｕで充填した。その後、ＣＭＰ法を用いて凹部の外側に位置する高飽和磁化ソフト磁性材料膜及びＣｕ膜を除去することにより、磁性膜１７及び配線１４を形成した。
【００８４】
次に、Ｓｉ／ＳｉＯ2基板の磁性膜１７及び配線１４を形成した面に、プラズマＣＶＤ法によりＳｉＯ2からなる厚さ２５０ｎｍの層間絶縁膜を形成した。この層間絶縁膜上に、Ｔａ／Ｗ／Ｔａ下地層及び厚さ５０ｎｍのＣｕ層を順次積層した（いずれも図示せず）。次に、Ｃｕ層上に、磁化固着層２１として用いられる厚さ１７ｎｍのＮｉ81Ｆｅ19層と厚さ１２ｎｍのＩｒ22Ｍｎ78層と厚さ３ｎｍのＣｏ50Ｆｅ50層との複合膜；トンネルバリア層２２として用いられる厚さ１ｎｍのＡｌ2Ｏ3層；磁気記録層２３として用いられる厚さ２ｎｍのＣｏ50Ｆｅ50層と厚さ５ｎｍのＮｉ81Ｆｅ19層と厚さ２ｎｍのＣｏ50Ｆｅ50層との複合膜；トンネルバリア層２４として用いられる厚さ１．２ｎｍのＡｌ2Ｏ3層；磁化固着層２５として用いられる厚さ３ｎｍのＣｏ50Ｆｅ50層と厚さ１２ｎｍのＩｒ22Ｍｎ78層と厚さ５ｎｍのＮｉ81Ｆｅ19層との複合膜；及び保護膜として用いられるＡｕ層（図示せず）を順次形成した。
【００８５】
なお、これら薄膜の成膜にはスパッタリング法や蒸着法を用い、初期真空度は３×１０-8Ｔｏｒｒとした。また、Ａｌ2Ｏ3層は、例１で説明したのと同様の方法により形成した。
【００８６】
次に、上述した方法で形成した積層膜（Ａｕ層からＣｕ層上のＮｉ81Ｆｅ19層まで）を、ステッパを用い、ＲＩＥ技術及びイオンミリング技術により０．８μｍ×４μｍのサイズにパターニングした。以上のようにして、強磁性トンネル接合３５を形成した。
【００８７】
続いて、それぞれＳｉＯ2及びＳｉ3Ｎ4からなる互いにエッチング可能なハードマスクを用い、磁化固着層２５として用いられるＣｏ50Ｆｅ50層、Ｉｒ22Ｍｎ78層、及びＮｉ81Ｆｅ19層との複合膜及び及び保護膜として用いられるＡｕ層を０．８μｍ×２μｍのサイズにパターニングした。
【００８８】
その後、プラズマＣＶＤ法によりＳｉＯ2からなる層間絶縁膜１９を形成し、ＣＭＰ法によりその表面を平坦化してＳｉ3Ｎ4パターンの上面を露出させた。なお、ＣＭＰ後のＳｉＯ2層間絶縁膜１９の厚さは２５０ｎｍとした。次に、Ｓｉ3Ｎ4パターンをＲＩＥ法により除去して凹部を形成し、この凹部内にＣｕ配線１５を形成した。
【００８９】
次に、ＳｉＯ2層間絶縁膜１９上にハードマスクとしてＳｉ3Ｎ4パターンを形成し、ＲＩＥ法により、ＳｉＯ2層間絶縁膜１９に磁性膜１８のための溝部を形成した。すなわち、底面がトンネルバリア層２４で構成されたトレンチ構造を形成した。次に、Ｓｉ3Ｎ4パターンをＲＩＥ法により除去し、磁性膜１８と磁気記録層２３及び配線１５との短絡を防止するためにそれらの露出面をプラズマ酸化した。その後、指向性の高いスパッタリング装置を用いて、上述した方法で形成した溝部が埋め込まれるように高飽和磁化ソフト磁性材料としてＮｉ40Ｆｅ60をスパッタリングし、得られた薄膜をイオンミリング技術を用いてパターニングすることにより磁性膜１８を形成した。
【００９０】
以上のようにして、図１（ａ）〜（ｃ）に示す磁気記憶装置１０を作製し、磁場中熱処理炉で処理することにより、磁気記録層２３に一軸異方性を、磁化固着層２１，２５に一方向異方性をそれぞれ付与した。
【００９１】
なお、磁性膜１７を設けなかったこと以外は同様の方法により図１（ａ）〜（ｃ）に示す磁気記憶装置１０を作製した。また、比較のために、磁性膜１７、強磁性２重トンネル接合１３、及び磁性膜１８に図１１に示す構造を採用した磁気記憶装置と、磁性膜１７は設けずに強磁性２重トンネル接合１３及び磁性膜１８に図１２に示す構造を採用した磁気記憶装置とを作製した。これら比較用の磁気記憶装置において、磁性膜１７，１８と磁気記録層２３との距離は０．１５μｍとした。
【００９２】
上述した方法で作製した磁気記憶装置１０のそれぞれについて、以下の方法により消費電力を測定した。すなわち、配線１４，１５に１０ｎｓｅｃの電流パルスを流すことにより、磁気記録層２３に容易軸方向２６及び困難軸方向の電流磁場をそれぞれ作用させた。なお、配線１４に流した電流パルスの電流値は５ｍＡとした。配線１５に流す電流パルスの電流値を徐々に増加させて、磁気記録層２３の磁化が反転した電流Ｉｃを記録した。なお、磁気記録層２３の磁化が反転した否かは、書き込みを行った後、強磁性２重トンネル接合１３に直流電流を流して、出力電圧の変化を観測することにより判断した。その結果を、下記表２に示す。
【００９３】
【表２】
【００９４】
上記表２に示すように、トレンチ構造を有する［図１（ａ）〜（ｃ）に示す構造の］本例に係る磁気記憶装置１０では、トレンチ構造を有しておらず（図１２に示す構造を有しており）、磁性膜１７，１８と磁気記録層２３との距離が長い磁気記憶装置１０に比べてＩｃが低く、書き込み時の消費電力が低減されていることを確認した。また、磁性膜１７を設けた磁気記憶装置１０では、困難軸方向に作用させる磁場が増大するため、磁性膜１７を設けていない磁気記憶装置１０に比べて、容易軸方向２６のＩｃがより小さくなり、書き込み時の消費電力をさらに低減可能であることを確認した。
【００９５】
（例３）
強磁性２重トンネル接合１３を下記表１に示す構成とし、磁性膜１７，１８に下記表３及び表４に示す材料を用いたこと以外は例２と同様の方法により図１（ａ）〜（ｃ）に示す磁気記憶装置１０を作製した。以上のようにして作製した磁気記憶装置１０のそれぞれについて、配線１４に流す電流パルスの電流値を３ｍＡとしたこと以外は同様の方法により消費電力を測定した。その結果も表３及び表４に併せて示す。
【００９６】
【表３】
【００９７】
【表４】
【００９８】
上記表３及び表４に示すように、いずれの場合もＩｃは十分に低いが、磁性膜１７，１８をＣｏ元素を含有する高飽和磁化ソフト磁性材料膜や金属−非金属ナノグラニュラ膜で構成した場合に特にＩｃが低く、書き込み時の消費電力がさらに低減されることが分かる。また、強磁性層／非磁性層／強磁性層の三層膜を用い、それら強磁性層間に非磁性層を介して反強磁性的な相互作用が働く場合、Ｉｃは増加せず、消費電力をより低減できることも分かる。
【００９９】
【発明の効果】
以上説明したように、本発明では、磁性膜を所定の材料で構成することにより、磁気記憶装置の書き込みに要する消費電力の低減を可能としている。また、本発明では、磁性膜を用い且つ所定の構造を採用することにより、強磁性２重トンネル接合を有する磁気記憶装置においても、書き込みに要する消費電力の低減を可能としている。
すなわち、本発明によると、書き込み時の消費電力が低減された磁気記憶装置が提供される。
【図面の簡単な説明】
【図１】 （ａ）は本発明の第１の実施形態に係る磁気記憶装置を概略的に示す断面図、（ｂ）は（ａ）に示す磁気記憶装置のＡ−Ａ線に沿った部分断面図、（ｃ）は（ｂ）に示す構造を拡大して描いた断面図、（ｄ）は（ａ）に示す磁気記憶装置の一部を概略的に示す斜視図。
【図２】 （ａ），（ｂ）は、それぞれ、第１の参考例に係る磁気記憶装置を概略的に示す断面図。
【図３】 磁気抵抗効果膜の長さＬ1に対する磁性膜の長さＬ2の比Ｌ2／Ｌ1と磁界強度Ｈxとの関係を示すグラフ。
【図４】 本発明の第１の実施形態に係る磁気記憶装置の回路構成の一例を示す回路図。
【図５】 本発明の第１の実施形態に係る磁気記憶装置の回路構成の他の例を示す回路図。
【図６】 図５に示す回路構成を採用した場合の磁気記憶素子の構造の一例を概略的に示す斜視図。
【図７】 （ａ）は本発明の第２の実施形態に係る磁気記憶装置を概略的に示す断面図、（ｂ）は（ａ）に示す磁気記憶装置のＢ−Ｂ線に沿った部分断面図。
【図８】 （ａ）は本発明の第３の実施形態に係る磁気記憶装置を概略的に示す断面図で、（ｂ）は（ａ）に示す磁気記憶装置のＣ−Ｃ線に沿った部分断面図。
【図９】 （ａ）は本発明の第４の実施形態に係る磁気記憶装置を概略的に示す断面図で、（ｂ）は（ａ）に示す磁気記憶装置のＤ−Ｄ線に沿った部分断面図。
【図１０】 本発明の第５の実施形態に係る磁気記憶装置の一部を概略的に示す断面図。
【図１１】 本発明の第６の実施形態に係る磁気記憶装置の一部を概略的に示す断面図。
【図１２】 第２の参考例に係る磁気記憶装置の一部を概略的に示す断面図。
【図１３】 （ａ）は第３の参考例に係る磁気記憶装置を概略的に示す断面図、（ｂ）は（ａ）に示す磁気記憶装置のＥ−Ｅ線に沿った部分断面図。
【図１４】 （ａ），（ｂ）は、それぞれ、第３の参考例に係る磁気記憶装置の配線及び磁性膜の構造の例を概略的に示す断面図。
【図１５】 （ａ）〜（ｃ）は、それぞれ、第３の参考例に係る磁気記憶装置の配線及び磁性膜の構造の例を概略的に示す断面図。
【図１６】 第４の参考例に係る磁気記憶装置の一部を概略的に示す断面図。
【符号の説明】
１０…磁気記憶装置、１１…磁気記憶素子、１２…トランジスタ、１３，３５…強磁性トンネル接合、１４〜１６，２７，２８，３３，３４…配線、１７，１８…磁性膜、１９…層間絶縁膜、２０…基板、２６…磁化容易軸、２１，２５…磁化固着層、２２，２４…トンネルバリア層、２３…磁気記録層、２９，３０…デコーダ、３１…センスアンプ。
【発明の属する技術分野】
本発明は、磁気記憶装置に関する。
【０００２】
【従来の技術】
磁性膜を用いた磁気抵抗効果素子は、磁気ヘッドや磁気センサなどとして既に利用されている。また、磁気抵抗効果素子を、磁気記憶装置（磁気抵抗効果メモリ）などとして利用することも提案されている。磁気記憶装置の中でも、強磁性トンネル接合を用いた磁気記憶装置は、不揮発性の記憶が可能であり、１０ｎｓｅｃ未満の書き込み時間及び読み出し時間、１０15回を超える書き換え回数、並びにＤＲＡＭ並みに小さなセルサイズを実現するものとして期待されている。
【０００３】
そのような強磁性トンネル接合を用いた磁気記憶装置を実現するには、十分な磁気抵抗変化率が必要である。近年、強磁性トンネル接合では、２０％以上の磁気抵抗変化率が得られており、したがって、そのような磁気記憶装置の実現への期待は益々高まっている。
【０００４】
例えば、強磁性層上に厚さ０．７ｎｍ〜２．０ｎｍの薄いＡｌ層を成膜した後、その表面を酸素グロー放電または酸素ガスに曝すことによってＡｌ2Ｏ3からなるトンネルバリア層を形成し、その上に強磁性層をさらに成膜することにより形成される強磁性トンネル接合が提案されている。この強磁性トンネル接合によると、２０％以上の磁気抵抗変化率が得られている（Ｊ．Ａｐｐｌ．Ｐｈｙｓ．７９，４７２４（１９９６））。また、強磁性１重トンネル接合としては、１対の強磁性層の一方を反強磁性層と組み合わせ、他方を磁化固着層とした構造も提案されている（特開平１０−４２２７号公報）。
【０００５】
上述のように、強磁性１重トンネル接合では２０％以上の磁気抵抗変化率が得られるようになった。しかしながら、強磁性１重トンネル接合を用いた磁気記憶装置は、ＦｅＲＡＭやフラッシュメモリ等の競合メモリに比べて、書き込み時の消費電力が大きいという問題を有している。
【０００６】
上記問題に対し、書込配線の周囲に高透磁率材料からなる薄膜を設けた固体磁気記憶装置が提案されている（米国特許第５，６５９，４９９号、米国特許第５，９５６，２６７号、米国特許第５，９４０，３１９号、及び国際特許出願ＷＯ００／１０１７２）。これらの磁気記憶装置によれば、配線の周囲に高透磁率膜が設けられているため、磁気記録層への情報書込に必要な電流値を効率的に低減することができる。また、これらの磁気記憶装置によれば、電流によって発生した磁束が高透磁率磁性膜の外部に及ぶことがないため、クロストークも抑制することができる。
【０００７】
しかしながら、米国特許第５，６５９，４９９号が開示する磁気記憶装置では、磁気抵抗効果膜の記録層全体にわたって均一に磁場を印加することができない。また、米国特許第５，９５６，２６７号及び米国特許第５，９４０，３１９号が開示する磁気記憶装置では、後述するデュアルスピンバルブ型２重トンネル接合のように１対の磁化固着層間に磁気記録層を介在させてなる構造を採用した場合、磁気記録層に効率的に磁場を印加することは困難である。さらに、国際特許出願ＷＯ００／１０１７２が開示する磁気記憶装置は、磁気記録層に磁場を印加するのに理想的な構造を有しているが、その製造自体が極めて困難である。
【０００８】
また、上述した強磁性１重トンネル接合に加え、誘電体中に分散させた磁性粒子を介した強磁性トンネル接合や強磁性２重トンネル接合（連続膜）も提案されている。これら強磁性トンネル接合でも２０％以上の磁気抵抗変化率が得られており（Ｐｈｙｓ．Ｒｅｖ．Ｂ ５６（１０），Ｒ５７４７（１９９７）．、応用磁気学会誌２３，４−２，（１９９９）、Ａｐｐｌ．Ｐｈｙｓ．Ｌｅｔｔ．７３（１９），２８２９（１９９８））、しかも、強磁性２重トンネル接合によると、所望の出力電圧値を得るために磁気記憶装置に印加する電圧値を高めることにより発生する磁気抵抗変化率の減少を抑制することが可能である。
【０００９】
しかしながら、強磁性２重トンネル接合を用いた場合も、強磁性１重トンネル接合を用いた場合と同様に書き込み時の消費電力が大きいという問題がある。また、強磁性２重トンネル接合を用いた場合、磁気記録層は１対のトンネルバリア層及び１対の磁化固着層でそれぞれ挟持されるため、上記米国特許が開示する方法を適用したとしても、磁気記録層に電流磁界を効率的に作用させることができない。すなわち、強磁性２重トンネル接合を用いた磁気記憶装置は、書き込み時の消費電力が極めて大きいという問題を有している。
【００１０】
【発明が解決しようとする課題】
本発明は、上記問題点に鑑みてなされたものであり、書き込み時の消費電力が低減された磁気記憶装置を提供することを目的とする。
【００１１】
【課題を解決するための手段】
上記課題を解決するために、本発明は、相互に交差し且つ離間した第１及び第２の配線と、前記第１及び第２の配線が相互に交差する領域内に位置し、第１の磁化固着層、第２の磁化固着層、前記第１及び第２の磁化固着層間に介在する磁気記録層、前記第１の磁化固着層と前記磁気記録層との間に介在する第１の非磁性層、及び前記第２の磁化固着層と前記磁気記録層との間に介在する第２の非磁性層を備え、前記磁気記録層は前記第１及び第２の配線のそれぞれに書込電流を流すことにより生じる磁界の方向を第１の方向と前記第１の方向とは逆方向の第２の方向との間で変化させた場合にその磁化の方向を反転させ、前記第１及び第２の磁化固着層は前記磁界の方向を前記第１の方向と前記第２の方向との間で変化させた場合にその磁化の方向を実質的に保持する磁気抵抗効果膜と、コバルトを含有する高飽和磁化ソフト磁性材料及びコバルトを含有する金属−非金属ナノグラニュラ膜のいずれか一つを含み且つ少なくとも前記領域内で前記第１の配線の前記磁気抵抗効果膜との対向面の裏面と対向する底部及び前記第１の配線の両側面とそれぞれ対向する１対の側壁部を形成した第１の磁性膜とを具備し、前記第１の磁性膜の１対の側壁部のそれぞれは前記第１及び第２の非磁性層のうち前記第１の磁性膜からより近いものと接していることを特徴とする磁気記憶装置を提供する。
【００１３】
さらに、本発明は、相互に交差し且つ離間した第１及び第２の配線と、前記第１及び第２の配線が相互に交差する領域内に位置し、第１の磁化固着層、第２の磁化固着層、前記第１及び第２の磁化固着層間に介在する磁気記録層、前記第１の磁化固着層と前記磁気記録層との間に介在する第１の非磁性層、及び前記第２の磁化固着層と前記磁気記録層との間に介在する第２の非磁性層を備え、前記磁気記録層は前記第１及び第２の配線のそれぞれに書込電流を流すことにより生じる磁界の方向を第１の方向と前記第１の方向とは逆方向の第２の方向との間で変化させた場合にその磁化の方向を反転させ、前記第１及び第２の磁化固着層は前記磁界の方向を前記第１の方向と前記第２の方向との間で変化させた場合にその磁化の方向を実質的に保持する磁気抵抗効果膜と、高飽和磁化ソフト磁性材料を含み且つ少なくとも前記領域内で前記第１の配線の前記磁気抵抗効果膜との対向面の裏面と対向する底部及び前記第１の配線の両側面とそれぞれ対向する１対の側壁部を形成した第１の磁性膜とを具備し、前記第１の磁性膜の１対の側壁部のそれぞれは前記第１及び第２の非磁性層のうち前記第１の磁性膜からより近いものと接していることを特徴とする磁気記憶装置を提供する。
【００１５】
なお、本発明において、第１の磁性膜は、第１の配線に電流を流した際に、それにより生じる磁力線のための磁束通路を形成する。また、本発明の磁気記憶装置は、好ましくは非磁性層が非磁性トンネル層（トンネルバリア層）である強磁性トンネル接合を有するものであるが、非磁性層がトンネル層ではない所謂ＧＭＲ（巨大磁気抵抗）効果膜を有するものも包含する。
【００１６】
本発明において、磁化方向が固定された第１の磁化固着層、第１の非磁性トンネル層、磁化方向を反転可能な磁気記録層、磁化方向が固定された第２の磁化固着層、及び第２の非磁性トンネル層が順次積層された構造を有する強磁性トンネル接合を規定する場合、その強磁性トンネル接合は２重以上の強磁性トンネル接合を有していること意味する。
【００１７】
本発明においては、第１及び第２の非磁性層のいずれかを介して、第１の磁性膜と磁気記録層とを磁気的に接続することができる。これは、例えば、以下の構造を採用することにより実現可能である。すなわち、第１の磁性膜が形成する上記１対の側壁部の対向面間の距離に対して、第１の非磁性層及び磁気記録層の幅をより広くし且つ第１の磁化固着層の幅をより狭くして、第１の非磁性層の主面を上記１対の側壁部に対応して部分的に露出させる。この場合、第１の非磁性層のそれら露出部と上記１対の側壁部とをそれぞれ接触させると、第１の非磁性層を介して磁性膜と磁気記録層とが磁気的に接続されるため、第１の配線に電流を流すことによって発生し且つ第１の磁性膜の中を通る磁束は磁気記録層に効率的に印加される。したがって、第１の配線に流す電流量がより少ない場合であっても情報の書き込みが可能となり、情報の書き込みに要する消費電力を減少させることができる。
【００１９】
本発明において、第１の磁性膜の第１の配線の長手方向に沿った長さは、磁気抵抗効果膜の第１の配線の長手方向に沿った長さの１．２倍以上であることが好ましく、１．５倍以上であることがより好ましい。また、同様に、第２の磁性膜の第２の配線の長手方向に沿った長さは、磁気抵抗効果膜の第２の配線の長手方向に沿った長さの１．２倍以上であることが好ましく、１．５倍以上であることがより好ましい。この場合、磁気記録層により効果的に磁場を印加することができる。
【００２０】
第１及び第２の配線は、例えば、銅、タングステン、及びそれらの合金からなる群より選ばれる１種を含有することができる。或いは、第１及び第２の配線は、Ｃｕ層とＣｏＦｅＮｉ層との積層構造のように、非磁性層と高飽和磁化ソフト磁性材料層とを備えた多層構造とすることができる。それら配線が銅を主成分とする材料で構成され且つ第１及び第２の磁性膜がコバルトを主成分とする合金系である場合、銅とコバルトとは殆ど相互に固溶しない。そのため、通常の熱処理プロセスを実施した場合や配線に過大な電流を流した場合でも、配線に含まれる銅と磁性膜に含まれるコバルトとが相互拡散することはない。したがって、この場合、配線と磁性膜との間にバリアメタルを設ける必要がない。
【００２１】
第１及び第２の磁性膜は、Ｃｏ−Ｆｅ合金膜、Ｃｏ−Ｆｅ−Ｎｉ合金膜、Ｃｏ−（Ｚｒ，Ｈｆ，Ｎｂ，Ｔａ，Ｔｉ）膜、（Ｃｏ，Ｆｅ，Ｎｉ）−（Ｓｉ，Ｂ）−（Ｐ，Ａｌ，Ｍｏ，Ｎｂ，Ｍｎ）系などのアモルファス材料膜、及び（Ｆｅ，Ｃｏ）−（Ｂ，Ｓｉ，Ｈｆ，Ｚｒ，Ｓｍ，Ｔａ，Ａｌ）−（Ｆ，Ｏ，Ｎ）系などの金属−非金属ナノグラニュラ膜等で構成することができる。特に、それら磁性膜は、上記のうち、Ｃｏ元素を含有する高飽和磁化ソフト磁性材料膜や（Ｆｅ，Ｃｏ）−（Ｂ，Ｓｉ，Ｈｆ，Ｚｒ，Ｓｍ，Ｔａ，Ａｌ）−（Ｆ，Ｏ，Ｎ）系などの金属−非金属ナノグラニュラ膜で構成するとより好ましい。
【００２２】
磁化固着層及び磁気記録層は、それぞれ、Ｆｅ、Ｃｏ、Ｎｉ、それらの合金、及びＮｉＭｎＳｂやＰｔＭｎＳｂやＣｏ2ＭｎＧｅなどのハーフメタル等を含有することが好ましい。磁気記録層の飽和磁化Ｂｓは５ｋＧよりも大きいことが好ましい。
また、非磁性トンネル層の材料には、Ａｌ2Ｏ3、ＡｌＮ、ＭｇＯ、ＳｉＯ2、ＧａＯ、ＬａＡｌＯ3、ＭｇＦ2、及びＣａＦ2などを用いることができる。
【００２３】
本発明において、第２の配線の周囲にも第１の配線の周囲に設けたのと同様の磁性膜を設けることが好ましい。また、磁性膜は、強磁性トンネル接合の位置だけでなく、配線全体にわたって延在するように設けることが好ましい。
【００２４】
本発明において、磁性膜を設けた配線の長手方向に垂直な断面の寸法に関し、磁性膜の開口幅方向の長さをｌ1とし、それに垂直な方向の長さをｌ2とした場合、アスペクト比ｌ2／ｌ1は１より大きいことが好ましい。この場合、電流磁界がより強くなる。このアスペクト比ｌ2／ｌ1は、２より大きく且つ５より小さいことがより好ましい。
【００２５】
本発明の磁気記憶装置は、この磁気記憶装置が記憶する情報を読み出すためにこの磁気記憶装置に流すセンス電流を制御するセンス電流制御素子をさらに有することができる。このセンス電流制御素子としては、トランジスタやダイオードを用いることができる。
【００２６】
【発明の実施の形態】
以下、本発明について図面を参照しながらより詳細に説明する。なお、各図において同様の部材には同一の参照符号を付し、重複する説明は省略する。
図１（ａ）は本発明の第１の実施形態に係る磁気記憶装置を概略的に示す断面図である。図１（ｂ）は図１（ａ）に示す磁気記憶装置のＡ−Ａ線に沿った部分断面図であり、図１（ｃ）は図１（ｂ）に示す構造を拡大して描いた断面図である。また、図１（ｄ）は、図１（ａ）に示す磁気記憶装置の一部を概略的に示す斜視図である。
【００２７】
図１（ａ）〜（ｄ）に示す磁気記憶装置１０は、ＭＲＡＭ（ＭａｇｎｅｔｉｃＲａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）であって、図１（ａ）に示すように、磁気記憶素子１１と磁気記憶素子１１に流すセンス電流を制御するセンス電流制御素子であるトランジスタ１２とで主に構成されている。
【００２８】
磁気記憶素子１１は、強磁性２重トンネル接合１３を有している。強磁性２重トンネル接合１３は、直交する配線１４，１５間の交差部に位置しており、その下端は配線１６を介してトランジスタ１２と接続されている。また、配線１４，１５の周囲には、それぞれ、磁性膜１７，１８が設けられている。なお、本実施形態において、磁性膜１８は高飽和磁化ソフト磁性材料で構成されている。また、参照番号１９は層間絶縁膜を示し、参照番号２０は基板を示し、両矢印２６は磁化容易軸を示している。
【００２９】
強磁性２重トンネル接合１３は、配線１６側から、磁化固着層２１、トンネルバリア層２２、磁気記録層２３、トンネルバリア層２４、及び磁化固着層２５を順次積層した構造を有している。磁化固着層２５の幅は、磁化固着層２１、トンネルバリア層２２、磁気記録層２３、及びトンネルバリア層２４の幅よりも狭く、トンネルバリア層２４の配線１５を挟んで左右に位置する上面をそれぞれ露出させている。磁化固着層２５側で開口した磁性膜１８の両端部は、トンネルバリア層２４の露出した上面にそれぞれ接触している。すなわち、磁性膜１８とトンネルバリア層２４とは磁気的に接続されており、磁性膜１８と磁気記録層２３とはトンネルバリア層２４を介して磁気的に接続されている。
【００３０】
磁性膜１８と磁気記録層２３との間に磁化固着層２５が介在する場合、磁性膜１８と磁化固着層２５とが磁気的に接続されてしまう。そのため、磁気記録層２３に電流磁界を有効に作用させることができない。それに対し、図１（ｃ）に示す構造を採用した場合、磁性膜１８と磁気記録層２３とはトンネルバリア層２４のみを介して接続されているため、磁気記録層２３に電流磁界を有効に作用させることが可能となる。
【００３１】
なお、このような構造によると、消費電力を約１／５程度以下にまで低減可能であることが確認されている。また、消費電力を低減する原理については磁性膜１８に関してのみ説明したが、磁性膜１７についても同様である。
【００３２】
図１（ａ）〜（ｄ）を参照して説明した構造の代わりに図２（ａ），（ｂ）に示す構造を採用することもできる。
図２（ａ），（ｂ）は、第１の参考例に係る磁気記憶装置を概略的に示す断面図である。
【００３３】
図２（ａ）に示す磁気記憶装置１０において、磁化固着層２５の幅は磁性膜１８の開口幅よりも狭く、磁化固着層２５は磁性膜１８の両側壁部間に位置している。このような構造でも、磁気記録層２３に電流磁界を有効に作用させることができる。
【００３４】
図２（ｂ）に示す磁気記憶装置１０においても、磁化固着層２５の幅は磁性膜１８の開口幅よりも狭いが、磁気記録層２３は磁性膜１８の両側壁部間に位置している。このような構造では、磁気記録層２３に電流磁界をより有効に作用させることができる。また、この構造によると、磁気記録層２３は磁性膜１８の両側壁部間に位置しているため、隣り合う２つの記憶セルの一方に書込磁界を印加した際に、その書込磁界が他方のセルの磁気記録層２３に与える影響が低減される。したがって、図２（ｂ）に示す構造によると、書き込み時の低消費電力化が実現されるのに加え、クロストークをより有効に防止することもできる。
【００３５】
第１の実施形態において、磁性膜１７，１８に用いる高飽和磁化ソフト磁性材料の飽和磁化Ｂｓは５ｋＧよりも大きいことが好ましい。飽和磁化Ｂｓは５ｋＧよりも大きい場合、消費電力を低減する効果が顕著に現れる。
【００３６】
また、配線１４の周囲に設ける磁性膜１７の配線１４の長手方向に沿った長さは、磁気抵抗効果膜１３の配線１４の長手方向に沿った長さよりも長いことが好ましい。これについては、図３を参照しながら説明する。
【００３７】
図３は、磁気抵抗効果膜１３の配線１４の長手方向に沿った長さＬ1に対する配線１４の周囲に設ける磁性膜１７の配線１４の長手方向に沿った長さＬ2の比Ｌ2／Ｌ1と、磁気記録層２３の位置における磁界強度Ｈxとの関係を示すグラフである。なお、このグラフはシミュレーションにより得られたものであり、図中、横軸は比Ｌ2／Ｌ1を示し、縦軸は磁界強度Ｈxを示している。
【００３８】
図３に示すように、比Ｌ2／Ｌ1がより大きい場合に、より高い磁界強度Ｈxが得られている。また、比Ｌ2／Ｌ1が或る程度まで増加すると磁界強度Ｈxの上昇は飽和する傾向にある。磁気記録層２３により効果的に磁場を印加するには、比Ｌ2／Ｌ1は１．２以上であることが好ましく、１．５以上であることがより好ましい。また、同様に、磁気抵抗効果膜１３の配線１５の長手方向に沿った長さＬ3に対する磁性膜１８の配線１５の長手方向に沿った長さＬ4の比Ｌ4／Ｌ3は１．２以上であることが好ましく、１．５以上であることがより好ましい。この場合、磁気記録層２３により効果的に磁場を印加することができ、消費電力を低減する効果がより顕著となる。
【００３９】
磁性膜１８とトンネルバリア層２４とは接触していることが好ましい。しかしながら、磁性膜１８とトンネルバリア層２４とが磁気的に接続され、それにより、磁性膜１８と磁気記録層２３との磁気的な接続が達成されるのであれば、磁性膜１８とトンネルバリア層２４とは接触していなくてもよい。そのような磁気的な接続は、通常、磁性膜１８とトンネルバリア層２４との間の距離が０．１μｍ以下、好ましくは０．０５μｍ以下であれば可能である。
【００４０】
また、書き込み時間が数ｎｓｅｃと短いため（高周波数で使用するため）、表皮厚さ（ｓｋｉｎ ｄｅｐｔｈ））δは、サブミクロン以上であることが好ましい。なお、表皮厚さδ、比抵抗ρ、周波数ω、及び透磁率μの間には、下記等式に示す関係が成り立つ。
δ＝（２ρ／ωμ）1/2
したがって、高飽和磁化ソフト磁性材料の比抵抗は、２０μΩ・ｃｍ以上であることが好ましく、５０μΩ・ｃｍ以上であることがより好ましい。
【００４１】
高飽和磁化ソフト磁性材料を含有する磁性膜１７，１８は、Ｃｏ−Ｆｅ合金膜、及びＣｏ−Ｆｅ−Ｎｉ合金膜のような合金膜；Ｃｏ−（Ｚｒ，Ｈｆ，Ｎｂ，Ｔａ，Ｔｉ）膜や（Ｃｏ，Ｆｅ，Ｎｉ）−（Ｓｉ，Ｂ）−（Ｐ，Ａｌ，Ｍｏ，Ｎｂ，Ｍｎ）系などのアモルファス材料膜；並びに（Ｆｅ，Ｃｏ）−（Ｂ，Ｓｉ，Ｈｆ，Ｚｒ，Ｓｍ，Ｔａ，Ａｌ）−（Ｆ，Ｏ，Ｎ）系などの金属−非金属ナノグラニュラ膜等で構成することができる。これら材料を用い、構成元素の比を適宜調節することにより、磁歪をほぼゼロにすることができ、保磁力が小さくソフト化された磁性膜１７，１８を得ることができる。なお、磁性膜１７，１８の断面形状は図１（ａ）〜（ｄ）に示す形状に限られるものではなく、種々の変形が可能である。
【００４２】
磁性膜１７，１８に含まれる高飽和磁化ソフト磁性材料としてコバルトを主成分とするコバルト系合金を用いるのとともに、配線１４，１５の材料として高電流密度に対応可能な銅を主成分とする材料を用いることが好ましい。この場合、配線１４，１５と磁性膜１７，１８との間でそれらを構成する材料が相互拡散するのを防止することができる。したがって、熱的安定性が向上し、経時劣化も抑制することができる。
【００４３】
磁化固着層２１，２５は、それぞれ強磁性層で構成することができる。この強磁性層を構成する材料は強磁性を示すものであれば特に制限はなく、Ｆｅ、Ｃｏ、及びＮｉなどの金属；それらの合金；スピン分極率の大きいマグネタイト（Ｆｅ3Ｏ4）、ＣｒＯ2、及びＲＸＭｎＯ3-y（Ｒは希土類元素を示し、ＸはＣａ、Ｂａ、及びＳｒの少なくとも１種の元素を示す）などの酸化物；並びにＮｉＭｎＳｂ及びＰｔＭｎＳｂなどのホイスラー合金等を挙げることができる。この強磁性層の膜厚は、超常磁性にならない程度に厚いことが必要であり、０．４ｎｍ以上であることが好ましい。
【００４４】
この強磁性層には、Ｆｅ−Ｍｎ、Ｐｔ−Ｍｎ、Ｐｔ−Ｃｒ−Ｍｎ、Ｎｉ−Ｍｎ、Ｉｒ−Ｍｎ、ＮｉＯ、及びＦｅ2Ｏ3などからなる反強磁性膜を積層して磁化の方向を固定することが好ましい。また、磁化固着層２１，２５として、強磁性層と非磁性層との積層膜を用いてもよい。そのような積層膜として、強磁性層／非磁性層／強磁性層の三層膜を用いる場合、非磁性層を介して強磁性層間で反強磁性的な相互作用を生じさせることが好ましい。
【００４５】
特に、強磁性膜上にＣｏ（Ｃｏ−Ｆｅ）／Ｒｕ／Ｃｏ（Ｃｏ−Ｆｅ）やＣｏ（Ｃｏ−Ｆｅ）／Ｉｒ／Ｃｏ（Ｃｏ−Ｆｅ）などの積層膜を介してＦｅ−Ｍｎ、Ｐｔ−Ｍｎ、Ｐｔ−Ｃｒ−Ｍｎ、Ｎｉ−Ｍｎ、Ｉｒ−Ｍｎ、ＮｉＯ、及びＦｅ2Ｏ3などからなる反強磁性膜を設けた構造を採用することにより、磁化固着層２１，２５の磁化の方向が電流磁界に影響されにくくなる。すなわち、強磁性層の磁化の方向を強固に固定することができる。
【００４６】
磁気記録層２３の長さＬと幅Ｗとの比Ｌ／Ｗは１．５以上であることが好ましく、２以上であることがより好ましいが、図１（ａ）〜（ｄ）に示す構造を採用した場合には比Ｌ／Ｗが１であっても単磁区化により高密度化が可能となる。また、磁気記録層２３は、その長さ方向に一軸異方性が付与されていることが好ましく、その長さ方向（磁化容易軸方向）の両端部でトンネルバリア層２４を介して磁性膜１８と接続されていることが好ましい。
【００４７】
磁気記録層２３に用いる材料は強磁性を示すものであれば特に制限はなく、Ｆｅ、Ｃｏ、及びＮｉなどの金属；それらの合金；スピン分極率の大きいマグネタイト（Ｆｅ3Ｏ4）、ＣｒＯ2、及びＲＸＭｎＯ3-y（Ｒは希土類元素を示し、ＸはＣａ、Ｂａ、及びＳｒの少なくとも１種の元素を示す）などの酸化物；並びにＮｉＭｎＳｂ及びＰｔＭｎＳｂなどのホイスラー合金等を挙げることができる。この強磁性層の膜厚は、超常磁性にならない程度に厚いことが必要であり、０．４ｎｍ以上であることが好ましい。
【００４８】
磁気記録層２３は、単層構造であってもよく、積層構造であってもよい。磁気記録層２３を積層構造とする場合、例えば、ソフト強磁性層／強磁性層の二層膜や、強磁性層／ソフト強磁性層／強磁性層の三層膜とすることができる。
【００４９】
また、磁気記録層２３を強磁性層／非磁性層／強磁性層の三層膜とし、それら強磁性層が非磁性層を介して反強磁性的に或いは弱い強磁性的に相互作用した構造を採用することもできる。この場合、磁気記録層２３に電流磁界を作用させる際に磁気記録層２３から磁化固着層２１，２５への漂遊磁界（ｓｔｒａｙ ｆｉｅｌｄ）の影響がなくなるのに加え、メモリセル幅をサブミクロン以下とした場合でも、所定の電流磁界を生じさせるのに要する消費電力が反磁界により増大するのを抑制することができる。この構造を採用する場合、磁性膜１８側の強磁性層によりソフトな層を用いるか或いはその膜厚をより厚くすることが好ましい。また、そのソフトな層として、上述したのと同様に、ソフト強磁性層／強磁性層の二層膜や、強磁性層／ソフト強磁性層／強磁性層の三層膜を用いることができる。
【００５０】
上述した磁化固着層２１，２５及び磁気記録層２３に用いる強磁性層は、上述した磁性体に加え、Ａｇ、Ｃｕ、Ａｕ、Ａｌ、Ｍｇ、Ｓｉ、Ｂｉ、Ｔａ、Ｂ、Ｃ、Ｏ、Ｎ、Ｐｄ、Ｐｔ、Ｚｒ、Ｉｒ、Ｗ、Ｍｏ、及びＮｂなどの非磁性元素を強磁性を失わない範囲で含有することができる。また、上述した磁化固着層２１，２５に用いる強磁性層は膜面に平行な一方向異方性を有することが好ましく、磁気記録層２３に用いる強磁性層は膜面に平行な一軸異方性を有することが好ましい。この強磁性層の厚さは、０．１ｎｍ〜１００ｎｍであることが好ましく、より薄いことが望ましい。磁気記憶装置１０を作製する上では、強磁性層の厚さは１０ｎｍ以下であることが好ましい。
【００５１】
トンネルバリア層２２，２４の材料としては、Ａｌ2Ｏ3、ＡｌＮ、ＭｇＯ、ＳｉＯ2、ＭｇＯ、ＬａＡｌＯ3、ＭｇＦ2、ＣａＦ2、ＳｒＴｉＯ2、及びＡｌＬａＯ3などの誘電体或いは絶縁体を用いることができる。これら材料には、酸素、窒素、或いはフッ素欠損が存在していてもよい。
【００５２】
上述した磁気記憶装置１０は、例えば、表面領域にトランジスタ１２等が形成された基板２０上に形成することができる。そのような基板２０の材料に特に制限はなく、Ｓｉ、ＳｉＯ2、Ａｌ2Ｏ3、スピネル、及びＡｌＮなどを用いることができる。また、磁気記憶装置１０は保護層や下地層を介して基板上に形成することが好ましい。そのような保護層或いは下地層に用いる材料としては、Ｔａ、Ｔｉ、Ｐｔ、Ｐｄ、Ａｕ、Ｔｉ／Ｐｔ、Ｔａ／Ｐｔ、Ｔｉ／Ｐｄ、Ｔａ／Ｐｄ、Ｃｕ、Ａｌ−Ｃｕ、及びＷ等を挙げることができる。
この磁気記憶装置１０は、各種スパッタリング法、蒸着法、及び分子線エピタキシャル法などの通常の薄膜形成技術を用いて製造することができる。
【００５３】
以上説明した磁気記憶装置１０の回路図を図４に示す。
図４は、本発明の第１の実施形態に係る磁気記憶装置１０の回路構成の一例を示す回路図である。図４において、図１（ａ）〜（ｄ）に示す磁気記憶装置１０の配線１５はビット線として用いられ、配線１４はワード線として用いられている。また、図４において、参照番号２７はワード線を示し、参照番号２８はビット線を示し、参照番号２９は行デコーダを示し、参照番号３０は列デコーダを示し、参照番号３１はセンスアンプを示している。図１（ａ）〜（ｄ）に示す磁気記憶装置１０は、例えば、このような回路構成をとることができる。
【００５４】
図１（ａ）〜（ｃ）に示す磁気記憶素子１１を用いた場合、図５に示す回路構成でも磁気記憶装置を実現可能である。
図５は、本発明の第１の実施形態に係る磁気記憶装置１０の回路構成の他の例を示す回路図である。また、図６は、図５に示す回路構成を採用した場合の磁気記憶素子１１の構造の一例を概略的に示す斜視図である。図５及び図６に示すように、強磁性２重トンネル接合１３とダイオード３２とを直列接続し、ワード線１４とビット線１５との交差部でそれらに接続した構造を採用することも可能である。
【００５５】
次に、本発明の第２の実施形態について説明する。
図７（ａ）は本発明の第２の実施形態に係る磁気記憶装置を概略的に示す断面図であり、図７（ｂ）は図７（ａ）に示す磁気記憶装置のＢ−Ｂ線に沿った部分断面図である。本実施形態に係る磁気記憶装置１０では、第１の実施形態に係る磁気記憶装置１０とは異なり、磁性膜１７，１８は強磁性２重トンネル接合１３の位置だけでなく配線１４，１５の全体にわたって形成されている。このような構造を採用した場合、磁性膜１７，１８と強磁性２重トンネル接合１３との位置合わせが容易になる。
【００５６】
次に、本発明の第３の実施形態について説明する。
図８（ａ）は本発明の第３の実施形態に係る磁気記憶装置を概略的に示す断面図であり、図８（ｂ）は図８（ａ）に示す磁気記憶装置のＣ−Ｃ線に沿った部分断面図である。本実施形態に係る磁気記憶装置１０では、第１の実施形態に係る磁気記憶装置１０とは異なり、磁性膜１７は配線１６の下方だけでなく上方にも設けられている。このような構造を採用した場合、配線１４からの電流磁界をより効率的に強磁性２重トンネル接合１３に作用させることができる。
【００５７】
次に、本発明の第４の実施形態について説明する。
図９（ａ）は本発明の第４の実施形態に係る磁気記憶装置を概略的に示す断面図であり、図９（ｂ）は図９（ａ）に示す磁気記憶装置のＤ−Ｄ線に沿った部分断面図である。本実施形態に係る磁気記憶装置１０では、第１の実施形態に係る磁気記憶装置１０とは異なり、磁性膜１７，１８は強磁性２重トンネル接合１３の位置だけでなく配線１４，１５の全体にわたって形成されている。このような構造を採用した場合、磁性膜１７，１８と強磁性２重トンネル接合１３との位置合わせが容易になる。また、本実施形態に係る磁気記憶装置１０では、第１の実施形態に係る磁気記憶装置１０とは異なり、磁性膜１７は配線１６の下方だけでなく上方にも設けられている。このような構造を採用した場合、配線１４からの電流磁界をより効率的に強磁性２重トンネル接合１３に作用させることができる。
【００５８】
次に、本発明の第５の実施形態について説明する。
図１０は、本発明の第５の実施形態に係る磁気記憶装置の一部を概略的に示す断面図である。本実施形態に係る磁気記憶装置１０では、第１の実施形態に係る磁気記憶装置１０とは異なり、配線１５と磁性膜１８とは直接には接触しておらず、それらの間に誘電体膜或いは絶縁膜１９が介在している。このように、配線１５と磁性膜１８とは電気的に接触していてもよく、或いは非接触であってもよい。
【００５９】
次に、本発明の第６の実施形態について説明する。
図１１は、本発明の第６の実施形態に係る磁気記憶装置の一部を概略的に示す断面図である。第１〜第５の実施形態に係る磁気記憶装置１０では電流配線とビット線とを兼ねた配線１５を用いたのに対し、本実施形態に係る磁気記憶装置１０では電流配線３３とビット線３４とがそれぞれ独立して設けられる。上述した原理を利用すると、強磁性２重トンネル接合１３に効率的に電流磁界を作用させることができるため、このような構造も可能である。
【００６０】
以上説明した第１〜第６の実施形態では、磁化固着層２５の幅を、磁化固着層２１、トンネルバリア層２２、磁気記録層２３、及びトンネルバリア層２４の幅よりも狭くし、トンネルバリア層２４の配線１５を挟んで左右に位置する上面をそれぞれ露出させ、その露出面を利用して磁性膜１８と磁気記録層２３とを磁気的に接続した。これに対し、以下に説明する第２の参考例では、磁化固着層２１、トンネルバリア層２２、磁気記録層２３、トンネルバリア層２４、及び磁化固着層２５の全てが同一の幅を有するように形成される。
【００６１】
図１２は、第２の参考例に係る磁気記憶装置の一部を概略的に示す断面図である。本参考例に係る磁気記憶装置１０では、第１の実施形態に係る磁気記憶装置１０とは異なり、磁化固着層２１、トンネルバリア層２２、磁気記録層２３、トンネルバリア層２４、及び磁化固着層２５の全てが同一の幅を有するように形成される。そのため、第１〜第６の実施形態と同様の方法では、磁性膜１８と磁気記録層２３とを磁気的に接続することはできない。
【００６２】
そこで、本参考例では、磁性膜１８の開口幅を強磁性２重トンネル接合１３の幅以上としている。このような構造によると、磁性膜１８の両端部と磁気記録層２３との間に磁化固着層２５は介在していないため、磁性膜１８と磁気記録層２３との磁気的な接続が磁化固着層２５によって妨げられることがない。したがって、本参考例によると、磁気記録層に電流磁界を効率的に作用させることができ、情報の書き込みに要する消費電力を低減することが可能となる。
【００６３】
本参考例において、磁性膜１８の両端部と磁気記録層２３との距離は、磁性膜１８と磁気記録層２３との磁気的な接続が達成されるのであれば特に制限はないが近いほど好ましい。通常、磁性膜１８の両端部と磁気記録層２３との距離は、０．０５μｍ以下であれば十分である。
【００６４】
次に、第３の参考例について説明する。
図１３（ａ）は第３の参考例に係る磁気記憶装置を概略的に示す断面図であり、図１３（ｂ）は図１３（ａ）に示す磁気記憶装置のＥ−Ｅ線に沿った部分断面図である。本参考例に係る磁気記憶装置１０は、磁性膜１７が配線１４の側面に設けられずに底面にのみ設けられている点で第２の参考例に係る磁気記憶装置１０とは異なっている。
【００６５】
センス電流制御素子としてＣＭＯＳトランジスタ１２を用いた場合、強磁性２重トンネル接合１３の幅（ビット線１５に平行な方向の寸法）をＷ、長さ（ワード線１４に平行な方向の寸法）をＬとすると、通常、配線１４の長手方向で隣り合う強磁性２重トンネル接合１３間の距離は幅Ｗとほぼ等しいのに対し、配線１５の長手方向で隣り合う強磁性２重トンネル接合１３同士は幅Ｗのほぼ３倍もの距離を隔てることとなる。すなわち、そのような磁気記憶装置において、隣り合う強磁性２重トンネル接合１３間の距離は、幅方向に関しては比較的短いのに対し、長さ方向に関しては十分に長い。
【００６６】
それゆえ、配線１４の長手方向で隣り合う強磁性２重トンネル接合１３間のクロストークは考慮する必要があるが、配線１５の長手方向で隣り合う強磁性２重トンネル接合１３間のクロストークは必ずしも考慮する必要はない。したがって、このような場合は、図１３（ａ），（ｂ）に示すように、磁性膜１８を配線１５の側面及び底面に設け且つ磁性膜１７を配線１４の側面に設けずに底面のみに設けるだけで、クロストークを生ずることなく強磁性２重トンネル接合１３に対して効率的に電流磁界を作用させることができる。
【００６７】
図１３（ａ），（ｂ）に示す磁気記憶装置においては、強磁性２重トンネル接合１３に対してより効率的に電流磁界を作用させるために、図１４（ａ），（ｂ）及び図１５（ａ）〜（ｃ）に示す構造を採用してもよい。
図１４（ａ），（ｂ）は、それぞれ、第３の参考例に係る磁気記憶装置の配線１４及び磁性膜１７の構造の例を概略的に示す断面図である。また、図１５（ａ）〜（ｃ）は、それぞれ、第３の参考例に係る磁気記憶装置の配線１５及び磁性膜１８の構造の例を概略的に示す断面図である。
【００６８】
図１４（ａ）並びに図１５（ａ）及び（ｃ）において、配線１４と磁性膜１７並びに配線１５と磁性膜１８は、それぞれ２重積層構造を構成している。また、図１４（ｂ）及び図１５（ｂ）において、配線１４と磁性膜１７並びに配線１５と磁性膜１８は、それぞれ３重積層構造を構成している。このように、配線と磁性膜とが多重積層構造を構成する場合、一重積層構造を採用した場合に比べて、強磁性２重トンネル接合１３に対してより効率的に電流磁界を作用させることができる。
【００６９】
以上説明した第１〜第６の実施形態並びに第１乃至第３の参考例では、強磁性２重トンネル接合を有する磁気記憶装置に所定の構造を採用することにより、書き込み時の消費電力を低減することについて説明した。以下に説明する第４の参考例では、所定の材料で構成された磁性膜を用いることにより、強磁性１重トンネル接合を有する磁気記憶装置の書き込み時の消費電力を低減する。
図１６は、第４の参考例に係る磁気記憶装置の一部を概略的に示す断面図である。本参考例に係る磁気記憶装置１０は、磁気記憶素子１１の構造が異なること以外は、第１の実施形態に係る磁気記憶装置１０と同様の構造を有している。すなわち、本参考例に係る磁気記憶装置１０は、磁化固着層２１、トンネルバリア層２２、及び磁気記録層２３を順次積層した構造を有する強磁性１重トンネル接合３５を有している。強磁性１重トンネル接合３５上にはビット線３４が形成されており、ビット線３４上には、絶縁膜１９を介して磁性膜１８で覆われた電流配線３３が形成されている。なお、強磁性１重トンネル接合３５の下方には、電流配線３３及びビット線３４と直交するように配線が設けられており、この配線にも磁性膜が設けられている。
【００７０】
本参考例において、磁性膜１８は、Ｃｏ元素を含有する高飽和磁化ソフト磁性材料膜や金属−非金属ナノグラニュラ膜で構成される。このような薄膜を用いた場合、磁気記録層２３への情報の書き込みに要する消費電力を低減することができる。
【００７１】
磁性膜１８を構成するＣｏ元素を含有する高飽和磁化ソフト磁性材料膜としては、Ｃｏ−Ｆｅ合金膜やＣｏ−Ｆｅ−Ｎｉ合金膜などの合金膜；並びにＣｏ−（Ｚｒ，Ｈｆ，Ｎｂ，Ｔａ，Ｔｉ）膜や（Ｃｏ，Ｆｅ，Ｎｉ）−（Ｓｉ，Ｂ）−（Ｐ，Ａｌ，Ｍｏ，Ｎｂ，Ｍｎ）膜などのアモルファス材料膜等を用いることができる。また、磁性膜１８を構成する金属−非金属ナノグラニュラ膜としては、（Ｆｅ，Ｃｏ）−（Ｂ，Ｓｉ，Ｈｆ，Ｚｒ，Ｓｍ，Ｔａ，Ａｌ）−（Ｆ，Ｏ，Ｎ）系などの金属−非金属ナノグラニュラ膜を用いることができる。これら材料を用い、構成元素の比を適宜調節することにより、磁歪をほぼゼロにすることができ、保磁力が小さくソフト化された磁性膜１８を得ることができる。
【００７２】
なお、第４の参考例では、磁性膜を所定の材料で構成することにより、強磁性１重トンネル接合を有する磁気記憶装置の書き込み時の消費電力を低減することについて説明したが、その材料を用いれば、強磁性２重トンネル接合を有する磁気記憶装置であっても書き込み時の消費電力を低減可能であることは言うまでもない。また、第１〜第６の実施形態及び第１〜第４の参考例では、強磁性トンネル接合を挟んで互いに交差する１対の配線の双方に磁性膜を設けたが、それら配線のいずれか一方のみに磁性膜を設けてもよい。この場合も、書き込み時の消費電力を低減することができる。
【００７３】
【実施例】
（例１）
図１６に示す磁気記憶装置１０を以下の方法により作製した。
まず、Ｓｉ／ＳｉＯ2基板上に、Ｔａ下地層及び厚さ５０ｎｍのＣｕ層を順次積層した（いずれも図示せず）。次に、Ｃｕ層上に、磁化固着層２１として用いられる厚さ１７ｎｍのＮｉ81Ｆｅ19層と厚さ１２ｎｍのＩｒ22Ｍｎ78層と厚さ３ｎｍのＣｏ50Ｆｅ50層との複合膜；トンネルバリア層２２として用いられる厚さ１ｎｍのＡｌ2Ｏ3層；磁気記録層２３として用いられる厚さ３ｎｍのＣｏ50Ｆｅ50層と厚さ１７ｎｍのＮｉ81Ｆｅ19層との複合膜；及び保護膜として用いられるＡｕ層（図示せず）を順次形成した。
【００７４】
なお、これら薄膜の成膜にはスパッタリング法や蒸着法を用い、初期真空度は３×１０-8Ｔｏｒｒとした。また、Ａｌ2Ｏ3層は、スパッタリングターゲットとしてＡｌターゲットを用い、スパッタリングガスとして純Ａｒガスを導入してＡｌ膜を真空中で成膜した後、真空破壊することなく、このＡｌ膜をプラズマ酸素に曝すことにより形成した。このような方法により、薄く且つ酸素欠損のないＡｌ2Ｏ3層を形成することができた。
【００７５】
次に、上述した方法で形成した積層膜（Ａｕ層からＣｕ層上のＮｉ81Ｆｅ19層まで）を、フォトリソグラフィ技術とイオンミリング技術とを用いて４μｍ×１６μｍのサイズにパターニングした。以上のようにして、強磁性トンネル接合３５を形成した。
【００７６】
続いて、このパターニングに利用したレジストパターンを残したまま、電子ビーム蒸着により厚さ２５０ｎｍのＡｌ2Ｏ3膜を層間絶縁膜１９として形成した。その後、このレジストパターンをリフトオフし、さらに、配線３４を形成するためのレジストパターンを形成した。表面を逆スパッタすることによりクリーニングした後、Ｃｕ配線３４を形成した。
【００７７】
次に、反応性スパッタリング法により、ＳｉＯ2からなる厚さ２５０ｎｍの層間絶縁膜１９を形成し、さらに、リフトオフプロセスによりＡｕ配線３３を形成した。その後、高飽和磁化ソフト磁性材料をスパッタリングし、それにより得られた薄膜をイオンミリングプロセスでパターニングすることにより、磁性膜１８を形成した。以上のようにして、図１６に示す磁気記憶装置１０を作製し、磁場中熱処理炉で処理することにより、磁気記録層２３に一軸異方性を、磁化固着層２１に一方向異方性をそれぞれ付与した。
【００７８】
なお、高飽和磁化ソフト磁性材料としては下記表１に示す材料を用いて複数種の磁気記憶装置１０を作製した。また、比較のために、磁性膜１８を設けない磁気記憶装置、及び磁性膜１８に高透磁率材料であるＮｉ−Ｆｅを用いた磁気記憶装置も作製した。
【００７９】
上述した方法で作製した磁気記憶装置１０のそれぞれについて、以下の方法により消費電力を測定した。すなわち、配線３３に１０ｎｓｅｃの電流パルスを流すことにより、磁気記録層２３に容易軸方向２６の電流磁場を作用させた。また、困難軸方向には、模擬的にヘルムホルツコイルを用いて２０Ｏｅの磁場を作用させた。電流パルスの電流値を徐々に増加させて、磁気記録層２３の磁化が反転した電流Ｉｃを記録した。なお、磁気記録層２３の磁化が反転した否かは、強磁性１重トンネル接合３５に直流電流を流して、出力電圧の変化を観測することにより判断した。その結果を、下記表１に併せて示す。
【００８０】
【表１】
上記表１に示すように、本例に係る磁気記憶装置１０では、磁性膜１８を設けない場合に比べてＩｃが低いのは勿論のこと、磁性膜１８に高透磁率材料であるＮｉ−Ｆｅを用いた場合と比較した場合においてもより低いＩｃが得られた。すなわち、本例に係る磁気記憶装置１０では書き込み時の消費電力が低減されていることを確認した。
また、同様の試験を強磁性２重トンネル接合１３を有する磁気記憶装置１０についても行った。その結果、上述したのと同様の傾向が見られた。
【００８２】
（例２）
図１（ａ）〜（ｃ）に示す磁気記憶装置１０を以下の方法により作製した。
まず、Ｓｉ／ＳｉＯ2基板上に、プラズマＣＶＤ法によりＳｉＯ2膜を形成した。次に、ダマシンプロセスを用いてＳｉＯ2膜に磁性膜１７及び配線１４を形成した。
【００８３】
すなわち、ステッパを用い、このＳｉＯ2膜に矩形状の凹部を形成した。次に、この凹部の側壁及び底面を覆うように高飽和磁化ソフト磁性材料としてＮｉ40Ｆｅ60をスパッタリングし、続いて、メッキ法により凹部をＣｕで充填した。その後、ＣＭＰ法を用いて凹部の外側に位置する高飽和磁化ソフト磁性材料膜及びＣｕ膜を除去することにより、磁性膜１７及び配線１４を形成した。
【００８４】
次に、Ｓｉ／ＳｉＯ2基板の磁性膜１７及び配線１４を形成した面に、プラズマＣＶＤ法によりＳｉＯ2からなる厚さ２５０ｎｍの層間絶縁膜を形成した。この層間絶縁膜上に、Ｔａ／Ｗ／Ｔａ下地層及び厚さ５０ｎｍのＣｕ層を順次積層した（いずれも図示せず）。次に、Ｃｕ層上に、磁化固着層２１として用いられる厚さ１７ｎｍのＮｉ81Ｆｅ19層と厚さ１２ｎｍのＩｒ22Ｍｎ78層と厚さ３ｎｍのＣｏ50Ｆｅ50層との複合膜；トンネルバリア層２２として用いられる厚さ１ｎｍのＡｌ2Ｏ3層；磁気記録層２３として用いられる厚さ２ｎｍのＣｏ50Ｆｅ50層と厚さ５ｎｍのＮｉ81Ｆｅ19層と厚さ２ｎｍのＣｏ50Ｆｅ50層との複合膜；トンネルバリア層２４として用いられる厚さ１．２ｎｍのＡｌ2Ｏ3層；磁化固着層２５として用いられる厚さ３ｎｍのＣｏ50Ｆｅ50層と厚さ１２ｎｍのＩｒ22Ｍｎ78層と厚さ５ｎｍのＮｉ81Ｆｅ19層との複合膜；及び保護膜として用いられるＡｕ層（図示せず）を順次形成した。
【００８５】
なお、これら薄膜の成膜にはスパッタリング法や蒸着法を用い、初期真空度は３×１０-8Ｔｏｒｒとした。また、Ａｌ2Ｏ3層は、例１で説明したのと同様の方法により形成した。
【００８６】
次に、上述した方法で形成した積層膜（Ａｕ層からＣｕ層上のＮｉ81Ｆｅ19層まで）を、ステッパを用い、ＲＩＥ技術及びイオンミリング技術により０．８μｍ×４μｍのサイズにパターニングした。以上のようにして、強磁性トンネル接合３５を形成した。
【００８７】
続いて、それぞれＳｉＯ2及びＳｉ3Ｎ4からなる互いにエッチング可能なハードマスクを用い、磁化固着層２５として用いられるＣｏ50Ｆｅ50層、Ｉｒ22Ｍｎ78層、及びＮｉ81Ｆｅ19層との複合膜及び及び保護膜として用いられるＡｕ層を０．８μｍ×２μｍのサイズにパターニングした。
【００８８】
その後、プラズマＣＶＤ法によりＳｉＯ2からなる層間絶縁膜１９を形成し、ＣＭＰ法によりその表面を平坦化してＳｉ3Ｎ4パターンの上面を露出させた。なお、ＣＭＰ後のＳｉＯ2層間絶縁膜１９の厚さは２５０ｎｍとした。次に、Ｓｉ3Ｎ4パターンをＲＩＥ法により除去して凹部を形成し、この凹部内にＣｕ配線１５を形成した。
【００８９】
次に、ＳｉＯ2層間絶縁膜１９上にハードマスクとしてＳｉ3Ｎ4パターンを形成し、ＲＩＥ法により、ＳｉＯ2層間絶縁膜１９に磁性膜１８のための溝部を形成した。すなわち、底面がトンネルバリア層２４で構成されたトレンチ構造を形成した。次に、Ｓｉ3Ｎ4パターンをＲＩＥ法により除去し、磁性膜１８と磁気記録層２３及び配線１５との短絡を防止するためにそれらの露出面をプラズマ酸化した。その後、指向性の高いスパッタリング装置を用いて、上述した方法で形成した溝部が埋め込まれるように高飽和磁化ソフト磁性材料としてＮｉ40Ｆｅ60をスパッタリングし、得られた薄膜をイオンミリング技術を用いてパターニングすることにより磁性膜１８を形成した。
【００９０】
以上のようにして、図１（ａ）〜（ｃ）に示す磁気記憶装置１０を作製し、磁場中熱処理炉で処理することにより、磁気記録層２３に一軸異方性を、磁化固着層２１，２５に一方向異方性をそれぞれ付与した。
【００９１】
なお、磁性膜１７を設けなかったこと以外は同様の方法により図１（ａ）〜（ｃ）に示す磁気記憶装置１０を作製した。また、比較のために、磁性膜１７、強磁性２重トンネル接合１３、及び磁性膜１８に図１１に示す構造を採用した磁気記憶装置と、磁性膜１７は設けずに強磁性２重トンネル接合１３及び磁性膜１８に図１２に示す構造を採用した磁気記憶装置とを作製した。これら比較用の磁気記憶装置において、磁性膜１７，１８と磁気記録層２３との距離は０．１５μｍとした。
【００９２】
上述した方法で作製した磁気記憶装置１０のそれぞれについて、以下の方法により消費電力を測定した。すなわち、配線１４，１５に１０ｎｓｅｃの電流パルスを流すことにより、磁気記録層２３に容易軸方向２６及び困難軸方向の電流磁場をそれぞれ作用させた。なお、配線１４に流した電流パルスの電流値は５ｍＡとした。配線１５に流す電流パルスの電流値を徐々に増加させて、磁気記録層２３の磁化が反転した電流Ｉｃを記録した。なお、磁気記録層２３の磁化が反転した否かは、書き込みを行った後、強磁性２重トンネル接合１３に直流電流を流して、出力電圧の変化を観測することにより判断した。その結果を、下記表２に示す。
【００９３】
【表２】
上記表２に示すように、トレンチ構造を有する［図１（ａ）〜（ｃ）に示す構造の］本例に係る磁気記憶装置１０では、トレンチ構造を有しておらず（図１２に示す構造を有しており）、磁性膜１７，１８と磁気記録層２３との距離が長い磁気記憶装置１０に比べてＩｃが低く、書き込み時の消費電力が低減されていることを確認した。また、磁性膜１７を設けた磁気記憶装置１０では、困難軸方向に作用させる磁場が増大するため、磁性膜１７を設けていない磁気記憶装置１０に比べて、容易軸方向２６のＩｃがより小さくなり、書き込み時の消費電力をさらに低減可能であることを確認した。
【００９５】
（例３）
強磁性２重トンネル接合１３を下記表１に示す構成とし、磁性膜１７，１８に下記表３及び表４に示す材料を用いたこと以外は例２と同様の方法により図１（ａ）〜（ｃ）に示す磁気記憶装置１０を作製した。以上のようにして作製した磁気記憶装置１０のそれぞれについて、配線１４に流す電流パルスの電流値を３ｍＡとしたこと以外は同様の方法により消費電力を測定した。その結果も表３及び表４に併せて示す。
【００９６】
【表３】
【表４】
上記表３及び表４に示すように、いずれの場合もＩｃは十分に低いが、磁性膜１７，１８をＣｏ元素を含有する高飽和磁化ソフト磁性材料膜や金属−非金属ナノグラニュラ膜で構成した場合に特にＩｃが低く、書き込み時の消費電力がさらに低減されることが分かる。また、強磁性層／非磁性層／強磁性層の三層膜を用い、それら強磁性層間に非磁性層を介して反強磁性的な相互作用が働く場合、Ｉｃは増加せず、消費電力をより低減できることも分かる。
【００９９】
【発明の効果】
以上説明したように、本発明では、磁性膜を所定の材料で構成することにより、磁気記憶装置の書き込みに要する消費電力の低減を可能としている。また、本発明では、磁性膜を用い且つ所定の構造を採用することにより、強磁性２重トンネル接合を有する磁気記憶装置においても、書き込みに要する消費電力の低減を可能としている。
すなわち、本発明によると、書き込み時の消費電力が低減された磁気記憶装置が提供される。
【図面の簡単な説明】
【図１】 （ａ）は本発明の第１の実施形態に係る磁気記憶装置を概略的に示す断面図、（ｂ）は（ａ）に示す磁気記憶装置のＡ−Ａ線に沿った部分断面図、（ｃ）は（ｂ）に示す構造を拡大して描いた断面図、（ｄ）は（ａ）に示す磁気記憶装置の一部を概略的に示す斜視図。
【図２】 （ａ），（ｂ）は、それぞれ、第１の参考例に係る磁気記憶装置を概略的に示す断面図。
【図３】 磁気抵抗効果膜の長さＬ1に対する磁性膜の長さＬ2の比Ｌ2／Ｌ1と磁界強度Ｈxとの関係を示すグラフ。
【図４】 本発明の第１の実施形態に係る磁気記憶装置の回路構成の一例を示す回路図。
【図５】 本発明の第１の実施形態に係る磁気記憶装置の回路構成の他の例を示す回路図。
【図６】 図５に示す回路構成を採用した場合の磁気記憶素子の構造の一例を概略的に示す斜視図。
【図７】 （ａ）は本発明の第２の実施形態に係る磁気記憶装置を概略的に示す断面図、（ｂ）は（ａ）に示す磁気記憶装置のＢ−Ｂ線に沿った部分断面図。
【図８】 （ａ）は本発明の第３の実施形態に係る磁気記憶装置を概略的に示す断面図で、（ｂ）は（ａ）に示す磁気記憶装置のＣ−Ｃ線に沿った部分断面図。
【図９】 （ａ）は本発明の第４の実施形態に係る磁気記憶装置を概略的に示す断面図で、（ｂ）は（ａ）に示す磁気記憶装置のＤ−Ｄ線に沿った部分断面図。
【図１０】 本発明の第５の実施形態に係る磁気記憶装置の一部を概略的に示す断面図。
【図１１】 本発明の第６の実施形態に係る磁気記憶装置の一部を概略的に示す断面図。
【図１２】 第２の参考例に係る磁気記憶装置の一部を概略的に示す断面図。
【図１３】 （ａ）は第３の参考例に係る磁気記憶装置を概略的に示す断面図、（ｂ）は（ａ）に示す磁気記憶装置のＥ−Ｅ線に沿った部分断面図。
【図１４】 （ａ），（ｂ）は、それぞれ、第３の参考例に係る磁気記憶装置の配線及び磁性膜の構造の例を概略的に示す断面図。
【図１５】 （ａ）〜（ｃ）は、それぞれ、第３の参考例に係る磁気記憶装置の配線及び磁性膜の構造の例を概略的に示す断面図。
【図１６】 第４の参考例に係る磁気記憶装置の一部を概略的に示す断面図。
【符号の説明】
１０…磁気記憶装置、１１…磁気記憶素子、１２…トランジスタ、１３，３５…強磁性トンネル接合、１４〜１６，２７，２８，３３，３４…配線、１７，１８…磁性膜、１９…層間絶縁膜、２０…基板、２６…磁化容易軸、２１，２５…磁化固着層、２２，２４…トンネルバリア層、２３…磁気記録層、２９，３０…デコーダ、３１…センスアンプ。
Claims (8)
- 相互に交差し且つ離間した第１及び第２の配線と、
前記第１及び第２の配線が相互に交差する領域内に位置し、第１の磁化固着層、第２の磁化固着層、前記第１及び第２の磁化固着層間に介在する磁気記録層、前記第１の磁化固着層と前記磁気記録層との間に介在する第１の非磁性層、及び前記第２の磁化固着層と前記磁気記録層との間に介在する第２の非磁性層を備え、前記磁気記録層は前記第１及び第２の配線のそれぞれに書込電流を流すことにより生じる磁界の方向を第１の方向と前記第１の方向とは逆方向の第２の方向との間で変化させた場合にその磁化の方向を反転させ、前記第１及び第２の磁化固着層は前記磁界の方向を前記第１の方向と前記第２の方向との間で変化させた場合にその磁化の方向を実質的に保持する磁気抵抗効果膜と、
コバルトを含有する高飽和磁化ソフト磁性材料及びコバルトを含有する金属−非金属ナノグラニュラ膜のいずれか一つを含み且つ少なくとも前記領域内で前記第１の配線の前記磁気抵抗効果膜との対向面の裏面と対向する底部及び前記第１の配線の両側面とそれぞれ対向する１対の側壁部を形成した第１の磁性膜とを具備し、
前記第１の磁性膜の１対の側壁部のそれぞれは前記第１及び第２の非磁性層のうち前記第１の磁性膜からより近いものと接していることを特徴とする磁気記憶装置。 - 相互に交差し且つ離間した第１及び第２の配線と、
前記第１及び第２の配線が相互に交差する領域内に位置し、第１の磁化固着層、第２の磁化固着層、前記第１及び第２の磁化固着層間に介在する磁気記録層、前記第１の磁化固着層と前記磁気記録層との間に介在する第１の非磁性層、及び前記第２の磁化固着層と前記磁気記録層との間に介在する第２の非磁性層を備え、前記磁気記録層は前記第１及び第２の配線のそれぞれに書込電流を流すことにより生じる磁界の方向を第１の方向と前記第１の方向とは逆方向の第２の方向との間で変化させた場合にその磁化の方向を反転させ、前記第１及び第２の磁化固着層は前記磁界の方向を前記第１の方向と前記第２の方向との間で変化させた場合にその磁化の方向を実質的に保持する磁気抵抗効果膜と、
高飽和磁化ソフト磁性材料を含み且つ少なくとも前記領域内で前記第１の配線の前記磁気抵抗効果膜との対向面の裏面と対向する底部及び前記第１の配線の両側面とそれぞれ対向する１対の側壁部を形成した第１の磁性膜とを具備し、
前記第１の磁性膜の１対の側壁部のそれぞれは前記第１及び第２の非磁性層のうち前記第１の磁性膜からより近いものと接していることを特徴とする磁気記憶装置。 - コバルトを含有する高飽和磁化ソフト磁性材料及びコバルトを含有する金属−非金属ナノグラニュラ膜のいずれか一つを含み且つ少なくとも前記領域内で前記第２の配線の前記磁気抵抗効果膜との対向面の裏面と対向する底部及び前記第２の配線の両側面とそれぞれ対向する１対の側壁部を形成した第２の磁性膜をさらに具備することを特徴とする請求項１または請求項２に記載の磁気記憶装置。
- 前記第１の磁性膜の前記第１の配線の長手方向に沿った長さは、前記磁気抵抗効果膜の前記第１の配線の長手方向に沿った長さの１．２倍以上であることを特徴とする請求項１乃至請求項３のいずれか１項に記載の磁気記憶装置。
- 前記第１の磁性膜は高飽和磁化ソフト磁性材料としてコバルトを主成分とするコバルト系合金高透磁率磁性材料を含有し、前記第１及び第２の配線は銅、タングステン、及びそれらの合金からなる群より選ばれる１種を含有するか或いは非磁性層と高飽和磁化ソフト磁性材料層とを備えた多層構造であることを特徴とする請求項１乃至請求項４のいずれか１項に記載の磁気記憶装置。
- 前記第１の磁性膜は、Ｃｏ−Ｆｅ合金膜、Ｃｏ−Ｆｅ−Ｎｉ合金膜、Ｃｏ−（Ｚｒ，Ｈｆ，Ｎｂ，Ｔａ，Ｔｉ）膜、それらのアモルファス膜、及びコバルトを含有する金属−非金属ナノグラニュラ膜からなる群より選ばれる少なくとも１種の薄膜を備えたことを特徴とする請求項１乃至請求項４のいずれか１項に記載の磁気記憶装置。
- 前記非磁性層は非磁性トンネル層であることを特徴とする請求項１乃至請求項６のいずれか１項に記載の磁気記憶装置。
- 前記磁気記憶装置が記憶する情報を読み出すために前記磁気記憶装置に流すセンス電流を制御するセンス電流制御素子をさらに具備することを特徴とする請求項１乃至請求項７のいずれか１項に記載の磁気記憶装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001157484A JP4309075B2 (ja) | 2000-07-27 | 2001-05-25 | 磁気記憶装置 |
| US09/912,321 US6556473B2 (en) | 2000-07-27 | 2001-07-26 | Magnetic memory with reduced write current |
| US10/357,217 US6707711B2 (en) | 2000-07-27 | 2003-02-04 | Magnetic memory with reduced write current |
| US10/771,537 US6868002B2 (en) | 2000-07-27 | 2004-02-05 | Magnetic memory with reduced write current |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000227320 | 2000-07-27 | ||
| JP2000-227320 | 2000-07-27 | ||
| JP2001157484A JP4309075B2 (ja) | 2000-07-27 | 2001-05-25 | 磁気記憶装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002110938A JP2002110938A (ja) | 2002-04-12 |
| JP4309075B2 true JP4309075B2 (ja) | 2009-08-05 |
Family
ID=26596827
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001157484A Expired - Fee Related JP4309075B2 (ja) | 2000-07-27 | 2001-05-25 | 磁気記憶装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (3) | US6556473B2 (ja) |
| JP (1) | JP4309075B2 (ja) |
Families Citing this family (97)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6611405B1 (en) | 1999-09-16 | 2003-08-26 | Kabushiki Kaisha Toshiba | Magnetoresistive element and magnetic memory device |
| JP4309075B2 (ja) * | 2000-07-27 | 2009-08-05 | 株式会社東芝 | 磁気記憶装置 |
| US6737172B1 (en) * | 2000-12-07 | 2004-05-18 | Seagate Technology Llc | Multi-layered anti-ferromagnetically coupled magnetic media |
| US6954372B2 (en) * | 2001-01-19 | 2005-10-11 | Matsushita Electric Co., Ltd. | Magnetic storage element, production method and driving method therefor, and memory array |
| US6413788B1 (en) * | 2001-02-28 | 2002-07-02 | Micron Technology, Inc. | Keepers for MRAM electrodes |
| JP2003060172A (ja) * | 2001-08-20 | 2003-02-28 | Sony Corp | 磁気記憶素子 |
| US6545906B1 (en) * | 2001-10-16 | 2003-04-08 | Motorola, Inc. | Method of writing to scalable magnetoresistance random access memory element |
| US6735111B2 (en) * | 2002-01-16 | 2004-05-11 | Micron Technology, Inc. | Magnetoresistive memory devices and assemblies |
| JP4157707B2 (ja) * | 2002-01-16 | 2008-10-01 | 株式会社東芝 | 磁気メモリ |
| JP3596536B2 (ja) * | 2002-03-26 | 2004-12-02 | ソニー株式会社 | 磁気メモリ装置およびその製造方法 |
| JP3993522B2 (ja) * | 2002-03-29 | 2007-10-17 | 株式会社東芝 | 磁気記憶装置の製造方法 |
| JP4100025B2 (ja) * | 2002-04-09 | 2008-06-11 | ソニー株式会社 | 磁気抵抗効果素子及び磁気メモリ装置 |
| US6897532B1 (en) * | 2002-04-15 | 2005-05-24 | Cypress Semiconductor Corp. | Magnetic tunneling junction configuration and a method for making the same |
| US6778433B1 (en) * | 2002-06-06 | 2004-08-17 | Taiwan Semiconductor Manufacturing Company | High programming efficiency MRAM cell structure |
| JP2004039757A (ja) * | 2002-07-01 | 2004-02-05 | Sony Corp | 磁気抵抗効果素子及び磁気メモリ装置 |
| US7095646B2 (en) * | 2002-07-17 | 2006-08-22 | Freescale Semiconductor, Inc. | Multi-state magnetoresistance random access cell with improved memory storage density |
| JP2006134363A (ja) * | 2002-07-29 | 2006-05-25 | Nec Corp | 磁気ランダムアクセスメモリ |
| JP3959335B2 (ja) * | 2002-07-30 | 2007-08-15 | 株式会社東芝 | 磁気記憶装置及びその製造方法 |
| US6770491B2 (en) * | 2002-08-07 | 2004-08-03 | Micron Technology, Inc. | Magnetoresistive memory and method of manufacturing the same |
| US6914805B2 (en) * | 2002-08-21 | 2005-07-05 | Micron Technology, Inc. | Method for building a magnetic keeper or flux concentrator used for writing magnetic bits on a MRAM device |
| US6831312B2 (en) * | 2002-08-30 | 2004-12-14 | Freescale Semiconductor, Inc. | Amorphous alloys for magnetic devices |
| US7064974B2 (en) | 2002-09-12 | 2006-06-20 | Nec Corporation | Magnetic random access memory and method for manufacturing the same |
| JP3866641B2 (ja) * | 2002-09-24 | 2007-01-10 | 株式会社東芝 | 磁気記憶装置およびその製造方法 |
| KR100515053B1 (ko) * | 2002-10-02 | 2005-09-14 | 삼성전자주식회사 | 비트라인 클램핑 전압 레벨에 대해 안정적인 독출 동작이가능한 마그네틱 메모리 장치 |
| JP3906139B2 (ja) | 2002-10-16 | 2007-04-18 | 株式会社東芝 | 磁気ランダムアクセスメモリ |
| JP2004153181A (ja) | 2002-10-31 | 2004-05-27 | Toshiba Corp | 磁気抵抗効果素子および磁気メモリ |
| US6660568B1 (en) | 2002-11-07 | 2003-12-09 | International Business Machines Corporation | BiLevel metallization for embedded back end of the line structures |
| US6740947B1 (en) * | 2002-11-13 | 2004-05-25 | Hewlett-Packard Development Company, L.P. | MRAM with asymmetric cladded conductor |
| JP3906145B2 (ja) * | 2002-11-22 | 2007-04-18 | 株式会社東芝 | 磁気ランダムアクセスメモリ |
| US7184301B2 (en) | 2002-11-27 | 2007-02-27 | Nec Corporation | Magnetic memory cell and magnetic random access memory using the same |
| KR20050087808A (ko) * | 2002-11-28 | 2005-08-31 | 코닌클리즈케 필립스 일렉트로닉스 엔.브이. | 자기 데이터 저장 장치의 열적 이완의 개시 검출 방법 및장치 |
| AU2003278470A1 (en) * | 2002-11-28 | 2004-06-18 | Koninklijke Philips Electronics N.V. | Magnetic memory architecture with shared current line |
| JP4873338B2 (ja) * | 2002-12-13 | 2012-02-08 | 独立行政法人科学技術振興機構 | スピン注入デバイス及びこれを用いた磁気装置 |
| JP2004214459A (ja) * | 2003-01-06 | 2004-07-29 | Sony Corp | 不揮発性磁気メモリ装置及びその製造方法 |
| JP2004228187A (ja) * | 2003-01-21 | 2004-08-12 | Renesas Technology Corp | 薄膜磁性体記憶装置 |
| US6864551B2 (en) * | 2003-02-05 | 2005-03-08 | Applied Spintronics Technology, Inc. | High density and high programming efficiency MRAM design |
| JP3906172B2 (ja) | 2003-03-11 | 2007-04-18 | 株式会社東芝 | 磁気ランダムアクセスメモリおよびその製造方法 |
| JP4419408B2 (ja) * | 2003-03-14 | 2010-02-24 | Ｔｄｋ株式会社 | 磁気抵抗効果素子および磁気メモリデバイス |
| JP4775616B2 (ja) * | 2003-05-29 | 2011-09-21 | 日本電気株式会社 | Ｍｒａｍ及びその製造方法 |
| US6989975B2 (en) * | 2003-06-18 | 2006-01-24 | Hewlett-Packard Development Company, L.P. | Magnetoresistive device including pinned structure with a layer that provides texture for pinning |
| WO2004114409A1 (ja) * | 2003-06-20 | 2004-12-29 | Nec Corporation | 磁気ランダムアクセスメモリ |
| US6865107B2 (en) * | 2003-06-23 | 2005-03-08 | Hewlett-Packard Development Company, L.P. | Magnetic memory device |
| US6956763B2 (en) * | 2003-06-27 | 2005-10-18 | Freescale Semiconductor, Inc. | MRAM element and methods for writing the MRAM element |
| JP4534441B2 (ja) * | 2003-07-25 | 2010-09-01 | Ｔｄｋ株式会社 | 磁気記憶セル及びこれを用いた磁気メモリデバイス |
| US7250662B2 (en) * | 2003-07-31 | 2007-07-31 | International Business Machines Corporation | Magnetically lined conductors |
| JP4492052B2 (ja) * | 2003-08-21 | 2010-06-30 | Ｔｄｋ株式会社 | 磁気記憶セルおよび磁気メモリデバイス |
| JP4492053B2 (ja) * | 2003-08-21 | 2010-06-30 | Ｔｄｋ株式会社 | 磁気記憶セルおよび磁気メモリデバイス |
| US7598555B1 (en) * | 2003-08-22 | 2009-10-06 | International Business Machines Corporation | MgO tunnel barriers and method of formation |
| US6967366B2 (en) * | 2003-08-25 | 2005-11-22 | Freescale Semiconductor, Inc. | Magnetoresistive random access memory with reduced switching field variation |
| US7078239B2 (en) | 2003-09-05 | 2006-07-18 | Micron Technology, Inc. | Integrated circuit structure formed by damascene process |
| US6929957B2 (en) * | 2003-09-12 | 2005-08-16 | Headway Technologies, Inc. | Magnetic random access memory designs with patterned and stabilized magnetic shields |
| JP2005093488A (ja) * | 2003-09-12 | 2005-04-07 | Sony Corp | 磁気抵抗効果素子とその製造方法、および磁気メモリ装置とその製造方法 |
| JP4247085B2 (ja) | 2003-09-29 | 2009-04-02 | 株式会社東芝 | 磁気記憶装置およびその製造方法 |
| US20050110004A1 (en) * | 2003-11-24 | 2005-05-26 | International Business Machines Corporation | Magnetic tunnel junction with improved tunneling magneto-resistance |
| US6873535B1 (en) | 2004-02-04 | 2005-03-29 | Taiwan Semiconductor Manufacturing Company, Ltd. | Multiple width and/or thickness write line in MRAM |
| JPWO2005086250A1 (ja) * | 2004-03-05 | 2008-01-24 | 独立行政法人産業技術総合研究所 | トンネルジャンクション素子 |
| US7211874B2 (en) * | 2004-04-06 | 2007-05-01 | Headway Technologies, Inc. | Magnetic random access memory array with free layer locking mechanism |
| US7105879B2 (en) * | 2004-04-20 | 2006-09-12 | Taiwan Semiconductor Manufacturing Co., Ltd. | Write line design in MRAM |
| US20050249981A1 (en) * | 2004-05-10 | 2005-11-10 | Heraeus, Inc. | Grain structure for magnetic recording media |
| US20050274221A1 (en) * | 2004-06-15 | 2005-12-15 | Heraeus, Inc. | Enhanced sputter target alloy compositions |
| US20050277002A1 (en) * | 2004-06-15 | 2005-12-15 | Heraeus, Inc. | Enhanced sputter target alloy compositions |
| US7411235B2 (en) * | 2004-06-16 | 2008-08-12 | Kabushiki Kaisha Toshiba | Spin transistor, programmable logic circuit, and magnetic memory |
| US7357995B2 (en) * | 2004-07-02 | 2008-04-15 | International Business Machines Corporation | Magnetic tunnel barriers and associated magnetic tunnel junctions with high tunneling magnetoresistance |
| US7270896B2 (en) * | 2004-07-02 | 2007-09-18 | International Business Machines Corporation | High performance magnetic tunnel barriers with amorphous materials |
| US20060012926A1 (en) * | 2004-07-15 | 2006-01-19 | Parkin Stuart S P | Magnetic tunnel barriers and associated magnetic tunnel junctions with high tunneling magnetoresistance |
| JP4828807B2 (ja) * | 2004-07-20 | 2011-11-30 | ルネサスエレクトロニクス株式会社 | 磁気記憶装置およびその製造方法 |
| KR100660539B1 (ko) * | 2004-07-29 | 2006-12-22 | 삼성전자주식회사 | 자기 기억 소자 및 그 형성 방법 |
| US7221584B2 (en) * | 2004-08-13 | 2007-05-22 | Taiwan Semiconductor Manufacturing Company, Ltd. | MRAM cell having shared configuration |
| US7200032B2 (en) * | 2004-08-20 | 2007-04-03 | Infineon Technologies Ag | MRAM with vertical storage element and field sensor |
| US7466525B2 (en) * | 2004-09-03 | 2008-12-16 | Tdk Corporation | Magnetic sensing element including laminated film composed of half-metal and NiFe alloy as free layer |
| JP4569231B2 (ja) | 2004-09-07 | 2010-10-27 | Ｔｄｋ株式会社 | 磁気メモリ及びその製造方法 |
| JP2006093432A (ja) * | 2004-09-24 | 2006-04-06 | Sony Corp | 記憶素子及びメモリ |
| US20060078457A1 (en) * | 2004-10-12 | 2006-04-13 | Heraeus, Inc. | Low oxygen content alloy compositions |
| KR100642638B1 (ko) * | 2004-10-21 | 2006-11-10 | 삼성전자주식회사 | 낮은 임계 전류를 갖는 자기 램 소자의 구동 방법들 |
| US7300711B2 (en) * | 2004-10-29 | 2007-11-27 | International Business Machines Corporation | Magnetic tunnel junctions with high tunneling magnetoresistance using non-bcc magnetic materials |
| US7351483B2 (en) * | 2004-11-10 | 2008-04-01 | International Business Machines Corporation | Magnetic tunnel junctions using amorphous materials as reference and free layers |
| US7129098B2 (en) * | 2004-11-24 | 2006-10-31 | Freescale Semiconductor, Inc. | Reduced power magnetoresistive random access memory elements |
| JP2006344750A (ja) * | 2005-06-08 | 2006-12-21 | Tdk Corp | 磁気メモリ |
| US20060286414A1 (en) * | 2005-06-15 | 2006-12-21 | Heraeus, Inc. | Enhanced oxide-containing sputter target alloy compositions |
| JP2008283207A (ja) * | 2005-10-19 | 2008-11-20 | Toshiba Corp | 磁気抵抗効果素子、磁気ランダムアクセスメモリ、電子カード及び電子装置 |
| JP4444241B2 (ja) | 2005-10-19 | 2010-03-31 | 株式会社東芝 | 磁気抵抗効果素子、磁気ランダムアクセスメモリ、電子カード及び電子装置 |
| JP5072012B2 (ja) | 2005-11-14 | 2012-11-14 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
| US20070253103A1 (en) * | 2006-04-27 | 2007-11-01 | Heraeus, Inc. | Soft magnetic underlayer in magnetic media and soft magnetic alloy based sputter target |
| US7663198B2 (en) * | 2006-08-29 | 2010-02-16 | Qimonda Ag | Magnetoresistive random access memory device with alternating liner magnetization orientation |
| JP2008085202A (ja) * | 2006-09-28 | 2008-04-10 | Toshiba Corp | 磁気抵抗効果素子、磁気メモリ、磁気ヘッド、および磁気記録再生装置 |
| JP5092384B2 (ja) * | 2006-12-15 | 2012-12-05 | Ｔｄｋ株式会社 | 磁気記憶装置、磁気記憶方法 |
| US7958390B2 (en) * | 2007-05-15 | 2011-06-07 | Sandisk Corporation | Memory device for repairing a neighborhood of rows in a memory array using a patch table |
| US7966518B2 (en) * | 2007-05-15 | 2011-06-21 | Sandisk Corporation | Method for repairing a neighborhood of rows in a memory array using a patch table |
| US8497559B2 (en) * | 2007-10-10 | 2013-07-30 | Magic Technologies, Inc. | MRAM with means of controlling magnetic anisotropy |
| US7897954B2 (en) * | 2008-10-10 | 2011-03-01 | Macronix International Co., Ltd. | Dielectric-sandwiched pillar memory device |
| JP5447796B2 (ja) * | 2009-05-20 | 2014-03-19 | 大同特殊鋼株式会社 | 金属−絶縁体系ナノグラニュラー材料及び薄膜磁気センサ |
| US20100315869A1 (en) * | 2009-06-15 | 2010-12-16 | Magic Technologies, Inc. | Spin torque transfer MRAM design with low switching current |
| JP5476185B2 (ja) * | 2010-03-31 | 2014-04-23 | ルネサスエレクトロニクス株式会社 | 半導体装置及び半導体装置の製造方法 |
| RU2475878C1 (ru) * | 2011-08-04 | 2013-02-20 | Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования "Кубанский государственный университет" (ФГБОУ ВПО "КубГУ") | Полимерный магнитный материал, содержащий наночастицы кобальта |
| CN104756221B (zh) * | 2012-09-07 | 2017-05-03 | 哈维尔克有限责任公司 | 纳米颗粒材料（ngm）材料、用于制造所述材料的方法和装置及包括所述材料的电部件 |
| US9665468B2 (en) | 2013-08-19 | 2017-05-30 | Intel Corporation | Systems and methods for invasive debug of a processor without processor execution of instructions |
| WO2019092816A1 (ja) * | 2017-11-08 | 2019-05-16 | Tdk株式会社 | トンネル磁気抵抗効果素子、磁気メモリ、及び内蔵型メモリ |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5173873A (en) * | 1990-06-28 | 1992-12-22 | The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration | High speed magneto-resistive random access memory |
| US5659499A (en) | 1995-11-24 | 1997-08-19 | Motorola | Magnetic memory and method therefor |
| US5650958A (en) | 1996-03-18 | 1997-07-22 | International Business Machines Corporation | Magnetic tunnel junctions with controlled magnetic response |
| US6054734A (en) * | 1996-07-26 | 2000-04-25 | Sony Corporation | Non-volatile memory cell having dual gate electrodes |
| US5757056A (en) * | 1996-11-12 | 1998-05-26 | University Of Delaware | Multiple magnetic tunnel structures |
| US5768181A (en) * | 1997-04-07 | 1998-06-16 | Motorola, Inc. | Magnetic device having multi-layer with insulating and conductive layers |
| US5838608A (en) * | 1997-06-16 | 1998-11-17 | Motorola, Inc. | Multi-layer magnetic random access memory and method for fabricating thereof |
| US5956267A (en) | 1997-12-18 | 1999-09-21 | Honeywell Inc | Self-aligned wordline keeper and method of manufacture therefor |
| US6072718A (en) * | 1998-02-10 | 2000-06-06 | International Business Machines Corporation | Magnetic memory devices having multiple magnetic tunnel junctions therein |
| JP3646508B2 (ja) * | 1998-03-18 | 2005-05-11 | 株式会社日立製作所 | トンネル磁気抵抗効果素子、これを用いた磁気センサー及び磁気ヘッド |
| DE19836567C2 (de) | 1998-08-12 | 2000-12-07 | Siemens Ag | Speicherzellenanordnung mit Speicherelementen mit magnetoresistivem Effekt und Verfahren zu deren Herstellung |
| US5940319A (en) * | 1998-08-31 | 1999-08-17 | Motorola, Inc. | Magnetic random access memory and fabricating method thereof |
| US6178074B1 (en) * | 1998-11-19 | 2001-01-23 | International Business Machines Corporation | Double tunnel junction with magnetoresistance enhancement layer |
| US6205052B1 (en) * | 1999-10-21 | 2001-03-20 | Motorola, Inc. | Magnetic element with improved field response and fabricating method thereof |
| US6233172B1 (en) * | 1999-12-17 | 2001-05-15 | Motorola, Inc. | Magnetic element with dual magnetic states and fabrication method thereof |
| JP4309075B2 (ja) * | 2000-07-27 | 2009-08-05 | 株式会社東芝 | 磁気記憶装置 |
-
2001
- 2001-05-25 JP JP2001157484A patent/JP4309075B2/ja not_active Expired - Fee Related
- 2001-07-26 US US09/912,321 patent/US6556473B2/en not_active Expired - Fee Related
-
2003
- 2003-02-04 US US10/357,217 patent/US6707711B2/en not_active Expired - Fee Related
-
2004
- 2004-02-05 US US10/771,537 patent/US6868002B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US20030137870A1 (en) | 2003-07-24 |
| JP2002110938A (ja) | 2002-04-12 |
| US6868002B2 (en) | 2005-03-15 |
| US20020034094A1 (en) | 2002-03-21 |
| US20040156231A1 (en) | 2004-08-12 |
| US6707711B2 (en) | 2004-03-16 |
| US6556473B2 (en) | 2003-04-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4309075B2 (ja) | 磁気記憶装置 | |
| JP3863484B2 (ja) | 磁気抵抗効果素子および磁気メモリ | |
| JP5451977B2 (ja) | 磁気トンネル接合素子およびその形成方法、磁気ランダムアクセスメモリ | |
| CN100433182C (zh) | 磁致电阻元件 | |
| JP3625199B2 (ja) | 磁気抵抗素子 | |
| JP4371781B2 (ja) | 磁気セル及び磁気メモリ | |
| US6611405B1 (en) | Magnetoresistive element and magnetic memory device | |
| JP5433284B2 (ja) | Ｍｔｊ素子およびその形成方法、ｓｔｔ−ｒａｍの製造方法 | |
| JP3824600B2 (ja) | 磁気抵抗効果素子および磁気メモリ | |
| JP4080982B2 (ja) | 磁気メモリ | |
| JP4027041B2 (ja) | メモリセル装置及びその製造方法 | |
| JP4277870B2 (ja) | 記憶素子及びメモリ | |
| CN101523503A (zh) | 具有稳定自由铁磁层或多层自由铁磁层的磁性装置 | |
| JP2009509357A (ja) | 安定化させた強磁性自由層または強磁性自由層積層構造を有する磁性素子 | |
| JP2001156357A (ja) | 磁気抵抗効果素子および磁気記録素子 | |
| JP2008277542A (ja) | 磁気ランダムアクセスメモリ及びその製造方法 | |
| JP2007288196A (ja) | 磁気トンネル接合素子およびその形成方法 | |
| JP2005109263A (ja) | 磁性体素子及磁気メモリ | |
| JP2008124322A (ja) | 強磁性トンネル接合素子、その製造方法、及びそれを用いた磁気ヘッド、磁気メモリ | |
| JP2011210830A (ja) | 磁気記憶素子および磁気記憶装置 | |
| JP4406242B2 (ja) | 磁気メモリ | |
| JP4005832B2 (ja) | 磁気メモリ及び磁気メモリ装置 | |
| JP3946355B2 (ja) | 磁気素子とそれを用いた磁気センサおよび磁気記憶装置 | |
| JP4187021B2 (ja) | 記憶素子及びメモリ | |
| JP5034317B2 (ja) | 記憶素子及びメモリ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040729 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060913 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070904 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071105 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090106 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090306 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090407 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090507 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120515 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120515 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130515 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |