[go: up one dir, main page]

JP2001156357A - 磁気抵抗効果素子および磁気記録素子 - Google Patents

磁気抵抗効果素子および磁気記録素子

Info

Publication number
JP2001156357A
JP2001156357A JP2000265663A JP2000265663A JP2001156357A JP 2001156357 A JP2001156357 A JP 2001156357A JP 2000265663 A JP2000265663 A JP 2000265663A JP 2000265663 A JP2000265663 A JP 2000265663A JP 2001156357 A JP2001156357 A JP 2001156357A
Authority
JP
Japan
Prior art keywords
layer
ferromagnetic
magnetic
magnetic recording
layers
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000265663A
Other languages
English (en)
Inventor
Yoshiaki Saito
好昭 斉藤
Kentaro Nakajima
健太郎 中島
Koichiro Inomata
浩一郎 猪俣
Masayuki Sunai
正之 砂井
Tatsuya Kishi
達也 岸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2000265663A priority Critical patent/JP2001156357A/ja
Priority to US09/662,117 priority patent/US6611405B1/en
Priority to KR10-2000-0054157A priority patent/KR100401777B1/ko
Priority to EP00308041A priority patent/EP1085586B1/en
Priority to CNB001353195A priority patent/CN1185630C/zh
Priority to DE60037784T priority patent/DE60037784T2/de
Publication of JP2001156357A publication Critical patent/JP2001156357A/ja
Priority to KR10-2003-0011988A priority patent/KR100421408B1/ko
Priority to US10/443,830 priority patent/US6751074B2/en
Priority to US10/797,136 priority patent/US6987653B2/en
Priority to US11/110,869 priority patent/US7038894B2/en
Priority to US11/367,483 priority patent/US7345852B2/en
Priority to US11/847,496 priority patent/US7593193B2/en
Pending legal-status Critical Current

Links

Classifications

    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y25/00Nanomagnetism, e.g. magnetoimpedance, anisotropic magnetoresistance, giant magnetoresistance or tunneling magnetoresistance
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00Thin magnetic films, e.g. of one-domain structure
    • H01F10/32Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/3254Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the spacer being semiconducting or insulating, e.g. for spin tunnel junction [STJ]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00Thin magnetic films, e.g. of one-domain structure
    • H01F10/32Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/3268Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the exchange coupling being asymmetric, e.g. by use of additional pinning, by using antiferromagnetic or ferromagnetic coupling interface, i.e. so-called spin-valve [SV] structure, e.g. NiFe/Cu/NiFe/FeMn

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Power Engineering (AREA)
  • Nanotechnology (AREA)
  • Measuring Magnetic Variables (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Magnetic Heads (AREA)
  • Thin Magnetic Films (AREA)
  • Semiconductor Memories (AREA)
  • Hall/Mr Elements (AREA)

Abstract

(57)【要約】 【課題】 所望の出力電圧値を得るために印加電圧を増
やしても磁気抵抗変化率があまり減少せず、書き込みに
よって磁化固着層の一部の磁気モーメントが回転して出
力が徐々に低下する問題がなく、さらに反転磁場を自由
に設計できる磁気抵抗効果素子を提供する。 【解決手段】 第1の反強磁性層(11)/第1の強磁
性層(12)/第1の誘電体層(13)/第2の強磁性
層(14)/第2の誘電体層(15)/第3の強磁性層
(16)/第2の反強磁性層(17)が積層された強磁
性二重トンネル接合を有する磁気抵抗効果素子であっ
て、フリー層である第2の強磁性層(14)がCo基合
金またはCo基合金/Ni−Fe合金/Co基合金の三
層膜からなり、第1ないし第3の強磁性層にトンネル電
流を流す。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は強磁性二重トンネル
接合を有する磁気抵抗効果素子、およびそれを用いた磁
気記録素子に関する。
【0002】
【従来の技術】磁気抵抗効果は強磁性体に磁場を印加す
ると電気抵抗が変化する現象である。この効果を利用し
た磁気抵抗効果素子(MR素子)は、温度安定性に優
れ、使用温度範囲が広いという特徴があるため、磁気ヘ
ッドや磁気センサーなどに用いられ、最近では磁気記録
素子(磁気抵抗効果メモリ、MRAM)なども試作され
るようになってきている。これらの磁気抵抗効果素子
は、外部磁界に対する感度が大きいこと、および応答ス
ピードが速いことが要求される。
【0003】近年、2つの強磁性層の間に誘電体層を挿
入したサンドイッチ膜を有し、膜面に垂直に流れるトン
ネル電流を利用する磁気抵抗効果素子、いわゆる強磁性
トンネル接合素子(トンネル接合型磁気抵抗効果素子、
TMR)が見出されている。強磁性トンネル接合素子は
20%以上の磁気抵抗変化率を示す(J.Appl.P
hys.79,4724(1996))ため、磁気ヘッ
ドや磁気抵抗効果メモリへの応用の可能性が高まってき
た。しかし、この強磁性一重トンネル接合素子では、所
望の出力電圧値を得るために印加電圧を増やすと、磁気
抵抗変化率がかなり減少するという問題がある(Phy
s.Rev.Lett.74,3273(199
5))。
【0004】また、強磁性一重トンネル接合を構成する
一方の強磁性層に接して反強磁性層を設け、この強磁性
層を磁化固着層とした構造を有する強磁性一重トンネル
接合素子が提案されている(特開平10−4227)。
しかし、この強磁性一重トンネル接合素子でも同様に、
所望の出力電圧値を得るために印加電圧を増やすと、磁
気抵抗変化率がかなり減少するという問題がある。
【0005】一方、Fe/Ge/Fe/Ge/Feとい
う積層構造を形成した強磁性二重トンネル接合を有する
磁気抵抗効果素子においては、スピン偏極共鳴トンネル
効果により大きなMR変化率が得られることが理論的に
予想されている(Phys.Rev.B56,5484
(1997))。しかし、これらは低温(8K)での結
果であり、室温で上記のような現象が起こることは予想
されていない。なお、この例ではAl23、SiO2
AlNなどの誘電体を用いていない。また、上記構造の
強磁性二重トンネル接合素子は、反強磁性層でピンされ
た強磁性層がないため、MRAM等に使用すると何度か
の書き込みによって磁化固着層の一部の磁気モーメント
が回転する結果、出力が徐々に低下するという問題があ
る。
【0006】さらに、磁性粒子を分散させた誘電体層を
含む強磁性多重トンネル接合素子が提案されている(P
hys.Rev.B56(10),R5747(199
7));応用磁気学会誌23,4−2,(1999);
Appl.Phys.Lett.73(19),282
9(1998))。これらの素子でも20%以上の磁気
抵抗変化率が得られるようになったことから、磁気ヘッ
ドや磁気抵抗効果メモリへの応用が期待されている。特
に、強磁性二重トンネル接合素子は、印加電圧を増やし
ても磁気抵抗変化率の減少が小さいという利点がある。
しかし、これらの素子でも、反強磁性層でピンした強磁
性層がないため、MRAM等に使用すると何度かの書き
込みによって磁化固着層の一部の磁気モーメントが回転
する結果、出力が徐々に低下するという問題がある。ま
た、連続膜からなる強磁性層を用いた強磁性二重トンネ
ル接合素子(Appl.Phys.Lett.73(1
9),2829(1998))では、誘電体層に挟まれ
た強磁性層がCo,Ni80Fe20などの単層膜からなる
ため、電流磁界によって磁気モーメントを反転させるた
めの反転磁場を自由に設計できないという問題があるう
えに、磁歪の大きいCo等を加工すると保磁力が大きく
なるという問題もあった。
【0007】強磁性トンネル接合素子をMRAMなどに
応用する場合、配線(ビット線またはワード線)に電流
を流すことにより、磁化が固定されていない強磁性層
(フリー層、磁気記録層)に外部磁界(電流磁界)を印
加して磁気記録層の磁化を反転させる。しかし、メモリ
セルの縮小とともに磁気記録層の磁化の反転に要する磁
界(スイッチング磁界)が増加し、書き込みのために配
線に大電流を流す必要がある。このため、MRAMの記
憶容量の増大とともに、書き込み時の消費電力が増加す
る。例えば、1Gb以上の高密度MRAMデバイスで
は、電流磁界による書き込み時に配線に流す電流密度が
増大し、配線が溶融するという問題が生じるおそれもあ
る。
【0008】このような問題に対処する1つの方法とし
て、スピン偏極したスピン電流を注入し、磁化反転を行
う試みがなされている(J.Mag.Mag.Ma
t.,159(1996)L1;J.Mag.Mag.
Mat.,202(1999)157)。しかし、スピ
ン電流を注入して磁化反転を行う方法では、TMR素子
を流れる電流密度が大きくなり、トンネル絶縁層が破壊
されるおそれがある。しかも、スピン注入に適した素子
構造は未だ提案されていない。
【0009】
【発明が解決しようとする課題】本発明の目的は、所望
の出力電圧値を得るために印加電圧を増やしても磁気抵
抗変化率があまり減少せず、書き込みによって磁化固着
層の一部の磁気モーメントが回転して出力が徐々に低下
する問題がなく、さらに強磁性層のモーメントを反転さ
せるための反転磁場を自由に設計できるトンネル接合型
の磁気抵抗効果素子および磁気記録素子を提供すること
にある。
【0010】本発明の他の目的は、メモリセルの縮小に
伴う磁気記録層の磁化を反転させるための反転磁場の増
加を抑制できるトンネル接合型の磁気抵抗効果素子およ
び磁気記録素子を提供することにある。
【0011】本発明のさらに他の目的は、スピン注入に
適した構造を有し、配線およびTMR素子に流れる電流
密度を抑えることができる磁気記録素子およびこの磁気
記録素子への書き込み方法を提供することにある。
【0012】
【課題を解決するための手段】本発明の第1の磁気抵抗
効果素子は、第1の反強磁性層/第1の強磁性層/第1
の誘電体層/第2の強磁性層/第2の誘電体層/第3の
強磁性層/第2の反強磁性層が積層された強磁性二重ト
ンネル接合を有する磁気抵抗効果素子であって、前記第
2の強磁性層がCo基合金またはCo基合金/Ni−F
e合金/Co基合金の三層膜からなり、前記第1ないし
第3の強磁性層にトンネル電流を流すことを特徴とす
る。
【0013】本発明の第2の磁気抵抗効果素子は、第1
の強磁性層/第1の誘電体層/第2の強磁性層/第1の
反強磁性層/第3の強磁性層/第2の誘電体層/第4の
強磁性層が積層された強磁性二重トンネル接合を有する
磁気抵抗効果素子であって、前記第1および第4の強磁
性層がCo基合金またはCo基合金/Ni−Fe合金/
Co基合金の三層膜からなり、前記第1ないし第4の強
磁性層にトンネル電流を流すことを特徴とする。
【0014】本発明の第3の磁気抵抗効果素子は、第1
の反強磁性層/第1の強磁性層/第1の誘電体層/第2
の強磁性層/第2の反強磁性層/第3の強磁性層/第2
の誘電体層/第4の強磁性層/第3の反強磁性層が積層
された強磁性二重トンネル接合を有する磁気抵抗効果素
子であって、前記第1および第4の強磁性層または前記
第2および第3の強磁性層がCo基合金またはCo基合
金/Ni−Fe合金/Co基合金の三層膜からなり、前
記第1ないし第4の強磁性層にトンネル電流を流すこと
を特徴とする。
【0015】本発明の第4の磁気抵抗効果素子は、第1
の強磁性層/第1の誘電体層/第2の強磁性層/第1の
非磁性層/第3の強磁性層/第2の非磁性層/第4の強
磁性層/第2の誘電体層/第5の強磁性層が積層された
強磁性二重トンネル接合を有する磁気抵抗効果素子であ
って、互いに隣り合う第2、第3、第4の強磁性層が非
磁性層を介して反強磁性結合しており、前記第1および
第5の強磁性層がCo基合金またはCo基合金/Ni−
Fe合金/Co基合金の三層膜からなり、前記第1ない
し第5の強磁性層にトンネル電流を流すことを特徴とす
る。
【0016】本発明の磁気抵抗効果素子においては、前
記Co基合金またはCo基合金/Ni−Fe合金/Co
基合金の三層膜の膜厚が、1〜5nmであることが好ま
しい。
【0017】本発明の磁気記録素子は、トランジスタま
たはダイオードと、第1ないし第4のいずれかの磁気抵
抗効果素子とを具備したことを特徴とする。
【0018】本発明の磁気記録素子は、トランジスタま
たはダイオードと、第1または第3の磁気抵抗効果素子
とを具備した磁気記録素子において、前記磁気抵抗効果
素子の少なくとも最上層の反強磁性層がビットラインの
一部を構成していることを特徴とする。
【0019】本発明の他の磁気記録素子は、磁化方向が
固着された第1の磁化固着層と、第1の誘電体層と、磁
化方向が反転可能な磁気記録層と、第2の誘電体層と、
磁化方向が固着された第2の磁化固着層とを有し、前記
磁気記録層が、磁性層、非磁性層、および磁性層の三層
膜を含み、該三層膜を構成する2つの磁性層が反強磁性
結合しており、前記2つの磁化固着層の誘電体層に接す
る領域の磁化が実質的に反平行であることを特徴とす
る。
【0020】本発明のさらに他の磁気記録素子は、磁化
方向が固着された第1の磁化固着層と、第1の誘電体層
と、磁化方向が反転可能な磁気記録層と、第2の誘電体
層と、磁化方向が固着された第2の磁化固着層とを有
し、前記磁気記録層が、磁性層、非磁性層、および磁性
層の三層膜を含み、該三層膜を構成する2つの磁性層が
反強磁性結合しており、前記第2の磁化固着層が、磁性
層、非磁性層、および磁性層の三層膜を含み、該三層膜
を構成する2つの磁性層が反強磁性結合しており、前記
第1の磁化固着層の長さが、前記第2の磁化固着層およ
び前記磁気記録層の長さよりも長く形成されており、前
記2つの磁化固着層の誘電体層に接する領域の磁化が実
質的に反平行であることを特徴とする。
【0021】これらの磁気記録素子への書き込み方法
は、磁気記録素子を構成する前記第1または第2の磁化
固着層を通して前記磁気記録層にスピン電流を供給する
とともに、書き込み用の配線に電流を流して前記磁気記
録層に電流磁界を印加することを特徴とする。
【0022】
【発明の実施の形態】以下、本発明に係る磁気抵抗効果
素子の基本構造を、図1〜図4を参照して説明する。
【0023】図1に本発明の第1の磁気抵抗効果素子を
示す。この磁気抵抗効果素子10では、第1の反強磁性
層11/第1の強磁性層12/第1の誘電体層13/第
2の強磁性層14/第2の誘電体層15/第3の強磁性
層16/第2の反強磁性層17を積層して強磁性二重ト
ンネル接合を形成している。この素子では、第1ないし
第3の強磁性層にトンネル電流を流す。この素子では、
第1および第3の強磁性層12、16がピン層(磁化固
着層)、第2の強磁性層14がフリー層(MRAMの場
合には磁気記録層)である。第1の磁気抵抗効果素子で
は、フリー層である第2の強磁性層14がCo基合金
(たとえばCo−Fe、Co−Fe−Niなど)または
Co基合金/Ni−Fe合金/Co基合金の三層膜から
なる。
【0024】図2に本発明の第2の磁気抵抗効果素子を
示す。この磁気抵抗効果素子20では、第1の強磁性層
21/第1の誘電体層22/第2の強磁性層23/第1
の反強磁性層24/第3の強磁性層25/第2の誘電体
層26/第4の強磁性層27を積層して強磁性二重トン
ネル接合を形成している。この素子では、第1ないし第
4の強磁性層にトンネル電流を流す。この素子では、第
2および第3の強磁性層23、25がピン層、第1およ
び第4の強磁性層21、27がフリー層(MRAMの場
合には磁気記録層)である。第2の磁気抵抗効果素子に
おいては、フリー層である第1および第4の強磁性層2
1、27がCo基合金(たとえばCo−Fe、Co−F
e−Niなど)またはCo基合金/Ni−Fe合金/C
o基合金の三層膜からなる。
【0025】図3に本発明の第3の磁気抵抗効果素子を
示す。この磁気抵抗効果素子30では、第1の反強磁性
層31/第1の強磁性層32/第1の誘電体層33/第
2の強磁性層34/第2の反強磁性層35/第3の強磁
性層36/第2の誘電体層37/第4の強磁性層38/
第3の反強磁性層39を積層して強磁性二重トンネル接
合を形成している。この素子では、第1ないし第4の強
磁性層にトンネル電流を流す。この素子では、第2およ
び第3の強磁性層34、36をピン層として設計した場
合には第1および第4の強磁性層32、38がフリー層
(MRAMの場合には磁気記録層)になる。一方、第1
および第4の強磁性層32、38をピン層として設計し
た場合には第2および第3の強磁性層34、36がフリ
ー層(MRAMの場合には磁気記録層)になる。第3の
磁気抵抗効果素子においては、フリー層として用いられ
る、第1および第4の強磁性層32、38、または第2
および第3の強磁性層34、36のいずれかの組がCo
基合金(たとえばCo−Fe、Co−Fe−Niなど)
またはCo基合金/Ni−Fe合金/Co基合金の三層
膜からなる。
【0026】図4に本発明の第4の磁気抵抗効果素子を
示す。この磁気抵抗効果素子40では、第1の強磁性層
41/第1の誘電体層42/第2の強磁性層43/第1
の非磁性層44/第3の強磁性層45/第2の非磁性層
46/第4の強磁性層47/第2の誘電体層48/第5
の強磁性層49を積層して強磁性二重トンネル接合を形
成している。この素子では、第1ないし第5の強磁性層
にトンネル電流を流す。また、互いに隣り合う第2、第
3、第4の強磁性層43、45、47は非磁性層44、
46を介して反強磁性結合している。この素子では、第
2ないし第4の強磁性層43、45、47がピン層、第
1および第5の強磁性層41、49がフリー層(MRA
Mの場合には磁気記録層)である。第4の磁気抵抗効果
素子では、フリー層である第1および第5の強磁性層4
1、49がCo基合金(たとえばCo−Fe、Co−F
e−Niなど)またはCo基合金/Ni−Fe合金/C
o基合金の三層膜からなる。
【0027】図5に第4の磁気抵抗効果素子の変形例を
示す。図5の磁気抵抗効果素子では、図4の第3の強磁
性層45の代わりに、その強磁性層の中間に反強磁性層
を設けた構造すなわち強磁性層45a/反強磁性層50
/強磁性層45bの三層膜を形成している。
【0028】なお、第4の磁気抵抗効果素子を構成する
第2および第4の強磁性層43、47の少なくとも一方
に接触させて反強磁性層を設けてもよい。
【0029】本発明に係る強磁性二重トンネル接合を有
する磁気抵抗効果素子は、少なくとも2層の誘電体層を
有するので、1つのトンネル接合に実効的に印加される
電圧が小さい。このため、磁気抵抗変化率の電圧依存性
が顕著ではなく、所望の出力電圧値を得るために印加電
圧を増やしても磁気抵抗変化率の低下が少ないというメ
リットがある。
【0030】本発明に係る強磁性二重トンネル接合を有
する磁気抵抗効果素子は、上記の4つの基本構造のいず
れも、磁化固着層(ピン層)のスピンが反強磁性層また
は反強磁性結合により固定されているので、書き込みを
繰り返しても磁化固着層の磁気モーメントが回転するこ
とがなく、出力が徐々に低下するという問題を防止でき
る。
【0031】また、本発明に係る磁気抵抗効果素子で
は、フリー層(磁気記録層)に磁歪が小さいCo基合金
(Co−Fe,Co−Fe−Ni等)またはCo基合金
/Ni−Fe合金/Co基合金の三層膜を用いている。
フリー層は、図1における第2の強磁性層14、図2に
おける第1および第4の強磁性層21、27、図3にお
ける第1および第4の強磁性層32、38、または第2
および第3の強磁性層34、36のいずれかの組、図4
および図5における第1および第5の強磁性層41、4
9である。このため、反転磁場が小さく抑えられ、電流
磁界を印加するために配線に流す電流を小さくすること
ができる。フリー層にCo基合金/Ni−Fe合金/C
o基合金の三層膜を用いた場合、各層の膜厚比を変える
ことによって、反転磁場の大きさを自由に設計できる。
【0032】特に、図3の構造を有する磁気抵抗効果素
子では、反転磁場は磁性体の保磁力ではなく磁性体/反
強磁性体の界面に生じている交換磁場で決定される。そ
して、この交換磁場は第1および第3の反強磁性層3
1、39ならびに第2の反強磁性層35の種類、膜厚、
合金組成を変えることによって自由に設計できるという
利点がある。このため、図3の基本構造は、上述した4
つの基本構造のうちでも好ましい特性を示す。また、図
3の構造は、加工寸法がサブミクロンになり、接合面積
が非常に小さくなった場合に特に有効である。すなわ
ち、加工寸法がサブミクロンになった場合には、書き込
み磁場が加工ダメージやフリー層(磁気記録層)のドメ
インの影響によってばらつきやすくなる。これに対し
て、図3の構造のようにフリー層(磁気記録層)に接し
て反強磁性層が設けられている場合、書き込み磁場を交
換磁場に基づいて設計することができるため、書き込み
磁場のばらつきを回避できる。このため、素子の歩留り
も著しく向上することができる。
【0033】一方、本発明の磁気抵抗効果素子を微細加
工する際に、加工精度を上げるためには全体の膜厚が薄
いことが好ましい。この点では、図2、図4または図5
のように反強磁性層がなるべく少ない構造が好ましい。
【0034】次に、本発明の磁気抵抗効果素子を構成す
る各層に用いられる材料について説明する。フリー層
(磁気記録層)には、上述したようにCo基合金(Co
−Fe,Co−Fe−Ni等)またはCo基合金/Ni
−Fe合金/Co基合金の三層膜が用いられる。また、
これらの合金にAg,Cu,Au,Al,Mg,Si,
Bi,Ta,B,C,O,N,Si,Pd,Pt,Z
r,Ir,W,Mo,Nbなどの非磁性元素を多少添加
してもよい。本発明の磁気抵抗効果素子は、磁気抵抗効
果型磁気ヘッド、磁気記録素子、磁界センサー等に適用
することができ、これらの用途ではフリー層に一軸異方
性を付与することが好ましい。
【0035】フリー層の厚さは、0.1nm〜100n
mが好ましく、0.5〜50nmがより好ましく、1〜
5nmが最も好ましい。フリー層の厚さが1nm未満に
なると、フリー層が連続膜にならず、誘電体層中に強磁
性粒子が分散した、いわゆるグラニュラー構造となるお
それがある。この結果、接合特性の制御が困難になりス
イッチング磁場がばらつくおそれがあるうえに、微粒子
の大きさによっては室温で超常磁性となりMR変化率が
極端に低下するという問題も生じる。一方、フリー層の
厚さが5nmを超えると、磁気抵抗効果素子をMRAM
に応用するにあたり例えば0.25μmルールで素子を
設計したときに、反転磁場が100Oeを超えるため配
線に大電流を流す必要が生じる。また、フリー層の厚さ
が5nmを超えると、MR変化率がバイアス電圧の上昇
とともに低下する、いわゆるバイアス依存性が顕著にな
る。フリー層の厚さが1〜5nmの範囲であれば、微細
化に伴う反転磁場の増大およびMR変化率のバイアス依
存性が抑制される。また、フリー層の厚さがこの範囲で
あれば、加工精度も良好になる。
【0036】ピン層の材料は特に制限されず、Fe,C
o,Niまたはこれらの合金、スピン分極率の大きいマ
グネタイト、CrO2、RXMnO3-y(R;希土類、
X;Ca,Ba,Sr)などの酸化物、NiMnSb,
PtMnSbなどのホイスラー合金などを用いることが
できる。ピン層は超常磁性にならない程度の厚さが必要
であり、0.4nm以上であることが好ましい。また、
強磁性を失わないかぎり、これら磁性体にAg,Cu,
Au,Al,Mg,Si,Bi,Ta,B,C,O,
N,Si,Pd,Pt,Zr,Ir,W,Mo,Nbな
どの非磁性元素を多少添加してもよい。
【0037】なお、反強磁性層によってピン層を強く固
定したい場合、ピン層として強磁性層/非磁性層/強磁
性層の三層膜を用い、非磁性層を介して積層された2層
の強磁性層を反強磁性結合させてもよい。非磁性層の材
料は特に限定されず、Ru,Ir,Cr,Cuなどの金
属を用いることができる。非磁性層の膜厚を調整するこ
とによって、磁性層間に反強磁性結合が生じる。非磁性
層の膜厚は0.5〜2.5nmであることが好ましい。
耐熱性および反強磁性結合の強さなどを考慮すると、非
磁性層の膜厚は0.7〜1.3nmであることがより好
ましい。具体的には、Co(またはCo−Fe)/Ru
/Co(またはCo−Fe),Co(またはCo−F
e)/Ir/Co(またはCo−Fe)などの三層膜が
挙げられる。
【0038】反強磁性層の材料としては、Fe−Mn,
Pt−Mn,Pt−Cr−Mn,Ni−Mn,Ir−M
n,NiO,Fe23などを用いることができる。
【0039】誘電体層の材料としては、Al23,Si
2,MgO,AlN,Bi23,MgF2,CaF2
SrTiO2,AlLaO3などを用いることができる。
誘電体層は、酸素、窒素またはフッ素の欠損が生じてい
てもよい。誘電体層の厚さは特に限定されないが、薄い
方が好ましく、10nm以下、さらに5nm以下である
ことが好ましい。
【0040】本発明の磁気抵抗効果素子が形成される基
板は特に限定されず、Si,SiO 2,Al23,スピ
ネル,AlNなど各種基板を用いることができる。本発
明においては、基板上に下地層を介して磁気抵抗効果素
子を積層してもよく、また磁気抵抗効果素子の上部に保
護層を設けてもよい。これらの下地層および保護層の材
料としては、Ta、Ti、W、Pt、Pd、Au、Ti
/Pt、Ta/Pt、Ti/Pd、Ta/Pd、または
TiNxなどの窒化物などを用いることが好ましい。
【0041】本発明に係る磁気抵抗効果素子は、各種ス
パッタ法、蒸着法、分子線エピタキシャル法などの通常
の成膜方法を用いて各層を形成することにより製造する
ことができる。
【0042】次に、本発明の磁気抵抗効果素子を適用し
た磁気記録素子(MRAM)について説明する。本発明
の磁気抵抗効果素子を適用するMRAMは、非破壊読み
出しおよび破壊読み出しのいずれの場合でも、上述した
電流磁界を印加するために配線に流す電流を小さくでき
るという効果を得ることができる。
【0043】具体的なMRAMの形態としては、トラン
ジスタ上に強磁性二重トンネル接合素子を積層した構
造、またはダイオードと強磁性二重トンネル接合素子と
を積層した構造が考えられている。以下で説明するよう
に、これらの構造では特に第1または第3の強磁性二重
トンネル接合素子を適用し、少なくとも最上層の反強磁
性層をビットラインの一部として用いることが好まし
い。
【0044】図6および図7を参照して、MOSトラン
ジスタ上に例えば第1の強磁性二重トンネル接合素子
(図1)を積層した構造を有するMRAMを説明する。
図6は3×3セルのMRAMの等価回路図、図7は1セ
ルのMRAMの断面図を示す。
【0045】図6の等価回路図に示すように、トランジ
スタ60と図1の強磁性二重トンネル接合素子(TM
R)10とからなる記録セルはマトリックス状に配列さ
れている。トランジスタ60のゲート電極からなる読み
出し用のワードライン(WL1)62と、書き込み用の
ワードライン(WL2)71とは平行に配置されてい
る。また、TMR10の他端(上部)と接続されたビッ
トライン(BL)74は、ワードライン(WL1)62
およびワードライン(WL2)71と直交して配置され
ている。
【0046】図7に示すように、シリコン基板61、ゲ
ート電極62、ソース、ドレイン領域63、64からな
るトランジスタ60が形成されている。ゲート電極62
は読み出し用のワードライン(WL1)を構成してい
る。ゲート電極62上には絶縁層を介して書き込み用の
ワードライン(WL2)71が形成されている。トラン
ジスタ60のドレイン領域64にはコンタクトメタル7
2が接続され、さらにコンタクトメタル72には下地層
73が接続されている。この下地層73上の書き込み用
のワードライン(WL2)71の上方に対応する位置
に、図1に示したような強磁性二重トンネル接合素子
(TMR)10が形成されている。すなわち、下地層7
3上に、第1の反強磁性層11/第1の強磁性層(ピン
層)12/第1の誘電体層13/第2の強磁性層(フリ
ー層)14/第2の誘電体層15/第3の強磁性層(ピ
ン層)16a、16b/第2の反強磁性層17が積層さ
れている。この例では、ピン層を16a、16bの二層
で構成している。このTMR10の第2の反強磁性層1
7上にビットライン(BL)74の金属層が形成されて
いる。
【0047】図7に示すように、フリー層である第2の
強磁性層14の面積と上部の反強磁性層17およびピン
層16bの面積とは異なっており、上部の反強磁性層1
7およびピン層16bはビットライン74の一部を構成
している。すなわち、ビットライン74はピン層16b
/反強磁性層17/金属層の積層体からなっている。な
お、反強磁性層17の下に反強磁性層17と同一面積の
ピン層16bを設けずに、ビットライン74を反強磁性
層17/金属層で構成してもよい。
【0048】この構造では、大きな面積を有する反強磁
性層17によりピン層16b、16aのスピンをより安
定に固着することができ、書き込みを繰り返してもピン
層16b、16aの磁気モーメントが回転することがな
く、出力の低下を有効に防止できる。
【0049】また、TMR10のフリー層14より上部
の構造は、フリー層14/第2の誘電体層15/ピン層
16aの成膜およびパターニングと、ピン層16b/反
強磁性層17/金属層の成膜およびパターニングにより
形成される。従来は、TMR10のフリー層14より上
部の構造は、フリー層14/第2の誘電体層15/ピン
層16/反強磁性層17の成膜およびパターニングと、
ビットライン金属層の成膜およびパターニングにより形
成されていた。したがって、図7の構造を採用すれば、
比較的膜厚の厚い反強磁性層17のパターニング工程が
別工程に分離されるので、上記の最初のパターニングで
は一度に微細加工すべき膜厚を薄くできる。このため、
強磁性トンネル接合部の加工ダメージを少なくできると
ともに、加工精度を向上できる。
【0050】図8および図9を参照して、ダイオードと
例えば第1の強磁性トンネル接合素子(図1)とを積層
した構造を有するMRAMを説明する。図8は3×3セ
ルのMRAMの等価回路図、図9はMRAMの斜視図で
ある。
【0051】図8の等価回路図に示すように、ダイオー
ド80とTMR10との積層体からなる記録セルはマト
リックス状に配列されている。ダイオード80とTMR
10との積層体はワードライン(WL)91上に形成さ
れ、ダイオード80の一端とワードライン(WL)91
とが接続されている。TMR10の他端には、ワードラ
イン(WL)91と直交して配置されたビットライン
(BL)92が接続されている。
【0052】図9に示すように、ワードライン(WL)
91の金属層上にシリコンダイオード80が形成され、
その上に下地層81が形成されている。原子拡散を防ぐ
ために金属層とシリコンダイオードとの間にTiNxな
どの窒化膜を設けてもよい。この下地層81上に、図1
に示したような強磁性二重トンネル接合素子(TMR)
10が形成されている。すなわち、下地層81上に、第
1の反強磁性層11/第1の強磁性層(ピン層)12/
第1の誘電体層13/第2の強磁性層(フリー層)14
/第2の誘電体層15/第3の強磁性層(ピン層)16
a、16b/第2の反強磁性層17が積層されている。
この例では、ピン層を16a、16bの二層で構成して
いる。このTMR10の第2の反強磁性層17上にビッ
トライン(BL)92の金属層が形成されている。
【0053】このような構造のMRAMでも、図7を参
照して説明したのと同様な効果が得られる。すなわち、
大きな面積を有する反強磁性層17によりピン層16
b、16aのスピンをより安定に固着することができ、
書き込みを繰り返してもピン層16b、16aの磁気モ
ーメントが回転することがなく、出力の低下を有効に防
止できる。また、比較的膜厚の厚い反強磁性層17のパ
ターニング工程が別工程に分離されるので、強磁性トン
ネル接合部の加工ダメージを少なくできるとともに、加
工精度を向上できる。
【0054】なお、MRAMの用途では、フリー層に強
磁性層/非磁性層/強磁性層の三層膜を使用し、非磁性
層を介して強磁性層を反強磁性結合させてもよい。この
ような構成では、磁束が三層膜内で閉じているため、電
流磁界によりフリー層の磁気モーメントを反転させたと
きに、ピン層への静磁場の影響がなくなるとともに、記
録層からの漏れ磁束を小さくできるため、スイッチング
磁界を小さくできる。このため、書き込みによって磁化
固着層の一部の磁気モーメントが回転して出力が徐々に
低下するという問題がなくなる。この構成では、強磁性
層/非磁性層/強磁性層のうち、電流磁界を印加するた
めのワード線に近い方の強磁性層を、よりソフトな強磁
性体で形成するか、膜厚をより厚くすることが好まし
い。三層膜を構成する2つの強磁性層の膜厚を異ならせ
る場合、膜厚の差を0.5〜5nmの範囲にすることが
好ましい。
【0055】本発明に係る他のMRAMについて説明す
る。このMRAMは、磁化方向が固着された第1の磁化
固着層と、第1の誘電体層と、磁化方向が反転可能な磁
気記録層と、第2の誘電体層と、磁化方向が固着された
第2の磁化固着層とを有する強磁性二重トンネル接合素
子を含む。そして、磁気記録層は、磁性層、非磁性層、
および磁性層の三層膜を含み、この三層膜を構成する2
つの磁性層が反強磁性結合している。このように2つの
磁性層が反強磁性結合して磁気記録層で磁束が閉じてい
るので、スイッチング磁界を低減でき、配線に流す電流
密度を低減できる。また、2つの磁化固着層の誘電体層
に接する領域の磁化が実質的に反平行である。このた
め、2つの磁化固着層のうちどちらを通して磁気記録層
に電流を流すかを選択することによって、磁気記録層に
アップスピン電流またはダウンスピン電流を供給するか
を選択できる。このため、スピン電流の供給方向を変化
させて磁気記録層の磁化を容易に反転させることがで
き、TMR素子に流す電流を低減できる。このように、
このMRAMは、磁気記録層にスピン電流を供給すると
ともに電流磁界を印加するのに適した構造を有してお
り、配線およびTMR素子に流す電流密度を抑えること
ができる。
【0056】上記の強磁性二重トンネル接合素子を構成
する反強磁性結合した磁気記録層は強磁性層と非磁性金
属層とを交互に積層することによって容易に作製でき
る。反強磁性結合した磁気記録層は膜厚が薄い方が容易
に微細加工できるため、強磁性層/非磁性金属層/強磁
性層からなる三層膜であることが好ましい。また、反強
磁性結合した強磁性層として強磁性層/ソフト磁性層/
強磁性層からなる三層膜を用いてもよい。特に、強磁性
層としてCoxFe1-x(0.5≦x<1.0)を用いた
場合、2つのCoxFe1-x層の間に例えばNi−Fe合
金からなる薄いソフト磁性層を挿入すれば、スイッチン
グ磁界を格段に小さくすることができる。これは、Ni
−Fe合金層がfcc(111)配向であり、その上の
CoxFe1 -x層もfcc(111)配向となり、Cox
Fe1-x自体のスイッチング磁界が低減すること、およ
び強磁性層のトータルの磁化の値が小さくなることによ
る。
【0057】したがって、反強磁性結合した磁気記録層
の例としては、(a)強磁性層/非磁性層/強磁性層、
(b)(強磁性層/ソフト磁性層/強磁性層)/非磁性
層/強磁性層、(c)(強磁性層/ソフト磁性層/強磁
性層)/非磁性層/(強磁性層/ソフト磁性層/強磁性
層)などが挙げられる。この場合、反強磁性結合の強さ
は0.5erg/cm2以上とある程度大きいことが好
ましい。磁化固着膜も、磁気記録層と同様な積層構造と
し、反強磁性結合させてもよい。
【0058】図10〜図12を参照して、このMRAM
に用いられる強磁性二重トンネル接合素子の例を説明す
る。
【0059】図10の強磁性二重トンネル接合素子は、
下地層101/第1の反強磁性層102/第1の磁化固
着層103/第1の誘電体層104/強磁性層105
a、非磁性層105bおよび強磁性層105cの三層膜
からなる磁気記録層105/第2の誘電体層106/第
2の磁化固着層107/第2の反強磁性層108/保護
層109を積層した構造を有する。
【0060】磁気記録層105の強磁性層105aおよ
び強磁性層105cは反強磁性結合している。第1の誘
電体層104に接する第1の磁化固着層103と、第2
の誘電体層106に接する第2の磁化固着層107は、
それぞれの磁化が反平行になっている。
【0061】図11の強磁性二重トンネル接合素子は、
下地層111/第1の反強磁性層112/第1の磁化固
着層113/第1の誘電体層114/強磁性層115
a、非磁性層115bおよび強磁性層115cの三層膜
からなる磁気記録層115/第2の誘電体層116/強
磁性層117a、非磁性層117bおよび強磁性層11
7cの三層膜からなる第2の磁化固着層117/第2の
反強磁性層118/保護層119を積層した構造を有す
る。
【0062】磁気記録層115の強磁性層115aおよ
び強磁性層115cは反強磁性結合している。第2の磁
化固着層117の強磁性層117aおよび強磁性層11
7cは反強磁性結合している。第1の誘電体層114に
接する第1の磁化固着層113と、第2の誘電体層11
6に接する第2の磁化固着層117を構成する強磁性層
117aは、それぞれの磁化が反平行になっている。
【0063】この場合、第1の磁化固着層113の長さ
を、第2の磁化固着層117および磁気記録層115の
長さよりも長く形成して金属配線を兼ねるようにするこ
とが好ましい。このような構成では、第2の磁化固着層
117でも磁気記録層115でも磁束が閉じており、し
かも長く形成された第1の磁化固着層113からの漏れ
磁束はほとんど影響がないので、隣接する記録層への静
磁場の影響を低減できる。
【0064】図12の強磁性二重トンネル接合素子は、
下地層121/第1の反強磁性層122/強磁性層12
3a、非磁性層123bおよび強磁性層123cの三層
膜からなる第1の磁化固着層123/第1の誘電体層1
24/強磁性層125a、非磁性層125bおよび強磁
性層125cの三層膜からなる磁気記録層125/第2
の誘電体層126/強磁性層127a、非磁性層127
b、強磁性層127c、非磁性層127d、強磁性層1
27eの五層膜からなる第2の磁化固着層127/第2
の反強磁性層128/保護層129を積層した構造を有
する。
【0065】磁気記録層125の強磁性層125aおよ
び強磁性層125cは反強磁性結合している。第1の磁
化固着層123の強磁性層123aおよび強磁性層12
3cは反強磁性結合している。第2の磁化固着層127
の強磁性層127a、強磁性層127cおよび強磁性層
127eは反強磁性結合している。第1の誘電体層11
4に接する第1の磁化固着層123を構成する強磁性層
123cと、第2の誘電体層126に接する第2の磁化
固着層127を構成する強磁性層127aは、それぞれ
の磁化が反平行になっている。この場合も、図11と同
様に、第1の磁化固着層123の長さを、第2の磁化固
着層117および磁気記録層115の長さよりも長く形
成してもよい。
【0066】図13に、図11の強磁性二重トンネル接
合素子を用いたMRAMの断面図を示す。Si基板15
1上のSiO2絶縁層には溝が形成され、この溝に埋め
込まれた金属からなるワードライン152が形成されて
いる。ワードライン152上にはSiO2絶縁層が形成
され、その上に金属配線153と強磁性二重トンネル接
合素子(TMR素子)が形成されている。このTMR素
子は、図11に示すように下地層111/第1の反強磁
性層112/第1の磁化固着層113/第1の誘電体層
114/強磁性層115a、非磁性層115bおよび強
磁性層115cの三層膜からなる磁気記録層115/第
2の誘電体層116/強磁性層117a、非磁性層11
7bおよび強磁性層117cの三層膜からなる第2の磁
化固着層117/第2の反強磁性層118/保護層11
9を積層した構造を有する。このTMR素子は所定の接
合面積となるように加工されており、その周囲には層間
絶縁膜が成膜されている。この層間絶縁膜上には、TM
R素子の保護層119と接続するビットライン154が
形成されている。
【0067】このMRAMでは、ワードライン152に
電流を流して磁気記録層115に電流磁界(例えば困難
軸方向)を印加するとともに、ビットライン154から
各層を通して磁気記録層115へダウンスピン電流を注
入するか、または金属配線153から各層を通して磁気
記録層115へアップスピン電流を注入することによ
り、磁気記録層115の磁化を反転させて書き込みを行
う。このように、磁気記録層115にスピン電流を注入
するとともに電流磁界を印加して書き込みを行えば、T
MR素子に流すスピン電流を低減するとともに配線(ワ
ードライン)に流す電流密度を低減することができる。
したがって、1Gb以上のMRAMでも、配線の溶融ま
たはTMR素子のトンネルバリア層(誘電体層)の破壊
を抑制することができ、信頼性を向上できる。
【0068】なお、図13のMRAMでは、ビットライ
ン154を流れる電流は磁気記録層115に、ワードラ
イン152からの電流磁界とは方向の異なる(例えば容
易軸方向の)電流磁界を印加するように作用する。この
方向の電流磁界を増強するとともにその制御性を向上
し、一方で磁気記録層115へ注入するスピン電流をよ
り低減するために、図14に示すように、ビットライン
154上に絶縁層155、およびビットライン154と
平行に延びる第2ワードライン156を形成してもよ
い。図14のMRAMでは、TMR素子に流す電流の向
きの変化と、第2ワードライン156に流す電流の向き
の変化を併用して、より小さい電流で磁気記録層115
の磁化の反転を繰り返すことができる。
【0069】次に、本発明の磁気抵抗効果素子を適用し
た磁気抵抗効果ヘッドについて説明する。
【0070】図15は本発明に係る強磁性二重トンネル
接合素子を含む磁気抵抗効果ヘッドを搭載した磁気ヘッ
ドアセンブリの斜視図である。アクチュエータアーム2
01は、磁気ディスク装置内の固定軸に固定されるため
の穴が設けられ、図示しない駆動コイルを保持するボビ
ン部等を有する。アクチュエータアーム201の一端に
はサスペンション202が固定されている。サスペンシ
ョン202の先端には上述した各形態の強磁性二重トン
ネル接合素子を含む磁気抵抗効果ヘッドを搭載したヘッ
ドスライダ203が取り付けられている。また、サスペ
ンション202には信号の書き込みおよび読み取り用の
リード線204が配線され、このリード線204の一端
はヘッドスライダ203に組み込まれた磁気抵抗効果ヘ
ッドの各電極に接続され、リード線204の他端は電極
パッド205に接続されている。
【0071】図16は図15に示す磁気ヘッドアセンブ
リを搭載した磁気ディスク装置の内部構造を示す斜視図
である。磁気ディスク211はスピンドル212に装着
され、図示しない駆動装置制御部からの制御信号に応答
する図示しないモータにより回転する。図15のアクチ
ュエータアーム201は固定軸213に固定され、サス
ペンション202およびその先端のヘッドスライダ20
3を支持している。磁気ディスク211が回転すると、
ヘッドスライダ203の媒体対向面は磁気ディスク21
1の表面から所定量浮上した状態で保持され、情報の記
録再生を行う。アクチュエータアーム201の基端には
リニアモータの1種であるボイスコイルモータ214が
設けられている。ボイスコイルモータ214はアクチュ
エータアーム201のボビン部に巻き上げられた図示し
ない駆動コイルとこのコイルを挟み込むように対向して
配置された永久磁石および対向ヨークからなる磁気回路
とから構成される。アクチュエータアーム201は固定
軸213の上下2個所に設けられた図示しないボールベ
アリングによって保持され、ボイスコイルモータ214
により回転摺動が自在にできるようになっている。
【0072】磁気抵抗効果ヘッドの用途では、第1、第
2および第4の強磁性二重トンネル接合素子(図1,図
2および図4)を用いることが好ましく、第1の強磁性
二重トンネル接合素子を用いることがより好ましい。ま
た、磁気抵抗効果ヘッドの用途では、磁場中成膜または
磁場中熱処理により、隣り合うピン層とフリー層のスピ
ンをほぼ直交させることが好ましい。このようにすれ
ば、磁気ディスクからの漏れ磁場に対して線形応答が得
られ、どのようなヘッド構造でも使用できる。
【0073】
【実施例】以下、本発明の実施例について説明する。 実施例1 Si/SiO2基板またはSiO2基板上に図1に示すよ
うな構造を有する2種の強磁性二重トンネル接合素子
(試料Aおよび試料B)を作製した例を説明する。
【0074】試料Aは、Ta下地層、Fe−Mn/Ni
−Feの二層膜からなる第1の反強磁性層、CoFeか
らなる第1の強磁性層、Al23からなる第1の誘電体
層、Co9Feからなる第2の強磁性層、Al23から
なる第2の誘電体層、CoFeからなる第3の強磁性
層、Ni−Fe/Fe−Mnの二層膜からなる第2の反
強磁性層、Ta保護層を順次積層した構造を有する。
【0075】試料Bは、Ta下地層、Ir−Mnからな
る第1の反強磁性層、Co−Feからなる第1の強磁性
層、Al23からなる第1の誘電体層、CoFe/Ni
−Fe/CoFeの三層膜からなる第2の強磁性層、A
23からなる第2の誘電体層、CoFeからなる第3
の強磁性層、Ir−Mnからなる第2の反強磁性層、T
a保護層を順次積層した構造を有する。
【0076】試料Aは以下のようにして作製した。基板
をスパッタ装置に入れ、初期真空度を1×10-7Tor
rに設定した後、Arを導入して所定の圧力に設定し
た。基板上に、Ta 5nm/Fe54Mn46 20nm
/Ni8Fe2 5nm/CoFe 3nm/Al23
1.7nm/Co9Fe 3nm/Al23 2nm/
CoFe 3nm/Ni8Fe2 5nm/Fe54Mn46
20nm/Ta 5nmを順次積層した。なお、Al
23は、純Arガス中でAlターゲットを用いてAlを
成膜した後、真空を破ることなく酸素を導入しプラズマ
酸素に曝すことによって形成した。
【0077】上記積層膜を成膜した後、フォトリソグラ
フィ技術により最上部のTa保護層上に100μm幅の
下部配線形状を規定する第1のレジストパターンを形成
し、イオンミリング技術を用いて加工した。
【0078】次に、第1のレジストパターンを除去した
後、フォトリソグラフィ技術により最上部のTa保護層
上に接合寸法を規定する第2のレジストパターンを形成
し、イオンミリング技術を用いて第1のAl23より上
部のCo9Fe/Al23/CoFe/Ni−Fe/F
e−Mn/Taを加工した。第2のレジストパターンを
残したまま、電子ビーム蒸着により厚さ300nmのA
23を堆積した後、第2のレジストパターンおよびそ
の上のAl23をリフトオフし、接合部以外の部分に層
間絶縁膜を形成した。
【0079】次いで、電極配線の形成領域以外の領域を
覆う第3のレジストパターンを形成した後、表面を逆ス
パッタしてクリーニングした。全面にAlを堆積した
後、第3のレジストパターンおよびその上のAlをリフ
トオフして、Al電極配線を形成した。その後、磁場中
熱処理炉に導入し、ピン層に一方向異方性を導入した。
【0080】試料Bは以下のようにして作製した。基板
をスパッタ装置に入れ、初期真空度を1×10-7Tor
rに設定した後、Arを導入して所定の圧力に設定し
た。基板上に、Ta 5nm/Ir22Mn78 20nm
/CoFe 3nm/Al231.5nm/CoFe
1nm/Ni8Fe2 t(t=1、2または3nm)/
CoFe 1nm/Al23 1.8nm/CoFe
3nm/Ir22Mn7820nm/Ta 5nmを順次積
層した。Al23は上記と同様な方法により形成した。
【0081】上記積層膜を成膜した後、フォトリソグラ
フィ技術により最上部のTa保護層上に100μm幅の
下部配線形状を規定する第1のレジストパターンを形成
し、イオンミリング技術を用いて加工した。次に、第1
のレジストパターンを除去した後、フォトリソグラフィ
技術により最上部のTa保護層上に接合寸法を規定する
第2のレジストパターンを形成し、イオンミリング技術
を用いて第1のAl23より上部のCoFe/Ni8
2/CoFe/Al23/CoFe/Ir22Mn78
Taを加工した。次いで、上記と同様にして、Al23
層間絶縁膜の形成、Al電極配線の形成、ピン層への一
方向異方性の導入を行った。
【0082】また、比較のために、以下のような試料C
および試料Dを作製した。試料Cは強磁性一重トンネル
接合素子であり、Ta/Ir−Mn/CoFe/Al2
3/CoFe/Ni−Fe/Taという積層構造を有
する。
【0083】試料Dは反強磁性層を含まない強磁性二重
トンネル接合であり、Ta 5nm/CoPt 20n
m/Al23 1.5nm/CoFe 1nm/Ni8
Fe23nm/CoFe 1nm/Al23 1.8n
m/CoPt 20nm/Ta 5nmという積層構造
を有する。
【0084】図17に試料AおよびBの磁気抵抗効果曲
線を示す。試料Aは25Oeという小さな磁場でMR変
化率27%が得られている。試料Bではフリー層(磁気
記録層)におけるNi8Fe2とCoFeとの膜厚比を変
えることで反転磁場を制御できることがわかる。すなわ
ち、Ni8Fe2の膜厚が1nm、2nm、3nmのと
き、それぞれ16Oe、36Oe、52Oeという小さ
な磁場で抵抗が大きく変化し、26%以上の大きなMR
変化率が得られている。
【0085】図18に試料A、BおよびCについてMR
変化率の印加電圧依存性を示す。なお、この図ではMR
変化率を電圧0Vのときの値で規格化して示している。
この図から、試料AおよびBは、試料Cに比較して磁気
抵抗変化率の値が半分になる電圧V1/2が大きく、電圧
増大に伴うMR変化率の減少が小さいことがわかる。
【0086】次に、試料A、BおよびDをソレノイドコ
イル中に置き、パルス磁界70Oe中で磁化固着層の磁
気記録状態の疲労試験を行った。図19に試料A、Bお
よびDについて、パルス磁場の反転回数と出力電圧との
関係を示す。この図では、出力電圧を初期の出力電圧値
で規格化している。この図から明らかなように、試料D
ではパルス磁場の反転回数の増加に伴って出力電圧が著
しく低下している。これに対して、試料AおよびBは磁
化固着層の磁気記録状態の疲労は見られない。
【0087】以上のように図1の構造を有する強磁性二
重トンネル接合素子は、磁気記録素子、磁気ヘッドに適
用した場合に好適な特性を示すことがわかる。
【0088】なお、誘電体層としてSiO2,AlN,
MgO,LaAlO3またはCaF2を用いた場合にも上
記と同様の傾向が見られた。
【0089】実施例2 Si/SiO2基板またはSiO2基板上に図2に示すよ
うな構造を有する2種の強磁性二重トンネル接合素子
(試料A2および試料B2)を作製した例を説明する。
【0090】試料A2は、Ta下地層、Ni−Fe/C
oFeの二層膜からなる第1の強磁性層、Al23から
なる第1の誘電体層、CoFeからなる第2の強磁性
層、Ir−Mnからなる反強磁性層、CoFeからなる
第3の強磁性層、Al23からなる第2の誘電体層、C
oFe/Ni−Feの二層膜からなる第4の強磁性層、
Ta保護層を順次積層した構造を有する。
【0091】試料B2は、Ta下地層、Ni−Fe/R
u/CoFeの三層膜からなる第1の強磁性層、Al2
3からなる第1の誘電体層、CoFe/Ni−Feの
二層膜からなる第2の強磁性層、Fe−Mnからなる第
1の反強磁性層、Ni−Fe/CoFeの二層膜からな
る第3の強磁性層、Al23からなる第2の誘電体層、
CoFe/Ru/Ni−Feからなる第4の強磁性層、
Ta保護層を順次積層した構造を有する。
【0092】試料A2は以下のようにして作製した。基
板をスパッタ装置に入れ、初期真空度を1×10-7To
rrに設定した後、Arを導入して所定の圧力に設定し
た。基板上に、Ta 3nm/Ni81Fe19 t(t=
3、5または8nm)/CoFe 1nm/Al23
1.2nm/CoFe 1nm/Ir22Mn78 17n
m/CoFe 1nm/Al23 1.6nm/CoF
e 1nm/Ni81Fe19 t(t=3、5または8n
m)/Ta 5nmを順次積層した。なお、Al2
3は、純Arガス中でAlターゲットを用いてAlを成
膜した後、真空を破ることなく酸素を導入しプラズマ酸
素に曝すことによって形成した。
【0093】上記積層膜を成膜した後、フォトリソグラ
フィ技術により最上部のTa保護層上に100μm幅の
下部配線形状を規定する第1のレジストパターンを形成
し、イオンミリング技術を用いて加工した。
【0094】次に、第1のレジストパターンを除去した
後、フォトリソグラフィ技術により最上部のTa保護層
上に接合寸法を規定する第2のレジストパターンを形成
し、イオンミリング技術を用いて第1のAl23より上
部のCoFe/Ir−Mn/CoFe/Al23/Co
Fe/Ni−Fe/Taを加工した。第2のレジストパ
ターンを残したまま、電子ビーム蒸着により厚さ300
nmのAl23を堆積した後、第2のレジストパターン
およびその上のAl23をリフトオフし、接合部以外の
部分に層間絶縁膜を形成した。
【0095】次いで、電極配線の形成領域以外の領域を
覆う第3のレジストパターンを形成した後、表面を逆ス
パッタしてクリーニングした。全面にAlを堆積した
後、第3のレジストパターンおよびその上のAlをリフ
トオフして、Al電極配線を形成した。その後、磁場中
熱処理炉に導入し、ピン層に一方向異方性を導入した。
【0096】試料B2は以下のようにして作製した。基
板をスパッタ装置に入れ、初期真空度を1×10-7To
rrに設定した後、Arを導入して所定の圧力に設定し
た。基板上に、Ta 2nm/Ni81Fe19 6nm/
Ru 0.7nm/Co4Fe6 3nm/Al23
1.5nm/CoFe 1nm/Ni81Fe19 1nm
/Fe54Mn46 20nm/Ni81Fe19 1nm/C
oFe 1nm/Al 23 1.7nm/Co4Fe6
3nm/Ru 0.7nm/Ni81Fe19 6nm/T
a 5nmを順次積層した。Al23は上記と同様な方
法により形成した。
【0097】上記積層膜を成膜した後、フォトリソグラ
フィ技術により最上部のTa保護層上に100μm幅の
下部配線形状を規定する第1のレジストパターンを形成
し、イオンミリング技術を用いて加工した。次に、第1
のレジストパターンを除去した後、フォトリソグラフィ
技術により最上部のTa保護層上に接合寸法を規定する
第2のレジストパターンを形成し、イオンミリング技術
を用いて第1のAl23より上部のCoFe/Ni81
19/Fe54Mn46/Ni81Fe19/CoFe/Al2
3/Co4Fe6/Ru/Ni81Fe19/Taを加工し
た。次いで、上記と同様にして、Al23層間絶縁膜の
形成、Al電極配線の形成、ピン層への一方向異方性の
導入を行った。
【0098】また、比較のために、以下のような試料C
2および試料D2を作製した。試料C2は強磁性一重ト
ンネル接合素子であり、Ta 3nm/Ni81Fe19
nm/CoFe 1nm/Al23 1.2nm/Co
Fe 1nm/Ir 22Mn78 17nm/CoFe 1
nm/Ta 5nmという積層構造を有する。
【0099】試料D2は反強磁性層を含まない強磁性二
重トンネル接合であり、Ta 3nm/Ni81Fe19
5nm/CoFe 1nm/Al23 1.2nm/C
oFe 1nm/Al23 1.6nm/CoFe 1
nm/Ni81Fe19 5nm/Ta 5nmという積層
構造を有する。
【0100】図20に試料A2およびB2の磁気抵抗効
果曲線を示す。試料A2ではフリー層(磁気記録層)に
おけるNi8Fe2とCoFeとの膜厚比を変えることで
反転磁場を制御できることがわかる。すなわち、Ni8
Fe2の膜厚が3nm、5nm、8nmのとき、それぞ
れ15Oe、26Oe、38Oeという小さな磁場で抵
抗が大きく変化し、26%以上の大きなMR変化率が得
られている。試料B2は39Oeという小さな磁場でM
R変化率26%が得られている。
【0101】図21に試料A2、B2およびC2につい
てMR変化率の印加電圧依存性を示す。なお、この図で
はMR変化率を電圧0Vのときの値で規格化して示して
いる。この図から、試料A2およびB2は、試料C2に
比較して磁気抵抗変化率の値が半分になる電圧V1/2
大きく、電圧増大に伴うMR変化率の減少が小さいこと
がわかる。
【0102】次に、試料A2、B2およびD2をソレノ
イドコイル中に置き、パルス磁界70Oe中で磁化固着
層の磁気記録状態の疲労試験を行った。図22に試料A
2、B2およびD2について、パルス磁場の反転回数と
出力電圧との関係を示す。この図では、出力電圧を初期
の出力電圧値で規格化している。この図から明らかなよ
うに、試料D2ではパルス磁場の反転回数の増加に伴っ
て出力電圧が著しく低下している。これに対して、試料
A2およびB2は磁化固着層の磁気記録状態の疲労は見
られない。また、試料A2とB2との比較では、フリー
層に反強磁性結合したCo4Fe6/Ru/Ni81Fe19
の三層構造を用いた試料B2の方が疲労が少ない。
【0103】以上のように図2の構造を有する強磁性二
重トンネル接合素子は、磁気記録素子、磁気ヘッドに適
用した場合に好適な特性を示すことがわかる。
【0104】なお、誘電体層としてSiO2,AlN,
MgO,LaAlO3またはCaF2を用いた場合にも上
記と同様の傾向が見られた。
【0105】実施例3 Si/SiO2基板またはSi/Al23基板上に図3
に示すような構造を有する2種の強磁性二重トンネル接
合素子(試料A3および試料B3)を作製した例を説明
する。
【0106】試料A3は、Ta下地層、Ir−Mnから
なる第1の反強磁性層、Co−Feからなる第1の強磁
性層、Al23からなる第1の誘電体層、Co−Fe−
Niからなる第2の強磁性層、Fe−Mnからなる第2
の反強磁性層、Co−Fe−Niからなる第3の強磁性
層、Al23からなる第2の誘電体層、Co−Feから
なる第4の強磁性層、Ir−Mnからなる第3の反強磁
性層、Ta保護層を順次積層した構造を有する。
【0107】試料B3は、Ta下地層、Ir−Mnから
なる第1の反強磁性層、Co−Fe/Ru/Co−Fe
の三層膜からなる第1の強磁性層、Al23からなる第
1の誘電体層、CoFe/Ni−Feの二層膜からなる
第2の強磁性層、Fe−Mnからなる第2の反強磁性
層、Ni−Fe/CoFeの二層膜からなる第3の強磁
性層、Al23からなる第2の誘電体層、Co−Fe/
Ru/Co−Feの三層膜からなる第4の強磁性層、I
r−Mnからなる第3の反強磁性層、Ta保護層を順次
積層した構造を有する。
【0108】試料A3は以下のようにして作製した。基
板をスパッタ装置に入れ、初期真空度を1×10-7To
rrに設定した後、Arを導入して所定の圧力に設定し
た。基板上に、Ta 5nm/Ir22Mn78 18nm
/CoFe 2nm/Al23 1.7nm/Co5
1Ni4 2nm/Fe1Mn1 17nm/Co5Fe1
Ni4 2nm/Al23 2nm/CoFe 2nm
/Ir22Mn78 18nm/Ta 5nmを順次積層し
た。なお、Al23は、純Arガス中でAlターゲット
を用いてAlを成膜した後、真空を破ることなく酸素を
導入しプラズマ酸素に曝すことによって形成した。
【0109】上記積層膜を成膜した後、フォトリソグラ
フィ技術により最上部のTa保護層上に100μm幅の
下部配線形状を規定する第1のレジストパターンを形成
し、イオンミリング技術を用いて加工した。
【0110】次に、第1のレジストパターンを除去した
後、フォトリソグラフィ技術により最上部のTa保護層
上に接合寸法を規定する第2のレジストパターンを形成
し、イオンミリング技術を用いて第1のAl23より上
部のCo5Fe1Ni4/Fe1Mn1/Co5Fe1Ni4
Al23/CoFe/Ir22Mn78/Taを加工した。
第2のレジストパターンを残したまま、電子ビーム蒸着
により厚さ350nmのAl23を堆積した後、第2の
レジストパターンおよびその上のAl23をリフトオフ
し、接合部以外の部分に層間絶縁膜を形成した。
【0111】次いで、電極配線の形成領域以外の領域を
覆う第3のレジストパターンを形成した後、表面を逆ス
パッタしてクリーニングした。全面にAlを堆積した
後、第3のレジストパターンおよびその上のAlをリフ
トオフして、Al電極配線を形成した。その後、磁場中
熱処理炉に導入し、ピン層に一方向異方性を導入した。
【0112】試料B3は以下のようにして作製した。基
板をスパッタ装置に入れ、初期真空度を1×10-7To
rrに設定した後、Arを導入して所定の圧力に設定し
た。基板上に、Ta 3nm/Ir−Mn 14nm/
Co−Fe 1.5nm/Ru 0.7nm/Co−F
e 1.5nm/Al23 1.7nm/CoFe1n
m/Ni81Fe19 2nm/Fe45Mn55 19nm/
Ni81Fe19 2nm/CoFe 1nm/Al23
2.1nm/Co9Fe 2nm/Ru 0.8nm/
Co9Fe 2nm/Ir−Mn 14nm/Ta 5
nmを順次積層した。Al23は上記と同様な方法によ
り形成した。
【0113】上記積層膜を成膜した後、フォトリソグラ
フィ技術により最上部のTa保護層上に100μm幅の
下部配線形状を規定する第1のレジストパターンを形成
し、イオンミリング技術を用いて加工した。次に、第1
のレジストパターンを除去した後、フォトリソグラフィ
技術により最上部のTa保護層上に接合寸法を規定する
第2のレジストパターンを形成し、イオンミリング技術
を用いて第1のAl23より上部のCoFe/Ni81
19/Fe45Mn55/Ni81Fe19/CoFe/Al2
3/Co9Fe/Ru/Co9Fe/Ir−Mn/Ta
を加工した。次いで、上記と同様にして、Al23層間
絶縁膜の形成、Al電極配線の形成、ピン層への一方向
異方性の導入を行った。
【0114】また、比較のために、以下のような試料C
3および試料D3を作製した。試料C3は強磁性一重ト
ンネル接合素子であり、Ta 3nm/Ir−Mn14
nm/Co−Fe 1.5nm/Ru 0.7nm/C
o−Fe 1.5nm/Al23 1.7nm/CoF
e 1nm/Ni81Fe19 2nm/Fe45Mn55
9nm/Ta 5nmという積層構造を有する。
【0115】試料D3は反強磁性層を含まない強磁性二
重トンネル接合であり、Ta 5nm/Co8Pt2
5nm/CoFe 2nm/Al23 1.7nm/C
5Fe1Ni4 2nm/Al23 2nm/CoFe
2nm/Co8Pt2 15nm/Ta 5nmという
積層構造を有する。
【0116】図23に試料A3およびB3の磁気抵抗効
果曲線を示す。試料A3は57Oeという小さな磁場で
MR変化率26%が得られている。試料B3は63Oe
という小さな磁場でMR変化率27%が得られている。
【0117】図24に試料A3、B3およびC3につい
てMR変化率の印加電圧依存性を示す。なお、この図で
はMR変化率を電圧0Vのときの値で規格化して示して
いる。この図から、試料A3およびB3は、試料C3に
比較して磁気抵抗変化率の値が半分になる電圧V1/2
大きく、電圧増大に伴うMR変化率の減少が小さいこと
がわかる。
【0118】次に、試料A3、B3およびD3をソレノ
イドコイル中に置き、パルス磁界75Oe中で磁化固着
層の磁気記録状態の疲労試験を行った。図25に試料A
3、B3およびD3について、パルス磁場の反転回数と
出力電圧との関係を示す。この図では、出力電圧を初期
の出力電圧値で規格化している。この図から明らかなよ
うに、試料D3ではパルス磁場の反転回数の増加に伴っ
て出力電圧が著しく低下している。これに対して、試料
A3およびB3は磁化固着層の磁気記録状態の疲労は見
られない。また、試料A3とB3との比較では、フリー
層に反強磁性結合したCo9Fe/Ru/Co9Feの三
層構造を用いた試料B3の方が疲労が少ない。
【0119】以上のように図3の構造を有する強磁性二
重トンネル接合素子は、磁気記録素子、磁気ヘッドに適
用した場合に好適な特性を示すことがわかる。
【0120】なお、誘電体層としてSiO2,AlN,
MgO,LaAlO3またはCaF2を用いた場合にも上
記と同様の傾向が見られた。
【0121】実施例4 Si/SiO2基板またはSi/AlN基板上に図4ま
たは図5に示すような構造を有する2種の強磁性二重ト
ンネル接合素子(試料A4および試料B4)を作製した
例を説明する。
【0122】試料A4は、Ta下地層、Ni−Fe/C
o−Feの二層膜からなる第1の強磁性層、Al23
らなる第1の誘電体層、Co−Feからなる第2の強磁
性層、Ruからなる第1の非磁性層、Co−Feからな
る第3の強磁性層、Ruからなる第2の非磁性層、Co
−Feからなる第4の強磁性層、Al23からなる第2
の誘電体層、Co−Fe/Ni−Feの二層膜からなる
第5の強磁性層、Ta保護層を順次積層した構造を有す
る。
【0123】試料B4は、Ta下地層、Ni−Fe/C
o−Feの二層膜からなる第1の強磁性層、Al23
らなる第1の誘電体層、Co−Feからなる第2の強磁
性層、Ruからなる第1の非磁性層、Co−Fe強磁性
層/Ir−Mn反強磁性層/Co−Fe強磁性層、Ru
からなる第2の非磁性層、Co−Feからなる第4の強
磁性層、Al23からなる第2の誘電体層、Co−Fe
/Ni−Feの二層膜からなる第5の強磁性層、Ta保
護層を順次積層した構造を有する。
【0124】試料A4は以下のようにして作製した。基
板をスパッタ装置に入れ、初期真空度を1×10-7To
rrに設定した後、Arを導入して所定の圧力に設定し
た。基板上に、Ta 5nm/Ni81Fe19 16nm
/Co4Fe6 3nm/Al 23 1.7nm/CoF
e 2nm/Ru 0.7nm/CoFe 2nm/R
u 0.7nm/CoFe 2nm/Al23 2nm
/Co4Fe6 3nm/Ni81Fe19 16nm/Ta
5nmを順次積層した。なお、Al23は、純Arガ
ス中でAlターゲットを用いてAlを成膜した後、真空
を破ることなく酸素を導入しプラズマ酸素に曝すことに
よって形成した。
【0125】上記積層膜を成膜した後、フォトリソグラ
フィ技術により最上部のTa保護層上に100μm幅の
下部配線形状を規定する第1のレジストパターンを形成
し、イオンミリング技術を用いて加工した。
【0126】次に、第1のレジストパターンを除去した
後、フォトリソグラフィ技術により最上部のTa保護層
上に接合寸法を規定する第2のレジストパターンを形成
し、イオンミリング技術を用いて第1のAl23より上
部のCoFe/Ru/CoFe/Ru/CoFe/Al
23/Co4Fe6/Ni81Fe19/Taを加工した。第
2のレジストパターンを残したまま、電子ビーム蒸着に
より厚さ300nmのAl23を堆積した後、第2のレ
ジストパターンおよびその上のAl23をリフトオフ
し、接合部以外の部分に層間絶縁膜を形成した。
【0127】次いで、電極配線の形成領域以外の領域を
覆う第3のレジストパターンを形成した後、表面を逆ス
パッタしてクリーニングした。全面にAlを堆積した
後、第3のレジストパターンおよびその上のAlをリフ
トオフして、Al電極配線を形成した。その後、磁場中
熱処理炉に導入し、ピン層に一方向異方性を導入した。
【0128】試料B4は以下のようにして作製した。基
板をスパッタ装置に入れ、初期真空度を1×10-7To
rrに設定した後、Arを導入して所定の圧力に設定し
た。基板上に、Ta 5nm/Ni81Fe19 15nm
/Co9Fe 2nm/Al23 1.5nm/CoF
e 1.5nm/Ru 0.7nm/CoFe 1.5
nm/Ir−Mn 14nm/CoFe 1.5nm/
Ru 0.7nm/CoFe 1.5nm/Al23
2nm/Co9Fe 2nm/Ni81Fe1915nm/
Ta 5nmを順次積層した。Al23は上記と同様な
方法により形成した。
【0129】上記積層膜を成膜した後、フォトリソグラ
フィ技術により最上部のTa保護層上に100μm幅の
下部配線形状を規定する第1のレジストパターンを形成
し、イオンミリング技術を用いて加工した。次に、第1
のレジストパターンを除去した後、フォトリソグラフィ
技術により最上部のTa保護層上に接合寸法を規定する
第2のレジストパターンを形成し、イオンミリング技術
を用いて第1のAl23より上部のCoFe/Ru/C
oFe/Ir−Mn/CoFe/Ru/CoFe/Al
23/Co9Fe/Ni81Fe19/Taを加工した。次
いで、上記と同様にして、Al23層間絶縁膜の形成、
Al電極配線の形成、ピン層への一方向異方性の導入を
行った。
【0130】また、比較のために、以下のような試料C
4および試料D4を作製した。試料C4は強磁性一重ト
ンネル接合素子であり、Ta 5nm/Ni81Fe19
6nm/Co4Fe6 3nm/Al23 1.7nm/
CoFe 2nm/Ru 0.7nm/CoFe 2n
m/Ru 0.7nm/CoFe 2nm/Ta 5n
mという積層構造を有する。
【0131】試料D4は反強磁性結合のない強磁性二重
トンネル接合であり、Ta 5nm/Ni81Fe19
6nm/Co4Fe6 3nm/Al23 1.7nm/
CoFe 6nm/Al23 2nm/Co4Fe6
nm/Ni81Fe19 16nm/Ta 5nmという積
層構造を有する。
【0132】図26に試料A4およびB4の磁気抵抗効
果曲線を示す。試料A4は33Oeという小さな磁場で
MR変化率28%が得られている。試料B4は18Oe
という小さな磁場でMR変化率26%が得られている。
【0133】図27に試料A4、B4およびC4につい
てMR変化率の印加電圧依存性を示す。なお、この図で
はMR変化率を電圧0Vのときの値で規格化して示して
いる。この図から、試料A4およびB4は、試料C4に
比較して磁気抵抗変化率の値が半分になる電圧V1/2
大きく、電圧増大に伴うMR変化率の減少が小さいこと
がわかる。
【0134】次に、試料A4、B4およびD4をソレノ
イドコイル中に置き、パルス磁界40Oe中で磁化固着
層の磁気記録状態の疲労試験を行った。図28に試料A
4、B4およびD4について、パルス磁場の反転回数と
出力電圧との関係を示す。この図では、出力電圧を初期
の出力電圧値で規格化している。この図から明らかなよ
うに、試料D4ではパルス磁場の反転回数の増加に伴っ
て出力電圧が著しく低下している。これに対して、試料
A4およびB4は磁化固着層の磁気記録状態の疲労は見
られない。また、試料A4とB4との比較では、磁化固
着層に反強磁性層を挿入したCoFe/Ir/CoFe
/Ir−Mn/CoFe/Ir/CoFeの7層構造を
用いた試料B4の方が疲労が少ない。
【0135】以上のように図4の構造を有する強磁性二
重トンネル接合素子は、磁気記録素子、磁気ヘッドに適
用した場合に好適な特性を示すことがわかる。
【0136】なお、誘電体層としてSiO2,AlN,
MgO,LaAlO3またはCaF2を用いた場合にも上
記と同様の傾向が見られた。
【0137】実施例5 図7または図9に示したMRAMを想定して、Si/S
iO2またはSiO2基板上に図29に示すような構造を
有する強磁性二重トンネル接合素子(試料A5および試
料B5)を作製した例を説明する。
【0138】試料A5は、Ta下地層、Fe−Mnから
なる第1の反強磁性層、Ni−Fe/Co−Feの二層
膜からなる第1の強磁性層、Al23からなる第1の誘
電体層、Co9Feからなる第2の強磁性層、Al23
からなる第2の誘電体層、Co−Feからなる第3の強
磁性層、ビットライン(Ni−Feからなる第3の強磁
性層、Fe−Mnからなる第2の反強磁性層、Alから
なる金属層)を順次積層した構造を有する。
【0139】試料B5は、Taからなる下地層、Ir−
Mnからなる第1の反強磁性層、Co−Feからなる第
1の強磁性層、Al23からなる第1の誘電体層、Co
−Fe/Ni−Fe/Co−Feの三層膜からなる第2
の強磁性層、Al23からなる第2の誘電体層、Co−
Feからなる第3の強磁性層、ビットライン(Coから
なる第3の強磁性層、Ir−Mnからなる第2の反強磁
性層、Alからなる金属層)を順次積層した構造を有す
る。
【0140】図29に示されるように、試料A5および
B5のいずれも、接合面積に比較して第2の反強磁性膜
の面積が大きい。
【0141】試料A5は以下のようにして作製した。基
板をスパッタ装置に入れ、初期真空度を1×10-7To
rrに設定した後、Arを導入して所定の圧力に設定し
た。基板上に、Ta 5nm/Fe54Mn46 18nm
/Ni8Fe2 5nm/CoFe 2nm/Al23
1.7nm/Co9Fe 3nm/Al23 2nm/
CoFe 2nm/Ta 5nmを順次積層した。な
お、Al23は、純Arガス中でAlターゲットを用い
てAlを成膜した後、真空を破ることなく酸素を導入し
プラズマ酸素に曝すことによって形成した。
【0142】上記積層膜を成膜した後、フォトリソグラ
フィ技術により最上部のTa層上に50μm幅の下部配
線形状を規定する第1のレジストパターンを形成し、イ
オンミリング技術を用いて加工した。
【0143】次に、第1のレジストパターンを除去した
後、最上部のTa層上に電子線レジストを塗布し、EB
描画装置を用いて第1のAl23より上部の各層の微細
加工を行い、接合面積1×1μm2,0.5×0.5μ
2,0.15×0.15μm 2の強磁性トンネル接合を
作製した。電子線レジストパターンを残したまま、電子
ビーム蒸着により厚さ300nmのAl23を堆積した
後、電子線レジストパターンおよびその上のAl23
リフトオフし、接合部以外の部分に層間絶縁膜を形成し
た。
【0144】次いで、電極配線の形成領域以外の領域を
覆う第3のレジストパターンを形成した後、表面を逆ス
パッタしてクリーニングし、さらにTa層を除去した。
その後、ビットラインの電極配線としてNi8Fe2
nm/Fe54Mn46 18nm/Al 5nmを順次積
層した。第3のレジストパターンおよびその上の電極配
線をリフトオフした。その後、磁場中熱処理炉に導入
し、ピン層に一方向異方性を導入した。
【0145】試料B5は以下のようにして作製した。基
板をスパッタ装置に入れ、初期真空度を1×10-7To
rrに設定した後、Arを導入して所定の圧力に設定し
た。基板上に、Ta 5nm/Ir22Mn78 18nm
/CoFe 3nm/Al23 1.5nm/CoFe
1nm/Ni8Fe2 3nm/CoFe 1nm/A
23 1.8nm/CoFe 3nm/Ta 5nm
を順次積層した。Al23は上記と同様な方法により形
成した。
【0146】上記積層膜を成膜した後、フォトリソグラ
フィ技術により最上部のTa層上に50μm幅の下部配
線形状を規定する第1のレジストパターンを形成し、イ
オンミリング技術を用いて加工した。
【0147】次に、第1のレジストパターンを除去した
後、最上部のTa層上に電子線レジストを塗布し、EB
描画装置を用いて第1のAl23より上部の各層の微細
加工を行い、接合面積1×1μm2,0.5×0.5μ
2,0.15×0.15μm 2の強磁性トンネル接合を
作製した。電子線レジストパターンを残したまま、電子
ビーム蒸着により厚さ300nmのAl23を堆積した
後、電子線レジストパターンおよびその上のAl23
リフトオフし、接合部以外の部分に層間絶縁膜を形成し
た。
【0148】次いで、電極配線の形成領域以外の領域を
覆う第3のレジストパターンを形成した後、表面を逆ス
パッタしてクリーニングし、さらにTa層を除去した。
その後、ビットラインの電極配線としてCo/Ir22
78 18nm/Al 5nmを順次積層した。第3の
レジストパターンおよびその上の電極配線をリフトオフ
した。その後、磁場中熱処理炉に導入し、ピン層に一方
向異方性を導入した。
【0149】また、比較のために、以下のような試料C
5、試料D5および試料E5を作製した。試料C5は強
磁性一重トンネル接合素子であり、Ta 5nm/Ir
22Mn7818nm/CoFe 3nm/Al23 1.
5nm/CoFe 1nm/Ni8Fe2 3nm/Co
Fe 1nm/Ta 5nmという積層構造を有する。
【0150】試料D5は、試料B5と同様の積層構造、
すなわちTa 5nm/Ir22Mn 78 18nm/Co
Fe 3nm/Al23 1.5nm/CoFe 1n
m/Ni8Fe2 3nm/CoFe 1nm/Al23
1.8nm/CoFe 3nm/Ir22Mn78 18
nm/Ta 5nmという積層構造を有する。しかし、
図29の構造とは異なり、上部のIrMnからなる第2
の反強磁性層(およびTa保護層)の面積も接合面積と
同一になるように加工されたている。また、ビットライ
ンはAl層のみからなっている。
【0151】試料E5は反強磁性層を含まない強磁性二
重トンネル接合であり、Ta 5nm/CoFePt
13nm/Al23 1.5nm/CoFe 1nm/
Ni 8Fe2 3nm/CoFe 1nm/Al23
1.8nm/CoFePt 13nm/Ta 5nmと
いう積層構造を有する。
【0152】図30に試料A5およびB5の磁気抵抗効
果曲線を示す。試料A5は29Oeという小さな磁場で
MR変化率28%が得られている。試料B5は39Oe
という小さな磁場でMR変化率27%が得られている。
【0153】図31に試料A5、B5およびC5につい
てMR変化率の印加電圧依存性を示す。なお、この図で
はMR変化率を電圧0Vのときの値で規格化して示して
いる。この図から、試料A5およびB5は、試料C5に
比較して磁気抵抗変化率の値が半分になる電圧V1/2
大きく、電圧増大に伴うMR変化率の減少が小さいこと
がわかる。
【0154】次に、試料A5、B5、D5およびE5を
ソレノイドコイル中に置き、パルス磁界70Oe中で磁
化固着層の磁気記録状態の疲労試験を行った。図32に
試料A5、B5、D5およびE5について、パルス磁場
の反転回数と出力電圧との関係を示す。この図では、出
力電圧を初期の出力電圧値で規格化している。この図か
ら明らかなように、試料E5ではパルス磁場の反転回数
の増加に伴って出力電圧が著しく低下している。また、
試料D5は、接合面積が小さいほど、疲労が激しくなる
傾向を示した。これは、接合面積が小さいと加工ダメー
ジ等で上部磁化固着層が劣化したためであると考えられ
る。これに対して、試料A5およびB5は磁化固着層の
磁気記録状態の疲労は見られない。このことから、図2
9に示したように、上部の反強磁性層をビットラインの
一部として構成することが有利であることがわかる。
【0155】以上のように図29の構造を有する強磁性
二重トンネル接合素子は、特に磁気記録素子に適用した
場合に好適な特性を示すことがわかる。
【0156】なお、誘電体層としてSiO2,AlN,
MgO,LaAlO3またはCaF2を用いた場合にも上
記と同様の傾向が見られた。
【0157】実施例6 実施例1〜4と同様な方法により、Si/SiO2基板
またはSiO2基板上に、図1〜図4に示す基本構造を
有する強磁性二重トンネル接合素子を作製した。これら
の素子の積層構造を表1に示す。なお、下地層および保
護層としては、Ta、Ti、Ti/Pt、Pt、Ti/
Pd、Ta/Pt、Ta/Pd、TiNxのいずれかを
用いている。
【0158】これら試料について、MR変化率が1/2
に減少する電圧値V1/2、100000回のフリー層
(磁気記録層)反転時の出力値と初期出力値との比を表
1に示した。いずれの試料でも大きなMR変化率が得ら
れており、電圧依存のMR変化率の減少度合いも強磁性
一重トンネル接合素子に比べて小さい。また、フリー層
(磁気記録層)の磁化反転を繰り返しても、出力電圧の
低下はほとんどなく、疲労が小さい。
【0159】したがって、これらの素子は磁気抵抗効果
型ヘッド、センサー、磁気記憶素子として用いた場合に
有効であることが分かる。
【0160】
【表1】
【0161】なお、本発明において、各層間の原子拡散
・混合が生じることがあり得る。例えば、スパッタリン
グ時にスパッタ強度を強くすれば、NiFe合金層、C
o基合金層、またはこれらと非磁性層や反強磁性層との
間での原子の拡散が生じると考えられる。また、温度や
時間にも依存するが、熱処理でも同様の原子拡散が生じ
ると考えられる。こうした原子拡散が発生しても、各層
を構成する材料が本発明において要求される磁気特性を
示し、明示した材料の範囲内に含まれる限り、本発明の
範疇に入る。
【0162】実施例7 Si/SiO2基板またはSiO2基板上に図1に示すよ
うな構造を有し、フリー層の厚さが異なる3種の強磁性
二重トンネル接合素子(試料T1,T2およびT3)を
作製した例を説明する。
【0163】試料T1は、Ta下地層、Fe−Mn/N
i−Feの二層膜からなる第1の反強磁性層、CoFe
からなる第1の強磁性層、Al23からなる第1の誘電
体層、Co9Feからなる第2の強磁性層、Al23
らなる第2の誘電体層、CoFeからなる第3の強磁性
層、Ni−Fe/Fe−Mnの二層膜からなる第2の反
強磁性層、Ta保護層を順次積層した構造を有し、フリ
ー層であるCo9Feからなる第2の強磁性層の膜厚が
2.5nmに設定されている。
【0164】試料T1は以下のようにして作製した。基
板をスパッタ装置に入れ、初期真空度を1×10-7To
rrに設定した後、Arを導入して所定の圧力に設定し
た。基板上に、Ta 5nm/Fe54Mn46 20nm
/Ni8Fe2 5nm/CoFe 3nm/Al23
1.7nm/Co9Fe 2.5nm/Al23 2n
m/CoFe 3nm/Ni8Fe2 5nm/Fe54
46 20nm/Ta5nmを順次積層した。なお、A
23は、純Arガス中でAlターゲットを用いてAl
を成膜した後、真空を破ることなく酸素を導入しプラズ
マ酸素に曝すことによって形成した。
【0165】上記積層膜を成膜した後、フォトリソグラ
フィ技術により最上部のTa保護層上に100μm幅の
下部配線形状を規定するレジストパターンを形成し、イ
オンミリング技術を用いて加工した。
【0166】次に、レジストパターンを除去した後、フ
ォトリソグラフィ技術または電子線リソグラフィ技術お
よびRIEにより最上部のTa保護層上に接合寸法を規
定するTiハードマスクを形成し、イオンミリング技術
を用いて第1のAl23より上部のCo9Fe/Al2
3/CoFe/Ni−Fe/Fe−Mn/Taを加工し
た。この工程により接合幅を様々に変化させた。接合幅
が1μm以下の素子を形成する場合には電子線リソグラ
フィ技術を用いた。接合部上にレジストパターンを形成
し、スパッタ法またはプラズマCVD法により厚さ30
0nmのSiO 2を堆積した後、レジストパターンおよ
びその上のSiO2をリフトオフし、接合部以外の部分
に層間絶縁膜を形成した。
【0167】次いで、電極配線の形成領域以外の領域を
覆うレジストパターンを形成した後、表面を逆スパッタ
してクリーニングした。全面にAlを堆積した後、レジ
ストパターンおよびその上のAlをリフトオフして、A
l電極配線を形成した。その後、磁場中熱処理炉に導入
し、ピン層に一方向異方性を導入した。
【0168】試料T2はフリー層であるCo9Feから
なる第2の強磁性層の膜厚を7nmとした以外は、試料
T1と同様にして作製した。
【0169】試料T3はフリー層であるCo9Feから
なる第2の強磁性層の膜厚を17nmとした以外は、試
料T1と同様にして作製した。
【0170】図33に、試料T1、T2およびT3につ
いて、素子の接合幅とフリー層の反転磁場との関係を示
す。この図では横軸を接合幅Wの逆数(1/W)として
いる。図33に示されるように、いずれの試料でも接合
幅を縮小するに従って反転磁場が増大している。このこ
とは、MRAM応用においては接合幅を縮小するに従っ
て書き込み時の消費電力が増大することを意味する。し
かし、フリー層の膜厚が薄い試料T1では直線の傾きが
小さく、接合幅の縮小に伴う反転磁場の増大が抑制され
ている。一方、フリー層の膜厚が比較的厚い試料T2お
よびT3では、接合幅の縮小に伴う反転磁場の増大が顕
著であり、MRAM応用において書き込み時の消費電力
が著しく増大するおそれがある。ここで、現状の加工技
術で得られる接合幅0.25μm(1/W=4)の素子
に着目して反転磁場を比較する。試料T1では反転磁場
が100Oeより小さく、今後のさらなる微細化に対応
できる。一方、試料T2およびT3では反転磁場が10
0Oeを超えており、MRAM応用において書き込み時
の消費電力がすでに高く、さらなる微細化に対応するこ
とは困難である。
【0171】図34に試料T1、T2およびT3につい
てMR変化率の印加電圧依存性を示す。なお、この図で
はMR変化率を電圧0Vのときの値で規格化して示して
いる。フリー層の膜厚が薄い試料T1ではMR変化率の
値が半分になるバイアス電圧V1/2が0.9Vを超えて
おり、バイアス依存性が抑制されている。一方、フリー
層の膜厚が比較的厚い試料T2およびT3は、強磁性一
重トンネル接合素子に比べればバイアス依存性が小さい
が、V1/2は0.8V未満であり、試料T1に比べて明
らかに劣っている。
【0172】図33および図34から、フリー層の厚さ
が薄いほど、接合の微細化に伴う反転磁場の増大が抑え
られ、かつバイアス依存性も改善されることがわかる。
フリー層の厚さが5nm以下であれば、0.25μmル
ールの素子で反転磁場が100Oe以下に抑えられ、か
つMR変化率のバイアス依存性も改善される。しかし、
フリー層の厚さが1nm未満になると、フリー層が連続
膜にならず、誘電体層中に強磁性粒子が分散した、いわ
ゆるグラニュラー構造となるおそれがある。この結果、
接合特性の制御が困難になり、微粒子の大きさによって
は室温で超常磁性となりMR変化率が極端に低下すると
いう問題も生じる。したがって、フリー層の厚さは1〜
5nmであることが好ましい。
【0173】実施例8 Si/SiO2基板上に図14のような構造を有するM
RAMを作製した例を示す。Si基板151上にプラズ
マCVDによりSiO2を成膜した。ダマシンプロセス
を用いてワードライン152を形成した。すなわち、レ
ジストを塗布しフォトリソグラフィーによりレジストパ
ターンを形成し、RIEによりSiO2に溝を加工し、
メッキ法を用いて溝内にCuを埋め込んだ後、CMPに
より平坦化を行い、ワードライン152を形成した。そ
の後、プラズマCVDにより、ワードライン152上に
厚さ250nmのSiO2層間絶縁膜を形成した。
【0174】この試料をスパッタ装置に入れ、初期真空
度を3×10-8Torrに設定した後、Arを導入して
所定の圧力に設定した。SiO2層間絶縁膜上に、Ta
下地層/Cu(50nm)/Ni81Fe19(5nm)/
Ir22Mn78(12nm)/Co50Fe50(3nm)/
Al23(1nm)/Co90Fe10(2nm)/Ni 81
Fe19(1nm)/Co90Fe10(2nm)/Ru
(0.9nm)/Co90Fe10(2nm)/Ni81Fe
19(1nm)/Co90Fe10(2nm)/Al23(1
nm)/Co80Fe20(3nm)/Ru(0.9nm)
/Co80Fe20/Ir22Mn78(12nm)/Ni81
19(5nm)/Au保護膜を積層した。Al23は、
純Arガス中でAlターゲットを用いてAlを成膜した
後、真空を破ることなく酸素を導入しプラズマ酸素に曝
すことによって形成した。
【0175】上記積層膜上にSi34を成膜し、レジス
トを塗布してフォトリソグラフィによりレジストパター
ンを形成し、RIEにより金属配線153を規定するハ
ードマスクを形成した後、イオンミリングを行い、積層
膜を加工した。その後、レジストパターンを除去した。
【0176】次に、レジストを塗布してフォトリソグラ
フィにより接合寸法を規定するレジストパターンを形成
し、イオンミリング技術を用いて第1のAl23より上
部の積層膜を加工してTMR素子を形成した。TMR素
子のセルサイズは全て0.4×0.4μm2とした。そ
の後、レジストパターンを除去した。
【0177】次いで、プラズマCVDによりSiO2
間絶縁膜を成膜し、CMPにより250nmの厚さまで
削って平坦化した。全面にCu、絶縁膜、およびCuを
積層した。この積層膜上にSi34を成膜し、レジスト
を塗布してフォトリソグラフィによりレジストパターン
を形成し、RIEによりハードマスクを形成した後、イ
オンミリングを行い、ビットライン154、層間絶縁層
155、および第2ワードライン156を形成した。そ
の後、試料を磁場中熱処理炉に導入し、磁気記録層に一
軸異方性を、磁化固着層に一方向異方性を導入した。
【0178】得られたMRAMに対して以下の3つの方
法で書き込みを行った。
【0179】(1)TMR素子に1mAのスピン電流を
注入しながら、ワードライン152および第2ワードラ
イン156に10nsecの電流パルスを流して磁気記
録層115の容易軸方向および困難軸方向に電流磁場を
印加する方法。
【0180】(2)TMR素子へのスピン電流の注入の
みを行う方法。
【0181】(3)ワードライン152および第2ワー
ドライン156に10nsecの電流パルスを流して磁
気記録層115の容易軸方向および困難軸方向に電流磁
場を印加する方法。
【0182】なお、磁気記録層115の困難軸方向に電
流磁場を印加するための電流パルスは10nsec、3
mA一定とした。
【0183】磁気記録層115の磁化反転は、書き込み
を行った後、TMRセルに直流電流を流し、出力電圧が
変化したかどうかにより判断した。
【0184】本実施例における0.4×0.4μm2
いうサイズのTMR素子に対しては、(2)のTMR素
子へのスピン電流の注入のみを行う方法では、電流値を
10mAまで増加させても、磁化反転は観測されなかっ
た。(3)の磁気記録層115の容易軸方向および困難
軸方向に電流磁場を印加する方法では、磁気記録層11
5の磁化反転を起こすためには、磁気記録層115の容
易軸方向に電流磁場を印加するための電流を4.3mA
まで増加させる必要があった。
【0185】これに対して、(1)の方法で、1mAの
スピン電流を流しながら、磁気記録層115の容易軸方
向に電流磁場を印加するための電流を増加させたとこ
ろ、2.6mAの電流値で磁気記録層115の磁化反転
が確認された。また、磁気記録層115の容易軸方向に
電流磁場を印加するための電流の向き、およびTMR素
子に流すスピン電流の向きを変えることによって、上記
のような小さい電流値のままで磁気記録層115の磁化
反転を繰り返すことができることがわかった。
【0186】このように、本実施例のMRAMの構造お
よび書き込み方法を採用すれば、スピン注入に適した構
造を有し、電流磁界を印加するための配線に流す電流お
よびTMR素子に流す電流を小さくできる。したがっ
て、MRAMの高密度化に伴って配線幅およびTMR素
子サイズが小さくなっても、配線の溶融またはトンネル
バリア層の破壊を抑制することができ、信頼性を向上で
きる。
【0187】
【発明の効果】以上詳述したように、本発明の強磁性二
重トンネル接合を有する磁気抵抗効果素子では、所望の
出力電圧値を得るため印加電圧値を増やしても磁気抵抗
変化率があまり減少せず、書き込みによって磁化固着層
の一部の磁気モーメントが回転して出力が徐々に低下す
るという問題もなく、しかも反転磁場を自由に設計でき
る。また、MRAMの高密度化に伴って配線幅およびT
MR素子サイズが小さくなっても、配線の溶融またはト
ンネルバリア層の破壊を抑制することができ、信頼性を
向上できる。したがって、大きな出力電圧が安定して得
られる微細な磁気抵抗効果素子を提供でき、磁気抵抗効
果型ヘッド、磁界センサー、磁気記憶素子などに好適に
用いることができる。
【図面の簡単な説明】
【図1】本発明の第1の磁気抵抗効果素子の基本構造を
示す断面図。
【図2】本発明の第2の磁気抵抗効果素子の基本構造を
示す断面図。
【図3】本発明の第3の磁気抵抗効果素子の基本構造を
示す断面図。
【図4】本発明の第4の磁気抵抗効果素子の基本構造を
示す断面図。
【図5】本発明の第4の磁気抵抗効果素子の変形例の基
本構造を示す断面図。
【図6】MOSトランジスタと強磁性二重トンネル接合
素子とを組み合わせたMRAMの等価回路図。
【図7】強磁性二重トンネル接合素子のピン層がビット
ラインの一部を構成する、図6のMRAMの断面図。
【図8】ダイオードと強磁性二重トンネル接合素子とを
組み合わせたMRAMの等価回路図。
【図9】強磁性二重トンネル接合素子のピン層がビット
ラインの一部を構成する、図8のMRAMの断面図。
【図10】本発明の他のMRAMに用いられる強磁性二
重トンネル接合素子の断面図。
【図11】本発明の他のMRAMに用いられる強磁性二
重トンネル接合素子の断面図。
【図12】本発明の他のMRAMに用いられる強磁性二
重トンネル接合素子の断面図。
【図13】本発明に係るMRAMの例を示す断面図。
【図14】本発明に係るMRAMの他の例を示す断面
図。
【図15】本発明に係るトンネル接合型磁気抵抗効果素
子を含む磁気抵抗効果ヘッドを搭載した磁気ヘッドアセ
ンブリの斜視図。
【図16】図15に示す磁気ヘッドアセンブリを搭載し
た磁気ディスク装置の内部構造を示す斜視図。
【図17】実施例1の試料AおよびBの磁気抵抗効果曲
線を示す図。
【図18】実施例1の試料A、BおよびCについて磁気
抵抗変化率の印加電圧依存性を示す図。
【図19】実施例1の試料A、BおよびDについて、パ
ルス磁場の反転回数と出力電圧との関係を示す図。
【図20】実施例2の試料A2およびB2の磁気抵抗効
果曲線を示す図。
【図21】実施例2の試料A2、B2およびC2につい
て磁気抵抗変化率の印加電圧依存性を示す図。
【図22】実施例2の試料A2、B2およびD2につい
て、パルス磁場の反転回数と出力電圧との関係を示す
図。
【図23】実施例3の試料A3およびB3の磁気抵抗効
果曲線を示す図。
【図24】実施例3の試料A3、B3およびC3につい
て磁気抵抗変化率の印加電圧依存性を示す図。
【図25】実施例3の試料A3、B3およびD3につい
て、パルス磁場の反転回数と出力電圧との関係を示す
図。
【図26】実施例4の試料A4およびB4の磁気抵抗効
果曲線を示す図。
【図27】実施例4の試料A4、B4およびC4につい
て磁気抵抗変化率の印加電圧依存性を示す図。
【図28】実施例4の試料A4、B4およびD4につい
て、パルス磁場の反転回数と出力電圧との関係を示す
図。
【図29】実施例5におけるピン層がビットラインの一
部を構成する磁気抵抗効果素子の断面図。
【図30】実施例5の試料A5およびB5の磁気抵抗効
果曲線を示す図。
【図31】実施例5の試料A5、B5およびC5につい
て磁気抵抗変化率の印加電圧依存性を示す図。
【図32】実施例5の試料A5、B5、D5およびE5
について、パルス磁場の反転回数と出力電圧との関係を
示す図。
【図33】実施例7の試料T1、T2およびT3につい
て、接合幅と磁気抵抗変化率との関係を示す図。
【図34】実施例7の試料T1、T2およびT3につい
て、磁気抵抗変化率の印加電圧依存性を示す図。
【符号の説明】
10…磁気抵抗効果素子 11…第1の反強磁性層 12…第1の強磁性層 13…第1の誘電体層 14…第2の強磁性層 15…第2の誘電体層 16…第3の強磁性層 17…第2の反強磁性層 20…磁気抵抗効果素子 21…第1の強磁性層 22…第1の誘電体層 23…第2の強磁性層 24…第1の反強磁性層 25…第3の強磁性層 26…第2の誘電体層 27…第4の強磁性層 30…磁気抵抗効果素子 31…第1の反強磁性層 32…第1の強磁性層 33…第1の誘電体層 34…第2の強磁性層 35…第2の反強磁性層 36…第3の強磁性層 37…第2の誘電体層 38…第4の強磁性層 39…第3の反強磁性層 40…磁気抵抗効果素子 41…第1の強磁性層 42…第1の誘電体層 43…第2の強磁性層 44…第1の非磁性層 45…第3の強磁性層 46…第2の非磁性層 47…第4の強磁性層 48…第2の誘電体層 49…第5の強磁性層 50…反強磁性層 60…トランジスタ 61…シリコン基板 62…ゲート電極(読み出し用ワードライン) 62、63…ソース、ドレイン領域 71…書き込み用ワードライン 72…コンタクトメタル 73…下地層 74…ビットライン 80…ダイオード 81…下地層 91…ワードライン 92…ビットライン 101…下地層 102…第1の反強磁性層 103…第1の磁化固着層 104…第1の誘電体層 105…磁気記録層 106…第2の誘電体層 107…第2の磁化固着層 108…第2の反強磁性層 109…保護層 111…下地層 112…第1の反強磁性層 113…第1の磁化固着層 114…第1の誘電体層 115…磁気記録層 116…第2の誘電体層 117…第2の磁化固着層 118…第2の反強磁性層 119…保護層 121…下地層 122…第1の反強磁性層 123…第1の磁化固着層 124…第1の誘電体層 125…磁気記録層 126…第2の誘電体層 127…第2の磁化固着層 128…第2の反強磁性層 129…保護層 151…Si基板 152…ワードライン 153…金属配線 154…ビットライン 155…絶縁層 156…第2ワードライン 201…アクチュエータアーム 202…サスペンション 203…ヘッドスライダ 204…リード線 205…電極パッド 211…磁気ディスク 212…スピンドル 213…固定軸 214…ボイスコイルモータ
フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) H01L 43/12 G01R 33/06 R (72)発明者 猪俣 浩一郎 神奈川県川崎市幸区小向東芝町1番地 株 式会社東芝研究開発センター内 (72)発明者 砂井 正之 神奈川県川崎市幸区小向東芝町1番地 株 式会社東芝研究開発センター内 (72)発明者 岸 達也 神奈川県川崎市幸区小向東芝町1番地 株 式会社東芝研究開発センター内

Claims (11)

    【特許請求の範囲】
  1. 【請求項1】 第1の反強磁性層/第1の強磁性層/第
    1の誘電体層/第2の強磁性層/第2の誘電体層/第3
    の強磁性層/第2の反強磁性層が積層された強磁性二重
    トンネル接合を有する磁気抵抗効果素子であって、前記
    第2の強磁性層がCo基合金またはCo基合金/Ni−
    Fe合金/Co基合金の三層膜からなり、前記第1ない
    し第3の強磁性層にトンネル電流を流すことを特徴とす
    る磁気抵抗効果素子。
  2. 【請求項2】 第1の強磁性層/第1の誘電体層/第2
    の強磁性層/第1の反強磁性層/第3の強磁性層/第2
    の誘電体層/第4の強磁性層が積層された強磁性二重ト
    ンネル接合を有する磁気抵抗効果素子であって、前記第
    1および第4の強磁性層がCo基合金またはCo基合金
    /Ni−Fe合金/Co基合金の三層膜からなり、前記
    第1ないし第4の強磁性層にトンネル電流を流すことを
    特徴とする磁気抵抗効果素子。
  3. 【請求項3】 第1の反強磁性層/第1の強磁性層/第
    1の誘電体層/第2の強磁性層/第2の反強磁性層/第
    3の強磁性層/第2の誘電体層/第4の強磁性層/第3
    の反強磁性層が積層された強磁性二重トンネル接合を有
    する磁気抵抗効果素子であって、前記第1および第4の
    強磁性層または前記第2および第3の強磁性層がCo基
    合金またはCo基合金/Ni−Fe合金/Co基合金の
    三層膜からなり、前記第1ないし第4の強磁性層にトン
    ネル電流を流すことを特徴とする磁気抵抗効果素子。
  4. 【請求項4】 第1の強磁性層/第1の誘電体層/第2
    の強磁性層/第1の非磁性層/第3の強磁性層/第2の
    非磁性層/第4の強磁性層/第2の誘電体層/第5の強
    磁性層が積層された強磁性二重トンネル接合を有する磁
    気抵抗効果素子であって、互いに隣り合う第2、第3、
    第4の強磁性層が非磁性層を介して反強磁性結合してお
    り、前記第1および第5の強磁性層がCo基合金または
    Co基合金/Ni−Fe合金/Co基合金の三層膜から
    なり、前記第1ないし第5の強磁性層にトンネル電流を
    流すことを特徴とする磁気抵抗効果素子。
  5. 【請求項5】 前記Co基合金またはCo基合金/Ni
    −Fe合金/Co基合金の三層膜の膜厚が、1〜5nm
    であることを特徴とする請求項1ないし4のいずれかに
    記載の磁気抵抗効果素子。
  6. 【請求項6】 トランジスタまたはダイオードと、請求
    項1ないし4のいずれかに記載の磁気抵抗効果素子とを
    具備したことを特徴とする磁気記録素子。
  7. 【請求項7】 トランジスタまたはダイオードと、請求
    項1または3に記載の磁気抵抗効果素子とを具備した磁
    気記録素子において、前記磁気抵抗効果素子の少なくと
    も最上層の反強磁性層がビットラインの一部を構成して
    いることを特徴とする磁気記録素子。
  8. 【請求項8】 磁化方向が固着された第1の磁化固着層
    と、第1の誘電体層と、磁化方向が反転可能な磁気記録
    層と、第2の誘電体層と、磁化方向が固着された第2の
    磁化固着層とを有し、前記磁気記録層が、磁性層、非磁
    性層、および磁性層の三層膜を含み、該三層膜を構成す
    る2つの磁性層が反強磁性結合しており、前記2つの磁
    化固着層の誘電体層に接する領域の磁化が実質的に反平
    行であることを特徴とする磁気記録素子。
  9. 【請求項9】 磁化方向が固着された第1の磁化固着層
    と、第1の誘電体層と、磁化方向が反転可能な磁気記録
    層と、第2の誘電体層と、磁化方向が固着された第2の
    磁化固着層とを有し、前記磁気記録層が、磁性層、非磁
    性層、および磁性層の三層膜を含み、該三層膜を構成す
    る2つの磁性層が反強磁性結合しており、前記第2の磁
    化固着層が、磁性層、非磁性層、および磁性層の三層膜
    を含み、該三層膜を構成する2つの磁性層が反強磁性結
    合しており、前記第1の磁化固着層の長さが、前記第2
    の磁化固着層および前記磁気記録層の長さよりも長く形
    成されており、前記2つの磁化固着層の誘電体層に接す
    る領域の磁化が実質的に反平行であることを特徴とする
    磁気記録素子。
  10. 【請求項10】 請求項8記載の磁気記録素子を構成す
    る前記第1または第2の磁化固着層を通して前記磁気記
    録層にスピン電流を供給するとともに、書き込み用の配
    線に電流を流して前記磁気記録層に電流磁界を印加する
    ことを特徴とする磁気記録素子への書き込み方法。
  11. 【請求項11】 請求項1ないし4のいずれかに記載の
    磁気抵抗素子を具備したことを特徴とする磁気センサー
    または磁気ヘッド。
JP2000265663A 1999-09-16 2000-09-01 磁気抵抗効果素子および磁気記録素子 Pending JP2001156357A (ja)

Priority Applications (12)

Application Number Priority Date Filing Date Title
JP2000265663A JP2001156357A (ja) 1999-09-16 2000-09-01 磁気抵抗効果素子および磁気記録素子
US09/662,117 US6611405B1 (en) 1999-09-16 2000-09-14 Magnetoresistive element and magnetic memory device
DE60037784T DE60037784T2 (de) 1999-09-16 2000-09-15 Magnetoresistives Element und magnetische Speicheranordnung
EP00308041A EP1085586B1 (en) 1999-09-16 2000-09-15 Magnetoresistive element and magnetic memory device
CNB001353195A CN1185630C (zh) 1999-09-16 2000-09-15 磁存储装置
KR10-2000-0054157A KR100401777B1 (ko) 1999-09-16 2000-09-15 자기 저항 효과 소자 및 자기 메모리 장치
KR10-2003-0011988A KR100421408B1 (ko) 1999-09-16 2003-02-26 자기 저항 효과 소자 및 자기 메모리 장치
US10/443,830 US6751074B2 (en) 1999-09-16 2003-05-23 Magnetic memory having antiferromagnetically coupled recording layer
US10/797,136 US6987653B2 (en) 1999-09-16 2004-03-11 Magnetoresistive element and magnetic memory device
US11/110,869 US7038894B2 (en) 1999-09-16 2005-04-21 Magnetoresistive element and magnetic memory device
US11/367,483 US7345852B2 (en) 1999-09-16 2006-03-06 Magnetoresistive element and magnetic memory device
US11/847,496 US7593193B2 (en) 1999-09-16 2007-08-30 Magnetoresistive element and magnetic memory device

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP26232799 1999-09-16
JP11-262327 1999-09-16
JP2000265663A JP2001156357A (ja) 1999-09-16 2000-09-01 磁気抵抗効果素子および磁気記録素子

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2007191285A Division JP4660512B2 (ja) 1999-09-16 2007-07-23 磁気記録素子への書き込み方法および磁気記録素子

Publications (1)

Publication Number Publication Date
JP2001156357A true JP2001156357A (ja) 2001-06-08

Family

ID=26545503

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000265663A Pending JP2001156357A (ja) 1999-09-16 2000-09-01 磁気抵抗効果素子および磁気記録素子

Country Status (1)

Country Link
JP (1) JP2001156357A (ja)

Cited By (62)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002261352A (ja) * 2000-12-07 2002-09-13 Commiss Energ Atom 記憶機能を有する磁気スピン極性化および磁化回転装置および当該装置を用いた書き込み方法
JP2003060173A (ja) * 2001-08-21 2003-02-28 Canon Inc 強磁性体メモリの熱補助駆動方法
JP2003273334A (ja) * 2002-03-15 2003-09-26 Hewlett Packard Co <Hp> 二重トンネル接合を有する磁気抵抗記憶デバイス
JP2003536267A (ja) * 2000-06-21 2003-12-02 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 改善された磁場範囲を有する磁気多層構造
JP2004039757A (ja) * 2002-07-01 2004-02-05 Sony Corp 磁気抵抗効果素子及び磁気メモリ装置
JP2004153268A (ja) * 2002-10-30 2004-05-27 Hewlett-Packard Development Co Lp 磁気メモリデバイスおよびそれを形成するための方法
JP2004207707A (ja) * 2002-12-13 2004-07-22 Japan Science & Technology Agency スピン注入デバイス及びこれを用いた磁気装置
JP2004214600A (ja) * 2002-12-30 2004-07-29 Hynix Semiconductor Inc マグネチックラムの形成方法
JP2004536453A (ja) * 2001-07-19 2004-12-02 ハネウェル・インターナショナル・インコーポレーテッド 磁歪センサ用のバーバー・ポール構造
JP2005503669A (ja) * 2001-09-20 2005-02-03 セントレ・ナショナル・デ・ラ・レシェルシェ・サイエンティフィーク 非晶質フェリ磁性合金を使用してスピン偏極電流で書き込みを行なう磁気メモリ及びその書き込み方法
JP2005129858A (ja) * 2003-10-27 2005-05-19 Sony Corp 磁気記憶素子及び磁気メモリ
JP2005167214A (ja) * 2003-11-12 2005-06-23 Hitachi Global Storage Technologies Netherlands Bv 磁気記憶装置のフリー層における磁気歪を制御する方法および装置
JP2005522044A (ja) * 2002-04-03 2005-07-21 マイクロン テクノロジー インコーポレイテッド 高密度mram用途用の合成フェリ磁性体センス層
WO2005093835A1 (ja) * 2004-03-25 2005-10-06 Renesas Technology Corp. 磁気記憶装置
JP2006054046A (ja) * 2004-08-12 2006-02-23 Samsung Electronics Co Ltd スピン注入を用いて磁気ラム素子を駆動させる方法、及び磁気ラム素子
JP2006511976A (ja) * 2002-12-09 2006-04-06 アプライド スピントロニクス テクノロジー インコーポレイテッド 磁気書き込み線を利用したmramメモリ
JP2006515116A (ja) * 2003-02-05 2006-05-18 アプライド スピントロニクス テクノロジー インコーポレイテッド 高密度及び高プログラミング効率のmram設計
JP2006165265A (ja) * 2004-12-07 2006-06-22 Sony Corp 記憶素子及びメモリ
JP2006516808A (ja) * 2003-02-05 2006-07-06 アプライド スピントロニクス テクノロジー インコーポレイテッド 端部領域において磁気状態が安定している磁性書込み線を有するmramセル
JP2006196687A (ja) * 2005-01-13 2006-07-27 Tdk Corp 磁気メモリ
JP2006196683A (ja) * 2005-01-13 2006-07-27 Tdk Corp 磁気抵抗効果素子及び磁気メモリ
JP2006518099A (ja) * 2003-01-07 2006-08-03 グランディス インコーポレイテッド リセット可能な磁化を有する磁性層を含み、スピントランスファーを用いる多層積層構造
US7086141B2 (en) 2001-06-25 2006-08-08 Tdk Corporation Manufacturing method of magnetoresistive effect sensor
JP2006210711A (ja) * 2005-01-28 2006-08-10 Toshiba Corp スピン注入磁気ランダムアクセスメモリ
US7119410B2 (en) 2003-07-30 2006-10-10 Kabushiki Kaisha Toshiba Magneto-resistive effect element and magnetic memory
JP2007005664A (ja) * 2005-06-27 2007-01-11 Fuji Electric Holdings Co Ltd スピン注入磁化反転素子
JP2007504651A (ja) * 2003-08-26 2007-03-01 グランディス インコーポレイテッド スピン転移スイッチングを利用し且つ複数のビットを記憶する磁気メモリ素子
JP2007123637A (ja) * 2005-10-28 2007-05-17 Toshiba Corp スピン注入磁気ランダムアクセスメモリ
US7230290B2 (en) 2001-06-11 2007-06-12 Infineon Technologies Ag Digital magnetic storage cell device
JP2007150205A (ja) * 2005-11-30 2007-06-14 Tdk Corp 磁気メモリ
JP2007157840A (ja) * 2005-12-01 2007-06-21 Sony Corp 記憶素子、メモリ
US7245464B2 (en) 2001-09-28 2007-07-17 Kabushiki Kaisha Toshiba Magnetic memory having a ferromagnetic tunneling junction
JP2007525847A (ja) * 2004-02-26 2007-09-06 グランディス インコーポレイテッド 高垂直異方性及び面内平衡磁化を有する自由層を備えたスピン転移磁気素子
JP2007525839A (ja) * 2004-02-19 2007-09-06 グランディス インコーポレイテッド 低飽和磁化自由層を有するスピン転移磁気素子
JP2007281247A (ja) * 2006-04-07 2007-10-25 Toshiba Corp スピンメモリ
JP2007294762A (ja) * 2006-04-26 2007-11-08 Hitachi Ltd 磁気メモリセル及びランダムアクセスメモリ
JP2007299992A (ja) * 2006-05-01 2007-11-15 Toshiba Corp スピンfet
US7355885B2 (en) 2003-08-14 2008-04-08 Kabushiki Kaisha Toshiba Semiconductor memory device with magnetoresistance elements and method of writing date into the same
JP2008198792A (ja) * 2007-02-13 2008-08-28 Hitachi Ltd 磁気抵抗効果素子、それを用いた磁気メモリセル及び磁気ランダムアクセスメモリ
JP2008205186A (ja) * 2007-02-20 2008-09-04 Sony Corp 記憶素子、メモリ
US7561385B2 (en) 2004-03-31 2009-07-14 Kabushiki Kaisha Toshiba Magneto-resistive element in which a free layer includes ferromagnetic layers and a non-magnetic layer interposed therebetween
JP2009239317A (ja) * 2000-12-07 2009-10-15 Commissariat A L'energie Atomique 記憶機能を有する3層構造磁気スピン極性化装置と当該装置を使用した記憶素子
JP2010060748A (ja) * 2008-09-02 2010-03-18 Nippon Hoso Kyokai <Nhk> 磁気光学式空間光変調器および磁気光学式撮像装置
JP2010135512A (ja) * 2008-12-03 2010-06-17 Sony Corp 抵抗変化型メモリデバイス
US7816746B2 (en) * 2002-09-24 2010-10-19 Kabushiki Kaisha Toshiba Spin-tunnel transistor and magnetic reproducing head
JP2010278442A (ja) * 2009-05-29 2010-12-09 Internatl Business Mach Corp <Ibm> スピントルク磁気抵抗構造体
KR101018015B1 (ko) * 2002-09-03 2011-03-02 삼성전자주식회사 메모리 셀 및 메모리 셀 상에서의 판독 공정 수행 방법
JP2012039141A (ja) * 2002-12-13 2012-02-23 Japan Science & Technology Agency スピン注入デバイス及びこれを用いた磁気装置
WO2012023157A1 (ja) * 2010-08-17 2012-02-23 富士通株式会社 磁気抵抗素子及び半導体記憶装置
US8124253B2 (en) 2007-05-11 2012-02-28 Alps Electric Co., Ltd. Tunneling magnetic sensing element including MGO film as insulating barrier layer
JP2012089234A (ja) * 2005-10-13 2012-05-10 Renesas Electronics Corp 不揮発性記憶装置
JP2012216861A (ja) * 2005-10-03 2012-11-08 Nec Corp 磁気ランダムアクセスメモリ及びその動作方法
JP2012528422A (ja) * 2009-05-29 2012-11-12 クアルコム,インコーポレイテッド スピントランスファートルク−磁気トンネル接合デバイスおよび動作方法
US8330241B2 (en) 2010-08-17 2012-12-11 Panasonic Corporation Magnetic tunnel junction device
JP2013012756A (ja) * 2005-07-28 2013-01-17 Hitachi Ltd 磁気抵抗効果素子及びそれを搭載した不揮発性磁気メモリ
JP5146836B2 (ja) * 2006-12-06 2013-02-20 日本電気株式会社 磁気ランダムアクセスメモリ及びその製造方法
JP2013138202A (ja) * 2011-12-22 2013-07-11 Crocus Technology Sa スピン注入書き込み操作を使用してセルに書き込むための自己参照磁気ランダムアクセスメモリセル及び方法
JP2013531358A (ja) * 2010-03-17 2013-08-01 グランディス インコーポレイテッド 逆デュアル磁気トンネル接合要素を提供するための方法およびシステム
JP2013539222A (ja) * 2010-09-17 2013-10-17 マイクロン テクノロジー, インク. スピン注入型メモリセル構造および方法
JP2014081384A (ja) * 2010-03-12 2014-05-08 Alps Green Devices Co Ltd 電流センサ
US20150063086A1 (en) * 2013-08-28 2015-03-05 Seagate Technology Llc Magnetic adhesion layer and method of forming same
JP2016520802A (ja) * 2013-03-15 2016-07-14 マグアレイ,インコーポレイテッド 磁気トンネル接合センサ及びその使用方法

Cited By (83)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003536267A (ja) * 2000-06-21 2003-12-02 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 改善された磁場範囲を有する磁気多層構造
JP2009239317A (ja) * 2000-12-07 2009-10-15 Commissariat A L'energie Atomique 記憶機能を有する3層構造磁気スピン極性化装置と当該装置を使用した記憶素子
JP2002261352A (ja) * 2000-12-07 2002-09-13 Commiss Energ Atom 記憶機能を有する磁気スピン極性化および磁化回転装置および当該装置を用いた書き込み方法
US7230290B2 (en) 2001-06-11 2007-06-12 Infineon Technologies Ag Digital magnetic storage cell device
US7086141B2 (en) 2001-06-25 2006-08-08 Tdk Corporation Manufacturing method of magnetoresistive effect sensor
JP2004536453A (ja) * 2001-07-19 2004-12-02 ハネウェル・インターナショナル・インコーポレーテッド 磁歪センサ用のバーバー・ポール構造
JP2003060173A (ja) * 2001-08-21 2003-02-28 Canon Inc 強磁性体メモリの熱補助駆動方法
JP2005503669A (ja) * 2001-09-20 2005-02-03 セントレ・ナショナル・デ・ラ・レシェルシェ・サイエンティフィーク 非晶質フェリ磁性合金を使用してスピン偏極電流で書き込みを行なう磁気メモリ及びその書き込み方法
US7245464B2 (en) 2001-09-28 2007-07-17 Kabushiki Kaisha Toshiba Magnetic memory having a ferromagnetic tunneling junction
JP2003273334A (ja) * 2002-03-15 2003-09-26 Hewlett Packard Co <Hp> 二重トンネル接合を有する磁気抵抗記憶デバイス
JP2005522044A (ja) * 2002-04-03 2005-07-21 マイクロン テクノロジー インコーポレイテッド 高密度mram用途用の合成フェリ磁性体センス層
JP2004039757A (ja) * 2002-07-01 2004-02-05 Sony Corp 磁気抵抗効果素子及び磁気メモリ装置
KR101018015B1 (ko) * 2002-09-03 2011-03-02 삼성전자주식회사 메모리 셀 및 메모리 셀 상에서의 판독 공정 수행 방법
US7816746B2 (en) * 2002-09-24 2010-10-19 Kabushiki Kaisha Toshiba Spin-tunnel transistor and magnetic reproducing head
JP2004153268A (ja) * 2002-10-30 2004-05-27 Hewlett-Packard Development Co Lp 磁気メモリデバイスおよびそれを形成するための方法
JP2006511976A (ja) * 2002-12-09 2006-04-06 アプライド スピントロニクス テクノロジー インコーポレイテッド 磁気書き込み線を利用したmramメモリ
JP4834403B2 (ja) * 2002-12-09 2011-12-14 アプライド スピントロニクス テクノロジー インコーポレイテッド 磁気書き込み線を利用したmramメモリ
JP2012039141A (ja) * 2002-12-13 2012-02-23 Japan Science & Technology Agency スピン注入デバイス及びこれを用いた磁気装置
JP2004207707A (ja) * 2002-12-13 2004-07-22 Japan Science & Technology Agency スピン注入デバイス及びこれを用いた磁気装置
JP2004214600A (ja) * 2002-12-30 2004-07-29 Hynix Semiconductor Inc マグネチックラムの形成方法
JP2006518099A (ja) * 2003-01-07 2006-08-03 グランディス インコーポレイテッド リセット可能な磁化を有する磁性層を含み、スピントランスファーを用いる多層積層構造
JP2006516808A (ja) * 2003-02-05 2006-07-06 アプライド スピントロニクス テクノロジー インコーポレイテッド 端部領域において磁気状態が安定している磁性書込み線を有するmramセル
JP4834404B2 (ja) * 2003-02-05 2011-12-14 アプライド スピントロニクス テクノロジー インコーポレイテッド 端部領域において磁気状態が安定している磁性書込み線を有するmramセル
JP2006515116A (ja) * 2003-02-05 2006-05-18 アプライド スピントロニクス テクノロジー インコーポレイテッド 高密度及び高プログラミング効率のmram設計
US7119410B2 (en) 2003-07-30 2006-10-10 Kabushiki Kaisha Toshiba Magneto-resistive effect element and magnetic memory
US7485938B2 (en) 2003-07-30 2009-02-03 Kabushiki Kaisha Toshiba Magneto-resistive effect element and magnetic memory
US7355885B2 (en) 2003-08-14 2008-04-08 Kabushiki Kaisha Toshiba Semiconductor memory device with magnetoresistance elements and method of writing date into the same
JP2007504651A (ja) * 2003-08-26 2007-03-01 グランディス インコーポレイテッド スピン転移スイッチングを利用し且つ複数のビットを記憶する磁気メモリ素子
JP2005129858A (ja) * 2003-10-27 2005-05-19 Sony Corp 磁気記憶素子及び磁気メモリ
JP2005167214A (ja) * 2003-11-12 2005-06-23 Hitachi Global Storage Technologies Netherlands Bv 磁気記憶装置のフリー層における磁気歪を制御する方法および装置
JP2007525839A (ja) * 2004-02-19 2007-09-06 グランディス インコーポレイテッド 低飽和磁化自由層を有するスピン転移磁気素子
JP2007525847A (ja) * 2004-02-26 2007-09-06 グランディス インコーポレイテッド 高垂直異方性及び面内平衡磁化を有する自由層を備えたスピン転移磁気素子
WO2005093835A1 (ja) * 2004-03-25 2005-10-06 Renesas Technology Corp. 磁気記憶装置
US7561385B2 (en) 2004-03-31 2009-07-14 Kabushiki Kaisha Toshiba Magneto-resistive element in which a free layer includes ferromagnetic layers and a non-magnetic layer interposed therebetween
JP2006054046A (ja) * 2004-08-12 2006-02-23 Samsung Electronics Co Ltd スピン注入を用いて磁気ラム素子を駆動させる方法、及び磁気ラム素子
JP2006165265A (ja) * 2004-12-07 2006-06-22 Sony Corp 記憶素子及びメモリ
JP2006196687A (ja) * 2005-01-13 2006-07-27 Tdk Corp 磁気メモリ
JP2006196683A (ja) * 2005-01-13 2006-07-27 Tdk Corp 磁気抵抗効果素子及び磁気メモリ
JP2006210711A (ja) * 2005-01-28 2006-08-10 Toshiba Corp スピン注入磁気ランダムアクセスメモリ
JP2007005664A (ja) * 2005-06-27 2007-01-11 Fuji Electric Holdings Co Ltd スピン注入磁化反転素子
JP2013012756A (ja) * 2005-07-28 2013-01-17 Hitachi Ltd 磁気抵抗効果素子及びそれを搭載した不揮発性磁気メモリ
JP5120699B2 (ja) * 2005-10-03 2013-01-16 日本電気株式会社 磁気ランダムアクセスメモリ及びその動作方法
JP2012216861A (ja) * 2005-10-03 2012-11-08 Nec Corp 磁気ランダムアクセスメモリ及びその動作方法
JP2012089234A (ja) * 2005-10-13 2012-05-10 Renesas Electronics Corp 不揮発性記憶装置
JP2007123637A (ja) * 2005-10-28 2007-05-17 Toshiba Corp スピン注入磁気ランダムアクセスメモリ
US7649767B2 (en) 2005-10-28 2010-01-19 Kabushiki Kaisha Toshiba Spin-injection magnetic random access memory
JP2007150205A (ja) * 2005-11-30 2007-06-14 Tdk Corp 磁気メモリ
US11322681B2 (en) 2005-12-01 2022-05-03 Sony Corporation Storage element and memory
US9293692B2 (en) 2005-12-01 2016-03-22 Sony Corporation Storage element and memory
US9287493B2 (en) 2005-12-01 2016-03-15 Sony Corporation Storage element and memory
US8575711B2 (en) 2005-12-01 2013-11-05 Sony Corporation Storage element and memory
US11839163B2 (en) 2005-12-01 2023-12-05 Sony Corporation Storage element and memory
JP2007157840A (ja) * 2005-12-01 2007-06-21 Sony Corp 記憶素子、メモリ
US9978933B2 (en) 2005-12-01 2018-05-22 Sony Corporation Storage element and memory
US9728716B2 (en) 2005-12-01 2017-08-08 Sony Corporation Storage element and memory
KR101312900B1 (ko) * 2005-12-01 2013-09-30 소니 주식회사 기억 소자 및 메모리
US10128436B2 (en) 2005-12-01 2018-11-13 Sony Corporation Storage element and memory
US10566523B2 (en) 2005-12-01 2020-02-18 Sony Corporation Storage element and memory
JP2007281247A (ja) * 2006-04-07 2007-10-25 Toshiba Corp スピンメモリ
JP2007294762A (ja) * 2006-04-26 2007-11-08 Hitachi Ltd 磁気メモリセル及びランダムアクセスメモリ
JP2007299992A (ja) * 2006-05-01 2007-11-15 Toshiba Corp スピンfet
JP5146836B2 (ja) * 2006-12-06 2013-02-20 日本電気株式会社 磁気ランダムアクセスメモリ及びその製造方法
JP2008198792A (ja) * 2007-02-13 2008-08-28 Hitachi Ltd 磁気抵抗効果素子、それを用いた磁気メモリセル及び磁気ランダムアクセスメモリ
JP2008205186A (ja) * 2007-02-20 2008-09-04 Sony Corp 記憶素子、メモリ
US8124253B2 (en) 2007-05-11 2012-02-28 Alps Electric Co., Ltd. Tunneling magnetic sensing element including MGO film as insulating barrier layer
JP2010060748A (ja) * 2008-09-02 2010-03-18 Nippon Hoso Kyokai <Nhk> 磁気光学式空間光変調器および磁気光学式撮像装置
JP2010135512A (ja) * 2008-12-03 2010-06-17 Sony Corp 抵抗変化型メモリデバイス
US8072789B2 (en) 2008-12-03 2011-12-06 Sony Corporation Resistance-change memory device
US9035403B2 (en) 2009-05-29 2015-05-19 International Business Machines Corporation Spin-torque magnetoresistive structures
JP2010278442A (ja) * 2009-05-29 2010-12-09 Internatl Business Mach Corp <Ibm> スピントルク磁気抵抗構造体
JP2012528422A (ja) * 2009-05-29 2012-11-12 クアルコム,インコーポレイテッド スピントランスファートルク−磁気トンネル接合デバイスおよび動作方法
JP2014081384A (ja) * 2010-03-12 2014-05-08 Alps Green Devices Co Ltd 電流センサ
JP2013531358A (ja) * 2010-03-17 2013-08-01 グランディス インコーポレイテッド 逆デュアル磁気トンネル接合要素を提供するための方法およびシステム
US8330241B2 (en) 2010-08-17 2012-12-11 Panasonic Corporation Magnetic tunnel junction device
JP5617923B2 (ja) * 2010-08-17 2014-11-05 富士通株式会社 磁気抵抗素子及び半導体記憶装置
US8750034B2 (en) 2010-08-17 2014-06-10 Fujitsu Limited Magnetoresistance element and semiconductor memory device
WO2012023157A1 (ja) * 2010-08-17 2012-02-23 富士通株式会社 磁気抵抗素子及び半導体記憶装置
JP2013539222A (ja) * 2010-09-17 2013-10-17 マイクロン テクノロジー, インク. スピン注入型メモリセル構造および方法
US8804414B2 (en) 2010-09-17 2014-08-12 Micron Technology, Inc. Spin torque transfer memory cell structures and methods
JP2013138202A (ja) * 2011-12-22 2013-07-11 Crocus Technology Sa スピン注入書き込み操作を使用してセルに書き込むための自己参照磁気ランダムアクセスメモリセル及び方法
JP2016520802A (ja) * 2013-03-15 2016-07-14 マグアレイ,インコーポレイテッド 磁気トンネル接合センサ及びその使用方法
US9570101B2 (en) * 2013-08-28 2017-02-14 Seagate Technology Llc Magnetic adhesion layer and method of forming same
US20150063086A1 (en) * 2013-08-28 2015-03-05 Seagate Technology Llc Magnetic adhesion layer and method of forming same

Similar Documents

Publication Publication Date Title
EP1085586B1 (en) Magnetoresistive element and magnetic memory device
JP2001156357A (ja) 磁気抵抗効果素子および磁気記録素子
KR100344030B1 (ko) 자기 소자, 자기 메모리 디바이스, 자기저항 효과 헤드 및 자기 저장 시스템.
JP4371781B2 (ja) 磁気セル及び磁気メモリ
US7532504B2 (en) Spin injection magnetic domain wall displacement device and element thereof
US7126848B2 (en) Magnetic cell and magnetic memory
TW200306024A (en) Magnetic memory
JP2001237472A (ja) 磁気抵抗効果素子および磁気抵抗効果記憶素子およびデジタル信号を記憶させる方法
CN101604530A (zh) 磁头组件和磁记录装置
JP2004146688A (ja) 磁気抵抗効果素子、磁気メモリ、及び磁気ヘッド
JP3697369B2 (ja) 磁気素子、磁気メモリ装置、磁気抵抗効果ヘッド、磁気ヘッドジンバルアッセンブリ、及び磁気記録システム
JP3977576B2 (ja) 磁気メモリ装置
JP3946355B2 (ja) 磁気素子とそれを用いた磁気センサおよび磁気記憶装置
JP2002204004A (ja) 磁気抵抗効果素子、磁気メモリ、磁気ヘッド、及び磁気再生装置
JP3524486B2 (ja) 磁気抵抗素子及び該素子を用いたメモリ素子
JP3836779B2 (ja) 磁気抵抗効果素子及び磁気メモリ
JP4660512B2 (ja) 磁気記録素子への書き込み方法および磁気記録素子
JP3872962B2 (ja) 磁気抵抗効果素子及び磁気記憶装置
JP2002280642A (ja) 磁気抵抗効果素子、磁気記憶装置、携帯端末装置、磁気抵抗効果ヘッド、磁気再生装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040729

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050707

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060808

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061010

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070522

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070723

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20071002