JP4278721B2 - 高い逆降伏電圧を有するツェナーダイオード - Google Patents
高い逆降伏電圧を有するツェナーダイオード Download PDFInfo
- Publication number
- JP4278721B2 JP4278721B2 JP24462395A JP24462395A JP4278721B2 JP 4278721 B2 JP4278721 B2 JP 4278721B2 JP 24462395 A JP24462395 A JP 24462395A JP 24462395 A JP24462395 A JP 24462395A JP 4278721 B2 JP4278721 B2 JP 4278721B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- tank
- conductivity type
- zener diode
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000015556 catabolic process Effects 0.000 title description 21
- 239000000758 substrate Substances 0.000 claims description 30
- 239000004065 semiconductor Substances 0.000 claims description 12
- 230000001846 repelling effect Effects 0.000 claims description 4
- 239000002800 charge carrier Substances 0.000 claims 1
- 238000001465 metallisation Methods 0.000 description 9
- 230000000694 effects Effects 0.000 description 3
- 239000002245 particle Substances 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 230000006378 damage Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D8/00—Diodes
- H10D8/20—Breakdown diodes, e.g. avalanche diodes
- H10D8/25—Zener diodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
- H10D62/124—Shapes, relative sizes or dispositions of the regions of semiconductor bodies or of junctions between the regions
- H10D62/126—Top-view geometrical layouts of the regions or the junctions
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/111—Field plates
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D8/00—Diodes
- H10D8/01—Manufacture or treatment
- H10D8/021—Manufacture or treatment of breakdown diodes
- H10D8/022—Manufacture or treatment of breakdown diodes of Zener diodes
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Bipolar Integrated Circuits (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
【発明の属する技術分野】
本発明は、ツェナーダイオードに関し、特に、比較的高い逆降伏電圧を有するツェナーダイオードに関にする。
【0002】
【従来技術】
ツェナーダイオードは、一方向のにみ導通する電流において通常のダイオードとして動作する特性を有する良く知られた電子部品である。しかし、もし、ツェナーダイオードの両端の電圧が、逆方向に或る知られた値に達すると、ダイオードは、降伏し逆方向に導通する。殆どの集積回路の設計において、ツェナーダイオードは、電力装置におけるスタックをスナッビング(snubbing) するため、および半導体装置の端子の両端の電圧を保護するために利用される。現在、一般に約6ボルトの範囲の降伏電圧を有する低電圧NPNツェナーダイオード構造が、上述の保護を与えるために用いられている。ツェナーダイオード接合は、NPN装置のベースとエッミターの降伏によって形成される。
【0003】
【発明が解決しようとする課題】
上述の構造の欠点は、ツェナーダイオードの降伏電圧が低いことである。多くの場合、大きな降伏電圧を有するツェナーダイオードは、もし利用された場合、部品を少なくするという要求を満たすために必要となるであろう。例えば、Vgsの保護ツェナーダイオードは、このような保護が20ボルトに近いが、20ボルトを越えないことを要求する。6.5ボルトのツェナーダイオードとって、その電圧に到達するために、2つのこのようなツェナーダイオードと幾つかのVbcs に対する要求がある。他の例は、大きな電圧が必要とされる場合に低側ドレイン−ゲートスナッブスタックである。また、関連した電圧は、例えば60ボルトであり、それにより保護のために多くのツェナーダイオードを必要とする。これは、大きな量のダイ領域がツェナーダイオードだけのために用いられ、経済的でないことを意味している。従って、追加のダイ領域を必要としない、あるいは高々最小のダイ領域しか必要でない高い降伏特性を有するツェナーダイオードが非常に求められているとが明らかである。
NPNのツェナーダイオードのもつ他の欠点は、それが、製造工程において余分な工程を必要とすることである。処理ステップの数を減少することは一般に経済的な利点を与え、このことが常に求められている。
【0004】
更なる欠点は、NPNツェナーダイオードのベース領域から基板への“パンチスルー”として知られている時ならぬ降伏の問題である。これは、ベース領域が十分高い電位に引き上げられ、ツェナーダイオードと基板間に望ましくない降伏を生じるときに、起こる。
【0005】
【課題を解決するための手段】
本発明によって、上述の目的は達成され、従来技術において得られた以上の非常に高い電圧、一般的には約17ボルト、で降伏するツェナーダイオードが提供される。このダイオードは、時間を過ぎてツェナー構造のドリフト電圧を最小にするばかりでなく従来技術の6ボルト範囲のツェナーダイオードに対して要求されたより少ない処理ステップの工程で得ることができる。
簡単にいえば、このツェナーダイオードは、反対の導電型の基板に設けられた第1のタンクを有する第1の導電型、好ましくはP型、の半導体を与えることにより製造される。第1のタンクは、比較的低い固有抵抗部分と比較的高い固有抵抗部分を有しており、この比較的低い固有抵抗部分は、基板から比較的高い固有抵抗部分を分離している。第1の導電型(好ましくはP+ アノードを形成する)の第1の領域は、第1のタンクの高い固有抵抗部分に設けられ、それと反対の導電型(第1のタンクと同じ導電型)で、第1のタンク(好ましくはN+ カソードを形成する)より高濃度にドープされている第2の領域は、第1の領域から離間されている。コンタクトは第1および第2の領域に設けられる。更に、このツェナーダイオードは、反対の導電型の粒子を反発するために、第1と第2の領域間の構造を有している。この構造は、例えば、(1) アノードに接続され、第1のタンクから離間されたフィールドプレート、(2) 第1のタンクと反対の導電型を有する、第1のタンクの表面にある領域、あるいは(3) 第1のタンクに設けられた第1の導電型の第2のタンク、このタンクは、第1の領域より第1のタンクにより深く伸びる第1の領域と隣接するか、第1の領域から接近して離されており、且つ第1の領域より低濃度にドープされている。
【0006】
他の実施の形態によれば、ツェナーダイオードは、第1の導電型の半導体基板と、基板と反対の導電型を有する、基板に設けられた第1のタンク領域、および基板と反対で、第1のタンク領域より高濃度にドープされた導電型を有する、第1のタンク領域に設けられた第2のタンク領域を有している。第1の導電型の領域は第2のタンク領域に設けられ、第1のタンク領域に伸びている。第1のタンク領域より高濃度にドープされた、反対の導電型の第2の領域は第1のタンク領域に設けられ、第1の導電型の領域から離間されている。コンタクトは第1と第2の領域に与えられる。
【0007】
【実施の態様】
先ず、図1と図2を参照すると、本発明によるツェナーダイオード1の第1の実施の態様が示されている。降伏が起きる接合は、アノードコンタクトとメタライゼーション5に接続されているP+ 領域3と、P型基板2内の高電圧(低固有抵抗)N型領域9内に注入された低電圧(高固有抵抗)N型領域7からなるタンクの間に設けられている。カソードコンタクトとメタライゼーション13に接続されているN+ 領域11は、一般にリングであり、N型タンク9に電気的に接続された低電圧N型タンク7にオーミックコンタクトするために用いられる。フィールド酸化物の層15は、タンク7、9の表面上に設けられており、カソードコンタクト13ばかりかP+ 領域3とN+ 領域11の一部の上にも拡がっている。多結晶シリコンフィールドプレート17の目的は、降伏を起こし、タンク7、9へ達する助けとなるP+ アノード領域3の近くにあるフィールド酸化物15の下に存在する電界を広げることである。ダイオード内の電流は、P+ 領域3からN+ 領域11へフィールド酸化物15の下を直接水平に流れようとする。これはフィールド酸化物15の下で電荷を増大するようにし、それはツェナーダイオードの降伏電圧を変化する。フィールドプレート17はタンク7のバルクへの電荷をはねつけることによって、この電荷の増大を最小にする。
【0008】
変更例として、図5に示されるように、フィールドプレート17に加えるか、フィールドプレート17の代わりに、P+ 領域3に直接隣接して低電圧N型タンク7の表面は、場合によっては、フィールドプレートと同じ効果を与えるか、あるいはフィールドプレートの効果を増大するために、電荷41によって示されるように低濃度で、正にドープされる。低濃度のドーピングはタンク7の表面から、そしてタンク7のバルクへ電子をはねつけるであろう。
メタライゼーションのない図1のツェナーダイオードの上面図である図1を参照すると、チップ上の他の素子からツェナーダイオードの電気的分離を与えるツェナーダイオード構造の周辺に矩形のP型モート(moat)がある(図2には示されていない)。それに続く矩形領域21は基板2である。領域21は高電圧N型領域9と低電圧N型領域7に続いている。次の矩形はN+ 領域11であり、その中にある矩形領域23はカソードメタライゼーション、即ちN+ 領域11への接続13が設けられるコンタクトである。次の矩形25は高電圧N型領域9と低電圧領域7であり、フィールドプレートである多結晶領域17に続いている。コンタクト27のあるP+ アノード領域3である矩形はフィールドプレート17内にあり、領域3内にはアノードメタライゼーション、即ちP+ 領域への接続5が設けられている。
【0009】
動作において、アノードはカソードより低い電位にある。カソード領域11はアノード領域3に対して正にされている。カソード電圧が17ボルトに達すると、タンク7と9とアノード領域3間の接合は降伏し、電流が、フィールドプレート17の効果により、タンク表面よりむしろタンク7のバルク内を横方向に、N+ 領域11からP+ 領域3へ導通する。フィールドプレート17はN型タンク7と9より低い電位であるアノードに接続されているので、正の電荷がN型タンク7と9の表面に沿って、P型アノード3の近くに累積する。
図3と図4を参照すると、本発明によるツェナーダイオード30の第2の実施の形態が示されている。この実施の形態において、同じ数字は図1と図2の同じ素子を表している。この実施の形態は、降伏がタンク内のP+ 領域3の平らな底の部分に沿って垂直方向に生じる点において、図1と図2の実施の形態より優れている。これは、ツェナーダイオードの降伏電圧における変化を増大し、これははウォーキング降伏(walking breakdown)としても知られている問題である。
図4に見ることができるように、図1と図2のポリシリコンのフィールドプレート17は除かれ、低電圧P型領域31によって置き換えられている。P+ 領域3に隣接するか、あるいはP+ 領域3に接近して離されており、上に述べられた降伏電圧の問題における“ウォーキング”あるいは変化を避けるために、P+ 領域の下の距離を基板2の表面からタンク7へ伸ばしている。この実施の形態は、図1と図2の実施の形態より正確な基準電圧を与える。このデバイスの低い平らならP+ 領域に降伏のメカニズムを強制することにより、改善が計られる。降伏(破壊)は図1と図2の実施の形態におけるP+ 領域のコーナー近くに起る。これは、降伏におけるあらゆる“ウォーキング”問題の原因である。低電圧のP型タンク31を用いることによって、効果的な短絡回路が低電圧タンク31とP+ 領域3の間に作られる。低電圧タンク31は、P+ 領域3よりタンク7へ深く伸び、且つ軽くドープされているので、低電圧タンク7と高電圧タンク9に対するその降伏電圧はP+ 領域の降伏電圧より非常に高い。従って、カソード領域11の電圧がアノード領域に対して増大されると、低電圧タンク31は、最も弱い点で降伏(破壊)が生じるP+ アノード領域3の側壁に対して電圧バッファーとして作用する。これは、ディバイスのバルクに降伏を強制し、それにより“ウォーキング”問題を非常に小さくする。図4の実施の形態の上面図である図3を参照すると、外側のP+ リング19は、図1におけるように絶縁のためである。第2のリングは図1におけるように基板2である。次の矩形は高電圧タンク9で、低電圧タンク7に続いている。次の矩形は、N+ カソード領域11に接続するカソードメタライゼーション13であり、これは、その中にコンタクト23を有する次の矩形である。次のスペース25はN型タンク7と9の連続部であり、低電圧タンク31である中空の長円形の領域に続いている。中空の長円形の領域31内の長円は内部の矩形5においてコンタクト27を介してP+ 領域3と接続するメタライゼーション5である。
【0010】
動作において、コーナーの降伏(破壊)と反対であるP+ 領域3とN+ 領域11の底部間の降伏が垂直方向である点を除いて、全てのことが図1と図2に関して述べられている。
図3と図4の実施の形態の代わりとして、図6に示されているように、P+ 領域3は、それがHVNタンク9に伸びているが、N+ カソード領域11から離間しているように、低電圧タンク7を越えて横に伸ばされている。ここで、平坦な接合がP+ 領域3と低電圧タンク7との間に形成される。低電圧P型領域31が省略される、という利点がある。
本発明は、特定の好適な実施の形態に関して述べられたが、多くの変化と変形は、直ちに当業者にとって明らかになるであろう。従って、従来技術にてらして、すべての変化および変形を含むように、特許請求の範囲ができるかぎり広く解釈されるべきである。
以上の記載に関連して、以下の各項を開示する。
(1)ツェナーダイオードであって、
(a)第1の導電型の半導体基板と、
(b)前記基板と反対の導電型を有する、前記基板に設けられた第1のタンクと、
(c)前記第1のタンクに設けられた前記第1の導電型の第1の領域と、
(d)前記タンクより高濃度にドープされ、前記第1の領域から離間された前記反対の導電型の第2の領域と、
(e)前記第1および第2の領域へのコンタクト、
を有するツェナーダイオード。
(2)更に、前記反対の導電型の粒子を撥ねつけるための、前記第1と第2の領域間に設けられた手段を含むことを特徴とする前記(1)に記載のツェナーダイオード。
(3)前記タンクは比較的低い固有抵抗部分と比較的高い固有抵抗部分を有し、前記第1と第2の領域の各々は、前記比較的高い固有抵抗部分に設けられ、前記比較的低い固有抵抗部分は前記比較的高い固有抵抗部分を前記基板から分離することを特徴とする前記(1)項に記載のツェナーダイオード。
(4)前記タンクは比較的低い固有抵抗部分と比較的高い固有抵抗部分を有し、前記第1と第2の領域の各々は、前記比較的高い固有抵抗部分に設けられ、前記比較的低い固有抵抗部分は前記比較的高い固有抵抗部分を前記基板から分離することを特徴とする前記(2)項に記載のツェナーダイオード。
(5)前記第1と第2の領域間に設けられた前記手段は、前記タンクから離間したフィールドプレートであることを特徴とする前記(2)項に記載のツェナーダイオード。
(6)前記第1と第2の領域間に設けられた前記手段は、前記タンクから離間したフィールドプレートであることを特徴とする前記(4)項に記載のツェナーダイオード。
(7)前記第1と第2の領域間に設けられた前記手段は、前記タンクと反対の導電性を有する前記タンクの表面にある領域であることを特徴とする前記(2)項に記載のツェナーダイオード。
(8)前記第1と第2の領域間に設けられた前記手段は、前記タンクと反対の導電型を有する前記タンクの前記比較的高い固有抵抗部分の表面にある領域であることを特徴とする前記(4)項に記載のツェナーダイオード。
(9)前記第1と第2の領域間に設けられた前記手段は、前記第1のタンクに設けられた前記第1の導電型の第2のタンクであり、前記第2のタンクは前記第1の領域に隣接するか、あるいは極めて接近しており、且つ前記第1の領域より低濃度にドープされていることを特徴とする前記(2)項に記載のツェナーダイオード。
(10)前記第1と第2の領域間に設けられた前記手段は、前記第1のタンクに設けられた前記第1の導電型の第2のタンクであり、前記第2のタンクは前記第1の領域に隣接するか、あるいは極めて接近しており、且つ前記第1の領域より低濃度にドープされていることを特徴とする前記(2)項に記載のツェナーダイオード。
(11)前記第2のタンクは前記第1の領域より深く前記第1のタンクに伸びていることを特徴とする前記(9)項に記載のツェナーダイオード。
(12)前記第2のタンクは前記第1の領域より深く前記第1のタンクに伸びていることを特徴とする前記(10)項に記載のツェナーダイオード。
(13)ツェナーダイオードであって、
(a)第1の導電型の半導体基板と、
(b)前記基板と反対の導電型を有する、前記基板に設けられた第1のタンク領域と、
(c)前記基板と反対の導電型を有し、前記第1のタンク領域より高濃度にドープされた前記第1のタンク領域に設けられた第2のタンク領域、
(d)前記第2のタンク領域に設けられ、前記第1のタンク領域に伸びている、前記第1の導電型の第1の領域と、
(e)前記第1のタンク領域に設けられ、前記第1の領域から離間された前記第1のタンク領域より高濃度にドープされた前記反対の導電型の第2の領域と、
(f)前記第1と第2の領域に対するコンタクトと、
を有することを特徴とするツェナーダイオード。
(14)前記第1の導電型はP型であり、前記第2の導電型はN型であることを特徴とする前記(13)に記載のツェナーダイオード。
(15)ツェナーダイオードであって、
(a)第1の導電型の半導体本体と、
(b)前記半導体本体に設けられた前記第1の導電型と反対の導電型のタンクと、
(c)前記第のタンクに設けられた前記第1の導電型の第1の領域と、
(d)前記タンクに設けられた前記本体より高度にドープされ、前記第1の領域から離間された前記反対の導電型の第2の領域と、
(e)前記本体の表面から実質的に完全に離間され、前記タンク内にある通路にそって、前記第1と第2の領域の一つから前記第1と第2の領域の他へ電流が流れるようにする手段、
(f)前記第1と第2の領域に対するコンタクトと、
を有することを特徴とするツェナーダイオード。
(16)電流が流れるようにする前記手段は前記タンクの表面から前記タンクのバルクへ第1の導電型の電荷をはねつける手段を有することを特徴とする前記(15)に記載のツェナーダイオード。
(17)更に、前記第1と第2の領域の一つから前記第1と第2の領域の他へ流れている間、前記第1と第2の領域間の方向に垂直な方向に前記電流が流れるようにする手段を有することを特徴とする前記(15)に記載のツェナーダイオード。
(18)更に、前記第1と第2の領域の一つから前記第1と第2の領域の他へ流れている間、前記第1と第2の領域間の方向に垂直な方向に前記電流が流れるようにする手段を有することを特徴とする前記(16)に記載のツェナーダイオード。
(19)本ツェナーダイオードは、従来技術より非常に高い降伏電圧にすることができ、第1の導電型の半導体基板2内に設けられた反対の導電型の第1のタンクを有する半導体基板2を与えることにより作られる。第1のタンクは比較的低い、また比較的高い固有抵抗部分9、7を有し、比較的低い固有抵抗部分9は比較的高い固有抵抗部分7を半導体基板2から分離する。第1の導電型の第1の領域3は高い固有抵抗部分に設けられ、反対の導電型で、第1のタンクより高濃度にドープされた第2の領域11は第1の領域3から離間されている。第1のタンクから離間されたフィールドプレート17が反対の導電型の粒子をはねつけるために第1と第2の領域間に与えられる。第1のタンクの表面にある領域は、第1のタンクに配置された、第1のタンクと反対の導電型または第1の導電型の第2のタンクを有し、第1の領域に隣接し、第1の領域より第1のタンクに深く伸び、第1の領域より低濃度にドープされている。他の実施の形態によると、ダイオードは半導体基板と、この基板に設けられた第1のタンク領域、及び前の実施の形態におけるように第1のタンク領域に設けられた第2のタンク領域を有している。第1の導電型の第1の領域は、第2のタンクに設けられ、第1のタンク領域に伸びている。第1のタンク領域より高濃度にドープされた反対の導電型の第2の領域は、第1のタンク領域に設けられ、第1の領域から離間している。
【図面の簡単な説明】
【図1】本発明の第1の実施の形態による、メタライゼーションのないツェナーダイオードの上面図である。
【図2】メタライゼーションのある図1のツェナーダイオードの断面図である。
【図3】本発明の第2の実施の形態による、ツェナーダイオードの上面図である。
【図4】図3のツェナーダイオードの断面図である。
【図5】本発明の第3の実施の形態による、ツェナーダイオードの断面図である。
【図6】本発明の第4の実施の形態による、ツェナーダイオードの断面図である。
Claims (2)
- ツェナーダイオードであって、
一つの表面を有する、第1導電型の半導体基板と;
前記基板に配置された、前記第1導電型と反対の第2導電型の第1タンクと、
を有し、前記第1タンクは、高い電圧部分と低い電圧部分を有し、前記高い電圧部分は前記低い電圧部分を前記基板から分離し;
前記低い電圧部分に設けられ、前記表面より下に底部を有する前記第1導電型の第1領域と、;
前記低い電圧部分に設けられ、前記第1タンクより高濃度にドープされ、且つ、前記第1領域から離間された前記第2導電型の第2領域と;
前記第1領域と第2領域に設けられたコンタクトと;
前記第1領域と第2領域間から前記第2導電型と関連した大多数の荷電キャリヤをはねつけるための、前記第1と第2領域間に設けられた構造体と;
を備え、
前記構造体は、前記第1領域と周囲で接して前記基板に設けられ、且つ、前記表面から前記第1領域の底部より下へ前記第1タンクに延びていて、前記第1領域より低濃度にドープされた前記第1導電型の第2タンクを有することを特徴とするツェナーダイオード。 - 前記第1導電型はP型の導電型で、アノードを形成する前記第1領域への前記コンタクトを伴い、且つ、前記第2導電型はN型の導電型で、カソードを形成する前記第2領域への前記コンタクトを伴っていることを特徴とする請求項1に記載のツェナーダイオード。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US31564694A | 1994-09-30 | 1994-09-30 | |
US08/315646 | 1994-09-30 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH08181334A JPH08181334A (ja) | 1996-07-12 |
JP4278721B2 true JP4278721B2 (ja) | 2009-06-17 |
Family
ID=23225407
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP24462395A Expired - Fee Related JP4278721B2 (ja) | 1994-09-30 | 1995-09-22 | 高い逆降伏電圧を有するツェナーダイオード |
Country Status (2)
Country | Link |
---|---|
US (1) | US5869882A (ja) |
JP (1) | JP4278721B2 (ja) |
Families Citing this family (28)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
IT1296832B1 (it) * | 1997-12-02 | 1999-08-02 | Sgs Thomson Microelectronics | Struttura integrata di protezione con dispositivi a soglia di conduzione inversa prestabilita di polarizzazione |
US6274918B1 (en) * | 1998-02-19 | 2001-08-14 | Texas Instruments Incorporated | Integrated circuit diode, and method for fabricating same |
US6137143A (en) * | 1998-06-30 | 2000-10-24 | Intel Corporation | Diode and transistor design for high speed I/O |
JP4149109B2 (ja) * | 2000-01-28 | 2008-09-10 | 株式会社ルネサステクノロジ | 半導体集積回路装置およびその製造方法 |
JP4710112B2 (ja) * | 2000-08-10 | 2011-06-29 | 富士電機システムズ株式会社 | 半導体装置 |
US6781868B2 (en) * | 2001-05-07 | 2004-08-24 | Advanced Micro Devices, Inc. | Molecular memory device |
JP4731794B2 (ja) * | 2001-05-07 | 2011-07-27 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド | メモリ効果を有するスイッチ素子及び該素子をスイッチングさせる方法 |
WO2002091496A2 (en) | 2001-05-07 | 2002-11-14 | Advanced Micro Devices, Inc. | Reversible field-programmable electric interconnects |
DE60233486D1 (de) | 2001-05-07 | 2009-10-08 | Advanced Micro Devices Inc | Floating-gate-speicherbaustein, der zusammengesetztes molekularmaterial verwendet |
WO2002091385A1 (en) * | 2001-05-07 | 2002-11-14 | Advanced Micro Devices, Inc. | Molecular memory cell |
EP1397809B1 (en) * | 2001-05-07 | 2007-06-27 | Advanced Micro Devices, Inc. | A memory device with a self-assembled polymer film and method of making the same |
US6768157B2 (en) | 2001-08-13 | 2004-07-27 | Advanced Micro Devices, Inc. | Memory device |
US6858481B2 (en) | 2001-08-13 | 2005-02-22 | Advanced Micro Devices, Inc. | Memory device with active and passive layers |
US6838720B2 (en) * | 2001-08-13 | 2005-01-04 | Advanced Micro Devices, Inc. | Memory device with active passive layers |
DE60130586T2 (de) | 2001-08-13 | 2008-06-19 | Advanced Micro Devices, Inc., Sunnyvale | Speicherzelle |
US6806526B2 (en) | 2001-08-13 | 2004-10-19 | Advanced Micro Devices, Inc. | Memory device |
KR100433407B1 (ko) * | 2002-02-06 | 2004-05-31 | 삼성광주전자 주식회사 | 업라이트형 진공청소기 |
US6784520B2 (en) | 2002-04-18 | 2004-08-31 | Matsushita Electric Industrial Co., Ltd. | Semiconductor devices constitute constant voltage devices used to raise internal voltage |
US6605859B1 (en) * | 2002-06-27 | 2003-08-12 | Texas Instruments Incorporated | Buried Zener diode structure and method of manufacture |
US7012276B2 (en) * | 2002-09-17 | 2006-03-14 | Advanced Micro Devices, Inc. | Organic thin film Zener diodes |
US6933546B2 (en) * | 2003-03-17 | 2005-08-23 | Freescale Semiconductor, Inc. | Semiconductor component |
US20080258263A1 (en) * | 2007-04-20 | 2008-10-23 | Harry Yue Gee | High Current Steering ESD Protection Zener Diode And Method |
US8455950B2 (en) * | 2010-06-04 | 2013-06-04 | Texas Instruments Incorporated | ESD diode with PSD partially overlying P-Epi circumferential of PSD |
JP5732763B2 (ja) * | 2010-07-20 | 2015-06-10 | 大日本印刷株式会社 | Esd保護素子を備える半導体装置およびesd保護素子を備える半導体装置の製造方法 |
US8518782B2 (en) | 2010-12-08 | 2013-08-27 | International Business Machines Corporation | Semiconductor device including asymmetric lightly doped drain (LDD) region, related method and design structure |
JP2016035952A (ja) * | 2014-08-01 | 2016-03-17 | ラピスセミコンダクタ株式会社 | 半導体素子および半導体装置 |
US9543454B1 (en) | 2015-08-21 | 2017-01-10 | Nxp Usa, Inc. | Diodes with multiple junctions |
JP7217111B2 (ja) * | 2017-09-13 | 2023-02-02 | ローム株式会社 | 半導体装置およびその製造方法 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3767981A (en) * | 1971-06-04 | 1973-10-23 | Signetics Corp | High voltage planar diode structure and method |
US4590664A (en) * | 1983-07-29 | 1986-05-27 | Harris Corporation | Method of fabricating low noise reference diodes and transistors |
US5448100A (en) * | 1985-02-19 | 1995-09-05 | Harris Corporation | Breakdown diode structure |
US4713681A (en) * | 1985-05-31 | 1987-12-15 | Harris Corporation | Structure for high breakdown PN diode with relatively high surface doping |
DE4022022C2 (de) * | 1989-07-12 | 1995-09-28 | Fuji Electric Co Ltd | Vertikal-Halbleitervorrichtung mit Zenerdiode als Überspannugsschutz |
US5027165A (en) * | 1990-05-22 | 1991-06-25 | Maxim Integrated Products | Buried zener diode |
US5434442A (en) * | 1990-07-02 | 1995-07-18 | Motorola, Inc. | Field plate avalanche diode |
FR2688942A1 (fr) * | 1992-03-20 | 1993-09-24 | Sgs Thomson Microelectronics | Diode a avalanche enterree. |
FR2693032B1 (fr) * | 1992-06-25 | 1994-09-30 | Sgs Thomson Microelectronics | Structure de diodes de protection de plot. |
-
1995
- 1995-09-22 JP JP24462395A patent/JP4278721B2/ja not_active Expired - Fee Related
-
1996
- 1996-09-30 US US08/724,575 patent/US5869882A/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
US5869882A (en) | 1999-02-09 |
JPH08181334A (ja) | 1996-07-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4278721B2 (ja) | 高い逆降伏電圧を有するツェナーダイオード | |
US6130458A (en) | Power IC having SOI structure | |
KR100305238B1 (ko) | Esd보호를위한실리콘제어정류기 | |
US6407413B1 (en) | Semiconductor device with guard ring and Zener diode layer thereover | |
US20060220138A1 (en) | ESD protection circuit with scalable current capacity and voltage capacity | |
US11276680B2 (en) | Power semiconductor device with integrated temperature protection | |
US5510634A (en) | Insulated gate bipolar transistor | |
US6781195B2 (en) | Semiconductor bidirectional switching device and method | |
US6320232B1 (en) | Integrated semiconductor circuit with protective structure for protection against electrostatic discharge | |
JP3400025B2 (ja) | 高耐圧半導体素子 | |
US5243214A (en) | Power integrated circuit with latch-up prevention | |
US11658179B2 (en) | Semiconductor device with insulated-gate bipolar transistor region and diode region | |
US11296071B2 (en) | Device of protection against electrostatic discharges | |
JP2718907B2 (ja) | Pic構造体及びその製造方法 | |
US6914270B2 (en) | IGBT with PN insulation and production method | |
US5514901A (en) | Epitaxial island with adjacent asymmetrical structure to reduce collection of injected current from the island into other islands | |
US9991173B2 (en) | Bidirectional semiconductor device for protection against electrostatic discharges | |
US11437365B2 (en) | Device of protection against electrostatic discharges | |
JPH09181315A (ja) | 半導体デバイス | |
US20200194585A1 (en) | Power Semiconductor Device | |
US6388851B1 (en) | Electronic discharge protection of integrated circuits | |
US4969024A (en) | Metal-oxide-semiconductor device | |
US6469365B1 (en) | Semiconductor component with a structure for avoiding parallel-path currents and method for fabricating a semiconductor component | |
US5532502A (en) | Conductivity-modulated-type MOSFET | |
US7538408B2 (en) | Inhibition of parasitic transistor operation in semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060307 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060710 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20061010 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20061013 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070110 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070326 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070827 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080225 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090114 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090311 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120319 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130319 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140319 Year of fee payment: 5 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |