[go: up one dir, main page]

JP4269700B2 - Display device - Google Patents

Display device Download PDF

Info

Publication number
JP4269700B2
JP4269700B2 JP2003015809A JP2003015809A JP4269700B2 JP 4269700 B2 JP4269700 B2 JP 4269700B2 JP 2003015809 A JP2003015809 A JP 2003015809A JP 2003015809 A JP2003015809 A JP 2003015809A JP 4269700 B2 JP4269700 B2 JP 4269700B2
Authority
JP
Japan
Prior art keywords
circuit
power supply
supply voltage
converter
built
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003015809A
Other languages
Japanese (ja)
Other versions
JP2004226786A (en
Inventor
昇 豊澤
義晴 仲島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2003015809A priority Critical patent/JP4269700B2/en
Publication of JP2004226786A publication Critical patent/JP2004226786A/en
Application granted granted Critical
Publication of JP4269700B2 publication Critical patent/JP4269700B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Liquid Crystal (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal Display Device Control (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は中央の表示領域と周辺の回路部とを共通の絶縁基板上に一体的に形成した表示装置(システムディスプレイ)に関する。より詳しくは、周辺回路部の一ブロックとして含まれるDC/DCコンバータの実装技術に関する。
【0002】
【従来の技術】
TFTをスイッチング素子に用いるアクティブマトリクス型の液晶パネルは、表示領域に加え周辺の回路部もTFTで集積形成できる為、いわゆるシステムディスプレイを構築できるメリットがある。システムディスプレイは、電子機器のディスプレイ部品として用いられ、電子機器の本体側から供給される表示データ及び電源電圧に応じて動作する。システムディスプレイの回路部は、電子機器本体側(セット側)から供給される一次の電源電圧を表示パネルの仕様に応じた二次の電源電圧に変換するDC/DCコンバータを含んでいる。一般にDC/DCコンバータは、表示パネルを構成する絶縁基板上に搭載される内蔵回路と、接続端子を介して内蔵回路に接続されるフライングキャパシタなどの外付け部品とに分かれている。システムディスプレイ用のDC/DCコンバータは、例えば特許文献1に記載されている。
【0003】
【特許文献1】
特開2000−305504
【0004】
【発明が解決しようとする課題】
特許文献1に記載されたDC/DCコンバータなどでは、システムディスプレイに搭載されたDC/DCコンバータの変換効率が駆動システムの改良により大きく改善されてきている。しかしながら、駆動システムの改良に比べ実装技術の改善が進んでおらず、解決すべき課題となっている。
【0005】
第一に、従来のDC/DCコンバータでは、パネル上でのレイアウト配置が最適化されておらず、これが変換効率の更なる向上を阻害する要因となっていた。
【0006】
第二に、パネルの仕様に応じて複数のDC/DCコンバータを搭載した表示装置において、DC/DCコンバータに含まれるフライングキャパシタやバイパスコンデンサなど一部の部品は、素子面積が非常に大きくなる為、表示装置を構成するパネル側と機器本体側(セット側)を結ぶフラットケーブル上に実装する場合がある。この場合、複数の外付け部品をフラットケーブル上に実装する為、配線がクロスせざるを得ず、配線構造が多層化していた。従来単層配線を実現する為の最適なDC/DCコンバータ用端子配列が工夫されておらず、多層配線にならざるを得なかった為、フラットケーブルのコストが増大しており、解決すべき課題となっている。
【0007】
第三に、DC/DCコンバータをパネル上に搭載する場合、周辺回路部が必要とする電流量を全て供給する為、十分な容量を持つ必要があり、フライングキャパシタの内蔵化が難しいという課題があった。フライングキャパシタを外付け部品としてパネル外にレイアウトすると、部品点数の増加やコストの増加の要因になる。
【0008】
【課題を解決するための手段】
上述した従来の技術の課題に鑑み、本発明は表示領域に加え周辺の回路部も内蔵したシステムディスプレイにおいて、DC/DCコンバータの実装構造を改善し、以ってDC/DCコンバータの一層の効率化及び低コスト化を図ることを目的とする。係る目的を達成するために以下の手段を講じた。第一面は、電子機器のディスプレイ部品として用いられ、電子機器の本体側から供給される表示データ及び電源電圧に応じて動作し、表示領域とこれを駆動する周辺の回路部とこれを電子機器の本体側に接続する端子部とを絶縁基板上に一体的に形成したパネルからなる表示装置であって、前記絶縁基板は、中央に該表示領域が配され、これを囲む四辺に該回路部が配され、該四辺の内の一辺の端に該端子部が配されており、前記回路部は、電子機器本体から供給される一次の電源電圧をパネルの仕様に応じた二次の電源電圧に変換するDC/DCコンバータを含んでおり、前記DC/DCコンバータは、該絶縁基板上に搭載される内蔵回路と、該端子部を介して該内蔵回路に接続される外付け部品とを含み、前記内蔵回路は、該端子部が配された一辺上で該端子部と該表示領域の間に配され、該端子部を介して該内蔵回路と該外付け部品を結ぶ配線長を短縮化する。前記DC/DCコンバータは、ポンピングパルスで一次の電源電圧にポンピングされるフライングキャパシタと、ポンピングされた該一次の電源電圧をクランピングして二次の電源電圧を取り出すクランプ回路と、該二次の電源電圧に含まれるノイズを除去するバイパスコンデンサとを含み、前記クランプ回路は該内蔵回路に含まれる一方、前記フライングキャパシタ及びバイパスコンデンサは外付け部品として組み込まれる。
【0009】
第二面は、電子機器のディスプレイ部品として用いられ、電子機器の本体側から供給される表示データ及び電源電圧に応じて動作し、表示領域とこれを駆動する周辺の回路部とを絶縁基板上に一体的に形成したパネルと、これを電子機器の本体側に接続する複数の配線が平面的に配されたフラットケーブルとからなる表示装置であって、前記回路部は、電子機器本体から供給される一次の電源電圧をパネルの仕様に応じて複数レベルの二次の電源電圧に変換する複数のDC/DCコンバータを含んでおり、各DC/DCコンバータは、該絶縁基板上に搭載される内蔵回路と、該フラットケーブル上に搭載され配線を介して該内蔵回路に接続される外付け部品とを含み、複数のDC/DCコンバータに属する複数個の外付け部品を該フラットケーブル上で配線がクロスしない様適切にレイアウトし、以ってフラットケーブルを単層配線化することを特徴とする。各DC/DCコンバータは、ポンピングパルスで一次の電源電圧にポンピングされるフライングキャパシタと、ポンピングされた該一次の電源電圧をクランピングして二次の電源電圧を取り出すクランプ回路と、該二次の電源電圧に含まれるノイズを除去するバイパスコンデンサとを含み、前記クランプ回路は該内蔵回路に含まれる一方、前記フライングキャパシタ及びバイパスコンデンサは外付け部品としてフラットケーブルに搭載される。
【0011】
本発明の第一面によれば、DC/DCコンバータの内蔵回路部分は、接続端子が配された絶縁基板上の一辺で接続端子と表示領域の間にレイアウトされている。これにより、接続端子を介してDC/DCコンバータの内蔵回路部分とフライングキャパシタなど外付け部品とを結ぶ配線長を極限まで短縮化できる。配線長の短縮化により、有害な出力電圧降下を抑制可能とし、合わせて変換効率の改善を達成している。
本発明の第二面によれば、DC/DCコンバータは、パネルを構成する絶縁基板上に搭載される内蔵回路と、フラットケーブル上に搭載され配線を介して内蔵回路に接続される外付け部品とに分かれている。複数のDC/DCコンバータに属する外付け部品をフラットケーブル上で配線がクロスしない様に適切にレイアウトし、以ってフラットケーブルを単層配線化することに成功している。これにより、システム全体のコストを下げることが可能である。
【0012】
【発明の実施の形態】
以下図面を参照して本発明の実施の形態を詳細に説明する。図1は本発明に係る表示装置の全体構成を示すブロック図である。図示する様に、本表示装置0は、ガラスなどからなる絶縁基板1の上に集積形成されている。絶縁基板1の中央には表示領域2が形成されており、これを囲む様に周辺の回路部も一体的に形成されている。矩形の絶縁基板1の上辺には接続端子が形成されており、フレキシブルプリントケーブル(FPC)11を介して、電子機器本体側(セット側)と接続する様になっている。FPC11は複数の配線が平面的に配列した単層構造のフラットケーブルとなっている。
【0013】
表示領域2は行状のゲートラインG1〜Gmと列状の信号ラインS1〜Snが互いに交差配置したマトリクス構成となっている。各ゲートラインGと信号ラインSの交差部には画素が形成されている。本実施形態では、各画素は液晶素子LC、補助容量CS及び薄膜トランジスタTFTで構成されている。液晶素子LCは画素電極とこれに対向するコモン電極(COM)と両者の間に保持された液晶(電気光学物質)とで構成されている。TFTのゲート電極はゲートラインGに接続し、ソース電極は信号ラインSに接続し、ドレイン電極は液晶素子LCの画素電極に接続している。補助容量CSはTFTのドレイン電極と補助容量ラインとの間に接続されている。TFTはゲートラインGから供給される選択パルスで導通し、信号ラインSから供給される信号電圧を対応する液晶素子LCの画素電極に書き込む。補助容量CSは一フレームもしくは一フィールドの間、信号電圧を保持しておく。
【0014】
液晶素子LCは一般に交流駆動される。すなわち、信号ラインSを介して液晶素子LCに書き込まれる信号電圧は周期的に極性が反転する。これに合わせて、液晶素子LCのコモン電極COMに印加するコモン電圧VCOMも周期的に極性反転する必要がある。ここで、液晶素子LCやこれをスイッチング駆動するTFTには、極性に関し非対称性がある。この為、画素電極側とコモン電極側で中心レベルを合わせておくと、極性に関する非対称性が表われて、焼付きなど画品位の劣化が生じる。この対策として、信号電圧に対しコモン電圧を所定電圧分だけオフセットし、極性に関する非対称性を打ち消すことが行われている。尚、補助容量CSも、液晶素子LCの交流駆動に合わせて、交流動作させる必要がある。この為、各補助容量CSに共通接続された補助容量ラインに、同じく所定の周期で極性反転する電圧を印加する必要がある。
【0015】
上述した表示領域2を囲む上下左右四辺に周辺の回路部が集積形成されている。本実施形態の場合、この周辺回路部は、垂直ドライバ3、水平ドライバ4、COMドライバ5、CSドライバ6、DC/DCコンバータ7、DC/DCコンバータ7a、レベルシフタ(L/S)を含むインターフェース8、タイミングジェネレータ9、アナログ電圧ジェネレータ10などを含んでいる。但し本発明はこの構成に限られるものではなく、表示装置(システムディスプレイ)0の仕様に応じて適宜必要な回路が追加される一方、不必要な回路は削除される。例えば、場合により信号電圧とは別に完全な白表示や完全な黒表示に使われる信号電圧レベルを生成するドライバなどが組み込まれることもある。
【0016】
垂直ドライバ3は各ゲートラインG1〜Gmに接続され、線順次で選択パルスを供給する。水平ドライバ4は上下一対形成されており、各信号ラインS1〜Snの両端に接続して、両側から同時に所定の信号電圧を供給している。尚この信号電圧はFPC11を介してセット側から送られてくる表示データ(画像情報)に応じたものとなっている。
【0017】
コモンドライバ(COMドライバ)5は、周期的に極性反転するコモン電圧VCOMを各液晶素子LCに共通するコモン電極に印加する。COMドライバ5にはオフセット回路やスタート回路(COMスタータ)が付属している。オフセット回路はコモンドライバ5で生成されるコモン電圧のオフセットレベルを調節する。スタート回路(COMスタータ)はパネルの起動時にオフセット回路を充電してコモン電圧VCOMの印加を速やかに立ち上げる。CSドライバ6は周期的に極性反転する電圧を、各補助容量CSに共通する補助容量ラインに印加する。
【0018】
DC/DCコンバータ7は、電子機器本体からFPC11を介して供給される一次の電源電圧を、パネル(表示装置0)の仕様に応じた二次の電源電圧に変換する。特に、DC/DCコンバータ7は正側の電源電圧VDDの変換に用いられる。これに対し、DC/DCコンバータ7aは負側の電源電圧VSSの変換に用いられる。
【0019】
L/Sを含むインターフェース8は、FPC11を介してセット側から供給されたクロック信号、同期信号、画像信号などの制御信号を受け入れる。レベルシフタL/Sは、セット側から送られてきた制御信号(外部制御信号)をレベルシフトして、表示装置内部の回路動作仕様に適合した制御信号(内部制御信号)を生成する。尚、本明細書では外部制御信号と内部制御信号を区別する必要がある場合、各制御信号の種類を表わす記号の後ろに外部制御信号の場合数字(3)を付し、内部制御信号の場合数字(5)を付することがある。タイミングジェネレータ9は、L/Sを含むインターフェース8から送られてきたクロック信号や同期信号を処理して、回路各部のタイミング制御に必要なクロック信号などを生成する。アナログ電圧ジェネレータ10は、あらかじめ階調に応じた複数のレベルのアナログ電圧を、水平ドライバ4に供給する。水平ドライバ4は、電子機器の本体側から送られる画像情報に応じて階調化されたアナログの信号電圧を液晶素子LCに書き込む。
【0020】
図2は、表示装置側に対するセット側の制御シーケンスを示すタイミングチャートであり、(A)はオンシーケンスを表わし、(B)はオフシーケンスを表わしている。但し、待機モード(スタンバイモード)に関するシーケンス制御がない通常の場合を表わしている。ディスプレイ側に対してセット側からマスタクロックMCK、水平同期信号HSYNC、垂直同期信号VSYNC、表示データDATA、リセット信号RST、表示許可信号PCI、電源電圧VDDが所定のシーケンスに従って入力される。セット側からディスプレイ側を立ち上げるオンシーケンス(A)では、最初にVDDが立ち上がり次いでMCK、HSYNC、VSYNCがアクティブになる。時間ton1経過後、リセット信号RSTがローからハイに切り換わり、ディスプレイの回路部が初期化される。この後時間ton2経過後、DATAがローからアクティブに切り換わるとともに、表示許可信号PCIがローからハイに切り換わる。これにより、ディスプレイの表示領域に画像が映し出される。
【0021】
セット側からディスプレイを立ち下げるオフシーケンス(B)では、まずDATAがアクティブからローに切り換わるとともに表示許可信号PCIがハイからローに切り換わる。時間toff1経過後、リセット信号RSTがハイからローに切り換わり、ディスプレイの回路の内部状態をリセットする。時間toff2経過後、MCK、HSYNC、VSYNCの供給を遮断し最後にVDDを立ち下げる。これにより、VDDは接地電位あるいは浮遊電位となる。
【0022】
図3は、待機モード(スタンバイモード)を採用したオンシーケンス及びオフシーケンスを示すタイミングチャートである。理解を容易にする為、図2に示した通常のオンシーケンス及びオフシーケンスと対応する部分には対応する参照符号を用いてある。セット側は通常消費電力状態と低消費電力状態の切り換えが可能である。これに合わせてディスプレイ側を動作モードと待機モード(スタンバイモード)に切り換え制御する必要があり、この為セット側はディスプレイ側に対してスタンバイ信号STBを入力している。
【0023】
オンシーケンス(A)では、まずスタンバイ信号STBがローからハイに立ち上がり、ディスプレイは待機モードから動作モードに復帰する。STBの立ち上がりに合わせて、MCK、HSYNC、VSYNCがアクティブになる。但し、VDDはSTBに関わらず常に供給されている。時間ton1経過後RSTがローからハイに切り換わり、ディスプレイの回路状態が初期化される。時間ton2経過後DATAがアクティブになるとともにPCIがハイに切り換わり、画像が表示領域に映し出される。
【0024】
オフシーケンス(B)ではまずDATA及びPCIが非アクティブとなる。toff1経過後RSTがハイからローになりディスプレイの内部回路がリセットされる。toff2経過後STBがハイからローに切り換わるとともに、MCK、HSYNC、VSYNCが非アクティブになる。STBがハイからローになることで、ディスプレイ側は動作モードから待機モードに移行する。一方VDDは待機モードに移行したにも関わらず、常に電源電圧に維持されている。
【0025】
この様にスタンバイモードを採用したシステムでは、VDDをアクティブとしたままディスプレイ側の駆動回路システムをSTBに応じて非アクティブとする。スタンバイモード制御に用いる信号STBは、図示の様にセット側から独立して入力される制御信号の場合もあるが、セット側から供給される他の外部信号を、ディスプレイ側で内部的に論理処理して生成することもできる。オフシーケンスではRSTでディスプレイの内部回路を論理リセットしてから、STBが立ち下がることになる。
【0026】
図4は、スタンバイモードに適応したDC/DCコンバータ7の具体的な構成例を示す回路図である。ただし本発明はこれに限られるものではなく、スタンバイモードに対応していないDC/DCコンバータを用いることも可能である。図示する様に、DC/DCコンバータ7は、アンド素子(AND)701、遅延素子(DELAY)702、多段バッファ703、外付けのフライングキャパシタ704、クランピング用のトランジスタ705−707、出力トランジスタ708、内部コンデンサ709、レベルシフタ(L/S)710、アンド素子711、バッファ712、外付けのバイパスコンデンサ720、終端抵抗721などで構成されている。DC/DCコンバータ7は、絶縁基板上に搭載される内蔵回路と、接続端子を介して内蔵回路に接続される外付け部品とで構成されている。図示の例では、フライングキャパシタ704とバイパスコンデンサ720が外付け部品であり、残る回路要素は全て絶縁基板上に内蔵されている。内蔵回路部は、表示領域に形成されているスイッチング用の薄膜トランジスタTFTと同一のプロセスで形成されるTFTなどで構成されている。
【0027】
DC/DCコンバータ7は、セット側から供給される一次の電源電圧VDD1を、パネルの仕様に応じた二次の電源電圧VDD2に変換する。この為、ポンピング用のクロック信号(ポンピングパルス)がアンド素子701及び位相調整用の遅延素子702を介して、多段バッファ703に供給される。多段バッファ703を介してフライングキャパシタ704の一次側がポンピングパルスによってVDD1までポンピングされる。フライングキャパシタ704の二次側にはTFT705,706,707からなるクランプ回路が接続されており、フライングキャパシタ704の出力電圧をVDD2までクランピングする。本実施例では、VDD2=2×VDD1までクランピングしている。出力トランジスタ708はVDD2までクランプされた矩形波の波高部を取り出して、直流の二次電源電圧VDD2を出力する。その際、外付けのバイパスコンデンサ(デカップリングコンデンサ)720は、二次電源電圧VDD2に含まれるリップルノイズを除去して平滑化している。尚、遅延素子702を通過したクロック信号は内部コンデンサ709を介してクランプ用トランジスタ705,706のドレインに印加されるとともに、出力トランジスタ708のゲートに印加されている。又アンド素子701を通過したクロック信号はレベルシフタ710、アンド素子711及びバッファ712によりクランピング用パルスCLPに整形された上で、トランジスタ705,706のゲートに印加されている。又必要に応じ制御信号がアンド素子711を介して入力され、DC/DCコンバータ7をリセットする様になっている。この様に、DC/DCコンバータ7は、ポンピングパルスで一次の電源電圧VDD1にポンピングされるフライングキャパシタ704と、ポンピングされたフライングキャパシタ704をクランピングして二次の電源電圧VDD2を取り出すクランプ回路(705−708)と、二次の電源電圧VDDに含まれるノイズを除去するバイパスコンデンサ720とで基本的に構成されている。
【0028】
DC/DCコンバータ7はスタンバイモードに対応するため、待機制御手段としてアンド素子701を用いており、STB信号を受け入れる様になっている。STB信号がハイからローに切り換わって待機モードへの移行が指示されると、アンド素子701が閉じてクロック信号(ポンピングパルス)の入力が遮断される。ポンピングパルスを停止してフライングキャパシタ704への充放電を停止し、以って消費電力を削減している。尚、スタンバイモードに移行した場合、DC/DCコンバータ7の出力端子は終端抵抗721によってVDD1又はGNDなどの所定電位に固定される。これにより、システムディスプレイ内の電源ラインが浮遊状態になることを防いでいる。図示の例では終端抵抗721は内蔵となっているが、外付部品としてもよい。
【0029】
図5は、DC/DCコンバータを表示装置に搭載する場合の問題点を模式的に表わしている。表示装置を構成する絶縁基板1上にDC/DCコンバータ7を集積形成する場合、フライングキャパシタ704及びバイパスコンデンサ720は素子面積が非常に大きくなる為、外付け部品とすることが多い。この時、DC/DCコンバータ7からフライングキャパシタ704までの距離が長いと、表示装置内の配線抵抗r1,r2により、フライングキャパシタ704への充放電の時定数の低下が生じ、変換効率の悪化につながる。又、DC/DCコンバータ7からバイパスコンデンサ720までの距離が長いと、表示装置内の配線抵抗r3,r4により、DC/DCコンバータ7の出力電圧の降下ΔV1+ΔV2が生じ、同じく変換効率の低下につながる。
【0030】
図6は、図5に示した課題を解決する為に考案されたレイアウトを模式的に表わしている。本表示装置は、電子機器のディスプレイ部品として用いられ、電子機器の本体側(図示せず)から供給される表示データ及び電源電圧に応じて動作し、表示領域2とこれを駆動する周辺の回路部とこれを電子機器の本体側に接続する端子部12とを絶縁基板1上に一体的に形成したパネルからなる。絶縁基板1は、中央に表示領域2が配され、これを囲む四辺に回路部が配されている。四辺の内の一辺(本実施例では下辺)の端に端子部12が配されている。表示領域2を囲む回路部は、電子機器本体から供給される一次の電源電圧をパネルの仕様に応じた二次の電源電圧へ変換するDC/DCコンバータ7を含んでいる。DC/DCコンバータ7は、絶縁基板1上に搭載される内蔵回路と、端子部12を介して内蔵回路に接続される外付け部品とを含む。本実施例では、DC/DCコンバータ7は、ポンピングパルスで一次の電源電圧にポンピングされるフライングキャパシタ704と、ポンピングされたフライングキャパシタ704をクランピングして二次の電源電圧を取り出すクランプ回路と、二次の電源電圧に含まれるノイズを除去するバイパスコンデンサ720とを含んでいる。クランプ回路は内蔵回路に含まれる一方、フライングキャパシタ704及びバイパスコンデンサ720は外付け部品として組み込まれている。本実施形態の特徴事項として、DC/DCコンバータ7の内蔵回路部分は、端子部12が配された下辺上で端子部12と表示領域2の間に配され、端子部12を介して内蔵回路と外付け部品を結ぶ配線13の長さを短縮化している。
【0031】
図6に示したレイアウトを採用することで、入力端子からDC/DCコンバータ7までの距離を最短化できる。表示装置の他の制御信号に割り当てられる配線の影響が少ない為、外付け部品に対する配線幅を太くできるなどのメリットが生じる。フライングキャパシタ704の両側電極につながる配線13の電気抵抗及び内蔵DC/DCコンバータ7の出力端子からバイパスコンデンサ720までの配線抵抗を最小化することができ、DC/DCコンバータ7の変換効率の改善につながる。
【0032】
図7は、フレキシブルケーブル11上にフライングキャパシタ704やバイパスコンデンサ720を実装した場合の構造を表わしている。表示装置側の入力端子12はフレキシブルケーブル(フラットケーブル)11を介して本体側の出力端子へと接続されている。GND端子に隣接してフライングキャパシタ704用の接続端子1,2を配置する。さらにその隣にバイパスコンデンサ用の接続端子2を二本配置する。これは、DC/DCコンバータ側から見て、バイパスコンデンサ720に対する入力端子及び出力端子となっている。バイパスコンデンサ720の他方の端子はフレキシブルケーブル11上でGND端子に接続されている。この様なレイアウトにすると、フレキシブルケーブル11上で配線がクロスすることがなくなり、単層化が実現できる。フレキシブルケーブル11を単純なプロセスで作ることが可能となり、フレキシブルケーブル11の部品コストの低減化を実現できる。
【0033】
図8は、複数のDC/DCコンバータ(図示の例では3個)に対応したフライングキャパシタ704やバイパスコンデンサ720をフレキシブルケーブル11上に実装する場合のレイアウトを表わしている。一番目のDC/DCコンバータに対応して、GND端子、フライングキャパシタ用接続端子1,2及びバイパスコンデンサ用接続端子2,2を図示の様にa,b,cの順に配列する。GND端子は全てのDC/DCコンバータに対して共通である。二番目のDC/DCコンバータについてはb及びcのレイアウトを繰り返す。更に三番目のDC/DCコンバータについてもb,cのレイアウトを繰り返す。尚図示のように三番目のDC/DCコンバータがフライングキャパシタを内蔵している場合、bのレイアウトは省略される。この様に、一番目のDC/DCコンバータに対するa−b−cのレイアウトの後、二番目以降のDC/DCコンバータに対してb−cの配列を繰り返すことで、フレキシブルケーブル11上の配線がクロスすることなく、単層化を実現できる。
【0034】
図9は、本発明の別の実施形態に係るDC/DCコンバータを示す回路図である。基本的には、図4に示した先のDC/DCコンバータ7と同様であり、理解を容易にする為対応する部分には対応する参照番号を付してある。異なる点は、図4に示したDC/DCコンバータがフライングキャパシタ704を外付けとしていたのに対し、図9に示したDC/DCコンバータはフライングキャパシタ704を内蔵化していることである。フライングキャパシタ704を表示装置内に内蔵させることにより、表示装置外部の部品点数を削減することができる。通常フライングキャパシタ704はDC/DCコンバータが表示装置内の回路部を駆動する為に十分な電流能力を必要とし、フライングキャパシタ704も大きな容量が要求される。しかしながら容量が大きいと素子面積も大きくなる為、内蔵化の妨げとなる。DC/DCコンバータの電流能力はCVf値で決定される。Cはフライングキャパシタの容量、Vはポンピングパルスの波高値、fは同じくポンピングパルスの周波数である。ポンピング周波数を増大させることで、フライングキャパシタの素子面積をその分小さくでき、フライングキャパシタの内蔵化を実現可能である。但し、ポンピング周波数が速過ぎる場合、DC/DCコンバータに含まれる多段バッファ703を構成するインバータの遷移による電流ロスが大きくなり、逆に変換効率の低下が生じてしまう。
【0035】
この解決策として本発明では図10に示した構成を採用している。まず前提として、フライングキャパシタを内蔵させることのできる最小周波数を計算する。ポンピングパルスはこの最小周波数より高く設定する必要がある。但し、最高周波数の外部信号周波数よりは低くする必要がある。この様な前提で、まずタイミングジェネレータ9に外部信号入力(MCK,HCKなど)を供給する。タイミングジェネレータ9はこの外部信号を分周して所望周波数のポンピングパルスを生成する。DC/DCコンバータ7はこのポンピングパルスを用いて表示装置内蔵のフライングキャパシタ704をポンピングする。この様に本実施形態では、タイミングジェネレータ9を利用して、速い周波数のクロックをDC/DCコンバータの高効率化に適する様に分周する。
【0036】
図11は、図10に示したシステムの動作説明に供するタイミングチャートである。図示する様に外部本体からの高周波数信号入力を、表示装置内のタイミングジェネレータにより分周して周波数を低くし、ポンピングパルスとして用いる。入力パルスのデューティ比は任意で良く、これを表示装置内のタイミングジェネレータでDC/DCコンバータに必要な所望周波数に分周して、適切な周波数及びデューティ比のポンピングパルスに変換する。これをDC/DCコンバータに入力することで、外部セット側から個別にポンピングパルスを入力する必要がなくなる。よって表示装置の入力端子数を削減でき、システムの小型化に寄与する。又フライングキャパシタを表示装置に内蔵することで部品点数の削減が実現できる。
【0037】
【発明の効果】
以上説明した様に、本発明の第一面によれば、表示装置を構成する絶縁基板上でDC/DCコンバータのレイアウトを改善することにより、変換効率の更なる効率化を達成でき、ひいては表示装置の低消費電力化が実現できる。又、本発明の第二面によれば、入力端子配列の最適化により、フラットケーブルのクロス配線をなくすことができ、フラットケーブルを単純なプロセスで作ることを可能とし部品コストの低減化を実現できる。又、本発明の第三面によれば、DC/DCコンバータに入力するポンピングパルスを表示装置内のタイミングジェネレータで生成している。これにより、表示装置の入力端子数が削減でき、システムの小型化につながる。又、フライングキャパシタを表示装置に内蔵することで、部品点数の削減が実現できる。
【図面の簡単な説明】
【図1】本発明に係る表示装置の全体構成を示すブロック図である。
【図2】表示装置のオンシーケンス及びオフシーケンスを示すタイミングチャートである。
【図3】待機モードを採用した表示装置のオンシーケンス及びオフシーケンスを示すタイミングチャートである。
【図4】図1に示した表示装置に組み込まれるDC/DCコンバータの実施例を示す回路図である。
【図5】内蔵DC/DCコンバータの問題点を示す模式図である。
【図6】本発明の第一実施形態に係る表示装置を示す模式図である。
【図7】DC/DCコンバータの構成部品のレイアウトを示す模式図である。
【図8】本発明の第二実施形態に係る表示装置の主要部となるDC/DCコンバータを示す模式図である。
【図9】本発明の第三実施形態に係る表示装置に組み込まれるDC/DCコンバータを示す回路図である。
【図10】図9に示したDC/DCコンバータに供給されるポンピングパルスの生成過程を示す模式図である。
【図11】図9に示したDC/DCコンバータに供給されるポンピングパルスの生成過程を示すタイミングチャートである。
【符号の説明】
0・・・表示装置、1・・・絶縁基板、2・・・表示領域、7・・・DC/DCコンバータ、9・・・タイミングジェネレータ、11・・・フラットケーブル、12・・・入力端子部、704・・・フライングキャパシタ、720・・・バイパスコンデンサ
[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a display device (system display) in which a central display region and peripheral circuit portions are integrally formed on a common insulating substrate. More specifically, the present invention relates to a technique for mounting a DC / DC converter included as a block of a peripheral circuit unit.
[0002]
[Prior art]
An active matrix liquid crystal panel using TFT as a switching element has an advantage that a so-called system display can be constructed because a peripheral circuit portion can be integrated and formed in addition to a display region. The system display is used as a display component of an electronic device and operates according to display data and a power supply voltage supplied from the main body side of the electronic device. The circuit section of the system display includes a DC / DC converter that converts a primary power supply voltage supplied from the electronic device main body side (set side) into a secondary power supply voltage according to the specifications of the display panel. In general, the DC / DC converter is divided into a built-in circuit mounted on an insulating substrate constituting the display panel and an external component such as a flying capacitor connected to the built-in circuit via a connection terminal. A DC / DC converter for system display is described in Patent Document 1, for example.
[0003]
[Patent Document 1]
JP 2000-305504 A
[0004]
[Problems to be solved by the invention]
In the DC / DC converter described in Patent Document 1, the conversion efficiency of the DC / DC converter mounted on the system display has been greatly improved by improving the drive system. However, the improvement of the mounting technology is not progressing compared with the improvement of the drive system, which is a problem to be solved.
[0005]
First, in the conventional DC / DC converter, the layout arrangement on the panel is not optimized, and this is a factor that hinders further improvement in conversion efficiency.
[0006]
Second, in a display device equipped with a plurality of DC / DC converters according to the panel specifications, some parts such as flying capacitors and bypass capacitors included in the DC / DC converter have a very large element area. In some cases, it is mounted on a flat cable connecting the panel side constituting the display device and the device main body side (set side). In this case, since a plurality of external parts are mounted on the flat cable, the wiring has to be crossed, and the wiring structure is multilayered. Conventionally, the optimal DC / DC converter terminal arrangement for realizing single-layer wiring has not been devised, and it has been necessary to use multi-layer wiring, so the cost of flat cables has increased and problems to be solved It has become.
[0007]
Thirdly, when a DC / DC converter is mounted on a panel, it needs to have sufficient capacity to supply all the current required by the peripheral circuit section, and it is difficult to incorporate a flying capacitor. there were. If the flying capacitor is laid out outside the panel as an external component, it causes an increase in the number of components and an increase in cost.
[0008]
[Means for Solving the Problems]
  In view of the above-described problems of the prior art, the present invention improves the mounting structure of a DC / DC converter in a system display that incorporates a peripheral circuit portion in addition to a display area, thereby further improving the efficiency of the DC / DC converter. The purpose is to reduce the cost and cost. The following measures were taken in order to achieve this purpose. The first surface is used as a display component of an electronic device, operates in accordance with display data and a power supply voltage supplied from the main body side of the electronic device, and includes a display area, a peripheral circuit unit that drives the display region, and the electronic device. A display device comprising a panel integrally formed on an insulating substrate with a terminal portion connected to the main body side of the device, wherein the insulating substrate has the display area arranged in the center, and the circuit portion on four sides surrounding the display region. And the terminal portion is arranged at one end of the four sides, and the circuit portion converts the primary power supply voltage supplied from the electronic device main body to the secondary power supply voltage according to the specifications of the panel. The DC / DC converter includes a built-in circuit mounted on the insulating substrate, and an external component connected to the built-in circuit via the terminal unit. The built-in circuit is provided with the terminal portion. Disposed between the terminal portion and the display area on one side which, turn into shortening the wiring length for connecting the inner built circuit and external attached components through the terminal portionThe in frontThe DC / DC converter includes a flying capacitor pumped to a primary power supply voltage with a pumping pulse, and the pumped capacitor.Primary power supply voltageA clamping circuit for extracting a secondary power supply voltage and a bypass capacitor for removing noise contained in the secondary power supply voltage, wherein the clamping circuit is included in the built-in circuit, while the flying capacitor The bypass capacitor is incorporated as an external component.
[0009]
  The second surface is used as a display component of an electronic device, operates in accordance with display data and a power supply voltage supplied from the main body side of the electronic device, and displays a display region and a peripheral circuit unit that drives the display region on an insulating substrate. And a flat cable in which a plurality of wirings connecting the panel to the main body side of the electronic device are arranged in a plane, and the circuit unit is supplied from the electronic device main body. Including a plurality of DC / DC converters that convert the primary power supply voltage to a secondary power supply voltage of a plurality of levels according to the specifications of the panel, and each DC / DC converter is mounted on the insulating substrate Including a built-in circuit and an external component mounted on the flat cable and connected to the built-in circuit via wiring, and a plurality of external components belonging to a plurality of DC / DC converters are connected to the flat cable. Properly laid such that the wiring does not cross over table, to characterized in that the single layer wiring of the flat cable Te TsuThe eachThe DC / DC converter includes a flying capacitor pumped to a primary power supply voltage by a pumping pulse, and the pumped capacitor.Primary power supply voltageA clamping circuit for extracting a secondary power supply voltage and a bypass capacitor for removing noise contained in the secondary power supply voltage, wherein the clamping circuit is included in the built-in circuit, while the flying capacitor And bypass condenserSaMounted on a flat cable as an external component.
[0011]
  According to the first aspect of the present invention, the built-in circuit portion of the DC / DC converter is laid out between the connection terminal and the display area on one side on the insulating substrate on which the connection terminal is arranged. As a result, the wiring length connecting the internal circuit portion of the DC / DC converter and the external component such as the flying capacitor via the connection terminal can be shortened to the limit. By shortening the wiring length, it is possible to suppress harmful output voltage drop, and at the same time, the conversion efficiency is improved.
  According to the second aspect of the present invention, the DC / DC converter includes a built-in circuit mounted on an insulating substrate constituting the panel, and an external component mounted on the flat cable and connected to the built-in circuit via wiring. It is divided into and. The external components belonging to a plurality of DC / DC converters have been properly laid out so that the wiring does not cross on the flat cable, and the flat cable has been successfully made into a single layer wiring. This can reduce the overall system cost.The
[0012]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. FIG. 1 is a block diagram showing the overall configuration of a display device according to the present invention. As shown in the figure, the display device 0 is integrated on an insulating substrate 1 made of glass or the like. A display region 2 is formed at the center of the insulating substrate 1, and peripheral circuit portions are also integrally formed so as to surround it. A connection terminal is formed on the upper side of the rectangular insulating substrate 1 and is connected to the electronic device main body side (set side) via a flexible printed cable (FPC) 11. The FPC 11 is a flat cable having a single layer structure in which a plurality of wirings are arranged in a plane.
[0013]
The display region 2 has a matrix configuration in which row-like gate lines G1 to Gm and column-like signal lines S1 to Sn are arranged to cross each other. Pixels are formed at the intersections of the gate lines G and the signal lines S. In this embodiment, each pixel includes a liquid crystal element LC, an auxiliary capacitor CS, and a thin film transistor TFT. The liquid crystal element LC includes a pixel electrode, a common electrode (COM) facing the pixel electrode, and a liquid crystal (electro-optical material) held between the pixel electrode and the common electrode (COM). The gate electrode of the TFT is connected to the gate line G, the source electrode is connected to the signal line S, and the drain electrode is connected to the pixel electrode of the liquid crystal element LC. The auxiliary capacitor CS is connected between the drain electrode of the TFT and the auxiliary capacitor line. The TFT is turned on by the selection pulse supplied from the gate line G, and the signal voltage supplied from the signal line S is written to the pixel electrode of the corresponding liquid crystal element LC. The auxiliary capacitor CS holds the signal voltage for one frame or one field.
[0014]
The liquid crystal element LC is generally AC driven. That is, the polarity of the signal voltage written to the liquid crystal element LC via the signal line S is periodically reversed. In accordance with this, it is necessary to periodically reverse the polarity of the common voltage VCOM applied to the common electrode COM of the liquid crystal element LC. Here, the liquid crystal element LC and the TFT that performs switching driving thereof have asymmetry with respect to polarity. For this reason, if the center level is matched between the pixel electrode side and the common electrode side, asymmetry with respect to the polarity appears, and image quality deterioration such as image sticking occurs. As a countermeasure, the common voltage is offset by a predetermined voltage with respect to the signal voltage to cancel the asymmetry related to the polarity. The auxiliary capacitor CS also needs to be AC-operated in accordance with the AC driving of the liquid crystal element LC. For this reason, it is necessary to apply a voltage whose polarity is inverted in the same predetermined cycle to the auxiliary capacitor line commonly connected to each auxiliary capacitor CS.
[0015]
Peripheral circuit portions are integrated and formed on the four sides of the upper, lower, left and right sides surrounding the display area 2 described above. In the case of the present embodiment, the peripheral circuit section includes an interface 8 including a vertical driver 3, a horizontal driver 4, a COM driver 5, a CS driver 6, a DC / DC converter 7, a DC / DC converter 7a, and a level shifter (L / S). , A timing generator 9, an analog voltage generator 10, and the like. However, the present invention is not limited to this configuration, and necessary circuits are appropriately added according to the specifications of the display device (system display) 0, while unnecessary circuits are deleted. For example, in some cases, a driver for generating a signal voltage level used for complete white display or complete black display separately from the signal voltage may be incorporated.
[0016]
The vertical driver 3 is connected to each of the gate lines G1 to Gm, and supplies a selection pulse line by line. The horizontal driver 4 is formed in a pair of upper and lower sides, is connected to both ends of each signal line S1 to Sn, and supplies a predetermined signal voltage from both sides simultaneously. This signal voltage corresponds to display data (image information) sent from the set side via the FPC 11.
[0017]
The common driver (COM driver) 5 applies a common voltage VCOM whose polarity is periodically inverted to a common electrode common to each liquid crystal element LC. The COM driver 5 is attached with an offset circuit and a start circuit (COM starter). The offset circuit adjusts the offset level of the common voltage generated by the common driver 5. The start circuit (COM starter) charges the offset circuit when the panel is started, and quickly starts application of the common voltage VCOM. The CS driver 6 applies a voltage whose polarity is periodically inverted to the auxiliary capacitor line common to the auxiliary capacitors CS.
[0018]
The DC / DC converter 7 converts the primary power supply voltage supplied from the electronic device main body via the FPC 11 into a secondary power supply voltage according to the specifications of the panel (display device 0). In particular, the DC / DC converter 7 is used for conversion of the positive power supply voltage VDD. On the other hand, the DC / DC converter 7a is used for conversion of the negative power supply voltage VSS.
[0019]
The interface 8 including L / S accepts control signals such as a clock signal, a synchronization signal, and an image signal supplied from the set side via the FPC 11. The level shifter L / S shifts the level of the control signal (external control signal) sent from the set side, and generates a control signal (internal control signal) that conforms to the circuit operation specifications inside the display device. In this specification, when it is necessary to distinguish between the external control signal and the internal control signal, the number (3) is added in the case of the external control signal after the symbol indicating the type of each control signal. The number (5) may be attached. The timing generator 9 processes a clock signal and a synchronization signal sent from the interface 8 including the L / S, and generates a clock signal necessary for timing control of each part of the circuit. The analog voltage generator 10 supplies a plurality of levels of analog voltages corresponding to gradations to the horizontal driver 4 in advance. The horizontal driver 4 writes in the liquid crystal element LC an analog signal voltage that is grayscaled according to image information sent from the main body side of the electronic device.
[0020]
FIG. 2 is a timing chart showing a control sequence on the set side with respect to the display device side, where (A) represents an on sequence and (B) represents an off sequence. However, it represents a normal case where there is no sequence control related to the standby mode (standby mode). A master clock MCK, a horizontal synchronization signal HSYNC, a vertical synchronization signal VSYNC, display data DATA, a reset signal RST, a display permission signal PCI, and a power supply voltage VDD are input according to a predetermined sequence from the set side to the display side. In the on sequence (A) in which the display side is raised from the set side, VDD first rises and then MCK, HSYNC, and VSYNC become active. After the time ton1 has elapsed, the reset signal RST switches from low to high, and the display circuit section is initialized. Thereafter, after the time ton2 has elapsed, DATA is switched from low to active, and the display permission signal PCI is switched from low to high. As a result, an image is displayed on the display area of the display.
[0021]
In the off sequence (B) in which the display is lowered from the set side, first, DATA is switched from active to low, and the display permission signal PCI is switched from high to low. After the time toff1 has elapsed, the reset signal RST switches from high to low to reset the internal state of the display circuit. After the time toff2 has elapsed, the supply of MCK, HSYNC, and VSYNC is cut off, and finally VDD is lowered. As a result, VDD becomes a ground potential or a floating potential.
[0022]
FIG. 3 is a timing chart showing an on sequence and an off sequence employing a standby mode (standby mode). For easy understanding, the same reference numerals are used for the portions corresponding to the normal on sequence and off sequence shown in FIG. The set side can be switched between a normal power consumption state and a low power consumption state. In accordance with this, it is necessary to switch the display side between the operation mode and the standby mode (standby mode), and for this reason, the set side inputs a standby signal STB to the display side.
[0023]
In the on sequence (A), first, the standby signal STB rises from low to high, and the display returns from the standby mode to the operation mode. MCK, HSYNC, and VSYNC become active at the rising edge of STB. However, VDD is always supplied regardless of STB. After the time ton1 has elapsed, RST changes from low to high, and the circuit state of the display is initialized. After time ton2 elapses, DATA becomes active and PCI switches to high, and an image is displayed in the display area.
[0024]
In the off sequence (B), first, DATA and PCI are inactive. After elapse of toff1, RST changes from high to low, and the internal circuit of the display is reset. After toff2, STB changes from high to low, and MCK, HSYNC, and VSYNC become inactive. When STB changes from high to low, the display side shifts from the operation mode to the standby mode. On the other hand, VDD is always maintained at the power supply voltage despite the transition to the standby mode.
[0025]
In the system adopting the standby mode as described above, the drive circuit system on the display side is made inactive according to the STB while VDD remains active. The signal STB used for standby mode control may be a control signal input independently from the set side as shown in the figure, but other external signals supplied from the set side are internally logically processed on the display side. Can also be generated. In the off sequence, the internal circuit of the display is logically reset by RST, and then STB falls.
[0026]
FIG. 4 is a circuit diagram showing a specific configuration example of the DC / DC converter 7 adapted to the standby mode. However, the present invention is not limited to this, and a DC / DC converter that does not support the standby mode can be used. As shown, the DC / DC converter 7 includes an AND element (AND) 701, a delay element (DELAY) 702, a multistage buffer 703, an external flying capacitor 704, clamping transistors 705 to 707, an output transistor 708, The circuit includes an internal capacitor 709, a level shifter (L / S) 710, an AND element 711, a buffer 712, an external bypass capacitor 720, a termination resistor 721, and the like. The DC / DC converter 7 includes a built-in circuit mounted on an insulating substrate and an external component connected to the built-in circuit via a connection terminal. In the illustrated example, the flying capacitor 704 and the bypass capacitor 720 are external components, and all the remaining circuit elements are built on the insulating substrate. The built-in circuit portion is composed of a TFT formed by the same process as the switching thin film transistor TFT formed in the display region.
[0027]
The DC / DC converter 7 converts the primary power supply voltage VDD1 supplied from the set side into a secondary power supply voltage VDD2 according to the specifications of the panel. Therefore, a clock signal for pumping (pumping pulse) is supplied to the multistage buffer 703 via the AND element 701 and the delay element 702 for phase adjustment. The primary side of the flying capacitor 704 is pumped to VDD1 by the pumping pulse through the multistage buffer 703. A clamping circuit composed of TFTs 705, 706, and 707 is connected to the secondary side of the flying capacitor 704, and clamps the output voltage of the flying capacitor 704 to VDD2. In this embodiment, clamping is performed up to VDD2 = 2 × VDD1. The output transistor 708 takes out the crest portion of the rectangular wave clamped to VDD2 and outputs a DC secondary power supply voltage VDD2. At that time, the external bypass capacitor (decoupling capacitor) 720 is smoothed by removing ripple noise contained in the secondary power supply voltage VDD2. The clock signal that has passed through the delay element 702 is applied to the drains of the clamping transistors 705 and 706 via the internal capacitor 709 and to the gate of the output transistor 708. The clock signal that has passed through the AND element 701 is shaped into a clamping pulse CLP by the level shifter 710, the AND element 711, and the buffer 712, and then applied to the gates of the transistors 705 and 706. If necessary, a control signal is input via an AND element 711 to reset the DC / DC converter 7. In this manner, the DC / DC converter 7 includes a flying capacitor 704 that is pumped to the primary power supply voltage VDD1 by a pumping pulse, and a clamp circuit that clamps the pumped flying capacitor 704 to extract the secondary power supply voltage VDD2. 705-708) and a bypass capacitor 720 for removing noise included in the secondary power supply voltage VDD.
[0028]
Since the DC / DC converter 7 corresponds to the standby mode, the AND element 701 is used as a standby control means and receives the STB signal. When the STB signal is switched from high to low to instruct the transition to the standby mode, the AND element 701 is closed and the input of the clock signal (pumping pulse) is cut off. The pumping pulse is stopped and charging / discharging to the flying capacitor 704 is stopped, thereby reducing power consumption. When the standby mode is entered, the output terminal of the DC / DC converter 7 is fixed to a predetermined potential such as VDD1 or GND by the termination resistor 721. As a result, the power supply line in the system display is prevented from floating. In the illustrated example, the termination resistor 721 is built-in, but may be an external component.
[0029]
FIG. 5 schematically shows a problem when the DC / DC converter is mounted on the display device. When the DC / DC converter 7 is integrally formed on the insulating substrate 1 constituting the display device, the flying capacitor 704 and the bypass capacitor 720 are very large in element area, and are often external components. At this time, if the distance from the DC / DC converter 7 to the flying capacitor 704 is long, the wiring resistors r1 and r2 in the display device cause a decrease in the time constant of charging and discharging to the flying capacitor 704, resulting in deterioration in conversion efficiency. Connected. Further, if the distance from the DC / DC converter 7 to the bypass capacitor 720 is long, a drop ΔV1 + ΔV2 in the output voltage of the DC / DC converter 7 is caused by the wiring resistances r3 and r4 in the display device, which also leads to a decrease in conversion efficiency. .
[0030]
FIG. 6 schematically shows a layout devised to solve the problem shown in FIG. The display device is used as a display component of an electronic device, operates in accordance with display data and a power supply voltage supplied from a main body side (not shown) of the electronic device, and a display area 2 and peripheral circuits for driving the display region 2 And a terminal portion 12 that connects this portion to the main body side of the electronic device. The insulating substrate 1 is provided with a display area 2 in the center and circuit portions on the four sides surrounding it. The terminal portion 12 is disposed at the end of one of the four sides (the lower side in this embodiment). The circuit portion surrounding the display area 2 includes a DC / DC converter 7 that converts a primary power supply voltage supplied from the electronic device main body to a secondary power supply voltage according to the specifications of the panel. The DC / DC converter 7 includes a built-in circuit mounted on the insulating substrate 1 and an external component connected to the built-in circuit via the terminal portion 12. In this embodiment, the DC / DC converter 7 includes a flying capacitor 704 that is pumped to a primary power supply voltage by a pumping pulse, a clamp circuit that clamps the pumped flying capacitor 704 and extracts a secondary power supply voltage, And a bypass capacitor 720 for removing noise included in the secondary power supply voltage. While the clamp circuit is included in the built-in circuit, the flying capacitor 704 and the bypass capacitor 720 are incorporated as external components. As a feature of the present embodiment, the built-in circuit portion of the DC / DC converter 7 is disposed between the terminal portion 12 and the display area 2 on the lower side where the terminal portion 12 is disposed, and the built-in circuit is interposed via the terminal portion 12. And the length of the wiring 13 connecting the external parts is shortened.
[0031]
By adopting the layout shown in FIG. 6, the distance from the input terminal to the DC / DC converter 7 can be minimized. Since the influence of the wiring allocated to other control signals of the display device is small, there is a merit that the wiring width for the external component can be increased. The electrical resistance of the wiring 13 connected to the electrodes on both sides of the flying capacitor 704 and the wiring resistance from the output terminal of the built-in DC / DC converter 7 to the bypass capacitor 720 can be minimized, and the conversion efficiency of the DC / DC converter 7 can be improved. Connected.
[0032]
FIG. 7 shows a structure when a flying capacitor 704 and a bypass capacitor 720 are mounted on the flexible cable 11. The input terminal 12 on the display device side is connected to the output terminal on the main body side via a flexible cable (flat cable) 11. The connection terminals 1 and 2 for the flying capacitor 704 are disposed adjacent to the GND terminal. Further, two bypass capacitor connection terminals 2 are arranged next to it. This is an input terminal and an output terminal for the bypass capacitor 720 when viewed from the DC / DC converter side. The other terminal of the bypass capacitor 720 is connected to the GND terminal on the flexible cable 11. With such a layout, wiring does not cross on the flexible cable 11 and a single layer can be realized. The flexible cable 11 can be manufactured by a simple process, and the cost of parts of the flexible cable 11 can be reduced.
[0033]
FIG. 8 shows a layout when a flying capacitor 704 and a bypass capacitor 720 corresponding to a plurality of DC / DC converters (three in the illustrated example) are mounted on the flexible cable 11. Corresponding to the first DC / DC converter, the GND terminal, the flying capacitor connection terminals 1 and 2 and the bypass capacitor connection terminals 2 and 2 are arranged in the order of a, b and c as shown in the figure. The GND terminal is common to all DC / DC converters. The layout of b and c is repeated for the second DC / DC converter. Further, the layout of b and c is repeated for the third DC / DC converter. If the third DC / DC converter incorporates a flying capacitor as shown in the figure, the layout of b is omitted. In this way, after the ab-c layout for the first DC / DC converter, the b-c arrangement is repeated for the second and subsequent DC / DC converters, so that the wiring on the flexible cable 11 can be arranged. A single layer can be realized without crossing.
[0034]
FIG. 9 is a circuit diagram showing a DC / DC converter according to another embodiment of the present invention. Basically, it is the same as the previous DC / DC converter 7 shown in FIG. 4, and corresponding parts are denoted by corresponding reference numerals for easy understanding. The difference is that the DC / DC converter shown in FIG. 4 has the flying capacitor 704 externally attached thereto, whereas the DC / DC converter shown in FIG. 9 has the flying capacitor 704 built-in. By incorporating the flying capacitor 704 in the display device, the number of parts outside the display device can be reduced. Usually, the flying capacitor 704 requires sufficient current capability for the DC / DC converter to drive the circuit portion in the display device, and the flying capacitor 704 is also required to have a large capacity. However, if the capacitance is large, the element area also increases, which hinders incorporation. The current capability of the DC / DC converter is determined by the CVf value. C is the capacitance of the flying capacitor, V is the peak value of the pumping pulse, and f is the frequency of the pumping pulse. By increasing the pumping frequency, the element area of the flying capacitor can be reduced correspondingly, and the incorporation of the flying capacitor can be realized. However, if the pumping frequency is too fast, current loss due to the transition of the inverter constituting the multi-stage buffer 703 included in the DC / DC converter increases, and conversely, conversion efficiency decreases.
[0035]
As a solution to this problem, the present invention employs the configuration shown in FIG. First, the minimum frequency that can incorporate a flying capacitor is calculated as a premise. The pumping pulse must be set higher than this minimum frequency. However, it must be lower than the maximum external signal frequency. Under such a premise, first, an external signal input (MCK, HCK, etc.) is supplied to the timing generator 9. The timing generator 9 divides the external signal to generate a pumping pulse having a desired frequency. The DC / DC converter 7 uses this pumping pulse to pump the flying capacitor 704 built in the display device. As described above, in this embodiment, the timing generator 9 is used to divide the frequency of the fast frequency clock so as to be suitable for improving the efficiency of the DC / DC converter.
[0036]
FIG. 11 is a timing chart for explaining the operation of the system shown in FIG. As shown in the figure, a high frequency signal input from an external main body is frequency-divided by a timing generator in the display device to lower the frequency and used as a pumping pulse. The duty ratio of the input pulse may be arbitrary, and this is divided by a timing generator in the display device to a desired frequency required for the DC / DC converter and converted into a pumping pulse having an appropriate frequency and duty ratio. By inputting this to the DC / DC converter, it is not necessary to input pumping pulses individually from the external set side. Therefore, the number of input terminals of the display device can be reduced, which contributes to downsizing of the system. Moreover, the number of parts can be reduced by incorporating the flying capacitor in the display device.
[0037]
【The invention's effect】
As described above, according to the first aspect of the present invention, further improvement in conversion efficiency can be achieved by improving the layout of the DC / DC converter on the insulating substrate that constitutes the display device. Low power consumption of the device can be realized. In addition, according to the second aspect of the present invention, by optimizing the input terminal arrangement, it is possible to eliminate the cross wiring of the flat cable, making it possible to make the flat cable by a simple process, and realizing a reduction in component costs. it can. According to the third aspect of the present invention, the pumping pulse input to the DC / DC converter is generated by the timing generator in the display device. As a result, the number of input terminals of the display device can be reduced, which leads to downsizing of the system. Further, by incorporating the flying capacitor in the display device, the number of parts can be reduced.
[Brief description of the drawings]
FIG. 1 is a block diagram showing an overall configuration of a display device according to the present invention.
FIG. 2 is a timing chart showing an on sequence and an off sequence of the display device.
FIG. 3 is a timing chart showing an on sequence and an off sequence of a display device adopting a standby mode.
4 is a circuit diagram showing an embodiment of a DC / DC converter incorporated in the display device shown in FIG. 1. FIG.
FIG. 5 is a schematic diagram showing a problem of a built-in DC / DC converter.
FIG. 6 is a schematic view showing a display device according to the first embodiment of the present invention.
FIG. 7 is a schematic diagram showing a layout of components of a DC / DC converter.
FIG. 8 is a schematic diagram showing a DC / DC converter as a main part of a display device according to a second embodiment of the present invention.
FIG. 9 is a circuit diagram showing a DC / DC converter incorporated in a display device according to a third embodiment of the present invention.
10 is a schematic diagram showing a generation process of pumping pulses supplied to the DC / DC converter shown in FIG.
11 is a timing chart showing a generation process of pumping pulses supplied to the DC / DC converter shown in FIG. 9;
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 0 ... Display apparatus, 1 ... Insulating substrate, 2 ... Display area, 7 ... DC / DC converter, 9 ... Timing generator, 11 ... Flat cable, 12 ... Input terminal 704 ... Flying capacitor, 720 ... Bypass capacitor

Claims (2)

電子機器のディスプレイ部品として用いられ、電子機器の本体側から供給される表示データ及び電源電圧に応じて動作し、表示領域とこれを駆動する周辺の回路部とこれを電子機器の本体側に接続する端子部とを絶縁基板上に一体的に形成したパネルからなり、
前記絶縁基板は、中央に該表示領域が配され、これを囲む四辺に該回路部が配され、該四辺の内の一辺の端に該端子部が配されており、
前記回路部は、電子機器本体から供給される一次の電源電圧をパネルの仕様に応じた二次の電源電圧に変換するDC/DCコンバータを含んでおり、
前記DC/DCコンバータは、該絶縁基板上に搭載される内蔵回路と、該端子部を介して該内蔵回路に接続される外付け部品とを含み、
前記DC/DCコンバータは、ポンピングパルスで一次の電源電圧にポンピングされるフライングキャパシタと、ポンピングされた該一次の電源電圧をクランピングして二次の電源電圧を取り出すクランプ回路と、該二次の電源電圧に含まれるノイズを除去するバイパスコンデンサとを含み、
前記クランプ回路は該内蔵回路に含まれる一方、前記フライングキャパシタ及びバイパスコンデンサは外付け部品として組み込まれ、
前記内蔵回路は、該端子部が配された一辺上で該端子部と該表示領域の間に配され、該端子部を介して該内蔵回路と該外付け部品である前記フライングキャパシタ及びバイパスコンデンサを結ぶ配線長を短縮化する表示装置。
Used as a display component for electronic devices, operates in accordance with display data and power supply voltage supplied from the main body side of the electronic device, and connects the display area and peripheral circuit units that drive the display area to the main body side of the electronic device. Do a terminal portion from integrally-formed panel on an insulating substrate which Ri,
In the insulating substrate, the display area is arranged in the center, the circuit part is arranged on four sides surrounding the display area, and the terminal part is arranged on one end of the four sides,
The circuit unit includes a DC / DC converter that converts a primary power supply voltage supplied from the electronic device main body into a secondary power supply voltage according to the specifications of the panel.
The DC / DC converter includes a built-in circuit mounted on the insulating substrate, and an external component connected to the built-in circuit via the terminal unit,
The DC / DC converter includes a flying capacitor that is pumped to a primary power supply voltage by a pumping pulse, a clamp circuit that clamps the pumped primary power supply voltage and extracts a secondary power supply voltage, and the secondary power supply voltage Including a bypass capacitor to remove noise contained in the power supply voltage,
While the clamp circuit is included in the built-in circuit, the flying capacitor and the bypass capacitor are incorporated as external components,
The built-in circuit is disposed between the terminal portion and the display region on one side where the terminal portion is disposed, and the flying capacitor and the bypass capacitor which are the built-in circuit and the external component through the terminal portion Viewing apparatus that turn into shorter wire length connecting.
電子機器のディスプレイ部品として用いられ、電子機器の本体側から供給される表示データ及び電源電圧に応じて動作し、表示領域とこれを駆動する周辺の回路部とを絶縁基板上に一体的に形成したパネルと、これを電子機器の本体側に接続する複数の配線が平面的に配されたフラットケーブルとからなり
前記回路部は、電子機器本体から供給される一次の電源電圧をパネルの仕様に応じて複数レベルの二次の電源電圧に変換する複数のDC/DCコンバータを含んでおり、
各DC/DCコンバータは、該絶縁基板上に搭載される内蔵回路と、該フラットケーブル上に搭載され配線を介して該内蔵回路に接続される外付け部品とを含み、
各DC/DCコンバータは、ポンピングパルスで一次の電源電圧にポンピングされるフライングキャパシタと、ポンピングされた該一次の電源電圧をクランピングして二次の電源電圧を取り出すクランプ回路と、該二次の電源電圧に含まれるノイズを除去するバイパスコンデンサとを含み、
前記クランプ回路は該内蔵回路に含まれる一方、前記フライングキャパシタ及びバイパスコンデンサは外付け部品としてフラットケーブルに搭載され、
複数のDC/DCコンバータに属する複数個のフライングキャパシタ及びバイパスコンデンサを該フラットケーブル上で配線がクロスしない様適切にレイアウトし、以ってフラットケーブルを単層配線化する表示装置。
Used as a display component of electronic equipment, operates according to display data and power supply voltage supplied from the main body side of the electronic equipment, and integrally forms a display area and a peripheral circuit section for driving the display area on an insulating substrate consists was a panel, a flat cable in which a plurality of wires arranged in a plane which connects it to the main body of the electronic device,
The circuit unit includes a plurality of DC / DC converters that convert a primary power supply voltage supplied from the electronic device main body into a plurality of levels of secondary power supply voltages according to the specifications of the panel.
Each DC / DC converter includes a built-in circuit mounted on the insulating substrate and an external component mounted on the flat cable and connected to the built-in circuit via a wiring.
Each DC / DC converter includes a flying capacitor that is pumped to a primary power supply voltage by a pumping pulse, a clamping circuit that clamps the pumped primary power supply voltage to extract a secondary power supply voltage, Including a bypass capacitor to remove noise contained in the power supply voltage,
While the clamp circuit is included in the built-in circuit, the flying capacitor and the bypass capacitor are mounted on a flat cable as external components,
A plurality of flying capacitor and the bypass capacitor belonging to a plurality of DC / DC converters laid out appropriately such that no cross wires on the flat cable, Tsu Viewing device flat cable that turn into single-layer wiring Te.
JP2003015809A 2003-01-24 2003-01-24 Display device Expired - Fee Related JP4269700B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003015809A JP4269700B2 (en) 2003-01-24 2003-01-24 Display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003015809A JP4269700B2 (en) 2003-01-24 2003-01-24 Display device

Publications (2)

Publication Number Publication Date
JP2004226786A JP2004226786A (en) 2004-08-12
JP4269700B2 true JP4269700B2 (en) 2009-05-27

Family

ID=32903454

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003015809A Expired - Fee Related JP4269700B2 (en) 2003-01-24 2003-01-24 Display device

Country Status (1)

Country Link
JP (1) JP4269700B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9622335B2 (en) 2012-09-28 2017-04-11 Mevion Medical Systems, Inc. Magnetic field regenerator

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4632127B2 (en) * 2005-07-05 2011-02-16 エプソンイメージングデバイス株式会社 Display device
KR101171187B1 (en) * 2005-11-07 2012-08-06 삼성전자주식회사 Thin film transistor array panel, manufacturing method thereof, and liquid crystal display including the same
JP2008170758A (en) * 2007-01-12 2008-07-24 Epson Imaging Devices Corp Display device and electronic equipment mounting the same
JP4281020B2 (en) 2007-02-22 2009-06-17 エプソンイメージングデバイス株式会社 Display device and liquid crystal display device
CN101290553A (en) 2007-04-17 2008-10-22 索尼(中国)有限公司 Electronic equipment possessing display screen
JP5213535B2 (en) * 2008-06-18 2013-06-19 株式会社ジャパンディスプレイウェスト Display device

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000131707A (en) * 1998-10-27 2000-05-12 Citizen Watch Co Ltd Liquid crystal panel
JP2001013883A (en) * 1999-06-30 2001-01-19 Fujitsu Ltd Driver IC mounting module and flat panel display using the same
JP4612153B2 (en) * 2000-05-31 2011-01-12 東芝モバイルディスプレイ株式会社 Flat panel display
JP4690554B2 (en) * 2001-01-11 2011-06-01 東芝モバイルディスプレイ株式会社 Flat panel display
JP2002175049A (en) * 2000-12-06 2002-06-21 Sony Corp Active matrix display and portable terminal using the same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9622335B2 (en) 2012-09-28 2017-04-11 Mevion Medical Systems, Inc. Magnetic field regenerator
US10368429B2 (en) 2012-09-28 2019-07-30 Mevion Medical Systems, Inc. Magnetic field regenerator

Also Published As

Publication number Publication date
JP2004226786A (en) 2004-08-12

Similar Documents

Publication Publication Date Title
JP4100178B2 (en) Display device
US7167141B2 (en) Liquid crystal display device
JP3959253B2 (en) Liquid crystal display device and portable display device
US7205989B2 (en) Power supply voltage converting circuit control method thereof display apparatus and portable terminal
KR0140041B1 (en) Voltage generator circuit, common electrode driver circuit, signal line driver circuit and gradation voltage generator circuit for display device
US7999803B2 (en) Liquid crystal display device having drive circuit
US10380965B2 (en) Power circuit of displaying device
JP3405579B2 (en) Liquid crystal display
JP2004013153A (en) Method and circuit for reducing flicker of lcd panel
CN100426058C (en) Liquid crystal display
CN105679266A (en) Shutdown circuit, peripheral driving device and LCD panel
EP2219175A1 (en) Driving circuit and voltage generating circuit and display using the same
JP4269700B2 (en) Display device
JP3052873B2 (en) Liquid crystal display
US7595658B2 (en) Voltage divider circuit
CN1866346B (en) Display device
JP4062106B2 (en) Display device
US7602366B2 (en) Liquid crystal display device
CN101295487A (en) Driving circuit and driving controller capable of adjusting internal impedance
JP4821779B2 (en) Display device
JP2008107855A (en) Display apparatus
US20060181498A1 (en) Display device
KR101174630B1 (en) Display panel and display apparatus
JP2001056662A (en) Flat display device
CN114078454A (en) Display device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20051006

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080925

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080930

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081127

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090203

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090216

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120306

Year of fee payment: 3

R151 Written notification of patent or utility model registration

Ref document number: 4269700

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120306

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120306

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130306

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130306

Year of fee payment: 4

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130306

Year of fee payment: 4

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130306

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140306

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees