JP4228887B2 - 固体撮像素子およびその製造方法 - Google Patents

Description

本発明は、固体撮像素子およびその製造方法に関し、詳しくは遮光膜を有するインターレース式の固体撮像素子およびその製造方法に関するものである。

従来のインターレース型の固体撮像素子は、図１６（１）のレイアウト図および図１６（２）の概略構成断面図に示すように、平坦なＮ型のシリコン基板１１１に光電変換領域１１２が形成されている。この光電変換領域１１２は、上層にＰ⁺層からなるホールアキュムレーション層１１３が形成され、その下層にＮ型層１１４が形成されてなる。この光電変換領域１１２のＮ型層１１４は、シリコン基板１１１表面に上記ホールアキュムレーション層１１３が形成されるためにシリコン基板１１１の深い位置まで形成される。上記光電変換領域１１２の一方側には、読み出しゲート１１５を介して垂直レジスタ１１６が形成されている。この垂直レジスタ１１６は上層にＮ型層１１７を備え、その下層にＰ+型層１１８をそなえている。さらに画素領域を分離する画素分離領域１１９が形成されている。上記光電変換領域１１２の他方側には画素分離領域１１９を介してこの画素に隣接する別の画素の垂直レジスタ１１６が形成されている。この場合垂直レジスタ１１６の上層に形成されるＮ型層１１７は電荷をより多く蓄積させるために、できるだけシリコン基板１１１表面に形成されている。上記垂直レジスタ１１６上および読み出しゲート１１５上には、絶縁膜１２１を介して電荷読み出しおよび電荷転送電極となる電極１２２が形成されている。ここでは、２層構造の電極を示した。さらに、層間絶縁膜１３１を介して上記光電変換部１１２上に開口部１３２を設けた遮光膜１３３が形成されている。

通常、電荷を光電変換領域１１２より垂直レジスタ１１６に読み出すときには電荷読み出し電極および電荷転送電極となる電極１２２に電圧をかけて、垂直レジスタ１１６および読み出しゲート１１５のポテンシャルを変動させる。そして読み出しゲート１１５のポテンシャルを光電変換領域１１２のＮ型層１１４のポテンシャルより低くなるまで電荷読み出し電極および電荷転送電極となる電極１２２に電圧を印加し続ける。

しかし、読み出しゲート１１５のポテンシャルを光電変換領域１１２のＮ型層１１４のポテンシャルより低くなるまで電圧１２２に電圧を印加し続ける際に、従来の構造においては光電変換領域１１２のＮ型層１１４が垂直レジスタ１１６のＮ型層１１７に対してシリコン基板１１１の深い位置に配置されているので、読み出しゲート１１５のポテンシャルを変動させて光電変換領域１１２のＮ型層１１４のポテンシャルより低くさせるのに非常に大きな電圧が必要となっていた。また、ホールアキュムレーション層１１３の熱による横方向の拡散によって読み出しゲート１１５のポテンシャルが変調を受け、電荷読み出し経路となる読み出しゲート１１５における最大ポテンシャルの位置がシリコン基板１１１の深い位置に移行する。その結果、読み出し電圧に対するその位置のポテンシャルの変動量が小さくなり、読み出し電圧がさらに高くなるという問題があった。

また、今後さらなる多画素化が進むにしたがって画素サイズのさらなるシュリンクが必要になってきている。しかし画素特性の維持は必要なため、これ以上の電極等の低段差化は困難であった。そのため画素サイズのシュリンクに伴い集光の悪化が考えられる。

それは、読み出し電圧の低減と読み出し電圧の制御性マージンの拡大を目的として、フォトダイオードと垂直転送部とをアレイ状に配列した固体撮像装置であって、基板表面に形成した溝を備え、電荷をフォトダイオードから垂直転送部へ読み出す際に使用する読み出し電極および電荷を転送する転送電極に対向するチャンネルとして、上記溝を用いる構成の固体撮像装置（例えば、特許文献１参照。）である。

このように、固体撮像素子の小型・多画素化の要求により固体撮像素子を微細化するには、垂直転送部の取り扱い電荷量を増やすことが必要となる。その解決案として上記特許文献１に開示されているような基板上に溝を形成する構造が提案されている。すなわち、溝側面部も垂直転送部として利用し転送の実効面積を拡大することにより垂直転送部の取り扱い電荷量の増加を意図している。一方、消費電力低減の要求からフォトダイオード部から垂直転送部への読み出し電圧を低くすることも必要である。

特開平１１−９７６６６号公報（第３−４頁、図１）

解決しようとする問題点は、基板表面に溝を形成し、その溝に読み出し電極および転送電極に対向するチャンネルを形成する構成では、電荷読み出し電極および電荷転送電極となるポリシリコン電極端部は溝が形成されていない基板表面にあり、段差を低くすることが困難である点である。また、読出しゲート部の直上に前記電極が形成されていないため、ホールアキュムレーション層の熱による横方向の拡散によって読み出しゲートのポテンシャルが変調を受け、電荷読み出し経路となる読み出しゲートにおける最大ポテンシャルの位置がシリコン基板の深い位置に移行する。その結果、読み出し電圧に対するその位置のポテンシャルの変動量が小さくなり、読み出し電圧がさらに高くなるという問題を解決できない点である。また、上記ポリシリコン電極を覆う遮光膜を形成したとしても、遮光膜が単に基板表面上のポリシリコン電極を覆う構成となるため、十分な遮光効果が得られずスミア特性の悪化が考えられる点である。また、低電圧化のためには読み出し部の幅を狭めることが有効であるが、ブルーミングを発生しやすくなる問題がある。そこで、垂直転送部の取り扱い電荷量の向上と読み出し電圧の低減化を同時に実現することが求められている。

本発明の固体撮像素子は、入射光を光電変換する複数の光電変換領域と、前記光電変換領域から信号電荷を読み出す読み出しゲートと、前記読み出しゲートによって読み出された前記信号電荷の転送を行う転送レジスタとを基板内に備え、前記基板の表面側に溝が形成され、前記溝の底部に前記転送レジスタおよび前記読み出しゲートが形成され、前記読み出しゲートおよび前記転送レジスタに電圧を印加する電極を備え、前記電極の前記転送レジスタ方向に形成された部分は、前記溝内に形成されていて、少なくとも前記電極と前記溝の側壁との間を埋め込むように遮光膜が形成されている。

本発明の固体撮像素子の製造方法は、複数の画素領域を個々に分離する画素分離領域と、入射光を光電変換する複数の光電変換領域と、前記光電変換領域から信号電荷を読み出す読み出しゲートと、前記読み出しゲートによって読み出された前記信号電荷の転送を行う転送レジスタとを基板内に備えた固体撮像素子を形成する際に、前記基板に溝を形成した後、前記溝の底部の前記基板に前記画素分離領域、前記垂直レジスタおよび前記読み出しゲートを形成する工程と、前記溝内に電極を形成する工程と
前記電極を形成した後、前記電極と前記溝側壁との間を、前記層間絶縁膜を介して埋め込むように遮光膜を形成する工程を備えている。

本発明の固体撮像素子では、基板に溝が形成され、溝の底部の基板に垂直レジスタおよび読み出しゲートが形成され、電極の垂直転送方向に形成された部分は溝内に形成されることから、光電変換領域のＮ型層と、垂直レジスタのＮ型層および電極の基板深さ方向の距離が縮まり、その結果、電荷読み出し経路における最大ポテンシャルの電極に印加される電圧に対する変動量が大きくなることで、読み出し電圧が低電圧化されるという利点がある。また、光電変換領域のホールアキュムレーション層の熱による拡散も溝の段差部で遮断され、読み出しゲートのポテンシャルが影響を受けることが無くなり、これによっても読み出し電圧の低電圧化が可能になるという利点がある。また、電極は溝の中に埋め込まれる構造になるために水平方向の低段差化が可能になり、集光が改善され、感度、シェーディング、等の画素特性の改善が可能になるという利点がある。また遮光膜を、電極と溝側壁との間に層間絶縁膜を介して埋め込むように形成されることによって、垂直レジスタに飛び込む直接光によるスミア成分が低減されるという利点がある。

上記本発明の固体撮像素子の製造方法では、電極と溝側壁との間を埋め込むように遮光膜を形成することから、垂直レジスタに飛び込む直接光によるスミア成分が低減されるという利点がある。また、溝内に電極が埋め込まれることから、電極上の段差の低減が図れる。これにより、集光が改善され、感度、シェーディング、等の画素特性の改善が可能になるという利点がある。

単位画素サイズの縮小にともなうスミア悪化を抑制すること、基板表面の段差を低減すること、光電変換領域表面のホールアキュムレーション層の影響を抑制することで読み出し電圧を低減することという目的を、基板に溝を形成し、その溝の底部の基板に画素分離領域、転送レジスタおよび読み出しゲートを形成し、転送レジスタおよび読み出しゲートの電極の垂直転送方向に形成された部分は溝内に形成することによって実現した。

本発明の固体撮像装置に係る第１実施例を、図１によって説明する。図１（１）は平面レイアウト図を示し、図１（２）は平面レイアウト図におけるＡ−Ａ線断面の概略構成断面図を示す。

図１に示すように、基板１１に溝５１が形成されている。この溝５１は、例えば転送レジスタ方向（垂直転送方向）に形成される電極の形成領域に形成される。上記溝５１は、光電変換領域１２の上層に形成されるホールアキュムレーション層（正孔蓄積層）１３とＮ型層１４との接合部の深さと同程度の深さ以下、例えば基板１１表面から０.０１μｍ〜５μｍの深さに形成される。上記基板１１は、半導体基板、例えばシリコン基板からなる。上記溝５１に隣接して、光電変換領域１２が形成されている。この光電変換領域１２は、上層にホールアキュムレーション層１３を備え、その下層にＮ型層１４を備えている。また、上記溝５１の底部における基板１１には、上記光電変換領域１１側より読み出しゲート１５、垂直レジスタ１６、画素分離領域１９が形成されている。上記読み出しゲートはＰ^-型層からなる。上記転送レジスタ（垂直レジスタ）１６は、上層にＮ型層１７を備え、その下層にＰ⁺型層１８を備えている。

上記溝５１の内面を含む上記基板１１表面にはゲート絶縁膜２１が形成され、上記溝５１内の上記ゲート絶縁膜２１上には電荷読み出し電極および電荷転送電極となる電極２２が形成されている。ここでは、電極２２を２層構造に形成しているが、１層構造、３層構造、４層構造であってもよい。この電極２２は、図示したように、読み出しゲート１５および垂直レジスタ１６の直上に形成されることが好ましい。

さらに、上記電極２２を被覆する層間絶縁膜３１が上記基板１１表面に形成されている。さらに上記層間絶縁膜２１を介して上記溝１１の側壁と上記電極２２間の隙間を埋め込むように、上記光電変換領域１２上に開口部３２を形成した遮光膜３３が形成されている。

上記固体撮像素子１では、溝５１内に電極２２が形成されていることから、読み出し電圧の低電圧化および低段差化による集光改善を可能とする。すなわち、基板１１に溝５１が形成され、その溝５１底部の基板１１に読み出しゲート１５、垂直レジスタ１６、画素分離領域１９を形成し、その直上にゲート絶縁膜２１を介して電荷読み出し電極および電荷転送電極となる電極２２を形成したことにより、光電変換領域１２のＮ型層１４と、垂直レジスタ１６のＮ型層１８および電極２２の基板深さ方向の距離が縮まり、その結果、電荷読み出し経路（読み出しゲート１５）における最大ポテンシャルの電極２２に印加される電圧に対する変動量が大きくなることで、読み出し電圧の低電圧化が可能になる。また、ホールアキュムレーション層１３の熱による拡散も溝５１の段差部で遮断され、読み出しゲート１５のポテンシャルが影響を受けることが無くなり、これによっても読み出し電圧の低電圧化が可能になる。また、電極２２を溝５１の中に埋め込む構造になるために水平方向の低段差化が可能になり、集光が改善され、感度、シェーディング、等の画素特性の改善が可能になる。これについては、後に詳細に説明する。また、溝５１と電極１１との間の隙間に層間絶縁膜３１を介して遮光膜３３を埋め込むことによって垂直レジスタ１６に飛び込む直接光によるスミア成分を低減できる。これについても、後に詳細に説明する。

次に、本発明の固体撮像装置に係る第２実施例を、図２の概略構成断面図によって説明する。

図２に示すように、この第２実施例は前記第１実施例において、電極２２の形成位置が以下のようになっている。すなわち、電極２２の転送レジスタ方向（垂直転送方向）に形成された部分は、溝５１内の画素分離領域１９の少なくとも一部上および垂直レジスタ１６上および読み出しゲート１５上に形成されている。その他の構成は前記第１実施例の固体撮像素子１と同様である。

次に、本発明の固体撮像装置に係る第３実施例を、図３の概略構成断面図によって説明する。

図３に示すように、この第３実施例は前記第１実施例において、電極２２の形成位置が以下のようになっている。すなわち、電極２２の転送レジスタ方向（垂直転送方向）に形成された部分は、溝５１内の画素分離領域１９の少なくとも一部上および垂直レジスタ１６上および読み出しゲート１５の一部上に形成されている。その他の構成は前記第１実施例の固体撮像素子１と同様である。

上記第２、第３実施例のように電極２２が形成されていても、スミアの低減効果、読み出し電圧の低減効果等、前記第１実施例で説明した作用効果は得られる。また、電極２２形成時におけるリソグラフィー工程でのマスク合わせずれを許容することが可能になり、製造上、歩留りを高める効果が得られる。

上記第１〜第３実施例において、図４の概略構成断面図に示すように、上記溝５１の側壁は傾斜面５１Ｓで形成されてもよい。この傾斜面の傾斜角度は、基板１１の表面に対して傾斜を有しかつ９０度以下とする。上記溝５１の側壁を傾斜面で形成することにより、遮光膜３３下で反射した光Ｌ、光電変換領域（センサ）の極表面で光電変換した電荷ｑが直下方向もしくは光電変換領域方向に向かい、垂直レジスタ１６方向に向かわなくなるため、スミアの低減とともにノイズの低減が図れる。

上記溝５１の傾斜面の基板１１はＰ型層、例えばＰ⁺型層で形成されるホールアキュムレーション層１３で形成されている。これによってノイズの発生を抑えることができる。

上記第１〜第３実施例において、上記遮光膜３３はパルス電圧が印加されることが好ましい。もしくは、上記遮光膜３３は直流電圧が印加されることが好ましい。このように、遮光膜３３に電圧を印加することによりノイズの発生を抑えることができる。また遮光膜３３にパルス電圧が印加されるものでは、読み出しパルスに同期させたパルスを遮光膜３３に印加することができるので、読み出しを補助し、読み出し電圧を低減させることができる。さらに、遮光膜３３に直流電圧が印加されるものでは、センサ部表面のピニングが強化される。また、電荷転送時においてマイナスに電圧を印加することによって読み出しゲート１５のポテンシャル障壁を高く設定することが可能になり、ブルーミング特性の向上が可能である。

上記第１〜第３実施例において、上記読み出しゲート１５は上記溝５１の底部の基板１１より上記溝５１の一方側における側壁部の基板１１を含んでこの側壁部の上部における基板１１にわたって形成されてもよい。これによって、これによってノイズの発生を抑えることができる。

次に、本発明の固体撮像装置に係る第４実施例を、図５の平面レイアウト図および図６に示す図５の平面レイアウト図におけるＢ−Ｂ線断面の概略構成断面図によって説明する。

図５に示すように、固体撮像素子２は、前記固体撮像素子１において、基板１１表面に溝５１が格子状に形成されていて、水平転送方向に形成された溝５１内にも電極２２が埋め込まれて形成されているものである。ここでは、電極２２を２層構造に形成しているが、１層構造、３層構造、４層構造であってもよい。また、垂直転送方向における光電変換領域１２間における溝５１底部の基板１１には画素分離領域６１が形成されている。図面では代表して１ヶ所にのみを示したが、各転送レジスタ方向（垂直転送方向）における光電変換領域１２間に画素分離領域６１が形成されている。この画素分離領域６１は、光電変換領域１２の下方に一部かかるように形成されてもよい。上記溝５１の深さは、前記第１実施例で説明したのと同様である。その他の構成は、前記第１〜第３実施例で説明した固体撮像素子と同様である。

次に、図６（１）に示すように、垂直転送方向における光電変換領域１２〔前記図５参照〕間では、溝５１内には、電極２２の第１層目電極２２１が形成されている。この第１層目電極２２１上には絶縁膜２２３を介して第２層目電極２２２が形成されている。この例では、溝５１内には、第１層目電極２２１が埋め込まれ、第２層目電極２２２は溝５１内には形成されていない。さらに電極２２（第２層目電極２２２）および溝５１上を被覆すように、層間絶縁膜３１を介して遮光膜３３が形成されている。なお、溝５１底部の基板１１には画素分離領域６１が形成されている。

もしくは、図６（２）に示すように、垂直転送方向における光電変換領域１２間では、溝５１内には、電極２２の第１層目電極２２１が形成され、その上に絶縁膜２２３を介して第２層目電極２２２が形成されている。この例では、溝５１内には、第１層目電極２２１および第２層目電極２２２が埋め込まれる。さらに電極２２（第２層目電極２２２）上を被覆すように、かつ第２層目電極２２２と溝５１側壁の間の隙間を埋め込むように、層間絶縁膜３１を介して遮光膜３３が形成されている。なお、溝５１底部の基板１１には画素分離領域６１が形成されている。

もしくは、図６（３）に示すように、垂直転送方向における光電変換領域１２間では、溝５１内には、電極２２の第１層目電極２２１が形成され、その上に絶縁膜２２３を介して第２層目電極２２２が形成されている。さらに電極２２（第２層目電極２２２）上を被覆すように、かつ第２層目電極２２２と溝５１側壁の間の隙間を埋め込むように、層間絶縁膜３１を介して遮光膜３３が形成されている。この例では、溝５１内には、第１層目電極２２１、第２層目電極２２２および遮光膜３３が埋め込まれる。なお、溝５１底部の基板１１には画素分離領域６１が形成されている。したがって、溝５１の深さは、第１層目電極２２１、第２層目電極２２２および遮光膜３３が埋め込まれる深さ以下に形成することもできる。

ここで比較例として、転送レジスタ方向（垂直転送方向）における光電変換領域間における従来構造を図７の概略構成断面図によって説明する。

図７に示すように、基板１１上に形成された画素分離領域６１上に、電極２２の第１層目電極２２１が形成され、その上に絶縁膜２２３を介して第２層目電極２２２が形成されている。さらに第１層目電極２２１および第２層目電極２２２上を被覆すように層間絶縁膜３１を介して遮光膜３３が形成されている。したがって、基板１１表面上に第１層目電極２２１、第２層目電極２２２および遮光膜３３が形成されることになり、それらによる段差が非常に大きくなる。

一方、前記図６によって説明した構造では、溝５１内に少なくとも第１層目電極２２１を埋め込み、またはそれと合わせて第２層目電極２２２、遮光膜３３等を埋め込むことによって、垂直転送方向における光電変換領域１２間においても、段差の低減が図れる。

上記第４実施例においても、前記図１〜図３によって説明した前記第１〜第３実施例と同様に、上記電極２２の垂直転送方向に形成された部分は、上記溝１５内の垂直レジスタおよび読み出しゲート１５上に形成されていることが好ましい。または、リソグラフィー時におけるマスク合わせずれを許容して、電極２２の垂直転送方向に形成された部分は、溝５１内の画素分離領域１９の少なくとも一部上および垂直レジスタ１６上および読み出しゲート１５上に形成されてもよい。もしくは、同様の理由により、上記電極２２の垂直転送方向に形成された部分は、溝５１内で、画素分離領域１９の少なくとも一部上および垂直レジスタ１６上および読み出しゲート１５の一部上に形成されてもよい。

上記第４実施例において、前記図４の概略構成断面図に示すように、上記溝５１の側壁は傾斜面で形成されてもよい。この傾斜面の傾斜角度は、基板１１の表面に対して傾斜を有しかつ９０度以下とする。上記溝５１の側壁を傾斜面で形成することにより、遮光膜３３下で反射した光Ｌ、光電変換領域（センサ）の極表面で光電変換した成分ｑが垂直レジスタ１６方向に向かわなくなるため、スミアの低減とともにノイズの低減が図れる。

上記溝５１の傾斜面の基板１１はＰ型層、例えばＰ⁺型層で形成されるホールアキュムレーション層１３で形成されている。これによってノイズの発生を抑えることができる。

上記第４実施例において、上記遮光膜３３はパルス電圧が印加されることが好ましい。もしくは、上記遮光膜３３は直流電圧が印加されることが好ましい。このように、遮光膜３３に電圧を印加することによりノイズの発生を抑えることができる。また遮光膜３３にパルス電圧が印加されるものでは、読み出しパルスに同期させたパルスを遮光膜３３に印加することができるので、読み出しを補助し、読み出し電圧を低減させることができる。さらに、遮光膜３３に直流電圧が印加されるものでは、センサ部表面のピニングが強化される。また、電荷転送時においてマイナスに電圧を印加することによって読み出しゲート１５のポテンシャル障壁を高く設定することが可能になり、ブルーミング特性の向上が可能である。

上記第４実施例において、上記読み出しゲート１５は上記溝５１の底部の基板１１より上記溝５１の一方側における側壁部の基板１１を含んでこの側壁部の上部における基板１１にわたって形成されてもよい。これによって、これによってノイズの発生を抑えることができる。

次に、本発明の固体撮像装置に係る第５実施例を、図８の概略構成断面図によって説明する。この第５実施例は上記第１〜第４実施例で説明した各固体撮像素子に適用できる構成であり、上記第１〜第４実施例で説明した各固体撮像素子に形成される溝において垂直レジスタが形成される溝底部に段差を設け、溝を複数段（図８では２段）に形成したものである。

図８に示すように、基板１１に溝５１が複数段（図面では一例として２段）に形成されている。この溝５１は、例えば転送レジスタ方向（垂直転送方向）に形成される電極の形成領域に形成される。上記溝５１は、光電変換領域１２の上層に形成されるホールアキュムレーション層（正孔蓄積層）１３とＮ型層１４との接合部の深さと同程度の深さ以下、例えば基板１１表面から０.０１μｍ〜５μｍの深さに形成される。上記基板１１は、半導体基板、例えばシリコン基板からなる。上記溝５１に隣接して、光電変換領域１２が形成されている。この光電変換領域１２は、上層にホールアキュムレーション層１３を備え、その下層にＮ型層１４を備えている。また、上記溝５１の底部における基板１１には、上記光電変換領域１１側より読み出しゲート１５、転送レジスタ（垂直レジスタ）１６、画素分離領域１９が形成されている。上記垂直レジスタ１６は、上記溝５１の第２段目（最下段）５１２を含むように第１段目５１１底部に形成されている。上記読み出しゲートはＰ^-型層からなる。上記垂直レジスタ１６は、上層にＮ型層１７を備え、その下層にＰ⁺型層１８を備えている。すなわち、読み出しゲート１５に溝５１の第１段目５１１の側壁部が含まれるように形成され、溝５１の第２段目５１２の側壁部は、その少なくとも一部が垂直レジスタ１６に含まれるように構成されている。また、基板１１中における垂直レジスタ１６のＰ⁺型層１８下層には基板表面に平行な方向にわたってＰ型ウエル４１が形成されている。なお、上記溝５１の第１段目５１１および第２段目５１２の各側壁を傾斜面に形成することも可能である。

上記溝５１の内面を含む上記基板１１表面にはゲート絶縁膜２１が形成され、上記溝５１内の上記ゲート絶縁膜２１上には電荷読み出し電極および電荷転送電極となる電極２２が形成されている。ここでは、電極２２を２層構造に形成しているが、１層構造、３層構造、４層構造であってもよい。この電極２２は、図示したように、読み出しゲート１５および垂直レジスタ１６の直上に形成されることが好ましい。

さらに、上記電極２２を被覆する層間絶縁膜３１が上記基板１１表面に形成されている。さらに上記層間絶縁膜２１を介して遮光膜３３が、上記光電変換領域１２上に開口部３２を形成した遮光膜３３が形成されている。この遮光膜３３は、図示はしないが、上記層間絶縁膜２１を介して上記溝１１の側壁と上記電極２２間の隙間を埋め込むように形成することもできる。

次に溝の段差を１段（第１実施例の構成）と２段（第５実施例の構成）に形成した場合のポテンシャルをシミュレーションした。その結果を図９によって説明する。図９（１）は第１実施例の固体撮像素子の場合であり、図９（２）は第５実施例の固体撮像素子の場合である。また、図面の縦軸はポテンシャルを示し、横軸ａからｂは転送レジスタ方向の画素分離領域１９から垂直レジスタ１６のＮ型層１８、読み出しゲート１５を通り光電変換領域１２のＮ型層１４中までを示し、ｂからｃは光電変換領域１２のＮ型層１４の深さ方向を示す。

図９に示すように、第５実施例の固体撮像素子のほうが読み出し時において、読み出しゲート側のポテンシャル曲線が緩やかな曲線（図面丸印で示す部分）になっている。すなわちバリアがつぶれ易くなっているので、第１実施例の固体撮像素子よりも電荷を読み出し易くなるという利点がある。

上記図８によって説明した固体撮像素子５では、第１実施例の固体撮像素子１と同様なる作用効果を得ることができるとともに、溝を複数段に形成したことから、読み出し電圧を低減しつつ、垂直転送部の取り扱い電荷量を増やす事ができる。また読み出し電圧を減らすことにより消費電力の低減が図られ、光電変換部から電荷の読み残しによる不良を低減することができる。さらに垂直転送部の取り扱い電荷量を増やすことにより、飽和信号量を増やすことが可能になる。

次に、本発明の固体撮像装置に係る第６実施例を、図１０の概略構成断面図によって説明する。

図１０に示すように、この第６実施例は前記第５実施例において、溝５１の第１段目５１１が光電変換領域１２に係るように形成されているものである。したがって、溝５１の第１段目５１１の側壁部がホールアキュムレーション層１３とＮ型層１４とで構成される光電変換領域１２のホールアキュムレーション層（正孔蓄積層）１３に含まれ、溝５１の第１段目５１１の底部に、光電変換領域１２のＮ型層１４の一部、読み出しゲート１５および垂直レジスタ１６のＮ型層１７が形成され、その他の構成は第５実施例と同様である。

上記第６実施例のように溝５１が形成されていても、スミアの低減効果、読み出し電圧の低減効果等、前記第１、５実施例で説明した作用効果は得られる。

次に、本発明の固体撮像装置に係る第７実施例を、図１１の概略構成断面図によって説明する。

図１１に示すように、この第７実施例は前記第５実施例の固体撮像素子において、溝５１および垂直転送部１６が以下のように構成されているものである。すなわち、溝５１は２段階（第１段目５１１と第２段目５１２）に形成され、第２段目５１２の底部は画素分離領域１９および読み出しゲート１５よりも深く形成され、第２段目５１２の周囲にＮ型層１７とその周囲に形成されるＰ⁺型層１８とからなる垂直レジスタ１６が形成されている。電極２２はゲート絶縁膜２１を介して溝５１内に例えば埋め込まれるように、かつ垂直レジスタ１６上に形成されている。その他の構成は前記第１実施例の固体撮像素子１と同様である。したがって、遮光膜３３は、層間絶縁膜３１を介して電極２２を被覆するように、かつ溝５１の第１段目５１１と電極２２との間に層間絶縁膜３１を介して形成されている。

上記７実施例のように溝５１および電極２２が形成されていても、スミアの低減効果、読み出し電圧の低減効果等、前記第１、５実施例で説明した作用効果は得られる。また溝５１を深く掘ることにより、垂直転送部の取り扱い電荷量を更に増やすことだでき、飽和信号量を更に増やすことが可能になる。

上記各実施例において形成される溝５１の角部は、ラウンド形状（丸みを有する形状）に形成することが好ましい。このように角部をラウンド形状に形成することにより、角部への応力集中を避けることができ、固体撮像素子の信頼性の向上が図れる。

次に、本発明の固体撮像装置の製造方法に係る第１実施例を、図１２の製造工程断面図によって説明する。

図１２（１）に示すように、基板１１上に酸化膜もしくは窒化膜からなるハードマスク層８１を形成した後、レジスト塗布技術によりレジスト膜８２を形成する。上記基板１１には半導体基板として、例えばシリコン基板を用いる。次いでリソグラフィー技術によってレジスト膜８２に開口部８３を形成する。このレジスト膜８２をエッチングマスクに用いてハードマスク層８１、基板１１をエッチングして、溝５１を形成する。このエッチングでは、ハードマスク層８１のみをエッチングマスクに用いてもよい。上記エッチングは、ドライエッチングもしくはウエットエッチングにて行う。この際に溝５１の深さは、読み出し電圧の低減を実現するためには０．０１μｍ以上、後に形成される光電変換領域のＮ型層の最もポテンシャルの深い位置までの深さが必要である。現状のデバイス構造では５μｍ程度の深さがあればよい。また溝５１の側壁は、基板表面に対して傾斜を有し、その傾斜角度は９０度以下とする。側壁の傾斜角は、エッチング条件を適宜選択することで決定することができる。このような傾斜角度とすれば、基本的にスミア抑制効果は得られる。実験では、溝５１の深さを１００ｎｍとし、溝の側壁を４５°の傾斜面で形成した場合、約４〜５ｄＢのスミア低減効果が得られている。その後、レジスト膜８２、ハードマスク層８１を除去する。

また、上記溝５１は、以下のようにして形成することもできる。図１２（２）に示すように、局所酸化法によって、基板１１に酸化膜８８を形成する。すなわち、基板１１表面に犠牲酸化膜８５、ハードマスク（例えば窒化膜）８６を形成した後、リソグラフィー技術とエッチング技術により、溝を形成したい領域に開口部８７を形成する。その後、上記ハードマスク８６を用いて基板１１を局所酸化し、上記局所酸化膜８８を形成する。その後、上記ハードマスク８６、犠牲酸化膜８５、局所酸化膜８８等をエッチングにより除去して、基板１１に溝５１を形成することもできる。また、酸化条件を適宜選択することで、溝５１の側壁の傾斜角を決定することができる。

次いで図１２（３）に示すように、上記溝５１の内面を含む基板１１表面に垂直レジストおよび読み出しゲートのゲート絶縁膜２１を形成する。

次いで図１２（４）に示すように、既存の不純物ドーピング技術（例えばイオン注入法）によって、上記溝５１の底部の基板１１にＰ^-型層からなる読み出しゲート１５を形成する。さらにＰ⁺型層からなる画素分離領域１９を形成する。さらに、Ｐ⁺型層１８とその上層にＮ型層１７を形成して垂直レジスタ１６を形成する。さらに、基板１１に光電変換領域となるＮ型層１４を形成する。上記各不純物ドーピング技術では、例えばその都度、例えばレジストマスクを形成して行う。

次いで図１２（５）に示すように、次いで、上記溝５１内のゲート絶縁膜２１上に電荷転送電極および読み出し電極となる電極２２を形成する。この電極２２は、通常の固体撮像素子の転送電極を形成する技術により形成される。この電極２２は、例えば、１層構造、２層構造、３層構造もしくは４層構造に形成される。上記電極２２の垂直転送方向に形成された部分は、溝５１内の垂直レジスタ１６および読み出しゲート１５上に形成されることが好ましい。もしくは、リソグラフィー技術でのマスク合わせずれ、エッチング誤差等により、画素分離領域１９の少なくとも一部上および垂直レジスタ１６上および読み出しゲート１５上に形成されてもよい。もしくは、画素分離領域１９の少なくとも一部上および垂直レジスタ１６上および読み出しゲート１５の一部上に形成されてもよい。

その次に図１２（６）に示すように、不純物ドーピング技術（例えばイオン注入法）によって、上記Ｎ型層１４の上層にホールアキュムレーション層（正孔蓄積層）を形成する。このようにして、Ｎ型層１４およびホールアキュムレーション層１３からなる光電変換領域１２が形成される。この時、溝５１の側壁部はエッチングダメージや、局所酸化時の応力による結晶欠陥等が発生しやすくなっているため、その箇所から発生する電子がノイズ成分となることが予想される。これを防ぐために溝５１の側壁部の基板表面側にもＰ型不純物を注入することで、ノイズ成分を低減することが可能になる。

次いで図１２（７）に示すように、上記電極２２を被覆する層間絶縁膜３１を形成した後、溝５１と電極１１との隙間を埋め込むように上記層間絶縁膜３１を介して基板１１上に遮光膜３３を形成する。このように、溝５１と電極２２との隙間の全てもしくは一部を遮光膜３３で埋め込むことにより、垂直レジスタ１６に直接入ってくる光の成分を遮断することができ、ＣＣＤ（電荷結合素子）のノイズ成分のひとつであるスミアを低減することができる。その後、リソグラフィー技術とエッチング技術とによって、光電変換領域１２上の遮光膜３３を加工して開口部３２を形成する。

上記製造方法において、上記溝５１の底部の深さと上記光電変換領域１２の上層に形成されるホールアキュムレーション層１３とＮ型層１４との接合部の深さは同一に形成されることが望ましい。上記遮光膜３３はパルス電圧が印加されるように形成することが好ましい。もしくは、上記遮光膜３３は直流電圧が印加されるように形成することが好ましい。

上記製造方法で形成された固体撮像素子は、前記第１〜第４実施例で説明したような作用効果が得られる固体撮像素子となる。

次に、本発明の固体撮像装置の製造方法に係る第２実施例を、図１３の製造工程断面図によって説明する。

前記図１２（３）の工程を、図１３（１）に示すように、溝５１の内面を含む基板１１表面に薄くＰ^-型の不純物を注入して、Ｐ^-型層で読み出しゲート１５を形成する。

次いで図１３（２）に示すように、ゲート絶縁膜２１上に電荷読み出し電極および電荷転送電極となる電極を形成するための電極形成膜９１を成膜する。

次いで図１３（３）に示すように、リソグラフィー技術およびエッチング技術により、上記電極形成膜を電荷読み出し電極および電荷転送電極となる電極形状に加工して、電極２２を形成する。次いで、この電極２２をマスクに用いて、いわゆる自己整合的に光電変換領域１２のＮ型層１４を形成してもよい。この製造方法によれば、読み出しゲート１５は垂直レジスタ１６と光電変換領域１２の幅とズレで決定されるので、精度良く読み出しゲート１５を作製することが可能になる。当然、生産ばらつきも低減される。この後、前記図１２（６）によって説明した工程以降を行えばよい。

次に、本発明の固体撮像装置の製造方法に係る第３実施例を、図１４〜図１５の製造工程断面図によって説明する。

図１４（１）に示すように、基板１１を用意する。この基板１１には半導体基板として、例えばシリコン基板を用いる。まず基板１１にＮ形不純物をドーピングしてＮ型層１４を形成する。このドーピングは、例えばイオン注入により行う。

さらに図１４（２）に示すように、上記基板１１に形成したＮ型層１４の下層にＰ型不純物をドーピングしてＰ型ウエル４１を形成する。

次いで、図１４（３）に示すように、通常のレジスト塗布技術によって、上記基板１１上にレジスト膜を形成した後、通常のリソグラフィー技術を用いて上記レジスト膜をパターニングして、基板１１に溝の第１段目を形成するためのマスク７１を形成する。

次いで、図１４（４）に示すように、上記マスク７１を用いて基板１１をエッチング加工し、基板１１の表面側に溝５１の第１段目５１１を形成する。その後、マスク７１を除去する。

次いで、図１４（５）に示すように、通常のレジスト塗布技術によって、上記基板１１上にレジスト膜を形成した後、通常のリソグラフィー技術を用いて上記レジスト膜をパターニングして、基板１１に溝の第２段目を形成するためのマスク７２を形成する。

次いで、図１４（６）に示すように、上記マスク７２を用いて基板１１をエッチング加工し、第１段目５１１の底部に溝５１の第２段目５１２を形成する。したがって、この第２段目５１２は上記第１段目５１１よりも狭くかつ深く形成されることになる。その後、マスク７２を除去する。なお、上記溝５１の第１段目５１１および第２段目５１２の各側壁を傾斜面に形成することも可能である。

次いで、図１５（７）に示すように、既存の不純物ドーピング技術（例えばイオン注入法）によって、上記溝５１の第１段目５１１底部にかかるように基板１１にＰ^-型層からなる読み出しゲート１５を形成する。さらに上記溝５１の第１段目５１１底部にかかるようにＰ⁺型層からなる画素分離領域１９を形成する。さらに、読み出しゲート１５と画素分離領域１９との間の基板１１にＰ⁺型層１８を、このＰ⁺型層１８の底部が読み出しゲート１５および画素分離領域１９より深くなるように形成し、さらに上記溝５１の第２段目５１２とともに第１段目５１１底部にかかるように上記Ｐ⁺型層１８の上層にＮ型層１７を形成して、垂直レジスタ１６を形成する。上記各不純物ドーピング技術では、例えばその都度、例えばレジストマスクを形成して行う。

次いで、図１５（８）に示すように、上記溝５１の内面を含む基板１１表面に垂直レジストおよび読み出しゲートのゲート絶縁膜２１を形成する。

次いで、図１５（９）に示すように、上記溝５１内のゲート絶縁膜２１上に電荷転送電極および読み出し電極となる電極２２を形成する。この電極２２は、通常の固体撮像素子の転送電極を形成する技術により形成される。この電極２２は、例えば、１層構造、２層構造、３層構造もしくは４層構造に形成される。上記電極２２の垂直転送方向に形成された部分は、溝５１内の垂直レジスタ１６および読み出しゲート１５上に形成されることが好ましい。もしくは、リソグラフィー技術でのマスク合わせずれ、エッチング誤差等により、画素分離領域１９の少なくとも一部上および垂直レジスタ１６上および読み出しゲート１５上に形成されてもよい。もしくは、画素分離領域１９の少なくとも一部上および垂直レジスタ１６上および読み出しゲート１５の一部上に形成されてもよい。

次いで、図１５（１０）に示すように、上記電極２２を被覆するように基板１１上に層間絶縁膜３１を形成する。

次いで、図１５（１１）に示すように、不純物ドーピング技術（例えばイオン注入法）によって、上記Ｎ型層１４の上層にホールアキュムレーション層（正孔蓄積層）１３を形成する。このようにして、Ｎ型層１４およびホールアキュムレーション層１３からなる光電変換領域１２が形成される。この時、溝５１の側壁部はエッチングダメージや、局所酸化時の応力による結晶欠陥等が発生しやすくなっているため、その箇所から発生する電子がノイズ成分となることが予想される。これを防ぐために、溝５１の側壁部の基板表面側にもＰ型不純物を注入することで、ノイズ成分を低減することが可能になる。

次いで、図１５（１２）に示すように、上記層間絶縁膜３１を介して上記電極１１上を被覆するように遮光膜３３を形成する。その後、リソグラフィー技術とエッチング技術とによって、光電変換領域１２上の遮光膜３３を加工して開口部３２を形成する。

また、上記製造方法において、図示はしないが、上記第１実施例の製造方法と同様に、上記電極１１は上記溝５１内に埋め込むように形成することができる。この構成では、電極１１と溝５１の側壁との間に層間絶縁膜３１を介して遮光膜３３を形成することができる。このこのように、溝５１と電極２２との隙間の全てもしくは一部を遮光膜３３で埋め込むことにより、垂直レジスタ１６に直接入ってくる光の成分を遮断することができ、ＣＣＤ（電荷結合素子）のノイズ成分のひとつであるスミアを低減することができる。

上記製造方法において、上記遮光膜３３はパルス電圧が印加されるように形成することが好ましい。もしくは、上記遮光膜３３は直流電圧が印加されるように形成することが好ましい。

上記製造方法で形成された固体撮像素子は、前記第１、第５実施例で説明したような作用効果が得られる固体撮像素子となる。

本発明の固体撮像素子およびその製造方法は、各種撮像装置の撮像素子という用途に適用するのに好適である。

本発明の固体撮像装置に係る第１実施例を示す図面であり、（１）は平面レイアウト図を示し、（２）は平面レイアウト図におけるＡ−Ａ線断面の概略構成断面図である。 本発明の固体撮像装置に係る第２実施例を示す概略構成断面図である。 本発明の固体撮像装置に係る第３実施例を示す概略構成断面図である。 溝の側面（傾斜面）の作用効果を説明する概略構成断面図である。 本発明の固体撮像装置に係る第４実施例を示す平面レイアウト図である。 本発明の固体撮像装置に係る第４実施例を示す図面であり、図５の平面レイアウト図におけるＢ−Ｂ線断面の概略構成断面図である。 垂直転送方向における光電変換領域間における従来構造を示す概略構成断面図である。 本発明の固体撮像装置に係る第５実施例を示す概略構成断面図である。 第１実施例の固体撮像素子と第５実施例の固体撮像素子のポテンシャル曲線を示す図である。 本発明の固体撮像装置に係る第６実施例を示す概略構成断面図である。 本発明の固体撮像装置に係る第７実施例を示す概略構成断面図である。 本発明の固体撮像装置の製造方法に係る第１実施例を示す製造工程断面図である。 本発明の固体撮像装置の製造方法に係る第２実施例を示す製造工程断面図である。 本発明の固体撮像装置の製造方法に係る第３実施例を示す製造工程断面図である。 本発明の固体撮像装置の製造方法に係る第３実施例を示す製造工程断面図である。 従来のインターレース型の固体撮像素子を示す図面であり、（１）はレイアウト図であり、（２）はレイアウト図におけるＡ−Ａ線断面の概略構成断面図である。

符号の説明

１…固体撮像素子、１１…基板、１２…光電変換領域、１５…読み出しゲート、１６…垂直レジスタ、１９…画素分離領域、２１…ゲート絶縁膜、２２…電極、３１…層間絶縁膜、３３…遮光膜、５１…溝

Claims (11)

1. 入射光を光電変換する複数の光電変換領域と、前記光電変換領域から信号電荷を読み出す読み出しゲートと、前記読み出しゲートによって読み出された前記信号電荷の転送を行う転送レジスタとを基板内に備え、
   前記基板の表面側に溝が形成され、
   前記溝の底部に前記転送レジスタおよび前記読み出しゲートが形成され、
   前記読み出しゲートおよび前記転送レジスタに電圧を印加する電極を備え、
   前記電極の前記転送レジスタ方向に形成された部分は、前記溝内に形成されていて、
   少なくとも前記電極と前記溝の側壁との間を埋め込むように遮光膜が形成されている
   固体撮像素子。
2. 前記光電変換領域を個々に分離する画素分離領域が、前記基板内の前記溝の下部に形成されている
   請求項１記載の固体撮像素子。
3. 前記電極の転送レジスタ方向に形成された部分は、前記溝内の前記画素分離領域の少なくとも一部上および前記転送レジスタ上および前記読み出しゲート上に形成されている
   請求項２記載の固体撮像素子。
4. 前記遮光膜はパルス電圧が印加される
   請求項１記載の固体撮像素子。
5. 前記遮光膜は直流電圧が印加される
   請求項１記載の固体撮像素子。
6. 前記読み出しゲートは前記溝の底部の前記基板より前記溝の一方側における側壁部の前記基板を含んでこの側壁部の上部における前記基板にわたって形成される
   請求項１記載の固体撮像素子。
7. 前記溝は格子状に形成されている
   請求項１記載の固体撮像素子。
8. 複数の画素領域を個々に分離する画素分離領域と、入射光を光電変換する複数の光電変換領域と、前記光電変換領域から信号電荷を読み出す読み出しゲートと、前記読み出しゲートによって読み出された前記信号電荷の転送を行う転送レジスタとを基板内に備えた固体撮像素子を形成する際に、
   前記基板に溝を形成した後、
   前記溝の底部の前記基板に前記画素分離領域、前記垂直レジスタおよび前記読み出しゲートを形成する工程と、
   前記溝内に電極を形成する工程と
   前記電極を形成した後、前記電極と前記溝側壁との間を、前記層間絶縁膜を介して埋め込むように遮光膜を形成する工程
   を備えている固体撮像素子の製造方法。
9. 前記溝は格子状に形成される
   請求項８記載の固体撮像素子の製造方法。
10. 前記溝は、前記基板を直接エッチングすることにより形成される
    請求項８記載の固体撮像素子の製造方法。
11. 前記溝は、前記基板を局所酸化して局所酸化膜を形成した後、前記局所酸化膜を除去して形成される
    請求項８記載の固体撮像素子の製造方法。

Images