JP4210649B2

JP4210649B2 - チャンネル振幅推定および干渉ベクトル構築のための方法および装置

Info

Publication number: JP4210649B2
Application number: JP2004545490A
Authority: JP
Inventors: アナンドピーナラヤン; プラシャントジェイン
Original assignee: Tensorcom Inc
Current assignee: Tensorcom Inc
Priority date: 2002-10-15
Filing date: 2003-10-15
Publication date: 2009-01-21
Anticipated expiration: 2023-10-15
Also published as: EP1579591B1; EP1579591A2; US20040098433A1; WO2004036812A2; AU2003282942A1; JP2006503503A; WO2004036812A3; AU2003282942A8; EP1579591A4; CN1723627A; US7580448B2; KR20050051702A

Description

本発明は、１つの通信システムにおけるチャンネル振幅の決定に向けられている。さらに、本発明は、干渉が打ち消された１つの信号を作成するために用いられる複数の干渉ベクトルの構築に向けられている。より特定的には、本発明は、無料の複数の方法および／または複数の構造を用いたチャンネル振幅推定および干渉ベクトル構築に向けられている。

無線通信システムは、数多くの安全な（または専用の）通信チャンネルをその割り当てられた周波数空間に備えておくべきである。これらの目的を達成するために、複数のスペクトラム拡散システムが開発されてきている。１つのスペクトラム拡散型システムにおいて、複数の拡散符号を用いて、複数のチャンネルが同一の周波数範囲を占有できるようにしている。１つのチャンネルの復調を成功させるためには、チャンネルに関して用いられた拡散符号およびカバリング符号を知らなければならない。１つの復調プロセッサが１つの特定の単一パスを追跡している場合、他の送信器に関連した複数の単一パスは、当該プロセッサにはノイズのように見える。

信頼性のある通信を備えるためには、スペクトラム拡散システムは、典型的には、一対の終点間１つの通信チャンネルを確立および維持することに関して、複数の単一パスを追跡する。異なる複数の信号パスが、追加の複数の基地局および複数の基地局セクタによって提供された複数の冗長信号から、または反射またはマルチパス版の複数の信号から、生じてもよい。１つの典型的な受信器では、ある数（例えば、４〜６個）の復調プロセッサまたはフィンガが備えられ、これらの各フィンガは、１つの異なる信号パスを追跡するように割り当てられる。１つの受信器で利用可能な異なる複数の信号パスに関する情報を取得するためには、１つのサーチャー復調プロセッサまたはフィンガが備えられる。１つの典型的な受信器において、サーチャーフィンガは、複数の擬似乱数（ＰＮ）符号オフセットおよび信号強度によって、複数の信号を検出および識別する。追跡されている複数の信号パス以外の信号パスは、１つの復調プロセッサには雑音のように見えるので、１つの追跡または所望の信号パスについての信号対雑音比は低いことがあり、その結果、品質および信頼性の低い１つの通信チャンネルとなることがある。特に、受信器の近傍にある複数の源からの複数の信号は、受信器から遠くにある複数の源からの複数の信号をかき消すことがある。したがって、この「遠近」問題の理由により、信号の多様性が制限される。複数のチャンネルが割り込みをより受けやすいままとなることに加えて、そうでなければ１つの受信器で利用可能な比較的弱い複数の信号が、他の比較的強い複数の信号によって作られたノイズフロアより下に位置することがある。

一般的に、１つの基地局によって放送された複数の符号化されたチャンネルは、複数のカバリングウォルシュ符号の直交性または複数のカバリング擬似直交関数（ＱＯＦ）の擬似直交性により、互いに干渉しない。しかしながら、１つの直接シーケンス符号分割多元接続（ＤＳ−ＣＤＭＡ）システムなどの１つのスペクトラム拡散通信システムは、フォワードリンク上で２つの形式の多重アクセス干渉をまだ受けやすい。同一チャンネル干渉は、対象となる１つの信号パスに対して時間的に遅延された複数の信号パスのマルチパスコピーからなる。そのような複数の信号は、干渉を生じさせることがある。なぜならば、複数のウォルシュカバリング符号の直交性は、２つの符号間に１つの時間オフセットが存在するときにはいつでも、失われるからである。特定的には、複数のウォルシュ符号は、並べた場合には１つの直交の基礎を形成するが、並べない場合には、高度の相互相関関係がある場合がある。１つ以上の基地局セクタまたは基地局からの複数の送信の組み合わせがＲＦフロントエンドにおいて同時受信されるとき、相互チャンネル干渉が生じる。各基地局セクタは、１つの固有のＰＮ短コードオフセットによって区別される。しかしながら、シーケンスは、最小であるがゼロでない相互相関性を有する。これは、異なる複数の基地局セクタから生じる信号間の相互相関干渉として現れる。その結果、１つのより大きな電力レベルで受信される他の基地局から送信された１つの信号は、短符号および並べられていない複数のウォルシュ符号が理由で、対象となる信号をマスキングすることが可能である。

受信された複数の信号ストリームから干渉する複数の信号パスを除去するための複数の方法が開発されてきている。例えば、干渉打ち消しは、無線通信のためのｃｄｍａ２０００およびＷ−ＣＤＭＡ規格などのＣＤＭＡシステムのために設計された多くのスペクトラム拡散受信器に組み込まれている１つの特徴である。特に、干渉打ち消し受信器は、１つまたは複数の干渉源からの干渉を除去または減少させる能力を有する、スペクトラム拡散通信システム受信器の一種である。干渉打ち消しの方法の多くは、干渉信号源の内部における複数のチャンネル推定を必要とする。したがって、１つの信号パス内の有効な複数のチャンネルの正体およびこれらのチャンネルの複数の振幅を推定しなければならない。他の複数の方法は、予想を元にした干渉計算のための複数の方法を用いており、１つの干渉ベクトルの構築を要求して、１つの干渉信号源の内部におけるアクティブな複数のチャンネルからの干渉の方向を表すが、これは必ずしも当該複数のチャンネルの振幅ではない。

複数のスペクトラム拡散通信システムは、当初、１つの単一長の複数のシンボルを用いて開発された。例えば、複数のＩＳ‐９５システムは、１つの６４チップシンボル長を用いる。しかしながら、ｃｄｍａ２０００などのより最近の通信基準は、より長い複数の符号と共存する、より短い長さの符号を導入してきている。例えば、高速データ送信を推進するためには、データ送信のための４チップしかない短さの複数のシンボルを許可し、同時に、音声通信のための６４チップ以上の複数のシンボルを用いることを許可する複数の通信システムが開発されてきている。長さの異なる複数のシンボルを１つの単一通信システム内で使用すると、１つの信号パスにおいてアクティブな複数のチャンネルを識別するタスクを複雑にしてきた。加えて、より短い長さの複数の符号を用いると、より長い長さの複数の符号の特定の複数の系列を無効にし、アクティブな複数のチャンネルを識別するための既存の複数の方法は、複数のシンボル長の使用に対応した複数のシステムに適用されると、非効率的であることがある。

高速ウォルシュ変換は、１つの信号パス内における複数のチャンネルの複数の振幅を効率的に計算するための既知の方法である。特に、高速ウォルシュ変換方法を用いて、ウォルシュ符号と呼ばれる一直交系列符号を用いてカバーされる複数のチャンネルの複数の振幅を計算することができる。しかしながら、高速ウォルシュ変換処理を適用するための従来の複数の方法は、複数のシンボル長に対応する複数の通信システムに関して、複数のチャンネルを効率的に推定することができなかった。加えて、従来の複数の方法は、干渉取り消しのための１つの干渉ベクトルを効率的に構築することができなかった。

本発明は、先行技術のこれらおよび他の複数の問題および欠点を解決することに向けられている。

本発明の一実施形態によれば、１つの高速ウォルシュ変換を、１つの干渉信号パスに関する振幅情報に適用する。特に、振幅情報は、１つの干渉または将来干渉するであろう複数の干渉信号パスを追跡することに関して受信されたデータの各チップに対応する１つの分解能にある。振幅データは、その後、１つの高速ウォルシュ変換を用いて処理される。データは、１つまたはそれ以上のウォルシュ変換レベルを通じて渡されて、アクティブな複数のチャンネルを識別してもよい。特に、干渉信号パスによって送信されたデータのための１つの有効なシンボル長に対応する１つのウォルシュレベルのデータの処理後、当該段階のためのデータの組における各要素の振幅が、１つの閾値と比較される。１つの要素の大きさが閾値より大きい場合、当該要素は、当該データ組が高速ウォルシュ変換を用いる処理の次の１つの段階を施される前に、１つのゼロに置換される。

したがって、本発明は、複数の有効なシンボル長に対応した１つの通信システムに関して作成された１つの信号パス内における有効な複数のチャンネルの存在および振幅を決定できる１つの方法および装置を提供する。

本発明の他の一実施形態によれば、１つの有効なシンボル長に対応する各ウォルシュレベルにおける１つの高速ウォルシュ変換を行った結果が、干渉を打ち消された１つの信号ストリームを作成するのに用いられる１つのベクトルの形成に適用される。したがって、本発明の一実施形態において、１つの高速ウォルシュ変換を１つの有効チャンネルシンボル長に対応する１つのレベルで行った結果が、１つの閾値と比較される。閾値以下の１つの大きさを有する当該レベルにおける結果の個別の複数の要素は、１つのゼロに置換され、閾値を超える複数の要素の複数の振幅は、変更されないままとする。この比較結果は、１つのレジスタに記憶されてもよい。１つの干渉ベクトルを構築するのに用いられる閾値データを含む各レジスタについて、高速ウォルシュ変換処理が適用される。特に、データの各組は、大きさデータが元来所得されたレベルに対応する数多くの高速ウォルシュ変換レベルを通して渡され、その結果、１つの干渉ベクトルが作成される。本発明の他の一実施形態によれば、複数のシンボル長に対応しており、複数の有効なシンボル長に対応する複数の高速ウォルシュ変換レベルからのデータを用いて形成された複数の干渉ベクトルが合成されて、１つの合成干渉ベクトルを形成する。本発明の一実施形態によれば、１つの合成ベクトルは、各有効な信号長に対応する変倍された干渉ベクトルを合成することによってわかる。本発明のさらなる一実施形態によれば、変倍が実行されて、複数の干渉ベクトル内のエネルギーが正規化される。

本発明の他の一実施形態によれば、チャンネル推定および干渉ベクトル構築に関して用いられる複数の高速ウォルシュ変換処理は、共用のハードウェア構成要素を用いて実施される。すなわち、複数のチャンネル振幅の推定に関して用いられるのと同一の構成要素が、干渉ベクトルを構築するために用いることができる。

さて、図１を参照して、本発明の一実施形態に係る１つの干渉打ち消し可能受信器１００を示す。図１に示すように、複数の信号が、１つのアンテナ１０８によって、１つの無線周波数（ＲＦ）フロントエンド１０４に対して与えられる。典型的な１つの環境において、数多くの信号、例えば異なる複数の基地局または１つの基地局の異なる複数のセクタよって作成された複数の信号、もしくはマルチパス版または反射された当該複数の信号は、無線周波数（ＲＦ）フロントエンド１０４において受信されることができる。当業者によって理解されるように、異なる複数の基地局または１つの基地局の異なる複数のセクタからの複数の信号は、典型的には、１つの関連パス番号、または擬似乱数（ＰＮ）によって識別され、これにより、ＰＮ符号空間における信号パスの時間オフセットに従って、基地局または基地局およびセクタを識別する。マルチパス版の複数の信号は、視線版の信号のパス番号によって識別されるが、反射された信号がたどったより長いパスの根拠となる１つの追加の時間オフセットを伴う。当業者によってさらに理解されるように、異なる複数の源からの複数の信号パスは、典型的には、複数のマルチパス版複数の信号パスがその源と正しく関連付けられるのに充分なの１つの距離（例えば、６４チップの倍数）によって分離される。

ＲＦフロントエンド１０４は、無線周波数信号をダウンサンプリングして、当該信号を同相（Ｉ）および直交（Ｑ）成分を有する１つの合成ベースバンド信号または未処理の信号ストリーム１１２に、分離する。本開示に関して図示および説明した処理は、１つの結合または信号パスのみが示されていても、ＩチャンネルおよびＱチャンネルの両方を含むことは、当業者に認識されるであろう。

受信器１００によって収集され、ＲＦフロントエンド１０４からダウンコンバートされた未処理の信号ストリーム１１２は、１つのサーチャーフィンガ１１６に対して与えられる。サーチャーフィンガは、識別可能な複数の信号パスおよび／またはマルチパスについて信号ストリーム１１２を走査するように機能する。特に、サーチャーフィンガ１１６は、各識別可能な信号パスに関連したパス数または擬似乱数（ＰＮ）符号オフセットを決定するように動作する。上述したように、ＰＮ符号は、信号パスを、１つの特定の基地局または基地局セクタに関連付けて識別する。複数の符号分割多元接続（ＣＤＭＡ）システムにおいて、ＰＮ符号シーケンスは短縮符号と称される。

サーチャーフィンガ１１６は、識別された複数の信号パスを１つのコントローラ１２０に対して通知する。コントローラ１２０は、サーチャーフィンガ１１６から与えられた情報を用いて、どの複数の信号パスが取得および追跡されるかを決定する。一般的に、１つの受信器１００が追跡するように指示されうる信号パスの数は、受信器１００の一部として備わる複数の復調フィンガ１２４の数によって制限される。１つの復調フィンガ１２４が１つの信号パスを取得および追跡するように割り当てられると、コントローラ１２０は、ＰＮ符号オフセットに関する情報、任意の追加の時間オフセット、および割り当てられた信号パスについて観察された信号強度の関する情報を提供してもよい。図１において、２つの復調フィンガ１２４ａおよび１２４ｂのみを示す。しかしながら、さらなる複数の復調フィンガ１２４を備えてもよいことが理解されるべきである。

図１に示すように、ベースラインコントローラ１２０は、１つの打ち消しコントローラ１２８と通信してもよい。本明細書で説明するように、打ち消しコントローラ１２８は、１つの信号パス内における個別の複数のチャンネルの複数の振幅を推定することが可能である。加えて、打ち消しコントローラ１２８の複数の実施形態は、複数の干渉ベクトルを形成することが可能である。本発明の他の複数の実施形態によれば、打ち消しコントローラ１２８は複数の干渉ベクトルを合成して、１つの合成干渉ベクトルを形成することができる。

打ち消しコントローラ１２８は、数多くのモジュールを含む。特に、打ち消しコントローラ１２８が１つの信号パスを打ち消すべきであることを決定すると、当該信号パスに対応するＰＮ符号および信号パスが存在するＩおよびＱデータが４層位相変調（ＱＰＳＫ）逆拡散モジュール１３２に対して与えられる。逆拡散の後、搬送波位相が搬送波位相回復モジュール１３６で回復される。搬送波位相の回復は、様々な方法を用いて行ってもよい。例えば、搬送波位相の回復は、２００３年１０月１５日出願の米国特許第名称「位相を調整するためのシステムおよび方法」および２００２年１０月１５日出願の米国仮出願第６０／４１８１８８、名称「搬送波位相回復回路」において記載されているように実行されてもよく、これらの開示全体は、参照により本明細書に引用される。その後、搬送波位相の回復後のＰＮを除去したまたは位相を除去したデータストリームは、チャンネル推定／干渉ベクトル生成モジュール１４０に対して与えられる。チャンネル推定／干渉ベクトル生成モジュール１４０は、打ち消されるべき複数の信号パスにおける複数のアクティブなチャンネルの振幅を決定し、１つの打ち消し動作モジュール１４４に対して与えられてもよい１つの干渉ベクトルを生じさせる。打ち消し動作モジュール１４４は、チャンネル推定／干渉ベクトル生成モジュール１４０によって与えられた干渉ベクトルを用いて、１以上の復調フィンガ１２４に対して与えられた１つまたは複数の信号ストリーム１４８からの識別された干渉信号パスを除去する。干渉が打ち消された信号を受信する１つの復調フィンガ１２４は、その後、所望の１つの信号パスの１つのチャンネルによって送信されたデータを復調してもよい。

図１に示すように、複数の復調フィンガ１２４は、それぞれ１つのＰＮ生成器１５２を備えてもよい。さらに、１つのＰＮ生成器１５２によって生成されたＰＮ符号は、取り消しコントローラ１２８によってＰＮ生成器１５２に送られた１つの制御信号１５６に応答して、早めるかまたは遅延させてもよい。複数の復調フィンガ１２４に関連した複数のＰＮ生成器１５２を遅延または早める機能は、有利である。なぜならば、それにより、各複数の復調フィンガ１２４は、与えられた１つの供給信号ストリームを追跡でき、例えば打ち消しコントローラ１２８における処理において、干渉が打ち消された１つの信号ストリーム生成の一部として当該供給信号ストリームが遅延を受けた場合でも追跡できるからである。代わりにまたは加えて、打ち消しコントローラは、複数の復調フィンガの一部として備える１つの遅延バッファに対して１つの復調された信号を与えて、１つの与えられた信号ストリームから得られた１つのシンボルが復調フィンガ１２４によって解放される前に、各復調フィンガ１２４によって導入された遅延量を制御してもよい。複数の復調フィンガ１２４内における遅延をそのように制御することによって、復調された複数の信号ストリーム１６０は、互いに同期しあう１つのシンボル合成器１６４に対して与えられてもよい。したがって、１つの従来のシンボル合成器１６４を用いてもよい。代わりに、与えられた複数の信号ストリーム１４８の複数の復調フィンガ１２４による処理から得られた複数のシンボルを同期させることが可能な１つのシンボル合成器１６４を用いてもよい。さらにまた代わりとして、打ち消しコントローラ１２８は、ＲＦフロントエンド１０４で受信される未処理の信号ストリーム１１２に対する１つの固定された遅延の後に、複数の供給ストリームを複数の復調フィンガ１２４に提供して、従来の１つのシンボル合成気１６０を用いるようにしてもよい。一般的に、同期されたデータをシンボル合成器１６４に与える任意の方法を用いてよい。当業者によって理解されるように、複数の復調フィンガおよびシンボル合成器１６４は、１つのレーキ受信器を備えてもよい。

さて、図２を参照して、本発明の一実施形態に係る打ち消しコントローラ１２８および特にチャンネル推定／干渉ベクトル生成モジュール１４０の局面を示す。図２に示すように、打ち消しコントローラ１２８および特にチャンネル推定／干渉ベクトル生成モジュール１４０は、第１の段階２０４および第２の段階２０８を備えるとみなしてもよい。特に、第１の段階２０４は複数のチャンネル推定機能を実行し、第２の段階２０８は干渉ベクトル構築を実行する。さらに、本明細書の説明から理解されるように、第１の段階２０４において、１つの信号パスの一部として受信された複数のチップの大きさに関する情報に対して、複数の高速ウォルシュ変換ステップ２１２が行われて、干渉として識別された信号パス内の複数の有効チャンネルの存在およびこれらのチャンネルの複数の振幅を決定する。受信データを処理するのに用いられる高速ウォルシュ変換ステップ２１２の数は、ｌｏｇＮに等しく、式中、Ｎは有効チャンネル数である。例えば、１つの６４チャンネル通信システムに関して、どの複数のチャンネルが１つの信号パス内にあるかを完全に決定するには、６つのステップが必要である。さらなる一例として、１つの１２８チャンネルシステムでは、７つのステップが必要であろう。第１の段階２０４によって取得された複数のチャンネルの複数の振幅に関する情報は、第２の段階２０８によって用いられて、１つの復調フィンガ１２４に対して与えられた１つの信号ストリームからの干渉信号パスを打ち消すために打ち消し動作モジュール１４４によって用いられる１つの合成干渉ベクトル２０６を形成する。

したがって、示すように、第１の段階２０４は、多数の高速ウォルシュ変換ステップ２１２を含む。図２に示す実施形態例において、受信器１００は、各信号パス内の６４トラフィックチャンネルに対応する１つの通信システムに関して用いられる。したがって、チャンネル推定／干渉ベクトル生成モジュール１４０は、６つの高速ウォルシュ変換ステップ２１２ａ〜ｆを含む。しかしながら、任意の数の高速ウォルシュ変換ステップ２１２を備えてもよいことが理解されるべきである。

初めに、逆拡散された搬送波位相が回復された受信信号を、第１の高速ウォルシュ変換ステップ２１２ａを通して渡される。本例において、上述の複数の高速ウォルシュ変換ステップは、最長有効シンボル長に等しい１つの長さを有するデータの１つのセグメント内における各チップの１つの振幅または大きさを備えるデータの１組に対して実行される。したがって、本例において、各高速ウォルシュ変換ステップ２１２は、６４個の異なる大きさを含むデータの１組に対して実行される。

当業者に理解されるように、第１の高速ウォルシュ変換ステップは、６４個の加算または減算動作を備える。より特定的には、第１の高速ウォルシュ変換ステップ２１２ａは、第１の要素ａ_１を第２の要素ａ_２に加算して１つの新たな第１の要素を取得すること、第１の要素ａ_１から第２の要素ａ_２を減算して１つの新たな第２の要素を取得すること、第３の要素ａ_３を第４の要素ａ_４に加算して１つの新たな第３の要素を取得すること、第３の要素ａ_３から第４の要素ａ_４を減算して１つの新たな第４の要素を取得することなどを含み、これらは、組内の６４個の要素すべてが処理されて６４個の新たな値が計算されるまで行われる。本例において、通信システムは、４チップの長さ以下の複数のシンボルには対応していない。したがって、第１の高速ウォルシュ変換ステップまたは回路２１２ａの複数の結果は、第２の高速ウォルシュ変換ステップ２１２ｂに直接渡される。

また、当業者に理解されるように、第２の高速ウォルシュ変換ステップ２１２ｂにおいても、６４個の加算または減算がある。第２の高速ウォルシュ変換ステップ２１２ｂに含まれる複数の計算は、第１の高速ウォルシュ変換ステップ２１２ａの結果生じた６４個の大きさまたは要素に対して実行される。特に、第１の要素ａ_１が第３の要素ａ_３に加算されて１つの新たな第１の要素を取得し、第１の要素ａ_１から第３の要素ａ_３が減算されて１つの新たな第２の要素を取得し、第２の要素ａ_２が第４の要素ａ_４に加算されて１つの新たな第３の要素を取得し、第２の要素ａ_２から第４の要素ａ_４が減算されて１つの新たな第４の要素を取得するなどが行われる。これは、組内の各要素が、第２の高速ウォルシュ変換ステップ２１２ｂの一部としての１つの加算および１つの減算計算に含まれており、かつ含まれる各要素について１つの新たな値が計算されるまで行われる。

本例においては、通信システムは、４チップという短い１つの長さを有する複数のシンボルに対応している。１つの通信システムに関して用いられる１つの有効シンボルの最小長は、規格からわかり、したがって、典型的には、１つの所定の受信装置１００用に予め構成される。代わりに、そのような情報は、１つの受信器１００と通信する１つの基地局または他のネットワーク構成要素によって提供されてもよい。本例において４チップという短さの複数のシンボル例が１つのチャンネルによって利用可能であり、かつ、任意のそのような複数のチャンネルが２つの高速ウォルシュ変換ステップ後に決定可能であるので、２つの高速ウォルシュ変換ステップに従って取得された複数の大きさが検討される。特に、計算された複数の値または大きさの組内の各要素は、１つの第１の比較器または比較ブロック２２０ａにおいて、１つの閾値と比較される。複数のチャンネル強度をチャンネル決定に関してテストする際の閾値は、複数の干渉信号パスの一部として存在することがわかっている１つのチャンネルの１つの大きさに等しいまたはそれから派生していてもよい。例えば、適用可能な規格に従って常に１つの信号パスに存在する１つの受信されたチャンネルの平均的な大きさを用いて、閾値を設定してもよい。また、閾値は、存在する１つのチャンネルの大きさの１つの基準が開発されれば、予め選択された１つの値または１つの固定値に設定されてもよい。

比較に続いて、閾値の大きさ以上（または、代わりに、それを超える）複数の値の組内の複数の大きさが、１つの第１のメモリブロック２２４ａに記憶される。閾値の大きさ以下（または、かわりに、それ未満の）複数の要素のために、複数のゼロ値が、第１のメモリブロック２２４ａに入力または記憶される第１のメモリブロック２２４ａに記憶された複数の値（すなわち、チャンネル振幅）は、データを送信するために、４チップの長さの複数のシンボルを用いて１つまたは複数のアクティブなチャンネルに関連付けられる。さらに、説明したように、チャンネル推定／干渉ベクトル生成モジュール１４０の第１の段階２０４の一部として与えられた複数のメモリブロック２２４に記憶された複数の値は、１つの先行干渉ベクトルを備え、第２の段階２０８において用いられて、干渉ベクトルを計算する。第１の比較ブロック２２０ａにおいて、閾値よりも低い（または、代わりに、以下である）と決定された複数の要素または複数のチャンネル振幅は、１つのチャンネル推定値としてメモリブロック２２８に記憶される。閾値の大きさ以上（または、かわりに、それを超える）複数の要素のために、複数のゼロ値が、メモリブロック２２８に入力または記憶されるしたがって、本開示から理解されるように、チャンネル推定／干渉ベクトル生成モジュール１４０は、無効でより長い長さの複数のチャンネルについて複数の干渉ベクトルを作成しないようになる。すなわち、１つのより短い長さ（例えば、４チップ）のシンボルを用いることによって無効化される４つのより長い長さのシンボルを用いる複数のチャンネルを含むまたはその根拠となる１つの干渉ベクトルは、生成されない。

第１の比較ステップ２２０ａに従ってメモリ２２８に格納された、複数の格納された大きさまたはゼロ値を備える複数の値は、その後、第３の高速ウォルシュ変換ステップ２１２ｃに提供される。当業者に理解されるように、第３の高速ウォルシュ変換ステップ２１２ｃの一部として、第１の要素ａ_１が第５の要素ａ_５に加算されて１つの新たな第１の要素を取得し、第１の要素ａ_１から第５の要素ａ_５が減算されて１つの新たな第２の要素を取得し、第２の要素ａ_２が第６の要素ａ_６に加算されて１つの新たな第３の要素を取得し、第２の要素ａ_２から第６の要素ａ_６が減算されて１つの新たな第４の要素を取得するなどが行われる。これは、組内の各複数の大きさが、１つの加算および１つの減算処理に含まれており、かつ各要素について１つの新たな大きさが計算されるまで行われる。

その後、第３の高速ウォルシュ変換ステップ２１２ｃの複数の結果が、１つの第２の比較ステップ２２０ｂにおいて、閾値と比較される。第３の高速ウォルシュ変換の複数の結果内の、閾値以上の各大きさは、１つの第２のメモリブロック２２４ｂに記憶される。閾値以下の１つの大きさを有するこれらの要素（すなわち、これらの大きさ）について、複数のゼロ値がメモリブロック２２４ｂに記憶される。閾値未満の複数の要素の大きさは、メモリブロック２２８に記憶され、閾値を超える１つの大きさを有する複数の要素について、複数のゼロ値がメモリブロック２２８に記憶される。第２の比較ステップ２２０ｂの後にメモリブロック２２８に記憶された値は、前回または第１の比較ステップ２２８に従ってメモリブロック２２８に記憶された複数の要素の大きさまたは複数の値にとって代わってもよい。

第２の比較ステップ２２０ｂに従って記憶された複数の大きさまたは複数のゼロ値を備える複数の値は、その後、第４の高速ウォルシュ変換ステップ２１２ｄに対して与えられる。当業者に理解されるように、第４の高速ウォルシュ変換ステップ２１２ｄの一部として、第１の要素ａ_１が第９の要素ａ_９に加算されて１つの新たな第１の要素を取得し、第１の要素ａ_１から第９の要素ａ_９が減算されて１つの新たな第２の要素を取得し、第２の要素ａ_２が第１０の要素ａ_１０に加算されて１つの新たな第３の要素を取得し、第２の要素ａ_２から第１０の要素ａ_１０が減算されて１つの新たな第４の要素を取得するなどが行われる。これは、組内の各複数の大きさが、１つの加算および１つの減算処理に含まれており、かつ各要素について１つの新たな大きさが計算されるまで行われる。

その後、第４の高速ウォルシュ変換ステップ２１２ｄの複数の結果が、１つの第３の比較ステップ２２０ｃにおいて、閾値と比較される。閾値以上の各大きさは、１つの第３のメモリブロック２２４ｃに記憶される。閾値以下の１つの大きさを有するこれらの要素について、複数のゼロ値がメモリブロック２２４ｃに記憶される。閾値未満の複数の要素の大きさは、メモリブロック２２８に記憶され、閾値を超える１つの大きさを有する複数の要素について、複数のゼロ値がメモリブロック２２８に記憶される。第３の比較ステップ２２０ｃの後にメモリブロック２２８に記憶された複数の値は、第２の比較ステップ２２０ｂに従ってメモリブロック２２８に記憶された複数の要素の大きさまたは複数の値にとって代わってもよい。

第４の高速ウォルシュ変換ステップ２１２ｄおよび第３の比較ステップ２２４ｃに従ってメモリブロック２２８に記憶された複数の値は、その後、第５の高速ウォルシュ変換ステップ２１２ｅに対して与えられる。当業者に理解されるように、第５の高速ウォルシュ変換ステップ２１２ｅは、第１の要素ａ_１を第１７の要素ａ_１７に加算して１つの新たな第１の要素を取得すること、第１の要素ａ_１から第１７の要素ａ_１７を減算して１つの新たな第２の要素を取得すること、第２の要素ａ_２を第１８の要素ａ_１８に加算して１つの新たな第３の要素を取得すること、第２の要素ａ_２から第１８の要素ａ_１８を減算して１つの新たな第４の要素を取得することなどを備える。これは、複数の各要素が、１つの加算および１つの減算処理に含まれており、かつ複数の各要素について１つの新たな大きさが計算されるまで行われる。

その後、第５の高速ウォルシュ変換ステップ２１２ｅを実行した複数の結果が、１つの第４の比較ステップ２２０ｄにおいて、閾値と比較される。閾値以上の複数の振幅を有する複数の要素は、メモリブロック２２４ｄに記憶され、閾値未満の複数の要素についての複数の振幅は、ゼロに変更されてメモリブロック２２４ｄに記憶される。閾値未満の複数の要素の振幅の複数の値は、メモリブロック２２８に記憶され、閾値以上の複数の振幅を有する複数の要素は、ゼロの値でメモリブロック２２８に記憶される。

第５の高速ウォルシュ変換ステップ２１２ｅおよび第４の比較ステップ２２０ｄに従ってメモリブロック２２８に記憶された複数の値は、その後、第６の高速ウォルシュ変換ステップ２１２ｆに対して与えられる。当業者に理解されるように、第６の高速ウォルシュ変換ステップ２１２ｆは、第１の要素ａ_１を第３３の要素ａ_３３に加算して１つの新たな第１の要素を取得すること、第１の要素ａ_１から第３３の要素ａ_３３を減算して１つの新たな第２の要素を取得すること、第２の要素ａ_２を第３４の要素ａ_３４に加算して１つの新たな第３の要素を取得すること、第２の要素ａ_２から第３４の要素ａ_３４を減算して１つの新たな第４の要素を取得するなどを備える。これは、複数の各要素が、１つの加算および１つの減算処理に含まれており、かつ複数の各要素について１つの新たな大きさが計算されるまで行われる。

その後、第６の高速ウォルシュ変換ステップ２１２ｆを実行した複数の結果が、１つの第５の比較ステップ２２０ｅにおいて、閾値と比較される。図２に示す実施形態によれば、閾値以上の１つの大きさを有する複数の要素は、１組としてメモリブロック２２８に記憶され、そこにおいて、閾値未満の複数の大きさを有する複数の要素はゼロに変更される。特に、本例において、第６の高速ウォルシュ変換ステップ２１２ｆが最後に実行されるので（すなわち、本例の最長有効シンボル長は６４である）、高速ウォルシュ変換処理の１つの次のステップに関して用いられる複数の値を記憶するために用いられたメモリブロック２２８は、代わりに、１つの干渉ベクトルを構築するために用いられるデータを記憶するために用いられることができる。

第１の段階２０４の一部として含まれる複数のチャンネル決定ステップの完了に続いて、複数の有効チャンネルに関して収集された振幅情報が、１つの合成干渉ベクトル２１６の構築のために、選択的に第２の段階２０８に対して与えられることができる。特に、１つのマルチプレクサ２３０は、メモリブロック２２４および２２８の選択された１つからのチャンネル振幅データを提供してもよい。その後、振幅情報を取得したレベルに対応する数の高速ウォルシュ変換ステップを用いて、振幅データが処理される。

したがって、第１のメモリブロック２２４ａに記憶された複数の大きさに関する振幅情報が、第１の高速ウォルシュ変換ステップまたは回路２１２ａ’および、第２の高速ウォルシュ変換ステップ２１２ｂ’に対して与えられる。第１の２１２ａ’および第２の２１２ｂ’高速ウォルシュ変換ステップは、第１の段階２０４の処理の一部として第１の高速ウォルシュ変換ステップ２１２ａおよび第２の高速ウォルシュ変換ステップ２１２ｂを実行するのに関連して用いられたようなのと同一の構成要素を用いて実行されてもよい。ブロック２２４ａに記憶されたデータは長さ４の複数のシンボルを用いる複数のチャンネルに関連付けられているので、当該データは、第１および第２の高速ウォルシュ変換ステップ２１２ａ’および２１２ｂ’によってのみ処理される。第２の高速ウォルシュ変換ステップ２１２ｂ’がメモリブロック２２４ａからのデータに対して実行された後に取得された結果は、第１の干渉ベクトル（ＩＶ１）２２８ａとして、例えば第１のメモリブロック２２４ａに記憶される。

次にマルチプレクサ２３０が動作して、第２のメモリ２２４ｂに記憶された複数の大きさを第２の段階２０８に与えてもよい。第２のメモリ２２４ｂに記憶された複数の大きさまたは複数の値の組は、高速ウォルシュ処理２１２の３つのステップまたはレベルを通じて渡される。したがって、第２の段階２０８では、これらの値は、３つの高速ウォルシュ変換ステップ、すなわち、第１の高速ウォルシュ変換ステップ２１２ａ’、第２の高速ウォルシュ変換ステップ２１２ｂ’、および第３の高速ウォルシュ変換ステップ２１２ｃ’を通じて渡される。第３のステップである高速ウォルシュ変換処理２１２ｃ’を実行した後に取得された複数の結果は、その後、第２の干渉ベクトル（ＩＶ２）２３２ｂとして、例えば第２のメモリブロック２２４ｂに記憶されてもよい。

メモリブロック２２４ｃに記憶されたデータは、４つの高速ウォルシュ変換ステップ２１２ａ’〜ｄ’を通じて当該データを渡すことによって処理される。その処理の複数の結果は、第３の干渉ベクトル（ＩＶ３）２３２ｃとして、例えばメモリ２２４ｃに記憶される。

メモリブロック２２４ｄに記憶されたデータは、５つの高速ウォルシュ変換の組２１２ａ’〜ｅ’を通じて当該データを渡すことによって処理される。その処理の複数の結果は、第４の干渉ベクトル（ＩＶ４）２３２ｄとして、例えばメモリ２２４ｄに記憶される。

高速ウォルシュ変換処理の第６のステップ２１２ｆおよび第５の比較ステップ２２０ｅに従ってメモリブロック２２８に記憶されたデータは、その後、マルチプレクサ２３０によって第２の段階２０８に対して与えられてもよい。データは、６つの高速ウォルシュ変換ステップ２１２ａ’〜ｆ’を介して渡されて、例えばメモリ２２８に第５の干渉ベクトル（ＩＶ５）２３２ｅとして記憶される。

その後、複数の個別の干渉ベクトル２３２ａ〜ｅが、加算ブロック２３６で加算されて、合成干渉ベクトル２１６を形成する。本発明の実施形態によれば、各複数の干渉ベクトル２３２は変倍される。特に、各干渉ベクトル２３２に対して、各複数の干渉ベクトル２３２に含まれる複数の大きさの組によって表されるエネルギー量が正規化されるような値を乗じる。したがって、第１の干渉ベクトル２３２ａに１６を乗じて、１つの第１の変倍された干渉ベクトルを取得してもよく、第２の干渉ベクトル２３２ｂに８を乗じて、１つの第２の変倍された干渉ベクトルを取得し、第３の干渉ベクトル２３２ｃに４を乗じて、１つの第３の変倍された干渉ベクトルを取得し、第４の干渉ベクトル２３２ｄに２を乗じて、１つの第４の変倍された干渉ベクトルを取得し、第５の干渉ベクトル２３２ｅに１を乗じて、１つの第５の変倍された干渉ベクトルを取得する。その後、これらの変倍された干渉ベクトルは足し合わされて、合成干渉ベクトル２１６を取得する。

本明細書の説明から理解されるように、第１および第２の段階２０４および２０８において様々な処理が繰り返される。そのような複数の処理は、同一の複数のハードウェア構成要素および／または複数の処理モジュールを利用または共有してもよい。さらに、様々な段階が、同一の複数のハードウェア構成要素および／または複数の処理モジュールを共有できる。特に、第１の段階２０４の処理の一部として複数の高速ウォルシュ変換ステップ２１２を実施することに関して用いられる複数のハードウェアおよび／または処理モジュールは、第２の段階２０８の処理に関して完了される複数の高速ウォルシュ変換ステップ２１２’に関しても用いることができる。さらに、上述したように、様々なメモリブロックおよびレジスタ２２４および２２８が、第１の段階２０４および第２の段階２０８の両方に関して用いることができる。

さて、図３を参照して、本発明の一実施形態に係る１つの高速ウォルシュ変換の実施の複数の局面を示す。特に、図３は、１つの高速ウォルシュ変換ステップ２１２，２１２’を実施するために用いてもよい１つのハードウェア構造または回路を示す。一般的に、高速ウォルシュ変換回路３００は、１つの第１のマルチプレクサ３０４と１つの第２のマルチプレクサ３０８とを含む。各マルチプレクサ３０４，３０８は、入力データ３１２として、処理のための複数の値の１つの組を受信する。したがって、高速ウォルシュ変換回路３００が第１の高速ウォルシュ変換段階２１２ａ，２１２ａ’を実施している場合、１つの入力３１２としてマルチプレクサ３０４，３０８に提供される複数の値の組は、受信された複数のチップ振幅を表す、逆変換だがそれ以外は未処理のデータを備える。高速ウォルシュ変換回路３００が１つの第２またはそれ以降の高速ウォルシュ変換ステップ２１２，２１２’を実施する場合、複数の入力３１２は、以前の１つの高速ウォルシュ変換２１２，２１２’の間に計算された複数の要素を備える。さらに、複数の入力３１２として与えられた要素は、説明したように修正されてもよい。例えば、第１の段階２０４に含まれる１つの高速ウォルシュ変換ステップ２１２を実施する１つの高速ウォルシュ変換回路３００に対して複数の入力３１２として与えられたデータは、実際の要素の複数の大きさと、ゼロの１つの値に変更されメモリ２２８に記憶された閾値以上に決定された複数の要素の大きさについての複数のゼロ値とを備えてもよい。さらに、ウォルシュレベルが１つの最小シンボル長に対応するように、数多くの高速ウォルシュ変換ステップ２１２が入力データに対して行われた場合、複数の入力値は複数のチャンネル振幅を含んでもよいことが理解されるべきである。さらなる一例として、第２の段階２０８に含まれる１つの高速ウォルシュ変換ステップ２１２’を実施する１つの高速ウォルシュ変換回路３００に対して複数の入力３１２として与えられたデータは、１つのメモリブロック（例えば、メモリブロック２２４ａ〜ｄのうちの１つまたは第一の段階２０４における１つの第１の高速ウォルシュ変換ステップ２１２から生じた結果のデータのためのメモリ２２８）に記憶された閾値未満であると決定された複数の要素の大きさについての複数の実際の要素の大きさおよび複数のゼロ値を備えてもよい。

各マルチプレクサ３０４，３０８からの１つの単一要素が、１つの選択信号３２４に応答して、１つの対応出力３１６または３２０において与えられる。一般的に、選択信号３２４は、チャンネル推定／干渉ベクトル生成モジュール１４０または打ち消しコントローラ１２８のなんらかの他のモジュール方式の局面によって生成され、複数の要素の適切な対が出力３１６，３２０において与えられる。マルチプレクサ３０４，３０８の出力３１６，３２０は、１つの加算器‐減算器３２４に対して与えられる。加算器‐減算器は、第１のマルチプレクサ３０４によって出力ライン３１６上に出力された値と、第２のマルチプレクサ３０８によって出力ライン３２０上に出力された値との加算から生じた値を備える１つの第１の出力３２８を与える１つの加算器を備える。加算器‐減算器３２４は、１つの出力として、第２の出力ライン３３２上に第１のマルチプレクサ３０８によって与えられた値から、第２のマルチプレクサ３０８によって与えられた値を減算したもの与える１つの減算器をさらに含む。

６４チップの１つの最大シンボル長を有する１つの通信システムに関して用いる一実施形態によれば、４つの高速ウォルシュ変換回路３００を用いて、６４個の変換値の１つの完全な組を取得してもよい。出力３２８，３３２において入手可能な加算および減算演算の複数の結果は、その後、追加の複数の高速ウォルシュ変換ステップによってさらに処理されるおよび／または本明細書の他の箇所で説明したように、１つの閾値と比較されてもよい。

さて、図４を参照して、１つの比較回路４００の複数の構成要素を示す。一般的に、比較器４００は、複数の比較ステップ２２０に関して用いられてもよい。比較回路４００は、１つの第１の入力としての１つの閾値４０８および１つの要素値またはチャンネル振幅値４１２を有する１つの比較器４０４を含んでもよい。１つの選択された要素値またはチャンネル振幅が、１つのマルチプレクサ４１６から与えられてもよい。比較器４０４は、１つのＨＩＧＨ出力４２０および１つのＬＯＷ出力４２４を有する。検討中の要素値が閾値未満の場合、複数の変換要素値を次の１つの高速ウォルシュ変換ステップ２１２に与える目的で、ＨＩＧＨ出力４２０がゼロに設定され、ＬＯＷ出力がチャンネル振幅に設定される。さらに、複数のチャンネル振幅をメモリ２２４に記憶して１つの干渉ベクトル２２８を決定する目的で、チャンネル振幅が閾値以上である場合、ＨＩＧＨ出力４２０がチャンネル振幅に設定され、ＬＯＷ出力４２４はゼロに設定される。

さて、図５を参照して、本発明に一実施形態の動作の複数の局面を示す。初めに、ステップ５００において、１つの干渉または干渉する可能性のある信号パスとして識別された１つの信号パスが取得および追跡される。ステップ５０４において、チャンネル推定が行われ、その間、追跡信号に存在するであろう複数のチャンネルの振幅が決定される。当業者に理解されるように、信号パスは、複数のレートで送信されたであろう複数のチャンネルの１つの線形合成を備える。例えば、１つのＣＤＭＡ２０００の信号は、４チップから１２８チップへ長さが変化する１つのシンボル期間を有する複数のチャンネルを含んでもよく、現在の複数のチャンネル内の複数のシンボルの識別および長さは、当該時間の間に基地局または移動局における送信器によって何が送信されたかによるであろう。

チャンネル推定に続いて、チャンネル決定および閾値比較が実行される（ステップ５０８）。チャンネル決定および閾値比較５０８は、１つの特定のチャンネルが複数の信号パスに実際に存在するかどうかを決定することを含む。説明したように、チャンネル推定は、１つのチャンネルについての１つの受信された大きさを１つの閾値と比較する１つのステップを含む。閾値を決定するためには、様々なアルゴリズムを用いてもよい。閾値を決定するためには、適切な規格によって提供されているような、１つの信号パスにいつも存在すると知られている１つのチャンネルが通常選ばれる。例えば、１つのＣＤＭＡ２０００受信器において、（任意のシンボル数で平均化された）同期信号の平均的な大きさを用いて、閾値を決定する。

本発明によれば、以下のチャンネル決定および干渉ベクトル構築が実行される（ステップ５１２）。さらに、本発明は、１つの合成干渉ベクトルの構築の備えをする。合成干渉ベクトルは、２００１年１１月１６日に出願された米国特許仮出願第６０／３３１４８０の名称「１つの符号化された信号処理エンジンのための１つの干渉マトリックスの構築」に記載されているように構築されてもよく、その開示全体は、参照により本明細書に引用される

さて、図６を参照して、本発明の一実施形態の動作の追加の複数の局面を示す。初めに、ステップ６００において、入力データが第１のウォルシュステップ２１２ａに読み出される（ステップ６０４）。一般的に、第１のウォルシュステップに読み出される入力データは、複数の大きさの１つの組を備える。さらに、複数の大きさのステップは、本発明が実施されているのに関連する通信システムのための１つの最長有効シンボル内におけるチップの数に等しいようその数をを含む。その後、１つのウォルシュ更新ステップが入力データに対して実行される（ステップ６０８）。すなわち、１つの第１の高速ウォルシュ変換ステップが実行される。ステップ６１２において、前回のウォルシュ更新ステップのウォルシュレベルが有効チャンネルデータを含むかどうかについての１つの結果を含む。例えば、Ｎ個のチップに等しい１つのシンボル長を有する１つの信号パス内に存在する複数のｌｏｇＮ高速ウォルシュ変換ステップが実行されなければならないので、ウォルシュレベルのすべてが有効チャンネルデータを含むものではないだろう。さらに、複数の通信システムが１つ以上のウォルシュレベルによって分離される複数の有効シンボル長を規定してもよいので、１つの最小有効シンボル長より大きい複数のシンボル長についての複数のウォルシュレベルは、有効チャンネルデータを含まないことがある。例えば、１つの通信システムは、チップ長４および６４の複数のシンボルを有効と規定するが、複数の中間シンボル長（例えば、シンボル長８，１６および３２）を無効として規定してもよい。現在のウォルシュレベルが有効チャンネルデータを有しないと決定される場合に、ウォルシュステップは増分されて（ステップ６１６）、処理はステップ６０８に戻る。

検討中のウォルシュレベルが有効チャンネルデータを有しない場合、任意の有効チャンネルの大きさ（すなわち、検討中の組内の複数要素のいずれかの複数の大きさ）が１つの閾値より大きいかどうかについて１つの決定が次になされる（ステップ６２０）。任意の有効チャンネルが閾値より大きい１つの大きさを有すると決定されると、これらのちゃんねるのおおきさまたは振幅値は記憶される（ステップ６２４）。閾値より大きい複数のチャンネルが記憶された後（ステップ６２４）またはどの有効チャンネルも閾値より大きくないと決定された後、任意の複数の有効チャンネルが閾値未満の１つの大きさを有するかどうかについて１つの決定がなされる（ステップ６２８）。閾値未満の任意の複数の有効チャンネルの大きさが記憶される（ステップ６３２）。閾値未満の任意の複数のチャンネルの複数の振幅が記憶された後または閾値未満の１つの大きさを有する有効チャンネルはないと決定された後、実行すべきウォルシュステップがこれ以上あるかどうかについて１つの決定がなされる（６３６）。一般的に、実行すべきウォルシュステップの合計数は、適用可能な通信システムに関して用いられる最大有効シンボル長によって決定される。例えば、１つの最大有効シンボル長が６４チップである１つの通信システムにおいて、チャンネル決定を完了するには６つの高速ウォルシュ変換ステップが実行されなければならない。したがって、実行すべき複数のウォルシュステップが残っている場合には、ウォルシュステップは増分される（ステップ６４０）。閾値未満の複数のチャンネル振幅は、その後、次のウォルシュステップに読み出され（ステップ６４４）、処理はステップ６０８に戻る。本明細書の説明から理解されるように、閾値を超えると決定された複数のチャンネルの大きさは、次の高速ウォルシュ変換ステップに関して、ステップ６４４においてゼロに設定される。実行すべきウォルシュステップがこれ以上残っていない場合には、システムは干渉ベクトル構築へ進む（ステップ６４０）（図７参照）。

さて、図７を参照して、本発明の一実施形態にかかる、複数の干渉ベクトルの生成に関して行われる複数のステップを示す。初めに、ステップ７００において、干渉ベクトル構築のために記憶された複数の振幅の１つの第１の組を取得する。例えば、第１のメモリ２２４ａに記憶された振幅の組を取得する。本明細書の他の箇所で説明したように、第１のメモリ２２４ａに記憶された複数の振幅は、実際の複数の振幅値または１つの閾値以上であるとわかった複数の実際の振幅と、閾値未満であるとわかったこれらの振幅についての１つのゼロ値とを含んでもよい。ステップ７０４において、１つのカウント値ｊが、検討中の複数のチャンネルのウォルシュレベルに対応するウォルシュステップ数に等しく設定される。例えば、第１のメモリ２２４ａに記憶された複数の値が２つの高速ウォルシュ変換ステップ２１２ａおよび２１２ｂによって処理された場合、ｊは２に等しく設定される。したがって、ｊ＝Ｌｏｇｎであり、式中、ｎは、記憶された複数の値（すなわち、複数の振幅値）についてのシンボル長である。その後、１つの第１のウォルシュ変換ステップが複数のチャンネル振幅に対して実行される（ステップ７０８）。その後、カウンタｊが減分され（ステップ７１２）、ｊがゼロに等しいかどうかについての１つの決定がなされる（ステップ７１６）。ｊがゼロに等しくない場合、次の１つのウォルシュステップが、前回のウォルシュステップを行った１つの結果として取得されたデータに対して実行される（ステップ７２０）。その後、処理はステップ７１２に戻る。

ステップ７１６において、ｊがゼロに等しいと決定される場合、検討中の複数のチャンネル振幅に対して実行された１つまたは複数のウォルシュステップの複数の結果が記憶される（ステップ７２４）。例えば、複数の結果は、１つのメモリブロックに、１つの干渉ベクトル２３２として記憶されてもよい。ステップ７２８において、処理されるべき複数のチャンネル振幅の追加の複数の組が残っているかどうかについての１つの決定がなされる。処理されるべき複数のチャンネル振幅の複数の残りの組が残っている場合、干渉ベクトル構築のために記憶された振幅の次の組が取得され（ステップ７３２）、処理はステップ７０４に戻る。複数のチャンネル振幅の追加の複数の組が処理されるべきまま出ない場合は、処理は終了する（ステップ７３６）。

さて、図８を参照して、本発明の一実施例に係る１つの合成干渉ベクトル２１６を構築するための１つの処理を示す。初めに、１つの第１の干渉ベクトル２３２を備える複数のチャンネル振幅の１つの第１の組を取得する（ステップ８００）。ステップ８０４において、１つのカウンタｋが、検討中の複数のチャンネル振幅についての対応ウォルシュレベルの任意の複数の有効チャンネルに含まれるシンボル数に等しく設定される。例えば、検討中のチャンネル振幅が、４チップという１つの最小シンボル長を有する複数のチャンネルに対応する場合、ｋは４に等しく設定される。別の一例として、検討中のチャンネル振幅が、６４チップという１つのシンボル長を有する複数のチャンネルに対応する場合、ｋは６４に等しく設定される。ステップ８０８において、最大有効シンボル長をｋで除して、検討中の干渉ベクトルのための１つの係数を取得する。

ステップ８１２において、計算すべき１つの係数が残っている追加の複数の干渉ベクトルがあるかどうかについて１つの決定がなされる。追加の複数の干渉ベクトルがある場合、次の干渉ベクトルが取得されて（ステップ８１６）、処理はステップ８０４に戻る。干渉ベクトルすべてについて１つの係数が計算されると、各干渉ベクトルに対応の係数を乗じて、結果の複数の積は加算されて、１つの合成干渉ベクトルを取得する（ステップ８２０）。その後、合成干渉ベクトルが１つの信号ストリームに適用されて、干渉が打ち消された１つの信号ストリームを作成してもよい。

当業者によって理解されるように、様々な比較ステップは、通常、生じる可能性のある２つのイベントのうちから選択されたイベントとなる。本説明の様々な点において、検討中の１つの値が１つの閾値以上である場合に１つの第１の動作が行われ、検討中の値が閾値より小さい場合に１つの第２の動作が行われるように説明した。しかしながら、設計上の選択により、検討中の値が閾値より大きいとわかった場合に第１のイベントが行われ、検討中の値が閾値以下であるとわかった場合に第２のイベントが行われてもよい。すなわち、１つの第１または第２の結果のいずれかが比較の結果から得られ、それにより、１つの動作またはイベントがもしあれば要素に対して行われる。

本明細書では、６４チップの１つの最大シンボル長および４チップの１つの最小シンボル長を有する複数の通信システムの例を説明してきたが、本発明は、このような複数のシステムと共に用いることに限定されされないことが理解されるべきである。特に、本発明は、チャンネル推定が望まれる任意のスペクトラム拡散通信システムに対して適用されてもよい。例えば、１２８チップまでの複数のシンボル長に対応した１つの通信システムを、追加の１つの高速ウォルシュ変換ステップおよび追加の１つのメモリレジスタによって適応させることもできるさらに、本発明は、干渉打ち消しを目的とする複数の干渉ベクトルおよび／または１つの合成干渉ベクトルの生成が望まれる任意の通信システムに対して適用されてもよい。

当業者によって理解されるように、本発明の複数の局面は、様々な形式で実施される。例えば、本発明は、メモリにアクセスできる１つの適切なプロセッサ上で動作するハードまたはソフトプログラミング符号によって実施されてもよい。さらに、本発明は、１つの特定用途向け集積回路（ＡＳＩＣ）または１つの書き換え可能ゲートアレイ（ＦＰＧＡ）として実施されてもよい。さらに、本発明の複数の局面は、ハード符号化または専用の複数の論理回路を用いて実施されてもよい。例えば、説明したように、複数のマルチプレクサ、複数の加算器、複数の減算器、複数の比較器、メモリおよび／または複数のメモリレジスタは、本発明に従って、ディスクリートおよび／または集積された複数の回路構成要素を用いて実施されてもよい。

加えて、本発明は複数の音声通信システムに限定されない。例えば、本発明の複数の実施形態は、全世界測位システム（ＧＰＳ）、マルチメディア通信、および複数の送信システムなどの複数の無線探索システムを含む、任意の多チャンネルシステムに適用されてもよい。

本発明の以上の説明は、例示および説明の目的にのみ提示されてきた。さらに、本説明は、本発明を本明細書に開示された形式に限定することを意図されていない。その結果、上記教示に対応した、関連技術の技能および知識の範囲内の複数の変更および複数の修正が、本発明の範囲内である。上述した複数の実施形態は、本発明を実施する現在知られている最良の形態を説明しており、当業者が、そのようなまたは他の複数の実施形態において、本発明のそれら特定の適用または使用によって必要とされる様々な修正と共に本発明を用いることができるようにしていることが、さらに意図されている。添付の請求項は、先行技術によって許容される程度の代替実施形態を含むと解釈されることが想定されている。

本発明の一実施形態に係る１つのスペクトラム拡散受信器の複数の構成要素を示す一ブロック図である。本発明の一実施形態に係る１つのチャンネル推定および干渉ベクトル生成システムの複数の構成要素に関する複数の処理ステップおよび複数の情報フローを示す一ブロック図である。本発明の一実施形態に係る１つの高速ウォルシュ変換の実施の複数の局面を示す一ブロック図である。本発明の一実施形態に係る１つの閾値比較機能の実施の複数の局面を示す一ブロック図である。本発明の一実施形態に係る動作の複数の局面を示す一フローチャートである。本発明の一実施形態に係る動作の更なる複数の局面を示す一フローチャートである。本発明の一実施形態に係る１つの干渉ベクトルの構築の複数の局面を示す一フローチャートである。本発明の一実施形態に係る１つの合成干渉ベクトルを作成するための１つの処理の複数の局面を示す。

Claims

受信信号における干渉を打ち消す方法であって、前記方法は、
少なくとも１つの高速ウォルシュ変換を、最長有効シンボル内のチップ数と同数の値を含み、前記受信信号を逆拡散した第１の組に対して実行することと、
前記少なくとも１つの第１の高速ウォルシュ変換の前記実行の結果を第１のレジスタに記憶することと、
前記少なくとも１つの第１の高速ウォルシュ変換の前記結果を備える各値を、１つの閾値と比較することと、
前記閾値より大きい前記第１の高速ウォルシュ変換の実行の前記記憶された結果の各値を、ゼロに置換して、第１の修正結果を得ることと
を含む方法。
請求項１に記載の前記方法であって、前記第１の修正結果は、前記第１のレジスタに記憶される方法。
請求項１に記載の前記方法であって、少なくとも１つの第２の高速ウォルシュ変換を前記第１の修正結果に対して実行することと、
前記少なくとも１つの第２の高速ウォルシュ変換の実行の１つの結果を前記第１のレジスタに記憶することと、
前記第２の高速ウォルシュ変換の実行の前記結果を備える各値を、前記閾値と比較することと、
前記閾値より大きい前記少なくとも１つの第２の高速ウォルシュ変換の実行の前記記憶された結果の各値を、ゼロに置換して、第２の修正結果を得ることと
を含む方法。
請求項３に記載の前記方法であって、前記第２の修正結果は、前記第１のレジスタに記憶される方法。
請求項１に記載の前記方法であって、（ｎ−１）番目の１つの高速ウォルシュ変換を、前回計算され修正された結果に対して実行することと、
前記（ｎ−１）番目の高速ウォルシュ変換を実行した１つの結果を、１つのレジスタに記憶することと、
前記（ｎ−１）番目の高速ウォルシュ変換を実行した前記結果を備える各値を、前記閾値と比較することと、
前記閾値より大きい前記（ｎ−１）番目の高速ウォルシュ変換を実行した前記記憶された結果の各値をゼロに置換して、１つの（ｎ−１）番目の修正された結果を取得することと、
前記（ｎ−１）番目の修正された結果に対して、ｎ番目の高速ウォルシュ変換を行うことと、
前記ｎ番目の高速ウォルシュ変換を実行した１つの結果を１つのレジスタに記憶することと、
前記ｎ番目の高速ウォルシュ変換を実行した前記結果を備える各値を、前記閾値と比較することと、
前記閾値より大きい前記ｎ番目の高速ウォルシュ変換を実行した前記記憶された結果の各値をゼロに置換して、ｎ番目の修正された結果を取得することと
をさらに含む方法。
請求項５に記載の前記方法であって、前記（ｎ−１）番目および前記ｎ番目の高速ウォルシュ変換を実行した前記複数の結果は、前記第１のレジスタに格納される方法。
請求項６に記載の前記方法であって、前記（ｎ−１）番目の高速ウォルシュ変換を実行した前記結果は、前記ｎ番目の高速ウォルシュ変換を実行した前記結果と同時には前記第１のレジスタに格納されない方法。
請求項５に記載の前記方法であって、前記（ｎ−１）番目の修正された結果および前記ｎ番目の修正された結果がそれぞれ記憶される前記レジスタは、前記第１のレジスタを備える方法。
請求項５に記載の前記方法であって、前記前回に計算され修正された結果は、前記第１の修正された結果を備える方法。
請求項５に記載の前記方法であって、前記閾値以上の１つの値を有する前記ｎ番目の高速ウォルシュ変換を実行した前記結果を備える各値を、１つの第２のレジスタに記憶することと、
前記閾値未満の１つの値を有する前記ｎ番目の高速ウォルシュ変換を実行した前記結果を備える複数の値に対してゼロを、前記第２のレジスタに記憶することをさらに含み、
前記第２のレジスタは、前記最長有効シンボルにおける前記チップ数と同数の値を備える方法。
請求項１０に記載の前記方法であって、前記ゼロを記憶することは、前記閾値以下の１つの値を有する前記第２のレジスタに記憶された複数の値をゼロに変換することを含む方法。
請求項１０に記載の前記方法であって、前記ｎ番目の高速ウォルシュ変換は、１つの有効長の複数のシンボルについてのウォルシュ符号の１つの組に対応する方法。
請求項１０に記載の前記方法であって、前記閾値より大きい値を有する前記（ｎ−１）番目の高速ウォルシュ変換を実行した前記結果を備える前記値を、第３のレジスタに記憶することと、
前記閾値以下の値を有する前記（ｎ−１）番目の高速ウォルシュ変換を実行した前記結果を備える複数の値に対してゼロを、前記第３のレジスタに記憶することをさらに含み、
前記第３のレジスタは、前記最長有効シンボルにおける前記チップ数と同数の値を備える方法。
請求項１３に記載の前記方法であって、前記（ｎ−１）番目の高速ウォルシュ変換は、少なくとも１つの最小有効長の複数のシンボルの１つのウォルシュ符号の組に対応する方法。
請求項１０に記載の前記方法であって、前記第２のレジスタは、１つの最長有効シンボルにおける前記チップ数と同数の値を備える方法。
請求項１３に記載の前記方法であって、前記第２のレジスタ内の前記値を前記第３のレジスタ内の前記値に２を乗じた値に等しい積に加算して、１つの合成干渉ベクトルを取得することをさらに含む方法。
請求項１６に記載の前記方法であって、前記ｎ番目の高速ウォルシュ変換は、１つの最大有効長の複数のシンボルについてのウォルシュ符号の１つの組に対応する方法。
請求項１６に記載の前記方法であって、前記合成干渉ベクトルを１つの受信された信号ストリームに適用して、干渉が打ち消された１つの信号ストリームを作成することをさらに含む方法。
請求項１に記載の前記方法であって、前記閾値は、前記第１の組が取得された１つの信号ストリーム内の１つの選択された受信チャンネルの１つの値から派生している方法。
請求項１に記載の前記方法であって、前記閾値は、１つの同期チャンネルの１つの値から派生した値を備える方法。
請求項１に記載の前記方法であって、前記閾値は、１つの同期チャンネルの前記値に等しい方法。
請求項１に記載の前記方法であって、前記閾値は、１つの予め選ばれた値である方法。
請求項１に記載の前記方法であって、ｎは実行された高速ウォルシュ変換の数であって、ｌｏｇＮに等しく、Ｎは、有効トラフィックチャンネルの数である方法。
請求項１に記載の前記方法をコンピュータにより実行するための複数の命令を含むコンピュータ読み取り可能な記憶媒体。
請求項１に記載の前記方法を実行する論理回路。
複数の干渉計算値を計算するための１つの方法であって、複数のチャンネルを備える１つの信号ストリームを受信することと、
１つの逆変換符号を適用することによって前記信号ストリームを逆変換することと、
前記逆変換された信号ストリームからのチップ値の第１の個数を取得することであって、前記第１の個数は、最長有効シンボルに含まれるチップの数に等しく、
前記第１の個数の前記チップ値に対して１つの高速ウォルシュ変換を実行して、複数の変換された値の第１の組を取得することであって、第１の結果が、前記チップ値の前記第１の個数と同数の第１の個数の要素を含み、
前記変換された値の第１の組における前記第１の個数の要素の各値と１つの閾値との大小を比較することと、
複数の値を含む第１の修正された組を作成することと
を含み、
前記変換された複数の値の第１の組の各要素について、前記比較における大または小の一方を示す第１の結果に応答して、前記要素の値がゼロに変更され、前記比較における他方の第２の結果に応答して、前記要素の値がゼロに変更されない方法。
請求項２６に記載の前記方法であって、前記要素の１つの値の１つのゼロへの前記非置換は、前記要素の前記値をそのままにしておくことを含む方法。
請求項２６に記載の前記方法であって、
１つの高速ウォルシュ変換を、複数の値の前回作成した修正された１つの組に対して実行して、複数の変換された値の１つの（ｎ−１）番目の組を取得することであって、複数の変換された値の前記（ｎ−１）番目の組は、前記第１の個数の要素を含み、
複数の変換された値の前記（ｎ−１）番目の組の前記第１の個数の各要素の値と１つの閾値との大小を比較することと、
複数の値の１つの（ｎ−１）番目の修正された組を作成することであって、複数の値の前記（ｎ−１）番目の組の各要素について、前記比較における大または小の一方を示す第１の結果に応答して、前記要素の値をゼロに変更することと、
前記比較における他方の第２の結果に応答して、前記要素の値をゼロに変更しないことと
をさらに含む方法。
請求項２８に記載の前記方法であって、複数の値の前記前回作成され修正された組は、前記第１の結果を備える方法。
請求項２８に記載の前記方法であって、
複数の値の前記（ｎ−１）番目の修正された組に対して、１つの高速ウォルシュ変換を実行して、複数の変換された値のｎ番目の組を取得することであって、複数の変換された値の前記ｎ番目の組は、前記第１の個数の複数の要素を含み、
複数の変換された値の前記ｎ番目の組の前記第１の個数の複数の各要素の値と１つの閾値との大小を比較することと、
複数の値のｎ番目の修正された組を作成することであって、複数の変換された値の前記ｎ番目の組の各要素について、前記比較における大または小の一方を示す第１の結果に応答して、前記要素の値をゼロに変更することと、
前記比較における他方の第２の結果に応答して、前記要素の値をゼロに変更しないことと
をさらに含む方法。
請求項３０に記載の前記方法であって、第１の合成干渉ベクトル構成要素を作成することであって、複数の値の前記ｎ番目の修正された組の各要素の値と１つの閾値との大小が比較され、複数の値の前記ｎ番目の修正された組の各要素の値について、前記比較における大または小の一方を示す第１の結果に応答して、前記要素の値をゼロに変更しないことと、
前記比較における他方の第２の結果に応答して、前記要素の値をゼロに変更することと
をさらに含む方法。
請求項３１に記載の前記方法であって、
第２の合成干渉ベクトル構成要素を作成することであって、複数の値の前記（ｎ−１）番目の修正された組の各要素の値と１つの閾値との大小が比較され、
複数の値の前記（ｎ−１）番目の修正された組の各要素の値について、前記比較における大または小の一方を示す第１の結果に応答して、前記要素の値をゼロに変更しないことと、
前記比較における他方の第２の結果に応答して、前記要素の値をゼロに変更することと
をさらに含む方法。
請求項３２に記載の前記方法であって、前記第１および第２の合成干渉ベクトル構成要素を互いに合成して、１つの合成干渉ベクトルを作成することをさらに含む方法。
請求項３２に記載の前記方法であって、前記第２の合成干渉ベクトル構成要素を変倍して、変倍された第２の合成干渉ベクトル構成要素を取得することと、
前記第１の合成干渉ベクトル構成要素を前記第２の合成干渉ベクトル構成要素に加算して、１つの合成干渉ベクトルを取得することと
を含む方法。
請求項３４に記載の前記方法であって、受信された１つの信号ストリームに対して前記合成干渉ベクトルを投影して、干渉が打ち消された１つの信号を得ることをさらに備える方法。
請求項２６に記載の前記方法であって、１つの要素の１つの値の前記変更は、１つのレジスタ内の前記値の置換を含む方法。
複数の通信チャンネル値を決定するための装置であって、
信号パスを受信するための手段と、
前記信号パスの一部として受信されたもの、または前記信号パスの一部として受信され高速ウォルシュ変換されたもののうちの１つである複数の要素振幅の選択された組に対して、少なくとも１つの第１の高速ウォルシュ変換を行い、変換された複数の振幅の第１の組を取得する手段であって、前記選択された組は、最長有効シンボル内のチップ数と同数の要素振幅を含み、
修正された複数の要素振幅の前記第１の組を１つの閾値と比較するための手段と、
１つのチャンネル推定値を記憶するための第１の手段と
を備え、
前記チャンネル推定値は、前記閾値を超えない振幅を有する要素については当該要素振幅を有し、前記閾値を超える振幅を有する要素についてはゼロを有する装置。
請求項３７に記載の前記装置であって、前記選択された複数の要素の組を、前記チャンネル推定の結果として生じた修正された要素振幅を少なくとも１つの高速ウォルシュ変換を実行するための前記手段に対して与える前に１つの高速ウォルシュ変換を実行するための手段に対して与えることによって、前記選択された複数の要素振幅の組が修正される装置。
請求項３７に記載の前記装置であって、前記チャンネル推定値に対して少なくとも１つの第１の高速ウォルシュ変換を実行するための手段であって、修正された複数の要素振幅の第２の組が得られる手段をさらに備える装置。
請求項３９に記載の前記装置であって、修正された複数の要素振幅の前記第２の組を１つの閾値と比較するための手段をさらに備える装置。
請求項３７に記載の前記装置であって、１つの先行干渉ベクトルを記憶するための手段であって、前記先行干渉ベクトルは、前記閾値を超える１つの振幅を有する要素については当該要素振幅を有し、前記閾値を超えない振幅を有する要素についてはゼロを有する、手段をさらに備える装置。
請求項４１に記載の前記装置であって、前記先行干渉ベクトルに対して少なくとも１つの第１の高速ウォルシュ変換を行って、１つの干渉ベクトルを得るための手段をさらに備える装置。
請求項４２に記載の前記装置であって、前記干渉ベクトルを記憶するための手段をさらに備える装置。
請求項４２に記載の前記装置であって、１つの干渉ベクトルを変倍するための手段をさらに備える装置。
請求項４４に記載の前記装置であって、複数の干渉ベクトルを合成して、１つの合成干渉ベクトルを形成するための手段をさらに備える装置。
受信装置であって、
１つの選択された高速ウォルシュ変換段階を、最長有効シンボル内のチップ数と同数の値を含み、受信信号を逆拡散した組に対して実行するように動作可能な１つの高速ウォルシュ変換モジュールと、
前記高速ウォルシュ変換モジュールから出力された各値を１つの閾値と比較するように動作可能な１つの比較器と、
前記比較器から出力された複数の要素値を、前記閾値未満の１つの値を有するとして記憶するように動作可能な１つの第１のメモリレジスタと、
前記比較器から出力された複数の要素値を、前記閾値以上の１つの値を有するとして記憶するように動作可能な１つの第２のメモリレジスタと
を備える装置。
請求項４６に記載の前記装置であって、前記比較器は、前記閾値より大きい１つの値を有する複数の要素値の代わりに、前記第１のメモリレジスタに記憶するための１つのゼロを出力するようにさらに動作可能である装置。
請求項４６に記載の前記装置であって、前記比較器は、前記閾値未満の１つの値を有する複数の要素値の代わりに、前記第２のメモリレジスタに記憶するための１つのゼロを出力するようにさらに動作可能である装置。
請求項４６に記載の前記装置であって、前記第２のメモリに記憶された前記要素値を前記高速ウォルシュ変換モジュールに与えるように動作可能な１つのマルチプレクサをさらに備え、前記高速ウォルシュ変換モジュールは、少なくとも１つの第１の高速ウォルシュ変換を前記記憶された複数の要素値に実行して、１つの干渉ベクトルを取得するようにさらに動作可能である装置。
請求項４９に記載の前記装置であって、前記干渉ベクトルに１つの選択された値を乗ずるように動作可能なスカラをさらに備える装置。
請求項５０に記載の前記装置であって、変倍された複数の干渉ベクトルを加算して、１つの合成干渉ベクトルを形成するように動作可能な加算器をさらに備える装置。