JP4207329B2

JP4207329B2 - フレーム同期回路

Info

Publication number: JP4207329B2
Application number: JP26600099A
Authority: JP
Inventors: 美由紀川高
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1999-09-20
Filing date: 1999-09-20
Publication date: 2009-01-14
Anticipated expiration: 2019-09-20
Also published as: US6865240B1; JP2001094542A

Description

【０００１】
【発明の属する技術分野】
本発明は、フレームに含まれる所定の同期パターンを検出してフレーム同期を確立するフレーム同期回路に関する。
【０００２】
【従来の技術】
従来から、デジタルデータをフレーム伝送しようとした場合に、フレーム内の所定位置に同期パターンを含ませておいて、受信側でこれを検出してフレーム同期を確立する手法が汎用されている。例えば、特開平６−１６４５７２号公報、特開平５−３７５１５号公報、特開昭６３−２３６４３４号公報等には、主同期回路と副同期回路とを組み合わせた各種のフレーム同期回路が開示されている。
【０００３】
これらの公報で示されるように、主同期回路の他に副同期回路を備えることにより、主同期回路が疑似同期状態になった場合であっても、副同期回路によって他の同期状態を確立することができる。
【０００４】
【発明が解決しようとする課題】
ところで、特開平５−３７５１５号公報に開示されたフレーム同期回路は、主同期回路と副同期回路のそれぞれにおいて検出された誤りの数を比較した後に、判定回路によって同期回路の疑似同期状態を判定し、その後副同期回路の同期位置を主同期回路の同期位置として設定している。このように、多くの手順を経ているため、再度同期が確立するまでに要する時間が長くなるという問題があった。
【０００５】
また、特開昭６３−２３６４３４号公報に開示された同期回路は、主同期回路では前方保護しか行っていないため、無保護の同期位置の引き込みを行うことになる。したがって、この主同期回路によって確立された同期状態が外れた後に、後方保護機能を有する副同期回路による正確な同期位置の検出がなされる場合も多く、結局確実に同期を確立するまでに要する時間が長くなるという問題があった。
【０００６】
また、上述した２つの公報に開示されたフレーム同期回路では、フレーム内に同期パターンと同じパターン（疑似同期パターン）が周期的に含まれていると、この疑似同期パターンに基づいて同期位置が設定され、その後正確な同期位置に復帰できなくなってしまう。このような不都合に対して、上述した特開平６−１６４５７２号公報に開示されたフレーム同期回路においては、ＣＲＣ符号による誤り検出を行うことで対策をとっている。ところが、この公報に開示されたフレーム同期回路に含まれる副同期回路は、主同期回路が同期外れになったときに次の同期位置の引き込み動作を開始するため、同期が外れてから再び同期を確立するまでに時間がかかるという問題があった。
【０００７】
本発明は、このような点に鑑みて創作されたものであり、その目的は、正確な同期位置を検出することができ、同期を確立するまでに要する時間を短くすることができるフレーム同期回路を提供することにある。
【０００８】
【課題を解決するための手段】
図１は、本発明の原理ブロック図である。
上述した課題を解決するために、請求項１のフレーム同期回路は、入力されるフレームに含まれる所定の同期パターンを検出する同期パターン検出手段と、前記同期パターン検出手段によって前記同期パターンが検出された位置に対応して同期引き込み動作を行う第１のフレーム同期手段と、前記同期パターン検出手段によって前記同期パターンが検出された前記位置より後に検出された位置に対応して同期引き込み動作を行う第２のフレーム同期手段と、前記第１のフレーム同期手段によって引き込まれた同期位置が誤りであることを検出する第１の同期誤り検出手段とを備え、前記第１の同期誤り検出手段によって同期位置の誤りが検出されたときに、前記第２のフレーム同期手段によって引き込まれた同期位置を前記第１のフレーム同期手段における同期位置として取り込み、所定のマスク設定が行われている場合は、前記第１のフレーム同期手段によって前記第２のフレーム同期手段における同期位置を取り込む動作を無効にすることを特徴としている。
【０００９】
フレームの複数箇所で同期パターンが検出される場合に、最初に検出された同期パターンの検出位置に基づいて第１のフレーム同期手段によって同期引き込みを行う動作と、次に検出された同期パターンの検出位置に基づいて第２のフレーム同期手段によって同期引き込みを行う動作とを並行して行っており、第１のフレーム同期手段によって引き込まれた同期位置が誤りであった場合には、第２のフレーム同期手段によって引き込まれた同期位置がそのまま取り込まれて新たな同期位置として用いられる。また、通信サービスの内容によっては、フレーム内に同期パターンと同じパターンが現れないようにデータの配列等を工夫している場合もあり、この場合にはマスク指定により同期パターンのみを監視することにより、正確に同期位置の誤りを検出することができる。
したがって、同期位置の誤りが検出されて再度新たな同期位置が設定されるまでの時間を短縮することができ、同期パターン以外の情報に基づいて誤って同期位置を変更してしまう不都合を回避することができる。
【００２０】
【発明の実施の形態】
以下、本発明を適用した一実施形態のフレーム同期回路について、図面を参照しながら説明する。図２は、一実施形態のフレーム同期回路のブロック図である。図２に示すフレーム同期回路１００は、同期パターン検出部１１０および同期部１２０によって構成されている。また、同期部１２０は、メインカウント部１３０、サブカウント部１４０、２つの同期外れ検出部１５０、１６０、ＣＲＣエラー検出部１７０、連続ＣＲＣエラー判定部１８０を含んで構成されている。このフレーム同期回路１００は、例えば北米仕様の一次群のＤＳ１信号から抽出したＤＳ１受信データとＤＳ１受信クロック信号とが入力されており、このＤＳ１受信データに含まれる所定の同期パターンを検出することによりフレーム同期を確立する。
【００２１】
図３は、図２に示したフレーム同期回路１００を備えた各種の装置が含まれる通信システムの一例を示す構成図である。例えば、北米仕様の一次群の信号を伝送するＤＳ１網を用いたシステム構成の一例が示されている。図３において、ＤＳ１網９００には、ＤＳ１端末ＴＥ１、ＴＥ２が接続されており、これらの端末ＴＥ１、ＴＥ２間で所定のフォーマットを有するフレームを用いたデータの送受信が行われる。また、このＤＳ１網９００は、他のＤＳ１網９１０やそれ以外の網９２０等に接続されており、これらの網間でデータが転送されるようになっている。このようなＤＳ１網９００を介した通信システムでは、ＤＳ１端末ＴＥ１、ＴＥ２間、あるいはＤＳ１端末ＴＥ１、ＴＥ２とＤＳ１網９００との間で送受信される２４個のフレーム（１マルチフレーム）を単位として所定の同期パターンが含まれており、フレームを受信しようとするＤＳ１端末ＴＥ１、ＴＥ２やＤＳ１網９００内に備わったフレーム同期回路１００では、このマルチフレームに含まれる同期パターンを例えば２つ連続して検出したときに同期を確立するように取り込み動作を開始する。
【００２２】
図４は、ＤＳ１マルチフレームの構成を示す図である。１９３ビットからなるフレームが２４個集まって１つのＤＳ１マルチフレームが構成されている。また、各フレームの先頭には、１ビットのＦ（Frame ）ビットが含まれており、第３、第７、第１１、第１５、第１９、第２３フレームの６個のＦビットが集まって、所定の同期パターンが構成される。これら６個のＦビットのそれぞれは、ＦＰＳ（Framing Pattern Sequence）ビットと称されており、これら６個のＦＰＳビットが集まって、同期パターンとしてのＦＰＳパターンが形成される。具体的には、“００１０１１”がこのＦＰＳパターンとして設定されている。
【００２３】
また、第１、第５、第９、第１３、第１７、第２１フレームの６個のＦビットが集まって、所定のＣＲＣ（Cyclic Redundancy Check ）６ビットが構成される。受信したＤＳ１マルチフレームに基づいてＣＲＣ符号の値を計算し、これがＣＲＣ６ビットの内容と一致するか否かを調べることにより、このＤＳ１マルチフレームの伝送エラーの有無を検出することができる。また、誤った同期位置で同期を確立した場合にはこのＣＲＣ６ビットに基づいてフレームデータに誤りがあることが検出されることになるため、本実施形態ではこのＣＲＣエラーの状態が長期間にわたって継続される場合には、既に確立された同期状態が誤りであるものと判定している。
【００２４】
次に、図２に示したフレーム同期回路１００の詳細な構成について説明する。図２に示した同期パターン検出部１１０は、受信したＤＳ１信号の中から２回の連続したＦＰＳパターンを検出する。上述したように、ＤＳ１マルチフレームは２４フレームで構成され、ＦＰＳパターンを構成する各ＦＰＳビットはフレーム番号３、７、１１、１５、１９、２３のＦビットに対応している。したがって、２つの連続したＦＰＳパターンを検出するということは、受信したＤＳ１信号の中から、７７２ビット周期で抽出した１２ビットがＦＰＳパターンの２回連続した内容（“００１０１１００１０１１”）に一致することを監視すればよい。同期パターン検出部１１０は、この一致状態を検出したときに、パルス状のＦＰＳ検出通知信号を出力する。以後、連続的に入力されるＤＳ１マルチフレームに含まれるＦＰＳパターンが正しい場合には、マルチフレームの入力間隔と同じ間隔でＦＰＳ検出通知信号が出力されることになる。
【００２５】
また、同期パターン検出部１１０は、最初に２回連続したＦＰＳパターンを検出した後に、他のビット位置で他に２回連続したＦＰＳパターンを検出した場合にも、ＦＰＳ検出通知信号を出力する。したがって、この場合には、１マルチフレームの入力周期Ｔ以内に、２あるいは３以上のＦＰＳ検出通知信号が発生する。
【００２６】
図５は、複数のＦＰＳ検出通知信号が出力される場合の信号の出力タイミングを示す図である。同期パターン検出部１１０は、２回の正しいＦＰＳパターンを検出すると、それ以後ＤＳ１マルチフレームの入力間隔と同じ周期Ｔで第１のＦＰＳ検出通知信号ａを出力する。また、同期パターン検出部１１０は、このマルチフレームの他のビット位置に正しい他のＦＰＳパターンが１あるいは複数（図５では他に正しい２つのＦＰＳパターンが存在している）存在する場合には、このビット位置に対応した第２、第３のＦＰＳ検出通知信号ｂ、ｃを出力する。
【００２７】
同期部１２０は、同期パターン検出部１１０から出力されるＦＰＳ検出通知信号に基づいてＤＳ１信号の同期を確立するためのものである。最初に入力されるＦＰＳ検出通知信号に応じてメイン同期を確立するためにメインカウント部１３０が、これとは異なるタイミングでサブ同期を確立するためにサブカウント部１４０が用いられる。
【００２８】
メインカウント部１３０は、同期パターン検出部１１０から最初のＦＰＳ検出通知信号ａが出力されたときに、１マルチフレームを構成する４６３２ビットに対応する計数動作を開始し、１マルチフレームに１回の割合でマルチフレーム・タイミング信号ＭＦＴを生成する。このマルチフレーム・タイミング信号ＭＦＴがフレーム同期回路１００から出力される同期信号となる。また、同期外れ検出部１５０、ＣＲＣエラー検出部１７０、連続ＣＲＣエラー判定部１８０のそれぞれは、このメインカウント部１３０によって設定された同期位置を基準にして各種の動作を行う。
【００２９】
同期外れ検出部１６０は、メインカウント部１３０によって設定された同期位置に対応したマルチフレームに含まれるＦＰＳパターンの中から連続した４ビットを抽出し、この中に２ビットの誤りが含まれる場合に、同期外れの発生として検出する。この連続する４ビットは、必ずしも１つのマルチフレーム内から抽出する必要はなく、２つのマルチフレームにまたがるように抽出してもよい。
【００３０】
ＣＲＣエラー検出部１７０は、入力されるそれぞれのマルチフレームに含まれるＣＲＣ６ビットデータを抽出するとともに、この抽出されたＣＲＣ６ビットデータに基づいて、マルチフレームを構成する各ビットデータのエラーを検出する。このエラーを検出すると、ＣＲＣエラー検出部１７０は、連続ＣＲＣエラー判定部１８０に向けてＣＲＣエラー通知信号Ｅ１を出力する。
【００３１】
連続ＣＲＣエラー判定部１８０は、ＣＲＣエラー検出部１７０から入力されるＣＲＣエラー通知信号Ｅ１の有無および入力期間を監視しており、３２個のマルチフレームに対応する期間において連続的にＣＲＣエラー通知信号Ｅ１が出力されているときに、再同期設定を指示する再同期指示信号Ｅ２をメインカウント部１３０に送る。上述した同期外れ検出部１５０では、例えば同期パターンの４ビット中の２ビットがエラーのときに同期外れとして検出しているが、このような単純な検出処理では、周期的な特定のビットパターンを誤ってＦＰＳパターンとして検出してしまい、誤った位置で同期が確立してしまったにもかかわらず、その状態が長期間継続する場合も考えられる。このような場合に、連続ＣＲＣエラー判定部１８０による判定結果に基づいて同期外れ状態が検出される。
【００３２】
また、サブカウント部１４０は、同期パターン検出部１１０から２番目のＦＰＳ検出通知信号（図５における信号ｂ）が出力されたときに、１マルチフレームを構成する４６３２ビットに対応する計数動作を開始する。したがって、サブカウント部１４０はメインカウント部１３０とは異なるタイミングで動作し、同期外れ検出部１６０は、このサブカウント部１４０によって設定された同期位置を基準として動作する。
【００３３】
例えば、同期外れ検出部１５０は、サブカウント部１４０によって設定された同期位置に対応したマルチフレームに含まれるＦＰＳパターンの中から連続した４ビットを抽出し、この中の２ビットに誤りが含まれる場合に、同期外れの発生を検出する。メインカウント部１３０に対応した同期外れ検出部１５０と同様に、この連続する４ビットは、必ずしも１つのマルチフレーム内から抽出する必要はなく、２つのマルチフレームにまたがるように抽出してもよい。
【００３４】
上述した同期パターン検出部１１０が同期パターン検出手段に、メインカウント部１３０が第１のフレーム同期手段に、サブカウント部１４０が第２のフレーム同期手段に、ＣＲＣエラー検出部１７０、連続ＣＲＣエラー判定部１８０が第１の同期誤り検出手段に、同期外れ検出部１６０が第２の同期誤り検出手段に、同期外れ検出部１５０が第３の同期誤り検出手段にそれぞれ対応する。
【００３５】
本実施形態のフレーム同期回路１００はこのような構成を有しており、次にその動作を説明する。
【００３６】
図６は、メインカウント部１３０に対応した同期の状態遷移図である。メインカウント部１３０は、初期状態においては同期外れの状態にある。この状態において、同期パターン検出部１１０から出力されるＦＰＳ検出通知信号を受信すると、メインカウント部１３０は、同期タイミングの引き込みを行って同期状態に移行する。このとき、イネーブル信号ＥＮがメインカウント部１３０から同期外れ検出部１５０および連続ＣＲＣエラー判定部１８０に送られ、それぞれにおいて同期外れの検出動作が開始される。
【００３７】
同期状態から同期外れ状態への移行は、同期外れ検出部１５０によって同期外れが検出されたときに行われる。同期外れが検出されると、同期外れ検出部１５０からメインカウント部１３０に向けて同期外れ検出信号（ＭＯＵＴ）が出力され、この信号を受信したメインカウント部１３０は、同期パターン検出部１１０から出力されたＦＰＳ検出通知信号に対応して行っていた計数動作を中止する。したがって、マルチフレーム・タイミング信号ＭＦＴの出力が停止され、以後同期外れの状態になる。
【００３８】
また、連続ＣＲＣエラー判定部１８０によって連続したＣＲＣエラーが検出された場合には、ＣＲＣエラーが検出されなかった場合と同様に、結果的には同期状態が維持されるが、サブカウント部１４０が同期状態にあるか同期外れ状態にあるかによって同期状態の内容については違いがある。
【００３９】
図７は、連続ＣＲＣエラー判定部１８０による判定結果に関連するメインカウント部１３０の同期状態の維持動作を示す流れ図である。同期状態に移行したメインカウント部１３０は、連続ＣＲＣエラー判定部１８０によって連続したＣＲＣエラーが検出されたか否かを判定する（ステップ１００）。連続ＣＲＣエラー判定部１８０によって連続したＣＲＣエラーが検出されない場合には、このステップ１００の判定動作が繰り返される。また、連続ＣＲＣエラー判定部１８０によって連続したＣＲＣエラーが検出されて再同期指示信号Ｅ２が出力されると、次にメインカウント部１３０は、サブカウント部１４０が同期状態にあるか否かを判定する（ステップ１０１）。サブカウント部１４０が同期状態にある場合には、メインカウント部１３０は、サブカウント部１４０のカウンタ１４１の計数値を取り込んで、新たな同期状態を確立する（ステップ１０２）。一方、サブカウント部１４０が同期外れ状態にある場合には、それまでの同期状態が維持される。
【００４０】
なお、上述したサブカウント部１４０の同期位置をメインカウント部１３０に取り込む動作モード（この動作モードを「再同期モード」と称する）を有効にするか無効にするかは、外部から設定することができる。例えば、メインカウント部１３０に入力される再同期マスク設定信号Ｍをローレベルの状態で維持すると、以後のメインカウント部１３０による再同期モードの動作が無効になる。
【００４１】
図８は、サブカウント部１４０に対応した同期の状態遷移図である。サブカウント部１４０は、初期状態においては同期外れの状態にある。この状態において、メインカウント部１３０が同期状態にあり、かつ、同期パターン検出部１１０から出力されるＦＰＳ検出通知信号を受信すると、サブカウント部１４０は、同期引き込みを行ってメインカウント部１３０によって確立された同期位置とは異なるサブ同期状態に移行する。このとき、イネーブル信号ＥＮがサブカウント部１４０から同期外れ検出部１６０に送られて、同期外れの検出動作が開始される。
【００４２】
また、同期外れ検出部１６０によって同期外れが検出されると、同期外れ検出部１６０からサブカウント部１４０に向けて同期外れ検出信号（ＳＯＵＴ）が出力され、この信号を受信したサブカウント部１４０は、同期パターン検出部１１０から出力されたＦＰＳ検出通知信号に応じて開始した計数動作を中止して、サブ同期状態から同期外れ状態に移行する。
【００４３】
また、上述したように、メインカウント部１３０によって設定された同期位置に対応する３２個のマルチフレームについて連続ＣＲＣエラー判定部１８０によって連続的なＣＲＣエラーの発生を検出すると、サブカウント部１４０の同期位置がメインカウント部１３０に取り込まれるため、このときもサブカウント部１４０は同期状態から同期外れ状態に移行する。例えば、図５に示した例において、ＦＰＳ検出通知信号ａに応じてメインカウント部１３０が同期状態にあり、２番目のＦＰＳ検出通知信号ｂに応じてサブカウント部１４０が同期状態にある場合を考えるものとする。このとき、連続ＣＲＣエラー判定部１８０によって連続的なＣＲＣエラーを検出すると、サブカウント部１４０の同期位置がメインカウント部１３０に取り込まれて、サブカウント部１４０が同期外れ状態に移行する。そして、次に３番目のＦＰＳ検出通知信号ｃが入力されたときに、サブカウント部１４０は、このＦＰＳ検出通知信号ｃの入力タイミングに応じた同期位置で再度同期状態に移行する。
【００４４】
次に、上述したメインカウント部１３０とサブカウント部１４０の詳細構成を説明する。図９は、メインカウント部１３０の詳細構成図であり、併せて他の一部の構成との接続状態が示されている。図９に示すように、メインカウント部１３０は、カウンタ１３１、デコーダ１３２、２つのアンドゲート１３３、１３８、２つのフリップフロップ（ＦＦ）１３４、１３５、チェックカウンタ１３６、バッファ１３７を含んで構成されている。
【００４５】
カウンタ１３１は、メインカウント部１３０に入力されるメインリセット信号ＭＲＳＴによって計数動作がリセットされ、計数の初期値「０」がセットされる。また、チェックカウンタ１３６の計数値が「１」になったときに、ＤＳ１受信クロック信号に同期した計数動作を、計数値「０」〜「４６３１」の範囲で巡回的に行う。デコーダ１３２は、カウンタ１３１のｍビット（「４６３１」までを表現するためには少なくとも１３ビットが必要）のパラレル出力が入力されており、ｍビットのそれぞれが特定の値となったことを契機として、出力がハイレベルになり、特定の値ではなくなったときに、出力がローレベルになる。例えば、カウンタ１３１の計数値が「０」だったときに出力がハイレベルになり、それ以外の値であったときにローレベルになるように設定されている。
【００４６】
アンドゲート１３３は、２つの入力端子のそれぞれに入力される２つの信号の論理積を演算する。一方の入力端子には、デコーダ１３２から出力される信号が入力されており、他方の入力端子には、入力されるＦＰＳ信号をフリップフロップ１３４を介して受信クロック信号の１周期分だけ遅延させた信号が入力されている。カウンタ１３１は、ＦＰＳ検出通知信号が入力されてから「０」を初期値とした計数動作を開始して（実際には、ＦＰＳ検出通知信号が入力されてからチェックカウンタ１３６の計数値が「１」になるため、間接的にカウンタ１３１の計数動作が開始する）、計数値が「０」だったときに次のクロックでデコーダ１３２から出力される信号の論理が“１”となる。このため、ＦＰＳ検出通知信号をＤＳ１受信クロック信号の１周期分だけ遅延させてフリップフロップ１３４から取り出すタイミングは、デコード１３２の出力が“１”となるタイミングと一致するため、このタイミングに合わせてアンドゲート１３３からは論理が“１”の信号が出力される。この信号がフリップフロップ１３５を介してマルチフレーム・タイミング信号ＭＦＴとして取り出される。
【００４７】
チェックカウンタ１３６は、メインカウント部１３０にメインリセット信号ＭＲＳＴが入力されたときにリセットされ計数の初期値が「０」にセットされて、計数動作を開始する。例えば、１ビットカウンタによって構成されており、最初のＦＰＳ検出通知信号が入力されると計数値が「０」から「１」に変化し、その後は再度リセットされるまで、この計数値「１」が保持される。この計数値は、カウンタ１３１の計数動作を有効にするイネーブル信号としても用いられており、チェックカウンタ１３６の計数値が「１」になることを条件に、カウンタ１３１による計数動作が開始されるようになっている。バッファ１３７は、サブカウント部１４０内のカウンタ１４１の計数値をメインカウント部１３０内のカウンタ１３１に取り込むためのものである。
【００４８】
また、アンドゲート１３８は、再同期マスク設定信号Ｍが入力されていないときには一方の入力端子の論理が“１”に設定されており、連続ＣＲＣエラー判定部１８０から他方の入力端子に再同期指示信号Ｅ２が入力されたときにこれをカウンタ１３１に送る。反対に、再同期マスク設定信号が入力されると、一方の入力端子の論理が“０”になって、連続ＣＲＣエラー判定部１８０から他方の入力端子に再同期指示信号Ｅ２が入力されてもこれをカウンタ１３１には送らずにマスクする。
【００４９】
図１０は、サブカウント部１４０の詳細構成図であり、併せて他の一部の構成との接続状態が示されている。図１０に示すように、サブカウント部１４０は、カウンタ１４１、デコーダ１４２、アンドゲート１４３、フリップフロップ（ＦＦ）１４４、クリア信号生成部１４５を含んで構成されている。
【００５０】
カウンタ１４１は、サブカウント部１４０に入力されるサブリセット信号ＳＲＳＴによって計数動作がリセットされ、計数の初期値が「１」にセットされる。また、メインカウント部１３０内のチェックカウンタ１３６の計数値が「１」になったときに、ＤＳ１受信クロック信号に同期した計数動作を、計数値「１」〜「４６３２」の範囲で巡回的に行う。デコーダ１４２は、カウンタ１４１のｍビットのパラレル出力が入力されており、ｍビットのそれぞれが特定の値となったことを契機として、出力がハイレベルになり、特定の値ではなくなったときに出力がローレベルになる。例えば、カウンタ１４１の計数値が「１」だったときに出力がハイレベルになり、それ以外の値だったときにはローレベルになるように設定されている。
【００５１】
アンドゲート１４３は、２つの入力端子のそれぞれに入力される２つの信号の論理積を演算する。一方の入力端子には、デコーダ１４２から出力される信号が入力されており、他方の入力端子には、入力されるＦＰＳ信号をフリップフロップ１４４を介して受信クロック信号の１周期分だけ遅延させた信号が入力されている。カウンタ１４１は、ＦＰＳ検出通知信号が入力されてから「１」を初期値とした計数動作を開始して（実際には、ＦＰＳ検出通知信号が入力されてからチェックカウンタ１３６の計数値が「１」になるため、間接的にカウンタ１４１の計数動作が開始する）、計数値が「１」だったときに次のクロックでデコーダ１４２から出力される信号の論理が“１”となる。このため、ＦＰＳ検出通知信号をＤＳ１受信クロック信号の１周期分だけ遅延させてフリップフロップ１４４から取り出すタイミングは、デコード１４２の出力が“１”となるタイミングと一致するため、このタイミングに合わせてアンドゲート１４３からは論理が“１”の信号が出力される。この信号がサブカウント・タイミング信号ＳＣＴとしてサブカウント部１４０から出力される。このサブカウント・タイミング信号ＳＣＴは、サブカウント部１４０が同期状態にあるか否かを監視する際のモニタ用出力として用いることができる。
【００５２】
また、クリア信号生成部１４５は、カウンタ１４１の計数値とメインカウント部１３０内のアンドゲート１３３の出力値Ｇ１が入力されており、これら２つの入力値が所定の関係にあるときに、カウンタ１４１をリセットする信号を出力する。具体的には、最初に入力されたＦＰＳ検出通知信号ａに対応してメインカウント部１３０内のアンドゲート１３３から論理が“１”の信号が出力されたときに、カウンタ１４１の計数値が「２」であった場合に、クリア信号生成部１４５によってカウンタ１４１がリセットされる。メインカウント部１３０内のカウンタ１３１は、初期値を「０」として計数動作を行っており、計数値が「１」のときにアンドゲート１３３から論理“１”の信号が出力されるようになっている。これに対し、サブカウント部１４０内のカウンタ１４１は、初期値を「１」として計数動作を行っているため、このカウンタ１４１の計数値が「２」のときにメインカウント部１３０内のアンドゲート１３３から論理“１”の信号が出力されるということは、メインカウント部１３０とサブカウント部１４０の両方が同じＦＰＳ検出通知信号ａに対応した同期の引き込み動作を行っているということであり、このときにサブカウント部１４０内のカウンタ１４１をリセットして、次に入力されるＦＰＳ検出通知信号ｂに対応した同期の引き込み動作を行わせるようになっている。
【００５３】
次に、上述したメインカウント部１３０とサブカウント部１４０の詳細動作を説明する。図１１は、メインカウント部１３０の各構成部の動作タイミング図である。また、図１２はサブカウント部１４０の各構成部の動作タイミング図である。なお、図１１および図１２のそれぞれに示される「ＭＲＳＴ」等の信号名は、図９および図１０において示した各構成部の入出力信号名に対応している。
【００５４】
メインカウント部１３０に入力されているメインリセット信号ＭＲＳＴが解除されると、チェックカウンタ１３６は、初期値が「０」にセットされて、次に入力されるＦＰＳ検出通知信号の入力タイミングに同期して計数値が「１」に更新される。また、チェックカウンタ１３６の計数値が「１」になった後は、カウンタ１３１の計数動作が開始される。デコーダ１３２は、カウンタ１３１の計数値が「１」のときに出力信号Ｓ１の論理を“１”にする。一方、入力されるＦＰＳ検出通知信号（図１１および図１２では「ＦＰＳ」）をＤＳ１受信クロックの１個分遅延させた信号Ｓ２がフリップフロップ１３４から出力され、これら２つの信号Ｓ１、Ｓ２の論理積に対応する信号Ｇ１がアンドゲート１３３から出力される。したがって、このアンドゲート１３３からは、最初に入力されるＦＰＳ検出通知信号のみに周期的に対応した信号Ｇ１が出力され、これをフリップフロップ１３５でＤＳ１受信クロックの１個分遅延させて生成されるマルチフレーム・タイミング信号ＭＦＴがメインカウント部１３０から出力される。
【００５５】
また、同期外れ検出部１５０によって同期外れが検出されて同期外れ検出信号ＭＯＵＴが出力されると、メインリセット信号ＭＲＳＴがメインカウント部１３０に入力されるため、カウンタ１３１の計数動作が初期状態に戻って、次に最初に入力されるＦＰＳ検出通知信号に対応して、上述した一連の同期引き込み動作が最初から繰り返される。
【００５６】
また、連続ＣＲＣエラー判定部１８０から再同期指示信号Ｅ２が入力されると、カウンタ１３１のプリセット動作が有効になって、このときバッファ１３７に入力されているサブカウント部１４０内のカウンタ１４１の計数値がカウンタ１３１に取り込まれる。サブカウント部１４０内のカウンタ１４１は、２番目に入力されたＦＰＳ検出通知信号に同期した計数動作を行っているため、以後、メインカウント部１３０は、サブカウント部１４０の同期位置を取り込んで、この同期位置に対応した新たなマルチフレーム・タイミング信号ＭＦＴを出力する。
【００５７】
なお、以後メインカウント部１３０とサブカウント部１４０は同じ同期位置で動作することになるが、サブカウント部１４０内のクリア信号生成部１４５によってサブカウント部１４０内のカウンタ１４１がリセットされる。あるいは、サブカウント部１４０に対応する同期外れ検出部１６０によって同期外れが検出されると、サブリセット信号ＳＲＳＴがサブカウント部１４０に入力されてカウンタ１４１がリセットされる。このようにしてリセットされるとカウンタ１４１は新たな計数動作を開始し、次に入力されるＦＰＳ検出通知信号に対応した同期の引き込み動作を行う。
【００５８】
このように、本実施形態のフレーム同期回路１００は、マルチフレームの複数箇所で同期パターンが検出される場合に、最初に検出された同期パターンの検出位置に基づいてメインカウント部１３０によって同期引き込みを行う動作と、次に検出された同期パターンの検出位置に基づいてサブカウント部１４０によって同期引き込みを行う動作とを並行して行っており、メインカウンタ１３０によって引き込まれた同期位置が誤りであった場合には、サブカウント部１４０によって引き込まれた同期位置がそのまま取り込まれて新たな同期位置として用いられる。したがって、同期位置の誤りが検出されて再度新たな同期位置が設定されるまでの時間を短縮することができる。
【００５９】
また、メインカウント部１３０とサブカウント部１４０によるそれぞれの同期位置が一致する場合に、サブカウント部１４０の同期位置をずらすようにしているため、複雑な制御を行うことなく、メインカウント部１３０とサブカウント部１４０のそれぞれにおいて、確実に異なるタイミングで同期引き込みを行うことができる。
【００６０】
また、サブカウント部１４０による同期位置が誤りであることが分かったときに、次の候補となる同期位置を探しておくことにより、メインカウント部１３０によって引き込まれた同期位置が誤りであった場合に、次に取り込まれる同期位置も誤りである確率が減るため、最終的に同期を確立するまでの時間を短縮することができる。
【００６１】
また、メインカウント部１３０による同期位置が誤りであることを、連続的なＣＲＣエラーの有無によって検出することにより、同期パターンと同じパターンがフレーム中に現れるような場合の同期位置の誤りを正確に検出することができる。
【００６２】
また、メインカウント部１３０に再同期マスク設定信号を入力することにより、連続的なＣＲＣエラーの有無による同期位置の誤り検出を無効にすることができるため、フレーム中に同期パターンと同じデータが存在しないように予め設定されているような場合における誤検出を防止することができる。
【００６３】
また、メインカウント部１３０によって引き込まれた同期位置が明らかに誤りであることを、同期外れ検出部１５０によって同期パターンのビットエラーを監視するという簡単な方法で検出することにより、次の同期位置の候補に対する同期引き込み動作に迅速に移行することができるため、正確な同期位置を設定するまでに要する時間を短縮することができる。
【００６４】
なお、本発明は上記実施形態に限定されるものではなく、本発明の要旨の範囲内で種々の変形実施が可能である。例えば、上述した実施形態では、メインカウント部１３０とサブカウント部１４０の２つのフレーム同期手段を用いて２つの同期位置を検出するようにしたが、サブカウント部１４０の数を増やして、第３、第４、…の同期位置を並行して検出するようにしてもよい。この場合には、複数のサブカウント部を階層化しておいて、隣接する階層の２つのサブカウント部の関係を、上述したメインカウント部１３０とサブカウント部１４０との関係と同じに設定すればよい。すなわち、上位のサブカウント部の同期位置と一致しないように下位のサブカウント部の同期位置が設定される。また、最上位のサブカウント部の同期位置がメインカウント部１３０に取り込まれた場合には、２番目以降のサブカウント部の同期位置が順番に１つずつ繰り上がるようにすればよい。
【００６５】
また、上述した実施形態では、サブカウント部１４０に対応する同期外れ検出部１６０を設けたが、これを省略するようにしてもよい。この場合には、サブカウント部１４０によって引き込んだ同期位置が明らかに誤りである場合も生じるが、メインカウント部１３０に取り込んだ際にこの誤りが同期外れ検出部１５０によって検出されるため、速やかに他の同期位置への修正が行われる。また、サブカウント部１４０にＣＲＣエラー検出部１７０や連続ＣＲＣエラー判定部１８０と同様の構成を追加接続するようにしてもよい。
【００６６】
【発明の効果】
上述したように、本発明によれば、フレームの複数箇所で同期パターンが検出される場合に、検出された同期パターンの検出位置に基づいて同期引き込みを行う動作と、前記同期パターンと異なる検出位置に基づいて同期引き込みを行う動作とを並行して行っており、引き込んだ同期位置が誤りであった場合に、並行して引き込まれた最初の同期位置と異なる同期位置をそのまま取り込んで新たな同期位置として用いることにより、同期を確立するまでに要する時間を短縮することができる。
【００６７】
また、本発明によれば通信サービスの内容によっては、フレーム内に同期パターンと同じパターンが現れないようにデータの配列等を工夫している場合もあり、この場合にはマスク指定により同期パターンのみを監視することにより、正確に同期位置の誤りを検出することができる。
【図面の簡単な説明】
【図１】本発明の原理ブロック図である。
【図２】一実施形態のフレーム同期回路のブロック図である。
【図３】図２に示したフレーム同期回路を備えた各種の装置が含まれる通信システムの一例を示す構成図である。
【図４】ＤＳ１マルチフレームの構成を示す図である。
【図５】複数のＦＰＳ検出通知信号が検出される場合の信号の出力タイミングを示す図である。
【図６】メインカウント部に対応した同期の状態遷移図である。
【図７】連続ＣＲＣエラー判定部による判定結果に関連するメインカウント部の同期状態の維持動作を示す流れ図である。
【図８】サブカウント部に対応した同期の状態遷移図である。
【図９】メインカウント部の詳細構成図である。
【図１０】サブカウント部の詳細構成図である。
【図１１】メインカウント部の動作タイミング図である。
【図１２】サブカウント部の動作タイミング図である。
【符号の説明】
１００フレーム同期回路
１１０同期パターン検出部
１２０同期部
１３０メインカウント部
１４０サブカウント部
１５０、１６０同期外れ検出部
１７０ＣＲＣエラー検出部
１８０連続ＣＲＣエラー判定部

Claims

入力されるフレームに含まれる所定の同期パターンを検出する同期パターン検出手段と、
前記同期パターン検出手段によって前記同期パターンが検出された位置に対応して同期引き込み動作を行う第１のフレーム同期手段と、
前記同期パターン検出手段によって前記同期パターンが検出された前記位置より後に検出された位置に対応して同期引き込み動作を行う第２のフレーム同期手段と、
前記第１のフレーム同期手段によって引き込まれた同期位置が誤りであることを検出する第１の同期誤り検出手段と、
を備え、前記第１の同期誤り検出手段によって同期位置の誤りが検出されたときに、前記第２のフレーム同期手段によって引き込まれた同期位置を前記第１のフレーム同期手段における同期位置として取り込み、所定のマスク設定が行われている場合は、前記第１のフレーム同期手段によって前記第２のフレーム同期手段における同期位置を取り込む動作を無効にすることを特徴とするフレーム同期回路。