JP4197574B2 - 液晶表示装置 - Google Patents
液晶表示装置 Download PDFInfo
- Publication number
- JP4197574B2 JP4197574B2 JP2000145899A JP2000145899A JP4197574B2 JP 4197574 B2 JP4197574 B2 JP 4197574B2 JP 2000145899 A JP2000145899 A JP 2000145899A JP 2000145899 A JP2000145899 A JP 2000145899A JP 4197574 B2 JP4197574 B2 JP 4197574B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- common electrode
- liquid crystal
- electrode
- pixel electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004973 liquid crystal related substance Substances 0.000 title claims description 66
- 239000010408 film Substances 0.000 claims description 359
- 239000010410 layer Substances 0.000 claims description 60
- 239000000758 substrate Substances 0.000 claims description 56
- 239000004065 semiconductor Substances 0.000 claims description 45
- 239000011229 interlayer Substances 0.000 claims description 37
- 230000015572 biosynthetic process Effects 0.000 claims description 26
- 239000010409 thin film Substances 0.000 claims description 25
- 229920005989 resin Polymers 0.000 claims description 24
- 239000011347 resin Substances 0.000 claims description 24
- 125000006850 spacer group Chemical group 0.000 claims description 13
- 229910052782 aluminium Inorganic materials 0.000 claims description 10
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 10
- 230000008859 change Effects 0.000 claims description 7
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 claims description 3
- 239000012535 impurity Substances 0.000 description 67
- 238000000034 method Methods 0.000 description 62
- 239000013078 crystal Substances 0.000 description 46
- 238000007254 oxidation reaction Methods 0.000 description 29
- 230000003647 oxidation Effects 0.000 description 28
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 27
- 229910052698 phosphorus Inorganic materials 0.000 description 27
- 239000011574 phosphorus Substances 0.000 description 27
- 239000003990 capacitor Substances 0.000 description 21
- 238000004519 manufacturing process Methods 0.000 description 20
- 229910021419 crystalline silicon Inorganic materials 0.000 description 19
- 230000008569 process Effects 0.000 description 19
- 238000003860 storage Methods 0.000 description 19
- 229910052581 Si3N4 Inorganic materials 0.000 description 18
- 238000010438 heat treatment Methods 0.000 description 18
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 18
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 16
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 16
- 239000010407 anodic oxide Substances 0.000 description 16
- 230000006870 function Effects 0.000 description 16
- 239000000463 material Substances 0.000 description 16
- 229910052710 silicon Inorganic materials 0.000 description 16
- 239000010703 silicon Substances 0.000 description 16
- 239000012298 atmosphere Substances 0.000 description 15
- 238000010586 diagram Methods 0.000 description 15
- 230000003287 optical effect Effects 0.000 description 13
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 13
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 12
- 229910052796 boron Inorganic materials 0.000 description 12
- 239000001257 hydrogen Substances 0.000 description 11
- 229910052739 hydrogen Inorganic materials 0.000 description 11
- 230000005684 electric field Effects 0.000 description 10
- 229910052814 silicon oxide Inorganic materials 0.000 description 10
- 239000010936 titanium Substances 0.000 description 10
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 9
- 238000002425 crystallisation Methods 0.000 description 9
- 230000008025 crystallization Effects 0.000 description 9
- 229910052751 metal Inorganic materials 0.000 description 8
- 239000002184 metal Substances 0.000 description 8
- 229910052759 nickel Inorganic materials 0.000 description 8
- 229910021417 amorphous silicon Inorganic materials 0.000 description 7
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 7
- 229910052760 oxygen Inorganic materials 0.000 description 7
- 239000001301 oxygen Substances 0.000 description 7
- 238000002161 passivation Methods 0.000 description 7
- 229920001721 polyimide Polymers 0.000 description 7
- 230000001681 protective effect Effects 0.000 description 7
- 238000005070 sampling Methods 0.000 description 7
- 229910052721 tungsten Inorganic materials 0.000 description 7
- 239000010937 tungsten Substances 0.000 description 7
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 6
- 239000004642 Polyimide Substances 0.000 description 6
- 238000001994 activation Methods 0.000 description 6
- 238000000137 annealing Methods 0.000 description 6
- 230000007547 defect Effects 0.000 description 6
- 238000005247 gettering Methods 0.000 description 6
- 239000000243 solution Substances 0.000 description 6
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 5
- 238000002835 absorbance Methods 0.000 description 5
- 230000003197 catalytic effect Effects 0.000 description 5
- 238000005984 hydrogenation reaction Methods 0.000 description 5
- 150000002500 ions Chemical class 0.000 description 5
- 239000011159 matrix material Substances 0.000 description 5
- 229910052719 titanium Inorganic materials 0.000 description 5
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 5
- XYFCBTPGUUZFHI-UHFFFAOYSA-N Phosphine Chemical compound P XYFCBTPGUUZFHI-UHFFFAOYSA-N 0.000 description 4
- UMIVXZPTRXBADB-UHFFFAOYSA-N benzocyclobutene Chemical compound C1=CC=C2CCC2=C1 UMIVXZPTRXBADB-UHFFFAOYSA-N 0.000 description 4
- 239000000969 carrier Substances 0.000 description 4
- 239000007789 gas Substances 0.000 description 4
- 238000005468 ion implantation Methods 0.000 description 4
- 230000003071 parasitic effect Effects 0.000 description 4
- 238000000059 patterning Methods 0.000 description 4
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 4
- 238000000926 separation method Methods 0.000 description 4
- 238000004544 sputter deposition Methods 0.000 description 4
- 229910052715 tantalum Inorganic materials 0.000 description 4
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 4
- 238000004627 transmission electron microscopy Methods 0.000 description 4
- LYCAIKOWRPUZTN-UHFFFAOYSA-N Ethylene glycol Chemical compound OCCO LYCAIKOWRPUZTN-UHFFFAOYSA-N 0.000 description 3
- NIXOWILDQLNWCW-UHFFFAOYSA-N acrylic acid group Chemical group C(C=C)(=O)O NIXOWILDQLNWCW-UHFFFAOYSA-N 0.000 description 3
- 230000009471 action Effects 0.000 description 3
- 238000002048 anodisation reaction Methods 0.000 description 3
- 238000007743 anodising Methods 0.000 description 3
- 239000002585 base Substances 0.000 description 3
- 239000011651 chromium Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 229910052757 nitrogen Inorganic materials 0.000 description 3
- -1 or the like) Substances 0.000 description 3
- 239000012071 phase Substances 0.000 description 3
- 230000010287 polarization Effects 0.000 description 3
- 239000010453 quartz Substances 0.000 description 3
- 239000000565 sealant Substances 0.000 description 3
- 239000002356 single layer Substances 0.000 description 3
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 3
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 2
- 238000004435 EPR spectroscopy Methods 0.000 description 2
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 2
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 2
- 239000004952 Polyamide Substances 0.000 description 2
- 229910001362 Ta alloys Inorganic materials 0.000 description 2
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 2
- 230000004913 activation Effects 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 150000001408 amides Chemical class 0.000 description 2
- 238000004458 analytical method Methods 0.000 description 2
- 239000003054 catalyst Substances 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 238000007667 floating Methods 0.000 description 2
- 238000002173 high-resolution transmission electron microscopy Methods 0.000 description 2
- 150000002431 hydrogen Chemical class 0.000 description 2
- 238000005224 laser annealing Methods 0.000 description 2
- 239000003550 marker Substances 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 239000011733 molybdenum Substances 0.000 description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 2
- 239000012299 nitrogen atmosphere Substances 0.000 description 2
- 230000001590 oxidative effect Effects 0.000 description 2
- 229910000073 phosphorus hydride Inorganic materials 0.000 description 2
- 238000002294 plasma sputter deposition Methods 0.000 description 2
- 238000009832 plasma treatment Methods 0.000 description 2
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 2
- 229920002647 polyamide Polymers 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 239000003566 sealing material Substances 0.000 description 2
- IUOOGQJPAJDLFV-UHFFFAOYSA-N 2,3-dihydroxybutanedioic acid;ethane-1,2-diol Chemical compound OCCO.OC(=O)C(O)C(O)C(O)=O IUOOGQJPAJDLFV-UHFFFAOYSA-N 0.000 description 1
- VHUUQVKOLVNVRT-UHFFFAOYSA-N Ammonium hydroxide Chemical compound [NH4+].[OH-] VHUUQVKOLVNVRT-UHFFFAOYSA-N 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 description 1
- 229910020286 SiOxNy Inorganic materials 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 229910001080 W alloy Inorganic materials 0.000 description 1
- QCWXUUIWCKQGHC-UHFFFAOYSA-N Zirconium Chemical compound [Zr] QCWXUUIWCKQGHC-UHFFFAOYSA-N 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 239000003513 alkali Substances 0.000 description 1
- 235000011114 ammonium hydroxide Nutrition 0.000 description 1
- 230000003064 anti-oxidating effect Effects 0.000 description 1
- 239000007864 aqueous solution Substances 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 125000004429 atom Chemical group 0.000 description 1
- NGPGDYLVALNKEG-UHFFFAOYSA-N azanium;azane;2,3,4-trihydroxy-4-oxobutanoate Chemical compound [NH4+].[NH4+].[O-]C(=O)C(O)C(O)C([O-])=O NGPGDYLVALNKEG-UHFFFAOYSA-N 0.000 description 1
- IVHJCRXBQPGLOV-UHFFFAOYSA-N azanylidynetungsten Chemical compound [W]#N IVHJCRXBQPGLOV-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 238000012512 characterization method Methods 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000010941 cobalt Substances 0.000 description 1
- 229910017052 cobalt Inorganic materials 0.000 description 1
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 1
- 239000003086 colorant Substances 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 238000007872 degassing Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 238000002003 electron diffraction Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000005496 eutectics Effects 0.000 description 1
- 230000001747 exhibiting effect Effects 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 229910052735 hafnium Inorganic materials 0.000 description 1
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 description 1
- 229910052736 halogen Inorganic materials 0.000 description 1
- 150000002367 halogens Chemical class 0.000 description 1
- 229910000041 hydrogen chloride Inorganic materials 0.000 description 1
- IXCSERBJSXMMFS-UHFFFAOYSA-N hydrogen chloride Substances Cl.Cl IXCSERBJSXMMFS-UHFFFAOYSA-N 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 229910052742 iron Inorganic materials 0.000 description 1
- 239000011133 lead Substances 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- JZLMRQMUNCKZTP-UHFFFAOYSA-N molybdenum tantalum Chemical compound [Mo].[Ta] JZLMRQMUNCKZTP-UHFFFAOYSA-N 0.000 description 1
- 229910052758 niobium Inorganic materials 0.000 description 1
- 239000010955 niobium Substances 0.000 description 1
- GUCVJGMIXFAOAE-UHFFFAOYSA-N niobium atom Chemical compound [Nb] GUCVJGMIXFAOAE-UHFFFAOYSA-N 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- 230000008439 repair process Effects 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- SBEQWOXEGHQIMW-UHFFFAOYSA-N silicon Chemical compound [Si].[Si] SBEQWOXEGHQIMW-UHFFFAOYSA-N 0.000 description 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical class [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 1
- 238000009751 slip forming Methods 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 239000010935 stainless steel Substances 0.000 description 1
- 229910001220 stainless steel Inorganic materials 0.000 description 1
- 238000012719 thermal polymerization Methods 0.000 description 1
- 229910052718 tin Inorganic materials 0.000 description 1
- 239000011135 tin Substances 0.000 description 1
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 1
- 229910021342 tungsten silicide Inorganic materials 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 239000012808 vapor phase Substances 0.000 description 1
- 235000012431 wafers Nutrition 0.000 description 1
- 229910052726 zirconium Inorganic materials 0.000 description 1
Images
Landscapes
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Thin Film Transistor (AREA)
Description
【０００１】
【発明の属する技術分野】
本願発明は薄膜トランジスタ（以下、ＴＦＴという）で構成された回路を有する半導体装置およびその作製方法に関する。例えば、液晶表示パネルに代表される電気光学装置およびその様な電気光学装置を部品として搭載した電子機器に関する。
【０００２】
なお、本明細書中において半導体装置とは、半導体特性を利用することで機能しうる装置全般を指し、電気光学装置、半導体回路および電子機器は全て半導体装置である。
【０００３】
【従来の技術】
近年、絶縁表面を有する基板上に形成された半導体薄膜（厚さ数〜数百ｎｍ程度）を用いて薄膜トランジスタ（ＴＦＴ）を構成する技術が注目されている。薄膜トランジスタはＩＣや電気光学装置のような電子デバイスに広く応用され、特に画像表示装置のスイッチング素子として開発が急がれている。
【０００４】
例えば、液晶表示装置は、マトリクス状に配置された数百万個の画素の各々にＴＦＴを配置し、各画素電極に印加される電荷をＴＦＴのスイッチング機能により制御することで液晶の電気光学特性を変化させ、液晶パネルを透過する光を制御して画像表示を行うものである。
【０００５】
このような液晶表示装置の駆動方法において、平行電極構造により基板に対して横方向の電界を制御して液晶表示装置を駆動するＩＰＳ方式（特開平６−１６０８７８号公報に記載）が知られている。
【０００６】
このＩＰＳ方式により駆動する液晶表示装置は低い電圧で駆動ができ、他の駆動方式（ＴＮ方式、ＳＴＮ方式等）に比べて高視野角特性を有している。
【０００７】
また、ＩＰＳ方式の液晶表示装置は、同一基板上の画素領域内にＴＦＴ、ゲート線、ソース線、画素電極、コモン線およびコモン線より延在するコモン電極を備えている。また、画素電極に印加された電界が他の画素に影響を与えないようにするため、各画素電極は画素電極と平行に配置されるコモン電極にて挟まれた構成としている。従って、ＩＰＳ方式の液晶表示装置は、これらの電極の電極面積が必要となり開口率が低下していた。
【０００８】
また、一般に液晶表示装置においては電荷保持時間を確保するため、保持容量を形成する必要がある。ＩＰＳ方式の液晶表示装置においても、保持容量を形成するため十分な電極面積を必要とするので開口率が低下していた。
【０００９】
また、配線及び電極の微細化を行い、開口率を向上させた場合、十分な保持容量を確保することが困難となっている。
【００１０】
【発明が解決しようとする課題】
本明細書で開示する発明は、上記従来の問題点を解決するための技術を提供するものである。即ち、ＩＰＳ方式の液晶表示装置において、保持容量の形成方法を提案し、開口率の高い画素領域を形成する技術を提供することを課題とする。
【００１１】
【課題を解決するための手段】
本明細書で開示する発明の構成は、
一対の基板と該一対の基板に挟持された液晶層とを有し
前記一対の基板のうち、一方の基板には画素電極が形成されており、前記画素電極と共通電極との間で基板面に平行な電界を印加する半導体装置において、
共通電極と、該共通電極の少なくとも一部に酸化膜と、該酸化膜の上に設けられた画素電極とで形成される容量を備えていることを特徴とする半導体装置である。
【００１２】
また、上記構成において、前記共通電極は陽極酸化可能な材料からなることを特徴としている。
【００１３】
また、他の発明の構成は、
一対の基板と該一対の基板に挟持された液晶層とを有し、
前記一対の基板のうち、一方の基板には画素電極が形成されており、前記画素電極と共通電極との間で基板面に平行な電界を印加する半導体装置において、
共通電極と、該共通電極の少なくとも一部に陽極酸化膜と、該陽極酸化膜の上に設けられた画素電極とで形成される容量を備え、
前記液晶層はシール材で囲まれ、前記シール材が形成された領域にスペーサが形成されていることを特徴とする半導体装置である。
【００１４】
また、他の発明の構成は、
一対の基板と該一対の基板に挟持された液晶層とを有し、
前記一対の基板のうち、一方の基板には画素電極が形成されており、前記画素電極と共通電極との間で基板面に平行な電界を印加する半導体装置において、
共通電極と、該共通電極の少なくとも一部に陽極酸化膜と、該陽極酸化膜の上に設けられた画素電極とで形成される容量を備え、
前記画素電極が設けられた画素部と駆動回路との間の領域及び前記駆動回路の素子が存在しない領域にスペーサが形成されていることを特徴とする半導体装置である。
【００１５】
また、他の発明の構成は、
一対の基板と該一対の基板に挟持された液晶層とを有し、
前記一対の基板のうち、一方の基板には画素電極が形成されており、前記画素電極と共通電極との間で基板面に平行な電界を印加する半導体装置において、
共通電極と、該共通電極の少なくとも一部に陽極酸化膜と、該陽極酸化膜の上に設けられた画素電極とで形成される容量を備え、
前記画素電極のコンタクト部上にスペーサが存在することを特徴とする半導体装置である。
【００１６】
また、上記各構成において、前記酸化膜は印加電圧／給電時間が１１Ｖ／ｍｉｎ以上である陽極酸化工程を経て形成されたことを特徴としている。
【００１７】
また、上記構造を実現するための発明の構成は、
ＴＦＴの上方に樹脂膜を形成する工程と、
前記樹脂膜上に共通電極を形成する工程と、
前記共通電極の酸化膜を形成する工程と、
前記酸化膜を少なくとも一部を覆って画素電極を形成する工程とを有し、
容量が前記共通電極と、前記共通電極の酸化膜と、前記画素電極とで形成されることを特徴とする半導体装置の作製方法である。
【００１８】
また、他の発明の構成は、
ＴＦＴの上方に樹脂膜を形成する工程と、
前記樹脂膜上に無機膜を形成する工程と、
前記無機膜上に共通電極を形成する工程と、
前記共通電極の酸化膜を形成する工程と、
前記酸化膜を少なくとも一部を覆って画素電極を形成する工程とを有し、
容量が前記共通電極と、前記共通電極の酸化膜と、前記画素電極とで形成されることを特徴とする半導体装置の作製方法である。
【００１９】
また、上記各構成において、前記樹脂膜上に無機膜を形成する工程は、スパッタ法により形成することを特徴としている。
【００２０】
また、上記各構成において、前記共通電極の酸化膜を形成する工程は、印加電圧／給電時間が１１Ｖ／ｍｉｎ以上である陽極酸化工程であることを特徴としている。
【００２１】
【発明の実施の形態】
本願発明の実施形態について、以下に説明する。
【００２２】
本願発明においては図１（Ａ）及び図１（Ｂ）に示すように、陽極酸化可能な材料からなる第１の電極（共通電極１０３）を設け、該電極の表面に酸化膜１０５を設け、さらに酸化膜上に第２の電極（画素電極１０４）を設けて、陽極酸化法により形成された酸化膜を誘電体とする保持容量１０６を形成することを特徴とする。また、図１（Ａ）及び図１（Ｂ）において、１０１はゲート線、１０１ａ、１０１ｂはゲート線より延在しているゲート電極、１０２はソース線である。
【００２３】
本願発明においては第１の電極（共通電極１０３）と第２の電極（画素電極１０４）とで形成される横方向（基板と平行な方向）の電界を制御して液晶表示装置を駆動するＩＰＳ方式を用いる。なお、図２は、図１（Ａ）及び図１（Ｂ）に相当する等価回路図である。
【００２４】
本願発明で用いる陽極酸化可能な材料としては、バルブ金属膜（例えば、アルミニウム、タンタル膜、ニオブ膜、ハフニウム膜、ジルコニウム膜、クロム膜、チタン膜等）や導電性を有する珪素膜（例えばリンドープシリコン膜、ボロンドープシリコン膜等）でも良いし、前記バルブ金属膜をシリサイド化したシリサイド膜、窒化したバルブ金属膜（窒化タンタル膜、窒化タングステン膜、窒化チタン膜等）を主成分とする材料を用いることができる。また、他の金属元素（タングステン膜、モリブデン膜等）との共融体である合金（例えばモリブデンタンタル合金等）を用いることも可能である。また、これらを自由に組み合わせて積層しても良い。
【００２５】
バルブ金属とは、アノード的に生成したバリアー型陽極酸化膜がカソード電流は流すがアノード電流は通さない、即ち弁作用を示すような金属を指す。（電気化学便覧 第４版；電気化学協会編、ｐ３７０、丸善、１９８５）
【００２６】
また、上記陽極酸化可能な材料からなる第１の電極（共通電極１０３）の構造は、単層膜からなる電極としても良いし、多層膜からなる電極としてもよい。また、図１（Ａ）において、第１の電極（共通電極１０３）はフローティング状態（電気的に孤立した状態）として動作させることも可能だが、図１２に示した画素電極形状として固定電位、好ましくはコモン電位（データとして送られる画像信号の中間電位）近傍でフリッカーの生じないレベルに設定してもよい。また、図１３に示した電極形状のように光や電磁波を遮る遮蔽膜の機能を兼ねさせてもよい。また、図１（Ａ）では第２の電極（画素電極１０４）の形状をＴ字形状とした例を示したが、特に限定されない。例えば、画素電極の形状が図１４に示すようなジグザグ形状や、図１５に示すような「く」の字形状や、図１６に示すような形状であってもよい。
【００２７】
なお、本明細書中において「電極」とは、「配線」の一部であり、他の配線との電気的接続を行う箇所、または半導体層と交差する箇所を指す。従って、説明の便宜上、「配線」と「電極」とを使い分けるが、「電極」という文言に「配線」は常に含められているものとする。
【００２８】
また、本願発明の陽極酸化法は従来の方法（陽極酸化液中に浸された陽極と陰極間に流れる電流及び電圧を定電流状態から定電圧状態に移行させる方法）とは異なる方法を用いる。従来の方法では陽極酸化可能な材料と密着性の悪い材料膜、例えば有機樹脂膜を下地として、その上に電極を設け、該電極を陽極酸化した場合、どうしても電極端部において不均一な陽極酸化が行われ陽極酸化膜の廻り込みによる膜剥がれが生じていた。
【００２９】
そこで、本願発明では、従来と比較して、本発明の陽極酸化工程の陽極酸化しようとする電極の単位面積当たりにおける電流値及び単位時間当たりの印加電圧値を大きい値とし、目標電圧に到達した段階で終了させると廻り込み量を小さくすることができた。加えて、陽極酸化工程にかかる時間を短縮するために、定電圧状態の時間を数秒〜数分、あるいは定電圧状態の時間をゼロとして陽極酸化膜を形成する。
【００３０】
本願発明の形成方法の一例を以下に図３を用いて説明する。なお、当然ながら、陽極酸化工程が終了した段階で電圧はゼロとなるが、図３では図示していない。
【００３１】
具体的には、陽極酸化しようとする電極の電流密度（単位面積当たりの電流量）は、１〜２０ｍＡ／ｃｍ2であることが好ましい。なお、従来の電流密度（約０．３ｍＡ／ｃｍ2程度）と比べて大きい電流密度である。
【００３２】
また、電圧上昇レート（単位時間当たりに上昇させる電圧値）は、１１Ｖ／min以上、好ましくは１００Ｖ／min以上とした。同様に従来の電圧上昇レート（約１０Ｖ／min程度）と比較して大きい。
【００３３】
画素部に配置される保持容量の誘電体として上記本願発明を利用した陽極酸化膜を用いたＬＣＤの断面図を図８に示す。なお、ここではドライバー回路を構成する基本回路としてＣＭＯＳ回路を示し、画素部のＴＦＴとしてはダブルゲート構造のＴＦＴを示している。勿論、ダブルゲート構造に限らずトリプルゲート構造やシングルゲート構造などとしても良い。また、ＴＦＴの構造としては、トップゲート型ＴＦＴに限定されることなく、他の構造、例えばボトムゲート型ＴＦＴ等にも適用することができる。
【００３４】
以上の構成でなる本願発明について、以下に示す実施例でもってさらに詳細な説明を行うこととする。
【００３５】
【実施例】
［実施例１］ 本発明の実施例について図４〜図８を用いて説明する。ここでは、同一基板上に画素部とその画素部を駆動するための駆動回路とを同時に作製する方法について説明する。但し、説明を簡単にするために、駆動回路ではシフトレジスタ回路、バッファ回路等の基本回路であるＣＭＯＳ回路と、サンプリング回路を形成するｎチャネル型ＴＦＴとを図示することとする。
【００３６】
図４（Ａ）において、基板４０１には、石英基板やシリコン基板を使用することが望ましい。本実施例では石英基板を用いた。その他にも金属基板またはステンレス基板の表面に絶縁膜を形成したものを基板としても良い。本実施例の場合、８００℃以上の温度に耐えうる耐熱性を要求されるので、それを満たす基板であればどのような基板を用いても構わない。
【００３７】
そして、基板４０１のＴＦＴが形成される表面には、２０〜１００ｎｍ（好ましくは４０〜８０ｎｍ）の厚さの非晶質構造を含む半導体膜４０２を減圧熱ＣＶＤ法、プラズマＣＶＤ法またはスパッタ法で形成する。なお、本実施例では６０ｎｍ厚の非晶質シリコン膜を形成するが、後に熱酸化工程があるので、この膜厚が最終的なＴＦＴの活性層の膜厚になるわけではない。
【００３８】
また、非晶質構造を含む半導体膜としては、非晶質半導体膜、微結晶半導体膜があり、さらに非晶質シリコンゲルマニウム膜などの非晶質構造を含む化合物半導体膜も含まれる。さらに、基板上に下地膜と非晶質シリコン膜とを大気解放しないで連続的に形成することも有効である。そうすることにより基板表面の汚染が非晶質シリコン膜に影響を与えないようにすることが可能となり、作製されるＴＦＴの特性バラツキを低減させることができる。
【００３９】
次に、非晶質シリコン膜４０２上に珪素（シリコン）を含む絶縁膜でなるマスク膜４０３を形成し、パターニングによって開口部４０４a、４０４bを形成する。この開口部は、次の結晶化工程の際に結晶化を助長する触媒元素を添加するための添加領域となる。（図４（Ａ））
【００４０】
なお、珪素を含む絶縁膜としては、酸化シリコン膜、窒化シリコン膜、窒化酸化シリコン膜を用いることができる。窒化酸化シリコン膜は、珪素、窒素及び酸素を所定の量で含む絶縁膜であり、ＳｉＯｘＮｙで表される絶縁膜である。窒化酸化シリコン膜はＳｉＨ4、Ｎ2Ｏ及びＮＨ3を原料ガスとして作製することが可能であり、含有する窒素濃度が２５atomic%以上５０atomic%未満とすると良い。
【００４１】
また、このマスク膜４０３のパターニングを行うと同時に、後のパターニング工程の基準となるマーカーパターンを形成しておく。マスク膜４０３をエッチングする際に非晶質シリコン膜４０２も僅かにエッチングされるが、この段差が後にマスク合わせの時にマーカーパターンとして用いることができるのである。
【００４２】
次に、特開平１０−２４７７３５号公報（米国出願番号０９／０３４，０４１に対応）に記載された技術に従って、結晶構造を含む半導体膜を形成する。同公報記載の技術は、非晶質構造を含む半導体膜の結晶化に際して、結晶化を助長する触媒元素（ニッケル、コバルト、ゲルマニウム、錫、鉛、パラジウム、鉄、銅から選ばれた一種または複数種の元素）を用いる結晶化手段である。
【００４３】
具体的には、非晶質構造を含む半導体膜の表面に触媒元素を保持させた状態で加熱処理を行い、非晶質構造を含む半導体膜を、結晶構造を含む半導体膜に変化させるものである。なお、結晶化手段としては、特開平７−１３０６５２号公報の実施例１に記載された技術を用いても良い。また、結晶質構造を含む半導体膜には、いわゆる単結晶半導体膜も多結晶半導体膜も含まれるが、同公報で形成される結晶構造を含む半導体膜は結晶粒界を有している。
【００４４】
なお、同公報では触媒元素を含む層をマスク膜上に形成する際にスピンコート法を用いているが、触媒元素を含む薄膜をスパッタ法や蒸着法といった気相法を用いて成膜する手段をとっても良い。
【００４５】
また、非晶質シリコン膜は含有水素量にもよるが、好ましくは４００〜５５０℃で１時間程度の加熱処理を行い、水素を十分に脱離させてから結晶化させることが望ましい。その場合、含有水素量を５atom％以下とすることが好ましい。
【００４６】
結晶化工程は、まず４００〜５００℃で１時間程度の熱処理工程を行い、水素を膜中から脱離させた後、５００〜６５０℃（好ましくは５５０〜６００℃）で６〜１６時間（好ましくは８〜１４時間）の熱処理を行う。
【００４７】
本実施例では、触媒元素としてニッケルを用い、５７０℃で１４時間の熱処理を行う。その結果、開口部４０４a、４０４bを起点として概略基板と平行な方向（矢印で示した方向）に結晶化が進行し、巨視的な結晶成長方向が揃った結晶構造を含む半導体膜（本実施例では結晶質シリコン膜）４０５a〜４０５dが形成される。(図４（Ｂ）)
【００４８】
次に、結晶化の工程で用いたニッケルを結晶質シリコン膜から除去するゲッタリング工程を行う。本実施例では、先ほど形成したマスク膜４０３をそのままマスクとして１５族に属する元素（本実施例ではリン）を添加する工程を行い、開口部４０４a、４０４bで露出した結晶質シリコン膜に１×１０19〜１×１０20atoms/cm3の濃度でリンを含むリン添加領域（以下、ゲッタリング領域という）４０６a、４０６bを形成する。（図４（Ｃ））
【００４９】
次に、窒素雰囲気中で４５０〜６５０℃（好ましくは５００〜５５０℃）、４〜２４時間（好ましくは６〜１２時間）の熱処理工程を行う。この熱処理工程により結晶質シリコン膜中のニッケルは矢印の方向に移動し、リンのゲッタリング作用によってゲッタリング領域４０６a、４０６bに捕獲される。即ち、結晶質シリコン膜中からニッケルが除去されるため、ゲッタリング後の結晶質シリコン膜４０７a〜４０７dに含まれるニッケル濃度は、１×１０17atms/cm3以下、好ましくは１×１０16atms/cm3にまで低減することができる。
【００５０】
次に、マスク膜４０３を除去し、結晶質シリコン膜４０７a〜４０７d上に後の不純物添加時のために保護膜４０８を形成する。保護膜４０８は１００〜２００ｎｍ（好ましくは１３０〜１７０ｎｍ）の厚さの窒化酸化シリコン膜または酸化シリコン膜を用いると良い。この保護膜４０８は不純物添加時に結晶質シリコン膜が直接プラズマに曝されないようにするためと、微妙な濃度制御を可能にするための意味がある。
【００５１】
そして、その上にレジストマスク４０９を形成し、保護膜４０８を介してｐ型を付与する不純物元素（以下、ｐ型不純物元素という）を添加する。ｐ型不純物元素としては、代表的には１３族に属する元素、典型的にはボロンまたはガリウムを用いることができる。この工程（チャネルドープ工程という）はＴＦＴのしきい値電圧を制御するための工程である。なお、ここではジボラン（Ｂ2Ｈ6）を質量分離しないでプラズマ励起したイオンドープ法でボロンを添加する。勿論、質量分離を行うイオンインプランテーション法を用いても良い。
【００５２】
この工程により１×１０15〜１×１０18atoms/cm3（代表的には５×１０16〜５×１０17atoms/cm3）の濃度でｐ型不純物元素（本実施例ではボロン）を含む不純物領域４１０a、４１０bを形成する。なお、本明細書中では上記濃度範囲でｐ型不純物元素を含む不純物領域（但し、リンは含まれていない領域）をｐ型不純物領域（ｂ）と定義する。（図４（Ｄ））
【００５３】
次に、レジストマスク４０９を除去し、結晶質シリコン膜をパターニングして島状の半導体層（以下、活性層という）４１１〜４１４を形成する。なお、活性層４１１〜４１４は、ニッケルを選択的に添加して結晶化することによって、非常に結晶性の良い結晶質シリコン膜で形成されている。具体的には、棒状または柱状の結晶が、特定の方向性を持って並んだ結晶構造を有している。また、結晶化後、ニッケルをリンのゲッタリング作用により除去又は低減しており、活性層４１１〜４１４中に残存する触媒元素の濃度は、１×１０17atms/cm3以下、好ましくは１×１０16atms/cm3である。（図４（Ｅ））
【００５４】
また、ｐチャネル型ＴＦＴの活性層４１１は意図的に添加された不純物元素を含まない領域であり、ｎチャネル型ＴＦＴの活性層４１２〜４１４はｐ型不純物領域（ｂ）となっている。本明細書中では、この状態の活性層４１１〜４１４は全て真性または実質的に真性であると定義する。即ち、ＴＦＴの動作に支障をきたさない程度に不純物元素が意図的に添加されている領域が実質的に真性な領域と考えて良い。
【００５５】
次に、プラズマＣＶＤ法またはスパッタ法により１０〜１００ｎｍ厚の珪素を含む絶縁膜を形成する。本実施例では、３０ｎｍ厚の窒化酸化シリコン膜を形成する。この珪素を含む絶縁膜は、他の珪素を含む絶縁膜を単層または積層で用いても構わない。
【００５６】
次に、８００〜１１５０℃（好ましくは９００〜１０００℃）の温度で１５分〜８時間（好ましくは３０分〜２時間）の熱処理工程を、酸化性雰囲気下で行う（熱酸化工程）。本実施例では酸素雰囲気中に３体積％の塩化水素を添加した雰囲気中で９５０℃８０分の熱処理工程を行う。なお、図４（Ｄ）の工程で添加されたボロンはこの熱酸化工程の間に活性化される。（図５（Ａ））
【００５７】
なお、酸化性雰囲気としては、ドライ酸素雰囲気でもウェット酸素雰囲気でも良いが、半導体層中の結晶欠陥の低減にはドライ酸素雰囲気が適している。また、本実施例では酸素雰囲気中にハロゲン元素を含ませた雰囲気としたが、１００％酸素雰囲気で行っても構わない。また、高圧酸化法により行っても構わない。
【００５８】
この熱酸化工程の間、珪素を含む絶縁膜とその下の活性層４１１〜４１４との界面においても酸化反応が進行する。本願発明ではそれを考慮して最終的に形成されるゲート絶縁膜４１５の膜厚が５０〜２００ｎｍ（好ましくは１００〜１５０ｎｍ）となるように調節する。本実施例の熱酸化工程では、６０ｎｍ厚の活性層のうち２５ｎｍが酸化されて活性層４１１〜４１４の膜厚は３５ｎｍとなる。また、３０ｎｍ厚の珪素を含む絶縁膜に対して５０ｎｍ厚の熱酸化膜が加わるので、最終的なゲート絶縁膜４１５の膜厚は８０ｎｍとなる。
【００５９】
次に、新たにレジストマスク４１６〜４１９を形成する。そして、ｎ型を付与する不純物元素（以下、ｎ型不純物元素という）を添加してｎ型を呈する不純物領域４２０〜４２２を形成する。なお、ｎ型不純物元素としては、代表的には１５族に属する元素、典型的にはリンまたは砒素を用いることができる。（図５（Ｂ））
【００６０】
この不純物領域４２０〜４２２は、後にＣＭＯＳ回路およびサンプリング回路のｎチャネル型ＴＦＴにおいて、ＬＤＤ領域として機能させるための不純物領域である。なお、ここで形成された不純物領域にはｎ型不純物元素が２×１０16〜５×１０19atoms/cm3（代表的には５×１０17〜５×１０18atoms/cm3）の濃度で含まれている。本明細書中では上記濃度範囲でｎ型不純物元素を含む不純物領域をｎ型不純物領域（ｂ）と定義する。
【００６１】
なお、ここではフォスフィン（ＰＨ3）を質量分離しないでプラズマ励起したイオンドープ法でリンを１×１０18atoms/cm3の濃度で添加する。勿論、質量分離を行うイオンインプランテーション法を用いても良い。この工程では、ゲート膜４１５を介して結晶質シリコン膜にリンを添加する。
【００６２】
次に、６００〜１０００℃（好ましくは７００〜８００℃）の不活性雰囲気中で熱処理を行い、図５（Ｂ）の工程で添加されたリンを活性化する。本実施例では８００℃１時間の熱処理を窒素雰囲気中で行う。（図５（Ｃ））
【００６３】
この時、同時にリンの添加時に損傷した活性層及び活性層とゲート絶縁膜との界面を修復することが可能である。この活性化工程は電熱炉を用いたファーネスアニールが好ましいが、ランプアニールやレーザーアニールといった光アニールを併用しても良い。
【００６４】
この工程によりｎ型不純物領域（ｂ）４２０〜４２２の境界部、即ち、ｎ型不純物領域（ｂ）の周囲に存在する真性又は実質的に真性な領域（勿論、ｐ型不純物領域（ｂ）も含む）との接合部が明確になる。このことは、後にＴＦＴが完成した時点において、ＬＤＤ領域とチャネル形成領域とが非常に良好な接合部を形成しうることを意味する。
【００６５】
次に、ゲート配線となる導電膜を形成する。なお、ゲート配線は単層の導電膜で形成しても良いが、必要に応じて二層、三層といった積層膜とすることが好ましい。本実施例では、第１導電膜４２３と第２導電膜４２４とでなる積層膜を形成する。（図５（Ｄ））
【００６６】
ここで第１導電膜４２３、第２導電膜４２４としては、タンタル（Ｔａ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、タングステン（Ｗ）、クロム（Ｃｒ）、シリコン（Ｓｉ）から選ばれた元素、または前記元素を主成分とする導電膜（代表的には窒化タンタル膜、窒化タングステン膜、窒化チタン膜）、または前記元素を組み合わせた合金膜（代表的にはＭｏ−Ｗ合金膜、Ｍｏ−Ｔａ合金膜、タングステンシリサイド膜等）を用いることができる。
【００６７】
なお、第１導電膜４２３は１０〜５０ｎｍ（好ましくは２０〜３０ｎｍ）とし、第２導電膜４２４は２００〜４００ｎｍ（好ましくは２５０〜３５０ｎｍ）とすれば良い。本実施例では、第１導電膜４２３として、５０ｎｍ厚の窒化タングステン（ＷＮ）膜を、第２導電膜４２４として、３５０ｎｍ厚のタングステン膜を用いる。なお、図示しないが、第１導電膜４２３の下にシリコン膜を２〜２０ｎｍ程度の厚さで形成しておくことは有効である。これによりその上に形成される導電膜の密着性の向上と、酸化防止を図ることができる。
【００６８】
また、第１導電膜４２３として窒化タンタル膜、第２導電膜としてタンタル膜を用いることも有効である。
【００６９】
次に、第１導電膜４２３と第２導電膜４２４とを一括でエッチングして４００ｎｍ厚のゲート配線４２５〜４２８を形成する。この時、駆動回路に形成されるゲート配線４２６、４２７はｎ型不純物領域（ｂ）４２０〜４２２の一部とゲート絶縁膜４１５を介して重なるように形成する。この重なった部分が後にＬov領域となる。なお、ゲート配線４２８a、４２８bは断面では二つに見えるが実際は連続的に繋がった一つのパターンから形成されている。（図５（Ｅ））
【００７０】
次に、レジストマスク４２９を形成し、ｐ型不純物元素（本実施例ではボロン）を添加して高濃度にボロンを含む不純物領域４３０、４３１を形成する。本実施例ではジボラン（Ｂ2Ｈ6）を用いたイオンドープ法（勿論、イオンインプランテーション法でも良い）により３×１０20〜３×１０21atoms/cm3（代表的には５×１０20〜１×１０21atoms/cm3）濃度でボロンを添加する。なお、本明細書中では上記濃度範囲でｐ型不純物元素を含む不純物領域をｐ型不純物領域（ａ）と定義する。（図６（Ａ））
【００７１】
次に、レジストマスク４２９を除去し、ゲート配線及びｐチャネル型ＴＦＴとなる領域を覆う形でレジストマスク４３２〜４３４を形成する。そして、ｎ型不純物元素（本実施例ではリン）を添加して高濃度にリンを含む不純物領域４３５〜４４１を形成する。ここでも、フォスフィン（ＰＨ3）を用いたイオンドープ法（勿論、イオンインプランテーション法でも良い）で行い、この領域のリンの濃度は１×１０20〜１×１０22atoms/cm3（代表的には２×１０20〜５×１０2 1atoms/cm3）とする。（図６（Ｂ））
【００７２】
なお、本明細書中では上記濃度範囲でｎ型不純物元素を含む不純物領域をｎ型不純物領域（ａ）と定義する。また、不純物領域４３５〜４４１が形成された領域には既に前工程で添加されたリンまたはボロンが含まれるが、十分に高い濃度でリンが添加されることになるので、前の工程で添加されたリンまたはボロンの影響は考えなくて良い。従って、本明細書中では不純物領域４３５〜４４１はｎ型不純物領域（ａ）と言い換えても構わない。
【００７３】
次に、レジストマスク４３２〜４３４を除去し、珪素を含む絶縁膜でなるキャップ膜４４２を形成する。膜厚は２５〜１００ｎｍ（好ましくは３０〜５０ｎｍ）とすれば良い。本実施例では２５ｎｍ厚の窒化珪素膜を用いることとする。キャップ膜４４２は後の活性化工程でゲート配線の酸化を防ぐ保護膜としても機能するが、厚く形成しすぎると応力が強くなって膜はがれ等の不具合が発生するので好ましくは１００ｎｍ以下とすることが好ましい。
【００７４】
次に、ゲート配線４２５〜４２８をマスクとして自己整合的にｎ型不純物元素（本実施例ではリン）を添加する。こうして形成された不純物領域４４３〜４４６には前記ｎ型不純物領域（ｂ）の１／２〜１／１０（代表的には１／３〜１／４）の濃度（但し、前述のチャネルドープ工程で添加されたボロン濃度よりも５〜１０倍高い濃度、代表的には１×１０16〜５×１０18atoms/cm3、典型的には３×１０17〜３×１０18atoms/cm3、）でリンが添加されるように調節する。なお、本明細書中では上記濃度範囲でｎ型不純物元素を含む不純物領域（但し、ｐ型不純物領域（ａ）を除く）をｎ型不純物領域（ｃ）と定義する。（図６（Ｃ））
【００７５】
この工程では１０５ｎｍの膜厚の絶縁膜（キャップ膜４４２とゲート絶縁膜４１５との積層膜）を通してリンを添加することになるが、ゲート配線４３４a、４３４bの側壁に形成されたキャップ膜もマスクとして機能する。即ち、キャップ膜４４２の膜厚に相当する長さのオフセット領域が形成されることになる。なお、オフセット領域とは、チャネル形成領域に接して形成され、チャネル形成領域と同一組成の半導体膜でなるが、ゲート電圧が印加されないため反転層（チャネル領域）を形成しない高抵抗な領域を指す。オフ電流値を下げるためにはＬＤＤ領域とゲート配線の重なりを極力抑えることが重要であり、そういう意味でオフセット領域を設けることは有効と言える。
【００７６】
なお、本実施例のように、チャネル形成領域にも１×１０15〜１×１０18atoms/cm3の濃度でｐ型不純物元素を含んでいる場合、当然オフセット領域にも同濃度でｐ型不純物元素が含まれる。
【００７７】
このオフセット領域の長さは、実際にゲート配線の側壁に形成されるキャップ膜の膜厚や不純物元素を添加する際の回り込み現象（マスクの下に潜り込むように不純物が添加される現象）によって決まるが、ＬＤＤ領域とゲート配線との重なりを抑えるという観点からすれば、本願発明のようにｎ型不純物領域（ｃ）を形成する際に、前もってキャップ膜を形成しておくことは非常に有効である。
【００７８】
なお、この工程ではゲート配線で隠された部分を除いて全ての不純物領域にも１×１０16〜５×１０18atoms/cm3の濃度でリンが添加されているが、非常に低濃度であるため各不純物領域の機能には影響を与えない。また、ｎ型不純物領域（ｂ）４４３〜４４６には既にチャネルドープ工程で１×１０15〜１×１０18atoms/cm3の濃度のボロンが添加されているが、この工程ではｐ型不純物領域（ｂ）に含まれるボロンの５〜１０倍の濃度でリンが添加されるので、この場合もボロンはｎ型不純物領域（ｂ）の機能には影響を与えないと考えて良い。
【００７９】
但し、厳密にはｎ型不純物領域（ｂ）４４７、４４８のうちゲート配線に重なった部分のリン濃度が２×１０16〜５×１０19atoms/cm3のままであるのに対し、ゲート配線に重ならない部分はそれに１×１０16〜５×１０18atoms/cm3の濃度のリンが加わっており、若干高い濃度でリンを含むことになる。
【００８０】
次に、第１層間絶縁膜４４９を形成する。第１層間絶縁膜４４９としては、珪素を含む絶縁膜、具体的には窒化シリコン膜、酸化シリコン膜、窒化酸化シリコン膜またはそれらを組み合わせた積層膜で形成すれば良い。また、膜厚は１００〜４００ｎｍとすれば良い。本実施例では、プラズマＣＶＤ法でＳｉＨ4、Ｎ2Ｏ、ＮＨ3を原料ガスとし、２００ｎｍ厚の窒化酸化シリコン膜（但し窒素濃度が２５〜５０atomic%）を用いる。
【００８１】
その後、それぞれの濃度で添加されたｎ型またはｐ型不純物元素を活性化するために熱処理工程を行った。この工程はファーネスアニール法、レーザーアニール法、ランプアニール法またはそれらを併用して行うことができる。ファーネスアニール法で行う場合は、不活性雰囲気中において５００〜８００℃、好ましくは５５０〜６００℃で行えば良い。本実施例では６００℃、４時間の熱処理を行い、不純物元素を活性化する。（図６（Ｄ））
【００８２】
なお、本実施例では窒化シリコン膜４４２と窒化酸化シリコン膜４４９とを積層した状態でゲート配線を覆い、その状態で活性化工程を行っている。本実施例ではタングステンを配線材料として用いているが、タングステン膜は非常に酸化に弱いことが知られている。即ち、保護膜で覆って酸化してもピンホールが保護膜に存在すればただちに酸化されてしまう。ところが、本実施例では酸化防止膜としては非常に有効な窒化シリコン膜を用い、且つ、窒化シリコン膜に対して窒化酸化シリコン膜を積層しているため、窒化シリコン膜のピンホールの問題を気にせずに高い温度で活性化工程を行うことが可能である。
【００８３】
次に、活性化工程の後、３〜１００％の水素を含む雰囲気中で、３００〜４５０℃で１〜４時間の熱処理を行い、活性層の水素化を行う。この工程は熱的に励起された水素により半導体層のダングリングボンドを終端する工程である。水素化の他の手段として、プラズマ水素化（プラズマにより励起された水素を用いる）を行っても良い。
【００８４】
活性化工程を終えたら、第１層間絶縁膜４４９の上に５００ｎｍ〜１．５μｍ厚の第２層間絶縁膜４５０を形成する。本実施例では第２層間絶縁膜４５０として８００ｎｍ厚の酸化シリコン膜をプラズマＣＶＤ法により形成する。こうして第１層間絶縁膜（窒化酸化シリコン膜）４４９と第２層間絶縁膜（酸化シリコン膜）４５０との積層膜でなる１μｍ厚の層間絶縁膜を形成する。
【００８５】
なお、後の工程で耐熱性が許せば、第２層間絶縁膜４５０として、ポリイミド、アクリル、ポリアミド、ポリイミドアミド、ＢＣＢ（ベンゾシクロブテン）等の有機樹脂膜を用いることも可能である。
【００８６】
その後、それぞれのＴＦＴのソース領域またはドレイン領域に達するコンタクトホールが形成され、ソース配線４５１〜４５４と、ドレイン配線４５５〜４５７を形成する。なお、ＣＭＯＳ回路を形成するためにドレイン配線４５５はｐチャネル型ＴＦＴとｎチャネル型ＴＦＴとの間で共通化されている。また、図示していないが、本実施例ではこの配線を、Ｔｉ膜を２００ｎｍ、Ｔｉを含むアルミニウム膜５００ｎｍ、Ｔｉ膜１００ｎｍをスパッタ法で連続して形成した３層構造の積層膜とする。
【００８７】
次に、パッシベーション膜４５８として、窒化シリコン膜、酸化シリコン膜、または窒化酸化シリコン膜で５０〜５００ｎｍ（代表的には２００〜３００ｎｍ）の厚さで形成する。（図７（Ａ））この時、本実施例では膜の形成に先立ってＨ2、ＮＨ3等水素を含むガスを用いてプラズマ処理を行い、成膜後に熱処理を行う。この前処理により励起された水素が第１、第２層間絶縁膜中に供給される。この状態で熱処理を行うことで、パッシベーション膜４５８の膜質を改善するとともに、第１、第２層間絶縁膜中に添加された水素が下層側に拡散するため、効果的に活性層を水素化することができる。
【００８８】
また、パッシベーション膜４５８を形成した後に、さらに水素化工程を行っても良い。例えば、３〜１００％の水素を含む雰囲気中で、３００〜４５０℃で１〜１２時間の熱処理を行うと良く、あるいはプラズマ水素化法を用いても同様の効果が得られる。なお、水素化工程後に画素電極とドレイン配線を接続するためのコンタクトホールを形成する位置において、パッシベーション膜４５８に開口部（図示せず）を形成しておいても良い。
【００８９】
その後、有機樹脂からなる第３層間絶縁膜４５９を約１μmの厚さに形成する。有機樹脂としては、ポリイミド、アクリル、ポリアミド、ポリイミドアミド、ＢＣＢ（ベンゾシクロブテン）等を使用することができる。有機樹脂膜を用いることの利点は、成膜方法が簡単である点や、比誘電率が低いので、寄生容量を低減できる点、平坦性に優れる点などが上げられる。なお上述した以外の有機樹脂膜や有機系SiO化合物などを用いることもできる。ここでは、基板に塗布後、熱重合するタイプのポリイミドを用い、３００℃で焼成して形成する。
【００９０】
次に、画素部となる領域において、第３層間絶縁膜４５９上に共通電極４６０を形成する。なお、この共通電極４６０に光や電磁波を遮る遮蔽膜の機能を兼ねさせてもよい。共通電極４６０は、陽極酸化可能な材料、例えばアルミニウム（Ａｌ）、チタン（Ｔｉ）、タンタル（Ｔａ）から選ばれた元素でなる膜またはいずれかの元素を主成分とする膜で１００〜３００ｎｍの厚さに形成する。本実施例では1wt%のチタンを含有させたアルミニウム膜を１２５ｎｍの厚さに形成する。
【００９１】
なお、第３層間絶縁膜４５９上に酸化シリコン膜等の絶縁膜を５〜５０ｎｍ形成しておくと、この上に形成する共通電極の密着性を高めることができる。また、有機樹脂で形成した第３層間絶縁膜４５９の表面にＣＦ4ガスを用いたプラズマ処理を施すと、表面改質により膜上に形成する共通電極の密着性を向上させることができる。
【００９２】
また、このチタンを含有させたアルミニウム膜を用いて、共通電極だけでなく他の接続配線を形成することも可能である。例えば、駆動回路内で回路間をつなぐ接続配線を形成できる。但し、その場合は共通電極または接続配線を形成する材料を成膜する前に、予め第３層間絶縁膜にコンタクトホールを形成しておく必要がある。
【００９３】
次に、共通電極４６０の表面に陽極酸化法またはプラズマ酸化法（本実施例では陽極酸化法）により２０〜１００ｎｍ（好ましくは３０〜５０ｎｍ）の厚さの酸化物４６１を形成する。なお、この時、陽極酸化させるために共通電極が全て接続された形状にパターニングされている。なお、共通電極の端部が互いにショートしないようにある程度のマージンを空けて配置する。本実施例では共通電極４６０としてアルミニウムを主成分とする膜を用いたため、陽極酸化物４６１として酸化アルミニウム膜（アルミナ膜）が形成される。
【００９４】
この陽極酸化処理に際して、まず十分にアルカリイオン濃度の小さい酒石酸エチレングリコール溶液を作製する。これは１５％の酒石酸アンモニウム水溶液とエチレングリコールとを２：８で混合した溶液であり、これにアンモニア水を加え、ｐＨが７±０．５となるように調節する。そして、この溶液中に陰極となる白金電極を設け、共通電極４６０が形成されている基板を溶液に浸し、共通電極４６０を陽極として、一定（数ｍＡ〜数十ｍＡ）の直流電流を流す。
【００９５】
溶液中の陰極と陽極との間の電圧は陽極酸化物の成長に従い時間と共に変化するが、定電流のまま１００Ｖ／ｍｉｎの昇圧レートで電圧を上昇させて、到達電圧４５Ｖに達したところで陽極酸化処理を終了させる。このようにして有機樹脂膜上の共通電極４６０の表面に厚さ約５０ｎｍの陽極酸化物４６１を形成することができる。なお、従来の陽極酸化法による陽極酸化膜と比べて、上記陽極酸化法による陽極酸化膜４６１は電極端部における廻りこみが少なく膜剥がれが生じにくい。また、その結果、共通電極４６０の膜厚は９０ｎｍとなる。なお、ここで示した陽極酸化法に係わる数値は一例にすぎず、作製する素子の大きさ等によって当然最適値は変化しうるものである。
【００９６】
共通電極４６０に遮蔽膜の機能を兼ねさせる場合は、アルミニウム膜の出発膜厚を３条件（６５ｎｍ、９５ｎｍ、１２５ｎｍ）振り、陽極酸化条件は全て同一条件とし膜厚５０ｎｍの陽極酸化膜を形成した。すると、陽極酸化されなかった電極膜厚は３０ｎｍ、６０ｎｍ、９０ｎｍとなった。
【００９７】
図１７に日立分光光度計Ｕ−４０００にて測定した結果を示した。５５０ｎｍにおける電極膜厚：３０ｎｍの吸光度は２．６、電極膜厚：６０ｎｍの吸光度は４、電極膜厚：９０ｎｍの吸光度は４．６であることが図１７から読みとれる。電極を遮蔽膜として用いる場合に必要な吸光度（５５０ｎｍにおける）は３以上あればよい。従って、６０ｎｍ以上であれば問題なく遮蔽膜として機能する。また、段差による光漏れを考慮するなら、遮蔽膜は薄い方が好ましい。
【００９８】
その後、陽極酸化時に接続されていた共通電極をそれぞれ分断して、図１に示した共通電極の形状とした。次に、第３層間絶縁膜４５９、パッシベーション膜４５８にドレイン配線４５７に達するコンタクトホールを形成し、画素電極４６２を形成する。画素電極４６２は、１００〜３００ｎｍの厚さを有する導電性を有する金属膜をパターニングして形成すればよく、本実施例ではアルミニウム膜を用いた。
【００９９】
また、この時、画素電極４６２と共通電極４６０とが陽極酸化物４６１を介して重なった領域は、保持容量（キャパシタンス・ストレージ）４６４を形成する。なお、この場合、共通電極４６０をフローティング状態（電気的に孤立した状態）か固定電位、好ましくはコモン電位（データとして送られる画像信号の中間電位）に設定しておくことが望ましい。
【０１００】
こうして同一基板上に、駆動回路と画素部とを有した素子基板が完成した。なお、図７（Ｂ）においては、駆動回路にはｐチャネル型ＴＦＴ６０１、ｎチャネル型ＴＦＴ６０２、６０３が形成され、画素部にはｎチャネル型ＴＦＴでなる画素ＴＦＴ６０４が形成される。
【０１０１】
駆動回路のｐチャネル型ＴＦＴ６０１には、チャネル形成領域５０１、ソース領域５０２、ドレイン領域５０３がそれぞれｐ型不純物領域（ａ）で形成される。但し、厳密にはソース５０２領域及びドレイン領域５０３に１×１０16〜５×１０18atoms/cm3の濃度でリンを含んでいる。
【０１０２】
また、ｎチャネル型ＴＦＴ６０２には、チャネル形成領域５０４、ソース領域５０５、ドレイン領域５０６、そしてチャネル形成領域とドレイン領域との間に、ゲート絶縁膜を介してゲート配線と重なった領域（本明細書中ではこのような領域をＬov領域という。なお、ovはoverlapの意味で付した。）５０７が形成される。この時、Ｌov領域５０７は２×１０16〜５×１０19atoms/cm3の濃度でリンを含み、且つ、ゲート配線と全部重なるように形成される。
【０１０３】
また、ｎチャネル型ＴＦＴ６０３には、チャネル形成領域５０８、ソース領域５０９、ドレイン領域５１０、そしてチャネル形成領域を挟むようにしてＬＤＤ領域５１１、５１２が形成される。即ち、ソース領域とチャネル形成領域との間及びドレイン領域とチャネル形成領域との間にＬＤＤ領域が形成される。
【０１０４】
なお、この構造ではＬＤＤ領域５１１、５１２の一部がゲート配線と重なるように配置されたために、ゲート絶縁膜を介してゲート配線と重なった領域（Ｌov領域）とゲート配線と重ならない領域（本明細書中ではこのような領域をＬoff領域という。なお、offはoffsetの意味で付した。）が実現されている。
【０１０５】
ＬＤＤ領域５１１はさらにＬov領域、Ｌoff領域に区別できる。また、前述のＬov領域には２×１０16〜５×１０19atoms/cm3の濃度でリンが含まれるが、Ｌoff領域はその１〜２倍（代表的には１．２〜１．５倍）の濃度でリンが含まれる。
【０１０６】
また、画素ＴＦＴ６０４には、チャネル形成領域５１３、５１４、ソース領域５１５、ドレイン領域５１６、Ｌoff領域５１７〜５２０、Ｌoff領域５１８、５１９に接したｎ型不純物領域（ａ）５２１が形成される。この時、ソース領域５１５、ドレイン領域５１６はそれぞれｎ型不純物領域（ａ）で形成され、Ｌoff領域５１７〜５２０はｎ型不純物領域（ｃ）で形成される。
【０１０７】
本実施例では、画素部および駆動回路が要求する回路仕様に応じて各回路を形成するＴＦＴの構造を最適化し、半導体装置の動作性能および信頼性を向上させることができる。具体的には、ｎチャネル型ＴＦＴは回路仕様に応じてＬＤＤ領域の配置を異ならせ、Ｌov領域またはＬoff領域を使い分けることによって、同一基板上に高速動作またはホットキャリア対策を重視したＴＦＴ構造と、低オフ電流動作を重視したＴＦＴ構造とを実現できる。
【０１０８】
例えば、アクティブマトリクス型液晶表示装置の場合、ｎチャネル型ＴＦＴ６０２は高速動作を重視するシフトレジスタ回路、分周波回路、信号分割回路、レベルシフタ回路、バッファ回路などの駆動回路に適している。即ち、チャネル形成領域とドレイン領域との間のみにＬov領域を形成することで、できるだけ抵抗成分を低減させつつホットキャリア対策を重視した構造となっている。これは上記回路群の場合、ソース領域とドレイン領域の機能が変わらず、キャリア（電子）の移動する方向が一定だからである。
【０１０９】
但し、必要に応じてチャネル形成領域を挟んでＬov領域を形成することもできる。即ち、ソース領域とチャネル形成領域の間、及びドレイン領域とチャネル形成領域との間に形成することも可能である。
【０１１０】
また、ｎチャネル型ＴＦＴ６０３はホットキャリア対策と低オフ電流動作の双方を重視するサンプリング回路（サンプルホールド回路）に適している。即ち、Ｌov領域を形成することでホットキャリア対策とし、さらにＬoff領域を形成することで低オフ電流動作を実現する。また、サンプリング回路はソース領域とドレイン領域の機能が反転してキャリアの移動方向が１８０°変わるため、ゲート配線を中心に線対称となるような構造としなければならない。なお、場合によってはＬov領域のみとすることもありうる。
【０１１１】
また、ｎチャネル型ＴＦＴ６０４は低オフ電流動作を重視した画素部、サンプリング回路（サンプルホールド回路）に適している。即ち、オフ電流値を増加させる要因となりうるＬov領域を配置せず、Ｌoff領域とオフセット領域を配置することで低オフ電流動作を実現している。また、駆動回路のＬＤＤ領域よりも低い濃度のＬＤＤ領域をＬoff領域として用いることで、多少オン電流値が低下しても徹底的にオフ電流値を低減する対策を打っている。さらに、ｎ型不純物領域（ａ）５２１はオフ電流値を低減する上で非常に有効であることが確認されている。
【０１１２】
また、チャネル長３〜７μｍに対してｎチャネル型ＴＦＴ６０２のＬov領域５０７の長さ（幅）は０．３〜３．０μｍ、代表的には０．５〜１．５μｍとすれば良い。また、ｎチャネル型ＴＦＴ６０３のＬov領域５１１a、５１２aの長さ（幅）は０．３〜３．０μｍ、代表的には０．５〜１．５μｍ、Ｌoff領域５１１b、５１２bの長さ（幅）は１．０〜３．５μｍ、代表的には１．５〜２．０μｍとすれば良い。また、画素ＴＦＴ６０４に設けられるＬoff領域５１７〜５２０の長さ（幅）は０．５〜３．５μｍ、代表的には２．０〜２．５μｍとすれば良い。
【０１１３】
また、本実施例では保持容量の誘電体として比誘電率が７〜９と高いアルミナ膜を用いたことで、必要な容量を形成するために必要な保持容量の占有面積を少なくすることができる。さらに、本実施例のように画素ＴＦＴ上に形成される共通電極を保持容量の一方の電極とすることで、液晶表示装置の画素部の開口率を向上させることができる。
【０１１４】
ここでアクティブマトリクス基板から、アクティブマトリクス型液晶表示装置を作製する工程を説明する。図８に示すように、図７（Ｂ）の状態の基板に対し、配向膜８０１を形成する。本実施例では配向膜としてポリイミド膜を用いる。また、対向基板８０２には、配向膜８０３を形成する。なお、対向基板には必要に応じてカラーフィルターや遮蔽膜を形成しても良い。
【０１１５】
次に、配向膜を形成した後、ラビング処理を施して液晶分子がある一定のプレチルト角を持って配向するように調節する。そして、画素部と、駆動回路が形成された基板と対向基板とを、公知のセル組み工程によってスペーサ８０５などを介して貼りあわせる。ただし、スペーサ８０５は、基板間に圧力がかかった時、ショートが生じるのを防ぐため、保持容量が形成されている領域を避けて配置することが好ましい。また、基板間隔を均等に保つため液晶層をシール材８０６で囲み、シール材８０６が形成された領域にスペーサを形成するとよい。また、駆動回路においては、駆動回路の素子が存在しない領域にスペーサ８０５を配置し、画素電極が設けられた画素部とと駆動回路との間の領域にスペーサを形成するとよい。また、凹部となる画素電極４６２のコンタクト部上にスペーサ８０５を形成するとディスクリネーションの発生を低減することができる。
【０１１６】
その後、両基板の間に液晶８０４を注入し、シール材８０６によって完全に封止する。液晶８０４にはＩＰＳ方式で用いられる公知のｎ型液晶またはｐ型液晶を用いれば良い。このようにして図８に示す液晶表示装置が完成する。
【０１１７】
次に、この液晶表示装置の構成を、図９の斜視図を用いて説明する。石英基板４０１上に形成された、画素部９０１と、走査（ゲート）線駆動回路９０２と、信号（ソース）線駆動回路９０３で構成される。画素部の画素ＴＦＴはｎチャネル型ＴＦＴであり、周辺に設けられる駆動回路はＣＭＯＳ回路を基本として構成されている。走査線駆動回路と、信号線駆動回路はそれぞれゲート配線とソース配線で画素部９０１に接続されている。また、ＦＰＣ９０４が接続された外部入出力端子９０５から駆動回路の入出力端子までの接続配線９０６、９０７が設けられている。
【０１１８】
次に、図９に示した液晶表示装置の回路構成の一例を図１０に示す。本実施例の液晶表示装置は、信号線駆動回路１００１、走査線駆動回路（Ａ）１００７、走査線駆動回路（Ｂ）１０１１、プリチャージ回路１０１２、画素部１００６を有している。なお、本明細書中において、駆動回路とは、信号線駆動回路１００１、走査線駆動回路（Ａ）１００７、及び走査線駆動回路（Ｂ）１０１１が含まれる。
【０１１９】
信号線駆動回路１００１は、シフトレジスタ回路１００２、レベルシフタ回路１００３、バッファ回路１００４、サンプリング回路１００５を備えている。また、走査線駆動回路（Ａ）１００７は、シフトレジスタ回路１００８、レベルシフタ回路１００９、バッファ回路１０１０を備えている。走査線駆動回路（Ｂ）１０１１も同様な構成である。
【０１２０】
なお、本実施例の構成は、図４〜８に示した工程に従ってＴＦＴを作製することによって容易に実現することができる。また、本実施例では画素部と駆動回路の構成のみ示しているが、本実施例の作製工程に従えば、その他にも信号分割回路、分周波回路、Ｄ／Ａコンバータ回路、オペアンプ回路、γ補正回路、さらにはマイクロプロセッサ回路などの信号処理回路（論理回路と言っても良い）を同一基板上に形成することも可能である。
【０１２１】
このように本発明は、同一基板上に画素部と該画素部を駆動するための駆動回路とを少なくとも含む半導体装置、例えば同一基板上に信号処理回路、駆動回路、画素部及び保持容量とを具備した半導体装置を実現しうる。
【０１２２】
また、本実施例の図５（Ｂ）までの工程を行うと、結晶格子に連続性を持つ特異な結晶構造の結晶質シリコン膜が形成される。以下、本出願人が実験的に調べた結晶構造の特徴について概略を説明する。なお、この特徴は、本実施例によって完成されたＴＦＴの活性層を形成する半導体層の特徴と一致する。
【０１２３】
上記結晶質シリコン膜は、微視的に見れば複数の針状又は棒状の結晶（以下、棒状結晶と略記する）が集まって並んだ結晶構造を有する。このことはＴＥＭ（透過型電子顕微鏡法）による観察で容易に確認できる。
【０１２４】
また、電子線回折及びエックス線（Ｘ線）回折を利用すると結晶質シリコン膜の表面（チャネルを形成する部分）が、結晶軸に多少のずれが含まれているものの主たる配向面として｛１１０｝面を有することを確認できる。この時、電子線回折で分析を行えば｛１１０｝面に対応する回折斑点がきれいに現れるのを確認することができる。また、各斑点は同心円上に分布を持っていることも確認できる。
【０１２５】
また、個々の棒状結晶が接して形成する結晶粒界をＨＲ−ＴＥＭ（高分解能透過型電子顕微鏡法）により観察すると、結晶粒界において結晶格子に連続性があることを確認できる。これは観察される格子縞が結晶粒界において連続的に繋がっていることから容易に確認することができる。
【０１２６】
なお、結晶粒界における結晶格子の連続性は、その結晶粒界が「平面状粒界」と呼ばれる粒界であることに起因する。本明細書における平面状粒界の定義は、「Characterization of High-Efficiency Cast-Si Solar Cell Wafers by MBIC Measurement ；Ryuichi Shimokawa and Yutaka Hayashi，Japanese Journal of Applied Physics vol.27，No.5，pp.751-758，1988」に記載された「Planar boundary 」である。
【０１２７】
上記論文によれば、平面状粒界には双晶粒界、特殊な積層欠陥、特殊なtwist 粒界などが含まれる。この平面状粒界は電気的に不活性であるという特徴を持つ。即ち、結晶粒界でありながらキャリアの移動を阻害するトラップとして機能しないため、実質的に存在しないと見なすことができる。
【０１２８】
特に結晶軸（結晶面に垂直な軸）が〈１１０〉軸である場合、｛２１１｝双晶粒界はΣ３の対応粒界とも呼ばれる。Σ値は対応粒界の整合性の程度を示す指針となるパラメータであり、Σ値が小さいほど整合性の良い粒界であることが知られている。
【０１２９】
実際に本実施例の結晶質シリコン膜を詳細にＴＥＭを用いて観察すれば、結晶粒界の殆ど（９０％以上、典型的には９５％以上）がΣ３の対応粒界、典型的には｛２１１｝双晶粒界であることが判る。
【０１３０】
二つの結晶粒の間に形成された結晶粒界において、両方の結晶の面方位が｛１１０｝である場合、｛１１１｝面に対応する格子縞がなす角をθとすると、θ＝70.5°の時にΣ３の対応粒界となることが知られている。本実施例の結晶質シリコン膜は、結晶粒界において隣接する結晶粒の各格子縞がまさに約70.5°の角度で連続しており、その事からこの結晶粒界はΣ３の対応粒界であると言える。
【０１３１】
なお、θ＝ 38.9 °の時にはΣ９の対応粒界となるが、この様な他の対応粒界も存在する。いずれにしても不活性であることに変わりはない。
【０１３２】
この様な対応粒界は、同一面方位の結晶粒の間にしか形成されない。即ち、本実施例の結晶質シリコン膜は面方位が概略｛１１０｝で揃っているからこそ、広範囲に渡ってこの様な対応粒界を形成しうる。
【０１３３】
この様な結晶構造（正確には結晶粒界の構造）は、結晶粒界において異なる二つの結晶粒が極めて整合性よく接合していることを示している。即ち、結晶粒界において結晶格子が連続的に連なり、結晶欠陥等に起因するトラップ準位を非常に作りにくい構成となっている。従って、この様な結晶構造を有する半導体薄膜には実質的に結晶粒界が存在しないと見なすことができる。
【０１３４】
さらに、８００〜１１５０℃という高い温度での熱処理工程（実施例１における熱酸化工程に相当する）によって結晶粒内に存在する欠陥が殆ど消滅していることがＴＥＭ観察によって確認されている。これはこの熱処理工程の前後で欠陥数が大幅に低減されていることからも明らかである。
【０１３５】
この欠陥数の差は電子スピン共鳴分析（Electron Spin Resonance ：ＥＳＲ）によってスピン密度の差となって現れる。現状では本実施例の結晶質シリコン膜のスピン密度は少なくとも 5×1017spins/cm3以下（好ましくは 3×1017spins/cm3以下）であることが判明している。ただし、この測定値は現存する測定装置の検出限界に近いので、実際のスピン密度はさらに低いと予想される。
【０１３６】
以上の事から、本実施例の結晶質シリコン膜は結晶粒内の欠陥が極端に少なく、結晶粒界が実質的に存在しないと見なせるため、単結晶シリコン膜又は実質的な単結晶シリコン膜と考えて良い。
【０１３７】
［実施例２］ 本実施例では、画素部の構成を実施例１とは異なるものとした場合について図１１を用いて説明する。なお、基本的な構造は図１（Ｂ）に示した画素回路と同一構造であるので、相違点のみを説明する。従って、同一の部分に関しては同じ符号を用いる。
【０１３８】
図１１（Ａ）は本実施例の画素部の断面図であり、層間絶縁膜（有機樹脂膜）と共通電極との間にバッファ層１１０１を形成した例である。バッファ層１１０１としては、１０〜１００ｎｍ（好ましくは３０〜５０ｎｍ）の膜厚の珪素を含む絶縁膜を用いる。但し、有機樹脂膜上に形成するため、真空に曝すと樹脂膜中からの脱ガスが問題となるため、スパッタ法で形成できる絶縁膜を用いることが好ましい。
【０１３９】
本実施例では５０ｎｍ厚の酸化シリコン膜をバッファ層１１０１として用いる。このバッファ層を形成することで、有機樹脂膜と共通電極との密着性が向上する。実施例１のように酸化物を陽極酸化法によって形成する際、密着性が悪いと有機樹脂膜と共通電極との界面に潜り込むようにして陽極酸化物が形成される不具合が発生する。しかしながら、図１１（Ａ）の構造とすることでそのような不具合を防ぐことができる。
【０１４０】
また、図１１（Ｂ）の構造は、基本構造は図１１（Ａ）と同様であるが、共通電極の下に自己整合的にバッファ層１１０２を形成する例である。この場合、共通電極をマスクとして自己整合的にバッファ層のエッチングを行うことで図１１（Ｂ）の構造を実現できる。
【０１４１】
エッチング工程は、共通電極を形成した直後に行っても良いし、酸化膜を形成した後で行っても良い。但し、バッファ層１１０２の材料と酸化膜の材料が同じエッチャントでエッチングされてしまう場合は、酸化膜を形成する前にエッチング工程を行うことが望ましい。
【０１４２】
また、図１１（Ｂ）の構造とすることで第３層間絶縁膜にコンタクトホールを開けるときに有利である。有機樹脂膜の上に酸化シリコン膜等が存在すると、有機樹脂膜をエッチングする際に酸化シリコン膜がひさし状に残ってしまう恐れがある。そのため、図１１（Ｂ）の構造のように予めコンタクトホールを形成する位置ではバッファ層を除去しておくことが好ましい。
【０１４３】
また、図１１（Ｃ）の構造は、共通電極及び酸化膜を形成した後で絶縁膜でなるスペーサー１１０３a〜１１０３ｃを形成し、その後で画素電極１０４を形成する例を示す。スペーサー１１０３a〜１１０３ｃの材料としては、有機樹脂膜が好ましく、特に感光性を有するポリイミドやアクリルを用いることが好ましい。
【０１４４】
図１１（Ｃ）のような構造とすることで、共通電極の端部（エッヂ部）をスペーサーで隠すことになるので、共通電極の端部で共通電極と画素電極とが短絡するようなことを防ぐことができる。
【０１４５】
なお、本実施例の構成は、実施例１の作製工程において第３層間絶縁膜の形成〜画素電極の形成までを変更しただけであり、その他の工程は実施例１と同様の工程で良い。従って、実施例１に示した液晶表示装置に適用することも可能である。
【０１４６】
［実施例３］ 本実施例では、画素部の共通電極の形状を実施例１とは異なるものとした場合について図１２及び図１３を用いて説明する。なお、基本的な構造は図１（Ａ）に示した画素部と同一構造であるので、相違点のみを説明する。従って、同一の部分に関しては同じ符号を用いる。
【０１４７】
本実施例においては、共通電極をコモン電位（データとして送られる画像信号の中間電位）に設定するために、各共通電極が接続された形状の共通電極１２０１を形成する。そして、画素部の外側において、共通電極１２０１とコモン電位を与える電源供給線とを電気的に接続することで、共通電極１２０１をコモン電位に保持することができる。なお、共通電極１２０１を用いた場合、陽極酸化後の分断工程を省略できるため、工程を簡略化することができる。
【０１４８】
また、図１３に示したような形状の共通電極１３０１として、ＴＦＴを完全に覆い、光や電磁波から遮る形状としてもよい。この場合においても、陽極酸化後の分断工程を省略できるため、工程を簡略化することができる。
【０１４９】
なお、本実施例の構成は、実施例１の作製工程（共通電極パターン等）を一部変更するだけで実現可能であり、その他の工程は実施例１と同様の工程で良い。従って、実施例１に示した液晶表示装置に適用することも可能である。また、実施例２に示した構成とも自由に組み合わせることが可能である。
【０１５０】
［実施例４］ 本実施例では、画素部の画素電極及び共通電極の形状を実施例１とは異なるものとした場合について図１４（Ａ）及び図１４（Ｂ）を用いて説明する。なお、基本的な構造は図１（Ａ）に示した画素部と同一構造であるので、相違点のみを説明する。従って、同一の部分に関しては同じ符号を用いる。
【０１５１】
図１４（Ａ）に示したように、ジグザグ形状の画素電極１４０１と、ジグザグ形状の共通電極１４０２を形成した。こうすることによって液晶に印加される電界の方向を２種類形成させて、表示特性を向上させることができた。
【０１５２】
また、 図１４（Ｂ）に示したようにジグザグ形状の共通電極１４０４に合わせてソース線の形状を変更し、ソース線１４０３とした。こうすることによって開口率を向上させることができた。ただし、ソース線と共通電極との間に形成される寄生容量を考慮して形状を変更することが好ましい。
【０１５３】
なお、本実施例の構成は、実施例１の作製工程を一部変更するだけで実現可能であり、その他の工程は実施例１と同様の工程で良い。従って、実施例１に示した液晶表示装置に適用することも可能である。また、実施例２に示した構成とも自由に組み合わせることが可能である。
【０１５４】
［実施例５］ 本実施例では、画素部の画素電極及び共通電極の形状を実施例１とは異なるものとした場合について図１５（Ａ）及び図１５（Ｂ）を用いて説明する。なお、基本的な構造は図１（Ａ）に示した画素部と同一構造であるので、相違点のみを説明する。従って、同一の部分に関しては同じ符号を用いる。
【０１５５】
図１５（Ａ）に示したように、「く」の字形状の画素電極１５０１と、「く」の字形状の共通電極１５０２を形成した。こうすることによって液晶に印加される電界の方向を２種類形成させて、表示特性を向上させることができた。
【０１５６】
また、 図１５（Ｂ）に示したように「く」の字形状の共通電極１５０４に合わせてソース線の形状を変更し、ソース線１５０３とした。こうすることによって開口率を向上させることができた。ただし、ソース線と共通電極との間に形成される寄生容量を考慮して形状を変更することが好ましい。
【０１５７】
なお、本実施例の構成は、実施例１の作製工程を一部変更するだけで実現可能であり、その他の工程は実施例１と同様の工程で良い。従って、実施例１に示した液晶表示装置に適用することも可能である。また、実施例２に示した構成とも自由に組み合わせることが可能である。
【０１５８】
［実施例６］本実施例では、画素部の画素電極及び共通電極の形状を実施例１とは異なるものとした場合について図１６を用いて説明する。なお、基本的な構造は図１（Ａ）に示した画素部と同一構造であるので、相違点のみを説明する。従って、同一の部分に関しては同じ符号を用いる。
【０１５９】
図１６（Ａ）に示したような形状の画素電極１６０１と、共通電極１６０２を形成した。こうすることによって液晶に印加される電界の方向を３種類形成させて、表示特性を向上させることができた。
【０１６０】
また、 図１６（Ｂ）に示したような形状の共通電極１６０４に合わせてソース線の形状を変更し、ソース線１６０３とした。こうすることによって開口率を向上させることができた。ただし、ソース線と共通電極との間に形成される寄生容量を考慮して形状を変更することが好ましい。
【０１６１】
なお、本実施例の構成は、実施例１の作製工程を一部変更するだけで実現可能であり、その他の工程は実施例１と同様の工程で良い。従って、実施例１に示した液晶表示装置に適用することも可能である。また、実施例２に示した構成とも自由に組み合わせることが可能である。
【０１６２】
［実施例７］
本実施例では、画素部における他の構成について説明する。
【０１６３】
なお、本実施例では、実施例１と異なる点のみに注目して説明を行うこととする。
【０１６４】
本実施例は画素ＴＦＴと画素電極との間にＲＧＢ三原色で着色されたカラーフィルターを設けた構成である。Ｒ、Ｇ、Ｂの色配列はストライプ状またはモザイク状とすればよい。
【０１６５】
まず、実施例１に従って、パッシベーション膜４５８を形成したら、その上にカラーフィルターを形成する。このカラーフィルター１６０１は平坦化膜の機能も有している。その後、カラーフィルターをパターニングすると同時、もしくはカラーフィルター形成後、事前にＩＴＯコンタクト開口をする。その後、第２の層間絶縁膜を形成し、その上に遮光層を形成する。その後の工程は実施例１と同様の作製方法を用いて、陽極酸化膜、有機樹脂膜でなる第３の層間絶縁膜を形成する。その後、第３の層間絶縁膜、第２の層間絶縁膜、パッシベーション膜４５８をエッチングしてコンタクトホールを形成し、実施例１と同一の材料で画素電極を形成する。保持容量は、遮蔽層と陽極酸化膜と画素電極で構成される。
【０１６６】
また、本実施例の構成は、実施例１〜６のいずれの構成とも自由に組み合わせることが可能である。
【０１６７】
［実施例８］
本実施例では、本発明をボトムゲート型ＴＦＴに用いた場合について説明する。具体的には、逆スタガ型ＴＦＴに用いた場合を図１８に示す。本発明の逆スタガ型ＴＦＴの場合、実施例１のトップゲート型ＴＦＴとはゲート配線と活性層の位置関係が異なる以外、特に大きく異なることはない。従って、本実施例では、図７（Ｂ）に示した構造と大きく異なる点に注目して説明を行い、その他の部分は図７（Ｂ）と同一であるため説明を省略する。実施例１と同様にして、遮蔽膜とその陽極酸化膜と、画素電極からなる保持容量が形成されている。この陽極酸化膜は発明の実施の形態に示した方法で形成する。
【０１６８】
図１８において、１１、１２はそれぞれシフトレジスタ回路等を形成するＣＭＯＳ回路のｐチャネル型ＴＦＴ、ｎチャネル型ＴＦＴ、１３はサンプリング回路等を形成するｎチャネル型ＴＦＴ、１４は画素部を形成するｎチャネル型ＴＦＴである。これらは下地膜を設けた基板上に形成されている。
【０１６９】
また、１５はｐチャネル型ＴＦＴ１１のゲート配線、１６はｎチャネル型ＴＦＴ１２のゲート配線、１７はｎチャネル型ＴＦＴ１３のゲート配線、１８はｎチャネル型ＴＦＴ１４のゲート配線であり、実施例１で説明したゲート配線と同じ材料を用いて形成することができる。また、１９はゲート絶縁膜であり、これも実施例１と同じ材料を用いることができる。
【０１７０】
その上には各ＴＦＴ１１〜１４の活性層（活性層）が形成される。ｐチャネル型ＴＦＴ１１の活性層には、ソース領域２０、ドレイン領域２１、チャネル形成領域２２が形成される。
【０１７１】
また、ｎチャネル型ＴＦＴ１２の活性層には、ソース領域２３、ドレイン領域２４、ＬＤＤ領域（この場合、Ｌov領域２５）、チャネル形成領域２６が形成される。
【０１７２】
また、ｎチャネル型ＴＦＴ１３の活性層には、ソース領域２７、ドレイン領域２８、ＬＤＤ領域（この場合、Ｌov領域２９a、３０a及びＬoff領域２９b、３０b）、チャネル形成領域３１が形成される。
【０１７３】
また、ｎチャネル型ＴＦＴ１４の活性層には、ソース領域３２、ドレイン領域３３、ＬＤＤ領域（この場合、Ｌoff領域３４〜３７）、チャネル形成領域３８、３９、ｎ型不純物領域４０が形成される。
【０１７４】
なお、４１〜４５で示される絶縁膜は、チャネル形成領域を保護する目的とＬＤＤ領域を形成する目的のために形成されている。
【０１７５】
以上のように本発明を逆スタガ型ＴＦＴに代表されるボトムゲート型ＴＦＴに適用することは容易である。なお、本実施例の逆スタガ型ＴＦＴを作製するにあたっては、本明細書中に記載された他の実施例に示される作製工程を、公知の逆スタガ型ＴＦＴの作製工程に適用すれば良い。
【０１７６】
また、本実施例の構成は、実施例１〜７のいずれの構成とも自由に組み合わせることが可能である。
【０１７７】
［実施例９］
本願発明を実施して形成された画素部は様々な電気光学装置（アクティブマトリクス型液晶ディスプレイ）に用いることができる。即ち、それら電気光学装置を表示部に組み込んだ電子機器全てに本願発明を実施できる。
【０１７８】
その様な電子機器としては、ビデオカメラ、デジタルカメラ、プロジェクター（リア型またはフロント型）、ヘッドマウントディスプレイ（ゴーグル型ディスプレイ）、カーナビゲーション、カーステレオ、パーソナルコンピュータ、携帯情報端末（モバイルコンピュータ、携帯電話または電子書籍等）などが挙げられる。それらの一例を図１９、図２０及び図２１に示す。
【０１７９】
図１９（Ａ）はパーソナルコンピュータであり、本体２００１、画像入力部２００２、表示部２００３、キーボード２００４等を含む。本発明を表示部２００３に適用することができる。
【０１８０】
図１９（Ｂ）はビデオカメラであり、本体２１０１、表示部２１０２、音声入力部２１０３、操作スイッチ２１０４、バッテリー２１０５、受像部２１０６等を含む。本発明を表示部２１０２に適用することができる。
【０１８１】
図１９（Ｃ）はモバイルコンピュータ（モービルコンピュータ）であり、本体２２０１、カメラ部２２０２、受像部２２０３、操作スイッチ２２０４、表示部２２０５等を含む。本発明は表示部２２０５に適用できる。
【０１８２】
図１９（Ｄ）はゴーグル型ディスプレイであり、本体２３０１、表示部２３０２、アーム部２３０３等を含む。本発明は表示部２３０２に適用することができる。
【０１８３】
図１９（Ｅ）はプログラムを記録した記録媒体（以下、記録媒体と呼ぶ）を用いるプレーヤーであり、本体２４０１、表示部２４０２、スピーカ部２４０３、記録媒体２４０４、操作スイッチ２４０５等を含む。なお、このプレーヤーは記録媒体としてＤＶＤ（Ｄｉｇｔｉａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｃ）、ＣＤ等を用い、音楽鑑賞や映画鑑賞やゲームやインターネットを行うことができる。本発明は表示部２４０２に適用することができる。
【０１８４】
図１９（Ｆ）はデジタルカメラであり、本体２５０１、表示部２５０２、接眼部２５０３、操作スイッチ２５０４、受像部（図示しない）等を含む。本願発明を表示部２５０２に適用することができる。
【０１８５】
図２０（Ａ）はフロント型プロジェクターであり、投射装置２６０１、スクリーン２６０２等を含む。本発明は投射装置２６０１の一部を構成する液晶表示装置２８０８に適用することができる。
【０１８６】
図２０（Ｂ）はリア型プロジェクターであり、本体２７０１、投射装置２７０２、ミラー２７０３、スクリーン２７０４等を含む。本発明は投射装置２７０２の一部を構成する液晶表示装置２８０８に適用することができる。
【０１８７】
なお、図２０（Ｃ）は、図２０（Ａ）及び図２０（Ｂ）中における投射装置２６０１、２７０２の構造の一例を示した図である。投射装置２６０１、２７０２は、光源光学系２８０１、ミラー２８０２、２８０４〜２８０６、ダイクロイックミラー２８０３、プリズム２８０７、液晶表示装置２８０８、位相差板２８０９、投射光学系２８１０で構成される。投射光学系２８１０は、投射レンズを含む光学系で構成される。本実施例は三板式の例を示したが、特に限定されず、例えば単板式であってもよい。また、図２０（Ｃ）中において矢印で示した光路に実施者が適宜、光学レンズや、偏光機能を有するフィルムや、位相差を調節するためのフィルム、ＩＲフィルム等の光学系を設けてもよい。
【０１８８】
また、図２０（Ｄ）は、図２０（Ｃ）中における光源光学系２８０１の構造の一例を示した図である。本実施例では、光源光学系２８０１は、リフレクター２８１１、光源２８１２、レンズアレイ２８１３、２８１４、偏光変換素子２８１５、集光レンズ２８１６で構成される。なお、図２０（Ｄ）に示した光源光学系は一例であって特に限定されない。例えば、光源光学系に実施者が適宜、光学レンズや、偏光機能を有するフィルムや、位相差を調節するフィルム、ＩＲフィルム等の光学系を設けてもよい。
【０１８９】
図２１（Ａ）は携帯電話であり、本体２９０１、音声出力部２９０２、音声入力部２９０３、表示部２９０４、操作スイッチ２９０５、アンテナ２９０６等を含む。本願発明を表示部２９０４に適用することができる。
【０１９０】
図２１（Ｂ）は携帯書籍（電子書籍）であり、本体３００１、表示部３００２、３００３、記憶媒体３００４、操作スイッチ３００５、アンテナ３００６等を含む。本発明は表示部３００２、３００３に適用することができる。
【０１９１】
図２１（Ｃ）はディスプレイであり、本体３１０１、支持台３１０２、表示部３１０３等を含む。本発明は表示部３１０３に適用することができる。本発明のディスプレイは特に大画面化した場合において有利であり、対角１０インチ以上（特に３０インチ以上）のディスプレイには有利である。
【０１９２】
以上の様に、本願発明の適用範囲は極めて広く、あらゆる分野の電子機器に適用することが可能である。また、本実施例の電子機器は実施例１〜７のどのような組み合わせからなる構成を用いても実現することができる。
【０１９３】
【発明の効果】
本願発明を用いることにより、ＩＰＳ方式によるＬＣＤに代表される電気光学装置の各回路に用いられる絶縁膜、特に樹脂膜上に形成された電極の表面を本発明の陽極酸化膜で覆うことによって、廻り込み量を少なくすることができ、密着性の優れた電極を有する信頼性の高い液晶表示装置を作製することができた。
【０１９４】
また、ＩＰＳ方式によるＬＣＤに代表される電気光学装置の画素部において、小さい面積で大きなキャパシティを有する保持容量を形成することができる。従って、対角１インチ以下のＡＭ−ＬＣＤにおいても開口率を低下させることなく、十分な保持容量を確保することが可能となった。加えて、陽極酸化膜の廻り込み量がほとんどないため、その上に形成する画素電極のカバレッジも良好とすることができ、歩留まりも向上できた。
【図面の簡単な説明】
【図１】 本願発明の画素部における上面図及び断面図の一例を示す図。
【図２】 等価回路図。
【図３】 陽極酸化法における、電極間の電圧と電流の関係を示す図。
【図４】 ＬＣＤの作製工程を示す図。
【図５】 ＬＣＤの作製工程を示す図。
【図６】 ＬＣＤの作製工程を示す図。
【図７】 ＬＣＤの作製工程を示す図。
【図８】 液晶表示装置の断面構造図。
【図９】 ＬＣＤの外観を示す図。
【図１０】 液晶表示装置の回路を示す図。
【図１１】 保持容量の構成の一例を示す図。
【図１２】 画素部における上面図の一例を示す図。
【図１３】 画素部における上面図の一例を示す図。
【図１４】 画素部における上面図の一例を示す図。
【図１５】 画素部における上面図の一例を示す図。
【図１６】 画素部における上面図の一例を示す図。
【図１７】 アルミニウム膜の吸光度特性を示す図。
【図１８】 ＴＦＴの構成の一例を示す図。
【図１９】 電子機器の一例を示す図。
【図２０】 電子機器の一例を示す図。
【図２１】 電子機器の一例を示す図。
【発明の属する技術分野】
本願発明は薄膜トランジスタ（以下、ＴＦＴという）で構成された回路を有する半導体装置およびその作製方法に関する。例えば、液晶表示パネルに代表される電気光学装置およびその様な電気光学装置を部品として搭載した電子機器に関する。
【０００２】
なお、本明細書中において半導体装置とは、半導体特性を利用することで機能しうる装置全般を指し、電気光学装置、半導体回路および電子機器は全て半導体装置である。
【０００３】
【従来の技術】
近年、絶縁表面を有する基板上に形成された半導体薄膜（厚さ数〜数百ｎｍ程度）を用いて薄膜トランジスタ（ＴＦＴ）を構成する技術が注目されている。薄膜トランジスタはＩＣや電気光学装置のような電子デバイスに広く応用され、特に画像表示装置のスイッチング素子として開発が急がれている。
【０００４】
例えば、液晶表示装置は、マトリクス状に配置された数百万個の画素の各々にＴＦＴを配置し、各画素電極に印加される電荷をＴＦＴのスイッチング機能により制御することで液晶の電気光学特性を変化させ、液晶パネルを透過する光を制御して画像表示を行うものである。
【０００５】
このような液晶表示装置の駆動方法において、平行電極構造により基板に対して横方向の電界を制御して液晶表示装置を駆動するＩＰＳ方式（特開平６−１６０８７８号公報に記載）が知られている。
【０００６】
このＩＰＳ方式により駆動する液晶表示装置は低い電圧で駆動ができ、他の駆動方式（ＴＮ方式、ＳＴＮ方式等）に比べて高視野角特性を有している。
【０００７】
また、ＩＰＳ方式の液晶表示装置は、同一基板上の画素領域内にＴＦＴ、ゲート線、ソース線、画素電極、コモン線およびコモン線より延在するコモン電極を備えている。また、画素電極に印加された電界が他の画素に影響を与えないようにするため、各画素電極は画素電極と平行に配置されるコモン電極にて挟まれた構成としている。従って、ＩＰＳ方式の液晶表示装置は、これらの電極の電極面積が必要となり開口率が低下していた。
【０００８】
また、一般に液晶表示装置においては電荷保持時間を確保するため、保持容量を形成する必要がある。ＩＰＳ方式の液晶表示装置においても、保持容量を形成するため十分な電極面積を必要とするので開口率が低下していた。
【０００９】
また、配線及び電極の微細化を行い、開口率を向上させた場合、十分な保持容量を確保することが困難となっている。
【００１０】
【発明が解決しようとする課題】
本明細書で開示する発明は、上記従来の問題点を解決するための技術を提供するものである。即ち、ＩＰＳ方式の液晶表示装置において、保持容量の形成方法を提案し、開口率の高い画素領域を形成する技術を提供することを課題とする。
【００１１】
【課題を解決するための手段】
本明細書で開示する発明の構成は、
一対の基板と該一対の基板に挟持された液晶層とを有し
前記一対の基板のうち、一方の基板には画素電極が形成されており、前記画素電極と共通電極との間で基板面に平行な電界を印加する半導体装置において、
共通電極と、該共通電極の少なくとも一部に酸化膜と、該酸化膜の上に設けられた画素電極とで形成される容量を備えていることを特徴とする半導体装置である。
【００１２】
また、上記構成において、前記共通電極は陽極酸化可能な材料からなることを特徴としている。
【００１３】
また、他の発明の構成は、
一対の基板と該一対の基板に挟持された液晶層とを有し、
前記一対の基板のうち、一方の基板には画素電極が形成されており、前記画素電極と共通電極との間で基板面に平行な電界を印加する半導体装置において、
共通電極と、該共通電極の少なくとも一部に陽極酸化膜と、該陽極酸化膜の上に設けられた画素電極とで形成される容量を備え、
前記液晶層はシール材で囲まれ、前記シール材が形成された領域にスペーサが形成されていることを特徴とする半導体装置である。
【００１４】
また、他の発明の構成は、
一対の基板と該一対の基板に挟持された液晶層とを有し、
前記一対の基板のうち、一方の基板には画素電極が形成されており、前記画素電極と共通電極との間で基板面に平行な電界を印加する半導体装置において、
共通電極と、該共通電極の少なくとも一部に陽極酸化膜と、該陽極酸化膜の上に設けられた画素電極とで形成される容量を備え、
前記画素電極が設けられた画素部と駆動回路との間の領域及び前記駆動回路の素子が存在しない領域にスペーサが形成されていることを特徴とする半導体装置である。
【００１５】
また、他の発明の構成は、
一対の基板と該一対の基板に挟持された液晶層とを有し、
前記一対の基板のうち、一方の基板には画素電極が形成されており、前記画素電極と共通電極との間で基板面に平行な電界を印加する半導体装置において、
共通電極と、該共通電極の少なくとも一部に陽極酸化膜と、該陽極酸化膜の上に設けられた画素電極とで形成される容量を備え、
前記画素電極のコンタクト部上にスペーサが存在することを特徴とする半導体装置である。
【００１６】
また、上記各構成において、前記酸化膜は印加電圧／給電時間が１１Ｖ／ｍｉｎ以上である陽極酸化工程を経て形成されたことを特徴としている。
【００１７】
また、上記構造を実現するための発明の構成は、
ＴＦＴの上方に樹脂膜を形成する工程と、
前記樹脂膜上に共通電極を形成する工程と、
前記共通電極の酸化膜を形成する工程と、
前記酸化膜を少なくとも一部を覆って画素電極を形成する工程とを有し、
容量が前記共通電極と、前記共通電極の酸化膜と、前記画素電極とで形成されることを特徴とする半導体装置の作製方法である。
【００１８】
また、他の発明の構成は、
ＴＦＴの上方に樹脂膜を形成する工程と、
前記樹脂膜上に無機膜を形成する工程と、
前記無機膜上に共通電極を形成する工程と、
前記共通電極の酸化膜を形成する工程と、
前記酸化膜を少なくとも一部を覆って画素電極を形成する工程とを有し、
容量が前記共通電極と、前記共通電極の酸化膜と、前記画素電極とで形成されることを特徴とする半導体装置の作製方法である。
【００１９】
また、上記各構成において、前記樹脂膜上に無機膜を形成する工程は、スパッタ法により形成することを特徴としている。
【００２０】
また、上記各構成において、前記共通電極の酸化膜を形成する工程は、印加電圧／給電時間が１１Ｖ／ｍｉｎ以上である陽極酸化工程であることを特徴としている。
【００２１】
【発明の実施の形態】
本願発明の実施形態について、以下に説明する。
【００２２】
本願発明においては図１（Ａ）及び図１（Ｂ）に示すように、陽極酸化可能な材料からなる第１の電極（共通電極１０３）を設け、該電極の表面に酸化膜１０５を設け、さらに酸化膜上に第２の電極（画素電極１０４）を設けて、陽極酸化法により形成された酸化膜を誘電体とする保持容量１０６を形成することを特徴とする。また、図１（Ａ）及び図１（Ｂ）において、１０１はゲート線、１０１ａ、１０１ｂはゲート線より延在しているゲート電極、１０２はソース線である。
【００２３】
本願発明においては第１の電極（共通電極１０３）と第２の電極（画素電極１０４）とで形成される横方向（基板と平行な方向）の電界を制御して液晶表示装置を駆動するＩＰＳ方式を用いる。なお、図２は、図１（Ａ）及び図１（Ｂ）に相当する等価回路図である。
【００２４】
本願発明で用いる陽極酸化可能な材料としては、バルブ金属膜（例えば、アルミニウム、タンタル膜、ニオブ膜、ハフニウム膜、ジルコニウム膜、クロム膜、チタン膜等）や導電性を有する珪素膜（例えばリンドープシリコン膜、ボロンドープシリコン膜等）でも良いし、前記バルブ金属膜をシリサイド化したシリサイド膜、窒化したバルブ金属膜（窒化タンタル膜、窒化タングステン膜、窒化チタン膜等）を主成分とする材料を用いることができる。また、他の金属元素（タングステン膜、モリブデン膜等）との共融体である合金（例えばモリブデンタンタル合金等）を用いることも可能である。また、これらを自由に組み合わせて積層しても良い。
【００２５】
バルブ金属とは、アノード的に生成したバリアー型陽極酸化膜がカソード電流は流すがアノード電流は通さない、即ち弁作用を示すような金属を指す。（電気化学便覧 第４版；電気化学協会編、ｐ３７０、丸善、１９８５）
【００２６】
また、上記陽極酸化可能な材料からなる第１の電極（共通電極１０３）の構造は、単層膜からなる電極としても良いし、多層膜からなる電極としてもよい。また、図１（Ａ）において、第１の電極（共通電極１０３）はフローティング状態（電気的に孤立した状態）として動作させることも可能だが、図１２に示した画素電極形状として固定電位、好ましくはコモン電位（データとして送られる画像信号の中間電位）近傍でフリッカーの生じないレベルに設定してもよい。また、図１３に示した電極形状のように光や電磁波を遮る遮蔽膜の機能を兼ねさせてもよい。また、図１（Ａ）では第２の電極（画素電極１０４）の形状をＴ字形状とした例を示したが、特に限定されない。例えば、画素電極の形状が図１４に示すようなジグザグ形状や、図１５に示すような「く」の字形状や、図１６に示すような形状であってもよい。
【００２７】
なお、本明細書中において「電極」とは、「配線」の一部であり、他の配線との電気的接続を行う箇所、または半導体層と交差する箇所を指す。従って、説明の便宜上、「配線」と「電極」とを使い分けるが、「電極」という文言に「配線」は常に含められているものとする。
【００２８】
また、本願発明の陽極酸化法は従来の方法（陽極酸化液中に浸された陽極と陰極間に流れる電流及び電圧を定電流状態から定電圧状態に移行させる方法）とは異なる方法を用いる。従来の方法では陽極酸化可能な材料と密着性の悪い材料膜、例えば有機樹脂膜を下地として、その上に電極を設け、該電極を陽極酸化した場合、どうしても電極端部において不均一な陽極酸化が行われ陽極酸化膜の廻り込みによる膜剥がれが生じていた。
【００２９】
そこで、本願発明では、従来と比較して、本発明の陽極酸化工程の陽極酸化しようとする電極の単位面積当たりにおける電流値及び単位時間当たりの印加電圧値を大きい値とし、目標電圧に到達した段階で終了させると廻り込み量を小さくすることができた。加えて、陽極酸化工程にかかる時間を短縮するために、定電圧状態の時間を数秒〜数分、あるいは定電圧状態の時間をゼロとして陽極酸化膜を形成する。
【００３０】
本願発明の形成方法の一例を以下に図３を用いて説明する。なお、当然ながら、陽極酸化工程が終了した段階で電圧はゼロとなるが、図３では図示していない。
【００３１】
具体的には、陽極酸化しようとする電極の電流密度（単位面積当たりの電流量）は、１〜２０ｍＡ／ｃｍ2であることが好ましい。なお、従来の電流密度（約０．３ｍＡ／ｃｍ2程度）と比べて大きい電流密度である。
【００３２】
また、電圧上昇レート（単位時間当たりに上昇させる電圧値）は、１１Ｖ／min以上、好ましくは１００Ｖ／min以上とした。同様に従来の電圧上昇レート（約１０Ｖ／min程度）と比較して大きい。
【００３３】
画素部に配置される保持容量の誘電体として上記本願発明を利用した陽極酸化膜を用いたＬＣＤの断面図を図８に示す。なお、ここではドライバー回路を構成する基本回路としてＣＭＯＳ回路を示し、画素部のＴＦＴとしてはダブルゲート構造のＴＦＴを示している。勿論、ダブルゲート構造に限らずトリプルゲート構造やシングルゲート構造などとしても良い。また、ＴＦＴの構造としては、トップゲート型ＴＦＴに限定されることなく、他の構造、例えばボトムゲート型ＴＦＴ等にも適用することができる。
【００３４】
以上の構成でなる本願発明について、以下に示す実施例でもってさらに詳細な説明を行うこととする。
【００３５】
【実施例】
［実施例１］ 本発明の実施例について図４〜図８を用いて説明する。ここでは、同一基板上に画素部とその画素部を駆動するための駆動回路とを同時に作製する方法について説明する。但し、説明を簡単にするために、駆動回路ではシフトレジスタ回路、バッファ回路等の基本回路であるＣＭＯＳ回路と、サンプリング回路を形成するｎチャネル型ＴＦＴとを図示することとする。
【００３６】
図４（Ａ）において、基板４０１には、石英基板やシリコン基板を使用することが望ましい。本実施例では石英基板を用いた。その他にも金属基板またはステンレス基板の表面に絶縁膜を形成したものを基板としても良い。本実施例の場合、８００℃以上の温度に耐えうる耐熱性を要求されるので、それを満たす基板であればどのような基板を用いても構わない。
【００３７】
そして、基板４０１のＴＦＴが形成される表面には、２０〜１００ｎｍ（好ましくは４０〜８０ｎｍ）の厚さの非晶質構造を含む半導体膜４０２を減圧熱ＣＶＤ法、プラズマＣＶＤ法またはスパッタ法で形成する。なお、本実施例では６０ｎｍ厚の非晶質シリコン膜を形成するが、後に熱酸化工程があるので、この膜厚が最終的なＴＦＴの活性層の膜厚になるわけではない。
【００３８】
また、非晶質構造を含む半導体膜としては、非晶質半導体膜、微結晶半導体膜があり、さらに非晶質シリコンゲルマニウム膜などの非晶質構造を含む化合物半導体膜も含まれる。さらに、基板上に下地膜と非晶質シリコン膜とを大気解放しないで連続的に形成することも有効である。そうすることにより基板表面の汚染が非晶質シリコン膜に影響を与えないようにすることが可能となり、作製されるＴＦＴの特性バラツキを低減させることができる。
【００３９】
次に、非晶質シリコン膜４０２上に珪素（シリコン）を含む絶縁膜でなるマスク膜４０３を形成し、パターニングによって開口部４０４a、４０４bを形成する。この開口部は、次の結晶化工程の際に結晶化を助長する触媒元素を添加するための添加領域となる。（図４（Ａ））
【００４０】
なお、珪素を含む絶縁膜としては、酸化シリコン膜、窒化シリコン膜、窒化酸化シリコン膜を用いることができる。窒化酸化シリコン膜は、珪素、窒素及び酸素を所定の量で含む絶縁膜であり、ＳｉＯｘＮｙで表される絶縁膜である。窒化酸化シリコン膜はＳｉＨ4、Ｎ2Ｏ及びＮＨ3を原料ガスとして作製することが可能であり、含有する窒素濃度が２５atomic%以上５０atomic%未満とすると良い。
【００４１】
また、このマスク膜４０３のパターニングを行うと同時に、後のパターニング工程の基準となるマーカーパターンを形成しておく。マスク膜４０３をエッチングする際に非晶質シリコン膜４０２も僅かにエッチングされるが、この段差が後にマスク合わせの時にマーカーパターンとして用いることができるのである。
【００４２】
次に、特開平１０−２４７７３５号公報（米国出願番号０９／０３４，０４１に対応）に記載された技術に従って、結晶構造を含む半導体膜を形成する。同公報記載の技術は、非晶質構造を含む半導体膜の結晶化に際して、結晶化を助長する触媒元素（ニッケル、コバルト、ゲルマニウム、錫、鉛、パラジウム、鉄、銅から選ばれた一種または複数種の元素）を用いる結晶化手段である。
【００４３】
具体的には、非晶質構造を含む半導体膜の表面に触媒元素を保持させた状態で加熱処理を行い、非晶質構造を含む半導体膜を、結晶構造を含む半導体膜に変化させるものである。なお、結晶化手段としては、特開平７−１３０６５２号公報の実施例１に記載された技術を用いても良い。また、結晶質構造を含む半導体膜には、いわゆる単結晶半導体膜も多結晶半導体膜も含まれるが、同公報で形成される結晶構造を含む半導体膜は結晶粒界を有している。
【００４４】
なお、同公報では触媒元素を含む層をマスク膜上に形成する際にスピンコート法を用いているが、触媒元素を含む薄膜をスパッタ法や蒸着法といった気相法を用いて成膜する手段をとっても良い。
【００４５】
また、非晶質シリコン膜は含有水素量にもよるが、好ましくは４００〜５５０℃で１時間程度の加熱処理を行い、水素を十分に脱離させてから結晶化させることが望ましい。その場合、含有水素量を５atom％以下とすることが好ましい。
【００４６】
結晶化工程は、まず４００〜５００℃で１時間程度の熱処理工程を行い、水素を膜中から脱離させた後、５００〜６５０℃（好ましくは５５０〜６００℃）で６〜１６時間（好ましくは８〜１４時間）の熱処理を行う。
【００４７】
本実施例では、触媒元素としてニッケルを用い、５７０℃で１４時間の熱処理を行う。その結果、開口部４０４a、４０４bを起点として概略基板と平行な方向（矢印で示した方向）に結晶化が進行し、巨視的な結晶成長方向が揃った結晶構造を含む半導体膜（本実施例では結晶質シリコン膜）４０５a〜４０５dが形成される。(図４（Ｂ）)
【００４８】
次に、結晶化の工程で用いたニッケルを結晶質シリコン膜から除去するゲッタリング工程を行う。本実施例では、先ほど形成したマスク膜４０３をそのままマスクとして１５族に属する元素（本実施例ではリン）を添加する工程を行い、開口部４０４a、４０４bで露出した結晶質シリコン膜に１×１０19〜１×１０20atoms/cm3の濃度でリンを含むリン添加領域（以下、ゲッタリング領域という）４０６a、４０６bを形成する。（図４（Ｃ））
【００４９】
次に、窒素雰囲気中で４５０〜６５０℃（好ましくは５００〜５５０℃）、４〜２４時間（好ましくは６〜１２時間）の熱処理工程を行う。この熱処理工程により結晶質シリコン膜中のニッケルは矢印の方向に移動し、リンのゲッタリング作用によってゲッタリング領域４０６a、４０６bに捕獲される。即ち、結晶質シリコン膜中からニッケルが除去されるため、ゲッタリング後の結晶質シリコン膜４０７a〜４０７dに含まれるニッケル濃度は、１×１０17atms/cm3以下、好ましくは１×１０16atms/cm3にまで低減することができる。
【００５０】
次に、マスク膜４０３を除去し、結晶質シリコン膜４０７a〜４０７d上に後の不純物添加時のために保護膜４０８を形成する。保護膜４０８は１００〜２００ｎｍ（好ましくは１３０〜１７０ｎｍ）の厚さの窒化酸化シリコン膜または酸化シリコン膜を用いると良い。この保護膜４０８は不純物添加時に結晶質シリコン膜が直接プラズマに曝されないようにするためと、微妙な濃度制御を可能にするための意味がある。
【００５１】
そして、その上にレジストマスク４０９を形成し、保護膜４０８を介してｐ型を付与する不純物元素（以下、ｐ型不純物元素という）を添加する。ｐ型不純物元素としては、代表的には１３族に属する元素、典型的にはボロンまたはガリウムを用いることができる。この工程（チャネルドープ工程という）はＴＦＴのしきい値電圧を制御するための工程である。なお、ここではジボラン（Ｂ2Ｈ6）を質量分離しないでプラズマ励起したイオンドープ法でボロンを添加する。勿論、質量分離を行うイオンインプランテーション法を用いても良い。
【００５２】
この工程により１×１０15〜１×１０18atoms/cm3（代表的には５×１０16〜５×１０17atoms/cm3）の濃度でｐ型不純物元素（本実施例ではボロン）を含む不純物領域４１０a、４１０bを形成する。なお、本明細書中では上記濃度範囲でｐ型不純物元素を含む不純物領域（但し、リンは含まれていない領域）をｐ型不純物領域（ｂ）と定義する。（図４（Ｄ））
【００５３】
次に、レジストマスク４０９を除去し、結晶質シリコン膜をパターニングして島状の半導体層（以下、活性層という）４１１〜４１４を形成する。なお、活性層４１１〜４１４は、ニッケルを選択的に添加して結晶化することによって、非常に結晶性の良い結晶質シリコン膜で形成されている。具体的には、棒状または柱状の結晶が、特定の方向性を持って並んだ結晶構造を有している。また、結晶化後、ニッケルをリンのゲッタリング作用により除去又は低減しており、活性層４１１〜４１４中に残存する触媒元素の濃度は、１×１０17atms/cm3以下、好ましくは１×１０16atms/cm3である。（図４（Ｅ））
【００５４】
また、ｐチャネル型ＴＦＴの活性層４１１は意図的に添加された不純物元素を含まない領域であり、ｎチャネル型ＴＦＴの活性層４１２〜４１４はｐ型不純物領域（ｂ）となっている。本明細書中では、この状態の活性層４１１〜４１４は全て真性または実質的に真性であると定義する。即ち、ＴＦＴの動作に支障をきたさない程度に不純物元素が意図的に添加されている領域が実質的に真性な領域と考えて良い。
【００５５】
次に、プラズマＣＶＤ法またはスパッタ法により１０〜１００ｎｍ厚の珪素を含む絶縁膜を形成する。本実施例では、３０ｎｍ厚の窒化酸化シリコン膜を形成する。この珪素を含む絶縁膜は、他の珪素を含む絶縁膜を単層または積層で用いても構わない。
【００５６】
次に、８００〜１１５０℃（好ましくは９００〜１０００℃）の温度で１５分〜８時間（好ましくは３０分〜２時間）の熱処理工程を、酸化性雰囲気下で行う（熱酸化工程）。本実施例では酸素雰囲気中に３体積％の塩化水素を添加した雰囲気中で９５０℃８０分の熱処理工程を行う。なお、図４（Ｄ）の工程で添加されたボロンはこの熱酸化工程の間に活性化される。（図５（Ａ））
【００５７】
なお、酸化性雰囲気としては、ドライ酸素雰囲気でもウェット酸素雰囲気でも良いが、半導体層中の結晶欠陥の低減にはドライ酸素雰囲気が適している。また、本実施例では酸素雰囲気中にハロゲン元素を含ませた雰囲気としたが、１００％酸素雰囲気で行っても構わない。また、高圧酸化法により行っても構わない。
【００５８】
この熱酸化工程の間、珪素を含む絶縁膜とその下の活性層４１１〜４１４との界面においても酸化反応が進行する。本願発明ではそれを考慮して最終的に形成されるゲート絶縁膜４１５の膜厚が５０〜２００ｎｍ（好ましくは１００〜１５０ｎｍ）となるように調節する。本実施例の熱酸化工程では、６０ｎｍ厚の活性層のうち２５ｎｍが酸化されて活性層４１１〜４１４の膜厚は３５ｎｍとなる。また、３０ｎｍ厚の珪素を含む絶縁膜に対して５０ｎｍ厚の熱酸化膜が加わるので、最終的なゲート絶縁膜４１５の膜厚は８０ｎｍとなる。
【００５９】
次に、新たにレジストマスク４１６〜４１９を形成する。そして、ｎ型を付与する不純物元素（以下、ｎ型不純物元素という）を添加してｎ型を呈する不純物領域４２０〜４２２を形成する。なお、ｎ型不純物元素としては、代表的には１５族に属する元素、典型的にはリンまたは砒素を用いることができる。（図５（Ｂ））
【００６０】
この不純物領域４２０〜４２２は、後にＣＭＯＳ回路およびサンプリング回路のｎチャネル型ＴＦＴにおいて、ＬＤＤ領域として機能させるための不純物領域である。なお、ここで形成された不純物領域にはｎ型不純物元素が２×１０16〜５×１０19atoms/cm3（代表的には５×１０17〜５×１０18atoms/cm3）の濃度で含まれている。本明細書中では上記濃度範囲でｎ型不純物元素を含む不純物領域をｎ型不純物領域（ｂ）と定義する。
【００６１】
なお、ここではフォスフィン（ＰＨ3）を質量分離しないでプラズマ励起したイオンドープ法でリンを１×１０18atoms/cm3の濃度で添加する。勿論、質量分離を行うイオンインプランテーション法を用いても良い。この工程では、ゲート膜４１５を介して結晶質シリコン膜にリンを添加する。
【００６２】
次に、６００〜１０００℃（好ましくは７００〜８００℃）の不活性雰囲気中で熱処理を行い、図５（Ｂ）の工程で添加されたリンを活性化する。本実施例では８００℃１時間の熱処理を窒素雰囲気中で行う。（図５（Ｃ））
【００６３】
この時、同時にリンの添加時に損傷した活性層及び活性層とゲート絶縁膜との界面を修復することが可能である。この活性化工程は電熱炉を用いたファーネスアニールが好ましいが、ランプアニールやレーザーアニールといった光アニールを併用しても良い。
【００６４】
この工程によりｎ型不純物領域（ｂ）４２０〜４２２の境界部、即ち、ｎ型不純物領域（ｂ）の周囲に存在する真性又は実質的に真性な領域（勿論、ｐ型不純物領域（ｂ）も含む）との接合部が明確になる。このことは、後にＴＦＴが完成した時点において、ＬＤＤ領域とチャネル形成領域とが非常に良好な接合部を形成しうることを意味する。
【００６５】
次に、ゲート配線となる導電膜を形成する。なお、ゲート配線は単層の導電膜で形成しても良いが、必要に応じて二層、三層といった積層膜とすることが好ましい。本実施例では、第１導電膜４２３と第２導電膜４２４とでなる積層膜を形成する。（図５（Ｄ））
【００６６】
ここで第１導電膜４２３、第２導電膜４２４としては、タンタル（Ｔａ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、タングステン（Ｗ）、クロム（Ｃｒ）、シリコン（Ｓｉ）から選ばれた元素、または前記元素を主成分とする導電膜（代表的には窒化タンタル膜、窒化タングステン膜、窒化チタン膜）、または前記元素を組み合わせた合金膜（代表的にはＭｏ−Ｗ合金膜、Ｍｏ−Ｔａ合金膜、タングステンシリサイド膜等）を用いることができる。
【００６７】
なお、第１導電膜４２３は１０〜５０ｎｍ（好ましくは２０〜３０ｎｍ）とし、第２導電膜４２４は２００〜４００ｎｍ（好ましくは２５０〜３５０ｎｍ）とすれば良い。本実施例では、第１導電膜４２３として、５０ｎｍ厚の窒化タングステン（ＷＮ）膜を、第２導電膜４２４として、３５０ｎｍ厚のタングステン膜を用いる。なお、図示しないが、第１導電膜４２３の下にシリコン膜を２〜２０ｎｍ程度の厚さで形成しておくことは有効である。これによりその上に形成される導電膜の密着性の向上と、酸化防止を図ることができる。
【００６８】
また、第１導電膜４２３として窒化タンタル膜、第２導電膜としてタンタル膜を用いることも有効である。
【００６９】
次に、第１導電膜４２３と第２導電膜４２４とを一括でエッチングして４００ｎｍ厚のゲート配線４２５〜４２８を形成する。この時、駆動回路に形成されるゲート配線４２６、４２７はｎ型不純物領域（ｂ）４２０〜４２２の一部とゲート絶縁膜４１５を介して重なるように形成する。この重なった部分が後にＬov領域となる。なお、ゲート配線４２８a、４２８bは断面では二つに見えるが実際は連続的に繋がった一つのパターンから形成されている。（図５（Ｅ））
【００７０】
次に、レジストマスク４２９を形成し、ｐ型不純物元素（本実施例ではボロン）を添加して高濃度にボロンを含む不純物領域４３０、４３１を形成する。本実施例ではジボラン（Ｂ2Ｈ6）を用いたイオンドープ法（勿論、イオンインプランテーション法でも良い）により３×１０20〜３×１０21atoms/cm3（代表的には５×１０20〜１×１０21atoms/cm3）濃度でボロンを添加する。なお、本明細書中では上記濃度範囲でｐ型不純物元素を含む不純物領域をｐ型不純物領域（ａ）と定義する。（図６（Ａ））
【００７１】
次に、レジストマスク４２９を除去し、ゲート配線及びｐチャネル型ＴＦＴとなる領域を覆う形でレジストマスク４３２〜４３４を形成する。そして、ｎ型不純物元素（本実施例ではリン）を添加して高濃度にリンを含む不純物領域４３５〜４４１を形成する。ここでも、フォスフィン（ＰＨ3）を用いたイオンドープ法（勿論、イオンインプランテーション法でも良い）で行い、この領域のリンの濃度は１×１０20〜１×１０22atoms/cm3（代表的には２×１０20〜５×１０2 1atoms/cm3）とする。（図６（Ｂ））
【００７２】
なお、本明細書中では上記濃度範囲でｎ型不純物元素を含む不純物領域をｎ型不純物領域（ａ）と定義する。また、不純物領域４３５〜４４１が形成された領域には既に前工程で添加されたリンまたはボロンが含まれるが、十分に高い濃度でリンが添加されることになるので、前の工程で添加されたリンまたはボロンの影響は考えなくて良い。従って、本明細書中では不純物領域４３５〜４４１はｎ型不純物領域（ａ）と言い換えても構わない。
【００７３】
次に、レジストマスク４３２〜４３４を除去し、珪素を含む絶縁膜でなるキャップ膜４４２を形成する。膜厚は２５〜１００ｎｍ（好ましくは３０〜５０ｎｍ）とすれば良い。本実施例では２５ｎｍ厚の窒化珪素膜を用いることとする。キャップ膜４４２は後の活性化工程でゲート配線の酸化を防ぐ保護膜としても機能するが、厚く形成しすぎると応力が強くなって膜はがれ等の不具合が発生するので好ましくは１００ｎｍ以下とすることが好ましい。
【００７４】
次に、ゲート配線４２５〜４２８をマスクとして自己整合的にｎ型不純物元素（本実施例ではリン）を添加する。こうして形成された不純物領域４４３〜４４６には前記ｎ型不純物領域（ｂ）の１／２〜１／１０（代表的には１／３〜１／４）の濃度（但し、前述のチャネルドープ工程で添加されたボロン濃度よりも５〜１０倍高い濃度、代表的には１×１０16〜５×１０18atoms/cm3、典型的には３×１０17〜３×１０18atoms/cm3、）でリンが添加されるように調節する。なお、本明細書中では上記濃度範囲でｎ型不純物元素を含む不純物領域（但し、ｐ型不純物領域（ａ）を除く）をｎ型不純物領域（ｃ）と定義する。（図６（Ｃ））
【００７５】
この工程では１０５ｎｍの膜厚の絶縁膜（キャップ膜４４２とゲート絶縁膜４１５との積層膜）を通してリンを添加することになるが、ゲート配線４３４a、４３４bの側壁に形成されたキャップ膜もマスクとして機能する。即ち、キャップ膜４４２の膜厚に相当する長さのオフセット領域が形成されることになる。なお、オフセット領域とは、チャネル形成領域に接して形成され、チャネル形成領域と同一組成の半導体膜でなるが、ゲート電圧が印加されないため反転層（チャネル領域）を形成しない高抵抗な領域を指す。オフ電流値を下げるためにはＬＤＤ領域とゲート配線の重なりを極力抑えることが重要であり、そういう意味でオフセット領域を設けることは有効と言える。
【００７６】
なお、本実施例のように、チャネル形成領域にも１×１０15〜１×１０18atoms/cm3の濃度でｐ型不純物元素を含んでいる場合、当然オフセット領域にも同濃度でｐ型不純物元素が含まれる。
【００７７】
このオフセット領域の長さは、実際にゲート配線の側壁に形成されるキャップ膜の膜厚や不純物元素を添加する際の回り込み現象（マスクの下に潜り込むように不純物が添加される現象）によって決まるが、ＬＤＤ領域とゲート配線との重なりを抑えるという観点からすれば、本願発明のようにｎ型不純物領域（ｃ）を形成する際に、前もってキャップ膜を形成しておくことは非常に有効である。
【００７８】
なお、この工程ではゲート配線で隠された部分を除いて全ての不純物領域にも１×１０16〜５×１０18atoms/cm3の濃度でリンが添加されているが、非常に低濃度であるため各不純物領域の機能には影響を与えない。また、ｎ型不純物領域（ｂ）４４３〜４４６には既にチャネルドープ工程で１×１０15〜１×１０18atoms/cm3の濃度のボロンが添加されているが、この工程ではｐ型不純物領域（ｂ）に含まれるボロンの５〜１０倍の濃度でリンが添加されるので、この場合もボロンはｎ型不純物領域（ｂ）の機能には影響を与えないと考えて良い。
【００７９】
但し、厳密にはｎ型不純物領域（ｂ）４４７、４４８のうちゲート配線に重なった部分のリン濃度が２×１０16〜５×１０19atoms/cm3のままであるのに対し、ゲート配線に重ならない部分はそれに１×１０16〜５×１０18atoms/cm3の濃度のリンが加わっており、若干高い濃度でリンを含むことになる。
【００８０】
次に、第１層間絶縁膜４４９を形成する。第１層間絶縁膜４４９としては、珪素を含む絶縁膜、具体的には窒化シリコン膜、酸化シリコン膜、窒化酸化シリコン膜またはそれらを組み合わせた積層膜で形成すれば良い。また、膜厚は１００〜４００ｎｍとすれば良い。本実施例では、プラズマＣＶＤ法でＳｉＨ4、Ｎ2Ｏ、ＮＨ3を原料ガスとし、２００ｎｍ厚の窒化酸化シリコン膜（但し窒素濃度が２５〜５０atomic%）を用いる。
【００８１】
その後、それぞれの濃度で添加されたｎ型またはｐ型不純物元素を活性化するために熱処理工程を行った。この工程はファーネスアニール法、レーザーアニール法、ランプアニール法またはそれらを併用して行うことができる。ファーネスアニール法で行う場合は、不活性雰囲気中において５００〜８００℃、好ましくは５５０〜６００℃で行えば良い。本実施例では６００℃、４時間の熱処理を行い、不純物元素を活性化する。（図６（Ｄ））
【００８２】
なお、本実施例では窒化シリコン膜４４２と窒化酸化シリコン膜４４９とを積層した状態でゲート配線を覆い、その状態で活性化工程を行っている。本実施例ではタングステンを配線材料として用いているが、タングステン膜は非常に酸化に弱いことが知られている。即ち、保護膜で覆って酸化してもピンホールが保護膜に存在すればただちに酸化されてしまう。ところが、本実施例では酸化防止膜としては非常に有効な窒化シリコン膜を用い、且つ、窒化シリコン膜に対して窒化酸化シリコン膜を積層しているため、窒化シリコン膜のピンホールの問題を気にせずに高い温度で活性化工程を行うことが可能である。
【００８３】
次に、活性化工程の後、３〜１００％の水素を含む雰囲気中で、３００〜４５０℃で１〜４時間の熱処理を行い、活性層の水素化を行う。この工程は熱的に励起された水素により半導体層のダングリングボンドを終端する工程である。水素化の他の手段として、プラズマ水素化（プラズマにより励起された水素を用いる）を行っても良い。
【００８４】
活性化工程を終えたら、第１層間絶縁膜４４９の上に５００ｎｍ〜１．５μｍ厚の第２層間絶縁膜４５０を形成する。本実施例では第２層間絶縁膜４５０として８００ｎｍ厚の酸化シリコン膜をプラズマＣＶＤ法により形成する。こうして第１層間絶縁膜（窒化酸化シリコン膜）４４９と第２層間絶縁膜（酸化シリコン膜）４５０との積層膜でなる１μｍ厚の層間絶縁膜を形成する。
【００８５】
なお、後の工程で耐熱性が許せば、第２層間絶縁膜４５０として、ポリイミド、アクリル、ポリアミド、ポリイミドアミド、ＢＣＢ（ベンゾシクロブテン）等の有機樹脂膜を用いることも可能である。
【００８６】
その後、それぞれのＴＦＴのソース領域またはドレイン領域に達するコンタクトホールが形成され、ソース配線４５１〜４５４と、ドレイン配線４５５〜４５７を形成する。なお、ＣＭＯＳ回路を形成するためにドレイン配線４５５はｐチャネル型ＴＦＴとｎチャネル型ＴＦＴとの間で共通化されている。また、図示していないが、本実施例ではこの配線を、Ｔｉ膜を２００ｎｍ、Ｔｉを含むアルミニウム膜５００ｎｍ、Ｔｉ膜１００ｎｍをスパッタ法で連続して形成した３層構造の積層膜とする。
【００８７】
次に、パッシベーション膜４５８として、窒化シリコン膜、酸化シリコン膜、または窒化酸化シリコン膜で５０〜５００ｎｍ（代表的には２００〜３００ｎｍ）の厚さで形成する。（図７（Ａ））この時、本実施例では膜の形成に先立ってＨ2、ＮＨ3等水素を含むガスを用いてプラズマ処理を行い、成膜後に熱処理を行う。この前処理により励起された水素が第１、第２層間絶縁膜中に供給される。この状態で熱処理を行うことで、パッシベーション膜４５８の膜質を改善するとともに、第１、第２層間絶縁膜中に添加された水素が下層側に拡散するため、効果的に活性層を水素化することができる。
【００８８】
また、パッシベーション膜４５８を形成した後に、さらに水素化工程を行っても良い。例えば、３〜１００％の水素を含む雰囲気中で、３００〜４５０℃で１〜１２時間の熱処理を行うと良く、あるいはプラズマ水素化法を用いても同様の効果が得られる。なお、水素化工程後に画素電極とドレイン配線を接続するためのコンタクトホールを形成する位置において、パッシベーション膜４５８に開口部（図示せず）を形成しておいても良い。
【００８９】
その後、有機樹脂からなる第３層間絶縁膜４５９を約１μmの厚さに形成する。有機樹脂としては、ポリイミド、アクリル、ポリアミド、ポリイミドアミド、ＢＣＢ（ベンゾシクロブテン）等を使用することができる。有機樹脂膜を用いることの利点は、成膜方法が簡単である点や、比誘電率が低いので、寄生容量を低減できる点、平坦性に優れる点などが上げられる。なお上述した以外の有機樹脂膜や有機系SiO化合物などを用いることもできる。ここでは、基板に塗布後、熱重合するタイプのポリイミドを用い、３００℃で焼成して形成する。
【００９０】
次に、画素部となる領域において、第３層間絶縁膜４５９上に共通電極４６０を形成する。なお、この共通電極４６０に光や電磁波を遮る遮蔽膜の機能を兼ねさせてもよい。共通電極４６０は、陽極酸化可能な材料、例えばアルミニウム（Ａｌ）、チタン（Ｔｉ）、タンタル（Ｔａ）から選ばれた元素でなる膜またはいずれかの元素を主成分とする膜で１００〜３００ｎｍの厚さに形成する。本実施例では1wt%のチタンを含有させたアルミニウム膜を１２５ｎｍの厚さに形成する。
【００９１】
なお、第３層間絶縁膜４５９上に酸化シリコン膜等の絶縁膜を５〜５０ｎｍ形成しておくと、この上に形成する共通電極の密着性を高めることができる。また、有機樹脂で形成した第３層間絶縁膜４５９の表面にＣＦ4ガスを用いたプラズマ処理を施すと、表面改質により膜上に形成する共通電極の密着性を向上させることができる。
【００９２】
また、このチタンを含有させたアルミニウム膜を用いて、共通電極だけでなく他の接続配線を形成することも可能である。例えば、駆動回路内で回路間をつなぐ接続配線を形成できる。但し、その場合は共通電極または接続配線を形成する材料を成膜する前に、予め第３層間絶縁膜にコンタクトホールを形成しておく必要がある。
【００９３】
次に、共通電極４６０の表面に陽極酸化法またはプラズマ酸化法（本実施例では陽極酸化法）により２０〜１００ｎｍ（好ましくは３０〜５０ｎｍ）の厚さの酸化物４６１を形成する。なお、この時、陽極酸化させるために共通電極が全て接続された形状にパターニングされている。なお、共通電極の端部が互いにショートしないようにある程度のマージンを空けて配置する。本実施例では共通電極４６０としてアルミニウムを主成分とする膜を用いたため、陽極酸化物４６１として酸化アルミニウム膜（アルミナ膜）が形成される。
【００９４】
この陽極酸化処理に際して、まず十分にアルカリイオン濃度の小さい酒石酸エチレングリコール溶液を作製する。これは１５％の酒石酸アンモニウム水溶液とエチレングリコールとを２：８で混合した溶液であり、これにアンモニア水を加え、ｐＨが７±０．５となるように調節する。そして、この溶液中に陰極となる白金電極を設け、共通電極４６０が形成されている基板を溶液に浸し、共通電極４６０を陽極として、一定（数ｍＡ〜数十ｍＡ）の直流電流を流す。
【００９５】
溶液中の陰極と陽極との間の電圧は陽極酸化物の成長に従い時間と共に変化するが、定電流のまま１００Ｖ／ｍｉｎの昇圧レートで電圧を上昇させて、到達電圧４５Ｖに達したところで陽極酸化処理を終了させる。このようにして有機樹脂膜上の共通電極４６０の表面に厚さ約５０ｎｍの陽極酸化物４６１を形成することができる。なお、従来の陽極酸化法による陽極酸化膜と比べて、上記陽極酸化法による陽極酸化膜４６１は電極端部における廻りこみが少なく膜剥がれが生じにくい。また、その結果、共通電極４６０の膜厚は９０ｎｍとなる。なお、ここで示した陽極酸化法に係わる数値は一例にすぎず、作製する素子の大きさ等によって当然最適値は変化しうるものである。
【００９６】
共通電極４６０に遮蔽膜の機能を兼ねさせる場合は、アルミニウム膜の出発膜厚を３条件（６５ｎｍ、９５ｎｍ、１２５ｎｍ）振り、陽極酸化条件は全て同一条件とし膜厚５０ｎｍの陽極酸化膜を形成した。すると、陽極酸化されなかった電極膜厚は３０ｎｍ、６０ｎｍ、９０ｎｍとなった。
【００９７】
図１７に日立分光光度計Ｕ−４０００にて測定した結果を示した。５５０ｎｍにおける電極膜厚：３０ｎｍの吸光度は２．６、電極膜厚：６０ｎｍの吸光度は４、電極膜厚：９０ｎｍの吸光度は４．６であることが図１７から読みとれる。電極を遮蔽膜として用いる場合に必要な吸光度（５５０ｎｍにおける）は３以上あればよい。従って、６０ｎｍ以上であれば問題なく遮蔽膜として機能する。また、段差による光漏れを考慮するなら、遮蔽膜は薄い方が好ましい。
【００９８】
その後、陽極酸化時に接続されていた共通電極をそれぞれ分断して、図１に示した共通電極の形状とした。次に、第３層間絶縁膜４５９、パッシベーション膜４５８にドレイン配線４５７に達するコンタクトホールを形成し、画素電極４６２を形成する。画素電極４６２は、１００〜３００ｎｍの厚さを有する導電性を有する金属膜をパターニングして形成すればよく、本実施例ではアルミニウム膜を用いた。
【００９９】
また、この時、画素電極４６２と共通電極４６０とが陽極酸化物４６１を介して重なった領域は、保持容量（キャパシタンス・ストレージ）４６４を形成する。なお、この場合、共通電極４６０をフローティング状態（電気的に孤立した状態）か固定電位、好ましくはコモン電位（データとして送られる画像信号の中間電位）に設定しておくことが望ましい。
【０１００】
こうして同一基板上に、駆動回路と画素部とを有した素子基板が完成した。なお、図７（Ｂ）においては、駆動回路にはｐチャネル型ＴＦＴ６０１、ｎチャネル型ＴＦＴ６０２、６０３が形成され、画素部にはｎチャネル型ＴＦＴでなる画素ＴＦＴ６０４が形成される。
【０１０１】
駆動回路のｐチャネル型ＴＦＴ６０１には、チャネル形成領域５０１、ソース領域５０２、ドレイン領域５０３がそれぞれｐ型不純物領域（ａ）で形成される。但し、厳密にはソース５０２領域及びドレイン領域５０３に１×１０16〜５×１０18atoms/cm3の濃度でリンを含んでいる。
【０１０２】
また、ｎチャネル型ＴＦＴ６０２には、チャネル形成領域５０４、ソース領域５０５、ドレイン領域５０６、そしてチャネル形成領域とドレイン領域との間に、ゲート絶縁膜を介してゲート配線と重なった領域（本明細書中ではこのような領域をＬov領域という。なお、ovはoverlapの意味で付した。）５０７が形成される。この時、Ｌov領域５０７は２×１０16〜５×１０19atoms/cm3の濃度でリンを含み、且つ、ゲート配線と全部重なるように形成される。
【０１０３】
また、ｎチャネル型ＴＦＴ６０３には、チャネル形成領域５０８、ソース領域５０９、ドレイン領域５１０、そしてチャネル形成領域を挟むようにしてＬＤＤ領域５１１、５１２が形成される。即ち、ソース領域とチャネル形成領域との間及びドレイン領域とチャネル形成領域との間にＬＤＤ領域が形成される。
【０１０４】
なお、この構造ではＬＤＤ領域５１１、５１２の一部がゲート配線と重なるように配置されたために、ゲート絶縁膜を介してゲート配線と重なった領域（Ｌov領域）とゲート配線と重ならない領域（本明細書中ではこのような領域をＬoff領域という。なお、offはoffsetの意味で付した。）が実現されている。
【０１０５】
ＬＤＤ領域５１１はさらにＬov領域、Ｌoff領域に区別できる。また、前述のＬov領域には２×１０16〜５×１０19atoms/cm3の濃度でリンが含まれるが、Ｌoff領域はその１〜２倍（代表的には１．２〜１．５倍）の濃度でリンが含まれる。
【０１０６】
また、画素ＴＦＴ６０４には、チャネル形成領域５１３、５１４、ソース領域５１５、ドレイン領域５１６、Ｌoff領域５１７〜５２０、Ｌoff領域５１８、５１９に接したｎ型不純物領域（ａ）５２１が形成される。この時、ソース領域５１５、ドレイン領域５１６はそれぞれｎ型不純物領域（ａ）で形成され、Ｌoff領域５１７〜５２０はｎ型不純物領域（ｃ）で形成される。
【０１０７】
本実施例では、画素部および駆動回路が要求する回路仕様に応じて各回路を形成するＴＦＴの構造を最適化し、半導体装置の動作性能および信頼性を向上させることができる。具体的には、ｎチャネル型ＴＦＴは回路仕様に応じてＬＤＤ領域の配置を異ならせ、Ｌov領域またはＬoff領域を使い分けることによって、同一基板上に高速動作またはホットキャリア対策を重視したＴＦＴ構造と、低オフ電流動作を重視したＴＦＴ構造とを実現できる。
【０１０８】
例えば、アクティブマトリクス型液晶表示装置の場合、ｎチャネル型ＴＦＴ６０２は高速動作を重視するシフトレジスタ回路、分周波回路、信号分割回路、レベルシフタ回路、バッファ回路などの駆動回路に適している。即ち、チャネル形成領域とドレイン領域との間のみにＬov領域を形成することで、できるだけ抵抗成分を低減させつつホットキャリア対策を重視した構造となっている。これは上記回路群の場合、ソース領域とドレイン領域の機能が変わらず、キャリア（電子）の移動する方向が一定だからである。
【０１０９】
但し、必要に応じてチャネル形成領域を挟んでＬov領域を形成することもできる。即ち、ソース領域とチャネル形成領域の間、及びドレイン領域とチャネル形成領域との間に形成することも可能である。
【０１１０】
また、ｎチャネル型ＴＦＴ６０３はホットキャリア対策と低オフ電流動作の双方を重視するサンプリング回路（サンプルホールド回路）に適している。即ち、Ｌov領域を形成することでホットキャリア対策とし、さらにＬoff領域を形成することで低オフ電流動作を実現する。また、サンプリング回路はソース領域とドレイン領域の機能が反転してキャリアの移動方向が１８０°変わるため、ゲート配線を中心に線対称となるような構造としなければならない。なお、場合によってはＬov領域のみとすることもありうる。
【０１１１】
また、ｎチャネル型ＴＦＴ６０４は低オフ電流動作を重視した画素部、サンプリング回路（サンプルホールド回路）に適している。即ち、オフ電流値を増加させる要因となりうるＬov領域を配置せず、Ｌoff領域とオフセット領域を配置することで低オフ電流動作を実現している。また、駆動回路のＬＤＤ領域よりも低い濃度のＬＤＤ領域をＬoff領域として用いることで、多少オン電流値が低下しても徹底的にオフ電流値を低減する対策を打っている。さらに、ｎ型不純物領域（ａ）５２１はオフ電流値を低減する上で非常に有効であることが確認されている。
【０１１２】
また、チャネル長３〜７μｍに対してｎチャネル型ＴＦＴ６０２のＬov領域５０７の長さ（幅）は０．３〜３．０μｍ、代表的には０．５〜１．５μｍとすれば良い。また、ｎチャネル型ＴＦＴ６０３のＬov領域５１１a、５１２aの長さ（幅）は０．３〜３．０μｍ、代表的には０．５〜１．５μｍ、Ｌoff領域５１１b、５１２bの長さ（幅）は１．０〜３．５μｍ、代表的には１．５〜２．０μｍとすれば良い。また、画素ＴＦＴ６０４に設けられるＬoff領域５１７〜５２０の長さ（幅）は０．５〜３．５μｍ、代表的には２．０〜２．５μｍとすれば良い。
【０１１３】
また、本実施例では保持容量の誘電体として比誘電率が７〜９と高いアルミナ膜を用いたことで、必要な容量を形成するために必要な保持容量の占有面積を少なくすることができる。さらに、本実施例のように画素ＴＦＴ上に形成される共通電極を保持容量の一方の電極とすることで、液晶表示装置の画素部の開口率を向上させることができる。
【０１１４】
ここでアクティブマトリクス基板から、アクティブマトリクス型液晶表示装置を作製する工程を説明する。図８に示すように、図７（Ｂ）の状態の基板に対し、配向膜８０１を形成する。本実施例では配向膜としてポリイミド膜を用いる。また、対向基板８０２には、配向膜８０３を形成する。なお、対向基板には必要に応じてカラーフィルターや遮蔽膜を形成しても良い。
【０１１５】
次に、配向膜を形成した後、ラビング処理を施して液晶分子がある一定のプレチルト角を持って配向するように調節する。そして、画素部と、駆動回路が形成された基板と対向基板とを、公知のセル組み工程によってスペーサ８０５などを介して貼りあわせる。ただし、スペーサ８０５は、基板間に圧力がかかった時、ショートが生じるのを防ぐため、保持容量が形成されている領域を避けて配置することが好ましい。また、基板間隔を均等に保つため液晶層をシール材８０６で囲み、シール材８０６が形成された領域にスペーサを形成するとよい。また、駆動回路においては、駆動回路の素子が存在しない領域にスペーサ８０５を配置し、画素電極が設けられた画素部とと駆動回路との間の領域にスペーサを形成するとよい。また、凹部となる画素電極４６２のコンタクト部上にスペーサ８０５を形成するとディスクリネーションの発生を低減することができる。
【０１１６】
その後、両基板の間に液晶８０４を注入し、シール材８０６によって完全に封止する。液晶８０４にはＩＰＳ方式で用いられる公知のｎ型液晶またはｐ型液晶を用いれば良い。このようにして図８に示す液晶表示装置が完成する。
【０１１７】
次に、この液晶表示装置の構成を、図９の斜視図を用いて説明する。石英基板４０１上に形成された、画素部９０１と、走査（ゲート）線駆動回路９０２と、信号（ソース）線駆動回路９０３で構成される。画素部の画素ＴＦＴはｎチャネル型ＴＦＴであり、周辺に設けられる駆動回路はＣＭＯＳ回路を基本として構成されている。走査線駆動回路と、信号線駆動回路はそれぞれゲート配線とソース配線で画素部９０１に接続されている。また、ＦＰＣ９０４が接続された外部入出力端子９０５から駆動回路の入出力端子までの接続配線９０６、９０７が設けられている。
【０１１８】
次に、図９に示した液晶表示装置の回路構成の一例を図１０に示す。本実施例の液晶表示装置は、信号線駆動回路１００１、走査線駆動回路（Ａ）１００７、走査線駆動回路（Ｂ）１０１１、プリチャージ回路１０１２、画素部１００６を有している。なお、本明細書中において、駆動回路とは、信号線駆動回路１００１、走査線駆動回路（Ａ）１００７、及び走査線駆動回路（Ｂ）１０１１が含まれる。
【０１１９】
信号線駆動回路１００１は、シフトレジスタ回路１００２、レベルシフタ回路１００３、バッファ回路１００４、サンプリング回路１００５を備えている。また、走査線駆動回路（Ａ）１００７は、シフトレジスタ回路１００８、レベルシフタ回路１００９、バッファ回路１０１０を備えている。走査線駆動回路（Ｂ）１０１１も同様な構成である。
【０１２０】
なお、本実施例の構成は、図４〜８に示した工程に従ってＴＦＴを作製することによって容易に実現することができる。また、本実施例では画素部と駆動回路の構成のみ示しているが、本実施例の作製工程に従えば、その他にも信号分割回路、分周波回路、Ｄ／Ａコンバータ回路、オペアンプ回路、γ補正回路、さらにはマイクロプロセッサ回路などの信号処理回路（論理回路と言っても良い）を同一基板上に形成することも可能である。
【０１２１】
このように本発明は、同一基板上に画素部と該画素部を駆動するための駆動回路とを少なくとも含む半導体装置、例えば同一基板上に信号処理回路、駆動回路、画素部及び保持容量とを具備した半導体装置を実現しうる。
【０１２２】
また、本実施例の図５（Ｂ）までの工程を行うと、結晶格子に連続性を持つ特異な結晶構造の結晶質シリコン膜が形成される。以下、本出願人が実験的に調べた結晶構造の特徴について概略を説明する。なお、この特徴は、本実施例によって完成されたＴＦＴの活性層を形成する半導体層の特徴と一致する。
【０１２３】
上記結晶質シリコン膜は、微視的に見れば複数の針状又は棒状の結晶（以下、棒状結晶と略記する）が集まって並んだ結晶構造を有する。このことはＴＥＭ（透過型電子顕微鏡法）による観察で容易に確認できる。
【０１２４】
また、電子線回折及びエックス線（Ｘ線）回折を利用すると結晶質シリコン膜の表面（チャネルを形成する部分）が、結晶軸に多少のずれが含まれているものの主たる配向面として｛１１０｝面を有することを確認できる。この時、電子線回折で分析を行えば｛１１０｝面に対応する回折斑点がきれいに現れるのを確認することができる。また、各斑点は同心円上に分布を持っていることも確認できる。
【０１２５】
また、個々の棒状結晶が接して形成する結晶粒界をＨＲ−ＴＥＭ（高分解能透過型電子顕微鏡法）により観察すると、結晶粒界において結晶格子に連続性があることを確認できる。これは観察される格子縞が結晶粒界において連続的に繋がっていることから容易に確認することができる。
【０１２６】
なお、結晶粒界における結晶格子の連続性は、その結晶粒界が「平面状粒界」と呼ばれる粒界であることに起因する。本明細書における平面状粒界の定義は、「Characterization of High-Efficiency Cast-Si Solar Cell Wafers by MBIC Measurement ；Ryuichi Shimokawa and Yutaka Hayashi，Japanese Journal of Applied Physics vol.27，No.5，pp.751-758，1988」に記載された「Planar boundary 」である。
【０１２７】
上記論文によれば、平面状粒界には双晶粒界、特殊な積層欠陥、特殊なtwist 粒界などが含まれる。この平面状粒界は電気的に不活性であるという特徴を持つ。即ち、結晶粒界でありながらキャリアの移動を阻害するトラップとして機能しないため、実質的に存在しないと見なすことができる。
【０１２８】
特に結晶軸（結晶面に垂直な軸）が〈１１０〉軸である場合、｛２１１｝双晶粒界はΣ３の対応粒界とも呼ばれる。Σ値は対応粒界の整合性の程度を示す指針となるパラメータであり、Σ値が小さいほど整合性の良い粒界であることが知られている。
【０１２９】
実際に本実施例の結晶質シリコン膜を詳細にＴＥＭを用いて観察すれば、結晶粒界の殆ど（９０％以上、典型的には９５％以上）がΣ３の対応粒界、典型的には｛２１１｝双晶粒界であることが判る。
【０１３０】
二つの結晶粒の間に形成された結晶粒界において、両方の結晶の面方位が｛１１０｝である場合、｛１１１｝面に対応する格子縞がなす角をθとすると、θ＝70.5°の時にΣ３の対応粒界となることが知られている。本実施例の結晶質シリコン膜は、結晶粒界において隣接する結晶粒の各格子縞がまさに約70.5°の角度で連続しており、その事からこの結晶粒界はΣ３の対応粒界であると言える。
【０１３１】
なお、θ＝ 38.9 °の時にはΣ９の対応粒界となるが、この様な他の対応粒界も存在する。いずれにしても不活性であることに変わりはない。
【０１３２】
この様な対応粒界は、同一面方位の結晶粒の間にしか形成されない。即ち、本実施例の結晶質シリコン膜は面方位が概略｛１１０｝で揃っているからこそ、広範囲に渡ってこの様な対応粒界を形成しうる。
【０１３３】
この様な結晶構造（正確には結晶粒界の構造）は、結晶粒界において異なる二つの結晶粒が極めて整合性よく接合していることを示している。即ち、結晶粒界において結晶格子が連続的に連なり、結晶欠陥等に起因するトラップ準位を非常に作りにくい構成となっている。従って、この様な結晶構造を有する半導体薄膜には実質的に結晶粒界が存在しないと見なすことができる。
【０１３４】
さらに、８００〜１１５０℃という高い温度での熱処理工程（実施例１における熱酸化工程に相当する）によって結晶粒内に存在する欠陥が殆ど消滅していることがＴＥＭ観察によって確認されている。これはこの熱処理工程の前後で欠陥数が大幅に低減されていることからも明らかである。
【０１３５】
この欠陥数の差は電子スピン共鳴分析（Electron Spin Resonance ：ＥＳＲ）によってスピン密度の差となって現れる。現状では本実施例の結晶質シリコン膜のスピン密度は少なくとも 5×1017spins/cm3以下（好ましくは 3×1017spins/cm3以下）であることが判明している。ただし、この測定値は現存する測定装置の検出限界に近いので、実際のスピン密度はさらに低いと予想される。
【０１３６】
以上の事から、本実施例の結晶質シリコン膜は結晶粒内の欠陥が極端に少なく、結晶粒界が実質的に存在しないと見なせるため、単結晶シリコン膜又は実質的な単結晶シリコン膜と考えて良い。
【０１３７】
［実施例２］ 本実施例では、画素部の構成を実施例１とは異なるものとした場合について図１１を用いて説明する。なお、基本的な構造は図１（Ｂ）に示した画素回路と同一構造であるので、相違点のみを説明する。従って、同一の部分に関しては同じ符号を用いる。
【０１３８】
図１１（Ａ）は本実施例の画素部の断面図であり、層間絶縁膜（有機樹脂膜）と共通電極との間にバッファ層１１０１を形成した例である。バッファ層１１０１としては、１０〜１００ｎｍ（好ましくは３０〜５０ｎｍ）の膜厚の珪素を含む絶縁膜を用いる。但し、有機樹脂膜上に形成するため、真空に曝すと樹脂膜中からの脱ガスが問題となるため、スパッタ法で形成できる絶縁膜を用いることが好ましい。
【０１３９】
本実施例では５０ｎｍ厚の酸化シリコン膜をバッファ層１１０１として用いる。このバッファ層を形成することで、有機樹脂膜と共通電極との密着性が向上する。実施例１のように酸化物を陽極酸化法によって形成する際、密着性が悪いと有機樹脂膜と共通電極との界面に潜り込むようにして陽極酸化物が形成される不具合が発生する。しかしながら、図１１（Ａ）の構造とすることでそのような不具合を防ぐことができる。
【０１４０】
また、図１１（Ｂ）の構造は、基本構造は図１１（Ａ）と同様であるが、共通電極の下に自己整合的にバッファ層１１０２を形成する例である。この場合、共通電極をマスクとして自己整合的にバッファ層のエッチングを行うことで図１１（Ｂ）の構造を実現できる。
【０１４１】
エッチング工程は、共通電極を形成した直後に行っても良いし、酸化膜を形成した後で行っても良い。但し、バッファ層１１０２の材料と酸化膜の材料が同じエッチャントでエッチングされてしまう場合は、酸化膜を形成する前にエッチング工程を行うことが望ましい。
【０１４２】
また、図１１（Ｂ）の構造とすることで第３層間絶縁膜にコンタクトホールを開けるときに有利である。有機樹脂膜の上に酸化シリコン膜等が存在すると、有機樹脂膜をエッチングする際に酸化シリコン膜がひさし状に残ってしまう恐れがある。そのため、図１１（Ｂ）の構造のように予めコンタクトホールを形成する位置ではバッファ層を除去しておくことが好ましい。
【０１４３】
また、図１１（Ｃ）の構造は、共通電極及び酸化膜を形成した後で絶縁膜でなるスペーサー１１０３a〜１１０３ｃを形成し、その後で画素電極１０４を形成する例を示す。スペーサー１１０３a〜１１０３ｃの材料としては、有機樹脂膜が好ましく、特に感光性を有するポリイミドやアクリルを用いることが好ましい。
【０１４４】
図１１（Ｃ）のような構造とすることで、共通電極の端部（エッヂ部）をスペーサーで隠すことになるので、共通電極の端部で共通電極と画素電極とが短絡するようなことを防ぐことができる。
【０１４５】
なお、本実施例の構成は、実施例１の作製工程において第３層間絶縁膜の形成〜画素電極の形成までを変更しただけであり、その他の工程は実施例１と同様の工程で良い。従って、実施例１に示した液晶表示装置に適用することも可能である。
【０１４６】
［実施例３］ 本実施例では、画素部の共通電極の形状を実施例１とは異なるものとした場合について図１２及び図１３を用いて説明する。なお、基本的な構造は図１（Ａ）に示した画素部と同一構造であるので、相違点のみを説明する。従って、同一の部分に関しては同じ符号を用いる。
【０１４７】
本実施例においては、共通電極をコモン電位（データとして送られる画像信号の中間電位）に設定するために、各共通電極が接続された形状の共通電極１２０１を形成する。そして、画素部の外側において、共通電極１２０１とコモン電位を与える電源供給線とを電気的に接続することで、共通電極１２０１をコモン電位に保持することができる。なお、共通電極１２０１を用いた場合、陽極酸化後の分断工程を省略できるため、工程を簡略化することができる。
【０１４８】
また、図１３に示したような形状の共通電極１３０１として、ＴＦＴを完全に覆い、光や電磁波から遮る形状としてもよい。この場合においても、陽極酸化後の分断工程を省略できるため、工程を簡略化することができる。
【０１４９】
なお、本実施例の構成は、実施例１の作製工程（共通電極パターン等）を一部変更するだけで実現可能であり、その他の工程は実施例１と同様の工程で良い。従って、実施例１に示した液晶表示装置に適用することも可能である。また、実施例２に示した構成とも自由に組み合わせることが可能である。
【０１５０】
［実施例４］ 本実施例では、画素部の画素電極及び共通電極の形状を実施例１とは異なるものとした場合について図１４（Ａ）及び図１４（Ｂ）を用いて説明する。なお、基本的な構造は図１（Ａ）に示した画素部と同一構造であるので、相違点のみを説明する。従って、同一の部分に関しては同じ符号を用いる。
【０１５１】
図１４（Ａ）に示したように、ジグザグ形状の画素電極１４０１と、ジグザグ形状の共通電極１４０２を形成した。こうすることによって液晶に印加される電界の方向を２種類形成させて、表示特性を向上させることができた。
【０１５２】
また、 図１４（Ｂ）に示したようにジグザグ形状の共通電極１４０４に合わせてソース線の形状を変更し、ソース線１４０３とした。こうすることによって開口率を向上させることができた。ただし、ソース線と共通電極との間に形成される寄生容量を考慮して形状を変更することが好ましい。
【０１５３】
なお、本実施例の構成は、実施例１の作製工程を一部変更するだけで実現可能であり、その他の工程は実施例１と同様の工程で良い。従って、実施例１に示した液晶表示装置に適用することも可能である。また、実施例２に示した構成とも自由に組み合わせることが可能である。
【０１５４】
［実施例５］ 本実施例では、画素部の画素電極及び共通電極の形状を実施例１とは異なるものとした場合について図１５（Ａ）及び図１５（Ｂ）を用いて説明する。なお、基本的な構造は図１（Ａ）に示した画素部と同一構造であるので、相違点のみを説明する。従って、同一の部分に関しては同じ符号を用いる。
【０１５５】
図１５（Ａ）に示したように、「く」の字形状の画素電極１５０１と、「く」の字形状の共通電極１５０２を形成した。こうすることによって液晶に印加される電界の方向を２種類形成させて、表示特性を向上させることができた。
【０１５６】
また、 図１５（Ｂ）に示したように「く」の字形状の共通電極１５０４に合わせてソース線の形状を変更し、ソース線１５０３とした。こうすることによって開口率を向上させることができた。ただし、ソース線と共通電極との間に形成される寄生容量を考慮して形状を変更することが好ましい。
【０１５７】
なお、本実施例の構成は、実施例１の作製工程を一部変更するだけで実現可能であり、その他の工程は実施例１と同様の工程で良い。従って、実施例１に示した液晶表示装置に適用することも可能である。また、実施例２に示した構成とも自由に組み合わせることが可能である。
【０１５８】
［実施例６］本実施例では、画素部の画素電極及び共通電極の形状を実施例１とは異なるものとした場合について図１６を用いて説明する。なお、基本的な構造は図１（Ａ）に示した画素部と同一構造であるので、相違点のみを説明する。従って、同一の部分に関しては同じ符号を用いる。
【０１５９】
図１６（Ａ）に示したような形状の画素電極１６０１と、共通電極１６０２を形成した。こうすることによって液晶に印加される電界の方向を３種類形成させて、表示特性を向上させることができた。
【０１６０】
また、 図１６（Ｂ）に示したような形状の共通電極１６０４に合わせてソース線の形状を変更し、ソース線１６０３とした。こうすることによって開口率を向上させることができた。ただし、ソース線と共通電極との間に形成される寄生容量を考慮して形状を変更することが好ましい。
【０１６１】
なお、本実施例の構成は、実施例１の作製工程を一部変更するだけで実現可能であり、その他の工程は実施例１と同様の工程で良い。従って、実施例１に示した液晶表示装置に適用することも可能である。また、実施例２に示した構成とも自由に組み合わせることが可能である。
【０１６２】
［実施例７］
本実施例では、画素部における他の構成について説明する。
【０１６３】
なお、本実施例では、実施例１と異なる点のみに注目して説明を行うこととする。
【０１６４】
本実施例は画素ＴＦＴと画素電極との間にＲＧＢ三原色で着色されたカラーフィルターを設けた構成である。Ｒ、Ｇ、Ｂの色配列はストライプ状またはモザイク状とすればよい。
【０１６５】
まず、実施例１に従って、パッシベーション膜４５８を形成したら、その上にカラーフィルターを形成する。このカラーフィルター１６０１は平坦化膜の機能も有している。その後、カラーフィルターをパターニングすると同時、もしくはカラーフィルター形成後、事前にＩＴＯコンタクト開口をする。その後、第２の層間絶縁膜を形成し、その上に遮光層を形成する。その後の工程は実施例１と同様の作製方法を用いて、陽極酸化膜、有機樹脂膜でなる第３の層間絶縁膜を形成する。その後、第３の層間絶縁膜、第２の層間絶縁膜、パッシベーション膜４５８をエッチングしてコンタクトホールを形成し、実施例１と同一の材料で画素電極を形成する。保持容量は、遮蔽層と陽極酸化膜と画素電極で構成される。
【０１６６】
また、本実施例の構成は、実施例１〜６のいずれの構成とも自由に組み合わせることが可能である。
【０１６７】
［実施例８］
本実施例では、本発明をボトムゲート型ＴＦＴに用いた場合について説明する。具体的には、逆スタガ型ＴＦＴに用いた場合を図１８に示す。本発明の逆スタガ型ＴＦＴの場合、実施例１のトップゲート型ＴＦＴとはゲート配線と活性層の位置関係が異なる以外、特に大きく異なることはない。従って、本実施例では、図７（Ｂ）に示した構造と大きく異なる点に注目して説明を行い、その他の部分は図７（Ｂ）と同一であるため説明を省略する。実施例１と同様にして、遮蔽膜とその陽極酸化膜と、画素電極からなる保持容量が形成されている。この陽極酸化膜は発明の実施の形態に示した方法で形成する。
【０１６８】
図１８において、１１、１２はそれぞれシフトレジスタ回路等を形成するＣＭＯＳ回路のｐチャネル型ＴＦＴ、ｎチャネル型ＴＦＴ、１３はサンプリング回路等を形成するｎチャネル型ＴＦＴ、１４は画素部を形成するｎチャネル型ＴＦＴである。これらは下地膜を設けた基板上に形成されている。
【０１６９】
また、１５はｐチャネル型ＴＦＴ１１のゲート配線、１６はｎチャネル型ＴＦＴ１２のゲート配線、１７はｎチャネル型ＴＦＴ１３のゲート配線、１８はｎチャネル型ＴＦＴ１４のゲート配線であり、実施例１で説明したゲート配線と同じ材料を用いて形成することができる。また、１９はゲート絶縁膜であり、これも実施例１と同じ材料を用いることができる。
【０１７０】
その上には各ＴＦＴ１１〜１４の活性層（活性層）が形成される。ｐチャネル型ＴＦＴ１１の活性層には、ソース領域２０、ドレイン領域２１、チャネル形成領域２２が形成される。
【０１７１】
また、ｎチャネル型ＴＦＴ１２の活性層には、ソース領域２３、ドレイン領域２４、ＬＤＤ領域（この場合、Ｌov領域２５）、チャネル形成領域２６が形成される。
【０１７２】
また、ｎチャネル型ＴＦＴ１３の活性層には、ソース領域２７、ドレイン領域２８、ＬＤＤ領域（この場合、Ｌov領域２９a、３０a及びＬoff領域２９b、３０b）、チャネル形成領域３１が形成される。
【０１７３】
また、ｎチャネル型ＴＦＴ１４の活性層には、ソース領域３２、ドレイン領域３３、ＬＤＤ領域（この場合、Ｌoff領域３４〜３７）、チャネル形成領域３８、３９、ｎ型不純物領域４０が形成される。
【０１７４】
なお、４１〜４５で示される絶縁膜は、チャネル形成領域を保護する目的とＬＤＤ領域を形成する目的のために形成されている。
【０１７５】
以上のように本発明を逆スタガ型ＴＦＴに代表されるボトムゲート型ＴＦＴに適用することは容易である。なお、本実施例の逆スタガ型ＴＦＴを作製するにあたっては、本明細書中に記載された他の実施例に示される作製工程を、公知の逆スタガ型ＴＦＴの作製工程に適用すれば良い。
【０１７６】
また、本実施例の構成は、実施例１〜７のいずれの構成とも自由に組み合わせることが可能である。
【０１７７】
［実施例９］
本願発明を実施して形成された画素部は様々な電気光学装置（アクティブマトリクス型液晶ディスプレイ）に用いることができる。即ち、それら電気光学装置を表示部に組み込んだ電子機器全てに本願発明を実施できる。
【０１７８】
その様な電子機器としては、ビデオカメラ、デジタルカメラ、プロジェクター（リア型またはフロント型）、ヘッドマウントディスプレイ（ゴーグル型ディスプレイ）、カーナビゲーション、カーステレオ、パーソナルコンピュータ、携帯情報端末（モバイルコンピュータ、携帯電話または電子書籍等）などが挙げられる。それらの一例を図１９、図２０及び図２１に示す。
【０１７９】
図１９（Ａ）はパーソナルコンピュータであり、本体２００１、画像入力部２００２、表示部２００３、キーボード２００４等を含む。本発明を表示部２００３に適用することができる。
【０１８０】
図１９（Ｂ）はビデオカメラであり、本体２１０１、表示部２１０２、音声入力部２１０３、操作スイッチ２１０４、バッテリー２１０５、受像部２１０６等を含む。本発明を表示部２１０２に適用することができる。
【０１８１】
図１９（Ｃ）はモバイルコンピュータ（モービルコンピュータ）であり、本体２２０１、カメラ部２２０２、受像部２２０３、操作スイッチ２２０４、表示部２２０５等を含む。本発明は表示部２２０５に適用できる。
【０１８２】
図１９（Ｄ）はゴーグル型ディスプレイであり、本体２３０１、表示部２３０２、アーム部２３０３等を含む。本発明は表示部２３０２に適用することができる。
【０１８３】
図１９（Ｅ）はプログラムを記録した記録媒体（以下、記録媒体と呼ぶ）を用いるプレーヤーであり、本体２４０１、表示部２４０２、スピーカ部２４０３、記録媒体２４０４、操作スイッチ２４０５等を含む。なお、このプレーヤーは記録媒体としてＤＶＤ（Ｄｉｇｔｉａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｃ）、ＣＤ等を用い、音楽鑑賞や映画鑑賞やゲームやインターネットを行うことができる。本発明は表示部２４０２に適用することができる。
【０１８４】
図１９（Ｆ）はデジタルカメラであり、本体２５０１、表示部２５０２、接眼部２５０３、操作スイッチ２５０４、受像部（図示しない）等を含む。本願発明を表示部２５０２に適用することができる。
【０１８５】
図２０（Ａ）はフロント型プロジェクターであり、投射装置２６０１、スクリーン２６０２等を含む。本発明は投射装置２６０１の一部を構成する液晶表示装置２８０８に適用することができる。
【０１８６】
図２０（Ｂ）はリア型プロジェクターであり、本体２７０１、投射装置２７０２、ミラー２７０３、スクリーン２７０４等を含む。本発明は投射装置２７０２の一部を構成する液晶表示装置２８０８に適用することができる。
【０１８７】
なお、図２０（Ｃ）は、図２０（Ａ）及び図２０（Ｂ）中における投射装置２６０１、２７０２の構造の一例を示した図である。投射装置２６０１、２７０２は、光源光学系２８０１、ミラー２８０２、２８０４〜２８０６、ダイクロイックミラー２８０３、プリズム２８０７、液晶表示装置２８０８、位相差板２８０９、投射光学系２８１０で構成される。投射光学系２８１０は、投射レンズを含む光学系で構成される。本実施例は三板式の例を示したが、特に限定されず、例えば単板式であってもよい。また、図２０（Ｃ）中において矢印で示した光路に実施者が適宜、光学レンズや、偏光機能を有するフィルムや、位相差を調節するためのフィルム、ＩＲフィルム等の光学系を設けてもよい。
【０１８８】
また、図２０（Ｄ）は、図２０（Ｃ）中における光源光学系２８０１の構造の一例を示した図である。本実施例では、光源光学系２８０１は、リフレクター２８１１、光源２８１２、レンズアレイ２８１３、２８１４、偏光変換素子２８１５、集光レンズ２８１６で構成される。なお、図２０（Ｄ）に示した光源光学系は一例であって特に限定されない。例えば、光源光学系に実施者が適宜、光学レンズや、偏光機能を有するフィルムや、位相差を調節するフィルム、ＩＲフィルム等の光学系を設けてもよい。
【０１８９】
図２１（Ａ）は携帯電話であり、本体２９０１、音声出力部２９０２、音声入力部２９０３、表示部２９０４、操作スイッチ２９０５、アンテナ２９０６等を含む。本願発明を表示部２９０４に適用することができる。
【０１９０】
図２１（Ｂ）は携帯書籍（電子書籍）であり、本体３００１、表示部３００２、３００３、記憶媒体３００４、操作スイッチ３００５、アンテナ３００６等を含む。本発明は表示部３００２、３００３に適用することができる。
【０１９１】
図２１（Ｃ）はディスプレイであり、本体３１０１、支持台３１０２、表示部３１０３等を含む。本発明は表示部３１０３に適用することができる。本発明のディスプレイは特に大画面化した場合において有利であり、対角１０インチ以上（特に３０インチ以上）のディスプレイには有利である。
【０１９２】
以上の様に、本願発明の適用範囲は極めて広く、あらゆる分野の電子機器に適用することが可能である。また、本実施例の電子機器は実施例１〜７のどのような組み合わせからなる構成を用いても実現することができる。
【０１９３】
【発明の効果】
本願発明を用いることにより、ＩＰＳ方式によるＬＣＤに代表される電気光学装置の各回路に用いられる絶縁膜、特に樹脂膜上に形成された電極の表面を本発明の陽極酸化膜で覆うことによって、廻り込み量を少なくすることができ、密着性の優れた電極を有する信頼性の高い液晶表示装置を作製することができた。
【０１９４】
また、ＩＰＳ方式によるＬＣＤに代表される電気光学装置の画素部において、小さい面積で大きなキャパシティを有する保持容量を形成することができる。従って、対角１インチ以下のＡＭ−ＬＣＤにおいても開口率を低下させることなく、十分な保持容量を確保することが可能となった。加えて、陽極酸化膜の廻り込み量がほとんどないため、その上に形成する画素電極のカバレッジも良好とすることができ、歩留まりも向上できた。
【図面の簡単な説明】
【図１】 本願発明の画素部における上面図及び断面図の一例を示す図。
【図２】 等価回路図。
【図３】 陽極酸化法における、電極間の電圧と電流の関係を示す図。
【図４】 ＬＣＤの作製工程を示す図。
【図５】 ＬＣＤの作製工程を示す図。
【図６】 ＬＣＤの作製工程を示す図。
【図７】 ＬＣＤの作製工程を示す図。
【図８】 液晶表示装置の断面構造図。
【図９】 ＬＣＤの外観を示す図。
【図１０】 液晶表示装置の回路を示す図。
【図１１】 保持容量の構成の一例を示す図。
【図１２】 画素部における上面図の一例を示す図。
【図１３】 画素部における上面図の一例を示す図。
【図１４】 画素部における上面図の一例を示す図。
【図１５】 画素部における上面図の一例を示す図。
【図１６】 画素部における上面図の一例を示す図。
【図１７】 アルミニウム膜の吸光度特性を示す図。
【図１８】 ＴＦＴの構成の一例を示す図。
【図１９】 電子機器の一例を示す図。
【図２０】 電子機器の一例を示す図。
【図２１】 電子機器の一例を示す図。
Claims (11)
- 基板上に形成された薄膜トランジスタと、
前記薄膜トランジスタ上に形成されたコンタクトホールを有する層間絶縁膜と、
前記コンタクトホールを介して前記薄膜トランジスタの電極と電気的に接続された画素電極と、
前記層間絶縁膜上に接して形成された共通電極と、
前記画素電極の一部と前記共通電極の一部との間に重なるように挟まれて形成された前記共通電極の酸化膜と、
前記薄膜トランジスタ、層間絶縁膜、画素電極、共通電極、および酸化膜の上に形成された液晶層と、
から少なくとも構成され、
前記画素電極と前記共通電極との間に電圧が印加され前記液晶層の配向が変化することを特徴とする液晶表示装置。 - 基板上に形成された薄膜トランジスタと、
前記薄膜トランジスタ上に形成されたコンタクトホールを有する層間絶縁膜と、
前記コンタクトホールを介して前記薄膜トランジスタの電極と電気的に接続された画素電極と、
前記層間絶縁膜上に接して形成された共通電極と、
前記画素電極の一部と前記共通電極の一部との間に重なるように挟まれて形成された前記共通電極の酸化膜と、
前記薄膜トランジスタ、層間絶縁膜、画素電極、共通電極、および酸化膜の上に形成された液晶層と、
から少なくとも構成され、
前記画素電極と前記共通電極とはジグザク形状であり、
前記画素電極と前記共通電極との間に電圧が印加され前記液晶層の配向が変化することを特徴とする液晶表示装置。 - 基板上に形成された薄膜トランジスタと、
前記薄膜トランジスタ上に形成されたコンタクトホールを有する層間絶縁膜と、
前記コンタクトホールを介して前記薄膜トランジスタの電極と電気的に接続された画素電極と、
前記コンタクトホールを囲むように前記層間絶縁膜上に接して形成された共通電極と、
前記画素電極の一部と前記共通電極の一部との間に重なるように挟まれて形成された前記共通電極の酸化膜と、
前記薄膜トランジスタ、層間絶縁膜、画素電極、共通電極、および酸化膜の上に形成された液晶層と、
から少なくとも構成され、
前記画素電極と前記共通電極との間に電圧が印加され前記液晶層の配向が変化することを特徴とする液晶表示装置。 - 基板上に形成された薄膜トランジスタと、
前記薄膜トランジスタ上に形成されたコンタクトホールを有する層間絶縁膜と、
前記コンタクトホールを介して前記薄膜トランジスタの電極と電気的に接続された画素電極と、
前記コンタクトホールを囲むように前記層間絶縁膜上に接して形成された共通電極と、
前記画素電極の一部と前記共通電極の一部との間に重なるように挟まれて形成された前記共通電極の酸化膜と、
前記薄膜トランジスタ、層間絶縁膜、画素電極、共通電極、および酸化膜の上に形成された液晶層と、
から少なくとも構成され、
前記画素電極と前記共通電極とはジグザク形状であり、
前記画素電極と前記共通電極との間に電圧が印加され前記液晶層の配向が変化することを特徴とする液晶表示装置。 - 前記層間絶縁膜は樹脂膜であることを特徴とする請求項１乃至請求項４のいずれか一項に記載の液晶表示装置。
- 前記薄膜トランジスタは、半導体膜と、ゲート配線と、前記半導体膜と前記ゲート配線との間に設けられたゲート絶縁膜とを有し、
前記ゲート配線は、第１の導電膜と第２の導電膜とが積層してなる
ことを特徴とする請求項１乃至請求項５のいずれか一項に記載の液晶表示装置。 - 前記薄膜トランジスタは少なくとも一つのチャネル形成領域を有する半導体層と、前記半導体層上に形成されたゲート絶縁膜と、前記ゲート絶縁膜上に形成されたゲート電極を有し、
前記薄膜トランジスタの前記チャネル形成領域と前記共通電極の一部とが重なることを特徴とする請求項１乃至請求項６のいずれか一項に記載の液晶表示装置。 - 前記画素電極の一部と前記共通電極の一部とによって挟まれる領域を避けてスペーサが配置されていることを特徴とする請求項１乃至請求項７のいずれか一項に記載の液晶表示装置。
- 前記共通電極はアルミで形成され、前記酸化膜はアルミナ膜であることを特徴とする請求項１乃至請求項８のいずれか一項に記載の液晶表示装置。
- 前記酸化膜は、２０ｎｍ以上１００ｎｍ以下であることを特徴とする請求項１乃至請求項９のいずれか一項に記載の液晶表示装置。
- 請求項１乃至請求項１０のいずれか一項に記載の液晶表示装置を用いていることを特徴とする電子機器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000145899A JP4197574B2 (ja) | 1999-05-20 | 2000-05-18 | 液晶表示装置 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11-139374 | 1999-05-20 | ||
| JP13937499 | 1999-05-20 | ||
| JP2000145899A JP4197574B2 (ja) | 1999-05-20 | 2000-05-18 | 液晶表示装置 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2001033824A JP2001033824A (ja) | 2001-02-09 |
| JP2001033824A5 JP2001033824A5 (ja) | 2005-11-24 |
| JP4197574B2 true JP4197574B2 (ja) | 2008-12-17 |
Family
ID=26472201
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000145899A Expired - Fee Related JP4197574B2 (ja) | 1999-05-20 | 2000-05-18 | 液晶表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4197574B2 (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5046064B2 (ja) * | 2001-02-23 | 2012-10-10 | Ｎｌｔテクノロジー株式会社 | 横電界方式のアクティブマトリクス型液晶表示装置 |
| JP2002323706A (ja) * | 2001-02-23 | 2002-11-08 | Nec Corp | 横電界方式のアクティブマトリクス型液晶表示装置及びその製造方法 |
| TWI272556B (en) | 2002-05-13 | 2007-02-01 | Semiconductor Energy Lab | Display device |
| KR101186863B1 (ko) | 2003-12-29 | 2012-10-05 | 엘지디스플레이 주식회사 | 멀티도메인 횡전계모드 액정표시소자 |
| TWI839708B (zh) | 2006-05-16 | 2024-04-21 | 日商半導體能源研究所股份有限公司 | 液晶顯示裝置 |
| JP2010145871A (ja) | 2008-12-19 | 2010-07-01 | Sony Corp | 液晶パネル及び電子機器 |
| JP5335628B2 (ja) | 2009-09-09 | 2013-11-06 | 株式会社ジャパンディスプレイ | 液晶表示装置 |
| JP5755710B2 (ja) * | 2013-11-29 | 2015-07-29 | 株式会社ジャパンディスプレイ | 液晶パネル及び電子機器 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06224432A (ja) * | 1993-01-26 | 1994-08-12 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその製造方法 |
| JP3904646B2 (ja) * | 1996-02-29 | 2007-04-11 | 株式会社半導体エネルギー研究所 | 液晶表示装置の作製方法 |
| JP3486859B2 (ja) * | 1996-06-14 | 2004-01-13 | 大林精工株式会社 | 液晶表示装置 |
| JPH1152429A (ja) * | 1997-06-05 | 1999-02-26 | Seiko Epson Corp | 液晶パネル用基板、液晶パネル及びそれを用いた電子機器 |
| JPH10186410A (ja) * | 1998-01-29 | 1998-07-14 | Hitachi Ltd | 液晶表示装置 |
-
2000
- 2000-05-18 JP JP2000145899A patent/JP4197574B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001033824A (ja) | 2001-02-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100663877B1 (ko) | 반도체장치 | |
| JP6170641B1 (ja) | 液晶表示装置 | |
| JP5656335B2 (ja) | 半導体装置 | |
| JP6062497B2 (ja) | 液晶表示装置 | |
| JP4578609B2 (ja) | 電気光学装置 | |
| JP4651777B2 (ja) | 半導体装置の作製方法 | |
| JP2000353809A (ja) | 半導体装置およびその作製方法 | |
| JP4197574B2 (ja) | 液晶表示装置 | |
| JP4260334B2 (ja) | 半導体装置の作製方法 | |
| JP4712926B2 (ja) | 半導体装置及び半導体装置の作製方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051006 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051006 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080125 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080212 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20080219 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20080219 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080321 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080715 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080901 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080924 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080929 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111010 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111010 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111010 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121010 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121010 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131010 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |