[go: up one dir, main page]

JP4175857B2 - はんだ被覆ボールの製造方法 - Google Patents

はんだ被覆ボールの製造方法 Download PDF

Info

Publication number
JP4175857B2
JP4175857B2 JP2002283301A JP2002283301A JP4175857B2 JP 4175857 B2 JP4175857 B2 JP 4175857B2 JP 2002283301 A JP2002283301 A JP 2002283301A JP 2002283301 A JP2002283301 A JP 2002283301A JP 4175857 B2 JP4175857 B2 JP 4175857B2
Authority
JP
Japan
Prior art keywords
solder
layer
plating
coated
plating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2002283301A
Other languages
English (en)
Other versions
JP2004114123A5 (ja
JP2004114123A (ja
Inventor
益雄 近藤
文秋 菊井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Proterial Metals Ltd
Original Assignee
Neomax Materials Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2002283301A priority Critical patent/JP4175857B2/ja
Application filed by Neomax Materials Co Ltd filed Critical Neomax Materials Co Ltd
Priority to AU2003266588A priority patent/AU2003266588A1/en
Priority to DE60325620T priority patent/DE60325620D1/de
Priority to PCT/JP2003/012183 priority patent/WO2004030428A1/ja
Priority to KR1020047006830A priority patent/KR20050042060A/ko
Priority to CNB038013290A priority patent/CN100405883C/zh
Priority to US10/529,172 priority patent/US7265046B2/en
Priority to EP03798471A priority patent/EP1551211B1/en
Publication of JP2004114123A publication Critical patent/JP2004114123A/ja
Publication of JP2004114123A5 publication Critical patent/JP2004114123A5/ja
Application granted granted Critical
Publication of JP4175857B2 publication Critical patent/JP4175857B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15182—Fan-in arrangement of the internal vias
    • H01L2924/15184—Fan-in arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Electroplating Methods And Accessories (AREA)
  • Wire Bonding (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、ＢＧＡなどの半導体装置の入出力端子等として用いられるはんだ被覆ボールおよびその製造方法に関する。
【０００２】
【従来の技術】
コンピュータ機器の高性能・小型化や情報ネットワーク機器の普及に伴い、それらに用いられるプリント基板も、より高密度実装化が要求されるようになった。従来、高密度表面実装部品は、部品周囲にリード端子を持つＱＦＰ（Ｑｕａｒｄ Ｆｌａｔｐａｃｋ Ｐａｃｋａｇｅ）などが多く用いられていたが、近年、比較的小型で、多ピン化が可能なＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）が用いられるようになっている。また、水晶振動子と温度補償用のＩＣとを積み重ねる際のスペーサ部材としての用途もある。
【０００３】
ＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）は、図２（ａ）および（ｂ）に示すように、ＬＳＩチップの下面に、インターポーザ６２を介して、はんだ被覆ボール５０が接合されたＬＳＩパッケージである。はんだ被覆ボール５０は、インターポーザ６２の一方の面に格子配列状に配列されており、パッケージの入出力端子である。このはんだ被覆ボール５０は、例えば直径が０．１〜１．０ｍｍ程度の微小球であり、例えば金属からなる球の表面に、はんだ層が形成されて構成されている。
【０００４】
電解めっき法により、鉛−錫系の材料を用いて上記はんだ層を形成した場合、はんだ被覆ボールを加熱溶融してインターポーザのパッドに接合すると、装着されたはんだ層の内部にボイド（空隙）が形成されるという問題がある。ボイドの発生により、インターポーザとはんだ被覆ボールとの間で接続不良または位置ずれが生じるため、ＢＧＡの信頼性の低下が問題になる。
【０００５】
本願出願人は、上記ボイドの原因が、電解めっきによって形成されたはんだ層中に吸蔵される水素ガスにあり、この水素ガスの発生量を低減させることにより、ボイドの発生を抑制できることを見出した。これに基づいて、本願出願人は、めっき液中の鉛および錫のイオン濃度と、電解めっきを行う際の電流密度とを制御することにより、はんだ層中に吸蔵される水素ガス量を低減させて、ボイドの発生を低減する方法を開示している（特許文献１）。
【０００６】
近年、鉛を含むはんだは、無鉛はんだ（Ｐｂフリーはんだ）に置き換えられつつある。無鉛はんだとしては、例えばＳｎ−Ａｇ系はんだ、またはＳｎ−Ａｇ−Ｃｕ系はんだなどが用いられている。
【０００７】
【特許文献１】
特開平１０−２７０８３６号公報（第２頁および３頁）
【０００８】
【発明が解決しようとする課題】
電解めっき方法を用いてＳｎ−Ａｇ系はんだ層を有するはんだ被覆ボールを作製し、これを加熱溶融すると、上述した鉛−錫系のはんだ層を有するはんだ被覆ボールの場合と同様にボイドが発生した。後述するように本発明者が検討した結果、このボイドは鉛−錫系とは異なり、水素ガス以外の要因によって発生しており、Ｓｎ−Ａｇ系に特有の問題であることが分かった。
【０００９】
本発明は上記諸点に鑑みてなされたものであり、加熱溶融時におけるボイドの発生が抑制されたＳｎ−Ａｇ系はんだ層を有するはんだ被覆ボール、およびその製造方法ならびに半導体接続構造の形成方法を提供することを目的とする。
【００１０】
【課題を解決するための手段】
本発明のはんだ被覆ボールは、ボール状のコアと、前記コアを包囲するように設けられたＳｎおよびＡｇを含むはんだ層とを有し、前記はんだ層に含まれる水分量が、標準状態の水蒸気量で１００μｌ／ｇ以下であり、これにより上記の課題が解決される。
【００１１】
前記はんだ層は、ＳｎとＡｇとの合金を含むめっき層を有してもよい。
【００１２】
前記はんだ層は、前記コアを包囲するように設けられた第１の金属層と、前記第１の金属層を包囲するように設けられた第２の金属層とを有し、前記第１の金属層および前記第２の金属層のいずれか一方はＳｎを含み、他方はＡｇを含んでもよい。
【００１３】
前記コアはＣｕ、Ａｌ、または樹脂で形成されていることが好ましい。
【００１４】
前記はんだ層のＡｇの質量百分率が、０．５％以上４．０％以下であることが好ましい。
【００１５】
前記はんだ層は、Ｃｕ、Ｓｎおよび、Ａｇを含んでもよい。
【００１６】
前記はんだ層のＡｇの質量百分率が３．５％であることが好ましい。
【００１７】
上述のはんだ被覆ボールは、半導体装置に好適に用いられる。
【００１８】
本発明のはんだ被覆ボールの製造方法は、ボール状のコアを用意する工程と、電解めっき法を用いて、前記コアを包囲するように、ＳｎおよびＡｇを含むめっき層を形成する工程と、前記めっき層が形成された前記コアを加熱し、前記めっき層を所定の時間溶融状態に保つ工程と、溶融状態にある前記めっき層を固化してはんだ層を形成する工程と、を包含し、これにより上記の課題が解決される。
【００１９】
前記めっき層を形成する工程は、ＳｎとＡｇとを含む合金めっき層を形成する工程を含んでもよい。
【００２０】
前記めっき層を形成する工程は、さらに、Ａｇを含むめっき層を形成する工程を含んでもよい。
【００２１】
前記めっき層を形成する工程は、前記コアを包囲するように、Ｓｎを含む第１めっき層を形成する工程と、前記コアを包囲するように、Ａｇを含む第２めっき層を形成する工程とを包含してもよい。
【００２２】
前記はんだ層はＣｕ、ＳｎおよびＡｇを含んでもよい。
【００２３】
前記はんだ層は、Ａｇの質量百分率が０．５％以上４．０％以下であることが好ましい。
【００２４】
前記はんだ層は、Ａｇの質量百分率が３．５％であることが好ましい。
【００２５】
本発明のはんだ被覆ボールは、上記の方法を用いて好適に製造される。
【００２６】
本発明の半導体接続構造の形成方法は、上記の方法を用いて製造されたはんだ被覆ボールを用意する工程と、導電材料で形成されたパッドが配置された基板を用意する工程と、前記はんだ被覆ボールを前記パッド上に配置した状態で、前記はんだ被覆ボールを加熱することによって、前記はんだ層を溶融状態にする工程と、前記溶融状態にあるはんだ層を固化する工程とを包含し、これにより上記課題が解決される。
【００２７】
【発明の実施の形態】
本願発明者らは、電解めっき法を用いて形成されたＳｎ−Ａｇ系のはんだ層を備えるはんだ被覆ボールを加熱溶融した場合に発生するボイドの原因を証明するために、加熱溶融時にはんだ層から放出されるガスの分析を行った。この結果、放出ガスの主成分が水蒸気であることを見出した。本願発明者らは、この事実に基づいて以下に示す知見を得た。
【００２８】
放出ガスの主成分である水蒸気は、電解めっき法によってはんだ層を形成した際、はんだ層にトラップされた水分が、加熱溶融時に気化したものである。加熱溶融時に、水蒸気がはんだ層から放出され、その結果、ボイドが形成された。さらに、はんだ層に水分（加熱によって水蒸気を発生させる成分）がトラップされる原因は、主として、はんだ層に含まれるＡｇ成分にあり、例えば、電解めっき工程でＡｇの加水分解生成物（例えばＡｇ（ＯＨ））が形成されたことによると考えられる。
【００２９】
上述した知見に基づいて、以下に説明する本発明に至った。
【００３０】
図１に、本発明の一実施形態のはんだ被覆ボール５０の断面図を示す。図１に示すように、はんだ被覆ボール５０は、ボール状のコア２と、コア２を包囲するように設けられた、ＳｎおよびＡｇを含むはんだ層４とを有している。はんだ層４は、図１（ａ）に示すように単層で形成してもよいし、図１（ｂ）に示すように多層で形成してもよい。このはんだ層４は、はんだ層４に含まれる水分量が、標準状態の水蒸気量で１００μｌ／ｇ以下であるように制御されている。
【００３１】
はんだ被覆ボール５０は、はんだ層４に含まれる水分量が上記のように十分低く制御されているので、はんだ層４を加熱溶融した際にボイドが形成されるのを十分抑制できる。後の実施例で説明するが、はんだ層４に含まれる水分量が上記の値以下に制御されている場合、はんだ被覆ボール５０の接合強度の低下および位置ずれなどの不具合を十分に抑制できることが実験的に確認された。
【００３２】
本明細書において水分量とは、昇温脱離ガス分析装置（ＴＤＳ：Ｔｈｅｒｍａｌ Ｄｅｓｏｒｐｔｉｏｎ Ｓｐｅｃｔｒｏｍｅｔｅｒ（ＥＭＤ−ＷＡ１００Ｓ電子科学（株）製））を用いて以下に説明する方法で測定したものをいう。はんだ被覆ボールを２×１０-6Ｐａ以下に排気した雰囲気下に配置し、０．５℃／ｓｅｃの速さで室温から６００℃まで昇温する。この間に発生するガスの質量を成分毎に四重極質量分析装置で測定する。質量数が１８のガス成分を水として、その総量を求め、標準状態の体積に換算する。これをはんだ層４の質量で割ったものを水分量（μｌ／ｇ）とする。なお、はんだ層４の質量は、はんだ被覆ボール５０の質量から、コア２の質量を引き算して求めた。このはんだ層４の質量は、１００個オーダーのサンプルの平均値である。１００個オーダーのはんだ被覆ボール５０およびコア２の質量は、それぞれ、精密天秤を用いて測定されている。
【００３３】
はんだ被覆ボール５０は、ＢＧＡやＣＳＰ（Ｃｈｉｐ ｓｉｚｅ ｐａｃｋａｇｅ）などの入出力端子に用いられる。図２に、はんだ被覆ボール５０を備えるＢＧＡの一例を示す。図２（ａ）および（ｂ）は、それぞれ、ＢＧＡ７０の斜視図および断面図である。図２（ａ）および（ｂ）に示すように、ＢＧＡ７０は、インターポーザ６２と、インターポーザ６２の一方の面に搭載された半導体チップ６４と、他方の面に接合された複数のはんだ被覆ボール５０とを備えている。はんだ被覆ボール５０は、図２（ａ）に示すように、インターポーザ６２の面に格子状に配列されている。半導体チップ６４は、樹脂６６によって封止されている。半導体チップ６４は、金属ワイヤ６８およびインターポーザ６２内に形成された配線６９を介して、はんだ被覆ボール５０と電気的に接続されている。
【００３４】
上述したように本発明のはんだ被覆ボール５０は、加熱溶融した際にボイドが形成されるのが十分抑制されるので、インターポーザ６２にはんだ被覆ボール５０を固定する際の接続不良や、位置ずれを抑制できるため、ＢＧＡの信頼性を高くすることができる。
【００３５】
以下、水分量が、標準状態の水蒸気量で１００μｌ／ｇ以下であるように制御されているはんだ層４を具体的に説明する。
【００３６】
はんだ層４は、図１（ａ）に示すように、ＳｎとＡｇとの合金を含む単層のめっき層で構成される。
【００３７】
あるいは、はんだ層４は、図１（ｂ）に示すように複数の金属層で構成される多層構造を有していてもよい。すなわち、はんだ層４は、コア２を包囲するように設けられた第１の金属層６と、第１の金属層６を包囲するように設けられた第２の金属層８とで構成される。第１の金属層６および第２の金属層８のいずれか一方がＳｎを含む層であり、他方がＡｇを含む層である。上記のように、はんだ層４を多層構造にする場合であっても、実質的に、ＳｎとＡｇとの合金ではんだ層４を構成した場合と同様のはんだを、少なくとも接合状態において実現することができる。なお、はんだ層４を多層構造にする場合、はんだ層４を構成する各層の厚さを制御することにより、はんだ層４の組成を制御できる。
【００３８】
図１（ｂ）に示すように、はんだ層４を多層構造とした場合、第１の金属層６および第２の金属層８の厚さは、目的とするはんだの組成比に基づいて決定される。また、Ｓｎを含む層とＡｇを含む層とを、第１の金属層６と第２の金属層８とのいずれに配置してもよいが、耐酸化性に優れた方を外側（第２の金属層８）に形成することが好ましい。従って、例えばはんだ層４をＳｎ層とＡｇ層とで形成する場合、Ａｇ層を第２の金属層８とする方が好ましい。
【００３９】
はんだ層４のＡｇの質量百分率は、所望とするはんだの組成に応じて適宜決定されるが、典型的には、Ａｇの質量百分率が、０．５％以上４．０％以下であることが好ましい。
【００４０】
コア２は、例えばＣｕで形成される。コア２をＣｕで形成した場合、加熱時にコア２からはんだ層４にＣｕが拡散し、このＣｕと、はんだ層４に含まれているＳｎおよびＡｇとが、はんだを構成する材料となる。すなわちＳｎ−Ａｇ−Ｃｕ系のはんだが得られる。
【００４１】
コア２をＣｕで形成する場合、はんだ層４に含まれるＡｇの質量百分率を約２〜４％、より好ましくは約３．５％に設定することが望ましい。はんだ層４に含まれるＡｇの質量百分率が上記の値であれば、加熱によってＳｎ−Ａｇ−Ｃｕの三元共晶反応が起こり、単一の融点（約２１６℃）が得られるからである。また、この融点（約２１６℃）は、Ｓｎ−Ａｇの二元共晶の融点（約２２１℃）よりも低い。融点は、昇温速度２℃／分で測定したＤＴＡ曲線のオンセット温度（溶融開始温度）とした。
【００４２】
なお、はんだ層の成分を共晶組成に設定すると、様々な利点が得られる。例えば、はんだ層を溶融状態にした場合に流動性が高く、作業性に優れる。また、固化したはんだの組成および組織の均一性が高いので、機械的な強度が高く、せん断強さ、引っ張り強さおよび耐衝撃性が高い。従って、共晶組成を有するはんだ層を用いることが好ましい。
【００４３】
コア２の材料はＣｕに限られない。コア２は例えばＡｌなどの金属で形成してもよいし、樹脂で形成してもよい。コア２を樹脂で形成する場合には、コア２の表面にＮｉなどの金属層を例えば無電解めっき法で形成し、その上にはんだ層４を例えば電解めっき法で形成することが好ましい。
【００４４】
次に、はんだ被覆ボール５０の製造方法を例示する。
【００４５】
第１の方法は、めっき層を加熱溶融によって脱水する方法である。
【００４６】
まず、ボール状のコア２を用意する。次に、電解めっき法を用いて、コア２を包囲するようにＳｎおよびＡｇを含むめっき層を形成する。
【００４７】
めっき層は、例えば、ＳｎとＡｇとの合金の電解めっきによって形成される。あるいは、めっき層は、ＳｎとＡｇとの合金（第１のめっき層）を電解めっきした後、さらにＡｇ（第２のめっき層）を電解めっきすることによって、形成してもよい。あるいは、Ｓｎ（第１のめっき層）を電解めっきした後、さらにＡｇを電解めっきすることによって形成してもよい。なお、ＳｎとＡｇとは標準電極電位の差が大きいため、ＳｎとＡｇとの合金を工業的に電解めっきする場合、めっき条件の制御およびめっき液の管理に高い精度が要求されるが、上記めっき層を、Ｓｎを含むめっき層とＡｇを含むめっき層とで形成する場合、そのような高い精度は必要とされないため、電解めっきをより容易に行うことができる。
【００４８】
次に、上記めっき層（単層または多層）が形成されたコア２を加熱し、めっき層を所定の時間、溶融状態に保つ。
【００４９】
この加熱溶融は、はんだ被覆ボール５０を、はんだの濡れ性の低い表面上（例えばステンレスまたはセラミック基板などの上）に配置し、大気圧に設定されたＡｒなどの不活性雰囲気内で、所定の時間、所定の温度に加熱して行う。加熱温度は、最終的にはんだ層４を構成する材料の融点よりも数１０℃高い温度にする。例えば、コア２をＣｕで形成し、めっき層をＳｎとＡｇとの合金で形成し、めっき層に含まれるＡｇの質量百分率を約３．５％とした場合（はんだ層４を構成する材料の融点（三元共晶点）は２１６℃）、約２４０℃に加熱する。所定の時間の好ましい範囲は、１０分から３０分である。
【００５０】
以上のように、めっき層を加熱し、所定の時間溶融状態に保つことによって、電解めっき工程でめっき層にトラップされた水分を除去することができる。これにより、はんだ層４に含まれる水分量が、標準状態の水蒸気量で１００μｌ／ｇ以下であるように制御された、はんだ被覆ボール５０が作製される。
【００５１】
第２の方法は、図１（ｂ）に示すように、はんだ層４をＳｎ層とＡｇ層との金属層で構成する多層構造とし、Ａｇ層を電解めっき法以外の方法、例えば蒸着法で形成するものである。上述したように、電解めっき法でＡｇを含む金属層を形成した場合に水分がトラップされるので、Ａｇ層を電解めっき法以外の方法で形成する。これにより、はんだ層４に含まれる水分量が、上記値以下であるように制御された、はんだ被覆ボール５０が作製される。
【００５２】
以下、少なくとも半導体チップを含む素子または装置において、はんだ被覆ボールが使用され得る接続構造を総称して半導体接続構造と呼ぶ。この半導体接続構造は、以下に説明する方法で形成される。
【００５３】
まず図３（ａ）に示すように、はんだ被覆ボール５０と、このはんだ被覆ボール５０を接合する所望の基板２０とを用意する。基板２０は、例えば、ＢＧＡ（図２）やＣＳＰのインターポーザであり、基板２０の主面には、導電材料で形成されたパッド１８が設けられている。パッド１８は例えば、Ｃｕ層１２と、Ｎｉめっき層１４と、Ａｕめっき層１６との積層体で構成される。次に、はんだ被覆ボール５０をパッド１８上に配置した状態で、はんだ被覆ボール５０を加熱することによって、図３（ｂ）に示すようにはんだ層４を溶融させる。溶融状態にあるはんだ層を図３（ｂ）では４Ａで示す。次に、この溶融状態にあるはんだ層４Ａを冷却して固化させて、パッド１８に接合する。以上により、半導体接続構造が形成される。
【００５４】
この半導体接続構造では、基板２０に対するはんだ被覆ボール５０の接合強度が高く、また、位置ずれなどの不具合が生じにくい。従って、信頼性の高い半導体接続構造が提供される。
【００５５】
以下、実施例を説明する。なお、本発明のはんだボールは、電解めっき法を用いて好適に作製されるが、電解めっき法には、以下に説明する方法に限られず、公知の方法を用いることができる。例えば以下の実施例では、ＳｎとＡｇとの合金めっきのためのめっき液に、アルカンスルホン酸浴（例えば特開平８−１３１８５号公報、特開平１２−３４５９３号公報などを参照）を用いる場合を例示するが、これに限らず、グルコン酸−ヨウ化物浴（例えば特開平１０−３６９９５号公報参照）または、酒石酸浴（例えば表面技術４９．７５８（１９９８）参照）を用いても良い。
【００５６】
（実施例１）
実施例１のはんだ被覆ボール５０は、はんだ層４が、単一のＳｎとＡｇとの合金層で構成されている。以下、実施例１のはんだ被覆ボール５０の製造方法を説明する。
【００５７】
まず、（ａ）直径０．８ｍｍの球状の銅コアを１７．５％のＨＣｌ水溶液を用いて室温で１分間前処理する。（ｂ）これを室温で純水洗浄する（浸漬１分、流水１分）。（ｃ）有機酸に室温で３０秒浸漬する。（ｄ）メタンスルホン酸錫（Ｓｎとして２４ｇ／ｌ）、メタンスルホン酸銀（Ａｇとして１．４ｇ／ｌ）、およびスルホン酸、ヒドロキシカルボン酸、有機リン化合物、チオ尿素を含むめっき液（３０℃）を用い、電流密度０．３０Ａ／ｄｍ２でめっきし、ＳｎとＡｇとの合金めっき層（厚さ３５μｍ）を形成する。（ｅ）これを室温で純水洗浄する（浸漬１分、流水１分）。（ａ）〜（ｅ）までの工程はバレル容器の中で処理される。この後、はんだ被覆ボールをバレル容器から取り出し、（ｆ）室温で純水洗浄し（浸漬２分、流水２分）、（ｇ）６０℃で１０分間乾燥する。このはんだ被覆ボールを、大気圧、Ａｒ雰囲気内に置いて、２４０℃、１０分間加熱することによって、脱水した。
【００５８】
以上のようにして実施例１のはんだ被覆ボール（Ａｇの質量百分率３．５％）が作製された。
【００５９】
（実施例２）
実施例２のはんだ被覆ボール５０は、はんだ層４が、Ｓｎめっき層６と、Ａｇ蒸着層８との２層で構成されている。以下、実施例２のはんだ被覆ボール５０の製造方法を説明する。
【００６０】
まず、（ａ）直径０．５ｍｍの球状の銅コアを１７．５％のＨＣｌ水溶液を用いて室温で１分間前処理する。（ｂ）これを室温で純水洗浄する（浸漬１分、流水１分）。（ｃ）有機酸に室温で３０秒浸漬する。（ｄ）メタンスルホン酸錫（Ｓｎとして６０ｇ／ｌ）を含むめっき液（４０℃）を用い、電流密度０．３０Ａ／ｄｍ２でめっきし、Ｓｎめっき層（厚さ３４．２μｍ）を形成する。（ｅ）これを室温で純水洗浄する（浸漬１分、流水１分）。（ａ）〜（ｅ）までの工程はバレル容器の中で処理される。この後、はんだ被覆ボールをバレル容器から取り出し、（ｆ）室温で純水洗浄し（浸漬２分、流水２分）、（ｉ）６０℃で１０分間乾燥する。次に、（ｇ）圧力１×１０-4Ｐａに減圧し、不活性ガスとしてＡｒを導入して、圧力１×１０-2Ｐａの条件の下で、イオンプレーティング法によってＡｇ膜（厚さ０．８μｍ）を形成する。（ｈ）室温で純水洗浄し（浸漬２分、流水２分）、（ｉ）６０℃で１０分間乾燥する。
【００６１】
以上のようにして実施例２のはんだ被覆ボール（Ａｇの質量百分率３．７％）が作製された。
【００６２】
（実施例３）
実施例３のはんだ被覆ボール５０は、はんだ層４が、Ｓｎめっき層６と、Ａｇめっき層８との２層で構成されている。以下、実施例３のはんだ被覆ボール５０の製造方法を説明する。
【００６３】
まず、（ａ）直径０．３ｍｍの球状の銅コアを１７．５％のＨＣｌ水溶液を用いて室温で１分間前処理する。（ｂ）これを室温で純水洗浄する（浸漬１分、流水１分）。（ｃ）有機酸に室温で３０秒浸漬する。（ｄ）メタンスルホン酸錫（Ｓｎとして６０ｇ／ｌ）を含むめっき液（４０℃）を用い、電流密度０．３０Ａ／ｄｍ２でめっきし、Ｓｎめっき層（厚さ１０μｍ）を形成する。（ｅ）これを室温で純水洗浄する（浸漬１分、流水１分）。（ｆ）ヨウ化銀（Ａｇとして２０ｇ／ｌ）を含むめっき液（４０℃）を用い、電流密度０．１０Ａ／ｄｍ２でめっきし、Ａｇめっき層（厚さ０．2４μｍ）を形成する。（ｇ）これを室温で純水洗浄する。（ａ）〜（ｇ）までの工程はバレル容器の中で処理される。この後、はんだ被覆ボールをバレル容器から取り出し、（ｈ）室温で純水洗浄し（浸漬２分、流水２分）、（ｉ）６０℃で１０分間乾燥する。以上のようにして、実施例３のはんだ被覆ボール５０（Ａｇの質量百分率３．６％）が作製された。
【００６４】
なお、実施例３のはんだ被覆ボール５０はＡｇめっき層の厚さが比較的薄いので、加熱溶融による脱水を行うことなくはんだ層に含まれる水分量を十分低くすることができたが、Ａｇめっき層の厚さが大きく、はんだ層に含まれる水分量が、標準状態の水蒸気量で１００μｌ／ｇを超える場合には、上記工程（ｉ）の後に、実施例１と同様の加熱溶融による脱水工程を行うことにより、水分量を十分低くすることができる。
【００６５】
（比較例１〜３）
比較のために、比較例１〜３のはんだ被覆ボールを作製した。比較例１〜３のはんだ被覆ボールは、はんだ層４がいずれも単一のＳｎとＡｇとの合金層で構成されており、加熱溶融による脱水を行っていない。
【００６６】
比較例１のはんだ被覆ボールは、加熱溶融による脱水を行わない以外は、実施例１と同様の方法を用いて作製されている。
【００６７】
比較例２のはんだ被覆ボールは、直径０．５ｍｍの球状の銅コアを用いたこと以外は比較例１と同様の方法で作製されている。比較例２のはんだ被覆ボールのＡｇの質量百分率は、３．７％である。
【００６８】
比較例３のはんだ被覆ボールは、直径０．３ｍｍの球状の銅コアを用いたことおよび、めっき層の厚さを１０μｍとしたこと以外は比較例１と同様の方法で作製されている。比較例３のはんだ被覆ボールのＡｇの質量百分率は、３．６％である。
【００６９】
（評価）
実施例および比較例のはんだ被覆ボールを評価するために、それぞれのはんだ被覆ボールに含まれる水分量を測定した。また、それぞれのはんだ被覆ボールを加熱溶融し、発生したボイドの数および最大直径を測定すると共に、写真撮影を行った。さらに、接合実験を行った。
【００７０】
ボイドの最大直径およびボイド数は、以下のようにして測定した。まず図４（ａ）に示すように、主面にフラックス３２が配置されたＣｕ基板３０の上に、はんだ被覆ボールを配置した。次に、図４（ｂ）に示すように、２５０℃で１０秒間加熱することにより、はんだ層４を溶融させた（溶融はんだ４Ａ）。次に、図４（ｃ）に示すように、はんだ被覆ボールのＣｕコア部分を除去した。Ｃｕコアが除去された破面を上部から写真撮影すると共に、この破面に形成されたボイドの数および最大直径を測定した。ボイド数の測定には、直径１０μｍ以上のボイドを対象とした。
【００７１】
接合実験は、以下のようにして行った。１００個のはんだ被覆ボールを図４（ａ）に示すようにＣｕ基板３０の上に配置した。次に図４（ｂ）に示すように、はんだ層４を加熱溶融させた後、冷却して固化し、基板３０に接合させた。なお、加熱溶融は、上述したはんだ被覆ボールを配置した基板３０を、内部が２５０℃、かつ、窒素雰囲気に置換されたオーブンに１０秒間静置することによって行った。その後オーブンから取り出して、室温まで放冷した。
【００７２】
上記の方法で得られた１００個のはんだ被覆ボールのうち、基板３０から外れた（落下した）ものの数を数えた。
【００７３】
（結果）
実施例１および比較例１のそれぞれの写真撮影の結果を、図５（ａ）および（ｂ）に示す。
【００７４】
実施例１〜３および比較例１〜３の水分量、ボイド数およびボイドの最大直径の測定結果、ならびに、接合実験における落下個数を下記の表１に示す。
【００７５】
【表１】
【００７６】
表１から分かるように、実施例１〜３のはんだ被覆ボールはいずれも水分量が１００μｌ／ｇ以下であったのに対し、比較例１〜３のはんだ被覆ボールはいずれも１００μｌ／ｇを上回り、１８０〜１９０μｌ／ｇであった。なお、実施例１のはんだ被覆ボールは、加熱溶融脱水前の水分量が１９０μｌ／ｇ（比較例１に対応）であったのが、加熱溶融脱水後に３０μｌ／ｇとなった。
【００７７】
図５（ａ）および表１から分かるように、実施例１〜３の場合、全くボイドが観察されなかったのに対し、比較例１〜３の場合、直径５５〜８０μｍのボイドが９〜１５個／ｍｍ2観察された。これにより、水分量が１００μｌ／ｇ以下である本実施例のはんだ被覆ボールでは、ボイドの発生が効果的に抑制されたことが確認できた。また、表１から分かるように、実施例１〜３の場合、接合不良が全く確認されなかったのに対して、比較例１〜３の場合では接合不良が確認された。これにより、本実施例のはんだ被覆ボールでは、より確実に接合可能であることが分かった。
【００７８】
【発明の効果】
上述したように本発明によると、加熱溶融時におけるボイドの発生が抑制された、Ｓｎ−Ａｇ系はんだ層を有するはんだ被覆ボール、およびその製造方法を提供することができた。
【図面の簡単な説明】
【図１】（ａ）および（ｂ）は、本発明の一実施形態のはんだ被覆ボールの断面図である。
【図２】（ａ）および（ｂ）は、それぞれ、本発明のはんだ被覆ボールを用いたＢＧＡの斜視図および断面図である。
【図３】（ａ）および（ｂ）は、本発明の半導体接続構造の形成方法を説明する図である。
【図４】（ａ）、（ｂ）および（ｃ）は、ボイドの確認方法を説明する図である。
【図５】（ａ）および（ｂ）は、 実施例１および比較例１のそれぞれの写真撮影の結果である。
【符号の説明】
２ コア
４ はんだ層
４Ａ 溶融状態にあるはんだ層
６ 第１金属層
８ 第２金属層
１２ Ｃｕ層
１４ Ｎｉめっき層
１６ Ａｕめっき層
１８ パッド
２０ 基板
３０ 基板
３２ フラックス
５０ はんだ被覆ボール
６２ インターポーザ
６４ 半導体チップ
６６ 樹脂
６８ 金属ワイヤ
７０ ＢＧＡ

Claims (7)

  1. ボール状のコアを用意する工程と、
    電解めっき法を用いて、前記コアを包囲するように、ＳｎおよびＡｇを含むめっき層を形成する工程と、
    前記めっき層が形成された前記コアを加熱し、前記めっき層を所定の時間溶融状態に保つ工程と、
    溶融状態にある前記めっき層を固化してはんだ層を形成する工程と、を包含する、はんだ被覆ボールの製造方法。
  2. 前記めっき層を形成する工程は、ＳｎとＡｇとを含む合金めっき層を形成する工程を含む、請求項１に記載のはんだ被覆ボールの製造方法。
  3. 前記めっき層を形成する工程は、さらに、Ａｇを含むめっき層を形成する工程を含む、請求項２に記載のはんだ被覆ボールの製造方法。
  4. 前記めっき層を形成する工程は、
    前記コアを包囲するように、Ｓｎを含む第１めっき層を形成する工程と、
    前記コアを包囲するように、Ａｇを含む第２めっき層を形成する工程とを包含する、請求項１に記載のはんだ被覆ボールの製造方法。
  5. 前記はんだ層はＣｕ、ＳｎおよびＡｇを含む、請求項１から４のいずれかに記載のはんだ被覆ボールの製造方法。
  6. 前記はんだ層は、Ａｇの質量百分率が０．５％以上４．０％以下である、請求項５に記載のはんだ被覆ボールの製造方法。
  7. 前記はんだ層は、Ａｇの質量百分率が３．５％である、請求項５に記載のはんだ被覆ボールの製造方法。
JP2002283301A 2002-09-27 2002-09-27 はんだ被覆ボールの製造方法 Expired - Fee Related JP4175857B2 (ja)

Priority Applications (8)

Application Number Priority Date Filing Date Title
JP2002283301A JP4175857B2 (ja) 2002-09-27 2002-09-27 はんだ被覆ボールの製造方法
DE60325620T DE60325620D1 (de) 2002-09-27 2003-09-24 Lotbeschichtete kugel und verfahren zu ihrer herstellung und verfahren zur bildung einer halbleiterverbindungsstruktur
PCT/JP2003/012183 WO2004030428A1 (ja) 2002-09-27 2003-09-24 はんだ被覆ボールおよびその製造方法、ならびに半導体接続構造の形成方法
KR1020047006830A KR20050042060A (ko) 2002-09-27 2003-09-24 땜납 피복 볼 및 그 제조방법과 반도체 접속구조의 형성방법
AU2003266588A AU2003266588A1 (en) 2002-09-27 2003-09-24 Solder-coated ball and method for manufacture thereof, and method for forming semiconductor interconnecting structure
CNB038013290A CN100405883C (zh) 2002-09-27 2003-09-24 焊料包覆球及其制造方法和半导体连接构造的形成方法
US10/529,172 US7265046B2 (en) 2002-09-27 2003-09-24 Method of making a solder ball
EP03798471A EP1551211B1 (en) 2002-09-27 2003-09-24 Solder-coated ball and method for manufacture thereof, and method for forming semiconductor interconnecting structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002283301A JP4175857B2 (ja) 2002-09-27 2002-09-27 はんだ被覆ボールの製造方法

Publications (3)

Publication Number Publication Date
JP2004114123A JP2004114123A (ja) 2004-04-15
JP2004114123A5 JP2004114123A5 (ja) 2005-10-13
JP4175857B2 true JP4175857B2 (ja) 2008-11-05

Family

ID=32277202

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002283301A Expired - Fee Related JP4175857B2 (ja) 2002-09-27 2002-09-27 はんだ被覆ボールの製造方法

Country Status (1)

Country Link
JP (1) JP4175857B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4653406B2 (ja) * 2004-03-10 2011-03-16 株式会社アルバック 水崩壊性Ａｌ複合材料、水崩壊性Ａｌ溶射膜、及び水崩壊性Ａｌ粉の製造方法、並びに成膜室用構成部材及び成膜材料の回収方法
JP4831502B2 (ja) * 2008-09-25 2011-12-07 日立金属株式会社 耐落下衝撃特性に優れた接続端子用ボールおよび接続端子ならびに電子部品
KR102156373B1 (ko) 2013-05-10 2020-09-16 엘지이노텍 주식회사 솔더 페이스트
KR102516519B1 (ko) * 2015-04-22 2023-04-03 덕산하이메탈(주) 나노 그레인 사이즈에 의한 발열 반응을 이용한 저온 소결 접합소재 및 이의 제조방법
WO2016171525A1 (ko) * 2015-04-22 2016-10-27 덕산하이메탈(주) 발열 및 비정질 특성을 갖는 접합소재 및 이의 제조방법

Also Published As

Publication number Publication date
JP2004114123A (ja) 2004-04-15

Similar Documents

Publication Publication Date Title
CN100405883C (zh) 焊料包覆球及其制造方法和半导体连接构造的形成方法
JP4237325B2 (ja) 半導体素子およびその製造方法
KR101317019B1 (ko) 전자 디바이스 및 납땜 방법
KR101284363B1 (ko) 금속코어 솔더볼 및 이를 이용한 반도체 장치의 방열접속구조
KR101345940B1 (ko) 땜납, 납땜 방법 및 반도체 장치
JP2007031826A (ja) 接続用端子、およびこれを有する半導体搭載用基板
CN103972115B (zh) 半导体器件以及制造半导体器件的方法
US20060209497A1 (en) Pad structure of wiring board and wiring board
US6799711B2 (en) Minute copper balls and a method for their manufacture
JP2010003878A (ja) 回路基板及びその製造方法
JP4175857B2 (ja) はんだ被覆ボールの製造方法
JP4175858B2 (ja) はんだ被覆ボールの製造方法
JP2008147375A (ja) 半導体装置、回路配線基板及び半導体装置の製造方法
JP2004207534A (ja) 配線基板およびこれを用いた電子装置
KR102579479B1 (ko) 접속핀
KR102579478B1 (ko) 전기접속용 금속핀
JP2007123674A (ja) 配線基板、及び電子装置
JP3980473B2 (ja) 電子部品の製造方法
JP4338497B2 (ja) はんだ被覆ボールの製造方法
CN118848334A (zh) 一种低温钎焊的双层焊料凸点结构及电镀制备方法
KR20240033886A (ko) 접속핀 이송카트리지
KR20240033889A (ko) 접속핀
KR20240033887A (ko) 접속핀의 접속방법
JP2004207535A (ja) 配線基板およびこれを用いた電子装置
JP2002252305A (ja) 電子装置の実装構造

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20041116

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20041203

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050530

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050530

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080513

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080710

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080805

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080819

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110829

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110829

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120829

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120829

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130829

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees