[go: up one dir, main page]

CN100405883C - 焊料包覆球及其制造方法和半导体连接构造的形成方法 - Google Patents

焊料包覆球及其制造方法和半导体连接构造的形成方法 Download PDF

Info

Publication number
CN100405883C
CN100405883C CNB038013290A CN03801329A CN100405883C CN 100405883 C CN100405883 C CN 100405883C CN B038013290 A CNB038013290 A CN B038013290A CN 03801329 A CN03801329 A CN 03801329A CN 100405883 C CN100405883 C CN 100405883C
Authority
CN
China
Prior art keywords
solder
mentioned
layer
coated ball
solder layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CNB038013290A
Other languages
English (en)
Other versions
CN1572129A (zh
Inventor
近藤益雄
菊井文秋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Proterial Metals Ltd
Accurus Scientific Co Ltd
Original Assignee
Neomax Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2002283301A external-priority patent/JP4175857B2/ja
Priority claimed from JP2002291187A external-priority patent/JP4175858B2/ja
Application filed by Neomax Co Ltd filed Critical Neomax Co Ltd
Publication of CN1572129A publication Critical patent/CN1572129A/zh
Application granted granted Critical
Publication of CN100405883C publication Critical patent/CN100405883C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K35/00—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
    • B23K35/02—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by mechanical features, e.g. shape
    • B23K35/0222—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by mechanical features, e.g. shape for use in soldering, brazing
    • B23K35/0244—Powders, particles or spheres; Preforms made therefrom
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05023—Disposition the whole internal layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/11334—Manufacturing methods by local deposition of the material of the bump connector in solid form using preformed bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01018—Argon [Ar]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H01L2924/15747—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10234—Metallic balls
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3463—Solder compositions in relation to features of the printed circuit board or the mounting process
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Powder Metallurgy (AREA)
  • Wire Bonding (AREA)
  • Electroplating Methods And Accessories (AREA)

Abstract

本发明的焊料包覆球(50)，具有球状的芯(2)和设置成包围该芯的含有Sn和Ag的焊料层(4)，焊料层(4)中所含有的水分量，按标准状态下的水蒸汽量计，是100μl/g以下。

Description

焊料包覆球及其制造方法和半导体连接构造的形成方法
技术领域
本发明涉及于用作BGA等半导体装置的输入输出端子等的焊料包覆球及其制造方法。
背景技术
伴随着计算机设备的高性能化、小型化和网络装置的普及，对这些设备中所使用的印刷基板也要求更安装高密度化。目前，高密度表面安装部件，大多采用在部件周围具有导线端子的QFP(Quard FlatpackPackage)等，但是，近年来，已变成采用较小型的、可多管脚化的BGA(Ball Grid Array)。另外，在将水晶振子和温度补偿用IC进行重叠层压时，也用作间隔部件。
BGA(Ball Grid Array)，如图2(a)和(b)所示，是在LSI芯片的下面，以插件62介于中间，结合有焊料包覆球50的LSI组件。焊料包覆球50，以点阵排列状排列在插件62的一个面上，是组件的输入输出端子。这种焊料包覆球50，例如，是直径为0.1～1.0mm左右的微小球，例如，其是在由金属形成的球面上形成焊料层而构成的。
在利用电解镀法并使用铅-锡材料形成上述焊料层的情况下，将焊料包覆球加热熔融、与插件的焊接点接合时，有在所安装的焊料层内部产生空隙的问题。由于产生空隙，会在插件和焊料包覆球之间产生不接触良或位置偏移，因此存在BGA可靠性降低的问题。
本申请人发现，上述产生空隙的原因在于由电解镀法形成的焊料层中吸存了氢气，通过降低该氢气的产生量，可以抑制产生空隙。根据这种见解，本申请人公开了如下一种方法，即，通过控制镀液中的铅和锡的离子浓度和进行电解镀时的电流密度，可降低焊料层中所吸存的氢气量，从而降低空隙的产生(例如，特开平10-270836号公报(第2页和3页))。
近年来，正在研究将含铅焊料替换成无铅焊料(无Pb焊料)。作为无铅焊来说，例如，可使用Sn-Ag系焊料、或Sn-Ag-Cu系焊料等。
发明内容
利用电解镀法制作具有Sn-Ag系焊料层的焊料包覆球，将其加热熔融时，与上述的具有铅-锡系焊料层的焊料包覆球的情况同样，产生空隙。如以下所述可知，本发明人研究的结果是，该空隙与铅-锡系的情况不同，而是由氢气以外的原因产生的，是Sn-Ag系的特有问题。
本发明就是鉴于上述储点而提出的，其目的在于提供一种可抑制加热熔融时产生空隙的具有Sn-Ag系焊料层的焊料层包覆球及其制造方法和半导体连接构造的形成方法。
本发明的焊料包覆球，具有球状的芯和设置成包围上述芯的含有Sn和Ag的焊料层，使该焊料层中所含的水分量，按标准状态下的水蒸气量计，在100μl/g以下，由此，解决了上述课题。
上述焊料层，也可以含有Sn和Ag的合金。
上述焊料层，具有设置成包围上述芯的第一金属层和设置成包围上述第一金属层的第二金属层。上述第一金属层和上述第二焊料层的其中一层可以含有Sn，另一层可以含有Ag。
上述芯优选由Cu、Al或树脂形成。
上述焊料层的Ag的质量百分率优选为0.5％以上4.0％以下。
上述焊料层优选含有Cu、Sn和Ag。
上述焊料层的Ag的质量百分率优选为3.5％。
本发明的焊料包覆球的制造方法，包括：准备球状的芯的工序；利用电解镀法、形成包围上述芯的含有Sn和Ag的镀层的工序；加热形成有上述镀层的上述芯、并将上述镀层保持规定时间的熔融状态的工序；和，将处于熔融状态的上述镀层固化而形成焊料层的工序。由此，解决了上述课题。
上述形成镀层的工序，可以包括形成含有Sn和Ag的合金镀层的工序。
上述形成镀层的工序，还可以包括形成含有Ag的镀层的工序。
上述形成镀层的工序，可以包括：形成包围上述芯的含有Sn的第一镀层的工序；形成包围上述芯的含有Ag的第二镀层的工序。
上述焊料层可以含有Cu、Su和Ag。
上述焊料层的Ag的质量百分率优选为0.5％以上4.0％以下。
上述焊料层的Ag的质量百分率优选为3.5％。
本发明的焊料包覆球优选用上述所述的方法来制造。
本发明的焊料包覆球的制造方法，包括：准备球状的芯的工序；形成包围上述芯的含有Sn和Ag的焊料层的工序。上述形成焊料层的工序包括：使用含有三(3-羟丙基)膦10～25g/l、有机磺酸锡15～25g/l、有机磺酸银0.3～1.5g/l、有机磺酸50～100g/l和氨的镀液、并利用电解镀法形成含有Sn和Ag的合金的第一焊料层的工序。上述第一焊料层的Ag的质量百分率为0.5％以上2.5％以下。由此，解决了上述课题。
上述镀液优选还含有硫脲3～12g/l。
上述形成焊料层的工序，可以还包括形成含Ag的第二焊料层的工序。
上述第二焊料层，利用电解镀法、蒸镀法或胶体法来形成。
上述第二焊料层，优选利用电解镀法来形成，并且，厚度为0.5μm以下。
上述焊料层的Ag的质量百分率优选为3.0％以上4.0％以下。
上述第一焊料层的厚度优选为3μm以上50μm以下。
上述芯优选由Cu、Al或树脂形成。
上述焊料层的Ag的质量百分率优选为3.5％。
上述芯的直径优选为0.05mm以上1mm以下。
本发明的焊料包覆球优选用上述所述的方法来制造。
本发明的半导体连接构造的形成方法，包括：准备使用上述所述的方法制造的焊料包覆球的工序；准备配置有用导电材料形成的焊接点的基板的工序；在将上述焊料包覆球配置在上述焊接点上的状态下、通过加热上述焊料包覆球、使上述焊料层成为熔融状态的工序；和，将上述处于熔融状态的焊料层进行固化的工序。由此，解决了上述课题。
本发明的焊料包覆球，是具有球状的芯和设置包围该芯的含有Sn和Ag的焊料层的焊料包覆球，其中：上述焊料层含有由Sn和Ag的合金形成的第一焊料层，上述第一焊料层的Ag的质量百分率是0.5％以上2.5％以下，并且，上述焊料层中所含有的水分量，按标准状态下的水蒸汽量计，是100μl/g以下。由此，解决了上述课题。
上述焊料层还可以包括设置成包围上述第一焊料层的第二焊料层，上述第二焊料层包括Ag，厚度是0.5μm以下。
上述焊料层的Ag的质量百分率优选为3.0％以上4.0％以下。
上述第一焊料层的厚度优选为3μm以上50μm以下。
上述芯优选用Cu、Al或树脂来形成。
上述焊料层的Ag的质量百分率优选为3.5％。
上述芯的直径为0.05mm以上1mm以下。
本发明的半导体装置优选具有上述的焊料包覆球。
附图说明
图1(a)和(b)是本发明的实施方式1和2的焊料包覆球的剖面图。
图2(a)和(b)分别是使用了本发明的实施方式1和2的焊料包覆球的BGA立体图和剖面图。
图3(a)和(b)是说明本发明的半导体连接构造的形成方法的一个例子的图。
图4(a)、(b)和(c)是说明空隙的确认方法的图。
图5(a)和(b)分别是实施例1和比较例1的照片摄影的结果。
具体实施方式
本发明者们，为了证明对具有用电解镀法形成的Sn-Ag系焊接锡层的焊料包覆球进行加热熔融时所产生空隙的原因，对加热熔融时从焊料层释放出的气体进行分析。结果发现放出气体的主成分是水蒸气。本发明者们就是基于该事实得出如下见解。
作为放出气体主成分的水蒸气，在利用电解镀法形成焊料层时，焊料层中所捕集到的水分，加热熔融时产生气化。加热熔融时，水蒸气从焊料层中释放出，其结果形成空隙。而焊料层中捕集水分(由加热产生水蒸气的水分)的原因，可认为主要是焊料层中所含的Ag成分，例如，在电解镀工序中，形成Ag的水解生成物(例如，Ag(OH))而引起的。
基于以上的见解，完成了以下所说明的本发明。
(实施方式1)
图1中示出了本发明实施方式1的焊料包覆球50的剖面图。如图1所示，焊料包覆球50具有球状的芯2和设置成包围该芯2的含有Sn和Ag的焊料层4。焊料层4，如图1(a)所示，可以用单层形成，如图1(b)所示，可以用多层形成。对该焊料层4进行控制，使得焊料层4中所含有的水分量，按标准状态下的水蒸气量计，是100μl/g以下。
就焊料包覆球50来说，由于将焊料层4中所含有的水分量如上所述那样控制的相当低，所以加热熔融焊料层4时，能充分抑制空隙的形成。在后面的实施例中作了说明，实验也可确认，在将焊料层4中所含有的水分量控制在上述值以下时，可充分抑制焊料包覆球50的接合强度的降低和位置偏移等问题。
在本说明书中所说的水分量，是指利用升温脱离气体分析装置(TDS：Thermal Desorption Spectrometer(EMD-WA100S电子科学(株)制)并按以下说明的方法测定的水分量。将焊料包覆球放置在排气成为2×10-6Pa以下的环境氛围中，以0.5℃/sec的速度，从室温升温到600℃。用四重极质量分析装置测定每种成分在此期间所产生的气体质量，将质量数为18的气体成分作为水，求出其总量，并换算成标准状态下的体积。用焊料层4的质量除该体积，将其作为水分量(μl/g)。焊料层4的质量是从焊料包覆球50的质量中减去芯2的质量求得的。该焊料层4的质量是100个定制的样品的平均值，100个定制的焊料层包覆球50和芯2的质量，分别用精密天平进行测定。
焊料包覆球50用于BGA和CSP(Chip size package)等的输入输出端子。图2表示具有焊料包覆球50的BGA的一个例子。图2(a)和(b)分别是BGA70的立体图和剖面图。如图2(a)和(b)所示，BGA70具有插件62、搭载于插件62的一个面上的半导体芯片64和与另一面接合的多个焊料包覆球50。如图2(a)所示，焊料包覆球50以点阵状排列在插件62的面上。半导体芯片64由树脂66封闭。半导体芯片64，通过金属丝68和在插件62内形成的配线69，与焊料包覆球50电连接。
如上所述，本实施方式的焊料包覆球50，由于在加热熔融时能充分抑制空隙的形成，所以能抑制将焊料包覆球50固定在插件62上时的连接不良和位置偏移，从而提高了BGA的可靠性。
以下，具体地说明将水分量控制为按标准状态下的水蒸气量计是100μl/g以下的焊料层4。
如图1(a)所示，焊料层4是由含有Sn和Ag的合金的单层镀层构成的。
或者，如图1(b)所示，焊料层4可以具有用多层金属层构成的多层构造。即，焊料层4是由设置成包围芯2的第一金属层6和设置成包围第一金属层6的第二金属层8构成。第一金属层6和第二金属层8的其中一层是含有Sn的层，而另一层是含有Ag的层。如上所述，在使焊料层4为多层构造的情况下，实质上，可以至少在接合状态实现与用Sn和Ag的合金构成焊料层4的情况同样的焊料。再者，在使焊料层4为多层构造的情况下，通过控制构成焊料层4的各层厚度，可控制焊料层4的组成。
如图1(b)所示，在使焊料层4为多层构造时，第一金属层6和第二金属层8的厚度，可根据所要得到的焊料的组成比来决定。另外，也可将含有Sn的层和含有Ag的层配置为第一金属层6和第二金属层8的任一层，但优选是将耐氧化性优异的层形成在外侧(第二金属层8)。因此，例如，在由Sn层和Ag层形成焊料层4时，优选将Ag层作为第二金属层8。
焊料层4的Ag的质量百分率，可根据所要求的焊料组成适当决定。典型地讲，Ag的质量百分率，优选为0.5％以上4.0％以下。
芯2，例如用Cu形成。在用Cu形成芯2的情况下，加热时，Cu会从芯2扩散到焊料层4中，该Cu与焊料层4中所含有的Sn和Ag，成为构成焊料的材料。即，可得到Sn-Ag-Cu系的焊料。
在用Cu形成芯2的情况下，焊料层4中所含有的Ag的质量百分率，优选设定为2～4％，更优选设定为3.5％。如果焊料层4中所含有的Ag的质量百分率为上述值时，通过加热会引起Sn-Ag-Cu的三元共晶反应，得到单一的熔点(约216℃)。另外，该熔点(约216℃)低于Sn-Ag二元共晶的熔点(约221℃)。将以2℃/分钟的升温速度测定的DTA曲线的开始温度(熔融开始温度)作为熔点。
在将焊料层的成分设定为共晶组成时，可获得各种优点。例如，在将焊料层变成熔融状态时，流动性高，作业性优良。由于固化的焊料的组成和组织的均匀性很高，所以机械强度很高，剪切强度、拉伸强度和耐冲击性都很高。因此，优选使用具有共晶组成的焊料层。
芯2的材料并不限于Cu，例如，芯2也可由Al等金属形成，还可用树脂形成。在用树脂形成芯2时，优选为，利用例如无电解镀法在芯2的表面上形成Ni等金属层，再在其上利用例如电解镀法形成焊料层4。
以下，用举例示出焊料包覆球50的制造方法。
第一方法，是利用加热熔融对镀层进行脱水的方法。
首先，准备球状的芯2。接着，利用电解镀法，形成包围芯2的含有Sn和Ag的镀层。
镀层，例如，可用Sn和Ag的合金，通过电解镀来形成。或者，镀层，还可在电解镀了Sn和Ag的合金(形成了第一镀层)后，再通过电解镀Ag(形成第二镀层)来形成。或者，还可以电解镀了Sn(形成了第一镀层)后，再通过电解镀Ag(形成第二镀层)来形成。再者，由于Sn和Ag的标准电极电位差较大，所以在工业上电解镀Sn和Ag的合金的情况下，对于电镀条件的控制和电镀液的管理，要求相当高的精度，但用含Sn的镀层和含Ag的镀层形成上述镀层的情况下，由于不需要那样高的精度，所以可更容易地进行电解镀。
接着，对上述形成镀层(单层或多层)的芯2进行加热，将镀层熔融，并保持规定时间的熔融状态。
该加热熔融，是将焊料包覆球50配置在焊料润湿性低的表面上(例如不锈钢或陶瓷基板等上)，在设定为大气压的Ar等的不活泼性环境氛围中，以规定时间、加热至规定温度来进行。加热温度，最终为比构成焊料层4的材料熔点高数10℃的温度。例如，用Cu形成芯2，用Sn和Ag的合金形成镀层，将镀层中所含有的Ag的质量百分率取为3.5％的情况下(形成焊料层4的材料的熔点(三元共晶点)为216℃)，加热到约240℃，规定时间的优选范围是从10分钟到30分钟。
如以上所述，通过加热镀层、并保持规定时间的熔融状态，可除去在电解镀工序中镀层中所捕集的水分。由此，可制作成如下这样的焊料包覆球50，即，焊料层4中所含有的水分量，按标准状态下的水蒸气量计，可控制在100μl/g以下。
第二方法是，如图1(b)所示，在将焊接锡层4变成用Sn层和Ag层的金属层构成的多层构造时，可采用除电解镀法以外的其他方法例如蒸镀法来形成Ag层。如上所述，由于在用电解镀法形成含有Ag的金属层时捕集水分，所以采用除电解镀法以外的其他方法形成Ag层。由此，可制作如下这样的焊料包覆球50，即，可将焊料层4中所含有的水分量控制在上述值以下。
以下，将至少含有半导体芯片的元件或装置中可使用焊料包覆球的连接构造，统称为半导体连接构造。该半导体连接构造，按以下说明的方法来形成。
首先，如图3(a)所示，准备焊料包覆球50和接合该焊料包覆球50的所期望的基板20。基板20，例如，是BGA(图2)和CSP的插件，在基板20的主面上，设置用导电材料形成的焊接点18。焊接点18例如是由Cu层12、Ni镀层14、和Au镀层16的层压体构成。接着，将焊料包覆球50配置在焊接点18上，在此状态下，通过加热焊料包覆球50，如图3(b)所示，使焊料层4熔融。在图3(b)中，用4A表示处于熔融状态的焊料层。接着，将处于该熔融状态的焊料层4A冷却、并固化，接合在焊接点18上。由此，形成半导体连接构造。
在该半导体连接构造中，焊料包覆球50对基板20的接合强度很高，并且很难产生位置偏移等问题。因此，提供了可靠性很高的半导体连接构造。
以下说明实施例。本实施方式的焊料包覆球，优选使用电解镀法制作，对于电解镀法，并不限于以下说明的方法，可使用公知的方法。例如，在以下实施例中，对于用于进行Sn和Ag的合金镀的镀液，以使用烷烃磺酸浴(例如，参照特开平8-13185号公报、特开平12-34593号公报等)的情况为示例，但不限于此，也可以使用葡萄糖酸-碘化物浴(例如，参照特开平10-36995号公报)或酒石酸浴(例如，参照表面技术49.758(1998))。
(实施例1)
实施例1的焊料包覆球50，其焊料层4用单一的Sn和Ag的合金层构成。以下说明实施例1的焊料包覆球50的制造方法。
首先，(a)在室温下，使用17.5％的HCl水溶液，对直径为0.8mm的球状的铜芯进行1分钟前处理。(b)在室温下，对其用纯水洗净(浸渍1分钟，流水1分钟)。(c)在室温下，在有机酸中浸渍30秒。(d)使用含有甲磺酸锡(以Sn计，24g/l)、甲磺酸银(以Ag计，1.4g/l)、及磺酸、羟基羧酸、有机磷化合物和硫脲的镀液(30℃)，以电流密度0.30A/dm2进行镀，形成Sn和Ag的合金镀层(厚度为35μm)。(e)在室温下，将其用纯水洗净(浸渍1分钟，流水1分钟)。(a)～(e)的工序是在桶容器中进行处理的。其后，将焊料包覆球从桶容器中取出，(f)在室温下，用纯水洗净(浸渍2分钟，流水2分钟)、(g)在60℃下干燥10分钟。将该焊料包覆球置于大气压下、Ar环境氛围中，在240℃下，加热10分钟，由此进行了脱水。
如上所述那样地制作出实施例1的焊料包覆球(Ag的质量百分率为3.5％)。
(实施例2)
实施例2的焊料包覆球50的焊料层4，是由Sn镀层6和Ag蒸镀层8的二层构成。以下，说明实施例2焊料包覆球50的制造方法。
首先，(a)在室温下，用17.5％的HCl水溶液将直径为0.5mm的球状的铜芯进行1分钟前处理。(b)在室温下，将其用纯水洗净(浸渍1分钟，流水1分钟)。(c)在室温下，在有机酸中浸渍30秒钟。(d)使用含有甲磺酸锡(以Sn计，60g/l)的镀液(40℃)，以电流密度0.30A/dm2进行镀，形成Sn镀层(厚度为34.2μm)。(e)在室温下，将其用纯水洗净(浸渍1分钟，流水1分钟)。(a)～(e)的工序是在桶容器中进行处理的。其后，将焊料包覆球从桶容器中取出，(f)在室温下，用纯水洗净(浸渍2分钟，流水2分钟)、(i)在60℃下干燥10分钟。接着，(g)将压力减压到1×10-4Pa，导入作为不活泼性气体的Ar气，在压力为1×10-2Pa的条件下，利用离子镀法形成Ag膜(厚度为0.8μm)。(h)在室温下，用纯水洗净(浸渍2分钟，流水2分钟，(i)在60℃下干燥10分钟。
如上所述那样地制作了实施例2的焊料包覆球(Ag的质量百分率为3.7％)。
(实施例3)
实施例3的焊料包覆球50的焊料层4，是由Sn镀层6和Ag镀层8的二层构成。以下，说明实施例3的焊料包覆球50的制造方法。
首先，(a)在室温下，用17.5％的HCl水溶液，将直径为0.3mm的球状的铜芯进行1分钟前处理。(b)在室温下，将其用纯水洗净(浸渍1分钟，流水1分钟)。(c)在室温下，在有机酸中浸渍30秒钟。(d)使用含有甲磺酸锡(以Sn计，60g/l)的镀液(40℃)，以电流密度0.30A/dm2进行镀，形成Sn镀层(厚度为10μm)。(e)在室温下将其用纯水洗净(浸渍1分钟，流水1分钟)。(f)使用含碘化银(以Ag计，20g/l)的镀液(40℃)，以电流密度0.10A/dm2进行镀，形成Ag镀层(厚度为0.24μm)。(g)在室温下，将其用纯水洗净。(a)～(g)的工序是在桶容器中进行处理的。其后，将焊料包覆球从桶容器中取出，(h)在室温下，用纯水洗净(浸渍2分钟，流水2分钟)，(i)在60℃下干燥10分钟。如上所述那样，制作了实施例3的焊料包覆球50(Ag的质量百分率为3.6％)。
再者，实施例3的焊料包覆球50，由于Ag镀层的厚度比较薄，所以不必利用加热熔融进行脱水，焊料层中所含有的水分量就能相当低了，但是，Ag镀层的厚度很大时，焊料层中所含有的水分量，按标准状态下的水蒸汽量计，超过100μl/g的情况下，上述工序(i)之后，通过进行与实施例1同样的利用加热熔融的脱水工序，可充分降低水分量。
(比较例1～3)
为了比较，制作了比较例1～3的焊料包覆球。比较例1～3焊料包覆球的焊料层4，都是由单一的Sn和Ag的合金层构成，并且不利用加热熔融进行脱水。
比较例1的焊料包覆球，除了不利用加热熔融进行脱水以外，使用与实施例1同样的方法进行制作。
比较例2的焊料包覆球，除了使用直径为0.5mm的球状的铜芯以外，使用与比较例1同样的方法进行制作。比较例2的焊料包覆球中Ag的质量百分率为3.7％。
比较例3的焊料包覆球，除了使用直径为0.3mm的球状的铜芯以及将镀层厚度取为10μm以外，使用与比较例1同样的方法进行制作。比较例3的焊料包覆球中Ag的质量百分率为3.6％。
(评价)
为了评价实施例和比较例的焊料包覆球，分别测定各焊料包覆球中所含有的水分量。并将各焊料包覆球加热熔融，测定所产生的空隙的数量和最大直径，同时拍摄照片。再进行接合实验。
空隙的最大直径及空隙数，可按如下方法进行测定。首先，如图4(a)所示，在主面上配置了焊剂32的Cu基板30上，配置了焊料包覆球。接着，如图4(b)所示，通过在250℃下加热10秒钟，使焊料层4熔融(熔融焊料4A)。接着，如图4(c)所示，除去焊料包覆球的Cu芯部分。从上部拍摄除去了Cu芯的断面的照片，同时，测定该断面上所形成的空隙的数量和最大直径，对于空隙数的测定，是以直径为10μm以上的空隙作为对象。
接合实验按如下方法进行，如图4(a)所示，将100个焊料包覆球配置在Cu基板30上。接着，如图4(b)所示，将焊料层4加热熔融后，进行冷却、固化，接合在基板30上。加热熔融是通过如下这样的方式进行的，即，将上述配置了焊料包覆球的基板30，在内部为250℃且置换成氮气环境氛围的炉内，静置10秒钟。其后，从炉中取出，冷却到室温。
对利用上述方法得到的100个焊料包覆球之中、从基板30上脱落(落下)的焊料包覆球的数量进行计数。
(结果)
实施例1和比较例1的各自拍摄照片的结果分别示于图5(a)和((b)中。
实施例1～3和比较例1～3的水分量、空隙数和空隙的最大直径的测定结果、以及接合实验中的落下个数，都示于下述表1中。
表1
  水分量(μl/g)   空隙的最大直径尺寸(μm)   空隙数(个)   落下个数(个/100个)
 实施例1   30   -   0   0
 实施例2   65   -   0   0
 实施例3   80   -   0   0
 比较例1   190   80   12   1
 比较例2   180   60   15   2
 比较例3   180   55   9   1
由表1可知，实施例1～3的各个焊料包覆球的水分量都在100μl/g以下，与此相反，比较例1～3的焊料包覆球，都超过了100μl/g，达到180～190μl/g。再者，实施例1的焊料包覆球，加热熔融脱水前的水分量，虽然为190μl/g(对应于比较例1)，但是，加热熔融脱水后，成为了30μl/g。
由图5(a)和表1可知，实施例1～3的情况是，完全未观察到空隙，与其相反，比较例1～3的情况是，观察到直径为55～80μm的空隙为9～15个/mm2。由此可以确认，在水分量为100μl/g以下的本实施例的焊料包覆球中，有效地抑制了空隙的产生。另外，由表1可知，实施例1～3的情况是，接合状况完全良好，与此相反，在比较例1～3的情况中，可确认接合不良。由此可知，使用本实施例的焊料包覆球可形成更牢固的接合。
(实施方式2)
实施方式2的焊料包覆球，与实施方式1的焊料包覆球同样，含有Sn和Ag的焊料层4中所含有的水分量，按标准状态下的水蒸汽量计，控制在100μl/g以下。因此，与实施方式1同样，将焊料层4加热熔融时，可充分抑制空隙的形成。另外，利用以下的实施例进行说明，由实验可以确认，将焊料层4中所含有的水分量控制在上述值以下的情况下，可充分抑制焊料包覆球50的结合强度的降低和位置偏移等问题。
在实施方式2中，主要特征是，焊料层含有使用规定的镀液利用电解镀法形成的由Sn和Ag的合金形成的焊料层。
以下，参照图1(a)和(b)，说明实施方式2的焊料包覆球50。
实施方式2的焊料包覆球所具有的焊料层，如果含有至少由Sn和Ag的合金形成的焊料层，则如图1(a)所示那样可以用单层来形成，也可如图1(b)所示那样用多层来形成。
用单层形成焊料层4的情况下，如图1(a)所示，焊料包覆球50具有芯2和由Sn和Ag的合金形成的焊料层4。
用多层形成焊料层4的情况下，如图1(b)所示，焊料包覆球50具有由第一金属层6和设置成包围第一金属层6的第二金属层8构成的焊料层4。第一金属层6例如是由Sn和Ag的合金形成的焊料层，而第二金属层8例如是由Ag形成的焊料层。以下，将第一金属层6和第二金属层8分别称作第一焊料层6和第二焊料层8。
如图1(b)所示，即使将焊料层4变成为多层构造的情况下，实质上，至少在接合状态也可以实现与图1(a)所示的用Sn和Ag的合金构成焊料层4的情况同样的焊料。再者，在使焊料层4变成为多层构造的情况下，通过控制构成焊料层4的各层的厚度，可以控制焊料层4的组成。
以下，对图1(a)所示的焊料包覆球50的制造方法进行说明。
首先，准备球状的芯2。
接着，为了包围芯2，使用电解镀法形成由Sn和Ag的合金构成的焊料层4。对于镀液，使用含有三(3-羟丙基)膦10～25g/l、有机磺酸锡15～25g/l、有机磺酸银0.3～1.5g/l、有机磺酸50～100g/l和氨的溶液。为调节溶液的pH值，添加氨。pH值优选调整为3.5～5.0。作为有机磺酸锡、有机磺酸银和有机磺酸来说，分别使用在后述的实施例中说明的甲磺酸锡、甲磺酸锡银和甲磺酸。另外，上述镀液，更优选还含有硫脲3～12g/l。该镀液的详明说明见特开2000-34593号公报。
使用上述镀液，形成焊料层4，使得Ag的质量百分率在2.5％以下的范围内。电解镀优选将电流密度取为0.1～0.6A/dm2，镀液温度控制在20～30℃下进行。
根据以上所说明的方法，制作使焊料层4中所含的的水分量控制在按标准状态下的水蒸汽量计为100μl/g以下的焊料包覆球50。通过使用上述的规定的镀液进行电解镀，不必另行进行特殊处理，就能充分降低焊料层4中所含有的水分量。
在将焊料层4的Ag质量百分率设定为超过2.5％的情况下，如图1(b)所示，可以将焊料层4成为多层构造，在焊料层4的Ag质量百分率大于2.5％的情况下，当将焊料层4熔融时，结晶构造会更加微细化。因此，可提高焊料层包覆球50的接合硬度。
焊料层为多层构造的焊料包覆球50，通过使用上述电解镀法形成第一焊料层6后、再形成含有Ag的第二焊料层8来进行制作。在使焊料层4成为多层构造的情况下，优选使第一焊料层6的Ag质量百分率在0.5％以上，如果使第一焊料层6的Ag质量百分率取为0.5％以上，由于能充分减小第一焊料层6的表面粗糙度，所以能提高第二焊料层8的紧密接合性。由Ag形成的第二焊料层8，例如可利用电解镀法、蒸镀法或胶体法来形成。
在利用电解镀法形成第二焊料层8的情况下，将第二焊料层8的厚度设定在0.5μm以下，如上所述，由于认为用电解镀法形成的焊料层中捕集有水分的原因主要在于Ag成分，所以通过充分减小Ag层的厚度，可减少焊料层中捕集的水分量。
在使用电解镀法以外的其他方法形成第二焊料层8的情况下，没有必要将厚度设定在0.5μm以下，只要使厚度在上述值以下，由于熔融时焊料层很容易形成均匀组成，所以能抑制异常颗粒的形成。
根据以上所说明的方法，制作焊料层4的Ag质量百分率超过2.5％且控制焊料层4中所含水分量按标准状态下的水蒸汽量计为100μl/g以下的焊料包覆球50。
第一焊料层6和第二焊料层8的厚度，根据所要求的焊料的组成比来决定。另外，图1(b)所示的焊料包覆球50，第一焊料层6是Ag层，第二焊料层8是Sn和Ag的合金层，这样是可以的，但优选将耐氧化性优良的层形成在外侧(第二焊料层8)。即，由于Sn和Ag的合金层混有各种组成颗粒，所以将Sn和Ag的合金层作为第二焊料层8的情况下，当将焊料包覆球长期置于大气中时，表面很容易进行氧化，因腐蚀而变形，降低焊料接合时的湿润性，导致接合强度降低。因此，优选将第一焊料层6作为Sn和Ag的合金层，将第二焊料层8作为Ag层。
另外，优选使焊料层4中的Ag的质量百分率为3.0％以上4.0％以下。这是因为，如果焊料层4中所含有的Ag的质量百分率约为3.5％，由加热引起Sn-Ag的二元共晶反应，得到单一的熔点(约221℃)。如后面所说明的那样，将焊料层的成分设定成共晶组成时，可获得充分提高接合强度等各种优点。另外，Ag的质量百分率超过4.0％时，由加热会析出数十μm的粗大的Ag3Sn板状初晶(或针状初晶)，这就会成为焊料层产生龟裂等的原因，所以Ag的质量百分率优选在4.0％以下(参照“鉛フリ一はんだ付け技術  環境調和型实装の切り札”菅沼克昭著，工业调查会出版，(2001年1月20日))。
芯2例如由Cu形成。在用Cu形成芯2的情况下，加热时，Cu会从芯2扩散到焊料层4中，该Cu与焊料层4中所含有的Sn和Ag成为构成焊料的材料。即，得到Sn-Ag-Cu系焊料。
在用Cu形成芯2的情况下，将焊料层4中所含有的Ag的质量百分率，优选设定为2.0％以上4.0％以下，更优选设定为约3.5％。如果焊料层4中所含有的Ag的质量百分率为上述值时，由加热引起Sn-Ag-Cu的三元共晶反应，得到单一的熔点(约216℃)。另外，该熔点(约216℃)比Sn-Ag的二元共晶的熔点(约221℃)低。所谓熔点，是以升温度2℃/分钟测定的DTA曲线的开始温度(熔融开始温度)。
当按共晶组成设定焊料层的成分时，可获得各种优点。例如，在使焊料层成为熔融状态时，流动性较高，作业性优良。另外，由于固化的焊料的组成和组织的均匀性较高，所以机械强度也较高，剪切强度、拉伸强度和耐冲击性也较高。因此，优选使用具有共晶组成的焊料层。
芯2的材料，并不限于Cu。例如，芯2也可使用Al等金属形成，也可使用树脂形成。在用树脂形成芯2的情况下，优选例如利用无电解镀法在芯2的表面形成Ni等的金属层，再利用电解镀法，在其上形成焊料层4。
芯2的直径，典型地讲，在0.05mm以上1mm以下的范围。芯2地尺寸处于上述的范围的情况下，可充分提高接合时的强度。并能以相应高的密度与基板等接合。用Sn和Ag的合金形成的焊料层4或6的厚度，典型地讲，为3μm以上50μm以下。
实施方式2的焊料包覆球50也与实施方式1的焊料包覆球50同样，用于BGA(参照图2)和CSP等的输入输出端子。若使用该焊料包覆球50，加热熔融时，能够充分地抑制空隙的形成，所以能抑制将焊料包覆球50固定在插件62上时的连接不良和位置偏移等问题，从而提高BGA的可靠性。
与实施方式1同样，通过使用实施方式2的焊料包覆球50，可提供一种提高了焊料包覆球50对基板20的接合强度、难以产生位置偏移等问题、可靠性高的半导体连接构造。通过使用与实施方式1中参照图3说明的方法同样的方法，制作该半导体连接构造。
以下对实施例进行说明。
(实施例4)
实施例4的焊料包覆球50，其焊料层4是用单一的Sn-Ag的合金层构成的。以下对实施例4的焊料包覆球50的制造方法进行说明。
首先，准备直径为0.85mm的球状的铜芯2。另外，准备含有三(3-羟丙基)膦15g/l，甲磺酸锡(以Sn计，24g/l)、甲磺酸银(以Ag计，0.7g/l)、甲磺酸60g/l和硫脲5g/l的溶液，并准备添加铵盐调整pH值为4.0的镀液。
使用上述镀液，用Sn为阳极电极，以电流密度0.30A/dm2、在浴温30℃下，进行电镀，在铜芯2的表面上形成Sn和Ag的合金镀层4(厚度为35μm)。上述电解镀工序是在桶容器中进行处理的。
根据以上方法，制作了实施例4的焊料包覆球(焊料层4的Ag的质量百分率为1.8％)。
(实施例5)
实施例5的焊料包覆球50也与实施例4同样，其焊料层4是用单一的Sn和Ag的合金层构成的。以下，对实施例5的焊料包覆球50的制造方法进行说明。
首先，准备直径为0.60mm的球状的铜芯2。另外，准备含有三(3-羟丙基)膦20g/l、甲磺酸锡(以Sn计，24g/l)、甲磺酸银(以Ag计，0.95g/l)、甲磺酸70g/l和硫脲5g/l的溶液，并准备添加铵盐调整pH值为4.0的镀液。
使用上述镀液，用Sn为阳极电极，以电流密度0.30A/dm2、在浴温20℃下，进行电镀，在铜芯2的表面上形成Sn和Ag的合金镀层4(厚度为20μm)。上述电解镀工序是在桶容器中进行处理的。
根据以上方法，制作了实施例5的焊料包覆球(Ag的质量百分率为2.4％)。
(实施例6)
实施例6的焊料包覆球50，其焊料层4用Sn和Ag的合金层6和Ag层8的二层构成。以下，对实施例6的焊料包覆球50的制造方法进行说明。
首先，准备直径为0.50mm的球状的铜芯2。另外，准备含有三(3-羟丙基)膦13g/l、甲磺酸锡(以Sn计，24g/l)、甲磺酸银(以Ag计，0.4g/l)和甲磺酸50g/l的溶液，并准备添加铵盐调整pH值为4.0的镀液。
使用上述镀液，用Sn为阳极电极，以电流密度0.30A/dm2、在浴温30℃下，进行电镀，在铜芯2的表面上形成Sn和Ag的合金镀层6(厚度为10μm)。合金层6中的Ag的质量百分率为1.0％。
接着，使用碘化银镀浴、并利用电解镀法，在上述合金层6上形成Ag层(厚度为0.17μm)8。电解镀工序是在桶容器中进行处理的。
利用以上方法制作了实施例6的焊料包覆球。该焊料包覆球的焊料层4，用Sn和Ag的合金层6和Ag层8构成。焊料层4中的Ag的质量百分率为3.5％。
为了比较，制作了以下所说明的比较例4～6的焊料包覆球。
(比较例4)
比较例4的焊料包覆球，使用以下镀液进行电解镀，在这点上与实施例4不同。比较例4中所使用的镀液，含有甲磺酸锡(以Sn计，20g/l)、甲磺酸银(以Ag计，0.3g/l)和甲磺酸(100g/l)，将pH值调整到低于1.0。
使用上述镀液，使浴温为25℃，除此之外，在与实施例4相同的条件下进行电镀，在铜芯表面上形成Sn和Ag的合金镀层(厚度为35μm)。利用以上方法，制作了比较例4的焊料包覆球(Ag的质量百分率为1.8％)。
(比较例5)
比较例5的焊料包覆球，使用以下镀液进行电解镀，在这点上与实施例5不同。比较例5中所使用的镀液，含有硫酸锡(以Sn计，17g/l)、硫酸银(以Ag计，0.4g/l)和碘化钾(200g/l)，将pH值调整为9.0。
使用上述镀液，使浴温为25℃，除此之外，在与实施例5同样的条件下进行电镀。在铜芯表面上形成Sn和Ag的合金镀层(厚度为20μm)。利用以上方法，制作了比较例5的焊料包覆球(Ag的质量百分率为2.4％)。
(比较例6)
比较例6的焊料包覆球，使用以下镀液进行Sn和Ag的合金镀，在这点上与实施例6不同。比较例6中所使用的镀液，含有甲磺酸锡(以Sn计，18g/l)、甲磺酸银(以Ag计，0.2g/l)和甲磺酸(100g/l)，将pH值调整到低于1.0。
使用上述镀液，使浴温为25℃，除此之外，在与实施例6同样的条件下进行电镀，在铜芯表面上形成Sn和Ag的合金镀层(厚度为10μm)。合金镀层中的Ag的质量百分率为1.0％。
而且，使用与实施例6同样的碘化银镀浴，在上述合金镀层上形成Ag层(厚度为0.17μm)
利用以上方法制作了比较例6的焊料包覆球。该焊料包覆球的焊料层，用Sn和Ag的合金镀层和Ag层构成，焊料层中的Ag的质量百分率为3.5％。
(评价)
为了评价实施例和比较例的焊料包覆球，测定各个焊料包覆球中所含有的水分量。并将各个焊料包覆球加热熔融，测定所产生的空隙数量和最大直径。而且进行接合实验。
空隙的最大直径和空隙数量，按如下这样进行测定。首先，如图4(a)所示，在主面上配置了焊剂32的Cu基板30上，配置了焊料包覆球。接着，如图4(b)所示，通过在250℃下加热10秒钟，使焊料层4熔融(熔融焊料4A)。接着，如图4(c)所示，除去焊料包覆球的Cu芯部分。从上部拍摄除去了Cu芯断面的照片，同时，测定该断面上形成的空隙的数量和最大直径。对于空隙数的测定，以直径为10μm以上的空隙为对象。
按如下这样进行接合实验。如图4(a)所示，在Cu基板30上配置100个焊料包覆球。接着，如图4(b)所示，将焊料层4加热熔融后，进行冷却、固化，接合在基板30上。再者，加热熔融是通过如下这样进行的，即，将上述的配置了焊料包覆球的基板30，在内部温度为250℃且置换成氮气环境氛围的炉内，静置10秒钟。其后，从炉内取出，冷却到常温。
对用上述方法得到的100个焊料包覆球之中从基板30上脱落(落下)的焊料包覆球的个数进行计数。
(结果)
实施例4～6和比较例4～6的水分量、空隙数量和空隙的最大直径的测定结果、和接合实验中的落下个数，都示于下述表2中。
表2
  水分量(μl/g)   空隙的最大直径尺寸(μm)   空隙数(个)   落下个数(个/100个)
 实施例4   50   -   0   0
 实施例5   70   -   0   0
 实施例6   80   -   0   0
 比较例4   200   80   14   1
 比较例5   200   70   16   1
 比较例6   200   60   12   1
由表2可知，实施例4～6的焊料包覆球的水分量都在100μl/g以下，与其相对，比较4～6的焊料包覆球的水分量都为200μl/g。
由表2可知，实施例4～6的情况是，全部未观察到空隙，与其相对，比较例4～6的情况是，观察到直径为60～80μm的空隙是12～16个/mm2。由此可以确认，使用水分量在100μl/g以下的本实施例的焊料包覆球，可有效地抑制空隙的产生。另外，由表2可知，实施例4～6的情况是，接合完成良好，与其相对，比较例4～6的情况是，确认接合不良。由此，使用本实施例的焊料包覆球，可形成更牢固的接合。
产业上的可应用性
根据本发明，可提供一种能够抑制加热熔融时的空隙的产生、具有Sn-Ag系焊料层的焊料包覆球、及其制造方法。本发明的焊料包覆球，最适宜用于BGA和CSP等的输入输出端子。

Claims (35)

1.一种焊料包覆球，其特征在于：
具有：球状的芯；和
设置成包围上述芯的含有Sn和Ag的焊料层，
使所述焊料层中所含有的水分量，按标准状态下的水蒸气量计，为100μl/g以下，
2.根据权利要求1所述的焊料包覆球，其特征在于：上述焊料层含有Sn和Ag的合金。
3.根据权利要求1所述的焊料包覆球，其特征在于：
上述焊料层具有设置成包围上述芯的第一金属层和设置成包围上述第一金属层的第二金属层，
上述第一金属层和上述第二焊料层的其中一层含有Sn，另一层含有Ag。
4.根据权利要求1～3中任一项所述的焊料包覆球，其特征在于：上述芯用Cu、Al或树脂形成。
5.根据权利要求1～3中任一项所述的焊料包覆球，其特征在于：上述焊料层的Ag的质量百分率为0.5％以上4.0％以下。
6.根据权利要求1～3中任一项所述的焊料包覆球，其特征在于：上述焊料层含有Cu、Sn和Ag。
7.根据权利要求6所述的焊料包覆球，其特征在于：上述焊料层的Ag的质量百分率为3.5％。
8.一种焊料包覆球的制造方法，其特征在于：包括：
准备球状的芯的工序；
利用电解镀法、形成包围上述芯的含有Sn和Ag的镀层的工序；
加热形成有上述镀层的上述芯、并将上述镀层保持规定时间的熔融状态的工序；和
将处于熔融状态的上述镀层固化来形成焊料层的工序。
9.根据权利要求8所述的焊料包覆球的制造方法，其特征在于：所述形成镀层的工序，包括形成含有Sn和Ag的合金镀层的工序。
10.根据权利要求9所述的焊料包覆球的制造方法，其特征在于：上述形成镀层的工序，还包括形成含有Ag的镀层的工序。
11.根据权利要求8所述的焊料包覆球的制造方法，其特征在于：
上述形成镀层的工序，包括：形成包围上述芯的含有Sn的第一镀层的工序；和，形成包围上述芯的含有Ag的第二镀层的工序。
12.根据权利要求8～11中任一项所述的焊料包覆球的制造方法，其特征在于：上述焊料层含有Cu、Su和Ag。
13.根据权利要求12所述的焊料包覆球的制造方法，其特征在于：上述焊料层的Ag的质量百分率为0.5％以上4.0％以下。
14.根据权利要求12所述的焊料包覆球的制造方法，其特征在于：上述焊料层的Ag的质量百分率为3.5％。
15.一种利用权利要求8所述的方法制造的焊料包覆球。
16.一种焊料包覆球的制造方法，其特征在于：
包括：准备球状的芯的工序；和，形成包围上述芯的含有Sn和Ag的焊料层的工序，
上述形成焊料层的工序包括：使用含有三(3-羟丙基)膦10～25g/l、有机磺酸锡15～25g/l、有机磺酸银0.3～1.5g/l、有机磺酸50～100g/l和氨的镀液、并利用电解镀法形成含有Sn和Ag的合金的第一焊料层的工序，
上述第一焊料层的Ag的质量百分率为0.5％以上2.5％以下。
17.根据权利要求16所述的焊料包覆球的制造方法，其特征在于：上述镀液还含有硫脲3～12g/l。
18.根据权利要求16所述的焊料包覆球的制造方法，其特征在于：上述形成焊料层的工序，还包括形成含有Ag的第二焊料层的工序。
19.根据权利要求18所述的焊料包覆球的制造方法，其特征在于：上述第二焊料层，利用电解镀法、蒸镀法或胶体法形成。
20.根据权利要求19所述的焊料包覆球的制造方法，其特征在于：上述第二焊料层，利用电解镀法形成，并且，厚度为0.5μm以下。
21.根据权利要求18～20中任一项所述的焊料包覆球的制造方法，其特征在于：上述焊料层的Ag的质量百分率，为3.0％以上4.0％以下。
22.根据权利要求16～20中任一项所述的焊料包覆球的制造方法，其特征在于：上述第一焊料层的厚度为3μm以上50μm以下.
23.根据权利要求16～20中任一项所述的焊料包覆球的制造方法，其特征在于：上述芯用Cu、Al或树脂形成。
24.根据权利要求16～20中任一项所述的焊料包覆球的制造方法，其特征在于：上述焊料层的Ag的质量百分率为3.5％。
25.根据权利要求16～20中任一项所述的焊料包覆球的制造方法，其特征在于：上述芯的直径为0.05mm以上1mm以下。
26.一种利用权利要求16所述的方法制造的焊料包覆球。
27.一种半导体连接构造的形成方法，其特征在于：包括：
准备利用权利要求8和16中任一项所述的方法制造的焊料包覆球的工序；
准备配置有用导电材料形成的焊接点的基板的工序；
在将上述焊料包覆球配置在上述焊接点上的状态下、通过加热上述焊料包覆球、使上述焊料层成为熔融状态的工序；和
将上述处于熔融状态的焊料层进行固化的工序。
28.一种焊料包覆球，具有球状的芯和设置成包围该芯的含有Sn和Ag的焊料层，其特征在于：
上述焊料层含有由Sn和Ag的合金形成的第一焊料层，
上述第一焊料层的Ag的质量百分率是0.5％以上2.5％以下，并且，上述焊料层中所含有的水分量，按标准状态下的水蒸汽量计，是100μl/g以下。
29.根据权利要求28所述的焊料包覆球，其特征在于：
上述焊料层还包括设置成包围上述第一焊料层的第二焊料层，
上述第二焊料层包括Ag，厚度是0.5μm以下。
30.权利要求29中所述的焊料包覆球，其特征在于：上述焊料层的Ag的质量百分率为3.0％以上4.0％以下。
31.根据权利要求28～30中任一项所述的焊料包覆球，其特征在于：上述第一焊料层的厚度为3μm以上50μm以下。
32.根据权利要求28～30中任一项所述的焊料包覆球，其特征在于：上述芯用Cu、Al或树脂形成。
33.根据权利要求30所述的焊料包覆球，其特征在于：上述焊料层的Ag的质量百分率为3.5％。
34.根据权利要求28～30中任一项所述的焊料包覆球，其特征在于：上述芯的直径为0.05mm以上1mm以下。
35.一种具有权利要求1、15、26和28中任一项所述的焊料包覆球的半导体装置。
CNB038013290A 2002-09-27 2003-09-24 焊料包覆球及其制造方法和半导体连接构造的形成方法 Expired - Lifetime CN100405883C (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP283301/2002 2002-09-27
JP2002283301A JP4175857B2 (ja) 2002-09-27 2002-09-27 はんだ被覆ボールの製造方法
JP2002291187A JP4175858B2 (ja) 2002-10-03 2002-10-03 はんだ被覆ボールの製造方法
JP291187/2002 2002-10-03

Publications (2)

Publication Number Publication Date
CN1572129A CN1572129A (zh) 2005-01-26
CN100405883C true CN100405883C (zh) 2008-07-23

Family

ID=32044636

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB038013290A Expired - Lifetime CN100405883C (zh) 2002-09-27 2003-09-24 焊料包覆球及其制造方法和半导体连接构造的形成方法

Country Status (7)

Country Link
US (1) US7265046B2 (zh)
EP (1) EP1551211B1 (zh)
KR (1) KR20050042060A (zh)
CN (1) CN100405883C (zh)
AU (1) AU2003266588A1 (zh)
DE (1) DE60325620D1 (zh)
WO (1) WO2004030428A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103189159A (zh) * 2010-10-27 2013-07-03 昭和电工株式会社 焊料球的制造方法

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101244396B1 (ko) * 2005-05-27 2013-03-25 가부시키가이샤 네오맥스 마테리아르 은피복 볼 및 그 제조 방법
US7674637B2 (en) * 2007-05-17 2010-03-09 International Business Machines Corporation Monitoring cool-down stress in a flip chip process using monitor solder bump structures
TW200847877A (en) * 2007-05-28 2008-12-01 Hon Hai Prec Ind Co Ltd Solder ball and electrical connector using the solder ball
KR101055485B1 (ko) * 2008-10-02 2011-08-08 삼성전기주식회사 범프볼을 갖는 반도체 패키지
JP5635913B2 (ja) * 2009-01-19 2014-12-03 株式会社日本スペリア社 線はんだ及びその供給方法と供給装置
US9175400B2 (en) * 2009-10-28 2015-11-03 Enthone Inc. Immersion tin silver plating in electronics manufacture
US20120161312A1 (en) * 2010-12-23 2012-06-28 Hossain Md Altaf Non-solder metal bumps to reduce package height
KR101811301B1 (ko) * 2011-05-24 2017-12-26 삼성전자주식회사 반도체 패키지
CN102867797A (zh) * 2011-07-07 2013-01-09 廖永丰 电子封装焊球结构
WO2013031588A1 (ja) * 2011-09-02 2013-03-07 三菱マテリアル株式会社 ハンダ粉末及びこの粉末を用いたハンダ用ペースト
US9219030B2 (en) 2012-04-16 2015-12-22 Taiwan Semiconductor Manufacturing Co., Ltd. Package on package structures and methods for forming the same
DE102012109922B4 (de) 2012-04-16 2020-04-16 Taiwan Semiconductor Manufacturing Co., Ltd. Package-on-Package-Struktur und Verfahren zur Herstellung derselben
US9768137B2 (en) * 2012-04-30 2017-09-19 Taiwan Semiconductor Manufacturing Company, Ltd. Stud bump structure for semiconductor package assemblies
KR20140036533A (ko) * 2012-09-17 2014-03-26 삼성전기주식회사 인쇄회로기판 및 그 제조방법
US8928134B2 (en) 2012-12-28 2015-01-06 Taiwan Semiconductor Manufacturing Company, Ltd. Package on package bonding structure and method for forming the same
KR101284363B1 (ko) * 2013-01-03 2013-07-08 덕산하이메탈(주) 금속코어 솔더볼 및 이를 이용한 반도체 장치의 방열접속구조
JP5811307B2 (ja) * 2013-06-28 2015-11-11 千住金属工業株式会社 はんだ材料及びはんだ継手
JP5692314B2 (ja) * 2013-09-03 2015-04-01 千住金属工業株式会社 バンプ電極、バンプ電極基板及びその製造方法
JP6106154B2 (ja) 2014-12-26 2017-03-29 千住金属工業株式会社 はんだ材料の製造方法
JP6607006B2 (ja) * 2015-12-01 2019-11-20 三菱マテリアル株式会社 ハンダ粉末及びこの粉末を用いたハンダ用ペーストの調製方法
KR102420126B1 (ko) * 2016-02-01 2022-07-12 삼성전자주식회사 반도체 소자
EP3226291B1 (en) * 2016-04-01 2024-04-03 Nichia Corporation Method of manufacturing a light emitting element mounting base member, and light emitting element mounting base member
TWI590259B (zh) * 2016-04-29 2017-07-01 南茂科技股份有限公司 焊球、其製造方法以及半導體元件
CN107482416A (zh) * 2017-06-16 2017-12-15 得意精密电子(苏州)有限公司 电连接器的制造方法
CN107541702A (zh) * 2017-09-08 2018-01-05 张家港创博金属科技有限公司 一种高效为核球镀层的方法与装置
CN107877030B (zh) * 2017-11-07 2020-01-14 深圳市汉尔信电子科技有限公司 一种纳米锡铋复合焊膏及制备方法
JP6892621B1 (ja) * 2020-09-10 2021-06-23 千住金属工業株式会社 核材料、電子部品及びバンプ電極の形成方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6337445B1 (en) * 1998-03-16 2002-01-08 Texas Instruments Incorporated Composite connection structure and method of manufacturing
JP2002057177A (ja) * 2000-08-09 2002-02-22 Hitachi Metals Ltd はんだボールおよびその製造方法
JP2002239780A (ja) * 2001-02-09 2002-08-28 Nippon Steel Corp ハンダ合金、ハンダボール及びハンダバンプを有する電子部材
US6518667B1 (en) * 2000-02-29 2003-02-11 Allied Material Corporation Semiconductor package using micro balls and production method thereof
US6610591B1 (en) * 2000-08-25 2003-08-26 Micron Technology, Inc. Methods of ball grid array

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5535238B2 (zh) * 1975-01-24 1980-09-12
JP3274766B2 (ja) 1994-06-28 2002-04-15 荏原ユージライト株式会社 低融点錫合金めっき浴
US5971253A (en) * 1995-07-31 1999-10-26 Tessera, Inc. Microelectronic component mounting with deformable shell terminals
US5573859A (en) * 1995-09-05 1996-11-12 Motorola, Inc. Auto-regulating solder composition
JP3466824B2 (ja) 1996-07-19 2003-11-17 株式会社大和化成研究所 錫−銀合金めっき浴
JPH10144813A (ja) 1996-11-06 1998-05-29 Sumitomo Kinzoku Electro Device:Kk Ｉｃパッケージの電極構造及びその製造方法
JP3837446B2 (ja) 1997-03-27 2006-10-25 株式会社Ｎｅｏｍａｘマテリアル 微小球のハンダめっき法
US6120885A (en) * 1997-07-10 2000-09-19 International Business Machines Corporation Structure, materials, and methods for socketable ball grid
US20020046627A1 (en) * 1998-06-10 2002-04-25 Hitoshi Amita Solder powder, flux, solder paste, soldering method, soldered circuit board, and soldered joint product
JP4223648B2 (ja) * 1999-12-02 2009-02-12 昭和電工株式会社 はんだ付けフラックス
JP3816241B2 (ja) * 1998-07-14 2006-08-30 株式会社大和化成研究所 金属を還元析出させるための水溶液
JP2001220691A (ja) 2000-02-03 2001-08-14 Okuno Chem Ind Co Ltd 導電性微粒子
US6517602B2 (en) * 2000-03-14 2003-02-11 Hitachi Metals, Ltd Solder ball and method for producing same
JP2001332641A (ja) * 2000-05-25 2001-11-30 Hitachi Ltd 半導体装置の製造方法および半導体装置
US6781065B1 (en) * 2000-06-08 2004-08-24 The Whitaker Corporation Solder-coated articles useful for substrate attachment
JP3350026B2 (ja) * 2000-08-01 2002-11-25 エフシーエム株式会社 電子部品用材料、電子部品用材料の接続方法、ボールグリッドアレイ型電子部品およびボールグリッドアレイ型電子部品の接続方法
JP4660065B2 (ja) * 2000-08-04 2011-03-30 積水化学工業株式会社 導電性微粒子及び基板構成体
US7053491B2 (en) * 2002-02-04 2006-05-30 Intel Corporation Electronic assembly having composite electronic contacts for attaching a package substrate to a printed circuit board

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6337445B1 (en) * 1998-03-16 2002-01-08 Texas Instruments Incorporated Composite connection structure and method of manufacturing
US6518667B1 (en) * 2000-02-29 2003-02-11 Allied Material Corporation Semiconductor package using micro balls and production method thereof
JP2002057177A (ja) * 2000-08-09 2002-02-22 Hitachi Metals Ltd はんだボールおよびその製造方法
US6610591B1 (en) * 2000-08-25 2003-08-26 Micron Technology, Inc. Methods of ball grid array
JP2002239780A (ja) * 2001-02-09 2002-08-28 Nippon Steel Corp ハンダ合金、ハンダボール及びハンダバンプを有する電子部材

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103189159A (zh) * 2010-10-27 2013-07-03 昭和电工株式会社 焊料球的制造方法
CN103189159B (zh) * 2010-10-27 2015-07-08 昭和电工株式会社 焊料球的制造方法

Also Published As

Publication number Publication date
CN1572129A (zh) 2005-01-26
EP1551211A4 (en) 2005-12-07
EP1551211B1 (en) 2008-12-31
KR20050042060A (ko) 2005-05-04
DE60325620D1 (de) 2009-02-12
AU2003266588A1 (en) 2004-04-19
WO2004030428A1 (ja) 2004-04-08
US20060055054A1 (en) 2006-03-16
US7265046B2 (en) 2007-09-04
EP1551211A1 (en) 2005-07-06

Similar Documents

Publication Publication Date Title
CN100405883C (zh) 焊料包覆球及其制造方法和半导体连接构造的形成方法
JP2007031826A (ja) 接続用端子、およびこれを有する半導体搭載用基板
EP1009202A1 (en) Soldering member for printed wiring boards
KR101284363B1 (ko) 금속코어 솔더볼 및 이를 이용한 반도체 장치의 방열접속구조
KR101345940B1 (ko) 땜납, 납땜 방법 및 반도체 장치
JP4973231B2 (ja) 銅のエッチング処理方法およびこの方法を用いてなる配線基板と半導体パッケージ
US7132020B2 (en) Solder for use on surfaces coated with nickel by electroless plating
US20050253263A1 (en) Wiring substrate and process for manufacturing the same
US20060209497A1 (en) Pad structure of wiring board and wiring board
JP4175858B2 (ja) はんだ被覆ボールの製造方法
JP4175857B2 (ja) はんだ被覆ボールの製造方法
JPH11343594A (ja) 電気・電子部品用材料とその製造方法、それを用いた電気・電子部品
KR102579478B1 (ko) 전기접속용 금속핀
KR102579479B1 (ko) 접속핀
US20040096688A1 (en) Lead-free joining material and joining method using the same
JP4338497B2 (ja) はんだ被覆ボールの製造方法
KR100743190B1 (ko) 저융점 무연 솔더 및 그의 제조 방법
JP3980473B2 (ja) 電子部品の製造方法
JP2001168513A (ja) 非鉛系はんだ材料被覆基板の製造方法
JP2004207534A (ja) 配線基板およびこれを用いた電子装置
JP2007123674A (ja) 配線基板、及び電子装置
KR20240033887A (ko) 접속핀의 접속방법
KR20240033886A (ko) 접속핀 이송카트리지
KR20240033889A (ko) 접속핀
CN118848334A (zh) 一种低温钎焊的双层焊料凸点结构及电镀制备方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: NEOMAX MATERIALS CO., LTD.

Free format text: FORMER OWNER: SHINO MAGNITIC MATEERIAL CO., LTD.

Effective date: 20050520

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20050520

Address after: Japan's Osaka suita

Applicant after: NEOMAX MATERIALS CO.,LTD.

Address before: Japan's Osaka City of Osaka

Applicant before: Neomax Co.,Ltd.

C14 Grant of patent or utility model
GR01 Patent grant
CP01 Change in the name or title of a patent holder
CP01 Change in the name or title of a patent holder

Address after: Japan's Osaka suita

Patentee after: NEOMAX MAT Co.,Ltd.

Address before: Japan's Osaka suita

Patentee before: NEOMAX MATERIALS CO.,LTD.

TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20220117

Address after: No. 508-51, Wen Xian Road, Bende District, Tainan, Taiwan, China

Patentee after: ACCURUS SCIENTIFIC Co.,Ltd.

Address before: Japan's Osaka suita

Patentee before: NEOMAX MAT Co.,Ltd.

CX01 Expiry of patent term
CX01 Expiry of patent term

Granted publication date: 20080723