JP4151155B2 - ノッチ付化合物半導体ウェハの製造方法 - Google Patents
ノッチ付化合物半導体ウェハの製造方法 Download PDFInfo
- Publication number
- JP4151155B2 JP4151155B2 JP13591399A JP13591399A JP4151155B2 JP 4151155 B2 JP4151155 B2 JP 4151155B2 JP 13591399 A JP13591399 A JP 13591399A JP 13591399 A JP13591399 A JP 13591399A JP 4151155 B2 JP4151155 B2 JP 4151155B2
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- semiconductor wafer
- notch
- gaas
- grinding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54493—Peripheral marks on wafers, e.g. orientation flats, notches, lot number
Landscapes
- Mechanical Treatment Of Semiconductor (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、ノッチ付化合物半導体ウェハの製造方法に関する。
【０００２】
【従来の技術】
ＧａＡｓウェハは、受光素子、発光素子、高周波素子等の基板として幅広く使われている。これらＧａＡｓウェハにイオンを打ち込んだり、エピタキシャル層を形成して半導体素子を製造するには、その製造コストを考えた場合、Ｓｉウェハと同様に大口径のウェハを使用した方が製造コストが低い。このため、ＧａＡｓウェハでは、現在４インチ（１００ｍｍ）径のウェハが主流となっているが、生産性を上げるため６インチ（１５０ｍｍ）径のウェハも使用され始め、将来は６インチ径のウェハが主流になると考えられる。
【０００３】
Ｓｉウェハは、大口径化が進むにつれて、Ｓｉウェハの方向性を特定するオリエンテーションフラット及びインデクスフラットをＳｉウェハに形成する代わりに、Ｓｉウェハの外周に図６に示すように略Ｖ字形状のノッチ１と呼ばれる切り欠きを形成したノッチ付きウェハ２がデバイスメーカで使用されるようになった。デバイスメーカではノッチ１に直径１〜２ｍｍ程度の細いピン（図示せず。）を当ててノッチ付きウェハ２の方向を揃えるのである。
【０００４】
図６は従来の半導体ウェハのノッチ付近の部分拡大図である。
【０００５】
同図に示すノッチ１は、角度θa が８９°〜９５°の範囲の略Ｖ字形状に形成されている。ウェハ外周部とノッチ先端部との間の距離Ｌ1 は１．００〜１．２５ｍｍであり、ノッチ先端部の曲率半径Ｒaは最小０．９ｍｍであり、ウェハ外周部からピンの最外部との距離Ｌ2 は最大２．３ｍｍであり、ノッチ先端部からピンの最外部との距離Ｌ3は最小３．０５ｍｍである。ピンの挿入位置（破線で示す）の外径は３ｍｍとした。
【０００６】
なお、図７（ａ）は従来の半導体ウェハの製造方法に用いられる半導体ウェハの平面図であり、図７（ｂ）は図７（ａ）の側面図である。
【０００７】
図７（ａ）、（ｂ）に示す半導体ウェハ２の外径φa は１５２ｍｍであり、厚さｔa は７５０μｍである。
【０００８】
ＧａＡｓウェハでも大口径化に伴い、Ｓｉウェハと同様に、ノッチ付きウェハがデバイスメーカーで使用されるようになってきている。これは、ウェハの径が大きくなるとその分、オリエンテーションフラットやインデクスフラットの長さが長くなり、チップにダイシングした場合のウェハの有効面積が減少するためである。また、素子作製のプロセスでウェハを回転させたりした場合、径が大きくなると回転時の慣性モーメントが大きくなり位置がずれるためでもある。
【０００９】
このため、ノッチ付きウェハの加工は以下のような順序でなされる。
【００１０】
1)成長した半導体結晶の表面を研削し、円柱状のインゴットに加工する（図示せず）。
【００１１】
2)インゴットの側面に特定方向に略Ｖ字形状の溝を形成する（この溝がウェハをスライスしたときの仮ノッチとなる）。
【００１２】
3)インゴットをスライサやワイヤーソー等で所定の厚さの円盤状のウェハになるようにスライスする。
【００１３】
4)仮ノッチの形成されたウェハ２を、回転可能なウェハ研削ステージ（以下「ステージ」という。）３上に保持させ、ウェハ２を回転させたままステージ３を回転砥石４に接近させてウェハ２の外周部の端面の面取りを行う（図８参照）。面取り作業終了後、ステージ３の回転を停止すると共に、ステージ３を回転砥石４からウェハ２を離し、回転砥石４の代わりにノッチ研削用砥石５を回転させると共に、ステージ３をノッチ形成位置に接近させてノッチを形成する（図９参照）。
【００１４】
5)ノッチの形成が終了した後、そのウェハ２を図示しない研磨機を用いて、研磨面を鏡面に仕上げる。
【００１５】
なお、図８は半導体ウェハの外周部の研削の説明図であり、図９は半導体ウェハのノッチの研削の説明図である。
【００１６】
【発明が解決しようとする課題】
ところで、ノッチ付きウェハを加工する場合、Ｓｉウェハ等の単結晶半導体やＧａＡｓウェハなどの化合物半導体ウェハは上記の順序で加工がなされる。
【００１７】
しかしながら、このような順序では、ノッチ付き化合物半導体ウェハの端面を面取り加工の際に破損しやすい。これは、化合物半導体ウェハは、Ｓｉウェハに比べると材料的に脆いことが原因として考えられる。
【００１８】
また、端面研削機でウェハの端面を研削する場合、研削前にウェハの方向を揃えるため、仮ノッチの部分に細いピンを当てることでウェハの方向を揃える。このようにピンを当ててＧａＡｓウェハの方向を揃えるときに割れることがあり、Ｓｉウェハのように高歩留で加工することができない。
【００１９】
ＧａＡｓウェハが割れるとその都度、ＧａＡｓウェハの破片が研削機内に飛散してしまい、飛散物を除去するには研削機を一時停止しなければならず、その後処理は面倒な上に時間がかかってしまう。
【００２０】
ＧａＡｓウェハが割れないように固定するピンの材質や当て方を工夫してみたが、ＧａＡｓウェハが割れる確率はＳｉウェハに比べて高いという問題があった。
【００２１】
そこで、本発明の目的は、上記課題を解決し、半導体ウェハの方向を揃える工程時、お よび端面研削工程時の半導体ウェハの破損を防止し、ノッチ付化合物半導体ウェハを高歩留りで製造する方法を提供することにある。
【００２２】
【課題を解決するための手段】
上記目的を達成するために本発明の半導体ウェハの製造方法は、半導体単結晶を切断し、得られた円盤状の半導体ウェハの外周部にウェハの方位を識別するためのノッチを研削によって形成する半導体ウェハの製造方法において、外周部にオリエンテーションフラットが形成された半導体ウェハを準備し、オリエンテーションフラットに板状部材を当てて半導体ウェハを特定の方向に揃えてから端面の面取り加工を、上記半導体ウェハの直径も小さくなるように外周を研削することにより実施し、その後でノッチを形成するものである。
【００２３】
本発明の半導体ウェハの製造方法は、半導体単結晶を切断し、得られた円盤状の半導体ウェハの外周部にウェハの方位を識別するためのノッチを研削によって形成する半導体ウェハの製造方法において、外周部にオリエンテーションフラットとインデクスフラットとが形成された半導体ウェハを準備し、オリエンテーションフラットとインデクスフラットとに板状部材を当てて半導体ウェハを特定の方向に揃えてから端面の面取り加工を、上記半導体ウェハの直径も小さくなるように外周を研削することにより実施し、その後で、ノッチを形成するものである。
【００２４】
本発明によれば、仮のオリエンテーションフラット、あるいは、仮のインデックスフラットが形成された化合物半導体ウェハを用いて、この仮のオリエンテーションフラット、あるいは、仮のインデックスフラットに板状部材を当てて、半導体ウェハを特定の方向に揃えてから面取り加工を実施し、その後にノッチ加工を実施してノッチ付ウェハを作製するので、従来方法の仮のノッチが形成された化合物半導体ウェハを用いて、この仮のノッチ部分にピンなどの部材を当てて、半導体ウェハを特定の方向に揃えてから面取り加工を実施し、その後にノッチ加工を実施してノッチ付ウェハを作製する場合と比較して、半導体ウェハとウェハを特定の方向に揃えるための部材とが辺で接触するので、接触する面積が大きくなり、部材を当てる際の力が分散されるので、方向を揃える工程時の半導体ウェハの破損を防止でき、また、仮のノッチ付化合物半導体ウェハは、端面の面取り加工工程時にノッチの部分を起点として破損し易いが、仮のオリエンテーションフラット、あるいは、仮のインデックスフラット付化合物半導体ウェハであれば、端面の面取り加工工程時の半導体ウェハの破損も防止できる。
【００２５】
【発明の実施の形態】
以下、本発明の実施の形態について説明する。
【００２６】
本発明の半導体ウェハの製造方法は、半導体単結晶を切断し、得られた円盤状の半導体ウェハにウェハの方位を識別するためのノッチを形成する際に、外周部にオリエンテーションフラット（あるいはインデクスフラット）が形成された半導体ウェハを準備し、オリエンテーションフラット（インデクスフラット）に板状部材（あるいは直径３ｍｍ以上の棒状部材）を当てて半導体ウェハを特定の方向に揃えてから端面の面取り加工を実施し、その後にノッチを形成するものである。
【００２７】
本発明によれば、仮のオリエンテーションフラット、あるいは、仮のインデックスフラットが形成された化合物半導体ウェハを用いて、この仮のオリエンテーションフラット、あるいは、仮のインデックスフラットに板状部材を当てて、半導体ウェハを特定の方向に揃えてから面取り加工を実施し、その後にノッチ加工を実施してノッチ付ウェハを作製するので、従来方法の仮のノッチが形成された化合物半導体ウェハを用いて、この仮のノッチ部分にピンなどの部材を当てて、半導体ウェハを特定の方向に揃えてから面取り加工を実施し、その後にノッチ加工を実施してノッチ付ウェハを作製する場合と比較して、半導体ウェハとウェハを特定の方向に揃えるための部材とが辺で接触するので、接触する面積 が大きくなり、部材を当てる際の力が分散されるので、方向を揃える工程時の半導体ウェハの破損を防止でき、また、仮のノッチ付化合物半導体ウェハは、端面の面取り加工工程時にノッチの部分を起点として破損し易いが、仮のオリエンテーションフラット、あるいは、仮のインデックスフラット付化合物半導体ウェハであれば、端面の面取り加工工程時の半導体ウェハの破損も防止できる。
【００２８】
【実施例】
以下、本発明の一実施例について数値を挙げて説明するが、これに限定されるものではない。
【００２９】
（実施例）
図２（ａ）は、外周部に仮のオリエンテーションフラットと仮のインデクスフラットとが形成された半導体ウェハの平面図であり、図２（ｂ）は図２（ａ）の側面図である。
【００３０】
同図に示す半導体ウェハとしてのＧａＡｓウェハ１０には（１１０）方向に仮のオリエンテーションフラットＯＦと仮のインデクスフラットＩＦとが形成されている。ＧａＡｓウェハ１０の厚さｔ1 は例えば７５０μｍであり、外径φ1 は約１５２ｍｍである。仮のオリエンテーションフラットＯＦの長さＬOFは４３ｍｍであり、仮のインデクスフラットＩＦの長さＬIFは１５ｍｍである。
【００３１】
このようなＧａＡｓウェハ１０を１，０００枚準備する。
【００３２】
回転及び平行移動可能なウェハ研削ステージ（以下「ステージ」という。）３と、平行移動可能な面取り用回転砥石（直径約１００ｍｍ）４と、平行移動可能なノッチ研削用回転砥石５とで構成され、ＮＣ制御可能な端面形状研削機を準備する（図８、９参照）。
【００３３】
この端面形状研削機は、研削前にＧａＡｓウェハ２の外径や回転基準位置等の数値データを設定すれば、ステージ３が前後（矢印６方向）に、また回転砥石４の回転軸が上下（矢印７方向）に動いて研削されるようになっている。
【００３４】
ＧａＡｓウェハ１０をステージ３の上に載置し、ステージ３上に載置されたＧａＡｓウェハ１０のオリエンテーションフラットＯＦあるいはインデクスフラットＩＦに図示しない板状部材（あるいは直径が３ｍｍ以上の太い棒状部材でもよい）を当ててＧａＡｓウェハ１０を特定の方向に揃える。
【００３５】
ＧａＡｓウェハ１０を特定の方向に揃えた後、図８に示すように端面形状研削機のステージ３と面取り用回転砥石４とを作動させてＧａＡｓウェハ１０の面取りを行う（面取研削用の砥石の研削周速度：２４００ｍ／ｓｅｃ）。面取り加工の際にはＧａＡｓウェハ１０の直径も小さくなるように外周を研削する。
【００３６】
面取り加工が終了した後、図９に示すようにステージ３とノッチ研削用回転砥石５とを作動させて図６に示すような形状のノッチ１を面取り加工後のＧａＡｓウェハに形成する（ノッチ研削用の砥石の研削周速度：１．８ｍ／ｓｅｃ）と、図３（ａ）、（ｂ）に示すＧａＡｓウェハ１１が得られる。
【００３７】
図３（ａ）は面取り加工及びノッチ加工後のＧａＡｓウェハの平面図であり、図３（ｂ）は図３（ａ）の側面図である。
【００３８】
このＧａＡｓウェハ１１は外径φ2 （１５０ｍｍ）で、厚さｔ1 が７５０μｍの（１００）ウェハである。
【００３９】
図４は図３（ａ）、（ｂ）に示したＧａＡｓウェハの外周部端面の断面図である。
【００４０】
図４に示すＧａＡｓウェハ１１の外周部の端面の曲率半径Ｒは例えば３００μｍであり、傾斜角度θは２２°であり、厚さｔ1 は７５０μｍであり、傾斜開始点から端面の先端までの距離Ｌ4は４３０μｍである。
【００４１】
これら１，０００枚のＧａＡｓウェハ１１のうち、割れが発生したＧａＡｓウェハは皆無であった。これらのＧａＡｓウェハ１１は、加工後、両面をラップ研削し、その後に両面を研磨して、鏡面に仕上げられる。
【００４２】
図３（ａ）、（ｂ）に示すＧａＡｓウェハ１１に鏡面加工を施すと、図１（ａ）、（ｂ）に示すようなＧａＡｓウェハ１２が得られる。
【００４３】
図１（ａ）は本発明の半導体ウェハの製造方法によって形成された半導体ウェハの平面図であり、図１（ｂ）は図１（ａ）の側面図である。
【００４４】
図５は図１（ａ）、（ｂ）に示したＧａＡｓウェハの外周部端面の断面図である。
【００４５】
図５に示すＧａＡｓウェハ１２の外周部の端面の曲率半径Ｒは３００μｍであり、傾斜角度θは２２°であり、厚さｔ2 は６７５μｍであり、傾斜開始点から端面の先端までの距離Ｌ5 は３３７μｍである。
【００４６】
ラップや研磨でのＧａＡｓウェハ１２の破損は皆無であった。なお、本実施例では外周部にオリエンテーションフラットＯＦとインデクスフラットＩＦとが形成された場合で説明したが、これに限定されず、外周部にオリエンテーションフラットＯＦだけが形成されていてもよい。また、ノッチ１についても図では最下端に形成された場合が示されているが他の外周部に形成されてもよい。
【００４７】
（比較例）
図７（ａ）、（ｂ）に示した半導体ウェハとしてのＧａＡｓウェハ（仮のノッチが形成された厚さｔa が７５０μｍで、外径φa が１５２ｍｍの（１００）ＧａＡｓウェハ）を１，０００枚準備し、これらのＧａＡｓウェハを端面形状研削機で、図６に示すような形状のノッチを形成し、外径φbが１５０ｍｍの（１００）ウェハ（形状は図３（ａ）、（ｂ）と同様である。）に整形加工した。
【００４８】
ここで、外周端面の断面形状は図４に示すように加工した。
【００４９】
端面加工の際にＧａＡｓウェハ直径も小さくなるように外周を研削する。面取研削用の砥石の研削周速度は実施例と同様に２４００ｍ／ｓｅｃとし、ノッチ研削用の砥石の研削周速度は１．８ｍ／ｓｅｃとした。
【００５０】
ＧａＡｓウェハ１０００枚のうち、割れが発生したＧａＡｓウェハは１０枚であった。これら１０枚のＧａＡｓウェハのうち５枚がノッチの部分を起点として割れていた。これらのＧａＡｓウェハは、加工後、両面をラップ研削し、その後に両面を研磨して、鏡面に仕上げ、図１（ａ）、（ｂ）、図５に示す形状のウェハにした。ラップ及び研磨でのＧａＡｓウェハの破損枚数は２０枚であった。
【００５１】
実施例と比較例との結果より、仮のオリエンテーションフラット及び仮のインデクスフラットを形成した半導体ウェハをノッチ付きウェハの加工に用いた方が歩留よく加工できることが分かる。
【００５２】
【発明の効果】
以上要するに本発明によれば、次のような優れた効果を発揮する。
【００５３】
半導体ウェハの方向を揃える工程時、及び端面研削工程時の半導体ウェハの破損を防止できるために、ノッチ付半導体ウェハを高歩留りで製造する方法を提供できる。
【図面の簡単な説明】
【図１】 （ａ）は本発明の半導体ウェハの製造方法によって形成された半導体ウェハの平面図であり、（ｂ）は（ａ）の側面図である。
【図２】 （ａ）は、外周部に仮のオリエンテーションフラットと仮のインデクスフラットとが形成された半導体ウェハの平面図であり、（ｂ）は（ａ）の側面図である。
【図３】 （ａ）は面取り加工及びノッチ加工後のＧａＡｓウェハの平面図であり、（ｂ）は（ａ）の側面図である。
【図４】 図３（ａ）、（ｂ）に示したＧａＡｓウェハの外周部端面の断面図である。
【図５】 図１（ａ）、（ｂ）に示したＧａＡｓウェハの外周部端面の断面図である。
【図６】 従来の半導体ウェハのノッチ付近の部分拡大図である。
【図７】 （ａ）は従来の半導体ウェハの製造方法に用いられる半導体ウェハの平面図であり、（ｂ）は（ａ）の側面図である。
【図８】 半導体ウェハの外周部の研削の説明図である。
【図９】 半導体ウェハのノッチの研削の説明図である。
【符号の説明】
１ ノッチ
１０ 半導体ウェハ（ＧａＡｓウェハ）
ＯＦ オリエンテーションフラット
ＩＦ インデクスフラット
【発明の属する技術分野】
本発明は、ノッチ付化合物半導体ウェハの製造方法に関する。
【０００２】
【従来の技術】
ＧａＡｓウェハは、受光素子、発光素子、高周波素子等の基板として幅広く使われている。これらＧａＡｓウェハにイオンを打ち込んだり、エピタキシャル層を形成して半導体素子を製造するには、その製造コストを考えた場合、Ｓｉウェハと同様に大口径のウェハを使用した方が製造コストが低い。このため、ＧａＡｓウェハでは、現在４インチ（１００ｍｍ）径のウェハが主流となっているが、生産性を上げるため６インチ（１５０ｍｍ）径のウェハも使用され始め、将来は６インチ径のウェハが主流になると考えられる。
【０００３】
Ｓｉウェハは、大口径化が進むにつれて、Ｓｉウェハの方向性を特定するオリエンテーションフラット及びインデクスフラットをＳｉウェハに形成する代わりに、Ｓｉウェハの外周に図６に示すように略Ｖ字形状のノッチ１と呼ばれる切り欠きを形成したノッチ付きウェハ２がデバイスメーカで使用されるようになった。デバイスメーカではノッチ１に直径１〜２ｍｍ程度の細いピン（図示せず。）を当ててノッチ付きウェハ２の方向を揃えるのである。
【０００４】
図６は従来の半導体ウェハのノッチ付近の部分拡大図である。
【０００５】
同図に示すノッチ１は、角度θa が８９°〜９５°の範囲の略Ｖ字形状に形成されている。ウェハ外周部とノッチ先端部との間の距離Ｌ1 は１．００〜１．２５ｍｍであり、ノッチ先端部の曲率半径Ｒaは最小０．９ｍｍであり、ウェハ外周部からピンの最外部との距離Ｌ2 は最大２．３ｍｍであり、ノッチ先端部からピンの最外部との距離Ｌ3は最小３．０５ｍｍである。ピンの挿入位置（破線で示す）の外径は３ｍｍとした。
【０００６】
なお、図７（ａ）は従来の半導体ウェハの製造方法に用いられる半導体ウェハの平面図であり、図７（ｂ）は図７（ａ）の側面図である。
【０００７】
図７（ａ）、（ｂ）に示す半導体ウェハ２の外径φa は１５２ｍｍであり、厚さｔa は７５０μｍである。
【０００８】
ＧａＡｓウェハでも大口径化に伴い、Ｓｉウェハと同様に、ノッチ付きウェハがデバイスメーカーで使用されるようになってきている。これは、ウェハの径が大きくなるとその分、オリエンテーションフラットやインデクスフラットの長さが長くなり、チップにダイシングした場合のウェハの有効面積が減少するためである。また、素子作製のプロセスでウェハを回転させたりした場合、径が大きくなると回転時の慣性モーメントが大きくなり位置がずれるためでもある。
【０００９】
このため、ノッチ付きウェハの加工は以下のような順序でなされる。
【００１０】
1)成長した半導体結晶の表面を研削し、円柱状のインゴットに加工する（図示せず）。
【００１１】
2)インゴットの側面に特定方向に略Ｖ字形状の溝を形成する（この溝がウェハをスライスしたときの仮ノッチとなる）。
【００１２】
3)インゴットをスライサやワイヤーソー等で所定の厚さの円盤状のウェハになるようにスライスする。
【００１３】
4)仮ノッチの形成されたウェハ２を、回転可能なウェハ研削ステージ（以下「ステージ」という。）３上に保持させ、ウェハ２を回転させたままステージ３を回転砥石４に接近させてウェハ２の外周部の端面の面取りを行う（図８参照）。面取り作業終了後、ステージ３の回転を停止すると共に、ステージ３を回転砥石４からウェハ２を離し、回転砥石４の代わりにノッチ研削用砥石５を回転させると共に、ステージ３をノッチ形成位置に接近させてノッチを形成する（図９参照）。
【００１４】
5)ノッチの形成が終了した後、そのウェハ２を図示しない研磨機を用いて、研磨面を鏡面に仕上げる。
【００１５】
なお、図８は半導体ウェハの外周部の研削の説明図であり、図９は半導体ウェハのノッチの研削の説明図である。
【００１６】
【発明が解決しようとする課題】
ところで、ノッチ付きウェハを加工する場合、Ｓｉウェハ等の単結晶半導体やＧａＡｓウェハなどの化合物半導体ウェハは上記の順序で加工がなされる。
【００１７】
しかしながら、このような順序では、ノッチ付き化合物半導体ウェハの端面を面取り加工の際に破損しやすい。これは、化合物半導体ウェハは、Ｓｉウェハに比べると材料的に脆いことが原因として考えられる。
【００１８】
また、端面研削機でウェハの端面を研削する場合、研削前にウェハの方向を揃えるため、仮ノッチの部分に細いピンを当てることでウェハの方向を揃える。このようにピンを当ててＧａＡｓウェハの方向を揃えるときに割れることがあり、Ｓｉウェハのように高歩留で加工することができない。
【００１９】
ＧａＡｓウェハが割れるとその都度、ＧａＡｓウェハの破片が研削機内に飛散してしまい、飛散物を除去するには研削機を一時停止しなければならず、その後処理は面倒な上に時間がかかってしまう。
【００２０】
ＧａＡｓウェハが割れないように固定するピンの材質や当て方を工夫してみたが、ＧａＡｓウェハが割れる確率はＳｉウェハに比べて高いという問題があった。
【００２１】
そこで、本発明の目的は、上記課題を解決し、半導体ウェハの方向を揃える工程時、お よび端面研削工程時の半導体ウェハの破損を防止し、ノッチ付化合物半導体ウェハを高歩留りで製造する方法を提供することにある。
【００２２】
【課題を解決するための手段】
上記目的を達成するために本発明の半導体ウェハの製造方法は、半導体単結晶を切断し、得られた円盤状の半導体ウェハの外周部にウェハの方位を識別するためのノッチを研削によって形成する半導体ウェハの製造方法において、外周部にオリエンテーションフラットが形成された半導体ウェハを準備し、オリエンテーションフラットに板状部材を当てて半導体ウェハを特定の方向に揃えてから端面の面取り加工を、上記半導体ウェハの直径も小さくなるように外周を研削することにより実施し、その後でノッチを形成するものである。
【００２３】
本発明の半導体ウェハの製造方法は、半導体単結晶を切断し、得られた円盤状の半導体ウェハの外周部にウェハの方位を識別するためのノッチを研削によって形成する半導体ウェハの製造方法において、外周部にオリエンテーションフラットとインデクスフラットとが形成された半導体ウェハを準備し、オリエンテーションフラットとインデクスフラットとに板状部材を当てて半導体ウェハを特定の方向に揃えてから端面の面取り加工を、上記半導体ウェハの直径も小さくなるように外周を研削することにより実施し、その後で、ノッチを形成するものである。
【００２４】
本発明によれば、仮のオリエンテーションフラット、あるいは、仮のインデックスフラットが形成された化合物半導体ウェハを用いて、この仮のオリエンテーションフラット、あるいは、仮のインデックスフラットに板状部材を当てて、半導体ウェハを特定の方向に揃えてから面取り加工を実施し、その後にノッチ加工を実施してノッチ付ウェハを作製するので、従来方法の仮のノッチが形成された化合物半導体ウェハを用いて、この仮のノッチ部分にピンなどの部材を当てて、半導体ウェハを特定の方向に揃えてから面取り加工を実施し、その後にノッチ加工を実施してノッチ付ウェハを作製する場合と比較して、半導体ウェハとウェハを特定の方向に揃えるための部材とが辺で接触するので、接触する面積が大きくなり、部材を当てる際の力が分散されるので、方向を揃える工程時の半導体ウェハの破損を防止でき、また、仮のノッチ付化合物半導体ウェハは、端面の面取り加工工程時にノッチの部分を起点として破損し易いが、仮のオリエンテーションフラット、あるいは、仮のインデックスフラット付化合物半導体ウェハであれば、端面の面取り加工工程時の半導体ウェハの破損も防止できる。
【００２５】
【発明の実施の形態】
以下、本発明の実施の形態について説明する。
【００２６】
本発明の半導体ウェハの製造方法は、半導体単結晶を切断し、得られた円盤状の半導体ウェハにウェハの方位を識別するためのノッチを形成する際に、外周部にオリエンテーションフラット（あるいはインデクスフラット）が形成された半導体ウェハを準備し、オリエンテーションフラット（インデクスフラット）に板状部材（あるいは直径３ｍｍ以上の棒状部材）を当てて半導体ウェハを特定の方向に揃えてから端面の面取り加工を実施し、その後にノッチを形成するものである。
【００２７】
本発明によれば、仮のオリエンテーションフラット、あるいは、仮のインデックスフラットが形成された化合物半導体ウェハを用いて、この仮のオリエンテーションフラット、あるいは、仮のインデックスフラットに板状部材を当てて、半導体ウェハを特定の方向に揃えてから面取り加工を実施し、その後にノッチ加工を実施してノッチ付ウェハを作製するので、従来方法の仮のノッチが形成された化合物半導体ウェハを用いて、この仮のノッチ部分にピンなどの部材を当てて、半導体ウェハを特定の方向に揃えてから面取り加工を実施し、その後にノッチ加工を実施してノッチ付ウェハを作製する場合と比較して、半導体ウェハとウェハを特定の方向に揃えるための部材とが辺で接触するので、接触する面積 が大きくなり、部材を当てる際の力が分散されるので、方向を揃える工程時の半導体ウェハの破損を防止でき、また、仮のノッチ付化合物半導体ウェハは、端面の面取り加工工程時にノッチの部分を起点として破損し易いが、仮のオリエンテーションフラット、あるいは、仮のインデックスフラット付化合物半導体ウェハであれば、端面の面取り加工工程時の半導体ウェハの破損も防止できる。
【００２８】
【実施例】
以下、本発明の一実施例について数値を挙げて説明するが、これに限定されるものではない。
【００２９】
（実施例）
図２（ａ）は、外周部に仮のオリエンテーションフラットと仮のインデクスフラットとが形成された半導体ウェハの平面図であり、図２（ｂ）は図２（ａ）の側面図である。
【００３０】
同図に示す半導体ウェハとしてのＧａＡｓウェハ１０には（１１０）方向に仮のオリエンテーションフラットＯＦと仮のインデクスフラットＩＦとが形成されている。ＧａＡｓウェハ１０の厚さｔ1 は例えば７５０μｍであり、外径φ1 は約１５２ｍｍである。仮のオリエンテーションフラットＯＦの長さＬOFは４３ｍｍであり、仮のインデクスフラットＩＦの長さＬIFは１５ｍｍである。
【００３１】
このようなＧａＡｓウェハ１０を１，０００枚準備する。
【００３２】
回転及び平行移動可能なウェハ研削ステージ（以下「ステージ」という。）３と、平行移動可能な面取り用回転砥石（直径約１００ｍｍ）４と、平行移動可能なノッチ研削用回転砥石５とで構成され、ＮＣ制御可能な端面形状研削機を準備する（図８、９参照）。
【００３３】
この端面形状研削機は、研削前にＧａＡｓウェハ２の外径や回転基準位置等の数値データを設定すれば、ステージ３が前後（矢印６方向）に、また回転砥石４の回転軸が上下（矢印７方向）に動いて研削されるようになっている。
【００３４】
ＧａＡｓウェハ１０をステージ３の上に載置し、ステージ３上に載置されたＧａＡｓウェハ１０のオリエンテーションフラットＯＦあるいはインデクスフラットＩＦに図示しない板状部材（あるいは直径が３ｍｍ以上の太い棒状部材でもよい）を当ててＧａＡｓウェハ１０を特定の方向に揃える。
【００３５】
ＧａＡｓウェハ１０を特定の方向に揃えた後、図８に示すように端面形状研削機のステージ３と面取り用回転砥石４とを作動させてＧａＡｓウェハ１０の面取りを行う（面取研削用の砥石の研削周速度：２４００ｍ／ｓｅｃ）。面取り加工の際にはＧａＡｓウェハ１０の直径も小さくなるように外周を研削する。
【００３６】
面取り加工が終了した後、図９に示すようにステージ３とノッチ研削用回転砥石５とを作動させて図６に示すような形状のノッチ１を面取り加工後のＧａＡｓウェハに形成する（ノッチ研削用の砥石の研削周速度：１．８ｍ／ｓｅｃ）と、図３（ａ）、（ｂ）に示すＧａＡｓウェハ１１が得られる。
【００３７】
図３（ａ）は面取り加工及びノッチ加工後のＧａＡｓウェハの平面図であり、図３（ｂ）は図３（ａ）の側面図である。
【００３８】
このＧａＡｓウェハ１１は外径φ2 （１５０ｍｍ）で、厚さｔ1 が７５０μｍの（１００）ウェハである。
【００３９】
図４は図３（ａ）、（ｂ）に示したＧａＡｓウェハの外周部端面の断面図である。
【００４０】
図４に示すＧａＡｓウェハ１１の外周部の端面の曲率半径Ｒは例えば３００μｍであり、傾斜角度θは２２°であり、厚さｔ1 は７５０μｍであり、傾斜開始点から端面の先端までの距離Ｌ4は４３０μｍである。
【００４１】
これら１，０００枚のＧａＡｓウェハ１１のうち、割れが発生したＧａＡｓウェハは皆無であった。これらのＧａＡｓウェハ１１は、加工後、両面をラップ研削し、その後に両面を研磨して、鏡面に仕上げられる。
【００４２】
図３（ａ）、（ｂ）に示すＧａＡｓウェハ１１に鏡面加工を施すと、図１（ａ）、（ｂ）に示すようなＧａＡｓウェハ１２が得られる。
【００４３】
図１（ａ）は本発明の半導体ウェハの製造方法によって形成された半導体ウェハの平面図であり、図１（ｂ）は図１（ａ）の側面図である。
【００４４】
図５は図１（ａ）、（ｂ）に示したＧａＡｓウェハの外周部端面の断面図である。
【００４５】
図５に示すＧａＡｓウェハ１２の外周部の端面の曲率半径Ｒは３００μｍであり、傾斜角度θは２２°であり、厚さｔ2 は６７５μｍであり、傾斜開始点から端面の先端までの距離Ｌ5 は３３７μｍである。
【００４６】
ラップや研磨でのＧａＡｓウェハ１２の破損は皆無であった。なお、本実施例では外周部にオリエンテーションフラットＯＦとインデクスフラットＩＦとが形成された場合で説明したが、これに限定されず、外周部にオリエンテーションフラットＯＦだけが形成されていてもよい。また、ノッチ１についても図では最下端に形成された場合が示されているが他の外周部に形成されてもよい。
【００４７】
（比較例）
図７（ａ）、（ｂ）に示した半導体ウェハとしてのＧａＡｓウェハ（仮のノッチが形成された厚さｔa が７５０μｍで、外径φa が１５２ｍｍの（１００）ＧａＡｓウェハ）を１，０００枚準備し、これらのＧａＡｓウェハを端面形状研削機で、図６に示すような形状のノッチを形成し、外径φbが１５０ｍｍの（１００）ウェハ（形状は図３（ａ）、（ｂ）と同様である。）に整形加工した。
【００４８】
ここで、外周端面の断面形状は図４に示すように加工した。
【００４９】
端面加工の際にＧａＡｓウェハ直径も小さくなるように外周を研削する。面取研削用の砥石の研削周速度は実施例と同様に２４００ｍ／ｓｅｃとし、ノッチ研削用の砥石の研削周速度は１．８ｍ／ｓｅｃとした。
【００５０】
ＧａＡｓウェハ１０００枚のうち、割れが発生したＧａＡｓウェハは１０枚であった。これら１０枚のＧａＡｓウェハのうち５枚がノッチの部分を起点として割れていた。これらのＧａＡｓウェハは、加工後、両面をラップ研削し、その後に両面を研磨して、鏡面に仕上げ、図１（ａ）、（ｂ）、図５に示す形状のウェハにした。ラップ及び研磨でのＧａＡｓウェハの破損枚数は２０枚であった。
【００５１】
実施例と比較例との結果より、仮のオリエンテーションフラット及び仮のインデクスフラットを形成した半導体ウェハをノッチ付きウェハの加工に用いた方が歩留よく加工できることが分かる。
【００５２】
【発明の効果】
以上要するに本発明によれば、次のような優れた効果を発揮する。
【００５３】
半導体ウェハの方向を揃える工程時、及び端面研削工程時の半導体ウェハの破損を防止できるために、ノッチ付半導体ウェハを高歩留りで製造する方法を提供できる。
【図面の簡単な説明】
【図１】 （ａ）は本発明の半導体ウェハの製造方法によって形成された半導体ウェハの平面図であり、（ｂ）は（ａ）の側面図である。
【図２】 （ａ）は、外周部に仮のオリエンテーションフラットと仮のインデクスフラットとが形成された半導体ウェハの平面図であり、（ｂ）は（ａ）の側面図である。
【図３】 （ａ）は面取り加工及びノッチ加工後のＧａＡｓウェハの平面図であり、（ｂ）は（ａ）の側面図である。
【図４】 図３（ａ）、（ｂ）に示したＧａＡｓウェハの外周部端面の断面図である。
【図５】 図１（ａ）、（ｂ）に示したＧａＡｓウェハの外周部端面の断面図である。
【図６】 従来の半導体ウェハのノッチ付近の部分拡大図である。
【図７】 （ａ）は従来の半導体ウェハの製造方法に用いられる半導体ウェハの平面図であり、（ｂ）は（ａ）の側面図である。
【図８】 半導体ウェハの外周部の研削の説明図である。
【図９】 半導体ウェハのノッチの研削の説明図である。
【符号の説明】
１ ノッチ
１０ 半導体ウェハ（ＧａＡｓウェハ）
ＯＦ オリエンテーションフラット
ＩＦ インデクスフラット
Claims (2)
- 半導体単結晶を切断し、得られた円盤状の半導体ウェハの外周部にウェハの方位を識別するためのノッチを研削によって形成する半導体ウェハの製造方法において、
外周部にオリエンテーションフラットが形成された半導体ウェハを準備し、上記オリエンテーションフラットに板状部材を当てて上記半導体ウェハを特定の方向に揃えてから端面の面取り加工を、上記半導体ウェハの直径も小さくなるように外周を研削することにより実施し、その後で、上記ノッチを形成することを特徴とするノッチ付化合物半導体ウェハの製造方法。 - 半導体単結晶を切断し、得られた円盤状の半導体ウェハの外周部にウェハの方位を識別するためのノッチを研削によって形成する半導体ウェハの製造方法において、
外周部にオリエンテーションフラットとインデクスフラットとが形成された半導体ウェハを準備し、上記オリエンテーションフラットとインデクスフラットとに板状部材を当てて上記半導体ウェハを特定の方向に揃えてから端面の面取り加工を、上記半導体ウェハの直径も小さくなるように外周を研削することにより実施し、その後で、上記ノッチを形成することを特徴とするノッチ付化合物半導体ウェハの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13591399A JP4151155B2 (ja) | 1999-05-17 | 1999-05-17 | ノッチ付化合物半導体ウェハの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13591399A JP4151155B2 (ja) | 1999-05-17 | 1999-05-17 | ノッチ付化合物半導体ウェハの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000331897A JP2000331897A (ja) | 2000-11-30 |
| JP4151155B2 true JP4151155B2 (ja) | 2008-09-17 |
Family
ID=15162776
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13591399A Expired - Fee Related JP4151155B2 (ja) | 1999-05-17 | 1999-05-17 | ノッチ付化合物半導体ウェハの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4151155B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4947248B2 (ja) * | 2001-09-14 | 2012-06-06 | Ｄｏｗａエレクトロニクス株式会社 | ノッチ付き化合物半導体ウエハ |
-
1999
- 1999-05-17 JP JP13591399A patent/JP4151155B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000331897A (ja) | 2000-11-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101203410B1 (ko) | 접합 웨이퍼의 제조방법 및 접합 웨이퍼의 외주연삭장치 | |
| US6699774B2 (en) | Wafer splitting method using cleavage | |
| US6110391A (en) | Method of manufacturing a bonding substrate | |
| US5439723A (en) | Substrate for producing semiconductor wafer | |
| US20060261445A1 (en) | Integrated circuit device with treated perimeter edge | |
| JPH0624200B2 (ja) | 半導体デバイス用基板の加工方法 | |
| TW200301931A (en) | Semiconductor wafer and method of manufacturing the same | |
| JP4151155B2 (ja) | ノッチ付化合物半導体ウェハの製造方法 | |
| JPH03177023A (ja) | エピタキシャル・ウェーハの調製方法 | |
| JP4103808B2 (ja) | ウエーハの研削方法及びウエーハ | |
| JP4224871B2 (ja) | 半導体基板の製造方法 | |
| JP2007266043A (ja) | 化合物半導体ウェハ | |
| WO2002019404A1 (fr) | Procede de traitement d'un lingot monocristallin de silicium | |
| JP2008177287A (ja) | 化合物半導体ウェハ | |
| JPH0513388A (ja) | 半導体ウエーハの製造方法 | |
| JP2010040549A (ja) | 半導体ウェーハ及びその製造方法 | |
| JP2008177233A (ja) | 化合物半導体ウェハ及びその製造方法 | |
| JPH04226031A (ja) | 半導体ウエハの製造方法および該ウエハから成る半導体装置の製造方法 | |
| JP7429080B1 (ja) | 半導体結晶ウェハの製造装置および製造方法 | |
| JP7398852B1 (ja) | 半導体結晶ウェハの製造装置および製造方法 | |
| JP7633827B2 (ja) | シリコンウェーハ及びそれを用いた積層ウェーハの製造方法 | |
| JP2001167993A (ja) | 化合物半導体ウェハ | |
| JP7639280B2 (ja) | 圧電性単結晶基板の製造方法 | |
| JP4370824B2 (ja) | 化合物半導体ウェハの加工方法 | |
| JP2004200529A (ja) | 半導体ウェハ研磨方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050513 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060418 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060616 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071023 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071122 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080610 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080623 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110711 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120711 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130711 Year of fee payment: 5 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |