[go: up one dir, main page]

JP4130668B2 - 基体の加工方法 - Google Patents

基体の加工方法 Download PDF

Info

Publication number
JP4130668B2
JP4130668B2 JP2005159364A JP2005159364A JP4130668B2 JP 4130668 B2 JP4130668 B2 JP 4130668B2 JP 2005159364 A JP2005159364 A JP 2005159364A JP 2005159364 A JP2005159364 A JP 2005159364A JP 4130668 B2 JP4130668 B2 JP 4130668B2
Authority
JP
Japan
Prior art keywords
temperature
electrode
insulating film
substrate
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005159364A
Other languages
English (en)
Other versions
JP2006073995A (ja
Inventor
正孝 水越
延弘 今泉
義克 石月
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2005159364A priority Critical patent/JP4130668B2/ja
Priority to US11/196,487 priority patent/US7514295B2/en
Publication of JP2006073995A publication Critical patent/JP2006073995A/ja
Application granted granted Critical
Publication of JP4130668B2 publication Critical patent/JP4130668B2/ja
Priority to US12/403,252 priority patent/US7816180B2/en
Priority to US12/403,283 priority patent/US7811835B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05575—Plural external layers
    • H01L2224/05578—Plural external layers being disposed next to each other, e.g. side-to-side arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/06102—Disposition the bonding areas being at different heights
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/1183—Reworking, e.g. shaping
    • H01L2224/1184—Reworking, e.g. shaping involving a mechanical process, e.g. planarising the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13026—Disposition relative to the bonding area, e.g. bond pad, of the semiconductor or solid-state body
    • H01L2224/13028—Disposition relative to the bonding area, e.g. bond pad, of the semiconductor or solid-state body the bump connector being disposed on at least two separate bonding areas, e.g. bond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H01L2224/13082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/1357—Single coating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13599—Material
    • H01L2224/136—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13639—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13599—Material
    • H01L2224/136—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13599—Material
    • H01L2224/136—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/13664—Palladium [Pd] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13599—Material
    • H01L2224/136—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/13669—Platinum [Pt] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16104—Disposition relative to the bonding area, e.g. bond pad
    • H01L2224/16106—Disposition relative to the bonding area, e.g. bond pad the bump connector connecting one bonding area to at least two respective bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/278—Post-treatment of the layer connector
    • H01L2224/2783—Reworking, e.g. shaping
    • H01L2224/2784—Reworking, e.g. shaping involving a mechanical process, e.g. planarising the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/731—Location prior to the connecting process
    • H01L2224/73101—Location prior to the connecting process on the same surface
    • H01L2224/73103—Bump and layer connectors
    • H01L2224/73104—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
    • H01L2224/8113—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors using marks formed on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
    • H01L2224/81132—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors using marks formed outside the semiconductor or solid-state body, i.e. "off-chip"
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8312—Aligning
    • H01L2224/83121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/83856—Pre-cured adhesive, i.e. B-stage adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01043—Technetium [Tc]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01056—Barium [Ba]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126—Assembling bases

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)

Description

本発明は、一対の基体（半導体チップと回路基板、半導体チップと半導体チップの組み合わせ等）が電極同士で接続されてなる接合基体（半導体装置）及び基体の加工方法（半導体装置の製造方法）に関し、特にいわゆるＲＦＩＤやスマートカード等に適用して好適である。
近年の電子機器の小型化、薄膜化に伴い、電子部品の高密度実装の要求が高まっており、半導体チップなどの電子部品を裸の状態でダイレクトに基板に搭載するフリップチップ実装が用いられてきた。フリップチップ実装に使用する半導体チップの電極上には突起電極が形成されており、突起電極と回路基板上の配線とを電気的に接合する。
金属端子の形成技術には、代表的なものとして、電解メッキ法、無電解メッキ法、ハンダ浸漬法、ハンダ印刷転写法、印刷法などがある。
電解メッキ法では、メッキ溶液中に試料を設置し、電極パッドに繋がるシード電極に電流を供給しながら、フォト工程にてパターニングされた電極パッド上に、金属端子を一括形成する。特徴として、高解像度のレジストを使用することにより、高アスペクト比を有する数μｍ〜数１０μｍピッチの金属端子を形成することができる。電解メッキ法による金属端子の材料としては、金、半田等が用いられる。
無電解メッキ法では、任意の電極パッド上に、金属端子を一括形成できる。特徴として、等方的にメッキ成長する他、フォト工程が不要となる。
ハンダ浸漬法では、溶融したＳｎやＰｂなどを主成分とする低融点金属中に、電極パッドを有する試料を浸漬して、引上げることにより、表面張力で電極パッド上にのみに濡れた低融点金属が冷却固化して、金属端子を形成する。
ハンダ印刷転写法では、Ｓｎ、Ｐｂ等を主成分とする低融点金属をペースト状として、メタルプレート上の電極パッド位置に形成された窪み部に印刷塗布し、リフローさせ、低融点金属を球状電極とした後、試料上の電極パッドに一括転写する。
印刷法では、固定マスクを用いて、金属ペーストを印刷するだけでなく、導電性銀ペーストのように有機材料と金属粉体とを混合させてなる材料も低コストな突起電極として用いられる。
更に近時では、フリップチップ実装における半導体チップと回路基板との金属端子同士の接合法として、以下のような手法が案出されている。
特許文献１には、半導体チップの表面を接着性を有する絶縁樹脂で覆い、研削により絶縁樹脂と金属端子とを同一の平坦面に加工する技術が開示されている。
特許文献２には、金属端子を有する半導体チップの表面を絶縁樹脂で覆い、この絶縁樹脂の表層を研磨して金属端子を露出させ、しかる後に金属端子同士を対向させて熱圧着により接合する技術が開示されている。
特許文献３には、半導体チップと回路基板とを熱硬化性樹脂を介在させて圧接し、熱硬化性樹脂がゲル化しないようにその粘度を保持しながら超音波振動を印加して金属端子同士の接合部に固層拡散層を形成して接合する技術が開示されている。
特許文献４には、半導体チップと回路基板とを熱硬化性樹脂を介在させて圧接し、特許文献２に比して熱硬化性樹脂の保持される粘度範囲を更に狭い範囲として、金属端子同士の接合部に固層拡散層を形成して接合する技術が開示されている。
特許文献５には、半導体チップと回路基板とを接着性を有する絶縁樹脂を介在させて接合する際に、半導体チップの金属端子以外の部位に赤外線不透過性の位置決めマークを形成しておき、この位置決めマークを赤外線カメラで検出することにより位置合わせを行う技術が開示されている。
特許文献６には、半導体チップと回路基板とを熱硬化性樹脂を介在させて接合する際に、圧力を加えて回路基板の金属端子（導電パターン）を弾性変形させ、加圧された状態で熱硬化性樹脂を硬化させて接合する技術が開示されている。
特開平９−２３７８０６号公報 特開平１１−２７４２４１号公報 特開２００１−２９８１４６号公報 特開２００３−２５８０３４号公報 特開２００２−２５２２４５号公報 特開２００１−１４４１４１号公報
上述した従来技術をＬＳＩなどの電子部品の金属端子形成、及び実装工程に用いると、次のような問題が発生する。
例えば、上記特許文献１に開示された技術に関しては、半導体チップの表面上の金属端子と絶縁樹脂を、研削により同一の平坦面に加工している。被研削物が、樹脂のように軟らかい材料である場合、研削用ディスクの表面に、研削屑が付着して、研削が出来なくなる等の問題(焼け)が生じる。また研削用ディスクのベース材料である樹脂や金属が被切削物である樹脂の表面を汚染させる等の問題も生じる。
また、上記特許文献２に開示された技術に関しては、半導体チップの表面上の金属端子と絶縁樹脂を、研磨により同一の平坦面に加工している。このような研磨による平坦化の場合、硬さの異なる２種類以上の材料を研磨すると、研磨面にディッシングと呼ばれる段差が生じ、平坦面にならないという問題がある。また、研磨に使用する水やアルコール類が樹脂を変質させる及び研磨に用いる砥粒が、被研磨物の表面に食い込み悪影響を与える等の問題を生じる。
また、特許文献３に開示された技術に関しては、バンプが形成された基板上に熱硬化性樹脂を塗布した後、超音波にてバンプ表面に固相拡散層を形成して接合しているが、研磨等の平坦化処理を行わないでそのまま接合させているため、確実な接合のためには、相当量の荷重を加える必要があり、半導体チップに大きなダメージを与えてしまうという問題が生じる。
特許文献４及び６に開示された技術についても、引用文献３と同様、確実な接合のためには、相当量の荷重を加える必要があり、半導体チップに大きなダメージを与えてしまうという問題が生じる。
特許文献５に開示された技術に関しては、半導体チップと回路基板との接合位置の正確性を向上させることはできるものの、当該接合についての格別な工夫は示されていない。
本発明は、上記問題点を解決し、低コストで高さが均一且つ平滑であり、低荷重で接続される金属端子の形成が可能であり、低ダメージの実装を可能とし、また、基体を取り外して不正に書き換えされることを防止できる高信頼性を有する接合基体及び基体の加工方法を提供することを目的とする。
本発明の基体の加工方法は、第１の基体の表面に、第１の温度以上の温度にて接着性を発現する導電材料を用いて、突起状を有する第１の電極を形成する工程と、前記第１の電極上を含んで、前記第１の基体表面に、第２の温度以上にて接着性を発現する絶縁材料からなる絶縁膜を被覆する工程と、前記第１の温度及び前記第２の温度のうちの低値よりも低い温度に保持しながら、バイトを用いた切削加工により、前記第１の電極の表面及び前記絶縁膜の表面が連続して平坦となるように処理する工程と、前記第１の基体の、前記第１の電極が形成された面上に、前記第１の電極に対応する第２の電極が形成された第２の基体を対向配置する工程と、前記第１の温度及び前記第２の温度のうちの高値以上の温度に加熱し、前記絶縁膜によって前記第１の基体と第２の基体とを接続すると共に、前記第１の電極と前記第２の電極を電気的に接続する工程とを含む。
この加工方法の具体例を以下に示す。
（１）基体１へペースト状導電材料を供給し、突起電極を形成する（例えば、印刷法）。
（２）導電材料を半硬化させる(例えば、８０℃で３０分)。
（３）絶縁材料をコートする。
（４）絶縁材料を半硬化させる(例えば、１１０℃で３０分)。
（５）切削加工を行う（例えば、５０℃）
（６）基体１と基体２とを接続する（例えば、１５０℃で５秒）。
また、本発明の基体の加工方法の他の態様は、第１の基体上に、第２の温度以上で接着性を発現する絶縁材料を堆積して絶縁膜を形成する工程と、前記絶縁膜に、開口を形成する工程と、第１の温度以上で接着性を発現する導電材料を前記開口内に埋め込むように堆積し、第１の電極を形成する工程と、前記第１の温度及び前記第２の温度のうちの低値よりも低い温度に保持しながら、バイトを用いた切削加工により、前記第１の電極の表面及び前記絶縁膜の表面が連続して平坦となるように処理する工程と、前記第１の温度及び前記第２の温度のうちの高値以上の温度に加熱し、表面に複数の第２の電極が形成されてなる第２の基体に前記第１の基体を前記第１の電極と前記第２の電極とが接触するように対向させ、前記第１の基体と前記第２の基体とを前記絶縁膜により接続するとともに、前記第１の電極と前記第２の電極との間に電気的接続を生ぜしめる工程とを含む。
この加工方法の具体例を以下に示す。
（１）絶縁性接着材を堆積する（例えば、スピンコート法）。
（２）絶縁性接着材を半硬化させる(例えば、１１０℃で３０分)
（３）絶縁性接着材に開口を形成する(例えば、露光−現像)。
（４）開口へ導電材料を埋め込む（例えば、印刷法）。
（５）導電性材料を半硬化させる(例えば、８０℃で３０分)。
（６）切削加工を行う（例えば５０℃）
（７）基体１と基体２とを接続する（例えば、１９０℃で５秒）。
また、本発明の基体の加工方法の更に他の態様は、第１の基体の表面に第１の温度以上の温度にて接着性を発現する導電材料を用いて突起状を有する第１の電極を形成する工程と、前記第１の基体表面に、第２の温度以上にて接着性を発現する第１の絶縁材料からなる第１の絶縁膜を第１の電極の高さよりも低くなるように被覆する工程と、前記第１の電極上を含む前記第１の絶縁膜上に、第３の温度以上にて接着性を発現する第２の絶縁材料からなる第２の絶縁膜を被覆する工程と、前記第１の温度、前記第２の温度及び前記第３の温度のうちの最低値よりも低い温度に保持しながら、バイトを用いた切削加工により、前記第１の電極の表面及び前記第２の絶縁膜の表面が連続して平坦となるように処理する工程と、前記第１の基体の、前記第１の電極が形成された面上に、前記第１の電極に対応する第２の電極が形成された第２の基体を対向配置する工程と、前記第１の温度、前記第２の温度及び前記第３の温度のうちの最高値以上の温度に加熱し、前記第１の絶縁膜及び前記第２の絶縁膜からなる絶縁膜によって前記第１の基体と第２の基体とを接続すると共に、前記第１の電極と前記第２の電極を電気的に接続する工程とを含む。
この加工方法の具体例を以下に示す。
（１）基体１へペースト状導電材料を供給して突起電極を形成する（例えば、印刷法）。
（２）導電材料を半硬化させる(例えば、８０℃で３０分)。
（３）第１の絶縁材料をコートする。
（４）第１の絶縁材料を半硬化させる(例えば、１１０℃で３０分)
（５）第２の絶縁材料をコートする。
（６）第２の絶縁材料を半硬化させる(例えば、１００℃で３０分)。
（７）切削加工を行う（例えば、５０℃）。
（８）基体１と基体２とを接続する（例えば、１５０℃５秒）。
また、本発明の基体の加工方法の更に他の態様は、第１の基体上に、バンプ電極を形成する工程と、前記バンプ電極が形成された領域の前記第１の基体上に、第１の温度以上の温度にて接着性を発現する導電材料を堆積し、前記バンプ電極が前記導電材料により覆われてなる第１の電極を形成する工程と、前記第１の基体上に、第２の温度以上の温度にて接着性を発現する絶縁材料からなる絶縁膜を形成する工程と、前記第１の温度及び前記第２の温度のうちの低値よりも低い温度に保持しながら、前記第１の電極及び前記絶縁膜が形成された前記第１の基体の表面を切削加工し、前記表面に前記第１の電極を露出させるとともに、前記表面を平坦化する工程と、前記第１の基体の前記表面に、前記第１の電極に対応する第２の電極が形成された第２の基体を対向させ、前記第１の温度及び前記第２の温度のうちの高値以上の温度で加熱することにより、前記第１の基体と前記第２の基体とを接続するとともに、前記第１の電極と前記第２の電極を電気的に接続する工程とを有する。
本発明によれば、低コストで高さが均一且つ平滑であり、低荷重で接続される金属端子の形成が可能であり、低ダメージの実装を可能とし、また、基体を取り外して不正に書き換えされることを防止できる高信頼性を有する接合基体を実現することができる。また、半導体チップ等の第１の基体における絶縁物が不透明であっても、切削により露出した電極面を認識することができ、容易に回路基板等の第２の基体に位置合わせして搭載することができる。また、第１の基体と第２の基体との接続用の電極にバンプ電極を内包させることにより、基体の接合の際に電極が過度に潰れることが防止され、隣接電極間の短絡等の不具合を防止することができる。更に、第１の基体及び第２の基体に磁性体パターンをそれぞれ設けることにより、これら磁性体パターン間に働く磁力によって第１の基体と第２の基体との位置合わせを自己整合的に行うことができる。
［本発明の基本骨子］
本発明では、ＣＭＰ法に替わり、基体上に形成された多数の電極の表面を安価に高速で一斉に平坦化する手法として、ダイヤモンド等からなる硬質バイトを用いた切削加工を適用する。この切削加工によれば、基体表面上で絶縁膜内に電極が埋め込み形成されているような場合でも、ＣＭＰ法のように金属と絶縁物の研磨速度等に依存することなく、基板上で一斉に金属と絶縁膜とを連続して切削し、ディッシング等を発生せしめることなく全体的に両者を均一に平坦化することができる。
また、ダイヤモンドは熱伝導性に優れるため、切削時に発生する摩擦熱を外部に逃がし、絶縁物が溶出することを防止できる効果がある。
このことから、製造工程の増加や煩雑化を招くことなく、基体同士を確実に接続することを鋭意検討し、電極を埋め込む絶縁膜として接着性を有する絶縁材料（アンダーフィル、絶縁シート又は絶縁フィルム等）を用い、例えば第１の基体の表面（電極及び絶縁膜の表面）を切削加工により平坦化し、基体同士を接続することが試みられた。即ち、当該絶縁膜を電極を埋め込み保護する封止材料として用いるとともに、基体同士の電極を接続する際の接続強化材料としても用いる。この場合、切削加工後に絶縁膜を除去することなく、その接着性を利用して電極同士を対向させて接続させる。
この試みにおいて、当該絶縁膜の絶縁材料としては、第２の温度以上で接着性を発現し、これよりも高温の第４の温度以上で接着性を消失するもの、具体的には、常温では固体で接着性を示さず、第２の温度に達すると軟化して接着性を発現し、更に第４の温度に達すると固化して接着性を消失する性質を有する絶縁材料を用いる。また、電極の導電材料としては、第１の温度以上で接着性を発現し、これよりも高温の第３の温度以上で接着性を消失するもの、具体的には、常温では固体で接着性を示さず、第１の温度に達すると軟化して接着性を発現し、更に第３の温度に達すると固化して接着性を消失する性質を有する導電材料を用いる。
そして、第１の温度及び第２の温度のうちの低値よりも低温で切削加工による平坦化処理を実行した後、第１の温度及び第２の温度のうちの高値以上で第１の基体（例えば固片化された半導体チップ）の電極とそれに対応する第２の基体（例えば回路基板又は半導体チップ）の電極とを対向させて接触させ、接着性を発現する絶縁材料により基体同士を接続するとともに、第１の基体の接着性を発現する導電材料（からなる電極）と第２の基体の電極とを接続する。
続いて、第３の温度及び第４の温度のうちの高値以上で第１の基体と第２の基体電極間を充填する当該絶縁材料を固化させるとともに、第２の基体の電極と接続された当該導電材料を固化させる。これにより、基体間の強固な接続と電極間の良好な電気的接続が得られることを確認した。しかしながら、バイトによる切削加工の際に、当該絶縁材料がバイトの摩擦熱で第１の温度以上となって軟化し、同様に軟化した電極の表面に皮膜が形成される等の現象が確認された。
本発明者は、この現象に鑑み、バイトを用いた切削加工で発生する摩擦熱により上昇する絶縁膜及び電極の温度をその絶縁材料及び導電材料の軟化する温度、即ち第１の温度及び第２の温度のうちの低値よりも低温に制御することにより、導電材料及び絶縁材料を連続した平面に処理し、接続を行うことに想到した。
例えば、半導体チップにおいて、１１０℃で軟化する（第１の温度が１１０℃である）Ａｇペーストからなる電極及び８０℃で軟化する（第２の温度が８０℃である）エポキシ樹脂からなる絶縁膜を、同時にバイトを用いて切削加工して平坦化する場合、熱伝導性に優れたダイヤモンド等のバイトを使用し、バイトの切削速度や切り込み深さ等を制御し、摩擦熱により上昇して達する絶縁膜の温度を８０℃以下にすることで、Ａｇペースト及びエポキシ樹脂の軟化を抑えることが可能である。このＡｇペースト電極を回路基板側の例えば金（Ａｕ）メッキ電極に対向させ、第２の温度以上例えば１５０℃で一つの電極当たり１０ｇｆ程度の荷重で、所定の時間押し当て、Ａｇペースト電極を硬化させてＡｕメッキ電極と密着させると同時に周辺のエポキシ樹脂を硬化させることにより、エポキシ樹脂の強固な接続と電極間の良好な電気的接続が得られる。
このように本発明では、半導体チップ等の第１の基板において、上記のような性質の導電材料からなる電極を上記のような性質の絶縁材料からなる絶縁膜で覆って切削平坦化することにより、第１の基板を回路基板等の第２の基板へ接合するに際して、機械的接着は当該絶縁材料で行い、電気的接続は当該導電材料で行うという分担が可能となったため、従来用いられることができなかった低コストな材料及び方法で接合基体を形成することができる。
また、本発明では、第１の基体の切削平面に見える電極と絶縁膜との色調及び反射率の違いにより、基体表面におけるＬＳＩの位置認識が可能であるため、絶縁膜として可視光に対して不透明な絶縁材料を用いることができる。接着強度に優れ、熱膨張率を制御できる絶縁材料は一般的に不透明なものである。
また、本発明者は、半導体チップ等の第１の基体と回路基板等の第２の基体との間で更なる強固な接合を得ること及びＲＯＭ等の内容の書き換え防止を考慮し、上記の性質を有する２種類の絶縁材料を用いて２層の絶縁膜を形成することに想到した。なお、記載の便宜上、以下の説明において例えば「第２の温度」等の文言を用いるが、上記した単層の絶縁膜を形成する例における「第２の温度」等とは無関係である。
即ち、第１の温度以上で接着性を発現し、これよりも高温の第６の温度以上で接着性を消失するもの、具体的には、常温では固体で接着性を示さず、第１の温度に達すると軟化して接着性を発現し、更に第６の温度に達すると固化して接着性を消失する性質を有する導電材料と、第２の温度以上で接着性を発現し、これよりも高温の第４の温度以上で接着性を消失するもの、具体的には、常温では固体で接着性を示さず、第２の温度に達すると軟化して接着性を発現し、更に第４の温度に達すると固化して接着性を消失する性質を有する第１の絶縁材料と、第３の温度以上で接着性を発現し、これよりも高温の第５の温度以上で接着性を消失するもの、具体的には、常温では固体で接着性を示さず、第３の温度に達すると軟化して接着性を発現し、更に第５の温度に達すると固化して接着性を消失する性質を有する第２の絶縁材料を用いる。そして、第１の基板において、第１の絶縁材料を電極の高さよりも低くなるように電極間を埋め込んで第１の絶縁膜を形成し、電極を覆うように第２の絶縁材料を第１の絶縁膜上に堆積し、第２の絶縁膜を形成する。ここで、第１の絶縁材料は、第４の温度以上で第１の基体との強固な接着強度を発現する材料であり、第２の絶縁材料は、第５の温度以上で第１の絶縁材料及び第２の基体の双方との接着強度を発現する材料である。
この状態で、上記と同様に摩擦熱も考慮しつつ第１の温度、前記第２の温度及び前記第３の温度のうちの最低値よりも低い温度に保持しながら、バイトを用いた切削加工により平坦化処理する。このとき、切削面からは電極及び第２の絶縁膜の平坦面が露出した状態となる。続いて、第１の温度、前記第２の温度及び前記第３の温度のうちの最高値以上で第１の基体の電極とそれに対応する第２の基体の電極とを対向させて接触させ、接着性を発現する第２の絶縁材料により基体同士を接続するとともに、第１の基体の接着性を発現する導電材料（からなる電極）と第２の基体の電極とを接続する。第２の絶縁材料は第１の絶縁材料及び第２の基体との接着性に優れているため、基体同士が更に強固に接合される。
そして、第４の温度、前記第５の温度及び前記第６の温度のうちの最高値以上で第１の基体と第２の基体電極間を充填する当該第１及び第２の絶縁材料を固化させるとともに、第２の基体の電極と接続された当該導電材料を固化させる。これにより、基体間の強固な接続と電極間の良好な電気的接続が得られる。またこの場合、第１の絶縁材料として第１の基体との接着性が強固な材料を選択することが可能であり、材料選択の幅が広がる。
［本発明を適用した具体的な諸実施形態］
以下、本発明を適用した具体的な諸実施形態について、図面を参照しながら詳細に説明する。
（第１実施形態）
本発明の第１実施形態による半導体装置の製造方法について図１及び図２を用いて説明する。図１は、第１実施形態による半導体装置の製造方法を、工程順に示す概略断面図である。
ここでは、半導体ウェーハから個片化されその主面に電極端子が配設された半導体チップを第１の基体とし、当該半導体チップがフリップチップ実装される回路基板を第２の基体として、当該回路基板上に半導体チップを搭載する場合について示す。当該回路基板は、ガラスエポキシなどを用いて形成された絶縁基板とその表面及び／或いは内部に形成された導電層を備え、その半導体チップ搭載面には、搭載される半導体チップの電極端子に対応する電極端子が配設されている。
本実施形態にあっては、半導体チップの表面、即ち被搭載面を切削により平坦化した後、当該半導体チップの電極端子と回路基板の電極とを対向させて接続する。
図１（ａ）において、半導体チップ１ａは、その一方の主面に、ＭＯＳトランジスタなどの機能素子、容量素子などの受動素子などを用いて構成される論理回路及び／或いは記憶回路など（図示せず）が形成されたシリコン（Ｓｉ）からなる半導体基板１と、当該半導体基板１の前記一方の主面を覆って配設された酸化シリコンなどからなる絶縁層２と、当該絶縁層２に選択的に配設された開口２ａ、及び当該開口２ａ部に配設された電極層を具備する。
この電極層は、前記機能素子部及び／或いは受動素子部から導出されたアルミニウム（Ａｌ）電極パッド（不図示）上に配設された、ニッケル（Ｎｉ）よりなる金属層３と、金属層３上に配設された金（Ａｕ）よりなる金属層４との積層体からなる下地金属層を有してなる。 ニッケル（Ｎｉ）、金（Ａｕ）は、無電解メッキ法により順次堆積して形成される。金属層３の材料としては、アルミニウム（Ａｌ），銅（Ｃｕ），金（Ａｕ），銀（Ａｇ），ニッケル（Ｎｉ）或いはタングステン（Ｗ）等の金属、又はこれらの合金が用いられる。また、金属層４の材料としては、金（Ａｕ），錫（Ｓｎ），銅（Ｃｕ），銀（Ａｇ），ニッケル（Ｎｉ）或いはタングステン（Ｗ）等の金属、又はこれらの合金が用いられる。
続いて、図１（ｂ）に示すように、半導体チップ１ａ上に、メタルマスク１０を、その開口１０ａが前記電極層に対応して、電極層の表面を露出するように位置合わせして形成する。
続いて、図１（ｃ）に示すように、導電材料としてＡｇペースト１１（例えば日立化成製の商品名ＥＮ４０７２）を用い、印刷法によりスキージ１２を使用してＡｇペースト１１をメタルマスク１０の開口１０ａ内を充填するように刷り込む。このＡｇペースト１１は、半硬化後は、常温では固体であり接着性を示さず、これより高温の第１の温度以上で接着性を発現し、これよりも高温の第３の温度以上で硬化する性質を有するものである。ここでは例えば、第１の温度は約８０℃であり、第３の温度が約１３０℃である。なお、本実施形態における導電材料としては、Ａｇペースト以外にＡｕペースト，Ｐｄペースト，Ｐｔペースト、或いはこれらの合金ペースト等を用いることができる。
続いて、図１（ｄ）に示すように、メタルマスク１０を除去し、Ａｇペースト１１を８０℃〜１１０℃程度の温度下でＡｇペースト１１を半硬化（いわゆるＢステージキュアー）させ、金属層４と電気的に接続されてなる第１の電極である電極５を形成する。
続いて、図１（ｅ）に示すように、接着性を有する絶縁材料を用い、電極５を覆うようにコートして絶縁膜６を形成する。この絶縁材料は、常温では固体であり接着性を示さず、これより高温の第２の温度以上で接着性を発現し、これよりも高温の第４の温度以上で硬化する性質を有するものである。ここでは例えば、第２の温度は約１１０℃であり、第４の温度が約１３０℃である。本実施形態では、絶縁材料として、エポキシ樹脂系のフィルム状接着剤、及び液状であるが仮硬化を行うことにより固化するいわゆるＢステージ接着剤（例えば商品名エイブルスティック６２００）を用いた。
フィルム状接着剤としては、その組成が、接着剤成分(エポキシ樹脂及びフェノール樹脂、 硬化促進剤)２０重量％、無機フィラー(平均粒径１．５μｍ、最大粒径１０μｍのシリカまたはアルミナフィラー)５０重量％、溶剤(エーテルまたはケトン) ２５重量％のものを用いた。このフィルム状接着剤としては、フィルム形成後の形状を保持するために、可塑剤を添加してもよい。この可塑剤としては、ポリメチルメタクリレート、ポリエステルを用いると最良となる。また、添加する溶剤量としては、本実施形態に記載されている添加量のみではなく、使用するエポキシ樹脂及びフェノール樹脂やアミンの種類または、形成する接着剤の厚さによりコントロールする。
本実施形態に用いるエポキシ樹脂としては、エポキシ樹脂であれば制限はないが、接着剤の耐熱性を向上させるためには、１分子中に少なくとも官能基が2つ以上のエポキシ樹脂が好ましい。このようなエポキシ樹脂としては、ビスフェノールＡ型エポキシ、ビスフェノールＦ型エポキシ、ビフェニル型エポキシ、ビスフェノールＳ型エポキシ、ジフェニルエーテル型エポキシ、ジシクロペンタジエン型エポキシ、クレゾールノボラック型エポキシ、ＤＰＰノボラック型エポキシ、ナフタレン骨格エポキシ等が提供されている。
フィルム状接着剤の硬化剤として用いられるフェノール樹脂は、フェノール樹脂であれば制限なないが、 耐熱性及び環境性を考慮した場合には、官能基が２つ以上のノボラック型フェノールが好ましい。 このフェノール樹脂としては、フェノールノボラック、クレゾールノボラック、ナフトール型ノボラック、キシリレン型ノボラック、ジスクロペンタジエン型ノボラック、スチレン化ノボラック、アリル形成ノボラックなどが提供されている。
Ｂステージ状接着剤としては、その組成が、接着剤成分(エポキシ樹脂及びフェノール樹脂またはアミン及び硬化促進剤)３６重量％、無機フィラー(平均粒径１．５μｍ、最大粒径１０μｍのシリカまたはアルミナフィラー)１０重量％、溶剤(エーテルまたはケトン) １０重量％のものを用いた。
Ｂステージ状接着剤の硬化剤として用いられるフェノール樹脂またはアミンは、Ｂステージ化を図るために、硬化反応が二段階に発生するものが良い。このためには 分子中に立体障害を持つものが好ましい。 フェノール硬化剤としては、デカリン変成フェノールノボラック、ｐ−ヒドロキシベンズアルデキド型フェノールノボラックが、アミンとしては、芳香族アミンが好ましく ジアミノジフェニルメタン、ジアミノジフェニルスルホン、ｍ−フェニレンジアミンがあり、低毒性のものとして、それぞれの芳香族アミンにアルキル基を導入したものもある。他のアミンとしては、ジシアンジアミドなどがある。
本実施形態で用いた導電材料及び絶縁材料の例を表１にまとめて記載する。
Figure 0004130668
 続いて、図１（ｆ）に示すように、ダイヤモンド等からなる硬質のバイトを用いて、半導体チップ１ａの電極５の表面及び絶縁膜６の表面が連続して平坦となるように切削加工し、平坦化処理する。かかる表面平坦化処理に伴い、表面平坦化に伴い各電極５の高さが均一となる。
切削加工装置の一例を図２に示す。本実施形態では、図示のように、個々の半導体チップ１ａに切り出す前の複数の半導体チップ１ａの形成された半導体ウェーハの状態において、基板表面を一斉に切削加工する場合を示す。なおこの場合、図１（ｅ）のように電極５を覆う絶縁膜６が形成された状態で半導体ウェーハから個々の半導体チップ１ａを切り出し、この切削加工装置により個片化された半導体チップ１ａの状態で切削加工することもできる。
この切削加工装置は、いわゆる超精密旋盤であって、半導体ウェーハ２０（または個片化された半導体チップ１ａ）を例えば真空吸着により載置固定し、半導体ウェーハ２０を所定の回転速度（例えば、回転数８００ｒｐｍ〜１６００ｒｐｍ程度）で例えば図中矢印Ａ方向に回転駆動する基板支持台（回転テーブル）２１と、ダイヤモンド等からなる切削工具である硬質のバイト１００を備える。また、当該切削加工装置はこのバイト１００を半導体ウェーハ２０の周辺から回転中心へ向かう方向に駆動する切削部２２を備える。切削加工時には、半導体ウェーハ２０の表面にバイト１００を当接させ、半導体ウェーハ２０を矢印Ａ方向に回転させながら、バイト１００を半導体ウェーハ２０の周辺から回転中心へ移動させて切削する。ここで、図２の右側に、円Ｃを拡大した図１（ｅ）の工程中における切削加工の様子を示す。なお、図２の拡大図は、切削部２２を向かって左側から見た図である。
本切削加工は、超精密旋盤を用いた例であるが、フライス盤を用いて加工することももちろん可能である。
この切削加工工程において、本実施形態では、切削加工工程の全体を通して電極５及び絶縁膜６を軟化させずに固体状態に保持しながら切削する。即ち、半導体チップ１ａの温度を電極５及び絶縁膜６の軟化（半硬化）温度、即ち第１の温度及び第２の温度のうちの低値である８０℃よりも低温、例えば５０℃程度に設定し、バイト１００を用いた切削加工で発生する摩擦熱により上昇して達する電極５及び絶縁膜６の温度を８０℃より低温に制御しつつ、切削加工工程の全体を通して８０℃よりも低温という温度範囲を保持しながら平坦化処理する。
続いて、半導体ウェーハ２０から個々の半導体チップ１ａを切り出す。ここで上記のように、切削加工工程の前に個々の半導体チップ１ａを切り出した場合には、勿論この工程は不要である。そして、図１（ｇ）に示すように、半導体チップ１ａと、表面に第２の電極である電極７が形成された回路基板８とを、半導体チップ１ａの電極５と回路基板８の電極７とが対向するように位置合わせする。そして、半導体チップ１ａ及び回路基板８の温度を電極５及び絶縁膜６の軟化温度、即ち第１の温度及び第２の温度のうちの高値である１１０℃以上、且つ電極５及び絶縁膜６の固化（硬化）温度、即ち第３の温度及び第４の温度のうちの低値である１３０℃よりも低い温度で、電極５と電極７とを対応させ、絶縁膜６を軟化させて電極５及び電極７間を絶縁膜６の絶縁樹脂で充填させるとともに、電極５と電極７とを接触させる。
ここで、上記の切削加工により電極５の表面及び絶縁膜６の表面が平坦化処理されているため、所定の反射率測定装置やカメラ装置を用いて、電極５と絶縁膜６とを各表面の反射率及び色相から識別することができる。この反射率及び前記色相の差を利用して、電極５と電極７とを位置合わせするようにしても良い。
かかる状態において、半導体チップ１ａ及び回路基板８を第３の温度及び第４の温度のうちの高値以上、例えば１３０℃〜１５０℃でひとつの電極当たり数ｇｆ、例えば１０ｇｆの荷重で、所定の時間（例えば５秒間）押し当て電極５の導電材料及び絶縁膜６の絶縁材料を硬化させる。そして、更に３０分間程度１５０℃に保持することにより、導電材料及び絶縁材料を完全に硬化せしめる。これにより、半導体チップ１ａと回路基板８とが絶縁膜６で接続されるとともに、電極５，７同士が接合される。このとき、電極５，７が電気的に接続されて導通するとともに、絶縁膜６がその優れた接着性に起因して強固に接着し、半導体チップ１ａと回路基板８との接合が確実となる。
なおこの場合、半導体チップ１ａの温度を電極５及び絶縁膜６の各軟化温度のうちの低値である８０℃より低い温度、回路基板８の温度を電極５及び絶縁膜６の各軟化温度のうちの高値である１１０℃より高い温度とし、この状態で電極５と電極７とを対応させて接触させ、電極５及び絶縁膜６の温度を１１０℃以上にして、電極５及び絶縁膜６を軟化させるようにしても良い。
また、接続時の温度及び圧力によっては電極５が過度に変形し、最悪の場合には隣接する電極５間が短絡する虞がある。そこで、このような不具合を防止する対策として、電極５を構成する導電性樹脂の粘度及び絶縁膜６を構成する絶縁性樹脂の粘度は、接続条件に応じて適宜設定することが望ましい。例えば、温度１５０℃、圧力２ＭＰａの条件下で接続を行う場合、電極５を構成する導電性樹脂の粘度が絶縁膜６を構成する絶縁性樹脂の粘度に比べて十分に大きくなるように、導電性樹脂の粘度を例えば１Ｍｃｐｓ、絶縁性樹脂の粘度を例えば０．１Ｍｃｐｓとする。これにより、電極５を過度に変形させることなく接続が可能となる。
しかる後、回路基板８の他方の主面に形成された接続端子に外部接続用の例えば半田ボール（共に不図示）等を取り付け、半導体装置を完成させる。
以上説明したように、本実施形態によれば、低コストで高さが均一且つ平滑であり、低荷重で接続される金属端子の形成が可能であり、低ダメージの実装を可能とし、高信頼性を有する半導体装置を形成することができる。
また、前述したように、バイトによる平坦化処理は、研削加工或いは研磨加工と比較すると種々のメリットが存在する。その点を以下に簡単に説明する。
研削加工の場合、ダイヤモンド等の高硬度の材料を使用した（ミクロンレベルの）粒子を、樹脂或いは金属に埋め込んだ研削用ディスクを使用する。そして、その研削用ディスクを回転させ、ディスクの平面あるいはエッヂを用いて被研削物を研削する。
このような研削による加工の際、被研削物の屑が、研削用ディスクのベース材料である樹脂に付着して、研削用ディスクの表面が研削不能の状態になる、或いは、ベース材料が金属イオンによって汚染される等の問題が生じる。被研削物の屑が被研削物表面に埋め込まれてしまうという問題も生じる。
また、研削では面を用いて研削するため、摩擦熱により温度が上昇し、被研削物である樹脂が溶け出してしまうという問題も起こり得る。そのため、粘着性のある樹脂を有する被研削物を研削した場合、研削用ディスクに溶け出した樹脂が研削用ディスクのダイヤモンド粒子間に付着し、研削不能になるという現象が発生する。摩擦による発熱を被研削物表面に水を掛ける等により、避けることは可能であるが、その冷却水が接着性を有する樹脂を劣化させるという問題が生じ得る。
研磨による加工の場合には、研磨用として、ミクロンレベルの砥粒を使用するため、その砥粒が、被研磨物表面（樹脂表面やバンプ表面）に食い込んでしまうという現象が発生する。特に接着性を有する樹脂は低硬度で柔らかいため、多くの砥粒が食込み易く、食い込んだ粒子を除去することが困難となる。完全に除去するには、被研磨物表面を化学的方法で薄く（砥粒とともに）溶解した後、樹脂に浸透した水分を加熱脱水させることが必要となる。
特に、被研磨物が銀Ａｇを含んだ導電性接着剤で形成されている場合には、研磨用の水より銀の酸化を引き起こす等、研磨時に使用される水やアルコール類が、樹脂（特に接着性を有する樹脂）に悪影響を与える。
また、金属端子と絶縁樹脂のように、硬さの異なる２種類以上の材料を研磨すると、研磨面にディッシングと呼ばれる段差が生じ、平坦面にならないという問題も生じる。
このように、研削や研磨による平坦化加工は現実的ではない。
バイトによる切削処理を用いた場合には、面を用いて平坦化処理しないために、これらの問題が発生しないというメリットがある。バイトによる切削処理後の被切削面は、切削屑の付着もなく、清浄な状態となる。
なお、本実施形態では、上記の切削加工を半導体チップ１ａの一方の主面のみに施す場合を例示し、回路基板８の一方の主面には切削加工を施すことなく、複数の電極７が連続してある程度平坦に形成されていることで足りるものとするが、半導体チップ１ａと同様に当該一方の主面を切削加工して平坦化しても良い。この場合、当該一方の主面に複数の電極７のみが形成された状態（電極７を覆う絶縁膜が存しない状態）で切削加工することが可能である。
（第２実施形態）
本発明の第２実施形態による半導体装置の製造方法について図３を用いて説明する。図３は、第２実施形態による半導体装置の製造方法を工程順に示す概略断面図である。
なお、図１及び図２に示す第１実施形態による半導体装置の製造方法と同様の構成要素には同一の符号を付し説明を省略し或いは簡潔にする。また、記載の便宜上、以下の説明において例えば「第２の温度」等の文言を用いるが、上記した第１実施形態における「第２の温度」等とは無関係である。
ここでは、半導体ウェーハから個片化されその主面に電極端子が配設された半導体チップを第１の基体とし、当該半導体チップがフリップチップ実装される回路基板を第２の基体として、当該回路基板上に半導体チップを搭載する場合について示す。当該回路基板は、ガラスエポキシなどを用いて形成された絶縁基板とその表面及び／或いは内部に形成された導電層を備え、その半導体チップ搭載面には、搭載される半導体チップの電極端子に対応する電極端子が配設されている。
本実施形態にあっては、半導体チップの表面、即ち被搭載面を切削により平坦化した後、当該半導体チップの電極端子と回路基板の電極とを対向させて接続する。
図３（ａ）において、半導体チップ１ａは、その一方の主面に、ＭＯＳトランジスタなどの機能素子、容量素子などの受動素子などを用いて構成される論理回路及び／或いは記憶回路など（図示せず）が形成されたシリコン（Ｓｉ）からなる半導体基板１と、当該半導体基板１の前記一方の主面を覆って配設された酸化シリコンなどからなる絶縁層２と、当該絶縁層２に選択的に配設された開口２ａ、及び当該開口２ａ部に配設された電極層を具備する。
この電極層は、前記機能素子部及び／或いは受動素子部から導出されたアルミニウム（Ａｌ）電極パッド（不図示）上に配設された、ニッケル（Ｎｉ）よりなる金属層３と、金属層３上に配設された金（Ａｕ）よりなる金属層４との積層体からなる下地金属層を有してなる。 ニッケル（Ｎｉ）、金（Ａｕ）は、無電解メッキ法により順次堆積して形成される。金属層３の材料としては、アルミニウム（Ａｌ），銅（Ｃｕ），金（Ａｕ），銀（Ａｇ），ニッケル（Ｎｉ）或いはタングステン（Ｗ）等の金属、又はこれらの合金が用いられる。また、金属層４の材料としては、金（Ａｕ），錫（Ｓｎ），銅（Ｃｕ），銀（Ａｇ），ニッケル（Ｎｉ）或いはタングステン（Ｗ）等の金属、又はこれらの合金が用いられる。
続いて、図３（ｂ）に示すように、メタルマスク１０を開口１０ａが各金属層４の表面を露出させるように位置合わせして形成する。
続いて、図３（ｃ）に示すように、導電材料としてＡｇペースト１１（例えば日立化成製の商品名ＥＮ４０７２）を用い、印刷法によりスキージ１２を使用してＡｇペースト１１をメタルマスク１０の開口１０ａ内を充填するように刷り込む。このＡｇペースト１１は、半硬化後は、常温では固体であり接着性を示さず、これより高温の第１の温度以上で接着性を発現し、これよりも高温の第６の温度以上で硬化する性質を有するものである。ここでは例えば、第１の温度は約８０℃であり、第６の温度が約１３０℃である。なお、本実施形態における導電材料としては、Ａｇペースト以外にＡｕペースト，Ｐｄペースト，Ｐｔペースト、或いはこれらの合金ペースト等を用いることができる。
続いて、図３（ｄ）に示すように、メタルマスク１０を除去し、Ａｇペースト１１を８０℃〜１１０℃程度の温度下で半硬化（いわゆるＢステージキュアー）させ、金属層４と電気的に接続されてなる第１の電極である電極５を形成する。
続いて、接着性を有する２種類の絶縁材料（第１及び第２の絶縁材料）を用い、電極５を覆うように絶縁膜を形成する。
具体的には、先ず図３（ｅ）に示すように、半導体チップ１ａにおいて、第１の絶縁材料を電極５の高さよりも低くなるように電極５間を埋め込んで第１の絶縁膜２３を形成する。続いて図３（ｆ）に示すように、電極５を覆うように第２の絶縁材料を第１の絶縁膜２３上に堆積し、第２の絶縁膜２４を形成する。
ここで、第１の絶縁材料は、常温では固体であり接着性を示さず、これより高温の第２の温度以上で接着性を発現し、これよりも高温の第４の温度以上で硬化する性質を有するものである。ここでは例えば、第２の温度は約１１０℃であり、第４の温度が約１３０℃である。また、第２の絶縁材料は、常温では固体であり接着性を示さず、これより高温の第３の温度以上で接着性を発現し、これよりも高温の第５の温度以上で硬化する性質を有するものである。ここでは例えば、第３の温度は約１００℃であり、第５の温度が約１５０℃である。更に、第１の絶縁材料は、第４の温度以上で半導体チップ１ａとの強固な接着強度を発現する材料であり、第２の絶縁材料は、第５の温度以上で第１の絶縁材料及び回路基板８の双方との強固な接着強度を発現する材料である。本実施形態では、第１の絶縁材料として、第１実施形態で説明したエポキシ樹脂系のフィルム状接着剤及びＢステージ接着剤を用い、第２の絶縁材料として日立化成製の商品名ＵＦ−５３６を用いた。
本実施形態で用いた導電材料及び絶縁材料の例を表２にまとめて記載する。
Figure 0004130668
 続いて、図３（ｇ）に示すように、図２に示した切削加工装置を用いて、ダイヤモンド等からなる硬質のバイトにより、半導体チップ１ａの電極５の表面及び第２の絶縁膜２４の表面が連続して平坦となるように切削加工し、平坦化処理する。かかる表面平坦化処理に伴い、切削面からは電極５及び第２の絶縁膜２４の平坦面が露出した状態となる。但し、第２の絶縁膜２４を形成した際に、電極５上に若干の第１の絶縁材料が被覆することがあり、この場合には切削加工した切削面において、電極５の周囲を覆うように薄く第１の絶縁材料が露出することになるが、この第１の絶縁材料は露出した第２の絶縁材料に比して極めて少なく、接着性に影響するものではない。また、表面平坦化に伴い各電極５の高さが均一となる。
この切削加工工程において、本実施形態では、切削加工工程の全体を通して電極５、第１の絶縁膜２３及び第２の絶縁膜２４を軟化させずに固体状態に保持しながら切削する。即ち、半導体チップ１ａの温度を電極５、第１の絶縁膜２３及び第２の絶縁膜２４の軟化（半硬化）温度、即ち第１の温度、第２の温度及び第３の温度のうちの最低値である８０℃よりも低温、例えば５０℃程度に設定し、バイト１００を用いた切削加工で発生する摩擦熱により上昇して達する電極５、第１の絶縁膜２３及び第２の絶縁膜２４の温度を８０℃より低温に制御しつつ、切削加工工程の全体を通して８０℃よりも低温という温度範囲を保持しながら平坦化処理する。
続いて、半導体ウェーハ２０から個々の半導体チップ１ａを切り出す。ここで上記のように、切削加工工程の前に個々の半導体チップ１ａを切り出した場合には、勿論この工程は不要である。そして、図３（ｈ）に示すように、半導体チップ１ａと、表面に第２の電極である電極７が形成された回路基板８とを、半導体チップ１ａの電極５と回路基板８の電極７とが対向するように位置合わせし、半導体チップ１ａ及び回路基板８の温度を電極５、第１の絶縁膜２３及び第２の絶縁膜２４の軟化温度、即ち第１の温度、第２の温度及び第３の温度のうちの最高値である１１０℃以上、且つ電極５及び絶縁膜６の固化（硬化）温度、即ち第４の温度、第５の温度及び第６の温度のうちの最低値である１３０℃よりも低い温度で、電極５と電極７とを対応させ、第１の絶縁膜２３及び第２の絶縁膜２４を軟化させて、電極５及び電極７間を第２の絶縁膜２４の第２の絶縁樹脂で充填させるとともに、電極５と電極７とを接触させる。
ここで、上記の切削加工により電極５の表面及び第２の絶縁膜２４の表面が平坦化処理された際に、所定の反射率測定装置やカメラ装置を用いて、電極５と第２の絶縁膜２４とを各表面の反射率及び色相から識別することができる。この反射率及び前記色相の差を利用して、電極５と電極７とを位置合わせするようにしても良い。
かかる状態において、半導体チップ１ａ及び回路基板８を第４の温度、第５の温度及び第６の温度のうちの最高値である１５０℃以上、例えば１５０℃でひとつの電極当たり数ｇｆ、例えば１０ｇｆの荷重で、所定の時間（例えば５秒間）押し当て電極５の導電材料、第１の絶縁膜２３及び第２の絶縁膜２４の各絶縁材料を硬化させる。そして、更に３０分間程度１５０℃に保持することにより、導電材料及び各絶縁材料を完全に硬化せしめる。これにより、半導体チップ１ａと回路基板８とが第２の絶縁膜２４で接続されるとともに、電極５，７同士が接合される。このとき、電極５，７が電気的に接続されて導通するとともに、第２の絶縁膜２４がその優れた接着性に起因して強固に接着し、半導体チップ１ａと回路基板８との接合が確実となる。ここで、第２の絶縁材料は第１の絶縁材料及び回路基板８との接着性に優れているため、半導体チップ１ａと回路基板８とが更に強固に接合される。
なおこの場合、半導体チップ１ａの温度を電極５、第１の絶縁膜２３及び第２の絶縁膜２４の各軟化温度のうちの最低値である８０℃より低い温度、回路基板８の温度を電極５、第１の絶縁膜２３及び第２の絶縁膜２４の各軟化温度のうちの最高値である１１０℃より高い温度とし、この状態で電極５と電極７とを対応させて接触させ、電極５及び第２の絶縁膜２４の温度を１１０℃以上にして、電極５、第１の絶縁膜２３及び第２の絶縁膜２４を軟化させるようにしても良い。
また、接続時の温度及び圧力によっては電極５が過度に変形し、最悪の場合には隣接する電極５間が短絡する虞がある。そこで、このような不具合を防止する対策として、電極５を構成する導電性樹脂の粘度及び絶縁膜２３，２４を構成する絶縁性樹脂の粘度は、接続条件に応じて適宜設定することが望ましい。例えば、温度１５０℃、圧力２ＭＰａの条件下で接続を行う場合、電極５を構成する導電性樹脂の粘度が絶縁膜２３，２４を構成する絶縁性樹脂の粘度に比べて十分に大きくなるように、導電性樹脂の粘度を例えば１Ｍｃｐｓ、絶縁性樹脂の粘度を例えば０．１Ｍｃｐｓとする。これにより、電極５を過度に変形させることなく接続が可能となる。
しかる後、回路基板８の他方の主面に形成された接続端子に外部接続用の例えば半田ボール（共に不図示）等を取り付け、半導体装置を完成させる。
以上説明したように、本実施形態によれば、低コストで高さが均一且つ平滑であり、低荷重で接続される金属端子の形成が可能であり、低ダメージの実装を可能とし、高信頼性を有する半導体装置を形成することができる。更に、２種類の絶縁材料（第１及び第２の絶縁材料）を用いることにより、半導体チップ１ａと回路基板８とをより強固に接合することができるとともに、第１の絶縁材料として半導体チップ１ａとの接着性が強固な材料を選択することが可能であり、材料選択の幅が広がる。
なお、本実施形態では、上記の切削加工を半導体チップ１ａの一方の主面のみに施す場合を例示し、回路基板８の一方の主面には切削加工を施すことなく、複数の電極７が連続してある程度平坦に形成されていることで足りるものとするが、半導体チップ１ａと同様に当該一方の主面を切削加工して平坦化しても良い。この場合、当該一方の主面に複数の電極７のみが形成された状態（電極７を覆う絶縁膜が存しない状態）で切削加工することが可能である。
（第３実施形態）
本発明の第３実施形態による半導体装置の製造方法について図４を用いて説明する。図４は、第３実施形態による半導体装置の製造方法を工程順に示す概略断面図である。
なお、図１乃至図３に示す第１及び第２実施形態による半導体装置の製造方法と同様の構成要素には同一の符号を付し説明を省略し或いは簡潔にする。また、記載の便宜上、以下の説明において例えば「第２の温度」等の文言を用いるが、上記した第１及び第２実施形態における「第２の温度」等とは無関係である。
ここでは、半導体ウェーハから個片化されその主面に電極端子が配設された半導体チップを第１の基体とし、当該半導体チップがフリップチップ実装される回路基板を第２の基体として、当該回路基板上に半導体チップを搭載する場合について示す。当該回路基板は、ガラスエポキシなどを用いて形成された絶縁基板とその表面及び／或いは内部に形成された導電層を備え、その半導体チップ搭載面には、搭載される半導体チップの電極端子に対応する電極端子が配設されている。
本実施形態にあっては、半導体チップの表面、即ち被搭載面を切削により平坦化した後、当該半導体チップの電極端子と回路基板の電極とを対向させて接続する。
図４（ａ）において、半導体チップ１ａは、その一方の主面に、ＭＯＳトランジスタなどの機能素子、容量素子などの受動素子などを用いて構成される論理回路及び／或いは記憶回路など（図示せず）が形成されたシリコン（Ｓｉ）からなる半導体基板１と、当該半導体基板１の前記一方の主面を覆って配設された酸化シリコンなどからなる絶縁層２と、当該絶縁層２に選択的に配設された開口２ａ、及び当該開口２ａ部に配設された電極層を具備する。
この電極層は、前記機能素子部及び／或いは受動素子部から導出されたアルミニウム（Ａｌ）電極パッド（不図示）上に配設された、ニッケル（Ｎｉ）よりなる金属層３と、金属層３上に配設された金（Ａｕ）よりなる金属層４との積層体からなる下地金属層を有してなる。 ニッケル（Ｎｉ）、金（Ａｕ）は、無電解メッキ法により順次堆積して形成される。金属層３の材料としては、アルミニウム（Ａｌ），銅（Ｃｕ），金（Ａｕ），銀（Ａｇ），ニッケル（Ｎｉ）或いはタングステン（Ｗ）等の金属、又はこれらの合金が用いられる。また、金属層４の材料としては、金（Ａｕ），錫（Ｓｎ），銅（Ｃｕ），銀（Ａｇ），ニッケル（Ｎｉ）或いはタングステン（Ｗ）等の金属、又はこれらの合金が用いられる。
続いて、図４（ｂ）に示すように、半導体チップ１ａの表面に感光性の絶縁性接着材である絶縁材料（例えばＪＳＲ製の商品名ＷＰＲ−Ｃ２００）を用いて絶縁膜４１を形成し、フォトマスク４２を用いたフォトリソグラフィーにより紫外線を露光して現像する。このフォトリソグラフィーにより、絶縁膜４１に各金属層４の表面を露出させる開口４１ａを形成する。この絶縁材料は、常温では固体であり接着性を示さず、これより高温の第２の温度以上で接着性を発現し、これよりも高温の第４の温度以上で硬化する性質を有するものであり、第４の温度以上で硬化した後は、常温でも硬化した状態を保つ。ここでは例えば、第２の温度は約１１０℃であり、第４の温度が約１９０℃である。
続いて、図４（ｃ）に示すように、導電材料としてＡｇペースト１１（例えば日立化成製の商品名ＥＮ４０７２）を用い、印刷法によりスキージ１２を使用してＡｇペースト１１を絶縁膜４１の開口４１ａ内を充填するように刷り込む。このＡｇペースト１１は、半硬化後は、常温では固体であり接着性を示さず、これより高温の第１の温度以上で接着性を発現し、これよりも高温の第３の温度以上で硬化する性質を有するものである。ここでは例えば、第１の温度は約８０℃であり、第２の温度が約１３０℃である。なお、ここで用いる導電材料としては、Ａｇペースト以外にＡｕペースト，Ｐｄペースト，Ｐｔペースト及びそれらの合金ペースト等が用いられる。
本実施形態で用いた導電材料及び絶縁材料の例を表３にまとめて記載する。
Figure 0004130668
 続いて、図４（ｄ）に示すように、Ａｇペースト１１を８０℃〜１１０℃程度の温度下でＡｇペースト１１を半硬化（いわゆるＢステージキュアー）させ、絶縁膜４１の開口４１ａ内で金属層４と電気的に接続されてなる第１の電極である電極５を形成する。
続いて、図４（ｅ）に示すように、図２の切削加工装置を用いて、ダイヤモンド等からなる硬質のバイトにより、半導体チップ１ａの電極５の表面及び絶縁膜４１の表面が連続して平坦となるように切削加工し、平坦化処理する。このとき、表面平坦化に伴い各電極５の高さが均一となる。
この切削加工工程において、本実施形態では、切削加工工程の全体を通して電極５及び絶縁膜４１を軟化させずに固体状態に保持しながら切削する。即ち、半導体チップ１ａの温度を電極５及び絶縁膜４１の軟化（半硬化）温度、即ち第１の温度及び第２の温度のうちの低値である約８０℃よりも低温、例えば５０℃程度に設定し、バイト１００を用いた切削加工で発生する摩擦熱により上昇して達する電極５及び絶縁膜４１の温度を８０℃より低温に制御しつつ、切削加工工程の全体を通して８０℃よりも低温という温度範囲を保持しながら平坦化処理する。
続いて、半導体ウェーハ２０から個々の半導体チップ１ａを切り出す。ここで上記のように、切削加工工程の前に個々の半導体チップ１ａを切り出した場合には、勿論この工程は不要である。そして、図４（ｆ）に示すように、半導体チップ１ａと、表面に第２の電極である電極７が形成された回路基板８とを、半導体チップ１ａの電極５と回路基板８の電極７とが対向するように位置合わせし、半導体チップ１ａ及び回路基板８の温度を電極５及び絶縁膜４１の軟化温度、即ち第１の温度及び第２の温度のうちの高値である１１０℃以上、且つ電極５及び絶縁膜６の固化（硬化）温度、即ち第３の温度及び第４の温度のうちの低値である１３０℃よりも低い温度で、電極５と電極７とを対応させ、絶縁膜４１を軟化させて電極５及び電極７間を絶縁膜４１の絶縁樹脂で充填させるとともに、電極５と電極７とを接触させる。
ここで、上記の切削加工により電極５の表面及び絶縁膜４１の表面が平坦化処理された際に、所定の反射率測定装置やカメラ装置を用いて、電極５と絶縁膜４１とを各表面の反射率及び色相から識別することができる。この反射率及び前記色相の差を利用して、電極５と電極７とを位置合わせするようにしても良い。
かかる状態において、半導体チップ１ａ及び回路基板８を上記の状態で、第３の温度及び第４の温度のうちの高値以上、例えば１９０℃でひとつの電極当たり数ｇｆ、例えば１０ｇｆの荷重で、所定の時間（例えば５秒間）押し当て電極５の導電材料及び絶縁膜４１の絶縁材料を硬化させる。そして、更に３０分間程度１９０℃に保持することにより、導電材料及び絶縁材料を完全に硬化せしめる。これにより、半導体チップ１ａと回路基板８とが絶縁膜４１で接続されるとともに、電極５，７同士が接合される。このとき、電極５，７が電気的に接続されて導通するとともに、絶縁膜４１がその優れた接着性に起因して強固に接着し、半導体チップ１ａと回路基板８との接合が確実となる。
なおこの場合、半導体チップ１ａの温度を電極５及び絶縁膜４１の各軟化温度のうちの低値である８０℃より低い温度、回路基板８の温度を電極５及び絶縁膜４１の各軟化温度のうちの高値である１１０℃より高い温度とし、この状態で電極５と電極７とを対応させて接触させ、電極５及び絶縁膜４１の温度を１１０℃以上にして、電極５及び絶縁膜４１を軟化させるようにしても良い。
また、半導体チップ１ａと回路基板８との接続時の温度及び圧力によっては電極５が過度に変形し、最悪の場合には隣接する電極５間が短絡する虞がある。そこで、このような不具合を防止する対策として、電極５を構成する導電性樹脂の粘度及び絶縁膜４１を構成する絶縁性樹脂の粘度は、接続条件に応じて適宜設定することが望ましい。例えば、温度１５０℃、圧力２ＭＰａの条件下で接続を行う場合、電極５を構成する導電性樹脂の粘度が絶縁膜４１を構成する絶縁性樹脂の粘度に比べて十分に大きくなるように、導電性樹脂の粘度を例えば１Ｍｃｐｓ、絶縁性樹脂の粘度を例えば０．１Ｍｃｐｓとする。これにより、電極５を過度に変形させることなく接続が可能となる。
しかる後、回路基板８の他方の主面に形成された接続端子に外部接続用の例えば半田ボール（共に不図示）等を取り付け、半導体装置を完成させる。
以上説明したように、本実施形態によれば、低コストで高さが均一且つ平滑であり、低荷重で接続される金属端子の形成が可能であり、低ダメージの実装を可能とし、高信頼性を有する半導体装置が実現する。更に、絶縁膜４１は、印刷法により電極５を形成するためのマスクとして機能するとともに、半導体チップ１ａと回路基板８とを接着固定する際の絶縁接着材として機能する。従って、製造工程数が削減され、簡略に半導体装置を製造することができる。
なお、本実施形態では、上記の切削加工を半導体チップ１ａの一方の主面のみに施す場合を例示し、回路基板８の一方の主面には切削加工を施すことなく、複数の電極７が連続してある程度平坦に形成されていることで足りるものとするが、半導体チップ１ａと同様に当該一方の主面を切削加工して平坦化しても良い。この場合、当該一方の主面に複数の電極７のみが形成された状態（電極７を覆う絶縁膜が存しない状態）で切削加工することが可能である。
（第４実施形態）
本発明の第４実施形態による半導体装置の製造方法について図５を用いて説明する。図５は、第４実施形態による半導体装置の製造方法を工程順に示す概略断面図である。
なお、図１乃至図４に示す第１乃至第３実施形態による半導体装置の製造方法と同様の構成要素には同一の符号を付し説明を省略し或いは簡潔にする。また、記載の便宜上、以下の説明において例えば「第２の温度」等の文言を用いるが、上記した第２及び第３実施形態における「第２の温度」等とは無関係である。
ここでは、半導体ウェーハから個片化されその主面に電極端子が配設された半導体チップを第１の基体とし、当該半導体チップがフリップチップ実装される回路基板を第２の基体として、当該回路基板上に半導体チップを搭載する場合について示す。当該回路基板は、ガラスエポキシなどを用いて形成された絶縁基板とその表面及び／或いは内部に形成された導電層を備え、その半導体チップ搭載面には、搭載される半導体チップの電極端子に対応する電極端子が配設されている。
本実施形態にあっては、半導体チップの表面、即ち被搭載面を切削により平坦化した後、当該半導体チップの電極端子と回路基板の電極とを対向させて接続する。
図５（ａ）において、半導体チップ１ａは、その一方の主面に、ＭＯＳトランジスタなどの機能素子、容量素子などの受動素子などを用いて構成される論理回路及び／或いは記憶回路など（図示せず）が形成されたシリコン（Ｓｉ）からなる半導体基板１と、当該半導体基板１の前記一方の主面を覆って配設された酸化シリコンなどからなる絶縁層２と、当該絶縁層２に選択的に配設された開口２ａと、当該開口２ａ部に配設された電極層３と、電極層３上に配設されたＡｕなどからなるスタッドバンプ９とを具備する。
この電極層３は、前記機能素子部及び／或いは受動素子部から導出されたアルミニウム（Ａｌ）電極パッドである。アルミニウム電極パッド上に、例えば第１乃至第３実施形態の場合と同様に、例えばニッケル（Ｎｉ）よりなる金属層と例えば金（Ａｕ）よりなる金属層との積層体からなる下地金属層を設けてもよい。
スタッドバンプ９は、ワイヤボンディング技術に用いられるボールボンディング方式を用いてアルミニウム電極パッド上に形成されたバンプ電極である。すなわち、スタッドバンプ９は、放電によって金ワイヤの先端にボールを形成後、ワイヤボンディング用のキャピラリを用いてボールをアルミニウム電極パッド上に熱圧着し、ワイヤを固定したままの状態でキャピラリを上部に引き上げ、ワイヤをボール上端部で切断することにより、形成される。スタッドバンプ９は、１）半導体チップ１ａと回路基板８とを接着する際に変形すること、２）表面に酸化皮膜が形成されないこと、が必要である。かかる観点から、スタッドバンプ９は、金或いは金を主体とする合金材料により構成することが望ましい。
第１乃至第３実施形態においてアルミニウム電極パッド上にＡｕ／Ｎｉの積層構造よりなる下地電極層を形成しているのは、アルミニウム電極パッド上に直にＡｇペースト１１を形成すると、アルミ電極パッド表面に酸化被膜が徐々に形成されて導通が取れなくなる虞があるからである。しかしながら、この下地電極層を形成するための無電界メッキでは強アルカリ処理を行うため、ＬＳＩによっては処理が難しいものがあった。また、電極数の少ないＲＦＩＤなどでは、下地電極層を形成するために製造コストが高くなってしまうことがあった。この点、スタッドバンプを用いる本実施形態ではこのような下地電極層が不要であり、また、ＲＦＩＤのように電極数が比較的少ないものではスタッドバンプによる製造コストの増加を抑えることができ、第１乃至第３実施形態における上記課題を解決することができる。
続いて、図５（ｂ）に示すように、半導体チップ１ａ上に、開口１０ａを有するメタルマスク１０を、開口１０ａがスタッドバンプ９の形成領域に対応するように設置する。
続いて、図５（ｃ）に示すように、導電材料としてＡｇペースト１１（例えば日立化成製の商品名ＥＮ４０７２）を用い、印刷法によりスキージ１２を使用してＡｇペースト１１をメタルマスク１０の開口１０ａ内を充填するように刷り込む。このＡｇペースト１１は、半硬化後は、常温では固体であり接着性を示さず、これより高温の第１の温度以上で接着性を発現し、これよりも高温の第３の温度以上で硬化する性質を有するものである。ここでは例えば、第１の温度は約８０℃であり、第３の温度が約１３０℃である。なお、本実施形態における導電材料としては、Ａｇペースト以外にＡｕペースト，Ｐｄペースト，Ｐｔペースト、或いはこれらの合金ペースト等を用いることができる。
続いて、図５（ｄ）に示すように、メタルマスク１０を除去し、Ａｇペースト１１を８０℃〜１１０℃程度の温度下でＡｇペースト１１を半硬化（いわゆるＢステージキュアー）させる。これにより、電極層３に電気的に接続され、スタッドバンプ９及びスタッドバンプ９を内包するように形成されたＡｇペースト１１よりなる第１の電極としての電極５を形成する。
続いて、図５（ｅ）に示すように、接着性を有する絶縁材料を用い、電極５を覆うように絶縁膜６を形成する。この絶縁材料は、常温では固体であり接着性を示さず、これより高温の第２の温度以上で接着性を発現し、これよりも高温の第４の温度以上で硬化する性質を有するものである。ここでは例えば、第２の温度は約１１０℃であり、第４の温度が約１３０℃である。本実施形態では、絶縁材料として、エポキシ樹脂系のフィルム状接着剤、及び液状であるが仮硬化を行うことにより固化するいわゆるＢステージ接着剤（例えば商品名エイブルスティック６２００）を用いた。接着性を有する絶縁材料は、第１実施形態に記載のものを用いることができる。
続いて、図５（ｆ）に示すように、ダイヤモンド等からなる硬質のバイトを用いて、半導体チップ１ａの電極５の表面及び絶縁膜６の表面が連続して平坦となるように、また、スタッドバンプ９の少なくとも先端部が露出するように切削加工し、平坦化処理する。かかる表面平坦化処理に伴い、各電極５の高さが均一となる。
この切削加工工程において、本実施形態では、切削加工工程の全体を通して電極５及び絶縁膜６を軟化させずに固体状態に保持しながら切削する。即ち、半導体チップ１ａの温度を電極５及び絶縁膜６の軟化（半硬化）温度、即ち第１の温度及び第２の温度のうちの低値である８０℃よりも低温、例えば５０℃程度に設定し、バイト１００を用いた切削加工で発生する摩擦熱により上昇して達する電極５及び絶縁膜６の温度を８０℃より低温に制御しつつ、切削加工工程の全体を通して８０℃よりも低温という温度範囲を保持しながら平坦化処理する。
続いて、半導体ウェーハ２０から個々の半導体チップ１ａを切り出す。ここで上記のように、切削加工工程の前に個々の半導体チップ１ａを切り出した場合には、勿論この工程は不要である。そして、図５（ｇ）に示すように、半導体チップ１ａと、表面に第２の電極である電極７が形成された回路基板８とを、半導体チップ１ａの電極５と回路基板８の電極７とが対向するように位置合わせする。そして、半導体チップ１ａ及び回路基板８の温度を電極５及び絶縁膜６の軟化温度、即ち第１の温度及び第２の温度のうちの高値である１１０℃以上、且つ電極５及び絶縁膜６の固化（硬化）温度、即ち第３の温度及び第４の温度のうちの低値である１３０℃よりも低い温度で、電極５と電極７とを対応させ、絶縁膜６を軟化させて電極５及び電極７間を絶縁膜６の絶縁樹脂で充填させるとともに、電極５と電極７とを接触させる。
ここで、上記の切削加工により電極５の表面及び絶縁膜６の表面が平坦化処理されているため、所定の反射率測定装置やカメラ装置を用いて、電極５と絶縁膜６とを各表面の反射率及び色相から識別することができる。この反射率及び前記色相の差を利用して、電極５と電極７とを位置合わせするようにしても良い。
かかる状態において、半導体チップ１ａ及び回路基板８を第３の温度及び第４の温度のうちの高値以上、例えば１３０℃〜１５０℃でひとつの電極当たり数ｇｆ、例えば１０ｇｆの荷重で、所定の時間（例えば５秒間）押し当て電極５の導電材料及び絶縁膜６の絶縁材料を硬化させる。そして、更に３０分間程度１５０℃に保持することにより、導電材料及び絶縁材料を完全に硬化せしめる。これにより、半導体チップ１ａと回路基板８とが絶縁膜６で接続されるとともに、電極５，７同士が接合される。このとき、電極５，７が電気的に接続されて導通するとともに、絶縁膜６がその優れた接着性に起因して強固に接着し、半導体チップ１ａと回路基板８との接合が確実となる。
なおこの場合、半導体チップ１ａの温度を電極５及び絶縁膜６の各軟化温度のうちの低値である８０℃より低い温度、回路基板８の温度を電極５及び絶縁膜６の各軟化温度のうちの高値である１１０℃より高い温度とし、この状態で電極５と電極７とを対応させて接触させ、電極５及び絶縁膜６の温度を１１０℃以上にして、電極５及び絶縁膜６を軟化させるようにしても良い。
この際、本実施形態の電極５はスタッドバンプ９を内包しているため、このスタッドバンプ９が電極５の芯となり、接続時の温度及び圧力によって電極５が過度に変形することを防止できる。したがって、半導体チップ１ａと回路基板８との接続条件を広くすることができ、材料の選択の幅やプロセスマージンを広げることができる。また、スタッドバンプ９は低抵抗且つ抵抗値の安定した固体金属材料により構成されており、電極５と電極７との間の接続抵抗を低減及び安定させることができる。
しかる後、回路基板８の他方の主面に形成された接続端子に外部接続用の例えば半田ボール（共に不図示）等を取り付け、半導体装置を完成させる。
以上説明したように、本実施形態によれば、低コストで高さが均一且つ平滑であり、低荷重で接続される金属端子の形成が可能であり、低ダメージの実装を可能とし、高信頼性を有する半導体装置を形成することができる。
また、電極中にスタッドバンプを内包させることにより、そのスタッドバンプが電極の芯となり、半導体チップと回路基板とを接続する際に電極が過度に変形することを防止することができる。これにより、電極間の短絡等の不具合を防止することができる。また、スタッドバンプは低抵抗且つ抵抗値の安定した固体金属材料により構成されており、半導体チップと回路基板との間の接続抵抗を低減及び安定させることができる。また、強アルカリ処理に弱いＬＳＩチップ上に、簡単且つ廉価なプロセスにて容易に導電性樹脂バンプを形成することができる。
なお、上記実施形態では、第１実施形態による半導体装置の製造方法において、電極５中にスタッドバンプ９を形成したが、第２又は第３実施形態による半導体装置の製造方法において、電極５中にスタッドバンプを形成するようにしても良い。第３の実施形態の場合、絶縁膜４１の形成後、電極５の形成前に、スタッドバンプ９を形成することができる。
また、上記実施形態では、上記の切削加工を半導体チップ１ａの一方の主面のみに施す場合を例示し、回路基板８の一方の主面には切削加工を施すことなく、複数の電極７が連続してある程度平坦に形成されていることで足りるものとするが、半導体チップ１ａと同様に当該一方の主面を切削加工して平坦化しても良い。この場合、当該一方の主面に複数の電極７のみが形成された状態（電極７を覆う絶縁膜が存しない状態）で切削加工することが可能である。
（第５実施形態）
本発明の第５実施形態による半導体装置の製造方法について図６及び図７を用いて説明する。図６及び図７は、第５実施形態による半導体装置の製造方法を工程順に示す概略断面図である。
なお、図１乃至図５に示す第１乃至第４実施形態による半導体装置の製造方法と同様の構成要素には同一の符号を付し説明を省略し或いは簡潔にする。また、記載の便宜上、以下の説明において例えば「第２の温度」等の文言を用いるが、上記した第２及び第３実施形態における「第２の温度」等とは無関係である。
ここでは、半導体ウェーハから個片化されその主面に電極端子が配設された半導体チップを第１の基体とし、当該半導体チップがフリップチップ実装される回路基板を第２の基体として、当該回路基板上に半導体チップを搭載する場合について示す。当該回路基板は、ガラスエポキシなどを用いて形成された絶縁基板とその表面及び／或いは内部に形成された導電層を備え、その半導体チップ搭載面には、搭載される半導体チップの電極端子に対応する電極端子が配設されている。
本実施形態にあっては、半導体チップの表面、即ち被搭載面を切削により平坦化した後、当該半導体チップの電極端子と回路基板の電極とを対向させて接続する。
図６（ａ）において、半導体チップ１ａは、その一方の主面に、ＭＯＳトランジスタなどの機能素子、容量素子などの受動素子などを用いて構成される論理回路及び／或いは記憶回路など（図示せず）が形成されたシリコン（Ｓｉ）からなる半導体基板１と、当該半導体基板１の前記一方の主面を覆って配設された酸化シリコンなどからなる絶縁層２と、当該絶縁層２に選択的に配設された開口２ａと、当該開口２ａ部に配設された電極層３とを具備する。電極層３は、前記機能素子部及び／或いは受動素子部から導出されたアルミニウム（Ａｌ）電極パッドである。
この半導体チップ１ａ上に、例えばメッキ法により、バリアメタル１３を形成する。バリアメタル１３は、例えば、チタン（Ｔｉ）とタングステン（Ｗ）との積層膜、チタン（Ｔｉ）とプラチナ（Ｐｔ）との積層膜、クロム（Ｃｒ）と銀（Ａｇ）との積層膜、クロム（Ｃｒ）と銅（Ｃｕ）との積層膜、クロム（Ｃｒ）とニッケルの積層膜等により構成することができる。
続いて、図６（ｂ）に示すように、バリアメタル１３上に、例えばスピンコート法によりフォトレジスト膜１４を形成する。
続いて、図６（ｃ）に示すように、フォトリソグラフィーによりフォトレジスト膜１４をパターニングし、電極層３が形成された領域のフォトレジスト膜１４に開口１５を形成する。
続いて、図６（ｄ）に示すように、例えば電界メッキ法により、開口１５内のバリアメタル１３上に金（Ａｕ）膜を選択的に成長する。こうして、開口１５内のバリアメタル１３上に、金よりなるバンプ電極１６を形成する。
バンプ電極１６は、１）半導体チップ１ａと回路基板８とを接着する際に変形すること、２）表面に酸化皮膜が形成されないこと、が必要である。かかる観点から、バンプ電極１６は、金或いは金を主体とする合金材料により構成することが望ましい。
続いて、図６（ｅ）に示すように、例えばアッシング法により、フォトレジスト膜１４を除去する。
続いて、図６（ｆ）及び図７（ａ）に示すように、例えばドライエッチングにより、バンプ電極１６をマスクとしてバリアメタル１３をパターニングし、バンプ電極１６間を切り離す。
第１乃至第３実施形態においてアルミニウム電極パッド上にＡｕ／Ｎｉの積層構造よりなる下地電極層を形成しているのは、アルミニウム電極パッド上に直にＡｇペースト１１を形成すると、アルミ電極パッド表面に酸化被膜が徐々に形成されて導通が取れなくなる虞があるからである。しかしながら、この下地電極層を形成するための無電界メッキでは強アルカリ処理を行うため、ＬＳＩによっては処理が難しいものがあった。また、電極数の多いＬＳＩでは、スタッドバンプを用いると製造コストが高くなってしまうことがあった。このような場合には、本実施形態のような電解メッキ法により形成したバンプ電極を用いることにより、低コスト化を実現できる。
続いて、図７（ｂ）に示すように、半導体チップ１ａ上に、メタルマスク１０を、その開口１０ａがバンプ電極１６に対応して、バンプ電極１６を露出するように位置合わせして形成する。
続いて、導電材料としてＡｇペースト１１（例えば日立化成製の商品名ＥＮ４０７２）を用い、印刷法によりスキージ１２を使用してＡｇペースト１１をメタルマスク１０の開口１０ａ内を充填するように刷り込む。このＡｇペースト１１は、半硬化後は、常温では固体であり接着性を示さず、これより高温の第１の温度以上で接着性を発現し、これよりも高温の第３の温度以上で硬化する性質を有するものである。ここでは例えば、第１の温度は約８０℃であり、第３の温度が約１３０℃である。なお、本実施形態における導電材料としては、Ａｇペースト以外にＡｕペースト，Ｐｄペースト，Ｐｔペースト、或いはこれらの合金ペースト等を用いることができる。
続いて、図７（ｃ）に示すように、メタルマスク１０を除去し、Ａｇペースト１１を８０℃〜１１０℃程度の温度下でＡｇペースト１１を半硬化（いわゆるＢステージキュアー）させる。これにより、電極層３に電気的に接続され、バンプ電極１６及びバンプ電極１６を内包するように形成されたＡｇペースト１１よりなる第１の電極としての電極５を形成する。
続いて、図７（ｄ）に示すように、接着性を有する絶縁材料を用い、電極５を覆うようにコートして絶縁膜６を形成する。この絶縁材料は、常温では固体であり接着性を示さず、これより高温の第２の温度以上で接着性を発現し、これよりも高温の第４の温度以上で硬化する性質を有するものである。ここでは例えば、第２の温度は約１１０℃であり、第４の温度が約１３０℃である。本実施形態では、絶縁材料として、エポキシ樹脂系のフィルム状接着剤、及び液状であるが仮硬化を行うことにより固化するいわゆるＢステージ接着剤（例えば商品名エイブルスティック６２００）を用いた。接着性を有する絶縁材料は、第１実施形態に記載のものを用いることができる。
続いて、図７（ｅ）に示すように、ダイヤモンド等からなる硬質のバイトを用いて、半導体チップ１ａの電極５の表面及び絶縁膜６の表面が連続して平坦となるように、また、バンプ電極１６が露出するように切削加工し、平坦化処理する。かかる表面平坦化処理に伴い、表面平坦化に伴い各電極５の高さが均一となる。
この切削加工工程において、本実施形態では、切削加工工程の全体を通して電極５及び絶縁膜６を軟化させずに固体状態に保持しながら切削する。即ち、半導体チップ１ａの温度を電極５及び絶縁膜６の軟化（半硬化）温度、即ち第１の温度及び第２の温度のうちの低値である８０℃よりも低温、例えば５０℃程度に設定し、バイト１００を用いた切削加工で発生する摩擦熱により上昇して達する電極５及び絶縁膜６の温度を８０℃より低温に制御しつつ、切削加工工程の全体を通して８０℃よりも低温という温度範囲を保持しながら平坦化処理する。
続いて、半導体ウェーハ２０から個々の半導体チップ１ａを切り出す。ここで上記のように、切削加工工程の前に個々の半導体チップ１ａを切り出した場合には、勿論この工程は不要である。そして、図７（ｆ）に示すように、半導体チップ１ａと、表面に第２の電極である電極７が形成された回路基板８とを、半導体チップ１ａの電極５と回路基板８の電極７とが対向するように位置合わせする。そして、半導体チップ１ａ及び回路基板８の温度を電極５及び絶縁膜６の軟化温度、即ち第１の温度及び第２の温度のうちの高値である１１０℃以上、且つ電極５及び絶縁膜６の固化（硬化）温度、即ち第３の温度及び第４の温度のうちの低値である１３０℃よりも低い温度で、電極５と電極７とを対応させ、絶縁膜６を軟化させて電極５及び電極７間を絶縁膜６の絶縁樹脂で充填させるとともに、電極５と電極７とを接触させる。
ここで、上記の切削加工により電極５の表面及び絶縁膜６の表面が平坦化処理されているため、所定の反射率測定装置やカメラ装置を用いて、電極５と絶縁膜６とを各表面の反射率及び色相から識別することができる。この反射率及び前記色相の差を利用して、電極５と電極７とを位置合わせするようにしても良い。
かかる状態において、半導体チップ１ａ及び回路基板８を第３の温度及び第４の温度のうちの高値以上、例えば１３０℃〜１５０℃でひとつの電極当たり数ｇｆ、例えば１０ｇｆの荷重で、所定の時間（例えば５秒間）押し当て電極５の導電材料及び絶縁膜６の絶縁材料を硬化させる。そして、更に３０分間程度１５０℃に保持することにより、導電材料及び絶縁材料を完全に硬化せしめる。これにより、半導体チップ１ａと回路基板８とが絶縁膜６で接続されるとともに、電極５，７同士が接合される。このとき、電極５，７が電気的に接続されて導通するとともに、絶縁膜６がその優れた接着性に起因して強固に接着し、半導体チップ１ａと回路基板８との接合が確実となる。
なおこの場合、半導体チップ１ａの温度を電極５及び絶縁膜６の各軟化温度のうちの低値である８０℃より低い温度、回路基板８の温度を電極５及び絶縁膜６の各軟化温度のうちの高値である１１０℃より高い温度とし、この状態で電極５と電極７とを対応させて接触させ、電極５及び絶縁膜６の温度を１１０℃以上にして、電極５及び絶縁膜６を軟化させるようにしても良い。
この際、本実施形態の電極５はバンプ電極１６を内包しているため、このバンプ電極１６が電極５の芯となり、接続時の温度及び圧力によって電極５が過度に変形することを防止できる。したがって、半導体チップ１ａと回路基板８との接続条件を広くすることができ、材料の選択の幅やプロセスマージンを広げることができる。また、バンプ電極１６は低抵抗且つ抵抗値の安定した固体金属材料により構成されており、電極５と電極７との間の接続抵抗を低減及び安定させることができる。
しかる後、回路基板８の他方の主面に形成された接続端子に外部接続用の例えば半田ボール（共に不図示）等を取り付け、半導体装置を完成させる。
以上説明したように、本実施形態によれば、低コストで高さが均一且つ平滑であり、低荷重で接続される金属端子の形成が可能であり、低ダメージの実装を可能とし、高信頼性を有する半導体装置を形成することができる。
また、電極中に、電界メッキにより形成したバンプ電極を内包させることにより、そのバンプ電極が芯となり、半導体チップと回路基板とを接続する際に電極が過度に変形することを防止することができる。これにより、電極間の短絡等の不具合を防止することができる。また、このバンプ電極は低抵抗且つ抵抗値の安定した固体金属材料により構成されており、半導体チップと回路基板との間の接続抵抗を低減及び安定させることができる。また、強アルカリ処理に弱いＬＳＩチップ上に、簡単且つ廉価なプロセスにて容易に導電性樹脂バンプを形成することができる。
なお、上記実施形態では、第１実施形態による半導体装置の製造方法において、電極５中にバンプ電極１６を形成したが、第２又は第３実施形態による半導体装置の製造方法において、電極５中にバンプ電極を形成するようにしても良い。第３の実施形態の場合、絶縁膜４１の形成後、電極５の形成前に、スタッドバンプ９を形成することができる。
また、上記実施形態では、上記の切削加工を半導体チップ１ａの一方の主面のみに施す場合を例示し、回路基板８の一方の主面には切削加工を施すことなく、複数の電極７が連続してある程度平坦に形成されていることで足りるものとするが、半導体チップ１ａと同様に当該一方の主面を切削加工して平坦化しても良い。この場合、当該一方の主面に複数の電極７のみが形成された状態（電極７を覆う絶縁膜が存しない状態）で切削加工することが可能である。
（第６実施形態）
本発明の第６実施形態による半導体装置の製造方法について図８乃至図１８を用いて説明する。
本実施形態では、本発明をＲＦＩＤの形成に適用した場合を例示する。ＲＦＩＤとは、Radio Frequency Identificationの略であり、数ｍｍ〜数ｃｍ程度の大きさの無線チップ（ＲＦＩＤタグ）にデータを記録し、そのデータ内容を電波等を介して機械で読み書きすることにより、人やモノを識別・管理することを実現する技術である。本発明をスマートカード等の被接触ＩＣの形成に適用することも可能である。
なお、図１乃至図７に示す第１乃至第５実施形態による半導体装置の製造方法と同様の構成要素には同一の符号を付し説明を省略し或いは簡潔にする。記載の便宜上、以下の説明において例えば「第２の温度」等の文言を用いるが、上記した第１乃至第５実施形態における「第２の温度」等とは無関係である。
図８〜図１８は、第６実施形態によるＲＦＩＤの製造方法を工程順に示す模式図である。
ここでは、半導体ウェーハから個片化され、その主面に電極端子が配設された半導体チップを第１の基体とし、ポリエチレンテレフタレート樹脂（ＰＥＴ樹脂）等の材料からなる基材上にアンテナが形成されたＲＦＩＤアンテナ部を第２基体とした場合を挙げる。本実施例では、半導体チップの表面、即ち被搭載面を切削により平坦化した後、当該半導体チップの電極端子とＲＦＩＤアンテナ部の電極とを対向させて接続する。
図８において、半導体チップ１ａは、その一方の主面に、ＭＯＳトランジスタなどの機能素子、容量素子などの受動素子などを用いて構成される論理回路及び／或いは記憶回路など（不図示）が形成されたシリコン（Ｓｉ）からなる半導体基板1と、当該半導体基1の前記一方の主面を覆って配設された酸化シリコンなどからなる絶縁層２と、当該絶縁層２に選択的に配設された開口２ａ、及び当該開口２ａ部に配設された金属層３を具備する。金属層３の材料としては、アルミニウム（Ａｌ），銅（Ｃｕ），金（Ａｕ），銀（Ａｇ），ニッケル（Ｎｉ）或いはタングステン（Ｗ）等の金属、又はこれらの合金が用いられる。
続いて、図９に示すように、金属層３を覆うように半導体チップ１ａの全面にポリイミド等の感光性樹脂５１を塗布し、複数の金属層３のうち、所定の金属層３上に相当する部位のみに開口５２ａの形成されたフォトマスク５２を用いて、感光性樹脂５１の当該所定の金属層３上に相当する部位を露光する。かかる感光性樹脂５１を現像することにより、図１０に示すように、感光性樹脂５１に所定の金属層３上のみを露出する開口５１ａを形成する。図示の例では、半導体チップ１ａの表面の２箇所にそれぞれ、隣接する２つの金属層３上を開口するように開口５１ａを形成する。
続いて、感光性樹脂５１をキュアーした後、図１１に示すように、例えば無電解メッキ法を用い、Ｎｉ、Ａｕを順次堆積し、開口５１ａから露出する金属層３上に、金属層４を形成する。
続いて、図１２に示すように、メタルマスク５３を感光性樹脂５１上に設置する。このメタルマスク５３には、感光性樹脂５１の開口５１ａに相当する部位に当該開口５１ａよりも大きい開口５３ａが形成されており、当該開口５３ａ内に前記金属層４が表出されるように、当該メタルマスク５３を開口５１ａと位置合わせする。
続いて、図１３に示すように、導電材料としてＡｇペースト１１（例えば日立化成製の商品名ＥＮ４０７２）を用い、印刷法によりスキージ１２を使用してＡｇペースト１１をメタルマスク５３の開口５３ａ内を充填するように刷り込む。このＡｇペースト１１は、半硬化後は常温では固体であり接着性を示さず、これより高温の第１の温度以上で接着性を発現し、これよりも高温の第３の温度以上で硬化する性質を有するものである。ここでは、第１の温度は約８０℃であり、第３の温度が約１３０℃である。なお、本実施形態における導電材料としては、Ａｇペースト以外にＡｕペースト，Ｐｄペースト、或いはＰｔペースト等を用いることができる。
続いて、図１４に示すように、メタルマスク５３を除去し、Ａｇペースト１１を８０℃〜１１０℃程度の温度下で半硬化（いわゆるＢステージキュアー）させ、感光性樹脂５１の開口５１ａ内の金属層４と電気的に接続されてなる第１の電極である電極５を形成する。
続いて、図１５に示すように、接着性を有する絶縁材料を用い、電極５を覆うように絶縁６を形成する。この絶縁材料は、常温では固体であり接着性を示さず、これより高温の第２の温度以上で接着性を発現し、これよりも高温の第４の温度以上で硬化する性質を有するものであり、第４の温度以上で硬化した後は、常温でも硬化した状態を保つ。ここでは、第２の温度は約１１０℃であり、第４の温度が約１３０℃である。本実施形態では、当該絶縁材料として、第１実施形態と同様、エポキシ樹脂系のフィルム状接着剤及びＢステージ接着剤を用いた。更に、絶縁膜６の絶縁材料は可視光に対して不透明なものである。
続いて、図１６に示すように、図２と同様に構成されてなる切削加工装置を用い、ダイヤモンド等からなる硬質のバイト１００により、半導体チップ１ａの電極５の表面及び絶縁膜６の表面が連続して平坦となるように切削加工し、平坦化処理する。かかる表面平坦化処理に伴い、各電極５の高さが均一となる。
この切削加工工程において、本実施形態では、切削加工工程の全体を通して電極５及び絶縁膜６を軟化させずに固体状態に保持しながら切削する。即ち、半導体チップ１ａの温度を電極５及び絶縁膜６の軟化（半硬化）温度、即ち第１の温度及び第２の温度のうちの低値である約８０℃よりも低温(例えば、５０℃)に設定し、バイト１００を用いた切削加工で発生する摩擦熱により上昇して達する電極５及び絶縁膜６の温度を８０℃より低温に制御しつつ、切削加工工程の全体を通して８０℃よりも低温という温度範囲を保持しながら平坦化処理する。
かかる平坦化処理により、半導体チップ１ａの表面からは絶縁膜６に囲まれた電極５の被切削面が露出する。このとき、所定の反射率測定装置やカメラ装置を用いて、電極５と絶縁膜６とを各表面の反射率及び色相の相違から相対的に識別することができる。従って、上述したように絶縁膜６の絶縁材料として不透明なものを用いることができる。絶縁膜６が不透明であるため、平坦化された半導体チップ１ａの表面から絶縁膜６の内部を覗うことができず、ＲＯＭ内容の書き換え等の記憶情報の不正な改ざん等を防止することができる。
続いて、図１７に示すように、半導体ウェーハ２０から個々の半導体チップ１ａを切り出す。ここで上記のように、切削加工工程の前に個々の半導体チップ１ａを切り出した場合には、勿論この工程は不要である。そして、図１７及び図１８に示すように、半導体チップ１ａとＲＦＩＤアンテナ部５４とを接合する。ここで、図１７の環Ｃを拡大したものが図１８（ａ）に相当し、更に図１８（ａ）のＩ−Ｉ′に沿った断面が図１８（ｂ）に相当する。このＲＦＩＤアンテナ部５４には、その基材５７の一方の表面にアンテナ５５が捲回形成されており、アンテナ５５には半導体チップ１ａと接続されるアンテナ端子５５ａが形成されている。
アンテナの材料としては、銅箔、金箔、アルミ箔、銅線、銀線、金線、銀インク、金インク、パラジウムインク等が用いられる。
半導体チップ１ａとＲＦＩＤアンテナ部５４とを接合する際には、半導体チップ１ａの電極５とＲＦＩＤアンテナ部５４のアンテナ端子５５ａとが対向するように位置合わせし、半導体チップ１ａ及びＲＦＩＤアンテナ部５４の温度を電極５及び絶縁膜６の軟化温度、即ち第１の温度及び第２の温度のうちの高値である１１０℃以上で、且つ電極５及び絶縁膜６の固化（硬化）温度、即ち第３の温度及び第４の温度のうちの低値である１３０℃よりも低い温度で、電極５とアンテナ端子５５ａとを対応させ、絶縁膜６を軟化させて電極５及びアンテナ端子５５ａ間を絶縁膜６の絶縁樹脂で充填させるとともに、電極５とアンテナ端子５５ａとを接触させる。
ここで、電極５と絶縁膜６とを各表面の反射率及び色相から識別することができるため、この反射率及び前記色相の差を利用して、反射率測定装置やカメラ装置を用い、電極５とアンテナ端子５５ａとを位置合わせするようにしても良い。
かかる状態において、半導体チップ１ａ及びＲＦＩＤアンテナ部５４を、第３の温度及び第４の温度のうちの高値以上、例えば１３０℃〜１５０℃でひとつの電極当たり数ｇｆ、例えば１０ｇｆの荷重で、所定の時間押し当て電極５の導電材料及び絶縁膜６の絶縁材料を硬化させる。そして、更に３０分間程度１５０℃に保持することにより、導電材料及び絶縁材料を完全に硬化せしめる。これにより、半導体チップ１ａとＲＦＩＤアンテナ部５４とが絶縁膜６で接続されるとともに、電極５とアンテナ端子５５ａとが接合される。このとき、電極５とアンテナ端子５５ａとが電気的に接続されて導通するとともに、絶縁膜６がその優れた接着性に起因して強固に接着し、半導体チップ１ａとＲＦＩＤアンテナ部５４との接合が確実となる。
なおこの場合、半導体チップ１ａの温度を電極５及び絶縁膜６の各軟化温度のうちの低値である８０℃より低い温度、ＲＦＩＤアンテナ部５４の温度を電極５及び絶縁膜６の各軟化温度のうちの高値である１１０℃より高い温度とし、この状態で電極５とアンテナ端子５５ａとを対応させて接触させ、電極５及び絶縁膜６の温度を１１０℃以上にして、電極５及び絶縁膜６を軟化させるようにしても良い。
しかる後、保護膜（不図示）の形成等を経て、ＲＦＩＤ或いは被接触ＩＣカードを完成させる。
以上説明したように、本実施形態によれば、低コストで高さが均一且つ平滑であり、低荷重で接続される金属端子の形成が可能であり、低ダメージの実装を可能とし、高信頼性を有するＲＦＩＤ或いは被接触ＩＣカードを形成することができる。また、電極５を形成するに際して、感光性樹脂５１に任意の部位の金属層３を露出させる任意のサイズの開口を形成することにより、任意の金属層３上のみに金属層４を形成し、続く電極５を形成することができるため、必要な金属層３のみを選択して電極５を形成し、不要な電極形成を省略して効率良く半導体チップを作製することができる。
なお、本実施形態では、上記の切削加工を半導体チップ１ａの一方の主面のみに施す場合を例示し、ＲＦＩＤアンテナ部５４の一方の主面には切削加工を施すことなく、アンテナ端子５５ａがある程度平坦に形成されていることで足りるものとするが、半導体チップ１ａと同様に当該一方の主面を切削加工して平坦化しても良い。
また、例えば半導体チップ１ａに金属層３を形成した段階において、個々の半導体チップ１ａを試験端子（不図示）を用いて試験し、試験結果が不良と判定された半導体チップ１ａについては、表面に導電樹脂の接着を阻害する離型性樹脂を塗布し、電極５の材料であるＡｇペースト１１を塗布する際に当該半導体チップ１ａのみ導電樹脂が接着しない構成とし、良好な半導体チップ１ａと識別するようにしても良い。
また同様に、例えば半導体チップ１ａに金属層３を形成した段階において、個々の半導体チップ１ａを試験端子を用いて試験し、試験結果が不良と判定された半導体チップ１ａについては、当該半導体チップ１ａの表面の例えば中心部位に絶縁膜６と色調の異なる樹脂を滴下しておき、良好な半導体チップ１ａと識別するようにしても良い。
また、絶縁膜６を形成する際に、半導体チップ１ａの半導体ウェーハ２０における表示領域、例えば製造番号領域を第１の温度で硬化しない接着材料からなるテープ（不図示）をマスキングしておき、この状態で絶縁膜６を形成する。そして、第２の温度を加える前にテープを除去し、製造番号領域が絶縁膜６の絶縁樹脂で覆われないようにして、表示領域として機能させることも好適である。
また、本実施形態では、単層の絶縁膜６を形成する場合を例示したが、例えば第２実施形態のようにこの絶縁膜を２層にしてもよい。この場合、第１の絶縁膜及び／或いは第２の絶縁膜を不透明のものとする。また、第４又は第５実施形態の場合のように、例えばスタッドバンプやバンプ電極等の芯を内包した電極５を形成しても良い。
（第７実施形態）
本発明の第７実施形態による半導体装置の製造方法について図１９乃至図２６を用いて説明する。なお、図１乃至図１８に示す第１乃至第６実施形態による半導体装置の製造方法と同様の構成要素には同一の符号を付し説明を省略し或いは簡潔にする。
第６実施形態の場合のように半導体チップ１ａとＲＦＩＤアンテナ部とを接続する際には、チップ上の電極の位置及び基板上の電極の位置をそれぞれ認識し、認識した位置情報に基づいて位置合わせが行われる。この一連の動作には、低コストで製造するためには０．２〜０．３秒／個以上のスピードが要求されるが、高速の装置を用いても０．５秒／個で行うことは非常に難しい。例えば１０個の半導体チップを一括してピックアップし、それぞれのＲＦＩＤアンテナ部の電極に移動して２秒で接続できれば、０．２秒／個の速度が実現できるが、個々のチップの位置を認識し、ＲＦＩＤアンテナ部の電極に位置合わせて位置を修正することが、装置的に困難である。
ＲＦＩＤは、製造工程・運搬工程・卸売り工程などの管理に用いられるだけでなく、商品に付されマーケットやデパート等で使用されることも予想されている。このため、一個数円程度のＲＦＩＤの実現が求められており、製造コストを削減することは極めて重要となっている。
本実施形態では、半導体チップとＲＦＩＤアンテナ部とを接続する際の位置合わせを容易にして製造コストを低減しうるＲＦＩＤの製造方法について説明する。なお、記載の便宜上、以下の説明において例えば「第２の温度」等の文言を用いるが、上記した第１乃至第５実施形態における「第２の温度」等とは無関係である。
図１９乃至図２６は、第７実施形態によるＲＦＩＤの製造方法を工程順に示す模式図である。
ここでは、半導体ウェーハから個片化され、その主面に電極端子が配設された半導体チップを第１の基体とし、ポリエチレンテレフタレート樹脂（ＰＥＴ樹脂）等の材料からなる基材上にアンテナが形成されたＲＦＩＤアンテナ部を第２基体とした場合を挙げる。本実施例では、半導体チップの表面、即ち被搭載面を切削により平坦化した後、当該半導体チップの電極端子とＲＦＩＤアンテナ部の電極とを対向させて接続する。
まず、例えば図８乃至図１０に示す第６実施形態の場合と同様にして、半導体チップ１ａ上に、開口５１ａの形成された感光性樹脂５１を形成する。
半導体チップ１ａは、その一方の主面に、ＭＯＳトランジスタなどの機能素子、容量素子などの受動素子などを用いて構成される論理回路及び／或いは記憶回路など（不図示）が形成されたシリコン（Ｓｉ）からなる半導体基板1と、当該半導体基1の前記一方の主面を覆って配設された酸化シリコンなどからなる絶縁層２と、当該絶縁層２に選択的に配設された開口２ａ、及び当該開口２ａ部に配設された金属層３を具備する。金属層３の材料としては、アルミニウム（Ａｌ），銅（Ｃｕ），金（Ａｕ），銀（Ａｇ），ニッケル（Ｎｉ）或いはタングステン（Ｗ）等の金属、又はこれらの合金が用いられる。
開口５１ａは、複数の金属層３のうち、所定の金属層３上に相当する部位のみに形成されている。図示の例では、半導体チップ１ａの表面の２箇所にそれぞれ、隣接する２つの金属層３上を開口するように開口５１ａを形成する。
続いて、感光性樹脂５１をキュアーした後、例えば図１１に示す第６実施形態の場合と同様にして、例えば無電解メッキ法を用い、Ｎｉ、Ａｕを順次堆積し、開口５１ａから露出する金属層３上に、金属層４を形成する。
続いて、図１９に示すように、メタルマスク５８を感光性樹脂５１上に設置する。このメタルマスク５８には、感光性樹脂５１の開口５１ａが形成されていない部位に開口５８ａ，５８ｂが形成されている。開口５８ａ，５８ｂは、例えば図１９に示すように、半導体チップ１ａ上における対角の位置にそれぞれ配置されており、互いに異なる形状を有している。
続いて、図２０に示すように、磁性体ペースト５９を用い、印刷法によりスキージ１２を使用して磁性体ペースト５９をメタルマスク５８の開口５８ａ，５８ｂ内を充填するように刷り込む。磁性体ペーストとは、磁石に引き寄せられる微粒子を、接着性を有する樹脂に練入してペースト状にしたものである。磁性体ペースト５９に用いる微粒子としては、磁化を消失するキュリー点（Ｔｃ）が樹脂を半硬化させるためのキュアー温度以下、例えば１００℃である磁性体を用いる。１００℃にキュリー点を持つ磁性体としては、例えばＦＤＫ株式会社製のＮｉ−Ｚｎ系のソフトフェライト（商品名：ＸＳ１）がある。
続いて、図２１に示すように、メタルマスク５８を除去し、磁性体ペースト５９を８０℃〜１１０℃程度の温度下で半硬化（いわゆるＢステージキュアー）させ、感光性樹脂５１上に磁性体パターン６０ａ，６０ｂを形成する。ここでは、磁性体パターン６０ａが開口５８ａ内に充填された磁性体ペースト５９から形成されたものであり、磁性体パターン６０ｂが開口５８ｂ内に充填された磁性体ペースト５９から形成されたものであるものとする。なお、磁性体パターン６０ａ，６０ｂは、半硬化のためのこの熱処理により、磁化を消失する。
続いて、図２２に示すように、メタルマスク５３を感光性樹脂５１上に設置する。このメタルマスク５３には、感光性樹脂５１の開口５１ａに相当する部位に当該開口５１ａよりも大きい開口５３ａが形成され、磁性パターン６０ａ，６０ｂの形成領域に当該磁性体パターン６０ａ，６０ｂよりも大きい開口５３ｂ，５３ｃが形成されており、当該開口５３ａ内に前記金属層４が表出されるように、当該開口５３ｂ，５３ｃに前記磁性パターン６０ａ，６０ｂがそれぞれ表出されるように、当該メタルマスク５３を位置合わせする。
続いて、導電材料としてＡｇペースト１１（例えば日立化成製の商品名ＥＮ４０７２）を用い、印刷法によりスキージ１２を使用してＡｇペースト１１をメタルマスク５３の開口５３ａ，５３ｂ，５３ｃ内を充填するように刷り込む。このＡｇペースト１１は、半硬化後は常温では固体であり接着性を示さず、これより高温の第１の温度以上で接着性を発現し、これよりも高温の第３の温度以上で硬化する性質を有するものである。ここでは、第１の温度は約８０℃であり、第３の温度が約１３０℃である。なお、本実施形態における導電材料としては、Ａｇペースト以外にＡｕペースト，Ｐｄペースト、或いはＰｔペースト等を用いることができる。
続いて、メタルマスク５３を除去し、Ａｇペースト１１を８０℃〜１１０℃程度の温度下で半硬化（いわゆるＢステージキュアー）させ、感光性樹脂５１の開口５１ａ内の金属層４と電気的に接続されてなる第１の電極である電極５を形成する。なお、磁性体ペースト５９が半硬化する温度とＡｇペースト１１が半硬化する温度とが近い場合には、Ａｇペースト１１の半硬化と磁性体ペースト５９の半硬化とを同時に行ってもよい。
続いて、図２３に示すように、接着性を有する絶縁材料を用い、電極５及び磁性体パターン６０ａ，６０ｂを覆うように絶縁膜６を形成する。この絶縁材料は、常温では固体であり接着性を示さず、これより高温の第２の温度以上で接着性を発現し、これよりも高温の第４の温度以上で硬化する性質を有するものであり、第４の温度以上で硬化した後は、常温でも硬化した状態を保つ。ここでは、第２の温度は約１１０℃であり、第４の温度が約１３０℃である。本実施形態では、当該絶縁材料として、第１実施形態と同様、エポキシ樹脂系のフィルム状接着剤及びＢステージ接着剤を用いた。
続いて、図２４に示すように、図２と同様に構成されてなる切削加工装置を用い、ダイヤモンド等からなる硬質のバイト１００により、半導体チップ１ａの電極５の表面、磁性体パターン６０ａ，６０ｂの表面及び絶縁膜６の表面が連続して平坦となるように切削加工し、平坦化処理する。かかる表面平坦化処理に伴い、電極５，磁性体パターン６０ａ，６０ｂの高さが均一となる。
この切削加工工程において、本実施形態では、切削加工工程の全体を通して電極５及び絶縁膜６を軟化させずに固体状態に保持しながら切削する。即ち、半導体チップ１ａの温度を電極５、磁性体パターン６０ａ，６０ｂ及び絶縁膜６の軟化（半硬化）温度、即ち第１の温度及び第２の温度のうちの低値である約８０℃よりも低温(例えば、５０℃)に設定し、バイト１００を用いた切削加工で発生する摩擦熱により上昇して達する電極５及び絶縁膜６の温度を８０℃より低温に制御しつつ、切削加工工程の全体を通して８０℃よりも低温という温度範囲を保持しながら平坦化処理する。
かかる平坦化処理により、半導体チップ１ａの表面からは絶縁膜６に囲まれた電極５及び磁性体パターン６０ａ，６０ｂの被切削面が露出する。このとき、所定の反射率測定装置やカメラ装置を用いて、電極５、磁性体パターン６０ａ，６０ｂ及び絶縁膜６を各表面の反射率及び色相の相違から相対的に識別することができる。従って、上述したように絶縁膜６の絶縁材料として不透明なものを用いることができる。絶縁膜６が不透明であるため、平坦化された半導体チップ１ａの表面から絶縁膜６の内部を覗うことができず、ＲＯＭ内容の書き換え等の記憶情報の不正な改ざん等を防止することができる。
続いて、半導体ウェーハ２０から個々の半導体チップ１ａを切り出す。このとき、半導体チップ１ａに形成された磁性体パターン６０ａ，６０ｂは磁化を有していないため、半導体チップ１ａ同士がくっつき合う等の不具合が生じることはない。
また、上記半導体チップ１ａの製造とは別に、ＲＦＩＤアンテナ部５４を製造する。このＲＦＩＤアンテナ部５４は、図２５に示すように、基材５７の一方の表面にアンテナ５５が捲回形成され、このアンテナ５５に半導体チップ１ａと接続されるアンテナ端子５５ａが形成されたものである。アンテナの材料としては、銅箔、金箔、アルミ箔、銅線、銀線、金線、銀インク、金インク、パラジウムインク等が用いられる。ＲＦＩＤアンテナ部５４は、製造上の観点から、連或いはテープ状の基板であることが望ましい。
本実施形態では、このようなＲＦＩＤアンテナ部５４に、半導体チップ１ａ上に形成された磁性体パターン６０ａ，６０ｂに対して鏡像をなす磁性体パターン６１ａ，６１ｂが更に形成されている。磁性体パターン６１ａ，６１ｂは、磁性体パターン６０ａ，６０ｂと同様の磁性ペーストや磁性インクを用いた印刷法により形成されたものである。磁性体パターン６１ａ，６１ｂは、半導体チップ１ａ上の磁性体パターン６０ａ，６０ｂとＲＦＩＤアンテナ部５４上の磁性体パターン６１ａ，６１ｂとが向き合ったときに、半導体チップ１ａ上の電極５とＲＦＩＤアンテナ部５４上のアンテナ端子５５ａとが接続されるように、配置されている。
磁性体パターン６１ａ，６１ｂには、後の工程において電極５の樹脂及び絶縁膜６の樹脂を硬化するための熱処理の温度以下、例えば１５０℃のキュリー点（Ｔｃ）を有する磁性体を用いる。１５０℃にキュリー点を持つ磁性体としては、例えばＦＤＫ株式会社製のＢａ系のハードフェライト（商品名：ＸＨ１）がある。なお、半導体チップ１ａを接合する前のＲＦＩＤアンテナ部５４においては、磁性体パターン６１ａ，６１ｂは磁化を有している。
続いて、図２５及び図２６に示すように、半導体チップ１ａとＲＦＩＤアンテナ部５４とを接合する。
例えばまず、ＲＦＩＤアンテナ部５４を振動させながら、半導体チップ１ａの近傍を通過させる。ＲＦＩＤアンテナ部５４に設けられた磁性体パターン６１ａ，６１ｂは磁化を有しているため、半導体チップ１ａの磁性体パターン６０ａ，６０ｂを引きつける。このとき、磁性体パターン６０ａは磁性体パターン６１ａに対応する形状を有しており、磁性体パターン６０ｂは磁性体パターン６１ｂに対応する形状を有していることから、磁性体パターン６０ａと磁性体パターン６１ａとが互いにくっつき合い、磁性体パターン６０ｂと磁性体パターン６１ｂとが互いにくっつき合う。これにより、半導体チップ１ａ上に形成された電極５とＲＦＩＤアンテナ部５４上に形成されたアンテナ端子５５ａとが自己整合的に位置合わせされる（図２６（ａ）参照）。
続いて、半導体チップ１ａ及びＲＦＩＤアンテナ部５４の温度を電極５及び絶縁膜６の軟化温度、即ち第１の温度及び第２の温度のうちの高値である１１０℃以上で、且つ電極５及び絶縁膜６の固化（硬化）温度、即ち第３の温度及び第４の温度のうちの低値である１３０℃よりも低い温度で、電極５とアンテナ端子５５ａとを対応させ、絶縁膜６を軟化させて電極５及びアンテナ端子５５ａ間を絶縁膜６の絶縁樹脂で充填させるとともに、電極５とアンテナ端子５５ａとを接触させる。
なおこの場合、半導体チップ１ａの温度を電極５及び絶縁膜６の各軟化温度のうちの低値である８０℃より低い温度、ＲＦＩＤアンテナ部５４の温度を電極５及び絶縁膜６の各軟化温度のうちの高値である１１０℃より高い温度とし、この状態で電極５とアンテナ端子５５ａとを対応させて接触させ、電極５及び絶縁膜６の温度を１１０℃以上にして、電極５及び絶縁膜６を軟化させるようにしても良い。
かかる状態において、半導体チップ１ａ及びＲＦＩＤアンテナ部５４を、第３の温度及び第４の温度のうちの高値以上、且つ磁性体パターン６１ａ，６１ｂに含有される磁性体材料のキュリー点以上、例えば１５０℃で、ひとつの電極当たり数ｇｆ、例えば１０ｇｆの荷重で、所定の時間押し当て電極５の導電材料、磁性体パターン６０ａ，６０ｂ，６１ａ，６１ｂの磁性材料及び絶縁膜６の絶縁材料を硬化させる。そして、更に３０分間程度１５０℃に保持することにより、導電材料及び絶縁材料を完全に硬化せしめる。これにより、半導体チップ１ａとＲＦＩＤアンテナ部５４とが絶縁膜６で接続されるとともに、電極５とアンテナ端子５５ａとが接合される（図２６参照）。このとき、電極５とアンテナ端子５５ａとが電気的に接続されて導通するとともに、絶縁膜６がその優れた接着性に起因して強固に接着し、半導体チップ１ａとＲＦＩＤアンテナ部５４との接合が確実となる。また、磁性体パターン６１ａ、６１ｂはキュリー点以上の温度に曝されるため、磁化を失う。
しかる後、保護膜（不図示）の形成等を行い、ＲＦＩＤアンテナ部５４が連或いはテープ状である場合にはそれぞれを個片に切り離す。このとき、磁性体パターン６０ａ，６０ｂ，６１ａ，６１ｂは磁化を有していないため、切り離した個片同士がくっつき合う等の不具合が生じることはない。
こうして、ＲＦＩＤ或いは被接触ＩＣカードを完成させる。
以上説明したように、本実施形態によれば、低コストで高さが均一且つ平滑であり、低荷重で接続される金属端子の形成が可能であり、低ダメージの実装を可能とし、高信頼性を有するＲＦＩＤ或いは被接触ＩＣカードを形成することができる。また、電極５を形成するに際して、感光性樹脂５１に任意の部位の金属層３を露出させる任意のサイズの開口を形成することにより、任意の金属層３上のみに金属層４を形成し、続く電極５を形成することができるため、必要な金属層３のみを選択して電極５を形成し、不要な電極形成を省略して効率良く半導体チップを作製することができる。
また、磁性体パターンを利用することにより、ＲＦＩＤアンテナ部に対する半導体チップの位置合わせを自己整合的に行うことができるので、ＲＦＩＤアンテナ部への半導体チップの接続を容易且つ迅速に行うことができる。これにより、製造コストを大幅に削減することができる。
なお、本実施形態では、上記の切削加工を半導体チップ１ａの一方の主面のみに施す場合を例示し、ＲＦＩＤアンテナ部５４の一方の主面には切削加工を施すことなく、アンテナ端子５５ａがある程度平坦に形成されていることで足りるものとするが、半導体チップ１ａと同様に当該一方の主面を切削加工して平坦化しても良い。
また、例えば半導体チップ１ａに金属層３を形成した段階において、個々の半導体チップ１ａを試験端子（不図示）を用いて試験し、試験結果が不良と判定された半導体チップ１ａについては、表面に導電樹脂の接着を阻害する離型性樹脂を塗布し、電極５の材料であるＡｇペースト１１を塗布する際に当該半導体チップ１ａのみ導電樹脂が接着しない構成とし、良好な半導体チップ１ａと識別するようにしても良い。
また同様に、例えば半導体チップ１ａに金属層３を形成した段階において、個々の半導体チップ１ａを試験端子を用いて試験し、試験結果が不良と判定された半導体チップ１ａについては、当該半導体チップ１ａの表面の例えば中心部位に絶縁膜６と色調の異なる樹脂を滴下しておき、良好な半導体チップ１ａと識別するようにしても良い。
また、絶縁膜６を形成する際に、半導体チップ１ａの半導体ウェーハ２０における表示領域、例えば製造番号領域を第１の温度で硬化しない接着材料からなるテープ（不図示）をマスキングしておき、この状態で絶縁膜６を形成する。そして、第２の温度を加える前にテープを除去し、製造番号領域が絶縁膜６の絶縁樹脂で覆われないようにして、表示領域として機能させることも好適である。
また、本実施形態では、単層の絶縁膜６を形成する場合を例示したが、例えば第２実施形態のようにこの絶縁膜を２層にしてもよい。また、第４又は第５実施形態の場合のように、例えばスタッドバンプやバンプ電極等の芯を内包した電極５を形成しても良い。
以下、本発明の諸態様を付記としてまとめて記載する。
（付記１）第１の基体上に、第２の温度以上で接着性を発現する絶縁材料を堆積して絶縁膜を形成する工程と、
前記絶縁膜に、開口を形成する工程と、
第１の温度以上で接着性を発現する導電材料を前記開口内に埋め込むように堆積し、第１の電極を形成する工程と、
前記第１の温度及び前記第２の温度のうちの低温よりも低い温度に保持しながら、バイトを用いた切削加工により、前記第１の電極の表面及び前記絶縁膜の表面が連続して平坦となるように処理する工程と、
前記第１の温度及び前記第２の温度のうちの高温以上の温度に加熱し、表面に複数の第２の電極が形成されてなる第２の基体に前記第１の基体を前記第１の電極と前記第２の電極とが接触するように対向させ、前記第１の基体と前記第２の基体とを前記絶縁膜により接続するとともに、前記第２の電極と前記第２の電極との間に電気的接続を生ぜしめる工程と
を含むことを特徴とする基体の加工方法。
（付記２）前記切削加工の工程において、当該切削加工で発生する摩擦熱により上昇する前記第１の電極及び前記絶縁膜の温度を前記第１の温度及び前記第２の温度のうちの低温よりも低い温度に保持しながら行うことを特徴とする付記１に記載の基体の加工方法。
（付記３）前記導電材料は、常温では固体で接着性を示さず、前記第１の温度に達すると軟化して接着性を発現するものであり、
前記絶縁材料は、常温では固体で接着性を示さず、前記第２の温度に達すると軟化して接着性を発現するものであることを特徴とする付記１又は２に記載の基体の加工方法。
（付記４）前記第１の基体と前記第２の基体とを対向させて接続する工程は、
前記第１の基体の温度を前記第１の温度及び前記第２の温度のうちの低値よりも低い温度に設定し、前記第２の基体の温度を前記第１の温度及び前記第２の温度のうちの高値よりも高い温度に設定する工程と、
前記設定された温度において、前記第１の電極と前記第２の電極とを対向接触させ、前記絶縁膜及び前記第１の電極を前記第１の温度及び前記第２の温度のうちの高値以上にして前記第１の基体と前記第２の基体とを接続する工程と
を含むことを特徴とする付記１乃至３のいずれか１項に記載の基体の加工方法。
（付記５）前記第１の基体と前記第２の基体とを対向させて接続する工程において、
前記第１の温度及び前記第２の温度のうちの高値以上で、前記絶縁膜による前記第１の基体と前記第２の基体との接続及び前記第１の電極と前記第２の電極との接続を同時に行うことを特徴とする付記１乃至３のいずれか１項に記載の基体の加工方法。
（付記６）前記第１の基体と前記第２の基体とを対向させて接続する工程において、
前記第１の温度及び前記第２の温度のうちの高値以上で、前記第１の電極と前記第２の電極とを所定の圧力で対向接触させ、前記第１の電極を軟化させて前記第２の電極に接続させるとともに、前記絶縁膜を軟化させて前記第１の基体と前記第2の基体との間を充填させ、前記第１の基体と前記第２の基体とを接続することを特徴とする付記１乃至５のいずれか１項に記載の基体の加工方法。
（付記７）前記導電材料は、それぞれ前記第１の温度よりも高い第３の温度以上で固化し、接着性を消失するものであり、
前記絶縁材料は、前記第２の温度よりも高い第４の温度以上で固化し、接着性を消失する熱硬化性材料であることを特徴とする付記１乃至６のいずれか１項に記載の基体の加工方法。
（付記８）前記切削加工により前記第１の電極の表面及び前記絶縁膜の表面が平坦化処理された際に、前記第１の電極と前記絶縁膜とを各表面の反射率及び色相から識別することを特徴とする付記１乃至７のいずれか１項に記載の基体の加工方法。
（付記９）前記反射率及び前記色相の差を利用して、前記第１の電極と前記第２の電極とを位置合わせして前記第１の基体と前記第２の基体とを接続することを特徴とする付記８に記載の基体の加工方法。
（付記１０）前記絶縁膜は不透明であり、前記切削加工により前記第１の電極の表面及び前記第２の絶縁膜の表面が平坦化処理された際に、前記絶縁膜により前記第１の基体の表面が不可視であることを特徴とする付記１乃至９のいずれか１項に記載の基体の加工方法。
（付記１１）第１の基体上に、第２の温度以上で接着性を発現する絶縁材料を堆積して絶縁膜を形成する工程と、
前記絶縁膜に、開口を形成する工程と、
第１の温度以上で接着性を発現する導電材料を前記開口内に埋め込むように堆積し、第１の電極を形成する工程と、
前記第１の温度及び前記第２の温度のうちの低値よりも低い温度に保持しながら、バイトを用いた切削加工により、前記第１の電極の表面及び前記絶縁膜の表面が連続して平坦となるように処理する工程と、
前記第１の温度及び前記第２の温度のうちの高値以上の温度に加熱し、表面に複数の第２の電極が形成されてなる第２の基体に前記第１の基体を前記第１の電極と前記第２の電極とが接触するように対向させ、前記第１の基体と前記第２の基体とを前記絶縁膜により接続するとともに、前記第２の電極と前記第２の電極との間に電気的接続を生ぜしめる工程と
を含むことを特徴とする基体の加工方法。
（付記１２）前記絶縁材料は感光性を有しており、前記絶縁膜を選択的に露光することにより前記開口を形成することを特徴とする付記１１に記載の基体の加工方法。
（付記１３）前記切削加工の工程において、当該切削加工で発生する摩擦熱により上昇する前記第１の電極及び前記絶縁膜の温度を前記第１の温度及び前記第２の温度のうちの低温よりも低い温度に保持しながら行うことを特徴とする付記１１又は１２に記載の基体の加工方法。
（付記１４）前記導電材料は、常温では固体で接着性を示さず、前記第１の温度に達すると軟化して接着性を発現するものであり、
前記絶縁材料は、常温では固体で接着性を示さず、前記第２の温度に達すると軟化して接着性を発現するものであることを特徴とする付記１１乃至１３のいずれか１項に記載の基体の加工方法。
（付記１５）前記第１の基体と前記第２の基体とを対向させて接続する工程は、
前記第１の基体の温度を前記第１の温度及び前記第２の温度のうちの低値よりも低い温度に設定し、前記第２の基体の温度を前記第１の温度及び前記第２の温度のうちの高値よりも高い温度に設定する工程と、
前記設定された温度において、前記第１の電極と前記第２の電極とを対向接触させ、前記絶縁膜及び前記第１の電極を前記第１の温度及び前記第２の温度のうちの高値以上にして前記第１の基体と前記第２の基体とを接続する工程と
を含むことを特徴とする付記１１乃至１４のいずれか１項に記載の基体の加工方法。
（付記１６）前記第１の基体と前記第２の基体とを対向させて接続する工程において、
前記第１の温度及び前記第２の温度のうちの高値以上で、前記絶縁膜による前記第１の基体と前記第２の基体との接続及び前記第１の電極と前記第２の電極との接続を同時に行うことを特徴とする付記１１乃至１４のいずれか１項に記載の基体の加工方法。
（付記１７）前記第１の基体と前記第２の基体とを対向させて接続する工程において、
前記第１の温度及び前記第２の温度のうちの高値以上で、前記第１の電極と前記第２の電極とを所定の圧力で対向接触させ、前記第１の電極を軟化させて前記第２の電極に接続させるとともに、前記絶縁膜を軟化させて前記第１の基体と前記第2の基体との間を充填させ、前記第１の基体と前記第２の基体とを接続することを特徴とする付記１１乃至１６のいずれか１項に記載の基体の加工方法。
（付記１８）
前記導電材料及び前記絶縁材料は、それぞれ前記第１の温度よりも高い第２の温度以上で固化し、接着性を消失するものであることを特徴とする付記１１乃至１７のいずれか１項に記載の基体の加工方法。
（付記１９）前記切削加工により前記第１の電極の表面及び前記絶縁膜の表面が平坦化処理された際に、前記第１の電極と前記絶縁膜とを各表面の反射率及び色相から識別することを特徴とする付記１１乃至１８のいずれか１項に記載の基体の加工方法。
（付記２０）前記反射率及び前記色相の差を利用して、前記第１の電極と前記第２の電極とを位置合わせして前記第１の基体と前記第２の基体とを接続することを特徴とする付記１９に記載の基体の加工方法。
（付記２１）前記絶縁膜は不透明であり、前記切削加工により前記第１の電極の表面及び前記第２の絶縁膜の表面が平坦化処理された際に、前記絶縁膜により前記第１の基体の表面が不可視であることを特徴とする付記１１乃至２０のいずれか１項に記載の基体の加工
方法。
（付記２２）第１の基体の表面に第１の温度以上の温度にて接着性を発現する導電材料を用いて突起状を有する第１の電極を形成する工程と、
前記第１の基体表面に、第２の温度以上にて接着性を発現する第１の絶縁材料からなる第１の絶縁膜を第１の電極の高さよりも低くなるように被覆する工程と、
前記第１の電極上を含む前記第１の絶縁膜上に、第３の温度以上にて接着性を発現する第２の絶縁材料からなる第２の絶縁膜を被覆する工程と、
前記第１の温度、前記第２の温度及び前記第３の温度のうちの最低値よりも低い温度に保持しながら、バイトを用いた切削加工により、前記第１の電極の表面及び前記第２の絶縁膜の表面が連続して平坦となるように処理する工程と、
前記第１の基体の、前記第１の電極が形成された面上に、前記第１の電極に対応する第２の電極が形成された第２の基体を対向配置する工程と、
前記第１の温度、前記第２の温度及び前記第３の温度のうちの最高値以上の温度に加熱し、前記第１の絶縁膜及び前記第２の絶縁膜からなる絶縁膜によって前記第１の基体と第２の基体とを接続すると共に、前記第１の電極と第２の電極を電気的に接続する工程を含むことを特徴とする基体の加工方法。
（付記２３）前記第１の絶縁材料は、第４の温度以上で前記第１の基体との固着強度を発現する材料であり、
前記第２の絶縁材料は、第５の温度以上で前記第１の絶縁材料及び前記第２の基体の双方との固着強度を発現する材料であることを特徴とする付記２２に記載の基体の加工方法。
（付記２４）前記切削加工の工程において、当該切削加工で発生する摩擦熱により上昇する前記第１の電極及び前記絶縁膜の温度を前記第１の温度、前記第２の温度及び前記第３の温度のうちの最低値よりも低い温度に保持しながら行うことを特徴とする付記２２又は２３に記載の基体の加工方法。
（付記２５）前記導電材料は、常温では固体で接着性を示さず、前記第１の温度に達すると軟化して接着性を発現するものであり、
前記第１の絶縁材料は、常温では固体で接着性を示さず、前記第２の温度に達すると軟化して接着性を発現するものであり、
前記第２の絶縁材料は、常温では固体で接着性を示さず、前記第３の温度に達すると軟化して接着性を発現するものであることを特徴とする付記２２乃至２４のいずれか１項に記載の基体の加工方法。
（付記２６）前記第１の基体と前記第２の基体とを対向させて接続する工程は、
前記第１の基体の温度を前記第１の温度、前記第２の温度及び前記第３の温度のうちの最低値よりも低い温度に設定し、前記第２の基体の温度を前記第１の温度、前記第２の温度及び前記第３の温度のうちの最高値よりも高い温度に設定する工程と、
前記設定された温度において、前記第１の電極と前記第２の電極とを対向接触させ、前記絶縁膜及び前記第１の電極を前記第１の温度、前記第２の温度及び前記第３の温度のうちの最高値以上にして前記第１の基体と前記第２の基体とを接続する工程と
を含むことを特徴とする付記２２乃至２５のいずれか１項に記載の基体の加工方法。
（付記２７）前記第１の基体と前記第２の基体とを対向させて接続する工程において、
前記第１の温度、前記第２の温度及び前記第３の温度のうちの最高値以上で、前記絶縁膜による前記第１の基体と前記第２の基体との接続及び前記第１の電極と前記第２の電極との接続を同時に行うことを特徴とする付記２２乃至２５のいずれか１項に記載の基体の加工方法。
（付記２８）前記第１の基体と前記第２の基体とを対向させて接続する工程において、
前記第１の温度、前記第２の温度及び前記第３の温度のうちの最高値以上で、前記第１の電極と前記第２の電極とを所定の圧力で対向接触させ、前記第１の電極を軟化させて前記第２の電極に接続させるとともに、前記第２の絶縁膜を軟化させて前記第１の基体と第2の基体との間を充填させ、前記第１の基体と前記第２の基体とを接続することを特徴とする付記２２乃至２７のいずれか１項に記載の基体の加工方法。
（付記２９）前記導電材料は、前記第１の温度よりも高い第６の温度以上で固化し、接着性を消失するものであり、
前記第１の絶縁材料は、前記第１の温度よりも高い第４の温度以上で固化し、接着性を消失するものであり、
前記第２の絶縁材料は、前記第１の温度よりも高い第５の温度以上で固化し、接着性を消失するものであることを特徴とする付記２２乃至２８のいずれか１項に記載の基体の加工方法。
（付記３０）前記導電材料の前記第１の温度以上で前記第６の温度未満における粘度は、前記第１の絶縁材料の前記第２の温度以上で前記第４の温度以下における粘度、及び前記第２の絶縁材料の前記第３の温度以上で前記第５の温度以下における粘度よりも高いことを特徴とする付記２９に記載の基体の加工方法。
（付記３１）前記導電材料は、前記第１の温度以上で前記第６の温度未満の温度に複数回晒された後でも、硬化することなく接着性を保つ材料であり、
前記第１の絶縁材料は、前記第２の温度以上で前記第４の温度未満の温度に複数回晒された後でも、硬化することなく接着性を保つ材料であり、
前記第２の絶縁材料は、前記第３の温度以上で前記第５の温度未満の温度に複数回晒された後でも、硬化することなく接着性を保つ材料であることを特徴とする付記２２乃至３０のいずれか１項に記載の基体の加工方法。
（付記３２）前記第２の基体に形成されてなる前記第２の電極は、前記第２の電極間の絶縁部と略同一平面内に形成されてなることを特徴とする付記２２乃至３１のいずれか１項に記載の基体の加工方法。
（付記３３）前記切削加工により前記第１の電極の表面及び前記第２の絶縁膜の表面が平坦化処理された際に、前記第１の電極と前記第２の絶縁膜とが各表面の反射率及び色相から識別可能であることを特徴とする付記２２乃至３２のいずれか１項に記載の基体の加工方法。
（付記３４）前記反射率及び前記色相の差を利用して、前記第１の電極と前記第２の電極とを位置合わせして前記第１の基体と前記第２の基体とを接続することを特徴とする付記３３に記載の基体の加工方法。
（付記３５）前記第１の絶縁膜及び／又は前記第２の絶縁膜は不透明であり、前記切削加工により前記第１の電極の表面及び前記第２の絶縁膜の表面が平坦化処理された際に、前記第１の絶縁膜及び／又は前記第２の絶縁膜により前記第１の基体の表面が不可視であることを特徴とする付記２２乃至３４のいずれか１項に記載の基体の加工方法。
（付記３６）前記下地電極は、金、錫、銅、銀、アルミニウム及びニッケルのうちの少なくとも一種又はこれらの合金を材料としてなることを特徴とする付記２２乃至３５のいずれか１項に記載の基体の加工方法。
（付記３７）表面に複数の下地電極が形成されるとともに、任意の前記下地電極上に突起状に第１の電極が形成されてなる第１の基体について、第１の温度以上で接着性を発現する第１の絶縁材料及び第２の温度以上で接着性を発現する第２の絶縁材料を用い、前記第１の絶縁材料を前記第１の電極の高さよりも低くなるように絶縁膜第１の電極間を埋め込み、第１の絶縁膜を形成した後、前記第１の電極を覆うように前記第２の絶縁材料を前記第１の絶縁膜上に堆積し、第２の絶縁膜を形成する工程と、
前記第１の温度及び前記第２の温度のうちの低値よりも低い温度に保持しながら、バイトを用いた切削加工により、前記第１の電極の表面及び前記第２の絶縁膜の表面が連続して平坦となるように平坦化処理する工程と、
前記第１の温度及び前記第２の温度のうちの高温以上の温度に加熱し、表面に複数の第２の電極が形成されてなる第２の基体に前記第１の基体を前記第１の電極と前記第２の電極とが接触するように対向させ、前記第１の基体と前記第２の基体とを前記第２の絶縁膜により接続するとともに、前記第１の電極と前記第２の電極との間に電気的接続を生ぜしめる工程と
を含むことを特徴とする基体の加工方法。
（付記３８）前記第１の絶縁材料は、前記第３の温度以上で前記第１の基体との接着性
を発現する材料であり、
前記第２の絶縁材料は、前記第４の温度以上で前記第１の絶縁材料及び前記第２の基体の双方との接着性を発現する材料であることを特徴とする付記３７に記載の基体の加工方法。
（付記３９）表面に複数の下地電極が形成されるとともに、任意の前記下地電極上に第１の電極が形成されており、前記第１の電極の高さよりも低くなるように前記第１の電極間を埋め込む第１の絶縁膜と、前記第１の電極間を埋め込むように前記第１の絶縁膜上に形成された第２の絶縁膜とを有し、前記第１の電極の表面及び前記第２の絶縁膜の表面が切削加工により連続的に平坦化されてなる第１の基体と、
表面に複数の第２の電極が形成されてなる第２の基体と
を含み、
前記第１の絶縁膜は、前記第１の温度以上で前記第１の基体との接着性を発現する絶縁材料からなるとともに、前記第２の絶縁膜は、前記第２の温度以上で前記第１の絶縁材料及び前記第２の基体の双方との接着性を発現する絶縁材料からなり、
前記第１の基体と前記第１の基体とは、前記第２の絶縁膜により接合されて一体化されるとともに、前記第１の電極と前記第２の電極とが電気的に接続されてなることを特徴とする接合基体。
（付記４０）第１の基体上に、バンプ電極を形成する工程と、
前記バンプ電極が形成された領域の前記第１の基体上に、接着性を有する導電材料を堆積し、前記バンプ電極が前記導電材料により覆われてなる第１の電極を形成する工程と、
前記第１の基体上に、接着性を有する絶縁材料からなる絶縁膜を形成する工程と、
前記第１の電極及び前記絶縁膜が形成された前記第１の基体の表面を切削加工し、前記表面に前記第１の電極を露出させるとともに、前記表面を平坦化する工程と、
前記第１の基体の前記表面に、前記第１の電極に対応する第２の電極が形成された第２の基体を対向させ、前記導電材料及び前記絶縁材料が接着性を発現する温度で加熱することにより、前記第１の基体と前記第２の基体とを接続するとともに、前記第１の電極と前記第２の電極を電気的に接続する工程と
を有することを特徴とする基体の加工方法。
（付記４１）付記４０記載の基体の加工方法において、
前記バンプ電極を形成する工程では、ボールボンディングにより前記バンプ電極を形成する
ことを特徴とする基体の加工方法。
（付記４２）付記４０記載の基体の加工方法において、
前記バンプ電極を形成する工程では、電界メッキにより前記バンプ電極を形成する
ことを特徴とする基体の加工方法。
（付記４３）付記４０乃至４２のいずれか１項に記載の基体の加工方法において、
前記バンプ電極を形成する工程では、金又は金を主体とする合金により前記バンプ電極を形成する
ことを特徴とする基体の加工方法。
（付記４４）付記４０乃至４３のいずれか１項に記載の基体の加工方法において、
前記絶縁膜を形成する工程では、前記第１の電極上を覆うように、前記絶縁膜を形成する
ことを特徴とする基体の加工方法。
（付記４５）付記４０乃至４３のいずれか１項に記載の基体の加工方法において、
前記絶縁膜を形成する工程では、前記第１の電極を形成する領域を除く前記第１の基体上に、前記絶縁膜を形成する
ことを特徴とする基体の加工方法。
（付記４６）第１の基体上に、磁化されていない第１の磁性材料が含有された第１の磁性体パターンを形成する工程と、
第２の基体上に、磁化されている第２の磁性材料が含有された第２の磁性体パターンを形成する工程と、
前記第１の磁性体パターン形成された前記第１の基体の面と前記第２の磁性体パターンが形成された前記第２の基体の面とを対向させ、前記第１の磁性体パターンと前記第２の磁性体パターンとの間に働く磁力により前記第１の基体と前記第２の基体とを位置合わせし、前記第１の基体と前記第２の基体とを接続する工程と、
前記第２の磁性材料のキュリー点よりも高い温度で熱処理を行い、前記第２の磁性材料の磁化を消失させる工程と
を有することを特徴とする基体の加工方法。
（付記４７）付記４６記載の基体の加工方法において、
前記第１の磁性体パターンを形成する工程は、
接着性を有する樹脂中に前記第１の磁性材料の微粒子を含有してなる磁性体ペーストを前記第１の基体上に堆積する工程と、
前記第１の磁性材料のキュリー点よりも高い温度で熱処理を行い、前記第１の磁性材料の磁化を消失させるとともに、前記磁性体ペーストを半硬化して前記第１の磁性体パターンを形成する工程とを有する
ことを特徴とする基体の加工方法。
（付記４８）付記４６又は４７記載の基体の加工方法において、
前記第２の磁性体パターンを形成する工程は、
接着性を有する樹脂中に前記第２の磁性材料の微粒子を含有してなる磁性体ペーストを前記第２の基体上に堆積する工程と、
前記第２の磁性材料のキュリー点よりも低い温度で熱処理を行い、前記磁性体ペーストを半硬化して前記第２の磁性体パターンを形成する工程とを有する
ことを特徴とする基体の加工方法。
（付記４９）付記４６乃至４８のいずれか１項に記載の基体の加工方法において、
前記第１の基体上に第１の電極を形成する工程と、
前記第１の電極及び前記第１の磁性体パターンが形成された前記第１の基体上に絶縁膜を形成する工程と、
前記第１の電極、前記第１の磁性体パターン及び前記絶縁膜が形成された前記第１の基体の表面を切削加工し、前記表面に前記第１の電極及び前記第１の磁性体パターンを露出させるとともに、前記表面を平坦化する工程と
を更に有することを特徴とする基体の加工方法。
（付記５０）付記４９記載の基体の加工方法において、
前記第１の電極を形成する工程は、接着性を有する樹脂中に導電材料の微粒子を練入した導電性ペーストを前記第１の基体上に堆積する工程と、熱処理により前記導電性ペーストを半硬化して前記第１の電極を形成する工程とを有し、
前記第絶縁膜を形成する工程は、接着性を有する絶縁材料を前記第１の基体上に形成する工程と、熱処理により前記絶縁材料を半硬化して前記絶縁膜を形成する工程とを有し、
前記第１の基体と前記第２の基体とを接続する工程は、半硬化した前記第１の電極及び前記絶縁膜が軟化して接着性を発現する温度にて行い、
前記第２の磁性材料の磁化を消失させる工程は、前記第１の電極及び前記絶縁膜が硬化する温度にて行う
ことを特徴とする基体の加工方法。
（付記５１）付記４６乃至５０のいずれか１項に記載の基体の加工方法において、
前記第１の基体と前記第２の基体とを接続する工程において、前記第１の磁性体パターンと前記第２の磁性体パターンとの間に働く磁力により前記第１の基体と前記第２の基体とを位置合わせすることにより、前記第１の基体上に形成された第１の電極と前記第２の基体上に形成された第２の電極とが接続されるように、前記第１の磁性体パターンと前記第２の磁性体パターンとを配置する
ことを特徴とする基体の加工方法。
（付記５２）付記４６乃至５１のいずれか１項に記載の基体の加工方法において、
前記第１の磁性体パターンと前記第２の磁性体パターンは、互いに鏡像をなすパターンを有する
ことを特徴とする基体の加工方法。
（付記５３）半導体基板上に形成され、磁性材料が含有された半硬化の状態の樹脂材料からなり、上部が切削加工により平坦化された磁性体パターンを有する
ことを特徴とする半導体装置。
（付記５４）付記５３記載の半導体装置において、
前記半導体基板上に形成され、導電材料が含有された樹脂材料からなる電極を更に有し、
前記磁性材料のキュリー点は、前記電極が半硬化する温度よりも低い
ことを特徴とする半導体装置。
第１実施形態による半導体装置の製造方法を工程順に示す概略断面図である。 切削加工装置の一例を示す模式図である。 第２実施形態による半導体装置の製造方法を工程順に示す概略断面図である。 第３実施形態による半導体装置の製造方法を工程順に示す概略断面図である。 第４実施形態による半導体装置の製造方法を工程順に示す概略断面図である。 第５実施形態による半導体装置の製造方法を工程順に示す概略断面図（その１）である。 第５実施形態による半導体装置の製造方法を工程順に示す概略断面図（その２）である。 第６実施形態によるＲＦＩＤの製造方法を示す模式図（その１）である。 第６実施形態によるＲＦＩＤの製造方法を示す模式図（その２）である。 第６実施形態によるＲＦＩＤの製造方法を示す模式図（その３）である。 第６実施形態によるＲＦＩＤの製造方法を示す模式図（その４）である。 第６実施形態によるＲＦＩＤの製造方法を示す模式図（その５）である。 第６実施形態によるＲＦＩＤの製造方法を示す模式図（その６）である。 第６実施形態によるＲＦＩＤの製造方法を示す模式図（その７）である。 第６実施形態によるＲＦＩＤの製造方法を示す模式図（その８）である。 第６実施形態によるＲＦＩＤの製造方法を示す模式図（その９）である。 第６実施形態によるＲＦＩＤの製造方法を示す模式図（その１０）である。 第６実施形態によるＲＦＩＤの製造方法を示す模式図（その１１）である。 第７実施形態によるＲＦＩＤの製造方法を示す模式図（その１）である。 第７実施形態によるＲＦＩＤの製造方法を示す模式図（その２）である。 第７実施形態によるＲＦＩＤの製造方法を示す模式図（その３）である。 第７実施形態によるＲＦＩＤの製造方法を示す模式図（その４）である。 第７実施形態によるＲＦＩＤの製造方法を示す模式図（その５）である。 第７実施形態によるＲＦＩＤの製造方法を示す模式図（その６）である。 第７実施形態によるＲＦＩＤの製造方法を示す模式図（その７）である。 第７実施形態によるＲＦＩＤの製造方法を示す模式図（その８）である。
符号の説明
１…半導体基板
１ａ…半導体チップ
２，６…絶縁膜
２ａ，１０ａ，１５，３１ａ，４１ａ，５１ａ，５２ａ，５３ａ，５８ａ，５８ｂ…開口
３…電極パッド(金属層３)
４…金属バンプ(金属層４）
５，７，３３…電極
８…回路基板
９…スタッドバンプ
１０，５３，５８…メタルマスク
１１…Ａｇペースト
１２…スキージ
１３…バリアメタル
１４…フォトレジスト膜
１６…バンプ電極
２０…半導体ウェーハ
２１…基板支持台（回転テーブル）
２２…切削部
２３…第１の絶縁膜
２４…第２の絶縁膜
３１…レジストマスク
３２…Ａｕペースト
４２，５２…フォトマスク
５１…感光性樹脂
５４…ＲＦＩＤアンテナ部
５５…アンテナ
５５ａ…アンテナ端子
５７…基材
５９…磁性体ペースト
６０ａ，６０ｂ，６１ａ，６１ｂ…磁性体パターン
１００…バイト

Claims (8)

  1. 第１の基体の表面に、第１の温度以上の温度にて接着性を発現する導電材料を用いて、突起状を有する第１の電極を形成する工程と、
    前記第１の電極上を含んで、前記第１の基体表面に、第２の温度以上にて接着性を発現する絶縁材料からなる絶縁膜を被覆する工程と、
    前記第１の温度及び前記第２の温度のうちの低値よりも低い温度に保持しながら、バイトを用いた切削加工により、前記第１の電極の表面及び前記絶縁膜の表面が連続して平坦となるように処理する工程と、
    前記第１の基体の、前記第１の電極が形成された面上に、前記第１の電極に対応する第２の電極が形成された第２の基体を対向配置する工程と、
    前記第１の温度及び前記第２の温度のうちの高値以上の温度に加熱し、前記絶縁膜によって前記第１の基体と第２の基体とを接続すると共に、前記第１の電極と前記第２の電極を電気的に接続する工程と
    を含むことを特徴とする基体の加工方法。
  2. 第１の基体上に、第２の温度以上で接着性を発現する絶縁材料を堆積して絶縁膜を形成する工程と、
    前記絶縁膜に、開口を形成する工程と、
    第１の温度以上で接着性を発現する導電材料を前記開口内に埋め込むように堆積し、第１の電極を形成する工程と、
    前記第１の温度及び前記第２の温度のうちの低値よりも低い温度に保持しながら、バイトを用いた切削加工により、前記第１の電極の表面及び前記絶縁膜の表面が連続して平坦となるように処理する工程と、
    前記第１の温度及び前記第２の温度のうちの高値以上の温度に加熱し、表面に複数の第２の電極が形成されてなる第２の基体に前記第１の基体を前記第１の電極と前記第２の電極とが接触するように対向させ、前記第１の基体と前記第２の基体とを前記絶縁膜により接続するとともに、前記第１の電極と前記第２の電極との間に電気的接続を生ぜしめる工程と
    を含むことを特徴とする基体の加工方法。
  3. 前記導電材料は、常温では固体で接着性を示さず、前記第１の温度に達すると軟化して接着性を発現するものであり、
    前記絶縁材料は、常温では固体で接着性を示さず、前記第２の温度に達すると軟化して接着性を発現するものである
    ことを特徴とする請求項１又は２記載の基体の加工方法。
  4. 前記第１の基体と前記第２の基体とを対向させて接続する工程は、
    前記第１の基体の温度を前記第１の温度及び前記第２の温度のうちの低値よりも低い温度に設定し、前記第２の基体の温度を前記第１の温度及び前記第２の温度のうちの高値よりも高い温度に設定する工程と、
    前記設定された温度において、前記第１の電極と前記第２の電極とを対向接触させ、前記絶縁膜及び前記第１の電極を前記第１の温度及び前記第２の温度のうちの高値以上にして前記第１の基体と前記第２の基体とを接続する工程と
    を含むことを特徴とする請求項１乃至３のいずれか１項に記載の基体の加工方法。
  5. 前記導電材料は、前記第１の温度よりも高い第３の温度以上で固化し、接着性を消失する熱硬化性材料であり、
    前記絶縁材料は、前記第２の温度よりも高い第４の温度以上で固化し、接着性を消失する熱硬化性材料であり、
    前記第１の電極と前記第２の電極とを電気的に接続する工程の後に、前記第３の温度及び前記第４の温度のうちの高値以上の温度で加熱することにより、前記導電材料及び前記熱硬化性材料を固化する工程を更に有する
    ことを特徴とする請求項１乃至４のいずれか１項に記載の基体の加工方法。
  6. 第１の基体の表面に第１の温度以上の温度にて接着性を発現する導電材料を用いて突起状を有する第１の電極を形成する工程と、
    前記第１の基体表面に、第２の温度以上にて接着性を発現する第１の絶縁材料からなる第１の絶縁膜を第１の電極の高さよりも低くなるように被覆する工程と、
    前記第１の電極上を含む前記第１の絶縁膜上に、第３の温度以上にて接着性を発現する第２の絶縁材料からなる第２の絶縁膜を被覆する工程と、
    前記第１の温度、前記第２の温度及び前記第３の温度のうちの最低値よりも低い温度に保持しながら、バイトを用いた切削加工により、前記第１の電極の表面及び前記第２の絶縁膜の表面が連続して平坦となるように処理する工程と、
    前記第１の基体の、前記第１の電極が形成された面上に、前記第１の電極に対応する第２の電極が形成された第２の基体を対向配置する工程と、
    前記第１の温度、前記第２の温度及び前記第３の温度のうちの最高値以上の温度に加熱し、前記第１の絶縁膜及び前記第２の絶縁膜からなる絶縁膜によって前記第１の基体と第２の基体とを接続すると共に、前記第１の電極と前記第２の電極を電気的に接続する工程と
    を含むことを特徴とする基体の加工方法。
  7. 前記第１の絶縁材料は、第４の温度以上で前記第１の基体との固着強度を発現する材料であり、
    前記第２の絶縁材料は、第５の温度以上で前記第１の絶縁材料及び前記第２の基体の双方との固着強度を発現する材料であり、
    前記導電材料は、第６の温度以上で前記第２の電極との固着強度を発現する材料であり、
    前記第１の電極と前記第２の電極とを電気的に接続する工程の後に、前記第４の温度、前記第５の温度及び前記第６の温度のうちの最高値以上の温度で加熱することにより、前記第１の絶縁材料、前記第２の絶縁材料及び前記導電材料を固化する工程を更に有する
    ことを特徴とする請求項６に記載の基体の加工方法。
  8. 第１の基体上に、バンプ電極を形成する工程と、
    前記バンプ電極が形成された領域の前記第１の基体上に、第１の温度以上の温度にて接着性を発現する導電材料を堆積し、前記バンプ電極が前記導電材料により覆われてなる第１の電極を形成する工程と、
    前記第１の基体上に、第２の温度以上の温度にて接着性を発現する絶縁材料からなる絶縁膜を形成する工程と、
    前記第１の温度及び前記第２の温度のうちの低値よりも低い温度に保持しながら、前記第１の電極及び前記絶縁膜が形成された前記第１の基体の表面を切削加工し、前記表面に前記第１の電極を露出させるとともに、前記表面を平坦化する工程と、
    前記第１の基体の前記表面に、前記第１の電極に対応する第２の電極が形成された第２の基体を対向させ、前記第１の温度及び前記第２の温度のうちの高値以上の温度で加熱することにより、前記第１の基体と前記第２の基体とを接続するとともに、前記第１の電極と前記第２の電極を電気的に接続する工程と
    を有することを特徴とする基体の加工方法。
JP2005159364A 2004-08-05 2005-05-31 基体の加工方法 Expired - Fee Related JP4130668B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2005159364A JP4130668B2 (ja) 2004-08-05 2005-05-31 基体の加工方法
US11/196,487 US7514295B2 (en) 2004-08-05 2005-08-04 Method for processing a base that includes connecting a first base to a second base with an insulating film
US12/403,252 US7816180B2 (en) 2004-08-05 2009-03-12 Method for processing a base that includes connecting a first base to a second base
US12/403,283 US7811835B2 (en) 2004-08-05 2009-03-12 Method for processing a base that includes connecting a first base to a second base with an insulating film

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004229921 2004-08-05
JP2005159364A JP4130668B2 (ja) 2004-08-05 2005-05-31 基体の加工方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2008112130A Division JP4684311B2 (ja) 2004-08-05 2008-04-23 基体の加工方法

Publications (2)

Publication Number Publication Date
JP2006073995A JP2006073995A (ja) 2006-03-16
JP4130668B2 true JP4130668B2 (ja) 2008-08-06

Family

ID=35757912

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005159364A Expired - Fee Related JP4130668B2 (ja) 2004-08-05 2005-05-31 基体の加工方法

Country Status (2)

Country Link
US (3) US7514295B2 (ja)
JP (1) JP4130668B2 (ja)

Families Citing this family (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7307118B2 (en) * 2004-11-24 2007-12-11 Molecular Imprints, Inc. Composition to reduce adhesion between a conformable region and a mold
JP4130668B2 (ja) 2004-08-05 2008-08-06 富士通株式会社 基体の加工方法
JP3964911B2 (ja) * 2004-09-03 2007-08-22 松下電器産業株式会社 バンプ付き基板の製造方法
US7767493B2 (en) 2005-06-14 2010-08-03 John Trezza Post & penetration interconnection
US8456015B2 (en) 2005-06-14 2013-06-04 Cufer Asset Ltd. L.L.C. Triaxial through-chip connection
US7786592B2 (en) * 2005-06-14 2010-08-31 John Trezza Chip capacitive coupling
US7851348B2 (en) 2005-06-14 2010-12-14 Abhay Misra Routingless chip architecture
US7687400B2 (en) 2005-06-14 2010-03-30 John Trezza Side stacking apparatus and method
US8154131B2 (en) 2005-06-14 2012-04-10 Cufer Asset Ltd. L.L.C. Profiled contact
US7838997B2 (en) 2005-06-14 2010-11-23 John Trezza Remote chip attachment
US8808808B2 (en) * 2005-07-22 2014-08-19 Molecular Imprints, Inc. Method for imprint lithography utilizing an adhesion primer layer
US7759407B2 (en) * 2005-07-22 2010-07-20 Molecular Imprints, Inc. Composition for adhering materials together
US8846195B2 (en) * 2005-07-22 2014-09-30 Canon Nanotechnologies, Inc. Ultra-thin polymeric adhesion layer
US8557351B2 (en) * 2005-07-22 2013-10-15 Molecular Imprints, Inc. Method for adhering materials together
US7273768B2 (en) * 2005-08-30 2007-09-25 Mutual-Pak Technology Co. Ltd. Wafer-level package and IC module assembly method for the wafer-level package
US7749806B2 (en) * 2005-09-22 2010-07-06 Chipmos Technologies Inc. Fabricating process of a chip package structure
US20070063344A1 (en) * 2005-09-22 2007-03-22 Chun-Hung Lin Chip package structure and bumping process
US7847414B2 (en) 2005-09-22 2010-12-07 Chipmos Technologies Inc. Chip package structure
US7960214B2 (en) * 2005-09-22 2011-06-14 Chipmos Technologies Inc. Chip package
JP2007220959A (ja) * 2006-02-17 2007-08-30 Fujitsu Ltd 半導体装置及びその製造方法
JP5151053B2 (ja) * 2006-03-30 2013-02-27 富士通セミコンダクター株式会社 半導体装置の製造方法
JP4768546B2 (ja) * 2006-08-16 2011-09-07 富士通株式会社 半導体装置の製造方法
US9111950B2 (en) 2006-09-28 2015-08-18 Philips Lumileds Lighting Company, Llc Process for preparing a semiconductor structure for mounting
JP4933233B2 (ja) * 2006-11-30 2012-05-16 株式会社ディスコ ウエーハの加工方法
JP5428131B2 (ja) * 2007-02-09 2014-02-26 富士通株式会社 観察装置及びボイドの観察方法
KR101350479B1 (ko) * 2007-02-12 2014-01-16 삼성전자주식회사 Ｄｒｍ 디바이스를 이용하여 ｄｒｍ 기능과 부가 기능을수행하기 위한 방법 및 그 시스템
US20090241329A1 (en) * 2008-03-28 2009-10-01 Utac Thai Limited Side rail remover
US8293586B2 (en) * 2008-09-25 2012-10-23 Infineon Technologies Ag Method of manufacturing an electronic system
US8361546B2 (en) * 2008-10-30 2013-01-29 Molecular Imprints, Inc. Facilitating adhesion between substrate and patterned layer
US20110165412A1 (en) * 2009-11-24 2011-07-07 Molecular Imprints, Inc. Adhesion layers in nanoimprint lithograhy
JP2012204589A (ja) * 2011-03-25 2012-10-22 Disco Abrasive Syst Ltd 半導体デバイスウエーハの接合方法
JP2012204588A (ja) * 2011-03-25 2012-10-22 Disco Abrasive Syst Ltd 半導体デバイスチップの実装方法
US20120267779A1 (en) * 2011-04-25 2012-10-25 Mediatek Inc. Semiconductor package
ITMI20111777A1 (it) * 2011-09-30 2013-03-31 St Microelectronics Srl Sistema elettronico per saldatura ad onda
US9978656B2 (en) * 2011-11-22 2018-05-22 Taiwan Semiconductor Manufacturing Company, Ltd. Mechanisms for forming fine-pitch copper bump structures
US20130199831A1 (en) * 2012-02-06 2013-08-08 Christopher Morris Electromagnetic field assisted self-assembly with formation of electrical contacts
JP6021386B2 (ja) * 2012-03-30 2016-11-09 オリンパス株式会社 配線基板の製造方法、並びに半導体装置の製造方法
JP5880283B2 (ja) 2012-05-29 2016-03-08 富士通セミコンダクター株式会社 半導体装置の製造方法
CN103887191A (zh) * 2012-12-20 2014-06-25 新科金朋有限公司 半导体器件和制作无凸块倒装芯片互连结构的方法
KR20150004005A (ko) * 2013-07-02 2015-01-12 에스케이하이닉스 주식회사 스택 패키지 및 이의 제조방법
GB2540060B (en) * 2014-03-27 2019-02-13 Intel Corp Hybrid interconnect for low temperature attach
US9812380B2 (en) * 2014-05-22 2017-11-07 Microchip Technology Incorporated Bumps bonds formed as metal line interconnects in a semiconductor device
KR102174336B1 (ko) * 2014-07-08 2020-11-04 삼성전자주식회사 반도체 패키지 및 그 제조 방법
CN104601869B (zh) * 2015-01-30 2018-11-27 南昌欧菲光电技术有限公司 摄像头模组及其柔性电路板
JP2017103362A (ja) * 2015-12-02 2017-06-08 リンテック株式会社 半導体装置の製造方法
TWI738007B (zh) * 2019-06-19 2021-09-01 力成科技股份有限公司 半導體封裝結構及其製造方法
WO2021179270A1 (zh) * 2020-03-12 2021-09-16 华为技术有限公司 一种三维集成电路、三维集成电路对准工艺及设备

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3376203B2 (ja) 1996-02-28 2003-02-10 株式会社東芝 半導体装置とその製造方法及びこの半導体装置を用いた実装構造体とその製造方法
JPH10112477A (ja) 1996-10-04 1998-04-28 Fuji Xerox Co Ltd 半導体装置の製造方法及び半導体装置
JPH11121527A (ja) 1997-10-21 1999-04-30 Pfu Ltd ベアチップ実装方法およびセラミック基板の製造方法およびセラミック基板ならびに半導体装置
US6260264B1 (en) * 1997-12-08 2001-07-17 3M Innovative Properties Company Methods for making z-axis electrical connections
JP3326382B2 (ja) 1998-03-26 2002-09-24 松下電器産業株式会社 半導体装置の製造方法
JP2000260817A (ja) 1999-03-11 2000-09-22 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP3496598B2 (ja) * 1999-11-15 2004-02-16 松下電工株式会社 半導体チップの実装方法
JP2001298146A (ja) 2000-04-13 2001-10-26 Mitsubishi Electric Corp 多層配線基体の製造方法および多層配線基体
JP2002252245A (ja) 2001-02-22 2002-09-06 Mitsubishi Electric Corp 半導体装置の製造方法
JP2002368032A (ja) 2001-06-04 2002-12-20 Sony Corp 半導体装置の製造方法および半導体装置
JP2003258034A (ja) 2002-03-06 2003-09-12 Mitsubishi Electric Corp 多層配線基体の製造方法および多層配線基体
JP4353845B2 (ja) * 2004-03-31 2009-10-28 富士通株式会社 半導体装置の製造方法
JP4130668B2 (ja) 2004-08-05 2008-08-06 富士通株式会社 基体の加工方法

Also Published As

Publication number Publication date
US20060030071A1 (en) 2006-02-09
US7816180B2 (en) 2010-10-19
US7811835B2 (en) 2010-10-12
US20090176331A1 (en) 2009-07-09
US20090181497A1 (en) 2009-07-16
US7514295B2 (en) 2009-04-07
JP2006073995A (ja) 2006-03-16

Similar Documents

Publication Publication Date Title
JP4130668B2 (ja) 基体の加工方法
JP4684311B2 (ja) 基体の加工方法
JP3729491B2 (ja) 非接触ｉｄカード類及びその製造方法
US8704106B2 (en) Ferroelectric component and manufacturing the same
US8929091B2 (en) Method of manufacturing a printed circuit board (PCB)
US20030068852A1 (en) Protective film for the fabrication of direct build-up layers on an encapsulated die package
US20010013653A1 (en) Array of electrodes reliable, durable and economical and process for fabrication thereof
WO2001075789A1 (en) Method of manufacturing cof package
JP4353845B2 (ja) 半導体装置の製造方法
WO2002015266A2 (en) Direct build-up layer on an encapsulated die package
US9935053B2 (en) Electronic component integrated substrate
KR20030039986A (ko) 전자 디바이스 및 전자 디바이스 밀봉 방법 및 전자디바이스 접속 방법
WO2013027718A1 (ja) 部品実装プリント基板及びその製造方法
JP2701589B2 (ja) 半導体装置及びその製造方法
JP2004165277A (ja) 電子部品実装構造及びその製造方法
JP2006302929A (ja) 電子部品接続用突起電極とそれを用いた電子部品実装体およびそれらの製造方法
US20090079068A1 (en) Methods for attaching a flip chip integrated circuit assembly to a substrate
US20120208325A1 (en) Semiconductor package and method for manufacturing the same
JP2008235838A (ja) 半導体装置、その製造方法、その実装方法およびこれを用いたｉｃカード
JP2009026945A (ja) 半導体装置及びその製造方法
JP2003297977A (ja) 電子部品の製造方法
JP2002009110A (ja) 半導体装置
JP2006019606A (ja) 電子部品の製造方法および電子部品ならびにｉｃカード
JP2003007742A (ja) Ｉｃモジュールの製造方法およびｉｃモジュール、ｉｃカード
JPH09139560A (ja) 回路基板装置およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060328

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080131

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080226

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080423

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080520

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080522

R150 Certificate of patent or registration of utility model

Ref document number: 4130668

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110530

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120530

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130530

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130530

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees