JP4118695B2 - 数値制御システム - Google Patents

Description

【０００１】
【発明の属する技術分野】
この発明は、工作機械や産業機械における数値制御システムに関するものである。
【０００２】
【従来の技術】
工作機械や産業機械における数値制御システムは、数値制御装置やモーションコントローラ等のマスター制御装置が、サーボモータ等を駆動する駆動制御装置、ＤＩ／Ｏ接点やセンサーデータの制御装置などのスレーブ制御装置を制御するように構成される。以下に、工作機械を例に挙げて従来の数値制御システムの概要を説明する。
【０００３】
工作機械は、一般に、ワークを加工する加工機と、搬送路に乗せられた未加工ワークを加工機に搬入し、加工済みワークを加工機から受け取り搬出する搬送機とによって構成されている。
【０００４】
加工機は、例えば、搬送路から送られてきたワークを固定するテーブルと、このテーブルを移動操作して直交座標上での位置決めを行う２つのサーボモータと、テーブルの上部に設置され、ワークの加工を行う主軸モータと、２つのサーボモータと主軸モータとをそれぞれ個別に制御する３台の駆動制御装置と、表示器操作盤とを備えている。
【０００５】
そして、３台の駆動制御装置は、数値制御装置に設けられる第１通信ポートにディジーチェーン接続方式で接続されている。すなわち、数値制御装置は、ディジーチェーン接続の１本の通信線を介して各駆動制御装置に対し位置、速度、トルクなどの指令を与える。各駆動制御装置は、ディジーチェーン接続の１本の通信線を介して、位置フィードバック、速度フィードバック、トルクフィードバックなどの状態量や、制御機能の状態、アラーム情報などを数値制御装置に送るようになっている。
【０００６】
次に、上記の搬送機は、例えば、ベルトなどの搬送路を駆動するサーボモータと、ワークを検出するために搬送路の所定場所に配置される複数のポジションセンサと、搬送路上のワークを加工機に搬入し、排出するワーク搬出入装置と、ワーク搬出入装置を駆動するサーボモータと、上記の複数のポジションセンサの出力信号を取り込むＤＩ／Ｏ制御装置と、上記２つのサーボモータを個別に制御する２台の駆動制御装置とを備えている。
【０００７】
そして、この２台の駆動制御装置は、数値制御装置に設けられる第２通信ポートにディジーチェーン接続方式で接続され、また、上記のＤＩ／Ｏ制御装置は、数値制御装置に設けられる第３通信ポートに接続されている。数値制御装置は、ＤＩ／Ｏ制御装置からの信号をシーケンス制御し、ワークの位置によって上記第３通信ポートにディジーチェーン接続される２台の各駆動制御装置に出す指令（位置、速度、トルクなど）のタイミングを制御し、指令を与えるようになっている。
【０００８】
また、上記表示器操作盤は、数値制御装置に設けられる第４通信ポートに接続されている。すなわち、数値制御装置が表示器操作盤の表示器に対し加工プログラムやパラメータ、制御状態等を送ると、表示器は送られてきたデータを表示する。また、操作盤は入力されたデータを数値制御装置に送信するようになっている。
【０００９】
なお、工作機械では、加工機が備える複数の駆動制御装置は、一般に、搬送機が備える複数の駆動制御装置よりも高速かつ高精度にサーボモータを駆動、制御する必要があるとされている。
【００１０】
以上のように、工作機械を構成する従来の数値制御システムは、数値制御装置が４つの通信ポートを備え、加工機が備える複数の駆動制御装置、搬送機が備える複数の駆動制御装置およびＤＩ／Ｏ制御装置、表示器操作盤をそれぞれ独立に制御等するように構成されている。但し、システムによっては、ＤＩ／Ｏ制御装置と表示器操作盤は、複数の駆動制御装置と同様に、数値制御装置にディジーチェーン接続方式で接続される場合もある。この場合には、数値制御装置は２つまたは３つの通信ポートを備えることになる。
【００１１】
そして、数値制御装置との通信線は、数値制御装置から各装置への下り送信線と、各装置から数値制御装置への上り送信線とで構成されている。このとき、ディジーチェーン接続で各装置を接続した場合、上り送信線には複数の装置からデータが送信されるので、システムとしての通信周期を時分割して各装置の送信タイミングを決定し、各装置は、通信周期カウンタによってその送信タイミングを生成し、送信データの衝突が発生しないようにしている。
【００１２】
【発明が解決しようとする課題】
しかしながら、数値制御装置を起点として様々な制御装置で構成されるネットワークを制御する場合、従来の数値制御システムでは、数値制御装置に複数のネットワークをそれぞれ直接接続するので、複数の通信線を長く這わさなければならないという問題があった。
【００１３】
また、数値制御装置は、制御するネットワークの数だけ通信ポートを持つ必要があるので、通信制御回路、ドライバ部、レシーバ部などの部品を制御するネットワークの数だけ持たなくてはならなかった。
【００１４】
また、各制御装置から数値制御装置にデータを送信する場合は、各制御装置は、データの衝突を回避するため、時分割された送信タイミングに十分な余裕を取る必要があるが、リアルタイムシステムにおいては、各制御装置が時分割でデータを送信する場合にデータの干渉が発生する場合がある。
【００１５】
すなわち、リアルタイムシステムにおいては、制御装置の高性能化のために制御周期の高速化が不可欠であるが、制御周期と通信周期は密接な関係があり、制御周期のみが高速でも、通信周期が低速な場合にはシステムとしての性能が向上しない。このため、通信周期を高速化させる必要が生じるが、通信周期が高速になってくると、伝送路の遅延や通信ポートでの同期パターン抽出の遅延、ディジーチェーン接続のため必要となるデータのバッファリングによる遅延など、相当に大きな遅延が生ずる。
【００１６】
例えば、現在最も高速な通信媒体である光ファイバを用いて１６台の駆動制御装置をディジーチェーン接続した場合、光の伝播速度は５ｎ秒／ｍ程度であるので、光ファイバ長を２０ｍとすると、最終段に接続された駆動制御装置に数値制御装置のデータが到達するまでに１．６μ秒の時間がかかる。この場合、かりに通信周期が１２５μ秒であるとすると、データの遅延は１．２８％に達し、また通信周期が６２．５μ秒であるとすると、データの遅延は２．５９％にも達してしまう。その結果、各制御装置が時分割でデータを送信する場合、データの干渉が発生するという問題がある。
【００１７】
さらに、通信周期が高速になってくると、ネットワークに接続される装置の処理能力の差が問題になってくる。前述のように各装置の制御周期と通信周期はシステムの性能に影響を与えるが、制御されるネットワークは、必ずしも高性能な装置だけで構成されるわけではない。つまり、高性能な装置のための高速な通信周期のデータを、性能がそれほど要らない低速な装置が送受信処理を行うことが生ずるので、低速な装置においてその他の処理を行う上で大きな負荷となる。
【００１８】
加えて、ネットワーク上に送信されるデータが通信周期内の任意のタイミングに固定されるので、システムを緊急に停止させる非常停止情報などを送信しようとした場合、自装置が送信した後に発生した非常停止情報を送信するには、次の通信周期の送信タイミングを待たなければならず、通信周期による伝達遅れが発生してしまうという問題もある。
【００１９】
この発明は、上記に鑑みてなされたもので、数値制御装置が１つの通信ポートによって、様々な制御装置で構成されるネットワークの複数個を制御することができる数値制御システムを得ることを目的とする。
【００２０】
また、この発明は、ネットワークの遅延を正確に測定し、データの送信間隔を最小にする制御が行える数値制御システムを得ることを目的とする。
【００２１】
さらに、この発明は、高速周期のデータと低速周期のデータとを並列に送信することが可能となる数値制御システムを得ることを目的とする。
【００２２】
【課題を解決するための手段】
上記目的を達成するため、この発明にかかる数値制御システムは、少なくとも数値制御装置が配置される主ネットワークと、前記数値制御装置の指令を受けて制御動作を実施する１以上の制御装置が配置される１以上の従ネットワークとで構成され、転送レートと転送周期の一方または双方がネットワーク相互間で異なることがある数値制御システムにおいて、前記主ネットワークに対して前記１以上の従ネットワークをスター状に接続する節点に、または、前記主ネットワークに対して前記１以上の従ネットワークをディジーチェーン接続方式で接続する節点に、ネットワーク間で異なる転送レート、通信周期を制御し、ネットワーク相互間での１本の通信線を介した複数のシリアルデータの送受信を実現する分配手段が設けられているとともに、１つの転送路上に配置される複数の装置における最上位装置以下の各下位装置は、前記最上位装置に対し時分割で送信する送信タイミングを装置間の転送遅延値によって補正する手段を備えたことを特徴とする。
【００２３】
この発明によれば、様々な制御装置で構成されるネットワークの複数個を、転送レート、通信周期の制御機能を持つ分配手段によってスター状に接続し、または、ディジーチェーン接続するので、数値制御装置が１つの通信ポートによって、様々な制御装置を制御することができる。このとき、分配手段が転送レート、通信周期の制御機能を持つので、各ネットワーク間の転送路の使用効率を上げることができ、また高速周期のデータと低速周期のデータとを並列に送信することが可能となる。さらに、転送遅延を測定する機能を付加することができるので、データの送信間隔を最小にする制御が行えるようになる。そして、各制御装置が送信タイミングを転送遅延値に基づき補正するようにしたので、データを衝突させることなく確実に送信することができる。また、衝突を防ぐために送信タイミング間に余分な空き時間を作る必要がないので、データを効率よく送信することが可能となる。
【００２４】
【発明の実施の形態】
以下に添付図面を参照して、この発明にかかる数値制御システムの好適な実施の形態を詳細に説明する。
【００２５】
実施の形態１．
図１は、この発明の実施の形態１である数値制御システムの構成を示すブロック図である。図１に示す数値制御システムは、３つのネットワーク（＃１）１，（＃２）２，（＃３）３を、分配器４によってスター状に接続した構成である。ネットワーク（＃１）１は、主ネットワークであって、数値制御装置１１とこれに接続される制御装置１２とが配置されている。数値制御装置１１は通信線５を介して制御装置１２に接続され、制御装置１２は通信線６を介して分配器４に接続されている。
【００２６】
ネットワーク（＃２）２は、従ネットワークであって、３台の制御装置２１，２２，２３が配置されている。３台の制御装置２１，２２，２３は、ディジーチェーン接続の通信線８で接続され、制御装置２１が通信線９を介して分配器４に接続されている。
【００２７】
ネットワーク（＃３）３は、従ネットワークであって、３台の制御装置３１，３２，３３が配置されている。３台の制御装置３１，３２，３３は、ディジーチェーン接続の通信線１０で接続され、制御装置３１が通信線１１を介して分配器４に接続されている。
【００２８】
ここで、各ネットワーク相互間では、転送レートと通信周期の一方または双方が異なる場合があるが、この実施の形態１では、次のようになっている。すなわち、ネットワーク（＃１）１，（＃２）２，（＃３）３の転送レートを、Ｔａ，Ｔｂ，Ｔｃとすると、Ｔａ＝Ｔｂ＝Ｔｃである。また、ネットワーク（＃１）１，（＃２）２，（＃３）３の通信周期を、Ｐａ，Ｐｂ，Ｐｃとすると、Ｐａ＝２Ｐｂ＝２Ｐｃである。そして、ネットワーク群内で最大の転送レートを基準転送レートＴとすると、Ｔ＝Ｔａ＝Ｔｂ＝Ｔｃである。また、ネットワーク群内で最小の通信周期を基準通信周期Ｐとすると、Ｐ＝Ｐａである。
【００２９】
図１に示すスター接続の節点に配置される分配器４は、ネットワーク相互間のデータの分配、集約操作やネットワーク相互間の転送レートの違いを変換する装置である。例えば、図２に示すように構成される。図２は、図１に示す分配器の構成を示すブロック図である。
【００３０】
図２において、レシーバ３５にはネットワーク＃１からのシリアルデータが入力される。受信部３６は、レシーバ３５から入力されるシリアルデータをパラレルデータに変換し、バッファ３７と同期パターン抽出部４０とに出力する。バッファ３７は、入力されるパラレルデータを正しいパルス幅に修正してバッファリングし、ネットワーク＃２に転送するデータを送信部３８に渡し、ネットワーク＃３に転送するデータを送信部４６に渡す。
【００３１】
同期パターン抽出部４０は、受信部３６にてパラレルに変換されたデータの中に含まれる同期信号を抽出し、同期信号を生成する。生成した同期信号は、通信周期Ｐカウンタ４１に送られる。通信周期Ｐカウンタ４１は、入力される同期信号に基づきネットワーク群の基準通信周期Ｐを生成する。これによって、数値制御装置１１と分配器４との同期が取られるようになる。生成された基準通信周期Ｐは、通信周期Ｐａカウンタ４２と基準タイミング制御部４３とに送られる。
【００３２】
通信周期Ｐａカウンタ４２は、入力される基準通信周期Ｐに基づき数値制御装置１１と同期のとれたネットワーク＃１で使用される通信周期Ｐａを生成する。生成された通信周期Ｐａは、送信部５３に送られる。
【００３３】
基準タイミング制御部４３は、入力される基準通信周期Ｐに基づきネットワーク＃１の通信周期Ｐａの基準タイミングに対するネットワーク＃２およびネットワーク＃３それぞれの基準タイミングの位相を制御し、その制御した位相の基準通信周期Ｐを通信周期Ｐｂカウンタ４４と通信周期Ｐｃカウンタ４５とに与える。
【００３４】
通信周期Ｐｂカウンタ４４は、入力される基準通信周期Ｐに基づきネットワーク＃２で使用される通信周期Ｐｂを生成する。生成された通信周期Ｐｂは、送信部３８に送られる。その結果、送信部３８は、バッファ３７から渡されたパラレルデータを入力される通信周期Ｐｂのタイミングにてシリアルデータに変換し、ドライバ３９を介してネットワーク＃２に送出する。
【００３５】
通信周期Ｐｃカウンタ４５は、入力される基準通信周期Ｐに基づきネットワーク＃３で使用される通信周期Ｐｃを生成する。生成された通信周期Ｐｃは、送信部４６に送られる。その結果、送信部４６は、バッファ３７から渡されたパラレルデータを入力される通信周期Ｐｃのタイミングにてシリアルデータに変換し、ドライバ４７を介してネットワーク＃３に送出する。
【００３６】
また、レシーバ４８にはネットワーク＃２からのシリアルデータが入力される。受信部４９は、レシーバ４８から入力されるシリアルデータをパラレルデータに変換し、バッファ５２に出力する。また、レシーバ５０にはネットワーク＃３からのシリアルデータが入力される。受信部５１は、レシーバ５０から入力されるシリアルデータをパラレルデータに変換し、バッファ５２に出力する。
【００３７】
バッファ５２は、入力される２系統のパラレルデータを正しいパルス幅に修正してバッファリングし、送信部５８に渡す。その結果、送信部３８は、バッファ５２から渡された２系統のパラレルデータを通信周期Ｐａカウンタ４２から入力される通信周期Ｐａのタイミングにてシリアルデータに変換し、ドライバ５４を介してネットワーク＃１に送出する。
【００３８】
次に、図３は、図１に示す分配器４がデータの送信タイミングを制御する動作を説明するタイムチャートである。図３において、ネットワーク＃１の通信周期Ｐａ（１）に対して、ネットワーク＃２の通信周期Ｐｂ（４）とネットワーク＃３の通信周期Ｐｃ（７）は、それぞれ２倍の周期になっている。また、ネットワーク＃２の通信周期Ｐｂ（４）とネットワーク＃３の通信周期Ｐｃ（７）は、それぞれ交互に入れ替わる関係になっている。
【００３９】
図３（２）において、データ１０４０は、数値制御装置１１からネットワーク＃１の制御装置１２へのデータである。これは、分配器４を介さずに直接ネットワーク＃１の制御装置１２に送られる。
【００４０】
データ１０５０は、数値制御装置１１からネットワーク＃２の制御装置２１，２２，２３へのデータである。分配器４は、データ１０５０のヘッダー部分に含まれるネットワーク＃２を指定するアドレス情報を見て、図３（５）に示すデータ２０４０を生成し、ネットワーク＃２の制御装置２１，２２，２３に送信する。
【００４１】
次の通信周期Ｐａ（１）でのデータ１０６０は、数値制御装置１１からネットワーク＃３の制御装置３１，３２，３３へのデータである。分配器４は、データ１０６０のヘッダー部分に含まれるネットワーク＃３を指定するアドレス情報を見て、図３（８）に示すデータ３０４０を生成し、ネットワーク＃３の制御装置３１，３２，３３に送信する。
【００４２】
また、図３（６）において、ネットワーク＃２の制御装置２１，２２，２３から数値制御装置１１に送信されるデータ２０５０，２０６０，２０７０は、分配器４にて１つのパケットにまとめられ、図３（３）に示すデータ１０８０としてネットワーク＃１に送信される。
【００４３】
同様に、図３（９）において、ネットワーク＃３の制御装置３１，３２，３３から数値制御装置１１に送信されるデータ３０５０，３０６０，３０７０は、分配器４にて１つのパケットにまとめられ、図３（３）に示すデータ１０７０としてネットワーク＃１に送信される。
【００４４】
このように、分配器４は、ネットワーク＃２，＃３の通信周期の位相を上述のように制御しているので、ネットワーク＃１では、ネットワーク＃２，＃３のデータを交互に送信、受信することができるようになり、転送路を効率的に使用することが可能となる。
【００４５】
図２に示すような分配器を用いた場合、分配器はパケット単位でデータの集約・分配を行うので、通信周期に依存するデータ転送遅延が発生する。次に、図４〜図７を参照してこのデータ転送遅延の発生しないシステムについて説明する。なお、図４は、図１に示す数値制御装置１１の通信ポートの構成を示すブロック図である。図５は、図４に示す数値制御装置１１の通信ポートにて行われるシリアルデータの合成を説明するタイムチャートである。図６は、図１に示す制御装置１２，２１〜２３，３１〜３３の通信ポートの構成を示すブロック図である。図７は、図１に示す分配器４の通信ポートの構成を示すブロック図である。
【００４６】
図４において、図示しないＣＰＵ等から与えられる基準転送レート（転送クロック）は、最小繰り返しデータ出現周期カウンタ５７と通信周期基準タイミング生成部５８とに入力される。最小繰り返しデータ出現周期カウンタ５７は、入力される基準転送レート（転送クロック）によって並列化するシリアルデータが周期的に出現する最小周期をカウントし、そのカウント値をビットデータ挿入タイミング生成部５９に出力する。ビットデータ挿入タイミング生成部５９は、最小繰り返しデータ出現周期カウンタ５７からのカウンタ値をデコードし、並列化するシリアルデータを挿入するタイミングを生成する。
【００４７】
生成された挿入タイミングは、ＡＮＤ回路６９，７０，７１の一方の入力端と、ネットワーク＃１，＃２，＃３からのデータ（シリアルデータ）を受信する受信部１−２０，２−２０，３−２０とに入力される。ＡＮＤ回路６９，７０，７１の他方の入力端には、ネットワーク＃１，＃２，＃３に与えるデータ（シリアルデータ）を生成する送信部１−１０，２−１０，３−１０の出力が入力される。ＡＮＤ回路６９，７０，７１の出力は、ＯＲ回路７２を介してＯＲ回路７４の一方の入力端に入力される。
【００４８】
通信周期基準タイミング生成部５８は、入力される基準転送レート（転送クロック）によって規定周期のカウンタを動作させ、基準となる通信周期のタイミングを生成し、基準ビットパターン挿入部７３に出力する。基準ビットパターン挿入部７３は、通信周期基準タイミング生成部５８が発生するタイミングに従って基準通信周期毎にシリアルデータに挿入する基準ビットパターンを発生し、ＯＲ回路７４の他方の入力端に出力する。ＯＲ回路７４の出力は、ドライバ７５を介してネットワーク＃１，＃２，＃３に送られる。また、ネットワーク＃１，＃２，＃３からのデータ（シリアルデータ）は、レシーバ６４を介して受信部１−２０，２−２０，３−２０に並列に入力される。
【００４９】
送信部１−１０，２−１０，３−１０は、同様の構成である。送信タイミング生成部６１は、図示しないＣＰＵ等から与えられる送信タイミングと通信周期のカウンタ値とを比較し、一致した場合に送信タイミング信号を生成し、データ送信部６２に与える。データ送信部６２は、図示しないＣＰＵ等から与えられるパラレルデータをシリアルデータに変換し、それを送信タイミング生成部６１から与えられる送信タイミングに同期してシリアルデータ変調部６３に与える。シリアルデータ変調部６３は、入力されたシリアルデータをＮＲＺ、ＮＲＺＩ、８Ｂ１０Ｂ等の変調方式で変調し、ＡＮＤ回路６９，７０，７１の他方の入力端に出力する。
【００５０】
すなわち、このように送信部１−１０，２−１０，３−１０にて生成されたシリアルデータは、ＡＮＤ回路６９，７０，７１にて、ビットデータ挿入タイミング生成部５９にて生成されたタイミング信号との論理積が取られ、それぞれビット列の中の規定のタイミングにおけるシリアルデータとなる。そして、並列に生成されたシリアルデータがＯＲ回路７２にて合成され、１つのシリアルデータになる。合成されたシリアルデータは、ＯＲ回路７４にて基準ビットパターン挿入部７３が生成する基準通信周期のビットパターンが挿入され、ドライバ７５によってネットワーク＃１，＃２，＃３に送信される。
【００５１】
図５を参照して、送信部１−１０，２−１０，３−１０にて生成されるシリアルデータの合成内容を具体的に説明する。図５では、基準転送レート（１）は、４ビットデータが最小繰り返しデータ出現回数となっている。最小繰り返しデータ出現周期カウンタ５７は、基準ビットパターンが挿入されるタイミングに同期して「１」から「４」までをカウントする。このビットサイクルの１番目と２番目はネットワーク＃１へのシリアルデータとして割り当てられ、３番目はネットワーク＃２へのシリアルデータ、４番目はネットワーク＃３へのシリアルデータとして割り当てられる。
【００５２】
これらのタイミングは、ビットデータ挿入タイミング生成部５９にて最小繰り返しデータ出現周期カウンタ５７の出力値をデコードして生成される。その結果、送信部１−１０の出力を受けるＡＮＤ回路６９はネットワーク＃１用シリアルビット列（３）を出力する。送信部２−１０の出力を受けるＡＮＤ回路７０はネットワーク＃２用シリアルビット列（４）を出力する。送信部３−１０の出力を受けるＡＮＤ回路７１はネットワーク＃３用ビット列（５）を出力する。そして、ＯＲ回路７２には、それらが合成されたシリアルビット列（２）が得られる。
【００５３】
次に、受信部１−２０，２−２０，３−２０は、同様の構成である。ラッチ回路６５は、レシーバ６４からのシリアルデータをビットデータ挿入タイミング生成部５９から出力されるタイミング信号によってラッチし、シリアルデータ復調部６６に出力する。シリアルデータ復調部６６は、ラッチされたシリアルデータをＮＲＺ、ＮＲＺＩ、８Ｂ１０Ｂ等の復調方式によって復調し、データ受信部６７に出力する。データ受信部６７は、シリアルデータ復調部６６からのシリアルデータをパラレルデータに変換し、外部の受信処理系に出力する。
【００５４】
すなわち、受信部１−２０，２−２０，３−２０では、レシーバ６４にて受信されたデータを、ラッチ回路６５にて、ビットデータ挿入タイミング生成部５９から与えられるタイミングでラッチするので、合成されたシリアルデータの中から各ネットワークのデータをそれぞれ区別して受信することができる。
【００５５】
図５の例で言えば、レシーバ６４にて受信したシリアルデータが図５（２）に対応するので、受信部１−２０のラッチ回路６５は図５（３）に示すシリアルデータをラッチする。受信部２−２０のラッチ回路６５は図５（４）に示すシリアルデータをラッチする。受信部３−２０のラッチ回路６５は図５（５）に示すシリアルデータをラッチする。このように、受信部１−２０，２−２０，３−２０では、合成されたシリアルデータがそれぞれのシリアルデータに分離される。
【００５６】
次に、制御装置１２，２１〜２３，３１〜３３の通信ポートについて説明する。図６において、レシーバ８４は、上位装置から送られてくるシリアルデータを受信する。レシーバ８４の出力は、受信クロック生成部８１と基準ビットパターン検出部８２と受信部１−２１とＯＲ回路８６の一方の入力とに与えられている。
【００５７】
受信クロック生成部８１は、受信されたシリアルデータから受信クロックである基準転送レートを検出し、それを最小繰り返しデータ出現周期カウンタ８０に出力する。また、基準ビットパターン検出部８２は、受信されたシリアルデータ内の基準ビットパターンを検出し、そのタイミング信号を最小繰り返しデータ出現周期カウンタ８０に出力する。
【００５８】
最小繰り返しデータ出現周期カウンタ８０は、受信クロック生成部８１にて検出された基準転送レートに基づきシリアルデータが周期的に出現する最小周期をカウントし、そのカウント値をビットデータ挿入タイミング生成部８３に出力する。そのとき、カウンタのタイミングが基準ビットパターン検出部８２からのタイミング信号によって補正される。
【００５９】
ビットデータ挿入タイミング生成部８３は、最小繰り返しデータ出現周期カウンタ８０からのカウント値をデコードし、シリアルデータを挿入するタイミング信号を生成する。生成されたタイミング信号は、ＡＮＤ回路８５の一方の入力と受信部１−２１とＡＮＤ回路９４の一方の入力と受信部１−２２とに与えられている。ＡＮＤ回路８５の他方の入力には送信部１−１１の出力が与えられ、ＡＮＤ回路８５の出力は、ＯＲ回路８６の他方の入力に与えられている。ＯＲ回路８６の出力は、ドライバ８７を介して下位装置に送られる。
【００６０】
また、レシーバ９７は、下位装置から送られてくるシリアルデータを受信する。レシーバ９７の出力は、受信部１−２２とＯＲ回路９５の一方の入力とに与えられている。ＡＮＤ回路９４の他方の入力には送信部１−１２の出力が与えられている。ＡＮＤ回路９４の出力は、ＯＲ回路９５の他方の入力に与えられている。ＯＲ回路９５の出力は、ドライバ９６を介して下位装置に送られる。
【００６１】
下位装置への送信部１−１１と上位装置への送信部１−１２とは、同様の構成である。すなわち、送信タイミング生成部９１は、図示しないＣＰＵ等から与えられる送信タイミングと通信周期のカウンタ値とを比較し、一致した場合に送信タイミング信号を生成し、データ送信部９２に与える。データ送信部９２は、図示しないＣＰＵ等から与えられるパラレルデータをシリアルデータに変換し、それを送信タイミング生成部９１から与えられる送信タイミングに同期してシリアルデータ変調部９３に与える。シリアルデータ変調部９３は、入力されたシリアルデータをＮＲＺ、ＮＲＺＩ、８Ｂ１０Ｂ等の変調方式で変調し、ＡＮＤ回路８５，９４の他方の入力端に出力する。
【００６２】
その結果、下位装置への送信部１−１１の出力は、ＡＮＤ回路８５にて、ビットデータ挿入タイミング生成部８３にて生成されたタイミング信号との論理積が取られ、ビット列の中の規定のタイミングにおけるシリアルデータとなる。そして、上位装置から送られてくるシリアルデータとＯＲ回路８６にて合成され、１つのシリアルデータになる。合成されたシリアルデータは、ドライバ８７よって下位装置に送信される。
【００６３】
また、上位装置への送信部１−１２の出力は、ＡＮＤ回路９４にて、ビットデータ挿入タイミング生成部８３にて生成されたタイミング信号との論理積が取られ、ビット列の中の規定のタイミングにおけるシリアルデータとなる。そして、下位装置から送られてくるシリアルデータとＯＲ回路９５にて合成され、１つのシリアルデータになる。合成されたシリアルデータは、ドライバ９６によって上位装置に送信される。
【００６４】
また、上位装置からのデータを受信する受信部１−２１と、下位装置からのデータを受信する受信部１−２２とは、同様の構成である。すなわち、ラッチ回路８８は、レシーバ８４，９７からのシリアルデータをビットデータ挿入タイミング生成部８３から出力されるタイミング信号によってラッチし、シリアルデータ復調部８９に出力する。シリアルデータ復調部８９は、ラッチされたシリアルデータをＮＲＺ、ＮＲＺＩ、８Ｂ１０Ｂ等の復調方式によって復調し、データ受信部９０に出力する。データ受信部９０は、シリアルデータ復調部８９からのシリアルデータをパラレルデータに変換し、外部の受信処理系に出力する。
【００６５】
すなわち、受信部１−２１，１−２２では、レシーバ８４，９７にて受信されたデータを、ラッチ回路８８にて、ビットデータ挿入タイミング生成部５９から与えられるタイミングでラッチするので、合成されたシリアルデータの中から自装置宛のデータを受信することができる。
【００６６】
次に、分配器４の通信ポートについて説明する。これは、図２に示したネットワーク＃１側の受信部３６および送信部５３，ネットワーク＃２側の送信部３８および受信部４９，ネットワーク＃３側の送信部４６および受信部５１に対応している。
【００６７】
図７において、レシーバ１０４は、ネットワーク＃１からのデータを受信する。レシーバ１０４の出力は、受信クロック生成部１０１と基準ビットパターン検出部１０２とラッチ回路１０５，１１０とに与えられている。ラッチ回路１０５の出力は、ドライバ１０６を介してネットワーク＃２に送られる。また、ラッチ回路１１０の出力は、ドライバ１１１を介してネットワーク＃３に送られる。
【００６８】
受信クロック生成部１０１は、受信されたシリアルデータから受信クロックである基準転送レートを検出し、それを最小繰り返しデータ出現周期カウンタ１００に出力する。また、基準ビットパターン検出部１０２は、受信されたシリアルデータ内の基準ビットパターンを検出し、そのタイミング信号を最小繰り返しデータ出現周期カウンタ１００に出力する。
【００６９】
最小繰り返しデータ出現周期カウンタ１００は、受信クロック生成部１０１にて検出された基準転送レートに基づきシリアルデータが周期的に出現する最小周期をカウントし、そのカウント値をビットデータ挿入タイミング生成部１０３に出力する。そのとき、カウンタのタイミングが基準ビットパターン検出部１０２からのタイミング信号によって補正される。
【００７０】
ビットデータ挿入タイミング生成部１０３は、最小繰り返しデータ出現周期カウンタ１００からのカウント値をデコードし、シリアルデータを挿入する２つ基準タイミング信号を生成する。生成された基準タイミング信号の一方（転送レートＴｂのタイミング信号）は、ラッチ回路１０５とＡＮＤ回路１０８の一方の入力とに与えられ、生成された基準タイミング信号の他方（転送レートＴｃのタイミング信号）は、ラッチ回路１１０とＡＮＤ回路１１３の一方の入力とに与えられている。
【００７１】
ＡＮＤ回路１０８の他方の入力には、ネットワーク＃２からデータを受信するレシーバ１０７の出力が与えられている。ＡＮＤ回路１１３の他方の入力には、ネットワーク＃３からデータを受信するレシーバ１１２の出力が与えられている。ＡＮＤ回路１０８，１１３の出力は、ＯＲ回路１０９にて合成され、ドライバ１１４を介してネットワーク＃１に送られる。
【００７２】
以上の構成において、ネットワーク＃１からのデータは、ラッチ回路１０５にて、ビットデータ挿入タイミング生成部１０３からの基準タイミングによって転送レートＴｂのデータに変換され、ドライバ１０６によってネットワーク＃２に送信される。また、ネットワーク＃１からのデータは、ラッチ回路１１０にて、ビットデータ挿入タイミング生成部１０３からの基準タイミングによって転送レートＴｃのデータに変換され、ドライバ１１１によってネットワーク＃３に送信される。
【００７３】
また、ネットワーク＃２，＃３からのデータは、ＡＮＤ回路１０８，１１３にてビットデータ挿入タイミング生成部１０３からのタイミング信号と同期が取られ、ＯＲ回路１０９にて１本のシリアルデータに合成され、ネットワーク＃１に送信される。
【００７４】
ここで、図７に示すような通信ポートを有した分配器４を用いた場合、ネットワーク＃１の転送レートＴａはＴａ＝Ｔとなり、ネットワーク＃２の転送レートＴｂはＴｂ＝１／２Ｔとなり、ネットワーク＃３の転送レートＴｃはＴｃ＝１／２Ｔとなる。
【００７５】
次に、図８は、図１に示す数値制御システムにて行われるデータの送受信を説明するタイムチャートである。図８では、図５に示されたビットパターンによってネットワーク＃１，＃２，＃３に流れるデータの関係が示されている。
【００７６】
図８において、数値制御装置１１は、基準通信周期Ｐ（１）のタイミングで、ネットワーク＃１，＃２，＃３への送信データ（２）として、基準ビットパターン１１００と合成されたシリアルデータ１１１０とを送信する。数値制御装置１１から送信されたシリアルデータ１１１は、制御装置１２や分配器４でビット列を規定の順番で３つの並列したシリアルデータに分離される。
【００７７】
したがって、ネットワーク＃１では、通信周期Ｐａ（４）のタイミングで、数値制御装置１１から制御装置１２への送信データ（５）として、合成されたシリアルデータ１１１０から分離したデータ１１３０が送信される。
【００７８】
また、ネットワーク＃２では、通信周期Ｐｂ（７）のタイミングで、数値制御装置１１から制御装置２１，２２への送信データ（８）として、合成されたシリアルデータ１１１０から分離したデータ２１１０，２１２０が送信される。制御装置２３には次の基準通信周期Ｐ（１）でのシリアルデータから分離したデータ２１３０が送信される。
【００７９】
同様に、ネットワーク＃３では、通信周期Ｐｃ（１０）のタイミングで、数値制御装置１１から制御装置３１への送信データ（１１）として、合成されたシリアルデータ１１１０から分離したデータ３１１０が送信される。制御装置３２，３３には次の基準通信周期Ｐ（１）でのシリアルデータから分離したデータ３１２０，３１３０が送信される。
【００８０】
一方、ネットワーク＃３では、通信周期Ｐｃ（１０）のタイミングで、数値制御装置１１への送信データ（１２）として、制御装置３１がデータ３１４０を送信する。また、制御装置３２，３３は次の通信周期Ｐｃ（１０）で、データ３１５０，３１６０を送信する。
【００８１】
また、ネットワーク＃２では、通信周期Ｐｂ（７）のタイミングで、数値制御装置１１への送信データ（９）として、制御装置２１，２２がデータ２１４０，２１５０を送信する。また、制御装置２３は次の通信周期Ｐｂ（７）で、データ２１６０を送信する。
【００８２】
同様に、ネットワーク＃１では、通信周期Ｐａ（４）のタイミングで、数値制御装置１１への送信データ（６）として、制御装置１２は、データ１１４０を送信する。これら制御装置１２からの送信データ１１４０、制御装置２１，２２からの送信データ２１４０，２１５０、および制御装置３１からの送信データ３１４０は、基準通信周期Ｐ（１）のタイミングで、分配器４の受信部、制御装置１２の受信部にて合成され、データ１１２０として数値制御装置１１に受信される（３）。
【００８３】
同様に、制御装置２３が次の通信周期Ｐｂ（７）で送るデータ２１６０と、制御装置３２，３３が次の通信周期Ｐｃ（１０）で送るデータ３１５０，３１６０と、制御装置１２が次の通信周期Ｐａ（４）で送るデータ（６）とが、次の基準通信周期Ｐ（１）のタイミングで合成され、数値制御装置１１に受信される（３）。
【００８４】
ここで、この実施の形態１では、最小繰り返しデータ出現周期が４ビットであり、並列化されたシリアルデータが３となっているが、一般的には次のような関係となる。
【００８５】
基準転送レート（物理的最大転送レート）をＴ［ビット／秒］、最小繰り返しデータ出現周期をＮｒ［ビット］、基準通信周期をＰ［秒］とし、並列化されるシリアルデータデータの通信周期が“Ｐ、２×Ｐ、３×Ｐ、・・・、χ×Ｐ”（但し、χは自然数）としたときに、各通信周期のシリアルデータ数が“Ｎ₁、Ｎ₂、Ｎ₃、・・・、Ｎχ”と与えられるとすると、全ての並列化されるシリアルデータ数Ｎｐは、
【００８６】
【数１】

となる。
【００８７】
また、最小繰り返しデータ出現周期Ｎｒ（自然数）は、
【数２】

となる。また、基準通信周期の論理転送レートは、Ｔ×Ｎｒ／２［ビット／秒］となる。
【００８８】
次に、図９、図１０を参照して、図１に示した数値制御システムの適用例を説明する。なお、図９は、工作機械の一般的な構成例を示す図である。図１０は、図１に示す数値制御システムを図９に示す工作機械に適用した場合の構成例を示す図である。
【００８９】
図９において、工作機械は、一般に、ワークを加工する加工機１２０と、搬送路に乗せられた未加工ワークを加工機１２０に搬入し、加工済みワークを加工機１２０から受け取り搬出する搬送機１２１とによって構成されている。そして、加工機１２０側に強電盤１２２と表示器操作盤１２３とが設けられ、搬送機１２１側に強電盤１２４が設けられている。
【００９０】
加工機１２０は、搬送路から送られてきたワークを固定するテーブル１３０と、このテーブル１３０を移動操作して直交座標上での位置決めを行う２つのサーボモータ１３２，１３３と、テーブル１３０の上部に設置され、ワークの加工を行う主軸モータ１３８とを備えている。
【００９１】
サーボモータ１３２，１３３は、それぞれボールネジ１３４，１３５を介してテーブル１３０に結合され、ボールネジ１３４，１３５を駆動することによって、テーブル１３０を直線方向に動かすようになっている。また、サーボモータ１３２，１３３は、それぞれエンコーダ１３６，１３７を備えている。
【００９２】
そして、強電盤１２２には、数値制御装置１４０と２つのサーボモータ１３２，１３３と主軸モータ１３８とをそれぞれ個別に制御する３台の駆動制御装置１４１，１４２，１４３とが配置されている。３台の駆動制御装置１４１，１４２，１４３は、ディジーチェーン接続方式による通信線１６０を介して数値制御装置１４０の１つの通信ポート（第１通信ポート）に接続されている。
【００９３】
すなわち、数値制御装置１４０は、ディジーチェーン接続の１本の通信線１６０を介して駆動制御装置１４１，１４２，１４３に対し位置、速度、トルクなどの指令を与える。駆動制御装置１４１，１４２，１４３は、ディジーチェーン接続の１本の通信線を介して、位置フィードバック、速度フィードバック、トルクフィードバックなどの状態量や、制御機能の状態、アラーム情報などを数値制御装置１４０に送るようになっている。
【００９４】
次に、搬送機１２１は、ベルトなどの搬送路を駆動するサーボモータ１４８と、ワークを検出するために搬送路の所定場所に配置される複数のポジションセンサ１４５，１４６，１４７と、搬送路上のワークを加工機１２０に搬入し、排出するワーク搬出入装置１５０と、ワーク搬出入装置１５０を駆動するサーボモータ１４９とを備えている。
【００９５】
そして、強電盤１２４には、２つのサーボモータ１４８，１４９を個別に制御する２台の駆動制御装置１５３，１５４と、複数のポジションセンサ１４５，１４６，１４７の出力信号を取り込むＤＩ／Ｏ制御装置１５５とが配置されている。
【００９６】
この２台の駆動制御装置１５３，１５４は、数値制御装置１４０に設けられる第２通信ポートにディジーチェーン接続方式の通信線１６１を介して接続され、また、ＤＩ／Ｏ制御装置１５５は、数値制御装置１４０に設けられる第３通信ポートに独立した通信線１６２を介して接続されている。
【００９７】
数値制御装置１４０は、ＤＩ／Ｏ制御装置１５５からの信号をシーケンス制御し、ワークの位置によって上記第３通信ポートにディジーチェーン接続される２台の各駆動制御装置１５３，１５４に出す指令（位置、速度、トルクなど）のタイミングを制御し、指令を与えるようになっている。
【００９８】
また、表示器操作盤１２３は、数値制御装置１４０に設けられる第４通信ポートに接続されている。すなわち、数値制御装置１４０が表示器操作盤１２３の表示器に対し加工プログラムやパラメータ、制御状態等を送ると、表示器は送られてきたデータを表示する。また、操作盤は入力されたデータを数値制御装置１４０に送信するようになっている。
【００９９】
以上のように、一般的な工作機械を構成する数値制御システムは、数値制御装置が４つの通信ポートを備え、加工機が備える複数の駆動制御装置、搬送機が備える複数の駆動制御装置およびＤＩ／Ｏ制御装置、表示器操作盤をそれぞれ独立に制御等するように構成されている。但し、システムによっては、ＤＩ／Ｏ制御装置と表示器操作盤は、複数の駆動制御装置と同様に、数値制御装置にディジーチェーン接続方式で接続される場合もある。この場合には、数値制御装置は２つまたは３つの通信ポートを備えることになる。
【０１００】
工作機械では、加工機が備える複数の駆動制御装置は、一般に、搬送機が備える複数の駆動制御装置よりも高速かつ高精度にサーボモータを駆動、制御する必要がある。また、搬送機を制御する駆動制御装置やＤＩ／Ｏ制御装置、表示器や操作盤は、高速、高精度な制御性能が要求されない。したがって、図９に示した数値制御システムを、図１に示した数値制御システムで置き換えると、例えば図１０に示すようになる。
【０１０１】
図１０において、加工機１２０の強電盤１２２に配置される数値制御装置１４０、駆動制御装置１４１，１４２，１４３で構成されるネットワークは、図１に示したネットワーク＃１に対応している。搬送機１２１の強電盤１２４に配置される駆動制御装置１５３，１５４、ＤＩ／Ｏ制御装置１５５で構成されるネットワークは、図１に示したネットワーク＃２に対応している。表示器操作盤１２３で構成されるネットワークは、図１に示したネットワーク＃３に対応している。これらの３つネットワークが、分配器４によってスター状に接続されている。このように、各強電盤間を接続する通信線の本数が大幅に削減される。
【０１０２】
この構成によれば、ネットワーク＃１での１通信周期内に送受信可能なデータ量は、Ｐａ×Ｔａ×８[バイト]である。一方、ネットワーク＃２，＃３では通信周期がネットワーク＃１の通信周期の半分であるので、１通信周期で送受信可能なデータ量は、Ｐｂ×Ｔｂ×８[バイト]＝Ｐｃ×Ｔｃ×８[バイト]＝２×（Ｐａ×Ｔａ×８）[バイト]である。
【０１０３】
したがって、ネットワーク＃２，＃３での転送レートは、Ｔｂ＝Ｔｃ＝１／２Ｔａで構わない。つまり、高速な通信を行うためのドライバやレシーバ、通信回路は、高速なものほどコストが高いので、高速な転送レートを必要としないネットワーク＃２，＃３で使用するドライバやレシーバ、通信回路のコストを下げることが可能である。
【０１０４】
なお、図１では、分配器を１つの装置としたが、図１１に示すように、ネットワーク＃１の最終端に接続された制御装置に分配器の機能を持たせることも可能である。図１１は、図１に示す数値制御システムの他の構成例（分配器の機能をネットワーク＃１の最終端に位置する制御装置が持つ場合）を示す図である。図１１では、図１に示した分配器４が省略され、その分配器の機能を制御装置１２に代えた制御装置１３が持つようにした場合が示されている。
【０１０５】
このように、実施の形態１によれば、様々な制御装置で構成されるネットワークの複数個を、転送レート、通信周期の制御機能を持つ分配器によってスター状に接続したので、数値制御装置が１つの通信ポートによって、様々な制御装置を制御することができる。このとき、分配器が転送レート、通信周期の制御機能を持つので、各ネットワーク間の転送路の使用効率を上げることができ、また高速周期のデータと低速周期のデータとを並列に送信することが可能となる。さらに、ネットワークをスター状に接続することで、制御装置を必要な場所に配置することが容易になる。なお、低速周期のデータを扱うネットワークの装置では、高速な転送レートを必要としないので、ドライバやレシーバ、通信回路のコストを下げることが可能となる。
【０１０６】
実施の形態２．
図１２は、この発明の実施の形態２である数値制御システムの構成を示すブロック図である。なお、図１２では、図１に示した構成と同一ないしは同等である構成要素には同一の符号が付されている。ここでは、この実施の形態２に関わる部分を中心に説明する。
【０１０７】
図１２に示す数値制御システムは、主ネットワークであるネットワーク（＃１）に分配器１７０を介して従ネットワークであるネットワーク（＃２）２が接続され、ネットワーク（＃２）２に分配器１７１を介して従ネットワークであるネットワーク（＃３）３が接続されている。すなわち、ネットワーク（＃１）１に対し、ネットワーク（＃２）２，（＃３）３は、分配器１７０，１７１を介してディジーチェーン接続されている。
【０１０８】
ここで、各ネットワーク相互間では、転送レートと通信周期の一方または双方が異なる場合があるが、この実施の形態２では、次のようになっている。すなわち、ネットワーク（＃１）１，（＃２）２，（＃３）３の転送レートを、Ｔａ，Ｔｂ，Ｔｃとすると、１／２Ｔａ＝Ｔｂ＝１／２Ｔｃである。また、ネットワーク（＃１）１，（＃２）２，（＃３）３の通信周期を、Ｐａ，Ｐｂ，Ｐｃとすると、Ｐａ＝１／２Ｐｂ＝２Ｐｃである。そして、ネットワーク群内で最大の転送レートを基準転送レートＴとすると、Ｔ＝Ｔｂである。また、ネットワーク群内で最小の通信周期を基準通信周期Ｐとすると、Ｐ＝Ｐｂである。
【０１０９】
図１２に示す分配器１７０，１７１は、ネットワーク相互間のデータの分配、集約操作やネットワーク相互間の転送レートの違いを変換する装置である。例えば、図１３に示すように構成される。図１３は、図１２に示す分配器の構成を示すブロック図である。なお、図１３では、図２に示した構成と同一ないしは同等である構成要素には同一の符号が付されている。ここでは、実施の形態２に関わる部分を中心に説明する。
【０１１０】
図１３が分配器１７０の構成である場合には、レシーバ３５は、ネットワーク＃１からのデータを受信し、ドライバ３９は、ネットワーク＃２にデータを送信する。通信周期Ｐｂ（Ｐｃ）カウンタ１７６は、ネットワーク＃２の通信周期Ｐｂおよびネットワーク＃２への送信タイミング信号を生成する。また、レシーバ４８は、ネットワーク＃２からのデータを受信し、ドライバ５４は、ネットワーク＃１にデータを送信する。通信周期Ｐａ（Ｐｂ）カウンタ１７５は、ネットワーク＃１の通信周期Ｐａおよびネットワーク＃１への送信タイミング信号を生成する。
【０１１１】
図１３が分配器１７１の構成である場合には、レシーバ３５は、ネットワーク＃２からのデータを受信し、ドライバ３９は、ネットワーク＃３にデータを送信する。通信周期Ｐｂ（Ｐｃ）カウンタ１７６は、ネットワーク＃３の通信周期Ｐｃおよびネットワーク＃３への送信タイミング信号を生成する。また、レシーバ４８は、ネットワーク＃３からのデータを受信し、ドライバ５４は、ネットワーク＃２にデータを送信する。通信周期Ｐａ（Ｐｂ）カウンタ１７５は、ネットワーク＃２の通信周期Ｐｂおよびネットワーク＃２への送信タイミング信号を生成する。
【０１１２】
次に、図１４は、図１２に示す分配器がデータの送信タイミングを制御する動作を説明するタイムチャートである。図１４において、数値制御装置１１は、通信周期Ｐａ（１）のタイミングで、ネットワーク＃１の制御装置１２へのデータ１０４１と、ネットワーク＃２の制御装置２１，２２，２３へのデータ１０５１とネットワーク＃３の制御装置３１，３２，３３へのデータ１０６１とを送信する。
【０１１３】
制御装置２１，２２，２３へのデータ１０５１は、通信周期Ｐｂ（４）のタイミングで、分配器１７０を介してネットワーク＃２に送られる（５）。ネットワーク＃２の通信周期Ｐｂは、ネットワーク＃１の通信周期Ｐａの１／２であるので、データ１０５１には、ネットワーク＃２の制御装置２１，２２，２３の２周期分の指令が含まれている。
【０１１４】
データ１０５１では、１周期目と２周期目のデータ配置がそれぞれ決められている。分配器１７０は、データの配置によって１周期目のデータ、２周期目のデータをそれぞれネットワーク＃２の制御装置２１，２２，２３に送信する。
【０１１５】
制御装置３１，３２，３３へのデータ１０６１は、まず、通信周期Ｐｂ（４）のタイミングで、分配器１７０を介してネットワーク＃２に送信される（５）。ネットワーク＃２に送信されたデータ２０８１は、通信周期Ｐｃ（７）のタイミングで、分配器１７１を介してデータ３０４１としてネットワーク＃３に送信される（８）。
【０１１６】
データ１０５１，１０６１は、それぞれそのヘッダー部分にネットワークを指定するアドレス情報を含んでおり、分配器１７０，１７１は、そのアドレス情報を元にデータを各ネットワークに送信する。なお、ネットワーク＃３の通信周期Ｐｃの位相は、分配器１７１の基準タイミング制御部４３によって制御されているので、ネットワーク＃１とネットワーク＃３におけるデータ遅延は最小限に抑えられている。
【０１１７】
また、通信周期Ｐｂ（４）のタイミングで、ネットワーク＃２の制御装置２１，２２，２３から数値制御装置１１に送信されるデータ２０５１，２０６１，２０７１等（６）は、２周期分が分配器１７０によって１つのパケットにまとめられ、通信周期Ｐａ（１）のタイミングで、データ１０８１としてネットワーク＃１に送信される（３）。
【０１１８】
通信周期Ｐｃ（７）のタイミングで、ネットワーク＃３の制御装置３１，３２，３３から数値制御装置１１に送信されるデータ３０５１，３０６１，３０７１等（９）は、分配器１７１によって１つのパケットにまとめられ、通信周期Ｐｂ（４）のタイミングで、データ２０９１としてネットワーク＃２に送信され（６）、さらに通信周期Ｐａ（１）のタイミングで、分配器１７０によってデータ１０７１としてネットワーク＃１に送信される（３）。
【０１１９】
ここで、ネットワーク＃２は、このようにネットワーク＃１，＃３間のデータやり取りを仲介するが、ネットワーク＃２の通信周期Ｐｂは、ネットワーク＃１，＃３の通信周期Ｐａ，Ｐｃの半分であるので、転送レートが全て同じ場合には、ネットワーク＃２の１通信周期で送受信できるデータ量は、半分となってしまう。したがって、この実施の形態２では、ネットワーク＃２の転送レートＴｂをＴｂ＝２×Ｔａ＝２×Ｔｃとすることで、１通信周期内で送受信できるデータ量はネットワーク＃１，＃２，＃３の間で同じとなるようにしている。
【０１２０】
次に、図１２に示す数値制御システムにおいて、分配器を図１３に示した構成とする場合、実施の形態１と同様にデータ転送遅延が発生する。次に、データ転送遅延の発生しないシステムを説明する。数値制御装置１１の通信ポートは、実施の形態１（図４）に示すように構成でき、制御装置１２，２１〜２３，３１〜３３の通信ポートは、実施の形態１（図６）に示すように構成でき、分配器１７０，１７１の通信ポートは、ほぼ実施の形態１（図７）に示すように構成できる。したがって、通信線上のシリアルデータは、図１５に示すようになり、データの送信は、図１６に示すように行われる。
【０１２１】
図１５は、図１２に示す数値制御装置１１の通信ポートにて行われるシリアルデータの合成を説明するタイムチャートである。図１５において、基準転送レート（１）は、４ビットデータが最小繰り返しデータ出現回数となっている。ネットワーク＃１用のシリアルデータ（３）とネットワーク＃２用のシリアルデータ（４）とネットワーク＃３用のシリアルデータ（５）とが合成されて通信線に送出され（２）、ネットワーク＃１，＃２，＃３に並列に与えられる。
【０１２２】
次に、各装置の通信ポートは、実施の形態１にて説明した内容で動作するのでデータの送受信は、図１６に示す手順で行われる。図１６は、図１２に示す数値制御システムにて行われるデータの送受信を説明するタイムチャートである。
【０１２３】
図１６において、数値制御装置１１は、基準通信周期Ｐ（１）のタイミングで、ネットワーク＃１，＃２，＃３への送信データ（２）として、基準ビットパターン１１０１と合成されたシリアルデータ１１１１とを送信する。数値制御装置１１から送信されたシリアルデータ１１１１は、制御装置１２や分配器１７０，１７１でビット列を規定の順番で３つの並列したシリアルデータに分離される。
【０１２４】
したがって、ネットワーク＃１では、通信周期Ｐａ（４）のタイミングで、数値制御装置１１から制御装置１２への送信データ（５）として、合成されたシリアルデータ１１１１から分離したデータ１０４１が送信される。
【０１２５】
また、ネットワーク＃２では、通信周期Ｐｂ（７）のタイミングで、数値制御装置１１から制御装置２１，２２、２３への送信データ（８）として、合成されたシリアルデータ１１１１から分離したデータ１０５１が送信される。
【０１２６】
同様に、ネットワーク＃３では、通信周期Ｐｃ（１０）のタイミングで、数値制御装置１１から制御装置３１，３２，３３への送信データ（１１）として、合成されたシリアルデータ１１１１から分離したデータ１０６１が送信される。
【０１２７】
一方、ネットワーク＃３では、通信周期Ｐｃ（１０）のタイミングで、数値制御装置１１への送信データ（１２）として、制御装置３１，３２，３３がデータ３０５１，３０６１，３０７１を送信する。
【０１２８】
また、ネットワーク＃２では、通信周期Ｐｂ（７）のタイミングで、数値制御装置１１への送信データ（９）として、制御装置２１，２２，２３がデータ２０５１，２０６１，２０７１を送信する。
【０１２９】
同様に、ネットワーク＃１では、通信周期Ｐａ（４）のタイミングで、数値制御装置１１への送信データ（５）として、制御装置１２は、データ１０７１を送信する。これら制御装置１２からの送信データ１０７１、制御装置２１，２２，２３からの送信データ２０５１，２０６１，２０７１、および制御装置３１，３２からの送信データ３０５１，３０６１は、基準通信周期Ｐ（１）のタイミングで、分配器１７０，１７１の受信部、制御装置１２の受信部にて合成され、データ１１２１として数値制御装置１１に受信される（３）。
【０１３０】
同様に、制御装置３３が同じ通信周期Ｐｂ（７）で送るデータ３０７１（１２）と、制御装置２１，２２，２３が同じ通信周期Ｐｃ（１０）で送るデータ（９）とは、同じ基準通信周期Ｐ（１）のタイミングで合成され、数値制御装置１１に受信される（３）。
【０１３１】
次に、図１７を参照して、図１２に示した数値制御システムの適用例を説明する。なお、図１７は、図１２に示す数値制御システムを図９に示す工作機械に適用した場合の構成例を示す図である。
【０１３２】
実施の形態１にて説明したように、加工機を駆動する駆動制御装置は、一般的に高速、高精度な制御性能が要求される。また、加工機を駆動する駆動制御装置の制御ループが、位置、速度、電流の各制御ループで構成され、数値制御装置からの指令が位置の指令として与えられる場合には、数値制御装置から駆動制御装置への位置指令はオープンループとなるので、駆動制御装置からのフィードバックデータを数値制御装置側の制御器に取り込む必要がない。
【０１３３】
そのため、この実施の形態２では、加工機を駆動する駆動制御装置を想定して、制御装置２１，２２，２３で構成されるネットワーク＃２の通信周期は、ネットワーク＃１，＃３の通信周期よりも短くなっている。このような構成をとっても加工機を駆動する駆動制御装置である制御装置２１，２２，２３の高速、高精度が保障される。
【０１３４】
したがって、図１２に示す数値制御システムを図９に示す工作機械に適用した場合の構成は、例えば図１７に示すようになる。図１７において、数値制御装置１４０は、図９では、強電盤１２２内に加工機１２０を駆動する駆動制御装置１４１，１４２，１４３と共に配置されていたが、図１７では、加工機１２０の前面に設けた強電盤１６８内に、表示器操作盤１２３と共に配置されている。数値制御装置１４０と表示器操作盤１２３とで構成されるネットワークが図１２に示したネットワーク＃１に対応している。
【０１３５】
また、加工機１２０を駆動する駆動制御装置１４１，１４２，１４３で構成されるネットワークが図１２に示したネットワーク＃２に対応し、ネットワーク＃１とは分配器１７０を介してディジーチェーン接続されている。また、搬送路を駆動する駆動制御装置１５３，１５４及び、ワークの位置情報を検出するＤＩ／Ｏ制御装置１５５で構成されるネットワークが図１２に示したネットワーク＃３に対応し、ネットワーク＃２とは分配器１７１を介してディジーチェーン接続されている。このように、各強電盤間を接続する通信線の本数が大幅に削減される。
【０１３６】
次に、図１８は、図１７に示す数値制御システムでの位置指令による制御を説明する制御系統図である。図１８において、数値制御装置１８０と駆動制御装置１８１とはネットワーク１８３を介して接続され、数値制御装置１８０が備える位置指令生成部１８２が発行する位置指令は、ネットワーク１８３を介して駆動制御装置１８１に送られる。駆動制御装置１８１では、演算器１８４が、送られてきた位置指令とエンコーダ１８９からの位置フィードバック情報との誤差を算出し、位置制御器１８５に送る。
【０１３７】
位置制御器１８５は、位置指令と位置フィードバックとの誤差に適切なゲインを乗算し、速度指令を生成する。速度指令は、演算器１８６にて、エンコーダ１９０からの位置フィードバックを微分器１９１によって微分して得られる速度フィードバックとの誤差が算出され、速度制御器１８７に送られる。速度制御器１８７では、速度指令と速度フィードバックとの誤差に適切なゲインを乗算し、電流指令を生成し、電流制御器１８８に送られる。電流制御器１８８は、電流指令に適切なゲインを乗算し、サーボモータ１８９を駆動する。このように、駆動制御装置１８１では、数値制御装置１８０から位置で指令を与えられるだけで、サーボモータ１８９を駆動制御することができる。
【０１３８】
なお、図１２では、分配器１７０，１７１を１つの装置としたが、図１９に示すように、ネットワーク＃１の最終端に接続された制御装置に分配器１７０の機能を持たせ、ネットワーク＃２の最終端に接続された制御装置に分配器１７１の機能を持たせることも可能である。図１９は、図１２に示す数値制御システムの他の構成例（分配器の機能をネットワーク＃１，＃２の最終端に位置する制御装置が持つ場合）を示す図である。図１９では、図１２に示した分配器１７０，１７１が省略され、分配器１７０の機能を制御装置１２に代えた制御装置１４が持つようにし、分配器１７１の機能を制御装置２３に代えた制御装置２４が持つようにした場合が示されている。
【０１３９】
また、各制御装置の通信ポートは、図６に示す構成として説明したが、図４に示す送信部１−１０，２−１０，３−１０、受信部１−２０，２−２０，３−２０のように送受信部を複数個持つようにしてもよい。このようにすれば、各制御装置は、自ネットワーク以外のネットワークとのデータ送受信が可能となる。
【０１４０】
このように、実施の形態２によれば、様々な制御装置で構成されるネットワークの複数個を、転送レート、通信周期の制御機能を持つ分配器によってディジーチェーン接続したので、数値制御装置が１つの通信ポートによって、様々な制御装置を制御することができる。このとき、分配器が転送レート、通信周期の制御機能を持つので、各ネットワーク間の転送路の使用効率を上げることができ、また高速周期のデータと低速周期のデータとを並列に送信することが可能となる。なお、低速周期のデータを扱うネットワークの装置では、高速な転送レートを必要としないので、ドライバやレシーバ、通信回路のコストを下げることが可能となる。
【０１４１】
実施の形態３．
図２０は、この発明の実施の形態３である数値制御システムの構成を示すブロック図である。この実施の形態３では、実施の形態１（図１，図１１）または実施の形態２（図１２，図１９）において、１つの転送路上に配置される複数の装置における最上位装置以下の各下位装置が、前記最上位装置に対し時分割で送信する送信タイミングを装置間の転送遅延値によって補正する場合の構成例が示されている。但し、図２０では、説明の便宜から、最上位装置は、数値制御装置であるとしている。
【０１４２】
すなわち、図２０に示す数値制御システムは、数値制御装置１９３に対して複数の制御装置１９４，１９５，１９６がディジーチェーン接続された１つのネットワークによって構成されている。図９に示した工作機械で言えば、制御装置１９４，１９５，１９６は、サーボモータの駆動制御装置１４１〜１４４，１５３，１５４やポジションセンサーの制御装置であるＤＩ／Ｏ制御装置１５５に相当する。
【０１４３】
制御装置１９４，１９５，１９６は、数値制御装置１９３と同じ通信周期Ｐで動作するが、転送路および制御装置１９４，１９５，１９６には、遅延要素が存在するので、数値制御装置１９３から送信されるデータは、それからの遅延要素の影響を受けるので、制御装置１９４，１９５，１９６では、通信周期にずれが生ずる。この実施の形態３では、次のようにして、その通信周期のずれを補正している。
【０１４４】
制御装置１９４，１９５，１９６の通信ポートは、実施の形態１で示した分配器４（図２）や実施の形態２で示した分配器１７０，１７１（図１３）と同等の機能を持つことから、例えば、図２１に示すように構成することができる。図２１は、図２０に示す制御装置の通信ポートの構成を示すブロック図である。なお、図２１では、図２や図１３に示した構成と同一ないしは同等である構成要素には同一の符号が付されている。
【０１４５】
図２１において、レシーバ３５には上位装置からのシリアルデータが入力される。受信部３６は、レシーバ３５から入力されるシリアルデータをパラレルデータに変換し、バッファ３７と同期パターン抽出部４０とに出力する。バッファ３７は、入力されるパラレルデータを正しいパルス幅に修正してバッファリングし、下位装置に転送するデータをスイッチ１９８の一方の切替入力端に出力する。
【０１４６】
スイッチ１９８は、他方の切替入力端が送信部３８の出力端に接続され、切替出力端がドライバ３９の入力端に接続されている。すなわち、レシーバ３５が受信した上位装置の送信データを下位装置に渡すときは、スイッチ１９８は、バッファ３７の出力端とドライバ３９の入力端とを接続し、自装置の送信データを下位装置に渡すときは、スイッチ１９８は、送信部３８の出力端とドライバ３９の入力端とを接続するように制御される。
【０１４７】
また、レシーバ４８には下位装置からのシリアルデータが入力される。受信部４９は、レシーバ４８から入力されるシリアルデータをパラレルデータに変換し、バッファ５２に出力する。バッファ５２は、入力されるパラレルデータを正しいパルス幅に修正してバッファリングし、上位装置に転送するデータをスイッチ２０２の一方の切替入力端に出力する。
【０１４８】
スイッチ２０２は、他方の切替入力端が送信部５３の出力端に接続され、切替出力端がドライバ５４の入力端に接続されている。すなわち、レシーバ４８が受信した下位装置の送信データを上位装置に渡すときは、スイッチ２０２は、バッファ５２の出力端とドライバ５４の入力端とを接続し、自装置の送信データを上位装置に渡すときは、スイッチ２０２は、送信部５３の出力端とドライバ５４の入力端とを接続するように制御される。
【０１４９】
同期パターン抽出部４０は、受信部３６にてパラレルに変換されたデータの中に含まれる同期信号を抽出し、同期信号を生成する。生成した同期信号は、通信周期Ｐカウンタ１９９，２００に送られる。通信周期Ｐカウンタ１９９，２００は、入力される同期信号に基づきネットワークの基準となる通信周期Ｐおよび送信タイミング信号を生成する。これによって、数値制御装置１１との同期が取られるようになる。
【０１５０】
通信周期Ｐカウンタ１９９にて生成された通信周期Ｐおよび送信タイミング信号は、送信部３８に送られる。送信部３８は、通信周期Ｐカウンタ１９９から与えられる送信タイミング信号によって通信周期Ｐを時分割した所定のタイミングにて下位装置向けの送信データをスイッチ１９８の他方の切替入力端に送出する。
【０１５１】
一方、メモリ２０１には、各制御装置間での遅延による通信周期のずれに対する送信タイミング補正量が格納されている。これは、システムの立ち上げ時などでの測定値に基づき設定されている。通信周期Ｐカウンタ２００は、入力される同期信号に基づきネットワークの基準となる通信周期Ｐおよび送信タイミング信号を生成する際に、メモリ２０１から送信タイミング補正量を取り出し、生成する送信タイミング信号を所定のタイミングから進遅させる操作を行うようになっている。送信部５３は、通信周期Ｐカウンタ２００から与えられる送信タイミング信号によって通信周期Ｐを時分割した所定のタイミングにて上位装置向けの送信データをスイッチ２０２の他方の切替入力端に送出する。
【０１５２】
すなわち、数値制御装置１９３と制御装置１９４，１９５，１９６は、上記のように各々が持つ通信周期カウンタによって生成したタイミングに基づき通信周期Ｐを時分割してデータを送信する。したがって、数値制御装置１９３と制御装置１９４，１９５，１９６は、データの衝突が発生しない送信タイミングを一意に決定できる必要がある。そのため、制御装置１９４，１９５，１９６は、数値制御装置１９３から送信されるデータに含まれる同期パターンによって通信周期Ｐの同期を取るようにしている。
【０１５３】
しかし、転送路には通信媒体の遅延があり、制御装置１９４，１９５，１９６にはディジーチェーンバッファリングによる遅延や、通信ポートでの同期パターン抽出時での遅延などがある。そのため、数値制御装置１９３から送信されるデータは、上記の各種遅延の影響を受けるので、制御装置１９４，１９５，１９６では、通信周期にずれが生ずる。
【０１５４】
この制御装置１９４，１９５，１９６間の通信周期の遅延量は、システムが一度構成されると測定が可能である。したがって、数値制御装置１９３への送信タイミングの補正量も予めメモリ２０１に格納して用意することができる。以下図２２を参照して、送信タイミングの補正操作を具体的に説明する。図２２は、図２０に示す数値制御システムにて行われる通信周期の遅延量によって送信タイミングを補正する動作を説明するタイムチャートである。
【０１５５】
図２２において、通信周期５０１，６０１，７０１は、それぞれ制御装置１９４，１９５，１９６内でカウントされる通信周期である。通信周期６０１は、通信周期５０１に対し時間ｄ１だけ遅れている。通信周期７０１は、通信周期５０１に対し時間ｄ２だけ遅れている。また、通信周期７０１は、通信周期６０１に対しては時間ｄ２３だけ遅れている。
【０１５６】
ここで、数値制御装置１９３は、通信周期Ｐの基準点から制御装置１９４，１９５，１９６にデータを送信する。制御装置１９４は、通信周期Ｐの基準点から時間１／２Ｐ経過した後に数値制御装置１９３にデータを送信する。制御装置１９５は、通信周期Ｐの基準点から時間１／４Ｐ経過した後に数値制御装置１９３にデータを送信する。制御装置１９６は、通信周期Ｐの基準点から数値制御装置１９３にデータを送信するものとする。
【０１５７】
各制御装置の送信タイミングは、各制御装置内でカウントされた通信周期Ｐを基準にしたものであるが、前述のように同期パターンを含むデータの遅延により通信周期が各々ずれている。そこで、各制御装置における基準となる通信周期Ｐに対する遅延値を測定し、それに対する補正量（送信タイミング補正量）を内部メモリに設定する。
【０１５８】
設定する補正量は、遅延値の２倍の値を設定すればよい。すなわち、制御装置１９５では補正量ｄ１×２を設定し、制御装置１９６では補正量ｄ２×２を設定する。その結果、制御装置１９５からは送信タイミングを補正しデータ６０３が送信され、制御装置１９６からは送信タイミングを補正したデータ７０３が送信される。
【０１５９】
このように、実施の形態３によれば、数値制御装置に対し複数の制御装置がディジーチェーン接続される場合に、各制御装置が送信タイミングを転送遅延値に基づき補正するようにしたので、データを衝突させることなく確実に送信することができる。また、衝突を防ぐために送信タイミング間に余分な空き時間を作る必要がないので、データを効率よく送信することが可能となる。
【０１６０】
実施の形態４．
この発明の実施の形態４では、実施の形態１（図１，図１１）または実施の形態２（図１２，図１９）において、１つの転送路上に配置される複数の装置における最上位装置以下の各装置が最上位装置にデータ送信を行う場合のデータ衝突を回避する方法として接続順に送信する場合の構成例が示されている。したがって、説明の便宜から、システム構成として実施の形態３（図２０）を援用する。また、複数の制御装置は、図２１と同様構成の通信ポートを備えている。
【０１６１】
装置の接続順序は、システム構築時には既知であるが、システム構築の際に何らかの人的誤りによって数値制御装置に設定した接続順番と各制御装置に設定した接続順番とを誤る場合がある。かかる場合には、接続順序に従った通信ができなくなる。そこで、この実施の形態４では、人的過ちを防止する観点から、初期手順として、図２３に示す処理を実施して接続順序を調べることにしている。図２３は、この発明の実施の形態４である数値制御システムにて行われる送信順序を決定する動作を説明するフローチャートである。
【０１６２】
図２３に示す処理を実施する初期通信時には、制御装置１９４，１９５，１９６の通信ポートでは、図２１において、スイッチ１９８は、送信部３８とドライバ３９とを接続するように設定されており、数値制御装置１９３からのデータが下位装置に流れないようになっている。
【０１６３】
この状態で数値制御装置１９３は、通信線先頭の１局目への問い合せを行うため、局番号ｎに「１」を設定し（ステップＳＴ１１）、１局目の装置の種別を問い合わせる要求データを送信し（ステップＳＴ１２）、装置種別の回答受信を待機する（ステップＳＴ１３）。
【０１６４】
数値制御装置１９３は、制御装置１９４から装置種別の回答を受信すると（ステップＳＴ１３：Ｙｅｓ）、１局目に接続されている装置が制御装置１９４であることを認識し、ステップＳＴ１４に進む。このとき、制御装置１９４は、１局目に対する問い合せを受けるので、自装置が１局目の装置であることを同時に認識することができる。
【０１６５】
なお、数値制御装置１９３は、装置種別の問い合わせ送信後、一定時間応答が得られない場合には（ステップＳＴ１３：Ｎｏ）、ステップＳＴ１２に戻り、再度、１局目の装置の種別を問い合わせる要求データを送信する。この再度の要求を所定回数行っても回答がないときは、ステップＳＴ１６に進むようになっている。
【０１６６】
次に、ステップＳＴ１４では、数値制御装置１９３は、認識できた１局目の装置（制御装置１９４）に対し、スイッチ１９８の接続をバッファ３７とドライバ３９との接続に切り替え、スイッチ２０１の接続をバッファ５２とドライバ５４との接続に切り替える要求データを送信する。１局目の装置（制御装置１９４）は、指示に従いスイッチ１９８，２０１の接続切り替えを行い、スイッチ切替が完了したことを数値制御装置１９３に通知する（ステップＳＴ１５：Ｙｅｓ）。
【０１６７】
なお、この場合も、数値制御装置１９３は、スイッチ切換要求の送信後、一定時間応答が得られない場合には（ステップＳＴ１５：Ｎｏ）、ステップＳＴ１４に戻り、再度、１局目の装置（制御装置１９４）に対し、スイッチ切換要求を送信するが、スイッチ切替完了通知は必ず送られてくる。
【０１６８】
数値制御装置１９３は、１局目の装置（制御装置１９４）からスイッチ切替完了通知を受信すると（ステップＳＴ１５：Ｙｅｓ）、局番号を１つ歩進し、すなわち、ｎ＝ｎ＋１とし（ステップＳＴ１６）、歩進した局番号「ｎ＝ｎ＋１」と接続装置数（図２０の例では、接続装置数＝３）との大小関係を比較する（ステップＳＴ１７）。その結果、歩進した局番号「ｎ＝ｎ＋１」が接続装置数以内であるときは（ステップＳＴ１７：Ｎｏ）、ステップＳＴ１２に戻り、２局目以降の接続装置の確認を繰り返す（ステップＳＴ１２〜ＳＴ１７）。
【０１６９】
これによって、数値制御装置１９３は、制御装置１９４，１９５，１９６の接続順序を認識し、また制御装置１９４，１９５，１９６では、自装置の接続順序を認識する、すなわち、自装置の接続順序による送信順位を認識することができる。
【０１７０】
次に、図２４を参照して、制御装置１９４，１９５，１９６の送信動作を説明する。なお、図２４は、決定された送信順序によって送信タイミングを補正する動作を説明するタイムチャートである。上記したように、制御装置１９４，１９５，１９６は、図２１と同様構成の通信ポートを備え、メモリ２０１には、送信タイミング補正量が格納されている。
【０１７１】
図２４において、通信周期５１１，６１１，７１１は、それぞれ制御装置１９４，１９５，１９６内でカウントされる通信周期である。通信周期６１１は、通信周期５１１に対し時間ｄ１だけ遅れている。通信周期７１１は、通信周期５１１に対し時間ｄ２だけ遅れている。この点は、図２２に示した場合と同様である。
【０１７２】
この実施の形態４では、制御装置１９４，１９５，１９６は、数値制御装置１９３を先頭としたとき、通信線の接続順序に従い順次数値制御装置１９３にデータを送信していく。制御装置１９４は、通信周期Ｐの基準から数値制御装置１９３にデータを送信する。制御装置１９５は、通信周期Ｐの基準点から時間１／４Ｐ経過した後に数値制御装置１９３にデータを送信する。制御装置１９６は、通信周期Ｐの基準点から時間１／２Ｐ経過した後に数値制御装置１９３にデータを送信する。
【０１７３】
このように制御装置１９４，１９５，１９６がそれぞれ通信線の接続順にデータを送信すると、制御装置１９４，１９５，１９６のそれぞれが送信タイミングを補正しなくても各送信データが干渉することはない。しかし、このままでは、データとデータの間隔が無駄にあいてしまう。また、接続の先頭に位置する制御装置１９４が最終端に位置する制御装置１９６から送信されたデータを受け取る時間が非常に遅くなり、通信周期の最後に空き時間がないと次のデータが次の通信周期に跨ってしまい、上記の実施の形態３と同様になってしまう。
【０１７４】
すなわち、上記の実施の形態３では、最終端に接続された制御装置１９６は、通信周期の遅れを補正するために現在の通信周期よりも前の通信周期に送信タイミングを補正するようにしている。通信周期を跨ぐデータの送受信は通信ポートの回路構成を複雑にするという難点がある。
【０１７５】
そこで、この実施の形態４では、制御装置１９５のメモリ２０１には、送信タイミング補正量として時間ｄ１×２を設定し、制御装置１９６のメモリ２０１には、送信タイミング補正量として時間ｄ２×２を設定し、それぞれ所定の送信タイミングよりも早いタイミングでデータ６１３，７１３を送信できるようにしている。
【０１７６】
その結果、データとデータの間を最適値にすることができる。また、最終端に位置する制御装置１９６では、送信タイミングが現在の通信周期内となるので、送信データが通信周期を跨らないようにすることが可能となり、回路構成の複雑化を回避することが可能となる。
【０１７７】
実施の形態５．
この発明の実施の形態５では、実施の形態１（図１，図１１）または実施の形態２（図１２，図１９）において、１つの転送路上に配置される複数の装置が転送路でのデータの衝突回避や転送効率を上げるために必要となる転送路の伝達遅延を測定する構成例が示されている。したがって、説明の便宜から、システム構成として実施の形態３（図２０）を援用する。
【０１７８】
また、複数の制御装置の通信ポートは、例えば図２５に示すように構成される。図２５は、この発明の実施の形態５である数値制御システムにおける制御装置の通信ポートの構成を示すブロック図である。なお、図２５では、図２１に示した構成と同一ないしは同等である構成部分には、同一に符号が付されている。ここでは、この実施の形態５に関わる部分を中心に説明する。
【０１７９】
図２５に示すように、図２１に示した２路のスイッチ２０１に代えて、３路のスイッチ２０５が設けられている。スイッチ２０５は、自装置のデータを上位装置に送信する場合に送信部５３とドライバ５４とを接続し、下位装置からのデータを上位装置に送信する場合にバッファ５２とドライバ５４とを接続するのに加え、上位装置からのデータを上位装置にループバック送信する場合に、レシーバ３５の出力とドライバ５４の入力とを接続することを行う。
【０１８０】
また、数値制御装置と複数の制御装置とは、通信ポートの一部として、例えば図２６に示すような遅延測定回路を備えている。図２６は、各装置の通信ポートに設けられる遅延測定回路の構成を示すブロック図である。
【０１８１】
図２６に示す遅延測定回路２１０は、送信回路２１２が、図示しないＣＰＵ等からの送信起動によって発生する送信起動信号２１１を受けて測定データを発生する。この測定データは、ドライバ２１３から下位装置に向けて送信される。このとき、カウンタ２１７が送信起動信号２１１を受けてカウント動作を開始する。また、下位装置から送られてきた測定データは、レシーバ２１４から受信回路２１５に入力する。受信回路２１５は、測定データの受信を確認すると、停止信号２１６を出力する。カウンタ２１７は、停止信号２１６によってカウント動作を停止する。図示しないＣＰＵ等は停止信号２１６を受けて測定完了を確認し、カウンタ２１７のカウント値を取り込み、遅延時間を求める。
【０１８２】
次に、図２７〜図２９を参照して、測定例を説明する。なお、図２７は、２つの装置間で遅延測定を行う場合の構成例である。図２８は、複数の装置を跨いで遅延測定を行う場合の構成例である。図２９は、各装置が下位の装置に対して遅延測定を行う場合の構成例である。
【０１８３】
図２７において、数値制御装置１９３は、図２６に示した遅延測定回路２１０を備え、制御装置１９４は、図２５に示した通信ポートを備えている。すなわち、制御装置１９４は、スイッチ２０５は、レシーバ３５（２２２）の出力とドライバ５４（２２３）の入力とを接続するよう切り替えられている。これによって、制御装置１９４は、上位装置（数値制御装置）から送られてきたデータをそのまま折り返して上位装置（数値制御装置）に送信する。
【０１８４】
数値制御装置１９３が送信起動信号２１１によって測定データを送信すると、測定データは、ドライバ２２１から制御装置１９４に送られ、レシーバ２２２、ドライバ２２３を経由して数値制御装置１９３のレシーバ２２４に到達し、遅延測定回路２１０の受信回路２１５に入力する。遅延測定回路２１０の受信回路２１５が測定データの受信を確認すると、カウンタ２１７がカウント動作を停止する。このときのカウント値を読み込むことによって、数値制御装置１９３と制御装置１９４との間のデータ伝達遅延を測定することができる。
【０１８５】
図２８において、数値制御装置１９３は、図２６に示した遅延測定回路２１０を備え、制御装置１９４，１９５は、図２５に示した通信ポートを備えている。すなわち、制御装置１９４では、スイッチ１９８がレシーバ３５（２３２）とドライバ３９（２３３）とを接続し、スイッチ２０５がレシーバ４８（２３６）とドライバ３９（２３７）とを接続するように切り替えられている。これにより、制御装置１９４は、上位装置からの測定データは下位装置に通過させ、下位装置からの測定データは上位装置に通過させる。また、制御装置１９４は、スイッチ２０５は、レシーバ３５（２３４）の出力とドライバ５４（２３５）の入力とを接続するよう切り替えられている。
【０１８６】
数値制御装置１９３が送信起動信号２１１によって測定データを送信すると、測定データは、ドライバ２３１から制御装置１９４に送られ、レシーバ２３２、ドライバ２３３を経由して制御装置１９５に送られる。制御装置１９５では、測定データがレシーバ２３４、ドライバ２３５を経由して制御装置１９４に送られる。制御装置１９４では、測定データがレシーバ２３６、ドライバ２３７を経由して数値制御装置１９３のレシーバ２３８に到達し、遅延測定回路２１０の受信回路２１５に入力する。遅延測定回路２１０の受信回路２１５が測定データの受信を確認すると、カウンタ２１７がカウント動作を停止する。このときのカウント値を読み込むことによって、数値制御装置１９３と制御装置１９４，１９５との間を往復するデータ伝達遅延を測定することができる。
【０１８７】
複数の制御装置がディジーチェーン接続方式で接続されている場合、図２７，図２８の動作を繰り返すことによって、最上位制御装置（数値制御装置）から下位に存在する各制御装置の往復の伝達時間を下位装置毎に測定することができる。
【０１８８】
図２９において、数値制御装置１９３と制御装置１９４は、図２６に示した遅延測定回路２１０を備え、制御装置１９５は、図２５に示した通信ポートを備えている。制御装置１９４，１９５は、スイッチ２０５は、レシーバ３５（２４２，２５２）の出力とドライバ５４（２４３，２５３）の入力とを接続するよう切り替えられている。これによって、制御装置１９４，１９５は、上位装置から送られてきたデータをそのまま折り返して上位装置に送信する。
【０１８９】
数値制御装置１９３が送信起動信号２１１によって測定データを送信すると、測定データは、ドライバ２４１から制御装置１９４に送られ、レシーバ２４２、ドライバ２４３を経由して数値制御装置１９３のレシーバ２４４に到達し、遅延測定回路２１０の受信回路２１５に入力する。遅延測定回路２１０の受信回路２１５が測定データの受信を確認すると、カウンタ２１７がカウント動作を停止する。このときのカウント値を読み込むことによって、数値制御装置１９３と制御装置１９４との間のデータ伝達遅延を測定することができる。
【０１９０】
また、制御装置１９４が送信起動信号２１１によって測定データを送信すると、測定データは、ドライバ２５１から制御装置１９５に送られ、レシーバ２５２、ドライバ２５３を経由して制御装置１９４のレシーバ２５４に到達し、遅延測定回路２１０の受信回路２１５に入力する。遅延測定回路２１０の受信回路２１５が測定データの受信を確認すると、カウンタ２１７がカウント動作を停止する。このときのカウント値を読み込むことによって、制御装置１９４と制御装置１９５との間のデータ伝達遅延を測定することができる。この方法によれば、遅延時間の測定にかかる時間を短縮することが可能となる。
【０１９１】
このように、実施の形態５によれば、装置間のケーブル長に起因する伝達遅延や、ディジーチェーン接続線や分配器をデータが経由するときに発生する伝達遅延は、ケーブル長やシステムの構成によって変わるが、それを測定することができるので、システム毎に最適な伝達遅延補正量を設定することが可能となる。また、各装置が隣接する下位装置との間での転送遅延を測定できるので、遅延時間の測定にかかる時間を短縮することが可能となる。
【０１９２】
【発明の効果】
以上説明したように、この発明によれば、様々な制御装置で構成されるネットワークの複数個を、転送レート、通信周期の制御機能を持つ分配手段によってスター状に接続し、または、ディジーチェーン接続するので、数値制御装置が１つの通信ポートによって、様々な制御装置を制御することができる。このとき、分配手段が転送レート、通信周期の制御機能を持つので、各ネットワーク間の転送路の使用効率を上げることができ、また高速周期のデータと低速周期のデータとを並列に送信することが可能となる。さらに、転送遅延を測定する機能を付加することができるので、データの送信間隔を最小にする制御が行えるようになる。そして、各制御装置が送信タイミングを転送遅延値に基づき補正するようにしたので、データを衝突させることなく確実に送信することができる。また、衝突を防ぐために送信タイミング間に余分な空き時間を作る必要がないので、データを効率よく送信することが可能となる。
【図面の簡単な説明】
【図１】 この発明の実施の形態１である数値制御システムの構成を示すブロック図である。
【図２】 図１に示す分配器の構成を示すブロック図である。
【図３】 図１に示す分配器がデータの送信タイミングを制御する動作を説明するタイムチャートである。
【図４】 図１に示す数値制御装置の通信ポートの構成を示すブロック図である。
【図５】 図４に示す数値制御装置の通信ポートにて行われるシリアルデータの合成を説明するタイムチャートである。
【図６】 図１に示す制御装置の通信ポートの構成を示すブロック図である。
【図７】 図１に示す分配器の通信ポートの構成を示すブロック図である。
【図８】 図１に示す数値制御システムにて行われるデータの送受信を説明するタイムチャートである。
【図９】 工作機械の一般的な構成例を示す図である。
【図１０】 図１に示す数値制御システムを図９に示す工作機械に適用した場合の構成例を示す図である。
【図１１】 図１に示す数値制御システムの他の構成例（分配器の機能をネットワーク＃１の最終端に位置する制御装置が持つ場合）を示す図である。
【図１２】 この発明の実施の形態２である数値制御システムの構成を示すブロック図である。
【図１３】 図１２に示す分配器の構成を示すブロック図である。
【図１４】 図１２に示す分配器がデータの送信タイミングを制御する動作を説明するタイムチャートである。
【図１５】 図１２に示す数値制御装置にて行われるシリアルデータの合成を説明するタイムチャートである。
【図１６】 図１２に示す数値制御システムにて行われるデータの送受信を説明するタイムチャートである。
【図１７】 図１２に示す数値制御システムを図９に示す工作機械に適用した場合の構成を示す図である。
【図１８】 図１７に示す数値制御システムでの位置指令による制御を説明する制御系統図である。
【図１９】 図１２に示す数値制御システムの他の構成例（分配器の機能をネットワーク＃１，＃２の最終端に位置する制御装置が持つ場合）を示す図である。
【図２０】 この発明の実施の形態３である数値制御システムの構成を示すブロック図である。
【図２１】 図２０に示す制御装置の通信ポートの構成を示すブロック図である。
【図２２】 図２０に示す数値制御システムにて行われる通信周期の遅延量によって送信タイミングを補正する動作を説明するタイムチャートである。
【図２３】 この発明の実施の形態４である数値制御システムにて行われる送信順序を決定する動作を説明するフローチャートである。
【図２４】 決定された送信順序によって送信タイミングを補正する動作を説明するタイムチャートである。
【図２５】 この発明の実施の形態５である数値制御システムにおける制御装置の通信ポートの構成を示すブロック図である。
【図２６】 各装置の通信ポートに設けられる遅延測定回路の構成を示すブロック図である。
【図２７】 ２つの装置間で遅延測定を行う場合の構成例を示す図である。
【図２８】 複数の装置を跨いで遅延測定を行う場合の構成例を示す図である。
【図２９】 各装置が下位の装置に対して遅延測定を行う場合の構成例を示す図である。
【符号の説明】
１ ネットワーク＃１、２ ネットワーク＃２、３ ネットワーク＃３、４，１７０，１７１ 分配器、１１，１９３ 数値制御装置、１１〜１４，２１〜２４，３１〜３３，１９４〜１９６ 制御装置、２１０ 遅延測定回路。

Claims (4)

1. 少なくとも数値制御装置が配置される主ネットワークと、前記数値制御装置の指令を受けて制御動作を実施する１以上の制御装置が配置される１以上の従ネットワークとで構成され、転送レートと転送周期の一方または双方がネットワーク相互間で異なることがある数値制御システムにおいて、
   前記主ネットワークに対して前記１以上の従ネットワークをスター状に接続する節点に、または、前記主ネットワークに対して前記１以上の従ネットワークをディジーチェーン接続方式で接続する節点に、ネットワーク間で異なる転送レート、通信周期を制御し、ネットワーク相互間での１本の通信線を介した複数のシリアルデータの送受信を実現する分配手段が設けられているとともに、
   １つの転送路上に配置される複数の装置における最上位装置以下の各下位装置は、前記最上位装置に対し時分割で送信する送信タイミングを装置間の転送遅延値によって補正する手段、
   を備えたことを特徴とする数値制御システム。
2. 少なくとも数値制御装置が配置される主ネットワークと、前記数値制御装置の指令を受けて制御動作を実施する１以上の制御装置が配置される１以上の従ネットワークとで構成され、転送レートと転送周期の一方または双方がネットワーク相互間で異なることがある数値制御システムにおいて、
   前記主ネットワークに対して前記１以上の従ネットワークをスター状に接続する節点に、または、前記主ネットワークに対して前記１以上の従ネットワークをディジーチェーン接続方式で接続する節点に、ネットワーク間で異なる転送レート、通信周期を制御し、ネットワーク相互間での１本の通信線を介した複数のシリアルデータの送受信を実現する分配手段が設けられているとともに、
   １つの転送路上に配置される複数の装置における最上位装置は、初期通信時において各下位装置の接続順を検出し、各下位装置に対し自装置の接続順による送信順位を認識させる手段、を備え、
   前記最上位装置以下の各下位装置は、前記最上位装置に対する送信タイミングを装置間の転送遅延値によって補正する手段、
   を備えたことを特徴とする数値制御システム。
3. １つの転送路上に配置される複数の装置における最上位装置は、各下位装置との間の転送遅延を先頭の装置から順番に測定する手段、
   を備えたことを特徴とする請求項１または２に記載の数値制御システム。
4. １つの転送路上に配置される複数の装置における各装置は、隣接する下位装置との間の転送遅延を測定する手段、
   を備えたことを特徴とする請求項１〜３のいずれか一つに記載の数値制御システム。

Images