[go: up one dir, main page]

JP4106438B2 - 多層微細配線インターポーザおよびその製造方法 - Google Patents

多層微細配線インターポーザおよびその製造方法 Download PDF

Info

Publication number
JP4106438B2
JP4106438B2 JP2003320295A JP2003320295A JP4106438B2 JP 4106438 B2 JP4106438 B2 JP 4106438B2 JP 2003320295 A JP2003320295 A JP 2003320295A JP 2003320295 A JP2003320295 A JP 2003320295A JP 4106438 B2 JP4106438 B2 JP 4106438B2
Authority
JP
Japan
Prior art keywords
metal
wiring
interposer
photosensitive organic
subsequently
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2003320295A
Other languages
English (en)
Other versions
JP2005033153A (ja
Inventor
昌宏 青柳
博 仲川
和彦 所
克弥 菊地
義邦 岡田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Institute of Advanced Industrial Science and Technology AIST
Original Assignee
National Institute of Advanced Industrial Science and Technology AIST
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Institute of Advanced Industrial Science and Technology AIST filed Critical National Institute of Advanced Industrial Science and Technology AIST
Priority to JP2003320295A priority Critical patent/JP4106438B2/ja
Priority to US10/869,963 priority patent/US20040256727A1/en
Publication of JP2005033153A publication Critical patent/JP2005033153A/ja
Priority to US11/890,502 priority patent/US7833835B2/en
Application granted granted Critical
Publication of JP4106438B2 publication Critical patent/JP4106438B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/03—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H10D89/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/03—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H10D89/00
    • H01L25/0655—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H10D89/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/04—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same main group of the same subclass of class H10
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/04—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same main group of the same subclass of class H10
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/04—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same main group of the same subclass of class H10
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06572—Auxiliary carrier between devices, the carrier having an electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

本発明は、高速情報処理用デジタル集積回路チップへ多数の信号および大容量の電源を供給するために用いられる多層微細配線構造を有したインターポーザ（従来のパッケージおよび回路基板などに相当するもの）に関するもので、その多層微細配線構造は、感光性有機膜を絶縁層として、銅、銀、金、アルミニウム、パラジウム、ニオブなどの金属を配線層として、用いて作成されることを特徴とする。特に、ミクロンからサブミクロンレベルの高解像特性を有する感光性有機膜を絶縁層として用いることにより、絶縁層への微細ビア穴加工がリソグラフィ工程のみで達成され、また、金属配線層をリフトオフ法によりパターン形成することにより、従来の多層配線技術に比べて、高密度の配線構造が実現できるといったメリットが期待される。
従来技術では、集積回路チップを搭載するためのパッケージ、回路基板などの実装系内における多層配線は、エポキシ、ポリイミド、液晶ポリマー、テフロン（登録商標）などの有機膜と窒化アルミニウム, アルミナなどのセラミックスを絶縁層として、銅、銀、金などを金属配線層としたものが一般に用いられている。その作製は、メッキ手法による金属配線層堆積および化学エッチング手法による微細配線加工によっており、実現できる配線幅は、５０ミクロン程度である。
しかし、多層配線に対する高密度化のニーズは、とどまるところがなく、５０ミクロン以下、特にミクロンオーダーの微細化への進展が強く望まれている。また、信号線路としての配線は、高速信号伝送の能力を十分に発揮するために特性インピーダンスについて、線路内での均一性と再現性を実現する必要がある。
集積回路チップ内の配線層は、５層から１０層くらいまで通常用いられている。一般に、集積回路チップ内配線層の層数を増やすとチップ内で配線が占める面積が減少するため、チップサイズを小さく設計することが可能となる。
一方、チップサイズを一定と考えれば、集積回路チップ内配線層の層数を増やすとチップ内に集積できるデバイス数を大幅に増やすことが可能となる。つまり、デバイス集積度を向上させることができる。
しかしながら、従来の集積回路チップ内の配線層を増やす方法では、配線工程数の増加により、チップ製造コストの大幅な上昇をもたらす。さらに、製造歩留まりの著しい低下も懸念される。
また、従来の実装系内における多層配線技術では、実現できる配線幅として５０ミクロン程度が限界であった。
本発明は、係る問題点を解決して、集積回路チップ内の配線層の一部をインターポーザに置き換えて、チップの製造歩留まりの上昇、製造コストの低減を実現することを目的としている。
本発明では、ミクロンからサブミクロンの高解像度を有する感光性有機材料である感光性ポリイミドを絶縁層として、銅、銀、金、アルミニウム、パラジウム、ニオブなどの金属を配線層として用いた多層微細配線構造を有するインターポーザを用いて、集積回路チップとインターポーザの双方の上に形成したミクロンサイズの微細接続金属パッドまたはバンプにより接合形成し、集積回路チップ内配線の代わりを行うものである。
これにより、集積回路チップ内の配線層の一部（特にチップ内配線で長い距離を接続するためのグローバル配線）をインターポーザに置き換えた場合は、チップの製造歩留まりの上昇、製造コストの低減を実現することができる。また、インターポーザ内の配線層数を増やすことにより、チップサイズの縮小が可能となり、チップの製造歩留まりの大幅上昇、製造コストの大幅低減が期待できる。
感光性ポリイミドを絶縁層として用いることにより、絶縁層へのビア穴加工がリソグラフィ工程のみで達成され、また、金属配線層をリフトオフ法によりパターン形成することにより、従来の多層配線技術に比べて、大幅に工程が簡略化されていることを特徴とする。
本発明によれば、ミクロンからサブミクロンの高解像度を有する感光性ポリイミドを絶縁層として、銅、銀、金、アルミニウム、パラジウム、ニオブなどの金属を配線層として用いた多層微細配線構造を有するインターポーザを用いて、集積回路チップとインターポーザの双方の上に形成したミクロンサイズの微細接続金属パッドまたはバンプにより接合形成し、集積回路チップ内配線の代わりを行うものであり、集積回路チップ内の配線層の一部（特にチップ内配線で長い距離を接続するためのグローバル配線）をインターポーザに置き換えた場合は、チップの製造歩留まりの上昇、製造コストの低減を実現することができる。また、インターポーザ内の配線層数を増やすことにより、チップサイズの縮小が可能となり、チップの製造歩留まりの大幅上昇、製造コストの大幅低減が期待できる。
本発明の実施例として、以下に図を示しながら、説明を述べる。図１に通常の集積回路チップに対して、配線層を減らした集積回路チップとその配線層に替わる配線層を有するインターポーザを積層する場合の断面図を示す。６層の配線層を有する集積回路チップ（ＬＳＩチップ）について、上から３層の配線層（特にチップ内配線で長い距離を接続するためのグローバル配線：図１(A)参照）を同数の配線層を有するインターポーザに置き換えて（図１(B)参照）、インターポーザと配線層数の減少したチップの電気接続は、双方に設けられたミクロンサイズの微細接続金属パッドまたはバンプを用いて、金属接合を形成して達成される。
本発明のインターポーザは、高速情報処理用デジタル集積回路チップへ多数の信号および大容量の電源を供給するために用いられる。LSIのグルーバル配線を微細多層配線を有するインターポーザに置き換えることで、ゲートアレイ方式のLSIにおいて、論理回路構成の変更をインターポーザの配線変更のみで実施することができる。
インターポーザは、ミクロンの解像度を有する感光性有機材料を絶縁層とし、銅、銀、金、アルミニウム、パラジウム、ニオブなどの金属を配線層としたものであって、集積回路チップ内の配線層の一部、特にグローバル配線の代替となりうる多層微細配線構造を有している。また、本発明のインターポーザは、集積回路チップ上に設けたミクロンサイズの微細接続金属パッドまたはバンプと同サイズの微細接続金属パッドまたはバンプを有しており、従来のパッケージおよび回路基板などに相当するものである。
多層微細配線構造を有するインターポーザの作成工程は以下の通りである。図７〜図１０に作成工程の流れを示す。ここでは、２本の線路が交差する際に線路が直交するように配置され、高速信号伝送に適した、デュアルストリップ線路構造を用いた場合の例を示す。
シリコン、石英、サファイア、ガリウムヒ素などのウエハ形状の平滑基板（図７(A)参照）上に、引き出し電極を形成するためのレジストパターンをリソグラフィ技術により形成し、グランド層として、銅、銀、金、アルミニウム、パラジウム、ニオブなどを堆積し、リフトオフ法によりレジストパターン上の膜を除去する（図７(B)参照）。
なお、グランド層として、金、銀、パラジウムなどの貴金属を用いた場合は、続いて形成される有機膜絶縁層との密着性が悪いため、貴金属の表面に5〜10nm厚程度の極薄のアルミニウムを堆積して、密着性の改善を図る。また、基板として、シリコンを用いた場合、有機膜絶縁層とシリコン基板との密着が悪いため、有機膜を堆積する前に、シラン系カップリング剤を塗布して、密着性の改善を図る。
この後の工程でも、同様に貴金属上の有機膜絶縁層については、同様に極薄のアルミニウムにより、密着性の改善を図る。
続いて、高解像度感光性有機材料を用いて、スピン塗布により感光性有機膜を形成し、露光、現像により、有機膜絶縁層にビアホールを形成し（図７(C)参照）、メッキ法によりビアホール内に銅、銀、金、パラジウムなどを充填する（図７(D)参照）。
続いて、第１配線を形成するためのレジストパターンをリソグラフィ技術により形成し、銅、銀、金、アルミニウム、パラジウム、ニオブなどからなる配線層を堆積し、リフトオフ法によりレジストパターン上の膜を除去する（図７(E)参照）。
続いて、高解像度感光性有機材料を用いて、スピン塗布により感光性有機膜を形成し、露光、現像により、有機膜絶縁層にビアホールを形成し（図７(F)参照）、メッキ法によりビアホール内に銅、銀、金、パラジウムなどを充填する（図７(G)参照）。
続いて、第２配線を形成するためのレジストパターンをリソグラフィ技術により形成し、配線層として、銅、銀、金、アルミニウム、パラジウム、ニオブなどを堆積する。リフトオフ法によりレジストパターン上の膜を除去する（図８(H)参照）。
続いて、高解像度感光性有機材料を用いて、スピン塗布により感光性有機膜を形成し、露光、現像により、有機膜絶縁層にビアホールを形成し（図８(I)参照）、メッキ法によりビアホール内に銅、銀、金、パラジウムなどを充填する（図８(J)参照）。
続いて、引き出し電極を形成するためのレジストパターンをリソグラフィ技術により形成し、銅、銀、金、アルミニウム、パラジウム、ニオブなどからなるグランド層を堆積し、リフトオフ法によりレジストパターン上の膜を除去する（図８(K)参照）。
続いて、高解像度感光性有機材料を用いて、スピン塗布により感光性有機膜を形成し、露光、現像により、有機膜絶縁層にバンプホールを形成し（図９(L)参照）、メッキ法によりバンプホール内に銅、銀、金、パラジウムなどを充填する（図９(M)参照）。
続いて、基板を研削により薄くし、ドライエッチングにより先に作製したグランド層を露出させる（図９(M)参照）。なお、基板を除去するためのこのような研削とドライエッチングに代えて、以下に示す、UV照射により再剥離できる粘着テープを用いた手法を用いることができる。即ち、インターポーザの作成工程の最初に透明基板（石英、ガラスなど）を用意して、その上にUV照射再剥離型粘着テープを貼り付ける。その後、通常の作成プロセスを進めて、微細多層配線の完成後に基板裏面から紫外線（UV）を照射して、粘着テープの粘着力を無くし、インターポーザを基板から引き剥がす。
続いて、高解像度感光性有機材料を用いて、スピン塗布により感光性有機膜を形成し、露光、現像により、有機膜絶縁層にバンプホールを形成し（図９(N)参照）、メッキ法によりバンプホール内に銅、銀、金、パラジウムなどを充填する（図１０(O)参照）。
なお、図７(G)から図８(K)にジャンプしてプロセスを進めれば、配線層が１層のシングルストリップ線路を作成することができる。
さらに、配線層を多層化する場合は、図８(K)から図７(C)のプロセスまでもどって、一連の作成プロセスを繰り返すことにより、配線層数を順次、増やすことが可能である。
なお、高解像度感光性有機材料として感光性ブロック共重合ポリイミドを用いた場合、そのポリイミドを塗布する際に、塗布後の表面を平坦化する下記の２種類の手法を用いる。必要に応じて、１種類また２種類とも用いる。
A) プリベーク処理において、所定の温度より低い温度（例えば９０℃に対して７０℃）でベークしてから温度を所定の温度に上げて処理する。低い温度で処理することにより、流動性がしばらく保たれ、その間に溝パターンに流れ込み、平坦化を促進することができる。
B) 感光性ポリイミド絶縁層の塗布後に加熱加圧プレスすることにより、凸に飛び出た部分が平坦化される。ここで、用いるプレス機の表面は、テフロン（登録商標）樹脂のコート処理などにより、高温環境で粘着性の低い状態が求められる。
また、バンプによる金属接合を形成する温度が２５０〜３５０℃の場合、感光性ポリイミド絶縁層について、露光、現像後に２８０〜３００℃の高温で熱処理乾燥することにより、２５〜３０％の膜厚減少が見られるものの、上記、接合形成時の加熱による、不均一な膜厚の収縮を避けることができる。
なお、高解像度感光性有機材料の持つ解像度よりさらに微細なビアホールを絶縁層に形成したい場合は、感光性を付与していない有機材料を用いて、スピン塗布により有機膜を形成し、ビアホールを形成するためのレジストパターンをリソグラフィ技術により形成し、ドライエッチングによりビアホールを加工する。
スピン塗布により形成される有機絶縁膜を２層以上重ねて塗布する場合は、特許文献１に示されているプラズマ、電子線、Deep-UVなどによる表面処理の方法を適用することにより、表面が不溶化し、重ねて塗布した有機絶縁膜の有機溶媒により、下層の有機絶縁層が溶解し、膜厚の減少を抑制することができる。
さらに、このような表面処理は、有機絶縁膜の熱伝導率などの熱物性も改善することができ、有機絶縁膜上に塗布されたフォトレジストの熱処理特性が大幅に変動することを抑制させることができる。例えば、有機絶縁膜上では、プリベーク温度が推奨値より異常に高くなる問題があった。また、リフトオフ工程に適したオーバーハング構造を形成できるポジネガ反転型レジストの場合は、熱処理条件の範囲が狭いので、表面処理なしには、良好なパターンの形成が困難であった。
グランド層については、最下層のグランド層を除いて、網目状の電極構造を採用することにより、プロセス途中で放出される有機絶縁層に残留した有機溶媒のガスを効率的に、大気中に放出することができる。これにより、プロセス途中での剥離などの問題を防ぐことが出来る。
図２は、通常の集積回路チップに対して、配線層を減らした集積回路チップとその配線層より層数の多い配線層を有するインターポーザを積層する場合の断面図を示している。６層の配線層を有する集積回路チップについて、上から３層の配線層（特にチップ内配線で長い距離を接続するためのグローバル配線：図２(A)参照）をその倍の層数（６層）の配線層を有するインターポーザに置き換えて（図２(B)参照）、インターポーザと配線層数の減少したチップの電気接続は、双方に設けられたミクロンサイズの微細接続金属パッドまたはバンプを用いて、金属接合を形成して達成される。この場合は、集積回路チップのサイズを通常の集積回路チップより小さく設計することができる。
図３には、集積回路チップとワイヤーボンディングに対応したインターポーザによる実施例を示す。配線層の減少した集積回路チップを準備する（図３(A)参照）。チップを裏返して（図３(B)参照）、極薄基板上に作成した減少した層数あるいはそれより大きい数に相当する配線層を有するインターポーザを準備し、インターポーザと配線層数の減少したチップの電気接続は、双方に設けられたミクロンサイズの微細接続金属パッドまたはバンプを用いて、金属接合を形成する（図３(C)参照）。最終的に集積回路チップとインターポーザが一体となって、回路基板などに搭載される（図３(D)参照）。なお、回路基板上においては、インターポーザ上に設けられたボンディングパッドへボンディングワイヤーにより接続される。
図４には、集積回路チップと同一チップサイズのインターポーザによる実施例を示す。配線層の減少した集積回路チップを準備する（図４(A)参照）。チップを裏返して（図４(B)参照）、減少した層数あるいはそれより大きい数に相当する配線層を有するインターポーザを準備し、インターポーザと配線層数の減少したチップの電気接続は、双方に設けられたミクロンサイズの微細接続金属パッドまたはバンプを用いて、金属接合を形成する（図４(C)参照）。最終的に集積回路チップとインターポーザが一体となって、回路基板などに搭載される（図４(D)参照）。なお、回路基板上においては、インターポーザの下部に設けられた比較的大きいサイズのパッドまたはバンプにより、金属接合が形成され、実装される。
図５には、複数（ここでは、６個）の集積回路チップと比較的大型サイズのインターポーザによる実施例を示す。６個の配線層の減少した集積回路チップを準備する（図５(A)参照）。チップを裏返して（図５(B)参照）、それらのチップをすべて搭載できるサイズで、大型の基板上に作成した減少した層数あるいはそれより大きい数に相当する配線層を有するインターポーザを準備し、インターポーザと配線層数の減少したチップの電気接続は、双方に設けられたミクロンサイズの微細接続金属パッドまたはバンプを用いて、金属接合を形成する（図５(C)参照）。最終的に集積回路チップとインターポーザが一体となって、システム全体が構成される（図５(D)参照）。なお、大型の基板については、従来のプリント回路板技術により作成された回路基板を用いてもよい。
この実施例では、サイズの大きいLSIチップを複数のチップに分割して作製し、インターポーザを介して、あたかも１チップのように構成することが可能となる。この場合のメリットとしては、基板材料の異なる異種チップ（GaAs, InP, GaAlAs, InGaP, CdTe, GaN, SiCなどの化合物半導体チップ、MEMSチップ、ガラス基板チップなど）を組み合わせることも可能となる点である。
図６には、集積回路チップを３個以上積み重ねて積層する３次元チップ積層技術のために貫通電極を設けた集積回路チップと同一チップサイズのインターポーザによる実施例を示す。貫通電極を有する薄型集積回路チップ（図６(A)参照）について、微細配線層を有するインターポーザ（図６(B)）を準備し、インターポーザと薄型チップの電気接続は、双方に設けられたミクロンサイズの微細接続金属パッドまたはバンプを用いて、金属接合が形成、最終的に薄型チップとインターポーザの組が複数積層して、大型サイズのインターポーザに搭載される。図では、２組の積層体を６個搭載した状態を示す。なお、この場合の大型インターポーザには、図５(C)に示した大型基板上に作成されたインターポーザが該当する。なお、３次元チップ積層技術については、例えば非特許文献１に開示されている。
本発明におけるインターポーザ内の微細多層配線構造については、参考例として特許文献２の「多層微細配線構造およびその製造方法」に構造および製造方法が記載されている。
また、集積回路チップとインターポーザ間の金属接合形成については、接合形成後の残留応力を低減させるため、１５０℃以下のできるだけ低温で形成することが望ましい。例えばPb/In合金を用いた１００℃低温での接合形成技術が特許文献３に開示されている。この他に Sn/Bi(融点138℃), Sn/Pb/Bi（融点135℃）, Sn/In（融点117℃）、In （融点156℃）などの金属材料を用いて、接合形成が可能である。ただし、これらの金属材料は非常に酸化しやすい性質を持っているので、安定に再現性良く接合を形成するためには、酸化を抑制する工夫として、酸素、および水分を極力低減させた雰囲気を作ると同時に、接合形成直前に表面のプラズマクリーニング処理など酸化膜を除去する工程を導入する必要がある。
特願2002-203373号（出願日2002.07.12） 特願2002-112890号（出願日2002.04.16） 特許第3213722号公報 Japanese Journal of Applied Physics, Vol.40, pp. 3032-3037, (2001)
本発明の実施形態として、通常の集積回路チップに対して、配線層を減らした集積回路チップとその配線層に替わる配線層を有するインターポーザを積層する場合の断面図。 本発明の実施形態として、通常の集積回路チップに対して、配線層を減らした集積回路チップとその配線層より層数の多い配線層を有するインターポーザを積層する場合の断面図。 本発明の実施形態として、集積回路チップとボンディング用パッド領域のためチップよりサイズの大きいインターポーザによる実施例。 本発明の実施形態として、集積回路チップとチップサイズのインターポーザによる実施例。 本発明の実施形態として、複数の集積回路チップと比較的大型サイズのインターポーザによる実施例。 本発明の実施形態として、３次元チップ積層のために貫通電極を設けた集積回路チップとチップサイズのインターポーザによる実施例。 本発明の実施形態として、微細配線構造を有するインターポーザの作成工程の流れを示す図。 図７の続きを示す図。 図８の続きを示す図。 図９の続きを示す図。

Claims (5)

  1. 集積回路チップ内の配線層の一部の代替となる多層微細配線構造を有する多層微細配線インターポーザであって、
    感光性有機材料から成る絶縁層と、貴金属から成る配線層とを備え、
    前記絶縁層が貴金属上に形成され、貴金属の表面に極薄のアルミニウムを堆積して、密着性の改善を図り、かつ、
    集積回路チップへ信号および電源を供給するために、該集積回路チップ上に設けた微細接続金属パッドまたはバンプと略同サイズの微細接続金属パッドまたはバンプを有する多層微細配線インターポーザ。
  2. ウエハ形状の平滑基板上に、引き出し電極を形成するためのレジストパターンを形成し、グランド層を堆積し、リフトオフ法によりレジストパターン上の膜を除去し、
    続いて、高解像度感光性有機材料を用いて、スピン塗布により感光性有機膜を形成し、露光、現像により、この感光性有機膜から成る有機膜絶縁層にビアホールを形成し、メッキ法によりビアホール内に金属を充填し、
    続いて、第１配線を形成するためのレジストパターンを形成し、金属からなる配線層を堆積し、リフトオフ法によりレジストパターン上の膜を除去し、
    続いて、高解像度感光性有機材料を用いて、スピン塗布により感光性有機膜を形成し、露光、現像により、この有機膜絶縁層にビアホールを形成し、メッキ法によりビアホール内に金属を充填し、
    続いて、第２配線を形成するためのレジストパターンを形成し、配線層として金属を堆積し、リフトオフ法によりレジストパターン上の膜を除去し、
    続いて、高解像度感光性有機材料を用いて、スピン塗布により感光性有機膜を形成し、露光、現像により、この有機膜絶縁層にビアホールを形成し、メッキ法によりビアホール内に金属を充填し、
    続いて、引き出し電極を形成するためのレジストパターンを形成し、金属からなるグランド層を堆積し、リフトオフ法によりレジストパターン上の膜を除去し、
    続いて、高解像度感光性有機材料を用いて、スピン塗布により感光性有機膜を形成し、露光、現像により、この有機膜絶縁層にバンプホールを形成し、メッキ法によりバンプホール内に金属を充填し、
    続いて、基板を研削により薄くし、ドライエッチングにより先に作製したグランド層を露出させ、
    続いて、高解像度感光性有機材料を用いて、この露出させたグランド層にスピン塗布により感光性有機膜を形成し、露光、現像により、この有機膜絶縁層にバンプホールを形成し、メッキ法によりバンプホール内に金属を充填する、
    各手順からなる多層微細配線構造を有するインターポーザの製造方法。
  3. 前記グランド層を構成する金属が、銅、銀、金、アルミニウム、パラジウム、又はニオブであり、かつ、前記ビアホール又はパンプホール内に充填される金属が、銅、銀、金、又はパラジウムであり、前記配線層を構成する金属が、銅、銀、金、アルミニウム、パラジウム、又はニオブである請求項２に記載の多層微細配線構造を有するインターポーザの製造方法。
  4. 前記感光性有機材料として、ポリイミドを用いた請求項２に記載の多層微細配線構造を有するインターポーザの製造方法。
  5. 前記有機膜絶縁層が貴金属上に形成され、貴金属の表面に極薄のアルミニウムを堆積して、密着性の改善を図る請求項２に記載の多層微細配線構造を有するインターポーザの製造方法。
JP2003320295A 2003-06-20 2003-09-11 多層微細配線インターポーザおよびその製造方法 Expired - Lifetime JP4106438B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2003320295A JP4106438B2 (ja) 2003-06-20 2003-09-11 多層微細配線インターポーザおよびその製造方法
US10/869,963 US20040256727A1 (en) 2003-06-20 2004-06-18 Multi-layer fine wiring interposer and manufacturing method thereof
US11/890,502 US7833835B2 (en) 2003-06-20 2007-08-07 Multi-layer fin wiring interposer fabrication process

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003175743 2003-06-20
JP2003320295A JP4106438B2 (ja) 2003-06-20 2003-09-11 多層微細配線インターポーザおよびその製造方法

Publications (2)

Publication Number Publication Date
JP2005033153A JP2005033153A (ja) 2005-02-03
JP4106438B2 true JP4106438B2 (ja) 2008-06-25

Family

ID=33518591

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003320295A Expired - Lifetime JP4106438B2 (ja) 2003-06-20 2003-09-11 多層微細配線インターポーザおよびその製造方法

Country Status (2)

Country Link
US (2) US20040256727A1 (ja)
JP (1) JP4106438B2 (ja)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004039867A (ja) * 2002-07-03 2004-02-05 Sony Corp 多層配線回路モジュール及びその製造方法
DE102004059232B4 (de) * 2004-12-08 2011-05-05 Infineon Technologies Ag Halbleiterbauteil mit einem Kunststoffgehäuse, einem Halbleiterchip und einer Zwischenplatte, Verfahren zur Herstellung desselben sowie Verwendung einer Moldform bei diesen Verfahren
KR100725364B1 (ko) * 2005-09-06 2007-06-07 삼성전자주식회사 반도체 칩 패키지 및 그 제조 방법
JP4452222B2 (ja) * 2005-09-07 2010-04-21 新光電気工業株式会社 多層配線基板及びその製造方法
US20070279885A1 (en) * 2006-05-31 2007-12-06 Basavanhally Nagesh R Backages with buried electrical feedthroughs
JP2008211082A (ja) * 2007-02-27 2008-09-11 Saitama Univ 超伝導素子、超伝導集積回路及び超伝導素子の製造方法
US7674712B2 (en) * 2007-10-22 2010-03-09 Cok Ronald S Patterning method for light-emitting devices
US20090277670A1 (en) * 2008-05-10 2009-11-12 Booth Jr Roger A High Density Printed Circuit Board Interconnect and Method of Assembly
JP5075016B2 (ja) * 2008-05-29 2012-11-14 日本電信電話株式会社 刺入型柔軟神経電極およびその作製方法
JP5075017B2 (ja) * 2008-05-29 2012-11-14 日本電信電話株式会社 末梢神経型柔軟神経電極およびその作製方法
JP4766143B2 (ja) 2008-09-15 2011-09-07 株式会社デンソー 半導体装置およびその製造方法
KR101298356B1 (ko) * 2008-12-19 2013-08-20 엘지디스플레이 주식회사 액정표시장치
EP2384102A4 (en) * 2008-12-22 2012-08-08 Fujitsu Ltd ELECTRONIC COMPONENT AND MANUFACTURING METHOD THEREFOR
CN102169875B (zh) * 2010-02-26 2013-04-17 台湾积体电路制造股份有限公司 半导体装置及其制造方法
KR101247986B1 (ko) 2012-09-27 2013-03-27 (주) 이피웍스 충격완화 반도체 패키지용 인터포저 및 그 제조방법
US11557541B2 (en) * 2018-12-28 2023-01-17 Intel Corporation Interconnect architecture with silicon interposer and EMIB
CN115968251A (zh) * 2021-10-08 2023-04-14 腾讯科技（深圳）有限公司 量子比特组件、量子比特组件制备方法、芯片及设备
CN114400209B (zh) * 2021-12-08 2025-03-11 北京平头哥信息技术有限公司 中介层、半导体封装器件和电子装置

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL163370C (nl) * 1972-04-28 1980-08-15 Philips Nv Werkwijze voor het vervaardigen van een halfgeleider- inrichting met een geleiderpatroon.
US5689428A (en) * 1990-09-28 1997-11-18 Texas Instruments Incorporated Integrated circuits, transistors, data processing systems, printed wiring boards, digital computers, smart power devices, and processes of manufacture
CA2059020C (en) * 1991-01-09 1998-08-18 Kohji Kimbara Polyimide multilayer wiring board and method of producing same
JP3171427B2 (ja) 1995-02-09 2001-05-28 旭化成株式会社 厚膜パターン導電体の製造方法
WO1999019771A1 (fr) * 1997-10-13 1999-04-22 Pi R & D Co., Ltd. Composition de polyimide photosensible positive
US6756295B2 (en) * 1998-12-21 2004-06-29 Megic Corporation Chip structure and process for forming the same
JP3213722B2 (ja) 1999-04-12 2001-10-02 経済産業省産業技術総合研究所長 超伝導集積回路のフリップチップ接続方法
JP2001102479A (ja) 1999-09-27 2001-04-13 Toshiba Corp 半導体集積回路装置およびその製造方法
NL1016815C2 (nl) * 1999-12-15 2002-05-14 Ciba Sc Holding Ag Oximester-fotoinitiatoren.
JP2001267747A (ja) * 2000-03-22 2001-09-28 Nitto Denko Corp 多層回路基板の製造方法
US6556453B2 (en) * 2000-12-13 2003-04-29 Intel Corporation Electronic circuit housing with trench vias and method of fabrication therefor
JP3558595B2 (ja) * 2000-12-22 2004-08-25 松下電器産業株式会社 半導体チップ，半導体チップ群及びマルチチップモジュール
US6455443B1 (en) * 2001-02-21 2002-09-24 International Business Machines Corporation Method of fabricating low-dielectric constant interlevel dielectric films for BEOL interconnects with enhanced adhesion and low-defect density
JP2003163459A (ja) * 2001-11-26 2003-06-06 Sony Corp 高周波回路ブロック体及びその製造方法、高周波モジュール装置及びその製造方法。
JP4197403B2 (ja) 2002-04-16 2008-12-17 独立行政法人産業技術総合研究所 多層配線構造の作製方法
JP3911209B2 (ja) 2002-07-12 2007-05-09 独立行政法人産業技術総合研究所 有機薄膜の表面処理方法

Also Published As

Publication number Publication date
US7833835B2 (en) 2010-11-16
US20080044950A1 (en) 2008-02-21
JP2005033153A (ja) 2005-02-03
US20040256727A1 (en) 2004-12-23

Similar Documents

Publication Publication Date Title
US7833835B2 (en) Multi-layer fin wiring interposer fabrication process
US20230215836A1 (en) Direct bonding on package substrates
US12176294B2 (en) Bonded structure with interconnect structure
US11764177B2 (en) Bonded structure with interconnect structure
US20230069183A1 (en) Stacked structure with interposer
KR101870169B1 (ko) 재배선층을 가지는 반도체 패키지 및 이의 제조방법
TWI402939B (zh) 包含一矽貫通電極之積體電路結構及形成該積體電路結構之方法
US6479900B1 (en) Semiconductor device and method of manufacturing the same
US20240297114A1 (en) Methods of forming semiconductor packages
KR20230095110A (ko) 직접 접합 방법 및 구조체
CN100377337C (zh) 半导体装置、布线基板和布线基板制造方法
KR101761008B1 (ko) 금속 산화물 적층 구조체 및 그 형성 방법
US9318459B2 (en) Through via package
TWI830726B (zh) 創新的扇出型板層級封裝(foplp)翹曲控制技術
US20230207472A1 (en) Semiconductor package and manufacturing method of semiconductor package
US6998711B1 (en) Method of forming a micro solder ball for use in C4 bonding process
TW202412120A (zh) 三維封裝結構及其製備方法
US20240332231A1 (en) Direct hybrid bonding in topographic packages
CN210467823U (zh) 一种重新布线层
US20080029865A1 (en) Electronic Device and Method For Producing the Same
EP1801870A1 (en) Partial adherent temporary substrate and method of using the same
US20240332248A1 (en) Direct hybrid bonding in topographic packages
CN118899263A (zh) 一种没有硅通孔结构的2.5d封装结构及封装方法
CN118043957A (zh) 用于半导体器件封装的加强框架
KR20240140004A (ko) 유기 인터포저 구조 및 이의 제조 방법과 패키지 구조

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071023

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071119

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080122

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080131

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080304

R150 Certificate of patent or registration of utility model

Ref document number: 4106438

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

EXPY Cancellation because of completion of term