JP4100299B2

JP4100299B2 - 駆動装置、駆動方法及び表示パネル駆動システム

Info

Publication number: JP4100299B2
Application number: JP2003307921A
Authority: JP
Inventors: 稔松浦
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 2003-08-29
Filing date: 2003-08-29
Publication date: 2008-06-11
Anticipated expiration: 2023-08-29
Also published as: TWI301262B; TW200518024A; KR20060130011A; US7719514B2; KR101063128B1; US20060262064A1; CN1846245A; EP1662470A4; WO2005022503A1; JP2005077745A; EP1662470A1; CN100446074C

Description

本発明は、アクティブマトリックス型の表示パネルに関するものであり、詳しくは、様々な表示フォーマットの表示パネルに共通して対応する駆動装置、駆動方法及び表示パネル駆動システムに関する。

アクティブマトリクス型の表示パネル、例えば、液晶パネルなどでは、高精細化に伴い画素数が増加する傾向にある。このように画素数が増加した場合、１画素ずつ映像信号を書き込む点順次駆動では、書き込み時間が不足してしまうことから、外部から液晶パネルへ映像信号を供給する映像信号入力ラインを複数にし、この複数の映像信号入力ラインから供給される映像信号を同時にサンプリングして複数の画素に供給する複数画素同時サンプリング方式が採用されている。

複数画素同時サンプリング方式にて、液晶パネルを駆動させると、映像信号の十分な書き込み時間を得ることができる。したがって、ＸＧＡ（eXtended Graphic Array：１０２４×７６８）、ＷＸＧＡ（Wide eXtended Graphic Array：１３８６×７６８）、ＳＸＧＡ（Super eXtended Graphic Array：１４００×１５００）といった画素数の比較的高精細なアクティブマトリクス型の表示パネル、さらには、ＳＸＧＡ＋（Super eXtended Graphic Array PLUS：１４００×１０５０）、ＵＸＧＡ（Ultra eXtended Graphic Array：１６００×１２００）、ＦｕｌｌＨＤ（Full High Definition：１９２０×１０８０）といった画素数の高精細なアクティブマトリクス型の表示パネルでは、複数画素同時サンプリング方式を採用することで良好に映像信号の書き込みが実行できる。

図９，１０を用いて、液晶パネルを駆動する複数画素同時サンプリング方式について説明をする。

図９は、複数画素同時サンプリング方式で駆動される、それぞれ赤色用、緑色用、青色用の液晶パネルである液晶パネル６０Ｒ，６０Ｂ，６０Ｇを備えた、液晶プロジェクタに搭載される液晶パネル駆動システム５０である。

液晶パネル駆動システム５０が備える各液晶パネル６０Ｒ，６０Ｇ，６０Ｂは、ＸＧＡフォーマットに対応した液晶パネルであり、複数画素同時サンプリング方式によって水平方向の画素に対して映像信号が６画素ずつ同時に書き込まれていく。

液晶パネル駆動システム５０は、外部から供給される赤色用のデジタル映像信号（Ｒ）、緑色用のデジタル映像信号（Ｇ）、青色用のデジタル映像信号（Ｂ）に対してガンマ補正や、色むら補正などを施すＤＳＤコア５１ａを有するＤＳＤ（Digital Signal Driver）５１と、ＤＳＤ５１によって補正処理されたデジタル映像信号をアナログの映像信号に変換し、各液晶パネル６０Ｒ，６０Ｂ，６０Ｇに供給するＬＣＤドライバ５２，５３，５４とを備えている。各液晶パネル６０Ｒ，６０Ｂ，６０Ｇは、それぞれ図示しない水平駆動回路、垂直駆動回路と共に液晶パネルモジュール６１Ｒ，６１Ｇ，６１Ｂに搭載されている。

ＬＣＤドライバ５１，５２，５３は、ＤＳＤ５１から供給されるデジタル映像信号を同時サンプリングするサンプリング数に応じた本数のアナログ映像信号に変換する。ＸＧＡフォーマットに対応した液晶パネル６０Ｒ，６０Ｇ，６０Ｂでは、同時サンプリング数を６画素としているため、ＬＣＤドライバ５２，５３，５４は、供給されるデジタル映像信号を、６並列のアナログ映像信号に変換する。

なお、各液晶パネル６０Ｒ，６０Ｇ，６０Ｂを駆動するタイミングパルスは、ＤＳＤ５１のＴＧ（Timing Generator）５１ｂによって生成される。

続いて、図１０に示す液晶パネルモジュール６１Ｒを用いて、複数画素同時サンプリング方式について詳細に説明をする。なお、液晶パネル６１Ｒ，６１Ｇ，６１Ｂにおいて、複数画素同時サンプリング方式は、いずれも全く同一となるため、代表して液晶パネル６０Ｒを搭載した液晶パネルモジュール６１Ｒを用いて説明をする。

図１０に示すように、液晶パネルモジュール６１Ｒには、ＬＣＤドライバ５２で変換された６並列のアナログ信号が、映像信号供給ラインＶＳＩＧ１〜ＳＩＧ６を介して供給される。

液晶パネルモジュール６１Ｒは、映像信号供給ラインＶＳＩＧ１〜ＶＳＩＧ６を介して供給される映像信号を、液晶パネル６０Ｒが備える信号ライン６３のうち６本の信号ライン６３に同時にサンプリングする６個のサンプリングスイッチからなるサンプリングスイッチ群ＳＷ_Ｎを備えている。

サンプリングスイッチ群ＳＷ_Ｎは、水平駆動回路６２から供給されるスイッチパルスに応じて、サンプリングスイッチ群ＳＷ_１，ＳＷ_２，・・・，ＳＷ_Ｎ−１，スイッチ群ＳＷ_Ｎという順に駆動される。これにより、信号ライン６３には、６本単位で映像信号が同時にサンプリングされ、図示しない垂直駆動回路によって選択された行方向の画素６４に映像信号が書き込まれていくことになる。

特開２００３−１２２３２２号公報

一般に、同時サンプリングする画素数は、映像信号の書き込み時間を十分確保する必要があることから、液晶パネルのトランジスタ特性、スイッチ特性などを考慮して、液晶パネルの解像度が高くなるほど多くする必要がある。例えば、ＳＸＧＡでは、同時サンプリング数を１２画素とする必要があり、ＵＸＧＡでは、同時サンプリング数を２４画素とする必要がある。

このように、従来の複数画素同時サンプリング方式では、液晶パネルの表示フォーマットの違いに応じて、同時サンプリング数を代える必要があるため、液晶パネルに供給する映像信号の本数、つまり、図９，１０において、ＬＣＤドライバ５２，５３，５４で変換する並列のアナログ映像信号の本数も表示フォーマットに応じて代える必要がある。

したがって、液晶パネル駆動回路５０を、様々な表示フォーマットの液晶パネルに対応させるためには、ＬＣＤドライバ５２，５３，５４が表示フォーマットの数だけ必要になり、コストの増大、装置の大型化といった問題が発生してしまうことになる。

また、複数画素同時サンプリング方式では、映像信号と、タイミングパルスとの位相関係によって、本来表示される画像から重複するようにずれて、同じ画像が表示される現象であるゴーストが発生してしまうといった問題がある。

そこで、本発明は上述したような問題を解決するために案出されたものであり、ゴーストの発生を回避すると共に、様々な表示フォーマットの表示パネルを駆動する駆動装置、駆動方法及び表示パネル駆動システムを提供することを目的とする。

上述の目的を達成するために本発明に係る駆動装置は、列方向に配されたｘ（ｘは自然数）本の信号ラインと、行方向に配されたｙ（ｙは、自然数）本のゲートラインとの交差部に行列配置されたｘ×ｙ個の画素を有する表示パネルを駆動する駆動装置において、ｍ（ｍは、自然数）ビットのデジタル映像信号を上記表示パネルの表示フォーマットに準じたデータ配列に変換するデータ配列変換手段と、上記データ配列変換手段によって上記表示フォーマットに準じたデータ配列に変換された上記ｍビットのデジタル映像信号を、並列なｐ（ｐは、自然数）相のアナログ映像信号に変換する第１の信号処理手段と、上記第１の信号処理手段によって変換された上記ｐ相のアナログ映像信号をｘ／ｋ（ｋは、自然数）相のアナログ映像信号に展開し、展開したアナログ映像信号をＮ（Ｎは、Ｎ≧（ｘ／ｋ）を満たす自然数）本の映像信号供給ラインから選択されたｘ／ｋ本の上記映像信号供給ラインに供給する第２の信号処理手段と、上記ｘ本の信号ラインを、重複することなく隣り合うｋ本の上記信号ラインに分割してなるｘ／ｋ個の信号ライン群のそれぞれから、所望の信号ラインを同一タイミングで１本ずつ順次選択し、選択された上記信号ラインに、上記ｘ／ｋ本の映像信号供給ラインで供給される上記アナログ映像信号をサンプリングする信号ライン選択手段とを備え、上記表示パネルは、当該表示パネルの信号ラインの本数ｘが、上記ｋの倍数となるように、当該表示パネルの表示フォーマットで決まる信号ラインの他に、ダミーの信号ラインを含み、さらに上記ダミーの信号ラインに対応したダミーの画素を含んでおり、上記表示パネルを、各種表示フォーマットに合わせて同時に選択する画素数を変えて駆動することを特徴とする。

また、上述の目的を達成するために本発明に係る駆動方法は、列方向に配されたｘ（ｘは自然数）本の信号ラインと、行方向に配されたｙ（ｙは、自然数）本のゲートラインとの交差部に行列配置されたｘ×ｙ個の画素を有する表示パネルを駆動する駆動方法において、ｍ（ｍは、自然数）ビットのデジタル映像信号を上記表示パネルの表示フォーマットに準じたデータ配列に変換し、上記表示フォーマットに準じたデータ配列に変換された上記ｍビットのデジタル映像信号を、並列なｐ（ｐは、自然数）相のアナログ映像信号に変換し、上記ｐ相のアナログ映像信号をｘ／ｋ（ｋは、自然数）相のアナログ映像信号に展開し、展開したアナログ映像信号をＮ（Ｎは、Ｎ≧（ｘ／ｋ）を満たす自然数）本の映像信号供給ラインから選択されたｘ／ｋ本の上記映像信号供給ラインに供給し、上記ｘ本の信号ラインを、重複することなく隣り合うｋ本の上記信号ラインに分割してなるｘ／ｋ個の信号ライン群のそれぞれから、所望の信号ラインを同一タイミングで１本ずつ順次選択し、選択された上記信号ラインに、上記ｘ／ｋ本の映像信号供給ラインで供給される上記アナログ映像信号をサンプリングし、上記信号ラインの本数ｘが上記ｋの倍数となるように上記表示パネルの表示フォーマットで決まる信号ラインの他に、ダミーの信号ラインを含み、さらに上記ダミーの信号ラインに対応したダミーの画素を含んでいる上記表示パネルを、各種表示フォーマットに合わせて同時に選択する画素数を変えて駆動することを特徴とする。

さらにまた、上述の目的を達成するために本発明に係る表示パネル駆動システムは、列方向に配されたｘ（ｘは自然数）本の信号ラインと、行方向に配されたｙ（ｙは、自然数）本のゲートラインと、の交差部に行列配置されたｘ×ｙ個の画素を有する表示パネルを駆動する表示パネル駆動システムにおいて、ｍ（ｍは、自然数）ビットのデジタル映像信号を上記表示パネルの表示フォーマットに準じたデータ配列に変換するデータ配列変換装置と、上記データ配列変換装置によって、上記表示フォーマットに準じたデータ配列に変換された上記ｍビットのデジタル映像信号を、並列なｐ（ｐは、自然数）相のアナログ映像信号に変換する信号処理装置と、任意の表示フォーマットの上記表示パネルと、上記信号処理装置によって変換された上記ｐ相のアナログ映像信号をｘ／ｋ（ｋは、自然数）相のアナログ映像信号に展開し、展開したアナログ映像信号をＮ（Ｎは、Ｎ≧（ｘ／ｋ）を満たす自然数）本の映像信号供給ラインに供給する信号処理手段と、上記ゲートラインに接続され、上記ゲートラインを線順次駆動して行方向の上記ｘ個の画素を選択する垂直駆動回路と、上記ｘ本の信号ラインを、重複することなく隣り合うｋ本の上記信号ラインに分割してなるｘ／ｋ個の信号ライン群のそれぞれから、所望の信号ラインを同一タイミングで１本ずつ順次選択し、選択された上記信号ラインに、上記ｘ／ｋ本の映像信号供給ラインで供給される上記アナログ映像信号をサンプリングする信号ライン選択手段と、上記信号ライン選択手段によって、上記信号ラインにサンプリングされた上記アナログ映像信号を、上記垂直駆動回路で選択された行方向の上記画素に書き込む映像信号書き込み手段とを有する表示パネルモジュールとを備え、上記表示パネルは、当該表示パネルの信号ラインの本数ｘが上記ｋの倍数となるように当該表示パネルの表示フォーマットで決まる信号ラインの他に、ダミーの信号ラインを含み、さらに上記ダミーの信号ラインに対応したダミーの画素を含んでおり、上記表示パネルを、各種表示フォーマットに合わせて同時に選択する画素数を変えて駆動することを特徴とする。

本発明は、一度に書き込める画素数が、例えば１００個以上というように、従来方式の複数画素同時サンプリング方式と比較して大幅に増えることになる。したがって、十分な書き込み時間を確保することができるため、安定した書き込みを実現することを可能とする。

また、本発明は、表示パネルモジュールを最も高精細な表示フォーマット、例えば、ＦｕｌｌＨＤに対応するように設計しておくことで、アナログ映像信号の展開数の調整、サンプリングのタイミングなどを適宜、変更するといった簡便な調整のみで、どのような表示フォーマットの表示パネルにも柔軟に対応することができる。特に、本発明は、表示パネルが、表示パネルの表示フォーマットで決まる信号ラインの他に、ダミーの信号ラインを含み、さらに上記ダミーの信号ラインに対応したダミーの画素を含むことにより、各種表示フォーマットに合わせて同時に選択する画素数と表示パネルの列方向に配された信号ラインとの数との整合性を取ることができるので、高解像度の表示フォーマットＳＸＧＡ＋、ＵＸＧＡ、ＦｕｌｌＨＤにおいてはシステム構成を大幅に簡略化することができるようになる。

さらにまた、本発明は、表示パネルの信号ラインを分割してなる信号ライン群のそれぞれから、所望の信号ラインを同一タイミングで１本ずつ順次選択して映像信号をサンプリングすることで、映像信号とタイミングパルスとの位相関係のずれによって、本来書き込まれるはずの映像信号以外にも、映像信号が入り込んでしまうことで生ずるゴーストの発生要因を完全に除去することができる。

以下、本発明に係る駆動装置、駆動方法及び表示パネル駆動システムの発明を実施するための最良の形態を図面を参照にして詳細に説明する。

図１を用いて、本発明を実施するための最良の形態として示す液晶パネル駆動システム１について説明をする。

液晶パネル駆動システム１は、例えば、３板式の液晶プロジェクタなどに備えられ、液晶パネルとして、赤色用の液晶パネル９Ｒと、緑色用の液晶パネル９Ｇと、青色用の液晶パネル９Ｇとを備えている。

また、液晶パネル駆動システム１は、外部から供給されるデジタル映像信号に所定の信号処理を施すＤＳＤ（Digital Signal Driver）２と、液晶パネル９Ｒを駆動するプリドライバ（Pre Driver）３、ポストドライバ（Post Driver）４と、液晶パネル９Ｇを駆動するプリドライバ５、ポストドライバ６と、液晶パネル９Ｂを駆動するプリドライバ７、ポストドライバ８とを備えている。

液晶パネル９Ｒと、ポストドライバ４とは、図示しない垂直駆動回路と共に液晶パネルモジュール１０Ｒとしてモジュール化されている。同様に、液晶パネル９Ｇと、ポストドライバ６とは、図示しない垂直駆動回路と共に液晶パネルモジュール１０Ｇとしてモジュール化され、液晶パネル９Ｂと、ポストドライバ８とは、図示しない垂直駆動回路と共に液晶パネルモジュール１０Ｂとしてモジュール化されている。

ＤＳＤ２は、ＤＳＤコア２ａと、メモリ２ｂと、ＴＧ（Timing Generator）２ｃとを備えている。

ＤＳＤコア２ａは、外部から供給されるＲＧＢの各デジタル映像信号に対して、ガンマ補正、色むら補正などのデジタル信号処理を施す。ＲＧＢの各デジタル映像信号は、１２ビットのパラレルデータとして外部から供給される。この１２ビットという数値は、従来の技術として示した液晶パネル駆動システム５０において、映像信号を１２ビットで扱っていたことに基づいたものであり設計上流用したにすぎない値である。したがってこの値は１２ビットでなくてもよく、ｍ（ｍは、自然数）ビットとなる。

メモリ２ｂは、ＤＳＤコア２ａでデジタル信号処理されたＲＧＢの各デジタル映像信号が格納される。メモリ２ｂに格納されたＲＧＢの各デジタル映像信号は、ＳＶＧＡ、ＸＧＡ、ＷＸＧＡ、ＳＸＧＡ、ＳＸＧＡ＋、ＵＸＧＡ、ＦｕｌｌＨＤといった表示フォーマットに対応したデータ配列に変換され、１２ビットのデジタルデータとしてパラレルに、それぞれプリドライバ３，５，７に供給される。プリドライバ３には、１２ビットのデジタル映像信号が、デジタル映像信号Ｒ１，Ｒ２としてパラレルに供給され、プリドライバ５には、１２ビットのデジタル映像信号が、デジタル映像信号Ｇ１，Ｇ２としてパラレルに供給され、プリドライバ７には、１２ビットのデジタル映像信号が、デジタル映像信号Ｂ１，Ｂ２としてパラレルに供給される。

ＤＳＤ２が備えるタイミングジェネレータ２ｃは、プリドライバ３，５，７に供給するタイミングパルスＳ２と、液晶パネルモジュール１０Ｒ，１０Ｇ，１０Ｂに供給するタイミングパルスＳ１とを生成する。プリドライバ３，５，７、液晶パネルモジュール１０Ｒ，１０Ｇ，１０Ｂは、このタイミングパルスＳ１又はＳ２に同期して制御される。

プリドライバ３，５，７は、ＤＳＤ２からパラレル入力されたデジタル映像信号を、それぞれ、映像信号に同期したタイミングパルスＳ２に基づいてｐ（ｐは、自然数）相のアナログの映像信号に変換し、それぞれポストドライバ４，６，８に供給する。例えば、プリドライバ３，５，７は、ｐ＝１２として１２相のアナログ映像信号に変換する。なお、以下においては、プリドライバ３，５，７が、ＤＳＤ２から入力されたデジタル映像信号をｐ＝１２相のアナログ映像信号に変換したものとして説明をする。

また、プリドライバ３，５，７は、それぞれ、液晶パネル９Ｒ，９Ｇ，９Ｂに供給するプリチャージ信号（ＰＳＩＧ）と、パネル共通ＤＣ電圧（ＶＣＯＭ）も生成する。

次に液晶パネルモジュール１０Ｒ，１０Ｇ，１０Ｂについて説明をする。各液晶パネルモジュール１０Ｒ，１０Ｇ，１０Ｂは、それぞれが備える液晶パネル９Ｒ，９Ｇ，９Ｂの出力波長領域が異なる以外、全て同じ構成となっているため、代表して液晶パネルモジュール１０Ｒについて説明をする。

図２に示すように、液晶パネルモジュール１０Ｒは、ポストドライバ４と、液晶パネル９Ｒと、垂直駆動回路１２と、プリチャージ駆動回路１３と、信号ライン選択スイッチ群１４とを備えている。

ポストドライバ４は、それぞれ、映像信号に同期したタイミングパルスＳ１に基づいて、プリドライバ３から供給される１２相のアナログ映像信号を、ＳＶＧＡ、ＸＧＡ、ＷＸＧＡ、ＳＸＧＡ、ＳＸＧＡ＋、ＵＸＧＡ、ＦｕｌｌＨＤといった表示フォーマットに対応した出力数分の映像信号に展開し、映像信号供給ラインＶＳＩＧ_Ｎ（Ｎは、自然数）、信号ライン選択スイッチ群１４を介して液晶パネル９Ｒに供給する。

ポストドライバ４における１２相のアナログ信号から、上述した表示フォーマットに対応した出力数分の映像信号への展開処理は、当該液晶パネル駆動システム１において実行するサンプリング方式に基づく処理である。

液晶パネル駆動システム１のサンプリング方式は、まず、ポストドライバ４で展開された映像信号の出力数分だけ、液晶パネル９Ｒが備える後述する信号ラインを選択し、続いて、選択された信号ラインに対して展開した映像信号を、同一タイミングで１度に書き込むことを数回繰り返し、全ての信号ラインにサンプリングを行うといった方式である。このサンプリング方式を、信号ライン選択サンプリング方式と呼ぶ。

この信号ライン選択サンプリング方式に基づいて、ポストドライバ４によって展開される映像信号の数は、液晶パネル９Ｒの表示フォーマットと、液晶パネル９Ｒの全ての信号ラインに映像信号を書き込む書き込み回数とによって相対的に決定されることになる。

例えば、液晶パネル９Ｒの表示フォーマットが画素数の高い、高精細な表示フォーマットであると、映像信号の展開数を増加させる必要がある。また、液晶パネル９Ｒの全ての信号ラインに映像信号を書き込む回数を減らすと、一度に映像信号を書き込む信号ラインを増やさなくてはいけないので映像信号の展開数も増加させる必要がある。この信号ライン選択サンプリング方式については、後で詳細に説明をする。

液晶パネル９Ｒは、行状に配線された複数のゲートライン２１と、列状に配線された複数の信号ライン２２と、両ラインが交差する箇所に配された画素２３とを備えている。

画素２３は、図示しない薄膜トランジスタ（ＴＦＴ：Thin Film Transistor）と、同じく図示しない液晶セルとで構成されている。ＴＦＴのゲート電極は、対応するゲートライン２１に接続され、ソース電極は、対応する信号ライン２２に接続され、ドレイン電極は、対応する液晶セルの一方の電極（画素電極）に接続されている。液晶セルの他方の電極（対向電極）には、所定の対向電位として、プリドライバ３で生成されるパネル共通ＤＣ電圧（ＶＣＯＭ）が供給される。

垂直駆動回路１２は、左右に分かれ、ゲートライン２１に接続され、接続された各ゲートライン２１を両側から線順次駆動し、行方向の画素２３を選択していく。

プリチャージ駆動回路１３は、映像信号の書き込みに先立って、あらかじめ、図示しないプリチャージラインを介して、プリドライバ３から供給されたプリチャージ信号（ＰＳＩＧ）を、各信号ライン２２に印加してプリチャージを行う。このプリチャージは、各画素２３に対する映像信号の書き込みに先行する形で行われる。

信号ライン選択スイッチ群１４は、ポストドライバ４から映像信号供給ラインＶＳＩＧ_Ｎを介して供給される映像信号を、信号ライン２２にサンプリングするための複数のスイッチからなる。この信号ライン選択スイッチ群１４が備える複数のスイッチは、ＤＳＤ２のＴＧ２ｃから供給されるタイミングパルスＳ１に基づいて同一タイミングで切り替えられ、これを複数回繰り返すことで、液晶パネル９Ｒが備える全ての信号ライン２２に対して映像信号をサンプリングする。信号ライン２２にサンプリングされた映像信号は、垂直駆動回路１２によって選択された行方向の画素２３に書き込まれる。

続いて、図３を用いて、信号ライン選択サンプリング方式を実施するにあたって、要求される液晶パネルモジュールの構成を液晶パネルモジュール１０Ｒを用いて詳細に説明をする。

図３に示すように、ポストドライブ１４に接続されたＮ（Ｎは、自然数）本の映像信号供給ラインＶＳＩＧ_１〜ＶＳＩＧ_Ｎは、それぞれ信号ライン選択スイッチ群１４が備えるスイッチＳＷ_Ｎを介して信号ライン２２に接続されている。スイッチＳＷ_Ｎは、信号ライン２２の重複することなく隣り合う６本の信号ライン２２に１つずつ設けられており、この６本の信号ライン２２を単位とする信号ライン群の中から、タイミングパルスＳ１が供給される毎に１本の信号ライン２２を選択することになる。

例えば、スイッチＳＷ_１では、最初のタイミングパルスＳ１によるタイミングで信号ライン群の左端にある信号ライン２２が選択され、次のタイミングで右隣にある信号ラインが選択され、順次、残り４本の信号ライン２２が選択されていくことになる。同様に、スイッチＳＷ_１以外のスイッチＳＷ_Ｎにおいても、６本の信号ライン群の左端から順にスイッチＳＷ_１と同じタイミングで信号ライン２２が選択されていく。

上述したように、各スイッチＳＷ_Ｎは、タイミングパルスＳ１によって同時に動作し、それぞれ、１本の信号ライン２２を選択する。したがって、液晶パネル９Ｒが備える全ての信号ライン２２への書き込み回数は、スイッチＳＷ_Ｎによる信号ライン２２の選択回数、ここでは６回となる。

スイッチＳＷ_Ｎは、液晶パネル９Ｒが備える信号ライン２２に対して、上述したような６本単位で設けてもよいし、例えば、４本単位や、８本単位のように何本単位で設けてもよい。スイッチＳＷ_Ｎによる信号ライン２２の選択数を少なくし、設置するスイッチＳＷ_Ｎの数を増やすほど、一度にサンプリングできる信号ライン２２の数が多くなるため、信号ライン２２への書き込み時間を十分確保することができるようになる。

図４に、従来方式、つまり複数画素同時サンプリング方式による書き込み時間（６画素を同時サンプリングした場合に必要とされる書き込み時間）Ａに対する、信号ライン選択サンプリング方式において確保可能な書き込み時間Ｂの比を、信号ライン２２の選択数を１，２，４，６，８とした場合、それぞれについて示す。

図４に示すように、信号ライン選択サンプリング方式では、スイッチＳＷ_Ｎによる信号ラインの選択数が少ないほど、従来方式より、多くの書き込み時間を確保できることが分かる。

信号ライン選択スイッチ群１４を構成するスイッチＳＷ_Ｎの数、Ｎは、液晶パネル９Ｒが、同一の表示フォーマットであれば、信号ライン２２の選択数によって決定される。例えば、信号ライン２２の選択数が少なくなれば、必要となるスイッチＳＷ_Ｎの数は増加し、信号ライン２２の選択数が多くなれば、必要となるスイッチＳＷ_Ｎの数は減少することになる。

また、スイッチＳＷ_Ｎの数は、信号ライン２２の選択数が同一であれば、液晶パネル９Ｒの表示フォーマットによって決定される。例えば、信号ライン２２の選択数を６本とすると、表示フォーマットがＷＸＧＡの液晶パネル９Ｒでは、行方向の画素数が１３８６個となることから信号ライン２２も１３８６本あり、１３８６／６＝２３１で、２３１個のスイッチＳＷ_Ｎが必要となる。同じく信号ライン２２の選択数を６本とし、表示フォーマットをＦｕｌｌＨＤとした場合には、１９２０／６＝３２０となり、３２０個のスイッチＳＷ_Ｎが必要となる。図５に、信号ライン２２の選択数を６本に固定した場合の、表示フォーマット毎に必要となるスイッチＳＷ_Ｎの数を示す。

ところで、図５に示すように、液晶パネル９Ｒの表示フォーマットが、ＳＶＧＡ、ＸＧＡ、ＳＸＧＡ、ＳＸＧＡ＋、ＵＸＧＡの場合、それぞれの信号ライン２２の数は、スイッチＳＷ_Ｎによる信号ライン２２の選択数を６とした場合、割り切れないことになる。

したがって、６本未満で、スイッチＳＷ_Ｎの選択数６に満たない信号ライン２２が生じてしまうが、この信号ライン２２に対してもスイッチＳＷ_Ｎを１つ割り当てる。例えば、ＳＶＧＡでは、８００／６＝１３３．３３・・・となるため、必要とするスイッチＳＷ_Ｎの数を１３４個として対応する。

このとき、液晶パネル９Ｒには、増加させた１個のスイッチＳＷ_１３４に対応させるため、ダミーの信号ライン２２と、ダミーの画素とを付加させる。ＳＶＧＡでは、スイッチＳＷ_１〜スイッチＳＷ_１３３までで、１３３×６＝７９８本の信号ライン２２が対応しており、スイッチＳＷ_１３４により６本追加されるため、８０４本の信号ライン２２が必要となっている。ＳＶＧＡの表示フォーマットでは、８００本の信号ライン２２があるため、新たに４本のダミーの信号ライン２２が必要となる。そこで、新たに追加する４本のダミーの信号ライン２２に対応してダミー画素数（Ｄ）も行方向に４個だけ付加する。図５に示す水平画素数は、ダミー画素数（Ｄ）を加味した水平画素数（Ｈａ）である。

他の表示フォーマット、ＸＧＡ、ＳＸＧＡ、ＳＸＧＡ＋、ＵＸＧＡに関しても全く同様に液晶パネル９Ｒにダミーの信号ライン２２と、ダミー画素とを追加して、図５に示すように水平画素数を水平画素数（Ｈａ）とすることで、スイッチＳＷ_Ｎの数と整合性を取ることが可能となる。

続いて、映像信号供給ラインＶＳＩＧ_１〜ＶＳＩＧ_Ｎを介してポストドライバ４からスイッチＳＷ_Ｎに供給される映像信号について説明をする。ポストドライバ４から映像信号供給ラインＶＳＩＧ_１〜ＶＳＩＧ_Ｎを介してスイッチＳＷ_Ｎに供給される映像信号は、ポストドライバ４において、１２相のアナログ映像信号から展開された映像信号である。

上述したように、本発明の最良の実施の形態として示す液晶パネル駆動システム１で実施される信号ライン選択サンプリング方式では、液晶パネル９Ｒの信号ライン２２に対してスイッチＳＷ_Ｎによる切り替え操作によって映像信号をサンプリングしている。

したがって、スイッチＳＷ_Ｎの数だけ、ポストドライバ４から映像信号供給ラインＶＳＩＧ_１〜ＶＳＩＧ_Ｎを介して供給される映像信号も必要となる。

そこで、ポストドライバ４は、プリドライバ３から供給される１２相の映像信号を、液晶パネル９Ｒの表示フォーマットと、液晶パネル９Ｒが備える信号ライン２２への書き込み回数とによって決定されるスイッチＳＷ_Ｎの数だけ展開し、出力することになる。

図６に、スイッチＳＷ_Ｎによる信号ライン２２の選択数を６本とした場合の、表示フォーマット、ＳＶＧＡ、ＸＧＡ、ＷＸＧＡ、ＳＸＧＡ、ＳＸＧＡ＋、ＵＸＧＡ、ＦｕｌｌＨＤ毎のポストドライバ４からの映像信号の出力数、つまり展開数を示す。このように、ポストドライバ４からの映像信号の展開数は、液晶パネル９Ｒの表示フォーマットと、スイッチＳＷ_Ｎの信号ライン２２の選択数とによって決定されることになる。

このことから、液晶パネル９Ｒの信号ライン２２の数をｘ本とし、スイッチＳＷ_Ｎ、１個あたりの信号ライン２２の選択数をｋとすると、スイッチＳＷ_Ｎは、重複することなく隣り合ったｋ本の信号ラインからなるｘ／ｋ個の信号ライン群、各々に対して必要となるため、ポストドライバ４による展開数もｘ／ｋ相となる。

また、図６に示した総展開数とは、プリドライバ３からポストドライバ４に供給されるｐ相のアナログ映像信号、１相あたりの展開数を示したものである。例えば、ｐ＝１２とすると、ＦｕｌｌＨＤにおいては、ポストドライバ４が、図７（ａ）に示すように１２相のアナログ映像信号をそれぞれ２７相のアナログ映像信号に展開することになる。

このとき、２７相に展開された映像信号は、合計１２×２７＝３２４本となるが、表示フォーマットがＦｕｌｌＨＤ、信号ライン２２の選択数が６本の場合に必要となるスイッチＳＷ_Ｎの数から、ポストドライバ４による出力数は３２０本となるため、４本の映像信号はダミー端子などに供給し、出力しないようにする。それ以外の３２０本の映像信号は、ポストドライバ４に接続されている３２０本の映像信号供給ラインＶＳＩＧ_１〜ＶＳＩＧ_３２０に供給されることになる。

同様に、液晶パネル９Ｒの表示フォーマットがＵＸＧＡ、ＳＸＧＡ＋、ＳＸＧＡ、ＷＸＧＡ、ＸＧＡ、ＳＶＧＡである場合、ポストドライバ４は、１２相の映像信号を、図６で示した総展開数で展開し、展開した映像信号を図７（ｂ）、（ｃ）、（ｄ）、（ｅ）、（ｆ）、（ｇ）に示すように映像信号供給ラインＶＳＩＧ_１〜ＶＳＩＧ_Ｎを間引くようにして出力する。

したがって、液晶パネル駆動システム１では、液晶パネルモジュール９Ｒのポストドライブ４の出力ピン数、さらに物理的に配線する映像信号供給ラインＶＳＩＧ_Ｎの本数、信号ライン選択スイッチ群１４に用意するスイッチＳＷ_Ｎの数を、最も高精細な表示フォーマット、例えば、ＦｕｌｌＨＤに対応するように設計しておくことで、どのような表示フォーマットの液晶パネルを使用した場合でも、ポストドライバ４によってプリドライバ３から供給されるｐ相のアナログ映像信号の展開数を調整し、ＤＳＤ２によってタイミングパルスなどを適宜、変更するといった簡便な調整のみで柔軟に対応することができる。

また、ポストドライバ４で展開され、映像信号供給ラインＶＳＩＧ_１〜ＶＳＩＧ_Ｎに供給された映像信号は、信号ライン選択スイッチ群１４が有する各スイッチＳＷ_Ｎに供給され、タイミングパルスＳ１が供給される毎に、各スイッチＳＷ_Ｎが選択する信号ライン２２に供給され、垂直駆動回路１２で選択されたゲートライン２１上の画素２３に書き込まれていくことになる。

例えば、スイッチＳＷ_Ｎの信号ライン２２の選択数が６本であるとすると、最初のタイミングで、図８（ａ）に示すように左端の画素から５画素間隔に配列されている画素に対して映像信号が同時に書き込まれ、続くタイミングでは、図８（ｂ），（ｃ），（ｄ），（ｅ），（ｆ）に示すように右隣の画素に順次、映像信号が書き込まれていくことになる。

したがって、信号ライン選択サンプリング方式では、同じタイミングで書き込まれる画素が、隣り合っておらず常に所定の画素間隔を保っているため、例え、映像信号とタイミングパルスとの位相関係がずれた場合でも他の画素に影響を与えることがない。つまり、複数画素同時サンプリング方式のように、映像信号とタイミングパルスの位相関係がずれた場合に、本来書き込まれるはずの映像信号以外にも、映像信号が入り込んでしまうことで生ずるゴーストの発生要因を完全に除去することができる。

上述の説明では、プリドライバ３、ポストドライバ４、液晶パネル９Ｒを用いて説明をしたが、プリドライバ５，ポストドライバ６で駆動する液晶パネル９Ｇや、プリドライバ７、ポストドライバ８で駆動する液晶パネル９Ｂの場合も全く同様に信号ライン選択サンプリング方式が実行される。

このように、液晶パネル駆動システム１によって実行される信号ライン選択サンプリング方式では、従来技術として実施されている複数画素同時サンプリング方式に較べ、一度に書き込める画素数が、例えば、６個から１００個以上というように大幅に増加しているため、倍以上の書き込み時間を確保することができるため、安定した書き込みとなる。

また、様々な表示フォーマットの液晶パネルに対して、ＩＣの変更などをすることなく同一のシステム構成で対応することができる。特に、高解像度のＳＸＧＡ＋、ＵＸＧＡ、ＦｕｌｌＨＤにおいてはシステム構成を大幅に簡略化することができるようになる。

本発明を実施するための最良の形態として示す表示パネル駆動システムの構成について説明するための図である。同表示パネル駆動システムが備える表示パネルモジュールについて説明するための図である。同表示パネル駆動システムが備える表示パネルモジュールの詳細について説明するための図である。従来方式による映像信号の書き込み時間と、同表示パネル駆動システムにおいて確保可能な書き込み時間との比を示した図である。各表示フォーマットに必要となるスイッチＳＷ_Ｎの数を示した図である。ポストドライブによる映像信号の展開数について説明するための図である。ポストドライブによって映像信号が展開される様子を表示フォーマット毎に示した図である。信号ライン選択サンプリング方式にて画素に映像信号を書き込んだ様子を示した図である。従来技術として示す複数画素同時サンプリング方式を適用した液晶パネル駆動システムについて示した図である。複数画素同時サンプリング方式について、詳細に説明するために用いる図である。

符号の説明

１液晶パネル駆動システム、２ＤＳＤ（Digital Signal Driver）、３，５，６プリドライバ、４，６，８ポストドライバ、９Ｒ，９Ｇ，９Ｂ液晶パネル、１０Ｒ，１０Ｇ，１０Ｂ液晶パネルモジュール、１４信号ライン選択スイッチ群、２２信号ライン、２３画素、ＳＷ_Ｎスイッチ

Claims

列方向に配されたｘ（ｘは自然数）本の信号ラインと、行方向に配されたｙ（ｙは、自然数）本のゲートラインとの交差部に行列配置されたｘ×ｙ個の画素を有する表示パネルを駆動する駆動装置において、
ｍ（ｍは、自然数）ビットのデジタル映像信号を上記表示パネルの表示フォーマットに準じたデータ配列に変換するデータ配列変換手段と、
上記データ配列変換手段によって上記表示フォーマットに準じたデータ配列に変換された上記ｍビットのデジタル映像信号を、並列なｐ（ｐは、自然数）相のアナログ映像信号に変換する第１の信号処理手段と、
上記第１の信号処理手段によって変換された上記ｐ相のアナログ映像信号をｘ／ｋ（ｋは、自然数）相のアナログ映像信号に展開し、展開したアナログ映像信号をＮ（Ｎは、Ｎ≧（ｘ／ｋ）を満たす自然数）本の映像信号供給ラインから選択されたｘ／ｋ本の上記映像信号供給ラインに供給する第２の信号処理手段と、
上記ｘ本の信号ラインを、重複することなく隣り合うｋ本の上記信号ラインに分割してなるｘ／ｋ個の信号ライン群のそれぞれから、所望の信号ラインを同一タイミングで１本ずつ順次選択し、選択された上記信号ラインに、上記ｘ／ｋ本の映像信号供給ラインで供給される上記アナログ映像信号をサンプリングする信号ライン選択手段とを備え、
上記表示パネルは、当該表示パネルの信号ラインの本数ｘが上記ｋの倍数となるように当該表示パネルの表示フォーマットで決まる信号ラインの他に、ダミーの信号ラインを含み、さらに上記ダミーの信号ラインに対応したダミーの画素を含んでおり、
上記表示パネルを、各種表示フォーマットに合わせて同時に選択する画素数を変えて駆動することを特徴とする駆動装置。
列方向に配されたｘ（ｘは自然数）本の信号ラインと、行方向に配されたｙ（ｙは、自然数）本のゲートラインとの交差部に行列配置されたｘ×ｙ個の画素を有する表示パネルを駆動する駆動方法において、
ｍ（ｍは、自然数）ビットのデジタル映像信号を上記表示パネルの表示フォーマットに準じたデータ配列に変換し、
上記表示フォーマットに準じたデータ配列に変換された上記ｍビットのデジタル映像信号を、並列なｐ（ｐは、自然数）相のアナログ映像信号に変換し、
上記ｐ相のアナログ映像信号をｘ／ｋ（ｋは、自然数）相のアナログ映像信号に展開し、展開したアナログ映像信号をＮ（Ｎは、Ｎ≧（ｘ／ｋ）を満たす自然数）本の映像信号供給ラインから選択されたｘ／ｋ本の上記映像信号供給ラインに供給し、
上記ｘ本の信号ラインを、重複することなく隣り合うｋ本の上記信号ラインに分割してなるｘ／ｋ個の信号ライン群のそれぞれから、所望の信号ラインを同一タイミングで１本ずつ順次選択し、
選択された上記信号ラインに、上記ｘ／ｋ本の映像信号供給ラインで供給される上記アナログ映像信号をサンプリングし、
上記信号ラインの本数ｘが上記ｋの倍数となるように上記表示パネルの表示フォーマットで決まる信号ラインの他に、ダミーの信号ラインを含み、さらに上記ダミーの信号ラインに対応したダミーの画素を含んでいる上記表示パネルを、各種表示フォーマットに合わせて同時に選択する画素数を変えて駆動することを特徴とする駆動方法。
列方向に配されたｘ（ｘは自然数）本の信号ラインと、行方向に配されたｙ（ｙは、自然数）本のゲートラインと、の交差部に行列配置されたｘ×ｙ個の画素を有する表示パネルを駆動する表示パネル駆動システムにおいて、
ｍ（ｍは、自然数）ビットのデジタル映像信号を上記表示パネルの表示フォーマットに準じたデータ配列に変換するデータ配列変換装置と、
上記データ配列変換装置によって、上記表示フォーマットに準じたデータ配列に変換された上記ｍビットのデジタル映像信号を、並列なｐ（ｐは、自然数）相のアナログ映像信号に変換する信号処理装置と、
任意の表示フォーマットの上記表示パネルと、上記信号処理装置によって変換された上記ｐ相のアナログ映像信号をｘ／ｋ（ｋは、自然数）相のアナログ映像信号に展開し、展開したアナログ映像信号をＮ（Ｎは、Ｎ≧（ｘ／ｋ）を満たす自然数）本の映像信号供給ラインに供給する信号処理手段と、上記ゲートラインに接続され、上記ゲートラインを線順次駆動して行方向の上記ｘ個の画素を選択する垂直駆動回路と、上記ｘ本の信号ラインを、重複することなく隣り合うｋ本の上記信号ラインに分割してなるｘ／ｋ個の信号ライン群のそれぞれから、所望の信号ラインを同一タイミングで１本ずつ順次選択し、選択された上記信号ラインに、上記ｘ／ｋ本の映像信号供給ラインで供給される上記アナログ映像信号をサンプリングする信号ライン選択手段と、上記信号ライン選択手段によって、上記信号ラインにサンプリングされた上記アナログ映像信号を、上記垂直駆動回路で選択された行方向の上記画素に書き込む映像信号書き込み手段とを有する表示パネルモジュールとを備え、
上記表示パネルは、当該表示パネルの信号ラインの本数ｘが、上記ｋの倍数となるように、当該表示パネルの表示フォーマットで決まる信号ラインの他に、ダミーの信号ラインを含み、さらに上記ダミーの信号ラインに対応したダミーの画素を含んでおり、
上記表示パネルを、各種表示フォーマットに合わせて同時に選択する画素数を変えて駆動することを特徴とする表示パネル駆動システム。