[go: up one dir, main page]

JP4094957B2 - メモリカード - Google Patents

メモリカード Download PDF

Info

Publication number
JP4094957B2
JP4094957B2 JP2002562573A JP2002562573A JP4094957B2 JP 4094957 B2 JP4094957 B2 JP 4094957B2 JP 2002562573 A JP2002562573 A JP 2002562573A JP 2002562573 A JP2002562573 A JP 2002562573A JP 4094957 B2 JP4094957 B2 JP 4094957B2
Authority
JP
Japan
Prior art keywords
substrate
cap
memory card
recess
back surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2002562573A
Other languages
English (en)
Other versions
JPWO2002062588A1 (ja
Inventor
隆弘 大澤
洋一 河田
敦 藤嶋
環 和田
健一 井村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Technology Corp
Hitachi Solutions Technology Ltd
Original Assignee
Renesas Technology Corp
Hitachi ULSI Systems Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp, Hitachi ULSI Systems Co Ltd filed Critical Renesas Technology Corp
Publication of JPWO2002062588A1 publication Critical patent/JPWO2002062588A1/ja
Application granted granted Critical
Publication of JP4094957B2 publication Critical patent/JP4094957B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/0772—Physical layout of the record carrier
    • G06K19/07732—Physical layout of the record carrier the record carrier having a housing or construction similar to well-known portable memory devices, such as SD cards, USB or memory sticks
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B29—WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29C—SHAPING OR JOINING OF PLASTICS; SHAPING OF MATERIAL IN A PLASTIC STATE, NOT OTHERWISE PROVIDED FOR; AFTER-TREATMENT OF THE SHAPED PRODUCTS, e.g. REPAIRING
    • B29C45/00—Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor
    • B29C45/14—Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor incorporating preformed parts or layers, e.g. injection moulding around inserts or for coating articles
    • B29C45/14639—Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor incorporating preformed parts or layers, e.g. injection moulding around inserts or for coating articles for obtaining an insulating effect, e.g. for electrical components
    • B29C45/14647—Making flat card-like articles with an incorporated IC or chip module, e.g. IC or chip cards
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07745—Mounting details of integrated circuit chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5388—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates for flat cards, e.g. credit cards
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/03—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H10D89/00
    • H01L25/0652—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H10D89/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, the devices being individual devices of subclass H10D or integrated devices of class H10
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/04—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same main group of the same subclass of class H10
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06562—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/15165—Monolayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49133—Assembling to base an electrical component, e.g., capacitor, etc. with component orienting
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49146—Assembling to base an electrical component, e.g., capacitor, etc. with encapsulating, e.g., potting, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49158—Manufacturing circuit on or in base with molding of insulated base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49204—Contact or terminal manufacturing
    • Y10T29/49208—Contact or terminal manufacturing by assembling plural parts
    • Y10T29/49222—Contact or terminal manufacturing by assembling plural parts forming array of contacts or terminals

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Theoretical Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Mechanical Engineering (AREA)
  • Credit Cards Or The Like (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Description

技術分野
本発明は電子装置及びその製造方法に関し、例えば、薄いカード内にＩＣ（集積回路）を組み込んだ半導体チップを内蔵したメモリカードの製造に適用して有効な技術に関する。
背景技術
デジタルカメラやオーディオプレーヤ等における記憶媒体として、ＳＤ（セキュアデジタル）カード，メモリー・ステック，マルチメディアカード等と呼称されるメモリカードが使用されている。このメモリカードは、その厚さが１．４〜３ｍｍ程度と薄いカードであることが特徴である。マルチメディアカードとは、Ｍｕｌｔｉ Ｍｅｄｉａ Ｃａｒｄ Ａｓｓｏｃｉａｔｉｏｎ（ＭＭＣＡ）から発行されている規格に準拠するメモリカードの総称である。
なお、特開２０００−２３６０４３公報には、チップカードに組立されるＣＯＢ（Ｃｈｉｐ Ｏｎ Ｂｏａｒｄ）パッケージの反り防止技術について記載されている。この文献には、印刷回路基板の一面に封止部を有するＣＯＢパッケージを、カード胴体の一面に設けた窪みからなる収納部に接着する構造例が記載されている。ＣＯＢ基板の反りを防止する技術を記載した公報としては、特開平１１−４５９５９号公報がある。
また、特開平８−１５６４７０号公報には、ＩＣカードに曲げによる変形が加わった場合にＩＣチップ実装部の先端コーナー部付近で破損が発生することを防止する技術が開示されている。この文献には、カード基板の穴に接着剤でＩＣモジュールを接着する際、ＩＣモジュールを穴部に押し込んで押圧すると、穴の外に接着剤がはみ出すことが記載されている。
本出願人においても、マルチメディアカードと呼称する小型メモリカーードを開発している。このメモリカード１は、第２９図（ａ）に示すように、カード状のキャップ２と、このキャップ２の一面に設けられた段付き状の窪み３に接着剤４を介して貼り付けられる封止部５を有する基板６とからなっている。基板６は配線基板となり、封止部５内には基板６に固定される複数の図示しない半導体チップと、この半導体チップの各電極と基板の配線とを電気的に接続する図示しないワイヤ等が存在する。
封止部５は絶縁性樹脂（レジン）で形成され、生産性を高めるためトランスファモールドによって形成されている。前記基板６はガラスエポキシ樹脂板で形成され、半導体チップはシリコン（Ｓｉ）で形成され、封止部５はエポキシ樹脂で形成されている。メモリカード１の表面はキャップ２の平坦な表面２ａ側であり、メモリカード１の裏面はキャップ２の裏面２ｂに張り付けられる基板６の裏面６ｂ側である。基板６の周囲に枠状に露出するキャップ２の面は裏面２ｂとなる。キャップ２の表面２ａ側や基板６の裏面６ｂには、必要に応じて所定の文字等を印刷したフィルム等が貼り付けられる。
このようなメモリカード１の製造において、下記のような不良が発生する場合があることが分かった。即ち、キャップ２に接着剤４を用いて基板６を接着した際、第２９図（ｂ）に示すように、基板６の裏面６ｂが窪むように反り返り、基板６の端がキャップ２の上面から突出してしまう。
これは、トランスファモールド及びモールド樹脂の熱硬化後の放熱時に、基板６、半導体チップ、封止部５の熱膨張係数の違いから生じる熱歪みが原因である。基板６を形成するガラスエポキシ樹脂板の熱膨張係数は１．３〜１．６×１０−５／℃程度、半導体チップを形成するＳｉの熱膨張係数は３．０×１０−６／℃程度、封止部５を形成するエポキシ樹脂の熱膨張係数は８〜１６×１０−６／℃程度である。この結果、トランスファモールド後、熱膨張係数の違いによって、第２９図（ｂ）に示すように、封止部５が基板６の表面６ａ側に突出し、基板６の裏面６ｂが中央が窪むように反りが発生してしまう。
このような基板６の裏面６ｂが窪むように反る現象のため、基板６の両端が均等にキャップ２に貼り付けられても、基板６の端はキャップ２の裏面６ｂ（第２９図では上面）から突出（突出量ａ）する。メモリカード１はデジタルカメラ等のスロットに挿入して使用するが、突出量が大きいと、この突出部分が引っ掛かり、メモリカード１をスロットに挿入できなくなる。前記突出量ａは、基板６の大きさによっても異なるが、例えば、縦３２ｍｍ、横２３ｍｍ、厚さ１．４ｍｍの場合、１５０〜２００μｍ程度にもなる。
また、キャップ２に基板６を貼り付ける際、偏って基板６がキャップ２に貼り付けられると、第２９図（ｃ）に示すように基板６の端は大きくなる。例えば、キャップ２の厚さが１．４ｍｍの場合、総厚ｃは１．７ｍｍにもなる。
さらに、基板６をキャップ２に接着剤４を用いて貼り付ける際、基板６の端とキャップ２の窪み３の周縁との間から矢印のように接着剤４がはみ出して盛り上がり部７が発生する。この接着剤の盛り上がり現象は、基板６が基板の外面が窪むように反る構造となることから、基板６をキャップ２に押し付けた場合、窪み３の中央側の接着剤４をその反りによって基板６の周縁に押し出すように働くことによって一層発生し易いことも分かった。
第３０図は市販されているＡ社のメモリカードの基板の反り状態を測定した結果を三次元的に表示したものである。目盛り０〜３２に示す縦の単位はｍｍであり、目盛り０〜２０で示す横の単位はｍｍであり、目盛り０〜１．６はキャップの表面からの厚さ（高さ）であり、単位はｍｍである。この例でも基板の中央が窪む構造になっている。また、基板の周縁はキャップの厚さ１．４ｍｍを越えて突出していることが分かる。
第３１図は市販されているＢ社のメモリカードの基板の反り状態を測定した結果を画像処理して三次元的に表示したものであり、第３０図と同様に基板の中央が窪む構造になっている。また、基板の周縁はキャップの厚さ１．４ｍｍを越えて突出していることが分かる。
第３２図は市販されているＣ社のメモリカードの基板の反り状態を測定した結果を画像処理して三次元的に表示したものであり、第３２図はメモリカードの長手方向に反って中央が突出するような円弧面となっている。この反り状態でも、基板の周縁はキャップの厚さ１．４ｍｍを越えて突出している。また、この例では基板の中央部に寄る側縁はさらにキャップよりも突出していることが分かる。
本発明の目的は、キャップの裏面の窪みに接着剤を介して基板を貼り付ける構造の電子装置において、キャップの裏面から基板縁が突出しない電子装置及びその製造方法を提供することにある。
本発明の他の目的は、キャップの裏面の窪みに接着剤を介して基板を貼り付ける構造のメモリカードにおいて、キャップの裏面から基板縁が突出しないメモリカード及びその製造方法を提供することにある。
本発明の他の目的は、キャップの裏面の窪みに接着剤を介して基板を貼り付ける構造の電子装置において、キャップの裏面に接着剤の流出による盛り上がり部が発生しない電子装置及びその製造方法を提供することにある。
本発明の他の目的は、キャップの裏面の窪みに接着剤を介して基板を貼り付ける構造のメモリカードにおいて、キャップの裏面に接着剤の流出による盛り上がり部が発生しないメモリカード及びその製造方法を提供することにある。
本発明の前記ならびにそのほかの目的と新規な特徴は、本明細書の記述および添付図面からあきらかになるであろう。
発明の開示
本願において開示される発明のうち代表的なものの概要を簡単に説明すれば、下記のとおりである。
（１）配線基板からなる基板と、前記基板の表面に固定されかつ所定の電極が前記基板の配線と電気的に接続される１つ以上の半導体チップと、前記基板の表面に形成され前記半導体チップを含む所定領域を覆う絶縁性樹脂からなる封止部と、前記基板及び前記封止部が収容できる窪みを裏面に有するキャップとを有し、前記基板は前記キャップの窪みに前記封止部を収容しかつ接着剤を介して前記キャップに貼り付けられてなる電子装置であって、前記基板の周縁は前記窪みから前記キャップの裏面に突出せず、かつ前記基板は中央が前記キャップから離れる方向に突出するように反っている。
このような電子装置（メモリカード）は例えば以下の方法で製造される。即ち、配線基板からなる基板の表面に半導体チップ（メモリチップ及びコントロールチップ）を固定する工程と、前記各半導体チップの電極と前記基板の配線を接続手段を用いて電気的に接続する工程と、前記半導体チップを含む所定領域を絶縁性樹脂でモールドして前記半導体チップ及び前記接続手段を被う封止部を形成する工程と、前記基板及び前記封止部が収容できる窪みを裏面に有するキャップの前記窪みに、前記封止部及び基板部分を入れて押し当て、前記窪み内に入れた接着剤で基板をキャップに接着する工程と、前記接着剤を硬化させる工程とによって電子装置を製造する方法であって、
前記基板を形成する材質の熱膨張係数及び前記封止部を形成する材質の熱膨張係数を選択して、モールド後の前記基板が、その中央が基板の裏面方向に突出するように反る形状に形成し、その後前記基板を前記キャップに前記接着剤を介して固定し、前記基板の周縁が前記窪みから前記キャップの裏面に突出せず、かつ前記基板の中央が前記キャップから離れる方向に突出するように反った電子装置を製造する。
前記（１）の手段によれば、（ａ）基板の周縁が窪みからキャップの裏面側に突出することがない。このため、メモリカードの場合、メモリカードがデジタルカメラ等のスロットに挿入できない等の不都合も発生しない。
（ｂ）基板は封止部が形成される基板の表面側が窪む構造となることから、基板を接着剤を用いてキャップに貼り付ける場合、基板をキャップに押し付けた際、基板の周縁部分が接着剤を取り囲み、内側に寄せるように作用するため、基板の周縁からキャップの裏面側に接着剤が洩れ出ることも抑止でき、従って、接着剤の洩れ出しに起因するメモリカードがデジタルカメラ等のスロットに挿入できない等の不都合の発生を抑えることができる。
（ｃ）上記（ａ），（ｂ）により、メモリカードの寸法精度向上及び突起や接着剤の洩れ出しも抑止できることから、品質が安定するとともに、製造における歩留りも向上し、製品コストの低減が達成できる。
発明を実施するための最良の形態
以下、図面を参照して本発明の実施の形態を詳細に説明する。なお、発明の実施の形態を説明するための全図において、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。
（実施形態１）
本実施形態１では、電子装置として、例えば、メモリチップとそのメモリチップをコントロールするコントロールチップを搭載したメモリカード（例えば、６４ＭＢの大容量のマルチメディアカード）に本発明を適用した例について説明する。
第１図乃至第２０図は本発明の一実施形態（実施形態１）であるメモリカードの製造に係わる図である。第１図〜第４図はメモリカードの構造に係わる図であり、第５図〜第９図はメモリカードの裏面の基板の反り状態に係わる三次元的表示図とその元データであり、第１０図は封止部に使用する樹脂の違いによる基準仮想平面からの距離ｒの違いを示すグラフであり、第１１図〜第２０図はメモリカードの製造に係わる図である。
メモリカード１は、外観的には第２図〜第４図に示すように、薄い板状体（カード）となっている。第２図はメモリカードの表面を示す平面図、第３図はメモリカードの裏面を示す底面図、第４図はメモリカードの裏面を示す底面図である。また、第１図はメモリカードの誇張した模式的断面図である。
本実施形態１のメモリカード１は、第１図〜第４図に示すように、カード状のキャップ２と、このキャップ２の一面に設けられる段付き状の窪み３に接着剤４を介して貼り付けられる封止部５を有する基板６とからなっている。キャップ２の露出する平坦な面が表面２ａとなり、メモリカード１の表面側となり、機能や製品内容等を記したシール９ａが貼り付けられている。また、基板６の露出面である裏面６ｂ側がメモリカード１の裏面側となる。
基板６は配線基板構造からなり、その表面６ａに図示しない半導体チップを１乃至複数搭載するとともに、この半導体チップの電極と基板６の配線を導電性のワイヤで接続し、さらにトランスファモールドによって形成した絶縁性樹脂からなる封止部５で前記半導体チップやワイヤを被った構造になっている。基板６は、例えば、厚さが０．３３ｍｍ、幅２１ｍｍ、長さ３０ｍｍのガラスエポキシ樹脂配線板（本発明においては、ガラスエポキシ樹脂配線板として熱膨張係数が１．３×１０−５／℃〜１．６×１０−５／℃となるものを使用できる）また、この長方形（四角形）の基板６は、その一隅が、第１４図及び第１５図に示すように、斜めに切り取られた傾斜面となっている。第３図に示すように、メモリカード１の裏面には基板６の裏面６ｂに設けられた外部電極端子８ｂが露出している。この外部電極端子８ｂは、メモリカード１をデジタルカメラのスロットに挿入した際、スロット内の電極端子と接触する。なお、第１４図に示すように、基板６の表面６ａには前記外部電極端子８ｂに対応する検査用の電極端子８ａと、検査用の電極端子８ｃ，８ｄが設けられている。
キャップ２は、第１７図及び第１８図にも示すように、樹脂ケース（例えば、ＰＰＥ：ｐｏｌｙｐｈｅｎｙｌｅｔｈｅｒ）からなり、例えば、縦（長さ）３２ｍｍ、横（幅）２３ｍｍ、厚さ１．４ｍｍとなっている。キャップ２の裏面２ｂには段付き状の窪み３が設けられている。この段付き状の窪み３は、前記基板部分が入る浅い窪み３ａと、浅い窪み３ａの底に設けられる封止部５が入る深い窪み３ｂとからなっている。基板６は１隅を斜めに切り欠いた長方形（長さ３０ｍｍ、幅２１ｍｍ）となっていることから、浅い窪み３ａはこの形状よりも僅かに大きい形状になっている。基板６を入れた状態での浅い窪み３ａとの周縁のクリアランスは０．１５ｍｍ程度となる。
また、深い窪み３ｂは基板６の表面６ａに形成された封止部５が入る窪みであり、封止部５の高さを０．６４ｍｍ程度とした場合、深い窪み３ｂの深さは、例えば０．７１ｍｍとなり、７０μｍのクリアランスが発生するようになっている。使用する接着剤によっても違うが、接着剤は４０μｍ程度の高さ空間がないと順調に流動しない。従って、本実施形態１ではクリアランスを７０μｍとしてある。また、深い窪み３ｂの内周面と封止部５の外周面との間にも所定のクリアランスが存在するように設定され、深い窪み３ｂから浅い窪み３ａに接着剤４が流動できるようになっている。
本実施形態１のメモリカード１は、第１図に示すように、基板６の縁が浅い窪み３ａ内に引っ込んで外に突出しない構造が特徴の一つであることから、前記基板６の主面上に形成された封止部５の上面、即ち封止部５のキャップ２の深い窪み３ｂの底部に近接する面から、前記基板６の周縁における基板６裏面までの高さが、キャップ２の窪みに収まる形状であること、即ち前記封止部５の上面から基板６の周縁における基板６裏面までの高さが、キャップ２の深い窪み３ｂの底部から、キャップ２裏面２ｂまでの高さよりも低い形状であることで、基板６の周縁が浅い窪み３ａ内に収まる形状を実現することができる。前記浅い窪み３ａの深さは基板６の厚さにこの基板６を窪み底に貼り付ける接着剤４の厚さの和よりも深くなっている。例えば、基板６が０．３８ｍｍ厚さである場合、接着剤４の厚さをも勘案して浅い窪み３ａの深さは０．２８ｍｍとし、接着剤４が介在しない場合の差を０．０５ｍｍとしている。これにより、接着剤４の供給量によっても異なるが、第１図に示すように、キャップ２の裏面２ｂと基板６の端の上縁との段差ｆを、例えば、０〜０．０５ｍｍとなるようにメモリカード１を製造する。
また、キャップ２の裏面２ｂからの突出高さｇは、規格に納まることが重要であり、例えば、ｇは０．１５ｍｍ以下となる。
本実施形態１では、基板６の縁が浅い窪み３ａ内に引っ込んで外に突出しない構造とさせるため、第１図に示すように、基板６の裏面６ｂの中央側が突出するように反らせ、基板６の表面６ａの周縁が浅い窪み３ａの底に接触するような反り構造となっている。これは、基板６を形成する材料の熱膨張係数と封止部５を形成する材料の熱膨張係数を選択することが有効である。
第１０図は本発明者によって行った実験から求めたグラフである。本実施形態１の構造において、基板６として、熱膨張係数が１．５×１０−５／℃のガラスエポキシ樹脂板を使用して、封止部５を構成する樹脂（レジン）を変えて基板６の反りを調べたものである。レジンＡ〜レジンＦは、市販されている樹脂のうち、目的を達成するものと考えて選択したものであり、その成分の違いによってそれぞれ熱膨張係数αが異なっている。
第１図に示すように、基板６の裏面６ｂの周縁から裏面６ｂの突出高さ、換言するならば、基板６の裏面６ｂの中央表面を基準仮想平面とした場合の、基準仮想平面から基板６の裏面６ｂ側の周縁までの距離をｒとした場合、熱膨張係数が８×１０−６／℃のレジンＡでは基板６の裏面６ｂが窪むようにマイナス（−）に反るが、１２×１０−６／℃のレジンＢでは主に熱膨張係数及び樹脂の硬化収縮の影響により、基板６の表面６ａが窪むようにプラス（＋）に反り、熱膨張係数がレジンＢよりも更に大きいレジンＣ〜レジンＦではその熱膨張係数が大きい程、基板６の表面６ａが窪むプラス反りが大きくなり、距離ｒが大きくなることが分かる。
本実施形態１では、距離ｒの最大値を、例えば、０．２ｍｍとし、組立後の基板６の裏面６ｂの突出高さｇが規格に納まるようにした。この０．２ｍｍは接着剤４の厚さのばらつきをも含む上での数値であり、接着剤４の厚さの一定化によっては距離ｒの最大値は０．２ｍｍとは限らなくなる。
従って、一例として、距離ｒを０．２ｍｍ＞ｒ≧０にできるレジンを使用することとし、本発明ではレジンは、第１０図においてレジンＢ〜レジンＥを使用することとする。しかしながら、供給するレジンの種類が増大し、その供給されるレジンの熱膨張係数が９×１０−６／℃程度〜１６×１０−６／℃程度の範囲のものであればそれらも使用できることになる。
なお、前記距離ｒは、規格値が変わればこの距離ｒの設定は変更することは勿論のことである。また、規格以外の製品要求がある場合には、その要求に対応する距離ｒを選択することも勿論である。
本実施形態１ではレジンＢを使用する。第５図はレジンＢを使用して製造した場合のメモリカード１の裏面側の平坦度を測定して得た三次元的表示図である。ここにはキャップ２の枠状の裏面２ｂと、その内側のプラス反りを起こした基板６の裏面６ｂの平坦度が示されている。第５図の左から背面左には１．４ｍｍの高さに略一致するキャップ２の裏面２ｂが示され、その内側の基板６の裏面６ｂの周縁は１．４ｍｍよりも低く、中央部分では１．４８〜１．４９程度と高くなっている。第６図は第５図の三次元的表示図を作成する元データの一部を示す数表であり、基板６の周縁の裏面６ｂの高さは１．４ｍｍよりも小さい数値となり、内側に向かうに従って数値は大きくなり、中央部分では１．４８〜１．４９ｍｍ代となっている。元データはその一部を示すものであるが、この元データから第５図の三次元的表示図を得ている。
第７図〜第９図は三次元的表示図のそれぞれ一部を示す図であり、第７図は第５図における前面を含む基板の裏面の反り状態を示す図であり、第８図は第５図の三次元的表示図の背面を含む基板の裏面の反り状態を示す図であり、第９図は端子部を含む基板の裏面の反り状態を示す図である。
本実施形態１のメモリカード１の基板６の裏面６ｂの反りの特徴は下記のように幾つかの表現形態で表現できる。
▲１▼前記基板の中央部分は前記基板の各辺部分よりも高く突出する。
▲２▼前記基板の中央部分は前記基板の各隅部分よりも高く突出する。
▲３▼前記基板を縦横それぞれ３等分し、中央領域と、この中央領域の周囲に広がる周辺領域とした場合、前記中央領域の最も高く突出した高い部分は、他の前記周辺領域のそれぞれの最も高く突出した部分よりも高くなる。
▲４▼前記基板を縦横それぞれ３等分し、中央領域と、この中央領域の周囲に広がる周辺領域とした場合、前記中央領域の最も突出高さが低い部分は、前記基板の周縁の最も高さが高い部分よりも高く突出している。
▲５▼前記基板を縦横それぞれ３等分し、中央領域と、この中央領域の周囲に広がる周辺領域とした場合、前記中央領域の突出高さの平均値は、他の前記周辺領域のそれぞれの突出高さの平均値よりも高くなる。
つぎに、このようなメモリカード１の製造方法について、第１１図（ａ）〜（ｄ）を参照しながら説明する。第１１図はメモリカードの製造における各製造段階の状態を示す模式図である。
第１１図（ａ）に示すように、既に説明した熱膨張係数が１．５×１０−５／℃となるガラスエポキシ樹脂配線板からなる基板６を用意する。その後、基板６の表面６ａに半導体チップ１５を固定する。半導体チップ１５としてメモリチップ１５ａと、このメモリチップ１５ａをコントロールするコントロールチップ１５ｂを固定する。その後、各半導体チップ１５の図示しない電極と基板６の表面６ａに形成された図示しない配線を導電性のワイヤ１６で電気的に接続する。電極と配線の接続手段は他の手段であってもよい。
つぎに、第１１図（ｂ）に示すように、常用のトランスファモールド機によって基板６の表面６ａ側に封止部５を形成する。この封止部５は、前述のように、基板６を第１１図（ｂ）に示すように、表面６ａが窪むように反らせるため、熱膨張係数が１２×１０−６／℃（Ｓｉ）となるレジンＢを使用する。このレジンＢはエポキシ樹脂である。このトランスファモールド後においては、封止部５と基板６との熱膨張係数の違いから、厳密には基板６の表面６ａに固定されるシリコンからなる半導体チップ１５の存在も含むが、基板６はその中央が基板の裏面６ｂ方向に突出するように反る形状（プラス反り構造）になる。
この結果、反りによる距離ｒは０．１ｍｍ程度となる。封止部５をトランスファモールドによって形成することから、封止部５の寸法精度が良好であるとともに、生産性が高く封止部形成コストを低減することができる。
つぎに、第１１図（ｃ）に示すように、前述のキャップ２を用意した後、キャップ２の裏面２ｂを上にする。その後、ディスペンサを使用して窪み３内に高精度の量制御のもとに接着剤４を供給する。この接着剤４の量制御は基板６の縁から接着剤４が洩れ出ないようにするためにも重要である。
つぎに、第１１図（ｃ）に示すように、封止部５が下面側になるようにして基板６をキャップ２に対して位置決めし、封止部５及び基板６が窪み３内に入るようにして押し当てる。このとき、キャップ２の窪み３内の接着剤４は、封止部５の下面となる表面による押圧力によって広がろうとするが、接着剤４の量が適正になっていることと、基板６が円弧状に反り、基板６の周縁が垂れ下がるようになっていることから、深い窪み３ｂから浅い窪み３ａに向かって広がる接着剤４を内部に収まるようにして接着がなされる。従って、第１１図（ｄ）に示すように、最も適正に接着剤４の供給量が制御されたもとでは、接着剤４は基板６の反り返った表面６ａ内に納まり、基板６の周縁よりも外側には洩れ出なくなる。従って、第２９図（ｄ）に示すような盛り上がり部７は発生しなくなる。基板６をキャップ２に貼り付けた後、前記接着剤４の硬化処理がなされる。
この結果、第１１図（ｄ）に示すように、基板６の周縁が窪み３からキャップ２の裏面２ｂ側に突出せず、かつ基板６の中央がキャップ２から離れる方向に突出するように反ったメモリカード１（電子装置）を製造することができる。また、キャップ２の裏面２ｂからの基板６の裏面６ｂの突出高さｇは、例えば、第６図に示すように、１．４９２ｍｍを含む１．４９０ｍｍ程度以下となり、規格を満足するようになる。
その後、キャップ２の表面２ａにシール９ａを貼り付けて第２図〜第４図に示すメモリカード１を製造する。
第１２図及び第１３図は本実施形態１のメモリカードの製造で製造される具体的な一例に係わる図であり、第１２図は半導体チップの搭載が終了した基板の平面図であり、第１３図はメモリカードの製造において半導体チップの搭載，ワイヤボンディング，封止部形成が終了した基板の模式的断面図である。
第１２図は基板６の表面６ａを示し、表面６ａにはメモリチップ１５ａ及びコントロールチップ１５ｂが固定されている。なお、符号を付けて説明はしないが、表面６ａには所定のパターンの配線が設けられている。
基板６に半導体チップ１５を固定した後、第１３図に示すように、半導体チップ１５の図示しない電極と表面６ａの配線はワイヤ１６で電気的に接続される。また、これら半導体チップ１５及びワイヤ１６等を含む所定表面６ａ領域に封止部５が形成される。なお、封止部５の表面の基板６からの高さを低くするために、基板６の表面６ａに窪みを設け、この窪みに半導体チップ１５を固定するようにしてもよい。
第１９図及び第２０図は本実施形態１のメモリカードの製造で製造される具体的な他の例に係わる図であり、第１９図は半導体チップの搭載が終了した基板の平面図であり、第２０図はメモリカードの製造において半導体チップの搭載，ワイヤボンディング，封止部形成が終了した基板の模式的断面図である。
第１９図は基板６の表面６ａを示し、表面６ａにはメモリチップ１５ａ及びコントロールチップ１５ｂが固定されている。この例では、第２図０により明瞭に示すように、メモリチップ１５ａが二段重ねて基板６に固定されている。この例では第１９図に示すように、基板６に第１のメモリチップ１５ａを搭載した後、この第１のメモリチップ１５ａ上にずらして第２のメモリチップ１５ａを重ねて固定し、第２０図に示すように、その後前記第１のメモリチップ１５ａ及び前記第２のメモリチップ１５ａの露出した表面に設けられた各電極と基板６の配線をワイヤ１６で電気的にそれぞれ接続するものである。この例では、さらにメモリの大容量化が達成できる。この例は半導体チップ１５の固定方法とワイヤボンディング方法が第１２図及び第１３図の例と異なるだけで他は同じである。
なお、メモリチップ１５ａを二段に固定する構造では、第２１図に示すように、基板６の表面６ａに窪み２０を設け、この窪み底に第１のメモリチップ１５ａを固定し、さらにこの第１のメモリチップ１５ａ上に第２のメモリチップ１５ａを固定するようにすれば、封止部５の高さの増大を低減できる。また、この際、ワイヤを低くする常用の手法を採用することによって、基板にメモリチップを一段固定する場合の封止部の高さと同じにすることも可能である。
本実施形態１によれば以下の効果を有する。
（１）基板６の厚さとこの基板６を窪み３の窪み底に接着する接着剤４の厚さの和よりも浅い窪み３ａは深く形成されていることと、基板６と封止部５を形成する材料の熱膨張係数は選択されて封止部５が形成される基板６の表面６ａ側が窪み、裏面６ｂ側が円弧状に突出するような反り状態となるため、基板６の周縁が窪み（浅い窪み３ａ）からキャップ２の裏面２ｂ側に突出することがない。従って、メモリカード１がデジタルカメラ等のスロットに挿入できない等の不都合も発生しない。
（２）基板６は封止部５が形成される基板６の表面６ａ側が窪む構造となることから、基板６を接着剤４を用いてキャップ２に貼り付ける場合、基板６をキャップ２に押し付けた際、基板６の周縁部分が接着剤４を取り囲み、内側に寄せるように作用するため、基板６の周縁からキャップ２の裏面２ｂ側に接着剤４が洩れ出ることも抑止でき、従って、接着剤４の洩れ出しに起因するメモリカード１のデジタルカメラ等のスロットに挿入できない等の不都合も発生しなくなる。
（３）前記接着剤はこの基板の前記周縁よりも内側に位置していることから、基板の周縁はキャップの浅い窪み内からキャップの裏面側に突出することがない。
（４）基板６及び封止部５はその熱膨張係数を選択し、上記反りの程度が所定に選択される結果、メモリカード１の厚さも規格に適合するようになる。
（５）上記（１）〜（４）により、メモリカード１の寸法精度向上及び突起や接着剤４による盛り上がり部の発生も抑止できることから、メモリカード１の品質が安定するとともに、製造における歩留りも向上し、製品コストの低減が達成できる。
（６）基板にメモリチップを多段に重ねる構成では、メモリの大容量化が達成できる。また、メモリチップ以外の半導体チップを多段に組み込む構成は多機能化にも適する。
（７）基板に窪みを設け、この窪み底に半導体チップを固定する構造では、封止部の高さを低くでき、メモリカード等の電子装置の薄型化が可能になる。また、この窪み底に半導体チップを多段に積層化する構造では、封止部の高さの増大を低減できる。メモリチップを２段窪み底に積層固定する構造では、ワイヤを低くする手法を採用することによって、基板にメモリチップを一段固定する場合の封止部の高さと同じにすることも可能である。
（８）外部電極端子８ｂ部分でのメモリカード１の厚さ（電極表面からキャップ表面までの距離）は、メモリカード１の挿入方向の先端に近いほど薄くなる形状となるため、メモリカードの電極部分を弾性力によって挟持する形式のスロットへの挿入／抜き出しがより容易になる。
（実施形態２）
第２２図は本発明の他の実施形態（実施形態２）であるメモリカードにおけるキャップの裏面を示す平面図である。
本実施形態２では、第２２図に示すように、キャップ２の裏面２ｂの浅い窪み３ａの隅部に溝２５がそれぞれ放射方向に設けられている。このように、キャップ２の浅い窪み３ａの隅部に溝２５をそれぞれ放射方向に設けておくことによって、接着剤４によってキャップ２に基板６を接着する際、溝２５は接着剤４を案内して浅い窪み３ａにより均等に接着剤４を案内することになり、基板６の接着強度の向上と接着の信頼性が高くなる。
（実施形態３）
第２３図は本発明の他の実施形態（実施形態３）であるメモリカードの誇張した模式的断面図である。
本実施形態４では、第２３図に示すように、キャップ２の浅い窪み３ａの底面に深い窪み３ｂを囲むように溝２６が設けられている。また、この溝２６と深い窪み３ｂとの間の浅い窪み底面は前記溝２６の外側の浅い窪み底面よりも僅かに低くなっている。例えば、４０〜７０μｍ程度低くなっている。
即ち、キャップ２の浅い窪み３ａの底面に深い窪み３ｂを囲むように溝２６を設けておくことによって、接着剤４によってキャップ２に基板６を接着する際、深い窪み３ｂから溢れ出た接着剤４を溝２６内に溜めることができる。このように、深い窪み３ｂから溢れ出た接着剤４を溝２６内に溜めることができることから、基板６の周縁からキャップ２の外に接着剤４が洩れ出なくなり、前記実施形態１の効果と相俟って接着剤による盛り上がり部の発生も発生しなくなる。
（実施形態４）
第２４図は本発明の他の実施形態（実施形態４）であるメモリカードにおける封止部を有する基板の裏面を示す底面図である。
本実施形態４では、基板６の表面６ａに形成された封止部５の窪み３（深い窪み３ｂ）の底に対面する表面に内側から外側に向かって放射状に延在する溝２７が複数設けられている。
このように封止部５の表面に放射状に溝２７を設けておけば、接着剤４によってキャップ２に基板６を接着する際、溝２７で接着剤４を案内して深い窪み３ｂは勿論のこと浅い窪み３ａにより均等に接着剤４を案内することができ、基板６の接着強度の向上と接着の信頼性が高くなる。
なお、図では封止部５の４隅に溝２７が設けられているが、辺の部分等さらに溝数を増やすことによって窪みの外周全域に接着剤４を均一に分散させることができる。
（実施形態５）
第２５図は本発明の他の実施形態（実施形態５）であるメモリカードにおけるキャップの裏面を示す平面図、第２６図はメモリカードの基板の貼り付け状態を示す模式的断面図である。
本実施形態５では、トランスファモールドによって形成される封止部５のゲートとなった領域とエアーベントとなった領域に対応するキャップ２の浅い窪み３ａ部分に、第２６図に示すように、封止部５に樹脂部（バリ）３０ａ，３０ｂが除去されずに残留することかある。そこで、ゲートとなった領域とエアーベントとなった領域に対応するキャップ２の浅い窪み３ａ部分に、第２５図にも示すように、前記樹脂部（バリ）３０ａ，３０ｂがキャップ２の内面に接触しないように窪み３１ａ，３１ｂを設けてある。
即ち、封止部５をトランスファモールドによって形成する場合、ゲートとなる領域とエアーベントとなる領域に対応するキャップ２の浅い窪み３ａに逃げ窪みとなる窪み３１ａ，３１ｂを設けておき、基板６をキャップ２に貼り付ける際、封止部５に残留するゲート部分で硬化した樹脂部３０ａ及び封止部５に残留するエアーベント部分で硬化した樹脂部３０ｂが窪み３１ａ，３１ｂの底に接触させないようにして、確実に基板６を接着剤４に接着するものである。これにより、基板６の傾きを防止し、歩留りが向上する。
（実施形態６）
第２７図は本発明の他の実施形態（実施形態６）であるメモリカードにおけるキャップの裏面を示す平面図、第２８図は第２７図のＣ−Ｃ線に沿う断面図である。
本実施形態６は、実施形態３のキャップ２の浅い窪み３ａの底面に深い窪み３ｂを囲むように溝２６を設けて深い窪み３ｂから流れ出した余分の接着剤４を溝２６内に溜めて接着剤４が基板６の周縁からキャップ２の外に流れ出さないようにする構成と、実施形態５のキャップ２の浅い窪み３ａ部分に窪み３１ａ，３１ｂを設けて、封止部５に残留する樹脂部（バリ）３０ａ，３０ｂによっても確実に基板６をキャップ２に接着できる構成を有するものである。これにより、メモリカード１の製造歩留りが向上しコストの低減が可能になる。
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、下記のとおりである。
（１）キャップの裏面の窪みに接着剤を介して基板を貼り付ける構造の電子装置において、キャップの裏面から基板縁が突出しない電子装置及びその製造方法を提供することができる。
（２）キャップの裏面の窪みに接着剤を介して基板を貼り付ける構造のメモリカードにおいて、キャップの裏面から基板縁が突出しないメモリカード及びその製造方法を提供することができる。
（３）キャップの裏面の窪みに接着剤を介して基板を貼り付ける構造の電子装置において、キャップの裏面に接着剤の流出が発生しない電子装置及びその製造方法を提供することができる。
（４）キャップの裏面の窪みに接着剤を介して基板を貼り付ける構造のメモリカードにおいて、キャップの裏面に接着剤の洩れ出しが発生しないメモリカード及びその製造方法を提供することができる。
産業上の利用可能性
以上本発明者によってなされた発明を実施形態に基づき具体的に説明したが、本発明は上記実施形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
以上の説明では主として本発明者によってなされた発明をその背景となった利用分野であるメモリカードに本発明を適用した例について説明したが、メモリカード以外の他の電子装置にも適用できることは勿論である。例えば、カード製品としては、ＲＯＭ（Ｒｅｅｄ ｏｎｌｙ Ｍｅｍｏｒｙ）カード，ＲＡＭ（Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）カード等やメモリやＣＰＵを内蔵したＩＣカード等にも適用でき、前記実施例同様な効果が得られる。
本発明は少なくともキャップに基板を接着剤を用いて固定する構造の電子装置の製造技術には適用できる。
【図面の簡単な説明】
第１図は、本発明の一実施形態（実施形態１）であるメモリカードの誇張した模式的断面図である。
第２図は、前記メモリカードの表面を示す平面図である。
第３図は、前記メモリカードの裏面を示す底面図である。
第４図は、第３図のＡ−Ａ線に沿う断面図である。
第５図は、前記メモリカードの裏面における枠状のキャップ部分と基板の裏面の反り状態を示す測定結果に基づく三次元的表示図である。
第６図は、第５図の三次元的表示図を作成する元データの一部を示す数表である。
第７図は、第５図の三次元的表示図の前面を含む基板の裏面の反り状態を示す一部の三次元的表示図である。
第８図は、第５図の三次元的表示図の背面を含む基板の裏面の反り状態を示す一部の三次元的表示図である。
第９図は、第５図の三次元的表示図の端子部を含む基板の裏面の反り状態を示す一部の三次元的表示図である。
第１０図は、本実施形態１のメモリカードにおいて、封止部に使用する樹脂の違いによる基準仮想平面からの距離ｒの違いを示すグラフである。
第１１図は、本実施形態１のメモリカードの製造における各製造段階の状態を示す模式図である。
第１２図は、本実施形態１のメモリカードの製造において半導体チップの搭載が終了した基板の平面図である。
第１３図は、本実施形態１のメモリカードの製造において半導体チップの搭載，ワイヤボンディング，封止部形成が終了した基板の模式的断面図である。
第１４図は、本実施形態１のメモリカードの製造において封止部が形成された基板の表面を示す平面図である。
第１５図は、本実施形態１のメモリカードの製造において封止部が形成された基板の裏面を示す底面図である。
第１６図は、本実施形態１のメモリカードの製造において封止部が形成された基板の側面図である。
第１７図は、本実施形態１のメモリカードの製造において使用するキャップの裏面を示す平面図である。
第１８図は、第１７図のＢ−Ｂ線に沿う断面図である。
第１９図は、本実施形態１のメモリカードの製造において製造する他のメモリカードの例における半導体チップ搭載が終了した基板の平面図である。
第２０図は、本実施形態１のメモリカードの製造において製造する他のメモリカードの例における半導体チップ搭載，ワイヤボンディング，封止部形成が終了した基板の模式的断面図である。
第２１図は、本実施形態１のメモリカードの製造において製造するさらに他のメモリカードの例における半導体チップ搭載，ワイヤボンディング，封止部形成が終了した基板の模式的断面図である。
第２２図は、本発明の他の実施形態（実施形態２）であるメモリカードにおけるキャップの裏面を示す平面図である。
第２３図は、本発明の他の実施形態（実施形態３）であるメモリカードの誇張した模式的断面図である。
第２４図は、本発明の他の実施形態（実施形態４）であるメモリカードにおける封止部を有する基板の裏面を示す底面図である。
第２５図は、本発明の他の実施形態（実施形態５）であるメモリカードにおけるキャップの裏面を示す平面図である。
第２６図は、本実施形態５のメモリカードの基板の貼り付け状態を示す模式的断面図である。
第２７図は、本発明の他の実施形態（実施形態６）であるメモリカードにおけるキャップの裏面を示す平面図である。
第２８図は、第２７図のＣ−Ｃ線に沿う断面図である。
第２９図は、本出願人が本発明に先立って検討したメモリカードと、組み立て不良状態を示す模式的断面図である。
第３０図は、市販されているＡ社のメモリカードの基板の反り状態を測定した結果に基づく三次元的表示図である。
第３１図は、市販されているＢ社のメモリカードの基板の反り状態を測定した結果に基づく三次元的表示図である。
第３２図は、市販されているＣ社のメモリカードの基板の反り状態を測定した結果に基づく三次元的表示図である。

Claims (3)

  1. 配線を有する基板と、
    第１の４辺を有し、前記第１の４辺のうちの１辺である第１の辺の側の表面に設けられた第１の電極を備え、前記第１の辺に対向する第２の辺より前記第１の辺は前記基板の中央部に近くなるように前記基板に搭載された第１のメモリチップと、
    第２の４辺を有し、前記第１のメモリチップの前記第１の辺に前記第２の４辺のうちの１辺である第３の辺が並び、前記第１のメモリチップの前記第２の辺を覆うようにずらして重ねられ、前記第３の辺に対向する辺より前記第３の辺は前記基板の前記中央部に近くなるようにされ、前記第３の辺の側の表面に設けられた第２の電極を備える第２のメモリチップと、
    前記基板の配線と前記第１のメモリチップの前記第１の電極とを接続する前記第１の４辺のうちの前記第１の辺の側に集中して設けられた第１のワイヤと、
    前記基板の配線と前記第１のメモリチップの前記第２の電極とを接続する前記第２の４辺のうちの前記第３の辺の側に集中して設けられた第２のワイヤと、
    前記基板の表面に形成され前記第１と第２のメモリチップを含む所定領域を覆う絶縁性樹脂からなる封止部と、
    窪みを裏面に有するキャップとを有し、
    前記基板は前記キャップの窪みに前記封止部を収容しかつペースト状の接着剤を用いて、前記接着剤を硬化させることにより前記キャップに貼り付けられてなる電子装置であって、
    前記基板の周縁部は前記窪みから前記キャップの裏面に突出せず、かつ前記基板の前記中央部が前記キャップから離れる方向に突出するように反っていることを特徴とするメモリカード。
  2. 配線を有する基板と、
    第１の４辺を有し、前記第１の４辺のうちの１辺である第１の辺の側の表面に設けられた第１の電極を備え、前記第１の辺に対向する第２の辺より前記第１の辺は前記基板の中央部に近くなるように前記基板に搭載された第１のメモリチップと、
    第２の４辺を有し、前記第１のメモリチップの前記第１の辺に前記第２の４辺のうちの１辺である第３の辺が並び、前記第１のメモリチップの前記第２の辺を覆うようにずらして重ねられ、前記第３の辺に対向する辺より前記第３の辺は前記基板の前記中央部に近くなるようにされ、前記第３の辺の側の表面に設けられた第２の電極を備える第２のメモリチップと、
    前記基板の配線と前記第１のメモリチップの前記第１の電極とを接続する前記第１の４辺のうちの前記第１の辺の側に集中して設けられた第１のワイヤと、
    前記基板の配線と前記第１のメモリチップの前記第２の電極とを接続する前記第２の４辺のうちの前記第３の辺の側に集中して設けられた第２のワイヤと、
    前記基板の表面に形成され前記第１と第２のメモリチップを含む所定領域を覆う絶縁性樹脂からなる封止部と、
    第１の窪みを裏面に有するキャップとを有し、
    前記基板は前記キャップの第１の窪みに前記封止部を収容しかつ接着剤を介して前記キャップに貼り付けられてなる電子装置であって、
    前記基板は第２の窪みを有し、前記第２の窪みに前記第１のメモリチップが配置され、
    前記基板の周縁部は前記第１の窪みから前記キャップの裏面に突出せず、かつ前記基板の前記中央部が前記キャップから離れる方向に突出するように反っていることを特徴とするメモリカード。
  3. 前記第１と第２のワイヤを前記第１と第２のメモリチップとで挟むように前記第１と第２のメモリチップをコントロールするコントロールチップが前記基板に搭載されているこ とを特徴とする請求項１又は請求項２に記載のメモリカード。
JP2002562573A 2001-02-02 2001-02-02 メモリカード Expired - Fee Related JP4094957B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2001/000775 WO2002062588A1 (fr) 2001-02-02 2001-02-02 Dispositif électronique et procédé de fabrication

Publications (2)

Publication Number Publication Date
JPWO2002062588A1 JPWO2002062588A1 (ja) 2004-06-03
JP4094957B2 true JP4094957B2 (ja) 2008-06-04

Family

ID=11736989

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002562573A Expired - Fee Related JP4094957B2 (ja) 2001-02-02 2001-02-02 メモリカード

Country Status (4)

Country Link
US (3) US7086600B2 (ja)
JP (1) JP4094957B2 (ja)
TW (1) TWI225379B (ja)
WO (1) WO2002062588A1 (ja)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3815936B2 (ja) * 2000-01-25 2006-08-30 株式会社ルネサステクノロジ Ｉｃカード
JP2005122657A (ja) * 2003-10-20 2005-05-12 Renesas Technology Corp Ｉｃカード
TW200612345A (en) * 2004-10-07 2006-04-16 Advanced Flash Memory Card Technology Co Ltd Structure of memory card and producing method thereof
US8107207B2 (en) * 2008-08-08 2012-01-31 Surge Suppression Incorporated Potted electrical circuit with protective insulation
JP2007183776A (ja) * 2006-01-06 2007-07-19 Renesas Technology Corp 半導体装置
US8124879B2 (en) * 2006-05-22 2012-02-28 Panasonic Corporation Printed board
KR100840790B1 (ko) * 2006-11-29 2008-06-23 삼성전자주식회사 반도체 모듈 및 그의 제조 방법
WO2008152774A1 (ja) * 2007-06-15 2008-12-18 Panasonic Corporation メモリカードおよびその製造方法
KR20100001259A (ko) * 2008-06-26 2010-01-06 삼성전자주식회사 메모리 카드 및 그의 제조방법
USD794034S1 (en) * 2009-01-07 2017-08-08 Samsung Electronics Co., Ltd. Memory device
USD795261S1 (en) * 2009-01-07 2017-08-22 Samsung Electronics Co., Ltd. Memory device
USD795262S1 (en) * 2009-01-07 2017-08-22 Samsung Electronics Co., Ltd. Memory device
USD794643S1 (en) * 2009-01-07 2017-08-15 Samsung Electronics Co., Ltd. Memory device
USD794644S1 (en) * 2009-01-07 2017-08-15 Samsung Electronics Co., Ltd. Memory device
USD794641S1 (en) * 2009-01-07 2017-08-15 Samsung Electronics Co., Ltd. Memory device
USD794642S1 (en) * 2009-01-07 2017-08-15 Samsung Electronics Co., Ltd. Memory device
US9121900B2 (en) * 2011-12-02 2015-09-01 Sandisk Technologies Inc. Systems and methods for sensing signals communicated with a host device or on an interface of plug-in card when there is lack of access to sensing points
CN108847263B (zh) 2013-10-23 2021-03-23 钰创科技股份有限公司 具有嵌入式内存的系统级封装内存模块
JP6779685B2 (ja) * 2016-07-12 2020-11-04 株式会社シグマ 粘着性テープ剤製造装置
JP7444711B2 (ja) * 2020-06-24 2024-03-06 株式会社日立製作所 パワーモジュール及びこれを用いた電力変換装置

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA1204213A (en) * 1982-09-09 1986-05-06 Masahiro Takeda Memory card having static electricity protection
JPH03254994A (ja) 1990-03-05 1991-11-13 Matsushita Electric Ind Co Ltd データ担体
JP3100738B2 (ja) 1992-03-06 2000-10-23 株式会社東芝 Ｉｃカード
JP3358068B2 (ja) 1992-09-29 2002-12-16 松下電器産業株式会社 Ｉｃカードおよびその製造方法
JPH06216305A (ja) 1993-01-14 1994-08-05 Sony Corp 積層型電子部品
JPH0663358U (ja) * 1993-02-09 1994-09-06 シチズン時計株式会社 Ｉｃカードモジュールの固定構造
US5689136A (en) * 1993-08-04 1997-11-18 Hitachi, Ltd. Semiconductor device and fabrication method
JP3388921B2 (ja) 1994-11-29 2003-03-24 株式会社東芝 集積回路カードの製造方法
KR100239406B1 (ko) * 1996-12-27 2000-01-15 김영환 표면 실장형 반도체 패키지 및 그 제조 방법
JP3371240B2 (ja) 1997-12-02 2003-01-27 ローム株式会社 樹脂パッケージ型半導体装置
KR100255108B1 (en) 1997-06-18 2000-05-01 Samsung Electronics Co Ltd Chip card
KR100266071B1 (ko) 1997-07-03 2000-09-15 윤종용 칩 온 보드 패키지용 인쇄회로기판 및 그를 이용한 칩 온 보드 패키지
JP3936840B2 (ja) * 1997-12-22 2007-06-27 株式会社日立製作所 半導体装置およびその製造方法
JP2000048161A (ja) 1998-07-31 2000-02-18 Okamoto Machine Tool Works Ltd Ｉｃカード用ウエハおよびその製造方法
JP3689248B2 (ja) 1999-02-17 2005-08-31 三星電子株式会社 チップオンボードパッケージ用リール印刷回路基板及びそれを用いたチップオンボードパッケージの製造方法
US6492717B1 (en) * 1999-08-03 2002-12-10 Motorola, Inc. Smart card module and method of assembling the same
JP3815936B2 (ja) * 2000-01-25 2006-08-30 株式会社ルネサステクノロジ Ｉｃカード
JP3768761B2 (ja) * 2000-01-31 2006-04-19 株式会社日立製作所 半導体装置およびその製造方法
TWI244708B (en) * 2000-03-30 2005-12-01 Matsushita Electric Ind Co Ltd Printed wiring board, IC card module using the same, and method for producing IC card module
JP2002074300A (ja) * 2000-08-31 2002-03-15 Shinko Electric Ind Co Ltd 非接触型ｉｃカ−ド及びその製造方法

Also Published As

Publication number Publication date
JPWO2002062588A1 (ja) 2004-06-03
TWI225379B (en) 2004-12-11
WO2002062588A1 (fr) 2002-08-15
US7467464B2 (en) 2008-12-23
US20080115352A1 (en) 2008-05-22
US20040056104A1 (en) 2004-03-25
US7086600B2 (en) 2006-08-08
US20060108430A1 (en) 2006-05-25
US7322531B2 (en) 2008-01-29

Similar Documents

Publication Publication Date Title
JP4094957B2 (ja) メモリカード
JP3782406B2 (ja) 固体撮像装置およびその製造方法
JP3782405B2 (ja) 固体撮像装置およびその製造方法
JP3163419B2 (ja) 電子部品の製造方法
JP4171246B2 (ja) メモリカードおよびその製造方法
US7719585B2 (en) Solid-state imaging device
JP2005079537A (ja) 固体撮像装置およびその製造方法
US10804118B2 (en) Resin encapsulating mold and method of manufacturing semiconductor device
US20050037538A1 (en) Method for manufacturing solid-state imaging devices
CN100401522C (zh) 固态成像装置的制造方法
JP3482702B2 (ja) プラスチックパッケージ内のヒートシンクとして機能する基台
JP2770947B2 (ja) 樹脂封止型半導体装置及びその製造方法
JP2004118511A (ja) メモリカード及びその製造方法
CN2567768Y (zh) 基板在晶片上的封装结构
JPH06216277A (ja) 半導体装置およびその半導体装置を組み込んだｉｃカード
JP2772828B2 (ja) ダイボンディング方法
JPH10258445A (ja) 半導体装置の樹脂封止用金型
JP2596606B2 (ja) 樹脂封止型半導体装置及びその製造方法
KR100244721B1 (ko) 반도체패키지
JP2007173606A (ja) 電子装置及びその製造方法
JPH08213418A (ja) 半導体装置の製造方法およびその製造方法に用いるモールド金型
KR100258351B1 (ko) 반도체패키지
KR900001988B1 (ko) 반도체장치에 사용되는 리이드 프레임
US6838756B2 (en) Chip-packaging substrate
US20040178335A1 (en) Image sensor having improved functions

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20041005

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071030

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071228

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080304

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080306

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110314

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110314

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313115

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110314

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110314

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120314

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130314

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130314

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140314

Year of fee payment: 6

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313117

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees