JP4083861B2 - ディジタル信号伝送装置 - Google Patents
ディジタル信号伝送装置 Download PDFInfo
- Publication number
- JP4083861B2 JP4083861B2 JP05498498A JP5498498A JP4083861B2 JP 4083861 B2 JP4083861 B2 JP 4083861B2 JP 05498498 A JP05498498 A JP 05498498A JP 5498498 A JP5498498 A JP 5498498A JP 4083861 B2 JP4083861 B2 JP 4083861B2
- Authority
- JP
- Japan
- Prior art keywords
- digital
- signal
- circuit
- lpf
- signals
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
- H04L27/20—Modulator circuits; Transmitter circuits
- H04L27/2032—Modulator circuits; Transmitter circuits for discrete phase modulation, e.g. in which the phase of the carrier is modulated in a nominally instantaneous manner
- H04L27/2053—Modulator circuits; Transmitter circuits for discrete phase modulation, e.g. in which the phase of the carrier is modulated in a nominally instantaneous manner using more than one carrier, e.g. carriers with different phases
- H04L27/206—Modulator circuits; Transmitter circuits for discrete phase modulation, e.g. in which the phase of the carrier is modulated in a nominally instantaneous manner using more than one carrier, e.g. carriers with different phases using a pair of orthogonal carriers, e.g. quadrature carriers
- H04L27/2067—Modulator circuits; Transmitter circuits for discrete phase modulation, e.g. in which the phase of the carrier is modulated in a nominally instantaneous manner using more than one carrier, e.g. carriers with different phases using a pair of orthogonal carriers, e.g. quadrature carriers with more than two phase states
- H04L27/2071—Modulator circuits; Transmitter circuits for discrete phase modulation, e.g. in which the phase of the carrier is modulated in a nominally instantaneous manner using more than one carrier, e.g. carriers with different phases using a pair of orthogonal carriers, e.g. quadrature carriers with more than two phase states in which the data are represented by the carrier phase, e.g. systems with differential coding
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
- H04L25/03828—Arrangements for spectral shaping; Arrangements for providing signals with specified spectral properties
- H04L25/03834—Arrangements for spectral shaping; Arrangements for providing signals with specified spectral properties using pulse shaping
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- Spectroscopy & Molecular Physics (AREA)
- Power Engineering (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、２種の信号を直交変調して伝送する装置に係り、特にディジタル構成された直交変調送信部と直交復調受信部を備えたディジタル信号伝送装置に関する。
【０００２】
【従来の技術】
近年、移動体や地上系のディジタル無線通信では、伝送レートを上げるため、ＱＰＳＫ方式、或いはＱＡＭ方式などの直交変調方式の信号伝送装置が採用されているが、この直交変調方式とは、次の式、すなわち、
cos(２π×ｆ'c×t)
sin(２π×ｆ'c×t)
で表される２種の互いに直交する搬送波を用い、直交変調により２種の信号を伝送する方式のことである。
【０００３】
ところで、従来の直交変調方式のディジタル信号伝送装置では、安価で回路規模も小さくて済むという理由により、主としてアナログ構成のミキサを用いた直交変復調回路が使われていた。
そこで、このアナログ方式の直交変復調回路を用いた信号伝送装置の従来技術について、図１９及び図２０により説明する。
【０００４】
まず図１９は、従来技術における送信回路の一例で、入力端子１から入力された情報符号は、送信用信号処理回路２によりベースバンドの２種のディジタル信号Ｉｄ(n)、Ｑｄ(n)に変換され、それぞれ直交変調部３に入力される。
直交変調部３に入力された信号Ｉｄ(n)、Ｑｄ(n)は、それぞれＤ／Ａ変換回路４ｉ、４ｑによりアナログ信号に変換され、次いでアナログ構成のＬＰＦ(低域ろ波器)５ｉ、５ｑにより伝送帯域幅が所定値Ｂになるように制限される。
【０００５】
ＬＰＦ５ｉ、５ｑから出力された信号Ｉ(t)、Ｑ(t)は、ミキサ６に入力され、次の(1)式に従った演算処理により、アナログ的に直交変調される。
Ｄ(t)＝Ｉ(t)×cos(２π×ｆc×ｔ)＋Ｑ(t)×sin(２π×ｆc×ｔ)……(1)
【０００６】
そして、この直交変調された信号Ｄ(t)がＢＰＦ(帯域ろ波器)７に入力され、ミキサ６で発生した不要成分が除去されてからアップコンバータ８に供給され、ここで更に高い周波数ｆc'の搬送波の信号に変換された上で、アンテナ９から送信されるのである。
【０００７】
次に、図２０は、従来技術による受信回路の一例で、アンテナ１０で受信された信号は、まずダウンコンバータ１１により、元の直交変調信号Ｄ(t)に戻された上で直交復調部１３に供給される。
直交復調部１３に供給された直交変調信号Ｄ(t)はミキサ１４に入力され、ここで信号Ｄ(t)に次の(2)式と(3)式による２種の演算を施し、三角関数の直交性を利用してアナログ的に２種の信号Ｉ(t)、Ｑ(t)を直交復調する。
Ｉ(t)＝Ｄ(t)×cos(２π×ｆc×ｔ)…… ……(2)
Ｑ(t)＝Ｄ(t)×sin(２π×ｆc×ｔ)…… ……(3)
【０００８】
こうして直交復調して得た２種の信号Ｉ(t)、Ｑ(t)は、それぞれアナログのＬＰＦ１５ｉ、１５ｑにより不要な成分を取り除いた後、Ａ／Ｄ変換回路１６ｉ、１６ｑによりディジタル信号Ｉｄ(n)、Ｑｄ(n)に変換され、それぞれ受信用信号処理回路１７に供給される。
そこで受信用信号処理回路１７では、入力されたディジタルの２種の信号Ｉｄ(n)、Ｑｄ(n)から情報符号を復調し、出力端子１８から出力するのである。
【０００９】
ところで、この従来技術による変調方式では、直交変復調に際して用いられる２種の搬送波信号、すなわち図１９と図２０に「cos」、「sin」で表してある２種の搬送波信号について、それらの間での直交性が良くないと、２種の成分間で符号間干渉が発生してまい、復調符号の誤り率が増し、性能が劣化してしまうという問題が生じる。
【００１０】
このため、従来技術では、高精度に調整したアナログ構成のミキサを用い、これにより２種の基準搬送波間の直交性誤差が、例えば１度以下の充分に小さな値になるようにしていた。
【００１１】
【発明が解決しようとする課題】
上記従来技術は、装置のディジタル化について配慮がされておらず、装置の高性能化の点に問題があった。
すなわち、近年、伝送レートを更に上げるため、従来のＢＰＳＫ方式やＱＰＳＫ方式から６４ＱＡＭ方式やＯＦＤＭ方式など、更に多値数の高い方式が採用されるようになっているが、この場合は、上記直交性に要求される精度も更に上高くする必要があり、アナログ的な手法では対応が困難になってしまい、装置の高性能化に問題がしょうじてしまうのである。
【００１２】
そこで、直交性について必要とする高精度が充分に確保できるように、ディジタル信号処理により直交変調と直交復調を行うようにした、いわゆるディジタル直交変調部とディジタル直交復調部が検討されつつあり、その一例について、図２１と図２２により説明する。
【００１３】
まず図２１のディジタル直交変調部は、図１９のアナログ構成による直交変調部３をそのままディジタル回路に置き換えたもので、同様に、図２２のディジタル直交復調部は、図２０のアナログ構成による直交復調部１３をそのままディジタル回路に置き換えたものであり、従って、直交変調部と直交復調部以外の回路部分は図１９と図２０の回路と同様なので、以下の説明では直交変調部と直交復調部の構成と動作に重点をおいて説明する。
【００１４】
まず、ここで、図１９に示した送信用信号処理回路２から供給されるサンプリング周波数ｆd の第１のディジタル信号Ｉｄ(n)と第２のディジタル信号Ｑｄ(n)の信号波形を模式的に表すと、図２３(a)、(b)に示すようになっている。
【００１５】
そして、これらの図２３(a)、(b)において、まず、実線の曲線はサンプリング前のＩ信号の信号波形を表し、次に、破線の曲線はサンプリング前のＱ信号の信号波形を表している。また、サンプリング信号も、これに合わせて、それぞれ実線の矢印と破線の矢印で示してある。
【００１６】
図２１のディジタル直交変調部において、ここに入力された信号のうち、まず第１のディジタル信号Ｉｄ(n)は第１の４倍サンプル変換回路１９ｉに入力され、図２３(c)に示すように、ｎ番目のサンプリング値Ｉｄ(n)とｎ＋１番目のサンプリング値Ｉｄ(n+1)の間に３個の零値を挿入し、これにより４倍のサンプリング周波数４×ｆｄの信号Ｉ'd4(m)に変換される。
【００１７】
しかして、この変換された信号Ｉ'd4(m)には、図２４に模式的に示すように、不要な高調波成分２０が含まれている。
そこでディジタルＬＰＦ２１ｉにより、図１９の従来技術におけるＬＰＦ５ｉと同様に、信号Ｉ'd4(ｍ)の帯域幅を帯域幅Ｂに制限すると共に、この不要な高調波成分２０を除去する。
その結果、ディジタルＬＰＦ２１ｉの出力信号Ｉd4(m)の信号波形は、図２３(e)に示すように、信号間の零値が埋められたサンプリング波形になる。
【００１８】
次に、第２の信号Ｑd(n)も同様で、まず第２の４倍サンプル変換回路１９ｑにより、図２３(d)に示すように、４倍のサンプリング周波数４×ｆdの信号Ｑ'd4(ｍ)に変換され、ディジタルＬＰＦ２１ｑで帯域幅Ｂに制限され、図２３(f)に示すように、信号間の零値が埋められた信号Ｑd4(m)に変換される。
【００１９】
ところで、このように、直交変調信号の搬送波周波数ｆcをｆdに設定すると、直交変調の演算式として示した上記の(1)式は、次の(4)式として表せる。
Ｄd4(m)＝Ｉd4(m)×cos(２π×ｍ／４)＋Ｑd4(m)×sin(２π×ｍ／４)……(4)
【００２０】
この(4)式において、まず、右辺のcosを含む項は、ｍ＝０を含む偶数のとき交互に１と−１になり、ｍ＝奇数のときは０になる。
また、右辺のsinを含む項は、ｍ＝奇数のとき交互に１と−１になり、ｍ＝０を含む偶数のときは０になる。
【００２１】
そこで、(4)式は、ｍに応じて、順次、以下の通りになる。
ｍ＝０ → Ｄd4(0)＝Ｉd4(0)
ｍ＝１ → Ｄd4(1)＝Ｑd4(1)
ｍ＝２ → Ｄd4(2)＝−Ｉd4(2)
ｍ＝３ → Ｄd4(3)＝−Ｑd4(3)
ｍ＝４ → Ｄd4(4)＝Ｉd4(4)
ｍ＝５ → Ｄd4(5)＝Ｑd4(5)
・ ・
・ ・
・ ・
【００２２】
このことから、実際には、(4)式による乗算を実行しないでも、単に信号Ｉd4(m)及び信号Ｑd4(m)と、それらの極性を反転した信号−Ｉd4(m)及び信号−Ｑd4(m)を順次切り換えてやれば直交変調処理が行われ、図２３(g)の信号波形に示す通りの直交変調信号Ｄd4(m)が得られることになる。
【００２３】
図２１のディジタル直交変調部は、この方法により動作するディジタル直交変調回路２２を用いたもので、図示のように、２個の極性反転回路２２ｉ、２２ｑと、周波数ｆc （＝４×ｆd）で動作する循環型のスイッチ２２ｓを用い、信号Ｉd4(m)と信号Ｑd4(m)を入力し、極性反転回路２２ｉと極性反転回路２２ｑにより極性反転信号−Ｉd4(m)と極性反転信号−Ｑd4(m)を出力させた上で、スイッチ２２ｓにより順次、周波数ｆc 毎に各信号を選択して取り出し、図２３(g)の波形図に示す直交変調信号Ｄd4(m)を得るようにしてある。
【００２４】
ディジタル直交変調回路２２から出力された直交変調信号Ｄd4(m)は、次いでＤ／Ａ変換回路２４でアナログ信号に変換され、ＢＰＦ２５で不要な高調波成分を除去され、アナログの直交変調信号Ｄ(t)としてディジタル直交変調部から出力されることになる。
【００２５】
ところで、このとき用いられる２個のディジタルＬＰＦ２１ｉ、２１ｑは、同一の特性を持つフィルタでなければならない。
そこで、一般的には、図２５に示す通りの、非巡回型(ＦＩＲ型)回路構成をもち、そのタップ係数値を同じにしたディジタルＬＰＦを用いるのが通例である。
【００２６】
この図２５のディジタルＬＰＦは、図示のように、シフトレジスタ２６とメモリ２７−１、２７−２、……、２７−Ｈ、乗算回路２８−１、２８−２、……、２８−Ｈ、それにΣ(総和)回路２９で構成されている。
【００２７】
そして、まず、シフトレジスタ２６は、多数段の連続的に結合したメモリからなり、入力されてくる信号……、Ｉ'd4(p+1)、Ｉ'd4(p+2)、……、Ｉ'd4(p+H)、……を、周波数４×ｆdのクロックパルス毎に１段づつ、順次転送しながら記憶しておく働きをし、次に、メモリ２７−１、２７−２、……、２７−Ｈは、帯域幅をＢに制限するのに必要なＨ個のタップ係数値Ｃ1、Ｃ2、……、ＣH を記憶する働きをする。
ここで、ｐは任意の整数値である。
【００２８】
そして、シフトレジスタ２６は、メモリ２７−１、２７−２、……内に記憶されているタップ係数値を用いて、次の(5)式の演算をクロックパルス毎に実行し、算出された値Ｉd4(ｐ)を順次出力する。
【００２９】
このとき、Ｈ個の乗算回路２８−１、２８−２、……、２８−Ｈは、各タップ係数値Ｃ１、……、ＣＨと信号値Ｉ'd4(p+1)、……、Ｉ'd4(p+H)を乗算する働きをし、さらに、Σ回路２９は複数の加算回路で構成され、乗算回路２８−１〜２８−Ｈで乗算された値Ｃ1×Ｉ'd4(p+1)〜ＣH×Ｉ'd4(p+H)の総和を出力する働きをし、これによりディジタルＬＰＦとしての機能を発揮するのである。
【００３０】
次に、図２２のディジタル直交復調部について説明すると、この復調部では、図２１のディジタル直交変調部の信号処理とほぼ逆の信号処理を実行して直交復調することになる。
図２２において、ダウンコンバータ１１(図２０)から出力された直交変調信号Ｄ(t)は、ＢＰＦ３０で不要な周波数成分が除去された後、Ａ／Ｄ変換回路３１により、サンプリング周波数４×ｆdでサンプリングされ、ディジタルの直交変調信号Ｄd4(ｍ)に変換される。
【００３１】
こうしてサンプリングして得た直交変調信号Ｄd4(m)の信号波形は図２６(a)に示す通りで、図２３(g)に示した波形と同じなる。
ここで、直交変調信号の搬送波周波数ｆcをｆdに設定すると、直交復調の演算式として示した(2)式と(3)式は、次の(6)式及び(7)式として表せる。
Ｉd4(ｍ)＝Ｄd4(m)×cos(２π×ｍ／４)…… ……(6)
Ｑd4(ｍ)＝Ｄd4(m)×sin(２π×ｍ／４)…… ……(7)
【００３２】
そうすると、図２１のディジタル直交変調部における(4)式のときと同様、簡単な回路構成により、直交復調処理が得られることになる。
すなわち、まず、cosを含む(6)式は、ｍ＝０を含む偶数のとき交互に１と−１になり、ｍ＝奇数のときは０になる。また、sinを含む(7)式は、ｍ＝奇数のとき交互に１と−１になり、ｍ＝０を含む偶数のときは０になる。
【００３３】
そこで、まず(6)式は、ｍに応じて、順次、以下の通りになる。
ｍ＝０ → Ｄd4(0)＝Ｉd4(0)
ｍ＝１ → Ｄd4(1)＝０
ｍ＝２ → Ｄd4(2)＝−Ｉd4(2)
ｍ＝３ → Ｄd4(3)＝０
・ ・
・ ・
【００３４】
次に、(7)式は、同じくｍに応じて、順次、次の通りになる。
ｍ＝０ → Ｄd4(0)＝０
ｍ＝１ → Ｄd4(1)＝Ｑd4(1)
ｍ＝２ → Ｄd4(2)＝０
ｍ＝３ → Ｄd4(3)＝−Ｑd4(3)
ｍ＝４ → Ｄd4(4)＝０
・ ・
・ ・
【００３５】
従って、このときも、これら(6)式と(7)式による乗算をそのまま実行するのではなくて、単に信号Ｉd4(m)及び信号Ｑd4(m)と、それらの極性を反転した信号−Ｉd4(m)及び信号−Ｑd4(m)を順次、切り換えて独立に取り出してやれば直交復変調処理が行われ、図２６(b)、(c)に示す通りの直交復調信号Ｉd4(m)、Ｑd4(m)が得られることになる。
【００３６】
図２２は、この方法により動作するディジタル直交復調回路３２を用いたディジタル直交復調部で、図示のように、２個の極性反転回路３２ｉ、３２ｑと、周波数ｆc （＝４×ｆd）で動作する循環型のスイッチ３２ｓｉ、３２ｓｑで構成されてある。
【００３７】
そして、Ａ／Ｄ変換回路３１から信号Ｄd4(m)を入力し、各極性反転回路３２ｉ、２２ｑにより極性反転信号−Ｄd4(m)を夫々出力させた上で、夫々スイッチ３２ｓｉ、３２ｓｑで、順次、周波数ｆc 毎に交互に０値も含め、各信号を選択して取り出し、図２６(b)、(c)に示す通りの直交復調信号Ｉd4(m)、Ｑd4(m)を得るのである。
【００３８】
こうして、ディジタル直交復調回路３２から出力された信号Ｉd4(m)は、図２６(b)に示す通り、１サンプリング信号毎に０値が入った波形になっている。 そこで、ディジタルＬＰＦ３３ｉにより、図２６(d)に示す通り、この０値の部分を内挿した後、１／４サンプル変換回路３４ｉでサンプリング周波数ｆdによりリサンプルし、図２６(f)に示す通りの直交復調された信号Ｉd(n)を出力する。
【００３９】
同様に、ディジタル直交復調回路３２から出力されたＱd4(m)も、図２６(c)に示す通り、１サンプリング信号毎に０値が入った波形になっているので、ディジタルＬＰＦ３３ｑにより、図２６(e)に示す通り、０値の部分を内挿した後、１／４サンプル変換回路３４ｑでリサンプルし、図２６(g)に示す通りの直交復調された信号Ｑd(n)を出力するのである。
【００４０】
ここで、これらのディジタルＬＰＦ３３ｉ及びディジタルＬＰＦ３３ｑとしては、図２１で説明したディジタル直交変調部と同じく、図２５に示す通りの、同じタップ係数値を持った非巡回型(ＦＩＲ型)の回路を用いている。
【００４１】
ところで、ここで使用されている非巡回型ディジタルフィルタは、かなり多くの個数の加算回路と乗算回路を必要とする。
ここで、乗算回路は、特に回路規模が大きくなるため、できるだけ使用を控えることが望ましい。
しかし、図２１と図２２の例では、図２５に示した非巡回型ディジタルＬＰＦを用いており、このため多くの乗算回路が必要で、回路規模の増大が著しくなってしまう。
【００４２】
例えば、この場合、必要になるタップ数が５０タップ以上にもなるから、送信装置では、非巡回型ディジタルＬＰＦについてだけでも、約２倍の１００個もの乗算回路が必要になる。
また、受信装置での非巡回型ディジタルＬＰＦにも、ほぼ同数の乗算回路が必要であり、従って、送信装置と受信装置については、約２００個もの乗算回路が必要になってしまう。
【００４３】
ここで、情報の伝送レートが低い間は、乗算回路の時分割使用により、実装を要する乗算回路の個数を減らすことができる。
しかしながら、伝送レートが高くなると、乗算回路自体の動作速度の関係で、乗算回路全てを並列動作させなければならなくなり、例えば２００個もの全ての乗算回路を実装しておく必要があり、従って、単純にディジタル化したのでは、乗算回路による回路規模の増大がネック(隘路)になって、高い伝送レートへの対応が困難になってしまう。
【００４４】
本発明の目的は、ディジタル直交変復調部での回路規模の増大が抑えられ、高い伝送レートにも充分に対応できるようにしたディジタル信号伝送装置を提供することにある。
【００４５】
【課題を解決するための手段】
上記目的は、２種の信号を直交変調によりディジタル伝送する方式の送信回路を備えたディジタル信号伝送装置において、前記送信回路が、ディジタル信号処理により前記２種の信号を直交変調するディジタル直交変調回路と、前記信号の一方の帯域を制限する第１の非巡回型ディジタルＬＰＦと、前記信号の他方の帯域を制限する第２の非巡回型ディジタルＬＰＦとを有し、前記第１と第２の非巡回型ディジタルＬＰＦが、それぞれのタップ数が互いに１タップ異なり、それぞれ対称なタップ係数値を有するディジタルＬＰＦで構成されているようにして達成される。
【００４６】
次に、上記目的は、２種の信号を直交変調によりディジタル伝送する方式の受信回路を備えたディジタル信号伝送装置において、前記受信回路が、ディジタル信号処理により前記２種の信号を直交復調するディジタル直交復調回路と、前記信号の一方の帯域を制限する第１の非巡回型ディジタルＬＰＦと、前記信号の他方の帯域を制限する第２の非巡回型ディジタルＬＰＦとを有し、前記第１と第２の非巡回型ディジタルＬＰＦが、それぞれのタップ数が互いに１タップ異なり、それぞれ対称なタップ係数値を有するディジタルＬＰＦで構成されているようにしても達成される。
【００４７】
また、上記目的は、２種の信号を直交変調によりディジタル伝送する方式の送信回路を備えたディジタル信号伝送装置において、前記送信回路が、ディジタル信号処理により前記２種の信号を直交変調するディジタル直交変調回路と、前記信号の一方の帯域を制限する第１の非巡回型ディジタルＬＰＦと、前記信号の他方の帯域を制限する第２の非巡回型ディジタルＬＰＦとを有し、前記第１と第２の非巡回型ディジタルＬＰＦが、それぞれタップ数が等しく、それぞれ非対称なタップ係数値を持ち、それぞれのタップ係数値の列が互いに順番を反転した関係にあるディジタルＬＰＦで構成されるようにしても達成される。
【００４８】
さらに、上記目的は、２種の信号を直交変調によりディジタル伝送する方式の受信回路を備えたディジタル信号伝送装置において、前記受信回路が、ディジタル信号処理により前記２種の信号を直交変調するディジタル直交変調回路と、前記信号の一方の帯域を制限する第１の非巡回型ディジタルＬＰＦと、前記信号の他方の帯域を制限する第２の非巡回型ディジタルＬＰＦとを有し、前記第１と第２の非巡回型ディジタルＬＰＦが、それぞれタップ数が等しく、それぞれ非対称なタップ係数値を持ち、それぞれのタップ係数値の列が互いに順番を反転した関係にあるディジタルＬＰＦで構成されるようにしても達成される。
【００４９】
上記の条件を満たすタップ係数値を用いることにより、ディジタルＬＰＦのタップ数を約半分まで大幅に低減することができる。すなわち、必要な乗算回路の数を約半分まで大幅に減らすことができ、回路規模を小さくすることができる。
【００５０】
【発明の実施の形態】
以下、本発明によるディジタル信号伝送装置について、図示の実施形態により詳細に説明する。
まず、本発明の第１の実施形態におけるディジタル直交変調部について説明する。
ここで、始めに、本発明の動作原理が充分に理解できるように、図２１のディジタル直交変調部を用いて説明を進めると、既に説明したように、(4)式で示した直交変調処理は、簡単なスイッチ回路により実現できる。
【００５１】
すなわち、図２１のディジタルＬＰＦ２１ｉ、２１ｑから夫々出力された信号Ｉd4(m)、Ｑd4(m)の内、図２(e)、(f)の図形において、太い矢印で示したサンプリング値と、その極性を反転した値を順番に選んで出力することにより、直交変調処理が得られる。なお、この図２は、図２３の(e)から(g)までの波形図を取り出して示したものである。
【００５２】
ここで注意すべきは、このような直交変調処理では、図２(e)と図２(f)の図形において、細い矢印で示されているサンプリング値は、最後まで全く使用されないということである。
従って、図２１におけるディジタルＬＰＦ２１ｉ、２１ｑでは、実際には、図２(e)と図２(f)に太い矢印で示したサンプリング点の値だけを算出して出力するだけで良いことになる。
【００５３】
そこで、まず、図２(e)で、太い矢印で示したサンプリング点の値、例えばＩd4(0)の値を算出するときの、ディジタルＬＰＦ２１ｉ内のシフトレジスタ２６の内部状態は、図３(a)に示す通りになる。なお、この図３において、シフトレジスタ２６のメモリの内、４倍サンプル変換回路１９ｉで挿入された値０以外の値が記憶されているメモリについては、斜線を施して示してある。
【００５４】
同様に、太い矢印で示したサンプリング点の別の点、例えばＩd4(2)の値を求めるときのシフトレジスタ２６の内部状態は、図３(b)に示す通りになる。
【００５５】
そうすると、タップ係数値Ｃ2、Ｃ4、Ｃ6、……は、何れの計算においても、挿入された値０に乗算されることになるので、実際には信号値とタップ係数値の乗算は不要であり、従って、タップ係数値Ｃ1、Ｃ3、Ｃ5、……についてだけ、乗算してやればよいことになる。
【００５６】
同じことは、図２(f)に示した信号Ｑd4(m)についても成立する。
ただし、この信号Ｑd4(m)の場合、太い矢印で示したサンプリング点の位置が信号Ｉd4(m)の場合に比して１サンプリング点だけずれており、このため、図２(f)の太い矢印で示したサンプリング点の値、例えばＱd4(1)とＱd4(3)の値を算出するときの、ディジタルＬＰＦ２１ｑ内のシフトレジスタ２６の内部状態は、図４(a)、(b)に示す通りになる。
【００５７】
従って、信号Ｑd4(m)の場合は、タップ係数値Ｃ2、Ｃ4、Ｃ6、……についてだけ乗算を行い、信号Ｉd4(m)のときのタップ係数値Ｃ1、Ｃ3、Ｃ5、……は、何れの計算においても、挿入された値０が乗算されるだけなので、実際には信号値とタップ係数値の乗算は不要になる。
【００５８】
図１は、以上の認識に基づいて構成した本発明の第１の実施形態におけるディジタル直交変調部で、これは、図２１のディジタル直交変調部における４倍サンプル変換回路１９ｉ、１９ｑに代えて２倍サンプル変換回路１９'ｉ、１９'ｑを設け、ディジタルＬＰＦ２１ｉ、２１ｑに代えてディジタルＬＰＦ２１'ｉ、２１'ｑを設け、ディジタル直交変調回路２２に代えてディジタル直交変調回路２２'を設けたものであり、その他の構成は図２１と同じである。
【００５９】
それぞれの２倍サンプル変換回路１９'ｉ、１９'ｑには、図５(a)、(b)に示す通りの、サンプリング周波数がｆdの信号Ｉd(n)、Ｑd(n)が入力され、ここで、ｎ番目のサンプリング値とｎ＋１番目のサンプリング値の間に０値が挿入され、２倍のサンプリング周波数２×ｆdの信号Ｉ'd2(k)、Ｑ'd2(k)に変換される。 変換された信号Ｉ'd2(k)、Ｑ'd2(k)の信号波形は、図５(c)、(d)に示す通りである。
【００６０】
これらの信号の内、まず信号Ｉ'd2(k)は、ディジタルＬＰＦ２１'ｉに入力され、次の(8)式の演算をサンプリング周波数２×ｆd のクロックパルス毎に実行する。
ここで、この(8)式における項数Ｈは偶数でも奇数でもよいが、ここでは奇数Ｈ＝２×Ｒ＋１にしてあり、従って、このディジタルＬＰＦ２１'ｉの構成は、図６に示す通りになる。
【００６１】
次に、信号Ｑ'd2(k)は、ディジタルＬＰＦ２１'ｑに入力され、次の(9)式の演算をサンプリング周波数２×ｆd のクロックパルス毎に実行する。
従って、このディジタルＬＰＦ２１'ｑの構成は、図７に示す通りになる。
【００６２】
この結果、ディジタルＬＰＦ２１'ｉ、２１'ｑのそれぞれから出力された信号Ｉd2(ｋ)、Ｑd2(ｋ)の波形は、図５(e)、(f)に示す通り、間に０値が埋められたサンプリング波形になる。
【００６３】
ここで、これら(8)と(9)の各演算式から明らかなように、何れの演算式でも、用いるタップ係数値が、(5)式における係数値列Ｃ1、Ｃ2、……、ＣH の中から１係数おきの係数値を抜き出したものになっており、この結果、乗算数が(5)式の乗算数の約半分になっていることが判る。
【００６４】
従って、この実施形態におけるディジタルＬＰＦ２１'ｉ、２１'ｑの乗算回路の個数は、図６と図７から明らかなように、それぞれ図２１に示したディジタルＬＰＦ２１ｉ、２１ｑの場合の約半分になっており、この結果、回路規模が大幅に削減されている。
【００６５】
次に、これら(8)式と(9)式では、互いに異なる組の係数値列が用いられているが、ここで、(8)式の係数値と(9)式の係数値の２組の係数値を合わせると、(5)式で用いた１組の係数値列と同じになっており、従って、２組の係数値は、１連の滑らかなインパルス応答曲線上の値を与えるので、乗算回路の削減による悪影響は何も発生せず、図２１の場合と同じ性能を発揮する。
【００６６】
なお、この実施形態では、Ｈが奇数にしてあるが、このときは、ディジタルＬＰＦ２１'ｉとディジタルＬＰＦ２１'ｑの内の一方のタップ数が、他方のタップ数より１タップ多くなる。
【００６７】
ところで、このとき、図５(f)の信号Ｑd2(ｋ)を求めるのに必要なタップ係数値列Ｃ2、Ｃ4、……の数は、図５(e)の信号Ｉd2(ｋ)を求めるのに必要なタップ係数値列Ｃ1、Ｃ3、……より１タップ分、増減しており、そのため図５(f)の信号波形は、図２(f)における太い矢印の信号に対し、４倍のサンプリング周波数４×ｆd のクロックの１クロックパルス分前にずれている。
【００６８】
そこで、この実施形態のディジタル直交変調回路２２'では、図１に示してあるように、１クロックパルス分の遅延回路２２'Ｄが設けてあり、この遅延回路２２'Ｄを介することにより、信号Ｑd2(k)のタイミングを、図５(g)に示すように、調整(遅らす)するように構成してある。
【００６９】
従って、このディジタル直交変調回路２２'で直交変調してやれば、図５(h)に示す通り、図２３(g)に示した波形と同じ波形の直交変調信号Ｄd4(m)を得ることができる。
【００７０】
ディジタル直交変調回路２２'から出力された直交変調信号Ｄd4(m)は、Ｄ／Ａ変換回路２４によりアナログ信号に変換され、ＢＰＦ２５を介して帯域制限された上で、直交変調信号Ｄ(t)として、このディジタル直交変調部から出力され、アップコンバータ８(図１９)に供給されることになる。
【００７１】
そして、この図１の実施形態の場合、図６、図７から明らかなように、ディジタルＬＰＦ２１'ｉ、２１'ｑのタップ数は、図２１の回路で用いるディジタルＬＰＦ２１ｉ、２１ｑのタップ数の半分に低減され、回路規模が大幅に小さくされているにもかかわらず、出力される直交変調信号Ｄd4(m)の特性は、図２１の回路による直交変調信号Ｄd4(m)の特性と何ら変わるところがない。
【００７２】
しかも、このとき、ディジタルＬＰＦ２１'ｉ、２１'ｑに入力される信号のサンプリング周波数は、図２１の回路の１／２になっているので、駆動パルスのクロック周波数も１／２に下げることができ、この結果、高速演算には弱いとされている乗算回路を用いているにもかかわらず、その製造が容易になるという効果も得ることができる。
【００７３】
従って、この第１の実施形態におけるディジタル直交変調部によれば、図２１の回路と同一の機能と性能を有しながら、必要なディジタルＬＰＦのタップ数が約半分にでき、送信回路の回路規模を大幅に低減することができる。
また、このとき、乗算回路での演算速度が１／２に低減できるので、乗算回路の製造が容易になり、この結果、安価でしかも製造が容易なディジタル信号伝送装置を得ることができる。
【００７４】
なお、この第１の実施形態では、ディジタルＬＰＦのタップ数Ｈについて、Ｈ＝２×Ｒ＋１の奇数の場合について説明したが、タップ数が偶数Ｈ＝２×Ｒになるようにしても実施できる。
この場合、２個のディジタルＬＰＦ２１'ｉ、２１'ｑのタップ数は同数になるが、しかし、このことは、何らの問題をも生じない。
【００７５】
次に、本発明の第２の実施形態におけるディジタル直交復調部について説明する。
ここでも、本発明の動作原理が充分に理解できるように、まず図２２のディジタル直交復調部を用いて説明する。
【００７６】
既に説明したように、図２２におけるディジタルＬＰＦ３３ｉ、３３ｑから出力された信号Ｉd4(m)、Ｑd4(m)は、１／４サンプル変換回路３４ｉ、３４ｑに供給され、ここで図９(d)、(e)の太い矢印で示したサンプリング値を順番に選択することにより、直交復調信号Ｉd(n)、Ｑd(n)として出力される。なお、この図９は、図２６の(b)から(g)までの波形図を取り出したものである。
【００７７】
まず、ここでも、図９の(d)と(e)の波形図に細い矢印で示されているサンプリング値は、最後まで全く使用されないことに注意すべきである。
従って、ディジタルＬＰＦ３３ｉと３３ｑでは、実際には図９(d)、(e)に太い矢印で示したサンプリング点の値だけを算出して出力すればよい。
【００７８】
また、この図９(d)、(e)で、太い矢印で示したサンプリング点の値、例えばＱd4(０)の値を算出するときのディジタルＬＰＦ３３ｑ内のシフトレジスタ２６の内部状態は、図１０に示す通りになっている。
ここで、図３の場合と同じく、挿入された値０以外の値が記憶されているメモリに斜線を施して示してある。
【００７９】
そして、タップ係数値Ｃ1、Ｃ3、Ｃ5、……は、挿入された値０に乗算されるため、実際には信号値とタップ係数値の乗算も不要であり、そもそもディジタル直交復調回路３２での値０の挿入自体も不要になり、タップ係数値Ｃ2、Ｃ4、Ｃ6、……についてだけ乗算すればよい。
【００８０】
同じことは、図９(d)の信号Ｉd4(m)に対しても成り立つ。
ただし、この信号Ｉd4(m)の場合、０値以外の値になっているサンプリング点の位置が、信号Ｑd4(m)の場合より１サンプリング点だけタイミングがずれており、従って、図９(d)の太い矢印で示したサンプリング点の値、例えばＩd4(0)の値を算出するときのディジタルＬＰＦ３３ｉ内のシフトレジスタ２６の内部状態は、図１１に示す通りになる。
【００８１】
従って、信号Ｉd4(m)の演算の場合には、信号Ｑd4(m)の演算では使用しなかったタップ係数値Ｃ1、Ｃ3、Ｃ5、……を使用し、信号Ｑd4(m)の演算に使用したタップ係数値Ｃ2、Ｃ4、Ｃ6、……は、値０が乗算されるため、実際には信号値とタップ係数値の乗算は不要になる。
【００８２】
ここで、図９(d)の信号Ｉd4(m)の場合、太い矢印で示したサンプリング点の値は、図９(b)の信号の中に既に存在しており、従って０値の位置の値を内挿して補間するＬＰＦは不要であるように思える。
しかし、直交復調後では、信号Ｉd(n)と信号Ｑd(n)の周波数特性が同一になっている必要があり、このため、ディジタルＬＰＦ３３ｑと同じ特性を持つディジタルＬＰＦ３３ｉを用い、２種の信号の周波数特性が揃うようにしているのである。
【００８３】
本発明の第２の実施形態は、以上の認識に基づいて構成されたもので、以下、この実施形態におけるディジタル直交復調部について、図８により説明する。 この図８のディジタル直交復調部は、図２２のディジタル直交復調部におけるディジタル直交復調回路３２に代えてディジタル直交復調回路３２'を設け、ディジタルＬＰＦ３３ｉ、３３ｑに代えてディジタルＬＰＦ３３'ｉ、３３１'ｑを設け、１／４サンプル変換回路３４ｉ、３４ｑに代えて１／２サンプル変換回路３４'ｉ、３４'ｑを設けたものであり、その他の構成は図２２と同じである。
【００８４】
Ａ／Ｄ変換回路３１から図１４(a)に示す信号Ｄd4(m)が出力され、これがディジタル直交復調回路３２'に入力されると、まず２系統に分けられる。
そして、一方は遅延回路３２'Ｄで、サンプリング周波数４×ｆd の１クロック時間だけ遅延され、図１４(b)に示す通りの遅延信号として出力される。
【００８５】
そして、遅延してない図１４(a)の信号と、遅延した図１４(b)の信号、及びそれぞれの信号の極性を反転した信号の合計４種の信号が、周波数２×ｆd で動作するスイッチ３２'ｓｉ、３２'ｓｑにより、順次、サンプリングされ、それぞれ図１４(c)に示す信号Ｉd2(k)と、図１４(d)に示す信号Ｑd2(k)に変換される。
【００８６】
次に、これらの信号の内、まず信号Ｉd2(k)はディジタルＬＰＦ３３'ｉに入力され、ここで次の(10)式により、サンプリング周波数２×ｆd のクロックパルス毎に演算処理され、図１４(e)に示す通りの信号Ｉ'd2(k)となる。
ここで、この(10)式における項数Ｈは、偶数でも奇数でもよいが、ここでは奇数Ｈ＝２×Ｒ＋１にしてあり、従って、ディジタルＬＰＦ３３'ｉの構成は、図１２に示す通りになる。
【００８７】
他方、信号Ｑd2(k)はディジタルＬＰＦ３３'ｑに入力され、ここで次の(11)式により、サンプリング周波数２×ｆd のクロックパルス毎に演算処理され、同じく図１４(f)に示す信号Ｑ'd2(ｋ)となる。
従って、このディジタルＬＰＦ３３'ｑの構成は、図１３に示す通りになる。
【００８８】
これらの(10)式と(11)式から明らかなように、何れの演算処理でも、タップ係数値は、(5)式の係数値列Ｃ1、Ｃ2、……、ＣH の中から１係数おきの係数値を抜き出したものになっており、従って、乗算数が(5)式の乗算数の約半分に低減されていることが判る。
【００８９】
また、(10)式と(11)式では、互いに異なる組の係数値列が用いられており、従って、(10)式の係数値列と、(11)式の係数値列を組合わせると、(5)式で用いている１組の係数値列と同じになっていることも判る。
なお、この実施形態のように、Ｈが奇数のときは、ディジタルＬＰＦ３３'ｉとディジタルＬＰＦ３３'ｑの内の一方のタップ数は、他方のタップ数より１タップ多くなる。
【００９０】
ディジタルＬＰＦ３３'ｉ、３３'ｑから出力された信号Ｉ'd2(k)、信号Ｑ'd2(k)は、それぞれ１／２サンプル回路３４'ｉ、３４'ｑに入力され、周波数２×ｆd でサンプリングされ、これにより、更に低いサンプリング周波数ｆd の直交復調信号Ｉd(n)、Ｑd(n)に変換され、アナログ信号に変換されてから受信用信号処理回路１７(図２０)に供給されることになる。
このときの直交復調信号Ｉd(n)、Ｑd(n)の信号波形は、図１４(g)、(h)に示すようになる。
【００９１】
なお、この実施形態でも、ディジタルＬＰＦのタップ数Ｈについては、Ｈ＝２×Ｒ＋１の奇数の場合について説明したが、タップ数が偶数Ｈ＝２×Ｒになるようにしても実施でき、この場合、２個のディジタルＬＰＦ３３'ｉ、３３'ｑのタップ数は同数になってしまうか、これによる問題は特に生じない。
【００９２】
この図８の実施形態によれば、図１２と図１３から明らかなように、ディジタルＬＰＦ３３'ｉ、３３'ｑのタップ数を、図２２の回路で用いるディジタルＬＰＦ３３ｉ、３３ｑのタップ数の半分に抑えることができ、それにも係わらず、出力される直交復調信号Ｉd(n)、Ｑd(n)の特性は、図２２の回路から出力される信号の特性と何ら変わるところはなく、同じ性能を得ることができる。
しかもディジタルＬＰＦに入力する信号のサンプリング周波数は１／２に低下されるので、駆動パルスのクロック周波数も１／２に下げることができる。
【００９３】
従って、この第２の実施形態におけるディジタル直交復調部によれば、図２２の回路と同一の機能と性能を有しながら、必要とするディジタルＬＰＦのタップ数が大幅に低減されるので、送信回路の回路規模が小さく抑えられ、しかも、高速演算が苦手な乗算回路でも、その演算速度は１／２に低減できることになり、この結果、製造が簡単で安価なディジタル信号伝送装置を容易に得ることができる。
【００９４】
次に、本発明の第３〜第５の実施形態について説明する。
なお、以下に説明する実施形態は、何れも図１と図８の実施形態におけるディジタルＬＰＦ２１'ｉ、２１'ｑ、３３'ｉ、３３'ｑで必要とする乗算回路の個数を更に低減する方法に関するものであり、これらディジタルＬＰＦ以外の構成には異なるところはない。
そこで、以下の説明では、主として、これらディジタルＬＰＦの構成について説明する。
【００９５】
まず、第３の実施形態について説明する。
始めに、この第３の実施形態で使用するディジタルＬＰＦの考え方について説明すると、この場合は、(5)式で表される特性のフィルタを、係数値が対称になっているフィルタとして設計する。
すなわち、係数値の間に、Ｃ1＝ＣH、Ｃ2＝ＣH-1、Ｃ3＝ＣH-2、……の関係が成り立つように設計するのである。
ただし、項数が奇数Ｈ＝２×Ｒ＋１の場合には、この中で、係数値ＣR+1だけは、対応する係数値を持たない。
【００９６】
また、(8)式では、(5)式の係数値列Ｃ1、Ｃ2、Ｃ3、Ｃ4、Ｃ5、……の中から１つおきに取った係数値Ｃ1、Ｃ3、Ｃ5、……、ＣH を用いており、このため、取り出した係数値の間にも、Ｃ1＝ＣH、Ｃ3＝ＣH-2、……の関係がそのまま保存されるので、係数値が対称なフィルタになり、同様に、(9)式で取り出した係数値のときも、同じく係数値が対称なフィルタになる。
そうすると、このように係数値が対称になっているフィルタは、図１５(a)に示すように表せる。
【００９７】
そうすると、この図１５(a)に示す通りの係数値が対称になったフィルタにおいて、それぞれのディジタルＬＰＦに含まれているシフトレジスタを、直線的に並べるのではなく、図１５(b)、(c)に示すように、中間から折り返えして配列した上で、加算回路３１−１〜３１−４を設け、これにより、折り返されて転送された信号値と新たに入力されてきた信号値の和を取ってから、各乗算回路２８−１〜２８−９により、共通の係数値を乗算するようにしても、ディジタルＬＰＦが構成できることになる。
【００９８】
そこで、本発明の第３の実施形態では、これら図１５(b)、(c)に示す回路構成によるディジタルＬＰＦを用いるようにしたものである。
ここで、タップ数Ｈが奇数のときは、２組のタップ係数値列の内の一方の組のタップ数も奇数になるので、図１５(b)に示す回路構成となり、タップ数が偶数になる他方の組に対しては、図１５(c)に示すように、丁度、真中から折り返した回路構成になる。
【００９９】
従って、これら図１５(b)、(c)に示す回路構成によるディジタルＬＰＦによれば、乗算回路の個数は、図６、図７と、図１２、図１３に示したディジタルＬＰＦよりも更に半分に低減することができ、この結果、図２１と図２２の回路で使用されているディジタルＬＰＦに比して、乗算回路の個数を約１／４に減らすことができる。
【０１００】
なお、この図１５(b)、(c)に示す実施形態では、加算回路３１−１〜が必要になるが、加算回路は、乗算回路に比してかなり簡単な回路構成で済むので、これによる回路規模の増加はほとんど問題にならない。
【０１０１】
従って、この図１５(b)、(c)に示す回路構成のディジタルＬＰＦを用いた第３の実施形態によれば、図２１、図２２の回路と同一の機能と性能を持ちながら、回路規模がさらに低減された伝送装置を提供することができる。
【０１０２】
次に、本発明による第４の実施形態について説明する。
この第４の実施形態におけるディジタルＬＰＦの考え方は、それに入力される信号、すなわち、図５(c)、(d)に示されている信号に０値のサンプリング点が残っていることを利用して、乗算回路の数を減らすようにしたものである。
【０１０３】
まず、図１６(a)は、図５(c)の信号が入力されたときのディジタルＬＰＦ内のシフトレジスタの状態を模式的に示したもので、既に説明したように、図中で、斜線が施してあるメモリ以外のメモリは、挿入された０値が記憶されるだけなので、実際には乗算する必要はない。
そして、信号がシフトレジスタ２６内を転送されるに従い、一方の組の係数値列Ｃ1、Ｃ5、Ｃ9、……と他方の組の係数値列Ｃ3、Ｃ7、Ｃ11、……が、それぞれ交互に、斜線が施してあるメモリの信号値に乗算されるだけである。
【０１０４】
そこで、この第４の実施形態におけるディジタルＬＰＦでは、図１６(b)に示すように、シフトレジスタ２６のメモリを１つおきに省き、さらに一方の組と他方の組の２組の係数値列を切換えるスイッチ４２−１〜４２−５を設け、シフトレジスタ２６内での信号のシフトに同期して、各スイッチ４２−１〜を切換えるように構成したものである。
【０１０５】
また、これと共に、入力信号に対する０値の挿入処理を無くし、信号は連続的に入力されるように構成する。
そして、新たな信号値が入力され、シフトレジスタ２６内で信号が１メモリ分シフトする毎に、シフトを止めたままで各スイッチ４２−１〜を切換え、２組の係数値列をそれぞれのメモリの信号に乗算する処理が実行されるように構成するのである。
【０１０６】
従って、この第４の実施形態によれば、そのディジタルＬＰＦが有する乗算回路の個数を、第１の実施形態のディジタルＬＰＦに比して、更に半分に減らすことができる。
つまり、この第４の実施形態によれば、図２１の回路と同等の機能と性能を有しながら、ディジタルＬＰＦの乗算回路の個数を１／４に大幅に低減することができ、ディジタル信号送信装置の回路規模を低減することができる。
【０１０７】
次に、本発明の第５の実施形態について説明する。
この第５の実施形態は、第３の実施形態におけるディジタルＬＰＦの内、タップ数が奇数になるディジタルＬＰＦの乗算回路について、その個数を更に半分に低減することができるもので、第３の実施形態における図１５(b)、(c)に示す回路の考え方に、第４の実施形態による図１６(b)の回路での考え方を適用したものに相当する。
【０１０８】
まず、図１５(b)に示す回路に、図５(c)に示す信号を入力したときのシフトレジスタ２６の状態を図１７(a)に示し、この後、次の信号が入力され、シフトレジスタが１段シフトしたときの状態を図１７(b)に示す。
【０１０９】
そうすると、これら図１７(a)、(b)からは以下のことが判る。
すなわち、シフトレジスタのメモリに格納された０値以外の値に乗算される係数値については、シフトレジスタがシフトする毎に、２組の係数値列の一方と他方が交互に入れ替わっていることが判る。
【０１１０】
そこで、第４の実施形態における図１６のときと同様、図１８に示すように、にスイッチ４３−１、４３−２を設けると共に、入力信号に対する零値の挿入も止めて、信号が連続的に入力されるように構成する。
そして、次の信号値が入力される毎に、シフトを止めたままスイッチ４３−１〜を切換え、２組の係数値列それぞれによる乗算処理を実行するように構成するのである。
【０１１１】
従って、この第５の実施形態によれば、ディジタルＬＰＦに必要な乗算回路の個数を、第３の実施形態における奇数タップのディジタルＬＰＦに比して、更に半分に減らすことができる。
すなわち、図２１の回路と同一の機能、同一の性能を有しながら、ディジタルＬＰＦの内の一方のディジタルＬＰＦに必要とする乗算回路の個数については、１／８に大幅に低減することができる。
【０１１２】
ところで、この第５の実施形態において、乗算回路の個数が低減できるのは、２個のディジタルＬＰＦの内の一方についてだけであるが、もともとの乗算回路による回路規模が大きいので、この第５の実施形態により一方のディジタルＬＰＦの乗算回路数が減るだけでも大きな回路規模の低減効果が得られる。
【０１１３】
なお、(5)式で表される特性のフィルタでも、その項数が偶数Ｈ＝２×Ｒで、係数値が対称なフィルタとして設計した場合には、第３の実施形態と同じようにしても、乗算回路の個数を低減することはできない。
何故なら、この場合は、係数値間の関係が、Ｃ1＝ＣH、Ｃ2＝ＣH-1、Ｃ3＝ＣH-2、……、ＣR＝ＣR+1 になるので、１つおきに取った第１の組の係数列はＣ1、Ｃ3、……、ＣH-1 で、第２の組の係数列はＣ2、Ｃ4、……、ＣH となり、従って一方の組の係数値列自身は対称にならず、このため、第３の実施形態のような効果は得られないのである。
【０１１４】
しかし、この場合でも、第２の組の係数値列の順序を逆転してみれば、その係数値列ＣH、……、Ｃ4、Ｃ2 は、第１の組の係数値列と等しくなっており、従って、この場合には、係数値メモリの共有化による回路規模の縮小を得ることができる。
【０１１５】
【発明の効果】
本発明によれば、ディジタル直交変復調部の回路規模が大幅に低減でき、この結果、送信装置と受信装置の回路規模も大幅に低減されるので、ディジタル信号伝送装置の小型化と低価格化を充分に図ることができる。
【０１１６】
また、本発明によれば、演算速度が１／２に低減でき、この結果、高速演算が苦手な乗算回路を用いているにも係らず、製造が容易で安価な伝送装置を提供することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態におけるディジタル直交変調部の一例を示すブロック図である。
【図２】第１の実施形態におけるディジタル直交変調部の動作を説明するための信号波形図である。
【図３】第１の実施形態におけるディジタルＬＦＰの考え方を説明するための模式図である。
【図４】第１の実施形態におけるディジタルＬＦＰの考え方を説明するための他の模式図である。
【図５】第１の実施形態におけるディジタル直交変調部の動作を説明するための信号波形図である。
【図６】第１の実施形態における一方のディジタルＬＦＰの一例を示すブロック図である。
【図７】第１の実施形態における他方のディジタルＬＦＰの一例を示すブロック図である。
【図８】本発明の第２の実施形態におけるディジタル直交復調部の一例を示すブロック図である。
【図９】第２の実施形態におけるディジタル直交復調部の動作を説明するための信号波形図である。
【図１０】第２の実施形態におけるディジタルＬＦＰの考え方を説明するための模式図である。
【図１１】第２の実施形態におけるディジタルＬＦＰの考え方を説明するための他の模式図である。
【図１２】第２の実施形態における一方のディジタルＬＦＰの一例を示すブロック図である。
【図１３】第２の実施形態における他方のディジタルＬＦＰの一例を示すブロック図である。
【図１４】第２の実施形態におけるディジタル直交復調部の動作を説明するための信号波形図である。
【図１５】本発明の第３の実施形態におけるディジタルＬＰＦの考え方と構成の一例を示すブロック図である。
【図１６】本発明の第４の実施形態におけるディジタルＬＰＦの考え方と構成の一例を示すブロック図である。
【図１７】本発明の第５の実施形態におけるディジタルＬＰＦの考え方を示すブロック図である。
【図１８】本発明の第５の実施形態におけるディジタルＬＰＦの構成の一例を示すブロック図である。
【図１９】従来技術によるディジタル直交変調部を備えた送信回路の一例を示すブロック図である。
【図２０】従来技術によるディジタル直交復調部を備えた受信回路の一例を示すブロック図である。
【図２１】ディジタル構成による直交変調部の一例を示すブロック図である。
【図２２】ディジタル構成による直交復調部の一例を示すブロック図である。
【図２３】ディジタル構成による直交変調部の動作を説明するための信号波形図である。
【図２４】ディジタル直交変調に伴う不要な高調波成分を模式的に示した説明図である。
【図２５】ディジタル直交変復調部で使用するディジタルＬＰＦの一例を示すブロック図である。
【図２６】ディジタル構成による直交復調部の動作を説明するための信号波形図である。
【符号の説明】
１ 送信回路の入力端子
２ 送信用信号処理回路
３ 直交変調部
４ｉ、４ｑ Ｄ／Ａ変換回路
５ｉ、５ｑ、１５ｉ、１５ｑ アナログ構成のＬＰＦ
６ 送信用のミキサ
７ 送信用のＢＰＦ
８ アップコンバータ
９ 送信用のアンテナ
１０ 受信用のアンテナ
１１ ダウンコンバータ
１２ 受信用のＢＰＦ
１４ 受信用のミキサ
１６ｉ、１６ｑ Ａ／Ｄ変換回路
１７ 受信用信号処理回路
１８ 受信装置の出力端子
１９ｉ、１９ｑ ４倍サンプル変換回路
２１ｉ、２１ｑ 送信用のディジタルＬＰＦ
２２ ディジタル直交変調回路
２２ｉ、２２ｑ 極性反転回路
２２ｓ スイッチ
２４ Ａ／Ｄ変換回路
２５ 送信用のＢＰＦ
２６ シフトレジスタ
２７−１、２７−２、…… 係数メモリ
２８−１、２８−２、…… 乗算回路
２９ Σ回路
３０ 受信用のＢＰＦ
３１ Ａ／Ｄ変換回路
３２ ディジタル直交復調回路
３２ｉ、３２ｑ 極性反転回路
３２ｓｉ、３２ｓｑ スイッチ
３３ｉ、３３ｑ 受信用のディジタルＬＰＦ
３４ｉ、３４ｑ １／４サンプル変換回路
１９'ｉ、１９'ｑ ２倍サンプル変換回路
３４'ｉ、３４'ｑ １／２サンプル変換回路。
【発明の属する技術分野】
本発明は、２種の信号を直交変調して伝送する装置に係り、特にディジタル構成された直交変調送信部と直交復調受信部を備えたディジタル信号伝送装置に関する。
【０００２】
【従来の技術】
近年、移動体や地上系のディジタル無線通信では、伝送レートを上げるため、ＱＰＳＫ方式、或いはＱＡＭ方式などの直交変調方式の信号伝送装置が採用されているが、この直交変調方式とは、次の式、すなわち、
cos(２π×ｆ'c×t)
sin(２π×ｆ'c×t)
で表される２種の互いに直交する搬送波を用い、直交変調により２種の信号を伝送する方式のことである。
【０００３】
ところで、従来の直交変調方式のディジタル信号伝送装置では、安価で回路規模も小さくて済むという理由により、主としてアナログ構成のミキサを用いた直交変復調回路が使われていた。
そこで、このアナログ方式の直交変復調回路を用いた信号伝送装置の従来技術について、図１９及び図２０により説明する。
【０００４】
まず図１９は、従来技術における送信回路の一例で、入力端子１から入力された情報符号は、送信用信号処理回路２によりベースバンドの２種のディジタル信号Ｉｄ(n)、Ｑｄ(n)に変換され、それぞれ直交変調部３に入力される。
直交変調部３に入力された信号Ｉｄ(n)、Ｑｄ(n)は、それぞれＤ／Ａ変換回路４ｉ、４ｑによりアナログ信号に変換され、次いでアナログ構成のＬＰＦ(低域ろ波器)５ｉ、５ｑにより伝送帯域幅が所定値Ｂになるように制限される。
【０００５】
ＬＰＦ５ｉ、５ｑから出力された信号Ｉ(t)、Ｑ(t)は、ミキサ６に入力され、次の(1)式に従った演算処理により、アナログ的に直交変調される。
Ｄ(t)＝Ｉ(t)×cos(２π×ｆc×ｔ)＋Ｑ(t)×sin(２π×ｆc×ｔ)……(1)
【０００６】
そして、この直交変調された信号Ｄ(t)がＢＰＦ(帯域ろ波器)７に入力され、ミキサ６で発生した不要成分が除去されてからアップコンバータ８に供給され、ここで更に高い周波数ｆc'の搬送波の信号に変換された上で、アンテナ９から送信されるのである。
【０００７】
次に、図２０は、従来技術による受信回路の一例で、アンテナ１０で受信された信号は、まずダウンコンバータ１１により、元の直交変調信号Ｄ(t)に戻された上で直交復調部１３に供給される。
直交復調部１３に供給された直交変調信号Ｄ(t)はミキサ１４に入力され、ここで信号Ｄ(t)に次の(2)式と(3)式による２種の演算を施し、三角関数の直交性を利用してアナログ的に２種の信号Ｉ(t)、Ｑ(t)を直交復調する。
Ｉ(t)＝Ｄ(t)×cos(２π×ｆc×ｔ)…… ……(2)
Ｑ(t)＝Ｄ(t)×sin(２π×ｆc×ｔ)…… ……(3)
【０００８】
こうして直交復調して得た２種の信号Ｉ(t)、Ｑ(t)は、それぞれアナログのＬＰＦ１５ｉ、１５ｑにより不要な成分を取り除いた後、Ａ／Ｄ変換回路１６ｉ、１６ｑによりディジタル信号Ｉｄ(n)、Ｑｄ(n)に変換され、それぞれ受信用信号処理回路１７に供給される。
そこで受信用信号処理回路１７では、入力されたディジタルの２種の信号Ｉｄ(n)、Ｑｄ(n)から情報符号を復調し、出力端子１８から出力するのである。
【０００９】
ところで、この従来技術による変調方式では、直交変復調に際して用いられる２種の搬送波信号、すなわち図１９と図２０に「cos」、「sin」で表してある２種の搬送波信号について、それらの間での直交性が良くないと、２種の成分間で符号間干渉が発生してまい、復調符号の誤り率が増し、性能が劣化してしまうという問題が生じる。
【００１０】
このため、従来技術では、高精度に調整したアナログ構成のミキサを用い、これにより２種の基準搬送波間の直交性誤差が、例えば１度以下の充分に小さな値になるようにしていた。
【００１１】
【発明が解決しようとする課題】
上記従来技術は、装置のディジタル化について配慮がされておらず、装置の高性能化の点に問題があった。
すなわち、近年、伝送レートを更に上げるため、従来のＢＰＳＫ方式やＱＰＳＫ方式から６４ＱＡＭ方式やＯＦＤＭ方式など、更に多値数の高い方式が採用されるようになっているが、この場合は、上記直交性に要求される精度も更に上高くする必要があり、アナログ的な手法では対応が困難になってしまい、装置の高性能化に問題がしょうじてしまうのである。
【００１２】
そこで、直交性について必要とする高精度が充分に確保できるように、ディジタル信号処理により直交変調と直交復調を行うようにした、いわゆるディジタル直交変調部とディジタル直交復調部が検討されつつあり、その一例について、図２１と図２２により説明する。
【００１３】
まず図２１のディジタル直交変調部は、図１９のアナログ構成による直交変調部３をそのままディジタル回路に置き換えたもので、同様に、図２２のディジタル直交復調部は、図２０のアナログ構成による直交復調部１３をそのままディジタル回路に置き換えたものであり、従って、直交変調部と直交復調部以外の回路部分は図１９と図２０の回路と同様なので、以下の説明では直交変調部と直交復調部の構成と動作に重点をおいて説明する。
【００１４】
まず、ここで、図１９に示した送信用信号処理回路２から供給されるサンプリング周波数ｆd の第１のディジタル信号Ｉｄ(n)と第２のディジタル信号Ｑｄ(n)の信号波形を模式的に表すと、図２３(a)、(b)に示すようになっている。
【００１５】
そして、これらの図２３(a)、(b)において、まず、実線の曲線はサンプリング前のＩ信号の信号波形を表し、次に、破線の曲線はサンプリング前のＱ信号の信号波形を表している。また、サンプリング信号も、これに合わせて、それぞれ実線の矢印と破線の矢印で示してある。
【００１６】
図２１のディジタル直交変調部において、ここに入力された信号のうち、まず第１のディジタル信号Ｉｄ(n)は第１の４倍サンプル変換回路１９ｉに入力され、図２３(c)に示すように、ｎ番目のサンプリング値Ｉｄ(n)とｎ＋１番目のサンプリング値Ｉｄ(n+1)の間に３個の零値を挿入し、これにより４倍のサンプリング周波数４×ｆｄの信号Ｉ'd4(m)に変換される。
【００１７】
しかして、この変換された信号Ｉ'd4(m)には、図２４に模式的に示すように、不要な高調波成分２０が含まれている。
そこでディジタルＬＰＦ２１ｉにより、図１９の従来技術におけるＬＰＦ５ｉと同様に、信号Ｉ'd4(ｍ)の帯域幅を帯域幅Ｂに制限すると共に、この不要な高調波成分２０を除去する。
その結果、ディジタルＬＰＦ２１ｉの出力信号Ｉd4(m)の信号波形は、図２３(e)に示すように、信号間の零値が埋められたサンプリング波形になる。
【００１８】
次に、第２の信号Ｑd(n)も同様で、まず第２の４倍サンプル変換回路１９ｑにより、図２３(d)に示すように、４倍のサンプリング周波数４×ｆdの信号Ｑ'd4(ｍ)に変換され、ディジタルＬＰＦ２１ｑで帯域幅Ｂに制限され、図２３(f)に示すように、信号間の零値が埋められた信号Ｑd4(m)に変換される。
【００１９】
ところで、このように、直交変調信号の搬送波周波数ｆcをｆdに設定すると、直交変調の演算式として示した上記の(1)式は、次の(4)式として表せる。
Ｄd4(m)＝Ｉd4(m)×cos(２π×ｍ／４)＋Ｑd4(m)×sin(２π×ｍ／４)……(4)
【００２０】
この(4)式において、まず、右辺のcosを含む項は、ｍ＝０を含む偶数のとき交互に１と−１になり、ｍ＝奇数のときは０になる。
また、右辺のsinを含む項は、ｍ＝奇数のとき交互に１と−１になり、ｍ＝０を含む偶数のときは０になる。
【００２１】
そこで、(4)式は、ｍに応じて、順次、以下の通りになる。
ｍ＝０ → Ｄd4(0)＝Ｉd4(0)
ｍ＝１ → Ｄd4(1)＝Ｑd4(1)
ｍ＝２ → Ｄd4(2)＝−Ｉd4(2)
ｍ＝３ → Ｄd4(3)＝−Ｑd4(3)
ｍ＝４ → Ｄd4(4)＝Ｉd4(4)
ｍ＝５ → Ｄd4(5)＝Ｑd4(5)
・ ・
・ ・
・ ・
【００２２】
このことから、実際には、(4)式による乗算を実行しないでも、単に信号Ｉd4(m)及び信号Ｑd4(m)と、それらの極性を反転した信号−Ｉd4(m)及び信号−Ｑd4(m)を順次切り換えてやれば直交変調処理が行われ、図２３(g)の信号波形に示す通りの直交変調信号Ｄd4(m)が得られることになる。
【００２３】
図２１のディジタル直交変調部は、この方法により動作するディジタル直交変調回路２２を用いたもので、図示のように、２個の極性反転回路２２ｉ、２２ｑと、周波数ｆc （＝４×ｆd）で動作する循環型のスイッチ２２ｓを用い、信号Ｉd4(m)と信号Ｑd4(m)を入力し、極性反転回路２２ｉと極性反転回路２２ｑにより極性反転信号−Ｉd4(m)と極性反転信号−Ｑd4(m)を出力させた上で、スイッチ２２ｓにより順次、周波数ｆc 毎に各信号を選択して取り出し、図２３(g)の波形図に示す直交変調信号Ｄd4(m)を得るようにしてある。
【００２４】
ディジタル直交変調回路２２から出力された直交変調信号Ｄd4(m)は、次いでＤ／Ａ変換回路２４でアナログ信号に変換され、ＢＰＦ２５で不要な高調波成分を除去され、アナログの直交変調信号Ｄ(t)としてディジタル直交変調部から出力されることになる。
【００２５】
ところで、このとき用いられる２個のディジタルＬＰＦ２１ｉ、２１ｑは、同一の特性を持つフィルタでなければならない。
そこで、一般的には、図２５に示す通りの、非巡回型(ＦＩＲ型)回路構成をもち、そのタップ係数値を同じにしたディジタルＬＰＦを用いるのが通例である。
【００２６】
この図２５のディジタルＬＰＦは、図示のように、シフトレジスタ２６とメモリ２７−１、２７−２、……、２７−Ｈ、乗算回路２８−１、２８−２、……、２８−Ｈ、それにΣ(総和)回路２９で構成されている。
【００２７】
そして、まず、シフトレジスタ２６は、多数段の連続的に結合したメモリからなり、入力されてくる信号……、Ｉ'd4(p+1)、Ｉ'd4(p+2)、……、Ｉ'd4(p+H)、……を、周波数４×ｆdのクロックパルス毎に１段づつ、順次転送しながら記憶しておく働きをし、次に、メモリ２７−１、２７−２、……、２７−Ｈは、帯域幅をＢに制限するのに必要なＨ個のタップ係数値Ｃ1、Ｃ2、……、ＣH を記憶する働きをする。
ここで、ｐは任意の整数値である。
【００２８】
そして、シフトレジスタ２６は、メモリ２７−１、２７−２、……内に記憶されているタップ係数値を用いて、次の(5)式の演算をクロックパルス毎に実行し、算出された値Ｉd4(ｐ)を順次出力する。
このとき、Ｈ個の乗算回路２８−１、２８−２、……、２８−Ｈは、各タップ係数値Ｃ１、……、ＣＨと信号値Ｉ'd4(p+1)、……、Ｉ'd4(p+H)を乗算する働きをし、さらに、Σ回路２９は複数の加算回路で構成され、乗算回路２８−１〜２８−Ｈで乗算された値Ｃ1×Ｉ'd4(p+1)〜ＣH×Ｉ'd4(p+H)の総和を出力する働きをし、これによりディジタルＬＰＦとしての機能を発揮するのである。
【００３０】
次に、図２２のディジタル直交復調部について説明すると、この復調部では、図２１のディジタル直交変調部の信号処理とほぼ逆の信号処理を実行して直交復調することになる。
図２２において、ダウンコンバータ１１(図２０)から出力された直交変調信号Ｄ(t)は、ＢＰＦ３０で不要な周波数成分が除去された後、Ａ／Ｄ変換回路３１により、サンプリング周波数４×ｆdでサンプリングされ、ディジタルの直交変調信号Ｄd4(ｍ)に変換される。
【００３１】
こうしてサンプリングして得た直交変調信号Ｄd4(m)の信号波形は図２６(a)に示す通りで、図２３(g)に示した波形と同じなる。
ここで、直交変調信号の搬送波周波数ｆcをｆdに設定すると、直交復調の演算式として示した(2)式と(3)式は、次の(6)式及び(7)式として表せる。
Ｉd4(ｍ)＝Ｄd4(m)×cos(２π×ｍ／４)…… ……(6)
Ｑd4(ｍ)＝Ｄd4(m)×sin(２π×ｍ／４)…… ……(7)
【００３２】
そうすると、図２１のディジタル直交変調部における(4)式のときと同様、簡単な回路構成により、直交復調処理が得られることになる。
すなわち、まず、cosを含む(6)式は、ｍ＝０を含む偶数のとき交互に１と−１になり、ｍ＝奇数のときは０になる。また、sinを含む(7)式は、ｍ＝奇数のとき交互に１と−１になり、ｍ＝０を含む偶数のときは０になる。
【００３３】
そこで、まず(6)式は、ｍに応じて、順次、以下の通りになる。
ｍ＝０ → Ｄd4(0)＝Ｉd4(0)
ｍ＝１ → Ｄd4(1)＝０
ｍ＝２ → Ｄd4(2)＝−Ｉd4(2)
ｍ＝３ → Ｄd4(3)＝０
・ ・
・ ・
【００３４】
次に、(7)式は、同じくｍに応じて、順次、次の通りになる。
ｍ＝０ → Ｄd4(0)＝０
ｍ＝１ → Ｄd4(1)＝Ｑd4(1)
ｍ＝２ → Ｄd4(2)＝０
ｍ＝３ → Ｄd4(3)＝−Ｑd4(3)
ｍ＝４ → Ｄd4(4)＝０
・ ・
・ ・
【００３５】
従って、このときも、これら(6)式と(7)式による乗算をそのまま実行するのではなくて、単に信号Ｉd4(m)及び信号Ｑd4(m)と、それらの極性を反転した信号−Ｉd4(m)及び信号−Ｑd4(m)を順次、切り換えて独立に取り出してやれば直交復変調処理が行われ、図２６(b)、(c)に示す通りの直交復調信号Ｉd4(m)、Ｑd4(m)が得られることになる。
【００３６】
図２２は、この方法により動作するディジタル直交復調回路３２を用いたディジタル直交復調部で、図示のように、２個の極性反転回路３２ｉ、３２ｑと、周波数ｆc （＝４×ｆd）で動作する循環型のスイッチ３２ｓｉ、３２ｓｑで構成されてある。
【００３７】
そして、Ａ／Ｄ変換回路３１から信号Ｄd4(m)を入力し、各極性反転回路３２ｉ、２２ｑにより極性反転信号−Ｄd4(m)を夫々出力させた上で、夫々スイッチ３２ｓｉ、３２ｓｑで、順次、周波数ｆc 毎に交互に０値も含め、各信号を選択して取り出し、図２６(b)、(c)に示す通りの直交復調信号Ｉd4(m)、Ｑd4(m)を得るのである。
【００３８】
こうして、ディジタル直交復調回路３２から出力された信号Ｉd4(m)は、図２６(b)に示す通り、１サンプリング信号毎に０値が入った波形になっている。 そこで、ディジタルＬＰＦ３３ｉにより、図２６(d)に示す通り、この０値の部分を内挿した後、１／４サンプル変換回路３４ｉでサンプリング周波数ｆdによりリサンプルし、図２６(f)に示す通りの直交復調された信号Ｉd(n)を出力する。
【００３９】
同様に、ディジタル直交復調回路３２から出力されたＱd4(m)も、図２６(c)に示す通り、１サンプリング信号毎に０値が入った波形になっているので、ディジタルＬＰＦ３３ｑにより、図２６(e)に示す通り、０値の部分を内挿した後、１／４サンプル変換回路３４ｑでリサンプルし、図２６(g)に示す通りの直交復調された信号Ｑd(n)を出力するのである。
【００４０】
ここで、これらのディジタルＬＰＦ３３ｉ及びディジタルＬＰＦ３３ｑとしては、図２１で説明したディジタル直交変調部と同じく、図２５に示す通りの、同じタップ係数値を持った非巡回型(ＦＩＲ型)の回路を用いている。
【００４１】
ところで、ここで使用されている非巡回型ディジタルフィルタは、かなり多くの個数の加算回路と乗算回路を必要とする。
ここで、乗算回路は、特に回路規模が大きくなるため、できるだけ使用を控えることが望ましい。
しかし、図２１と図２２の例では、図２５に示した非巡回型ディジタルＬＰＦを用いており、このため多くの乗算回路が必要で、回路規模の増大が著しくなってしまう。
【００４２】
例えば、この場合、必要になるタップ数が５０タップ以上にもなるから、送信装置では、非巡回型ディジタルＬＰＦについてだけでも、約２倍の１００個もの乗算回路が必要になる。
また、受信装置での非巡回型ディジタルＬＰＦにも、ほぼ同数の乗算回路が必要であり、従って、送信装置と受信装置については、約２００個もの乗算回路が必要になってしまう。
【００４３】
ここで、情報の伝送レートが低い間は、乗算回路の時分割使用により、実装を要する乗算回路の個数を減らすことができる。
しかしながら、伝送レートが高くなると、乗算回路自体の動作速度の関係で、乗算回路全てを並列動作させなければならなくなり、例えば２００個もの全ての乗算回路を実装しておく必要があり、従って、単純にディジタル化したのでは、乗算回路による回路規模の増大がネック(隘路)になって、高い伝送レートへの対応が困難になってしまう。
【００４４】
本発明の目的は、ディジタル直交変復調部での回路規模の増大が抑えられ、高い伝送レートにも充分に対応できるようにしたディジタル信号伝送装置を提供することにある。
【００４５】
【課題を解決するための手段】
上記目的は、２種の信号を直交変調によりディジタル伝送する方式の送信回路を備えたディジタル信号伝送装置において、前記送信回路が、ディジタル信号処理により前記２種の信号を直交変調するディジタル直交変調回路と、前記信号の一方の帯域を制限する第１の非巡回型ディジタルＬＰＦと、前記信号の他方の帯域を制限する第２の非巡回型ディジタルＬＰＦとを有し、前記第１と第２の非巡回型ディジタルＬＰＦが、それぞれのタップ数が互いに１タップ異なり、それぞれ対称なタップ係数値を有するディジタルＬＰＦで構成されているようにして達成される。
【００４６】
次に、上記目的は、２種の信号を直交変調によりディジタル伝送する方式の受信回路を備えたディジタル信号伝送装置において、前記受信回路が、ディジタル信号処理により前記２種の信号を直交復調するディジタル直交復調回路と、前記信号の一方の帯域を制限する第１の非巡回型ディジタルＬＰＦと、前記信号の他方の帯域を制限する第２の非巡回型ディジタルＬＰＦとを有し、前記第１と第２の非巡回型ディジタルＬＰＦが、それぞれのタップ数が互いに１タップ異なり、それぞれ対称なタップ係数値を有するディジタルＬＰＦで構成されているようにしても達成される。
【００４７】
また、上記目的は、２種の信号を直交変調によりディジタル伝送する方式の送信回路を備えたディジタル信号伝送装置において、前記送信回路が、ディジタル信号処理により前記２種の信号を直交変調するディジタル直交変調回路と、前記信号の一方の帯域を制限する第１の非巡回型ディジタルＬＰＦと、前記信号の他方の帯域を制限する第２の非巡回型ディジタルＬＰＦとを有し、前記第１と第２の非巡回型ディジタルＬＰＦが、それぞれタップ数が等しく、それぞれ非対称なタップ係数値を持ち、それぞれのタップ係数値の列が互いに順番を反転した関係にあるディジタルＬＰＦで構成されるようにしても達成される。
【００４８】
さらに、上記目的は、２種の信号を直交変調によりディジタル伝送する方式の受信回路を備えたディジタル信号伝送装置において、前記受信回路が、ディジタル信号処理により前記２種の信号を直交変調するディジタル直交変調回路と、前記信号の一方の帯域を制限する第１の非巡回型ディジタルＬＰＦと、前記信号の他方の帯域を制限する第２の非巡回型ディジタルＬＰＦとを有し、前記第１と第２の非巡回型ディジタルＬＰＦが、それぞれタップ数が等しく、それぞれ非対称なタップ係数値を持ち、それぞれのタップ係数値の列が互いに順番を反転した関係にあるディジタルＬＰＦで構成されるようにしても達成される。
【００４９】
上記の条件を満たすタップ係数値を用いることにより、ディジタルＬＰＦのタップ数を約半分まで大幅に低減することができる。すなわち、必要な乗算回路の数を約半分まで大幅に減らすことができ、回路規模を小さくすることができる。
【００５０】
【発明の実施の形態】
以下、本発明によるディジタル信号伝送装置について、図示の実施形態により詳細に説明する。
まず、本発明の第１の実施形態におけるディジタル直交変調部について説明する。
ここで、始めに、本発明の動作原理が充分に理解できるように、図２１のディジタル直交変調部を用いて説明を進めると、既に説明したように、(4)式で示した直交変調処理は、簡単なスイッチ回路により実現できる。
【００５１】
すなわち、図２１のディジタルＬＰＦ２１ｉ、２１ｑから夫々出力された信号Ｉd4(m)、Ｑd4(m)の内、図２(e)、(f)の図形において、太い矢印で示したサンプリング値と、その極性を反転した値を順番に選んで出力することにより、直交変調処理が得られる。なお、この図２は、図２３の(e)から(g)までの波形図を取り出して示したものである。
【００５２】
ここで注意すべきは、このような直交変調処理では、図２(e)と図２(f)の図形において、細い矢印で示されているサンプリング値は、最後まで全く使用されないということである。
従って、図２１におけるディジタルＬＰＦ２１ｉ、２１ｑでは、実際には、図２(e)と図２(f)に太い矢印で示したサンプリング点の値だけを算出して出力するだけで良いことになる。
【００５３】
そこで、まず、図２(e)で、太い矢印で示したサンプリング点の値、例えばＩd4(0)の値を算出するときの、ディジタルＬＰＦ２１ｉ内のシフトレジスタ２６の内部状態は、図３(a)に示す通りになる。なお、この図３において、シフトレジスタ２６のメモリの内、４倍サンプル変換回路１９ｉで挿入された値０以外の値が記憶されているメモリについては、斜線を施して示してある。
【００５４】
同様に、太い矢印で示したサンプリング点の別の点、例えばＩd4(2)の値を求めるときのシフトレジスタ２６の内部状態は、図３(b)に示す通りになる。
【００５５】
そうすると、タップ係数値Ｃ2、Ｃ4、Ｃ6、……は、何れの計算においても、挿入された値０に乗算されることになるので、実際には信号値とタップ係数値の乗算は不要であり、従って、タップ係数値Ｃ1、Ｃ3、Ｃ5、……についてだけ、乗算してやればよいことになる。
【００５６】
同じことは、図２(f)に示した信号Ｑd4(m)についても成立する。
ただし、この信号Ｑd4(m)の場合、太い矢印で示したサンプリング点の位置が信号Ｉd4(m)の場合に比して１サンプリング点だけずれており、このため、図２(f)の太い矢印で示したサンプリング点の値、例えばＱd4(1)とＱd4(3)の値を算出するときの、ディジタルＬＰＦ２１ｑ内のシフトレジスタ２６の内部状態は、図４(a)、(b)に示す通りになる。
【００５７】
従って、信号Ｑd4(m)の場合は、タップ係数値Ｃ2、Ｃ4、Ｃ6、……についてだけ乗算を行い、信号Ｉd4(m)のときのタップ係数値Ｃ1、Ｃ3、Ｃ5、……は、何れの計算においても、挿入された値０が乗算されるだけなので、実際には信号値とタップ係数値の乗算は不要になる。
【００５８】
図１は、以上の認識に基づいて構成した本発明の第１の実施形態におけるディジタル直交変調部で、これは、図２１のディジタル直交変調部における４倍サンプル変換回路１９ｉ、１９ｑに代えて２倍サンプル変換回路１９'ｉ、１９'ｑを設け、ディジタルＬＰＦ２１ｉ、２１ｑに代えてディジタルＬＰＦ２１'ｉ、２１'ｑを設け、ディジタル直交変調回路２２に代えてディジタル直交変調回路２２'を設けたものであり、その他の構成は図２１と同じである。
【００５９】
それぞれの２倍サンプル変換回路１９'ｉ、１９'ｑには、図５(a)、(b)に示す通りの、サンプリング周波数がｆdの信号Ｉd(n)、Ｑd(n)が入力され、ここで、ｎ番目のサンプリング値とｎ＋１番目のサンプリング値の間に０値が挿入され、２倍のサンプリング周波数２×ｆdの信号Ｉ'd2(k)、Ｑ'd2(k)に変換される。 変換された信号Ｉ'd2(k)、Ｑ'd2(k)の信号波形は、図５(c)、(d)に示す通りである。
【００６０】
これらの信号の内、まず信号Ｉ'd2(k)は、ディジタルＬＰＦ２１'ｉに入力され、次の(8)式の演算をサンプリング周波数２×ｆd のクロックパルス毎に実行する。
【００６１】
次に、信号Ｑ'd2(k)は、ディジタルＬＰＦ２１'ｑに入力され、次の(9)式の演算をサンプリング周波数２×ｆd のクロックパルス毎に実行する。
【００６２】
この結果、ディジタルＬＰＦ２１'ｉ、２１'ｑのそれぞれから出力された信号Ｉd2(ｋ)、Ｑd2(ｋ)の波形は、図５(e)、(f)に示す通り、間に０値が埋められたサンプリング波形になる。
【００６３】
ここで、これら(8)と(9)の各演算式から明らかなように、何れの演算式でも、用いるタップ係数値が、(5)式における係数値列Ｃ1、Ｃ2、……、ＣH の中から１係数おきの係数値を抜き出したものになっており、この結果、乗算数が(5)式の乗算数の約半分になっていることが判る。
【００６４】
従って、この実施形態におけるディジタルＬＰＦ２１'ｉ、２１'ｑの乗算回路の個数は、図６と図７から明らかなように、それぞれ図２１に示したディジタルＬＰＦ２１ｉ、２１ｑの場合の約半分になっており、この結果、回路規模が大幅に削減されている。
【００６５】
次に、これら(8)式と(9)式では、互いに異なる組の係数値列が用いられているが、ここで、(8)式の係数値と(9)式の係数値の２組の係数値を合わせると、(5)式で用いた１組の係数値列と同じになっており、従って、２組の係数値は、１連の滑らかなインパルス応答曲線上の値を与えるので、乗算回路の削減による悪影響は何も発生せず、図２１の場合と同じ性能を発揮する。
【００６６】
なお、この実施形態では、Ｈが奇数にしてあるが、このときは、ディジタルＬＰＦ２１'ｉとディジタルＬＰＦ２１'ｑの内の一方のタップ数が、他方のタップ数より１タップ多くなる。
【００６７】
ところで、このとき、図５(f)の信号Ｑd2(ｋ)を求めるのに必要なタップ係数値列Ｃ2、Ｃ4、……の数は、図５(e)の信号Ｉd2(ｋ)を求めるのに必要なタップ係数値列Ｃ1、Ｃ3、……より１タップ分、増減しており、そのため図５(f)の信号波形は、図２(f)における太い矢印の信号に対し、４倍のサンプリング周波数４×ｆd のクロックの１クロックパルス分前にずれている。
【００６８】
そこで、この実施形態のディジタル直交変調回路２２'では、図１に示してあるように、１クロックパルス分の遅延回路２２'Ｄが設けてあり、この遅延回路２２'Ｄを介することにより、信号Ｑd2(k)のタイミングを、図５(g)に示すように、調整(遅らす)するように構成してある。
【００６９】
従って、このディジタル直交変調回路２２'で直交変調してやれば、図５(h)に示す通り、図２３(g)に示した波形と同じ波形の直交変調信号Ｄd4(m)を得ることができる。
【００７０】
ディジタル直交変調回路２２'から出力された直交変調信号Ｄd4(m)は、Ｄ／Ａ変換回路２４によりアナログ信号に変換され、ＢＰＦ２５を介して帯域制限された上で、直交変調信号Ｄ(t)として、このディジタル直交変調部から出力され、アップコンバータ８(図１９)に供給されることになる。
【００７１】
そして、この図１の実施形態の場合、図６、図７から明らかなように、ディジタルＬＰＦ２１'ｉ、２１'ｑのタップ数は、図２１の回路で用いるディジタルＬＰＦ２１ｉ、２１ｑのタップ数の半分に低減され、回路規模が大幅に小さくされているにもかかわらず、出力される直交変調信号Ｄd4(m)の特性は、図２１の回路による直交変調信号Ｄd4(m)の特性と何ら変わるところがない。
【００７２】
しかも、このとき、ディジタルＬＰＦ２１'ｉ、２１'ｑに入力される信号のサンプリング周波数は、図２１の回路の１／２になっているので、駆動パルスのクロック周波数も１／２に下げることができ、この結果、高速演算には弱いとされている乗算回路を用いているにもかかわらず、その製造が容易になるという効果も得ることができる。
【００７３】
従って、この第１の実施形態におけるディジタル直交変調部によれば、図２１の回路と同一の機能と性能を有しながら、必要なディジタルＬＰＦのタップ数が約半分にでき、送信回路の回路規模を大幅に低減することができる。
また、このとき、乗算回路での演算速度が１／２に低減できるので、乗算回路の製造が容易になり、この結果、安価でしかも製造が容易なディジタル信号伝送装置を得ることができる。
【００７４】
なお、この第１の実施形態では、ディジタルＬＰＦのタップ数Ｈについて、Ｈ＝２×Ｒ＋１の奇数の場合について説明したが、タップ数が偶数Ｈ＝２×Ｒになるようにしても実施できる。
この場合、２個のディジタルＬＰＦ２１'ｉ、２１'ｑのタップ数は同数になるが、しかし、このことは、何らの問題をも生じない。
【００７５】
次に、本発明の第２の実施形態におけるディジタル直交復調部について説明する。
ここでも、本発明の動作原理が充分に理解できるように、まず図２２のディジタル直交復調部を用いて説明する。
【００７６】
既に説明したように、図２２におけるディジタルＬＰＦ３３ｉ、３３ｑから出力された信号Ｉd4(m)、Ｑd4(m)は、１／４サンプル変換回路３４ｉ、３４ｑに供給され、ここで図９(d)、(e)の太い矢印で示したサンプリング値を順番に選択することにより、直交復調信号Ｉd(n)、Ｑd(n)として出力される。なお、この図９は、図２６の(b)から(g)までの波形図を取り出したものである。
【００７７】
まず、ここでも、図９の(d)と(e)の波形図に細い矢印で示されているサンプリング値は、最後まで全く使用されないことに注意すべきである。
従って、ディジタルＬＰＦ３３ｉと３３ｑでは、実際には図９(d)、(e)に太い矢印で示したサンプリング点の値だけを算出して出力すればよい。
【００７８】
また、この図９(d)、(e)で、太い矢印で示したサンプリング点の値、例えばＱd4(０)の値を算出するときのディジタルＬＰＦ３３ｑ内のシフトレジスタ２６の内部状態は、図１０に示す通りになっている。
ここで、図３の場合と同じく、挿入された値０以外の値が記憶されているメモリに斜線を施して示してある。
【００７９】
そして、タップ係数値Ｃ1、Ｃ3、Ｃ5、……は、挿入された値０に乗算されるため、実際には信号値とタップ係数値の乗算も不要であり、そもそもディジタル直交復調回路３２での値０の挿入自体も不要になり、タップ係数値Ｃ2、Ｃ4、Ｃ6、……についてだけ乗算すればよい。
【００８０】
同じことは、図９(d)の信号Ｉd4(m)に対しても成り立つ。
ただし、この信号Ｉd4(m)の場合、０値以外の値になっているサンプリング点の位置が、信号Ｑd4(m)の場合より１サンプリング点だけタイミングがずれており、従って、図９(d)の太い矢印で示したサンプリング点の値、例えばＩd4(0)の値を算出するときのディジタルＬＰＦ３３ｉ内のシフトレジスタ２６の内部状態は、図１１に示す通りになる。
【００８１】
従って、信号Ｉd4(m)の演算の場合には、信号Ｑd4(m)の演算では使用しなかったタップ係数値Ｃ1、Ｃ3、Ｃ5、……を使用し、信号Ｑd4(m)の演算に使用したタップ係数値Ｃ2、Ｃ4、Ｃ6、……は、値０が乗算されるため、実際には信号値とタップ係数値の乗算は不要になる。
【００８２】
ここで、図９(d)の信号Ｉd4(m)の場合、太い矢印で示したサンプリング点の値は、図９(b)の信号の中に既に存在しており、従って０値の位置の値を内挿して補間するＬＰＦは不要であるように思える。
しかし、直交復調後では、信号Ｉd(n)と信号Ｑd(n)の周波数特性が同一になっている必要があり、このため、ディジタルＬＰＦ３３ｑと同じ特性を持つディジタルＬＰＦ３３ｉを用い、２種の信号の周波数特性が揃うようにしているのである。
【００８３】
本発明の第２の実施形態は、以上の認識に基づいて構成されたもので、以下、この実施形態におけるディジタル直交復調部について、図８により説明する。 この図８のディジタル直交復調部は、図２２のディジタル直交復調部におけるディジタル直交復調回路３２に代えてディジタル直交復調回路３２'を設け、ディジタルＬＰＦ３３ｉ、３３ｑに代えてディジタルＬＰＦ３３'ｉ、３３１'ｑを設け、１／４サンプル変換回路３４ｉ、３４ｑに代えて１／２サンプル変換回路３４'ｉ、３４'ｑを設けたものであり、その他の構成は図２２と同じである。
【００８４】
Ａ／Ｄ変換回路３１から図１４(a)に示す信号Ｄd4(m)が出力され、これがディジタル直交復調回路３２'に入力されると、まず２系統に分けられる。
そして、一方は遅延回路３２'Ｄで、サンプリング周波数４×ｆd の１クロック時間だけ遅延され、図１４(b)に示す通りの遅延信号として出力される。
【００８５】
そして、遅延してない図１４(a)の信号と、遅延した図１４(b)の信号、及びそれぞれの信号の極性を反転した信号の合計４種の信号が、周波数２×ｆd で動作するスイッチ３２'ｓｉ、３２'ｓｑにより、順次、サンプリングされ、それぞれ図１４(c)に示す信号Ｉd2(k)と、図１４(d)に示す信号Ｑd2(k)に変換される。
【００８６】
次に、これらの信号の内、まず信号Ｉd2(k)はディジタルＬＰＦ３３'ｉに入力され、ここで次の(10)式により、サンプリング周波数２×ｆd のクロックパルス毎に演算処理され、図１４(e)に示す通りの信号Ｉ'd2(k)となる。
【００８７】
他方、信号Ｑd2(k)はディジタルＬＰＦ３３'ｑに入力され、ここで次の(11)式により、サンプリング周波数２×ｆd のクロックパルス毎に演算処理され、同じく図１４(f)に示す信号Ｑ'd2(ｋ)となる。
【００８８】
これらの(10)式と(11)式から明らかなように、何れの演算処理でも、タップ係数値は、(5)式の係数値列Ｃ1、Ｃ2、……、ＣH の中から１係数おきの係数値を抜き出したものになっており、従って、乗算数が(5)式の乗算数の約半分に低減されていることが判る。
【００８９】
また、(10)式と(11)式では、互いに異なる組の係数値列が用いられており、従って、(10)式の係数値列と、(11)式の係数値列を組合わせると、(5)式で用いている１組の係数値列と同じになっていることも判る。
なお、この実施形態のように、Ｈが奇数のときは、ディジタルＬＰＦ３３'ｉとディジタルＬＰＦ３３'ｑの内の一方のタップ数は、他方のタップ数より１タップ多くなる。
【００９０】
ディジタルＬＰＦ３３'ｉ、３３'ｑから出力された信号Ｉ'd2(k)、信号Ｑ'd2(k)は、それぞれ１／２サンプル回路３４'ｉ、３４'ｑに入力され、周波数２×ｆd でサンプリングされ、これにより、更に低いサンプリング周波数ｆd の直交復調信号Ｉd(n)、Ｑd(n)に変換され、アナログ信号に変換されてから受信用信号処理回路１７(図２０)に供給されることになる。
このときの直交復調信号Ｉd(n)、Ｑd(n)の信号波形は、図１４(g)、(h)に示すようになる。
【００９１】
なお、この実施形態でも、ディジタルＬＰＦのタップ数Ｈについては、Ｈ＝２×Ｒ＋１の奇数の場合について説明したが、タップ数が偶数Ｈ＝２×Ｒになるようにしても実施でき、この場合、２個のディジタルＬＰＦ３３'ｉ、３３'ｑのタップ数は同数になってしまうか、これによる問題は特に生じない。
【００９２】
この図８の実施形態によれば、図１２と図１３から明らかなように、ディジタルＬＰＦ３３'ｉ、３３'ｑのタップ数を、図２２の回路で用いるディジタルＬＰＦ３３ｉ、３３ｑのタップ数の半分に抑えることができ、それにも係わらず、出力される直交復調信号Ｉd(n)、Ｑd(n)の特性は、図２２の回路から出力される信号の特性と何ら変わるところはなく、同じ性能を得ることができる。
しかもディジタルＬＰＦに入力する信号のサンプリング周波数は１／２に低下されるので、駆動パルスのクロック周波数も１／２に下げることができる。
【００９３】
従って、この第２の実施形態におけるディジタル直交復調部によれば、図２２の回路と同一の機能と性能を有しながら、必要とするディジタルＬＰＦのタップ数が大幅に低減されるので、送信回路の回路規模が小さく抑えられ、しかも、高速演算が苦手な乗算回路でも、その演算速度は１／２に低減できることになり、この結果、製造が簡単で安価なディジタル信号伝送装置を容易に得ることができる。
【００９４】
次に、本発明の第３〜第５の実施形態について説明する。
なお、以下に説明する実施形態は、何れも図１と図８の実施形態におけるディジタルＬＰＦ２１'ｉ、２１'ｑ、３３'ｉ、３３'ｑで必要とする乗算回路の個数を更に低減する方法に関するものであり、これらディジタルＬＰＦ以外の構成には異なるところはない。
そこで、以下の説明では、主として、これらディジタルＬＰＦの構成について説明する。
【００９５】
まず、第３の実施形態について説明する。
始めに、この第３の実施形態で使用するディジタルＬＰＦの考え方について説明すると、この場合は、(5)式で表される特性のフィルタを、係数値が対称になっているフィルタとして設計する。
すなわち、係数値の間に、Ｃ1＝ＣH、Ｃ2＝ＣH-1、Ｃ3＝ＣH-2、……の関係が成り立つように設計するのである。
ただし、項数が奇数Ｈ＝２×Ｒ＋１の場合には、この中で、係数値ＣR+1だけは、対応する係数値を持たない。
【００９６】
また、(8)式では、(5)式の係数値列Ｃ1、Ｃ2、Ｃ3、Ｃ4、Ｃ5、……の中から１つおきに取った係数値Ｃ1、Ｃ3、Ｃ5、……、ＣH を用いており、このため、取り出した係数値の間にも、Ｃ1＝ＣH、Ｃ3＝ＣH-2、……の関係がそのまま保存されるので、係数値が対称なフィルタになり、同様に、(9)式で取り出した係数値のときも、同じく係数値が対称なフィルタになる。
そうすると、このように係数値が対称になっているフィルタは、図１５(a)に示すように表せる。
【００９７】
そうすると、この図１５(a)に示す通りの係数値が対称になったフィルタにおいて、それぞれのディジタルＬＰＦに含まれているシフトレジスタを、直線的に並べるのではなく、図１５(b)、(c)に示すように、中間から折り返えして配列した上で、加算回路３１−１〜３１−４を設け、これにより、折り返されて転送された信号値と新たに入力されてきた信号値の和を取ってから、各乗算回路２８−１〜２８−９により、共通の係数値を乗算するようにしても、ディジタルＬＰＦが構成できることになる。
【００９８】
そこで、本発明の第３の実施形態では、これら図１５(b)、(c)に示す回路構成によるディジタルＬＰＦを用いるようにしたものである。
ここで、タップ数Ｈが奇数のときは、２組のタップ係数値列の内の一方の組のタップ数も奇数になるので、図１５(b)に示す回路構成となり、タップ数が偶数になる他方の組に対しては、図１５(c)に示すように、丁度、真中から折り返した回路構成になる。
【００９９】
従って、これら図１５(b)、(c)に示す回路構成によるディジタルＬＰＦによれば、乗算回路の個数は、図６、図７と、図１２、図１３に示したディジタルＬＰＦよりも更に半分に低減することができ、この結果、図２１と図２２の回路で使用されているディジタルＬＰＦに比して、乗算回路の個数を約１／４に減らすことができる。
【０１００】
なお、この図１５(b)、(c)に示す実施形態では、加算回路３１−１〜が必要になるが、加算回路は、乗算回路に比してかなり簡単な回路構成で済むので、これによる回路規模の増加はほとんど問題にならない。
【０１０１】
従って、この図１５(b)、(c)に示す回路構成のディジタルＬＰＦを用いた第３の実施形態によれば、図２１、図２２の回路と同一の機能と性能を持ちながら、回路規模がさらに低減された伝送装置を提供することができる。
【０１０２】
次に、本発明による第４の実施形態について説明する。
この第４の実施形態におけるディジタルＬＰＦの考え方は、それに入力される信号、すなわち、図５(c)、(d)に示されている信号に０値のサンプリング点が残っていることを利用して、乗算回路の数を減らすようにしたものである。
【０１０３】
まず、図１６(a)は、図５(c)の信号が入力されたときのディジタルＬＰＦ内のシフトレジスタの状態を模式的に示したもので、既に説明したように、図中で、斜線が施してあるメモリ以外のメモリは、挿入された０値が記憶されるだけなので、実際には乗算する必要はない。
そして、信号がシフトレジスタ２６内を転送されるに従い、一方の組の係数値列Ｃ1、Ｃ5、Ｃ9、……と他方の組の係数値列Ｃ3、Ｃ7、Ｃ11、……が、それぞれ交互に、斜線が施してあるメモリの信号値に乗算されるだけである。
【０１０４】
そこで、この第４の実施形態におけるディジタルＬＰＦでは、図１６(b)に示すように、シフトレジスタ２６のメモリを１つおきに省き、さらに一方の組と他方の組の２組の係数値列を切換えるスイッチ４２−１〜４２−５を設け、シフトレジスタ２６内での信号のシフトに同期して、各スイッチ４２−１〜を切換えるように構成したものである。
【０１０５】
また、これと共に、入力信号に対する０値の挿入処理を無くし、信号は連続的に入力されるように構成する。
そして、新たな信号値が入力され、シフトレジスタ２６内で信号が１メモリ分シフトする毎に、シフトを止めたままで各スイッチ４２−１〜を切換え、２組の係数値列をそれぞれのメモリの信号に乗算する処理が実行されるように構成するのである。
【０１０６】
従って、この第４の実施形態によれば、そのディジタルＬＰＦが有する乗算回路の個数を、第１の実施形態のディジタルＬＰＦに比して、更に半分に減らすことができる。
つまり、この第４の実施形態によれば、図２１の回路と同等の機能と性能を有しながら、ディジタルＬＰＦの乗算回路の個数を１／４に大幅に低減することができ、ディジタル信号送信装置の回路規模を低減することができる。
【０１０７】
次に、本発明の第５の実施形態について説明する。
この第５の実施形態は、第３の実施形態におけるディジタルＬＰＦの内、タップ数が奇数になるディジタルＬＰＦの乗算回路について、その個数を更に半分に低減することができるもので、第３の実施形態における図１５(b)、(c)に示す回路の考え方に、第４の実施形態による図１６(b)の回路での考え方を適用したものに相当する。
【０１０８】
まず、図１５(b)に示す回路に、図５(c)に示す信号を入力したときのシフトレジスタ２６の状態を図１７(a)に示し、この後、次の信号が入力され、シフトレジスタが１段シフトしたときの状態を図１７(b)に示す。
【０１０９】
そうすると、これら図１７(a)、(b)からは以下のことが判る。
すなわち、シフトレジスタのメモリに格納された０値以外の値に乗算される係数値については、シフトレジスタがシフトする毎に、２組の係数値列の一方と他方が交互に入れ替わっていることが判る。
【０１１０】
そこで、第４の実施形態における図１６のときと同様、図１８に示すように、にスイッチ４３−１、４３−２を設けると共に、入力信号に対する零値の挿入も止めて、信号が連続的に入力されるように構成する。
そして、次の信号値が入力される毎に、シフトを止めたままスイッチ４３−１〜を切換え、２組の係数値列それぞれによる乗算処理を実行するように構成するのである。
【０１１１】
従って、この第５の実施形態によれば、ディジタルＬＰＦに必要な乗算回路の個数を、第３の実施形態における奇数タップのディジタルＬＰＦに比して、更に半分に減らすことができる。
すなわち、図２１の回路と同一の機能、同一の性能を有しながら、ディジタルＬＰＦの内の一方のディジタルＬＰＦに必要とする乗算回路の個数については、１／８に大幅に低減することができる。
【０１１２】
ところで、この第５の実施形態において、乗算回路の個数が低減できるのは、２個のディジタルＬＰＦの内の一方についてだけであるが、もともとの乗算回路による回路規模が大きいので、この第５の実施形態により一方のディジタルＬＰＦの乗算回路数が減るだけでも大きな回路規模の低減効果が得られる。
【０１１３】
なお、(5)式で表される特性のフィルタでも、その項数が偶数Ｈ＝２×Ｒで、係数値が対称なフィルタとして設計した場合には、第３の実施形態と同じようにしても、乗算回路の個数を低減することはできない。
何故なら、この場合は、係数値間の関係が、Ｃ1＝ＣH、Ｃ2＝ＣH-1、Ｃ3＝ＣH-2、……、ＣR＝ＣR+1 になるので、１つおきに取った第１の組の係数列はＣ1、Ｃ3、……、ＣH-1 で、第２の組の係数列はＣ2、Ｃ4、……、ＣH となり、従って一方の組の係数値列自身は対称にならず、このため、第３の実施形態のような効果は得られないのである。
【０１１４】
しかし、この場合でも、第２の組の係数値列の順序を逆転してみれば、その係数値列ＣH、……、Ｃ4、Ｃ2 は、第１の組の係数値列と等しくなっており、従って、この場合には、係数値メモリの共有化による回路規模の縮小を得ることができる。
【０１１５】
【発明の効果】
本発明によれば、ディジタル直交変復調部の回路規模が大幅に低減でき、この結果、送信装置と受信装置の回路規模も大幅に低減されるので、ディジタル信号伝送装置の小型化と低価格化を充分に図ることができる。
【０１１６】
また、本発明によれば、演算速度が１／２に低減でき、この結果、高速演算が苦手な乗算回路を用いているにも係らず、製造が容易で安価な伝送装置を提供することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態におけるディジタル直交変調部の一例を示すブロック図である。
【図２】第１の実施形態におけるディジタル直交変調部の動作を説明するための信号波形図である。
【図３】第１の実施形態におけるディジタルＬＦＰの考え方を説明するための模式図である。
【図４】第１の実施形態におけるディジタルＬＦＰの考え方を説明するための他の模式図である。
【図５】第１の実施形態におけるディジタル直交変調部の動作を説明するための信号波形図である。
【図６】第１の実施形態における一方のディジタルＬＦＰの一例を示すブロック図である。
【図７】第１の実施形態における他方のディジタルＬＦＰの一例を示すブロック図である。
【図８】本発明の第２の実施形態におけるディジタル直交復調部の一例を示すブロック図である。
【図９】第２の実施形態におけるディジタル直交復調部の動作を説明するための信号波形図である。
【図１０】第２の実施形態におけるディジタルＬＦＰの考え方を説明するための模式図である。
【図１１】第２の実施形態におけるディジタルＬＦＰの考え方を説明するための他の模式図である。
【図１２】第２の実施形態における一方のディジタルＬＦＰの一例を示すブロック図である。
【図１３】第２の実施形態における他方のディジタルＬＦＰの一例を示すブロック図である。
【図１４】第２の実施形態におけるディジタル直交復調部の動作を説明するための信号波形図である。
【図１５】本発明の第３の実施形態におけるディジタルＬＰＦの考え方と構成の一例を示すブロック図である。
【図１６】本発明の第４の実施形態におけるディジタルＬＰＦの考え方と構成の一例を示すブロック図である。
【図１７】本発明の第５の実施形態におけるディジタルＬＰＦの考え方を示すブロック図である。
【図１８】本発明の第５の実施形態におけるディジタルＬＰＦの構成の一例を示すブロック図である。
【図１９】従来技術によるディジタル直交変調部を備えた送信回路の一例を示すブロック図である。
【図２０】従来技術によるディジタル直交復調部を備えた受信回路の一例を示すブロック図である。
【図２１】ディジタル構成による直交変調部の一例を示すブロック図である。
【図２２】ディジタル構成による直交復調部の一例を示すブロック図である。
【図２３】ディジタル構成による直交変調部の動作を説明するための信号波形図である。
【図２４】ディジタル直交変調に伴う不要な高調波成分を模式的に示した説明図である。
【図２５】ディジタル直交変復調部で使用するディジタルＬＰＦの一例を示すブロック図である。
【図２６】ディジタル構成による直交復調部の動作を説明するための信号波形図である。
【符号の説明】
１ 送信回路の入力端子
２ 送信用信号処理回路
３ 直交変調部
４ｉ、４ｑ Ｄ／Ａ変換回路
５ｉ、５ｑ、１５ｉ、１５ｑ アナログ構成のＬＰＦ
６ 送信用のミキサ
７ 送信用のＢＰＦ
８ アップコンバータ
９ 送信用のアンテナ
１０ 受信用のアンテナ
１１ ダウンコンバータ
１２ 受信用のＢＰＦ
１４ 受信用のミキサ
１６ｉ、１６ｑ Ａ／Ｄ変換回路
１７ 受信用信号処理回路
１８ 受信装置の出力端子
１９ｉ、１９ｑ ４倍サンプル変換回路
２１ｉ、２１ｑ 送信用のディジタルＬＰＦ
２２ ディジタル直交変調回路
２２ｉ、２２ｑ 極性反転回路
２２ｓ スイッチ
２４ Ａ／Ｄ変換回路
２５ 送信用のＢＰＦ
２６ シフトレジスタ
２７−１、２７−２、…… 係数メモリ
２８−１、２８−２、…… 乗算回路
２９ Σ回路
３０ 受信用のＢＰＦ
３１ Ａ／Ｄ変換回路
３２ ディジタル直交復調回路
３２ｉ、３２ｑ 極性反転回路
３２ｓｉ、３２ｓｑ スイッチ
３３ｉ、３３ｑ 受信用のディジタルＬＰＦ
３４ｉ、３４ｑ １／４サンプル変換回路
１９'ｉ、１９'ｑ ２倍サンプル変換回路
３４'ｉ、３４'ｑ １／２サンプル変換回路。
Claims (5)
- ２種の信号を直交変調によりディジタル伝送する方式の送信回路を備えたディジタル信号伝送装置において、
前記送信回路が、
ディジタル信号処理により前記２種の信号を直交変調するディジタル直交変調回路と、
前記信号の一方の帯域を制限する第１の非巡回型ディジタルＬＰＦと、前記信号の他方の帯域を制限する第２の非巡回型ディジタルＬＰＦとを有し、
前記第１と第２の非巡回型ディジタルＬＰＦが、それぞれのタップ数が互いに１タップ異なり、それぞれ対称なタップ係数値を有するディジタルＬＰＦで構成されていることを特徴とするディジタル信号伝送装置。 - ２種の信号を直交変調によりディジタル伝送する方式の受信回路を備えたディジタル信号伝送装置において、
前記受信回路が、
ディジタル信号処理により前記２種の信号を直交復調するディジタル直交復調回路と、
前記信号の一方の帯域を制限する第１の非巡回型ディジタルＬＰＦと、前記信号の他方の帯域を制限する第２の非巡回型ディジタルＬＰＦとを有し、
前記第１と第２の非巡回型ディジタルＬＰＦが、それぞれのタップ数が互いに１タップ異なり、それぞれ対称なタップ係数値を有するディジタルＬＰＦで構成されていることを特徴とするディジタル信号伝送装置。 - ２種の信号を直交変調によりディジタル伝送する方式の送信回路を備えたディジタル信号伝送装置において、
前記送信回路が、
ディジタル信号処理により前記２種の信号を直交変調するディジタル直交変調回路と、
前記信号の一方の帯域を制限する第１の非巡回型ディジタルＬＰＦと、前記信号の他方の帯域を制限する第２の非巡回型ディジタルＬＰＦとを有し、
前記第１と第２の非巡回型ディジタルＬＰＦが、それぞれタップ数が等しく、それぞれ非対称なタップ係数値を持ち、それぞれのタップ係数値の列が互いに順番を反転した関係にあるディジタルＬＰＦで構成されていることを特徴とする送信装置。 - ２種の信号を直交変調によりディジタル伝送する方式の受信回路を備えたディジタル信号伝送装置において、
前記受信回路が、
ディジタル信号処理により前記２種の信号を直交変調するディジタル直交変調回路と、
前記信号の一方の帯域を制限する第１の非巡回型ディジタルＬＰＦと、前記信号の他方の帯域を制限する第２の非巡回型ディジタルＬＰＦとを有し、
前記第１と第２の非巡回型ディジタルＬＰＦが、それぞれタップ数が等しく、それぞれ非対称なタップ係数値を持ち、それぞれのタップ係数値の列が互いに順番を反転した関係にあるディジタルＬＰＦで構成されていることを特徴とする送信装置。 - 請求項１〜請求項４の何れかの発明において、
前記第１の非巡回型ディジタルＬＰＦのタップ係数値と、前記第２の非巡回型ディジタルＬＰＦのタップ係数値は、
それぞれタップ係数値を交互に並べて１組の係数値の列としたとき、それが１連の滑らかなインパルス応答曲線上に並ぶ値となるように構成されていることを特徴とするディジタル信号伝送装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP05498498A JP4083861B2 (ja) | 1998-03-06 | 1998-03-06 | ディジタル信号伝送装置 |
| DE69917514T DE69917514T2 (de) | 1998-03-06 | 1999-03-03 | Filterung für Übertragung mittels Quadraturmodulation |
| EP99102868A EP0940955B1 (en) | 1998-03-06 | 1999-03-03 | Filtering for transmission using quadrature modulation |
| US09/262,840 US6512798B1 (en) | 1998-03-06 | 1999-03-05 | Digital communication system of orthogonal modulation type |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP05498498A JP4083861B2 (ja) | 1998-03-06 | 1998-03-06 | ディジタル信号伝送装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11261659A JPH11261659A (ja) | 1999-09-24 |
| JP4083861B2 true JP4083861B2 (ja) | 2008-04-30 |
Family
ID=12985924
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP05498498A Expired - Fee Related JP4083861B2 (ja) | 1998-03-06 | 1998-03-06 | ディジタル信号伝送装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6512798B1 (ja) |
| EP (1) | EP0940955B1 (ja) |
| JP (1) | JP4083861B2 (ja) |
| DE (1) | DE69917514T2 (ja) |
Families Citing this family (25)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7515896B1 (en) | 1998-10-21 | 2009-04-07 | Parkervision, Inc. | Method and system for down-converting an electromagnetic signal, and transforms for same, and aperture relationships |
| US6061551A (en) * | 1998-10-21 | 2000-05-09 | Parkervision, Inc. | Method and system for down-converting electromagnetic signals |
| US6370371B1 (en) * | 1998-10-21 | 2002-04-09 | Parkervision, Inc. | Applications of universal frequency translation |
| US6542722B1 (en) * | 1998-10-21 | 2003-04-01 | Parkervision, Inc. | Method and system for frequency up-conversion with variety of transmitter configurations |
| US7236754B2 (en) | 1999-08-23 | 2007-06-26 | Parkervision, Inc. | Method and system for frequency up-conversion |
| US7039372B1 (en) * | 1998-10-21 | 2006-05-02 | Parkervision, Inc. | Method and system for frequency up-conversion with modulation embodiments |
| US6873836B1 (en) * | 1999-03-03 | 2005-03-29 | Parkervision, Inc. | Universal platform module and methods and apparatuses relating thereto enabled by universal frequency translation technology |
| US6879817B1 (en) * | 1999-04-16 | 2005-04-12 | Parkervision, Inc. | DC offset, re-radiation, and I/Q solutions using universal frequency translation technology |
| US6853690B1 (en) * | 1999-04-16 | 2005-02-08 | Parkervision, Inc. | Method, system and apparatus for balanced frequency up-conversion of a baseband signal and 4-phase receiver and transceiver embodiments |
| US7110435B1 (en) * | 1999-03-15 | 2006-09-19 | Parkervision, Inc. | Spread spectrum applications of universal frequency translation |
| US7693230B2 (en) | 1999-04-16 | 2010-04-06 | Parkervision, Inc. | Apparatus and method of differential IQ frequency up-conversion |
| US7065162B1 (en) | 1999-04-16 | 2006-06-20 | Parkervision, Inc. | Method and system for down-converting an electromagnetic signal, and transforms for same |
| US7110444B1 (en) * | 1999-08-04 | 2006-09-19 | Parkervision, Inc. | Wireless local area network (WLAN) using universal frequency translation technology including multi-phase embodiments and circuit implementations |
| US8295406B1 (en) | 1999-08-04 | 2012-10-23 | Parkervision, Inc. | Universal platform module for a plurality of communication protocols |
| US7010286B2 (en) | 2000-04-14 | 2006-03-07 | Parkervision, Inc. | Apparatus, system, and method for down-converting and up-converting electromagnetic signals |
| US7454453B2 (en) * | 2000-11-14 | 2008-11-18 | Parkervision, Inc. | Methods, systems, and computer program products for parallel correlation and applications thereof |
| JP3607238B2 (ja) * | 2001-10-22 | 2005-01-05 | 株式会社東芝 | Ｏｆｄｍ信号受信システム |
| US7072427B2 (en) * | 2001-11-09 | 2006-07-04 | Parkervision, Inc. | Method and apparatus for reducing DC offsets in a communication system |
| US7460584B2 (en) | 2002-07-18 | 2008-12-02 | Parkervision, Inc. | Networking methods and systems |
| US7379883B2 (en) | 2002-07-18 | 2008-05-27 | Parkervision, Inc. | Networking methods and systems |
| JP4410801B2 (ja) * | 2004-01-06 | 2010-02-03 | インターナショナル・ビジネス・マシーンズ・コーポレーション | Ｏｆｄｍ信号の変調および復調 |
| KR100688086B1 (ko) * | 2004-12-13 | 2007-03-02 | 한국전자통신연구원 | 상관 계수의 대칭성을 이용한 상관 장치 및 그 방법 |
| DE102007013423B4 (de) * | 2007-03-20 | 2012-07-12 | Siemens Ag | Verfahren zur Erzeugung eines digital modulierten Hochfrequenzsignals |
| US7692462B2 (en) * | 2008-01-25 | 2010-04-06 | Himax Technologies Limited | Delay-locked loop and a stabilizing method thereof |
| CN112741540A (zh) * | 2019-10-30 | 2021-05-04 | 浙江绍兴苏泊尔生活电器有限公司 | 拖布组件、地刷及吸尘器 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2806997B2 (ja) * | 1989-11-15 | 1998-09-30 | 株式会社日立製作所 | 復調器 |
| JP2887987B2 (ja) * | 1991-10-23 | 1999-05-10 | 日本電気株式会社 | ディジタル変調回路 |
| DE69534666T2 (de) * | 1994-07-20 | 2006-06-29 | Nippon Telegraph And Telephone Corp. | Digitaler Quadraturmodulator |
| JPH09181786A (ja) * | 1995-12-26 | 1997-07-11 | Matsushita Electric Ind Co Ltd | ディジタル直交変調器およびディジタル直交復調器 |
| JPH1023096A (ja) * | 1996-07-02 | 1998-01-23 | Fujitsu Ltd | ディジタル変調器および復調器 |
-
1998
- 1998-03-06 JP JP05498498A patent/JP4083861B2/ja not_active Expired - Fee Related
-
1999
- 1999-03-03 EP EP99102868A patent/EP0940955B1/en not_active Expired - Lifetime
- 1999-03-03 DE DE69917514T patent/DE69917514T2/de not_active Expired - Lifetime
- 1999-03-05 US US09/262,840 patent/US6512798B1/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US6512798B1 (en) | 2003-01-28 |
| EP0940955A2 (en) | 1999-09-08 |
| EP0940955A3 (en) | 2002-08-28 |
| JPH11261659A (ja) | 1999-09-24 |
| EP0940955B1 (en) | 2004-05-26 |
| DE69917514D1 (de) | 2004-07-01 |
| DE69917514T2 (de) | 2004-09-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4083861B2 (ja) | ディジタル信号伝送装置 | |
| US4737728A (en) | Digitally processed demodulator for quadrature modulated signals | |
| US20040056785A1 (en) | Integrated modulator and demodulator configuration | |
| EP0676880A2 (en) | Modulator/demodulator using baseband filtering | |
| JPH04239245A (ja) | 直交変調回路 | |
| JP4321919B2 (ja) | 信号処理方法 | |
| JPH0897798A (ja) | Ｏｆｄｍ変調器及びｏｆｄｍ復調器 | |
| US6647075B1 (en) | Digital tuner with optimized clock frequency and integrated parallel CIC filter and local oscillator | |
| EP1388942B1 (en) | Conversion circuit, tuner and demodulator | |
| US6278731B1 (en) | Digital transmitter employing digital signal generator utilizing stored waveforms | |
| JP3226561B2 (ja) | Ｆｓｋ信号受信回路 | |
| CN115632923B (zh) | 一种基于oqpsk的无人机与卫星超宽带通信方法及相关设备 | |
| JP4083862B2 (ja) | アパーチャー特性補正回路を備えた伝送装置 | |
| JPH084277B2 (ja) | デジタル通信システム | |
| KR101000972B1 (ko) | 수중 음향 통신용 수신기의 전단 신호 처리 방법 및 장치 | |
| US7277501B2 (en) | Data receiving device | |
| JP2000036846A (ja) | ディジタル変調装置 | |
| US8855254B2 (en) | Systems and methods for pre-averaged staggered convolution decimating filters | |
| JP4606149B2 (ja) | 受信装置及び受信方法 | |
| JP3541722B2 (ja) | ディジタル信号受信装置 | |
| JP3643109B2 (ja) | データ受信装置 | |
| JP5253290B2 (ja) | デジタル直交変調器 | |
| JP2685433B2 (ja) | 復調方式 | |
| JP3914424B2 (ja) | 行列・逆行列を利用した変調・復調装置 | |
| JP3398989B2 (ja) | Ｐｓｋ変調装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050302 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080124 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080205 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080214 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110222 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120222 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120222 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130222 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130222 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140222 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |