JP4069667B2 - 薄膜トランジスタパネルの製造方法 - Google Patents
薄膜トランジスタパネルの製造方法 Download PDFInfo
- Publication number
- JP4069667B2 JP4069667B2 JP2002127833A JP2002127833A JP4069667B2 JP 4069667 B2 JP4069667 B2 JP 4069667B2 JP 2002127833 A JP2002127833 A JP 2002127833A JP 2002127833 A JP2002127833 A JP 2002127833A JP 4069667 B2 JP4069667 B2 JP 4069667B2
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- laser
- film transistor
- channel length
- scanning
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000010409 thin film Substances 0.000 title claims description 140
- 238000004519 manufacturing process Methods 0.000 title claims description 23
- 238000000034 method Methods 0.000 title claims description 8
- 239000000758 substrate Substances 0.000 claims description 72
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 28
- 229920005591 polysilicon Polymers 0.000 claims description 28
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 22
- 239000000463 material Substances 0.000 claims description 4
- 230000001678 irradiating effect Effects 0.000 claims description 3
- 238000002955 isolation Methods 0.000 claims description 2
- 239000011521 glass Substances 0.000 description 40
- 239000010408 film Substances 0.000 description 25
- 239000004973 liquid crystal related substance Substances 0.000 description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 7
- 239000013078 crystal Substances 0.000 description 7
- 239000011229 interlayer Substances 0.000 description 6
- 229910052814 silicon oxide Inorganic materials 0.000 description 6
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 4
- 230000005540 biological transmission Effects 0.000 description 4
- 239000003566 sealing material Substances 0.000 description 4
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 4
- 229910052721 tungsten Inorganic materials 0.000 description 4
- 239000010937 tungsten Substances 0.000 description 4
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 238000002425 crystallisation Methods 0.000 description 3
- 230000008025 crystallization Effects 0.000 description 3
- 239000001257 hydrogen Substances 0.000 description 3
- 229910052739 hydrogen Inorganic materials 0.000 description 3
- 150000002500 ions Chemical class 0.000 description 3
- 239000002245 particle Substances 0.000 description 3
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 229910001220 stainless steel Inorganic materials 0.000 description 3
- 239000010935 stainless steel Substances 0.000 description 3
- 229910009372 YVO4 Inorganic materials 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 230000007423 decrease Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
Images
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明は薄膜トランジスタパネルの製造方法に関する。
【０００２】
【従来の技術】
例えば、薄膜トランジスタをスイッチング素子として用いたアクティブマトリクス型の液晶表示装置は、一般的に、方形状の基板上に、基板の所定の一端面と平行するように配置された複数の走査線と、走査線と直交する方向に配置された複数のデータ線と、走査線とデータ線との各交点近傍に配置された複数の薄膜トランジスタおよび各薄膜トランジスタに接続された複数の画素電極とが設けられた、構造の薄膜トランジスタパネルを備えている。この場合、薄膜トランジスタのチャネル長方向は、基板の所定の一端面と平行な方向または垂直な方向となっている。
【０００３】
ところで、上記構造の薄膜トランジスタパネルの製造方法には、方形状の基板上にアモルファスシリコン薄膜を成膜し、このアモルファスシリコン薄膜をＣＷレーザのスキャン照射により結晶化させてポリシリコン薄膜とし、このポリシリコン薄膜を素子分離して複数の薄膜トランジスタを形成する方法がある。
【０００４】
この場合、ＣＷレーザのスキャン方向を方形状の基板の一端面に対して平行な方向とし、基板をそれを載置するステージと共にＣＷレーザのスキャン方向に対して直交する方向に間歇的に移動させ、これにより基板上に成膜されたアモルファスシリコン薄膜の全面にＣＷレーザを照射している。
【０００５】
このとき、アモルファスシリコン薄膜の結晶化はＣＷレーザのスキャン方向に沿って進み、シリコンの結晶方位のそろった比較的大きな粒径のポリシリコン薄膜が形成される。また、ＣＷレーザのスキャン方向に対して直交する方向について見ると、ポリシリコン薄膜には多数の結晶粒界が存在する。
【０００６】
一方、薄膜トランジスタの移動度は、チャネル長方向がＣＷレーザのスキャン方向と平行する方向であると高くなり、ＣＷレーザのスキャン方向と直交する方向であると低くなる。そこで、従来では、画素電極に接続された薄膜トランジスタのチャネル長方向はＣＷレーザのスキャン方向としていた。
【０００７】
【発明が解決しようとする課題】
ところで、薄膜トランジスタパネルにおいて、基板上にチャネル長方向が互いに直交する２種類の薄膜トランジスタを形成する場合には、一方の薄膜トランジスタのチャネル長方向をＣＷレーザのスキャン方向とすると、他方の薄膜トランジスタのチャネル長方向がＣＷレーザのスキャン方向と直交する方向となり、２種類の薄膜トランジスタの特性のバラツキが大きくなってしまう。そこで、この発明は、チャネル長方向が互いに直交する２種類の薄膜トランジスタの特性のバラツキを小さくすることができる薄膜トランジスタパネルの製造方法を提供することを目的とする。
【０００８】
【課題を解決するための手段】
請求項１に記載の薄膜トランジスタパネルの製造方法は、元基板上に成膜されたアモルファスシリコン薄膜に、前記元基板の一端と平行な方向にＣＷレーザをスキャン照射させることにより結晶化させてポリシリコン薄膜とし、このポリシリコン薄膜を２種類の薄膜トランジスタに素子分離する際に、前記２種類の薄膜トランジスタの各チャネル長方向は異なる方向であり、その各チャネル長方向が前記ＣＷレーザのスキャン方向に対して４５°傾斜するように形成し、前記元基板の一端に対して平行な線および垂直な線に沿って前記元基板を切断して複数個の薄膜トランジスタパネルを得ることを特徴とするものである。
請求項２に記載の薄膜トランジスタパネルの製造方法は、請求項１に記載の薄膜トランジスタパネルの製造方法において、前記ＣＷレーザのスキャン照射は前記元基板上からオーバーしないように制御することを特徴とするものである。
請求項３に記載の薄膜トランジスタパネルの製造方法は、請求項１または２に記載の薄膜トランジスタパネルの製造方法において、前記元基板を載置するためのステージは前記ＣＷレーザが照射されても影響を受けない材料によって形成され、前記ＣＷレーザのスキャン照射はそのスキャン照射距離が一定となるように制御するものである。
請求項４に記載の薄膜トランジスタパネルの製造方法は、元基板上に成膜されたアモルファスシリコン薄膜に、前記元基板の一端に対して４５°傾斜した方向にＣＷレーザをスキャン照射させることにより結晶化させてポリシリコン薄膜とし、このポリシリコン薄膜を２種類の薄膜トランジスタに素子分離する際に、前記２種類の薄膜トランジスタの各チャネル長方向は異なる方向であり、その各チャネル長方向が前記ＣＷレーザのスキャン方向に対して４５°傾斜するように形成し、前記元基板の一端に対して、一方向および他方向にそれぞれ４５°傾斜する２種類の線に沿って前記元基板を切断して複数個の薄膜トランジスタパネルを得ることを特徴とするものである。
【０００９】
【発明の実施の形態】
図１はこの発明の第１実施形態としての製造方法により製造された薄膜トランジスタパネルを備えた液晶表示装置の等価回路的平面図およびその所定の２箇所の拡大透過平面図を示したものである。この液晶表示装置は、方形状の薄膜トランジスタパネル１とその上に配置された方形状の対向パネル２とがほぼ方形枠状のシール材３を介して貼り合わされ、シール材３の内側における両パネル１、２間に液晶（図示せず）が封入された構造となっている。
【００１０】
薄膜トランジスタパネル１のベースとなる方形状のガラス基板４上においてシール材３の内側には、マトリクス状に配置された複数の画素電極５と、これらの画素電極５にそれぞれ接続された複数の薄膜トランジスタ６と、図１の行方向に配置され、薄膜トランジスタ６に走査信号を供給する複数の走査ライン７と、図１の列方向に配置され、薄膜トランジス７タにデータ信号を供給する複数のデータライン８とが設けられている。
【００１１】
薄膜トランジスタパネル１のベースとなる方形状のガラス基板４の相隣接する所定の２辺は対向パネル２から突出されている。このうちの一方の突出部４ａ上の一点鎖線で囲まれた短冊形状の領域は、走査ライン７に走査信号を供給するための走査ライン駆動回路が一体的に形成された走査ライン駆動回路部１１となっている。他方の突出部４ｂ上の一点鎖線で囲まれた短冊形状の領域は、データライン８にデータ信号を供給するためのデータライン駆動回路が一体的に形成されたデータライン駆動回路部１２となっている。
【００１２】
走査ライン駆動回路部１１のシフトレジスタの一部を構成する薄膜トランジスタ１３は、その構造については後で説明するが、そのチャネル長方向Ｌ１がガラス基板４の突出部４ａの突出端面４ａａと平行する方向となるように配置されている。データライン駆動回路部１２のシフトレジスタの一部を構成する薄膜トランジスタ１４は、その構造については後で説明するが、そのチャネル長方向Ｌ２が薄膜トランジスタ１３のチャネル長方向Ｌ１と直交する方向となるように配置されている。なお、画素電極５に接続された薄膜トランジスタ６のチャネル長方向はＬ１方向とＬ２方向のいずれの方向であってもよい。
【００１３】
３種類の薄膜トランジスタ６、１３、１４の基本的な構造は同じであり、一例として、図２に示すような構造となっている。すなわち、ガラス基板４の上面には酸化シリコンからなる下地絶縁膜２１が設けられている。下地絶縁膜２１の上面の所定の箇所にはポリシリコン薄膜２２が設けられている。ポリシリコン薄膜２２の中央部は真性ポリシリコンからなるチャネル領域２２ａとされ、その両側はｎ型ポリシリコンからなるソース領域２２ｂおよびドレイン領域２２ｃとされている。
【００１４】
ポリシリコン薄膜２２を含む下地絶縁膜２１の上面には酸化シリコンからなるゲート絶縁膜２３が設けられている。ポリシリコン薄膜２２のチャネル領域２２ａ上におけるゲート絶縁膜２３の上面にはタングステンやアルミニウム等からなるゲート電極２４が設けられている。ゲート電極２４を含むゲート絶縁膜２３の上面には酸化シリコンからなる層間絶縁膜２５が設けられている。
【００１５】
層間絶縁膜２５の上面の所定の２箇所にはタングステンやアルミニウム等からなるソース電極２６およびドレイン電極２７が設けられている。ソース電極２６およびドレイン電極２７は、層間絶縁膜２５およびゲート絶縁膜２３の各所定の箇所に形成されたコンタクトホール２８、２９を介してポリシリコン薄膜２２のソース領域２２ｂおよびドレイン領域２２ｃに接続されている。
【００１６】
次に、上記構造の薄膜トランジスタパネル１の薄膜トランジスタ６、１３、１４の部分の製造方法について説明する。まず、図３に示すように、一点鎖線で示す線に沿って切断すると、図１に示すガラス基板４を複数個得ることができる大きさの方形状のガラス基板３１（元基板）を用意する。この場合、図３において一点鎖線で示す線は、ガラス基板３１の一端面３１ａに対して平行な線と垂直な線とからなっている。
【００１７】
次に、図４（Ａ）に示すように、ガラス基板３１の上面にプラズマＣＶＤ法により酸化シリコンからなる下地絶縁膜２１および水素含有の真性なアモルファスシリコン薄膜３２を連続して成膜する。この場合、下地絶縁膜２１の膜厚は１０００〜３０００Å程度であり、アモルファスシリコン薄膜３２の膜厚は５００〜１５００Å程度である。
【００１８】
次に、後の工程でＣＷレーザの照射により高エネルギーを与えたとき水素が突沸して欠陥が生じるのを避けるために、窒素雰囲気の大気圧中において温度４５０℃程度で２時間以上の熱処理を行うことにより、アモルファスシリコン薄膜３２中の水素濃度を低減する。次に、図４（Ｂ）に示すように、ＣＷレーザを照射すると、真性なアモルファスシリコン薄膜３２が結晶化されて真性なポリシリコン薄膜３３が形成される。
【００１９】
ここで、ＣＷレーザの照射について説明する。まず、図５に示すように、Ｙ方向に間歇的に移動可能なステージ３４上にガラス基板３１をその一端面３１ａがＸ方向に対してほぼ４５°傾斜するように載置する。次に、Ｎｄ：ＹＶＯ４レーザやＡｒイオンレーザ等のＣＷレーザ３５を矢印で示すようにＸ方向にスキャン照射するとともに、１回のスキャン照射の終了後にステージ３４をその上に載置されたガラス基板３１と共にＹ方向に所定の距離ずつ間歇的に移動させ、これによりガラス基板３１上に成膜されたアモルファスシリコン薄膜３２の全面にＣＷレーザ３５を照射する。
【００２０】
すると、アモルファスシリコン薄膜３２の結晶化がＣＷレーザ３５のスキャン方向（Ｘ方向）に沿って進み、シリコンの結晶方位のそろった比較的大きな粒径のポリシリコン薄膜３３が形成される。また、ＣＷレーザ３５のスキャン方向（Ｘ方向）に対して直交する方向（Ｙ方向）について見ると、ポリシリコン薄膜３３には多数の結晶粒界（図示せず）が存在する。
【００２１】
この場合、ガラス基板３１はステージ３４上にその一端面３１ａがＸ方向（ＣＷレーザ３５のスキャン方向）に対してほぼ４５°傾斜するように載置されているので、アモルファスシリコン薄膜３２の結晶化方向はガラス基板３１の一端面３１ａに対してほぼ４５°傾斜する方向（Ｘ方向）となり、この傾斜方向に対して直交する方向（Ｙ方向）に多数の結晶粒界が存在することになる。ここで、一例として、Ｎｄ：ＹＶＯ４レーザの場合には、パワー１０Ｗ程度とし、スキャン速度を５０ｃｍ／ｓ程度とする。
【００２２】
次に、図４（Ｃ）に示すように、フォトリソグラフィ法により、ポリシリコン薄膜３３を素子分離する。次に、図４（Ｄ）に示すように、素子分離されたポリシリコン薄膜３３を含む下地絶縁膜２１の上面にプラズマＣＶＤ法により酸化シリコンからなるゲート絶縁膜２３を膜厚５００〜２０００Å程度に成膜する。
【００２３】
次に、ポリシリコン薄膜２２の中央部上におけるゲート絶縁膜２３の上面にタングステンやアルミニウム等からなるゲート電極２４をパターン形成する。次に、ゲート電極２４をマスクとしてｎ型イオンを注入し、図２に示すように、ゲート電極２４によって覆われていないポリシリコン薄膜２２をｎ型イオンが注入されたソース領域２２ｂおよびドレイン領域２２ｃとする。
【００２４】
次に、ゲート電極２４を含むゲート絶縁膜２３の上面にプラズマＣＶＤ法により酸化シリコンからなる層間絶縁膜２５を膜厚１０００〜１００００Å程度に成膜する。次に、層間絶縁膜２５の所定の２箇所にコンタクトホール２８、２９を形成する。次に、層間絶縁膜２５の上面の所定の２箇所にタングステンやアルミニウム等からなるソース電極２６およびドレイン電極２７をパターン形成する。この場合、ソース電極２６およびドレイン電極２７はコンタクトホール２８、２９を介してポリシリコン薄膜２２のソース領域２２ｂおよびドレイン領域２２ｃに接続される。
【００２５】
かくして、薄膜トランジスタ６、１３、１４が形成される。ただし、この場合、図１に示すように、走査ライン駆動回路部１１のシフトレジスタの一部を構成する薄膜トランジスタ１３のチャネル長方向Ｌ１はガラス基板４の突出部４ａの突出端面と平行な方向となるようにする。データライン駆動回路部１２のシフトレジスタの一部を構成する薄膜トランジスタ１４のチャネル長方向Ｌ２は薄膜トランジスタ１３のチャネル長方向Ｌ１と直交する方向となるようにする。画素電極５に接続された薄膜トランジスタ６のチャネル長方向はＬ１方向とＬ２方向のいずれの方向としてもよい。
【００２６】
一方、図５に示すように、ＣＷレーザ３５のスキャン方向はガラス基板３１の一端面３１ａに対してほぼ４５°傾斜する方向である。この結果、２種類の薄膜トランジスタ１３、１４はその各チャネル長方向Ｌ１、Ｌ２がＣＷレーザ３５のスキャン方向に対して一方向および他方向にそれぞれほぼ４５°ずつ傾斜する方向となるように配置されることになる。したがって、チャネル長方向Ｌ１、Ｌ２が互いに直交する２種類の薄膜トランジスタ１３、１４の各チャネル長方向Ｌ１、Ｌ２がＣＷレーザ３５のスキャン方向に対してそれぞれほぼ４５°ずつ傾斜する方向となり、チャネル長方向Ｌ１、Ｌ２が互いに直交する２種類の薄膜トランジスタ１３、１４の特性のバラツキを小さくすることができる。
【００２７】
ところで、図５に示すように、ＣＷレーザ３５のスキャン方向はガラス基板３１の一端面３１ａに対してほぼ４５°傾斜する方向であるので、同図に示す矢印の長さが異なるように、ガラス基板３１上のアモルファスシリコン薄膜３２に対するＣＷレーザ３５のスキャン照射距離が異なる。これは、ステージ３４の材料がステンレスである場合、ＣＷレーザ３５のスキャン照射がガラス基板３１上からオーバーしないようにするためである。すなわち、ＣＷレーザ３５がガラス基板３１上からオーバーしてステンレス製のステージ３４に照射されると、ステンレス成分が蒸発してガラス基板３１上のアモルファスシリコン薄膜３２が汚染されるので、これを防止するためである。しかし、このようにすると、ＣＷレーザ３５のスキャン照射の制御が複雑となる。
【００２８】
一方、ステージ３４の材料がＣＷレーザ３５が照射されても影響を受けない材料、例えば石英やガラス等である場合には、ガラス基板３１上のアモルファスシリコン薄膜３２に対するＣＷレーザ３５のスキャン照射距離が異ならせる必要はなく、スキャン照射距離を一定としてもよい。このようにすれば、ＣＷレーザ３５のスキャン照射の制御が容易となる。
【００２９】
なお、図５では、ガラス基板３１をステージ３４上にその一端部３１ａがステージ３４の左上に位置するように載置した場合について説明したが、これに限らず、図６に示すように、ガラス基板３１をステージ３４上にその一端部３１ａがステージ３４の左下に位置するように載置するようにしてもよい。
【００３０】
次に、図７はこの発明の第２実施形態としての製造方法により製造された薄膜トランジスタパネルを備えた液晶表示装置の等価回路的平面図およびその所定の２箇所の拡大透過平面図を示したものである。この液晶表示装置では、走査ライン駆動回路部１１のシフトレジスタの一部を構成する薄膜トランジスタ１３は、そのチャネル長方向Ｌ１がガラス基板４の突出部４ａの突出端面４ａａに対して所定の方向にほぼ４５°傾斜する方向となるように配置されている。データライン駆動回路部１２のシフトレジスタの一部を構成する薄膜トランジスタ１４は、そのチャネル長方向Ｌ２が薄膜トランジスタ１３のチャネル長方向Ｌ１と直交する方向となるように配置されている。
【００３１】
次に、この場合のＣＷレーザの照射について説明する。まず、図８に示すように、Ｙ方向に間歇的に移動可能なステージ３４上にガラス基板３１をその一端面３１ａがＹ方向と平行するように載置する。次に、ＣＷレーザ３５をＸ方向にスキャン照射するとともに、１回のスキャン照射の終了後にステージ３４をその上に載置されたガラス基板３１と共にＹ方向に所定の距離ずつ間歇的に移動させ、これによりガラス基板３１上に成膜されたアモルファスシリコン薄膜３２の全面にＣＷレーザ３５を照射する。
【００３２】
すると、アモルファスシリコン薄膜３２の結晶化がＣＷレーザ３５のスキャン方向（Ｘ方向）に沿って進み、シリコンの結晶方位のそろった比較的大きな粒径のポリシリコン薄膜３３が形成される。また、ＣＷレーザ３５のスキャン方向（Ｘ方向）に対して直交する方向（Ｙ方向）について見ると、ポリシリコン薄膜３３には多数の結晶粒界（図示せず）が存在する。
【００３３】
そして、上述の場合とほぼ同様の工程を経て薄膜トランジスタ１３、１４を形成し、次いで図８に示すガラス基板３１を図３に示す場合と同様の一点鎖線に沿って切断し、図７に示す薄膜トランジスタパネル１を複数個得る。ただし、この場合、図７に示すように、走査ライン駆動回路部１１のシフトレジスタの一部を構成する薄膜トランジスタ１３のチャネル長方向Ｌ１はガラス基板４の突出部４ａの突出端面４ａａに対して所定の方向にほぼ４５°傾斜する方向となるようにする。データライン駆動回路部１２のシフトレジスタの一部を構成する薄膜トランジスタ１４のチャネル長方向Ｌ２は薄膜トランジスタ１３のチャネル長方向Ｌ１と直交する方向となるようにする。
【００３４】
一方、図８に示すように、ＣＷレーザ３５のスキャン方向はガラス基板３１の一端面３１ａに対して直交する方向である。この結果、２種類の薄膜トランジスタ１３、１４はその各チャネル長方向Ｌ１、Ｌ２がＣＷレーザ３５のスキャン方向に対して一方向および他方向にそれぞれほぼ４５°ずつ傾斜する方向となるように配置されることになる。したがって、チャネル長方向Ｌ１、Ｌ２が互いに直交する２種類の薄膜トランジスタ１３、１４の各チャネル長方向Ｌ１、Ｌ２がＣＷレーザ３５のスキャン方向に対してそれぞれほぼ４５°ずつ傾斜する方向となり、チャネル長方向Ｌ１、Ｌ２が互いに直交する２種類の薄膜トランジスタ１３、１４の特性のバラツキを小さくすることができる。
【００３５】
ところで、この第２実施形態の場合、図８に示すように、ＣＷレーザ３５のスキャン方向はガラス基板３１の一端面３１ａに対して直交する方向であるので、ガラス基板３１上のアモルファスシリコン薄膜３２に対するＣＷレーザ３５のスキャン照射距離を一定とすればよく、ＣＷレーザ３５のスキャン照射の制御が容易となる。しかし、この第２実施形態の場合、図７に示すように、薄膜トランジスタ１３、１４のチャネル長方向Ｌ１、Ｌ２がガラス基板４の端面に対してそれぞれほぼ４５°ずつ傾斜する方向となるので、そのパターン設計が煩雑となってしまう。
【００３６】
そこで、図８に示すように、ＣＷレーザ３５のスキャン方向をガラス基板３１の一端面３１ａに対して直交する方向とし、図９において一点鎖線で示すように、ガラス基板３１をその一端面３１ａに対して一方向および他方向にそれぞれほぼ４５°ずつ傾斜する２種類の線に沿って切断すると、例えば図１に示すような構造の薄膜トランジスタパネル１を複数個得ることができる。そして、この場合には、薄膜トランジスタ１３、１４のチャネル長方向Ｌ１、Ｌ２がガラス基板４の端面に対してそれぞれ平行する方向となるので、そのパターン設計が容易となる。
【００３７】
なお、上記各実施形態では、２種類の薄膜トランジスタのチャネル長方向がＣＷレーザのスキャン方向に対して一方向および他方向にそれぞれほぼ４５°ずつ傾斜するものであるが、少なくとも一方の薄膜トランジスタのチャネル長方向がＣＷレーザのスキャン方向に対して垂直でなければ効果が得られるものであり、実際のデバイスとして２種類の薄膜トランジスタのチャネル長方向がＣＷレーザのスキャン方向に対して一方向および他方向にそれぞれ３０゜〜６０゜の範囲に傾斜するようにしてもよい。また、例えば図５に示すように、ＣＷレーザ３５のスキャン方向を左側から右側に向かう一方向のみとした場合について説明したが、これに限らず、例えば図１０に示すように、千鳥状の２方向としてもよい。
【００３８】
【発明の効果】
以上説明したように、この発明によれば、２種類の薄膜トランジスタをその各チャネル長方向がＣＷレーザのスキャン方向に対して一方向および他方向にそれぞれ３０°〜６０°傾斜するように形成しているので、チャネル長方向が互いに直交する２種類の薄膜トランジスタの各チャネル長方向がＣＷレーザのスキャン方向に対してそれぞれ３０°〜６０°傾斜する方向となり、したがってチャネル長方向が互いに直交する２種類の薄膜トランジスタの特性のバラツキを小さくすることができる。
【図面の簡単な説明】
【図１】 この発明の第１実施形態としての製造方法により製造された薄膜トランジスタパネルを備えた液晶表示装置の等価回路的平面図およびその所定の２箇所の拡大透過平面図。
【図２】 図１に示す薄膜トランジスタの構造を説明するために示す断面図。
【図３】 図１に示す薄膜トランジスタパネルの製造に際し、当初用意したガラス基板を示す平面図。
【図４】 （Ａ）〜（Ｄ）はそれぞれ図１に示す薄膜トランジスタパネルの各製造工程を示す断面図。
【図５】 図４（Ｂ）に示すＣＷレーザの照射を説明するために示す平面図。
【図６】 ガラス基板のステージ上への載置の他の例を説明するために示す平面図。
【図７】 この発明の第２実施形態としての製造方法により製造された薄膜トランジスタパネルを備えた液晶表示装置の等価回路的平面図およびその所定の２箇所の拡大透過平面図。
【図８】 上記第２実施形態におけるＣＷレーザの照射を説明するために示す平面図。
【図９】 この発明の第３実施形態としての製造方法においてガラス基板の切断を説明するために示す平面図。
【図１０】 ＣＷレーザの照射方法の他の例を説明するために示す平面図。
【符号の説明】
１ 薄膜トランジスタパネル
２ 対向パネル
３ シール材
４ ガラス基板
５ 画素電極
６ 薄膜トランジスタ
７ 走査ライン
８ データライン
１１ 走査ライン駆動回路部
１２ データライン駆動回路部
１３、１４ 薄膜トランジスタ
３１ ガラス基板
３２ アモルファスシリコン薄膜
３３ ポリシリコン薄膜
３４ ステージ
３５ ＣＷレーザ
【発明の属する技術分野】
この発明は薄膜トランジスタパネルの製造方法に関する。
【０００２】
【従来の技術】
例えば、薄膜トランジスタをスイッチング素子として用いたアクティブマトリクス型の液晶表示装置は、一般的に、方形状の基板上に、基板の所定の一端面と平行するように配置された複数の走査線と、走査線と直交する方向に配置された複数のデータ線と、走査線とデータ線との各交点近傍に配置された複数の薄膜トランジスタおよび各薄膜トランジスタに接続された複数の画素電極とが設けられた、構造の薄膜トランジスタパネルを備えている。この場合、薄膜トランジスタのチャネル長方向は、基板の所定の一端面と平行な方向または垂直な方向となっている。
【０００３】
ところで、上記構造の薄膜トランジスタパネルの製造方法には、方形状の基板上にアモルファスシリコン薄膜を成膜し、このアモルファスシリコン薄膜をＣＷレーザのスキャン照射により結晶化させてポリシリコン薄膜とし、このポリシリコン薄膜を素子分離して複数の薄膜トランジスタを形成する方法がある。
【０００４】
この場合、ＣＷレーザのスキャン方向を方形状の基板の一端面に対して平行な方向とし、基板をそれを載置するステージと共にＣＷレーザのスキャン方向に対して直交する方向に間歇的に移動させ、これにより基板上に成膜されたアモルファスシリコン薄膜の全面にＣＷレーザを照射している。
【０００５】
このとき、アモルファスシリコン薄膜の結晶化はＣＷレーザのスキャン方向に沿って進み、シリコンの結晶方位のそろった比較的大きな粒径のポリシリコン薄膜が形成される。また、ＣＷレーザのスキャン方向に対して直交する方向について見ると、ポリシリコン薄膜には多数の結晶粒界が存在する。
【０００６】
一方、薄膜トランジスタの移動度は、チャネル長方向がＣＷレーザのスキャン方向と平行する方向であると高くなり、ＣＷレーザのスキャン方向と直交する方向であると低くなる。そこで、従来では、画素電極に接続された薄膜トランジスタのチャネル長方向はＣＷレーザのスキャン方向としていた。
【０００７】
【発明が解決しようとする課題】
ところで、薄膜トランジスタパネルにおいて、基板上にチャネル長方向が互いに直交する２種類の薄膜トランジスタを形成する場合には、一方の薄膜トランジスタのチャネル長方向をＣＷレーザのスキャン方向とすると、他方の薄膜トランジスタのチャネル長方向がＣＷレーザのスキャン方向と直交する方向となり、２種類の薄膜トランジスタの特性のバラツキが大きくなってしまう。そこで、この発明は、チャネル長方向が互いに直交する２種類の薄膜トランジスタの特性のバラツキを小さくすることができる薄膜トランジスタパネルの製造方法を提供することを目的とする。
【０００８】
【課題を解決するための手段】
請求項１に記載の薄膜トランジスタパネルの製造方法は、元基板上に成膜されたアモルファスシリコン薄膜に、前記元基板の一端と平行な方向にＣＷレーザをスキャン照射させることにより結晶化させてポリシリコン薄膜とし、このポリシリコン薄膜を２種類の薄膜トランジスタに素子分離する際に、前記２種類の薄膜トランジスタの各チャネル長方向は異なる方向であり、その各チャネル長方向が前記ＣＷレーザのスキャン方向に対して４５°傾斜するように形成し、前記元基板の一端に対して平行な線および垂直な線に沿って前記元基板を切断して複数個の薄膜トランジスタパネルを得ることを特徴とするものである。
請求項２に記載の薄膜トランジスタパネルの製造方法は、請求項１に記載の薄膜トランジスタパネルの製造方法において、前記ＣＷレーザのスキャン照射は前記元基板上からオーバーしないように制御することを特徴とするものである。
請求項３に記載の薄膜トランジスタパネルの製造方法は、請求項１または２に記載の薄膜トランジスタパネルの製造方法において、前記元基板を載置するためのステージは前記ＣＷレーザが照射されても影響を受けない材料によって形成され、前記ＣＷレーザのスキャン照射はそのスキャン照射距離が一定となるように制御するものである。
請求項４に記載の薄膜トランジスタパネルの製造方法は、元基板上に成膜されたアモルファスシリコン薄膜に、前記元基板の一端に対して４５°傾斜した方向にＣＷレーザをスキャン照射させることにより結晶化させてポリシリコン薄膜とし、このポリシリコン薄膜を２種類の薄膜トランジスタに素子分離する際に、前記２種類の薄膜トランジスタの各チャネル長方向は異なる方向であり、その各チャネル長方向が前記ＣＷレーザのスキャン方向に対して４５°傾斜するように形成し、前記元基板の一端に対して、一方向および他方向にそれぞれ４５°傾斜する２種類の線に沿って前記元基板を切断して複数個の薄膜トランジスタパネルを得ることを特徴とするものである。
【０００９】
【発明の実施の形態】
図１はこの発明の第１実施形態としての製造方法により製造された薄膜トランジスタパネルを備えた液晶表示装置の等価回路的平面図およびその所定の２箇所の拡大透過平面図を示したものである。この液晶表示装置は、方形状の薄膜トランジスタパネル１とその上に配置された方形状の対向パネル２とがほぼ方形枠状のシール材３を介して貼り合わされ、シール材３の内側における両パネル１、２間に液晶（図示せず）が封入された構造となっている。
【００１０】
薄膜トランジスタパネル１のベースとなる方形状のガラス基板４上においてシール材３の内側には、マトリクス状に配置された複数の画素電極５と、これらの画素電極５にそれぞれ接続された複数の薄膜トランジスタ６と、図１の行方向に配置され、薄膜トランジスタ６に走査信号を供給する複数の走査ライン７と、図１の列方向に配置され、薄膜トランジス７タにデータ信号を供給する複数のデータライン８とが設けられている。
【００１１】
薄膜トランジスタパネル１のベースとなる方形状のガラス基板４の相隣接する所定の２辺は対向パネル２から突出されている。このうちの一方の突出部４ａ上の一点鎖線で囲まれた短冊形状の領域は、走査ライン７に走査信号を供給するための走査ライン駆動回路が一体的に形成された走査ライン駆動回路部１１となっている。他方の突出部４ｂ上の一点鎖線で囲まれた短冊形状の領域は、データライン８にデータ信号を供給するためのデータライン駆動回路が一体的に形成されたデータライン駆動回路部１２となっている。
【００１２】
走査ライン駆動回路部１１のシフトレジスタの一部を構成する薄膜トランジスタ１３は、その構造については後で説明するが、そのチャネル長方向Ｌ１がガラス基板４の突出部４ａの突出端面４ａａと平行する方向となるように配置されている。データライン駆動回路部１２のシフトレジスタの一部を構成する薄膜トランジスタ１４は、その構造については後で説明するが、そのチャネル長方向Ｌ２が薄膜トランジスタ１３のチャネル長方向Ｌ１と直交する方向となるように配置されている。なお、画素電極５に接続された薄膜トランジスタ６のチャネル長方向はＬ１方向とＬ２方向のいずれの方向であってもよい。
【００１３】
３種類の薄膜トランジスタ６、１３、１４の基本的な構造は同じであり、一例として、図２に示すような構造となっている。すなわち、ガラス基板４の上面には酸化シリコンからなる下地絶縁膜２１が設けられている。下地絶縁膜２１の上面の所定の箇所にはポリシリコン薄膜２２が設けられている。ポリシリコン薄膜２２の中央部は真性ポリシリコンからなるチャネル領域２２ａとされ、その両側はｎ型ポリシリコンからなるソース領域２２ｂおよびドレイン領域２２ｃとされている。
【００１４】
ポリシリコン薄膜２２を含む下地絶縁膜２１の上面には酸化シリコンからなるゲート絶縁膜２３が設けられている。ポリシリコン薄膜２２のチャネル領域２２ａ上におけるゲート絶縁膜２３の上面にはタングステンやアルミニウム等からなるゲート電極２４が設けられている。ゲート電極２４を含むゲート絶縁膜２３の上面には酸化シリコンからなる層間絶縁膜２５が設けられている。
【００１５】
層間絶縁膜２５の上面の所定の２箇所にはタングステンやアルミニウム等からなるソース電極２６およびドレイン電極２７が設けられている。ソース電極２６およびドレイン電極２７は、層間絶縁膜２５およびゲート絶縁膜２３の各所定の箇所に形成されたコンタクトホール２８、２９を介してポリシリコン薄膜２２のソース領域２２ｂおよびドレイン領域２２ｃに接続されている。
【００１６】
次に、上記構造の薄膜トランジスタパネル１の薄膜トランジスタ６、１３、１４の部分の製造方法について説明する。まず、図３に示すように、一点鎖線で示す線に沿って切断すると、図１に示すガラス基板４を複数個得ることができる大きさの方形状のガラス基板３１（元基板）を用意する。この場合、図３において一点鎖線で示す線は、ガラス基板３１の一端面３１ａに対して平行な線と垂直な線とからなっている。
【００１７】
次に、図４（Ａ）に示すように、ガラス基板３１の上面にプラズマＣＶＤ法により酸化シリコンからなる下地絶縁膜２１および水素含有の真性なアモルファスシリコン薄膜３２を連続して成膜する。この場合、下地絶縁膜２１の膜厚は１０００〜３０００Å程度であり、アモルファスシリコン薄膜３２の膜厚は５００〜１５００Å程度である。
【００１８】
次に、後の工程でＣＷレーザの照射により高エネルギーを与えたとき水素が突沸して欠陥が生じるのを避けるために、窒素雰囲気の大気圧中において温度４５０℃程度で２時間以上の熱処理を行うことにより、アモルファスシリコン薄膜３２中の水素濃度を低減する。次に、図４（Ｂ）に示すように、ＣＷレーザを照射すると、真性なアモルファスシリコン薄膜３２が結晶化されて真性なポリシリコン薄膜３３が形成される。
【００１９】
ここで、ＣＷレーザの照射について説明する。まず、図５に示すように、Ｙ方向に間歇的に移動可能なステージ３４上にガラス基板３１をその一端面３１ａがＸ方向に対してほぼ４５°傾斜するように載置する。次に、Ｎｄ：ＹＶＯ４レーザやＡｒイオンレーザ等のＣＷレーザ３５を矢印で示すようにＸ方向にスキャン照射するとともに、１回のスキャン照射の終了後にステージ３４をその上に載置されたガラス基板３１と共にＹ方向に所定の距離ずつ間歇的に移動させ、これによりガラス基板３１上に成膜されたアモルファスシリコン薄膜３２の全面にＣＷレーザ３５を照射する。
【００２０】
すると、アモルファスシリコン薄膜３２の結晶化がＣＷレーザ３５のスキャン方向（Ｘ方向）に沿って進み、シリコンの結晶方位のそろった比較的大きな粒径のポリシリコン薄膜３３が形成される。また、ＣＷレーザ３５のスキャン方向（Ｘ方向）に対して直交する方向（Ｙ方向）について見ると、ポリシリコン薄膜３３には多数の結晶粒界（図示せず）が存在する。
【００２１】
この場合、ガラス基板３１はステージ３４上にその一端面３１ａがＸ方向（ＣＷレーザ３５のスキャン方向）に対してほぼ４５°傾斜するように載置されているので、アモルファスシリコン薄膜３２の結晶化方向はガラス基板３１の一端面３１ａに対してほぼ４５°傾斜する方向（Ｘ方向）となり、この傾斜方向に対して直交する方向（Ｙ方向）に多数の結晶粒界が存在することになる。ここで、一例として、Ｎｄ：ＹＶＯ４レーザの場合には、パワー１０Ｗ程度とし、スキャン速度を５０ｃｍ／ｓ程度とする。
【００２２】
次に、図４（Ｃ）に示すように、フォトリソグラフィ法により、ポリシリコン薄膜３３を素子分離する。次に、図４（Ｄ）に示すように、素子分離されたポリシリコン薄膜３３を含む下地絶縁膜２１の上面にプラズマＣＶＤ法により酸化シリコンからなるゲート絶縁膜２３を膜厚５００〜２０００Å程度に成膜する。
【００２３】
次に、ポリシリコン薄膜２２の中央部上におけるゲート絶縁膜２３の上面にタングステンやアルミニウム等からなるゲート電極２４をパターン形成する。次に、ゲート電極２４をマスクとしてｎ型イオンを注入し、図２に示すように、ゲート電極２４によって覆われていないポリシリコン薄膜２２をｎ型イオンが注入されたソース領域２２ｂおよびドレイン領域２２ｃとする。
【００２４】
次に、ゲート電極２４を含むゲート絶縁膜２３の上面にプラズマＣＶＤ法により酸化シリコンからなる層間絶縁膜２５を膜厚１０００〜１００００Å程度に成膜する。次に、層間絶縁膜２５の所定の２箇所にコンタクトホール２８、２９を形成する。次に、層間絶縁膜２５の上面の所定の２箇所にタングステンやアルミニウム等からなるソース電極２６およびドレイン電極２７をパターン形成する。この場合、ソース電極２６およびドレイン電極２７はコンタクトホール２８、２９を介してポリシリコン薄膜２２のソース領域２２ｂおよびドレイン領域２２ｃに接続される。
【００２５】
かくして、薄膜トランジスタ６、１３、１４が形成される。ただし、この場合、図１に示すように、走査ライン駆動回路部１１のシフトレジスタの一部を構成する薄膜トランジスタ１３のチャネル長方向Ｌ１はガラス基板４の突出部４ａの突出端面と平行な方向となるようにする。データライン駆動回路部１２のシフトレジスタの一部を構成する薄膜トランジスタ１４のチャネル長方向Ｌ２は薄膜トランジスタ１３のチャネル長方向Ｌ１と直交する方向となるようにする。画素電極５に接続された薄膜トランジスタ６のチャネル長方向はＬ１方向とＬ２方向のいずれの方向としてもよい。
【００２６】
一方、図５に示すように、ＣＷレーザ３５のスキャン方向はガラス基板３１の一端面３１ａに対してほぼ４５°傾斜する方向である。この結果、２種類の薄膜トランジスタ１３、１４はその各チャネル長方向Ｌ１、Ｌ２がＣＷレーザ３５のスキャン方向に対して一方向および他方向にそれぞれほぼ４５°ずつ傾斜する方向となるように配置されることになる。したがって、チャネル長方向Ｌ１、Ｌ２が互いに直交する２種類の薄膜トランジスタ１３、１４の各チャネル長方向Ｌ１、Ｌ２がＣＷレーザ３５のスキャン方向に対してそれぞれほぼ４５°ずつ傾斜する方向となり、チャネル長方向Ｌ１、Ｌ２が互いに直交する２種類の薄膜トランジスタ１３、１４の特性のバラツキを小さくすることができる。
【００２７】
ところで、図５に示すように、ＣＷレーザ３５のスキャン方向はガラス基板３１の一端面３１ａに対してほぼ４５°傾斜する方向であるので、同図に示す矢印の長さが異なるように、ガラス基板３１上のアモルファスシリコン薄膜３２に対するＣＷレーザ３５のスキャン照射距離が異なる。これは、ステージ３４の材料がステンレスである場合、ＣＷレーザ３５のスキャン照射がガラス基板３１上からオーバーしないようにするためである。すなわち、ＣＷレーザ３５がガラス基板３１上からオーバーしてステンレス製のステージ３４に照射されると、ステンレス成分が蒸発してガラス基板３１上のアモルファスシリコン薄膜３２が汚染されるので、これを防止するためである。しかし、このようにすると、ＣＷレーザ３５のスキャン照射の制御が複雑となる。
【００２８】
一方、ステージ３４の材料がＣＷレーザ３５が照射されても影響を受けない材料、例えば石英やガラス等である場合には、ガラス基板３１上のアモルファスシリコン薄膜３２に対するＣＷレーザ３５のスキャン照射距離が異ならせる必要はなく、スキャン照射距離を一定としてもよい。このようにすれば、ＣＷレーザ３５のスキャン照射の制御が容易となる。
【００２９】
なお、図５では、ガラス基板３１をステージ３４上にその一端部３１ａがステージ３４の左上に位置するように載置した場合について説明したが、これに限らず、図６に示すように、ガラス基板３１をステージ３４上にその一端部３１ａがステージ３４の左下に位置するように載置するようにしてもよい。
【００３０】
次に、図７はこの発明の第２実施形態としての製造方法により製造された薄膜トランジスタパネルを備えた液晶表示装置の等価回路的平面図およびその所定の２箇所の拡大透過平面図を示したものである。この液晶表示装置では、走査ライン駆動回路部１１のシフトレジスタの一部を構成する薄膜トランジスタ１３は、そのチャネル長方向Ｌ１がガラス基板４の突出部４ａの突出端面４ａａに対して所定の方向にほぼ４５°傾斜する方向となるように配置されている。データライン駆動回路部１２のシフトレジスタの一部を構成する薄膜トランジスタ１４は、そのチャネル長方向Ｌ２が薄膜トランジスタ１３のチャネル長方向Ｌ１と直交する方向となるように配置されている。
【００３１】
次に、この場合のＣＷレーザの照射について説明する。まず、図８に示すように、Ｙ方向に間歇的に移動可能なステージ３４上にガラス基板３１をその一端面３１ａがＹ方向と平行するように載置する。次に、ＣＷレーザ３５をＸ方向にスキャン照射するとともに、１回のスキャン照射の終了後にステージ３４をその上に載置されたガラス基板３１と共にＹ方向に所定の距離ずつ間歇的に移動させ、これによりガラス基板３１上に成膜されたアモルファスシリコン薄膜３２の全面にＣＷレーザ３５を照射する。
【００３２】
すると、アモルファスシリコン薄膜３２の結晶化がＣＷレーザ３５のスキャン方向（Ｘ方向）に沿って進み、シリコンの結晶方位のそろった比較的大きな粒径のポリシリコン薄膜３３が形成される。また、ＣＷレーザ３５のスキャン方向（Ｘ方向）に対して直交する方向（Ｙ方向）について見ると、ポリシリコン薄膜３３には多数の結晶粒界（図示せず）が存在する。
【００３３】
そして、上述の場合とほぼ同様の工程を経て薄膜トランジスタ１３、１４を形成し、次いで図８に示すガラス基板３１を図３に示す場合と同様の一点鎖線に沿って切断し、図７に示す薄膜トランジスタパネル１を複数個得る。ただし、この場合、図７に示すように、走査ライン駆動回路部１１のシフトレジスタの一部を構成する薄膜トランジスタ１３のチャネル長方向Ｌ１はガラス基板４の突出部４ａの突出端面４ａａに対して所定の方向にほぼ４５°傾斜する方向となるようにする。データライン駆動回路部１２のシフトレジスタの一部を構成する薄膜トランジスタ１４のチャネル長方向Ｌ２は薄膜トランジスタ１３のチャネル長方向Ｌ１と直交する方向となるようにする。
【００３４】
一方、図８に示すように、ＣＷレーザ３５のスキャン方向はガラス基板３１の一端面３１ａに対して直交する方向である。この結果、２種類の薄膜トランジスタ１３、１４はその各チャネル長方向Ｌ１、Ｌ２がＣＷレーザ３５のスキャン方向に対して一方向および他方向にそれぞれほぼ４５°ずつ傾斜する方向となるように配置されることになる。したがって、チャネル長方向Ｌ１、Ｌ２が互いに直交する２種類の薄膜トランジスタ１３、１４の各チャネル長方向Ｌ１、Ｌ２がＣＷレーザ３５のスキャン方向に対してそれぞれほぼ４５°ずつ傾斜する方向となり、チャネル長方向Ｌ１、Ｌ２が互いに直交する２種類の薄膜トランジスタ１３、１４の特性のバラツキを小さくすることができる。
【００３５】
ところで、この第２実施形態の場合、図８に示すように、ＣＷレーザ３５のスキャン方向はガラス基板３１の一端面３１ａに対して直交する方向であるので、ガラス基板３１上のアモルファスシリコン薄膜３２に対するＣＷレーザ３５のスキャン照射距離を一定とすればよく、ＣＷレーザ３５のスキャン照射の制御が容易となる。しかし、この第２実施形態の場合、図７に示すように、薄膜トランジスタ１３、１４のチャネル長方向Ｌ１、Ｌ２がガラス基板４の端面に対してそれぞれほぼ４５°ずつ傾斜する方向となるので、そのパターン設計が煩雑となってしまう。
【００３６】
そこで、図８に示すように、ＣＷレーザ３５のスキャン方向をガラス基板３１の一端面３１ａに対して直交する方向とし、図９において一点鎖線で示すように、ガラス基板３１をその一端面３１ａに対して一方向および他方向にそれぞれほぼ４５°ずつ傾斜する２種類の線に沿って切断すると、例えば図１に示すような構造の薄膜トランジスタパネル１を複数個得ることができる。そして、この場合には、薄膜トランジスタ１３、１４のチャネル長方向Ｌ１、Ｌ２がガラス基板４の端面に対してそれぞれ平行する方向となるので、そのパターン設計が容易となる。
【００３７】
なお、上記各実施形態では、２種類の薄膜トランジスタのチャネル長方向がＣＷレーザのスキャン方向に対して一方向および他方向にそれぞれほぼ４５°ずつ傾斜するものであるが、少なくとも一方の薄膜トランジスタのチャネル長方向がＣＷレーザのスキャン方向に対して垂直でなければ効果が得られるものであり、実際のデバイスとして２種類の薄膜トランジスタのチャネル長方向がＣＷレーザのスキャン方向に対して一方向および他方向にそれぞれ３０゜〜６０゜の範囲に傾斜するようにしてもよい。また、例えば図５に示すように、ＣＷレーザ３５のスキャン方向を左側から右側に向かう一方向のみとした場合について説明したが、これに限らず、例えば図１０に示すように、千鳥状の２方向としてもよい。
【００３８】
【発明の効果】
以上説明したように、この発明によれば、２種類の薄膜トランジスタをその各チャネル長方向がＣＷレーザのスキャン方向に対して一方向および他方向にそれぞれ３０°〜６０°傾斜するように形成しているので、チャネル長方向が互いに直交する２種類の薄膜トランジスタの各チャネル長方向がＣＷレーザのスキャン方向に対してそれぞれ３０°〜６０°傾斜する方向となり、したがってチャネル長方向が互いに直交する２種類の薄膜トランジスタの特性のバラツキを小さくすることができる。
【図面の簡単な説明】
【図１】 この発明の第１実施形態としての製造方法により製造された薄膜トランジスタパネルを備えた液晶表示装置の等価回路的平面図およびその所定の２箇所の拡大透過平面図。
【図２】 図１に示す薄膜トランジスタの構造を説明するために示す断面図。
【図３】 図１に示す薄膜トランジスタパネルの製造に際し、当初用意したガラス基板を示す平面図。
【図４】 （Ａ）〜（Ｄ）はそれぞれ図１に示す薄膜トランジスタパネルの各製造工程を示す断面図。
【図５】 図４（Ｂ）に示すＣＷレーザの照射を説明するために示す平面図。
【図６】 ガラス基板のステージ上への載置の他の例を説明するために示す平面図。
【図７】 この発明の第２実施形態としての製造方法により製造された薄膜トランジスタパネルを備えた液晶表示装置の等価回路的平面図およびその所定の２箇所の拡大透過平面図。
【図８】 上記第２実施形態におけるＣＷレーザの照射を説明するために示す平面図。
【図９】 この発明の第３実施形態としての製造方法においてガラス基板の切断を説明するために示す平面図。
【図１０】 ＣＷレーザの照射方法の他の例を説明するために示す平面図。
【符号の説明】
１ 薄膜トランジスタパネル
２ 対向パネル
３ シール材
４ ガラス基板
５ 画素電極
６ 薄膜トランジスタ
７ 走査ライン
８ データライン
１１ 走査ライン駆動回路部
１２ データライン駆動回路部
１３、１４ 薄膜トランジスタ
３１ ガラス基板
３２ アモルファスシリコン薄膜
３３ ポリシリコン薄膜
３４ ステージ
３５ ＣＷレーザ
Claims (4)
- 元基板上に成膜されたアモルファスシリコン薄膜に、前記元基板の一端と平行な方向にＣＷレーザをスキャン照射させることにより結晶化させてポリシリコン薄膜とし、
このポリシリコン薄膜を２種類の薄膜トランジスタに素子分離する際に、前記２種類の薄膜トランジスタの各チャネル長方向は異なる方向であり、その各チャネル長方向が前記ＣＷレーザのスキャン方向に対して４５°傾斜するように形成し、
前記元基板の一端に対して平行な線および垂直な線に沿って前記元基板を切断して複数個の薄膜トランジスタパネルを得ることを特徴とする薄膜トランジスタパネルの製造方法。 - 請求項１に記載の薄膜トランジスタパネルの製造方法において、前記ＣＷレーザのスキャン照射は前記元基板上からオーバーしないように制御することを特徴とする薄膜トランジスタパネルの製造方法。
- 請求項１または２に記載の薄膜トランジスタパネルの製造方法において、前記元基板を載置するためのステージは前記ＣＷレーザが照射されても影響を受けない材料によって形成され、前記ＣＷレーザのスキャン照射はそのスキャン照射距離が一定となるように制御することを特徴とする薄膜トランジスタパネルの製造方法。
- 元基板上に成膜されたアモルファスシリコン薄膜に、前記元基板の一端に対して４５°傾斜した方向にＣＷレーザをスキャン照射させることにより結晶化させてポリシリコン薄膜とし、
このポリシリコン薄膜を２種類の薄膜トランジスタに素子分離する際に、前記２種類の薄膜トランジスタの各チャネル長方向は異なる方向であり、その各チャネル長方向が前記ＣＷレーザのスキャン方向に対して４５°傾斜するように形成し、
前記元基板の一端に対して、一方向および他方向にそれぞれ４５°傾斜する２種類の線に沿って前記元基板を切断して複数個の薄膜トランジスタパネルを得ることを特徴とする薄膜トランジスタパネルの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002127833A JP4069667B2 (ja) | 2002-04-30 | 2002-04-30 | 薄膜トランジスタパネルの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002127833A JP4069667B2 (ja) | 2002-04-30 | 2002-04-30 | 薄膜トランジスタパネルの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003324109A JP2003324109A (ja) | 2003-11-14 |
| JP4069667B2 true JP4069667B2 (ja) | 2008-04-02 |
Family
ID=29541779
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002127833A Expired - Lifetime JP4069667B2 (ja) | 2002-04-30 | 2002-04-30 | 薄膜トランジスタパネルの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4069667B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100698692B1 (ko) * | 2005-07-20 | 2007-03-23 | 삼성에스디아이 주식회사 | 평판표시장치 |
-
2002
- 2002-04-30 JP JP2002127833A patent/JP4069667B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003324109A (ja) | 2003-11-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3305961B2 (ja) | 多結晶シリコン薄膜トランジスタの製造方法 | |
| KR100321541B1 (ko) | 능동 매트릭스 디스플레이 장치의 작동 방법 | |
| JP3599355B2 (ja) | アクティブマトリクス基板の製造方法及び液晶ディスプレイの製造方法 | |
| KR100573657B1 (ko) | 레이저어닐링을실시한반도체소자를갖는표시장치및반도체장치 | |
| US20060084204A1 (en) | Method of manufacturing a thin film transistor | |
| US7033434B2 (en) | Mask for crystallizing, method of crystallizing amorphous silicon and method of manufacturing array substrate using the same | |
| JP2003092262A (ja) | 多結晶化用マスク及びこれを利用した多結晶薄膜トランジスタの製造方法 | |
| JPH06289431A (ja) | 薄膜トランジスタの形成方法とアクティブマトリクス表示素子 | |
| JP2004111972A (ja) | 多結晶化用マスク及びこれを利用した薄膜トランジスタの製造方法 | |
| JP2507464B2 (ja) | 半導体装置の製造方法 | |
| JP2001044133A (ja) | レーザ照射方法及び半導体装置の製造方法 | |
| US20080068698A1 (en) | Display unit and manufacturing method thereof | |
| JP4069667B2 (ja) | 薄膜トランジスタパネルの製造方法 | |
| JPH06104432A (ja) | 薄膜状半導体装置およびその作製方法 | |
| JP3550805B2 (ja) | 薄膜半導体装置の製造方法 | |
| JPH059794B2 (ja) | ||
| JP3845566B2 (ja) | 薄膜半導体装置及びその製造方法並びに当該装置を備える電子デバイス | |
| JP2000036602A (ja) | 薄膜トランジスタ及びその製造方法と表示装置 | |
| JP3845569B2 (ja) | 薄膜半導体装置及びその製造方法並びに当該装置を備える電子デバイス | |
| KR100833956B1 (ko) | 비정질 실리콘 결정화용 광학 마스크 | |
| JPH0915637A (ja) | 電気光学的表示装置の製造方法 | |
| JPH09121059A (ja) | 電気光学的表示装置の製造方法 | |
| JPH11298005A (ja) | 薄膜トランジスタ及び液晶表示装置の製造方法 | |
| JP2678343B2 (ja) | ドライブ回路ｔｆｔの製造方法 | |
| JPH0566422A (ja) | 液晶表示装置の製造方法及びセンサの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050119 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20060208 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20060406 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070807 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070814 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070911 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071009 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071025 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071225 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080107 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4069667 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110125 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110125 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120125 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130125 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140125 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |