[go: up one dir, main page]

JP4068072B2 - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP4068072B2
JP4068072B2 JP2004018079A JP2004018079A JP4068072B2 JP 4068072 B2 JP4068072 B2 JP 4068072B2 JP 2004018079 A JP2004018079 A JP 2004018079A JP 2004018079 A JP2004018079 A JP 2004018079A JP 4068072 B2 JP4068072 B2 JP 4068072B2
Authority
JP
Japan
Prior art keywords
film
sioch
concentration
forming
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004018079A
Other languages
English (en)
Other versions
JP2004253790A (ja
Inventor
光市 大音
達矢 宇佐美
昇 森田
貞之 大西
幸司 有田
良平 北尾
洋一 佐々木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Electronics Corp
Original Assignee
NEC Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Electronics Corp filed Critical NEC Electronics Corp
Priority to JP2004018079A priority Critical patent/JP4068072B2/ja
Priority to TW093101822A priority patent/TWI243448B/zh
Priority to US10/767,786 priority patent/US7132732B2/en
Priority to CNB2004100024248A priority patent/CN100355068C/zh
Publication of JP2004253790A publication Critical patent/JP2004253790A/ja
Priority to US11/591,704 priority patent/US7833901B2/en
Application granted granted Critical
Publication of JP4068072B2 publication Critical patent/JP4068072B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204Conductive materials
    • H01L23/53209Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329Insulating materials
    • H01L23/53295Stacked insulating layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

本発明は、Cu配線などの金属配線を有する半導体装置と、その製造方法に関するものである。
ICの製造分野では、デバイスの高速化、高集積化にともない、デバイス設計ルールの縮小化が進んできている。デバイスの縮小化により、配線サイズと配線間隔の微細化が進むと、それに反比例して配線抵抗や配線間容量が増加していく傾向にある。配線抵抗や配線間容量が増加するとRC時定数が大きくなるため、信号の伝播速度の低下を招き、デバイスの高速化をおこなう上で問題となっている。このため、配線抵抗と配線間容量の低減がデバイスの高速化を進めていく上で重要となってきている。配線抵抗を低減する方法としては、配線材料として広く用いられてきていたAlよりも比抵抗の低いCuを配線材料として用いた技術、製品が普及してきている。また、配線間容量は、対向する配線間の面積、配線間の絶縁膜の比誘電率に比例し、配線間隔に反比例して増加するため、デバイスのデザインを変更せずに配線間容量を減少する方法としては、例えば、従来用いられているSiO2やSiNよりも比誘電率の低い絶縁膜が検討されている。Cuを配線材料して用いる場合、ドライエッチング技術によるCuの微細加工が困難なことから、通常、図11に示すようなダマシン配線構造が一般的に広く使われている。シングルダマシン配線の形成方法は、まず、下地層間絶縁膜101上に、その後に形成されるSiO2膜103とのエッチング選択性に優れたエッチングストッパSiN絶縁膜102を50〜150nmの厚さで成膜し、次いでSiO2配線層間絶縁膜103を400〜1000nm程度の厚さで成膜する。それから、フォトリソグラフィーとドライエッチング技術により溝パターンを形成し、O2ドライアッシング技術とウェット剥離技術によりレジストパターンを除去する。それから溝パターンを、スパッタリング技術とメッキ技術を用いてTa/TaN(上層がTa)104といったCuの拡散を防止するためのバリアメタルとCuで埋め込み、CMPによりSiO2膜103上の余分なCuとバリアメタルを除去してCu配線105を形成している。さらに上層に配線を形成する場合は、SiO2膜103及びCu配線105上面にSiN膜106、SiO2膜107を順次成膜し、溝配線を形成する場合と同様にしてビアパターンを形成し、Ta/TaNバリアメタル108に側壁及び底部を覆われたCuプラグ109を形成する。このようにCu配線とCuプラグの形成を順次繰り返すことにより多層のCu配線を形成する。また、これとは別に下層のCu配線形成後に、ビアパターンと上層の配線溝パターンを形成し、Cuにより同時に埋め込むデュアルダマシンと呼ばれる形成方法がある。配線形成後、層間絶縁膜を形成する場合、CuがSiO2と容易に反応して拡散してしまうため、通常は拡散防止絶縁膜としてSiN膜106をCu上に50〜100nm程度成膜してから、SiO2ビア層間絶縁膜107を成膜している。この場合、SiN膜はCuの拡散防止のためだけではなく、Cuの溝エッチングを行なう際、また、Cuのダマシン配線上にビアホールを開口する際、Cu表面がSiO2膜のエッチングやO2レジストアッシングの雰囲気に晒されるのを防止するため、SiO2膜のエッチングストップ層としての役割も担うことになる。このようにSiN膜は拡散防止とエッチングストップ層としての機能が求められている。近年では、さらに配線間の寄生容量を低減するため、従来のSiO2の比誘電率4.1よりも比誘電率の低いSiOFやSiOCH、有機膜等が、広く検討されてきている。
SiOCH膜の密着性及び酸化耐性、薬液耐性を向上させる方法の1つとして、特開2002−26121(特許文献1)にあるようにSiOCH膜をプラズマ処理して表面に改質層を形成する方法が知られている。また、特開2003−017561(特許文献2)にあるように還元性ガスを用いたプラズマ処理を行う方法が知られている。
特開2002―26121号公報 特開2003−017561号公報
SiOCH膜は膜中にCを含んでいるため、一般的に酸化耐性がSiO2よりも低い。このため、層間絶縁膜としてSiOCH膜を用いる場合、ドライエッチング後のO2ドライアッシングからSiOCH膜表面を保護するため、SiO2等のCを含まない膜をSiOCH膜表面に成膜してSiOCH膜の変質を抑制するようにしたSiO2/SiOCHといった積層構造にする方法が一般的にある。しかし、この場合、SiOCH膜表面にあるSi−CH3結合により、SiO2/SiOCH界面の密着性が弱く、界面での剥離膜剥がれが問題となっている。
一般的にプラズマCVDによるSiO2膜のストレスは圧縮応力が働き、SiOCH膜は引っ張り応力が働く。このため、SiO2/SiOCH界面ではそれぞれの膜の熱応力の違いにより熱処理時に界面で剥がれが発生しやすい問題がある。
SiOCH膜の密着性及び酸化耐性、薬液耐性を向上させる方法の1つとして特開2002−26121にあるようにSiOCH膜をプラズマ処理して表面に改質層を形成する方法が知られている。しかし、この場合、Oを含むプラズマにより処理をおこなうと、SiOCHがもともと酸化耐性が低いため、膜全体が変質してしまいやすく、深さ方向の制御が困難となる。また、特開2003−017561では還元性ガスを用いたプラズマ処理をおこなっているが、N2やNH3といったNを含むガスを用いると膜が窒化されるため、これによる比誘電率の上昇がおこる。さらに、H2を用いた場合は、Si−H結合が増えるが、熱的に不安定であるため、その後の処理によりHが脱離し変質しやすく、また、Hは膜中に容易に拡散するため、深さ方向の制御が困難である。また、一般に改質層は表面のCH3基が減少するため吸湿性に富む膜となっており、処理後の大気開放により吸湿することが問題となっている。
本発明の目的は、層間絶縁膜の密着性を向上させた半導体装置及びその製造方法を提供することである。
前記課題を解決するために本発明の半導体装置は、下層から第1のSiOCH膜、前記第1のSiOCH膜よりも膜中のC濃度とH濃度が低くO濃度が高い第2のSiOCH膜、SiO2膜の構造の層間絶縁膜層を有することを要旨とする。
また、本発明の半導体装置は、半導体基板上に形成された層間絶縁膜層と、前記層間絶縁膜層に形成された配線溝と、前記配線溝の内壁部を覆うバリア金属膜と、前記配線溝の内部を埋め込むCu含有金属配線とを有する半導体装置において、前記層間絶縁膜層が下層から金属拡散防止絶縁膜、第1のSiOCH膜、前記第1のSiOCH膜よりも膜中のC濃度とH濃度が低くO濃度が高い第2のSiOCH膜、SiO2膜の4層構造を有することを要旨とする。
また、本発明の半導体装置は、半導体基板上に形成された層間絶縁膜層と、前記層間絶縁膜層に形成され下層金属配線に達する開孔と、前期開孔の内壁部を覆うバリア金属膜と、前期開孔の内部を埋め込むCu含有金属プラグを有する半導体装置において、前記層間絶縁膜層が下層から金属拡散防止絶縁膜、第1のSiOCH膜、前記第1のSiOCH膜よりも膜中のC濃度とH濃度が低くO濃度が高い第2のSiOCH膜、SiO2膜の4層構造を有することを要旨とする。
また、本発明の半導体装置は、半導体基板上に形成された層間絶縁膜層と、前記層間絶縁膜層に形成された配線溝と、前記配線溝の底部から下層金属配線に達する開孔と、前記配線溝及び前記開孔の内壁部を覆うバリア金属膜と、前記配線溝及び前記開孔の内部を埋め込むCu含有金属配線及びCu含有金属プラグとを有する半導体装置において、前記層間絶縁膜層が下層から金属拡散防止絶縁膜、第1のSiOCH膜、前記第1のSiOCH膜よりも膜中のC濃度とH濃度が低くO濃度が高い第2のSiOCH膜、SiO2膜の4層構造を有することを要旨とする。

また、本発明の半導体装置の製造方法は、半導体基板上に第1のSiOCH膜を形成する工程と、前記第1のSiOCH膜の上面に、前記第1のSiOCH膜よりも膜中のC濃度とH濃度が低くO濃度が高い第2のSiOCH膜を形成する工程と、前記第2のSiOCH膜の上面にSiO2膜を形成する工程と、を有し、前記第2のSiOCH膜は、前記第1のSiOCH膜の表面を少なくともHe又はArのいずれか1つを含みO、H、Nを含まないガスを用いたプラズマ雰囲気で処理する工程と、その後Oを含むガスを用いた雰囲気で熱処理を行なうことにより前記第1のSiOCH膜表面を変質させる工程と、によって形成することを要旨とする。

また、本発明の半導体装置の製造方法は、半導体素子を有する半導体基板上に形成された絶縁膜上面に金属拡散防止絶縁膜を形成する工程と、前記金属拡散防止絶縁膜上面に第1のSiOCH膜を形成する工程と、前記第1のSiOCH膜の上面に、前記第1のSiOCH膜よりも膜中のC濃度とH濃度が低くO濃度が高い第2のSiOCH膜を形成する工程と、前記第2のSiOCH膜の上面にSiO2膜を形成する工程と、前記SiO2膜、前記第2のSiOCH膜、前記第1のSiOCH膜及び前記金属拡散防止絶縁膜を連通する配線溝を形成する工程と、前記配線溝内壁部及び前記SiO2膜上面にバリア金属膜を形成する工程と、前記バリア金属膜表面上にCu含有金属を形成して前記配線溝の内部を前記Cu含有金属で埋め込む工程と、前記SiO2膜の上面に形成された前記Cu含有金属及び前記バリア金属膜を除去して前記配線溝にCu含有金属配線を形成する工程と、を有し、前記第2のSiOCH膜は、前記第1のSiOCH膜の表面を少なくともHe又はArのいずれか1つを含みO、H、Nを含まないガスを用いたプラズマ雰囲気で処理する工程と、その後Oを含むガスを用いた雰囲気で熱処理を行なうことにより前記第1のSiOCH膜表面を変質させる工程と、によって形成することを要旨とする。

また、本発明の半導体装置の製造方法は、半導体素子を有する半導体基板上に形成された絶縁膜の溝部内に上面が露出する下層金属配線を形成する工程と、前記下層金属配線の上面及び前記絶縁膜上面に金属拡散防止絶縁膜を形成する工程と、前記金属拡散防止絶縁膜上面に第1のSiOCH膜を形成する工程と、前記第1のSiOCH膜の上面に前記第1のSiOCH膜よりも膜中のC濃度とH濃度が低くO濃度が高い第2のSiOCH膜を形成する工程と、前記第2のSiOCH膜の上面にSiO2膜を形成する工程と、前記下層金属配線上面が露出するように前記SiO2膜、前記第2のSiOCH膜、前記第1のSiOCH膜及び前記金属拡散防止絶縁膜を連通する開孔を形成する工程と、前記開孔の内壁部及び前記SiO2膜上面にバリア金属膜を形成する工程と、前記バリア金属膜表面上にCu含有金属を形成して前記開孔の内部を前記Cu含有金属で埋め込む工程と、前記SiO2膜の上面に形成された前記Cu含有金属及び前記バリア金属膜を除去して前記開孔にCu含有金属プラグを形成する工程と、を有し、前記第2のSiOCH膜は、前記第1のSiOCH膜の表面を少なくともHe又はArのいずれか1つを含みO、H、Nを含まないガスを用いたプラズマ雰囲気で処理する工程と、その後Oを含むガスを用いた雰囲気で熱処理を行なうことにより前記第1のSiOCH膜表面を変質させる工程と、によって形成することを要旨とする。

また、本発明の半導体装置の製造方法は、半導体素子を有する半導体基板上に形成された絶縁膜の溝部内に上面が露出する下層金属配線を形成する工程と、前記下層金属配線の上面及び前記絶縁膜上面に金属拡散防止絶縁膜を形成する工程と、前記金属拡散防止絶縁膜上面に第1のSiOCH膜を形成する工程と、前記第1のSiOCH膜の上面に前記第1のSiOCH膜よりも膜中のC濃度とH濃度が低くO濃度が高い第2のSiOCH膜を形成する工程と、前記第2のSiOCH膜の上面にSiO2膜を形成する工程と、前記SiO2膜の表面から前記SiO2膜、前記第2のSiOCH膜及び前記第1のSiOCH膜のいずれかの膜の途中まで又はいずれかの膜の底部まで達する配線溝と前記配線溝の底部から前記下層金属配線上面に達する開孔とを形成する工程と、前記配線溝と前記開孔の内壁部及び前記SiO2膜上面にバリア金属膜を形成する工程と、前記バリア金属膜表面上にCu含有金属を形成して前記開孔の内部と前記配線溝の内部を前記Cu含有金属で埋め込む工程と、前記SiO2膜の上面に形成された前記Cu含有金属及び前記バリア金属膜を除去して前記開孔と前記配線溝にCu含有金属プラグとCu含有金属配線を同時に形成する工程と、を有し、前記第2のSiOCH膜は、前記第1のSiOCH膜の表面を少なくともHe又はArのいずれか1つを含みO、H、Nを含まないガスを用いたプラズマ雰囲気で処理する工程と、その後Oを含むガスを用いた雰囲気で熱処理を行なうことにより前記第1のSiOCH膜表面を変質させる工程と、によって形成することを要旨とする。
ここで、Cu含有金属配線及びCu含有金属プラグは、Cuに加えて、Si、Al、Ag、W、Mg、Be、Zn、Pd、Cd、Au、Hg、Pt、Zr、Ti、Sn、Ni、及びFeのうち少なくとも一つを含有してもよい。
また、バリア金属膜は、Ti、Ti化合物、Ta、Ta化合物のいずれかを用いた単層または積層の膜であってもよい。ここで、Ti化合物は、TiN、TiSiNのいずれかであってもよく、Ta化合物は、TaN、TaSiNのいずれかであってもよい。
また、金属拡散防止絶縁膜は、少なくともSiCNH膜又はSiCH膜のいずれか1層を含む単層又は2層以上の積層構造であってもよい。また、金属拡散防止絶縁膜は、下層よりSiCNH膜とSiOCNH膜からなる積層構造、又はSiCNH膜とSiCH膜からなる積層構造であってもよい。
また、第1のSiOCH膜の膜組成比は、C濃度10〜20atoms%、O濃度20〜35atoms%、H濃度25atoms%以上であり、かつ前記第2のSiOCH膜の膜組成比は、C濃度が10atoms%未満、O濃度35atoms%より大きく、H濃度25atoms%未満であることがより好ましい。

を含むガスは、O2、O3、N2O、NO、CO、CO2のうち少なくとも1つを含んでもよい。
また、第2のSiOCH膜を形成する工程と前記SiO2膜を形成する工程とは、同一真空装置内で連続して行ってもよい。
前記した構成によれば、つまり、上層よりSiO2膜/第2のSiOCH膜/第1のSiOCH膜の積層構造とし、第2のSiOCH膜の膜中のC濃度とH濃度を第1のSiOCHより低くしかつO濃度を高くして、SiO2と第1のSiOCH膜の中間の組成をもつ第2のSiOCH膜が中間に存在しているため、第2のSiOCH膜はSiO2及び第1のSiOCH膜の両方に対して優れた密着性を有し、層間絶縁膜全体の密着性が向上する。また中間の膜質の第2のSiOCH膜が介在することで、それぞれの膜の熱ストレスの違いによる界面でのストレス集中による剥がれが抑制できる。(図1)。
また、本発明では、第1のSiOCH膜表面を少なくともHe又はArのいずれか1つを含みO、H、Nを含まないガスを用いたプラズマ雰囲気で処理し、その後Oを含むガスを用いた雰囲気で熱処理を行なうことにより第1のSiOCH膜表面を変質させるため、酸化耐性の低いSiOCH膜に対しても深さ方向の制御が容易となり、また第2のSiOCH膜の形成とSiO2膜の成膜を装置内で連続的におこなうことで、水の吸湿が抑制されるため、さらに密着性が向上し、半導体装置の歩留まりや信頼性が向上する。
以下、本発明による本発明の実施の形態例について図面を参照して説明する。
図1は本発明の第1の実施例の半導体装置の構造を示す断面図である。本実施例では本発明の層間絶縁膜構造によるシングルダマシン配線構造を形成した。
図1に示すように、本実施例の半導体装置は、半導体基板(不図示)上に形成された下地絶縁膜201上に形成された、Cu含有金属配線としてCu配線を有する4層の積層構造の層間絶縁膜層(以下、配線層間絶縁膜層)、及びCu含有金属プラグとしてCuプラグを有する4層の積層構造の層間絶縁膜層(以下、異層間絶縁膜層)の構成である。配線層間絶縁膜層は下層より、金属拡散防止絶縁膜としてSiCNH膜202、第1のSiOCH膜203、第1のSiOCH膜203よりC濃度とH濃度が低くO濃度が高い第2のSiOCH膜204、SiO2膜205の4層構造となっており、そこに側面と底面がバリアメタル(バリア金属膜)としてTa/TaN膜207にて覆われたCu配線208が形成されている。配線層間絶縁膜層及びCu配線208の上面には、異層間絶縁膜層として、下層より、金属拡散防止絶縁膜としてSiCNH膜209、第1のSiOCH膜210、第1のSiOCH膜210よりC濃度とH濃度が低くO濃度が高い第2のSiOCH膜211、SiO2膜212の4層構造の層間絶縁膜層が形成され、その異層間絶縁膜層に側面と底面がTa/TaN膜214にて覆われたCuプラグ215が順に形成されている。図1に示す構造の他、不図示のトランジスタ、ダイオード、抵抗、およびキャパシタなどから半導体装置が構成される。
次に、第1実施例の半導体装置の製造過程において、第2のSiOCH膜の形成およびSiO2膜の膜形成に用いられる平行平板型プラズマCVD装置について説明する。なお、ここでは、半導体基板上に膜形成する場合で説明する。
図2は第1実施例に用いられる平行平板型プラズマCVD装置の構成の一実施例を模式的に示す断面図である。本プラズマCVD装置は、半導体基板303上に成膜処理を行うための処理室307と、処理室内に載置された半導体基板303の温度を一定に保つためのヒータと下部平板電極となるサセプタ301と、半導体基板303を処理室に搬入し、処理室から搬出する搬送手段(不図示)と、処理室内の圧力を一定に保つための排気手段306と、処理室に複数種類の反応ガスを供給するためのガス供給部305と、処理室内に高周波を発生させるための高周波発生機304を制御するコンピュータとを備える構成である。 ガス供給部305は、数種類の反応ガスを供給するための複数のガス配管、およびガス流量制御手段を介して処理室307に接続されている。 処理室307には上部平板電極302と下部平板電極となるサセプタ301が対向して設けられ、上部平板電極302は上記高周波発生機304に接続されている。また、サセプタ(下部平板電極)301には上記ヒータが内蔵されている。高周波発生機304は、所定の周波数および高周波電力(RFパワー)の高周波を上部平板電極302とサセプタ(下部平板電極)301の間に発生させる。
上記構成のプラズマCVD装置により、例えば、SiO2膜を形成する場合、サセプタ301上に載置された半導体基板303をヒータにより所望の温度にし、反応ガスの種類および流量を調節して処理室内を所望のガス雰囲気で所望の処理圧力にし、所望の高周波のRFパワーを印加することで処理室内に反応ガスのプラズマを発生させて、半導体基板303上にSiO2膜を形成する。
次に、上記プラズマCVD装置を用いた、第1実施例の半導体装置の製造方法について説明する。 図3は第1実施例の半導体装置の製造工程手順を示す断面図である。
トランジスタおよびキャパシタなどの半導体素子が形成された半導体基板(不図示)上の下地絶縁膜201上にプラズマCVD法によりSiCNH膜202を50nm成膜する。次にプラズマCVD法もしくは塗布・焼成法により第1のSiOCH膜203を250nm成膜する。次に図2に示すCVD装置内にて、処理温度200〜450℃、Heガス流量10〜6000sccm、処理圧力1〜20Torr、RFパワー50〜500Wの条件でHeプラズマに第1のSiOCH膜203をさらし、膜表面のSi−H結合およびSi−CH3結合の一部を分解させSiのダングリングボンドを形成する。さらに同一成膜室内において、処理温度200〜450℃、N2Oガス流量100〜6000sccm、処理圧力1〜20Torrの条件で熱酸化処理を行なうことにより第1のSiOCH膜203表面にC濃度とH濃度が低くO濃度が高い第2のSiOCH膜204を20nm程度形成する。次に同一成膜室内において処理温度200〜450℃、N2Oガス流量100〜6000sccm、SiH4ガス流量10〜1000sccm、処理圧力1〜20Torr、RFパワー50〜500Wの条件でSiO2膜205を成膜する。次に、フォトリソグラフィー技術とドライエッチング技術を用いて、配線溝206を形成する(図3(a))。
次に、図3(b)に示すように、露出した下地絶縁膜201、およびSiO2膜205上に、バリアメタルとしてTa/TaN膜207を膜厚30nmで成膜し、成膜したTa/TaN膜207上に、電解メッキ法の陰極側下地層となるCu層を膜厚100nmでスパッタリング法により成膜する。その後、電解メッキ法によりCu層を配線溝206に埋め込んでから、結晶化のために200〜400℃の熱処理を行う。
次に、図3(c)に示すように、SiO2絶縁膜205上のCu層およびTa/TaN膜207をCMP法により除去し、Cu配線208を形成する。次に、異層間絶縁膜層として配線層間絶縁膜層と同様の手順により、プラズマCVD法によるSiCNH膜209を50nm成膜、プラズマCVD法もしくは塗布・焼成法による第1のSiOCH膜210を250nm成膜、同一プラズマ装置内において第2のSiOCH膜211を20nm形成、SiO2膜212を100nm成膜する。次に、フォトリソグラフィー技術とドライエッチング技術を用いて、下層のCu配線に達する開孔(ビア)213を形成する(図3(d))。
次に、図3(e)に示すように、バリアメタルとしてTa/TaN膜214を膜厚30nmで成膜し、成膜したTa/TaN膜214上に、電解メッキ法の陰極側下地層となるCu層を膜厚100nmでスパッタリング法により成膜する。その後、電解メッキ法によりCu層をビアに埋め込んでから、結晶化のために200〜400℃の熱処理を行う。次に、SiO2絶縁膜212上のCu層およびTa/TaN膜214をCMP法により除去し、Cuプラグ215を形成した。
なお、第2のSiOCH膜を形成する方法について、Heガスを用いたプラズマ処理後、N2Oガスを用いた熱酸化による2ステップの形成方法をおこなっているが、Heガスの変わりにAr等の不活性ガスで、雰囲気中にOやN、Hを含まない雰囲気であればよく、また、熱酸化工程でN2Oを酸化ガスとして用いたがO2、O3、N2O、NO、CO、CO2といったOを含むガス雰囲気であれば同様の効果が得られる。
また、配線層間絶縁膜層および異層間絶縁膜層における下層膜としてCuの拡散防止を目的とした金属拡散防止絶縁膜として、SiCNH膜を用いているが、SiCHやSiNHでもよく、さらに上層のSiOCH膜との密着性向上のため、上層からSiOCNH/SiCNHあるいはSiCH/SiCNH膜といった積層構造にするとさらによい。
また、上層のSiO2膜としてSiH4とN2Oを用いたSiO2膜を形成しているが、TEOS(テトラエトシキシラン)とO2あるいはO3を用いたSiO2を用いてもよい。
また、Cu含有金属配線及びCu含有金属プラグの金属材料としてCuを用いた例を示したが、Cuに加えてSi、Al、Ag、W、Mg、Be、Zn、Pd、Cd、Au、Hg、Pt、Zr、Ti、Sn、Ni、およびFeのうち少なくとも一つを含有したCu含有金属でもよく、これらの材料を含有することにより、本構造にて形成された半導体装置の配線寿命はさらに向上する。
また、バリアメタル(バリア金属膜)にTa/TaN膜を用いたが、バリアメタルは、Ti、Ti化合物、Ta、Ta化合物のいずれかを用いた単層または積層の膜であってもよい。ここで、Ti化合物は、TiN、TiSiNのいずれかであってもよく、Ta化合物は、TaN、TaSiNのいずれかであってもよい。この場合においても、金属配線における配線寿命を低減させることはない。
ここで、第2のSiOCH膜の形成方法において、本発明によるHeガスを用いたプラズマ処理によって形成した場合と、従来技術であるN2O、NH3、H2のそれぞれのプラズマ処理によって形成した場合との違いについて説明する。図4(a)、(b)、(c)はSiOCH膜を本発明と従来のプラズマ処理による方法を用いて、それぞれ処理をおこない、その膜質がどのように変化したか、膜収縮率、屈折率、k値(比誘電率)をそれぞれ比較した結果である。これらの結果を見ると、従来の方法ではプラズマ処理によりSiOCH膜全体の変質が大きいため、膜収縮、屈折率の変化が大きく、これにともないk値が上昇している。これに対し、本発明による処理方法では処理前後による膜収縮、屈折率、k値の変化はほとんど見られない。これは図5に示すXPSの測定結果にあるように、測組成の変化が膜表面の20nm程度のみに抑えられているためである。この違いは、従来の方法ではプラズマ処理による酸化、窒化又は還元をおこなっているため、SiOCH膜内部のより深くまで達して膜が酸化、窒化又は還元されているのに対し、本発明では、Heプラズマにより表面近傍のSi−H、Si−CH3結合の1部を分解して、その後Oを含む雰囲気で熱処理をおこなう方法とすることにより、反応を表面近傍のみに制御しているためである。このように本発明方法を用いることで第2のSiOCH膜の膜厚制御が容易となり、k値上昇を抑制できる。なお、図5では、Si基板上に、500nmのSiOCH膜を形成し、上述した本発明の処理を施した場合を示した。
次に、第2のSiOCH膜形成とSiO2成膜を同一真空装置で連続しておこなうことによる効果について説明する。図6に、上層からSiO2/SiOCHの従来の構造、SiO2成膜と第2のSiOCH膜を別装置でおこなったSiO2/第2のSiOCH/第1のSiOCHの構造、第2のSiOCH膜形成とSiO2成膜を同一真空装置で連続して行ったSiO2/第2のSiOCH/第1のSiOCHの構造について、4point Bendingによる密着性評価をおこなった結果である。これを見ると、SiO2/SiOCHの従来の構造では密着性強度が2.03しかないが、SiO2成膜と第2のSiOCH膜を別装置でおこなったSiO2/第2のSiOCH/第1のSiOCHの構造では5.42まで向上しており、さらに、同一真空装置で連続して行ったSiO2/第2のSiOCH/第1のSiOCHの構造では7.16まで向上していた。同一真空装置で連続して行うことにより密着性強度が向上した理由は、第2のSiOCH膜形成後、大気放置すると、膜表面に水分が吸着するため、Si−OH結合が形成され、第2のSiOCH膜とSiO2膜の密着性が低下するためである。図7にはTDSによりH2Oのデガス量を比較した結果を示すが、同一真空装置で連続処理をおこなった方が、デガス量が少ないことがわかる。このように、第2のSiOCH膜形成とSiO2を同一真空装置で連続形成することにより、密着性が良好で、膜中の水分も少ない構造が形成可能となる。
次に膜中のC濃度と密着性強度の関係について説明する。図8は本発明によるHeプラズマの処理時間とSiO2との密着性強度、及び膜中のC濃度の関係について示している。この場合、処理時間10秒以上で密着性強度はほぼ横ばいとなっており、このときC濃度としては10%未満であることがかわる。このことから、密着性を向上するためには第2のSiOCH膜中のC濃度は10%未満にすると良い。
第2のSiOCH膜中のC濃度を10%未満にすると、そのO濃度は35atoms%より大きく、H濃度は25atoms%未満となり、第2のSiOCH膜をこのような組成にすることにより、より密着性を向上することができる。一方、第1のSiOCH膜の膜組成比は、C濃度10〜20atoms%、O濃度20〜35atoms%、H濃度25atoms%以上とすることにより、低誘電率性を確保できる。
次に、本発明の第2実施例について説明する。図9は本発明の半導体装置の第2の実施例の構造を示す断面図である。本実施例では本発明の層間絶縁膜構造によるデュアルダマシン配線構造を形成した。
図9に示すように、本実施例の半導体装置は、下層金属配線としての第1のCu配線を有する5層の積層構造の層間絶縁膜層(以下、第1の配線層間絶縁膜層)、及びCuプラグと第2のCu配線を有する5層の積層構造の層間絶縁膜層(以下、第2の配線層間絶縁膜層)で、半導体基板(不図示)上に成膜された下地絶縁膜上に形成された構成である。第1の配線層間絶縁膜層は下層より金属拡散防止絶縁膜であるSiCNH膜202とSiOCNH膜217、第1のSiOCH膜203、第1のSiOCH膜203よりC濃度とH濃度が低くO濃度が高い第2のSiOCH膜204、SiO2膜205の5層構造の絶縁膜となっており、その絶縁膜の溝部内に側面と底面がバリアメタルであるTa/TaN膜207にて覆われ上面が露出した第1のCu配線216が形成されている。また、第2の配線層間絶縁膜層は、下層より金属拡散防止絶縁膜であるSiCNH膜209とSiOCNH膜218、第1のSiOCH膜210、第1のSiOCH膜210よりC濃度とH濃度が低くO濃度が高い第2のSiOCH膜211、SiO2膜212の5層構造となっており、そこに側面と底面がバリアメタルであるTa/TaN膜214にて覆われたCuプラグと第2のCu配線219が形成されている。ここで、第2のCu配線は、図9では第2の配線層間絶縁膜層のSiO2膜212の表面から第1のSiOCH膜210の途中の位置まで形成されている例を示したが、表面から第2の配線層間絶縁膜層の中のSiO2膜、第2のSiOCH膜、前記第1のSiOCH膜のいずれかの膜の途中又はいずれかの膜の底部の位置までであればどの位置でもよい。Cuプラグは、第2のCu配線と下層金属配線である第1のCu配線216をTa/TaN膜214を介して接続している。図9に示す構造の他、不図示のトランジスタ、ダイオード、抵抗、およびキャパシタなどから半導体装置が構成される。
次に、本発明の第2実施例の半導体装置の製造方法について説明する。図10は第2実施例の半導体装置の製造工程手順を示す断面図である。
トランジスタおよびキャパシタなどの半導体素子が形成された半導体基板(不図示)上の下地絶縁膜201上にプラズマCVD法によりSiCNH膜202を50nm成膜し、次いで、SiOCNH膜217を10nm成膜する。次にプラズマCVD法もしくは塗布・焼成法により第1のSiOCH膜203を250nm成膜する。次に図2に示すCVD装置内にて、処理温度200〜450℃、Heガス流量10〜6000sccm、処理圧力1〜20Torr、RFパワー50〜500Wの条件でHeプラズマに第1のSiOCH膜をさらし、膜表面のSi−H結合およびSi−CH3結合の一部を分解させSiのダングリングボンドを形成する。次に同一成膜室内において、処理温度200〜450℃、N2Oガス流量100〜6000sccm、処理圧力1〜20Torrの条件で熱酸化処理を行なうことにより第1のSiOCH膜203表面にC濃度とH濃度が低くO濃度が高い第2のSiOCH膜204を20nm程度形成する。さらに同一成膜室内において処理温度200〜450℃、N2Oガス流量100〜6000sccm、SiH4ガス流量10〜1000sccm、処理圧力1〜20Torr、RFパワー50〜500Wの条件でSiO2膜205を成膜する。次に、フォトリソグラフィー技術とドライエッチング技術を用いて、配線溝を形成する。次に、露出した下地絶縁膜1、およびSiO2膜上に、バリアメタルとしてTa/TaN膜207を膜厚30nmで成膜し、成膜したTa/TaN膜207上に、電解メッキ法の陰極側下地層となるCu層を膜厚100nmでスパッタリング法により成膜する。その後、電解メッキ法により配線溝に埋め込んでから、結晶化のために200〜400℃の熱処理を行う。次に、SiO2絶縁膜205上のCu層およびTa/TaN膜207をCMP法により除去し、第1のCu配線216を形成する (図10(a)) 。
次に、第1の配線層間絶縁膜層と同様の手順により、SiCNH膜厚209を50nm、SiOCNH膜208を10nm、第1のSiOCH膜210を500nm、同一プラズマ装置内において第2のSiOCH膜211を20nmとSiO2膜212を100nm順次成膜することにより、第2の配線層間絶縁膜層を形成する。次に、フォトリソグラフィー技術とドライエッチング技術を用いて、下層のCu配線に達するビアを形成する。次に フォトリソグラフィー技術とドライエッチング技術を用いてビアを含めた領域に第2の配線溝を形成する。次に、バリアメタルとしてTa/TaN膜214を30nm成膜し、成膜したTa/TaN膜214上に、電解メッキ法の陰極側下地層となるCu層を膜厚100nmでスパッタリング法により成膜する。その後、電解メッキ法によりCu層をビアと配線溝に埋め込んでから、結晶化のために200〜400℃の熱処理を行う。次に、SiO2絶縁膜212上のCu層およびTa/TaN膜214をCMP法により除去し、Cuプラグと第2のCu配線219を同時に形成した(図10(b))。
ここではデュアルダマシン形成方法としてビアの開孔をおこなってから第2の配線溝を形成するビアファーストと呼ばれる手法を用いたが、第2の配線溝を形成して、その後配線溝の底部から下層金属配線に達するビアの開孔をおこなうトレンチファースト法でもよい。また、第1のSiOCH膜中にエッチングストッパ層となるSiCH膜もしくはSiCNH膜を挿入し、前記エッチングストッパ層を先に加工してから配線溝とビア開孔を同時におこなうミドルファーストという手法を用いても良い。
また、本発明は、層間絶縁膜構造が下層から第1のSiOCH膜、前記第1のSiOCH膜よりも膜中のC濃度とH濃度が低くO濃度が高い第2のSiOCH膜、SiO2膜であれば、密着性にすぐれた、低誘電率の層間絶縁膜を実現できる。
第1実施例の半導体装置の構造を示す断面図である。 第1実施例に用いられる平行平板型プラズマCVD装置の構成の一実施例を模式的に示す断面図である。 第1実施例の半導体装置の製造工程を示す断面図である。 本発明の第1実施例による処理条件と、従来の手法により、SiOCH膜がどのように変化したかを示す実験データ図である。 本発明の第1実施例により形成された第2のSiOCH膜が20nm程度の薄膜であることを示すXPSによる実験データ図である。 本発明の第1実施例により形成されたSiO2/第2のSiOCH膜/第1のSiOCH膜と従来構造の密着性強度を比較した実験データ図である。 本発明の第1実施例により形成された上層よりSiO2/第2のSiOCH膜/第1のSiOCH膜の構造と従来構造との膜中からの水の昇温脱離量を比較した実験データ図である。 本発明の第1実施例によるHeプラズマ処理時間と密着性強度、膜中C濃度の関係を示した実験データ図である。 第2実施例の半導体装置の構造を示す断面図である。 第2実施例の半導体装置の製造工程を示す断面図である。 従来構造の断面図である。
符号の説明
101、201 下地絶縁膜
102、106 SiN膜
103、107、205、212 SiO2膜
104、108、207、214 Ta/TaN膜
105、208 Cu配線
109、215 Cuプラグ
202、209 SiCNH膜
203、210 第1のSiOCH膜
204、211 第2のSiOCH膜
206 配線溝
213 ビア(開孔)
216 第1のCu配線
217、218 SiOCNH膜
219 第2のCu配線とCuプラグ
301 サセプタ
302 上部平板電極
303 半導体基板
304 高周波発生機
305 ガス供給部
306 排気手段
307 処理室

Claims (26)

  1. 半導体基板上に、下層から第1のSiOCH膜、前記第1のSiOCH膜よりも膜中のC濃度とH濃度が低くO濃度が高い第2のSiOCH膜、SiO2膜の構造の層間絶縁膜層を有することを特徴とする半導体装置。
  2. 半導体基板上に形成された層間絶縁膜層と、前記層間絶縁膜層に形成された配線溝と、前記配線溝の内壁部を覆うバリア金属膜と、前記配線溝の内部を埋め込むCu含有金属配線とを有する半導体装置において、前記層間絶縁膜層が下層から金属拡散防止絶縁膜、第1のSiOCH膜、前記第1のSiOCH膜よりも膜中のC濃度とH濃度が低くO濃度が高い第2のSiOCH膜、SiO2膜の4層構造を有することを特徴とする半導体装置。
  3. 半導体基板上に形成された層間絶縁膜層と、前記層間絶縁膜層に形成され下層金属配線に達する開孔と、前期開孔の内壁部を覆うバリア金属膜と、前期開孔の内部を埋め込むCu含有金属プラグを有する半導体装置において、前記層間絶縁膜層が下層から金属拡散防止絶縁膜、第1のSiOCH膜、前記第1のSiOCH膜よりも膜中のC濃度とH濃度が低くO濃度が高い第2のSiOCH膜、SiO2膜の4層構造を有することを特徴とする半導体装置。
  4. 半導体基板上に形成された層間絶縁膜層と、前記層間絶縁膜層に形成された配線溝と、前記配線溝の底部から下層金属配線に達する開孔と、前記配線溝及び前記開孔の内壁部を覆うバリア金属膜と、前記配線溝及び前記開孔の内部を埋め込むCu含有金属配線及びCu含有金属プラグとを有する半導体装置において、前記層間絶縁膜層が下層から金属拡散防止絶縁膜、第1のSiOCH膜、前記第1のSiOCH膜よりも膜中のC濃度とH濃度が低くO濃度が高い第2のSiOCH膜、SiO2膜の4層構造を有することを特徴とする半導体装置。
  5. 前記Cu含有金属配線は、Cuに加えて、Si、Al、Ag、W、Mg、Be、Zn、Pd、Cd、Au、Hg、Pt、Zr、Ti、Sn、Ni、およびFeのうち少なくとも一つを含有することを特徴とする請求項2又は4に記載の半導体装置。
  6. 前記Cu含有金属プラグは、Cuに加えて、Si、Al、Ag、W、Mg、Be、Zn、Pd、Cd、Au、Hg、Pt、Zr、Ti、Sn、Ni、およびFeのうち少なくとも一つを含有することを特徴とする請求項3又は4に記載の半導体装置。
  7. 前記バリア金属膜は、Ti、Ti化合物、Ta、Ta化合物のいずれかを用いた単層または積層の膜であることを特徴とする請求項2乃至6のいずれかに記載の半導体装置。
  8. 前記Ti化合物は、TiN、TiSiNのいずれかであることを特徴とする請求項7に記載の半導体装置。
  9. 前記Ta化合物は、TaN、TaSiNのいずれかであることを特徴とする請求項7又は8に記載の半導体装置。
  10. 前記金属拡散防止絶縁膜は、少なくともSiCNH膜又はSiCH膜のいずれか1層を含む単層又は2層以上の積層構造であることを特徴とする請求項2乃至9のいずれかに記載の半導体装置。
  11. 前記金属拡散防止絶縁膜は、下層よりSiCNH膜とSiOCNH膜からなる積層構造、又はSiCNH膜とSiCH膜からなる積層構造であることを特徴とする請求項2乃至9のいずれかに記載の半導体装置。
  12. 前記第1のSiOCH膜の膜組成比は、C濃度10〜20atoms%、O濃度20〜35atoms%、H濃度25atoms%以上であり、かつ前記第2のSiOCH膜の膜組成比は、C濃度10atoms%未満、O濃度35atoms%より大きく、H濃度25atoms%未満であることを特徴とする請求項1乃至11のいずれかに記載の半導体装置。
  13. 半導体基板上に第1のSiOCH膜を形成する工程と、
    前記第1のSiOCH膜の上面に、前記第1のSiOCH膜よりも膜中のC濃度とH濃度が低くO濃度が高い第2のSiOCH膜を形成する工程と、
    前記第2のSiOCH膜の上面にSiO2膜を形成する工程と、
    を有し、
    前記第2のSiOCH膜は、前記第1のSiOCH膜の表面を少なくともHe又はArのいずれか1つを含みO、H、Nを含まないガスを用いたプラズマ雰囲気で処理する工程と、その後Oを含むガスを用いた雰囲気で熱処理を行なうことにより前記第1のSiOCH膜表面を変質させる工程と、によって形成することを特徴とする半導体装置の製造方法。
  14. 半導体素子を有する半導体基板上に形成された絶縁膜上面に金属拡散防止絶縁膜を形成する工程と、
    前記金属拡散防止絶縁膜上面に第1のSiOCH膜を形成する工程と、
    前記第1のSiOCH膜の上面に、前記第1のSiOCH膜よりも膜中のC濃度とH濃度が低くO濃度が高い第2のSiOCH膜を形成する工程と、
    前記第2のSiOCH膜の上面にSiO2膜を形成する工程と、
    前記SiO2膜、前記第2のSiOCH膜、前記第1のSiOCH膜及び前記金属拡散防止絶縁膜を連通する配線溝を形成する工程と、
    前記配線溝内壁部及び前記SiO2膜上面にバリア金属膜を形成する工程と、
    前記バリア金属膜表面上にCu含有金属を形成して前記配線溝の内部を前記Cu含有金属で埋め込む工程と、
    前記SiO2膜の上面に形成された前記Cu含有金属及び前記バリア金属膜を除去して前記配線溝にCu含有金属配線を形成する工程と、
    を有し、
    前記第2のSiOCH膜は、前記第1のSiOCH膜の表面を少なくともHe又はArのいずれか1つを含みO、H、Nを含まないガスを用いたプラズマ雰囲気で処理する工程と、その後Oを含むガスを用いた雰囲気で熱処理を行なうことにより前記第1のSiOCH膜表面を変質させる工程と、によって形成することを特徴とする半導体装置の製造方法。
  15. 半導体素子を有する半導体基板上に形成された絶縁膜の溝部内に上面が露出する下層金属配線を形成する工程と、
    前記下層金属配線の上面及び前記絶縁膜上面に金属拡散防止絶縁膜を形成する工程と、
    前記金属拡散防止絶縁膜上面に第1のSiOCH膜を形成する工程と、
    前記第1のSiOCH膜の上面に前記第1のSiOCH膜よりも膜中のC濃度とH濃度が低くO濃度が高い第2のSiOCH膜を形成する工程と、
    前記第2のSiOCH膜の上面にSiO2膜を形成する工程と、
    前記下層金属配線上面が露出するように前記SiO2膜、前記第2のSiOCH膜、前記第1のSiOCH膜及び前記金属拡散防止絶縁膜を連通する開孔を形成する工程と、
    前記開孔の内壁部及び前記SiO2膜上面にバリア金属膜を形成する工程と、
    前記バリア金属膜表面上にCu含有金属を形成して前記開孔の内部を前記Cu含有金属で埋め込む工程と、
    前記SiO2膜の上面に形成された前記Cu含有金属及び前記バリア金属膜を除去して前記開孔にCu含有金属プラグを形成する工程と、
    を有し、
    前記第2のSiOCH膜は、前記第1のSiOCH膜の表面を少なくともHe又はArのいずれか1つを含みO、H、Nを含まないガスを用いたプラズマ雰囲気で処理する工程と、その後Oを含むガスを用いた雰囲気で熱処理を行なうことにより前記第1のSiOCH膜表面を変質させる工程と、によって形成することを特徴とする半導体装置の製造方法。
  16. 半導体素子を有する半導体基板上に形成された絶縁膜の溝部内に上面が露出する下層金属配線を形成する工程と、
    前記下層金属配線の上面及び前記絶縁膜上面に金属拡散防止絶縁膜を形成する工程と、
    前記金属拡散防止絶縁膜上面に第1のSiOCH膜を形成する工程と、
    前記第1のSiOCH膜の上面に前記第1のSiOCH膜よりも膜中のC濃度とH濃度が低くO濃度が高い第2のSiOCH膜を形成する工程と、
    前記第2のSiOCH膜の上面にSiO2膜を形成する工程と、
    前記SiO2膜の表面から前記SiO2膜、前記第2のSiOCH膜及び前記第1のSiOCH膜のいずれかの膜の途中まで又はいずれかの膜の底部まで達する配線溝と、前記配線溝の底部から前記下層金属配線上面に達する開孔とを形成する工程と、
    前記配線溝と前記開孔の内壁部及び前記SiO2膜上面にバリア金属膜を形成する工程と、
    前記バリア金属膜表面上にCu含有金属を形成して前記開孔の内部と前記配線溝の内部を前記Cu含有金属で埋め込む工程と、
    前記SiO2膜の上面に形成された前記Cu含有金属及び前記バリア金属膜を除去して前記開孔と前記配線溝にCu含有金属プラグとCu含有金属配線を同時に形成する工程と、
    を有し、
    前記第2のSiOCH膜は、前記第1のSiOCH膜の表面を少なくともHe又はArのいずれか1つを含みO、H、Nを含まないガスを用いたプラズマ雰囲気で処理する工程と、その後Oを含むガスを用いた雰囲気で熱処理を行なうことにより前記第1のSiOCH膜表面を変質させる工程と、によって形成することを特徴とする半導体装置の製造方法。
  17. 前記Cu含有金属配線は、Cuに加えて、Si、Al、Ag、W、Mg、Be、Zn、Pd、Cd、Au、Hg、Pt、Zr、Ti、Sn、Ni、及びFeのうち少なくとも一つを含有することを特徴とする請求項14又は16に記載半導体装置の製造方法。
  18. 前記Cu含有金属プラグは、Cuに加えて、Si、Al、Ag、W、Mg、Be、Zn、Pd、Cd、Au、Hg、Pt、Zr、Ti、Sn、Ni、及びFeのうち少なくとも一つを含有することを特徴とする請求項15又は16に記載の半導体装置の製造方法。
  19. 前記バリア金属膜は、Ti、Ti化合物、Ta、Ta化合物のいずれかを用いた単層または積層の膜であること特徴とする請求項14乃至18のいずれかに記載の半導体装置の製造方法。
  20. 前記Ti化合物は、TiN、TiSiNのいずれかであることを特徴とする請求項19に記載の半導体装置の製造方法。
  21. 前記Ta化合物は、TaN、TaSiNのいずれかであることを特徴とする請求項19又は20に記載の半導体装置の製造方法。
  22. 前記金属拡散防止絶縁膜を形成する工程は、少なくともSiCNH膜又はSiCH膜のいずれか1層を含む単層又は2層以上の積層の膜を形成する工程からなることを特徴とする請求項14乃至21のいずれかに記載の半導体装置の製造方法。
  23. 前記金属拡散防止絶縁膜を形成する工程は、下層よりSiCNH膜とSiOCNH膜からなる積層膜、又はSiCNH膜とSiCH膜からなる積層膜を形成する工程からなることを特徴とする請求項14乃至21のいずれかに記載半導体装置の製造方法。
  24. 前記第1のSiOCH膜の膜組成比は、C濃度10〜20atoms%、O濃度20〜35atoms%、H濃度25atoms%以上であり、かつ前記第2のSiOCH膜の膜組成比は、C濃度10atoms%未満、O濃度35atoms%より大きく、H濃度25atoms%未満であることを特徴とする請求項13乃至23のいずれかに記載の半導体装置の製造方法。
  25. 前記Oを含むガスは、O2、O3、N2O、NO、CO、CO2のうち少なくとも1つを含むことを特徴とする請求項13乃至24のいずれかに記載の半導体装置の製造方法。
  26. 前記第2のSiOCH膜を形成する工程と前記SiO2膜を形成する工程とは、同一真空装置内で連続して行なうことを特徴とする請求項13乃至25のいずれかに記載の半導体装置の製造方法。
JP2004018079A 2003-01-29 2004-01-27 半導体装置及びその製造方法 Expired - Fee Related JP4068072B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2004018079A JP4068072B2 (ja) 2003-01-29 2004-01-27 半導体装置及びその製造方法
TW093101822A TWI243448B (en) 2003-01-29 2004-01-28 Semiconductor device, and production method for manufacturing such semiconductor device
US10/767,786 US7132732B2 (en) 2003-01-29 2004-01-29 Semiconductor device having two distinct sioch layers
CNB2004100024248A CN100355068C (zh) 2003-01-29 2004-01-29 半导体器件及其制造方法
US11/591,704 US7833901B2 (en) 2003-01-29 2006-11-02 Method for manufacturing a semiconductor device having a multi-layered insulating structure of SiOCH layers and an SiO2 layer

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003021076 2003-01-29
JP2004018079A JP4068072B2 (ja) 2003-01-29 2004-01-27 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2004253790A JP2004253790A (ja) 2004-09-09
JP4068072B2 true JP4068072B2 (ja) 2008-03-26

Family

ID=32992892

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004018079A Expired - Fee Related JP4068072B2 (ja) 2003-01-29 2004-01-27 半導体装置及びその製造方法

Country Status (4)

Country Link
US (2) US7132732B2 (ja)
JP (1) JP4068072B2 (ja)
CN (1) CN100355068C (ja)
TW (1) TWI243448B (ja)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7687917B2 (en) * 2002-05-08 2010-03-30 Nec Electronics Corporation Single damascene structure semiconductor device having silicon-diffused metal wiring layer
JP2005142351A (ja) * 2003-11-06 2005-06-02 Nec Electronics Corp 半導体装置およびその製造方法
JP4279195B2 (ja) * 2004-05-18 2009-06-17 ソニー株式会社 半導体装置
JP2006147895A (ja) * 2004-11-22 2006-06-08 Fujitsu Ltd 半導体装置の製造方法
JP4357434B2 (ja) * 2005-02-25 2009-11-04 株式会社東芝 半導体装置の製造方法
JP4247198B2 (ja) * 2005-03-31 2009-04-02 株式会社東芝 半導体装置の製造方法
DE102006035644A1 (de) * 2006-07-31 2008-02-14 Advanced Micro Devices, Inc., Sunnyvale Verfahren zum Reduzieren der Kontamination durch Vorsehen einer zu entfernenden Polymerschutzschicht während der Bearbeitung von Mikrostrukturen
KR100881620B1 (ko) 2007-01-29 2009-02-04 삼성전자주식회사 반도체 장치 및 그 형성 방법
US7615482B2 (en) * 2007-03-23 2009-11-10 International Business Machines Corporation Structure and method for porous SiCOH dielectric layers and adhesion promoting or etch stop layers having increased interfacial and mechanical strength
US7718525B2 (en) 2007-06-29 2010-05-18 International Business Machines Corporation Metal interconnect forming methods and IC chip including metal interconnect
FR2926294B1 (fr) * 2008-01-16 2010-08-13 Commissariat Energie Atomique Procede de realisation de cavites d'air dans des microstructures
FR2926397B1 (fr) * 2008-01-16 2010-02-12 Commissariat Energie Atomique Procede de fabrication de films dielectriques permeables
JP4423379B2 (ja) * 2008-03-25 2010-03-03 合同会社先端配線材料研究所 銅配線、半導体装置および銅配線の形成方法
DE102008035235B4 (de) * 2008-07-29 2014-05-22 Ivoclar Vivadent Ag Vorrichtung zur Erwärmung von Formteilen, insbesondere dentalkeramischen Formteilen
JP5554951B2 (ja) 2008-09-11 2014-07-23 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP5493096B2 (ja) * 2009-08-06 2014-05-14 富士通セミコンダクター株式会社 半導体装置の製造方法
US8536064B2 (en) 2010-02-08 2013-09-17 Taiwan Semiconductor Manufacturing Company, Ltd. Double patterning strategy for contact hole and trench in photolithography
JP2011199059A (ja) * 2010-03-19 2011-10-06 Renesas Electronics Corp 半導体装置およびその製造方法
DE102010063887B4 (de) * 2010-12-22 2012-07-19 BSH Bosch und Siemens Hausgeräte GmbH Verfahren zum Herstellen eines pyrolysetauglichen Bauteils eines Gargeräts sowie pyrolysetaugliches Bauteil für ein Gargerät
US8461683B2 (en) * 2011-04-01 2013-06-11 Intel Corporation Self-forming, self-aligned barriers for back-end interconnects and methods of making same
KR101931491B1 (ko) * 2011-12-02 2018-12-24 삼성전자주식회사 구리를 포함하는 전극 연결 구조체
CN102610562A (zh) * 2012-03-23 2012-07-25 上海华力微电子有限公司 含碳薄膜中碳元素的去除方法以及SiOC控挡片的再生方法
US8853831B2 (en) 2012-03-29 2014-10-07 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structure and method for forming the same
CN104037141B (zh) * 2013-03-06 2017-03-01 冼荣基 整流二极管结构
CN103646915A (zh) * 2013-11-28 2014-03-19 上海华力微电子有限公司 SiCN薄膜中C元素的去除方法及监控片再生工艺
JP6711673B2 (ja) * 2016-04-06 2020-06-17 キヤノン株式会社 光電変換装置、光電変換装置の製造方法及び撮像システム
KR20200083981A (ko) * 2017-11-30 2020-07-09 인텔 코포레이션 진보된 집적 회로 구조체 제조를 위한 핀 패터닝
KR102672436B1 (ko) 2019-01-10 2024-06-04 삼성전자주식회사 반도체 장치 제조 방법
CN115775768B (zh) * 2023-02-13 2023-07-04 长鑫存储技术有限公司 半导体结构及其制作方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3390329B2 (ja) * 1997-06-27 2003-03-24 日本電気株式会社 半導体装置およびその製造方法
US6514880B2 (en) * 1998-02-05 2003-02-04 Asm Japan K.K. Siloxan polymer film on semiconductor substrate and method for forming same
FR2802336B1 (fr) * 1999-12-13 2002-03-01 St Microelectronics Sa Structure d'interconnexions de type damascene et son procede de realisation
JP3365554B2 (ja) * 2000-02-07 2003-01-14 キヤノン販売株式会社 半導体装置の製造方法
JP2002026121A (ja) 2000-06-30 2002-01-25 Tokyo Electron Ltd 半導体装置およびその製造方法、絶縁膜の形成方法
EP1172847A3 (en) * 2000-07-10 2004-07-28 Interuniversitair Micro-Elektronica Centrum Vzw A method to produce a porous oxygen-silicon layer
CN100431110C (zh) * 2000-08-18 2008-11-05 东京毅力科创株式会社 低介电氮化硅膜的形成方法和半导体器件及其制造工艺
JP3545364B2 (ja) * 2000-12-19 2004-07-21 キヤノン販売株式会社 半導体装置及びその製造方法
JP4160277B2 (ja) 2001-06-29 2008-10-01 株式会社東芝 半導体装置の製造方法
JP2003124307A (ja) 2001-10-15 2003-04-25 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法

Also Published As

Publication number Publication date
JP2004253790A (ja) 2004-09-09
TW200421545A (en) 2004-10-16
US7833901B2 (en) 2010-11-16
CN100355068C (zh) 2007-12-12
US7132732B2 (en) 2006-11-07
CN1542958A (zh) 2004-11-03
TWI243448B (en) 2005-11-11
US20070045861A1 (en) 2007-03-01
US20040183162A1 (en) 2004-09-23

Similar Documents

Publication Publication Date Title
JP4068072B2 (ja) 半導体装置及びその製造方法
JP3974023B2 (ja) 半導体装置の製造方法
US7557447B2 (en) Semiconductor device and method for manufacturing same
CN1319148C (zh) 具有改进的层间界面强度的半导体器件及其制备方法
US6518646B1 (en) Semiconductor device with variable composition low-k inter-layer dielectric and method of making
JP4675258B2 (ja) 半導体装置の製造方法および半導体装置
EP1037276B1 (en) Method for forming a porous silicon dioxide film
JP2001223269A (ja) 半導体装置およびその製造方法
JPH11176814A (ja) 半導体装置の製造方法
JP2004253791A (ja) 絶縁膜およびそれを用いた半導体装置
JP2004235548A (ja) 半導体装置およびその製造方法
JP2002203899A (ja) 銅相互接続構造の形成方法
KR100426147B1 (ko) 층간 절연막을 형성하기위한 방법 및, 반도체 장치
JP5217272B2 (ja) 配線の形成方法及び半導体装置の製造方法
JP2006024641A (ja) 半導体装置およびその製造方法
JP2007165428A (ja) 半導体装置の製造方法
US20040219795A1 (en) Method to improve breakdown voltage by H2 plasma treat
JP2010080607A (ja) 半導体装置の製造方法
JP2012009617A (ja) 半導体装置の製造方法、配線用銅合金、及び半導体装置
JP2007235125A (ja) 半導体装置およびその製造方法
JP2007088495A (ja) 有機絶縁膜及びその製造方法及び有機絶縁膜を用いた半導体装置及びその製造方法
JP4327614B2 (ja) 半導体装置の製造方法
KR20050035024A (ko) 반도체 소자의 층간 절연막 형성 방법
KR20070048820A (ko) 반도체 장치의 배선 구조물 및 그 제조 방법
JP5408116B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050809

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20070703

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070918

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071115

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20071211

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080109

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110118

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110118

Year of fee payment: 3

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110118

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110118

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120118

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130118

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130118

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140118

Year of fee payment: 6

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees