JP4068072B2 - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP4068072B2 JP4068072B2 JP2004018079A JP2004018079A JP4068072B2 JP 4068072 B2 JP4068072 B2 JP 4068072B2 JP 2004018079 A JP2004018079 A JP 2004018079A JP 2004018079 A JP2004018079 A JP 2004018079A JP 4068072 B2 JP4068072 B2 JP 4068072B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- sioch
- concentration
- forming
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/53204—Conductive materials
- H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
- H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/5329—Insulating materials
- H01L23/53295—Stacked insulating layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
また、本発明の半導体装置の製造方法は、半導体基板上に第1のSiOCH膜を形成する工程と、前記第1のSiOCH膜の上面に、前記第1のSiOCH膜よりも膜中のC濃度とH濃度が低くO濃度が高い第2のSiOCH膜を形成する工程と、前記第2のSiOCH膜の上面にSiO2膜を形成する工程と、を有し、前記第2のSiOCH膜は、前記第1のSiOCH膜の表面を少なくともHe又はArのいずれか1つを含みO、H、Nを含まないガスを用いたプラズマ雰囲気で処理する工程と、その後Oを含むガスを用いた雰囲気で熱処理を行なうことにより前記第1のSiOCH膜表面を変質させる工程と、によって形成することを要旨とする。
また、本発明の半導体装置の製造方法は、半導体素子を有する半導体基板上に形成された絶縁膜上面に金属拡散防止絶縁膜を形成する工程と、前記金属拡散防止絶縁膜上面に第1のSiOCH膜を形成する工程と、前記第1のSiOCH膜の上面に、前記第1のSiOCH膜よりも膜中のC濃度とH濃度が低くO濃度が高い第2のSiOCH膜を形成する工程と、前記第2のSiOCH膜の上面にSiO2膜を形成する工程と、前記SiO2膜、前記第2のSiOCH膜、前記第1のSiOCH膜及び前記金属拡散防止絶縁膜を連通する配線溝を形成する工程と、前記配線溝内壁部及び前記SiO2膜上面にバリア金属膜を形成する工程と、前記バリア金属膜表面上にCu含有金属を形成して前記配線溝の内部を前記Cu含有金属で埋め込む工程と、前記SiO2膜の上面に形成された前記Cu含有金属及び前記バリア金属膜を除去して前記配線溝にCu含有金属配線を形成する工程と、を有し、前記第2のSiOCH膜は、前記第1のSiOCH膜の表面を少なくともHe又はArのいずれか1つを含みO、H、Nを含まないガスを用いたプラズマ雰囲気で処理する工程と、その後Oを含むガスを用いた雰囲気で熱処理を行なうことにより前記第1のSiOCH膜表面を変質させる工程と、によって形成することを要旨とする。
また、本発明の半導体装置の製造方法は、半導体素子を有する半導体基板上に形成された絶縁膜の溝部内に上面が露出する下層金属配線を形成する工程と、前記下層金属配線の上面及び前記絶縁膜上面に金属拡散防止絶縁膜を形成する工程と、前記金属拡散防止絶縁膜上面に第1のSiOCH膜を形成する工程と、前記第1のSiOCH膜の上面に前記第1のSiOCH膜よりも膜中のC濃度とH濃度が低くO濃度が高い第2のSiOCH膜を形成する工程と、前記第2のSiOCH膜の上面にSiO2膜を形成する工程と、前記下層金属配線上面が露出するように前記SiO2膜、前記第2のSiOCH膜、前記第1のSiOCH膜及び前記金属拡散防止絶縁膜を連通する開孔を形成する工程と、前記開孔の内壁部及び前記SiO2膜上面にバリア金属膜を形成する工程と、前記バリア金属膜表面上にCu含有金属を形成して前記開孔の内部を前記Cu含有金属で埋め込む工程と、前記SiO2膜の上面に形成された前記Cu含有金属及び前記バリア金属膜を除去して前記開孔にCu含有金属プラグを形成する工程と、を有し、前記第2のSiOCH膜は、前記第1のSiOCH膜の表面を少なくともHe又はArのいずれか1つを含みO、H、Nを含まないガスを用いたプラズマ雰囲気で処理する工程と、その後Oを含むガスを用いた雰囲気で熱処理を行なうことにより前記第1のSiOCH膜表面を変質させる工程と、によって形成することを要旨とする。
また、本発明の半導体装置の製造方法は、半導体素子を有する半導体基板上に形成された絶縁膜の溝部内に上面が露出する下層金属配線を形成する工程と、前記下層金属配線の上面及び前記絶縁膜上面に金属拡散防止絶縁膜を形成する工程と、前記金属拡散防止絶縁膜上面に第1のSiOCH膜を形成する工程と、前記第1のSiOCH膜の上面に前記第1のSiOCH膜よりも膜中のC濃度とH濃度が低くO濃度が高い第2のSiOCH膜を形成する工程と、前記第2のSiOCH膜の上面にSiO2膜を形成する工程と、前記SiO2膜の表面から前記SiO2膜、前記第2のSiOCH膜及び前記第1のSiOCH膜のいずれかの膜の途中まで又はいずれかの膜の底部まで達する配線溝と前記配線溝の底部から前記下層金属配線上面に達する開孔とを形成する工程と、前記配線溝と前記開孔の内壁部及び前記SiO2膜上面にバリア金属膜を形成する工程と、前記バリア金属膜表面上にCu含有金属を形成して前記開孔の内部と前記配線溝の内部を前記Cu含有金属で埋め込む工程と、前記SiO2膜の上面に形成された前記Cu含有金属及び前記バリア金属膜を除去して前記開孔と前記配線溝にCu含有金属プラグとCu含有金属配線を同時に形成する工程と、を有し、前記第2のSiOCH膜は、前記第1のSiOCH膜の表面を少なくともHe又はArのいずれか1つを含みO、H、Nを含まないガスを用いたプラズマ雰囲気で処理する工程と、その後Oを含むガスを用いた雰囲気で熱処理を行なうことにより前記第1のSiOCH膜表面を変質させる工程と、によって形成することを要旨とする。
Oを含むガスは、O2、O3、N2O、NO、CO、CO2のうち少なくとも1つを含んでもよい。
102、106 SiN膜
103、107、205、212 SiO2膜
104、108、207、214 Ta/TaN膜
105、208 Cu配線
109、215 Cuプラグ
202、209 SiCNH膜
203、210 第1のSiOCH膜
204、211 第2のSiOCH膜
206 配線溝
213 ビア(開孔)
216 第1のCu配線
217、218 SiOCNH膜
219 第2のCu配線とCuプラグ
301 サセプタ
302 上部平板電極
303 半導体基板
304 高周波発生機
305 ガス供給部
306 排気手段
307 処理室
Claims (26)
- 半導体基板上に、下層から第1のSiOCH膜、前記第1のSiOCH膜よりも膜中のC濃度とH濃度が低くO濃度が高い第2のSiOCH膜、SiO2膜の構造の層間絶縁膜層を有することを特徴とする半導体装置。
- 半導体基板上に形成された層間絶縁膜層と、前記層間絶縁膜層に形成された配線溝と、前記配線溝の内壁部を覆うバリア金属膜と、前記配線溝の内部を埋め込むCu含有金属配線とを有する半導体装置において、前記層間絶縁膜層が下層から金属拡散防止絶縁膜、第1のSiOCH膜、前記第1のSiOCH膜よりも膜中のC濃度とH濃度が低くO濃度が高い第2のSiOCH膜、SiO2膜の4層構造を有することを特徴とする半導体装置。
- 半導体基板上に形成された層間絶縁膜層と、前記層間絶縁膜層に形成され下層金属配線に達する開孔と、前期開孔の内壁部を覆うバリア金属膜と、前期開孔の内部を埋め込むCu含有金属プラグを有する半導体装置において、前記層間絶縁膜層が下層から金属拡散防止絶縁膜、第1のSiOCH膜、前記第1のSiOCH膜よりも膜中のC濃度とH濃度が低くO濃度が高い第2のSiOCH膜、SiO2膜の4層構造を有することを特徴とする半導体装置。
- 半導体基板上に形成された層間絶縁膜層と、前記層間絶縁膜層に形成された配線溝と、前記配線溝の底部から下層金属配線に達する開孔と、前記配線溝及び前記開孔の内壁部を覆うバリア金属膜と、前記配線溝及び前記開孔の内部を埋め込むCu含有金属配線及びCu含有金属プラグとを有する半導体装置において、前記層間絶縁膜層が下層から金属拡散防止絶縁膜、第1のSiOCH膜、前記第1のSiOCH膜よりも膜中のC濃度とH濃度が低くO濃度が高い第2のSiOCH膜、SiO2膜の4層構造を有することを特徴とする半導体装置。
- 前記Cu含有金属配線は、Cuに加えて、Si、Al、Ag、W、Mg、Be、Zn、Pd、Cd、Au、Hg、Pt、Zr、Ti、Sn、Ni、およびFeのうち少なくとも一つを含有することを特徴とする請求項2又は4に記載の半導体装置。
- 前記Cu含有金属プラグは、Cuに加えて、Si、Al、Ag、W、Mg、Be、Zn、Pd、Cd、Au、Hg、Pt、Zr、Ti、Sn、Ni、およびFeのうち少なくとも一つを含有することを特徴とする請求項3又は4に記載の半導体装置。
- 前記バリア金属膜は、Ti、Ti化合物、Ta、Ta化合物のいずれかを用いた単層または積層の膜であることを特徴とする請求項2乃至6のいずれかに記載の半導体装置。
- 前記Ti化合物は、TiN、TiSiNのいずれかであることを特徴とする請求項7に記載の半導体装置。
- 前記Ta化合物は、TaN、TaSiNのいずれかであることを特徴とする請求項7又は8に記載の半導体装置。
- 前記金属拡散防止絶縁膜は、少なくともSiCNH膜又はSiCH膜のいずれか1層を含む単層又は2層以上の積層構造であることを特徴とする請求項2乃至9のいずれかに記載の半導体装置。
- 前記金属拡散防止絶縁膜は、下層よりSiCNH膜とSiOCNH膜からなる積層構造、又はSiCNH膜とSiCH膜からなる積層構造であることを特徴とする請求項2乃至9のいずれかに記載の半導体装置。
- 前記第1のSiOCH膜の膜組成比は、C濃度10〜20atoms%、O濃度20〜35atoms%、H濃度25atoms%以上であり、かつ前記第2のSiOCH膜の膜組成比は、C濃度10atoms%未満、O濃度35atoms%より大きく、H濃度25atoms%未満であることを特徴とする請求項1乃至11のいずれかに記載の半導体装置。
- 半導体基板上に第1のSiOCH膜を形成する工程と、
前記第1のSiOCH膜の上面に、前記第1のSiOCH膜よりも膜中のC濃度とH濃度が低くO濃度が高い第2のSiOCH膜を形成する工程と、
前記第2のSiOCH膜の上面にSiO2膜を形成する工程と、
を有し、
前記第2のSiOCH膜は、前記第1のSiOCH膜の表面を少なくともHe又はArのいずれか1つを含みO、H、Nを含まないガスを用いたプラズマ雰囲気で処理する工程と、その後Oを含むガスを用いた雰囲気で熱処理を行なうことにより前記第1のSiOCH膜表面を変質させる工程と、によって形成することを特徴とする半導体装置の製造方法。 - 半導体素子を有する半導体基板上に形成された絶縁膜上面に金属拡散防止絶縁膜を形成する工程と、
前記金属拡散防止絶縁膜上面に第1のSiOCH膜を形成する工程と、
前記第1のSiOCH膜の上面に、前記第1のSiOCH膜よりも膜中のC濃度とH濃度が低くO濃度が高い第2のSiOCH膜を形成する工程と、
前記第2のSiOCH膜の上面にSiO2膜を形成する工程と、
前記SiO2膜、前記第2のSiOCH膜、前記第1のSiOCH膜及び前記金属拡散防止絶縁膜を連通する配線溝を形成する工程と、
前記配線溝内壁部及び前記SiO2膜上面にバリア金属膜を形成する工程と、
前記バリア金属膜表面上にCu含有金属を形成して前記配線溝の内部を前記Cu含有金属で埋め込む工程と、
前記SiO2膜の上面に形成された前記Cu含有金属及び前記バリア金属膜を除去して前記配線溝にCu含有金属配線を形成する工程と、
を有し、
前記第2のSiOCH膜は、前記第1のSiOCH膜の表面を少なくともHe又はArのいずれか1つを含みO、H、Nを含まないガスを用いたプラズマ雰囲気で処理する工程と、その後Oを含むガスを用いた雰囲気で熱処理を行なうことにより前記第1のSiOCH膜表面を変質させる工程と、によって形成することを特徴とする半導体装置の製造方法。 - 半導体素子を有する半導体基板上に形成された絶縁膜の溝部内に上面が露出する下層金属配線を形成する工程と、
前記下層金属配線の上面及び前記絶縁膜上面に金属拡散防止絶縁膜を形成する工程と、
前記金属拡散防止絶縁膜上面に第1のSiOCH膜を形成する工程と、
前記第1のSiOCH膜の上面に前記第1のSiOCH膜よりも膜中のC濃度とH濃度が低くO濃度が高い第2のSiOCH膜を形成する工程と、
前記第2のSiOCH膜の上面にSiO2膜を形成する工程と、
前記下層金属配線上面が露出するように前記SiO2膜、前記第2のSiOCH膜、前記第1のSiOCH膜及び前記金属拡散防止絶縁膜を連通する開孔を形成する工程と、
前記開孔の内壁部及び前記SiO2膜上面にバリア金属膜を形成する工程と、
前記バリア金属膜表面上にCu含有金属を形成して前記開孔の内部を前記Cu含有金属で埋め込む工程と、
前記SiO2膜の上面に形成された前記Cu含有金属及び前記バリア金属膜を除去して前記開孔にCu含有金属プラグを形成する工程と、
を有し、
前記第2のSiOCH膜は、前記第1のSiOCH膜の表面を少なくともHe又はArのいずれか1つを含みO、H、Nを含まないガスを用いたプラズマ雰囲気で処理する工程と、その後Oを含むガスを用いた雰囲気で熱処理を行なうことにより前記第1のSiOCH膜表面を変質させる工程と、によって形成することを特徴とする半導体装置の製造方法。 - 半導体素子を有する半導体基板上に形成された絶縁膜の溝部内に上面が露出する下層金属配線を形成する工程と、
前記下層金属配線の上面及び前記絶縁膜上面に金属拡散防止絶縁膜を形成する工程と、
前記金属拡散防止絶縁膜上面に第1のSiOCH膜を形成する工程と、
前記第1のSiOCH膜の上面に前記第1のSiOCH膜よりも膜中のC濃度とH濃度が低くO濃度が高い第2のSiOCH膜を形成する工程と、
前記第2のSiOCH膜の上面にSiO2膜を形成する工程と、
前記SiO2膜の表面から前記SiO2膜、前記第2のSiOCH膜及び前記第1のSiOCH膜のいずれかの膜の途中まで又はいずれかの膜の底部まで達する配線溝と、前記配線溝の底部から前記下層金属配線上面に達する開孔とを形成する工程と、
前記配線溝と前記開孔の内壁部及び前記SiO2膜上面にバリア金属膜を形成する工程と、
前記バリア金属膜表面上にCu含有金属を形成して前記開孔の内部と前記配線溝の内部を前記Cu含有金属で埋め込む工程と、
前記SiO2膜の上面に形成された前記Cu含有金属及び前記バリア金属膜を除去して前記開孔と前記配線溝にCu含有金属プラグとCu含有金属配線を同時に形成する工程と、
を有し、
前記第2のSiOCH膜は、前記第1のSiOCH膜の表面を少なくともHe又はArのいずれか1つを含みO、H、Nを含まないガスを用いたプラズマ雰囲気で処理する工程と、その後Oを含むガスを用いた雰囲気で熱処理を行なうことにより前記第1のSiOCH膜表面を変質させる工程と、によって形成することを特徴とする半導体装置の製造方法。 - 前記Cu含有金属配線は、Cuに加えて、Si、Al、Ag、W、Mg、Be、Zn、Pd、Cd、Au、Hg、Pt、Zr、Ti、Sn、Ni、及びFeのうち少なくとも一つを含有することを特徴とする請求項14又は16に記載半導体装置の製造方法。
- 前記Cu含有金属プラグは、Cuに加えて、Si、Al、Ag、W、Mg、Be、Zn、Pd、Cd、Au、Hg、Pt、Zr、Ti、Sn、Ni、及びFeのうち少なくとも一つを含有することを特徴とする請求項15又は16に記載の半導体装置の製造方法。
- 前記バリア金属膜は、Ti、Ti化合物、Ta、Ta化合物のいずれかを用いた単層または積層の膜であること特徴とする請求項14乃至18のいずれかに記載の半導体装置の製造方法。
- 前記Ti化合物は、TiN、TiSiNのいずれかであることを特徴とする請求項19に記載の半導体装置の製造方法。
- 前記Ta化合物は、TaN、TaSiNのいずれかであることを特徴とする請求項19又は20に記載の半導体装置の製造方法。
- 前記金属拡散防止絶縁膜を形成する工程は、少なくともSiCNH膜又はSiCH膜のいずれか1層を含む単層又は2層以上の積層の膜を形成する工程からなることを特徴とする請求項14乃至21のいずれかに記載の半導体装置の製造方法。
- 前記金属拡散防止絶縁膜を形成する工程は、下層よりSiCNH膜とSiOCNH膜からなる積層膜、又はSiCNH膜とSiCH膜からなる積層膜を形成する工程からなることを特徴とする請求項14乃至21のいずれかに記載半導体装置の製造方法。
- 前記第1のSiOCH膜の膜組成比は、C濃度10〜20atoms%、O濃度20〜35atoms%、H濃度25atoms%以上であり、かつ前記第2のSiOCH膜の膜組成比は、C濃度10atoms%未満、O濃度35atoms%より大きく、H濃度25atoms%未満であることを特徴とする請求項13乃至23のいずれかに記載の半導体装置の製造方法。
- 前記Oを含むガスは、O2、O3、N2O、NO、CO、CO2のうち少なくとも1つを含むことを特徴とする請求項13乃至24のいずれかに記載の半導体装置の製造方法。
- 前記第2のSiOCH膜を形成する工程と前記SiO2膜を形成する工程とは、同一真空装置内で連続して行なうことを特徴とする請求項13乃至25のいずれかに記載の半導体装置の製造方法。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004018079A JP4068072B2 (ja) | 2003-01-29 | 2004-01-27 | 半導体装置及びその製造方法 |
TW093101822A TWI243448B (en) | 2003-01-29 | 2004-01-28 | Semiconductor device, and production method for manufacturing such semiconductor device |
US10/767,786 US7132732B2 (en) | 2003-01-29 | 2004-01-29 | Semiconductor device having two distinct sioch layers |
CNB2004100024248A CN100355068C (zh) | 2003-01-29 | 2004-01-29 | 半导体器件及其制造方法 |
US11/591,704 US7833901B2 (en) | 2003-01-29 | 2006-11-02 | Method for manufacturing a semiconductor device having a multi-layered insulating structure of SiOCH layers and an SiO2 layer |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003021076 | 2003-01-29 | ||
JP2004018079A JP4068072B2 (ja) | 2003-01-29 | 2004-01-27 | 半導体装置及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004253790A JP2004253790A (ja) | 2004-09-09 |
JP4068072B2 true JP4068072B2 (ja) | 2008-03-26 |
Family
ID=32992892
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004018079A Expired - Fee Related JP4068072B2 (ja) | 2003-01-29 | 2004-01-27 | 半導体装置及びその製造方法 |
Country Status (4)
Country | Link |
---|---|
US (2) | US7132732B2 (ja) |
JP (1) | JP4068072B2 (ja) |
CN (1) | CN100355068C (ja) |
TW (1) | TWI243448B (ja) |
Families Citing this family (29)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7687917B2 (en) * | 2002-05-08 | 2010-03-30 | Nec Electronics Corporation | Single damascene structure semiconductor device having silicon-diffused metal wiring layer |
JP2005142351A (ja) * | 2003-11-06 | 2005-06-02 | Nec Electronics Corp | 半導体装置およびその製造方法 |
JP4279195B2 (ja) * | 2004-05-18 | 2009-06-17 | ソニー株式会社 | 半導体装置 |
JP2006147895A (ja) * | 2004-11-22 | 2006-06-08 | Fujitsu Ltd | 半導体装置の製造方法 |
JP4357434B2 (ja) * | 2005-02-25 | 2009-11-04 | 株式会社東芝 | 半導体装置の製造方法 |
JP4247198B2 (ja) * | 2005-03-31 | 2009-04-02 | 株式会社東芝 | 半導体装置の製造方法 |
DE102006035644A1 (de) * | 2006-07-31 | 2008-02-14 | Advanced Micro Devices, Inc., Sunnyvale | Verfahren zum Reduzieren der Kontamination durch Vorsehen einer zu entfernenden Polymerschutzschicht während der Bearbeitung von Mikrostrukturen |
KR100881620B1 (ko) | 2007-01-29 | 2009-02-04 | 삼성전자주식회사 | 반도체 장치 및 그 형성 방법 |
US7615482B2 (en) * | 2007-03-23 | 2009-11-10 | International Business Machines Corporation | Structure and method for porous SiCOH dielectric layers and adhesion promoting or etch stop layers having increased interfacial and mechanical strength |
US7718525B2 (en) | 2007-06-29 | 2010-05-18 | International Business Machines Corporation | Metal interconnect forming methods and IC chip including metal interconnect |
FR2926294B1 (fr) * | 2008-01-16 | 2010-08-13 | Commissariat Energie Atomique | Procede de realisation de cavites d'air dans des microstructures |
FR2926397B1 (fr) * | 2008-01-16 | 2010-02-12 | Commissariat Energie Atomique | Procede de fabrication de films dielectriques permeables |
JP4423379B2 (ja) * | 2008-03-25 | 2010-03-03 | 合同会社先端配線材料研究所 | 銅配線、半導体装置および銅配線の形成方法 |
DE102008035235B4 (de) * | 2008-07-29 | 2014-05-22 | Ivoclar Vivadent Ag | Vorrichtung zur Erwärmung von Formteilen, insbesondere dentalkeramischen Formteilen |
JP5554951B2 (ja) | 2008-09-11 | 2014-07-23 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
JP5493096B2 (ja) * | 2009-08-06 | 2014-05-14 | 富士通セミコンダクター株式会社 | 半導体装置の製造方法 |
US8536064B2 (en) | 2010-02-08 | 2013-09-17 | Taiwan Semiconductor Manufacturing Company, Ltd. | Double patterning strategy for contact hole and trench in photolithography |
JP2011199059A (ja) * | 2010-03-19 | 2011-10-06 | Renesas Electronics Corp | 半導体装置およびその製造方法 |
DE102010063887B4 (de) * | 2010-12-22 | 2012-07-19 | BSH Bosch und Siemens Hausgeräte GmbH | Verfahren zum Herstellen eines pyrolysetauglichen Bauteils eines Gargeräts sowie pyrolysetaugliches Bauteil für ein Gargerät |
US8461683B2 (en) * | 2011-04-01 | 2013-06-11 | Intel Corporation | Self-forming, self-aligned barriers for back-end interconnects and methods of making same |
KR101931491B1 (ko) * | 2011-12-02 | 2018-12-24 | 삼성전자주식회사 | 구리를 포함하는 전극 연결 구조체 |
CN102610562A (zh) * | 2012-03-23 | 2012-07-25 | 上海华力微电子有限公司 | 含碳薄膜中碳元素的去除方法以及SiOC控挡片的再生方法 |
US8853831B2 (en) | 2012-03-29 | 2014-10-07 | Taiwan Semiconductor Manufacturing Company, Ltd. | Interconnect structure and method for forming the same |
CN104037141B (zh) * | 2013-03-06 | 2017-03-01 | 冼荣基 | 整流二极管结构 |
CN103646915A (zh) * | 2013-11-28 | 2014-03-19 | 上海华力微电子有限公司 | SiCN薄膜中C元素的去除方法及监控片再生工艺 |
JP6711673B2 (ja) * | 2016-04-06 | 2020-06-17 | キヤノン株式会社 | 光電変換装置、光電変換装置の製造方法及び撮像システム |
KR20200083981A (ko) * | 2017-11-30 | 2020-07-09 | 인텔 코포레이션 | 진보된 집적 회로 구조체 제조를 위한 핀 패터닝 |
KR102672436B1 (ko) | 2019-01-10 | 2024-06-04 | 삼성전자주식회사 | 반도체 장치 제조 방법 |
CN115775768B (zh) * | 2023-02-13 | 2023-07-04 | 长鑫存储技术有限公司 | 半导体结构及其制作方法 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3390329B2 (ja) * | 1997-06-27 | 2003-03-24 | 日本電気株式会社 | 半導体装置およびその製造方法 |
US6514880B2 (en) * | 1998-02-05 | 2003-02-04 | Asm Japan K.K. | Siloxan polymer film on semiconductor substrate and method for forming same |
FR2802336B1 (fr) * | 1999-12-13 | 2002-03-01 | St Microelectronics Sa | Structure d'interconnexions de type damascene et son procede de realisation |
JP3365554B2 (ja) * | 2000-02-07 | 2003-01-14 | キヤノン販売株式会社 | 半導体装置の製造方法 |
JP2002026121A (ja) | 2000-06-30 | 2002-01-25 | Tokyo Electron Ltd | 半導体装置およびその製造方法、絶縁膜の形成方法 |
EP1172847A3 (en) * | 2000-07-10 | 2004-07-28 | Interuniversitair Micro-Elektronica Centrum Vzw | A method to produce a porous oxygen-silicon layer |
CN100431110C (zh) * | 2000-08-18 | 2008-11-05 | 东京毅力科创株式会社 | 低介电氮化硅膜的形成方法和半导体器件及其制造工艺 |
JP3545364B2 (ja) * | 2000-12-19 | 2004-07-21 | キヤノン販売株式会社 | 半導体装置及びその製造方法 |
JP4160277B2 (ja) | 2001-06-29 | 2008-10-01 | 株式会社東芝 | 半導体装置の製造方法 |
JP2003124307A (ja) | 2001-10-15 | 2003-04-25 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
-
2004
- 2004-01-27 JP JP2004018079A patent/JP4068072B2/ja not_active Expired - Fee Related
- 2004-01-28 TW TW093101822A patent/TWI243448B/zh not_active IP Right Cessation
- 2004-01-29 CN CNB2004100024248A patent/CN100355068C/zh not_active Expired - Fee Related
- 2004-01-29 US US10/767,786 patent/US7132732B2/en not_active Expired - Fee Related
-
2006
- 2006-11-02 US US11/591,704 patent/US7833901B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2004253790A (ja) | 2004-09-09 |
TW200421545A (en) | 2004-10-16 |
US7833901B2 (en) | 2010-11-16 |
CN100355068C (zh) | 2007-12-12 |
US7132732B2 (en) | 2006-11-07 |
CN1542958A (zh) | 2004-11-03 |
TWI243448B (en) | 2005-11-11 |
US20070045861A1 (en) | 2007-03-01 |
US20040183162A1 (en) | 2004-09-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4068072B2 (ja) | 半導体装置及びその製造方法 | |
JP3974023B2 (ja) | 半導体装置の製造方法 | |
US7557447B2 (en) | Semiconductor device and method for manufacturing same | |
CN1319148C (zh) | 具有改进的层间界面强度的半导体器件及其制备方法 | |
US6518646B1 (en) | Semiconductor device with variable composition low-k inter-layer dielectric and method of making | |
JP4675258B2 (ja) | 半導体装置の製造方法および半導体装置 | |
EP1037276B1 (en) | Method for forming a porous silicon dioxide film | |
JP2001223269A (ja) | 半導体装置およびその製造方法 | |
JPH11176814A (ja) | 半導体装置の製造方法 | |
JP2004253791A (ja) | 絶縁膜およびそれを用いた半導体装置 | |
JP2004235548A (ja) | 半導体装置およびその製造方法 | |
JP2002203899A (ja) | 銅相互接続構造の形成方法 | |
KR100426147B1 (ko) | 층간 절연막을 형성하기위한 방법 및, 반도체 장치 | |
JP5217272B2 (ja) | 配線の形成方法及び半導体装置の製造方法 | |
JP2006024641A (ja) | 半導体装置およびその製造方法 | |
JP2007165428A (ja) | 半導体装置の製造方法 | |
US20040219795A1 (en) | Method to improve breakdown voltage by H2 plasma treat | |
JP2010080607A (ja) | 半導体装置の製造方法 | |
JP2012009617A (ja) | 半導体装置の製造方法、配線用銅合金、及び半導体装置 | |
JP2007235125A (ja) | 半導体装置およびその製造方法 | |
JP2007088495A (ja) | 有機絶縁膜及びその製造方法及び有機絶縁膜を用いた半導体装置及びその製造方法 | |
JP4327614B2 (ja) | 半導体装置の製造方法 | |
KR20050035024A (ko) | 반도체 소자의 층간 절연막 형성 방법 | |
KR20070048820A (ko) | 반도체 장치의 배선 구조물 및 그 제조 방법 | |
JP5408116B2 (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050809 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20070703 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070918 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071115 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071211 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080109 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110118 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110118 Year of fee payment: 3 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110118 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110118 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120118 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130118 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130118 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140118 Year of fee payment: 6 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |