JP2003124307A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JP2003124307A JP2003124307A JP2001316346A JP2001316346A JP2003124307A JP 2003124307 A JP2003124307 A JP 2003124307A JP 2001316346 A JP2001316346 A JP 2001316346A JP 2001316346 A JP2001316346 A JP 2001316346A JP 2003124307 A JP2003124307 A JP 2003124307A
- Authority
- JP
- Japan
- Prior art keywords
- carbon
- silicon oxide
- oxide film
- containing silicon
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【課題】 炭素含有シリコン酸化膜と、該炭素含有シリ
コン酸化膜の上に形成される絶縁膜との密着性を向上さ
せる。 【解決手段】 半導体基板10の上にシリコン酸化膜よ
りなる第1の絶縁膜11が形成され、該第1の絶縁膜1
1の上に炭素含有シリコン酸化膜12が形成されてい
る。炭素含有シリコン酸化膜12は、20atm%の炭
素濃度を有していると共に、炭素濃度が1atm%以下
であって最表面からの深さが50nmである表面層12
aを有している。炭素含有シリコン酸化膜12には、バ
リア層13aと銅膜13bとからなる金属配線13が埋
め込まれており、金属配線13及び炭素含有シリコン酸
化膜12の上にはシリコン窒化膜よりなる第2の絶縁膜
14が形成されている。
コン酸化膜の上に形成される絶縁膜との密着性を向上さ
せる。 【解決手段】 半導体基板10の上にシリコン酸化膜よ
りなる第1の絶縁膜11が形成され、該第1の絶縁膜1
1の上に炭素含有シリコン酸化膜12が形成されてい
る。炭素含有シリコン酸化膜12は、20atm%の炭
素濃度を有していると共に、炭素濃度が1atm%以下
であって最表面からの深さが50nmである表面層12
aを有している。炭素含有シリコン酸化膜12には、バ
リア層13aと銅膜13bとからなる金属配線13が埋
め込まれており、金属配線13及び炭素含有シリコン酸
化膜12の上にはシリコン窒化膜よりなる第2の絶縁膜
14が形成されている。
Description
【0001】
【発明の属する技術分野】本発明は、炭素含有シリコン
酸化膜に埋め込まれた金属配線を有する半導体装置及び
その製造方法に関する。
酸化膜に埋め込まれた金属配線を有する半導体装置及び
その製造方法に関する。
【0002】
【従来の技術】近年、半導体集積回路の高集積化に伴っ
て配線間隔が小さくなってきており、これに伴って、配
線間に生じる寄生容量が増大してきている。高速動作が
必要な半導体集積回路では配線間の寄生容量を小さくす
ることが必要である。
て配線間隔が小さくなってきており、これに伴って、配
線間に生じる寄生容量が増大してきている。高速動作が
必要な半導体集積回路では配線間の寄生容量を小さくす
ることが必要である。
【0003】そこで、配線間の寄生容量を低減させるべ
く、配線が埋め込まれる層間絶縁膜の比誘電率を低減さ
せる方法が提案されており、層間絶縁膜としては、シリ
コン酸化膜(比誘電率:3.9〜4.2)よりも比誘電
率が低い、フッ素含有シリコン酸化膜(比誘電率:3.
5〜3.8)又は炭素含有シリコン酸化膜(比誘電率:
2.8程度)を用いる技術が提案されている。
く、配線が埋め込まれる層間絶縁膜の比誘電率を低減さ
せる方法が提案されており、層間絶縁膜としては、シリ
コン酸化膜(比誘電率:3.9〜4.2)よりも比誘電
率が低い、フッ素含有シリコン酸化膜(比誘電率:3.
5〜3.8)又は炭素含有シリコン酸化膜(比誘電率:
2.8程度)を用いる技術が提案されている。
【0004】炭素含有シリコン酸化膜は、炭素を体積が
大きいアルキル基又はフェニル基の形でシリコン酸化膜
中に取り込むことによりシリコン酸化膜の密度を低減
し、これによって、比誘電率の低減を図っている。この
場合、炭素含有シリコン酸化膜中の炭素含有量を20a
tm%程度に設定することにより、2.8程度の比誘電
率を実現している。
大きいアルキル基又はフェニル基の形でシリコン酸化膜
中に取り込むことによりシリコン酸化膜の密度を低減
し、これによって、比誘電率の低減を図っている。この
場合、炭素含有シリコン酸化膜中の炭素含有量を20a
tm%程度に設定することにより、2.8程度の比誘電
率を実現している。
【0005】以下、炭素含有シリコン酸化膜に埋め込ま
れた金属配線を有する従来の半導体装置について、図7
を参照しながら説明する。
れた金属配線を有する従来の半導体装置について、図7
を参照しながら説明する。
【0006】図7に示すように、シリコン基板よりなる
半導体基板1の上にシリコン酸化膜よりなる第1の絶縁
膜2が形成され、該第1の絶縁膜2の上に炭素濃度が2
0atm%である炭素含有シリコン酸化膜3が形成され
ている。炭素含有シリコン酸化膜3には、タンタルナイ
トライド膜よりなるバリア層4aと銅膜4bとからなる
金属配線4が埋め込まれており、金属配線4及び炭素含
有シリコン酸化膜3の上にはシリコン窒化膜よりなる第
2の絶縁膜5が形成されている。尚、シリコン窒化膜よ
りなる第2の絶縁膜5は、金属配線4を構成する銅膜4
bの拡散を防止するために設けられている。
半導体基板1の上にシリコン酸化膜よりなる第1の絶縁
膜2が形成され、該第1の絶縁膜2の上に炭素濃度が2
0atm%である炭素含有シリコン酸化膜3が形成され
ている。炭素含有シリコン酸化膜3には、タンタルナイ
トライド膜よりなるバリア層4aと銅膜4bとからなる
金属配線4が埋め込まれており、金属配線4及び炭素含
有シリコン酸化膜3の上にはシリコン窒化膜よりなる第
2の絶縁膜5が形成されている。尚、シリコン窒化膜よ
りなる第2の絶縁膜5は、金属配線4を構成する銅膜4
bの拡散を防止するために設けられている。
【0007】以下、図7に示した従来の半導体装置の製
造方法について図8(a)〜(c)及び図9(a)、
(b)を参照しながら説明する。
造方法について図8(a)〜(c)及び図9(a)、
(b)を参照しながら説明する。
【0008】まず、図8(a)に示すように、プラズマ
CVD法によりシリコン基板よりなる半導体基板1の上
に300nmの厚さを有するシリコン酸化膜よりなる第
1の絶縁膜2を堆積した後、プラズマCVD法により第
1の絶縁膜2の上に300nmの厚さを有する炭素含有
シリコン酸化膜3を堆積し、その後、プラズマCVD法
により炭素含有シリコン酸化膜3の上に50nmの厚さ
を有するシリコン酸窒化膜よりなる無機反射防止膜6を
堆積する。
CVD法によりシリコン基板よりなる半導体基板1の上
に300nmの厚さを有するシリコン酸化膜よりなる第
1の絶縁膜2を堆積した後、プラズマCVD法により第
1の絶縁膜2の上に300nmの厚さを有する炭素含有
シリコン酸化膜3を堆積し、その後、プラズマCVD法
により炭素含有シリコン酸化膜3の上に50nmの厚さ
を有するシリコン酸窒化膜よりなる無機反射防止膜6を
堆積する。
【0009】次に、レジストパターンをマスクにして無
機反射防止膜6及び炭素含有シリコン酸化膜3に対して
エッチングを行なって、図8(b)に示すように、無機
反射防止膜6及び炭素含有シリコン酸化膜3に配線溝7
を形成する。
機反射防止膜6及び炭素含有シリコン酸化膜3に対して
エッチングを行なって、図8(b)に示すように、無機
反射防止膜6及び炭素含有シリコン酸化膜3に配線溝7
を形成する。
【0010】次に、図8(c)に示すように、スパッタ
リング法により配線溝7の側部及び底部並びに無機反射
防止膜6の上にタンタルナイトライド膜よりなるバリア
層4aを堆積した後、電解メッキ法によりバリア層4a
の上に銅膜4bを堆積する。
リング法により配線溝7の側部及び底部並びに無機反射
防止膜6の上にタンタルナイトライド膜よりなるバリア
層4aを堆積した後、電解メッキ法によりバリア層4a
の上に銅膜4bを堆積する。
【0011】次に、CMP法により、銅膜4b及びバリ
ア層4aにおける炭素含有シリコン酸化膜3の上に存在
する部分並びに無機反射防止膜6を除去して、図9
(a)に示すように、バリア層4a及び銅膜4bよりな
る金属配線4を形成する。
ア層4aにおける炭素含有シリコン酸化膜3の上に存在
する部分並びに無機反射防止膜6を除去して、図9
(a)に示すように、バリア層4a及び銅膜4bよりな
る金属配線4を形成する。
【0012】次に、図9(b)に示すように、プラズマ
CVD法により、金属配線4及び炭素含有シリコン酸化
膜3の上に50nmの厚さを有するシリコン窒化膜より
なる第2の絶縁膜5を堆積する。
CVD法により、金属配線4及び炭素含有シリコン酸化
膜3の上に50nmの厚さを有するシリコン窒化膜より
なる第2の絶縁膜5を堆積する。
【0013】図10は、図7のY−Y’線における膜中
の炭素濃度の分布を示しており、炭素含有シリコン酸化
膜3の炭素濃度はYaからYbに至るまで20atm%
である。
の炭素濃度の分布を示しており、炭素含有シリコン酸化
膜3の炭素濃度はYaからYbに至るまで20atm%
である。
【0014】
【発明が解決しようとする課題】ところで、炭素含有シ
リコン酸化膜3と拡散防止膜5との密着性が良くないた
め、後工程において拡散防止膜5が炭素含有シリコン酸
化膜3から剥がれるという問題がある。
リコン酸化膜3と拡散防止膜5との密着性が良くないた
め、後工程において拡散防止膜5が炭素含有シリコン酸
化膜3から剥がれるという問題がある。
【0015】また、炭素含有シリコン酸化膜3と無機反
射防止膜6との密着性が良くないため、CMP工程にお
いて、無機反射防止膜6が炭素含有シリコン酸化膜3か
ら剥がれ落ちてしまうという問題がある。CMP工程に
おいて無機反射防止膜6が剥がれ落ちると、銅膜4b及
び炭素含有シリコン酸化膜3よりも硬い性質を有する、
無機反射防止膜6を構成するシリコン酸窒化膜の破片又
はバリア層4aを構成するタンタルナイトライド膜の破
片が銅膜4b又は炭素含有シリコン酸化膜3の表面にス
クラッチを発生させてしまう。銅膜4bの表面にスクラ
ッチが発生すると欠陥密度の低い金属配線4を形成する
ことができず、また、炭素含有シリコン酸化膜3の表面
にスクラッチが発生すると該スクラッチに埋め込まれる
銅の粉粒を介して隣り合う金属配線4同士が短絡してし
まう。
射防止膜6との密着性が良くないため、CMP工程にお
いて、無機反射防止膜6が炭素含有シリコン酸化膜3か
ら剥がれ落ちてしまうという問題がある。CMP工程に
おいて無機反射防止膜6が剥がれ落ちると、銅膜4b及
び炭素含有シリコン酸化膜3よりも硬い性質を有する、
無機反射防止膜6を構成するシリコン酸窒化膜の破片又
はバリア層4aを構成するタンタルナイトライド膜の破
片が銅膜4b又は炭素含有シリコン酸化膜3の表面にス
クラッチを発生させてしまう。銅膜4bの表面にスクラ
ッチが発生すると欠陥密度の低い金属配線4を形成する
ことができず、また、炭素含有シリコン酸化膜3の表面
にスクラッチが発生すると該スクラッチに埋め込まれる
銅の粉粒を介して隣り合う金属配線4同士が短絡してし
まう。
【0016】前記に鑑み、本発明は、炭素含有シリコン
酸化膜と、該炭素含有シリコン酸化膜の上に形成される
絶縁膜、例えばシリコン酸窒化膜よりなる無機反射防止
膜又はシリコン窒化膜よりなる拡散防止膜との密着性を
向上させることを目的とする。
酸化膜と、該炭素含有シリコン酸化膜の上に形成される
絶縁膜、例えばシリコン酸窒化膜よりなる無機反射防止
膜又はシリコン窒化膜よりなる拡散防止膜との密着性を
向上させることを目的とする。
【0017】
【課題を解決するための手段】前記の目的を達成するた
め、本件発明者は、炭素含有シリコン酸膜と、シリコン
酸窒化膜又はシリコン窒化膜との密着性が良くない理由
について検討を加えた結果、密着性が良くないのは炭素
含有シリコン酸化膜に含まれる炭素に原因があると判断
した。
め、本件発明者は、炭素含有シリコン酸膜と、シリコン
酸窒化膜又はシリコン窒化膜との密着性が良くない理由
について検討を加えた結果、密着性が良くないのは炭素
含有シリコン酸化膜に含まれる炭素に原因があると判断
した。
【0018】そこで、種々の炭素濃度を有する炭素含有
シリコン酸化膜の上にシリコン酸窒化膜を堆積し、炭素
含有シリコン酸化膜中の炭素濃度と、シリコン酸窒化膜
と炭素含有シリコン酸化膜との密着強度及びCMP工程
でのシリコン酸化膜の膜剥がれの有無との関係について
実験を行なった結果、図11に示すようなデータを得
た。
シリコン酸化膜の上にシリコン酸窒化膜を堆積し、炭素
含有シリコン酸化膜中の炭素濃度と、シリコン酸窒化膜
と炭素含有シリコン酸化膜との密着強度及びCMP工程
でのシリコン酸化膜の膜剥がれの有無との関係について
実験を行なった結果、図11に示すようなデータを得
た。
【0019】図11において、○印は膜剥がれが起きな
かったケースを示し、△印は膜剥がれが起きたケースを
示している。
かったケースを示し、△印は膜剥がれが起きたケースを
示している。
【0020】図11から、炭素含有シリコン酸化膜中の
炭素濃度が1atm%以下であれば、シリコン酸窒化膜
は炭素含有シリコン酸化膜から剥がれないことが分か
る。尚、シリコン窒化膜はシリコン酸窒化膜と膜質が似
ているため、シリコン酸窒化膜に代えて、シリコン窒化
膜が用いられる場合でも、炭素含有シリコン酸化膜中の
炭素濃度が1atm%以下であれば、膜剥がれは起こら
ないと考えられる。
炭素濃度が1atm%以下であれば、シリコン酸窒化膜
は炭素含有シリコン酸化膜から剥がれないことが分か
る。尚、シリコン窒化膜はシリコン酸窒化膜と膜質が似
ているため、シリコン酸窒化膜に代えて、シリコン窒化
膜が用いられる場合でも、炭素含有シリコン酸化膜中の
炭素濃度が1atm%以下であれば、膜剥がれは起こら
ないと考えられる。
【0021】ところで、炭素含有シリコン酸化膜の炭素
濃度を1atm%以下にすると、膜剥がれは起こらない
が、比誘電率が炭素を含有しないシリコン酸化膜と同程
度に高くなってしまう。
濃度を1atm%以下にすると、膜剥がれは起こらない
が、比誘電率が炭素を含有しないシリコン酸化膜と同程
度に高くなってしまう。
【0022】そこで、膜剥がれの有無と直接に関係する
炭素含有シリコン酸化膜の表面層の炭素濃度のみを1a
tm%以下に設定すれば、低い比誘電率を保持したまま
密着性を向上させることができる。本発明は前述の知見
に基づいてなされたものである。
炭素含有シリコン酸化膜の表面層の炭素濃度のみを1a
tm%以下に設定すれば、低い比誘電率を保持したまま
密着性を向上させることができる。本発明は前述の知見
に基づいてなされたものである。
【0023】具体的には、本発明に係る半導体装置は、
基板上に形成された炭素含有シリコン酸化膜と、炭素含
有シリコン酸化膜に埋め込まれた金属配線と、炭素含有
シリコン酸化膜及び金属配線の上に形成された絶縁膜と
を備え、炭素含有シリコン酸化膜は、炭素濃度が1at
m%以下である表面層を有している。
基板上に形成された炭素含有シリコン酸化膜と、炭素含
有シリコン酸化膜に埋め込まれた金属配線と、炭素含有
シリコン酸化膜及び金属配線の上に形成された絶縁膜と
を備え、炭素含有シリコン酸化膜は、炭素濃度が1at
m%以下である表面層を有している。
【0024】本発明に係る半導体装置によると、絶縁膜
は、炭素含有シリコン酸化膜の表面部に形成され炭素濃
度が1atm%以下である表面層と接しているため、絶
縁膜と炭素含有シリコン酸化膜との密着性が向上してい
る。
は、炭素含有シリコン酸化膜の表面部に形成され炭素濃
度が1atm%以下である表面層と接しているため、絶
縁膜と炭素含有シリコン酸化膜との密着性が向上してい
る。
【0025】また、炭素含有シリコン酸化膜における表
面層を除く領域つまり大部分の領域の炭素濃度は従来と
同様に設定できるので、炭素含有シリコン酸化膜の比誘
電率を低く抑えて、金属配線同士の間の寄生容量を低減
することができる。
面層を除く領域つまり大部分の領域の炭素濃度は従来と
同様に設定できるので、炭素含有シリコン酸化膜の比誘
電率を低く抑えて、金属配線同士の間の寄生容量を低減
することができる。
【0026】本発明に係る半導体装置の製造方法は、基
板上に、炭素濃度が1atm%以下である表面層を有す
る炭素含有シリコン酸化膜を形成する第1の工程と、炭
素含有シリコン酸化膜に配線溝を形成する第2の工程
と、炭素含有シリコン酸化膜の上に金属膜を配線溝が充
填されるように堆積する第3の工程と、金属膜における
炭素含有シリコン酸化膜の上に存在する部分をCMP法
により除去して、炭素含有シリコン酸化膜に埋め込まれ
た金属配線を形成する第4の工程と、炭素含有シリコン
酸化膜及び金属配線の上に絶縁膜を形成する第5の工程
とを備えている。
板上に、炭素濃度が1atm%以下である表面層を有す
る炭素含有シリコン酸化膜を形成する第1の工程と、炭
素含有シリコン酸化膜に配線溝を形成する第2の工程
と、炭素含有シリコン酸化膜の上に金属膜を配線溝が充
填されるように堆積する第3の工程と、金属膜における
炭素含有シリコン酸化膜の上に存在する部分をCMP法
により除去して、炭素含有シリコン酸化膜に埋め込まれ
た金属配線を形成する第4の工程と、炭素含有シリコン
酸化膜及び金属配線の上に絶縁膜を形成する第5の工程
とを備えている。
【0027】本発明に係る半導体装置の製造方法による
と、炭素濃度が1atm%以下である表面層を有する炭
素含有シリコン酸化膜を形成するため、該炭素含有シリ
コン酸化膜の密着性は向上している。このため、CMP
法により金属膜における炭素含有シリコン酸化膜の上に
存在する部分を除去する工程において、炭素含有シリコ
ン酸化膜の上に堆積されている膜は剥がれ難いので、C
MP工程において炭素含有シリコン酸化膜の表面にスク
ラッチが発生し難い。
と、炭素濃度が1atm%以下である表面層を有する炭
素含有シリコン酸化膜を形成するため、該炭素含有シリ
コン酸化膜の密着性は向上している。このため、CMP
法により金属膜における炭素含有シリコン酸化膜の上に
存在する部分を除去する工程において、炭素含有シリコ
ン酸化膜の上に堆積されている膜は剥がれ難いので、C
MP工程において炭素含有シリコン酸化膜の表面にスク
ラッチが発生し難い。
【0028】また、絶縁膜は炭素濃度が1atm%以下
である表面層の上に形成されるため、絶縁膜と炭素含有
シリコン酸化膜との密着性が向上するので、後工程にお
いて絶縁層が炭素含有シリコン酸化膜から剥がれる事態
を防止することができる。
である表面層の上に形成されるため、絶縁膜と炭素含有
シリコン酸化膜との密着性が向上するので、後工程にお
いて絶縁層が炭素含有シリコン酸化膜から剥がれる事態
を防止することができる。
【0029】本発明に係る半導体装置の製造方法は、第
1の工程と第2の工程との間に、炭素含有シリコン酸化
膜の上に無機材料よりなる反射防止膜を形成する工程を
さらに備え、第2の工程は、反射防止膜及び炭素含有シ
リコン酸化膜に配線溝を形成する工程を含み、第3の工
程は、反射防止膜の上に金属膜を堆積する工程を含み、
第4の工程は、金属膜における炭素含有シリコン酸化膜
の上に存在する部分及び反射防止膜をCMP法により除
去する工程を含むことが好ましい。
1の工程と第2の工程との間に、炭素含有シリコン酸化
膜の上に無機材料よりなる反射防止膜を形成する工程を
さらに備え、第2の工程は、反射防止膜及び炭素含有シ
リコン酸化膜に配線溝を形成する工程を含み、第3の工
程は、反射防止膜の上に金属膜を堆積する工程を含み、
第4の工程は、金属膜における炭素含有シリコン酸化膜
の上に存在する部分及び反射防止膜をCMP法により除
去する工程を含むことが好ましい。
【0030】このようにすると、炭素含有シリコン酸化
膜と反射防止膜との密着性が優れているため、CMP法
により、金属膜における炭素含有シリコン酸化膜の上に
存在する部分及び反射防止膜を除去する際に、反射防止
膜の破片が金属配線又は炭素含有シリコン酸化膜の表面
にスクラッチを発生させないので、欠陥密度の低い金属
配線を得ることができると共に、隣り合う金属配線同士
が短絡する事態を防止することができる。
膜と反射防止膜との密着性が優れているため、CMP法
により、金属膜における炭素含有シリコン酸化膜の上に
存在する部分及び反射防止膜を除去する際に、反射防止
膜の破片が金属配線又は炭素含有シリコン酸化膜の表面
にスクラッチを発生させないので、欠陥密度の低い金属
配線を得ることができると共に、隣り合う金属配線同士
が短絡する事態を防止することができる。
【0031】本発明に係る半導体装置の製造方法は、第
2の工程と第3の工程との間に、配線溝の底部及び側部
にバリア層を形成する工程をさらに備え、第3の工程
は、バリア層の上に金属膜を堆積する工程を含み、第4
の工程は、金属膜及びバリア層における炭素含有シリコ
ン酸化膜の上に存在する部分をCMP法により除去する
工程を含むことが好ましい。
2の工程と第3の工程との間に、配線溝の底部及び側部
にバリア層を形成する工程をさらに備え、第3の工程
は、バリア層の上に金属膜を堆積する工程を含み、第4
の工程は、金属膜及びバリア層における炭素含有シリコ
ン酸化膜の上に存在する部分をCMP法により除去する
工程を含むことが好ましい。
【0032】このようにすると、CMP法により、金属
膜及びバリア層における炭素含有シリコン酸化膜の上に
存在する部分を除去する際に、バリア層の破片が金属配
線又は炭素含有シリコン酸化膜の表面にスクラッチを発
生させないので、欠陥密度の低い金属配線を得ることが
できると共に、隣り合う金属配線同士が短絡する事態を
防止することができる。
膜及びバリア層における炭素含有シリコン酸化膜の上に
存在する部分を除去する際に、バリア層の破片が金属配
線又は炭素含有シリコン酸化膜の表面にスクラッチを発
生させないので、欠陥密度の低い金属配線を得ることが
できると共に、隣り合う金属配線同士が短絡する事態を
防止することができる。
【0033】本発明に係る半導体装置の製造方法におい
て、第1の工程は、炭素を含む原料ガスを用いるCVD
法により炭素含有シリコン酸化膜における表面層を除く
領域を堆積する工程と、原料ガスに含まれる炭素の量を
徐々に低減しながら行なうCVD法により表面層を堆積
する工程とを含むことが好ましい。
て、第1の工程は、炭素を含む原料ガスを用いるCVD
法により炭素含有シリコン酸化膜における表面層を除く
領域を堆積する工程と、原料ガスに含まれる炭素の量を
徐々に低減しながら行なうCVD法により表面層を堆積
する工程とを含むことが好ましい。
【0034】このようにすると、炭素含有シリコン酸化
膜の表面部に、炭素濃度が1atm%以下である表面層
を確実に形成することができる。
膜の表面部に、炭素濃度が1atm%以下である表面層
を確実に形成することができる。
【0035】本発明に係る半導体装置の製造方法におい
て、第1の工程は、炭素含有シリコン酸化膜を堆積した
後、炭素含有シリコン酸化膜に対して脱炭素処理を行な
うことにより表面層を形成する工程を含むことが好まし
い。
て、第1の工程は、炭素含有シリコン酸化膜を堆積した
後、炭素含有シリコン酸化膜に対して脱炭素処理を行な
うことにより表面層を形成する工程を含むことが好まし
い。
【0036】このようにすると、炭素含有シリコン酸化
膜の表面部に、炭素濃度が1atm%以下である表面層
を確実に形成することができる。
膜の表面部に、炭素濃度が1atm%以下である表面層
を確実に形成することができる。
【0037】この場合、脱炭素処理は、炭素含有シリコ
ン酸化膜に、酸素を含むガス又は窒素を含むガスよりな
るプラズマを照射する工程を含むことが好ましい。
ン酸化膜に、酸素を含むガス又は窒素を含むガスよりな
るプラズマを照射する工程を含むことが好ましい。
【0038】このようにすると、炭素含有シリコン酸化
膜の表面部から炭素成分を除去して、炭素濃度が1at
m%以下である表面層を確実に形成することができる。
膜の表面部から炭素成分を除去して、炭素濃度が1at
m%以下である表面層を確実に形成することができる。
【0039】
【発明の実施の形態】(第1の実施形態)本発明の第1
の実施形態に係る半導体装置について、図1を参照しな
がら説明する。
の実施形態に係る半導体装置について、図1を参照しな
がら説明する。
【0040】図1に示すように、シリコン基板よりなる
半導体基板10の上にシリコン酸化膜よりなる第1の絶
縁膜11が形成され、該第1の絶縁膜11の上に炭素含
有シリコン酸化膜12が形成されている。炭素含有シリ
コン酸化膜12は、例えば20atm%の炭素濃度を有
していると共に、炭素濃度が1atm%以下であって最
表面からの深さが50nmである表面層12aを有して
いる。
半導体基板10の上にシリコン酸化膜よりなる第1の絶
縁膜11が形成され、該第1の絶縁膜11の上に炭素含
有シリコン酸化膜12が形成されている。炭素含有シリ
コン酸化膜12は、例えば20atm%の炭素濃度を有
していると共に、炭素濃度が1atm%以下であって最
表面からの深さが50nmである表面層12aを有して
いる。
【0041】炭素含有シリコン酸化膜12には、タンタ
ルナイトライド膜よりなるバリア層13aと銅膜13b
とからなる金属配線13が埋め込まれており、金属配線
13及び炭素含有シリコン酸化膜12の上にはシリコン
窒化膜よりなる第2の絶縁膜14が形成されている。
ルナイトライド膜よりなるバリア層13aと銅膜13b
とからなる金属配線13が埋め込まれており、金属配線
13及び炭素含有シリコン酸化膜12の上にはシリコン
窒化膜よりなる第2の絶縁膜14が形成されている。
【0042】尚、バリア層13aは、銅膜13bの炭素
含有シリコン酸化膜12への拡散を防止すると共に銅膜
13bと炭素含有シリコン酸化膜12との密着性を向上
させるために設けられており、また、シリコン窒化膜よ
りなる第2の絶縁膜14は、銅膜13bの上層の絶縁膜
への拡散を防止するために設けられている。
含有シリコン酸化膜12への拡散を防止すると共に銅膜
13bと炭素含有シリコン酸化膜12との密着性を向上
させるために設けられており、また、シリコン窒化膜よ
りなる第2の絶縁膜14は、銅膜13bの上層の絶縁膜
への拡散を防止するために設けられている。
【0043】図2は、図1のX−X’線における膜中の
炭素濃度の分布を示しており、炭素含有シリコン酸化膜
12における表面層12aを除く領域の炭素濃度は20
atm%であると共に、表面層12aの炭素濃度は、基
板側が約1atm%であって表面に向かって徐々に低下
し、最表面では約0atm%である。
炭素濃度の分布を示しており、炭素含有シリコン酸化膜
12における表面層12aを除く領域の炭素濃度は20
atm%であると共に、表面層12aの炭素濃度は、基
板側が約1atm%であって表面に向かって徐々に低下
し、最表面では約0atm%である。
【0044】第1の実施形態によると、炭素含有シリコ
ン酸化膜12は炭素濃度が1atm%以下である表面層
12aを有しており、第2の絶縁膜14は表面層12a
と接しているため、第2の絶縁膜14と炭素含有シリコ
ン酸化膜12との密着性が向上している。
ン酸化膜12は炭素濃度が1atm%以下である表面層
12aを有しており、第2の絶縁膜14は表面層12a
と接しているため、第2の絶縁膜14と炭素含有シリコ
ン酸化膜12との密着性が向上している。
【0045】また、炭素含有シリコン酸化膜12におけ
る表面層12aを除く領域つまり大部分の領域の炭素濃
度は20atm%であるから、炭素含有シリコン酸化膜
12の比誘電率は2.8程度であって、金属配線13同
士の間の寄生容量の低減は確保されている。
る表面層12aを除く領域つまり大部分の領域の炭素濃
度は20atm%であるから、炭素含有シリコン酸化膜
12の比誘電率は2.8程度であって、金属配線13同
士の間の寄生容量の低減は確保されている。
【0046】尚、炭素含有シリコン酸化膜12における
表面層12aを除く領域の炭素濃度としては、20at
m%でなくてもよいが、比誘電率を低くするためには、
10atm%程度以上であることが好ましく、また炭素
含有シリコン酸化膜12が多孔質膜である場合には、7
〜8atm%程度であってもよい。
表面層12aを除く領域の炭素濃度としては、20at
m%でなくてもよいが、比誘電率を低くするためには、
10atm%程度以上であることが好ましく、また炭素
含有シリコン酸化膜12が多孔質膜である場合には、7
〜8atm%程度であってもよい。
【0047】(第2の実施形態)以下、本発明の第2の
実施形態として、第1の実施形態に係る半導体装置の第
1の製造方法について、図3(a)〜(c)及び図4
(a)、(b)を参照しながら説明する。
実施形態として、第1の実施形態に係る半導体装置の第
1の製造方法について、図3(a)〜(c)及び図4
(a)、(b)を参照しながら説明する。
【0048】まず、図3(a)に示すように、プラズマ
CVD法により、シリコン基板よりなる半導体基板10
の上に300nmの厚さを有するシリコン酸化膜よりな
る第1の絶縁膜11を堆積する。
CVD法により、シリコン基板よりなる半導体基板10
の上に300nmの厚さを有するシリコン酸化膜よりな
る第1の絶縁膜11を堆積する。
【0049】次に、第1の絶縁膜11の上に、プラズマ
CVD法により、表面層12aを除く領域の炭素濃度が
20atm%であると共に表面層12aの炭素濃度が1
atm%以下である炭素含有シリコン酸化膜12を形成
する。尚、炭素含有シリコン酸化膜12の厚さは300
nmであって、表面層12aの厚さつまり最表面からの
深さは50nmである。
CVD法により、表面層12aを除く領域の炭素濃度が
20atm%であると共に表面層12aの炭素濃度が1
atm%以下である炭素含有シリコン酸化膜12を形成
する。尚、炭素含有シリコン酸化膜12の厚さは300
nmであって、表面層12aの厚さつまり最表面からの
深さは50nmである。
【0050】ここで、表面層12aを有する炭素含有シ
リコン酸化膜12の形成方法について説明する。
リコン酸化膜12の形成方法について説明する。
【0051】基板温度が400℃に設定されていると共
に圧力が400Pa程度に設定されているチャンバー内
に、例えばトリメチルシラン(流量:250ml/mi
n(標準状態))と亜酸化窒素(流量:2000ml/
min(標準状態))との混合ガスよりなる原料ガスを
導入すると共に、13.56MHzの高周波電力により
原料ガスを励起して、原料ガスよりなるプラズマを生成
することにより、炭素濃度が20atm%である炭素含
有シリコン酸化膜12の表面層12aを除く領域を堆積
する。
に圧力が400Pa程度に設定されているチャンバー内
に、例えばトリメチルシラン(流量:250ml/mi
n(標準状態))と亜酸化窒素(流量:2000ml/
min(標準状態))との混合ガスよりなる原料ガスを
導入すると共に、13.56MHzの高周波電力により
原料ガスを励起して、原料ガスよりなるプラズマを生成
することにより、炭素濃度が20atm%である炭素含
有シリコン酸化膜12の表面層12aを除く領域を堆積
する。
【0052】そして、炭素含有シリコン膜12の厚さが
250nmになったと推定される成膜時間が経過する
と、原料ガスに含まれるトリメチルシランの流量を、2
50ml/min(標準状態)から0ml/min(標
準状態)に徐々に低減する。このようにすると、原料ガ
スに含まれる炭素の量が徐々に低減するので、炭素濃度
が、基板側で約1atm%であって表面に向かって徐々
に低下し最表面では約0atm%である表面層12aを
堆積することができる。
250nmになったと推定される成膜時間が経過する
と、原料ガスに含まれるトリメチルシランの流量を、2
50ml/min(標準状態)から0ml/min(標
準状態)に徐々に低減する。このようにすると、原料ガ
スに含まれる炭素の量が徐々に低減するので、炭素濃度
が、基板側で約1atm%であって表面に向かって徐々
に低下し最表面では約0atm%である表面層12aを
堆積することができる。
【0053】尚、炭素含有シリコン酸化膜12の炭素濃
度は20atm%に限定されず、トリメチルシランと亜
酸化窒素との流量比を調整することにより、炭素含有シ
リコン酸化膜12における炭素濃度を制御することがで
きる。また、原料ガスに含まれるトリメチルシランの流
量を、250ml/min(標準状態)から0ml/m
in(標準状態)に徐々に低減しながら表面層12aを
堆積する時間を調整することにより、表面層12aの厚
さを制御することができる。
度は20atm%に限定されず、トリメチルシランと亜
酸化窒素との流量比を調整することにより、炭素含有シ
リコン酸化膜12における炭素濃度を制御することがで
きる。また、原料ガスに含まれるトリメチルシランの流
量を、250ml/min(標準状態)から0ml/m
in(標準状態)に徐々に低減しながら表面層12aを
堆積する時間を調整することにより、表面層12aの厚
さを制御することができる。
【0054】次に、プラズマCVD法により、表面層1
2aを有する炭素含有シリコン酸化膜12の上に50n
mの厚さを有するシリコン酸窒化膜よりなる無機反射防
止膜15を堆積する。
2aを有する炭素含有シリコン酸化膜12の上に50n
mの厚さを有するシリコン酸窒化膜よりなる無機反射防
止膜15を堆積する。
【0055】次に、レジストパターンをマスクにして無
機反射防止膜15及び炭素含有シリコン酸化膜12に対
してエッチングを行なって、図3(b)に示すように、
無機反射防止膜15及び炭素含有シリコン酸化膜12に
配線溝16を形成する。
機反射防止膜15及び炭素含有シリコン酸化膜12に対
してエッチングを行なって、図3(b)に示すように、
無機反射防止膜15及び炭素含有シリコン酸化膜12に
配線溝16を形成する。
【0056】次に、図3(c)に示すように、スパッタ
リング法により配線溝16の側部及び底部並びに無機反
射防止膜15の上にタンタルナイトライド膜よりなるバ
リア層13aを堆積した後、電解メッキ法によりバリア
層13aの上に銅膜13bを堆積する。
リング法により配線溝16の側部及び底部並びに無機反
射防止膜15の上にタンタルナイトライド膜よりなるバ
リア層13aを堆積した後、電解メッキ法によりバリア
層13aの上に銅膜13bを堆積する。
【0057】次に、CMP法により、銅膜13b及びバ
リア層13aにおける炭素含有シリコン酸化膜12の上
に存在する部分並びに無機反射防止膜15を除去して、
図4(a)に示すように、バリア層13a及び銅膜13
bよりなる金属配線13を形成する。
リア層13aにおける炭素含有シリコン酸化膜12の上
に存在する部分並びに無機反射防止膜15を除去して、
図4(a)に示すように、バリア層13a及び銅膜13
bよりなる金属配線13を形成する。
【0058】次に、図4(b)に示すように、プラズマ
CVD法により、金属配線13及び炭素含有シリコン酸
化膜15の上に50nmの厚さを有するシリコン窒化膜
よりなる第2の絶縁膜14を堆積する。
CVD法により、金属配線13及び炭素含有シリコン酸
化膜15の上に50nmの厚さを有するシリコン窒化膜
よりなる第2の絶縁膜14を堆積する。
【0059】第2の実施形態によると、炭素濃度が1a
tm%以下である表面層12aを有する炭素含有シリコ
ン酸化膜12の上に無機反射防止膜15を堆積するた
め、炭素含有シリコン酸化膜12と無機反射防止膜15
との密着性が向上する。このため、銅膜13b及びバリ
ア層13aにおける炭素含有シリコン酸化膜12の上に
存在する部分並びに無機反射防止膜15をCMP法によ
り除去する工程において無機反射防止膜15が炭素含有
シリコン酸化膜12から剥がれないので、無機反射防止
膜15を構成するシリコン酸窒化膜の破片又はバリア層
13aを構成するタンタルナイトライド膜の破片が銅膜
13b又は炭素含有シリコン酸化膜12の表面にスクラ
ッチを発生させる事態を回避することができる。このた
め、金属配線13の欠陥密度を低くすることができると
共に、隣り合う金属配線13同士が短絡する事態を防止
することができる。
tm%以下である表面層12aを有する炭素含有シリコ
ン酸化膜12の上に無機反射防止膜15を堆積するた
め、炭素含有シリコン酸化膜12と無機反射防止膜15
との密着性が向上する。このため、銅膜13b及びバリ
ア層13aにおける炭素含有シリコン酸化膜12の上に
存在する部分並びに無機反射防止膜15をCMP法によ
り除去する工程において無機反射防止膜15が炭素含有
シリコン酸化膜12から剥がれないので、無機反射防止
膜15を構成するシリコン酸窒化膜の破片又はバリア層
13aを構成するタンタルナイトライド膜の破片が銅膜
13b又は炭素含有シリコン酸化膜12の表面にスクラ
ッチを発生させる事態を回避することができる。このた
め、金属配線13の欠陥密度を低くすることができると
共に、隣り合う金属配線13同士が短絡する事態を防止
することができる。
【0060】(第3の実施形態)以下、本発明の第3の
実施形態として、第1の実施形態に係る半導体装置の第
2の製造方法について、図5(a)〜(d)及び図6
(a)〜(c)を参照しながら説明する。
実施形態として、第1の実施形態に係る半導体装置の第
2の製造方法について、図5(a)〜(d)及び図6
(a)〜(c)を参照しながら説明する。
【0061】まず、図5(a)に示すように、プラズマ
CVD法により、シリコン基板よりなる半導体基板10
の上に300nmの厚さを有するシリコン酸化膜よりな
る第1の絶縁膜11を堆積する。
CVD法により、シリコン基板よりなる半導体基板10
の上に300nmの厚さを有するシリコン酸化膜よりな
る第1の絶縁膜11を堆積する。
【0062】次に、図5(b)に示すように、プラズマ
CVD法により、第1の絶縁膜11の上に、300nm
の厚さを有し炭素濃度が20atm%である炭素含有シ
リコン酸化膜12を堆積する。
CVD法により、第1の絶縁膜11の上に、300nm
の厚さを有し炭素濃度が20atm%である炭素含有シ
リコン酸化膜12を堆積する。
【0063】次に、基板温度が400℃に設定されてい
ると共に圧力が400Pa程度に設定されているチャン
バー内に半導体基板10を載置した状態で、チャンバー
内に、例えばアンモニアガス(流量:800ml/mi
n(標準状態))を導入すると共に、13.56MHz
の高周波電力によりアンモニアガスを励起して、炭素含
有シリコン酸化膜12をアンモニアガスよりなるプラズ
マに60秒間照射することにより、炭素含有シリコン酸
化膜12に対して脱炭素処理を行なう。
ると共に圧力が400Pa程度に設定されているチャン
バー内に半導体基板10を載置した状態で、チャンバー
内に、例えばアンモニアガス(流量:800ml/mi
n(標準状態))を導入すると共に、13.56MHz
の高周波電力によりアンモニアガスを励起して、炭素含
有シリコン酸化膜12をアンモニアガスよりなるプラズ
マに60秒間照射することにより、炭素含有シリコン酸
化膜12に対して脱炭素処理を行なう。
【0064】このようにすると、炭素含有シリコン酸化
膜12の表面部から炭素が脱離するので、図5(c)に
示すように、炭素含有シリコン酸化膜12の表面部に、
炭素濃度が、基板側で約1atm%であって表面に向か
って徐々に低下し最表面では約0atm%であって、厚
さつまり最表面からの深さが約50nmである表面層1
2aが形成される。この場合、炭素含有シリコン酸化膜
12の組成物例えばSiOCH3 と脱炭素処理に用いら
れるNH3 とが反応すると、SiO2 、CN及びH2O
等が生成される結果、SiOCH3 からCが脱離して表
面層12aが形成されると考えられる。また、表面層1
2aの最表面では多量のCNが生成される結果、多量の
Cが脱離する一方、表面層12aの基板側では少量のC
Nが生成される結果、少量のCが脱離する。
膜12の表面部から炭素が脱離するので、図5(c)に
示すように、炭素含有シリコン酸化膜12の表面部に、
炭素濃度が、基板側で約1atm%であって表面に向か
って徐々に低下し最表面では約0atm%であって、厚
さつまり最表面からの深さが約50nmである表面層1
2aが形成される。この場合、炭素含有シリコン酸化膜
12の組成物例えばSiOCH3 と脱炭素処理に用いら
れるNH3 とが反応すると、SiO2 、CN及びH2O
等が生成される結果、SiOCH3 からCが脱離して表
面層12aが形成されると考えられる。また、表面層1
2aの最表面では多量のCNが生成される結果、多量の
Cが脱離する一方、表面層12aの基板側では少量のC
Nが生成される結果、少量のCが脱離する。
【0065】尚、炭素含有シリコン酸化膜12をアンモ
ニアガスよりなるプラズマに照射する時間、チャンバー
内に導入するアンモニアガスの流量又はアンモニアガス
を励起する高周波電力のパワー等の処理条件を変化させ
ることにより、表面層12aの厚さを制御することがで
きる。
ニアガスよりなるプラズマに照射する時間、チャンバー
内に導入するアンモニアガスの流量又はアンモニアガス
を励起する高周波電力のパワー等の処理条件を変化させ
ることにより、表面層12aの厚さを制御することがで
きる。
【0066】次に、図5(c)に示すように、プラズマ
CVD法により、表面層12aを有する炭素含有シリコ
ン酸化膜12の上に50nmの厚さを有するシリコン酸
窒化膜よりなる無機反射防止膜15を堆積する。
CVD法により、表面層12aを有する炭素含有シリコ
ン酸化膜12の上に50nmの厚さを有するシリコン酸
窒化膜よりなる無機反射防止膜15を堆積する。
【0067】次に、レジストパターンをマスクにして無
機反射防止膜15及び炭素含有シリコン酸化膜12に対
してエッチングを行なって、図5(d)に示すように、
無機反射防止膜15及び炭素含有シリコン酸化膜12に
配線溝16を形成する。
機反射防止膜15及び炭素含有シリコン酸化膜12に対
してエッチングを行なって、図5(d)に示すように、
無機反射防止膜15及び炭素含有シリコン酸化膜12に
配線溝16を形成する。
【0068】次に、図6(a)に示すように、スパッタ
リング法により配線溝16の側部及び底部並びに無機反
射防止膜15の上にタンタルナイトライド膜よりなるバ
リア層13aを堆積した後、電解メッキ法によりバリア
層13aの上に銅膜13bを堆積する。
リング法により配線溝16の側部及び底部並びに無機反
射防止膜15の上にタンタルナイトライド膜よりなるバ
リア層13aを堆積した後、電解メッキ法によりバリア
層13aの上に銅膜13bを堆積する。
【0069】次に、CMP法により、銅膜13b及びバ
リア層13aにおける炭素含有シリコン酸化膜12の上
に存在する部分並びに無機反射防止膜15を除去して、
図6(b)に示すように、バリア層13a及び銅膜13
bよりなる金属配線13を形成する。
リア層13aにおける炭素含有シリコン酸化膜12の上
に存在する部分並びに無機反射防止膜15を除去して、
図6(b)に示すように、バリア層13a及び銅膜13
bよりなる金属配線13を形成する。
【0070】次に、図6(c)に示すように、プラズマ
CVD法により、金属配線13及び炭素含有シリコン酸
化膜15の上に50nmの厚さを有するシリコン窒化膜
よりなる第2の絶縁膜14を堆積する。
CVD法により、金属配線13及び炭素含有シリコン酸
化膜15の上に50nmの厚さを有するシリコン窒化膜
よりなる第2の絶縁膜14を堆積する。
【0071】第3の実施形態によると、炭素濃度が1a
tm%以下である表面層12aを有する炭素含有シリコ
ン酸化膜12の上に無機反射防止膜15を堆積するた
め、炭素含有シリコン酸化膜12と無機反射防止膜15
との密着性が向上する。このため、銅膜13b及びバリ
ア層13aにおける炭素含有シリコン酸化膜12の上に
存在する部分並びに無機反射防止膜15をCMP法によ
り除去する工程において無機反射防止膜15が炭素含有
シリコン酸化膜12から剥がれないので、無機反射防止
膜15を構成するシリコン酸窒化膜の破片又はバリア層
13aを構成するタンタルナイトライド膜の破片が銅膜
13b又は炭素含有シリコン酸化膜12の表面にスクラ
ッチを発生させる事態を回避することができる。このた
め、金属配線13の欠陥密度を低くすることができると
共に、隣り合う金属配線13同士が短絡する事態を防止
することができる。
tm%以下である表面層12aを有する炭素含有シリコ
ン酸化膜12の上に無機反射防止膜15を堆積するた
め、炭素含有シリコン酸化膜12と無機反射防止膜15
との密着性が向上する。このため、銅膜13b及びバリ
ア層13aにおける炭素含有シリコン酸化膜12の上に
存在する部分並びに無機反射防止膜15をCMP法によ
り除去する工程において無機反射防止膜15が炭素含有
シリコン酸化膜12から剥がれないので、無機反射防止
膜15を構成するシリコン酸窒化膜の破片又はバリア層
13aを構成するタンタルナイトライド膜の破片が銅膜
13b又は炭素含有シリコン酸化膜12の表面にスクラ
ッチを発生させる事態を回避することができる。このた
め、金属配線13の欠陥密度を低くすることができると
共に、隣り合う金属配線13同士が短絡する事態を防止
することができる。
【0072】尚、第3の実施形態においては、アンモニ
アガスよりなるプラズマを照射して炭素含有シリコン酸
化膜12に対して脱炭素処理を行なうことにより、表面
層12aを形成したが、これに代えて、酸素を含むガス
又は窒素を含むガス等よりなるプラズマを照射して脱炭
素処理を行なってもよい。もっとも、アンモニアガスよ
りなるプラズマを照射すると、表面層12aの厚さを小
さくすることができる。
アガスよりなるプラズマを照射して炭素含有シリコン酸
化膜12に対して脱炭素処理を行なうことにより、表面
層12aを形成したが、これに代えて、酸素を含むガス
又は窒素を含むガス等よりなるプラズマを照射して脱炭
素処理を行なってもよい。もっとも、アンモニアガスよ
りなるプラズマを照射すると、表面層12aの厚さを小
さくすることができる。
【0073】尚、炭素含有シリコン酸化膜12の組成物
例えばSiOCH3 と脱炭素処理に用いられるO2 とが
反応する場合には、SiO2 、CO2 及びH2O等が生
成され、またSiOCH3 と脱炭素処理に用いられるN
2 とが反応する場合には、SiO、CN、HCN及びN
H3 等が生成されるので、それぞれSiOCH3 からC
が脱離して表面層12aが形成されると考えられる。
例えばSiOCH3 と脱炭素処理に用いられるO2 とが
反応する場合には、SiO2 、CO2 及びH2O等が生
成され、またSiOCH3 と脱炭素処理に用いられるN
2 とが反応する場合には、SiO、CN、HCN及びN
H3 等が生成されるので、それぞれSiOCH3 からC
が脱離して表面層12aが形成されると考えられる。
【0074】
【発明の効果】本発明に係る半導体装置によると、絶縁
膜は、炭素含有シリコン酸化膜の表面部に形成され、炭
素濃度が1atm%以下である表面層と接しているた
め、絶縁膜と炭素含有シリコン酸化膜との密着性が向上
する。
膜は、炭素含有シリコン酸化膜の表面部に形成され、炭
素濃度が1atm%以下である表面層と接しているた
め、絶縁膜と炭素含有シリコン酸化膜との密着性が向上
する。
【0075】本発明に係る半導体装置の製造方法による
と、炭素濃度が1atm%以下である表面層を有する炭
素含有シリコン酸化膜を形成するため、CMP法により
金属膜における炭素含有シリコン酸化膜の上に存在する
部分を除去する工程において、炭素含有シリコン酸化膜
の上に堆積されている膜が剥がれ難いので、CMP工程
において炭素含有シリコン酸化膜の表面にスクラッチが
発生し難い。
と、炭素濃度が1atm%以下である表面層を有する炭
素含有シリコン酸化膜を形成するため、CMP法により
金属膜における炭素含有シリコン酸化膜の上に存在する
部分を除去する工程において、炭素含有シリコン酸化膜
の上に堆積されている膜が剥がれ難いので、CMP工程
において炭素含有シリコン酸化膜の表面にスクラッチが
発生し難い。
【0076】また、絶縁膜は炭素濃度が1atm%以下
である表面層の上に形成されるため、絶縁膜と炭素含有
シリコン酸化膜との密着性が向上するので、後工程にお
いて絶縁層が炭素含有シリコン酸化膜から剥がれる事態
を防止することができる。
である表面層の上に形成されるため、絶縁膜と炭素含有
シリコン酸化膜との密着性が向上するので、後工程にお
いて絶縁層が炭素含有シリコン酸化膜から剥がれる事態
を防止することができる。
【図1】本発明の第1の実施形態に係る半導体装置の断
面図である。
面図である。
【図2】図1のX−X’線における膜中の炭素濃度の分
布を示す図である。
布を示す図である。
【図3】(a)〜(c)は本発明の第2の実施形態に係
る半導体装置の製造方法の各工程を示す断面図である。
る半導体装置の製造方法の各工程を示す断面図である。
【図4】(a)、(b)は本発明の第2の実施形態に係
る半導体装置の製造方法の各工程を示す断面図である。
る半導体装置の製造方法の各工程を示す断面図である。
【図5】(a)〜(d)は本発明の第3の実施形態に係
る半導体装置の製造方法の各工程を示す断面図である。
る半導体装置の製造方法の各工程を示す断面図である。
【図6】(a)〜(c)は本発明の第3の実施形態に係
る半導体装置の製造方法の各工程を示す断面図である。
る半導体装置の製造方法の各工程を示す断面図である。
【図7】従来の半導体装置の断面図である。
【図8】(a)〜(c)は従来の半導体装置の製造方法
の各工程を示す断面図である。
の各工程を示す断面図である。
【図9】(a)、(b)は従来の半導体装置の製造方法
の各工程を示す断面図である。
の各工程を示す断面図である。
【図10】図7のY−Y’線における膜中の炭素濃度の
分布を示す図である。
分布を示す図である。
【図11】炭素含有シリコン酸化膜中の炭素濃度と、シ
リコン酸窒化膜と炭素含有シリコン酸化膜との密着強度
及びCMP工程でのシリコン酸化膜の膜剥がれの有無と
の関係についての実験結果を示す図である。
リコン酸窒化膜と炭素含有シリコン酸化膜との密着強度
及びCMP工程でのシリコン酸化膜の膜剥がれの有無と
の関係についての実験結果を示す図である。
10 半導体基板
11 第1の絶縁膜
12 炭素含有シリコン酸化膜
12a 表面層
13 金属配線
13a バリア層
13b 銅膜
14 第2の絶縁膜
15 反射防止膜
16 配線溝
Claims (7)
- 【請求項1】 基板上に形成された炭素含有シリコン酸
化膜と、 前記炭素含有シリコン酸化膜に埋め込まれた金属配線
と、 前記炭素含有シリコン酸化膜及び前記金属配線の上に形
成された絶縁膜とを備え、 前記炭素含有シリコン酸化膜は、炭素濃度が1atm%
以下である表面層を有していることを特徴とする半導体
装置。 - 【請求項2】 基板上に、炭素濃度が1atm%以下で
ある表面層を有する炭素含有シリコン酸化膜を形成する
第1の工程と、 前記炭素含有シリコン酸化膜に配線溝を形成する第2の
工程と、 前記炭素含有シリコン酸化膜の上に金属膜を前記配線溝
が充填されるように堆積する第3の工程と、 前記金属膜における前記炭素含有シリコン酸化膜の上に
存在する部分をCMP法により除去して、前記炭素含有
シリコン酸化膜に埋め込まれた金属配線を形成する第4
の工程と、 前記炭素含有シリコン酸化膜及び前記金属配線の上に絶
縁膜を形成する第5の工程とを備えていることを特徴と
する半導体装置の製造方法。 - 【請求項3】 前記第1の工程と前記第2の工程との間
に、前記炭素含有シリコン酸化膜の上に無機材料よりな
る反射防止膜を形成する工程をさらに備え、 前記第2の工程は、前記反射防止膜及び前記炭素含有シ
リコン酸化膜に前記配線溝を形成する工程を含み、 前記第3の工程は、前記反射防止膜の上に前記金属膜を
堆積する工程を含み、 前記第4の工程は、前記金属膜における前記炭素含有シ
リコン酸化膜の上に存在する部分及び前記反射防止膜を
CMP法により除去する工程を含むことを特徴とする請
求項2に記載の半導体装置の製造方法。 - 【請求項4】 前記第2の工程と前記第3の工程との間
に、前記配線溝の底部及び側部にバリア層を形成する工
程をさらに備え、 前記第3の工程は、前記バリア層の上に前記金属膜を堆
積する工程を含み、 前記第4の工程は、前記金属膜及び前記バリア層におけ
る前記炭素含有シリコン酸化膜の上に存在する部分をC
MP法により除去する工程を含むことを特徴とする請求
項2に記載の半導体装置の製造方法。 - 【請求項5】 前記第1の工程は、炭素を含む原料ガス
を用いるCVD法により前記炭素含有シリコン酸化膜に
おける表面層を除く領域を堆積する工程と、前記原料ガ
スに含まれる炭素の量を徐々に低減しながら行なうCV
D法により前記表面層を堆積する工程とを含むことを特
徴とする請求項2に記載の半導体装置の製造方法。 - 【請求項6】 前記第1の工程は、前記炭素含有シリコ
ン酸化膜を堆積した後、前記炭素含有シリコン酸化膜に
対して脱炭素処理を行なうことにより前記表面層を形成
する工程を含むことを特徴とする請求項2に記載の半導
体装置の製造方法。 - 【請求項7】 前記脱炭素処理は、前記炭素含有シリコ
ン酸化膜に、酸素を含むガス又は窒素を含むガスよりな
るプラズマを照射する工程を含むことを特徴とする請求
項6に記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001316346A JP2003124307A (ja) | 2001-10-15 | 2001-10-15 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001316346A JP2003124307A (ja) | 2001-10-15 | 2001-10-15 | 半導体装置及びその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2003124307A true JP2003124307A (ja) | 2003-04-25 |
Family
ID=19134372
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001316346A Pending JP2003124307A (ja) | 2001-10-15 | 2001-10-15 | 半導体装置及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2003124307A (ja) |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004335847A (ja) * | 2003-05-09 | 2004-11-25 | Mitsubishi Electric Corp | 半導体集積回路ウエハの製造方法 |
JP2005223021A (ja) * | 2004-02-03 | 2005-08-18 | Nec Electronics Corp | 半導体装置 |
JP2006351769A (ja) * | 2005-06-15 | 2006-12-28 | Renesas Technology Corp | 半導体装置およびその製造方法 |
US7354855B2 (en) | 2005-07-06 | 2008-04-08 | Renesas Technology Corp. | Semiconductor device and a method of manufacturing the same |
US7419901B2 (en) | 2005-07-06 | 2008-09-02 | Renesas Technology Corp. | Semiconductor device and a method of manufacturing the same |
US7485570B2 (en) | 2002-10-30 | 2009-02-03 | Fujitsu Limited | Silicon oxycarbide, growth method of silicon oxycarbide layer, semiconductor device and manufacture method for semiconductor device |
US7718269B2 (en) | 2005-03-14 | 2010-05-18 | Renesas Technology Corp. | Semiconductor manufacturing method for inter-layer insulating film |
US7833901B2 (en) | 2003-01-29 | 2010-11-16 | Nec Electronics Corporation | Method for manufacturing a semiconductor device having a multi-layered insulating structure of SiOCH layers and an SiO2 layer |
US8349722B2 (en) | 2002-10-30 | 2013-01-08 | Fujitsu Semiconductor Limited | Silicon oxycarbide, growth method of silicon oxycarbide layer, semiconductor device and manufacture method for semiconductor device |
-
2001
- 2001-10-15 JP JP2001316346A patent/JP2003124307A/ja active Pending
Cited By (31)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8778814B2 (en) | 2002-10-30 | 2014-07-15 | Fujitsu Semiconductor Limited | Silicon oxycarbide, growth method of silicon oxycarbide layer, semiconductor device and manufacture method for semiconductor device |
US8349722B2 (en) | 2002-10-30 | 2013-01-08 | Fujitsu Semiconductor Limited | Silicon oxycarbide, growth method of silicon oxycarbide layer, semiconductor device and manufacture method for semiconductor device |
US7485570B2 (en) | 2002-10-30 | 2009-02-03 | Fujitsu Limited | Silicon oxycarbide, growth method of silicon oxycarbide layer, semiconductor device and manufacture method for semiconductor device |
US7833901B2 (en) | 2003-01-29 | 2010-11-16 | Nec Electronics Corporation | Method for manufacturing a semiconductor device having a multi-layered insulating structure of SiOCH layers and an SiO2 layer |
JP2004335847A (ja) * | 2003-05-09 | 2004-11-25 | Mitsubishi Electric Corp | 半導体集積回路ウエハの製造方法 |
JP2005223021A (ja) * | 2004-02-03 | 2005-08-18 | Nec Electronics Corp | 半導体装置 |
US8158266B2 (en) | 2005-03-14 | 2012-04-17 | Renesas Electronics Corporation | Semiconductor manufacturing method for inter-layer insulating film |
US7718269B2 (en) | 2005-03-14 | 2010-05-18 | Renesas Technology Corp. | Semiconductor manufacturing method for inter-layer insulating film |
JP2006351769A (ja) * | 2005-06-15 | 2006-12-28 | Renesas Technology Corp | 半導体装置およびその製造方法 |
US7981790B2 (en) | 2005-06-15 | 2011-07-19 | Renesas Electronics Corporation | Semiconductor device and method of fabricating the same |
US7602040B2 (en) | 2005-07-06 | 2009-10-13 | Renesas Technology Corp. | Semiconductor device and a method of manufacturing the same |
US8704373B2 (en) | 2005-07-06 | 2014-04-22 | Renesas Electronics Corporation | Semiconductor device and a method of manufacturing the same |
US7968966B2 (en) | 2005-07-06 | 2011-06-28 | Renesas Electronics Corporation | Semiconductor device with fuse and a method of manufacturing the same |
US7629251B2 (en) | 2005-07-06 | 2009-12-08 | Renesas Technology Corp. | Semiconductor device and a method of manufacturing the same |
US7557034B2 (en) | 2005-07-06 | 2009-07-07 | Renesas Technology Corp. | Semiconductor device and a method of manufacturing the same |
US8269309B2 (en) | 2005-07-06 | 2012-09-18 | Renesas Electronics Corporation | Semiconductor device with a fuse formed by a damascene technique and a method of manufacturing the same |
US7419901B2 (en) | 2005-07-06 | 2008-09-02 | Renesas Technology Corp. | Semiconductor device and a method of manufacturing the same |
US8487412B2 (en) | 2005-07-06 | 2013-07-16 | Renesas Electronics Corporation | Semiconductor device and a method of manufacturing the same |
US8518821B2 (en) | 2005-07-06 | 2013-08-27 | Renesas Electronics Corporation | Semiconductor device and a method of manufacturing the same |
US8581415B2 (en) | 2005-07-06 | 2013-11-12 | Renesas Electronics Corporation | Semiconductor device and a method of manufacturing the same |
US8686538B2 (en) | 2005-07-06 | 2014-04-01 | Renesas Electronics Corporation | Semiconductor device with a fuse formed by a damascene technique and a method of manufacturing the same |
US7932606B2 (en) | 2005-07-06 | 2011-04-26 | Renesas Electronics Corporation | Semiconductor device and a method of manufacturing the same |
US7354855B2 (en) | 2005-07-06 | 2008-04-08 | Renesas Technology Corp. | Semiconductor device and a method of manufacturing the same |
US9391022B2 (en) | 2005-07-06 | 2016-07-12 | Renesas Electronics Corporation | Semiconductor device and a method of manufacturing the same |
US9899316B2 (en) | 2005-07-06 | 2018-02-20 | Renesas Electronics Corporation | Semiconductor device and a method of manufacturing the same |
US10141257B2 (en) | 2005-07-06 | 2018-11-27 | Renesas Electronics Corporation | Semiconductor device and a method of manufacturing the same |
US10600683B2 (en) | 2005-07-06 | 2020-03-24 | Renesas Electronics Corporation | Semiconductor device and a method of manufacturing the same |
US10796953B2 (en) | 2005-07-06 | 2020-10-06 | Renesas Electronics Corporation | Semiconductor device and a method of manufacturing the same |
US11062938B2 (en) | 2005-07-06 | 2021-07-13 | Renesas Electronics Corporation | Semiconductor device and a method of manufacturing the same |
US11600522B2 (en) | 2005-07-06 | 2023-03-07 | Renesas Electronics Corporation | Semiconductor device and a method of manufacturing the same |
US12154823B2 (en) | 2005-07-06 | 2024-11-26 | Renesas Electronics Corporation | Semiconductor device and a method of manufacturing the same |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3400770B2 (ja) | エッチング方法、半導体装置及びその製造方法 | |
JP3330554B2 (ja) | エッチング方法 | |
US5850102A (en) | Semiconductor device having a second insulating layer which includes carbon or fluorine at a density lower than a first insulating layer | |
US6962869B1 (en) | SiOCH low k surface protection layer formation by CxHy gas plasma treatment | |
US6967405B1 (en) | Film for copper diffusion barrier | |
US7432192B2 (en) | Post ECP multi-step anneal/H2 treatment to reduce film impurity | |
US7208408B2 (en) | Method for fabricating a dual damascene contact in an insulating film having density gradually varying in the thickness direction | |
US8759212B2 (en) | Semiconductor device and method of manufacturing semiconductor device | |
JP3586605B2 (ja) | シリコン窒化膜のエッチング方法及び半導体装置の製造方法 | |
CN101165876A (zh) | 半导体装置的制造方法、基板处理装置及基板处理方法 | |
US6495453B1 (en) | Method for improving the quality of a metal layer deposited from a plating bath | |
JP2003017561A (ja) | 半導体装置の製造方法および半導体装置 | |
JP3827056B2 (ja) | 層間絶縁膜の形成方法及び半導体装置 | |
JPH10125782A (ja) | 半導体装置の製造方法 | |
JP2003045959A (ja) | 半導体装置およびその製造方法 | |
JP2003124307A (ja) | 半導体装置及びその製造方法 | |
US6559048B1 (en) | Method of making a sloped sidewall via for integrated circuit structure to suppress via poisoning | |
JP2011082308A (ja) | 半導体装置の製造方法 | |
CN101330045A (zh) | 半导体装置的制造方法 | |
US7338897B2 (en) | Method of fabricating a semiconductor device having metal wiring | |
US7172965B2 (en) | Method for manufacturing semiconductor device | |
US6682972B2 (en) | Methods of forming materials comprising tungsten and nitrogen | |
US20030072695A1 (en) | Method of removing oxidized portions at an interface of a metal surface and capping layer in a semiconductor metallization layer | |
EP1063696A1 (en) | A method for improving the quality of a metal-containing layer deposited from a plating bath | |
US20040219795A1 (en) | Method to improve breakdown voltage by H2 plasma treat |