JP2001223269A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JP2001223269A JP2001223269A JP2000033720A JP2000033720A JP2001223269A JP 2001223269 A JP2001223269 A JP 2001223269A JP 2000033720 A JP2000033720 A JP 2000033720A JP 2000033720 A JP2000033720 A JP 2000033720A JP 2001223269 A JP2001223269 A JP 2001223269A
- Authority
- JP
- Japan
- Prior art keywords
- film
- interlayer insulating
- insulating film
- wiring
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 32
- 239000004065 semiconductor Substances 0.000 title claims description 43
- 239000010410 layer Substances 0.000 claims abstract description 159
- 239000011229 interlayer Substances 0.000 claims abstract description 87
- 238000005530 etching Methods 0.000 claims abstract description 42
- 238000000034 method Methods 0.000 claims abstract description 38
- 229920003209 poly(hydridosilsesquioxane) Polymers 0.000 claims description 61
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 49
- 239000007789 gas Substances 0.000 claims description 35
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 18
- 239000000377 silicon dioxide Substances 0.000 claims description 17
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 13
- 229910052710 silicon Inorganic materials 0.000 claims description 13
- 239000010703 silicon Substances 0.000 claims description 13
- 229910008284 Si—F Inorganic materials 0.000 claims description 9
- 235000012239 silicon dioxide Nutrition 0.000 claims description 8
- 230000001678 irradiating effect Effects 0.000 claims description 7
- 239000000758 substrate Substances 0.000 claims description 7
- 125000002496 methyl group Chemical group [H]C([H])([H])* 0.000 claims description 6
- DHXVGJBLRPWPCS-UHFFFAOYSA-N Tetrahydropyran Chemical group C1CCOCC1 DHXVGJBLRPWPCS-UHFFFAOYSA-N 0.000 claims description 5
- 150000002431 hydrogen Chemical class 0.000 claims description 5
- 238000005498 polishing Methods 0.000 claims description 5
- 239000000126 substance Substances 0.000 claims description 5
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 claims description 4
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 4
- 229910001882 dioxygen Inorganic materials 0.000 claims description 4
- 239000001257 hydrogen Substances 0.000 claims description 4
- 229910052739 hydrogen Inorganic materials 0.000 claims description 4
- 239000000203 mixture Substances 0.000 claims description 4
- 239000004020 conductor Substances 0.000 claims description 2
- 238000002407 reforming Methods 0.000 claims description 2
- 150000001875 compounds Chemical class 0.000 claims 2
- 230000001681 protective effect Effects 0.000 abstract description 18
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Inorganic materials [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 abstract description 15
- 229910018557 Si O Inorganic materials 0.000 abstract description 11
- 230000003071 parasitic effect Effects 0.000 abstract description 10
- 238000009413 insulation Methods 0.000 abstract 2
- -1 argon ions Chemical class 0.000 description 14
- 230000009977 dual effect Effects 0.000 description 13
- XKRFYHLGVUSROY-UHFFFAOYSA-N argon Substances [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 11
- 230000004888 barrier function Effects 0.000 description 11
- 229910052786 argon Inorganic materials 0.000 description 9
- 239000011248 coating agent Substances 0.000 description 9
- 238000000576 coating method Methods 0.000 description 9
- 239000010949 copper Substances 0.000 description 9
- 230000008569 process Effects 0.000 description 9
- 238000001312 dry etching Methods 0.000 description 8
- 230000004048 modification Effects 0.000 description 7
- 238000012986 modification Methods 0.000 description 7
- 239000001301 oxygen Substances 0.000 description 7
- 229910052760 oxygen Inorganic materials 0.000 description 7
- 239000012495 reaction gas Substances 0.000 description 7
- 229910052581 Si3N4 Inorganic materials 0.000 description 6
- 238000001020 plasma etching Methods 0.000 description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 6
- 238000005229 chemical vapour deposition Methods 0.000 description 5
- 229910000881 Cu alloy Inorganic materials 0.000 description 4
- MWUXSHHQAYIFBG-UHFFFAOYSA-N Nitric oxide Chemical compound O=[N] MWUXSHHQAYIFBG-UHFFFAOYSA-N 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 230000007704 transition Effects 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 3
- 150000002500 ions Chemical class 0.000 description 3
- 229910000838 Al alloy Inorganic materials 0.000 description 2
- GQPLMRYTRLFLPF-UHFFFAOYSA-N Nitrous Oxide Chemical compound [O-][N+]#N GQPLMRYTRLFLPF-UHFFFAOYSA-N 0.000 description 2
- 230000001133 acceleration Effects 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- WPPDFTBPZNZZRP-UHFFFAOYSA-N aluminum copper Chemical compound [Al].[Cu] WPPDFTBPZNZZRP-UHFFFAOYSA-N 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 229910020487 SiO3/2 Inorganic materials 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000005284 excitation Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 229910052754 neon Inorganic materials 0.000 description 1
- GKAOGPIIYCISHV-UHFFFAOYSA-N neon atom Chemical compound [Ne] GKAOGPIIYCISHV-UHFFFAOYSA-N 0.000 description 1
- 239000001272 nitrous oxide Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
- H01L21/76825—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by exposing the layer to particle radiation, e.g. ion implantation, irradiation with UV light or electrons etc.
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/5329—Insulating materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Plasma & Fusion (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【課題】層間絶縁膜にＳｉ−Ｏベースの低誘電率膜が効
果的に使用できようにし、簡便な方法で溝配線間の寄生
容量を低減させる。 【解決手段】第１配線層１上に保護絶縁膜を介してＳｉ
−Ｏベースの低誘電率膜から成る第１のＨＳＱ膜３が形
成され、前記第１のＨＳＱ膜３表面が改質され第１のＳ
ＲＯ層４が形成される。そして、第２のＨＳＱ膜５、そ
の表面の改質層である第２のＳＲＯ層６が形成され、上
記第２のＨＳＱ膜の所定の領域に溝配線構造の第２配線
層である溝配線１０，１０ａが形成される。更に、第１
のＨＳＱ膜３に設けられたヴィアホール７を通して、溝
配線１０は第１配線層に電気接続される。このようなダ
マシン配線構造の製造において、第１のＳＲＯ層４がエ
ッチングストッパ膜に、第２のＳＲＯ層６がＣＭＰのス
トッパ膜になる。
果的に使用できようにし、簡便な方法で溝配線間の寄生
容量を低減させる。 【解決手段】第１配線層１上に保護絶縁膜を介してＳｉ
−Ｏベースの低誘電率膜から成る第１のＨＳＱ膜３が形
成され、前記第１のＨＳＱ膜３表面が改質され第１のＳ
ＲＯ層４が形成される。そして、第２のＨＳＱ膜５、そ
の表面の改質層である第２のＳＲＯ層６が形成され、上
記第２のＨＳＱ膜の所定の領域に溝配線構造の第２配線
層である溝配線１０，１０ａが形成される。更に、第１
のＨＳＱ膜３に設けられたヴィアホール７を通して、溝
配線１０は第１配線層に電気接続される。このようなダ
マシン配線構造の製造において、第１のＳＲＯ層４がエ
ッチングストッパ膜に、第２のＳＲＯ層６がＣＭＰのス
トッパ膜になる。
Description
【０００１】
【発明の属する技術分野】本発明は半導体装置およびそ
の製造方法に関し、特に低誘電率膜を用いた配線構造と
その製造方法に関する。
の製造方法に関し、特に低誘電率膜を用いた配線構造と
その製造方法に関する。
【０００２】
【従来の技術】半導体素子の微細化に伴い、半導体装置
には微細な多層配線が必須になる。また、半導体装置の
動作の低電圧化、高速化などに伴い、層間絶縁膜の低誘
電率化が必要になる。特に、ロジック系の半導体装置で
は、微細配線による抵抗上昇や配線間の寄生容量の増加
が半導体装置の動作速度の劣化につながるため、微細で
かつ低誘電率の膜を層間絶縁膜として用いた多層配線が
必須となる。
には微細な多層配線が必須になる。また、半導体装置の
動作の低電圧化、高速化などに伴い、層間絶縁膜の低誘
電率化が必要になる。特に、ロジック系の半導体装置で
は、微細配線による抵抗上昇や配線間の寄生容量の増加
が半導体装置の動作速度の劣化につながるため、微細で
かつ低誘電率の膜を層間絶縁膜として用いた多層配線が
必須となる。
【０００３】配線幅の微細化および配線ピッチの縮小化
は、配線自身のアスペクト比を大きくするだけでなく、
配線間のスペースのアスペクト比をも大きくし、結果と
して、縦方向に細長い微細配線を形成する技術や微細な
配線間のスペースを層間絶縁膜で埋め込む技術などに負
担がかかり、半導体装置の製造プロセスを複雑にすると
同時に、プロセス数の増大をまねく。
は、配線自身のアスペクト比を大きくするだけでなく、
配線間のスペースのアスペクト比をも大きくし、結果と
して、縦方向に細長い微細配線を形成する技術や微細な
配線間のスペースを層間絶縁膜で埋め込む技術などに負
担がかかり、半導体装置の製造プロセスを複雑にすると
同時に、プロセス数の増大をまねく。
【０００４】そこで、層間絶縁膜に配線溝が形成され、
化学機械研磨（ＣＭＰ）法でこの配線溝に配線材料の埋
設させる溝配線技術（ダマシン技術）が注目されてい
る。しかし、この技術の配線溝の形成あるいはヴィアホ
ールの形成においては、ＣＭＰ用ストッパ膜あるいはエ
ッチングストッパ膜の形成が必要になる。
化学機械研磨（ＣＭＰ）法でこの配線溝に配線材料の埋
設させる溝配線技術（ダマシン技術）が注目されてい
る。しかし、この技術の配線溝の形成あるいはヴィアホ
ールの形成においては、ＣＭＰ用ストッパ膜あるいはエ
ッチングストッパ膜の形成が必要になる。
【０００５】このようなストッパ膜としては、配線溝あ
るいはヴィアホールの形成される層間絶縁膜とエッチン
グ速度の異なる絶縁膜が用いられる。そこで、層間絶縁
膜に低誘電率の絶縁膜が用いられ、ストッパ膜としてシ
リコン窒化膜（ＳｉＮ膜）あるいはシリコンオキシナイ
トライド膜（ＳｉＯＮ膜）の使用される技術が種々に検
討されている。このようなものとして、特開平１０−１
１６９０４号公報、特開平１０−２２９１２２号公報に
開示されている技術がある。
るいはヴィアホールの形成される層間絶縁膜とエッチン
グ速度の異なる絶縁膜が用いられる。そこで、層間絶縁
膜に低誘電率の絶縁膜が用いられ、ストッパ膜としてシ
リコン窒化膜（ＳｉＮ膜）あるいはシリコンオキシナイ
トライド膜（ＳｉＯＮ膜）の使用される技術が種々に検
討されている。このようなものとして、特開平１０−１
１６９０４号公報、特開平１０−２２９１２２号公報に
開示されている技術がある。
【０００６】本発明は、低誘電率の層間絶縁膜として、
ハイドロゲンシルセスキオキサン（Hydrogen Silsesqui
oxane；以下ＨＳＱという）、メチルシルセスキオキサ
ン(Methyl Silsesquioxane;以下ＭＳＱという）のよう
なＳｉ−Ｏベースの塗布膜を使用するものである。そこ
で、従来の技術として上記ストッパ膜にシリコン窒化膜
あるいはシリコンオキシナイトライド膜が使用され、層
間絶縁膜に上記Ｓｉ−Ｏベースの塗布膜が用いられる場
合について図９乃至図１１に従って説明する。図９は、
出来上がりのデユアルダマシン配線構造の断面図であ
り、図１０と図１１はその製造工程順の断面図である。
ハイドロゲンシルセスキオキサン（Hydrogen Silsesqui
oxane；以下ＨＳＱという）、メチルシルセスキオキサ
ン(Methyl Silsesquioxane;以下ＭＳＱという）のよう
なＳｉ−Ｏベースの塗布膜を使用するものである。そこ
で、従来の技術として上記ストッパ膜にシリコン窒化膜
あるいはシリコンオキシナイトライド膜が使用され、層
間絶縁膜に上記Ｓｉ−Ｏベースの塗布膜が用いられる場
合について図９乃至図１１に従って説明する。図９は、
出来上がりのデユアルダマシン配線構造の断面図であ
り、図１０と図１１はその製造工程順の断面図である。
【０００７】図９に示すように、例えばアルミ・銅合金
で成る第１配線層１０１上に保護絶縁膜１０２と第１の
ＨＳＱ膜１０３が形成されている。そして、この第１の
ＨＳＱ膜表面にエッチングストッパ膜１０４が堆積され
る。ここで、このエッチングストッパ膜１０４は化学気
相成長（ＣＶＤ）法で成膜されるＳｉＮ膜あるいはＳｉ
ＯＮ膜である。
で成る第１配線層１０１上に保護絶縁膜１０２と第１の
ＨＳＱ膜１０３が形成されている。そして、この第１の
ＨＳＱ膜表面にエッチングストッパ膜１０４が堆積され
る。ここで、このエッチングストッパ膜１０４は化学気
相成長（ＣＶＤ）法で成膜されるＳｉＮ膜あるいはＳｉ
ＯＮ膜である。
【０００８】そして、エッチングストッパ膜１０４上に
第２のＨＳＱ膜１０５が形成され、更に、第２のＨＳＱ
膜１０５上にＣＭＰ用ストッパ膜１０６が堆積さられて
いる。ここで、このＣＭＰ用ストッパ膜１０６は、上記
エッチングストッパ膜１０４と同様にＣＶＤ法で堆積さ
れるＳｉＮ膜あるいはＳｉＯＮ膜で構成される。あるい
は、このＣＭＰ用ストッパ１０６はＣＶＤ法で堆積され
るシリコン酸化膜であってもよい。
第２のＨＳＱ膜１０５が形成され、更に、第２のＨＳＱ
膜１０５上にＣＭＰ用ストッパ膜１０６が堆積さられて
いる。ここで、このＣＭＰ用ストッパ膜１０６は、上記
エッチングストッパ膜１０４と同様にＣＶＤ法で堆積さ
れるＳｉＮ膜あるいはＳｉＯＮ膜で構成される。あるい
は、このＣＭＰ用ストッパ１０６はＣＶＤ法で堆積され
るシリコン酸化膜であってもよい。
【０００９】そして、図９に示すように、保護絶縁膜１
０２、第１のＨＳＱ膜１０３およびエッチングストッパ
膜１０４に上記第１配線層１０１表面に達するヴィアホ
ール１０７が形成され、第２のＨＳＱ膜１０５とＣＭＰ
用ストッパ膜１０６の所定の領域に配線溝１０８が形成
されている。
０２、第１のＨＳＱ膜１０３およびエッチングストッパ
膜１０４に上記第１配線層１０１表面に達するヴィアホ
ール１０７が形成され、第２のＨＳＱ膜１０５とＣＭＰ
用ストッパ膜１０６の所定の領域に配線溝１０８が形成
されている。
【００１０】そして、上記のヴィアホール１０７および
配線溝１０８の内壁にバリア層１０９が形成され、これ
らのバリア層１０９を被覆し上記ヴィアホール１０７お
よび配線溝１０８を充填する第２配線層１１０，１１０
ａが形成されている。
配線溝１０８の内壁にバリア層１０９が形成され、これ
らのバリア層１０９を被覆し上記ヴィアホール１０７お
よび配線溝１０８を充填する第２配線層１１０，１１０
ａが形成されている。
【００１１】次に、図１０と図１１に従って従来の技術
の製造工程を説明する。図１０（ａ）に示すように、第
１配線層１０１がアルミ・銅合金で形成される。続い
て、膜厚５０ｎｍ程度のシリコン酸化膜がプラズマＣＶ
Ｄ法で堆積され、保護絶縁膜１０２となる。そして、Ｈ
ＳＱ膜となる塗布溶液が全面に塗布され２００℃程度の
温度で焼成され、更に拡散炉の中で４００℃程度の温度
の熱処理が施される。このようにして膜厚３５０ｎｍ程
度の第１のＨＳＱ膜１０３が形成される。
の製造工程を説明する。図１０（ａ）に示すように、第
１配線層１０１がアルミ・銅合金で形成される。続い
て、膜厚５０ｎｍ程度のシリコン酸化膜がプラズマＣＶ
Ｄ法で堆積され、保護絶縁膜１０２となる。そして、Ｈ
ＳＱ膜となる塗布溶液が全面に塗布され２００℃程度の
温度で焼成され、更に拡散炉の中で４００℃程度の温度
の熱処理が施される。このようにして膜厚３５０ｎｍ程
度の第１のＨＳＱ膜１０３が形成される。
【００１２】次に、図１０（ｂ）に示すように、プラズ
マＣＶＤ法で膜厚５０ｎｍ程度のシリコン窒化膜が全面
に堆積される。このようにして第１のＨＳＱ膜１０３表
面にエッチングストッパ膜１０４が形成される。そし
て、図１０（ｃ）に示すように、第２のＨＳＱ膜１０５
が形成される。この第２のＨＳＱ膜の膜厚は５００ｎｍ
程度であり、その形成方法は上述の第１のＨＳＱ膜１０
３と同じである。
マＣＶＤ法で膜厚５０ｎｍ程度のシリコン窒化膜が全面
に堆積される。このようにして第１のＨＳＱ膜１０３表
面にエッチングストッパ膜１０４が形成される。そし
て、図１０（ｃ）に示すように、第２のＨＳＱ膜１０５
が形成される。この第２のＨＳＱ膜の膜厚は５００ｎｍ
程度であり、その形成方法は上述の第１のＨＳＱ膜１０
３と同じである。
【００１３】次に、図１０（ｄ）に示すように、プラズ
マＣＶＤ法で膜厚５０ｎｍ程度のシリコン酸化膜が全面
に堆積される。このようにして第２のＨＳＱ膜１０５表
面にＣＭＰ用ストッパ膜１０６が形成される。
マＣＶＤ法で膜厚５０ｎｍ程度のシリコン酸化膜が全面
に堆積される。このようにして第２のＨＳＱ膜１０５表
面にＣＭＰ用ストッパ膜１０６が形成される。
【００１４】次に、図１１（ａ）に示すように、第１レ
ジストマスク１１１が公知のフォトリソグラフィ技術で
形成され、この第１レジストマスク１１１をエッチング
マスクにして、ＣＭＰ用ストッパ膜１０６、第２のＨＳ
Ｑ膜１０５、エッチングストッパ膜１０４そして第１の
ＨＳＱ膜１０３が順次に反応性イオンエッチング（ＲＩ
Ｅ）によりドライエッチングされる。このようにして、
保護絶縁膜１０２表面に達するヴィアホール１０７が形
成される。
ジストマスク１１１が公知のフォトリソグラフィ技術で
形成され、この第１レジストマスク１１１をエッチング
マスクにして、ＣＭＰ用ストッパ膜１０６、第２のＨＳ
Ｑ膜１０５、エッチングストッパ膜１０４そして第１の
ＨＳＱ膜１０３が順次に反応性イオンエッチング（ＲＩ
Ｅ）によりドライエッチングされる。このようにして、
保護絶縁膜１０２表面に達するヴィアホール１０７が形
成される。
【００１５】次に、図１１（ｂ）に示すように、配線溝
パターンを有する第２レジストマスク１１２が形成さ
れ、第２レジストマスク１１２をエッチングマスクにし
てＣＭＰ用ストッパ膜１０６、第２のＨＳＱ膜１０５が
ドライエッチングされる。ここで、第２のＨＳＱ膜１０
５のエッチング速度は、エッチングストッパ膜１０４の
エッチング速度より大きくなる。このように、第２のＨ
ＳＱ膜１０５とエッチングストッパ膜１０４とのエッチ
ングの選択比が高くなるようにドライエッチングガスお
よびその材質が選択される。
パターンを有する第２レジストマスク１１２が形成さ
れ、第２レジストマスク１１２をエッチングマスクにし
てＣＭＰ用ストッパ膜１０６、第２のＨＳＱ膜１０５が
ドライエッチングされる。ここで、第２のＨＳＱ膜１０
５のエッチング速度は、エッチングストッパ膜１０４の
エッチング速度より大きくなる。このように、第２のＨ
ＳＱ膜１０５とエッチングストッパ膜１０４とのエッチ
ングの選択比が高くなるようにドライエッチングガスお
よびその材質が選択される。
【００１６】このようにして、第１のＨＳＱ膜１０３
は、上記のエッチング工程で、エッチングストッパ膜１
０４によりドライエッチングから保護される。また、こ
の工程では、同時に露出している保護絶縁膜１０２がエ
ッチングされ、ヴィアホール１０７が第１配線層１０１
表面に達するようになる。
は、上記のエッチング工程で、エッチングストッパ膜１
０４によりドライエッチングから保護される。また、こ
の工程では、同時に露出している保護絶縁膜１０２がエ
ッチングされ、ヴィアホール１０７が第１配線層１０１
表面に達するようになる。
【００１７】次に、第２レジストマスク１１２が除去さ
れる。そして、薄い窒化タンタル（ＴａＮ）膜がスパッ
タ法等で全面に成膜され、ヴィアホール１０７および配
線溝１０８の内壁ならびにＣＭＰ用ストッパ膜１０６表
面にバリア層１０９が形成される。続いて、膜厚５０ｎ
ｍ程度のシードＣｕ膜がスパッタ法で堆積され、更にメ
ッキ法で膜厚が１０００ｎｍ程度のＣｕ膜１１３が成膜
される。
れる。そして、薄い窒化タンタル（ＴａＮ）膜がスパッ
タ法等で全面に成膜され、ヴィアホール１０７および配
線溝１０８の内壁ならびにＣＭＰ用ストッパ膜１０６表
面にバリア層１０９が形成される。続いて、膜厚５０ｎ
ｍ程度のシードＣｕ膜がスパッタ法で堆積され、更にメ
ッキ法で膜厚が１０００ｎｍ程度のＣｕ膜１１３が成膜
される。
【００１８】次に、図示しないが、Ｃｕ膜１１３とバリ
ア層１０９のＣＭＰが行われる。このＣＭＰの工程で、
ＣＭＰ用ストッパ膜１０６は、第２のＨＳＱ膜１０５を
ＣＭＰから保護する。
ア層１０９のＣＭＰが行われる。このＣＭＰの工程で、
ＣＭＰ用ストッパ膜１０６は、第２のＨＳＱ膜１０５を
ＣＭＰから保護する。
【００１９】以上のようにして、図９で説明したような
デュアルダマシン配線構造が出来上がる。
デュアルダマシン配線構造が出来上がる。
【００２０】
【発明が解決しようとする課題】しかし、以上に説明し
たような従来の技術では、エッチングストッパ膜の誘電
率が大きくなり、第１配線層および第２配線層間の寄生
容量が増大する。また、図９に示した隣接する溝配線１
１０，１１０ａ間でのエッチングストッパ膜１０４を介
したフリンジ効果で同層配線層間の寄生容量も増大す
る。
たような従来の技術では、エッチングストッパ膜の誘電
率が大きくなり、第１配線層および第２配線層間の寄生
容量が増大する。また、図９に示した隣接する溝配線１
１０，１１０ａ間でのエッチングストッパ膜１０４を介
したフリンジ効果で同層配線層間の寄生容量も増大す
る。
【００２１】上記の例では、ＳｉＮ膜の比誘電率は７〜
８であり、ＳｉＯＮ膜のそれは５〜６程度になる。ＨＳ
Ｑ膜の比誘電率が３程度であるので２倍以上になる。こ
の配線間の寄生容量の増加のために、半導体装置、特に
ロジック系の半導体装置の動作速度が低下する。あるい
は、低誘電率膜を層間絶縁膜とした溝配線の形成ができ
なくなり、層間絶縁膜の低誘電率化に限界が生じてく
る。これが第１の大きな問題である。
８であり、ＳｉＯＮ膜のそれは５〜６程度になる。ＨＳ
Ｑ膜の比誘電率が３程度であるので２倍以上になる。こ
の配線間の寄生容量の増加のために、半導体装置、特に
ロジック系の半導体装置の動作速度が低下する。あるい
は、低誘電率膜を層間絶縁膜とした溝配線の形成ができ
なくなり、層間絶縁膜の低誘電率化に限界が生じてく
る。これが第１の大きな問題である。
【００２２】その第２の問題は、低誘電率膜として塗布
装置を用いた低誘電率塗布膜、そして、エッチングスト
ッパ膜あるいはＣＭＰ用ストッパ膜としてプラズマＣＶ
Ｄ装置を用いた堆積膜を用いているため、２つの製造装
置が設備として必要で設備投資コストが莫大になること
である。
装置を用いた低誘電率塗布膜、そして、エッチングスト
ッパ膜あるいはＣＭＰ用ストッパ膜としてプラズマＣＶ
Ｄ装置を用いた堆積膜を用いているため、２つの製造装
置が設備として必要で設備投資コストが莫大になること
である。
【００２３】そして、その第３の問題は、層間絶縁膜と
して上述したＭＳＱ膜やＭＨＳＱ（Mthylated Hydrogen
Silsesquioxane)膜のようにメチル基を有するＳｉ−Ｏ
ベースの塗布膜が用いられると、ＭＳＱ膜やＭＨＳＱ膜
上にＣＶＤ法で堆積されるシリコン窒化膜あるいはシリ
コン酸化膜との密着性が悪く、ＣＭＰ工程でＣＭＰ用ス
トッパ膜が容易に剥がれていまうことである。
して上述したＭＳＱ膜やＭＨＳＱ（Mthylated Hydrogen
Silsesquioxane)膜のようにメチル基を有するＳｉ−Ｏ
ベースの塗布膜が用いられると、ＭＳＱ膜やＭＨＳＱ膜
上にＣＶＤ法で堆積されるシリコン窒化膜あるいはシリ
コン酸化膜との密着性が悪く、ＣＭＰ工程でＣＭＰ用ス
トッパ膜が容易に剥がれていまうことである。
【００２４】本発明は、上記のような従来の技術での問
題に鑑み、層間絶縁膜にＳｉ−Ｏベースの低誘電率膜が
効果的に使用でき、簡便な方法でもって溝配線間の寄生
容量の低減を可能にすることができる半導体装置および
その製造方法を提供することを目的とする。そして、本
発明の別の目的は、製造工程を短縮し半導体装置の製造
コストを低減することにある。
題に鑑み、層間絶縁膜にＳｉ−Ｏベースの低誘電率膜が
効果的に使用でき、簡便な方法でもって溝配線間の寄生
容量の低減を可能にすることができる半導体装置および
その製造方法を提供することを目的とする。そして、本
発明の別の目的は、製造工程を短縮し半導体装置の製造
コストを低減することにある。
【００２５】
【課題を解決するための手段】このために本発明の半導
体装置では、半導体基板上の配線構造において、配線層
間に形成される層間絶縁膜の表面が組成的に変化し改質
層となっている。あるいは、半導体基板上の配線構造に
おいて配線層間に第１の層間絶縁膜と第２の層間絶縁膜
とがこの順に積層され、前記第１の層間絶縁膜あるいは
第２の層間絶縁膜の表面が、それぞれの層間絶縁膜とは
組成的に変化し改質層となっている。
体装置では、半導体基板上の配線構造において、配線層
間に形成される層間絶縁膜の表面が組成的に変化し改質
層となっている。あるいは、半導体基板上の配線構造に
おいて配線層間に第１の層間絶縁膜と第２の層間絶縁膜
とがこの順に積層され、前記第１の層間絶縁膜あるいは
第２の層間絶縁膜の表面が、それぞれの層間絶縁膜とは
組成的に変化し改質層となっている。
【００２６】ここで、前記層間絶縁膜、第１の層間絶縁
膜および第２の層間絶縁膜は、シルセスキオキサン類、
あるいは、Ｓｉ−Ｈ結合、Ｓｉ−ＣＨ3 結合、Ｓｉ−Ｆ
結合のうち少なくとも１つの結合を含むポーラスシリカ
で構成されて、前記改質層は過剰シリコンを含有するシ
リコン酸化膜あるいは二酸化シリコン膜で構成されてい
る。そして、前記シルセスキオキサン類は、ハイドロゲ
ンシルセスキオキサン（Hydrogen Silsesquioxane）、
メチルシルセスキオキサン（Methyl Silsesquioxan
e）、メチレーテッドハイドロゲンシルセスキオキサン
（Methylated Hydrogen Silsesquioxane）、フルオリネ
ーテッドシルセスキオキサン（Furuorinated Silsesqui
oxane）である。
膜および第２の層間絶縁膜は、シルセスキオキサン類、
あるいは、Ｓｉ−Ｈ結合、Ｓｉ−ＣＨ3 結合、Ｓｉ−Ｆ
結合のうち少なくとも１つの結合を含むポーラスシリカ
で構成されて、前記改質層は過剰シリコンを含有するシ
リコン酸化膜あるいは二酸化シリコン膜で構成されてい
る。そして、前記シルセスキオキサン類は、ハイドロゲ
ンシルセスキオキサン（Hydrogen Silsesquioxane）、
メチルシルセスキオキサン（Methyl Silsesquioxan
e）、メチレーテッドハイドロゲンシルセスキオキサン
（Methylated Hydrogen Silsesquioxane）、フルオリネ
ーテッドシルセスキオキサン（Furuorinated Silsesqui
oxane）である。
【００２７】また、本発明の半導体装置では、前記層間
絶縁膜、第１の層間絶縁膜あるいは第２の層間絶縁膜の
所定の領域に配線溝が形成され、前記配線溝に導電体膜
が充填された溝配線が形成されている。あるいは、前記
第１の層間絶縁膜下に第１の配線層が形成され、前記第
２の層間絶縁膜の所定の領域に溝配線構造の第２の配線
層が形成され、前記第１の層間絶縁膜に形成されたヴィ
アホールを通して前記第１の配線層と前記第２の配線層
とが電気接続されている。
絶縁膜、第１の層間絶縁膜あるいは第２の層間絶縁膜の
所定の領域に配線溝が形成され、前記配線溝に導電体膜
が充填された溝配線が形成されている。あるいは、前記
第１の層間絶縁膜下に第１の配線層が形成され、前記第
２の層間絶縁膜の所定の領域に溝配線構造の第２の配線
層が形成され、前記第１の層間絶縁膜に形成されたヴィ
アホールを通して前記第１の配線層と前記第２の配線層
とが電気接続されている。
【００２８】そして、本発明の半導体装置の製造方法
は、半導体基板上にシルセスキオキサン類、あるいは、
Ｓｉ−Ｈ結合、Ｓｉ−ＣＨ3 結合、Ｓｉ−Ｆ結合のうち
少なくとも１つの結合を含むポーラスシリカから成る層
間絶縁膜を形成する工程と、前記層間絶縁膜表面に荷電
ビームを照射し前記層間絶縁膜の表面を過剰シリコンを
含有するシリコン酸化膜あるいは二酸化シリコン膜に改
質する工程とを含む。
は、半導体基板上にシルセスキオキサン類、あるいは、
Ｓｉ−Ｈ結合、Ｓｉ−ＣＨ3 結合、Ｓｉ−Ｆ結合のうち
少なくとも１つの結合を含むポーラスシリカから成る層
間絶縁膜を形成する工程と、前記層間絶縁膜表面に荷電
ビームを照射し前記層間絶縁膜の表面を過剰シリコンを
含有するシリコン酸化膜あるいは二酸化シリコン膜に改
質する工程とを含む。
【００２９】あるいは、半導体基板上にシルセスキオキ
サン類、あるいは、Ｓｉ−Ｈ結合、Ｓｉ−ＣＨ3 結合、
Ｓｉ−Ｆ結合のうち少なくとも１つの結合を含むポーラ
スシリカから成る第１の層間絶縁膜を形成しその表面に
荷電ビームを照射して前記第１の層間絶縁膜表面に第１
の改質層を設ける工程と、前記第１の改質層上にシルセ
スキオキサン類、あるいは、Ｓｉ−Ｈ結合、Ｓｉ−ＣＨ
3 結合、Ｓｉ−Ｆ結合のうち少なくとも１つの結合を含
むポーラスシリカから成る第２の層間絶縁膜を形成しそ
の表面に荷電ビームを照射して前記第２の層間絶縁膜表
面に第２の改質層を設ける工程と、前記第１の層間絶縁
膜と第１の改質層にヴィアホールを形成し前記第２の層
間絶縁膜と第２の改質層に配線溝を形成し、更に前記ヴ
ィアホールと配線溝に導電体膜を充填する工程とを含
む。
サン類、あるいは、Ｓｉ−Ｈ結合、Ｓｉ−ＣＨ3 結合、
Ｓｉ−Ｆ結合のうち少なくとも１つの結合を含むポーラ
スシリカから成る第１の層間絶縁膜を形成しその表面に
荷電ビームを照射して前記第１の層間絶縁膜表面に第１
の改質層を設ける工程と、前記第１の改質層上にシルセ
スキオキサン類、あるいは、Ｓｉ−Ｈ結合、Ｓｉ−ＣＨ
3 結合、Ｓｉ−Ｆ結合のうち少なくとも１つの結合を含
むポーラスシリカから成る第２の層間絶縁膜を形成しそ
の表面に荷電ビームを照射して前記第２の層間絶縁膜表
面に第２の改質層を設ける工程と、前記第１の層間絶縁
膜と第１の改質層にヴィアホールを形成し前記第２の層
間絶縁膜と第２の改質層に配線溝を形成し、更に前記ヴ
ィアホールと配線溝に導電体膜を充填する工程とを含
む。
【００３０】ここで、前記第１の改質層をエッチングス
トッパ層として前記第１の層間絶縁膜を保護し前記第２
の層間絶縁膜を選択的にドライエッチングして前記配線
溝を形成する。また、前記第２の改質層を化学機械研磨
のストッパ層として前記第２の層間絶縁膜を保護し化学
機械研磨でもって前記ヴィアホールと配線溝に導電体膜
を充填する。
トッパ層として前記第１の層間絶縁膜を保護し前記第２
の層間絶縁膜を選択的にドライエッチングして前記配線
溝を形成する。また、前記第２の改質層を化学機械研磨
のストッパ層として前記第２の層間絶縁膜を保護し化学
機械研磨でもって前記ヴィアホールと配線溝に導電体膜
を充填する。
【００３１】なお、前記シルセスキオキサン類は、ハイ
ドロゲンシルセスキオキサン（Hydrogen Silsesquioxan
e）、メチルシルセスキオキサン（Methyl Silsesquioxa
ne）、メチレーテッドハイドロゲンシルセスキオキサン
（Methylated Hydrogen Silsesquioxane）、フルオリネ
ーテッドシルセスキオキサン（Furuorinated Silsesqui
oxane）であり、前記第１の改質層あるいは第２の改質
層は、過剰シリコンを含有するシリコン酸化膜あるいは
二酸化シリコン膜から成る。そして、前記荷電ビーム
は、希ガスあるいは酸素ガスのイオン化されたものから
成る。
ドロゲンシルセスキオキサン（Hydrogen Silsesquioxan
e）、メチルシルセスキオキサン（Methyl Silsesquioxa
ne）、メチレーテッドハイドロゲンシルセスキオキサン
（Methylated Hydrogen Silsesquioxane）、フルオリネ
ーテッドシルセスキオキサン（Furuorinated Silsesqui
oxane）であり、前記第１の改質層あるいは第２の改質
層は、過剰シリコンを含有するシリコン酸化膜あるいは
二酸化シリコン膜から成る。そして、前記荷電ビーム
は、希ガスあるいは酸素ガスのイオン化されたものから
成る。
【００３２】本発明の特徴は、配線構造において、Ｓｉ
−Ｏベースの塗布膜等から成る低誘電率膜を配線層間の
層間絶縁膜とし、上記層間絶縁膜の表面を荷電ビーム照
射で変質させてその表面に比較的誘電率の低い改質層を
形成するところにある。そして、ダマシン配線構造ある
いはデュアルダマシン配線構造の形成において、この改
質層がそのままエッチングストッパ膜あるいはＣＭＰ用
ストッパ膜として機能する。また、このような改質層
は、上記層間絶縁膜との界面で徐々に変質する構造をと
っており、改質層と層間絶縁膜との密着性は非常に高く
なる。
−Ｏベースの塗布膜等から成る低誘電率膜を配線層間の
層間絶縁膜とし、上記層間絶縁膜の表面を荷電ビーム照
射で変質させてその表面に比較的誘電率の低い改質層を
形成するところにある。そして、ダマシン配線構造ある
いはデュアルダマシン配線構造の形成において、この改
質層がそのままエッチングストッパ膜あるいはＣＭＰ用
ストッパ膜として機能する。また、このような改質層
は、上記層間絶縁膜との界面で徐々に変質する構造をと
っており、改質層と層間絶縁膜との密着性は非常に高く
なる。
【００３３】このようにして、半導体装置の配線構造に
おいて、層間絶縁膜にＳｉ−Ｏベースの低誘電率膜が効
果的に使用でき、配線間の寄生容量の低減を非常に容易
になる。また、ＣＭＰ工程で従来の技術で説明したよう
なストッパ膜の剥がれという問題は皆無になる。更に、
上記改質層の形成は荷電ビームの照射で簡単に行われ、
半導体装置の製造コストの低減が容易になる。
おいて、層間絶縁膜にＳｉ−Ｏベースの低誘電率膜が効
果的に使用でき、配線間の寄生容量の低減を非常に容易
になる。また、ＣＭＰ工程で従来の技術で説明したよう
なストッパ膜の剥がれという問題は皆無になる。更に、
上記改質層の形成は荷電ビームの照射で簡単に行われ、
半導体装置の製造コストの低減が容易になる。
【００３４】
【発明の実施の形態】次に、本発明の第１の実施の形態
を図１乃至図３に基づいて説明する。この実施の形態の
説明は、従来の技術と同様にデユアルダマシン配線構造
の場合についてする。ここで、図１は出来上がりの断面
図であり、図２と図３はその製造工程順の断面図であ
る。
を図１乃至図３に基づいて説明する。この実施の形態の
説明は、従来の技術と同様にデユアルダマシン配線構造
の場合についてする。ここで、図１は出来上がりの断面
図であり、図２と図３はその製造工程順の断面図であ
る。
【００３５】図１に示すように、従来の技術と同様に第
１配線層１上に保護絶縁膜２と第１のＨＳＱ膜３が形成
されている。ここで、第１のＨＳＱ膜３が第１の層間絶
縁膜となる。そして、この第１のＨＳＱ膜３表面に過剰
シリコンを含むシリコン酸化層すなわち第１のＳＲＯ
（Ｓｉ−Ｒｉｃｈ−Ｏｘｉｄｅ）層４が形成される。こ
こで、第１のＳＲＯ層４は、上記第１のＨＳＱ膜３表面
層が改質された改質層であり、エッチングストッパ膜と
して機能する。
１配線層１上に保護絶縁膜２と第１のＨＳＱ膜３が形成
されている。ここで、第１のＨＳＱ膜３が第１の層間絶
縁膜となる。そして、この第１のＨＳＱ膜３表面に過剰
シリコンを含むシリコン酸化層すなわち第１のＳＲＯ
（Ｓｉ−Ｒｉｃｈ−Ｏｘｉｄｅ）層４が形成される。こ
こで、第１のＳＲＯ層４は、上記第１のＨＳＱ膜３表面
層が改質された改質層であり、エッチングストッパ膜と
して機能する。
【００３６】そして、第１のＳＲＯ層４上に第２のＨＳ
Ｑ膜５が形成されている。ここで、第２のＨＳＱ膜５が
第２の層間絶縁膜となる。更に、第２のＨＳＱ膜５上に
第２のＳＲＯ層６が形成されている。この第２のＳＲＯ
層６が従来の技術で述べたＣＭＰ用ストッパ膜として機
能する。ここで、第２のＳＲＯ層６も第２のＨＳＱ膜５
表面が改質された改質層である。
Ｑ膜５が形成されている。ここで、第２のＨＳＱ膜５が
第２の層間絶縁膜となる。更に、第２のＨＳＱ膜５上に
第２のＳＲＯ層６が形成されている。この第２のＳＲＯ
層６が従来の技術で述べたＣＭＰ用ストッパ膜として機
能する。ここで、第２のＳＲＯ層６も第２のＨＳＱ膜５
表面が改質された改質層である。
【００３７】そして、保護絶縁膜２、第１のＨＳＱ膜３
および第１のＳＲＯ層４に第１配線層１表面に達するヴ
ィアホール７が形成され、第２のＨＳＱ膜５と第２のＳ
ＲＯ層６の所定の領域に配線溝８が形成されている。後
は従来の技術で説明したのと同様に、バリア層９および
第２配線層１０，１０ａが形成され、デュアルダマシン
配線構造となっている。
および第１のＳＲＯ層４に第１配線層１表面に達するヴ
ィアホール７が形成され、第２のＨＳＱ膜５と第２のＳ
ＲＯ層６の所定の領域に配線溝８が形成されている。後
は従来の技術で説明したのと同様に、バリア層９および
第２配線層１０，１０ａが形成され、デュアルダマシン
配線構造となっている。
【００３８】次に、上記のデュアルダマシン配線構造の
製造工程を説明する。図２（ａ）に示すように、第１配
線層１がＣｕ膜で形成される。続いて、膜厚５０ｎｍ程
度の保護絶縁膜２が形成され、そして、従来の技術で説
明したようにして、膜厚５００ｎｍ程度の第１のＨＳＱ
膜３が形成される。ここで、保護絶縁膜２は比誘電率が
５程度で絶縁性のあるＳｉＣ膜で構成される。
製造工程を説明する。図２（ａ）に示すように、第１配
線層１がＣｕ膜で形成される。続いて、膜厚５０ｎｍ程
度の保護絶縁膜２が形成され、そして、従来の技術で説
明したようにして、膜厚５００ｎｍ程度の第１のＨＳＱ
膜３が形成される。ここで、保護絶縁膜２は比誘電率が
５程度で絶縁性のあるＳｉＣ膜で構成される。
【００３９】次に、図２（ｂ）に示すように、アルゴン
イオン１１が上記の第１のＨＳＱ膜３表面に照射され
る。このアルゴンイオン１１照射によりＨＳＱ膜のＳｉ
−Ｈの結合が切断される。このようにして、第１のＨＳ
Ｑ膜３の表面は改質され上述したような第１のＳＲＯ層
４が形成される。ここで、第１のＳＲＯ層４の膜厚は５
０ｎｍ程度である。この表面改質で形成されるＳＲＯ層
については図４で詳細に説明する。
イオン１１が上記の第１のＨＳＱ膜３表面に照射され
る。このアルゴンイオン１１照射によりＨＳＱ膜のＳｉ
−Ｈの結合が切断される。このようにして、第１のＨＳ
Ｑ膜３の表面は改質され上述したような第１のＳＲＯ層
４が形成される。ここで、第１のＳＲＯ層４の膜厚は５
０ｎｍ程度である。この表面改質で形成されるＳＲＯ層
については図４で詳細に説明する。
【００４０】次に、図２（ｃ）に示すように、第１のＳ
ＲＯ層４上に膜厚５００ｎｍ程度の第２のＨＳＱ膜５が
形成される。この第２のＨＳＱ膜の形成方法は第１のＨ
ＳＱ膜１０３と同じである。そして、図２（ｄ）に示す
ように、アルゴンイオン１１が第２のＨＳＱ膜５表面に
照射され、その表面が改質されて、膜厚５０ｎｍ程度の
第２のＳＲＯ層６が形成される。
ＲＯ層４上に膜厚５００ｎｍ程度の第２のＨＳＱ膜５が
形成される。この第２のＨＳＱ膜の形成方法は第１のＨ
ＳＱ膜１０３と同じである。そして、図２（ｄ）に示す
ように、アルゴンイオン１１が第２のＨＳＱ膜５表面に
照射され、その表面が改質されて、膜厚５０ｎｍ程度の
第２のＳＲＯ層６が形成される。
【００４１】続いて、図３（ａ）に示すように、第１レ
ジストマスク１２が公知のフォトリソグラフィ技術で形
成され、この第１レジストマスク１２をエッチングマス
クにして、第２のＳＲＯ層６、第２のＨＳＱ膜５、第１
のＳＲＯ層４そして第１のＨＳＱ膜３が順次にドライエ
ッチングされる。このようにして、ヴィアホール７が形
成される。ここで、第２のＳＲＯ層６および第１のＳＲ
Ｏ層４は、ＣＦ4 ガスとＯ2 ガスの混合ガスをプラズマ
励起したプラズマ中でドライエッチングされる。そし
て、第２のＨＳＱ膜５および第１のＨＳＱ膜３は、Ｃ4
Ｆ8 ガスとＯ2 ガスとＡｒガスの混合ガスをプラズマ励
起した反応ガス中のＲＩＥでエッチングされる。
ジストマスク１２が公知のフォトリソグラフィ技術で形
成され、この第１レジストマスク１２をエッチングマス
クにして、第２のＳＲＯ層６、第２のＨＳＱ膜５、第１
のＳＲＯ層４そして第１のＨＳＱ膜３が順次にドライエ
ッチングされる。このようにして、ヴィアホール７が形
成される。ここで、第２のＳＲＯ層６および第１のＳＲ
Ｏ層４は、ＣＦ4 ガスとＯ2 ガスの混合ガスをプラズマ
励起したプラズマ中でドライエッチングされる。そし
て、第２のＨＳＱ膜５および第１のＨＳＱ膜３は、Ｃ4
Ｆ8 ガスとＯ2 ガスとＡｒガスの混合ガスをプラズマ励
起した反応ガス中のＲＩＥでエッチングされる。
【００４２】以下、従来の技術で説明したのと同様に、
図３（ｂ）に示すように、配線溝パターンを有する第２
レジストマスク１３がエッチングマスクにされ、第２の
ＳＲＯ層６、第２のＨＳＱ膜５がドライエッチングされ
る。ここで、第２のＨＳＱ膜５のドライエッチングで
は、Ｃ4 Ｆ8 ガスとＯ2 ガスとＡｒガスの混合ガスをプ
ラズマ励起した反応ガスが用いられる。この反応ガスに
おいて、Ｃ4 Ｆ8 ガスの量に対してＯ2 ガスの量を増や
すと、第２のＨＳＱ膜５のエッチング速度／第１のＳＲ
Ｏ層４のエッチング速度の比すなわち選択比は２０程度
となる。このようにして、上記のＲＩＥ工程で、第１の
ＨＳＱ膜３は、第１のＳＲＯ層４によりドライエッチン
グから保護される。
図３（ｂ）に示すように、配線溝パターンを有する第２
レジストマスク１３がエッチングマスクにされ、第２の
ＳＲＯ層６、第２のＨＳＱ膜５がドライエッチングされ
る。ここで、第２のＨＳＱ膜５のドライエッチングで
は、Ｃ4 Ｆ8 ガスとＯ2 ガスとＡｒガスの混合ガスをプ
ラズマ励起した反応ガスが用いられる。この反応ガスに
おいて、Ｃ4 Ｆ8 ガスの量に対してＯ2 ガスの量を増や
すと、第２のＨＳＱ膜５のエッチング速度／第１のＳＲ
Ｏ層４のエッチング速度の比すなわち選択比は２０程度
となる。このようにして、上記のＲＩＥ工程で、第１の
ＨＳＱ膜３は、第１のＳＲＯ層４によりドライエッチン
グから保護される。
【００４３】次に、第２レジストマスク１３はアッシン
グで除去され、次に、露出している保護絶縁膜２がＲＩ
Ｅでエッチングされ、ヴィアホール７が第１配線層１表
面に達するようになる。ここで、保護絶縁膜２のドライ
エッチングでは、Ｃ4 Ｆ8 ガスとＯ2 ガスの混合ガスを
プラズマ励起した反応ガスが用いられる。このような反
応ガスであれば、絶縁性のあるＳｉＣ膜から成る保護絶
縁膜２のエッチング速度／第１（２）のＳＲＯ層４
（６）のエッチング速度の比は２０程度になる。このよ
うにして、このＲＩＥ工程でも、第１（２）のＨＳＱ膜
４（５）はエッチングから保護されることになる。
グで除去され、次に、露出している保護絶縁膜２がＲＩ
Ｅでエッチングされ、ヴィアホール７が第１配線層１表
面に達するようになる。ここで、保護絶縁膜２のドライ
エッチングでは、Ｃ4 Ｆ8 ガスとＯ2 ガスの混合ガスを
プラズマ励起した反応ガスが用いられる。このような反
応ガスであれば、絶縁性のあるＳｉＣ膜から成る保護絶
縁膜２のエッチング速度／第１（２）のＳＲＯ層４
（６）のエッチング速度の比は２０程度になる。このよ
うにして、このＲＩＥ工程でも、第１（２）のＨＳＱ膜
４（５）はエッチングから保護されることになる。
【００４４】続いて、図３（ｃ）に示すように、ヴィア
ホール７および配線溝８の内壁ならびに第２のＳＲＯ層
６表面にバリア層９が形成される。そして、従来の技術
で説明したようにして、膜厚が１０００ｎｍ程度のＣｕ
膜１４が成膜される。
ホール７および配線溝８の内壁ならびに第２のＳＲＯ層
６表面にバリア層９が形成される。そして、従来の技術
で説明したようにして、膜厚が１０００ｎｍ程度のＣｕ
膜１４が成膜される。
【００４５】そして、図示しないが、Ｃｕ膜１４とバリ
ア層９のＣＭＰが行われる。このＣＭＰの工程で、第２
のＳＲＯ層６がＣＭＰ用ストッパ膜として機能し、第２
のＨＳＱ膜５をＣＭＰから保護する。以上のようにし
て、図１で説明したようなデュアルダマシン配線構造が
出来上がる。
ア層９のＣＭＰが行われる。このＣＭＰの工程で、第２
のＳＲＯ層６がＣＭＰ用ストッパ膜として機能し、第２
のＨＳＱ膜５をＣＭＰから保護する。以上のようにし
て、図１で説明したようなデュアルダマシン配線構造が
出来上がる。
【００４６】次に、図４に基づいて、上記ＨＳＱ膜表面
の改質とその効果について説明する。図４（ａ）に示す
ように、ＨＳＱ膜は［ＨＳｉＯ3/2 ］ｎの構造になって
いる。このＨＳＱ膜表面にアルゴンイオンのような荷電
ビームが照射されると、図４（ｂ）に示すように、Ｓｉ
−Ｈの結合が切断される。そして、Ｓｉに未結合（ダン
グリングボンド）の部分が生じてくる。このようにし
て、Ｓｉダングリングボンドが多数生じてくると、ＨＳ
Ｑ膜の表面は組成的に変化しＳｉＯ3/2 へと近づく。そ
して、化学量論的な値をもつ二酸化シリコン（ＳｉＯ
2 ）膜よりも過剰なシリコンを含有するＳＲＯ膜とな
る。このようなＳＲＯ膜の比誘電率は４．５程度であ
り、シリコン窒化膜の７．５程度、シリコンオキシナイ
トライド膜の５．５よりも低減する。
の改質とその効果について説明する。図４（ａ）に示す
ように、ＨＳＱ膜は［ＨＳｉＯ3/2 ］ｎの構造になって
いる。このＨＳＱ膜表面にアルゴンイオンのような荷電
ビームが照射されると、図４（ｂ）に示すように、Ｓｉ
−Ｈの結合が切断される。そして、Ｓｉに未結合（ダン
グリングボンド）の部分が生じてくる。このようにし
て、Ｓｉダングリングボンドが多数生じてくると、ＨＳ
Ｑ膜の表面は組成的に変化しＳｉＯ3/2 へと近づく。そ
して、化学量論的な値をもつ二酸化シリコン（ＳｉＯ
2 ）膜よりも過剰なシリコンを含有するＳＲＯ膜とな
る。このようなＳＲＯ膜の比誘電率は４．５程度であ
り、シリコン窒化膜の７．５程度、シリコンオキシナイ
トライド膜の５．５よりも低減する。
【００４７】また、このようなＨＳＱ膜表面の改質で
は、ＨＳＱ膜からＳＲＯ膜への変化は急峻にはならな
い。この間には遷移領域が存在し、ＨＳＱ膜からＳＲＯ
膜へは緩やかに遷移することが確認された。このため
に、ＨＳＱ膜とＳＲＯ膜との密着性は非常に高いものに
なる。
は、ＨＳＱ膜からＳＲＯ膜への変化は急峻にはならな
い。この間には遷移領域が存在し、ＨＳＱ膜からＳＲＯ
膜へは緩やかに遷移することが確認された。このため
に、ＨＳＱ膜とＳＲＯ膜との密着性は非常に高いものに
なる。
【００４８】上記のアルゴンイオン照射は、例えば、Ｅ
ＣＲ（Ｅｌｅｃｔｒｏｎ Ｃｙｃｒｏｔｒｏｎ Ｒｅｓ
ｏｎａｎｃｅ）装置でアルゴンガスをプラズマ励起し、
数百ｅＶ程度の加速電圧でプラズマイオンを引き出し、
上記の運動エネルギーを有するアルゴンイオンを照射す
ることで行われる。ここで、アルゴンの代わりにネオン
のような希ガスを用いてもよい。この場合のプラズマイ
オンのドーズ量は１０ 14／ｃｍ2 〜１０16／ｃｍ2 に設
定するとよい。あるいは、電子ビームの照射でもってＨ
ＳＱ膜表面を改質してもよい。
ＣＲ（Ｅｌｅｃｔｒｏｎ Ｃｙｃｒｏｔｒｏｎ Ｒｅｓ
ｏｎａｎｃｅ）装置でアルゴンガスをプラズマ励起し、
数百ｅＶ程度の加速電圧でプラズマイオンを引き出し、
上記の運動エネルギーを有するアルゴンイオンを照射す
ることで行われる。ここで、アルゴンの代わりにネオン
のような希ガスを用いてもよい。この場合のプラズマイ
オンのドーズ量は１０ 14／ｃｍ2 〜１０16／ｃｍ2 に設
定するとよい。あるいは、電子ビームの照射でもってＨ
ＳＱ膜表面を改質してもよい。
【００４９】このように本発明では、改質層の誘電率は
従来の技術の場合より小さくなり、配線構造の層間絶縁
膜にＳｉ−Ｏベースの低誘電率膜が有効に使用できるよ
うになる。そして、ダマシン配線構造等の配線間の寄生
容量の低減が非常に容易になる。
従来の技術の場合より小さくなり、配線構造の層間絶縁
膜にＳｉ−Ｏベースの低誘電率膜が有効に使用できるよ
うになる。そして、ダマシン配線構造等の配線間の寄生
容量の低減が非常に容易になる。
【００５０】また、ＣＭＰ工程で従来の技術で説明した
ようなストッパ膜の剥がれという問題は皆無になる。ま
た、上記改質層の形成は上述したような荷電ビームの照
射で簡単にでき、半導体装置の製造コストの低減が容易
になる。
ようなストッパ膜の剥がれという問題は皆無になる。ま
た、上記改質層の形成は上述したような荷電ビームの照
射で簡単にでき、半導体装置の製造コストの低減が容易
になる。
【００５１】次に、本発明の第２の実施の形態を図５乃
至図７に基づいて説明する。この場合もデユアルダマシ
ン配線構造であり、図５は出来上がりの断面図であり、
図６と図７はその製造工程順の断面図である。ここで、
第１の実施の形態と同じものは同一符号で示される。
至図７に基づいて説明する。この場合もデユアルダマシ
ン配線構造であり、図５は出来上がりの断面図であり、
図６と図７はその製造工程順の断面図である。ここで、
第１の実施の形態と同じものは同一符号で示される。
【００５２】図５に示すように、従来の技術と同様にア
ルミ・銅合金から成る第１配線層１上に保護絶縁膜２と
第１のＭＳＱ膜１５が形成されている。ここで、第１の
ＭＳＱ膜１５が第１の層間絶縁膜となる。そして、第１
のＭＳＱ膜１５表面にこの表面の改質されて成るシリコ
ン酸化層すなわち第１改質層１６が形成される。ここ
で、第１改質層１６は、エッチングストッパ膜として機
能する。
ルミ・銅合金から成る第１配線層１上に保護絶縁膜２と
第１のＭＳＱ膜１５が形成されている。ここで、第１の
ＭＳＱ膜１５が第１の層間絶縁膜となる。そして、第１
のＭＳＱ膜１５表面にこの表面の改質されて成るシリコ
ン酸化層すなわち第１改質層１６が形成される。ここ
で、第１改質層１６は、エッチングストッパ膜として機
能する。
【００５３】そして、第１改質層１６上に第２のＭＳＱ
膜１７が形成されている。ここで、第２のＭＳＱ膜１７
が第２の層間絶縁膜となる。更に、第２のＭＳＱ膜１７
上に第２改質層１８が形成されている。この第２改質層
１８が従来の技術で述べたＣＭＰ用ストッパ膜として機
能する。ここで、第２改質層１８も第２のＭＳＱ膜１７
表面が改質されて成るシリコン酸化膜である。
膜１７が形成されている。ここで、第２のＭＳＱ膜１７
が第２の層間絶縁膜となる。更に、第２のＭＳＱ膜１７
上に第２改質層１８が形成されている。この第２改質層
１８が従来の技術で述べたＣＭＰ用ストッパ膜として機
能する。ここで、第２改質層１８も第２のＭＳＱ膜１７
表面が改質されて成るシリコン酸化膜である。
【００５４】そして、保護絶縁膜２、第１のＭＳＱ膜１
５および第１改質層１６に第１配線層１表面に達するヴ
ィアホール７が形成され、第２のＭＳＱ膜１７と第２改
質層１８の所定の領域に配線溝８が形成されている。後
は従来の技術で説明したのと同様に、バリア層９および
第２配線層１０，１０ａが形成され、デュアルダマシン
配線構造となっている。
５および第１改質層１６に第１配線層１表面に達するヴ
ィアホール７が形成され、第２のＭＳＱ膜１７と第２改
質層１８の所定の領域に配線溝８が形成されている。後
は従来の技術で説明したのと同様に、バリア層９および
第２配線層１０，１０ａが形成され、デュアルダマシン
配線構造となっている。
【００５５】次に、上記のデュアルダマシン配線構造の
製造工程を説明する。図６（ａ）に示すように、第１配
線層１がアルミ・銅合金膜で形成される。続いて、膜厚
５０ｎｍ程度の保護絶縁膜２が形成され、そして、ＭＳ
Ｑ膜となる塗布溶液が全面に塗布され１５０℃程度の温
度で焼成され、更に拡散炉の中で４００℃程度の温度の
熱処理が施される。このようにして膜厚５００ｎｍ程度
の第１のＭＳＱ膜１５が形成される。
製造工程を説明する。図６（ａ）に示すように、第１配
線層１がアルミ・銅合金膜で形成される。続いて、膜厚
５０ｎｍ程度の保護絶縁膜２が形成され、そして、ＭＳ
Ｑ膜となる塗布溶液が全面に塗布され１５０℃程度の温
度で焼成され、更に拡散炉の中で４００℃程度の温度の
熱処理が施される。このようにして膜厚５００ｎｍ程度
の第１のＭＳＱ膜１５が形成される。
【００５６】次に、図６（ｂ）に示すように、酸素イオ
ン１９が上記の第１のＭＳＱ膜１５表面に照射される。
この酸素イオン１９照射により、ＭＳＱ膜のＳｉ−ＣＨ
3 結合が切断されると共にＳｉ−Ｏの結合が生じる。こ
のようにして、第１のＭＳＱ膜１５の表面はシリコン酸
化膜に改質されて第１改質層１６が形成されることにな
る。ここで、第１改質層１６の膜厚は５０ｎｍ程度であ
る。この表面改質については図８で詳細に説明する。
ン１９が上記の第１のＭＳＱ膜１５表面に照射される。
この酸素イオン１９照射により、ＭＳＱ膜のＳｉ−ＣＨ
3 結合が切断されると共にＳｉ−Ｏの結合が生じる。こ
のようにして、第１のＭＳＱ膜１５の表面はシリコン酸
化膜に改質されて第１改質層１６が形成されることにな
る。ここで、第１改質層１６の膜厚は５０ｎｍ程度であ
る。この表面改質については図８で詳細に説明する。
【００５７】次に、図６（ｃ）に示すように、第１改質
層１６上に膜厚５００ｎｍ程度の第２のＭＳＱ膜１７が
形成される。この第２のＭＳＱ膜１７の形成方法は第１
のＭＳＱ膜１０３と同じである。次に、図６（ｄ）に示
すように、再度、酸素イオン１９が第２のＭＳＱ膜１７
表面に照射され、その表面が改質されて、第２改質層１
８が形成される。ここで、第２改質層１８は膜厚５０ｎ
ｍ程度のシリコン酸化膜である。
層１６上に膜厚５００ｎｍ程度の第２のＭＳＱ膜１７が
形成される。この第２のＭＳＱ膜１７の形成方法は第１
のＭＳＱ膜１０３と同じである。次に、図６（ｄ）に示
すように、再度、酸素イオン１９が第２のＭＳＱ膜１７
表面に照射され、その表面が改質されて、第２改質層１
８が形成される。ここで、第２改質層１８は膜厚５０ｎ
ｍ程度のシリコン酸化膜である。
【００５８】続いて、図７（ａ）に示すように、第１レ
ジストマスク１２が形成され、この第１レジストマスク
１２をエッチングマスクにして、第２改質層１８、第２
のＭＳＱ膜１７、第１改質層１６、第１のＭＳＱ膜１５
そして保護絶縁膜２が順次にドライエッチングされる。
このようにして、第１配線層１表面に達するヴィアホー
ル７が形成される。ここで、第２改質層１８、第１改質
層１６および保護絶縁膜２は、ＣＦ4 ガスとＯ2 ガスの
混合ガスをプラズマ励起したプラズマ中でドライエッチ
ングされる。そして、第２のＭＳＱ膜１７および第１の
ＭＳＱ膜１５は、Ｃ4 Ｆ8 ガスとＯ2 ガスとＡｒガスの
混合ガスをプラズマ励起した反応ガス中のＲＩＥでエッ
チングされる。
ジストマスク１２が形成され、この第１レジストマスク
１２をエッチングマスクにして、第２改質層１８、第２
のＭＳＱ膜１７、第１改質層１６、第１のＭＳＱ膜１５
そして保護絶縁膜２が順次にドライエッチングされる。
このようにして、第１配線層１表面に達するヴィアホー
ル７が形成される。ここで、第２改質層１８、第１改質
層１６および保護絶縁膜２は、ＣＦ4 ガスとＯ2 ガスの
混合ガスをプラズマ励起したプラズマ中でドライエッチ
ングされる。そして、第２のＭＳＱ膜１７および第１の
ＭＳＱ膜１５は、Ｃ4 Ｆ8 ガスとＯ2 ガスとＡｒガスの
混合ガスをプラズマ励起した反応ガス中のＲＩＥでエッ
チングされる。
【００５９】以下、図７（ｂ）に示すように、配線溝パ
ターンを有する第２レジストマスク１３がエッチングマ
スクにされ、第２改質層１８および第２のＭＳＱ膜１７
がドライエッチングされる。ここで、第２のＭＳＱ膜１
７のドライエッチングでは、Ｃ4 Ｆ8 ガスとＯ2 ガスと
Ａｒガスの混合ガスをプラズマ励起した反応ガスが用い
られる。そして、Ｃ4 Ｆ8 ガスの量に対してＯ2 ガスの
量を増やすと、第２のＭＳＱ膜１７のエッチング速度／
第１改質層１６のエッチング速度の比すなわち選択比は
３０程度となる。このようにして、上記のＲＩＥ工程
で、第１のＭＳＱ膜１５は、第１改質層１６によりドラ
イエッチングから保護される。
ターンを有する第２レジストマスク１３がエッチングマ
スクにされ、第２改質層１８および第２のＭＳＱ膜１７
がドライエッチングされる。ここで、第２のＭＳＱ膜１
７のドライエッチングでは、Ｃ4 Ｆ8 ガスとＯ2 ガスと
Ａｒガスの混合ガスをプラズマ励起した反応ガスが用い
られる。そして、Ｃ4 Ｆ8 ガスの量に対してＯ2 ガスの
量を増やすと、第２のＭＳＱ膜１７のエッチング速度／
第１改質層１６のエッチング速度の比すなわち選択比は
３０程度となる。このようにして、上記のＲＩＥ工程
で、第１のＭＳＱ膜１５は、第１改質層１６によりドラ
イエッチングから保護される。
【００６０】続いて、第２レジストマスク１３が除去さ
れ、図７（ｃ）に示すように、ヴィアホール７および配
線溝８の内壁ならびに第２改質層１８表面にバリア層９
が形成される。そして、従来の技術で説明したようにし
て、膜厚が１０００ｎｍ程度のＣｕ膜１４が成膜され
る。
れ、図７（ｃ）に示すように、ヴィアホール７および配
線溝８の内壁ならびに第２改質層１８表面にバリア層９
が形成される。そして、従来の技術で説明したようにし
て、膜厚が１０００ｎｍ程度のＣｕ膜１４が成膜され
る。
【００６１】そして、図示しないが、Ｃｕ膜１４とバリ
ア層９のＣＭＰが行われる。このＣＭＰの工程で、第２
改質層１８がＣＭＰ用ストッパ膜として機能し、第２の
ＭＳＱ膜１７をＣＭＰから保護する。以上のようにし
て、図５で説明したようなデュアルダマシン配線構造が
出来上がる。
ア層９のＣＭＰが行われる。このＣＭＰの工程で、第２
改質層１８がＣＭＰ用ストッパ膜として機能し、第２の
ＭＳＱ膜１７をＣＭＰから保護する。以上のようにし
て、図５で説明したようなデュアルダマシン配線構造が
出来上がる。
【００６２】次に、図８に基づいて、上記ＭＳＱ膜表面
の改質とその効果について説明する。図８（ａ）に示す
ように、ＭＳＱ膜は［ＣＨ3 ＳｉＯ3/2 ］ｎの構造にな
っている。このＭＳＱ膜表面に酸素イオンのような酸化
力のある荷電ビームが照射されると、図８（ｂ）に示す
ように、Ｓｉ−ＣＨ3 の結合がＳｉ−Ｏの結合に変わ
る。このようにして、ＭＳＱ膜表面が組成的に変化して
二酸化シリコン（ＳｉＯ 2 ）膜が改質層として形成され
る。このような改質層の比誘電率は３．９程度であり、
シリコン窒化膜の７．５程度、シリコンオキシナイトラ
イド膜の５．５よりも大幅に低減することになる。
の改質とその効果について説明する。図８（ａ）に示す
ように、ＭＳＱ膜は［ＣＨ3 ＳｉＯ3/2 ］ｎの構造にな
っている。このＭＳＱ膜表面に酸素イオンのような酸化
力のある荷電ビームが照射されると、図８（ｂ）に示す
ように、Ｓｉ−ＣＨ3 の結合がＳｉ−Ｏの結合に変わ
る。このようにして、ＭＳＱ膜表面が組成的に変化して
二酸化シリコン（ＳｉＯ 2 ）膜が改質層として形成され
る。このような改質層の比誘電率は３．９程度であり、
シリコン窒化膜の７．５程度、シリコンオキシナイトラ
イド膜の５．５よりも大幅に低減することになる。
【００６３】この場合も、ＭＳＱ膜から改質層への変化
は急峻にはならない。この間には遷移領域が存在し、Ｍ
ＳＱ膜から改質層へは緩やかに遷移することが確認され
ている。このようにして、第１の実施の形態で説明した
のと同様に、ＭＳＱ膜と改質層との密着性は非常に高い
ものとなる。
は急峻にはならない。この間には遷移領域が存在し、Ｍ
ＳＱ膜から改質層へは緩やかに遷移することが確認され
ている。このようにして、第１の実施の形態で説明した
のと同様に、ＭＳＱ膜と改質層との密着性は非常に高い
ものとなる。
【００６４】上記の酸素イオン照射も、上述のＥＣＲ装
置で酸素ガスをプラズマ励起し、数百ｅＶ程度の加速電
圧でプラズマイオンを引き出し、上記の運動エネルギー
を有する酸素イオンを照射することで簡単に行われる。
この場合には、半導体基板が温度１００℃程度に加熱さ
れていると効果的である。ここで、プラズマイオンのド
ーズ量は１０14／ｃｍ2 〜１０16／ｃｍ2 に設定される
とよい。また、この場合には、酸素ガスの代わりに亜酸
化窒素（Ｎ2 Ｏ）あるいは一酸化窒素（ＮＯ）ガスが用
いられてもよい。
置で酸素ガスをプラズマ励起し、数百ｅＶ程度の加速電
圧でプラズマイオンを引き出し、上記の運動エネルギー
を有する酸素イオンを照射することで簡単に行われる。
この場合には、半導体基板が温度１００℃程度に加熱さ
れていると効果的である。ここで、プラズマイオンのド
ーズ量は１０14／ｃｍ2 〜１０16／ｃｍ2 に設定される
とよい。また、この場合には、酸素ガスの代わりに亜酸
化窒素（Ｎ2 Ｏ）あるいは一酸化窒素（ＮＯ）ガスが用
いられてもよい。
【００６５】この第２の実施の形態での効果は、第１の
実施の形態で説明したものと同じである。しかし、この
ＭＳＱ膜の誘電率はＨＳＱ膜のそれより小さく、更に上
記改質層の誘電率は、上記ＳＲＯ層の誘電率より小さ
い。このために、この方法で形成される配線構造では、
寄生容量が更に低減でき半導体装置の高速化が促進され
るようになる。なお、上記改質層としては、第１の実施
の形態で説明したのと同様な方法で形成される上記ＳＲ
Ｏ層であってもよい。
実施の形態で説明したものと同じである。しかし、この
ＭＳＱ膜の誘電率はＨＳＱ膜のそれより小さく、更に上
記改質層の誘電率は、上記ＳＲＯ層の誘電率より小さ
い。このために、この方法で形成される配線構造では、
寄生容量が更に低減でき半導体装置の高速化が促進され
るようになる。なお、上記改質層としては、第１の実施
の形態で説明したのと同様な方法で形成される上記ＳＲ
Ｏ層であってもよい。
【００６６】本発明の実施の形態では、ダマシン配線構
造あるいはデュアルダマシン配線構造について説明し
た。本発明は、これらに限定されるものでなく、通常の
配線構造の層間絶縁膜にも適用できるものである。
造あるいはデュアルダマシン配線構造について説明し
た。本発明は、これらに限定されるものでなく、通常の
配線構造の層間絶縁膜にも適用できるものである。
【００６７】また、上記のシルセスキオキサン類は、Ｈ
ＳＱ膜、ＭＳＱ膜以外にメチレーテッドハイドロゲンシ
ルセスキオキサン、フルオリネーテッドシルセスキオキ
サンであっても、本発明は同様に適用できるものであ
る。更には、上記のような表面改質される層間絶縁膜
は、Ｓｉ−Ｈ結合、Ｓｉ−ＣＨ3 結合、Ｓｉ−Ｆ結合の
うち少なくとも１つの結合を含むポーラスシリカで構成
されてもよいことに言及しておく。
ＳＱ膜、ＭＳＱ膜以外にメチレーテッドハイドロゲンシ
ルセスキオキサン、フルオリネーテッドシルセスキオキ
サンであっても、本発明は同様に適用できるものであ
る。更には、上記のような表面改質される層間絶縁膜
は、Ｓｉ−Ｈ結合、Ｓｉ−ＣＨ3 結合、Ｓｉ−Ｆ結合の
うち少なくとも１つの結合を含むポーラスシリカで構成
されてもよいことに言及しておく。
【００６８】なお、本発明は、上記の実施の形態に限定
されず、本発明の技術思想の範囲内において、実施の形
態が適宜変更され得る。
されず、本発明の技術思想の範囲内において、実施の形
態が適宜変更され得る。
【００６９】
【発明の効果】以上に説明したように、本発明の特徴
は、配線構造において、Ｓｉ−Ｏベースの塗布膜等から
成る低誘電率膜を配線層間の層間絶縁膜とし、上記層間
絶縁膜の表面を荷電ビーム照射で変質させてその表面に
比較的誘電率の低い改質層を形成するところにある。そ
して、ダマシン配線構造あるいはデュアルダマシン配線
構造の形成において、この改質層がそのままエッチング
ストッパ膜あるいはＣＭＰ用ストッパ膜として機能す
る。また、このような改質層は、上記層間絶縁膜との界
面で徐々に変質する構造をとっており、改質層と層間絶
縁膜との密着性は非常に高くなる。
は、配線構造において、Ｓｉ−Ｏベースの塗布膜等から
成る低誘電率膜を配線層間の層間絶縁膜とし、上記層間
絶縁膜の表面を荷電ビーム照射で変質させてその表面に
比較的誘電率の低い改質層を形成するところにある。そ
して、ダマシン配線構造あるいはデュアルダマシン配線
構造の形成において、この改質層がそのままエッチング
ストッパ膜あるいはＣＭＰ用ストッパ膜として機能す
る。また、このような改質層は、上記層間絶縁膜との界
面で徐々に変質する構造をとっており、改質層と層間絶
縁膜との密着性は非常に高くなる。
【００７０】このために、配線構造の層間絶縁膜にＳｉ
−Ｏベースの低誘電率膜が効果的に使用できるようにな
り、配線間の寄生容量が大幅に低減する。また、ダマシ
ン配線構造の製造のためのＣＭＰ工程で従来の技術で生
じていたストッパ膜の剥がれという問題は皆無になる。
更には、多層配線構造を有する半導体装置の製造コスト
の低減が容易になる。
−Ｏベースの低誘電率膜が効果的に使用できるようにな
り、配線間の寄生容量が大幅に低減する。また、ダマシ
ン配線構造の製造のためのＣＭＰ工程で従来の技術で生
じていたストッパ膜の剥がれという問題は皆無になる。
更には、多層配線構造を有する半導体装置の製造コスト
の低減が容易になる。
【００７１】本発明は、半導体素子の微細化に伴う半導
体装置の高集積化、高速化および多機能化を促進する。
体装置の高集積化、高速化および多機能化を促進する。
【図１】本発明の第１の実施の形態を説明するための配
線構造の断面図である。
線構造の断面図である。
【図２】上記配線構造の製造工程順の断面図である。
【図３】上記配線構造の製造工程順の断面図である。
【図４】上記実施の形態での層間絶縁膜の表面改質を説
明するための模式図である。
明するための模式図である。
【図５】本発明の第２の実施の形態を説明するための配
線構造の断面図である。
線構造の断面図である。
【図６】上記配線構造の製造工程順の断面図である。
【図７】上記配線構造の製造工程順の断面図である。
【図８】上記実施の形態での層間絶縁膜の表面改質を説
明するための模式図である。
明するための模式図である。
【図９】従来の技術を説明するための配線構造の断面図
である。
である。
【図１０】従来の技術を説明するための配線構造の製造
工程順の断面図である。
工程順の断面図である。
【図１１】従来の技術を説明するための配線構造の製造
工程順の断面図である。
工程順の断面図である。
１，１０１ 第１配線層 ２，１０２ 保護絶縁膜 ３，１０３ 第１のＨＳＱ膜 ４ 第１のＳＲＯ層 ５，１０５ 第２のＨＳＱ膜 ６ 第２のＳＲＯ層 ７，１０７ ヴィアホール ８，１０８ 配線溝 ９，１０９ バリア層 １０，１０ａ，１１０，１１０ａ 溝配線 １１ アルゴンイオン １２，１１１ 第１レジストマスク １３，１１２ 第２レジストマスク １４，１１３ Ｃｕ膜 １５ 第１のＭＳＱ膜 １６ 第１改質層 １７ 第２のＭＳＱ膜 １８ 第２改質層 １９ 酸素イオン １０４ エッチングストッパ膜 １０６ ＣＭＰ用ストッパ膜
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5F033 HH11 JJ11 KK09 KK11 MM02 MM12 MM13 NN06 NN07 QQ09 QQ11 QQ12 QQ25 QQ37 QQ48 QQ49 QQ54 RR01 RR04 RR09 RR20 RR25 XX12 XX24 5F045 AB32 AC08 BB16 BB17 CB05 DC51 DC63 HA19
Claims (13)
- 【請求項１】 半導体基板上の配線構造において、配線
層間に形成される層間絶縁膜の表面が組成的に変化し改
質層となっていることを特徴とする半導体装置。 - 【請求項２】 半導体基板上の配線構造において、配線
層間に第１の層間絶縁膜と第２の層間絶縁膜とがこの順
に積層され、前記第１の層間絶縁膜あるいは第２の層間
絶縁膜の表面が、それぞれの層間絶縁膜とは組成的に変
化し改質層となっていることを特徴とする半導体装置。 - 【請求項３】 前記層間絶縁膜、第１の層間絶縁膜およ
び第２の層間絶縁膜は、シルセスキオキサン類、あるい
は、Ｓｉ−Ｈ結合、Ｓｉ−ＣＨ3 結合、Ｓｉ−Ｆ結合の
うち少なくとも１つの結合を含むポーラスシリカで構成
されて、前記改質層は過剰シリコンを含有するシリコン
酸化膜、あるいは二酸化シリコン膜で構成されているこ
とを特徴とする請求項１または請求項２記載の半導体装
置。 - 【請求項４】 前記シルセスキオキサン類は、ハイドロ
ゲンシルセスキオキサン（Hydrogen Silsesquioxan
e）、メチルシルセスキオキサン（Methyl Silsesquioxa
ne）、メチレーテッドハイドロゲンシルセスキオキサン
（Methylated Hydrogen Silsesquioxane）、フルオリネ
ーテッドシルセスキオキサン（Furuorinated Silsesqui
oxane）であることを特徴とする請求項３記載の半導体
装置。 - 【請求項５】 前記層間絶縁膜、第１の層間絶縁膜ある
いは第２の層間絶縁膜の所定の領域に配線溝が形成さ
れ、前記配線溝に導電体膜が充填された溝配線が形成さ
れていることを特徴とする請求項１から請求項４のうち
１つの請求項に記載の半導体装置。 - 【請求項６】 前記第１の層間絶縁膜下に第１の配線層
が形成され、前記第２の層間絶縁膜の所定の領域に溝配
線構造の第２の配線層が形成され、前記第１の層間絶縁
膜に形成されたヴィアホールを通して前記第１の配線層
と前記第２の配線層とが電気接続されていることを特徴
とする請求項２、請求項３または請求項４記載の半導体
装置。 - 【請求項７】 半導体基板上にシルセスキオキサン類、
あるいは、Ｓｉ−Ｈ結合、Ｓｉ−ＣＨ3 結合、Ｓｉ−Ｆ
結合のうち少なくとも１つの結合を含むポーラスシリカ
から成る層間絶縁膜を形成する工程と、前記層間絶縁膜
表面に荷電ビームを照射し前記層間絶縁膜の表面を過剰
シリコンを含有するシリコン酸化膜あるいは二酸化シリ
コン膜に改質する工程とを含むことを特徴とする半導体
装置の製造方法。 - 【請求項８】 半導体基板上にシルセスキオキサン類、
あるいは、Ｓｉ−Ｈ結合、Ｓｉ−ＣＨ3 結合、Ｓｉ−Ｆ
結合のうち少なくとも１つの結合を含むポーラスシリカ
から成る第１の層間絶縁膜を形成しその表面に荷電ビー
ムを照射して前記第１の層間絶縁膜表面に第１の改質層
を設ける工程と、前記第１の改質層上にシルセスキオキ
サン類、あるいは、Ｓｉ−Ｈ結合、Ｓｉ−ＣＨ3 結合、
Ｓｉ−Ｆ結合のうち少なくとも１つの結合を含むポーラ
スシリカから成る第２の層間絶縁膜を形成しその表面に
荷電ビームを照射して前記第２の層間絶縁膜表面に第２
の改質層を設ける工程と、前記第１の層間絶縁膜と第１
の改質層にヴィアホールを形成し前記第２の層間絶縁膜
と第２の改質層に配線溝を形成し、更に前記ヴィアホー
ルと配線溝に導電体膜を充填する工程と、を含むことを
特徴とする半導体装置の製造方法。 - 【請求項９】 前記第１の改質層をエッチングストッパ
層として前記第１の層間絶縁膜を保護し前記第２の層間
絶縁膜を選択的にドライエッチングして前記配線溝を形
成することを特徴とする請求項８記載の半導体装置の製
造方法。 - 【請求項１０】 前記第２の改質層を化学機械研磨のス
トッパ層として前記第２の層間絶縁膜を保護し化学機械
研磨でもって前記ヴィアホールと配線溝に導電体膜を充
填することを特徴とする請求項８または請求項９記載の
半導体装置の製造方法。 - 【請求項１１】 前記シルセスキオキサン類は、ハイド
ロゲンシルセスキオキサン（Hydrogen Silsesquioxan
e）、メチルシルセスキオキサン（Methyl Silsesquioxa
ne）、メチレーテッドハイドロゲンシルセスキオキサン
（Methylated Hydrogen Silsesquioxane）、フルオリネ
ーテッドシルセスキオキサン（Furuorinated Silsesqui
oxane）であることを特徴とする請求項７から請求項１
０のうち１つの請求項に記載の半導体装置の製造方法。 - 【請求項１２】 前記第１の改質層あるいは第２の改質
層が、過剰シリコンを含有するシリコン酸化膜あるいは
二酸化シリコン膜から成ることを特徴とする請求項８か
ら請求項１１のうち１つの請求項に記載の半導体装置の
製造方法。 - 【請求項１３】 前記荷電ビームは希ガスあるいは酸素
ガスのイオン化されたものであることを特徴とする請求
項７または請求項１２記載の半導体装置の製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000033720A JP2001223269A (ja) | 2000-02-10 | 2000-02-10 | 半導体装置およびその製造方法 |
| KR1020010005853A KR20010082057A (ko) | 2000-02-10 | 2001-02-07 | 반도체장치 및 그 제조방법 |
| US09/779,584 US6670709B2 (en) | 2000-02-10 | 2001-02-09 | Semiconductor device and method of manufacturing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000033720A JP2001223269A (ja) | 2000-02-10 | 2000-02-10 | 半導体装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001223269A true JP2001223269A (ja) | 2001-08-17 |
Family
ID=18558156
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000033720A Pending JP2001223269A (ja) | 2000-02-10 | 2000-02-10 | 半導体装置およびその製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6670709B2 (ja) |
| JP (1) | JP2001223269A (ja) |
| KR (1) | KR20010082057A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100689825B1 (ko) | 2005-02-14 | 2007-03-08 | 삼성전자주식회사 | 희생막을 이용한 반도체 소자의 형성방법들 |
| WO2007032563A1 (ja) * | 2005-09-16 | 2007-03-22 | Nec Corporation | 配線構造並びに半導体装置及びその製造方法 |
| JP2008053308A (ja) * | 2006-08-22 | 2008-03-06 | Nec Electronics Corp | 半導体装置の製造方法およびプラズマ処理装置 |
| US7563705B2 (en) | 2002-02-14 | 2009-07-21 | Nec Electronics Corporation | Manufacturing method of semiconductor device |
| JP2010153668A (ja) * | 2008-12-25 | 2010-07-08 | Consortium For Advanced Semiconductor Materials & Related Technologies | 半導体装置の製造方法 |
Families Citing this family (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6913796B2 (en) * | 2000-03-20 | 2005-07-05 | Axcelis Technologies, Inc. | Plasma curing process for porous low-k materials |
| US6759098B2 (en) * | 2000-03-20 | 2004-07-06 | Axcelis Technologies, Inc. | Plasma curing of MSQ-based porous low-k film materials |
| JP4778660B2 (ja) * | 2001-11-27 | 2011-09-21 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
| JP2003234402A (ja) * | 2002-02-12 | 2003-08-22 | Tokyo Electron Ltd | 半導体製造方法及び半導体製造装置 |
| JP3775354B2 (ja) * | 2002-06-20 | 2006-05-17 | 松下電器産業株式会社 | 半導体装置およびその製造方法 |
| US7186640B2 (en) * | 2002-06-20 | 2007-03-06 | Chartered Semiconductor Manufacturing Ltd. | Silicon-rich oxide for copper damascene interconnect incorporating low dielectric constant dielectrics |
| US20040002210A1 (en) * | 2002-06-28 | 2004-01-01 | Goldberg Cindy K. | Interconnect structure and method for forming |
| US7622399B2 (en) * | 2003-09-23 | 2009-11-24 | Silecs Oy | Method of forming low-k dielectrics using a rapid curing process |
| KR100680499B1 (ko) * | 2005-11-02 | 2007-02-08 | 동부일렉트로닉스 주식회사 | 반도체 소자 및 그 제조 방법 |
| JP2007243025A (ja) * | 2006-03-10 | 2007-09-20 | Toshiba Corp | 半導体装置及びその製造方法 |
| US7998873B2 (en) | 2007-06-15 | 2011-08-16 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method for fabricating low-k dielectric and Cu interconnect |
| US8524616B2 (en) * | 2008-11-12 | 2013-09-03 | Microchip Technology Incorporated | Method of nonstoichiometric CVD dielectric film surface passivation for film roughness control |
| KR101266620B1 (ko) * | 2010-08-20 | 2013-05-22 | 다이닛뽕스크린 세이조오 가부시키가이샤 | 기판처리방법 및 기판처리장치 |
| US8890288B2 (en) * | 2011-10-11 | 2014-11-18 | Broadcom Corporation | MOM capacitor having local interconnect metal plates and related method |
| US8664729B2 (en) * | 2011-12-14 | 2014-03-04 | Taiwan Semiconductor Manufacturing Company, Ltd. | Methods and apparatus for reduced gate resistance finFET |
| JP6071608B2 (ja) | 2012-03-09 | 2017-02-01 | 新日鐵住金ステンレス株式会社 | 耐酸化性に優れたフェライト系ステンレス鋼板 |
| KR102382826B1 (ko) * | 2015-09-08 | 2022-04-04 | 삼성전자주식회사 | 반도체 장치의 제조 방법 |
Family Cites Families (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2503565B2 (ja) * | 1988-01-21 | 1996-06-05 | 三菱電機株式会社 | 半導体装置の製造方法 |
| US5182231A (en) * | 1988-04-07 | 1993-01-26 | Hitachi, Ltd. | Method for modifying wiring of semiconductor device |
| JP2956482B2 (ja) * | 1994-07-29 | 1999-10-04 | 日本電気株式会社 | 半導体記憶装置及びその製造方法 |
| JPH0950968A (ja) * | 1995-08-04 | 1997-02-18 | Hitachi Ltd | 半導体素子製造方法および半導体素子 |
| US5880018A (en) * | 1996-10-07 | 1999-03-09 | Motorola Inc. | Method for manufacturing a low dielectric constant inter-level integrated circuit structure |
| JPH10116904A (ja) | 1996-10-11 | 1998-05-06 | Sony Corp | 半導体装置の製造方法 |
| JP2910713B2 (ja) * | 1996-12-25 | 1999-06-23 | 日本電気株式会社 | 半導体装置の製造方法 |
| JP3713869B2 (ja) | 1997-02-17 | 2005-11-09 | ソニー株式会社 | 半導体装置の製造方法 |
| JP3222404B2 (ja) * | 1997-06-20 | 2001-10-29 | 科学技術振興事業団 | 半導体基板表面の絶縁膜の形成方法及びその形成装置 |
| JPH1187497A (ja) * | 1997-09-03 | 1999-03-30 | Nec Corp | 半導体装置の製造方法 |
| JPH11274296A (ja) | 1998-03-20 | 1999-10-08 | Nec Corp | 多層配線構造及びその形成方法 |
| US6265780B1 (en) * | 1998-12-01 | 2001-07-24 | United Microelectronics Corp. | Dual damascene structure for the wiring-line structures of multi-level interconnects in integrated circuit |
| JP3819604B2 (ja) * | 1998-08-31 | 2006-09-13 | 株式会社東芝 | 成膜方法 |
| US6071809A (en) * | 1998-09-25 | 2000-06-06 | Rockwell Semiconductor Systems, Inc. | Methods for forming high-performing dual-damascene interconnect structures |
| US6037668A (en) * | 1998-11-13 | 2000-03-14 | Motorola, Inc. | Integrated circuit having a support structure |
| US6252303B1 (en) * | 1998-12-02 | 2001-06-26 | Advanced Micro Devices, Inc. | Intergration of low-K SiOF as inter-layer dielectric |
| US6281584B1 (en) * | 1998-12-02 | 2001-08-28 | Advanced Micro Devices, Inc. | Integrated circuit with improved adhesion between interfaces of conductive and dielectric surfaces |
| JP2000349153A (ja) | 1999-03-26 | 2000-12-15 | Sanyo Electric Co Ltd | 半導体装置及び半導体装置の製造方法 |
| JP2000323569A (ja) | 1999-05-11 | 2000-11-24 | Hitachi Ltd | 半導体集積回路装置およびその製造方法 |
| JP4554011B2 (ja) * | 1999-08-10 | 2010-09-29 | ルネサスエレクトロニクス株式会社 | 半導体集積回路装置の製造方法 |
| JP4002704B2 (ja) | 1999-12-14 | 2007-11-07 | 松下電器産業株式会社 | 半導体装置の製造方法 |
| JP3803523B2 (ja) | 1999-12-28 | 2006-08-02 | 株式会社東芝 | ドライエッチング方法及び半導体装置の製造方法 |
| US6294832B1 (en) * | 2000-04-10 | 2001-09-25 | National Science Council | Semiconductor device having structure of copper interconnect/barrier dielectric liner/low-k dielectric trench and its fabrication method |
-
2000
- 2000-02-10 JP JP2000033720A patent/JP2001223269A/ja active Pending
-
2001
- 2001-02-07 KR KR1020010005853A patent/KR20010082057A/ko not_active Abandoned
- 2001-02-09 US US09/779,584 patent/US6670709B2/en not_active Expired - Fee Related
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7563705B2 (en) | 2002-02-14 | 2009-07-21 | Nec Electronics Corporation | Manufacturing method of semiconductor device |
| KR100689825B1 (ko) | 2005-02-14 | 2007-03-08 | 삼성전자주식회사 | 희생막을 이용한 반도체 소자의 형성방법들 |
| WO2007032563A1 (ja) * | 2005-09-16 | 2007-03-22 | Nec Corporation | 配線構造並びに半導体装置及びその製造方法 |
| US8039921B2 (en) | 2005-09-16 | 2011-10-18 | Nec Corporation | Wiring structure, semiconductor device and manufacturing method thereof |
| US8592283B2 (en) | 2005-09-16 | 2013-11-26 | Renesas Electronics Corporation | Wiring structure, semiconductor device and manufacturing method thereof |
| JP2008053308A (ja) * | 2006-08-22 | 2008-03-06 | Nec Electronics Corp | 半導体装置の製造方法およびプラズマ処理装置 |
| JP2010153668A (ja) * | 2008-12-25 | 2010-07-08 | Consortium For Advanced Semiconductor Materials & Related Technologies | 半導体装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20010082057A (ko) | 2001-08-29 |
| US20010017402A1 (en) | 2001-08-30 |
| US6670709B2 (en) | 2003-12-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2001223269A (ja) | 半導体装置およびその製造方法 | |
| US6255732B1 (en) | Semiconductor device and process for producing the same | |
| JP5671253B2 (ja) | 半導体装置の製造方法 | |
| JP3400770B2 (ja) | エッチング方法、半導体装置及びその製造方法 | |
| US9355955B2 (en) | Semiconductor device | |
| US6617244B2 (en) | Etching method | |
| US6479391B2 (en) | Method for making a dual damascene interconnect using a multilayer hard mask | |
| US8445377B2 (en) | Mechanically robust metal/low-k interconnects | |
| US7811924B2 (en) | Air gap formation and integration using a patterning cap | |
| US20040166680A1 (en) | Method of manufacturing semiconductor device | |
| CN1319148C (zh) | 具有改进的层间界面强度的半导体器件及其制备方法 | |
| JP2001077196A (ja) | 半導体装置の製造方法 | |
| CN101138085A (zh) | 具有原位嵌入的纳米层以改善机械性能的低k电介质CVD膜形成工艺 | |
| JP3193335B2 (ja) | 半導体装置の製造方法 | |
| US6495448B1 (en) | Dual damascene process | |
| JPH10223760A (ja) | アルミニウム相互接続のプラズマ処理による空気ギャップ形成の方法 | |
| JP3887175B2 (ja) | 半導体装置及びその製造方法 | |
| CN101241857A (zh) | 形成介电结构的方法以及半导体结构 | |
| US6812113B1 (en) | Process for achieving intermetallic and/or intrametallic air isolation in an integrated circuit, and integrated circuit obtained | |
| TWI323021B (en) | Forming a dual damascene structure without ashing-damaged ultra-low-k intermetal dielectric | |
| JP2003303880A (ja) | 積層層間絶縁膜構造を利用した配線構造およびその製造方法 | |
| KR101152203B1 (ko) | 반도체 장치 및 그의 제조 방법 | |
| JPH08306787A (ja) | 半導体装置及び半導体装置の製造方法 | |
| US20040219795A1 (en) | Method to improve breakdown voltage by H2 plasma treat | |
| JP2005005697A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20021217 |