[go: up one dir, main page]

JP4046088B2 - 立体的電子回路装置およびその中継基板と中継枠 - Google Patents

立体的電子回路装置およびその中継基板と中継枠 Download PDF

Info

Publication number
JP4046088B2
JP4046088B2 JP2004025238A JP2004025238A JP4046088B2 JP 4046088 B2 JP4046088 B2 JP 4046088B2 JP 2004025238 A JP2004025238 A JP 2004025238A JP 2004025238 A JP2004025238 A JP 2004025238A JP 4046088 B2 JP4046088 B2 JP 4046088B2
Authority
JP
Japan
Prior art keywords
circuit board
relay
board
electronic component
lead
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004025238A
Other languages
English (en)
Other versions
JP2005217348A (ja
Inventor
正浩 小野
繁 近藤
和宏 西川
能彦 八木
一人 西田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2004025238A priority Critical patent/JP4046088B2/ja
Priority to US10/985,325 priority patent/US7613010B2/en
Priority to CNB2004101007061A priority patent/CN100563405C/zh
Publication of JP2005217348A publication Critical patent/JP2005217348A/ja
Application granted granted Critical
Publication of JP4046088B2 publication Critical patent/JP4046088B2/ja
Priority to US12/562,444 priority patent/US20100008056A1/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H01L2924/15155—Shape the die mounting substrate comprising a recess for hosting the device the shape of the recess being other than a cuboid
    • H01L2924/15156—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/162—Disposition
    • H01L2924/1627—Disposition stacked type assemblies, e.g. stacked multi-cavities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Structure Of Printed Boards (AREA)
  • Combinations Of Printed Boards (AREA)

Description

本発明は、電子部品を実装した回路モジュール等をベース回路基板上に中継する立体的電子回路装置に関する。
近年、絶縁回路基板上に抵抗、コンデンサや半導体素子等を実装する電子回路装置においては、機器の軽薄短小化に伴い、実装の高密度化が強く求められている。
従来、この種の電子回路装置において、部品実装の高密度化は、配線ピッチの微細化や複数枚の電子回路基板を積み重ね構成により実現していた。
例えば、下記の特許文献１に記載された電子回路装置は、図１４に示すように、上下両面にビアホール３２０で導通する球状半田３８０、３９０で仮止めしたスペーサ３６０をベースプリント回路基板３１０およびモジュール回路基板３５０間に仮固定した状態で一括リフロー半田付けし、スペーサ３６０を介してベースプリント回路基板３１０に表面実装部品３３０や半導体ベアチップ３４０等が実装されたモジュール回路基板３５０を積層した構造である。
また、下記の特許文献２に記載の電子回路装置は、図１５に示すように、外周囲を導電性の物質でコーティングされた耐熱性弾性体４００を一方の電子回路基板４１０の接続用ランド４２０に半田付けし、他方の電子回路基板４３０の接続用ランド４４０にクリップやボルト４７０等で圧着するものである。それにより、表面実装部品４５０や半導体ベアチップ４６０等が実装された両電子回路基板４１０、４３０を上下に積層した構造である。
さらに、下記の特許文献３に記載された電子回路装置は、図１６に示すように、モジュール用回路基板５００にＩＣパッケージ５１０と受動部品５２０、５３０を実装したＩＣモジュールと、マザーボード５４０とを、接続用チップ５５０を１介して機械的および電気的に接続した構造である。
また、上記以外にも一般的な接続部品であるコネクタを用いて接合する方法等もある。
特開２００１−１７７２３５号公報 特開２００１−２６７７１５号公報 特開平６−２６０７３６号公報
モバイル機器の高機能化と軽薄短小化が進む中で、平面的な電子回路装置では、接続ピッチの微細化や隣接の部品間の間隔縮小等により実装密度の向上をはかるには限界がある。そのために３次元的にモジュール回路基板を積層して高密度化がはかられている。特許文献１のスペーサ３６０および特許文献３の接続用チップ５５０は、ガラスエポキシ回路基板の上下面に形成されたランドと対応するランド間を接続する導電性ビアまたはビアホール３２０を介して３次元的に接続するものである。しかし、スペーサ３６０または接続用チップ５５０は対向するモジュール回路基板間を電気的、機械的に接続するものであり、それらには半導体素子等の電子部品は実装されていない。また、特許文献２の積層されたモジュール回路基板間の固定にクリップやボルト等を用いた場合、固定や接続部材の占有する面積が増加するため実装面積が減少する。また、モジュール回路基板間の接続端子数の増加により、モジュール回路基板の接続に占める接続コネクタの面積が増大している。
従って、モジュール回路基板間の接続面積の増大により実装密度を上げることができないという課題がある。
本発明は、上記従来の課題を解決し、高密度実装を実現できる立体的電子回路装置を提供することを目的とする。
上記課題を解決するために、本発明の立体的電子回路装置は、第１の回路基板と、第２の回路基板と、窪み部を備え、窪み部に電子部品を搭載すると共に電子部品からの引き出し配線を設け、引き出し配線と第１の回路基板と第２の回路基板とを接続するためのランド部が上下面に形成された中継基板とからなり、第１の回路基板と第２の回路基板が中継基板を介して３次元的に接続される構成とするものである。この構成により、第１の回路基板と第２の回路基板を接続する中継基板の窪み部にも電子部品を実装できるため実装密度を向上させた立体的電子回路装置を実現できる。
また、第１の回路基板と第２の回路基板の少なくとも一方に他の電子部品が実装される構成としてもよい。
また、窪み部を中継基板の上下面や側面の少なくとも一部に設け電子部品を搭載する構成としてもよい。この構成により、さらなる高密度実装ができる。
また、電子部品をモールド樹脂で封止する構成としてもよい。この構成により、信頼性を向上させることができる。
また、第１の回路基板と第２の回路基板に搭載された他の電子部品と、対向する窪み部に搭載された電子部品とが、互いに重ならない位置に搭載される構成としてもよい。この構成により、立体的電子回路装置の低背化を実現できる。
また、中継基板を複数個連結する構成としてもよい。この構成により、さらに実装密度の向上がはかられる。
また、第１の回路基板と第２の回路基板と、側面に電子部品を搭載すると共に電子部品からの引き出し配線を設け、引き出し配線と第１の回路基板と第２の回路基板とを接続するためのランド部が上下面に形成された中継枠とを有し、第１の回路基板と第２の回路基板が中継枠を介して３次元的に接続される構成としてもよい。
また、中継基板や中継枠の側面に設けた基板接続配線や内部に設けられたビアホールと中継基板や中継枠の上下面の設けた基板接続ランドを介して第１の回路基板と第２の回路基板を接続する構成としてもよい。
また、中継基板や中継枠の側面にインダクタやアンテナを形成してもよい。これにより、小型で、かつ多機能化した立体的電子回路装置を実現できる。
また、中継基板、または中継枠の側面にシールド電極、またはシールド層を設ける構成としてもよい。この構成により、電子部品の不要輻射や外来ノイズの影響を低減できる。
また、第１の回路基板と第２の回路基板の少なくとも一方をフレキシブル回路基板としてもよい。この構成により、別の電子回路装置と配置上の制約もなく接続できる。
本発明の立体的電子回路装置は、第１の回路基板と第２の回路基板を中継する中継基板の窪み部や中継枠の側面に電子部品を搭載することにより、回路基板間の接続面積を確保しながら高密度実装を実現できる。また、第１の回路基板または第２の回路基板に実装した他の電子部品と中継基板や中継枠に搭載した電子部品とを最短距離で電気的に接続することができ、立体的電子回路装置の周波数特性が向上する。
さらに、中継基板または中継枠の側面にシールド電極またはシールド層を設けることにより不要輻射ノイズを減らすことができる。
以下、本発明の実施の形態について、図面を参照しながら説明する。
（第１の実施の形態）
図１は、本発明の第１の実施の形態に係る立体的電子回路装置の構造図である。図１（ａ）は図１（ｂ）のＡ−Ａ’からみた断面図、図１（ｂ）は図１（ａ）中の中継基板１０の斜視図である。なお、図１（ａ）の中継基板１０は、内部を詳細に示すために誇張して示しているが、基本的に図１（ｂ）の中継基板１０と異なるものではない。また、以下の各実施の形態においても同様である。
この立体的電子回路装置は第１の回路基板２０と第２の回路基板３０が中継基板１０を介して、接続部材４０により電気的、機械的に接続される３次元接続構造である。そして、第１の回路基板２０は、他の回路基板と接続される接続配線基板の一部であってもよく、また第２の回路基板３０は、いわゆるマザーボードの一部であってもよい。つまり、中継基板１０は、第１の回路基板２０と第２の回路基板３０を接続するコネクタ機能を有するものである。ここで、接続部材４０は、半田ボール、マイクロコネクタ、ヒートシールコネクタ、異方導電性フィルムや半田バンプ等の各種バンプが用いられる。そして、接続部材４０を介して、中継基板１０と第１の回路基板２０や第２の回路基板３０とが圧接により接続される。また、図１（ｂ）に示すように、中継基板１０は窪み部１６を有する。窪み部１６には、電子部品５０が搭載されるとともに電子部品５０からの引き出し配線６０が設けられる。中継基板１０の上下面１７には引き出し配線６０と第１の回路基板２０または第２の回路基板３０とを接続するためのランド部７０が設けられる。また、ランド部７０を有する側面とは別の側面には、第１の回路基板２０と第２の回路基板３０を接続するための基板接続配線１４０を備え、基板接続配線１４０は、上下面１７の基板接続ランド８０に接続されている。
第１の回路基板２０と第２の回路基板３０は、電極９０、導電性ビア１００と絶縁基材９５から構成される、または、さらに他の電子部品１１０、１２０を実装して構成される両面基板または多層配線基板である。各電子部品５０、１１０、１２０の電極は半田または導電性接着剤等の接続部材１３０により、それぞれの対応する電極と電気的に接続されている。ここで、各電子部品５０、１１０、１２０は、ＩＣ、ＬＳＩ等の半導体素子や抵抗、コンデンサ、インダクタ等の一般の受動部品である。また、ベアチップ形状の電子部品をフリップチップ実装またはワイヤボンディング接続で実装することも可能である。
なお、第１の回路基板２０や第２の回路基板３０には、一般の樹脂基板や無機基板を用いることができる。特に、ガラスエポキシ基板やアラミド基材を用いた基板やビルドアップ基板、ガラスセラミック基板、アルミナ基板等が好ましい。中継基板１０は、一般の熱可塑性樹脂や熱硬化性樹脂等を用いる。熱可塑性樹脂の場合、射出成形や加工によって所望の形状に成型することが可能である。また、熱硬化性樹脂の場合、硬化物を切削加工することで所望の形状にすることができる。熱可塑性樹脂としてはＰＰＡ（ポリフタルアミド）、ＰＰＳ（エンプラ）、ＰＢＴ、エステル系樹脂、ＬＣＰ（液晶ポリマー）、熱硬化性樹脂としては通常のエポキシ樹脂等を用いることが好ましい。中継基板１０にヤング率の小さい樹脂材料を用いることにより、第１の回路基板２０と第２の回路基板３０の間の熱膨張係数の差によって生じる応力を緩和することができる。
また、中継基板１０の立体配線は、導電性ペーストを用いた印刷法や基板面に貼り付けられた金属箔または基板面に析出させたメッキ層をレーザー加工する等の方法で作製される。立体配線材料としてはＡｇ、Ｓｎ、Ｚｎ、Ｐｄ、Ｂｉ、Ｎｉ、Ａｕ、Ｃｕ、Ｃ、Ｐｔ、Ｆｅ、Ｔｉ、Ｐｂの金属が用いられる。
上記の３次元接続構造の立体的電子回路装置により、中継基板１０に電子部品５０を実装できるため回路基板間の接続面積を確保しながら高密度実装を実現できる。また、第１の回路基板２０または第２の回路基板３０に実装した他の電子部品１１０、１２０と中継基板１０に搭載した電子部品５０とを最短距離で接続することにより、立体的電子回路装置の周波数特性が向上し、機器の高速動作を実現できる。
なお、中継基板１０の上下面１７にビアホール（図示せず）を設け、基板接続ランド８０を介して第１の回路基板２０と第２の回路基板３０とを接続する構成としてもよい。さらに、中継基板１０の上下の窪み部１６の電子部品５０間を接続するために、窪み部１６にビアホールを設け、引き出し配線６０等と接続することもできる。さらに、第１の回路基板２０と第２の回路基板３０を接続する必要がなければ、基板接続配線１４０、ビアホールや基板接続ランド８０を形成しなくてもよい。
なお、第１の回路基板２０には、他の電子部品１１０を実装せず、配線基板だけであってもよい。
また、接続強度や信頼性確保のために、各電子部品５０、１１０、１２０や窪み部１６をモールド樹脂でモールドする構成としてもよい。
さらに、同一の窪み部１６に複数の電子部品を搭載することもできる。
図２は、本発明の第１の実施の形態の別の例に係る立体的電子回路装置の構造図である。図２（ａ）は図２（ｂ）のＡ−Ａ’からみた断面図、図２（ｂ）は図２（ａ）中の中継基板１０の斜視図である。図１と同じ構成要素については、同一の符号をつけて、説明は省略する。図２では、電子部品１２５を中継基板１０の側面にも搭載する構成である。この場合、側面のサイズより小さい電子部品であれば、どんな電子部品でも搭載することが可能であるが、特にチップコンデンサやチップ抵抗の実装に適している。
また、図３は本発明の第１の実施の形態の別の例に係る立体的電子回路装置の構造図である。図３（ａ）は図３（ｂ）のＡ−Ａ’からみた断面図、図３（ｂ）は図３（ａ）中の中継基板１０の斜視図である。図１と同じ構成要素については同一の符号をつけて、説明は省略する。中継基板１０の同じ窪み部１６の中に薄板状またはチップ状の電子部品５０を積み重ねて搭載する構成である。
図４は、本発明の第１の実施の形態の別の例に係る立体的電子回路装置の構造図である。図４（ａ）は図４（ｂ）のＡ−Ａ’からみた断面図、図４（ｂ）および図４（ｃ）は、図４（ａ）中の中継基板１１のモールド樹脂１５０で封止する前後の状態を示す斜視図である。中継基板１１の窪み部１６に貫通孔１６０を設け、電子部品５０を樹脂モールドした際、下側の窪み部１６をモールド樹脂１５０でほぼ完全に充填するものである。これにより、中継基板１１と第２の回路基板３０との付着強度の向上と共に、電子部品５０をモールド樹脂１５０で封止することにより、信頼性が向上する。
また、図５は本発明の第１の実施の形態の別の例に係る立体的電子回路装置の構造図である。図５（ａ）は図５（ｂ）のＡ−Ａ’からみた断面図、図５（ｂ）は図５（ａ）中の中継基板１０の斜視図である。中継基板１０は、その側面に電磁的シールド効果を果たすシールド電極１７０を備えている点で、上記の他の実施の形態の立体的電子回路装置とは異なる。シールド電極１７０は、電子部品５０からの引き出し配線６０の内のグランド（接地）配線だけを側面まで延長して形成したり、第１の回路基板２０と第２の回路基板３０を接続する基板接続配線１４０のうち、グランド（接地）配線を束ねることにより形成される。この構成により、電子部品５０からの不要輻射の低減や外来ノイズによる回路の誤動作を防止できる。
また、図６の中継基板の斜視図に示すように、引き出し配線６０のうち、グランド（接地）につながる配線を側面で面状にしてシールド電極１７２にすることもできる。このようにすることで、電子部品５０等からの不要輻射を抑制する効果が一層高められる。
（第２の実施の形態）
図７は、本発明の第２の実施の形態に係る立体的電子回路装置の構造図である。図７（ａ）は図７（ｂ）のＡ−Ａ’からみた断面図、図７（ｂ）は図７（ａ）中の中継基板１２の斜視図である。図１と同じ構成要素については同じ符号をつけて、説明は省略する。図７において、中継基板１２の左側側面の窪み部１８に電子部品５０が搭載され、側面に電子部品５０からの引き出し配線６０および第１の回路基板２０と第２の回路基板３０とを接続する基板接続配線１４０が形成されている。さらに、中継基板１２の上下面１７には、引き出し配線６０と接続するランド部７０および基板接続配線１４０と接続する基板接続ランド８０が設けられている。また、中継基板１２の右側側面の窪み部１９にも電子部品５５が搭載され、モールド樹脂１５０でモールドされている。そして、モールド樹脂１５０の表面を平坦化し、その表面にグランド（接地）電極に接続されるシールド電極１７４を形成している。
この構成により、ノイズ源や外来ノイズに弱い電子部品５５等を分離してシールドすることができるため、信頼性が向上する。また、この構成の中継基板１２により、第１の回路基板２０と第２の回路基板３０を接続すると共に、電子部品５０、５５を側面に実装することができる。
なお、図７では、第１の回路基板２０、第２の回路基板３０は共に電極９０、導電性ビア１００と絶縁基材９５を備えた多層回路基板としているが、両面回路基板でもよい。
また、図８（ａ）の中継基板の斜視図に示すように、中継基板１２の対向する側面の基板接続配線１４０のグランド電極を相互に接続する側面接続配線８５を上下面１７に形成することも可能である。これによって、複数のグランド（接地）電極につながる配線間を接続してグランドを強化して電気的なノイズをシールドすることができる。さらに図８（ｂ）の斜視図に示すように、中継基板１２の上面または下面にベタ（面状）のシールド電極１８０を形成することで、グランド（接地）電極を強化したり、例えば電子部品５０等からの電気的なノイズをシールドすることも可能である。なお、第１の回路基板２０、第２の回路基板３０、および中継基板１２の構造、材料や形成法および接続部材４０は第１の実施の形態と同じである。
（第３の実施の形態）
図９は、本発明の第３の実施の形態に係る立体的電子回路装置の構造図である。図９（ａ）は図９（ｂ）のＡ−Ａ’からみた断面図、図９（ｂ）は図９（ａ）中の中継基板１３の斜視図である。図１と同じ構成要素については同じ符号をつけて、説明は省略する。この立体的電子回路装置は第１の回路基板２０と第２の回路基板３０が中継基板１３を介して、接続部材４０により電気的、機械的に接続された３次元接続構造になっている。中継基板１３は、上下面１７および側面にも窪み部１６を有し、それらの窪み部１６に電子部品５０、５７を搭載する構成である。また、電子部品５０からの引き出し配線６０と接続されるランド部７０ａ、側面に実装された電子部品５７からの引き出し配線６５と接続されるランド部７０ｂ、第１の回路基板２０と第２の回路基板３０とを接続するための基板接続ランド８０が中継基板１３の上下面１７に形成されている。
上記の３次元接続構造より、他の電子部品１２０を実装した第１の回路基板２０、第２の回路基板３０と共に、中継基板１３の上下の窪み部１６および側面の窪み部１６にも電子部品５０、５７を実装することにより、さらなる高密度実装を同時に達成できる。
なお、第１の回路基板２０、第２の回路基板３０および中継基板１３の構造、材料や形成法および接続部材４０は第１の実施の形態と同じである。
（第４の実施の形態）
図１０は、本発明の第４の実施の形態に係る立体電子回路装置の構造図である。図１０（ａ）は図１０（ｂ）のＡ−Ａ’からみた断面図である。本実施の形態に係る中継基板は、第１の実施の形態の中継基板１０を上下に２段に積み重ねて連結した構造である。各窪み部１６には、電子部品５０が搭載される。また、中継基板１０の上下面１７には、電子部品５０からの引き出し配線６０と第１の回路基板２０と第２の回路基板３０とを接続するためのランド部７０および中継基板１０間を接続するための接続端子１９０が設けられている。図１０（ｂ）は、中継基板１０の斜視図であって、電子部品５０の引き出し配線６０と上下面１７に第１の回路基板２０または第２の回路基板３０と接続するためのランド部７０および基板接続配線１４０を介して接続するための基板接続ランド８０が設けられている。そして、接続端子１９０は、図１０（ａ）のように、端面で互いに凹凸形状に成型されていて、これらを嵌め合わせることにより連結されている。なお、中継基板１０間の連結方法は、これに限らず、半田で接合してもよいし、電極どうしの圧接接合あるいは接触、導電性樹脂で接合してもよい。
本実施の形態では、中継基板１０が２段に積み重ねられているが、必要に応じてさらに多くの中継基板１０を積み重ねることもできる。さらに、中継基板を平面的に連結する構成や離散的に配置する構成としてもよい。これにより、第１の回路基板と第２の回路基板を安定して接続できる。
上記構成により、複数の中継基板１０を介して、第１の回路基板２０と第２の回路基板３０が接続される。また、窪み部１６に電子部品５０を多層に実装できるので、さらに高密度実装を実現できる。ここでは、第１の回路基板２０、第２の回路基板３０とも電極９０、導電性ビア１００と絶縁基材９５を備えた多層回路基板としているが、両面回路基板でもよい。
なお、第１の回路基板２０、第２の回路基板３０、および中継基板１０の構造、材料や形成法および接続部材４０は第１の実施の形態と同じである。
（第５の実施の形態）
図１１は、本発明の第５の実施の形態に係る立体的電子回路装置の断面図であり、第１の回路基板２０と第２の回路基板３０が中継基板１０を介して、接続部材４０により電気的、機械的に接続されている。図１と同じ構成要素については同じ符号をつけて、説明は省略する。中継基板１０の上下の窪み部１６には電子部品５０が接続部材１３０を用いて実装され、上下面１７の端部には電子部品５０からの引き出し配線６０に接続されるランド部７０および第１の回路基板２０と第２の回路基板３０とを接続する基板接続ランド（図示せず）が形成されている。中継基板１０の少なくとも一方の窪み部１６に実装された電子部品５０と第２の回路基板３０の上面または第１の回路基板３０の下面に実装された他の電子部品１１０、１２０とは、厚み方向または高さ方向からの投影で互いに重ならない位置に実装されている。
この構成により、立体的電子回路装置の高さ、または厚さを削減することができる。また、第１の回路基板２０と第２の回路基板３０とを接続し、電子部品５０も立体的に実装した中継基板１０により、立体的回路装置の低背化と高密度実装を同時に実現できる。
本実施の形態では、第１の回路基板２０、第２の回路基板３０とも電極９０、導電性ビア１００と絶縁基材９５とを備えた多層回路基板としているが、両面回路基板でもよい。
なお、第１の回路基板２０、第２の回路基板３０、および中継基板１０の構造、材料や形成法および接続部材４０は第１の実施の形態と同じである。
（第６の実施の形態）
図１２は、本発明の第６の実施の形態に係る立体的電子回路装置の断面図である。図１と同じ構成要素については同じ符号をつけて、説明は省略する。この立体的電子回路装置は、第１の回路基板２０と第２の回路基板３０とが中継枠２００を介して、接続部材４０により電気的、機械的に接続された構造である。
中継枠２００には第１の回路基板２０および第２の回路基板３０と接続するためのビアホール２１０が設けられている。中継枠２００の内側側面にはチップ状の電子部品５０が実装され、外側側面にはノイズ防止のための導電性のシールド層２２０が形成されている。第１の回路基板２０の電極と第２の回路基板３０の電極は接続部材４０、ビアホール２１０、接続部材４０を介して電気的、機械的に接続される。
また、中継枠２００の内側側面に実装された電子部品５０の電極は、引き出し配線（図示せず）と接続するランド部（図示せず）で接続部材４０を介して第１の回路基板２０または第２の回路基板３０の電極と接続される。
なお、中継枠２００の高さは、第１の回路基板２０の下面と第２の回路基板３０の上面に実装される他の電子部品１１０、１２０の高さと接続部材１３０の高さの和よりも高くしている。この構成により、中継枠２００は単なるスペーサとしての機能と共に、内側側面に電子部品５０を実装することによって実装密度を上げることができる。また、第１の回路基板２０または第２の回路基板３０に搭載した他の電子部品１１０、１２０と中継枠２００に搭載した電子部品５０とを最短距離で接続することにより、立体的電子回路装置の周波数特性が向上し、機器の高速化を実現できる。
図１３は、第６の実施の形態に係る立体的電子回路装置の中継枠２００の外側側面に巻き線等により、インダクタやループアンテナを形成した立体的電子回路装置の断面図である。一般的に、インダクタやループアンテナは大きなスペースが必要である。そこで、中継枠２００を周回形状を有するインダクタやループアンテナ２３０のボビンとして用いることにより、立体的電子回路装置のサイズを小型化するものである。
なお、巻き線の代わりに、中継枠２００の側面に金属膜を形成した後、これをコイル状にパターン化することによって、インダクタやループアンテナ２３０を形成することもできる。
上記構成により、この立体的電子回路装置は、無線で情報の授受をするＩＣチップ、つまりＩＣタグ等の実装に用いることができる。
また、中継枠２００は射出成形可能な樹脂材料を用いることにより、枠状で、かつ外側側面に巻き線用の溝を形成することも容易である。
また、第１の回路基板２０がセラミック基板で、第２の回路基板３０がガラスエポキシ基板である場合、中継枠２００にヤング率の小さい樹脂材料を用いることにより、セラミック基板とガラスエポキシ基板間の熱膨張係数の差によって生じる応力を緩和することができる。
なお、本発明の各実施の形態では、中継基板や中継枠の上下面に第１の回路基板と第２の回路基板を配置する構成で述べたが、これに限られず、第１の回路基板と第２の回路基板が略Ｌ字形状等に中継基板や中継枠で中継する構成としてもよい。
また、本発明で述べた各実施の形態は、相互に適用できることはいうまでもなく、また、これらの実施の形態に限定されるものでもない。
本発明の立体的電子回路装置は、第１の回路基板と第２の回路基板を中継基板または中継枠を介して接続する３次元接続構造であり、回路基板間を接合すると共に高密度実装を実現できる。そのため、高機能、多機能でコンパクト化が要望される携帯電話機等をはじめとする各種のモバイル機器に広く利用できる。
（ａ）本発明の第１の実施の形態に係る立体的電子回路装置の断面図（ｂ）同立体的電子回路装置の中継基板の斜視図 （ａ）本発明の第１の実施の形態の別の例に係る立体的電子回路装置の断面図（ｂ）同立体的電子回路装置の中継基板の斜視図 （ａ）本発明の第１の実施の形態の別の例に係る立体的電子回路装置の断面図（ｂ）同立体的電子回路装置の中継基板の斜視図 （ａ）本発明の第１の実施の形態の別の例に係る立体的電子回路装置の断面図（ｂ）同立体的電子回路装置の中継基板のモールド前の斜視図（ｃ）同立体的電子回路装置の中継基板のモールド後の斜視図 （ａ）本発明の第１の実施の形態の別の例に係る立体的電子回路装置の断面図（ｂ）同立体的電子回路装置の中継基板の斜視図 （ａ）本発明の第１の実施の形態の別の例に係るシールド電極を備えた中継基板の斜視図（ｂ）同別のシールド電極を備えた中継基板の斜視図 （ａ）本発明の第２の実施の形態に係る立体的電子回路装置の断面図（ｂ）同立体的電子回路装置の中継基板の斜視図 （ａ）本発明の第２の実施の形態の別の例に係るシールド電極を備えた中継基板の斜視図（ｂ）同別のシールド電極を備えた中継基板の斜視図 （ａ）本発明の第３の実施の形態に係る立体的電子回路装置の断面図（ｂ）同立体的電子回路装置の中継基板の斜視図 （ａ）本発明の第４の実施の形態に係る立体的電子回路装置の断面図（ｂ）同立体的電子回路装置の中継基板の斜視図 本発明の第５の実施の形態に係る立体的電子回路装置の断面図 本発明の第６の実施の形態に係る立体的電子回路装置の断面図 本発明の第６の実施の形態の別の例に係る立体的電子回路装置の断面図 従来（特許文献１）の電子回路装置の断面図 従来（特許文献２）の電子回路装置の断面図 従来（特許文献３）の電子回路装置の断面図
符号の説明
１０，１１，１２，１３ 中継基板
１６，１８，１９ 窪み部
１７ 上下面
２０ 第１の回路基板
３０ 第２の回路基板
４０，１３０ 接続部材
５０，５５，５７，１２５ 電子部品
６０，６５ 引き出し配線
７０，７０ａ，７０ｂ ランド部
８０ 基板接続ランド
８５ 側面接続配線
９０ （第１の回路基板または第２の回路基板の）電極
９５ 絶縁基材
１００ （第１の回路基板または第２の回路基板の）導電性ビア
１１０，１２０ 他の電子部品
１４０ 基板接続配線
１５０ モールド樹脂
１６０ 貫通孔
１７０，１７２，１７４，１８０ シールド電極
１９０ 接続端子
２００ 中継枠
２１０ ビアホール
２２０ シールド層
２３０ インダクタやループアンテナ

Claims (13)

  1. 第１の回路基板と、
    第２の回路基板と、
    側面に窪み部を有し、前記窪み部に電子部品が搭載されると共に、前記電子部品からの引き出し配線が設けられ、上下面に前記引き出し配線と前記第１の回路基板と前記第２の回路基板とを接続するためのランド部が形成された中継基板とを有し、
    前記第１の回路基板と前記第２の回路基板が前記中継基板を介して３次元的に接続されていることを特徴とする立体的電子回路装置。
  2. 第１の回路基板と、
    第２の回路基板と、
    側面の少なくとも一部および上下面の少なくとも一部に設けられた窪み部を有し、前記窪み部に電子部品が搭載されると共に、前記電子部品からの引き出し配線が設けられ、上下面に前記引き出し配線と前記第１の回路基板と前記第２の回路基板とを接続するためのランド部が形成された中継基板とを有し、
    前記第１の回路基板と前記第２の回路基板が前記中継基板を介して３次元的に接続されていることを特徴とする立体的電子回路装置。
  3. 第１の回路基板と、
    第２の回路基板と、
    側面に形成された電気的ノイズを遮蔽するためのシールド電極と窪み部とを有し、前記窪み部に電子部品が搭載されると共に、前記電子部品からの引き出し配線が設けられ、上下面に前記引き出し配線と前記第１の回路基板と前記第２の回路基板とを接続するためのランド部が形成された中継基板とを有し、
    前記第１の回路基板と前記第２の回路基板が前記中継基板を介して３次元的に接続されていることを特徴とする立体的電子回路装置。
  4. 前記中継基板の側面に電気的ノイズを遮蔽するためのシールド電極が形成されていることを特徴とする請求項１または２に記載の立体的電子回路装置。
  5. 第１の回路基板と、
    第２の回路基板と、
    側面に形成されたインダクタまたはループアンテナと、窪み部とを有し、前記窪み部に電子部品が搭載されると共に、前記電子部品からの引き出し配線が設けられ、上下面に前記引き出し配線と前記第１の回路基板と前記第２の回路基板とを接続するためのランド部が形成された中継基板とを有し、
    前記第１の回路基板と前記第２の回路基板が前記中継基板を介して３次元的に接続されていることを特徴とする立体的電子回路装置。
  6. 前記中継基板の側面にインダクタまたはループアンテナが形成されていることを特徴とする請求項１または２に記載の立体的電子回路装置。
  7. 第１の回路基板と、
    第２の回路基板と、
    側面に電磁ノイズ抑制のためのシールド層が形成され、側面に電子部品を実装すると共に前記電子部品からの引き出し配線が設けられ、上下面に前記引き出し配線と前記第１の回路基板と前記第２の回路基板とを接続するためのランド部が形成された中継枠とを有し、
    前記第１の回路基板と前記第２の回路基板が前記中継枠を介して３次元的に接続されていることを特徴とする立体的電子回路装置。
  8. 第１の回路基板と、
    第２の回路基板と、
    側面にインダクタまたはループアンテナが形成され電子部品を実装すると共に前記電子部品からの引き出し配線が設けられ、上下面に前記引き出し配線と前記第１の回路基板と前記第２の回路基板とを接続するためのランド部が形成された中継枠とを有し、
    前記第１の回路基板と前記第２の回路基板が前記中継枠を介して３次元的に接続されていることを特徴とする立体的電子回路装置。
  9. 側面に設けられた窪み部を有し、前記窪み部に電子部品が搭載されると共に、前記電子部品からの引き出し配線が設けられ、上下面に他の回路基板と接続するための前記引き出し配線と接続されるランド部が形成されたことを特徴とする中継基板。
  10. 側面の少なくとも一部および上下面の少なくとも一部に設けられた窪み部を有し、前記窪み部に電子部品が搭載されると共に、前記電子部品からの引き出し配線が設けられ、上下面に他の回路基板と接続するための前記引き出し配線と接続されるランド部が形成されたことを特徴とする中継基板。
  11. 側面に電気的ノイズを遮蔽するためのシールド電極が形成された窪み部を有し、前記窪み部に電子部品が搭載されると共に、前記電子部品からの引き出し配線が設けられ、上下面に他の回路基板と接続するための前記引き出し配線と接続されるランド部が形成されたことを特徴とする中継基板。
  12. 前記中継基板の側面に電気的ノイズを遮蔽するためのシールド電極が形成されていることを特徴とする請求項９または請求項１０に記載の中継基板。
  13. 側面に電磁ノイズ抑制のためのシールド層が形成され、少なくとも１つの側面に電子部品が実装されると共に、前記電子部品からの引き出し配線が設けられ、上下面に他の回路基板と接続するための前記引き出し配線と接続されるランド部が形成されたことを特徴とする中継枠。
JP2004025238A 2004-02-02 2004-02-02 立体的電子回路装置およびその中継基板と中継枠 Expired - Fee Related JP4046088B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2004025238A JP4046088B2 (ja) 2004-02-02 2004-02-02 立体的電子回路装置およびその中継基板と中継枠
US10/985,325 US7613010B2 (en) 2004-02-02 2004-11-10 Stereoscopic electronic circuit device, and relay board and relay frame used therein
CNB2004101007061A CN100563405C (zh) 2004-02-02 2004-12-10 立体电子电路装置及其中继基板和中继框
US12/562,444 US20100008056A1 (en) 2004-02-02 2009-09-18 Stereoscopic electronic circuit device, and relay board and relay frame used therein

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004025238A JP4046088B2 (ja) 2004-02-02 2004-02-02 立体的電子回路装置およびその中継基板と中継枠

Publications (2)

Publication Number Publication Date
JP2005217348A JP2005217348A (ja) 2005-08-11
JP4046088B2 true JP4046088B2 (ja) 2008-02-13

Family

ID=34907677

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004025238A Expired - Fee Related JP4046088B2 (ja) 2004-02-02 2004-02-02 立体的電子回路装置およびその中継基板と中継枠

Country Status (1)

Country Link
JP (1) JP4046088B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9408309B2 (en) 2013-06-17 2016-08-02 Olympus Corporation Electronic component mounting structure

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006057424A1 (ja) * 2004-11-24 2006-06-01 Matsushita Electric Industrial Co., Ltd. シールド付きコネクタおよび回路基板装置
JP2007103750A (ja) * 2005-10-06 2007-04-19 Murata Mfg Co Ltd 回路モジュール
KR101206030B1 (ko) * 2006-01-25 2012-11-28 삼성전자주식회사 알에프 모듈, 멀티 알에프 모듈 및 그 제조방법
KR101037229B1 (ko) * 2006-04-27 2011-05-25 스미토모 베이클리트 컴퍼니 리미티드 반도체 장치 및 반도체 장치의 제조 방법
JP4918373B2 (ja) * 2006-04-28 2012-04-18 オリンパス株式会社 積層実装構造体
JP4839950B2 (ja) * 2006-04-28 2011-12-21 パナソニック株式会社 中継用基板およびそれを用いた立体的電子回路構造体
JP4879992B2 (ja) * 2006-09-22 2012-02-22 パナソニック株式会社 回路装置
JP2009252893A (ja) * 2008-04-03 2009-10-29 Elpida Memory Inc 半導体装置
JP5331527B2 (ja) * 2009-03-18 2013-10-30 オリンパス株式会社 立体配線構造物
KR101798918B1 (ko) * 2011-03-25 2017-11-17 엘지전자 주식회사 인쇄회로기판 어셈블리, 이의 제조 방법 및 이를 구비하는 이동 단말기
JP6595308B2 (ja) * 2015-11-16 2019-10-23 京セラ株式会社 電子部品搭載用基板、電子装置および電子モジュール
JP6685874B2 (ja) 2016-09-23 2020-04-22 株式会社ジャパンディスプレイ 表示装置
AU2017403198B2 (en) * 2017-03-09 2020-12-24 Huawei Technologies Co., Ltd. Mainboard for consumer electronic product, and terminal
JP6890496B2 (ja) * 2017-07-27 2021-06-18 京セラ株式会社 電子部品搭載基板、電子装置および電子部品搭載基板の製造方法
JP7040299B2 (ja) * 2018-06-06 2022-03-23 三菱電機株式会社 電気掃除機
KR102736631B1 (ko) * 2019-07-23 2024-12-02 삼성전자주식회사 인터포저 및 이를 포함하는 전자 장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9408309B2 (en) 2013-06-17 2016-08-02 Olympus Corporation Electronic component mounting structure

Also Published As

Publication number Publication date
JP2005217348A (ja) 2005-08-11

Similar Documents

Publication Publication Date Title
US7613010B2 (en) Stereoscopic electronic circuit device, and relay board and relay frame used therein
JP4186843B2 (ja) 立体的電子回路装置
JP4046088B2 (ja) 立体的電子回路装置およびその中継基板と中継枠
JP4772048B2 (ja) 中継基板とそれを使用した立体配線構造体
US8018731B2 (en) Interconnect substrate and electronic circuit mounted structure
JP5018483B2 (ja) 電子デバイスパッケージ、モジュール、および電子機器
JP5756515B2 (ja) チップ部品内蔵樹脂多層基板およびその製造方法
US9179549B2 (en) Packaging substrate having embedded passive component and fabrication method thereof
WO2001071806A1 (en) Semiconductor device, method of manufacturing electronic device, electronic device, and portable information terminal
JP4957163B2 (ja) 複合部品
JP4393400B2 (ja) 立体的電子回路装置およびその中継基板
US20130083502A1 (en) Package substrate
US7807510B2 (en) Method of manufacturing chip integrated substrate
JP2007207802A (ja) 電子回路モジュールとその製造方法
JP2006156534A (ja) モバイル機器内基板間接続構造およびそれを用いた電子回路装置
KR101139084B1 (ko) 다층 프린트 기판 및 그 제조 방법
JP4312148B2 (ja) 中継基板と立体配線構造体
WO2020049989A1 (ja) モジュールおよびモジュールの製造方法
KR100546359B1 (ko) 동일 평면상에 횡 배치된 기능부 및 실장부를 구비하는 반도체 칩 패키지 및 그 적층 모듈
JP4463139B2 (ja) 立体的電子回路装置
KR101489678B1 (ko) 전자부품 실장구조 중간체, 전자부품 실장구조체 및 전자부품 실장구조체의 제조방법
JP6477894B2 (ja) 樹脂回路基板、部品搭載樹脂回路基板
JP2012248611A (ja) モジュール
KR102345061B1 (ko) 반도체 패키지
WO2023089988A1 (ja) モジュール

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060810

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20060913

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070402

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070731

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071001

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20071030

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20071112

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101130

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111130

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121130

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121130

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131130

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees