JP4017371B2

JP4017371B2 - アクティブマトリクス型表示装置

Info

Publication number: JP4017371B2
Application number: JP2001310626A
Authority: JP
Inventors: 康志宮島
Original assignee: Sanyo Electric Co Ltd
Current assignee: Sanyo Electric Co Ltd
Priority date: 2000-11-06
Filing date: 2001-10-05
Publication date: 2007-12-05
Anticipated expiration: 2021-10-05
Also published as: TW529001B; JP2002207442A; KR20020035444A; CN1369872A; KR100472270B1

Description

【０００１】
【発明の属する技術分野】
本発明は、アクティブマトリクス型表示装置に関するものであり、特に画素に対応して複数の保持回路が設けられたアクティブマトリクス型表示装置に関するものである。
【０００２】
【従来の技術】
近年、表示装置は携帯可能な表示装置、例えば携帯テレビ、携帯電話等が市場ニーズとして要求されている。かかる要求に応じて表示装置の小型化、軽量化、省消費電力化に対応すべく研究開発が盛んに行われている。
【０００３】
図６に従来例に係る液晶表示装置（Liquid Crystal Display；ＬＣＤ）の一画素電極の回路構成図を示す。絶縁性基板（不図示）上に、ゲート信号線５１、ドレイン信号線６１とが交差して形成されており、その交差部近傍に両信号線５１、６１に接続された選択画素選択ＴＦＴ７０が設けられている。選択画素選択ＴＦＴ７０のソース７０ｓは液晶２１の画素電極１７に接続されている。
【０００４】
また、画素電極１７の電圧を１フィールド期間、保持するための補助容量８５が設けられており、この補助容量８５の一方の端子８６は選択画素選択ＴＦＴ７０のソース７０ｓに接続され、他方の電極８７には各画素電極に共通の電位が印加されている。
【０００５】
ここで、ゲート信号線５１にゲート信号が印加されると、選択画素選択ＴＦＴ７０はオン状態となり、ドレイン信号線６１からアナログ映像信号が画素電極１７に伝達されると共に、補助容量８５に保持される。画素電極１７に印加された映像信号電圧が液晶２１に印加され、その電圧に応じて液晶２１が配向する。このような画素電極をマトリクス状に配置することによりＬＣＤを得ることができる。
【０００６】
従来のＬＣＤは、動画像、静止画像に関係なく表示を得ることができる。かかるＬＣＤに静止画像を表示する場合、例えば携帯電話の液晶表示部の一部に携帯電話を駆動するためのバッテリの残量表示として、乾電池の画像を表示することになる。
【０００７】
しかしながら、上述した構成の液晶表示装置においては、静止画像を表示する場合であっても、動画像を表示する場合と同様に、ゲート信号で選択画素選択ＴＦＴ７０をオン状態にして、映像信号を各画素電極に再書き込みする必要が生じていた。
【０００８】
そのため、ゲート信号及び映像信号等の駆動信号を発生するためのドライバ回路、及びドライバ回路の動作タイミングを制御するための各種信号を発生する外部ＬＳＩは常時動作するため、常に大きな電力を消費していた。このため、限られた電源しか備えていない携帯電話等では、その使用可能時間が短くなるという欠点があった。
【０００９】
これに対して、各画素電極にスタティック型メモリを備えた液晶表示装置が特開平８−１９４２０５号に開示されている。同公報の一部を引用して説明する。図７は特開平８−１９４２０５号に開示されている保持回路付きアクティブマトリクス型表示装置の平面回路構成図である。ゲート信号線５１と参照線５２が行方向に、ドレイン信号線６１が列方向に、それぞれ複数配置されている。そして、保持回路５４と画素電極１７間にはＴＦＴ５３が設けられている。保持回路５４に保持されたデータに基づいて表示を行うことにより、ゲートドライバ５０、ドレインドライバ６０を停止して消費電力を低減するものである。
【００１０】
図８はこの液晶表示装置の一画素を示す回路構成図である。基板上に画素電極がマトリクス状に配置されており、画素電極１７間には紙面左右方向にゲート信号線５１が、上下方向にドレイン信号線６１が配置されている。そしてゲート信号線５１と平行に参照線５２が配置され、ゲート信号線５１とドレイン信号線６１の交差部に保持回路５４が設けられ、保持回路５４と画素電極１７間にはスイッチ素子５３が設けられている。保持回路５４は２段インバータ５５，５６を正帰還させた形のメモリ、即ちスタティック型メモリ（Static Random Access Memory；ＳＲＡＭ）をデジタル映像信号の保持回路として用いる。特にＳＲＡＭは、ＤＲＡＭと異なり、データの保持にリフレッシュを必要としないので好適である。
【００１１】
ここで、スタティック型メモリに保持された２値デジタル信号に応じて、スイッチ素子５３は参照線Ｖｒｅｆと画素電極１７との間の抵抗値を、保持回路５４の出力に応じて制御し、液晶２１のバイアス状態を調整している。一方、共通電極には交流信号Ｖｃｏｍを入力する。本装置は理想上、静止画像のように表示画像に変化がなければ、メモリへのリフレッシュは不要である。
【００１２】
【発明が解決しようとする課題】
しかしながら、保持回路５４にスタティックＲＡＭを用いると、保持回路を構成するトランジスタの数は４つもしくは６つと多く、回路面積が大きい。そのようなスタティックＲＡＭを画素電極１７の間に配置すると、画素電極１７の面積が小さくなって液晶表示装置の開口率が低下するか、一つの画素サイズを大きくせざるをえずに高精細化が困難であるという問題があった。
【００１３】
そこで、本発明は、保持回路を有する表示装置において、より高精細、もしくはより開口率を向上させることを目的とする。
【００１４】
【課題を解決するための手段】
本発明は上記課題を解決するために成されたものであり、行列状に配置された複数の画素電極、画素電極に対応して配置された複数の保持回路、保持回路に所定の電圧を供給する電源線を備え、保持回路が保持するデータに応じた電圧が画素電極に供給されて表示を行うアクティブマトリクス型表示装置において、電源線は、行列いずれか一方向に延在し、一方向に並ぶ画素電極に対応する保持回路で共用されるとともに、行列いずれかの他方向に隣接する画素電極に対応する保持回路で共用されているアクティブマトリクス型表示装置である。
【００１５】
かかる構成によれば、保持回路を有するアクティブマトリクス型表示装置において、各行毎に電源線を配置するのに比較して電源線の本数を半数に削減でき、画素サイズを縮小することができるので、より高精細なアクティブマトリクス表示装置とすることができる。
【００１６】
また、行列状に配置された画素電極と、行方向に配置された複数のゲート信号線と、列方向に配置された複数のドレイン信号線とを有し、画素電極は、ゲート信号線からの走査信号により選択されると共にドレイン信号線から映像信号が供給されるアクティブマトリクス型表示装置において、ゲート信号線から入力される走査信号よって選択された画素電極にドレイン信号線からの映像信号に応じた信号を供給する第１の表示回路と、所定の電圧が供給され、ゲート信号線から入力される信号に応じてドレイン信号線からの映像信号を保持する保持回路を備え、この保持回路からの信号に応じた信号を表示電極に供給する第２の表示回路と、回路選択信号に応じて、第１及び第２の表示回路を選択的にドレイン信号線に接続するための回路選択回路と、を備え、保持回路に所定の電圧を供給する電源線は、行列一方向に延在し、この一方向に並ぶ画素電極に対応する保持回路で共用されるとともに、行列他方向に隣接する複数の画素で共有されているアクティブマトリクス型表示装置である。
【００１７】
かかる構成によれば、第１及び第２の表示回路のいずれかを選択可能なアクティブマトリクス型表示装置において、各行毎に電源線を配置するのに比較して電源線の本数を半数に削減でき、画素サイズを縮小することができるので、より高精細なアクティブマトリクス表示装置とすることができる。
【００１８】
その好ましい実施態様は以下の通りである。すなわち、保持回路それぞれには、行列一方向に延在し、異なる駆動電圧を供給する少なくとも２本の駆動電源線が接続され、駆動電源線の少なくとも１本は、行列他方向に隣接する複数の画素で共有されている。
【００１９】
さらに、保持回路それぞれには、行列一方向に延在し、異なる参照電圧を供給する少なくとも２本の参照電源線が接続され、保持回路は、保持したデータに応じて参照電圧を選択して画素電極に供給し、参照電源線の少なくとの１本は、行列他方向に隣接する複数の画素で共有されている。
【００２０】
さらに、共有される電源線は、全ての保持回路に対して同じ電圧を供給する。さらに、共有される電源線は、行列他方向に隣接する画素の間付近に配置され、行列他方向に隣接する画素における保持回路の配置は、行列他方向に隣接する画素の間を軸もしくは中心にとして共有される電源線を挟んで対称に配置される。
【００２１】
【発明の実施の形態】
次に、本発明の実施形態に係る表示装置について説明する。図１に本発明の表示装置を液晶表示装置に応用した場合の回路構成図を示す。
【００２２】
液晶表示パネル１００には、絶縁基板１０上に複数の画素電極１７がマトリックス状に配置されている。そして、ゲート信号を供給するゲートドライバ５０に接続された複数のゲート信号線５１が一方向に配置されており、これらのゲート信号線５１と交差する方向に複数のドレイン信号線６１が配置されている。
【００２３】
ドレイン信号線６１には、ドレインドライバ６０から出力されるサンプリングパルスのタイミングに応じて、サンプリングトランジスタＳＰ１，ＳＰ２，…，ＳＰｎがオンし、データ信号線６２のデータ信号（アナログ映像信号又はデジタル映像信号）が供給される。
【００２４】
ゲートドライバ５０は、あるゲート信号線５１を選択し、これにゲート信号を供給する。選択された行の画素電極１７にはドレイン信号線６１からデータ信号が供給される。
【００２５】
以下、各画素の詳細な構成について説明する。ゲート信号線５１とドレイン信号線６１の交差部近傍には、Ｐチャネル型回路選択ＴＦＴ４１及びＮチャネル型回路選択ＴＦＴ４２から成る回路選択回路４０が設けられている。回路選択ＴＦＴ４１，４２の両ドレインはドレイン信号線６１に接続されると共に、それらの両ゲートは回路選択信号線８８に接続されている。回路選択ＴＦＴ４１，４２は、選択信号線８８からの選択信号に応じていずれか一方がオンする。また、後述するように回路選択回路４０と対を成して、回路選択回路４３が設けられている。回路選択回路４０、４３は、それぞれのトランジスタが相補的に動作すればよく、Ｐチャネル、Ｎチャネルは逆でももちろんよい。また、回路選択回路４０、４３はいずれか一方のみを省略することもできる。
【００２６】
これにより、後述する通常動作モードであるアナログ映像信号表示（フルカラー動画像対応）とメモリ動作モードであるデジタル映像表示（低消費電力、静止画像対応）とを選択して切換えることが可能となる。また、回路選択回路４０に隣接して、Ｎチャネル型画素選択ＴＦＴ７１及びＮチャネル型ＴＦＴ７２から成る画素選択回路７０が配置されている。画素選択ＴＦＴ７１，７２はそれぞれ回路選択回路４０の回路選択ＴＦＴ４１，４２と縦列に接続されると共に、それらのゲートにはゲート信号線５１が接続されている。画素選択ＴＦＴ７１，７２はゲート信号線５１からのゲート信号に応じて両方が同時にオンするように構成されている。
【００２７】
また、アナログ映像信号を保持するための補助容量８５が設けられている。補助容量８５の一方の電極は画素選択ＴＦＴ７１のソースに接続されている。他方の電極は共通の補助容量線８７に接続され、バイアス電圧Ｖｓｃが供給されている。また、画素選択ＴＦＴ７１のソースは回路選択ＴＦＴ４４及びコンタクト１６を介して画素電極１７に接続されている。ゲート信号によって画素選択ＴＦＴ７０のゲートが開くと、ドレイン信号線６１から供給されるアナログ映像信号はコンタクト１６を介して画素電極１７に入力され、画素電圧として液晶を駆動する。画素電圧は画素選択ＴＦＴ７１の選択が解除され、次に再び選択されるまでの１フィールド期間保持されなければならないが、液晶の容量のみでは、画素電圧は時間経過とともに次第に低下してしまい、１フィールド期間十分に保持されない。そうすると、その画素電圧の低下が表示むらとして現れてしまい良好な表示が得られなくなる。そこで画素電圧を１フィールド期間保持するために補助容量８５を設けている。
【００２８】
この補助容量８５と画素電極１７との間には、回路選択回路４３のＰチャネル型ＴＦＴ４４が設けられ、回路選択回路４０の回路選択ＴＦＴ４１と同時にオンオフするように構成されている。回路選択ＴＦＴ４１がオンし、アナログ信号を随時供給して液晶を駆動する動作モードを通常動作モード、もしくはアナログ動作モードと呼ぶ。
【００２９】
また、画素選択回路７０のＴＦＴ７２と画素電極１７との間には、保持回路１１０が設けられている。保持回路１１０は、正帰還された２つのインバータ回路と信号選択回路１２０から成り、デジタル２値を保持するスタティック型メモリを構成している。
【００３０】
また、信号選択回路１２０は、２つのインバータからの信号に応じて信号を選択する回路であって、２つのＮチャネル型ＴＦＴ１２１、１２２で構成されている。ＴＦＴ１２１、１２２のゲートには２つのインバータからの相補的な出力信号がそれぞれ印加されているので、ＴＦＴ１２１、１２２は相補的にオンオフする。
【００３１】
ここで、ＴＦＴ１２２がオンすると交流駆動信号（信号Ｂ）が選択され、ＴＦＴ１２１がオンするとその対向電極信号ＶCOMを等しい交流駆動信号（信号Ａ）が選択され、選択回路４３のＴＦＴ４５を介して、液晶２１の画素電極１７に供給される。回路選択ＴＦＴ４２がオンし、保持回路１１０に保持されたデータに基づいて表示をする動作モードをメモリモードもしくはデジタル動作モードと呼ぶ。
【００３２】
上述した構成を要約すれば、画素選択素子である画素選択ＴＦＴ７１及びアナログ映像信号を保持する補助容量８５から成る回路（アナログ表示回路）と、画素選択素子であるＴＦＴ７２、２値のデジタル映像信号を保持する保持回路１１０から成る回路（デジタル表示回路）とが１つの画素電極内に設けられ、更に、これら２つの回路を選択するための回路選択回路４０，４３が設けられている。
【００３３】
次に、液晶パネル１００の周辺回路について説明する。液晶パネル１００の絶縁性基板１０とは別基板の外付け回路基板９０には、パネル駆動用ＬＳＩ９１が設けられている。この外付け回路基板９０のパネル駆動用ＬＳＩ９１から垂直スタート信号ＳＴＶがゲートドライバ５０に入力され、水平スタート信号ＳＴＨがドレインドライバ６０に入力される。また映像信号がデータ線６２に入力される。
【００３４】
次に、上述した構成の表示装置の駆動方法について説明する。
（１）通常動作モード（アナログ動作モード）の場合
モード信号に応じて、アナログ表示モードが選択されると、ＬＳＩ９１はデータ信号線６２にアナログ信号を供給する状態に設定されると共に、回路選択信号線８８の電位が「Ｌ」となり、回路選択回路４０，４３の回路選択ＴＦＴ４１，４３がオンし、回路選択ＴＦＴ４２、４５がオフする。
【００３５】
また、水平スタート信号ＳＴＨに基づくサンプリング信号に応じてサンプリングトランジスタＳＰが順次オンしデータ信号線６２のアナログ映像信号がドレイン信号線６１に供給される。
【００３６】
また、垂直スタート信号ＳＴＶに基づいて、ゲート信号がゲート信号線５１に供給される。ゲート信号に応じて、画素選択ＴＦＴ７１がオンすると、ドレイン信号線６１からアナログ映像信号Ａｎ．Ｓｉｇが画素電極１７に伝達されると共に、補助容量８５に保持される。画素電極１７に印加された映像信号電圧が液晶２１に印加され、その電圧に応じて液晶２１が配向することにより液晶表示を得ることができる。
【００３７】
このアナログ表示モードでは、随時入力されるアナログ信号に応じて随時液晶を駆動するので、フルカラーの動画像を表示するのに好適である。ただし、外付け回路基板９０のＬＳＩ９１、各ドライバ５０，６０にはそれらを駆動するために、絶えず電力が消費されている。
（２）メモリ動作モード（デジタル表示モード）の場合
モード信号に応じて、デジタル表示モードが選択されると、ＬＳＩ９１は映像信号をデジタル変換して上位１ビットを抽出したデジタルデータをデータ信号線６２に出力する状態に設定されると共に、回路選択信号線８８の電位が「Ｈ」となる。すると、回路選択回路４０，４３の回路選択ＴＦＴ４１，４４がオフすると共に、回路選択ＴＦＴ４２，４５がオンするので、保持回路１１０が有効な状態になる。
【００３８】
また、外付け回路基板９０のパネル駆動用ＬＳＩ９１から、ゲートドライバ５０及びドレインドライバ６０にスタート信号ＳＴＨが入力される。それに応じてサンプリング信号が順次発生し、それぞれのサンプリング信号に応じてサンプリングトランジスタＳＰ１，ＳＰ２，…，ＳＰｎが順にオンしてデジタル映像信号Ｄ．Ｓｉｇをサンプリングして各ドレイン信号線６１に供給する。
【００３９】
ここで第１行、即ちゲート信号Ｇ１が印加されるゲート信号線５１について説明する。まず、ゲート信号Ｇ１によってゲート信号線５１に接続された各画素電極の各画素選択ＴＦＴ７２が１水平走査期間オンする。第１行第１列の画素電極に注目すると、サンプリング信号ＳＰ１によってサンプリングしたデジタル映像信号Ｓ１１がドレイン信号線６１に入力される。そして選択画素選択ＴＦＴ７２がゲート信号によってオン状態になるとそのデジタル信号Ｄ．Ｓｉｇが保持回路１１０に入力され、２つのインバータによって保持される。
【００４０】
このインバータで保持された信号は、信号選択回路１２０に入力されて、この信号選択回路１２０で信号Ａ又は信号Ｂを選択して、その選択した信号が画素電極１７に印加され、その電圧が液晶２１に印加される。
【００４１】
こうして１行目のゲート信号線から最終行のゲート信号線まで走査することにより、１画面分（１フィールド期間）のスキャン、即ち全ドットスキャンが終了し１画面が表示される。
【００４２】
ここで、１画面が表示されると、ゲートドライバ５０並びにドレインドライバ６０及び外付けのパネル駆動用ＬＳＩ９１への電圧供給を停止しそれらの駆動を止める。保持回路１１０には常に駆動電圧ＶDD，ＶSSを供給して駆動し、また対向電極電圧を対向電極３２に、各信号Ａ及びＢを選択回路１２０に供給する。
【００４３】
即ち、保持回路１１０にこの保持回路を駆動するための駆動電圧ＶDD、ＶSSを供給し、対向電極には対向電極電圧ＶCOMを印加し、液晶表示パネル１００がノーマリーホワイト（ＮＷ）の場合には、信号Ａには対向電極電圧と同じ電位の交流駆動電圧を印加し、信号Ｂには液晶を駆動するための交流電圧（例えば６０Ｈｚ）を印加するのみである。そうすることにより、１画面分を保持して静止画像として表示することができる。また他のゲートドライバ５０、ドレインドライバ６０及び外付けＬＳＩ９１には電圧が印加されていない状態である。
【００４４】
このとき、ドレイン信号線６１にデジタル映像信号で「Ｈ（ハイ）」が保持回路１１０に入力された場合には、信号選択回路１２０において第１のＴＦＴ１２１には「Ｌ」が入力されることになるので第１のＴＦＴ１２１はオフとなり、他方の第２のＴＦＴ１２２には「Ｈ」が入力されることになるので第２のＴＦＴ１２２はオンとなる。そうすると、信号Ｂが選択されて液晶には信号Ｂの電圧が印加される。即ち、信号Ｂの交流電圧が印加され、液晶が電界によって立ち上がるため、ＮＷの表示パネルでは表示としては黒表示として観察できる。
【００４５】
ドレイン信号線６１にデジタル映像信号で「Ｌ」が保持回路１１０に入力された場合には、信号選択回路１２０において第１のＴＦＴ１２１には「Ｈ」が入力されることになるので第１のＴＦＴ１２１はオンとなり、他方の第２のＴＦＴ１２２には「Ｌ」が入力されることになるので第２のＴＦＴ１２２はオフとなる。そうすると、信号Ａが選択されて液晶には信号Ａの電圧が印加される。即ち、対向電極３２と同じ電圧が印加されるため、電界が発生せず液晶は立ち上がらないため、ＮＷの表示パネルでは表示としては白表示として観察できる。
【００４６】
このように、１画面分を書き込みそれを保持することにより静止画像として表示できるが、その場合には、各ドライバ５０，６０及びＬＳＩ９１の駆動を停止するので、その分低消費電力化することができる。
【００４７】
上記実施形態では、保持回路１１０は１ビットのみを保持するが、もちろん保持回路１１０を多ビット化すれば、メモリ動作モードで階調表示を行うこともできるし、保持回路１１０をアナログ値を記憶するメモリとすれば、メモリ動作モードでのフルカラー表示もできる。
【００４８】
上述したように、本発明の実施形態によれば、１つの液晶表示パネル１００でフルカラーの動画像表示（アナログ表示モードの場合）と、低消費電力のデジタル階調表示（デジタル表示モードの場合）という２種類の表示に対応することができる。
【００４９】
次に、本実施形態のレイアウトについて、図２を用いて説明する。図２は本実施形態のレイアウトを示す概念図である。回路選択回路のＰチャネル回路選択ＴＦＴ４１、画素選択回路のＮチャネル画素選択ＴＦＴ７１、回路選択回路のＰチャネルＴＦＴ４４が直列に接続され、画素電極１７にコンタクト１６を介して接続されているとともに補助容量８５に接続されている。また、Ｎチャネル回路選択ＴＦＴ４２、Ｎチャネル画素選択ＴＦＴ７２、保持回路１１０、回路選択回路のＮチャネルＴＦＴ４５がコンタクト１６を介して画素電極１７に接続されている。以上の構成はいずれも画素電極１７に重畳して配置されている。
【００５０】
各画素に配置される回路構成は、各画素でほぼ同様であるが、列方向に隣接する画素同士の回路配置は、ほぼ互いの画素間を軸とした線対称になっている。即ち、図面１列目の画素では、画素上端にゲート信号線５１が配置され、画素下半分に保持回路１１０が配置されている。そして、図面２列目の画素では、画素の下端にゲート信号線５１が配置され、画素上半分に保持回路１１０が配置されている。同様に、図示しない３列目の画素では、ゲート信号線５１を上端に、保持回路１１０を下半分に配置した１列目の画素と同様の配置となる。
【００５１】
保持回路１１０は、上述したようにＳＲＡＭである。そして保持回路１１０には、高低２種類の駆動電源線（LVDD、LVSS）、高低２種類の参照電源線（信号Ａ、信号Ｂ）、合計４本の電源線が接続されている。これらの電源線は行方向に延びており、ゲート信号線５１や、補助容量線８７等と同様、その行の各画素で共用されている。以上は、各画素の回路配置で共通している点である。本実施形態においては、各画素の回路レイアウトが異なる。各画素の回路レイアウトは、列方向に隣接する画素同士で線対称にレイアウトされている。そして、列方向に隣接する画素の保持回路１１０同士がこの４本の電源線を挟んで互いに近接して配置され、４本の電源線は両方の保持回路１１０で共通となっている。即ち、それぞれの電源線は、２行の画素に１本の割合で配置され、２行の画素に対応する全ての保持回路に接続されている。従って、行方向に延びる電源線を各行毎に配置するのに比較して半分に削減することができる。保持回路１１０を有するアクティブマトリクス型表示装置は、画素毎に設置される回路が多いため、回路の構成要素を削減することは、画素面積の縮小に直結する。従って、保持回路つきの表示装置を高精細化することができる。
【００５２】
例えば、ゲート信号線５１は、各行で異なるタイミングでオンさせる必要があるので、異なる行に跨って共有することはできない。これに対し、本実施形態で共有される４本の電源線は、保持回路１１０の駆動電圧や、参照電圧を供給する線であり、その画素の選択、非選択やその画素の表示内容（白、黒）にかかわらず、全画素の保持回路１１０に共通して印加される電圧を供給し続ける。従って複数の行に跨って共用することができるのである。また、同様の理由から、アクティブマトリクス型表示装置がカラー表示を行うタイプであっても、電源線を隣接画素同士で共用することができる。即ち、本発明は、列方向に同一色が並ぶストライプ配列のみならず、ＲＧＢそれぞれが互い違いに配置されるデルタ配列でも全く同様に実施することができる。
【００５３】
次に、上記の４本の電源線と画素電極１７のレイアウト上の関係について説明する。図３は、図２において列方向に隣接する画素ＧＳ１，ＧＳ２の境界部分を示すレイアウト概念図である。図に示すように、２つの画素ＧＳ１，ＧＳ２によって共有された電源線１９（図中では保持回路１１０のＳＲＡＭに供給される電源線LVDD）は、一方の画素、例えば画素ＧＳ２に重畳にして延在するとともに、その途中から画素ＧＳ１，ＧＳ２の方向へそれぞれ分岐して、コンタクト１８，１８を介してそれぞれのＳＲＡＭを構成する薄膜トランジスタ（ＴＦＴ）のソース１１０Ｓ，１１０Ｓにコンタクトされる。
【００５４】
このようなレイアウトにおいては、画素ＧＳ２の画素電極１７と電源線１９の間には絶縁膜を介して寄生容量が形成される。その寄生容量が、画素ＧＳ１の画素電極１７と電源線１９の間に形成される寄生容量に比して非常に大きくなるため、寄生容量の画素電極１７，１７に対する影響がアンバランスとなる。このため、寄生容量の影響が一画素おきに発生し、画面上では横筋や縦筋として現れ、表示品位が低下してしまう。
【００５５】
そこで、電源線１９が画素電極１７と重ならない側の画素ＧＳ１において、分岐した電源線１９が画素電極１７上に拡張して成る重畳領域２０を設けることにより、画素電極１７と電源線１９との間の寄生容量を増大させ、隣接する画素ＧＳ２の有する寄生容量とのバランスをとり、寄生容量の影響を無くしている。ここで、電源線１９の拡張された重畳領域２０を設けることにより、隣接する画素ＧＳ１，ＧＳ２に対して、画素電極１７と電源線１９との間に形成される寄生容量値を等しくすることが好ましい。
【００５６】
なお、電源線１９は、保持回路１１０の高電圧側の駆動電源線（LVDD）に限られず、参照電源線（信号Ａ，信号Ｂ）、保持回路１１０の低電圧側の駆動電源線（LVSS）、信号Ｂを伝達する参照電源線のいずれでもよい。
【００５７】
また、上述したレイアウトでは、電源線１９は画素電極１７上に重畳されることにより直接的に容量結合しているが、必ずしも画素電極１７上に重畳されていることは必要ではない。例えば、ＴＦＴのソースと画素電極１７との間を中間電極層を介して接続している場合のように、電源線１９は中間電極層を介在して間接的に画素電極１７と容量結合していてもよい。したがって、上述した電源線１９が画素電極１７上に拡張して成る重畳領域２０についても、必ずしも画素電極１７上に重畳していることは必要ではなく、上記のような中間電極層上に重畳していれば同様の効果を奏するものである。
【００５８】
ところで、本実施形態のＬＣＤは反射型ＬＣＤである。本実施形態の反射型ＬＣＤの図２Ａ−Ａ’線断面図を図４に示す。一方の絶縁性基板１０上に、多結晶シリコンから成り島化された半導体層１１が配置され、その上をゲート絶縁膜１２が覆って配置されている。半導体層１１の上方であってゲート絶縁膜１２上にはゲート電極１３が配置され、このゲート電極１３の両側に位置する下層の半導体層１１には、ソース及びドレインが形成されている。ゲート電極１３及びゲート絶縁膜１２上にはこれらを覆って層間絶縁膜１４が形成されている。そしてそのドレイン及びソースに対応した位置にはコンタクトが形成されており、そのコンタクトを介してドレインは画素選択ＴＦＴ７１に、ソースはコンタクト１６を介して画素電極１７に、それぞれ接続されている。平坦化絶縁膜１５上に形成された各画素電極１７はアルミニウム（Ａｌ）等の反射材料から成っている。各画素電極１７及び平坦化絶縁膜１５上には液晶２１を配向するポリイミド等から成る配向膜２０が形成されている。
【００５９】
他方の絶縁性基板３０上には、赤（Ｒ）、緑（Ｇ）、青（Ｂ）の各色を呈するカラーフィルタ３１、ＩＴＯ（Indium Tin Oxide）等の透明導電性膜から成る対向電極３２、及び液晶２１を配向する配向膜３３が順に形成されている。もちろんカラー表示としない場合には、カラーフィルタ３１は不要である。
【００６０】
こうして形成された一対の絶縁性基板１０，３０の周辺を接着性シール材によって接着し、それによって形成された空隙に液晶２１が充填されている。
【００６１】
反射型ＬＣＤでは、図中点線矢印で示すように、絶縁性基板３０側から入射した外光が画素電極１７によって反射されて、観察者１側に出射し、表示を観察することができる。
【００６２】
反射型ＬＣＤは画素電極１７を光が透過しないので画素電極１７の下にどのような素子が配置されていても開口率に影響を及ぼさない。そして、大きい面積を必要とする保持回路１１０を画素電極１７の下に配置することによって、画素の間隔を通常のＬＣＤと同等にすることもできる。また、本実施形態のように全ての構成を画素電極の下に配置する必要はなく、一部の構成を画素電極間に配置してもよい。
【００６３】
次に本発明の第２の実施形態について図面を参照しながら説明する。図５は、本実施形態の平面レイアウトを示す概念図である。本実施形態はＲＧＢ各色の画素が整列して配置されたストライプ配列であって、それぞれの画素電極１７にはＲＧＢのいずれかのカラーフィルタが対応して配置されており、それを１７Ｒ、１７Ｇ、１７Ｂとして示す。ＲＧＢそれぞれの画素は、図２と同様の回路を有し、それぞれの画素でその画素のデータを保持回路１１０に保持することができるようになっている。
【００６４】
本実施形態で特徴的な点は、画素電極１７のレイアウトと、保持回路や選択回路、補助容量などの回路レイアウトが一致していない点である。この点について、以下により詳細に述べる。まず画素電極１７Ｒに着目する。画素電極１７Ｒは図面左端に配置され、上下方向に長い矩形状である。画素電極１７Ｒとその回路とを接続するコンタクトは１６Ｒで示されている。そして、回路選択ＴＦＴ４１Ｒ、４４Ｒ、画素選択ＴＦＴ７１Ｒが直列に接続され、その一部は隣接画素である画素電極１７Ｇにまで延在している。同様に補助容量８５Ｒ、保持回路１１０Ｒも画素電極１７Ｇに延在している。そして、画素電極１７Ｇは、コンタクト１６Ｇを介して対応する回路に接続されており、回路選択ＴＦＴ４１Ｇ、画素選択ＴＦＴ７１Ｇ、補助容量８５Ｇ、保持回路１１０Ｇは、隣接画素である画素電極１７Ｒに重畳して配置されている。
【００６５】
そして、画素電極１７Ｒ、１７Ｇに対応する回路はゲート信号線５１を共有し、ゲート信号線上の一点を中心として互いに点対称に配置されている。以下、同様に、画素電極１７Ｂに対応する回路は、更にその隣の図示しない画素電極に延在する。この画素を画素電極１７Ｒ’とすると、画素電極１７Ｒ’に対応する回路は、逆に画素電極１７Ｂに重畳する。
【００６６】
このように配置することのメリットについて以下に説明する。例えばＲＧＢ３色を一つの絵素として、この絵素をほぼ正方形に使用とすると、ＲＧＢ個々の画素は３：１で縦長の長方形となる。一般的にストライプ配列のＲＧＢ個々の画素は一方向に長い矩形となる。そのような細長い矩形の画素電極１７の下に、レイアウトをあわせて保持回路１１０等を配置しようとすると、回路の設計が困難になる。それに対して本発明であれば、画素電極１７のレイアウトと回路のレイアウトが異なるので、よけいな配線の迂回などが不要となってスペース効率が上がり、保持回路が必要とする面積をより小さくすることができる。保持回路付きＬＣＤの場合、１画素の最小面積は、主に保持回路の占める面積が支配的であるので、保持回路を縮小することは、ＬＣＤの高精細化に直結すると言える。
【００６７】
次に、回路をゲート信号線を挟んで対称に配置することのメリットについて以下に説明する。隣接画素同士で領域をシェアしあう場合、画素毎に回路内のレイアウトを調整する必要が生じるが、隣接画素同士で点対称に配置すれば、一つの画素の回路を設計し、その回路をミラーリングして設計することができ、回路設計の効率がよい。ただし、図中で画素上下端に示した４本の電源線への結線は調整する必要がある。また、回路レイアウトを点対称にせず、平行に移動したとすると、隣接画素同士のゲート信号線は、互いに離れて配置する必要が生じ、ゲート信号線を各行２本配置する必要が生じる。これに対し、本実施形態では、回路を対称に配置しているので、ゲート信号線は各行１本でよく、増やす必要がない。
【００６８】
そして、本実施形態においても第１の実施形態と同様、保持回路１１０は画素の上端及び下端に配置され、列方向に隣接する画素同士の保持回路１１０は電源線（VDD、VSS、信号Ａ、信号Ｂ）を挟んで近接配置され、それら４本の電源線を共有している。従って、第１の実施形態と同様、各行毎に電源線を配置するのに比較して電源線を半数に削減することができる。
【００６９】
上記第１、第２の実施形態では、４本の電源線を隣接画素で共有したが、全ての電源線を必ず共有させる必要はない。４本の電源線をすぐ近くに隣接して配置すると、保持回路１１０に接続するために各電源線から列方向に分岐させた配線は、全て他の３本の電源線と交差することになるため、寄生容量が生じる。また、電源線の１本を例えば本実施形態のレイアウトの保持回路１１０と補助容量８５の間等に配置した方が、総合的にレイアウトの効率がよい場合も想定される。そのような場合は、４本の電源線のうち、任意の電源線を共有すればよい。
【００７０】
上記第１、第２の実施形態において、電源線を共有した結果、回路配置は、完全な線対称、点対称ではなくなっているため、各電源線と、画素電極１７とで形成する寄生容量が画素同士で異なる場合がある。そうすると、画素同士で信号遅延が異なり、表示品質が低下する恐れがある。そこで、この寄生容量を揃えるために、共有する電源線が２ｎ本（ｎは自然数）であれば、それぞれの画素にｎ本ずつ重ねて配置し、共有する電源線が２ｎ＋１本であれば、それぞれの画素にｎ本ずつ重ねて配置し、１本の電源線を画素間に配置すればよい。
【００７１】
上記第１、第２の実施形態において、４本の電源線（VDD、VSS、信号Ａ、信号Ｂ）は行方向に延び、列方向に隣接する画素同士で共用するように説明したが、図１の回路図で示したように、列方向に伸ばして配置してもよい。この場合は、各画素の回路配置を列間を軸とした線対称として、電源線を共有し、第１、第２の実施形態と同様の効果を奏することができる。しかし、特に第２の実施形態のようにストライプ配列であった場合、列方向に配線を伸ばすレイアウト的な余裕が少ない。従って、電源線は行方向に伸びるようにレイアウトした方がよい。
【００７２】
上記実施形態では、反射型ＬＣＤを用いて説明したが、もちろん透過型ＬＣＤに適用し、透明な画素電極と保持回路とを重畳して配置することも可能である。しかし透過型ＬＣＤでは、金属配線が配置されているところは遮光されるので、開口率の低下が避けられない。また、透過型ＬＣＤで画素電極の下に保持回路を配置すると、透過する光によって保持回路や選択回路のトランジスタが誤動作する恐れがあるため、全てのトランジスタのゲート上に遮光膜を儲ける必要がある。従って、透過型ＬＣＤでは開口率を高くすることが困難である。
【００７３】
これに対し、反射型ＬＣＤは、画素電極下にどのような回路が配置されても開口率に影響を与えることはない。更に、透過型の液晶表示装置のように、観察者側と反対側にいわゆるバックライトを用いる必要が無いため、バックライトを点灯させるための電力を必要としない。保持回路付きＬＣＤのそもそもの目的が消費電力の削減であるから、本発明の表示装置としては、バックライト不要で低消費電力化に適した反射型ＬＣＤであることが好ましい。
【００７４】
また、上記実施形態は、液晶表示装置を用いて説明したが、本発明はこれにとらわれるものではなく、有機ＥＬ表示装置や、ＬＥＤ表示装置など、様々な表示装置に適用することができる。
【００７５】
【発明の効果】
以上に説明したように、本発明のアクティブマトリクス型表示装置は、画素電極に対応した保持回路を有するアクティブマトリクス型表示装置において、保持回路に接続される電源線は、例えば行方向に延在し、行方向に並ぶ画素電極に対応する保持回路で共用されるとともに、列方向に隣接する画素電極に対応する保持回路で共用されているので、各行毎に電源線を配置するのに比較して電源線の本数を半数に削減でき、画素サイズを縮小することができるので、より高精細な保持回路付きのアクティブマトリクス表示装置とすることができる。
【００７６】
特に、共有される電源線は全ての保持回路に対して同じ電圧を供給するので、行方向及び列方向にわたって共有することができる。
【００７７】
特に、共有される電源線は、行列他方向に隣接する画素の間付近に配置され、行列他方向に隣接する画素における保持回路の配置は、行列他方向に隣接する画素の間を軸もしくは中心にして共有される電源線を挟んで対称に配置されるので、共有された電源線から保持回路に接続する配線を短くできるなど、レイアウトの効率を向上できる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態を示す回路図である。
【図２】本発明の第１の実施形態の平面レイアウトを示す概念図である。
【図３】本発明の第１の実施形態の平面レイアウトを示す概念図である。
【図４】本発明の実施形態の断面図である。
【図５】本発明の第２の実施形態の平面レイアウトを示す概念図である。
【図６】液晶表示装置の１画素を示す回路図である。
【図７】従来の保持回路付き表示装置を示す回路図である。
【図８】従来の保持回路付き液晶表示装置の１画素を示す回路図である。
【符号の説明】
１７画素電極
４０、４３回路選択回路
７０画素選択回路
８５補助容量
１１０保持回路

Claims

行列状に配置された複数の画素電極、前記画素電極に対応して配置された複数の保持回路、前記保持回路に所定の電圧を供給する少なくとも２本の電源線を備え、前記保持回路が保持するデータに応じた電圧が前記画素電極に供給されて表示を行うアクティブマトリクス型表示装置において、前記保持回路は、正帰還された２つのインバータを有するスタティック型メモリであって、前記電源線は、行列いずれか一方向に延在し、前記一方向に並ぶ画素電極に対応する保持回路で共用されるとともに、行列いずれかの他方向に隣接する画素電極に対応する保持回路で共用され、
前記共有される電源線の一方は、行列一方向に並ぶ複数の画素に重ねて配置され、
前記共有される電源線の他方は、行列他方向に隣接する複数の画素に重ねて配置されていることを特徴とするアクティブマトリクス型表示装置。
行列状に配置された画素電極と、行方向に配置された複数のゲート信号線と、列方向に配置された複数のドレイン信号線とを有し、前記画素電極は、前記ゲート信号線からの走査信号により選択されると共に前記ドレイン信号線から映像信号が供給されるアクティブマトリクス型表示装置において、
前記ゲート信号線から入力される走査信号よって選択された画素電極に前記ドレイン信号線からの映像信号に応じた信号を供給する第１の表示回路と、
所定の電圧が供給され、前記ゲート信号線から入力される走査信号に応じて前記ドレイン信号線からの映像信号を保持する正帰還された２つのインバータを有するスタティック型メモリよりなる保持回路を備え、該保持回路からの信号に応じた信号を前記表示電極に供給する第２の表示回路と、
回路選択信号に応じて、前記第１及び第２の表示回路を選択的に前記ドレイン信号線に接続するための回路選択回路と、を備え、
前記保持回路に所定の電圧を供給する少なくとも２本の電源線は、行列いずれかの一方向に延在し、該一方向に並ぶ画素電極に対応する保持回路で共用されるとともに、行列いずれかの他方向に隣接する複数の画素で共有され、
前記共有される電源線の一方は、行列一方向に並ぶ複数の画素に重ねて配置され、
前記共有される電源線の他方は、行列他方向に隣接する複数の画素に重ねて配置されていることを特徴とするアクティブマトリクス型表示装置。
行列状に配置された複数の画素電極、前記画素電極に対応して配置された複数の保持回路、前記保持回路に所定の電圧を供給する電源線を備え、前記保持回路が保持するデータに応じた電圧が前記画素電極に供給されて表示を行うアクティブマトリクス型表示装置において、前記電源線は、行列いずれか一方向に延在し、前記一方向に並ぶ画素電極に対応する保持回路で共用されるとともに、行列いずれかの他方向に隣接する画素電極に対応する保持回路で共用され
前記保持回路それぞれには、行列いずれかの一方向に延在し、異なる参照電圧を供給する少なくとも２本の参照電源線が接続され、前記保持回路は、保持したデータに応じて前記参照電圧を選択して前記画素電極に供給し、前記参照電源線の少なくとも１本は、行列いずれかの他方向に隣接する複数の画素で共有されていることを特徴とするアクティブマトリクス型表示装置。
互いに隣接する画素で共有された前記参照電源線を、一方の画素の画素電極に容量結合させるとともに、前記参照電源線が他方の画素の画素電極に容量結合するように拡張された領域を設けたことを特徴とする請求項３に記載のアクティブマトリクス表示装置。
互いに隣接する画素で共有された前記参照電源線を、一方の画素の画素電極上に重畳させるとともに、前記参照電源線を他方の画素の画素電極上に拡張して成る重畳領域を設けたことを特徴とする請求項３に記載のアクティブマトリクス表示装置。