JP3995440B2 - 電力オフ制御機能を有する無線周波数受信器 - Google Patents

Description

【０００１】
【発明の属する技術分野】
本発明は、その設定が少なくとも一つの制御電圧によって制御される回路素子と、電力オフの期間、回路素子をスイッチオフするための制御ユニットと、回路素子がスイッチオフされている間、制御電圧を記憶するための記憶装置を具備する無線周波数受信器に関する。
【０００２】
【従来の技術】
使用されていない時に、回路をスイッチオフするための電力抑制又は制御機能を具備する電子回路を提供することは公知である。回路をスイッチオフした時、その設定が保存されることが要求されるか望ましい。例えば、テレビをリモコンでスイッチオフとした時、そのときのラウドネス設定は保存されるべきである。この目的のために、ラウドネスを制御する制御電圧が、ディジタルメモリに記憶され、テレビが再びスイッチオンとされた時には、記憶された値が、そこからＤ／Ａコンバータに送られる。しかしながら、この方法は付加的な回路を要求する。
【０００３】
さらに、無線周波数受信器、特に公知の時間構造を有するディジタルデータの受信器において、受信部をスイッチオン／オフすることによってエネルギを抑制することも公知である。このような受信器において、受信部の設定、例えばＰＬＬ（フェーズロックドループ）内のＶＣＯ（電圧制御発振器）の制御電圧は、通常電力オフの期間は失われる。これらの要素が再度スイッチオンとされた時、設定が再確立する前に、なにがしかの時間が経過する。
【０００４】
【発明が解決しようとする課題】
よって、本発明によって解決されるべき課題は、付加的な複雑な回路なしに、スイッチオフの間、その設定を維持する上述の形式の無線周波数受信器を提供することである。
【０００５】
【課題を解決するための手段】
この課題は、その設定が少なくとも一つの制御電圧（Ｕ１，Ｕ２）によって制御される回路素子と、電力オフの期間、回路素子をスイッチオフするための電力抑制ユニット（１５）と、回路素子がスイッチオフされている間、制御電圧を記憶するための記憶装置を具備する無線周波数受信器であって、記憶装置が制御電圧を記憶する記憶用のキャパシタ（Ｃ１，Ｃ２，Ｃ３）である無線周波数受信器によって解決される。
【０００６】
設定を記憶するために、対応する制御電圧が、記憶用のキャパシタに記憶される。これは、ディジタルメモリ及びＤ／Ａコンバータの必要性を取り除く。制御電圧は、ディジタル情報に変換され、戻される必要がないので、回路は単純のままであり、電力消費は低減される。
【０００７】
制御電圧の信頼性の高い蓄積のためには、スイッチオフ間のキャパシタの放電時間は、典型的なスイッチオフ時間よりも極めて長くなければならない。
【０００８】
蓄積時間を増加するために、回路素子がスイッチオフされている間に回路素子の少なくとも一部からキャパシタを切り離すために電子スイッチが具備され得る。 その代りに、又はそれに加えて、能動的ホールド回路が、キャパシタに加わる電圧を維持するために使用され得る。
【０００９】
ここで説明される技術は、無線周波数受信器に特に有効である。無線周波数受信器の一部が電力消費を低減するため又は同一装置内の無線送信器からの高電子雑音の期間、スイッチオフとされたとき、その設定は容量的蓄積を使用して保持され得る。
【００１０】
特に、無線受信器は、通常入力信号が基準周波数と混合されるダウンコンバータを具備する。基準周波数は、通常ＰＬＬ内のＶＣＯによって生成される。このような回路がスイッチオフされオンに戻されると、ＶＣＯを制御する電圧が記憶されていない限り、安定な基準周波数を確立するためにいくらかの時間を必要とする。
【００１１】
【発明の実施の形態】
本願発明の明細とともに更なる望ましい実施例が、独立請求項及び添付された図面を参照する以下の記述に説明される。
【００１２】
本発明の望ましい実施例は、図１に示す無線周波数受信器である。ここに示す受信器は、１５７５．４２MHz のＧＰＳ衛星の信号受信のために使用されるが、同様の技術は、無線受信器、特にディジタル信号用のものに対して適用され得る。
【００１３】
受信器は、低雑音増幅器２を具備するアンテナ１と入力フィルタ３を具備する。入力フィルタ３からの信号は、周波数ミキサ４に送られ、２０．４６MHz の低周波変換された第一のＩＦ信号を生成するために１５７５．４２MHz のキャリアは１５５４．９６MHz の周波数と混合する。第一のＩＦ信号は、第一のＩＦフィルタでろ過され、第二のミキサ６に供給され、４．０９２MHzの低周波変換された第二のＩＦ信号を生成するために１６．３６８MHz の周波数と混合される。第二のＩＦ信号は、第二のＩＦフィルタを介して調整可能増幅器８に送られる。調整可能増幅器８の出力は、信号の符号及び振幅を与える２ビットのディジタル値ＳＧＮ及びＭＡＧを発生するＡ／Ｄコンバータ９に送られる。振幅ビットは、調整可能増幅器８のゲインを設定するために、自動利得制御回路（ＡＧＣ）１０によって解析される。
【００１４】
ＡＧＣの構成は、図２に示されている。これは、スイッチ２１を制御するスイッチ制御ユニット２０を具備する。第一の状態において、スイッチ２１は、電流源２２を介してキャパシタＣ１を正の供給電圧Ｖｄｄに接続する。第二の状態において、スイッチ２１は、電流源２３を介してキャパシタＣ１を負の供給電圧すなわちグランドに接続する。第三の状態において、スイッチは、高インピーダンス状態となる。Ｃ１に加わる電圧Ｕ１は、制御電圧としてバッファ２４の高インピーダンス入力に供給されるが、その出力は、電圧Ｕ１が低いほど調整可能増幅器８の増幅度が高くなるように調整可能増幅器８を制御する。
【００１５】
通常状態において、ＭＡＧが１であれば、 スイッチ２１は第一の状態となり、ＭＡＧが０であれば、スイッチ２１は、第二の状態、即ちキャパシタＣ１に加わる電圧は、ＭＡＧの平均値に比例した状態となる。もしＭＡＧの平均値が大きければ、電圧Ｕ１は、増加し調整可能増幅器８の増幅度は低下し、逆であれば、増幅度は上昇する。ゲインループは、ＭＡＧを０．３３の平均値に保持するように調整され、その結果、平均の信号強度は所定値に保持される。
【００１６】
図１の回路は、さらに１６．３６８MHzで動作する水晶発振器１１を具備する。これは、第二のミキサ６に対する基準周波数を生成する。さらに、これは、ＰＬＬに対する周波数基準を提供する。ＰＬＬは、１６分周された水晶発振器の周波数と１５２０分周されたＰＬＬの周波数について位相及び周波数を比較するための位相及び周波数比較器１２を具備する。位相及び周波数比較器１２の出力は、蓄積用のキャパシタＣ２，Ｃ３を具備するローパスフィルタに供給されるが、それに加わる電圧Ｕ２は、ＶＣＯ１４のタンク回路１３の共振周波数に対する制御電圧である。この構成によって、ＶＣＯ１４の周波数は、第一のミキサ４に対する基準周波数１５５４．９６MHz に維持される。
【００１７】
キャパシタＣ２，Ｃ３を駆動するＰＬＬの一部の構成は、図３に示される。これは、スイッチ２７を制御するスイッチ制御ユニット２６を具備する。第一の状態において、スイッチ２７は、電流源２９を介してキャパシタＣ２， Ｃ３を正の供給電圧Ｖｄｄに接続する。第二の状態において、スイッチ２７は、電流源３０を介してキャパシタＣ２，Ｃ３を負の供給電圧すなわちグランドに接続する。第三の状態において、スイッチ２７は、高インピーダンス状態にある。位相及び周波数比較器１２がＶＣＯ１４の周波数が極めて低いことを発見すると、スイッチ２７は、基本的に第一の状態に設定され、キャパシタに加わる電圧を増加し、逆にＶＣＯ１４の周波数が極めて高ければ電圧Ｕ２は減少し、スイッチは、基本的に第二の状態に設定される。
【００１８】
図１の回路は、制御又は電力抑制ユニット１５を具備する。この電力抑制ユニットの目的は、電力節減のために無線周波数受信器の回路を一時的にスイッチオフとすることである。スイッチオフ期間の位置と長さは、例えば、入力信号の周知の時間的構造又は無線受信器の使用者の要求によって選択され得る。
【００１９】
電力抑制ユニット１５は、制御信号ＰＷＲ ＳＡＶＥを出力することによって混合器４，６、増幅器２，８、Ａ／Ｄコンバータ９及びＡＧＣ１０だけでなくＰＬＬ（位相及び周波数比較器１２、ＶＣＯ１４及び周波数分割器）への電力供給をスイッチオフする。典型的な電力オフ期間は、例えば、１ミリ秒から数秒の間である。
【００２０】
電力オフ期間の後、無線周波数受信器の回路への電力はオンに戻され、無線周波数受信器は迅速に動作状態となるべきである。特別の備えがなければ受信器の始動時間は回路が動的設定を再確立する時間によって制限される。これら設定は、調整可能増幅器８の増幅度とＰＬＬの周波数である。始動時間を短縮するために、図１の回路は、キャパシタＣ１並びにＣ２又はＣ３に加わる制御電圧Ｕ１，Ｕ２であるこれら設定を記憶するように構成される。電力がオフの間、回路によってこれらキャパシタに与えられるインピーダンスは、キャパシタの放電時間を典型的な電力オフ期間よりもずっと長くするのに十分な程度高い。典型的な電力オフ期間は、例えば、数秒に制限されるが、放電時間は例えば１００倍長い。
【００２１】
キャパシタＣ１，Ｃ２及びＣ３は、二つの機能を果すことは認識されなければならない。第１に、これらは、対応するフィードバックループ（ＡＧＣ及びＰＬＬ）でローパスフィルタ又は積分器として機能し、第二に、電力オフの間、そのループの設定を記憶する。
【００２２】
長い放電時間を獲得するために、スイッチ２１及び２７は、信号ＰＷＲ ＳＡＶＥが、回路がスイッチオフされたことを示す間、第三の高インピーダンス状態に設定される。
【００２３】
十分長い放電時間に到達するために、キャパシタの容量は可能なことであるが増加され得る。これに加え又はこの代りに、能動的ホールド回路が電力オフの期間、キャパシタの電圧を維持するために使用され得る。このような回路において、記憶用のキャパシタは、例えば、増幅器出力とその反転入力の間のネガティブフィードバックループに配置され得る。
【００２４】
ＬＮＡ２、周波数混合器４，６、フィルタ５，７、調整可能増幅器８及びＡＧＣ１０は、図１の受信器のアナログ部分を形成する。図示した実施例において、この部分の設定は電力オフの間、調整可能増幅器８及びＶＣＯ１４の制御電圧を記憶することによって記憶される。
【００２５】
キャパシタ中に制御電圧を記憶することによって、その設定は維持されているので、回路は、迅速にオンに戻され得る。
【００２６】
ここで説明した原理は、制御電圧によって制御され得る設定を有する他の電子回路に使用され得る。このような回路において、電力が遮断されている間、制御電圧は適当なキャパシタに記憶され得る。ここで示された技術は、任意の応用におけるＰＬＬ回路若くは増幅度設定又は調整無線周波数やＬＦ増幅器の増幅度設定の記憶に特に適している。これは、また、任意のフィードバックループの設定を記憶するために使用され得る。
【００２７】
上述した実施例においては、電力抑制ユニット１５は自動的に制御され、従ってスイッチオフ期間の時間と間隔はユーザによって直接は決定されない。しかしながら電力抑制ユニット１５は、また、ユーザによって直接制御され得るものでもよい。
【図面の簡単な説明】
【図１】無線周波数受信器の回路図である。
【図２】ＡＧＣ（自動利得制御回路）の一部である。
【図３】ＰＬＬ回路の一部である。
【符号の説明】
１…アンテナ
２…低雑音増幅器
３…入力フィルタ
４…周波数ミキサ
５…第一の中間周波フィルタ
６…第二のミキサ
７…第二の中間周波フィルタ
８…調整可能増幅器
９…Ａ／Ｄコンバータ
１０…ＡＧＣ
１１…水晶発振器
１２…位相及び周波数比較器
１３…タンク回路
１４…ＶＣＯ
１５…電力抑制ユニット
２０、２６…スイッチ制御ユニット
２１、２７…スイッチ
２２、２３、２９，３０…電流源
２４…バッファ

Claims (10)

1. 無線周波数受信器のための電子回路であって、
   その設定が少なくとも一つの制御電圧（Ｕ１，Ｕ２）によって制御される回路素子と、
   電力オフの期間、前記回路素子をスイッチオフするための電力抑制ユニット（１５）と、
   前記回路素子がスイッチオフされている間、制御電圧（Ｕ１，Ｕ２）を記憶するための記憶装置を具備する電子回路であって、
   前記記憶装置が、前記制御電圧（Ｕ１，Ｕ２）を記憶する記憶用キャパシタ（Ｃ１，Ｃ２，Ｃ３）であり、
   前記電子回路は、前記記憶用キャパシタを、少なくとも前記回路素子が、スイッチオフの間に、前記回路素子から切り離すための電子スイッチ（２１、２７）を有し、
   該電子回路は、前記受信器をスイッチオフするように指示する間、電力抑制信号が、該電子スイッチ（２１、２７）を高インピーダンス状態に設定し、
   該電子スイッチ（２１、２７）は、第一の状態であって、記憶用キャパシタ（Ｃ１，Ｃ２，Ｃ３）を正の供給電圧Ｖｄｄに電流源（２２、２９）を介して接続される第一の状態と、
   第二の状態であって、記憶用キャパシタ（Ｃ１，Ｃ２，Ｃ３）を負の供給電圧であるグランドに電流源（２３、３０）を介して接続される第一の状態とを有するものである、電子回路。
2. 前記記憶装置が、前記回路素子がスイッチオフとされている間、前記キャパシタ（Ｃ１，Ｃ２，Ｃ３）の両端電圧を能動的に維持するホールド回路を具備する、請求項１に記載の電子回路。
3. 少なくとも一つの増幅器（８）を具備し、前記増幅器（８）の増幅度が前記制御電圧（Ｕ１）によって制御される、請求項１に記載の電子回路。
4. 電圧制御発振器（１３、１４）を有する少なくとも一つのフェーズロックドループを具備し、前記制御電圧（Ｕ１）が、前記電圧制御発振器の周波数を制御する、請求項１に記載の電子回路。
5. 前記電力抑制ユニット（１５）が所定期間、前記回路素子をスイッチオフするために使用され、前記キャパシタ（Ｃ１，Ｃ２，Ｃ３）のスイッチオフの間の放電時間が前記所定期間よりも長い、請求項１に記載の電子回路。
6. 前記キャパシタ（Ｃ１，Ｃ２，Ｃ３）が、フィードバックループ内のローパスフィルタの一部である、請求項１に記載の電子回路。
7. 請求項１に記載の電子回路を具備した、無線周波数受信器。
8. 入力信号を中間周波数に低減変換するための周波数低減変換器（４）と前記低減変換器に接続される発振回路（１４）を具備し、前記発振回路（１４）の周波数が前記制御電圧で制御され、前記発振回路（１４）が前記電力抑制ユニット（１５）によってスイッチオン及びオフされる、請求項７に記載の無線周波数受信器。
9. 前記発振回路がフェーズロックドループ内に電圧制御発振器（１３，１４）を具備し、前記電圧制御発振器（１３，１４）の周波数が、前記制御電圧によって制御される、請求項８に記載の無線周波数受信器。
10. 前記電力抑制ユニット（１５）が、受信され送信される無線信号の時間的構造に応じて前記回路素子をスイッチオン及びオフする、請求項７に記載の無線周波数受信器。

Images