[go: up one dir, main page]

JP3982932B2 - Ｌｅｄアレイヘッド - Google Patents

Ｌｅｄアレイヘッド Download PDF

Info

Publication number
JP3982932B2
JP3982932B2 JP35280298A JP35280298A JP3982932B2 JP 3982932 B2 JP3982932 B2 JP 3982932B2 JP 35280298 A JP35280298 A JP 35280298A JP 35280298 A JP35280298 A JP 35280298A JP 3982932 B2 JP3982932 B2 JP 3982932B2
Authority
JP
Japan
Prior art keywords
led array
chip
circuit board
light emitting
common electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP35280298A
Other languages
English (en)
Other versions
JP2000183403A (ja
Inventor
悠 小林
則夫 中島
孝篤 清水
Original Assignee
株式会社沖データ
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社沖データ filed Critical 株式会社沖データ
Priority to JP35280298A priority Critical patent/JP3982932B2/ja
Priority to US09/449,500 priority patent/US6559879B1/en
Publication of JP2000183403A publication Critical patent/JP2000183403A/ja
Application granted granted Critical
Publication of JP3982932B2 publication Critical patent/JP3982932B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
    • B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
    • B41J2/435—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of radiation to a printing material or impression-transfer material
    • B41J2/447—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of radiation to a printing material or impression-transfer material using arrays of radiation sources
    • B41J2/45—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of radiation to a printing material or impression-transfer material using arrays of radiation sources using light-emitting diode [LED] or laser arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4943—Connecting portions the connecting portions being staggered
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4943—Connecting portions the connecting portions being staggered
    • H01L2224/49431—Connecting portions the connecting portions being staggered on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4943—Connecting portions the connecting portions being staggered
    • H01L2224/49433—Connecting portions the connecting portions being staggered outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12036—PN diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED

Landscapes

  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Health & Medical Sciences (AREA)
  • General Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Printers Or Recording Devices Using Electromagnetic And Radiation Means (AREA)
  • Led Device Packages (AREA)
  • Led Devices (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、ＬＥＤプリンタにおいて書き込み光源として使用されるＬＥＤアレイヘッド、ならびに上記のＬＥＤアレイヘッドを構成する回路基板およびＬＥＤアレイチップに関するものである。
【０００２】
【従来の技術】
ＬＥＤプリンタは、一様に帯電された感光ドラムをＬＥＤアレイヘッドから収束性ロッドレンズを介して照射した光で露光することにより、上記感光ドラムに静電潜像を形成し、この潜像をトナーにより現像処理し、このトナー像を印刷媒体に転写および定着させるプリンタである。
【０００３】
図７はＬＥＤプリンタの基本的な構成図である。図７において、１は感光ドラム、２は感光ドラム１を一様に帯電させる帯電ローラ、３は感光ドラム１を露光するＬＥＤアレイヘッド、４は収束性ロッドレンズ、５は感光ドラム１に現像処理を施す現像ローラ、６は現像ローラ５にトナーを供給する供給ローラ、７は現像されたトナー像を印刷媒体１００に転写する転写ローラ、１０１は転写したトナー像を印刷媒体１００に定着させる定着器である。
【０００４】
次に、ＬＥＤアレイヘッド３について詳細に説明する。図８はＬＥＤアレイヘッド３の構成を示す斜視図である。図８において、８は配線パターン（導電パターン）が形成された回路基板、９は複数の発光素子を配列したＬＥＤアレイチップ、１０はＬＥＤアレイチップ９の駆動に用いられるドライバチップ、１１はＬＥＤアレイチップ９とドライバチップ１０を接続するワイヤ、１２はドライバチップ１０と回路基板８を接続するワイヤである。図８（ａ）はドライバチップ１０をＬＥＤアレイチップ９の配列の片側に沿って配置したものであり、図８（ｂ）はドライバチップ１０をＬＥＤアレイチップ９の配列の両側に沿って配置したものである。
【０００５】
図９は従来のＬＥＤアレイヘッドの構造図である。図９（ａ）は上面構造図であり、図９（ｂ）は図９（ａ）におけるＸ−Ｘ間の断面構造図である。また、図１０は従来のＬＥＤアレイチップ９の構造を示す斜視図である。図９および図１０において、１３はＬＥＤアレイチップ９上に形成された発光素子、１４ａはＬＥＤアレイチップ９上に形成された個別電極、１４ｂは個別電極１４ａと同じ材質で形成されたワイヤボンディング用の個別電極パッド、１５はドライバチップ１０上に形成されたワイヤボンディング用の駆動電極パッド、１６はドライバチップ１０上に形成されたワイヤボンディング用の信号入出力パッド、１７はドライバチップ１０上に形成された導電パターン、２３はＬＥＤアレイチップ９の裏面に形成された共通電極、２８は導電粒子を含んだ接着剤である。
【０００６】
回路基板８にはガラスエポキシ基板に銅の配線パターン（導電パターン）を形成したものが用いられる。また、ドライバチップ１０にはシリコンが用いられ、ＬＥＤアレイチップ９には、ガリウム砒素基板上にガリウム砒素リンをエピタキシャル成長させた化合物半導体が用いられる。ＬＥＤアレイチップ９裏面の共通電極２３は、金または金合金で形成されている。また、ワイヤ１１，１２は、金で構成されている。
【０００７】
回路基板８上には、ＬＥＤアレイチップ９とドライバチップ１０が同数ずつ配設されており、発光素子１３の数だけＬＥＤアレイチップ９とドライバチップ１０がワイヤ１１により接続されている。例えば、Ａ４サイズで６００［ｄｐｉ］の印刷を行う場合、それぞれ２６個のＬＥＤアレイチップ９とドライバチップ１０が配置され、１個のＬＥＤアレイチップ９には１９２個の発光素子が４２．３［μｍ］ピッチで設けられており、１９２本のワイヤ１１によりＬＥＤアレイチップ９の個別電極パッド１４ｂとドライバチップ１０の駆動電極パッド１５が接続されている。
【０００８】
ＬＥＤアレイチップ９の共通電極２３と、回路基板８上の導電パターン１７とは、導電粒子を含んだ接着剤２８によって接着され、電気的に接続されている。接着剤２８は、加熱硬化性のエポキシ樹脂系接着剤である。接着剤２８の硬化後には、上記の導電粒子が共通電極２３と導電パターン１７の間に挟まれることにより導通がなされる。
【０００９】
ドライバチップ１０は、絶縁性のエポキシ樹脂系接着剤により回路基板８に固定され、ドライバチップ１０上の信号入出力パッド１６と回路基板８上の図示しない配線パターンがワイヤ１２により接続されている。ドライバチップ１０は、印加された電気信号に従ってＬＥＤアレイチップ９を駆動し、発光素子１３を選択的に発光させる。
【００１０】
次に、ＬＥＤアレイヘッドの実装工程を説明する。まず、回路基板８の導電パターン１７上に接着剤２８を均一に塗布し、この導電パターン１７上にダイボンド装置によってＬＥＤアレイチップ９を配置する。また、回路基板８上のドライバチップ１０を実装する箇所に絶縁性のエポキシ樹脂系接着剤を塗布し、その上にドライバチップ１０を配置する。
【００１１】
ここで、６００［ｄｐｉ］に対応する発光素子間隔Ｌは４２．３［μｍ］であり、良好な印刷品位を得るためには、図９（ａ）に示すＬＥＤアレイチップ内の発光素子間隔Ｌ１と隣接ＬＥＤアレイチップ間の発光素子間隔Ｌ２とが、ともに正確にＬ＝４２．３［μｍ］になる必要がある。チップ内発光素子間隔Ｌ１は、精密なウエハプロセスにより正確に４２．３［μｍ］になっている。そこで、ダイボンド装置は、回路基板８上に設けられたアライメント用パターンを基準にして、チップ間発光素子間隔Ｌ２が４２．３［μｍ］となるように、ＬＥＤアレイチップ９を適度に押圧しながらアライメントする。
【００１２】
次に、ＬＥＤアレイチップ９およびドライバチップ１０を配置した回路基板８を恒温槽に入れ、１５０［℃］で加熱して接着剤２８を硬化させ、ＬＥＤアレイチップ９およびドライバチップ１０を回路基板８に固定する。その後、回路基板８を恒温槽から取り出して冷却する。接着剤２８に含まれる導電粒子は、粒径が数［μｍ］で、接着剤２８の加熱硬化後に導電粒子同士が連結し、回路基板８とＬＥＤアレイチップ９の電気的接続がなされる。
【００１３】
チップのダイボンドが済んだら、ＬＥＤアレイチップ９の個別電極パッド１４ｂとドライバチップ１０の駆動電極パッド１５の間、ドライバチップ１０の信号入出力パッド１６と回路基板８上の配線パターンの間をそれぞれワイヤボンディングして、ＬＥＤアレイヘッドの実装工程が完了する。
【００１４】
【発明が解決しようとする課題】
しかしながら上記従来のＬＥＤアレイヘッドでは、以下の問題がある。接着剤２８を介してＬＥＤアレイチップ９を配置した回路基板８を恒温槽で加熱して接着剤２８を硬化させ、その後、回路基板８を冷却したとき、ＬＥＤアレイチップ９と回路基板８の熱膨張率の違いおよび接着剤２８自身の収縮により、ＬＥＤアレイチップ９の発光素子配列方向の長さＫ（図９（ａ）参照）が接着剤硬化前よりも縮む現象が起きる。
【００１５】
図１１は接着剤硬化後のＬＥＤアレイチップの収縮を説明する図である。チップの長さＫがＫａであり、チップ内発光素子間隔Ｌ１がＬ１ａ（＝Ｋａ／１９２）である複数のＬＥＤアレイヘッド９を、チップ間発光素子間隔Ｌ２がＬ２ａになるように、硬化前の接着剤２８を介して回路基板８上に配置し、この回路基板８を加熱すると、回路基板８はＬＥＤアレイチップ９より大きく膨張し、熱膨張した回路基板８上にＬＥＤアレイチップ９が接着される。その後、回路基板８が冷却されると、回路基板８は加熱前の長さに収縮し、回路基板８の収縮にともなってＬＥＤアレイチップ９は回路基板８から収縮応力を受け、チップの長さＫがΔＫだけ収縮し、Ｋｂ（＝Ｋａ−ΔＫ）になる。これにより、チップ間発光素子間隔Ｌ２はΔＫだけ広がり、Ｌ２ｂ（＝Ｌ２ａ＋ΔＫ）になる。つまり、隣接するＬＥＤアレイチップ９のそれぞれがチップの中心方向にΔＫ／２ずつ収縮し、チップ間発光素子間隔Ｌ２が２×（ΔＫ／２）＝ΔＫだけ広がる。また、チップ内発光素子間隔Ｌ１はΔＫ／１９１だけ収縮し、Ｌ１ｂ（＝Ｌ１ａ−（ΔＫ／１９１））になる。
【００１６】
１９２個の発光素子を６００［ｄｐｉ］に対応する４２．３［μｍ］ピッチで配列したＬＥＤアレイチップ９の場合は、接着剤硬化前のチップの長さＫａは約８．１［ｍｍ］であり、接着剤硬化による上記の収縮量ΔＫは、約４［μｍ］となり、所望の発光素子間隔Ｌ＝４２．３［μｍ］の約９．５［％］に相当する。また、接着剤硬化後のチップ間発光素子間隔Ｌ２ａは、約４６．３［μｍ］に広がる。チップ間発光素子間隔Ｌ２が所望の発光素子間隔Ｌよりも広くなりすぎると、白筋印刷不良を生じる。
【００１７】
図１２および図１３は上記の白筋印刷不良を説明するための図である。図１２はチップ間発光素子間隔Ｌ２がＬ＋ΔＫに広がったＬＥＤアレイヘッド９において、発光素子１３を１ドットおきに発光させた場合を示す図である。また、図１３は図１２のＬＥＤアレイヘッドによって印刷されたライン＆スペースのパターンを示す図である。図１３において、ラインの幅ＬＮは一定であるが、広がったチップ間発光素子間隔Ｌ２（＝Ｌ＋ΔＫ）に対応するスペースの幅はＳ＋ΔＫになり、他のスペースの幅Ｓよりも広くなる。従って、チップ間発光素子間隔Ｌ２に対応する印刷領域では、他の領域よりも白の面積（幅）が増え、白筋のように見える。
【００１８】
図１４は所望の発光素子間隔Ｌに対するチップ間発光素子間隔の広がり量ΔＫの割合ΔＫ／Ｌと白筋発生確率との関係を示す図である。図１４はチップ内発光素子間隔Ｌ１が所望の発光素子間隔Ｌ（＝４２．３［μｍ］）に等しく、チップ間発光素子間隔Ｌ２の広がり量ΔＫが異なるＬＥＤアレイヘッドを用いて印刷したライン＆スペースのパターンを複数の人に目視させ、目視した人数に対する、チップ間発光素子間隔Ｌ２に対応する印刷領域を白筋と認識した人数の割合を白筋発生確率としたものである。用いるプリンタなどの特性によっても若干異なるが、図１４から、チップ間発光素子間隔の広がり量ΔＫ、従ってチップ収縮量ΔＫが所望の発光素子間隔Ｌの８［％］以上になると白筋が発生しやすくなることが判る。
【００１９】
このように、従来のＬＥＤアレイヘッドでは、隣接ＬＥＤアレイチップ間で発光素子間隔が広がり、白筋印刷不良が発生することがあった。
【００２０】
また、導電粒子を含んだ熱硬化性の接着剤を介してＬＥＤアレイチップを回路基板の導電パターン上に配置するときに、接着剤の塗布むらやＬＥＤアレイチップの押し付け不十分等により、ＬＥＤアレイヘッドの共通電極と回路基板の導電パターンの間が広がり、導電粒子の共通電極および導電パターンに対する接触が不十分になり、共通電極と導電パターンの間が導通不良になってしまうことがあった。導電粒子の共通電極および導電パターンに対する接触が不十分であると、検査工程では正常に導通していても、そのあとに上記の導通不良が発生してしまうことがあった。
【００２１】
本発明は、上記従来の課題を解決するためになされたものであり、接着剤硬化後におけるＬＥＤアレイチップの収縮量を低減し、印刷品質を向上させることを目的とするものである。また、ＬＥＤアレイチップの共通電極と回路基板の導電パターンとを確実に導通させ、信頼性を向上させることを目的とするものである。
【００２２】
【課題を解決するための手段】
上記の目的を達成するために本発明のＬＥＤアレイヘッドは、ガリウムとヒ素を主成分とする化合物半導体チップ表面に複数の発光素子を配列したＬＥＤアレイチップと、複数個の前記ＬＥＤアレイチップが発光素子配列方向に配置されて実装されたガラスエポキシ回路基板とを備え、前記ＬＥＤアレイチップが、エポキシ樹脂系の加熱硬化性のエポキシ樹脂系であって、該加熱し硬化後冷却した際に該化合物半導体チップと該ガラスエポキシ基板の熱膨張率の違いによる化合物半導体チップの収縮率が８％未満となる程度の弾性を持つ軟質接着剤を介して前記回路基板上に実装されていることを特徴とするものである。
【００２３】
また、本発明の回路基板は、ＬＥＤアレイチップの共通電極が導電粒子を含む接着剤を介して接着されたときに前記導電粒子を介して前記共通電極と電気的に接続する導電パターンを備え、導電パターンの表面が、凸部領域と凹部領域からなる凹凸構造をなしていることを特徴とするものである。
【００２４】
また、本発明のＬＥＤアレイチップは、チップ表面に配列された複数の発光素子と、チップ裏面に形成され、全ての発光素子に電気的に接続しており、導電粒子を含む接着剤を介してＬＥＤアレイヘッドの回路基板の導電パターンに接着されたときに前記導電粒子を介して前記導電パターンと電気的に接続する共通電極と備え、前記共通電極の表面が、凸部領域と凹部領域からなる凹凸構造をなしていることを特徴とするものである。
【００２５】
【発明の実施の形態】
第１の実施形態
第１の実施形態のＬＥＤアレイヘッドは、可撓性を有する（弾性率が小さい）軟質接着剤を介してＬＥＤアレイチップを回路基板に実装したことを特徴としている。
【００２６】
図１は本発明の第１の実施形態のＬＥＤアレイヘッドの構成図であり、（ａ）は上面構造図、（ｂ）は（ａ）のＸ−Ｘ間の断面構造図である。図１において、８は回路基板、９はＬＥＤアレイチップ、１０はドライバチップ、１１はボンディングワイヤ、１３は発光素子、１４ａは個別電極、１４ｂは個別電極パッド、１５は駆動電極パッド、１６は信号入出力パッド、１７は導電パターン、１８は軟質接着剤、２３は共通電極である。
【００２７】
第１の実施形態のＬＥＤアレイヘッドは、複数の発光素子１３を配列したＬＥＤアレイチップ９と、ＬＥＤアレイチップ９の発光素子１３を選択的に駆動するドライバチップ１０と、複数個のＬＥＤアレイチップ９が発光素子配列方向に実装されるとともに、複数個のドライバチップ１０がＬＥＤアレイチップ９の配列方向の片側に沿って実装された回路基板８とを備えている。この第１の実施形態のＬＥＤアレイヘッドは、例として６００［ｄｐｉ］でＡ４サイズのＬＥＤアレイヘッドであるものとする。この場合、ＬＥＤアレイチップ９およびドライバチップ１０は、それぞれ２６個ずつ回路基板８上に実装されている。
【００２８】
ＬＥＤアレイチップ９のチップ表面には、４２．３［μｍ］ピッチで一列に配列された１９２個の発光素子１３と、発光素子１３のアノードに個別に接続する個別電極１４ａおよび個別電極パッド１４ｂとが形成されている。また、ＬＥＤアレイチップ９のチップ裏面には、全ての発光素子１３のカソードに電気的に接続する共通電極２３が形成されている。このＬＥＤアレイチップ９には、ガリウム砒素基板上にガリウム砒素リン層をエピタキシャル成長させた化合物半導体を用いている。発光素子１３は、上記の化合物半導体にｐｎ接合を形成したものである。個別電極１４ａおよび個別電極パッド１４ｂは、一体形成されたアルミ電極またはアルミ合金電極である。また、共通電極２３は金電極または金合金電極である。
【００２９】
ドライバチップ１０のチップ表面には、１９２個の駆動電極パッド１５と、複数個の信号入出力パッド１６とが形成されている。また、図示していないが、シフトレジスタ、ラッチ回路、駆動電極パッド１５に個別に電流を供給する駆動回路などが形成されている。このドライバチップ１０は、信号入出力パッド１６に入力される印刷データおよび発光制御信号（クロック信号、ロード信号、ストローブ信号など）に従って、駆動電極パッド１５から対応する発光素子１３に電流を供給することにより、ＬＥＤアレイチップ９の１９２個の発光素子１３を選択的に発光させる。ドライバチップ１０には、シリコン基板を用いている。
【００３０】
回路基板８上には、ＬＥＤアレイチップ９の共通電極２３が接着される導電パターン１７と、印刷データ、発光制御信号、電源等をドライバチップ１０に供給するための配線パターンが形成されている。回路基板８には、例えばガラスエポキシ基板を用いる。また、導電パターン１７および上記の配線パターンは、例えば銅のパターンである。
【００３１】
対応する個別電極パッド１４ｂと駆動電極パッド１５とは、それぞれボンディングワイヤ１１により接続されている。従って、ＬＥＤアレイチップ９の１９２個の個別電極パッド１４ｂとドライバチップ１０の１９２個の駆動電極パッドとは、１９２本のワイヤ１１により接続されている。ボンディングワイヤ１１は、例えば金ワイヤである。また、ドライバチップ１０の信号入出力パッド１６は、回路基板８上の配線パターンにワイヤボンディングされている。
【００３２】
ＬＥＤアレイチップ９の共通電極２３は、導電粒子を含む軟質接着剤１８を介して回路基板８の導電パターン１７上に実装されており、上記の導電粒子を介して導電パターン１７に電気的に接続されている。また、ドライバチップ１０は、絶縁性のエポキシ樹脂系接着剤を介して回路基板８に実装されている。
【００３３】
軟質接着剤１８は、加熱硬化性のエポキシ樹脂系接着剤に可撓性を持たせたものである。エポキシ樹脂系接着剤に可撓性を持たせる方法としては、第１に可撓性エポキシ樹脂を配合する方法、第２に可撓性硬化剤を使用する方法、第３に可撓性付与剤を配合する方法に大別することができる。可撓性エポキシ樹脂としては、ダイマー酸のジグリシジルエステル（シェル化学製、エピコート８７１，８７２）、ビスフェノール側鎖型エポキシ樹脂（旭電化工業製、アデカレジンＥＰ４０００）、ポリオキシアルキレングリコールのジグリシジルエーテル（ダウケミカル製、ＤＥＲ ７３２，７３６）などがある。また、可撓性硬化剤としては、ダイマー酸と過剰のジアミンからのポリアミド、ＥＨ６３１およびＥＨ６５１、エポメート（味の素製）、無水ドデセニルコハク酸などがある。また、可撓性付与剤としては、酸無水硬化の場合は端末に水酸基を有するポリエステルとポリオキシアルキレングリコールが使われ、アミン硬化の場合は端末にチオール基を有するポリスルフィド（チオコールＬＰ−３など）が用いられる。この他、第三脂肪酸のグリシジルエステル（シェル化学製、カージュラＥ）や、アルキルフェノールのグリシジルエーテルなども反応性希釈剤を兼ねた可撓性付与剤として使用される。
【００３４】
また、軟質接着剤１８に混入させる上記の導電粒子としては、銀、金、白金、パラジウム、ニッケル、銅などの粒子を用いる。
【００３５】
次に、第１の実施形態のＬＥＤアレイヘッドの実装工程について説明する。まず、回路基板８の導電パターン１７上に軟質接着剤１８を均一に塗布し、この導電パターン１７上にダイボンド装置によってＬＥＤアレイチップ９を配置する。ダイボンド装置は、回路基板８上に設けられたアライメント用パターンを基準にして、隣接ＬＥＤアレイチップ間の発光素子間隔がＬＥＤアレイチップ内の発光素子間隔および所望の発光素子間隔（＝４２．３［μｍ］）に等しくなるように、ＬＥＤアレイチップを回路基板８上に適度に押圧しながらアライメントする。また、回路基板８上のドライバチップ１０を実装する箇所に絶縁性のエポキシ樹脂系接着剤を塗布し、その上にドライバチップ１０を配置する。
【００３６】
次に、ＬＥＤアレイチップ９およびドライバチップ１０を配置した回路基板８を恒温槽に入れ、１５０［℃］で加熱し、軟質接着剤１８および絶縁性接着剤を硬化させ、ＬＥＤアレイチップ９およびドライバチップ１０を回路基板８に固定する。その後、回路基板８を恒温槽から取り出して冷却する。
【００３７】
チップのダイボンドが済んだら、超音波法により、ＬＥＤアレイチップ９の個別電極パッド１４ｂとドライバチップ１０の駆動電極パッド１５の間、ドライバチップ１０の信号入出力パッド１６と回路基板８上の配線パターンの間をそれぞれワイヤボンディングして、実装工程を完了する。
【００３８】
次に、発光動作について簡単に説明する。２６個のドライバチップ１０のシフトレジスタはカスケード接続されており、このカスケード接続されたシフトレジスタに、１９２×２６＝４９９２個の印字データがクロック信号に従って順次転送される。ロード信号が入力されると上記の印字データはそれぞれラッチ回路にラッチされる。そして、ストローブ信号が入力されると、駆動回路により”Ｈ”レベルの印字データに対応する発光素子１３のみに電流が供給され、その発光素子１３が発光する。
【００３９】
ところで、物体に外力を加えると、形や体積に歪みεを生じ、物体内部にはこの歪みεを元に戻そうとする応力σが現れる。物体の弾性率をＥとすると、この応力σは弾性率Ｅに比例し、σ＝Ｅ×εと表される。つまり、物体内部の応力σを小さくするには、弾性率Ｅを小さくすればよい。この弾性率Ｅは、柔らかい物体ほど小さい。
【００４０】
第１の実施形態のＬＥＤアレイヘッドでは、従来の接着剤２８（図９（ｂ）参照）よりも弾性率が小さく、硬化後に可撓性を有する軟質接着剤１８を用いることにより、硬化した接着剤内部に生じる収縮応力を小さくすることができ、これにより回路基板８から接着剤を介してＬＥＤアレイチップ９に伝わる収縮応力を小さくすることができるので、ＬＥＤアレイチップ９の収縮量を従来よりも小さくすることができる。
【００４１】
図２は第１の実施形態のＬＥＤアレイヘッドと従来のＬＥＤアレイヘッドにおけるＬＥＤアレイチップの収縮量の違いを説明する図であり、（Ａ）は従来のＬＥＤアレイヘッドのダイボンド工程、（Ｂ）は第１の実施形態のＬＥＤアレイヘッドのダイボンド工程である。図２において、Ｋａは接着剤硬化前のＬＥＤアレイチップ９の長さ、Ｈａは接着剤硬化前の回路基板８のチップ実装領域の長さ（＝Ｋａ）、Ｋｃは接着剤加熱硬化時のＬＥＤアレイチップの長さ、Ｈｃは接着剤加熱硬化時の回路基板８のチップ実装領域の長さ、Ｋｂは接着剤加熱硬化後（冷却後）のＬＥＤアレイチップの長さ、Ｈｂは接着剤加熱硬化後（冷却後）の回路基板８のチップ実装領域の長さ、Ｅ１は硬化した接着剤２８の弾性率、Ｅ２は硬化した軟質接着剤１８の弾性率（＜Ｅ１）である。
【００４２】
回路基板８上に塗布された熱硬化前の接着剤２８または軟質接着剤１８を介してＬＥＤアレイチップ９を配置し（図２（ａ）参照）、この回路基板８を加熱すると、ＬＥＤアレイチップ９はほとんど膨張しないが回路基板８はＬＥＤアレイチップ９よりも大きく膨張し（Ｋｃ≒Ｋａ，Ｈｃ＞Ｈａ）、この膨張した回路基板８にＬＥＤアレイチップ９が接着される（図２（ｂ）参照）。
【００４３】
次に回路基板８を冷却すると、回路基板８は収縮し（Ｈｂ≒Ｈａ）、回路基板８の収縮応力は、まず接着剤に伝わり、接着剤が収縮する（図２（ｃ）参照）。従来のＬＥＤアレイヘッドでは、接着剤２８に可撓性がないため、接着剤２８の収縮応力がＬＥＤチップ９に伝わり、ＬＥＤチップ９が収縮する（Ｋｂ＜Ｋａ）。しかし、第１の実施形態のＬＥＤアレイヘッドでは、弾性率Ｅ２が接着剤２８の弾性率Ｅ１よりも小さく、可撓性を有する軟質接着剤１８を用いているため、ＬＥＤチップ９に伝わる軟質接着剤１８の収縮応力は小さく、ＬＥＤチップ９の収縮量は従来よりも小さくなる（Ｋｂ≒Ｋａ）。
【００４４】
ここで、チップ収縮率を発光素子間隔Ｌ（＝４２．３［μｍ］）に対するチップ収縮量ΔＫの割合ΔＫ／Ｌと定義した際に、このチップ収縮率が８［％］以上になると図１４で説明した様に白筋印刷不良が発生しやすくなる。前述の材質の軟質接着剤１８を用いてチップ収縮率を８［％］未満とすると白筋印刷不良が発生しなくなる。
【００４５】
このように第１の実施形態によれば、弾性率の小さい軟質接着剤１８を介してＬＥＤアレイチップ９を回路基板８に実装したことにより、ダイボンド工程でのＬＥＤアレイチップ９の収縮量を白筋印刷不良が発生しない量に低減することができるので、印刷品質を向上させることができる。また、実装工程は従来と同じなので、実装コストが高くなることはない。
【００４６】
第２の実施形態
第２の実施形態のＬＥＤアレイヘッドは、弾性率が小さい軟質接着剤を介してＬＥＤアレイチップを回路基板に実装したことに加え、導電粒子を含む軟質接着剤を介してＬＥＤアレイチップを実装する回路基板の導電パターンの表面を、凸部領域と凹部領域からなる凹凸構造にしたことを特徴としている。
【００４７】
図３は本発明の第２の実施形態のＬＥＤアレイヘッドの構成図である。図３（ａ）は上面構造図であり、図３（ｂ）は図３（ａ）におけるＸ−Ｘ間の断面構造図である。なお、図３において、図１と同じものには同じ符号を付してある。第２の実施形態のＬＥＤアレイヘッドは、上記第１の実施形態のＬＥＤアレイヘッドにおいて、回路基板８を回路基板２５にしたものである。なお、第２の実施形態のＬＥＤアレイヘッドの実装工程は、上記第１の実施形態で説明した実装工程と同じである。
【００４８】
図４（ａ）および図４（ｂ）は第２の実施形態のＬＥＤアレイヘッドに用いられる回路基板２５の構造を示す斜視図である。回路基板２５は、図１の回路基板８において、平坦構造の導電パターン１７を凹凸構造の導電パターン２４にしたものである。
【００４９】
図４（ａ）の回路基板２５は、平坦な基板上に平坦構造の導電パターン１７を形成し、この導電パターン１７上にさらに導電性凸部１９を形成することにより、凸部領域２４ａと凹部領域２４ｂからなる凹凸構造の導電パターン２４を設けたものである。また、図４（ｂ）の回路基板２５は、基板表面を切削あるいはエッチングして凹部２０を形成し、この凹部２０を含む基板上に導電パターン１７を形成することにより、凸部領域２４ａと凹部領域２４ｂからなる凹凸構造の導電パターン２４を設けたものである。なお、図３（ｂ）は図４（ａ）に対応している。
【００５０】
１個のＬＥＤアレイチップ９の実装領域において、凸部領域２４ａは中央に１個設けられており、凹部領域２４ｂは凸部領域２４ａの両側に設けられている。従って、ＬＥＤアレイチップ９は、ＬＥＤアレイチップ９の共通電極２３の下に、凸部領域２４ａと凹部領域２４ｂの両方が位置するように、導電パターン１７上に実装されている。また、ＬＥＤアレイチップ９は、全ての個別電極パッド１４ｂの下に凸部領域２４ａが位置するように、導電パターン２４上に実装されている。
【００５１】
第２の実施形態では、回路基板２５に凹凸構造の導電パターン２４を設けてあるので、導電パターン２４上に硬化前の軟質接着剤１８を塗布し、その上にＬＥＤアレイチップ９を配置するときに、余分な軟質接着剤１８は凹部領域２４ｂに溜まるので、共通電極２３と導電パターン２４の距離のばらつきがなくなり、軟質接着剤１８に含まれる導電粒子がＬＥＤアレイチップ９の共通電極２３および凸部領域１７Ａａに確実に接触する。これにより、共通電極２３と導電パターン２４（の凸部領域２４ａ）とを確実に導通させることができ、導通不良を低減することができる。
【００５２】
また、第２の実施形態では、ダイボンドされたＬＥＤアレイチップ９の全ての個別電極パッド１４ｂの下に凸部領域２４ａが配置されるので、超音波法によってなされる個別電極パッド１４ｂに対するワイヤボンディングを安定させ、ワイヤボンディング工程の信頼性を向上させることができる。
【００５３】
このように第２の実施形態によれば、ダイボンド工程でのＬＥＤアレイチップ９の収縮量を低減し、印刷品質を向上させることができることに加え、ＬＥＤアレイチップ９を実装する回路基板２５の導電パターン２４を凸部領域２４ａと凹部領域２４ｂからなる凹凸構造にしたことにより、軟質接着剤１８に含まれる導電粒子を介してＬＥＤアレイチップ９の共通電極２３と導電パターン２４とを確実に導通させることができるので、導通不良を低減し、信頼性を向上させることができる。また、実装工程は従来と同じなので、実装コストが高くなることはない。
【００５４】
なお、上記第２の実施形態では、１個のＬＥＤアレイチップの実装領域に、直方体の凸部領域２４ａを１個設けたが、上記の実装領域に複数個の凸部領域を設けてもよい。また、上記第２の実施形態では、全ての個別電極パッド１４ｂの下に凸部領域２４ａが位置するようにしたが、ワイヤボンディングを不安定にすることがなければ、個別電極パッド１４ｂの下に凹部領域２４ｂが位置していてもよい。さらに、本発明のＬＥＤアレイヘッドおよび回路基板は、上記の実装領域が凹凸構造をなしていることを特徴とするものであり、凸部領域の形状およびサイズは上記第２の実施形態のもの（図４参照）に限定されず、任意に設定可能である。
【００５５】
第３の実施形態
第３の実施形態のＬＥＤアレイヘッドは、弾性率が小さい軟質接着剤を介してＬＥＤアレイチップを回路基板に実装したことに加え、導電粒子を含む軟質接着剤を介して回路基板に実装されるＬＥＤアレイチップの共通電極の表面を、凸部領域と凹部領域からなる凹凸構造にしたことを特徴としている。
【００５６】
図５は本発明の第３の実施形態のＬＥＤアレイヘッドの構成図である。図５（ａ）は上面構造図であり、図５（ｂ）は図５（ａ）におけるＸ−Ｘ間の断面構造図である。なお、図５において、図１と同じものには同じ符号を付してある。第３の実施形態のＬＥＤアレイヘッドは、上記第１の実施形態のＬＥＤアレイヘッドにおいて、ＬＥＤアレイチップ９をＬＥＤアレイチップ２２にしたものである。なお、第３の実施形態のＬＥＤアレイヘッドの実装工程は、上記第１の実施形態で説明した実装工程と同じである。
【００５７】
図６は第３の実施形態のＬＥＤアレイヘッドに用いられるＬＥＤアレイチップ２２の裏面構造を示す斜視図である。ＬＥＤアレイチップ２２は、図１および図１０のＬＥＤアレイチップ９において、平坦構造の共通電極２３を凹凸構造の共通電極２６にしたものである。
【００５８】
ＬＥＤアレイチップ２２は、チップ裏面に平坦構造の共通電極２３を形成し、この共通電極２３上にさらに、リフトオフ法によって金または金合金からなる導電性凸部２１を所望の隣接間隔で、かつ所望の大きさに形成することにより、凸部領域２６ａと凹部領域２６ｂからなる凹凸構造の共通電極２６を設けたものである。あるいは、平坦構造の共通電極２３の所望の領域をハーフエッチングして凹部を形成することにより、凹凸構造の共通電極２６を設けたものである。凸部領域２６ａは、発光素子配列方向に所定の間隔で複数個設けられている。
【００５９】
第３の実施形態では、ＬＥＤアレイチップ２２に凹凸構造の共通電極２６を設けてあるので、回路基板８の導電パターン１７上に硬化前の軟質接着剤１８を塗布し、その上にＬＥＤアレイチップ２２を配置するときに、余分な軟質接着剤１８は凹部領域２６ｂに溜まるので、共通電極２６と導電パターン１７の距離のばらつきがなくなり、軟質接着剤１８に含まれる導電粒子が共通電極２６の凸部領域２６ａおよび導電パターン１７に確実に接触する。これにより、共通電極２６（の凸部領域２６ａ）と導電パターン１７とを確実に導通させることができ、導通不良を低減することができる。
【００６０】
このように第３の実施形態によれば、ダイボンド工程でのＬＥＤアレイチップ２２の収縮量を低減し、印刷品質を向上させることができることに加え、回路基板８に実装されるＬＥＤアレイチップ２２の共通電極２６を凸部領域２６ａと凹部領域２６ｂからなる凹凸構造にしたことにより、軟質接着剤１８に含まれる導電粒子を介して共通電極２６と導電パターン１７とを確実に導通させることができるので、導通不良を低減し、信頼性を向上させることができる。また、実装工程は従来と同じなので、実装コストが高くなることはない。
【００６１】
なお、本発明のＬＥＤアレイヘッドおよびＬＥＤアレイチップは、共通電極が凹凸構造をなしていることを特徴とするものであり、共通電極の凸部領域の形状、個数、サイズは、上記第３の実施形態のもの（図６参照）に限定されず、任意に設定可能である。また、上記第３の実施形態のＬＥＤアレイチップにおいて、全ての個別電極パッド１４ｂの下に共通電極の凸部領域が位置するようにすれば、上記第２の実施形態と同様に、超音波法によるワイヤボンディング工程の信頼性を構造させることができる。
【００６２】
また、上記第１ないし第３の実施形態では、ＬＥＤアレイチップの配列の片側にドライバチップ１０を配置したＬＥＤアレイヘッド（図８（ａ）参照）に本発明を適用した例を説明したが、本発明はＬＥＤアレイチップの配列の両側にドライバチップ１０が配置したＬＥＤアレイヘッド（図８（ｂ）参照）にも適用可能である。
【００６３】
【発明の効果】
以上説明したように本発明のＬＥＤアレイヘッドによれば、エポキシ樹脂系の軟質接着剤を介してＬＥＤアレイチップを回路基板に実装したことにより、ダイボンド工程でのＬＥＤアレイチップの収縮量を白筋印刷不良が発生しない量に低減することができるので、印刷品質を向上させることができるという効果がある。
【００６４】
また、本発明の回路基板によれば、回路基板の導電パターンを凸部領域と凹部領域からなる凹凸構造にしたことにより、軟質接着剤に含まれる導電粒子を介してＬＥＤアレイチップの共通電極と導電パターンとを確実に導通させることができるので、導通不良を低減し、信頼性を向上させることができるという効果がある。
【００６５】
また、本発明のＬＥＤアレイチップによれば、ＬＥＤアレイチップの共通電極を凸部領域と凹部領域からなる凹凸構造にしたことにより、軟質接着剤に含まれる導電粒子を介して共通電極と回路基板の導電パターンとを確実に導通させることができるので、導通不良を低減し、信頼性を向上させることができるという効果がある。
【図面の簡単な説明】
【図１】 本発明の第１の実施形態のＬＥＤアレイヘッドの構成図である。
【図２】 本発明のＬＥＤアレイヘッドと従来のＬＥＤアレイヘッドにおけるＬＥＤアレイチップの収縮量の違いを説明する図である。
【図３】 本発明の第２の実施形態のＬＥＤアレイヘッドの構成図である。
【図４】 本発明の第２の実施形態のＬＥＤアレイヘッドに用いられる回路基板の構造を示す斜視図である。
【図５】 本発明の第３の実施形態のＬＥＤアレイヘッドの構成図である。
【図６】 本発明の第３の実施形態のＬＥＤアレイヘッドに用いられるＬＥＤアレイチップの裏面構造を示す斜視図である。
【図７】 ＬＥＤプリンタの基本的な構造図である。
【図８】 ＬＥＤアレイヘッドの構造を示す斜視図である。
【図９】 従来のＬＥＤアレイヘッドの構造図である。
【図１０】 ＬＥＤアレイヘッドに用いられる従来のＬＥＤアレイチップの構造を示す斜視図である。
【図１１】 従来のＬＥＤアレイヘッドにおける接着剤硬化後のＬＥＤアレイチップの収縮を説明する図である。
【図１２】 白筋印刷不良を説明する図である（チップ間発光素子間隔が広がったＬＥＤアレイヘッドを１ドットおきに発光させた場合）。
【図１３】 白筋印刷不良を説明する図である（印刷されたライン＆スペースのパターン）。
【図１４】 所望の発光素子間隔に対するチップ間発光素子間隔の広がり量（チップ収縮量）の割合と白筋発生確率との関係を示す図である。
【符号の説明】
８，２５ 回路基板、 ９，２２ ＬＥＤアレイチップ、 １３ 発光素子、 １４ｂ 個別電極パッド、 １７，２４ 導電パターン、 １８ 軟質接着剤、 ２３，２６ 共通電極、 ２４ａ，２６ａ 凸部領域、 ２４ｂ，２６ｂ 凹部領域。

Claims (5)

  1. ガリウムとヒ素を主成分とする化合物半導体チップ表面に複数の発光素子を配列したＬＥＤアレイチップと、
    複数個の前記ＬＥＤアレイチップが発光素子配列方向に配置されて実装されたガラスエポキシ回路基板とを備え、
    前記ＬＥＤアレイチップが、エポキシ樹脂系の加熱硬化性のエポキシ樹脂系であって、該加熱し硬化後冷却した際に該化合物半導体チップと該ガラスエポキシ基板の熱膨張率の違いによる化合物半導体チップの収縮率が８％未満となる程度の弾性を持つ軟質接着剤を介して前記回路基板上に実装されている
    ことを特徴とするＬＥＤアレイヘッド。
  2. 前記ＬＥＤアレイチップは、前記軟質接着剤を介して前記回路基板に接着されるチップ裏面に、全ての発光素子に電気的に接続する共通電極を有し、
    前記回路基板は、前記共通電極の接着領域表面に導電パターンを有し、
    前記軟質接着剤は、導電粒子を含み、
    前記導電パターンの表面は、凸部領域と凹部領域からなる凹凸構造をなしている
    ことを特徴とする請求項１記載のＬＥＤアレイヘッド。
  3. 前記ＬＥＤアレイチップは、前記発光素子を配列したチップ表面に、前記発光素子に個別に接続する複数の個別電極パッドをさらに有し、
    前記導電パターンの前記凹凸構造は、全ての個別電極パッドの下に前記凸部領域が配置されるように形成されている
    ことを特徴とする請求項２記載のＬＥＤアレイヘッド。
  4. 前記ＬＥＤアレイチップは、前記軟質接着剤を介して前記回路基板に接着されるチップ裏面に、全ての発光素子に電気的に接続する共通電極を有し、
    前記回路基板は、前記共通電極の接着領域表面に導電パターンを有し、
    前記軟質接着剤は、導電粒子を含み、
    前記共通電極の表面は、凸部領域と凹部領域からなる凹凸構造をなしている
    ことを特徴とする請求項１記載のＬＥＤアレイヘッド。
  5. 前記ＬＥＤアレイチップは、前記発光素子を配列したチップ表面に、前記発光素子に個別に接続する複数の個別電極パッドをさらに有し、
    前記共通電極の前記凹凸構造は、全ての個別電極パッドの下に前記凸部領域が配置されるように形成されている
    ことを特徴とする請求項４記載のＬＥＤアレイヘッド。
JP35280298A 1998-12-11 1998-12-11 Ｌｅｄアレイヘッド Expired - Lifetime JP3982932B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP35280298A JP3982932B2 (ja) 1998-12-11 1998-12-11 Ｌｅｄアレイヘッド
US09/449,500 US6559879B1 (en) 1998-12-11 1999-11-29 LED array head, circuit board, and LED array chip

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP35280298A JP3982932B2 (ja) 1998-12-11 1998-12-11 Ｌｅｄアレイヘッド

Publications (2)

Publication Number Publication Date
JP2000183403A JP2000183403A (ja) 2000-06-30
JP3982932B2 true JP3982932B2 (ja) 2007-09-26

Family

ID=18426543

Family Applications (1)

Application Number Title Priority Date Filing Date
JP35280298A Expired - Lifetime JP3982932B2 (ja) 1998-12-11 1998-12-11 Ｌｅｄアレイヘッド

Country Status (2)

Country Link
US (1) US6559879B1 (ja)
JP (1) JP3982932B2 (ja)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003168826A (ja) * 2001-11-30 2003-06-13 Dainippon Screen Mfg Co Ltd 光源装置および画像記録装置
US6997575B2 (en) * 2002-01-29 2006-02-14 Gelcore Llc Apparatus and manufacturing method for border lighting
US7180099B2 (en) * 2002-11-11 2007-02-20 Oki Data Corporation Semiconductor apparatus with thin semiconductor film
US6864908B2 (en) * 2003-01-22 2005-03-08 Xerox Corporation Printhead with plural arrays of printing elements
US20050104152A1 (en) * 2003-09-19 2005-05-19 Snyder John P. Schottky barrier integrated circuit
US7408566B2 (en) * 2003-10-22 2008-08-05 Oki Data Corporation Semiconductor device, LED print head and image-forming apparatus using same, and method of manufacturing semiconductor device
JP5200360B2 (ja) * 2006-09-29 2013-06-05 富士ゼロックス株式会社 露光装置および画像形成装置
US7760223B2 (en) * 2007-05-14 2010-07-20 Ricoh Company, Ltd. Optical scan apparatus and image formation apparatus
EP2036734B1 (en) * 2007-09-14 2010-12-29 Punch Graphix International N.V. Light emitting array for printing or copying
US7852364B2 (en) * 2007-11-30 2010-12-14 Seiko Epson Corporation Line head and an image forming apparatus using the line head
EP2232656A4 (en) * 2007-12-17 2014-04-16 Ii Vi Laser Entpr Gmbh LASER MASTER MODULES AND ASSEMBLY METHOD
US7880759B2 (en) * 2008-01-17 2011-02-01 Seiko Epson Corporation Line head and image forming device using the same
CN102089943B (zh) 2008-05-08 2017-05-03 奥兰若光子公司 高亮度二极管输出方法和装置
JP4803238B2 (ja) * 2008-11-10 2011-10-26 富士ゼロックス株式会社 発光素子ヘッドおよび画像形成装置
US9166365B2 (en) 2010-01-22 2015-10-20 Ii-Vi Laser Enterprise Gmbh Homogenization of far field fiber coupled radiation
US8644357B2 (en) * 2011-01-11 2014-02-04 Ii-Vi Incorporated High reliability laser emitter modules
JP5805987B2 (ja) * 2011-04-25 2015-11-10 京セラ株式会社 光学素子ヘッドの製造方法
CN110770643B (zh) * 2017-06-15 2022-03-04 夏普株式会社 照明装置及显示装置
CN110901073B (zh) * 2019-12-02 2022-04-15 共享智能装备有限公司 一种3d打印机打印头控制系统和打印管理板
CN112242385B (zh) * 2020-10-28 2022-08-23 长春希龙显示技术有限公司 基于玻璃基板的Mirco-LED无源驱动显示单元
US11984701B2 (en) * 2021-08-23 2024-05-14 Xerox Corporation System for electronically controlling and driving independently addressable semiconductor lasers
US11827037B2 (en) * 2021-08-23 2023-11-28 Xerox Corporation Semiconductor array imager for printing systems

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0115088B1 (en) * 1983-01-21 1986-12-30 Agfa-Gevaert N.V. Recording apparatus
US4774634A (en) * 1986-01-21 1988-09-27 Key Tronic Corporation Printed circuit board assembly
US4866108A (en) * 1988-01-19 1989-09-12 Hughes Aircraft Company Flexible epoxy adhesive blend
US4821051A (en) * 1988-09-01 1989-04-11 Eastman Kodak Company Optical printhead having thermal expansion stress relief
US5261156A (en) * 1991-02-28 1993-11-16 Semiconductor Energy Laboratory Co., Ltd. Method of electrically connecting an integrated circuit to an electric device
US5177500A (en) * 1991-09-11 1993-01-05 Eastman Kodak Company LED array printhead with thermally coupled arrays
DE69426347T2 (de) * 1993-09-29 2001-05-17 Matsushita Electric Industrial Co., Ltd. Verfahren zum Montieren einer Halbleiteranordnung auf einer Schaltungsplatte und eine Schaltungsplatte mit einer Halbleiteranordnung darauf
US5617131A (en) * 1993-10-28 1997-04-01 Kyocera Corporation Image device having a spacer with image arrays disposed in holes thereof
EP0688047A1 (en) * 1994-06-13 1995-12-20 Mitsubishi Materials Corporation Aluminium nitride substrate and method of producing the same
DE69835747T2 (de) * 1997-06-26 2007-09-13 Hitachi Chemical Co., Ltd. Substrat zur montage von halbleiterchips
DE69722196T2 (de) * 1997-07-17 2004-04-01 Raytheon Co., Lexington Leitfähiger Epoxidharzklebstoff mit verbessertem Fallwiderstand
US6108210A (en) * 1998-04-24 2000-08-22 Amerasia International Technology, Inc. Flip chip devices with flexible conductive adhesive

Also Published As

Publication number Publication date
US6559879B1 (en) 2003-05-06
JP2000183403A (ja) 2000-06-30

Similar Documents

Publication Publication Date Title
JP3982932B2 (ja) Ｌｅｄアレイヘッド
US5045867A (en) Optical writing head with curved surface formed by one end of any optical fiber bundle
JP5537007B2 (ja) 発光ヘッドおよび発光ヘッドを設けるための方法
TW490394B (en) Optical write head, and method of assembling the same
US4820013A (en) LED array head
US5177500A (en) LED array printhead with thermally coupled arrays
EP0460194A1 (en) LED PRINT HEAD WITH SIGNAL DISTRIBUTION DEVICE.
JP3185204B2 (ja) 発光素子アセンブリ
EP0507366B1 (en) LED exposure head
JPH0721329Y2 (ja) Ｌｅｄアレ−ヘツド
JP2524507B2 (ja) 光書込みヘッド
JP2002086791A (ja) 光書込みヘッド
JP2000168140A (ja) Ｌｅｄアレイチップ、ｌｅｄドライバチップ、ｌｅｄプリントヘッドおよびその製造方法
TW565920B (en) Light emitting element array module and printer head and micro-display using the same
JP3020787B2 (ja) 画像装置
US6461883B1 (en) Method for manufacturing led array head and led array head prepared by using the same
JP4991125B2 (ja) 光プリンタヘッド及びそれを用いた光プリンタ
JPH07131076A (ja) Ｌｅｄアレイ装置
JPH0557956A (ja) プリントヘツドおよびこれを利用したプリンタ
JP2006035721A (ja) 光プリンタヘッド、その製造方法及び光プリンタ
JPH1044497A (ja) 記録ヘッド
JP2001156340A (ja) 発光素子アレイユニット
JP2003103826A (ja) 光プリンタヘッド
JP2851781B2 (ja) 画像装置
JP2004216649A (ja) 光プリンタヘッド

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040819

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070313

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070508

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070607

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070703

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070703

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100713

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110713

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120713

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130713

Year of fee payment: 6

EXPY Cancellation because of completion of term