JP3972846B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP3972846B2 JP3972846B2 JP2003082965A JP2003082965A JP3972846B2 JP 3972846 B2 JP3972846 B2 JP 3972846B2 JP 2003082965 A JP2003082965 A JP 2003082965A JP 2003082965 A JP2003082965 A JP 2003082965A JP 3972846 B2 JP3972846 B2 JP 3972846B2
- Authority
- JP
- Japan
- Prior art keywords
- etching
- substrate
- connection terminal
- hole
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 170
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 53
- 239000000758 substrate Substances 0.000 claims abstract description 212
- 239000002184 metal Substances 0.000 claims abstract description 15
- 229910052751 metal Inorganic materials 0.000 claims abstract description 15
- 238000005530 etching Methods 0.000 claims description 196
- 238000000034 method Methods 0.000 claims description 137
- 238000005553 drilling Methods 0.000 claims description 13
- 238000005520 cutting process Methods 0.000 claims description 12
- 238000005304 joining Methods 0.000 claims description 12
- 230000015572 biosynthetic process Effects 0.000 abstract description 17
- 230000008569 process Effects 0.000 description 70
- 238000002161 passivation Methods 0.000 description 36
- 229910000679 solder Inorganic materials 0.000 description 23
- 239000010410 layer Substances 0.000 description 18
- 238000010586 diagram Methods 0.000 description 17
- 238000001312 dry etching Methods 0.000 description 16
- 239000010949 copper Substances 0.000 description 15
- 239000007789 gas Substances 0.000 description 14
- 238000007747 plating Methods 0.000 description 12
- 230000004907 flux Effects 0.000 description 9
- 238000000059 patterning Methods 0.000 description 9
- 238000001039 wet etching Methods 0.000 description 9
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 7
- 238000001020 plasma etching Methods 0.000 description 7
- 238000009623 Bosch process Methods 0.000 description 6
- 230000004888 barrier function Effects 0.000 description 6
- 238000009713 electroplating Methods 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 6
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 5
- 229910052802 copper Inorganic materials 0.000 description 5
- 238000011161 development Methods 0.000 description 5
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 4
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 4
- 238000007598 dipping method Methods 0.000 description 4
- 238000010894 electron beam technology Methods 0.000 description 4
- 238000009616 inductively coupled plasma Methods 0.000 description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- 238000005498 polishing Methods 0.000 description 4
- 238000004528 spin coating Methods 0.000 description 4
- 238000005507 spraying Methods 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- 239000012190 activator Substances 0.000 description 3
- 239000000853 adhesive Substances 0.000 description 3
- 230000001070 adhesive effect Effects 0.000 description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 3
- 230000008859 change Effects 0.000 description 3
- 230000003628 erosive effect Effects 0.000 description 3
- 229910000040 hydrogen fluoride Inorganic materials 0.000 description 3
- 239000001301 oxygen Substances 0.000 description 3
- 229910052760 oxygen Inorganic materials 0.000 description 3
- 230000002093 peripheral effect Effects 0.000 description 3
- 238000003672 processing method Methods 0.000 description 3
- 238000004080 punching Methods 0.000 description 3
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 239000005380 borophosphosilicate glass Substances 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 238000000227 grinding Methods 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 238000004806 packaging method and process Methods 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 238000007517 polishing process Methods 0.000 description 2
- 230000008707 rearrangement Effects 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 238000007789 sealing Methods 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- 229910016570 AlCu Inorganic materials 0.000 description 1
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 1
- BPQQTUXANYXVAA-UHFFFAOYSA-N Orthosilicate Chemical compound [O-][Si]([O-])([O-])[O-] BPQQTUXANYXVAA-UHFFFAOYSA-N 0.000 description 1
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- 238000009429 electrical wiring Methods 0.000 description 1
- 125000001495 ethyl group Chemical group [H]C([H])([H])C([H])([H])* 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000007733 ion plating Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 230000001788 irregular Effects 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910017604 nitric acid Inorganic materials 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 239000009719 polyimide resin Substances 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000009751 slip forming Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 238000001771 vacuum deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/3065—Plasma etching; Reactive-ion etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/30604—Chemical etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
- H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/03—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
- H01L25/03—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/065—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H10D89/00
- H01L25/0657—Stacked arrangements of devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13005—Structure
- H01L2224/13009—Bump connector integrally formed with a via connection of the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/1301—Shape
- H01L2224/13016—Shape in side view
- H01L2224/13018—Shape in side view comprising protrusions or indentations
- H01L2224/13019—Shape in side view comprising protrusions or indentations at the bonding interface of the bump connector, i.e. on the surface of the bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/1302—Disposition
- H01L2224/13025—Disposition the bump connector being disposed on a via connection of the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
- H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
- H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/13147—Copper [Cu] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
- H01L2224/16146—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the bump connector connecting to a via connection in the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/8119—Arrangement of the bump connectors prior to mounting
- H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/818—Bonding techniques
- H01L2224/81801—Soldering or alloying
- H01L2224/81815—Reflow soldering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
- H01L2225/04—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same main group of the same subclass of class H10
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Plasma & Fusion (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体装置の製造方法に関する。
【０００２】
【従来の技術】
現在、携帯電話機、ノート型パーソナルコンピュータ、ＰＤＡ（Personal data assistance）等の携帯性を有する電子機器、センサ、マイクロマシン、及びプリンタのヘッド等の機器の小型・軽量化を図るため、その内部に設けられる半導体チップ等の各種の電子部品を小型化する研究・開発が盛んに行われている。また、上記の電子機器は付加価値を高めるため高機能化が図られており内部に設けられる電子部品も高機能化及び高速化が要求されている。
【０００３】
高機能を有する電子部品の一つとしてシステムＬＳＩ（Large Scale Integration）があるが、システムＬＳＩを製品化するには時間を要するため近年の電子機器の開発サイクルに間に合わない状況も生じつつある。そこで、システムＬＳＩが有する複数の機能のうちの各々の機能を１つのＩＣ（Integrated Circuit）に持たせ、これらのＩＣを組み合わせて１つのパッケージングのシステムＬＳＩを実現するＳＩＰ（System In Package）技術が案出されている。
【０００４】
ＳＩＰ技術においては三次元的に複数のＩＣを積層することで高集積化を図っているが、積層されたＩＣをシステムＬＳＩとして機能させるには各々の電気的接続を取る必要がある。従来は各ＩＣに形成された電極をワイヤーボンディング技術を用いて電気的に接続していたが、ワイヤーボンディングによる接続では配線長が長くなるとともに、パッケージングの小型化に限度がある。
【０００５】
このため、ＩＣの裏面に対してエッチング処理又は研磨処理を行ってＩＣを薄板化するとともに、ＩＣの表面と裏面とを貫通する金属からなる接続端子を形成し、積層するＩＣに形成された接続部を接合することで、ＩＣ間の電気的接続をとる三次元実装技術が案出されてきた。この三次元実装技術の詳細については、例えば以下の特許文献１を参照されたい。
【０００６】
【特許文献１】
特開２００１−４４１９７号公報
【０００７】
【発明が解決しようとする課題】
ところで、上述した三次元実装技術を用いてＩＣを積層して製造される電子部品は最終的には封止樹脂にて封止されており、ある程度の信頼性を確保することはできる。しかしながら、電子部品が携帯性を有する電子機器に搭載される場合には、外部からの強い振動及び衝撃が加わることが想定されるため、より高い堅牢性を確保する必要がある。
【０００８】
電子部品の更なる信頼性の向上を図るためには各ＩＣに形成された接続端子間の接合強度を高める必要がある。三次元実装技術を用いて製造された従来の電子部品は、ＩＣに形成された接続端子の先端部（他のＩＣと接合される部分）が通常平坦な形状になってる。このため、積層されたＩＣの接続端子間は二次元的に接合された状態であるため、接合強度が低く信頼性が低いという問題があった。
【０００９】
本発明は上記事情に鑑みてなされたものであり、積層された半導体チップの接合強度が高く、これにより高い信頼性を確保することができる半導体装置の製造方法を提供することを目的とする。
【００１０】
【課題を解決するための手段】
上記課題を解決するために、本発明の第１の観点による半導体装置の製造方法は、電子回路が形成された能動面を有する基板の当該能動面側の一部に、幅が全体に亘って開口部の幅とほぼ同一の孔部を形成する孔部形成工程と、前記孔部における底面の幅を前記開口部の幅とほぼ同一に保ったまま、当該底面を曲面にする曲面形成工程と、前記孔部に金属を埋め込んで前記電子回路の外部電極となる接続端子を形成する接続端子形成工程と、前記基板の裏面に対して処理を行い、前記接続端子の一部を露出させる露出工程とを含むことを特徴としている。
この発明によれば、幅が全体に亘って開口部の幅とほぼ同一の孔部を基板の表面の能動面側の一部に形成し、幅を開口部の幅とほぼ同一に保ったまま孔部の底面に曲面を形成し、この孔部に金属を埋め込んで接続端子を形成し、基板の裏面に対して処理を行って接続端子の一部を露出させているため、露出した接続端子の先端部は孔部に形成された曲面の形状となる。このため、この接続端子の接合面積が増加して接合時の接合強度を高めることができ、高い信頼性を確保することができる。また、底面を曲面にするときに底面の幅を開口部の幅とほぼ同一に保っているため、接続端子の先端部が開口部の幅よりも大幅に大きくなることはなく、接続端子が狭ピッチで配列されている場合であっても本発明を用いることができる。
また、本発明の第１の観点による半導体装置の製造方法は、前記曲面形成工程が、等方的エッチングにより前記孔部の前記底面を略半球状の曲面にする工程であることを特徴としている。
この発明によれば、等方的エッチングにより孔部の底面を略半球状の曲面にしているため、プロセス工程を複雑にすることなく簡単な工程を追加するだけで孔部の底部を曲面にすることができる。
また、本発明の第１の観点による半導体装置の製造方法は、前記露出工程が、前記接続端子の形状を変えることなく前記接続端子の一部を露出させる工程であることを特徴としている。
この発明によれば、孔部に形成された接続端子の形状を変えることなく接続端子の一部を露出させているため、基板の裏面に対する処理により接続端子の先端部における曲面の面積が減少することはなく接合時に高い接合強度を得ることができる。
また、本発明の第１の観点による半導体装置の製造方法は、前記曲面形成工程と前記接続端子形成工程との間に、前記孔部の内壁及び前記底面に絶縁膜を形成する絶縁膜形成工程を含み、前記露出工程は、前記基板の厚みが前記接続端子の埋め込み深さより僅かに厚い程度になるまで前記基板の裏面をエッチングする第１エッチング工程と、前記第１エッチング工程におけるエッチング率よりも低いエッチング率で前記基板の裏面をエッチングして前記孔部内に形成された前記絶縁膜を露出させる第２エッチング工程と、露出した絶縁膜の少なくとも一部をエッチングして前記接続端子を露出させる第３エッチング工程とを含むことを特徴としている。
この発明によれば、第１エッチング工程において高いエッチング率でエッチングを行い、第２エッチング工程において低い低エッチング率でエッチングを行っているため、基板の裏面のエッチングに要する時間を短縮することができるとともに、薄板化した基板の厚み。基板の裏面からの接続端子の突出量を精確に調整することができる。また、孔部の内壁及び底面に絶縁膜を形成した後で接続端子を形成しているため、電流リーク等の不具合を防止することができる
上記課題を解決するために、本発明の第２の観点による半導体装置の製造方法は、電子回路が形成された能動面を有する基板の当該能動面側の一部に凹凸形状を形成する凹凸形成工程と、前記凹凸形状が形成された領域を穿孔して、幅が全体に亘って前記凹凸形状が形成された領域の幅とほぼ同一であって、底面の形状が前記凹凸形状とほぼ同一である孔部を形成する孔形成工程と、前記孔部に金属を埋め込んで前記電子回路の外部電極となる接続端子を形成する接続端子形成工程と、前記基板の裏面に対して処理を行い、前記接続端子の一部を露出させる露出工程とを含むことを特徴としている。
この発明によれば、基板の能動面の一部に凹凸形状を形成し、当該箇所の幅とほぼ同一の幅を保ったまま当該箇所を穿孔することで幅が全体に亘って凹凸形状が形成された領域の幅とほぼ同一であって、底面の形状が前記凹凸形状とほぼ同一である孔部を形成し、この孔部に金属を埋め込んで接続端子を形成し、基板の裏面に対して処理を行って接続端子の一部を露出させているため、露出した接続端子の先端部は孔部の底面に形成された凹凸形状となる。このため、この接続端子の接合面積が増加して接合時の接合強度を高めることができ、高い信頼性を確保することができる。また、接続端子はその幅を全体に亘って基板表面に凹凸を形成した領域の幅とほぼ同一であるため、接続端子の先端部が開口部の幅よりも大幅に大きくなることはなく、接続端子が狭ピッチで配列されている場合であっても本発明を用いることができる。
また、本発明の第２の観点による半導体装置の製造方法は、前記露出工程が、前記接続端子の形状を変えることなく前記接続端子の一部を露出させる工程であることを特徴としている。
この発明によれば、孔部に形成された接続端子の形状を変えることなく接続端子の一部を露出させているため、基板の裏面に対する処理により接続端子の先端部における曲面の面積が減少することはなく接合時に高い接合強度を得ることができる。
また、本発明の第２の観点による半導体装置の製造方法は、前記孔形成工程と前記接続端子形成工程との間に、前記孔部の内壁及び前記底面に絶縁膜を形成する絶縁膜形成工程を含み、前記露出工程は、前記基板の厚みが前記接続端子の埋め込み深さより僅かに厚い程度になるまで前記基板の裏面をエッチングする第１エッチング工程と、前記第１エッチング工程におけるエッチング率よりも低いエッチング率で前記基板の裏面をエッチングして前記孔部内に形成された前記絶縁膜を露出させる第２エッチング工程と、露出した絶縁膜の少なくとも一部をエッチングして前記接続端子を露出させる第３エッチング工程とを含むことを特徴としている。
この発明によれば、第１エッチング工程において高いエッチング率でエッチングを行い、第２エッチング工程において低い低エッチング率でエッチングを行っているため、基板の裏面のエッチングに要する時間を短縮することができるとともに、薄板化した基板の厚み。基板の裏面からの接続端子の突出量を精確に調整することができる。また、孔部の内壁及び底面に絶縁膜を形成した後で接続端子を形成しているため、電流リーク等の不具合を防止することができる
上記課題を解決するために、本発明の第３の観点による半導体装置の製造方法は、電子回路が形成された能動面を有する基板の当該能動面側の一部に設定された孔形成領域に複数の孔を有するマスクを形成するマスク形成工程と、前記基板の面方向に僅かに広がる穿孔方法で前記マスクに形成された孔の各々から前記基板を穿孔することで、幅が全体に亘って前記孔形成領域の幅とほぼ同一であって、底面の形状が凹凸形状である孔部を形成する凹凸孔形成工程と、前記孔部に金属を埋め込んで前記電子回路の外部電極となる接続端子を形成する接続端子形成工程と、前記基板の裏面に対して処理を行い、前記接続端子の一部を露出させる露出工程とを含むことを特徴としている。
この発明によれば、能動面の一部に設定された孔形成領域に複数の孔を有するマスクを形成し、マスクの各々の孔から基板の面方向に僅かに広がる穿孔方向で基板を穿孔することで最終的に幅が全体に亘って孔形成領域の幅とほぼ同一であって底面の形状が凹凸である１つの孔部を形成し、この孔部に金属を埋め込んで接続端子を形成し、基板の裏面に対して処理を行って接続端子の一部を露出させているため、露出した接続端子の先端部は孔部の底面に形成された凹凸形状となる。このため、この接続端子の接合面積が増加して接合時の接合強度を高めることができ、高い信頼性を確保することができる。また、接続端子はその幅を全体に亘って孔形成領域の幅とほぼ同一であるため、接続端子の先端部が開口部の幅よりも大幅に大きくなることはなく、接続端子が狭ピッチで配列されている場合であっても本発明を用いることができる。
また、本発明の第３の観点による半導体装置の製造方法は、前記露出工程が、前記接続端子の形状を変えることなく前記接続端子の一部を露出させる工程であることを特徴としている。
この発明によれば、孔部に形成された接続端子の形状を変えることなく接続端子の一部を露出させているため、基板の裏面に対する処理により接続端子の先端部における曲面の面積が減少することはなく接合時に高い接合強度を得ることができる。
また、本発明の第３の観点による半導体装置の製造方法は、前記凹凸孔形成工程と前記接続端子形成工程との間に、前記孔部の内壁及び前記底面に絶縁膜を形成する絶縁膜形成工程を含み、前記露出工程は、前記基板の厚みが前記接続端子の埋め込み深さより僅かに厚い程度になるまで前記基板の裏面をエッチングする第１エッチング工程と、前記第１エッチング工程におけるエッチング率よりも低いエッチング率で前記基板の裏面をエッチングして前記孔部内に形成された前記絶縁膜を露出させる第２エッチング工程と、露出した絶縁膜の少なくとも一部をエッチングして前記接続端子を露出させる第３エッチング工程とを含むことを特徴としている。
この発明によれば、第１エッチング工程において高いエッチング率でエッチングを行い、第２エッチング工程において低い低エッチング率でエッチングを行っているため、基板の裏面のエッチングに要する時間を短縮することができるとともに、薄板化した基板の厚み。基板の裏面からの接続端子の突出量を精確に調整することができる。また、孔部の内壁及び底面に絶縁膜を形成した後で接続端子を形成しているため、電流リーク等の不具合を防止することができる
上記課題を解決するために、本発明の第４の観点による半導体装置の製造方法は、上記の何れかに記載の半導体装置の製造方法により製造された半導体装置を個々の半導体チップに切断する切断工程と、同種の前記半導体チップ又は異種の前記半導体チップを積層する積層工程と、積層した前記半導体チップに形成されている前記接続端子同士を接合する端子接合工程とを含むことを特徴としている。
この発明によれば、接続端子の先端部の形状が曲面又は凹凸形状である半導体装置を個々の半導体チップに分離し、同種又は異種の半導体チップを積層して半導体チップに形成されている接続端子同士を接合しているため、積層された半導体チップの接合強度を高めることができる。この結果、高い信頼性を有する三次元実装構造の半導体装置を製造することができる。
上記課題を解決するために、本発明の第５の観点による半導体装置の製造方法は、上記の何れかに記載の半導体装置の製造方法により製造された半導体装置を個々の半導体チップに切断する切断工程と、同種の前記半導体チップ又は異種の前記半導体チップを、接続部が形成された基板上に１つ又は複数搭載する搭載工程と、前記積層した前記半導体チップに形成されている前記接続端子同士及び前記接続部と前記接続端子とを接合する接合工程とを含むことを特徴としている。
この発明によれば、接続端子の先端部の形状が曲面又は凹凸形状である半導体装置を個々の半導体チップに分離し、同種又は異種の半導体チップを搭載基板上に搭載して半導体チップに形成されている接続端子同士及び半導体チップに形成されている接続端子と搭載基板に形成されている接続部とを接合しているため、積層された半導体チップの接合強度及び半導体チップと搭載基板との接合強度をを高めることができる。この結果、高い信頼性を有する三次元実装構造の半導体装置を製造することができる。
【００１１】
【発明の実施の形態】
以下、図面を参照して本発明の一実施形態による半導体装置の製造方法について詳細に説明する。
【００１２】
〔第１実施形態による半導体装置の製造方法〕
図１〜図６は、本発明の第１実施形態による半導体装置の製造方法を示す工程図である。図１（ａ）は、ウェハ状態にある処理対象の基板の一部を示す断面図である。基板１０は、例えばＳｉ（シリコン）基板であり、その能動面１０ａ側にトランジスタ、メモリ素子、その他の電子素子、並びに電気配線（何れも図示省略）及び電子回路の外部電極となる電極パッド１４からなる電子回路が形成されている。一方、基板１０の裏面１０ｂにはこれらの電子回路は形成されていない。尚、基板１０の厚みは、例えば５００μｍ程度である。
【００１３】
図１（ａ）に示す通り、基板１０上には基板１０の基本的な材料であるＳｉの酸化膜（ＳｉＯ２）からなる絶縁膜と硼燐珪酸ガラス（ＢＰＳＧ）からなる層間絶縁膜とを順に形成した絶縁膜１２が形成されている。また、絶縁膜１２上の一部には、図示しない箇所で基板１０の能動面１０ａに形成された電子回路と電気的に接続された電極パッド１４が形成されている。この電極パッド１４は、Ｔｉ（チタン）からなる第１層、ＴｉＮ（窒化チタン）からなる第２層、ＡｌＣｕ（アルミニウム／銅）からなる第３層、及びＴｉＮからなる第４層（キャップ層）を順に積層して形成したものである。尚、電極パッド１４の下方には電子回路が形成されていない点に注意されたい。
【００１４】
電極パッド１４は、例えばスパッタリングにより第１層〜第４層からなる積層構造を絶縁膜１２上の全面に形成し、レジスト等を用いて所定の形状（例えば、円形形状）にパターニングすることにより形成される。尚、本実施形態では、電極パッド１４が上記の積層構造により形成されている場合を例に挙げて説明するが、電極パッド１４がＡｌのみで形成されていても良いが、電気抵抗の低い銅を用いて形成することが好ましい。また、電極パッド１４は、上記の構成に限られず、必要とされる電気的特性、物理的特性、及び化学的特性に応じて適宜変更しても良い。
【００１５】
また、上記絶縁膜１２上には電極パッド１４を覆うように、パッシベーション膜１６が形成されている。このパッシベーション膜１６は、ＳｉＯ２（酸化珪素）、ＳｉＮ（窒化珪素）、ポリイミド樹脂等により形成され、又はＳｉＮ上にＳｉＯ２を積層した構成、あるいはその逆であることが好ましい。また、パッシベーション膜１６の膜厚は２μｍ程度以上であって６μｍ程度以下であることが好ましい。
【００１６】
以上の構成の基板に対して、まず能動面１０ａ側に形成された電極パッド１４を開口するとともに基板１０を穿孔して孔部Ｈ３を形成する工程が行われる。まず、スピンコート法、ディッピング法、スプレーコート法等の方法によりレジスト（図示省略）を図１（ａ）に示すパッシベーション膜１６上の全面に塗布する。尚、このレジストは、電極パッド１４上を覆っているパッシベーション膜１６を開口するために用いるものであり、フォトレジスト、電子線レジスト、Ｘ線レジストの何れであってもよく、ポジ型又はネガ型の何れであってもよい。
【００１７】
パッシベーション膜１６上にレジストを塗布すると、プリベークを行った後で、所定のパターンが形成されたマスクを用いて露光処理及び現像処理を行い、レジストを所定形状にパターニングする。尚、レジストの形状は、電極パッド１４の開口形状及び基板１０に形成する孔の断面形状に応じて設定される。レジストのパターニングが終了すると、ポストベークを行った後で、図１（ｂ）に示すように、電極パッド１４を覆うパッシベーション膜１６の一部をエッチングして開口部Ｈ１を形成する。図１（ｂ）は、パッシベーション膜１６を開口して開口部Ｈ１を形成した状態を示す断面図である。
【００１８】
尚、パッシベーション膜１６のエッチングにはドライエッチングを適用することが好ましい。ドライエッチングは、反応性イオンエッチング（ＲＩＥ：Reactive Ion Etching）であってもよい。また、パッシベーション膜１６のエッチングとしてウェットエッチングを適用してもよい。パッシベーション膜１６に形成される開口部Ｈ１の断面形状は、後述する工程で形成される電極パッド１４の開口形状及び基板１０に形成される孔の断面形状に応じて設定され、その径は電極パッド１４に形成される開口の径及び基板１０に形成される孔の径と同程度、例えば５０μｍ程度に設定される。
【００１９】
以上の工程が終了すると、開口部Ｈ１を形成したパッシベーション膜１６上のレジストをマスクとして、ドライエッチングにより電極パッド１４を開口する。図２（ａ）は、電極パッド１４を開口して開口部Ｈ２を形成した状態を示す断面図である。尚、図１，図２の図中においてレジストは省略してある。図２（ａ）に示すように、パッシベーション膜１６に形成された開口部Ｈ１の径と電極パッド１４に形成された開口部Ｈ２の径は同程度となる。尚、ドライエッチングとしてはＲＩＥを用いることができる。
【００２０】
更に、以上の工程で使用したレジストをマスクとして、次に絶縁膜１２をエッチングして、図２（ｂ）に示すように基板１０を露出させる。図２（ｂ）は、絶縁膜１２をエッチングして、基板１０の一部を露出させた状態を示す断面図である。この後、開口マスクとして使用してきたパッシベーション膜１６上に形成したレジストを、剥離液或いはアッシング等により剥離する。
【００２１】
尚、上記プロセスにおいては、同一のレジストマスクを用いてエッチングを繰り返したが、各エッチング工程終了後、レジストをパターニングし直しても勿論良い。また、電極パッド１４に形成された開口部Ｈ２を開口した後レジストを剥離し、電極パッド１４の最表面のＴｉＮをマスクにして、絶縁膜１２をエッチングし、図２（ｂ）に示すように基板１０を露出せしめることも可能である。更に付け加えるならば、各エッチング時の選択比を考慮して、レジストを厚膜化しておくことが必要である。
【００２２】
以上の工程が終了すると、パッシベーション膜１６をマスクとして、ドライエッチングにより基板１０を穿孔して孔部Ｈ３を形成する（孔部形成工程）。基板１０を穿孔する深さは７０μｍ程度であるため、製造効率の観点からは特開２００２−９３７７６号公報に開示されたＳｉ高速エッチング法、又は米国特許USP5,501,893に開示されたボッシュプロセス法を用いて異方性エッチングを行うことが好ましい。Ｓｉ高速エッチング法を用いる場合には、エッチングガスとしてＳＦ６／Ｏ２の混合ガスを用いることができ、ボッシュプロセス法を用いる場合にはＳＦ６／Ｃ４Ｆ８を用いることができる。尚、ここでは、ドライエッチングとしてＲＩＥのほかにＩＣＰ（Inductively Coupled Plasma）を用いることができる。
【００２３】
図３（ａ）は、基板１０を穿孔して、孔部Ｈ３を形成した状態を示す断面図である。図３（ａ）に示す通り、パッシベーション膜１６をマスクとして基板１０を穿孔しているため、基板１０に形成される孔部Ｈ３の径はパッシベーション膜１６に形成された開口部Ｈ１の径と同程度となる。その結果、パッシベーション膜１６に形成された開口部Ｈ１の径、電極パッド１４に形成された開口部Ｈ２の径、及び基板１０に形成された孔部Ｈ３の径は、ほぼ同一になる。尚、孔部Ｈ３の深さは、最終的に形成する半導体チップの厚みに応じて適宜設定される。また、孔部Ｈ３は異方性エッチングにより形成しているため、孔部Ｈ３の底面は平坦（フラット）な形状になる。
【００２４】
次に、基板Ｈ３に形成した孔部Ｈ３の底面を曲面とする工程が行われる（曲面形成工程）。この工程では孔部Ｈ３を形成する際に用いたマスクを用いて、孔部Ｈ３を形成する際に用いたエッチング法と同様のエッチング法により等方的エッチングを行う。上記の孔部Ｈ３を形成する際に、ＳＦ６／Ｏ２の混合ガスをエッチングガスとしてＳｉ高速エッチング法を用いた場合には、ＳＦ６のガス比を高め、又はエッチングガスをＳＦ６のみにすることで等方的なエッチングを行って孔部Ｈ３の底面を曲面にする。また、孔部Ｈ３を形成する際に、ＳＦ６／Ｃ４Ｆ８をエッチングガスとしてボッシュプロセス法を用いた場合には、サイクルエッチングを止めてＳＦ６ガスのみをエッチングガスとして用いることで等方的なエッチングを行って孔部Ｈ３の底面を曲面形状にする。
【００２５】
尚、以上は、異方性エッチングから等方性エッチングに変更する方法としてエッチングガスの成分を変更する方法について説明したが、エッチングガスの成分変更に加えてバイアス電圧を低下させ、又は、エッチングガスの高圧化を行って異方性エッチングを等方性エッチングに変更するようにしても良い。また、バイアス電圧を低下させ、又は、エッチングガスの高圧化のみによって変更しても良い。
【００２６】
図３（ｂ）は、基板１０に形成した孔部Ｈ３の底面を曲面形状にした状態を示す断面図である。図３に示した例では、孔部Ｈ３の底面が略半球状の曲面になっていることが分かる。また、等方的エッチングを行って孔部Ｈ３の底面を曲面形状としても、孔部Ｈ３の全体的な径（幅）幅は、開口部Ｈ１，Ｈ２の径とほぼ同一であることが分かる。
【００２７】
以上の工程が終了すると、次に、パッシベーション膜１６上並びに孔部Ｈ３の内壁及び底面に絶縁膜１８を形成する（絶縁膜形成工程）。図４（ａ）は、パッシベーション膜１６上並びに孔部Ｈ３の内壁及び底面に絶縁膜１８を形成した状態を示す断面図である。この絶縁膜１８は、電流リークの発生、酸素及び水分等による基板１０の浸食等を防止するために設けられ、ＰＥＣＶＤ（Plasma Enhanced Chemical Vapor Deposition）を用いて形成した正珪酸四エチル（Tetra Ethyl Ortho Silicate：Ｓｉ（ＯＣ２Ｈ５）４：以下、ＴＥＯＳという）、即ちＰＥ−ＴＥＯＳ、及び、オゾンＣＶＤを用いて形成したＴＥＯＳ、即ちＯ３−ＴＥＯＳ、又はＣＶＤを用いて形成した酸化シリコンを用いることができる。尚、絶縁膜１８の厚みは、例えば１μｍである。
【００２８】
続いて、スピンコート法、ディッピング法、スプレーコート法等の方法によりレジスト（図示省略）を絶縁膜１８上の全面に塗布する。或いは、ドライフィルムレジストを用いても良い。尚、このレジストは、電極パッド１４の一部の上方を開口するために用いるものであり、フォトレジスト、電子線レジスト、Ｘ線レジストの何れであってもよく、ポジ型又はネガ型の何れであってもよい。
【００２９】
絶縁膜１８上にレジストを塗布すると、プリベークを行った後で、所定のパターンが形成されたマスクを用いて露光処理及び現像処理を行い、電極パッド１４の上方以外の部分並びに孔部Ｈ３及びその周辺部のみにレジストが残された形状、例えば孔部Ｈ３を中心とした円環形状にレジストをパターニングする。レジストのパターニングが終了すると、ポストベークを行った後で、エッチングにより電極パッド１４の一部を覆う絶縁膜１８及びパッシベーション膜１６を除去し、電極パッド１４の一部を開口する。尚、エッチングにはドライエッチングを適用することが好ましい。ドライエッチングは、反応性イオンエッチング（ＲＩＥ：Reactive Ion Etching）であってもよい。また、エッチングとしてウェットエッチングを適用してもよい。尚、このとき、電極パッド１４を構成する第４層も併せて除去する。
【００３０】
図４（ｂ）は、電極パッド１４を覆う絶縁膜１８及びパッシベーション膜１６の一部を除去した状態を示す断面図である。図４（ｂ）に示すように、電極パッド１４の上方は開口部Ｈ４となり、電極パッド１４の一部が露出した状態となる。この開口部Ｈ４によって、後の工程で形成される接続端子２０と電極パッド１４とを接続することができる。従って、開口部Ｈ４は孔部Ｈ３が形成された部位以外の部位に形成されていればよい。また、隣接していても良い。
【００３１】
本実施形態では、電極パッド１４のほぼ中央に孔部Ｈ３（開口部Ｈ１）を形成する場合を例に挙げている。よって、開口部Ｈ４は、この孔部Ｈ３を取り囲むように、つまり電極パッド１４の露出面積を大きくすることが電極パッド１４と、後に形成される接続端子との接続抵抗を小さくする上で好ましい。また、孔部Ｈ３の形成場所は電極パッド１４のほぼ中央でなくても良い。尚、電極パッド１４を覆う絶縁膜１８及びパッシベーション膜１６の一部を除去して、電極パッド１４の一部を露出させると、除去する際に用いたレジストを剥離液により剥離する。
【００３２】
以上の工程が終了すると、次に下地膜を形成する工程が行われる。尚、この工程及び下地膜の図示は省略している。下地膜は基板１０の上面全面に形成されるため、電極パッド１４の露出部並びに孔部Ｈ３の内壁及び底面にも下地膜が形成される。ここで、下地膜は、バリア層及びシード層からなり、まずバリア層を形成した後で、バリア層上にシード層を形成することで成膜される。バリア層は、例えばＴｉＷから形成され、シード層はＣｕから形成される。
【００３３】
バリア層及びシード層は、例えばＩＭＰ（イオンメタルプラズマ）法、又は、真空蒸着、スパッタリング、イオンプレーティング等のＰＶＤ（Physical Vapor Deposition）法いて形成される。下地膜は、電極パッド１４と絶縁膜１８との段差を十分にカバーして、電極パッド１４上と絶縁膜１８上（孔部Ｈ３の内部を含む）に連続的に形成される。尚、下地膜を構成するバリア層の膜厚は、例えば１００ｎｍ程度であり、シード層の膜厚は、例えば数百ｎｍ程度である。
【００３４】
下地膜の形成が終了すると、基板１０の能動面１０ａ上にメッキレジストを塗布し、接続端子２０を形成する部分のみが開口した状態にパターニングしてメッキレジストパターン（図示省略）を形成する。その後、Ｃｕ電解メッキを行って基板１０の開口部Ｈ３及びメッキレジストパターンの開口部にＣｕ（銅）を埋め込み、接続端子２０を形成する（接続端子形成工程）。
【００３５】
図５（ａ）は、Ｃｕ電解メッキを行って接続端子２０を形成した状態を示す断面図である。図５（ａ）に示す通り、接続端子２０は基板１０の能動面１０ａに突出した突起状の形状であるとともに、その一部が基板１０内に埋め込まれた形状である。また、符号Ｃを付した箇所において、接続端子２０は電極パッド１４と電気的に接続されている。接続端子２０が形成されると、基板１０上に形成されているメッキレジストパターンを剥離する。
【００３６】
以上の工程が終了すると、基板１０の裏面１０ｂに処理を行って基板１０を薄板化し、基板１０内に埋め込み形成された接続端子２０を露出させる工程が行われる（露出工程）。基板１０を薄板化するために基板１０の裏面１０ｂに対して行う処理方法は、裏面研磨又は裏面エッチングを用いることができるが、ここではエッチングにより基板１０を薄板化する方法を例に挙げて説明する。
【００３７】
基板１０の裏面１０ｂのエッチングは、基板１０の厚みが５０μｍ程度となり接続端子２０の基板１０の裏面１０ｂからの突出量が所定量（例えば、２０μｍ程度）になるまで行う。本実施形態では一度のエッチング処理でエッチング処理を完了するのではなく、異なるエッチング処理を２度行っている。これは、エッチングに要する時間を短縮して効率化を図るとともに、基板１０の厚み及び接続端子２０の突出量を精確に制御するためである。
【００３８】
本実施形態では、最初に行うエッチング（第１エッチング工程）において、基板１０を例えば四百数十μｍエッチングして、基板１０の厚みが接続端子２０の埋め込み深さよりも僅かに厚く、接続端子２０が基板１０の裏面から露出していない状態にする。そして、次に行うエッチング（第２エッチング工程）において、接続端子２０を基板１０の裏面から突出させ、基板１０の厚みが５０μｍ程度であり、接続端子２０の基板１０の裏面からの突出量が２０μｍ程度である状態にする。図５（ｂ）は、基板１０に対して第２エッチング工程を行った状態を示す断面図である。
【００３９】
上記の第１エッチング工程では、エッチング量が多いため、効率化の観点からエッチング率（レート）を高く設定する必要がある。次に行うエッチング（第２エッチング工程）においては、基板１０の厚み及び接続端子２０の突出量を精確に制御するため、第１エッチング工程でのエッチング率よりも低いエッチング率でエッチングを行う必要がある。基板１０の裏面をエッチングする場合には、第１、第２エッチング工程ともドライエッチング若しくはウェットエッチングを行っても良く、第１、第２エッチングでドライエッチングとウェットエッチングとを切り替えるようにしても良い。
【００４０】
また、第１エッチング工程でウェットエッチングを行う場合には、エッチング液として弗硝酸（ＨＦ（弗化水素）＋ＨＮＯ３（硝酸））を用いることができる。エッチング液として弗硝酸を用いる場合には、ＨＦとＨＮＯ３との体積比を１：４．５に設定し、液温２５℃に設定すると、約３７．８μｍ／ｍｉｎのエッチング率が得られる。ウェットエッチングとしては、例えばディップ方式を用いたエッチング又はスピンエッチング装置を用いたエッチングを用いることができる。スピンエッチング装置を用いる場合には枚葉処理が可能となる。
【００４１】
基板１０に対して第１、第２エッチング工程を行う際に、ウェットエッチングを行うか、又はドライエッチングを行うかは、エッチング面積を考慮した各々のエッチングレート、バッチ処理又は枚葉処理を行うことができるか否か等を考慮して、総合的に効率よくエッチングすることができるエッチング法を選択すればよい。尚、ウェットエッチングはエッチングレートがエッチング面積に左右されないが、ドライエッチングはエッチング面積によりエッチングレートが左右される。
【００４２】
第１、第２エッチング工程を行って基板１０の裏面１０ｂのエッチングが完了すると、基板１０の裏面１０ｂから接続端子２０が２０μｍ程度突出している状態となるのは前述した通りであるが、絶縁膜１８及び不図示の下地膜があるため接続端子２０そのものは露出した状態にはなっていない。このため、次工程において、基板１０の裏面から突出した状態にある絶縁膜１８及び不図示の下地膜を順にエッチングする工程が行われる（第３エッチング工程）。絶縁膜１８は酸化膜ドライエッチングでエッチングし、不図示の下地膜はメタルドライエッチング又はウェットエッチングによりエッチングする。
【００４３】
図５（ｃ）は、絶縁膜１８及び下地膜をエッチングした状態を示す断面図である。図５（ｃ）に示すように、接続端子２０の一部が薄板化された基板１０の裏面から突出した状態になる。接続端子２０の基板１０の能動面１０側に突出している部分及び基板１０の裏面１０ｂから突出している部分の高さは２０μｍ程度であり、基板１０の厚みは５０μｍ程度である。また、上記の第１エッチング工程〜第３エッチング工程によって基板１０の裏面から接続端子２０を露出させると、露出した接続端子２０の形状は変化せず、孔部Ｈ３の底面に形成した略半球状の曲面を反映した形状のままであることが分かる。
【００４４】
尚、ここではエッチングにより基板１０を薄板化して接続端子２０を露出させる方法について説明したが、裏面研磨による薄板化を行うことも可能である。但し、裏面研磨は、基板１０の厚みを接続端子２０の埋め込み深さ程度まで薄くする工程で用いることができ、基板１０の裏面１０ｂから接続端子２０を露出させる工程及び絶縁膜１８及び下地膜を除去する工程では用いることが好ましくない。なぜならば、接続端子２０の先端部も研磨してしまって形状を例えば平坦に変えてしまうからである。
【００４５】
以上の工程が終了すると、接続端子２０の先端部の何れか一方に無鉛ハンダ（Ｓｎ／Ａｇ）を形成する。尚、無鉛ハンダの図示は省略している。無鉛ハンダの形成が完了すると、ウェハ状態にある基板１０を切断して個々の半導体チップに分離する（切断工程）。ここで、基板１０の切断は、予め基板１０上に設定されているストリートライン（スクライブライン）に沿って行う。
【００４６】
次に、分離した個々の半導体チップを積層して三次元実装構造とする（積層工程）。半導体チップを積層するには、まず半導体チップに形成された接続端子２０に形成された無鉛ハンダ上に接合活性剤（フラックス）を塗布する工程が行われる。このフラックスは、半導体チップ同士を積層するときに、積層した半導体チップの位置ずれが生じないように粘着力で保持するとともに、半導体チップに形成された接続端子２０の表面の酸化膜を遊離させるためものもである。
【００４７】
フラックスの塗布の塗布を終えると、図６に示す通り、半導体チップに形成された接続端子２０各々の位置が合うように、半導体チップＣ１と半導体チップＣ２との位置合わせを行って半導体チップＣ２上に半導体チップＣ１を積層する。ここで、積層する半導体チップは、同種のもの（つまり、基板に形成されている電子回路が等しいもの）であってもよく、異種のもの（つまり、基板に形成されている電子回路が異なるもの）であってもよい。
【００４８】
以上の工程が終了すると、積層した半導体チップＣ１，Ｃ２をリフロー装置内に配置して、半導体チップＣ１，Ｃ２に形成された接続端子２０の先端に設けられた無鉛ハンダを溶融させ、半導体チップＣ１に形成された接続端子２０と半導体チップＣ２に形成された接続端子２０とを接合する（接合工程）。図６に示す通り、半導体チップＣ１に形成された接続端子２０の裏面側（半導体チップＣ２側）における先端部は曲面形状であり、無鉛ハンダ２２の接合面積が大きいため接合強度が高まり、これによって信頼性の向上を図ることができる。
【００４９】
尚、以上の説明においては、図６に示す通り、半導体チップＣ１と半導体チップＣ２とを積層する場合を例に挙げて説明したが、基板１０を切断して得られた半導体チップをインターポーザ等の搭載基板に搭載する場合も、半導体チップ同士を積層する場合と同様の工程で搭載することができる。このときには、搭載基板に形成された接続部としての接続電極と、半導体チップに形成された接続端子２０との位置合わせを行ってインターポーザ上に半導体チップを搭載し（搭載工程）、接続電極と接続端子とを接合する（接合工程）。
【００５０】
また、インターポーザ上に半導体チップを搭載する形態以外にもインターポーザに代えてＷ−ＣＳＰ（Wafer level Chip Scale Package）技術を用いて処理された基板上に半導体装置を積層するようにしても良い。ここで、Ｗ−ＣＳＰ技術とは、ウェハの状態において一括して再配置配線（再配線）及び樹脂封止を行なってから個々の半導体チップに分離する技術である。Ｗ−ＣＳＰ技術を用いて処理された基板上に半導体装置を積層する場合には、再配置配線により形成された電極上に半導体チップを積層しても良く、ウェハ状態にある基板に対して半導体チップＣ１，Ｃ２に形成された接続端子２０と同様の接続端子を形成し、この接続端子と半導体チップに形成された接続端子とを接合して積層するようにしてもよい。
【００５１】
〔第２実施形態による半導体装置の製造方法〕
図７〜図１２は、本発明の第２実施形態による半導体装置の製造方法を示す工程図である。本実施形態においても、まず図１（ａ）に示す構造を有する基板１０を用いて、パッシベーション膜１６の開口、電極パッド１４の開口、及び絶縁膜１２の開口を順に行って、図２（ｂ）に示す通り基板１０の一部を露出させた状態とするのは第１実施形態と同様である。
【００５２】
本実施形態では、図２（ｂ）に示す状態にある基板１０の一部が露出している開口部Ｈ１，Ｈ２内に、所定の形状を有するマスクを形成する。図７（ａ）は、開口部Ｈ１，Ｈ２内にマスクを形成した状態を示す断面図であり、図７（ｂ）はマスクの一例を示す上面図である。開口部Ｈ１，Ｈ２内に形成されるマスク３０は基板１０を穿孔して形成する孔部Ｈ５の底面の形状を凹凸形状にするためのものである。マスク３０は、基板１０を穿孔して形成する孔部Ｈ５の径よりも小さな幅を有する任意の形状のパターンであり複数個形成される。本実施形態においては、図７に示す通り円柱状のパターンを複数個形成している。尚、形成するマスク３０の形状、個数、配列は任意である。
【００５３】
マスク３０の形成が終了すると、マスク３０を用いて基板１０の露出箇所（開口部Ｈ１，Ｈ２に露出している箇所）をエッチングして、この箇所に凹凸形状を形成する（凹凸形成工程）。図８（ａ）は、基板１０の露出箇所をエッチングして凹凸形状を形成した状態を示す断面図である。基板１０のエッチング量は、１〜１０μｍ程度である。凹凸形状を形成すると、開口部Ｈ１，Ｈ２内に形成したマスク３０を除去した後で、基板１０の上面及び開口部Ｈ１，Ｈ２内にＳｉＯ２等の酸化膜３２を形成する。
【００５４】
図８（ｂ）は酸化膜３２を形成した状態を示す断面図である。酸化膜３２の成膜が終了すると、開口部Ｈ１，Ｈ２内に形成された酸化膜３２のみをエッチングにより除去する。図９（ａ）は酸化膜３２をパターニングした状態を示す図である。以上の工程が終了すると、ドライエッチングにより基板１０を穿孔して孔部Ｈ５を形成する（孔形成工程）。基板１０を穿孔する深さは６０〜７０μｍ程度であるため、上述したＳｉ高速エッチング法又はボッシュプロセス法を用いて異方性エッチングを行うことが好ましい。Ｓｉ高速エッチング法を用いる場合には、エッチングガスとしてＳＦ６／Ｏ２の混合ガスを用いることができ、ボッシュプロセス法を用いる場合にはＳＦ６／Ｃ４Ｆ８を用いることができる。尚、ここでは、ドライエッチングとしてＲＩＥのほかにＩＣＰ（Inductively Coupled Plasma）を用いることができる。
【００５５】
図９（ｂ）は、基板１０を穿孔して孔部Ｈ５を形成した状態を示す断面図である。図９（ｂ）を参照すると、形成された孔部Ｈ５の径は全体に亘って開口部Ｈ１，Ｈ２の径とほ同程度であることが分かる。また、孔部Ｈ５の底面は、図９（ａ）に示す工程で形成した凹凸形状が反映されたものとなることが分かる。以上の工程が終了すると、次に、酸化膜３２上並びに孔部Ｈ５の内壁及び底面に絶縁膜３４を形成する（絶縁膜形成工程）。図１０（ａ）は、酸化膜３２上並びに孔部Ｈ５の内壁及び底面に絶縁膜３４を形成した状態を示す断面図である。この絶縁膜３４は、第１実施形態で形成した絶縁膜１８と同様に、電流リークの発生、酸素及び水分等による基板１０の浸食等を防止するために設けられ、第１実施形態と同様の方法により形成される。
【００５６】
続いて、スピンコート法、ディッピング法、スプレーコート法等の方法によりレジスト（図示省略）を絶縁膜３４上の全面に塗布する。或いは、ドライフィルムレジストを用いても良い。尚、このレジストは、電極パッド１４の一部の上方を開口するために用いるものであり、フォトレジスト、電子線レジスト、Ｘ線レジストの何れであってもよく、ポジ型又はネガ型の何れであってもよい。
【００５７】
絶縁膜３４上にレジストを塗布すると、プリベークを行った後で、所定のパターンが形成されたマスクを用いて露光処理及び現像処理を行い、電極パッド１４の上方以外の部分並びに孔部Ｈ５及びその周辺部のみにレジストが残された形状、例えば孔部Ｈ５を中心とした円環形状にレジストをパターニングする。レジストのパターニングが終了すると、ポストベークを行った後で、エッチングにより電極パッド１４の一部を覆う絶縁膜３４、酸化膜３２、及びパッシベーション膜１６を除去し、電極パッド１４の一部を開口する。
【００５８】
図１０（ｂ）は、電極パッド１４を覆う絶縁膜３４、酸化膜３２、及びパッシベーション膜１６の一部を除去した状態を示す断面図である。図１０（ｂ）に示すように、電極パッド１４の上方は開口部Ｈ６となり、電極パッド１４の一部が露出した状態となる。この開口部Ｈ６によって、後の工程で形成される接続端子３６と電極パッド１４とを接続することができる。従って、開口部Ｈ６は孔部Ｈ５が形成された部位以外の部位に形成されていればよい。また、隣接していても良い。また、第１実施形態と同様に、電極パッド１４の露出面積を大きくすることが電極パッド１４と、後に形成される接続端子との接続抵抗を小さくする上で好ましい。また、孔部Ｈ５の形成場所は電極パッド１４のほぼ中央でなくても良い。尚、電極パッド１４を覆う絶縁膜３４、酸化膜３２、及びパッシベーション膜１６を除去して、電極パッド１４の一部を露出させると、除去する際に用いたレジストを剥離液により剥離する。
【００５９】
以上の工程が終了すると、次に下地膜を形成する工程が行われる。尚、この工程及び下地膜の図示は省略している。下地膜の形成方法は、第１実施形態と同様であるため、ここでは説明を省略する。下地膜の形成が終了すると、基板１０の能動面１０ａ上にメッキレジストを塗布し、接続端子３６を形成する部分のみが開口した状態にパターニングしてメッキレジストパターン（図示省略）を形成する。その後、Ｃｕ電解メッキを行って基板１０の開口部Ｈ５及びメッキレジストパターンの開口部にＣｕ（銅）を埋め込み、接続端子３６を形成する（接続端子形成工程）。
【００６０】
図１１（ａ）は、Ｃｕ電解メッキを行って接続端子３６を形成した状態を示す断面図である。図５（ａ）に示す通り、接続端子３６は基板１０の能動面１０ａに突出した突起状の形状であるとともに、その一部が基板１０内に埋め込まれた形状である。また、符号Ｃを付した箇所において、接続端子３６は電極パッド１４と電気的に接続されている。接続端子３６が形成されると、基板１０上に形成されているメッキレジストパターンを剥離する。
【００６１】
以上の工程が終了すると、基板１０の裏面１０ｂに処理を行って基板１０を薄板化し、基板１０内に埋め込み形成された接続端子３６を露出させる工程が行われる（露出工程）。基板１０を薄板化するために基板１０の裏面１０ｂに対して行う処理方法は、第１実施形態と同様に第１エッチング工程〜第３エッチング工程からなるエッチング方法を用いることができる。尚、第１エッチング工程に代えて裏面研磨工程を用いることもできる。
【００６２】
基板１０の裏面１０ｂのエッチング（第１エッチング工程及び第２エッチング工程）は、基板１０の厚みが５０μｍ程度となり接続端子３６の基板１０の裏面１０ｂからの突出量が所定量（例えば、２０μｍ程度）になるまで行う。図１１（ｂ）は、基板１０に対して第２エッチング工程を行った状態を示す断面図である。図１１（ｂ）に示す通り、接続端子３６自体は露出しておらず、絶縁膜３４等に覆われているため、第３エッチング工程により、絶縁膜３４の一部を除去する工程が行われる。
【００６３】
図１１（ｃ）は、絶縁膜３４及び下地膜をエッチングした状態を示す断面図である。図１１（ｃ）に示すように、接続端子３６の一部が薄板化された基板１０の裏面から突出した状態になる。また、上記の第１エッチング工程〜第３エッチング工程によって基板１０の裏面から接続端子３６を露出させると、露出した接続端子３６の形状は、接続端子３６の形状を変形させることなく、孔部Ｈ５の底面に形成した凹凸形状をほぼ反映した形状であることが分かる。
【００６４】
以上の工程が終了すると、接続端子３６の先端部の何れか一方に無鉛ハンダ（Ｓｎ／Ａｇ）を形成する。尚、無鉛ハンダの図示は省略している。無鉛ハンダの形成が完了すると、ウェハ状態にある基板１０を切断して個々の半導体チップに分離する（切断工程）。ここで、基板１０の切断は、予め基板１０上に設定されているストリートライン（スクライブライン）に沿って行う。
【００６５】
次に、分離した個々の半導体チップを積層して三次元実装構造とする（積層工程）。半導体チップを積層するには、まず半導体チップに形成された接続端子３６に形成された無鉛ハンダ上に接合活性剤（フラックス）を塗布する工程が行われる。このフラックスは、半導体チップ同士を積層するときに、積層した半導体チップの位置ずれが生じないように粘着力で保持するとともに、半導体チップに形成された接続端子３６の表面の酸化膜を遊離させるためものもである。
【００６６】
フラックスの塗布の塗布を終えると、図１２に示す通り、半導体チップに形成された接続端子３６各々の位置が合うように、半導体チップＣ３と半導体チップＣ４との位置合わせを行って半導体チップＣ４上に半導体チップＣ３を積層する。ここで、積層する半導体チップは、同種のもの（つまり、基板に形成されている電子回路が等しいもの）であってもよく、異種のもの（つまり、基板に形成されている電子回路が異なるもの）であってもよい。
【００６７】
以上の工程が終了すると、積層した半導体チップＣ３，Ｃ４をリフロー装置内に配置して、半導体チップＣ３，Ｃ４に形成された接続端子３６の先端に設けられた無鉛ハンダを溶融させ、半導体チップＣ３に形成された接続端子３６と半導体チップＣ４に形成された接続端子３６とを接合する（接合工程）。図１２に示す通り、半導体チップＣ３に形成された接続端子３６の裏面側（半導体チップＣ４側）における先端部は凹凸形状であり、無鉛ハンダ３８の接合面積が大きいため接合強度が高まり、これによって信頼性の向上を図ることができる。
【００６８】
尚、以上の説明においては、図１２に示す通り、半導体チップＣ３と半導体チップＣ４とを積層する場合を例に挙げて説明したが、第１実施形態と同様に、基板１０を切断して得られた半導体チップをインターポーザ等の搭載基板又はＷ−ＣＳＰ技術を用いて処理された基板上に搭載することができる。
【００６９】
〔第３実施形態による半導体装置の製造方法〕
図１３〜図１７は、本発明の第３実施形態による半導体装置の製造方法を示す工程図である。本実施形態においても、まず図１（ａ）に示す構造を有する基板１０を用いて、パッシベーション膜１６の開口、電極パッド１４の開口、及び絶縁膜１２の開口を順に行って、図２（ｂ）に示す通り基板１０の一部を露出させた状態とするのは第１実施形態と同様である。
【００７０】
本実施形態では、図２（ｂ）に示す状態にある基板１０の一部が露出している開口部Ｈ１，Ｈ２を含んでパッシベーション膜１６上にＳｉＯ２等の絶縁膜４０を形成し、開口部Ｈ１，Ｈ２内に形成された絶縁膜４０を所定形状にパターニングする（マスク形成工程）。図１３（ａ）は、絶縁膜４０上に形成した絶縁膜４０をパターニングした状態を示す図であり、図１３（ｂ）は、開口部Ｈ１，Ｈ２内に形成されたパターニング後の絶縁膜４０の上面図である。尚、基板１０の上面であって、開口部Ｈ１，Ｈ２に露出している領域は本発明にいう孔形成領域に相当する。
【００７１】
図１３に示す通り、開口部Ｈ１，Ｈ２内において絶縁膜４０は多数の孔４２を有するよう開口されている。この絶縁膜４０は、基板１０を穿孔して孔部Ｈ７（図１４参照）を形成するとともに、形成した孔部Ｈ７の底面の形状を凹凸形状にするためのものである。絶縁膜４０に形成する孔４２の径、配列、及び数は基板１０に形成する孔部Ｈ７の形状及び径、並びに孔部Ｈ７を形成する際のサイドエッチング量によって設定される。
【００７２】
絶縁膜４０のパターニングが終了すると、絶縁膜４０に形成された孔４７の各々から基板１０を穿孔して孔部Ｈ７を形成する（凹凸孔形成工程）。図１４（ａ）は、絶縁膜４０に形成された孔４２の各々から基板１０を穿孔して孔部Ｈ７を形成した状態を示す断面図である。本実施形態では、孔部Ｈ７を形成する際には、第１実施形態と同様に、Ｓｉ高速エッチング法又はボッシュプロセス法を用いて異方性エッチングを行っているが、エッチングガスのガス比、エッチングガスの圧力、及びバイアス電圧を調整して僅かにサイドエッチが入るようにエッチングしている。尚、このエッチング方法は、本発明にいう基板の面方向に僅かに広がる穿孔方法に相当する。
【００７３】
このため、基板１０は絶縁膜４０に形成された孔４２の各々からエッチングされるが、エッチングが進むにつれてサイドエッチングにより各々の孔４２に対応する孔の間隔が狭まっていき、最終的には図１４（ａ）に示す１つの孔部Ｈ７が形成される。また、絶縁膜４０を用いて基板１０をエッチングすると、図１４（ａ）に示す通り、形成される孔部Ｈ７の底面の形状が凹凸形状になる。形成された孔部Ｈ７の径はサイドエッチの分だけ基板１０の面方向に僅かに広がるものの、図１４（ａ）に示す通り、全体に亘って開口部Ｈ１，Ｈ２の径とほ同程度であることが分かる。
【００７４】
以上の工程が終了すると、次に、パッシベーション膜１６上等に形成した絶縁膜４０を除去する。図１４（ｂ）は、パッシベーション膜１６上等に形成した絶縁膜４０を除去した状態を示す工程を示す断面図である。次に、パッシベーション膜１６上並びに孔部Ｈ７の内壁及び底面に絶縁膜４４を形成する（絶縁膜形成工程）。図１５（ａ）は、パッシベーション膜１６上並びに孔部Ｈ７の内壁及び底面に絶縁膜４４を形成した状態を示す断面図である。この絶縁膜４４は、第１実施形態で形成した絶縁膜１８と同様に、電流リークの発生、酸素及び水分等による基板１０の浸食等を防止するために設けられ、第１実施形態と同様の方法により形成される。
【００７５】
続いて、スピンコート法、ディッピング法、スプレーコート法等の方法によりレジスト（図示省略）を絶縁膜４４上の全面に塗布する。或いは、ドライフィルムレジストを用いても良い。尚、このレジストは、電極パッド１４の一部の上方を開口するために用いるものであり、フォトレジスト、電子線レジスト、Ｘ線レジストの何れであってもよく、ポジ型又はネガ型の何れであってもよい。
【００７６】
絶縁膜４４上にレジストを塗布すると、プリベークを行った後で、所定のパターンが形成されたマスクを用いて露光処理及び現像処理を行い、電極パッド１４の上方以外の部分並びに孔部Ｈ８及びその周辺部のみにレジストが残された形状、例えば孔部Ｈ７を中心とした円環形状にレジストをパターニングする。レジストのパターニングが終了すると、ポストベークを行った後で、エッチングにより電極パッド１４の一部を覆う絶縁膜４４及びパッシベーション膜１６を除去し、電極パッド１４の一部を開口する。
【００７７】
図１５（ｂ）は、絶縁膜４４及びパッシベーション膜１６の一部を除去した状態を示す断面図である。図１５（ｂ）に示すように、電極パッド１４の上方は開口部Ｈ８となり、電極パッド１４の一部が露出した状態となる。この開口部Ｈ８によって、後の工程で形成される接続端子４６と電極パッド１４とを接続することができる。従って、開口部Ｈ８は孔部Ｈ７が形成された部位以外の部位に形成されていればよい。また、隣接していても良い。また、第１実施形態と同様に、電極パッド１４の露出面積を大きくすることが電極パッド１４と、後に形成される接続端子との接続抵抗を小さくする上で好ましい。また、孔部Ｈ７の形成場所は電極パッド１４のほぼ中央でなくても良い。尚、電極パッド１４を覆う絶縁膜４４及びパッシベーション膜１６を除去して、電極パッド１４の一部を露出させると、除去する際に用いたレジストを剥離液により剥離する。
【００７８】
以上の工程が終了すると、次に下地膜を形成する工程が行われる。尚、この工程及び下地膜の図示は省略している。下地膜の形成方法は、第１実施形態と同様であるため、ここでは説明を省略する。下地膜の形成が終了すると、基板１０の能動面１０ａ上にメッキレジストを塗布し、接続端子４６を形成する部分のみが開口した状態にパターニングしてメッキレジストパターン（図示省略）を形成する。その後、Ｃｕ電解メッキを行って基板１０の開口部Ｈ７及びメッキレジストパターンの開口部にＣｕ（銅）を埋め込み、接続端子４６を形成する（接続端子形成工程）。
【００７９】
図１６（ａ）は、Ｃｕ電解メッキを行って接続端子４６を形成した状態を示す断面図である。図１６（ａ）に示す通り、接続端子４６は基板１０の能動面１０ａに突出した突起状の形状であるとともに、その一部が基板１０内に埋め込まれた形状である。また、符号Ｃを付した箇所において、接続端子４６は電極パッド１４と電気的に接続されている。接続端子４６が形成されると、基板１０上に形成されているメッキレジストパターンを剥離する。
【００８０】
以上の工程が終了すると、基板１０の裏面１０ｂに処理を行って基板１０を薄板化し、基板１０内に埋め込み形成された接続端子４６を露出させる工程が行われる（露出工程）。基板１０を薄板化するために基板１０の裏面１０ｂに対して行う処理方法は、第１実施形態と同様に第１エッチング工程〜第３エッチング工程からなるエッチング方法を用いることができる。尚、第１エッチング工程に代えて裏面研磨工程を用いることもできる。
【００８１】
基板１０の裏面１０ｂのエッチング（第１エッチング工程及び第２エッチング工程）は、基板１０の厚みが５０μｍ程度となり接続端子４６の基板１０の裏面１０ｂからの突出量が所定量（例えば、２０μｍ程度）になるまで行う。図１６（ｂ）は、基板１０に対して第２エッチング工程を行った状態を示す断面図である。図１６（ｂ）に示す通り、接続端子４６自体は露出しておらず、絶縁膜４４等に覆われているため、第３エッチング工程により、絶縁膜４４の一部を除去する工程が行われる。
【００８２】
図１６（ｃ）は、絶縁膜４４及び下地膜をエッチングした状態を示す断面図である。図１６（ｃ）に示すように、接続端子４６の一部が薄板化された基板１０の裏面から突出した状態になる。また、上記の第１エッチング工程〜第３エッチング工程によって基板１０の裏面から接続端子４６を露出させると、露出した接続端子４６の形状は、接続端子４６の形状を変形させることなく、孔部Ｈ７の底面に形成した凹凸形状をほぼ反映した形状であることが分かる。
【００８３】
以上の工程が終了すると、接続端子４６の先端部の何れか一方に無鉛ハンダ（Ｓｎ／Ａｇ）を形成する。尚、無鉛ハンダの図示は省略している。無鉛ハンダの形成が完了すると、ウェハ状態にある基板１０を切断して個々の半導体チップに分離する（切断工程）。ここで、基板１０の切断は、予め基板１０上に設定されているストリートライン（スクライブライン）に沿って行う。
【００８４】
次に、分離した個々の半導体チップを積層して三次元実装構造とする（積層工程）。半導体チップを積層するには、まず半導体チップに形成された接続端子４６に形成された無鉛ハンダ上に接合活性剤（フラックス）を塗布する工程が行われる。このフラックスは、半導体チップ同士を積層するときに、積層した半導体チップの位置ずれが生じないように粘着力で保持するとともに、半導体チップに形成された接続端子４６の表面の酸化膜を遊離させるためものもである。
【００８５】
フラックスの塗布の塗布を終えると、図１７に示す通り、半導体チップに形成された接続端子４６各々の位置が合うように、半導体チップＣ５と半導体チップＣ６との位置合わせを行って半導体チップＣ６上に半導体チップＣ５を積層する。ここで、積層する半導体チップは、同種のもの（つまり、基板に形成されている電子回路が等しいもの）であってもよく、異種のもの（つまり、基板に形成されている電子回路が異なるもの）であってもよい。
【００８６】
以上の工程が終了すると、積層した半導体チップＣ５，Ｃ６をリフロー装置内に配置して、半導体チップＣ５，Ｃ６に形成された接続端子４６の先端に設けられた無鉛ハンダを溶融させ、半導体チップＣ５に形成された接続端子４６と半導体チップＣ６に形成された接続端子４６とを接合する（接合工程）。図１７に示す通り、半導体チップＣ５に形成された接続端子４６の裏面側（半導体チップＣ６側）における先端部は凹凸形状であり、無鉛ハンダ４８の接合面積が大きいため接合強度が高まり、これによって信頼性の向上を図ることができる。
【００８７】
尚、以上の説明においては、図１７に示す通り、半導体チップＣ５と半導体チップＣ６とを積層する場合を例に挙げて説明したが、第１実施形態と同様に、基板１０を切断して得られた半導体チップをインターポーザ等の搭載基板又はＷ−ＣＳＰ技術を用いて処理された基板上に搭載することができる。
【００８８】
〔電子機器〕
本発明の実施形態により製造された半導体装置を有する電子機器として、図１８にはノート型パーソナルコンピュータ２００、図１９には携帯電話３００が示されている。半導体装置各電子機器の筐体内部に配置される。また、電子機器は、上記のノート型コンピュータ及び携帯電話に限られる訳ではなく、種々の電子機器に適用することができる。例えば、液晶プロジェクタ、マルチメディア対応のパーソナルコンピュータ（ＰＣ）及びエンジニアリング・ワークステーション（ＥＷＳ）、ページャ、ワードプロセッサ、テレビ、ビューファインダ型又はモニタ直視型のビデオテープレコーダ、電子手帳、電子卓上計算機、カーナビゲーション装置、ＰＯＳ端末、タッチパネルを備えた装置等の電子機器に適用することが可能である。
【００８９】
以上、本発明の一実施形態及び他の実施形態について説明したが、本発明は上記実施形態に制限されず、本発明の範囲内で自由に変更することができる。例えば、上記実施形態においては、無鉛ハンダを用いて搭載基板上に半導体チップを搭載し、又は半導体チップ同士を接合するようにしていたが、無鉛ハンダに代えて金等の金属又は合金を用い、金属接合によりこれらを接合するようにしても良い。
【図面の簡単な説明】
【図１】 本発明の第１実施形態による半導体装置の製造方法を示す工程図である。
【図２】 本発明の第１実施形態による半導体装置の製造方法を示す工程図である。
【図３】 本発明の第１実施形態による半導体装置の製造方法を示す工程図である。
【図４】 本発明の第１実施形態による半導体装置の製造方法を示す工程図である。
【図５】 本発明の第１実施形態による半導体装置の製造方法を示す工程図である。
【図６】 本発明の第１実施形態による半導体装置の製造方法を示す工程図である。
【図７】 本発明の第２実施形態による半導体装置の製造方法を示す工程図である。
【図８】 本発明の第２実施形態による半導体装置の製造方法を示す工程図である。
【図９】 本発明の第２実施形態による半導体装置の製造方法を示す工程図である。
【図１０】 本発明の第２実施形態による半導体装置の製造方法を示す工程図である。
【図１１】 本発明の第２実施形態による半導体装置の製造方法を示す工程図である。
【図１２】 本発明の第２実施形態による半導体装置の製造方法を示す工程図である。
【図１３】 本発明の第３実施形態による半導体装置の製造方法を示す工程図である。
【図１４】 本発明の第３実施形態による半導体装置の製造方法を示す工程図である。
【図１５】 本発明の第３実施形態による半導体装置の製造方法を示す工程図である。
【図１６】 本発明の第３実施形態による半導体装置の製造方法を示す工程図である。
【図１７】 本発明の第３実施形態による半導体装置の製造方法を示す工程図である。
【図１８】 電子機器の一例を示す図である。
【図１９】 電子機器の他の例を示す図である。
【符号の説明】
１８……絶縁膜
２０……接続端子
２２……無鉛ハンダ
３４……絶縁膜
３６……接続端子
３８……無鉛ハンダ
４０……絶縁膜（マスク）
４２…… 孔
４４……絶縁膜
４６……接続端子
４８……無鉛ハンダ
Ｈ３……孔部
Ｈ５……孔部
Ｈ７……孔部
１０……基板
１０ａ……能動面
１０ｂ……裏面
Ｃ１〜Ｃ６……半導体チップ
【発明の属する技術分野】
本発明は、半導体装置の製造方法に関する。
【０００２】
【従来の技術】
現在、携帯電話機、ノート型パーソナルコンピュータ、ＰＤＡ（Personal data assistance）等の携帯性を有する電子機器、センサ、マイクロマシン、及びプリンタのヘッド等の機器の小型・軽量化を図るため、その内部に設けられる半導体チップ等の各種の電子部品を小型化する研究・開発が盛んに行われている。また、上記の電子機器は付加価値を高めるため高機能化が図られており内部に設けられる電子部品も高機能化及び高速化が要求されている。
【０００３】
高機能を有する電子部品の一つとしてシステムＬＳＩ（Large Scale Integration）があるが、システムＬＳＩを製品化するには時間を要するため近年の電子機器の開発サイクルに間に合わない状況も生じつつある。そこで、システムＬＳＩが有する複数の機能のうちの各々の機能を１つのＩＣ（Integrated Circuit）に持たせ、これらのＩＣを組み合わせて１つのパッケージングのシステムＬＳＩを実現するＳＩＰ（System In Package）技術が案出されている。
【０００４】
ＳＩＰ技術においては三次元的に複数のＩＣを積層することで高集積化を図っているが、積層されたＩＣをシステムＬＳＩとして機能させるには各々の電気的接続を取る必要がある。従来は各ＩＣに形成された電極をワイヤーボンディング技術を用いて電気的に接続していたが、ワイヤーボンディングによる接続では配線長が長くなるとともに、パッケージングの小型化に限度がある。
【０００５】
このため、ＩＣの裏面に対してエッチング処理又は研磨処理を行ってＩＣを薄板化するとともに、ＩＣの表面と裏面とを貫通する金属からなる接続端子を形成し、積層するＩＣに形成された接続部を接合することで、ＩＣ間の電気的接続をとる三次元実装技術が案出されてきた。この三次元実装技術の詳細については、例えば以下の特許文献１を参照されたい。
【０００６】
【特許文献１】
特開２００１−４４１９７号公報
【０００７】
【発明が解決しようとする課題】
ところで、上述した三次元実装技術を用いてＩＣを積層して製造される電子部品は最終的には封止樹脂にて封止されており、ある程度の信頼性を確保することはできる。しかしながら、電子部品が携帯性を有する電子機器に搭載される場合には、外部からの強い振動及び衝撃が加わることが想定されるため、より高い堅牢性を確保する必要がある。
【０００８】
電子部品の更なる信頼性の向上を図るためには各ＩＣに形成された接続端子間の接合強度を高める必要がある。三次元実装技術を用いて製造された従来の電子部品は、ＩＣに形成された接続端子の先端部（他のＩＣと接合される部分）が通常平坦な形状になってる。このため、積層されたＩＣの接続端子間は二次元的に接合された状態であるため、接合強度が低く信頼性が低いという問題があった。
【０００９】
本発明は上記事情に鑑みてなされたものであり、積層された半導体チップの接合強度が高く、これにより高い信頼性を確保することができる半導体装置の製造方法を提供することを目的とする。
【００１０】
【課題を解決するための手段】
上記課題を解決するために、本発明の第１の観点による半導体装置の製造方法は、電子回路が形成された能動面を有する基板の当該能動面側の一部に、幅が全体に亘って開口部の幅とほぼ同一の孔部を形成する孔部形成工程と、前記孔部における底面の幅を前記開口部の幅とほぼ同一に保ったまま、当該底面を曲面にする曲面形成工程と、前記孔部に金属を埋め込んで前記電子回路の外部電極となる接続端子を形成する接続端子形成工程と、前記基板の裏面に対して処理を行い、前記接続端子の一部を露出させる露出工程とを含むことを特徴としている。
この発明によれば、幅が全体に亘って開口部の幅とほぼ同一の孔部を基板の表面の能動面側の一部に形成し、幅を開口部の幅とほぼ同一に保ったまま孔部の底面に曲面を形成し、この孔部に金属を埋め込んで接続端子を形成し、基板の裏面に対して処理を行って接続端子の一部を露出させているため、露出した接続端子の先端部は孔部に形成された曲面の形状となる。このため、この接続端子の接合面積が増加して接合時の接合強度を高めることができ、高い信頼性を確保することができる。また、底面を曲面にするときに底面の幅を開口部の幅とほぼ同一に保っているため、接続端子の先端部が開口部の幅よりも大幅に大きくなることはなく、接続端子が狭ピッチで配列されている場合であっても本発明を用いることができる。
また、本発明の第１の観点による半導体装置の製造方法は、前記曲面形成工程が、等方的エッチングにより前記孔部の前記底面を略半球状の曲面にする工程であることを特徴としている。
この発明によれば、等方的エッチングにより孔部の底面を略半球状の曲面にしているため、プロセス工程を複雑にすることなく簡単な工程を追加するだけで孔部の底部を曲面にすることができる。
また、本発明の第１の観点による半導体装置の製造方法は、前記露出工程が、前記接続端子の形状を変えることなく前記接続端子の一部を露出させる工程であることを特徴としている。
この発明によれば、孔部に形成された接続端子の形状を変えることなく接続端子の一部を露出させているため、基板の裏面に対する処理により接続端子の先端部における曲面の面積が減少することはなく接合時に高い接合強度を得ることができる。
また、本発明の第１の観点による半導体装置の製造方法は、前記曲面形成工程と前記接続端子形成工程との間に、前記孔部の内壁及び前記底面に絶縁膜を形成する絶縁膜形成工程を含み、前記露出工程は、前記基板の厚みが前記接続端子の埋め込み深さより僅かに厚い程度になるまで前記基板の裏面をエッチングする第１エッチング工程と、前記第１エッチング工程におけるエッチング率よりも低いエッチング率で前記基板の裏面をエッチングして前記孔部内に形成された前記絶縁膜を露出させる第２エッチング工程と、露出した絶縁膜の少なくとも一部をエッチングして前記接続端子を露出させる第３エッチング工程とを含むことを特徴としている。
この発明によれば、第１エッチング工程において高いエッチング率でエッチングを行い、第２エッチング工程において低い低エッチング率でエッチングを行っているため、基板の裏面のエッチングに要する時間を短縮することができるとともに、薄板化した基板の厚み。基板の裏面からの接続端子の突出量を精確に調整することができる。また、孔部の内壁及び底面に絶縁膜を形成した後で接続端子を形成しているため、電流リーク等の不具合を防止することができる
上記課題を解決するために、本発明の第２の観点による半導体装置の製造方法は、電子回路が形成された能動面を有する基板の当該能動面側の一部に凹凸形状を形成する凹凸形成工程と、前記凹凸形状が形成された領域を穿孔して、幅が全体に亘って前記凹凸形状が形成された領域の幅とほぼ同一であって、底面の形状が前記凹凸形状とほぼ同一である孔部を形成する孔形成工程と、前記孔部に金属を埋め込んで前記電子回路の外部電極となる接続端子を形成する接続端子形成工程と、前記基板の裏面に対して処理を行い、前記接続端子の一部を露出させる露出工程とを含むことを特徴としている。
この発明によれば、基板の能動面の一部に凹凸形状を形成し、当該箇所の幅とほぼ同一の幅を保ったまま当該箇所を穿孔することで幅が全体に亘って凹凸形状が形成された領域の幅とほぼ同一であって、底面の形状が前記凹凸形状とほぼ同一である孔部を形成し、この孔部に金属を埋め込んで接続端子を形成し、基板の裏面に対して処理を行って接続端子の一部を露出させているため、露出した接続端子の先端部は孔部の底面に形成された凹凸形状となる。このため、この接続端子の接合面積が増加して接合時の接合強度を高めることができ、高い信頼性を確保することができる。また、接続端子はその幅を全体に亘って基板表面に凹凸を形成した領域の幅とほぼ同一であるため、接続端子の先端部が開口部の幅よりも大幅に大きくなることはなく、接続端子が狭ピッチで配列されている場合であっても本発明を用いることができる。
また、本発明の第２の観点による半導体装置の製造方法は、前記露出工程が、前記接続端子の形状を変えることなく前記接続端子の一部を露出させる工程であることを特徴としている。
この発明によれば、孔部に形成された接続端子の形状を変えることなく接続端子の一部を露出させているため、基板の裏面に対する処理により接続端子の先端部における曲面の面積が減少することはなく接合時に高い接合強度を得ることができる。
また、本発明の第２の観点による半導体装置の製造方法は、前記孔形成工程と前記接続端子形成工程との間に、前記孔部の内壁及び前記底面に絶縁膜を形成する絶縁膜形成工程を含み、前記露出工程は、前記基板の厚みが前記接続端子の埋め込み深さより僅かに厚い程度になるまで前記基板の裏面をエッチングする第１エッチング工程と、前記第１エッチング工程におけるエッチング率よりも低いエッチング率で前記基板の裏面をエッチングして前記孔部内に形成された前記絶縁膜を露出させる第２エッチング工程と、露出した絶縁膜の少なくとも一部をエッチングして前記接続端子を露出させる第３エッチング工程とを含むことを特徴としている。
この発明によれば、第１エッチング工程において高いエッチング率でエッチングを行い、第２エッチング工程において低い低エッチング率でエッチングを行っているため、基板の裏面のエッチングに要する時間を短縮することができるとともに、薄板化した基板の厚み。基板の裏面からの接続端子の突出量を精確に調整することができる。また、孔部の内壁及び底面に絶縁膜を形成した後で接続端子を形成しているため、電流リーク等の不具合を防止することができる
上記課題を解決するために、本発明の第３の観点による半導体装置の製造方法は、電子回路が形成された能動面を有する基板の当該能動面側の一部に設定された孔形成領域に複数の孔を有するマスクを形成するマスク形成工程と、前記基板の面方向に僅かに広がる穿孔方法で前記マスクに形成された孔の各々から前記基板を穿孔することで、幅が全体に亘って前記孔形成領域の幅とほぼ同一であって、底面の形状が凹凸形状である孔部を形成する凹凸孔形成工程と、前記孔部に金属を埋め込んで前記電子回路の外部電極となる接続端子を形成する接続端子形成工程と、前記基板の裏面に対して処理を行い、前記接続端子の一部を露出させる露出工程とを含むことを特徴としている。
この発明によれば、能動面の一部に設定された孔形成領域に複数の孔を有するマスクを形成し、マスクの各々の孔から基板の面方向に僅かに広がる穿孔方向で基板を穿孔することで最終的に幅が全体に亘って孔形成領域の幅とほぼ同一であって底面の形状が凹凸である１つの孔部を形成し、この孔部に金属を埋め込んで接続端子を形成し、基板の裏面に対して処理を行って接続端子の一部を露出させているため、露出した接続端子の先端部は孔部の底面に形成された凹凸形状となる。このため、この接続端子の接合面積が増加して接合時の接合強度を高めることができ、高い信頼性を確保することができる。また、接続端子はその幅を全体に亘って孔形成領域の幅とほぼ同一であるため、接続端子の先端部が開口部の幅よりも大幅に大きくなることはなく、接続端子が狭ピッチで配列されている場合であっても本発明を用いることができる。
また、本発明の第３の観点による半導体装置の製造方法は、前記露出工程が、前記接続端子の形状を変えることなく前記接続端子の一部を露出させる工程であることを特徴としている。
この発明によれば、孔部に形成された接続端子の形状を変えることなく接続端子の一部を露出させているため、基板の裏面に対する処理により接続端子の先端部における曲面の面積が減少することはなく接合時に高い接合強度を得ることができる。
また、本発明の第３の観点による半導体装置の製造方法は、前記凹凸孔形成工程と前記接続端子形成工程との間に、前記孔部の内壁及び前記底面に絶縁膜を形成する絶縁膜形成工程を含み、前記露出工程は、前記基板の厚みが前記接続端子の埋め込み深さより僅かに厚い程度になるまで前記基板の裏面をエッチングする第１エッチング工程と、前記第１エッチング工程におけるエッチング率よりも低いエッチング率で前記基板の裏面をエッチングして前記孔部内に形成された前記絶縁膜を露出させる第２エッチング工程と、露出した絶縁膜の少なくとも一部をエッチングして前記接続端子を露出させる第３エッチング工程とを含むことを特徴としている。
この発明によれば、第１エッチング工程において高いエッチング率でエッチングを行い、第２エッチング工程において低い低エッチング率でエッチングを行っているため、基板の裏面のエッチングに要する時間を短縮することができるとともに、薄板化した基板の厚み。基板の裏面からの接続端子の突出量を精確に調整することができる。また、孔部の内壁及び底面に絶縁膜を形成した後で接続端子を形成しているため、電流リーク等の不具合を防止することができる
上記課題を解決するために、本発明の第４の観点による半導体装置の製造方法は、上記の何れかに記載の半導体装置の製造方法により製造された半導体装置を個々の半導体チップに切断する切断工程と、同種の前記半導体チップ又は異種の前記半導体チップを積層する積層工程と、積層した前記半導体チップに形成されている前記接続端子同士を接合する端子接合工程とを含むことを特徴としている。
この発明によれば、接続端子の先端部の形状が曲面又は凹凸形状である半導体装置を個々の半導体チップに分離し、同種又は異種の半導体チップを積層して半導体チップに形成されている接続端子同士を接合しているため、積層された半導体チップの接合強度を高めることができる。この結果、高い信頼性を有する三次元実装構造の半導体装置を製造することができる。
上記課題を解決するために、本発明の第５の観点による半導体装置の製造方法は、上記の何れかに記載の半導体装置の製造方法により製造された半導体装置を個々の半導体チップに切断する切断工程と、同種の前記半導体チップ又は異種の前記半導体チップを、接続部が形成された基板上に１つ又は複数搭載する搭載工程と、前記積層した前記半導体チップに形成されている前記接続端子同士及び前記接続部と前記接続端子とを接合する接合工程とを含むことを特徴としている。
この発明によれば、接続端子の先端部の形状が曲面又は凹凸形状である半導体装置を個々の半導体チップに分離し、同種又は異種の半導体チップを搭載基板上に搭載して半導体チップに形成されている接続端子同士及び半導体チップに形成されている接続端子と搭載基板に形成されている接続部とを接合しているため、積層された半導体チップの接合強度及び半導体チップと搭載基板との接合強度をを高めることができる。この結果、高い信頼性を有する三次元実装構造の半導体装置を製造することができる。
【００１１】
【発明の実施の形態】
以下、図面を参照して本発明の一実施形態による半導体装置の製造方法について詳細に説明する。
【００１２】
〔第１実施形態による半導体装置の製造方法〕
図１〜図６は、本発明の第１実施形態による半導体装置の製造方法を示す工程図である。図１（ａ）は、ウェハ状態にある処理対象の基板の一部を示す断面図である。基板１０は、例えばＳｉ（シリコン）基板であり、その能動面１０ａ側にトランジスタ、メモリ素子、その他の電子素子、並びに電気配線（何れも図示省略）及び電子回路の外部電極となる電極パッド１４からなる電子回路が形成されている。一方、基板１０の裏面１０ｂにはこれらの電子回路は形成されていない。尚、基板１０の厚みは、例えば５００μｍ程度である。
【００１３】
図１（ａ）に示す通り、基板１０上には基板１０の基本的な材料であるＳｉの酸化膜（ＳｉＯ２）からなる絶縁膜と硼燐珪酸ガラス（ＢＰＳＧ）からなる層間絶縁膜とを順に形成した絶縁膜１２が形成されている。また、絶縁膜１２上の一部には、図示しない箇所で基板１０の能動面１０ａに形成された電子回路と電気的に接続された電極パッド１４が形成されている。この電極パッド１４は、Ｔｉ（チタン）からなる第１層、ＴｉＮ（窒化チタン）からなる第２層、ＡｌＣｕ（アルミニウム／銅）からなる第３層、及びＴｉＮからなる第４層（キャップ層）を順に積層して形成したものである。尚、電極パッド１４の下方には電子回路が形成されていない点に注意されたい。
【００１４】
電極パッド１４は、例えばスパッタリングにより第１層〜第４層からなる積層構造を絶縁膜１２上の全面に形成し、レジスト等を用いて所定の形状（例えば、円形形状）にパターニングすることにより形成される。尚、本実施形態では、電極パッド１４が上記の積層構造により形成されている場合を例に挙げて説明するが、電極パッド１４がＡｌのみで形成されていても良いが、電気抵抗の低い銅を用いて形成することが好ましい。また、電極パッド１４は、上記の構成に限られず、必要とされる電気的特性、物理的特性、及び化学的特性に応じて適宜変更しても良い。
【００１５】
また、上記絶縁膜１２上には電極パッド１４を覆うように、パッシベーション膜１６が形成されている。このパッシベーション膜１６は、ＳｉＯ２（酸化珪素）、ＳｉＮ（窒化珪素）、ポリイミド樹脂等により形成され、又はＳｉＮ上にＳｉＯ２を積層した構成、あるいはその逆であることが好ましい。また、パッシベーション膜１６の膜厚は２μｍ程度以上であって６μｍ程度以下であることが好ましい。
【００１６】
以上の構成の基板に対して、まず能動面１０ａ側に形成された電極パッド１４を開口するとともに基板１０を穿孔して孔部Ｈ３を形成する工程が行われる。まず、スピンコート法、ディッピング法、スプレーコート法等の方法によりレジスト（図示省略）を図１（ａ）に示すパッシベーション膜１６上の全面に塗布する。尚、このレジストは、電極パッド１４上を覆っているパッシベーション膜１６を開口するために用いるものであり、フォトレジスト、電子線レジスト、Ｘ線レジストの何れであってもよく、ポジ型又はネガ型の何れであってもよい。
【００１７】
パッシベーション膜１６上にレジストを塗布すると、プリベークを行った後で、所定のパターンが形成されたマスクを用いて露光処理及び現像処理を行い、レジストを所定形状にパターニングする。尚、レジストの形状は、電極パッド１４の開口形状及び基板１０に形成する孔の断面形状に応じて設定される。レジストのパターニングが終了すると、ポストベークを行った後で、図１（ｂ）に示すように、電極パッド１４を覆うパッシベーション膜１６の一部をエッチングして開口部Ｈ１を形成する。図１（ｂ）は、パッシベーション膜１６を開口して開口部Ｈ１を形成した状態を示す断面図である。
【００１８】
尚、パッシベーション膜１６のエッチングにはドライエッチングを適用することが好ましい。ドライエッチングは、反応性イオンエッチング（ＲＩＥ：Reactive Ion Etching）であってもよい。また、パッシベーション膜１６のエッチングとしてウェットエッチングを適用してもよい。パッシベーション膜１６に形成される開口部Ｈ１の断面形状は、後述する工程で形成される電極パッド１４の開口形状及び基板１０に形成される孔の断面形状に応じて設定され、その径は電極パッド１４に形成される開口の径及び基板１０に形成される孔の径と同程度、例えば５０μｍ程度に設定される。
【００１９】
以上の工程が終了すると、開口部Ｈ１を形成したパッシベーション膜１６上のレジストをマスクとして、ドライエッチングにより電極パッド１４を開口する。図２（ａ）は、電極パッド１４を開口して開口部Ｈ２を形成した状態を示す断面図である。尚、図１，図２の図中においてレジストは省略してある。図２（ａ）に示すように、パッシベーション膜１６に形成された開口部Ｈ１の径と電極パッド１４に形成された開口部Ｈ２の径は同程度となる。尚、ドライエッチングとしてはＲＩＥを用いることができる。
【００２０】
更に、以上の工程で使用したレジストをマスクとして、次に絶縁膜１２をエッチングして、図２（ｂ）に示すように基板１０を露出させる。図２（ｂ）は、絶縁膜１２をエッチングして、基板１０の一部を露出させた状態を示す断面図である。この後、開口マスクとして使用してきたパッシベーション膜１６上に形成したレジストを、剥離液或いはアッシング等により剥離する。
【００２１】
尚、上記プロセスにおいては、同一のレジストマスクを用いてエッチングを繰り返したが、各エッチング工程終了後、レジストをパターニングし直しても勿論良い。また、電極パッド１４に形成された開口部Ｈ２を開口した後レジストを剥離し、電極パッド１４の最表面のＴｉＮをマスクにして、絶縁膜１２をエッチングし、図２（ｂ）に示すように基板１０を露出せしめることも可能である。更に付け加えるならば、各エッチング時の選択比を考慮して、レジストを厚膜化しておくことが必要である。
【００２２】
以上の工程が終了すると、パッシベーション膜１６をマスクとして、ドライエッチングにより基板１０を穿孔して孔部Ｈ３を形成する（孔部形成工程）。基板１０を穿孔する深さは７０μｍ程度であるため、製造効率の観点からは特開２００２−９３７７６号公報に開示されたＳｉ高速エッチング法、又は米国特許USP5,501,893に開示されたボッシュプロセス法を用いて異方性エッチングを行うことが好ましい。Ｓｉ高速エッチング法を用いる場合には、エッチングガスとしてＳＦ６／Ｏ２の混合ガスを用いることができ、ボッシュプロセス法を用いる場合にはＳＦ６／Ｃ４Ｆ８を用いることができる。尚、ここでは、ドライエッチングとしてＲＩＥのほかにＩＣＰ（Inductively Coupled Plasma）を用いることができる。
【００２３】
図３（ａ）は、基板１０を穿孔して、孔部Ｈ３を形成した状態を示す断面図である。図３（ａ）に示す通り、パッシベーション膜１６をマスクとして基板１０を穿孔しているため、基板１０に形成される孔部Ｈ３の径はパッシベーション膜１６に形成された開口部Ｈ１の径と同程度となる。その結果、パッシベーション膜１６に形成された開口部Ｈ１の径、電極パッド１４に形成された開口部Ｈ２の径、及び基板１０に形成された孔部Ｈ３の径は、ほぼ同一になる。尚、孔部Ｈ３の深さは、最終的に形成する半導体チップの厚みに応じて適宜設定される。また、孔部Ｈ３は異方性エッチングにより形成しているため、孔部Ｈ３の底面は平坦（フラット）な形状になる。
【００２４】
次に、基板Ｈ３に形成した孔部Ｈ３の底面を曲面とする工程が行われる（曲面形成工程）。この工程では孔部Ｈ３を形成する際に用いたマスクを用いて、孔部Ｈ３を形成する際に用いたエッチング法と同様のエッチング法により等方的エッチングを行う。上記の孔部Ｈ３を形成する際に、ＳＦ６／Ｏ２の混合ガスをエッチングガスとしてＳｉ高速エッチング法を用いた場合には、ＳＦ６のガス比を高め、又はエッチングガスをＳＦ６のみにすることで等方的なエッチングを行って孔部Ｈ３の底面を曲面にする。また、孔部Ｈ３を形成する際に、ＳＦ６／Ｃ４Ｆ８をエッチングガスとしてボッシュプロセス法を用いた場合には、サイクルエッチングを止めてＳＦ６ガスのみをエッチングガスとして用いることで等方的なエッチングを行って孔部Ｈ３の底面を曲面形状にする。
【００２５】
尚、以上は、異方性エッチングから等方性エッチングに変更する方法としてエッチングガスの成分を変更する方法について説明したが、エッチングガスの成分変更に加えてバイアス電圧を低下させ、又は、エッチングガスの高圧化を行って異方性エッチングを等方性エッチングに変更するようにしても良い。また、バイアス電圧を低下させ、又は、エッチングガスの高圧化のみによって変更しても良い。
【００２６】
図３（ｂ）は、基板１０に形成した孔部Ｈ３の底面を曲面形状にした状態を示す断面図である。図３に示した例では、孔部Ｈ３の底面が略半球状の曲面になっていることが分かる。また、等方的エッチングを行って孔部Ｈ３の底面を曲面形状としても、孔部Ｈ３の全体的な径（幅）幅は、開口部Ｈ１，Ｈ２の径とほぼ同一であることが分かる。
【００２７】
以上の工程が終了すると、次に、パッシベーション膜１６上並びに孔部Ｈ３の内壁及び底面に絶縁膜１８を形成する（絶縁膜形成工程）。図４（ａ）は、パッシベーション膜１６上並びに孔部Ｈ３の内壁及び底面に絶縁膜１８を形成した状態を示す断面図である。この絶縁膜１８は、電流リークの発生、酸素及び水分等による基板１０の浸食等を防止するために設けられ、ＰＥＣＶＤ（Plasma Enhanced Chemical Vapor Deposition）を用いて形成した正珪酸四エチル（Tetra Ethyl Ortho Silicate：Ｓｉ（ＯＣ２Ｈ５）４：以下、ＴＥＯＳという）、即ちＰＥ−ＴＥＯＳ、及び、オゾンＣＶＤを用いて形成したＴＥＯＳ、即ちＯ３−ＴＥＯＳ、又はＣＶＤを用いて形成した酸化シリコンを用いることができる。尚、絶縁膜１８の厚みは、例えば１μｍである。
【００２８】
続いて、スピンコート法、ディッピング法、スプレーコート法等の方法によりレジスト（図示省略）を絶縁膜１８上の全面に塗布する。或いは、ドライフィルムレジストを用いても良い。尚、このレジストは、電極パッド１４の一部の上方を開口するために用いるものであり、フォトレジスト、電子線レジスト、Ｘ線レジストの何れであってもよく、ポジ型又はネガ型の何れであってもよい。
【００２９】
絶縁膜１８上にレジストを塗布すると、プリベークを行った後で、所定のパターンが形成されたマスクを用いて露光処理及び現像処理を行い、電極パッド１４の上方以外の部分並びに孔部Ｈ３及びその周辺部のみにレジストが残された形状、例えば孔部Ｈ３を中心とした円環形状にレジストをパターニングする。レジストのパターニングが終了すると、ポストベークを行った後で、エッチングにより電極パッド１４の一部を覆う絶縁膜１８及びパッシベーション膜１６を除去し、電極パッド１４の一部を開口する。尚、エッチングにはドライエッチングを適用することが好ましい。ドライエッチングは、反応性イオンエッチング（ＲＩＥ：Reactive Ion Etching）であってもよい。また、エッチングとしてウェットエッチングを適用してもよい。尚、このとき、電極パッド１４を構成する第４層も併せて除去する。
【００３０】
図４（ｂ）は、電極パッド１４を覆う絶縁膜１８及びパッシベーション膜１６の一部を除去した状態を示す断面図である。図４（ｂ）に示すように、電極パッド１４の上方は開口部Ｈ４となり、電極パッド１４の一部が露出した状態となる。この開口部Ｈ４によって、後の工程で形成される接続端子２０と電極パッド１４とを接続することができる。従って、開口部Ｈ４は孔部Ｈ３が形成された部位以外の部位に形成されていればよい。また、隣接していても良い。
【００３１】
本実施形態では、電極パッド１４のほぼ中央に孔部Ｈ３（開口部Ｈ１）を形成する場合を例に挙げている。よって、開口部Ｈ４は、この孔部Ｈ３を取り囲むように、つまり電極パッド１４の露出面積を大きくすることが電極パッド１４と、後に形成される接続端子との接続抵抗を小さくする上で好ましい。また、孔部Ｈ３の形成場所は電極パッド１４のほぼ中央でなくても良い。尚、電極パッド１４を覆う絶縁膜１８及びパッシベーション膜１６の一部を除去して、電極パッド１４の一部を露出させると、除去する際に用いたレジストを剥離液により剥離する。
【００３２】
以上の工程が終了すると、次に下地膜を形成する工程が行われる。尚、この工程及び下地膜の図示は省略している。下地膜は基板１０の上面全面に形成されるため、電極パッド１４の露出部並びに孔部Ｈ３の内壁及び底面にも下地膜が形成される。ここで、下地膜は、バリア層及びシード層からなり、まずバリア層を形成した後で、バリア層上にシード層を形成することで成膜される。バリア層は、例えばＴｉＷから形成され、シード層はＣｕから形成される。
【００３３】
バリア層及びシード層は、例えばＩＭＰ（イオンメタルプラズマ）法、又は、真空蒸着、スパッタリング、イオンプレーティング等のＰＶＤ（Physical Vapor Deposition）法いて形成される。下地膜は、電極パッド１４と絶縁膜１８との段差を十分にカバーして、電極パッド１４上と絶縁膜１８上（孔部Ｈ３の内部を含む）に連続的に形成される。尚、下地膜を構成するバリア層の膜厚は、例えば１００ｎｍ程度であり、シード層の膜厚は、例えば数百ｎｍ程度である。
【００３４】
下地膜の形成が終了すると、基板１０の能動面１０ａ上にメッキレジストを塗布し、接続端子２０を形成する部分のみが開口した状態にパターニングしてメッキレジストパターン（図示省略）を形成する。その後、Ｃｕ電解メッキを行って基板１０の開口部Ｈ３及びメッキレジストパターンの開口部にＣｕ（銅）を埋め込み、接続端子２０を形成する（接続端子形成工程）。
【００３５】
図５（ａ）は、Ｃｕ電解メッキを行って接続端子２０を形成した状態を示す断面図である。図５（ａ）に示す通り、接続端子２０は基板１０の能動面１０ａに突出した突起状の形状であるとともに、その一部が基板１０内に埋め込まれた形状である。また、符号Ｃを付した箇所において、接続端子２０は電極パッド１４と電気的に接続されている。接続端子２０が形成されると、基板１０上に形成されているメッキレジストパターンを剥離する。
【００３６】
以上の工程が終了すると、基板１０の裏面１０ｂに処理を行って基板１０を薄板化し、基板１０内に埋め込み形成された接続端子２０を露出させる工程が行われる（露出工程）。基板１０を薄板化するために基板１０の裏面１０ｂに対して行う処理方法は、裏面研磨又は裏面エッチングを用いることができるが、ここではエッチングにより基板１０を薄板化する方法を例に挙げて説明する。
【００３７】
基板１０の裏面１０ｂのエッチングは、基板１０の厚みが５０μｍ程度となり接続端子２０の基板１０の裏面１０ｂからの突出量が所定量（例えば、２０μｍ程度）になるまで行う。本実施形態では一度のエッチング処理でエッチング処理を完了するのではなく、異なるエッチング処理を２度行っている。これは、エッチングに要する時間を短縮して効率化を図るとともに、基板１０の厚み及び接続端子２０の突出量を精確に制御するためである。
【００３８】
本実施形態では、最初に行うエッチング（第１エッチング工程）において、基板１０を例えば四百数十μｍエッチングして、基板１０の厚みが接続端子２０の埋め込み深さよりも僅かに厚く、接続端子２０が基板１０の裏面から露出していない状態にする。そして、次に行うエッチング（第２エッチング工程）において、接続端子２０を基板１０の裏面から突出させ、基板１０の厚みが５０μｍ程度であり、接続端子２０の基板１０の裏面からの突出量が２０μｍ程度である状態にする。図５（ｂ）は、基板１０に対して第２エッチング工程を行った状態を示す断面図である。
【００３９】
上記の第１エッチング工程では、エッチング量が多いため、効率化の観点からエッチング率（レート）を高く設定する必要がある。次に行うエッチング（第２エッチング工程）においては、基板１０の厚み及び接続端子２０の突出量を精確に制御するため、第１エッチング工程でのエッチング率よりも低いエッチング率でエッチングを行う必要がある。基板１０の裏面をエッチングする場合には、第１、第２エッチング工程ともドライエッチング若しくはウェットエッチングを行っても良く、第１、第２エッチングでドライエッチングとウェットエッチングとを切り替えるようにしても良い。
【００４０】
また、第１エッチング工程でウェットエッチングを行う場合には、エッチング液として弗硝酸（ＨＦ（弗化水素）＋ＨＮＯ３（硝酸））を用いることができる。エッチング液として弗硝酸を用いる場合には、ＨＦとＨＮＯ３との体積比を１：４．５に設定し、液温２５℃に設定すると、約３７．８μｍ／ｍｉｎのエッチング率が得られる。ウェットエッチングとしては、例えばディップ方式を用いたエッチング又はスピンエッチング装置を用いたエッチングを用いることができる。スピンエッチング装置を用いる場合には枚葉処理が可能となる。
【００４１】
基板１０に対して第１、第２エッチング工程を行う際に、ウェットエッチングを行うか、又はドライエッチングを行うかは、エッチング面積を考慮した各々のエッチングレート、バッチ処理又は枚葉処理を行うことができるか否か等を考慮して、総合的に効率よくエッチングすることができるエッチング法を選択すればよい。尚、ウェットエッチングはエッチングレートがエッチング面積に左右されないが、ドライエッチングはエッチング面積によりエッチングレートが左右される。
【００４２】
第１、第２エッチング工程を行って基板１０の裏面１０ｂのエッチングが完了すると、基板１０の裏面１０ｂから接続端子２０が２０μｍ程度突出している状態となるのは前述した通りであるが、絶縁膜１８及び不図示の下地膜があるため接続端子２０そのものは露出した状態にはなっていない。このため、次工程において、基板１０の裏面から突出した状態にある絶縁膜１８及び不図示の下地膜を順にエッチングする工程が行われる（第３エッチング工程）。絶縁膜１８は酸化膜ドライエッチングでエッチングし、不図示の下地膜はメタルドライエッチング又はウェットエッチングによりエッチングする。
【００４３】
図５（ｃ）は、絶縁膜１８及び下地膜をエッチングした状態を示す断面図である。図５（ｃ）に示すように、接続端子２０の一部が薄板化された基板１０の裏面から突出した状態になる。接続端子２０の基板１０の能動面１０側に突出している部分及び基板１０の裏面１０ｂから突出している部分の高さは２０μｍ程度であり、基板１０の厚みは５０μｍ程度である。また、上記の第１エッチング工程〜第３エッチング工程によって基板１０の裏面から接続端子２０を露出させると、露出した接続端子２０の形状は変化せず、孔部Ｈ３の底面に形成した略半球状の曲面を反映した形状のままであることが分かる。
【００４４】
尚、ここではエッチングにより基板１０を薄板化して接続端子２０を露出させる方法について説明したが、裏面研磨による薄板化を行うことも可能である。但し、裏面研磨は、基板１０の厚みを接続端子２０の埋め込み深さ程度まで薄くする工程で用いることができ、基板１０の裏面１０ｂから接続端子２０を露出させる工程及び絶縁膜１８及び下地膜を除去する工程では用いることが好ましくない。なぜならば、接続端子２０の先端部も研磨してしまって形状を例えば平坦に変えてしまうからである。
【００４５】
以上の工程が終了すると、接続端子２０の先端部の何れか一方に無鉛ハンダ（Ｓｎ／Ａｇ）を形成する。尚、無鉛ハンダの図示は省略している。無鉛ハンダの形成が完了すると、ウェハ状態にある基板１０を切断して個々の半導体チップに分離する（切断工程）。ここで、基板１０の切断は、予め基板１０上に設定されているストリートライン（スクライブライン）に沿って行う。
【００４６】
次に、分離した個々の半導体チップを積層して三次元実装構造とする（積層工程）。半導体チップを積層するには、まず半導体チップに形成された接続端子２０に形成された無鉛ハンダ上に接合活性剤（フラックス）を塗布する工程が行われる。このフラックスは、半導体チップ同士を積層するときに、積層した半導体チップの位置ずれが生じないように粘着力で保持するとともに、半導体チップに形成された接続端子２０の表面の酸化膜を遊離させるためものもである。
【００４７】
フラックスの塗布の塗布を終えると、図６に示す通り、半導体チップに形成された接続端子２０各々の位置が合うように、半導体チップＣ１と半導体チップＣ２との位置合わせを行って半導体チップＣ２上に半導体チップＣ１を積層する。ここで、積層する半導体チップは、同種のもの（つまり、基板に形成されている電子回路が等しいもの）であってもよく、異種のもの（つまり、基板に形成されている電子回路が異なるもの）であってもよい。
【００４８】
以上の工程が終了すると、積層した半導体チップＣ１，Ｃ２をリフロー装置内に配置して、半導体チップＣ１，Ｃ２に形成された接続端子２０の先端に設けられた無鉛ハンダを溶融させ、半導体チップＣ１に形成された接続端子２０と半導体チップＣ２に形成された接続端子２０とを接合する（接合工程）。図６に示す通り、半導体チップＣ１に形成された接続端子２０の裏面側（半導体チップＣ２側）における先端部は曲面形状であり、無鉛ハンダ２２の接合面積が大きいため接合強度が高まり、これによって信頼性の向上を図ることができる。
【００４９】
尚、以上の説明においては、図６に示す通り、半導体チップＣ１と半導体チップＣ２とを積層する場合を例に挙げて説明したが、基板１０を切断して得られた半導体チップをインターポーザ等の搭載基板に搭載する場合も、半導体チップ同士を積層する場合と同様の工程で搭載することができる。このときには、搭載基板に形成された接続部としての接続電極と、半導体チップに形成された接続端子２０との位置合わせを行ってインターポーザ上に半導体チップを搭載し（搭載工程）、接続電極と接続端子とを接合する（接合工程）。
【００５０】
また、インターポーザ上に半導体チップを搭載する形態以外にもインターポーザに代えてＷ−ＣＳＰ（Wafer level Chip Scale Package）技術を用いて処理された基板上に半導体装置を積層するようにしても良い。ここで、Ｗ−ＣＳＰ技術とは、ウェハの状態において一括して再配置配線（再配線）及び樹脂封止を行なってから個々の半導体チップに分離する技術である。Ｗ−ＣＳＰ技術を用いて処理された基板上に半導体装置を積層する場合には、再配置配線により形成された電極上に半導体チップを積層しても良く、ウェハ状態にある基板に対して半導体チップＣ１，Ｃ２に形成された接続端子２０と同様の接続端子を形成し、この接続端子と半導体チップに形成された接続端子とを接合して積層するようにしてもよい。
【００５１】
〔第２実施形態による半導体装置の製造方法〕
図７〜図１２は、本発明の第２実施形態による半導体装置の製造方法を示す工程図である。本実施形態においても、まず図１（ａ）に示す構造を有する基板１０を用いて、パッシベーション膜１６の開口、電極パッド１４の開口、及び絶縁膜１２の開口を順に行って、図２（ｂ）に示す通り基板１０の一部を露出させた状態とするのは第１実施形態と同様である。
【００５２】
本実施形態では、図２（ｂ）に示す状態にある基板１０の一部が露出している開口部Ｈ１，Ｈ２内に、所定の形状を有するマスクを形成する。図７（ａ）は、開口部Ｈ１，Ｈ２内にマスクを形成した状態を示す断面図であり、図７（ｂ）はマスクの一例を示す上面図である。開口部Ｈ１，Ｈ２内に形成されるマスク３０は基板１０を穿孔して形成する孔部Ｈ５の底面の形状を凹凸形状にするためのものである。マスク３０は、基板１０を穿孔して形成する孔部Ｈ５の径よりも小さな幅を有する任意の形状のパターンであり複数個形成される。本実施形態においては、図７に示す通り円柱状のパターンを複数個形成している。尚、形成するマスク３０の形状、個数、配列は任意である。
【００５３】
マスク３０の形成が終了すると、マスク３０を用いて基板１０の露出箇所（開口部Ｈ１，Ｈ２に露出している箇所）をエッチングして、この箇所に凹凸形状を形成する（凹凸形成工程）。図８（ａ）は、基板１０の露出箇所をエッチングして凹凸形状を形成した状態を示す断面図である。基板１０のエッチング量は、１〜１０μｍ程度である。凹凸形状を形成すると、開口部Ｈ１，Ｈ２内に形成したマスク３０を除去した後で、基板１０の上面及び開口部Ｈ１，Ｈ２内にＳｉＯ２等の酸化膜３２を形成する。
【００５４】
図８（ｂ）は酸化膜３２を形成した状態を示す断面図である。酸化膜３２の成膜が終了すると、開口部Ｈ１，Ｈ２内に形成された酸化膜３２のみをエッチングにより除去する。図９（ａ）は酸化膜３２をパターニングした状態を示す図である。以上の工程が終了すると、ドライエッチングにより基板１０を穿孔して孔部Ｈ５を形成する（孔形成工程）。基板１０を穿孔する深さは６０〜７０μｍ程度であるため、上述したＳｉ高速エッチング法又はボッシュプロセス法を用いて異方性エッチングを行うことが好ましい。Ｓｉ高速エッチング法を用いる場合には、エッチングガスとしてＳＦ６／Ｏ２の混合ガスを用いることができ、ボッシュプロセス法を用いる場合にはＳＦ６／Ｃ４Ｆ８を用いることができる。尚、ここでは、ドライエッチングとしてＲＩＥのほかにＩＣＰ（Inductively Coupled Plasma）を用いることができる。
【００５５】
図９（ｂ）は、基板１０を穿孔して孔部Ｈ５を形成した状態を示す断面図である。図９（ｂ）を参照すると、形成された孔部Ｈ５の径は全体に亘って開口部Ｈ１，Ｈ２の径とほ同程度であることが分かる。また、孔部Ｈ５の底面は、図９（ａ）に示す工程で形成した凹凸形状が反映されたものとなることが分かる。以上の工程が終了すると、次に、酸化膜３２上並びに孔部Ｈ５の内壁及び底面に絶縁膜３４を形成する（絶縁膜形成工程）。図１０（ａ）は、酸化膜３２上並びに孔部Ｈ５の内壁及び底面に絶縁膜３４を形成した状態を示す断面図である。この絶縁膜３４は、第１実施形態で形成した絶縁膜１８と同様に、電流リークの発生、酸素及び水分等による基板１０の浸食等を防止するために設けられ、第１実施形態と同様の方法により形成される。
【００５６】
続いて、スピンコート法、ディッピング法、スプレーコート法等の方法によりレジスト（図示省略）を絶縁膜３４上の全面に塗布する。或いは、ドライフィルムレジストを用いても良い。尚、このレジストは、電極パッド１４の一部の上方を開口するために用いるものであり、フォトレジスト、電子線レジスト、Ｘ線レジストの何れであってもよく、ポジ型又はネガ型の何れであってもよい。
【００５７】
絶縁膜３４上にレジストを塗布すると、プリベークを行った後で、所定のパターンが形成されたマスクを用いて露光処理及び現像処理を行い、電極パッド１４の上方以外の部分並びに孔部Ｈ５及びその周辺部のみにレジストが残された形状、例えば孔部Ｈ５を中心とした円環形状にレジストをパターニングする。レジストのパターニングが終了すると、ポストベークを行った後で、エッチングにより電極パッド１４の一部を覆う絶縁膜３４、酸化膜３２、及びパッシベーション膜１６を除去し、電極パッド１４の一部を開口する。
【００５８】
図１０（ｂ）は、電極パッド１４を覆う絶縁膜３４、酸化膜３２、及びパッシベーション膜１６の一部を除去した状態を示す断面図である。図１０（ｂ）に示すように、電極パッド１４の上方は開口部Ｈ６となり、電極パッド１４の一部が露出した状態となる。この開口部Ｈ６によって、後の工程で形成される接続端子３６と電極パッド１４とを接続することができる。従って、開口部Ｈ６は孔部Ｈ５が形成された部位以外の部位に形成されていればよい。また、隣接していても良い。また、第１実施形態と同様に、電極パッド１４の露出面積を大きくすることが電極パッド１４と、後に形成される接続端子との接続抵抗を小さくする上で好ましい。また、孔部Ｈ５の形成場所は電極パッド１４のほぼ中央でなくても良い。尚、電極パッド１４を覆う絶縁膜３４、酸化膜３２、及びパッシベーション膜１６を除去して、電極パッド１４の一部を露出させると、除去する際に用いたレジストを剥離液により剥離する。
【００５９】
以上の工程が終了すると、次に下地膜を形成する工程が行われる。尚、この工程及び下地膜の図示は省略している。下地膜の形成方法は、第１実施形態と同様であるため、ここでは説明を省略する。下地膜の形成が終了すると、基板１０の能動面１０ａ上にメッキレジストを塗布し、接続端子３６を形成する部分のみが開口した状態にパターニングしてメッキレジストパターン（図示省略）を形成する。その後、Ｃｕ電解メッキを行って基板１０の開口部Ｈ５及びメッキレジストパターンの開口部にＣｕ（銅）を埋め込み、接続端子３６を形成する（接続端子形成工程）。
【００６０】
図１１（ａ）は、Ｃｕ電解メッキを行って接続端子３６を形成した状態を示す断面図である。図５（ａ）に示す通り、接続端子３６は基板１０の能動面１０ａに突出した突起状の形状であるとともに、その一部が基板１０内に埋め込まれた形状である。また、符号Ｃを付した箇所において、接続端子３６は電極パッド１４と電気的に接続されている。接続端子３６が形成されると、基板１０上に形成されているメッキレジストパターンを剥離する。
【００６１】
以上の工程が終了すると、基板１０の裏面１０ｂに処理を行って基板１０を薄板化し、基板１０内に埋め込み形成された接続端子３６を露出させる工程が行われる（露出工程）。基板１０を薄板化するために基板１０の裏面１０ｂに対して行う処理方法は、第１実施形態と同様に第１エッチング工程〜第３エッチング工程からなるエッチング方法を用いることができる。尚、第１エッチング工程に代えて裏面研磨工程を用いることもできる。
【００６２】
基板１０の裏面１０ｂのエッチング（第１エッチング工程及び第２エッチング工程）は、基板１０の厚みが５０μｍ程度となり接続端子３６の基板１０の裏面１０ｂからの突出量が所定量（例えば、２０μｍ程度）になるまで行う。図１１（ｂ）は、基板１０に対して第２エッチング工程を行った状態を示す断面図である。図１１（ｂ）に示す通り、接続端子３６自体は露出しておらず、絶縁膜３４等に覆われているため、第３エッチング工程により、絶縁膜３４の一部を除去する工程が行われる。
【００６３】
図１１（ｃ）は、絶縁膜３４及び下地膜をエッチングした状態を示す断面図である。図１１（ｃ）に示すように、接続端子３６の一部が薄板化された基板１０の裏面から突出した状態になる。また、上記の第１エッチング工程〜第３エッチング工程によって基板１０の裏面から接続端子３６を露出させると、露出した接続端子３６の形状は、接続端子３６の形状を変形させることなく、孔部Ｈ５の底面に形成した凹凸形状をほぼ反映した形状であることが分かる。
【００６４】
以上の工程が終了すると、接続端子３６の先端部の何れか一方に無鉛ハンダ（Ｓｎ／Ａｇ）を形成する。尚、無鉛ハンダの図示は省略している。無鉛ハンダの形成が完了すると、ウェハ状態にある基板１０を切断して個々の半導体チップに分離する（切断工程）。ここで、基板１０の切断は、予め基板１０上に設定されているストリートライン（スクライブライン）に沿って行う。
【００６５】
次に、分離した個々の半導体チップを積層して三次元実装構造とする（積層工程）。半導体チップを積層するには、まず半導体チップに形成された接続端子３６に形成された無鉛ハンダ上に接合活性剤（フラックス）を塗布する工程が行われる。このフラックスは、半導体チップ同士を積層するときに、積層した半導体チップの位置ずれが生じないように粘着力で保持するとともに、半導体チップに形成された接続端子３６の表面の酸化膜を遊離させるためものもである。
【００６６】
フラックスの塗布の塗布を終えると、図１２に示す通り、半導体チップに形成された接続端子３６各々の位置が合うように、半導体チップＣ３と半導体チップＣ４との位置合わせを行って半導体チップＣ４上に半導体チップＣ３を積層する。ここで、積層する半導体チップは、同種のもの（つまり、基板に形成されている電子回路が等しいもの）であってもよく、異種のもの（つまり、基板に形成されている電子回路が異なるもの）であってもよい。
【００６７】
以上の工程が終了すると、積層した半導体チップＣ３，Ｃ４をリフロー装置内に配置して、半導体チップＣ３，Ｃ４に形成された接続端子３６の先端に設けられた無鉛ハンダを溶融させ、半導体チップＣ３に形成された接続端子３６と半導体チップＣ４に形成された接続端子３６とを接合する（接合工程）。図１２に示す通り、半導体チップＣ３に形成された接続端子３６の裏面側（半導体チップＣ４側）における先端部は凹凸形状であり、無鉛ハンダ３８の接合面積が大きいため接合強度が高まり、これによって信頼性の向上を図ることができる。
【００６８】
尚、以上の説明においては、図１２に示す通り、半導体チップＣ３と半導体チップＣ４とを積層する場合を例に挙げて説明したが、第１実施形態と同様に、基板１０を切断して得られた半導体チップをインターポーザ等の搭載基板又はＷ−ＣＳＰ技術を用いて処理された基板上に搭載することができる。
【００６９】
〔第３実施形態による半導体装置の製造方法〕
図１３〜図１７は、本発明の第３実施形態による半導体装置の製造方法を示す工程図である。本実施形態においても、まず図１（ａ）に示す構造を有する基板１０を用いて、パッシベーション膜１６の開口、電極パッド１４の開口、及び絶縁膜１２の開口を順に行って、図２（ｂ）に示す通り基板１０の一部を露出させた状態とするのは第１実施形態と同様である。
【００７０】
本実施形態では、図２（ｂ）に示す状態にある基板１０の一部が露出している開口部Ｈ１，Ｈ２を含んでパッシベーション膜１６上にＳｉＯ２等の絶縁膜４０を形成し、開口部Ｈ１，Ｈ２内に形成された絶縁膜４０を所定形状にパターニングする（マスク形成工程）。図１３（ａ）は、絶縁膜４０上に形成した絶縁膜４０をパターニングした状態を示す図であり、図１３（ｂ）は、開口部Ｈ１，Ｈ２内に形成されたパターニング後の絶縁膜４０の上面図である。尚、基板１０の上面であって、開口部Ｈ１，Ｈ２に露出している領域は本発明にいう孔形成領域に相当する。
【００７１】
図１３に示す通り、開口部Ｈ１，Ｈ２内において絶縁膜４０は多数の孔４２を有するよう開口されている。この絶縁膜４０は、基板１０を穿孔して孔部Ｈ７（図１４参照）を形成するとともに、形成した孔部Ｈ７の底面の形状を凹凸形状にするためのものである。絶縁膜４０に形成する孔４２の径、配列、及び数は基板１０に形成する孔部Ｈ７の形状及び径、並びに孔部Ｈ７を形成する際のサイドエッチング量によって設定される。
【００７２】
絶縁膜４０のパターニングが終了すると、絶縁膜４０に形成された孔４７の各々から基板１０を穿孔して孔部Ｈ７を形成する（凹凸孔形成工程）。図１４（ａ）は、絶縁膜４０に形成された孔４２の各々から基板１０を穿孔して孔部Ｈ７を形成した状態を示す断面図である。本実施形態では、孔部Ｈ７を形成する際には、第１実施形態と同様に、Ｓｉ高速エッチング法又はボッシュプロセス法を用いて異方性エッチングを行っているが、エッチングガスのガス比、エッチングガスの圧力、及びバイアス電圧を調整して僅かにサイドエッチが入るようにエッチングしている。尚、このエッチング方法は、本発明にいう基板の面方向に僅かに広がる穿孔方法に相当する。
【００７３】
このため、基板１０は絶縁膜４０に形成された孔４２の各々からエッチングされるが、エッチングが進むにつれてサイドエッチングにより各々の孔４２に対応する孔の間隔が狭まっていき、最終的には図１４（ａ）に示す１つの孔部Ｈ７が形成される。また、絶縁膜４０を用いて基板１０をエッチングすると、図１４（ａ）に示す通り、形成される孔部Ｈ７の底面の形状が凹凸形状になる。形成された孔部Ｈ７の径はサイドエッチの分だけ基板１０の面方向に僅かに広がるものの、図１４（ａ）に示す通り、全体に亘って開口部Ｈ１，Ｈ２の径とほ同程度であることが分かる。
【００７４】
以上の工程が終了すると、次に、パッシベーション膜１６上等に形成した絶縁膜４０を除去する。図１４（ｂ）は、パッシベーション膜１６上等に形成した絶縁膜４０を除去した状態を示す工程を示す断面図である。次に、パッシベーション膜１６上並びに孔部Ｈ７の内壁及び底面に絶縁膜４４を形成する（絶縁膜形成工程）。図１５（ａ）は、パッシベーション膜１６上並びに孔部Ｈ７の内壁及び底面に絶縁膜４４を形成した状態を示す断面図である。この絶縁膜４４は、第１実施形態で形成した絶縁膜１８と同様に、電流リークの発生、酸素及び水分等による基板１０の浸食等を防止するために設けられ、第１実施形態と同様の方法により形成される。
【００７５】
続いて、スピンコート法、ディッピング法、スプレーコート法等の方法によりレジスト（図示省略）を絶縁膜４４上の全面に塗布する。或いは、ドライフィルムレジストを用いても良い。尚、このレジストは、電極パッド１４の一部の上方を開口するために用いるものであり、フォトレジスト、電子線レジスト、Ｘ線レジストの何れであってもよく、ポジ型又はネガ型の何れであってもよい。
【００７６】
絶縁膜４４上にレジストを塗布すると、プリベークを行った後で、所定のパターンが形成されたマスクを用いて露光処理及び現像処理を行い、電極パッド１４の上方以外の部分並びに孔部Ｈ８及びその周辺部のみにレジストが残された形状、例えば孔部Ｈ７を中心とした円環形状にレジストをパターニングする。レジストのパターニングが終了すると、ポストベークを行った後で、エッチングにより電極パッド１４の一部を覆う絶縁膜４４及びパッシベーション膜１６を除去し、電極パッド１４の一部を開口する。
【００７７】
図１５（ｂ）は、絶縁膜４４及びパッシベーション膜１６の一部を除去した状態を示す断面図である。図１５（ｂ）に示すように、電極パッド１４の上方は開口部Ｈ８となり、電極パッド１４の一部が露出した状態となる。この開口部Ｈ８によって、後の工程で形成される接続端子４６と電極パッド１４とを接続することができる。従って、開口部Ｈ８は孔部Ｈ７が形成された部位以外の部位に形成されていればよい。また、隣接していても良い。また、第１実施形態と同様に、電極パッド１４の露出面積を大きくすることが電極パッド１４と、後に形成される接続端子との接続抵抗を小さくする上で好ましい。また、孔部Ｈ７の形成場所は電極パッド１４のほぼ中央でなくても良い。尚、電極パッド１４を覆う絶縁膜４４及びパッシベーション膜１６を除去して、電極パッド１４の一部を露出させると、除去する際に用いたレジストを剥離液により剥離する。
【００７８】
以上の工程が終了すると、次に下地膜を形成する工程が行われる。尚、この工程及び下地膜の図示は省略している。下地膜の形成方法は、第１実施形態と同様であるため、ここでは説明を省略する。下地膜の形成が終了すると、基板１０の能動面１０ａ上にメッキレジストを塗布し、接続端子４６を形成する部分のみが開口した状態にパターニングしてメッキレジストパターン（図示省略）を形成する。その後、Ｃｕ電解メッキを行って基板１０の開口部Ｈ７及びメッキレジストパターンの開口部にＣｕ（銅）を埋め込み、接続端子４６を形成する（接続端子形成工程）。
【００７９】
図１６（ａ）は、Ｃｕ電解メッキを行って接続端子４６を形成した状態を示す断面図である。図１６（ａ）に示す通り、接続端子４６は基板１０の能動面１０ａに突出した突起状の形状であるとともに、その一部が基板１０内に埋め込まれた形状である。また、符号Ｃを付した箇所において、接続端子４６は電極パッド１４と電気的に接続されている。接続端子４６が形成されると、基板１０上に形成されているメッキレジストパターンを剥離する。
【００８０】
以上の工程が終了すると、基板１０の裏面１０ｂに処理を行って基板１０を薄板化し、基板１０内に埋め込み形成された接続端子４６を露出させる工程が行われる（露出工程）。基板１０を薄板化するために基板１０の裏面１０ｂに対して行う処理方法は、第１実施形態と同様に第１エッチング工程〜第３エッチング工程からなるエッチング方法を用いることができる。尚、第１エッチング工程に代えて裏面研磨工程を用いることもできる。
【００８１】
基板１０の裏面１０ｂのエッチング（第１エッチング工程及び第２エッチング工程）は、基板１０の厚みが５０μｍ程度となり接続端子４６の基板１０の裏面１０ｂからの突出量が所定量（例えば、２０μｍ程度）になるまで行う。図１６（ｂ）は、基板１０に対して第２エッチング工程を行った状態を示す断面図である。図１６（ｂ）に示す通り、接続端子４６自体は露出しておらず、絶縁膜４４等に覆われているため、第３エッチング工程により、絶縁膜４４の一部を除去する工程が行われる。
【００８２】
図１６（ｃ）は、絶縁膜４４及び下地膜をエッチングした状態を示す断面図である。図１６（ｃ）に示すように、接続端子４６の一部が薄板化された基板１０の裏面から突出した状態になる。また、上記の第１エッチング工程〜第３エッチング工程によって基板１０の裏面から接続端子４６を露出させると、露出した接続端子４６の形状は、接続端子４６の形状を変形させることなく、孔部Ｈ７の底面に形成した凹凸形状をほぼ反映した形状であることが分かる。
【００８３】
以上の工程が終了すると、接続端子４６の先端部の何れか一方に無鉛ハンダ（Ｓｎ／Ａｇ）を形成する。尚、無鉛ハンダの図示は省略している。無鉛ハンダの形成が完了すると、ウェハ状態にある基板１０を切断して個々の半導体チップに分離する（切断工程）。ここで、基板１０の切断は、予め基板１０上に設定されているストリートライン（スクライブライン）に沿って行う。
【００８４】
次に、分離した個々の半導体チップを積層して三次元実装構造とする（積層工程）。半導体チップを積層するには、まず半導体チップに形成された接続端子４６に形成された無鉛ハンダ上に接合活性剤（フラックス）を塗布する工程が行われる。このフラックスは、半導体チップ同士を積層するときに、積層した半導体チップの位置ずれが生じないように粘着力で保持するとともに、半導体チップに形成された接続端子４６の表面の酸化膜を遊離させるためものもである。
【００８５】
フラックスの塗布の塗布を終えると、図１７に示す通り、半導体チップに形成された接続端子４６各々の位置が合うように、半導体チップＣ５と半導体チップＣ６との位置合わせを行って半導体チップＣ６上に半導体チップＣ５を積層する。ここで、積層する半導体チップは、同種のもの（つまり、基板に形成されている電子回路が等しいもの）であってもよく、異種のもの（つまり、基板に形成されている電子回路が異なるもの）であってもよい。
【００８６】
以上の工程が終了すると、積層した半導体チップＣ５，Ｃ６をリフロー装置内に配置して、半導体チップＣ５，Ｃ６に形成された接続端子４６の先端に設けられた無鉛ハンダを溶融させ、半導体チップＣ５に形成された接続端子４６と半導体チップＣ６に形成された接続端子４６とを接合する（接合工程）。図１７に示す通り、半導体チップＣ５に形成された接続端子４６の裏面側（半導体チップＣ６側）における先端部は凹凸形状であり、無鉛ハンダ４８の接合面積が大きいため接合強度が高まり、これによって信頼性の向上を図ることができる。
【００８７】
尚、以上の説明においては、図１７に示す通り、半導体チップＣ５と半導体チップＣ６とを積層する場合を例に挙げて説明したが、第１実施形態と同様に、基板１０を切断して得られた半導体チップをインターポーザ等の搭載基板又はＷ−ＣＳＰ技術を用いて処理された基板上に搭載することができる。
【００８８】
〔電子機器〕
本発明の実施形態により製造された半導体装置を有する電子機器として、図１８にはノート型パーソナルコンピュータ２００、図１９には携帯電話３００が示されている。半導体装置各電子機器の筐体内部に配置される。また、電子機器は、上記のノート型コンピュータ及び携帯電話に限られる訳ではなく、種々の電子機器に適用することができる。例えば、液晶プロジェクタ、マルチメディア対応のパーソナルコンピュータ（ＰＣ）及びエンジニアリング・ワークステーション（ＥＷＳ）、ページャ、ワードプロセッサ、テレビ、ビューファインダ型又はモニタ直視型のビデオテープレコーダ、電子手帳、電子卓上計算機、カーナビゲーション装置、ＰＯＳ端末、タッチパネルを備えた装置等の電子機器に適用することが可能である。
【００８９】
以上、本発明の一実施形態及び他の実施形態について説明したが、本発明は上記実施形態に制限されず、本発明の範囲内で自由に変更することができる。例えば、上記実施形態においては、無鉛ハンダを用いて搭載基板上に半導体チップを搭載し、又は半導体チップ同士を接合するようにしていたが、無鉛ハンダに代えて金等の金属又は合金を用い、金属接合によりこれらを接合するようにしても良い。
【図面の簡単な説明】
【図１】 本発明の第１実施形態による半導体装置の製造方法を示す工程図である。
【図２】 本発明の第１実施形態による半導体装置の製造方法を示す工程図である。
【図３】 本発明の第１実施形態による半導体装置の製造方法を示す工程図である。
【図４】 本発明の第１実施形態による半導体装置の製造方法を示す工程図である。
【図５】 本発明の第１実施形態による半導体装置の製造方法を示す工程図である。
【図６】 本発明の第１実施形態による半導体装置の製造方法を示す工程図である。
【図７】 本発明の第２実施形態による半導体装置の製造方法を示す工程図である。
【図８】 本発明の第２実施形態による半導体装置の製造方法を示す工程図である。
【図９】 本発明の第２実施形態による半導体装置の製造方法を示す工程図である。
【図１０】 本発明の第２実施形態による半導体装置の製造方法を示す工程図である。
【図１１】 本発明の第２実施形態による半導体装置の製造方法を示す工程図である。
【図１２】 本発明の第２実施形態による半導体装置の製造方法を示す工程図である。
【図１３】 本発明の第３実施形態による半導体装置の製造方法を示す工程図である。
【図１４】 本発明の第３実施形態による半導体装置の製造方法を示す工程図である。
【図１５】 本発明の第３実施形態による半導体装置の製造方法を示す工程図である。
【図１６】 本発明の第３実施形態による半導体装置の製造方法を示す工程図である。
【図１７】 本発明の第３実施形態による半導体装置の製造方法を示す工程図である。
【図１８】 電子機器の一例を示す図である。
【図１９】 電子機器の他の例を示す図である。
【符号の説明】
１８……絶縁膜
２０……接続端子
２２……無鉛ハンダ
３４……絶縁膜
３６……接続端子
３８……無鉛ハンダ
４０……絶縁膜（マスク）
４２…… 孔
４４……絶縁膜
４６……接続端子
４８……無鉛ハンダ
Ｈ３……孔部
Ｈ５……孔部
Ｈ７……孔部
１０……基板
１０ａ……能動面
１０ｂ……裏面
Ｃ１〜Ｃ６……半導体チップ
Claims (12)
- 電子回路が形成された能動面を有する基板の当該能動面側の一部に、幅が全体に亘って開口部の幅とほぼ同一の孔部を形成する孔部形成工程と、
前記孔部における底面の幅を前記開口部の幅とほぼ同一に保ったまま、当該底面を曲面にする曲面形成工程と、
前記孔部に金属を埋め込んで前記電子回路の外部電極となる接続端子を形成する接続端子形成工程と、
前記基板の裏面に対して処理を行い、前記接続端子の一部を露出させる露出工程と
を含むことを特徴とする半導体装置の製造方法。 - 前記曲面形成工程は、等方的エッチングにより前記孔部の前記底面を略半球状の曲面にする工程であることを特徴とする請求項１記載の半導体装置の製造方法。
- 前記露出工程は、前記接続端子の形状を変えることなく前記接続端子の一部を露出させる工程であることを特徴とする請求項１又は請求項２記載の半導体装置の製造方法。
- 前記曲面形成工程と前記接続端子形成工程との間に、前記孔部の内壁及び前記底面に絶縁膜を形成する絶縁膜形成工程を含み、
前記露出工程は、前記基板の厚みが前記接続端子の埋め込み深さより僅かに厚い程度になるまで前記基板の裏面をエッチングする第１エッチング工程と、
前記第１エッチング工程におけるエッチング率よりも低いエッチング率で前記基板の裏面をエッチングして前記孔部内に形成された前記絶縁膜を露出させる第２エッチング工程と、
露出した絶縁膜の少なくとも一部をエッチングして前記接続端子を露出させる第３エッチング工程と
を含むことを特徴とする請求項１から請求項３の何れか一項に記載の半導体装置の製造方法。 - 電子回路が形成された能動面を有する基板の当該能動面側の一部に凹凸形状を形成する凹凸形成工程と、
前記凹凸形状が形成された領域を穿孔して、幅が全体に亘って前記凹凸形状が形成された領域の幅とほぼ同一であって、底面の形状が前記凹凸形状とほぼ同一である孔部を形成する孔形成工程と、
前記孔部に金属を埋め込んで前記電子回路の外部電極となる接続端子を形成する接続端子形成工程と、
前記基板の裏面に対して処理を行い、前記接続端子の一部を露出させる露出工程と
を含むことを特徴とする半導体装置の製造方法。 - 前記露出工程は、前記接続端子の形状を変えることなく前記接続端子の一部を露出させる工程であることを特徴とする請求項５記載の半導体装置の製造方法。
- 前記孔形成工程と前記接続端子形成工程との間に、前記孔部の内壁及び前記底面に絶縁膜を形成する絶縁膜形成工程を含み、
前記露出工程は、前記基板の厚みが前記接続端子の埋め込み深さより僅かに厚い程度になるまで前記基板の裏面をエッチングする第１エッチング工程と、
前記第１エッチング工程におけるエッチング率よりも低いエッチング率で前記基板の裏面をエッチングして前記孔部内に形成された前記絶縁膜を露出させる第２エッチング工程と、
露出した絶縁膜の少なくとも一部をエッチングして前記接続端子を露出させる第３エッチング工程と
を含むことを特徴とする請求項５又は請求項６記載の半導体装置の製造方法。 - 電子回路が形成された能動面を有する基板の当該能動面側の一部に設定された孔形成領域に複数の孔を有するマスクを形成するマスク形成工程と、
前記基板の面方向に僅かに広がる穿孔方法で前記マスクに形成された孔の各々から前記基板を穿孔することで、幅が全体に亘って前記孔形成領域の幅とほぼ同一であって、底面の形状が凹凸形状である孔部を形成する凹凸孔形成工程と、
前記孔部に金属を埋め込んで前記電子回路の外部電極となる接続端子を形成する接続端子形成工程と、
前記基板の裏面に対して処理を行い、前記接続端子の一部を露出させる露出工程と
を含むことを特徴とする半導体装置の製造方法。 - 前記露出工程は、前記接続端子の形状を変えることなく前記接続端子の一部を露出させる工程であることを特徴とする請求項８記載の半導体装置の製造方法。
- 前記凹凸孔形成工程と前記接続端子形成工程との間に、前記孔部の内壁及び前記底面に絶縁膜を形成する絶縁膜形成工程を含み、
前記露出工程は、前記基板の厚みが前記接続端子の埋め込み深さより僅かに厚い程度になるまで前記基板の裏面をエッチングする第１エッチング工程と、
前記第１エッチング工程におけるエッチング率よりも低いエッチング率で前記基板の裏面をエッチングして前記孔部内に形成された前記絶縁膜を露出させる第２エッチング工程と、
露出した絶縁膜の少なくとも一部をエッチングして前記接続端子を露出させる第３エッチング工程と
を含むことを特徴とする請求項８又は請求項９記載の半導体装置の製造方法。 - 請求項１記載から請求項１０の何れか一項に記載の半導体装置の製造方法により製造された半導体装置を個々の半導体チップに切断する切断工程と、
同種の前記半導体チップ又は異種の前記半導体チップを積層する積層工程と、
積層した前記半導体チップに形成されている前記接続端子同士を接合する端子接合工程と
を含むことを特徴とする半導体装置の製造方法。 - 請求項１記載から請求項１０の何れか一項に記載の半導体装置の製造方法により製造された半導体装置を個々の半導体チップに切断する切断工程と、
同種の前記半導体チップ又は異種の前記半導体チップを、接続部が形成された基板上に１つ又は複数搭載する搭載工程と、
前記積層した前記半導体チップに形成されている前記接続端子同士及び前記接続部と前記接続端子とを接合する接合工程と
を含むことを特徴とする半導体装置の製造方法。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003082965A JP3972846B2 (ja) | 2003-03-25 | 2003-03-25 | 半導体装置の製造方法 |
| US10/774,362 US7129112B2 (en) | 2003-03-25 | 2004-02-06 | Manufacturing method for semiconductor device, semiconductor device, and electronic apparatus |
| CNB2004100070532A CN1332431C (zh) | 2003-03-25 | 2004-02-26 | 半导体器件的制造方法 |
| CNA2006101261697A CN1917149A (zh) | 2003-03-25 | 2004-02-26 | 半导体器件的制造方法、半导体器件及电子设备 |
| US11/442,897 US7498661B2 (en) | 2003-03-25 | 2006-05-30 | Manufacturing method for semiconductor device, semiconductor device, and electronic apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003082965A JP3972846B2 (ja) | 2003-03-25 | 2003-03-25 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004296488A JP2004296488A (ja) | 2004-10-21 |
| JP3972846B2 true JP3972846B2 (ja) | 2007-09-05 |
Family
ID=33398583
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003082965A Expired - Fee Related JP3972846B2 (ja) | 2003-03-25 | 2003-03-25 | 半導体装置の製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (2) | US7129112B2 (ja) |
| JP (1) | JP3972846B2 (ja) |
| CN (2) | CN1917149A (ja) |
Families Citing this family (84)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6943056B2 (en) * | 2002-04-16 | 2005-09-13 | Renesas Technology Corp. | Semiconductor device manufacturing method and electronic equipment using same |
| DE10301291B3 (de) * | 2003-01-15 | 2004-08-26 | Infineon Technologies Ag | Verfahren zum Einbringen von eine unterschiedliche Dimensionierung aufweisenden Strukturen in ein Substrat |
| US8084866B2 (en) | 2003-12-10 | 2011-12-27 | Micron Technology, Inc. | Microelectronic devices and methods for filling vias in microelectronic devices |
| JP4850392B2 (ja) | 2004-02-17 | 2012-01-11 | 三洋電機株式会社 | 半導体装置の製造方法 |
| US20050247894A1 (en) | 2004-05-05 | 2005-11-10 | Watkins Charles M | Systems and methods for forming apertures in microfeature workpieces |
| US7232754B2 (en) | 2004-06-29 | 2007-06-19 | Micron Technology, Inc. | Microelectronic devices and methods for forming interconnects in microelectronic devices |
| US7199050B2 (en) * | 2004-08-24 | 2007-04-03 | Micron Technology, Inc. | Pass through via technology for use during the manufacture of a semiconductor device |
| SG120200A1 (en) | 2004-08-27 | 2006-03-28 | Micron Technology Inc | Slanted vias for electrical circuits on circuit boards and other substrates |
| US7300857B2 (en) | 2004-09-02 | 2007-11-27 | Micron Technology, Inc. | Through-wafer interconnects for photoimager and memory wafers |
| TWI303864B (en) * | 2004-10-26 | 2008-12-01 | Sanyo Electric Co | Semiconductor device and method for making the same |
| JP4443379B2 (ja) | 2004-10-26 | 2010-03-31 | 三洋電機株式会社 | 半導体装置の製造方法 |
| JP4873517B2 (ja) | 2004-10-28 | 2012-02-08 | オンセミコンダクター・トレーディング・リミテッド | 半導体装置及びその製造方法 |
| JP4629421B2 (ja) * | 2004-12-06 | 2011-02-09 | パナソニック株式会社 | ドライエッチング方法及びドライエッチング装置 |
| US7485967B2 (en) | 2005-03-10 | 2009-02-03 | Sanyo Electric Co., Ltd. | Semiconductor device with via hole for electric connection |
| US7795134B2 (en) | 2005-06-28 | 2010-09-14 | Micron Technology, Inc. | Conductive interconnect structures and formation methods using supercritical fluids |
| US7863187B2 (en) * | 2005-09-01 | 2011-01-04 | Micron Technology, Inc. | Microfeature workpieces and methods for forming interconnects in microfeature workpieces |
| US7262134B2 (en) | 2005-09-01 | 2007-08-28 | Micron Technology, Inc. | Microfeature workpieces and methods for forming interconnects in microfeature workpieces |
| EP1786027A3 (en) * | 2005-11-14 | 2009-03-04 | Schott AG | Plasma etching of tapered structures |
| US7892972B2 (en) * | 2006-02-03 | 2011-02-22 | Micron Technology, Inc. | Methods for fabricating and filling conductive vias and conductive vias so formed |
| JP4812512B2 (ja) * | 2006-05-19 | 2011-11-09 | オンセミコンダクター・トレーディング・リミテッド | 半導体装置の製造方法 |
| KR100884238B1 (ko) * | 2006-05-22 | 2009-02-17 | 삼성전자주식회사 | 앵커형 결합 구조를 갖는 반도체 패키지 및 그 제조 방법 |
| US7474005B2 (en) * | 2006-05-31 | 2009-01-06 | Alcatel-Lucent Usa Inc. | Microelectronic element chips |
| US8048479B2 (en) | 2006-08-01 | 2011-11-01 | Qimonda Ag | Method for placing material onto a target board by means of a transfer board |
| DE102006035864B4 (de) * | 2006-08-01 | 2014-03-27 | Qimonda Ag | Verfahren zur Herstellung einer elektrischen Durchkontaktierung |
| US7629249B2 (en) | 2006-08-28 | 2009-12-08 | Micron Technology, Inc. | Microfeature workpieces having conductive interconnect structures formed by chemically reactive processes, and associated systems and methods |
| US7902643B2 (en) | 2006-08-31 | 2011-03-08 | Micron Technology, Inc. | Microfeature workpieces having interconnects and conductive backplanes, and associated systems and methods |
| SE530415C2 (sv) * | 2006-09-04 | 2008-05-27 | Nanospace Ab | Gastrustor |
| US8513789B2 (en) | 2006-10-10 | 2013-08-20 | Tessera, Inc. | Edge connect wafer level stacking with leads extending along edges |
| US7901989B2 (en) | 2006-10-10 | 2011-03-08 | Tessera, Inc. | Reconstituted wafer level stacking |
| US7829438B2 (en) | 2006-10-10 | 2010-11-09 | Tessera, Inc. | Edge connect wafer level stacking |
| ATE502396T1 (de) * | 2006-12-12 | 2011-04-15 | Nxp Bv | Verfahren zur herstellung von öffnungen in einem substrat, insbesondere von durchgangslöchern durch ein substrat |
| US7952195B2 (en) | 2006-12-28 | 2011-05-31 | Tessera, Inc. | Stacked packages with bridging traces |
| DE102007039754A1 (de) * | 2007-06-22 | 2008-12-24 | Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. | Verfahren zur Herstellung von Substraten |
| US7825517B2 (en) * | 2007-07-16 | 2010-11-02 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method for packaging semiconductor dies having through-silicon vias |
| WO2009017758A2 (en) | 2007-07-27 | 2009-02-05 | Tessera, Inc. | Reconstituted wafer stack packaging with after-applied pad extensions |
| EP2186131A2 (en) | 2007-08-03 | 2010-05-19 | Tessera Technologies Hungary Kft. | Stack packages using reconstituted wafers |
| US8043895B2 (en) | 2007-08-09 | 2011-10-25 | Tessera, Inc. | Method of fabricating stacked assembly including plurality of stacked microelectronic elements |
| KR100905784B1 (ko) * | 2007-08-16 | 2009-07-02 | 주식회사 하이닉스반도체 | 반도체 패키지용 관통 전극 및 이를 갖는 반도체 패키지 |
| SG150410A1 (en) * | 2007-08-31 | 2009-03-30 | Micron Technology Inc | Partitioned through-layer via and associated systems and methods |
| JP4809308B2 (ja) * | 2007-09-21 | 2011-11-09 | 新光電気工業株式会社 | 基板の製造方法 |
| KR101374338B1 (ko) * | 2007-11-14 | 2014-03-14 | 삼성전자주식회사 | 관통 전극을 갖는 반도체 장치 및 그 제조방법 |
| US7884015B2 (en) | 2007-12-06 | 2011-02-08 | Micron Technology, Inc. | Methods for forming interconnects in microelectronic workpieces and microelectronic workpieces formed using such methods |
| JP5074172B2 (ja) | 2007-12-21 | 2012-11-14 | オンセミコンダクター・トレーディング・リミテッド | メサ型半導体装置及びその製造方法 |
| JP2009158589A (ja) * | 2007-12-25 | 2009-07-16 | Sanyo Electric Co Ltd | メサ型半導体装置及びその製造方法 |
| TW200933899A (en) | 2008-01-29 | 2009-08-01 | Sanyo Electric Co | Mesa type semiconductor device and method for making the same |
| JP2009265748A (ja) * | 2008-04-22 | 2009-11-12 | Hitachi Displays Ltd | タッチパネル付き表示装置 |
| US7833895B2 (en) * | 2008-05-12 | 2010-11-16 | Texas Instruments Incorporated | TSVS having chemically exposed TSV tips for integrated circuit devices |
| EP2308087B1 (en) | 2008-06-16 | 2020-08-12 | Tessera, Inc. | Stacking of wafer-level chip scale packages having edge contacts |
| US7968460B2 (en) | 2008-06-19 | 2011-06-28 | Micron Technology, Inc. | Semiconductor with through-substrate interconnect |
| KR20100045857A (ko) * | 2008-10-24 | 2010-05-04 | 삼성전자주식회사 | 반도체 칩, 스택 모듈, 메모리 카드 및 반도체 칩의 제조 방법 |
| JP5130197B2 (ja) | 2008-12-24 | 2013-01-30 | 新光電気工業株式会社 | 半導体装置、インターポーザ、及びそれらの製造方法、並びに半導体パッケージ |
| US8049327B2 (en) * | 2009-01-05 | 2011-11-01 | Taiwan Semiconductor Manufacturing Company, Ltd. | Through-silicon via with scalloped sidewalls |
| US8501587B2 (en) * | 2009-01-13 | 2013-08-06 | Taiwan Semiconductor Manufacturing Company, Ltd. | Stacked integrated chips and methods of fabrication thereof |
| JP5423020B2 (ja) * | 2009-02-03 | 2014-02-19 | セイコーエプソン株式会社 | 半導体装置、半導体装置の製造方法、及び電子機器 |
| CN102422412A (zh) * | 2009-03-13 | 2012-04-18 | 德塞拉股份有限公司 | 具有穿过结合垫延伸的通路的堆叠式微电子组件 |
| KR20100110613A (ko) * | 2009-04-03 | 2010-10-13 | 삼성전자주식회사 | 반도체 장치 및 그 제조방법 |
| US9799562B2 (en) * | 2009-08-21 | 2017-10-24 | Micron Technology, Inc. | Vias and conductive routing layers in semiconductor substrates |
| US10297550B2 (en) * | 2010-02-05 | 2019-05-21 | Taiwan Semiconductor Manufacturing Company, Ltd. | 3D IC architecture with interposer and interconnect structure for bonding dies |
| US8907457B2 (en) | 2010-02-08 | 2014-12-09 | Micron Technology, Inc. | Microelectronic devices with through-substrate interconnects and associated methods of manufacturing |
| US8039386B1 (en) * | 2010-03-26 | 2011-10-18 | Freescale Semiconductor, Inc. | Method for forming a through silicon via (TSV) |
| US8324511B1 (en) | 2010-04-06 | 2012-12-04 | Amkor Technology, Inc. | Through via nub reveal method and structure |
| US8440554B1 (en) | 2010-08-02 | 2013-05-14 | Amkor Technology, Inc. | Through via connected backside embedded circuit features structure and method |
| US8487445B1 (en) | 2010-10-05 | 2013-07-16 | Amkor Technology, Inc. | Semiconductor device having through electrodes protruding from dielectric layer |
| US8384225B2 (en) * | 2010-11-12 | 2013-02-26 | Xilinx, Inc. | Through silicon via with improved reliability |
| US8390130B1 (en) | 2011-01-06 | 2013-03-05 | Amkor Technology, Inc. | Through via recessed reveal structure and method |
| JP2012209480A (ja) * | 2011-03-30 | 2012-10-25 | Disco Abrasive Syst Ltd | 電極が埋設されたウエーハの加工方法 |
| US8525168B2 (en) * | 2011-07-11 | 2013-09-03 | International Business Machines Corporation | Integrated circuit (IC) test probe |
| CN102910572B (zh) * | 2011-08-05 | 2015-08-19 | 美新半导体（无锡）有限公司 | 释放mems悬桥结构的刻蚀方法 |
| US8552548B1 (en) | 2011-11-29 | 2013-10-08 | Amkor Technology, Inc. | Conductive pad on protruding through electrode semiconductor device |
| US8710670B2 (en) | 2011-12-14 | 2014-04-29 | Stats Chippac Ltd. | Integrated circuit packaging system with coupling features and method of manufacture thereof |
| US9123700B2 (en) * | 2012-01-06 | 2015-09-01 | Micron Technology, Inc. | Integrated circuit constructions having through substrate vias and methods of forming integrated circuit constructions having through substrate vias |
| US9048298B1 (en) | 2012-03-29 | 2015-06-02 | Amkor Technology, Inc. | Backside warpage control structure and fabrication method |
| US9129943B1 (en) | 2012-03-29 | 2015-09-08 | Amkor Technology, Inc. | Embedded component package and fabrication method |
| KR20130130524A (ko) * | 2012-05-22 | 2013-12-02 | 삼성전자주식회사 | 비아 패드를 갖는 반도체 소자 |
| US8940637B2 (en) | 2012-07-05 | 2015-01-27 | Globalfoundries Singapore Pte. Ltd. | Method for forming through silicon via with wafer backside protection |
| JP6232249B2 (ja) * | 2013-02-27 | 2017-11-15 | 新光電気工業株式会社 | 半導体装置及び半導体装置の製造方法 |
| CN105122440B (zh) * | 2013-04-22 | 2019-03-29 | 盛美半导体设备（上海）有限公司 | 硅通孔背面露头的方法和装置 |
| CN104143526B (zh) * | 2013-05-09 | 2019-05-17 | 盛美半导体设备（上海）有限公司 | 穿透硅通孔结构制作方法 |
| CN105720003B (zh) * | 2014-12-03 | 2019-01-18 | 北京北方华创微电子装备有限公司 | 深硅孔刻蚀方法 |
| JP6450296B2 (ja) * | 2015-10-05 | 2019-01-09 | 浜松ホトニクス株式会社 | 配線構造体、及び配線構造体の製造方法 |
| TWI669793B (zh) * | 2016-04-27 | 2019-08-21 | 矽品精密工業股份有限公司 | 基板結構 |
| JP2018170356A (ja) * | 2017-03-29 | 2018-11-01 | 公益財団法人福岡県産業・科学技術振興財団 | 半導体装置の製造方法 |
| CN111584550A (zh) * | 2020-05-06 | 2020-08-25 | 武汉华星光电半导体显示技术有限公司 | 一种显示面板及显示装置 |
| CN119480642A (zh) * | 2025-01-10 | 2025-02-18 | 江苏汇显显示技术有限公司 | 通孔互连结构及其制备方法 |
Family Cites Families (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2681887B2 (ja) * | 1987-03-06 | 1997-11-26 | シ−メンス、アクチエンゲゼルシヤフト | ３次元１トランジスタメモリセル構造とその製法 |
| JP2734915B2 (ja) * | 1992-11-18 | 1998-04-02 | 株式会社デンソー | 半導体のドライエッチング方法 |
| DE4241045C1 (de) | 1992-12-05 | 1994-05-26 | Bosch Gmbh Robert | Verfahren zum anisotropen Ätzen von Silicium |
| JP3333300B2 (ja) * | 1993-01-28 | 2002-10-15 | 松下電器産業株式会社 | 凹凸面を有するバンプの形成方法およびそのバンプを有する半導体装置の実装方法および半導体ユニット |
| US5545589A (en) | 1993-01-28 | 1996-08-13 | Matsushita Electric Industrial Co., Ltd. | Method of forming a bump having a rugged side, a semiconductor device having the bump, and a method of mounting a semiconductor unit and a semiconductor device |
| JP3358114B2 (ja) * | 1993-11-15 | 2002-12-16 | 大日本印刷株式会社 | 半導体装置及びその製造方法 |
| US5521125A (en) * | 1994-10-28 | 1996-05-28 | Xerox Corporation | Precision dicing of silicon chips from a wafer |
| JP3186941B2 (ja) * | 1995-02-07 | 2001-07-11 | シャープ株式会社 | 半導体チップおよびマルチチップ半導体モジュール |
| TW344084B (en) * | 1995-05-24 | 1998-11-01 | Philips Eloctronics N V | Lighting unit, electrodeless low-pressure discharge lamp, and discharge vessel for use in the lighting unit |
| US6882030B2 (en) | 1996-10-29 | 2005-04-19 | Tru-Si Technologies, Inc. | Integrated circuit structures with a conductor formed in a through hole in a semiconductor substrate and protruding from a surface of the substrate |
| JPH11251316A (ja) * | 1998-03-02 | 1999-09-17 | Toshiba Corp | マルチチップ半導体装置の製造方法 |
| JP3397689B2 (ja) * | 1998-06-01 | 2003-04-21 | 株式会社東芝 | マルチチップ半導体装置およびその製造方法 |
| JP2000077477A (ja) * | 1998-09-02 | 2000-03-14 | Shinko Electric Ind Co Ltd | 半導体装置及びその製造方法並びにこれに用いる金属基板 |
| US6706546B2 (en) * | 1998-10-09 | 2004-03-16 | Fujitsu Limited | Optical reflective structures and method for making |
| JP2001044197A (ja) | 1999-08-04 | 2001-02-16 | Sharp Corp | 半導体装置及びその製造方法 |
| JP3792954B2 (ja) * | 1999-08-10 | 2006-07-05 | 株式会社東芝 | 半導体装置の製造方法 |
| JP2001339011A (ja) | 2000-03-24 | 2001-12-07 | Shinko Electric Ind Co Ltd | 半導体装置およびその製造方法 |
| JP3920015B2 (ja) | 2000-09-14 | 2007-05-30 | 東京エレクトロン株式会社 | Ｓｉ基板の加工方法 |
| JP2002270718A (ja) * | 2001-03-07 | 2002-09-20 | Seiko Epson Corp | 配線基板及びその製造方法、半導体装置及びその製造方法、回路基板並びに電子機器 |
| JP2003007676A (ja) * | 2001-06-18 | 2003-01-10 | Sony Corp | 半導体装置の製造方法 |
| US6794272B2 (en) * | 2001-10-26 | 2004-09-21 | Ifire Technologies, Inc. | Wafer thinning using magnetic mirror plasma |
| US6639309B2 (en) * | 2002-03-28 | 2003-10-28 | Sandisk Corporation | Memory package with a controller on one side of a printed circuit board and memory on another side of the circuit board |
| JP3918935B2 (ja) | 2002-12-20 | 2007-05-23 | セイコーエプソン株式会社 | 半導体装置の製造方法 |
-
2003
- 2003-03-25 JP JP2003082965A patent/JP3972846B2/ja not_active Expired - Fee Related
-
2004
- 2004-02-06 US US10/774,362 patent/US7129112B2/en not_active Expired - Lifetime
- 2004-02-26 CN CNA2006101261697A patent/CN1917149A/zh active Pending
- 2004-02-26 CN CNB2004100070532A patent/CN1332431C/zh not_active Expired - Lifetime
-
2006
- 2006-05-30 US US11/442,897 patent/US7498661B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| CN1917149A (zh) | 2007-02-21 |
| CN1532904A (zh) | 2004-09-29 |
| US20060214302A1 (en) | 2006-09-28 |
| CN1332431C (zh) | 2007-08-15 |
| JP2004296488A (ja) | 2004-10-21 |
| US7129112B2 (en) | 2006-10-31 |
| US20050029630A1 (en) | 2005-02-10 |
| US7498661B2 (en) | 2009-03-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3972846B2 (ja) | 半導体装置の製造方法 | |
| JP4349278B2 (ja) | 半導体装置の製造方法 | |
| JP3918935B2 (ja) | 半導体装置の製造方法 | |
| JP3821125B2 (ja) | 半導体装置の製造方法、半導体装置、回路基板、電子機器 | |
| JP4492196B2 (ja) | 半導体装置の製造方法、回路基板、並びに電子機器 | |
| JP2004297019A (ja) | 半導体装置、回路基板及び電子機器 | |
| JP2004311949A (ja) | 半導体装置、三次元実装型半導体装置の製造方法、半導体デバイス、電子機器 | |
| JP2006041148A (ja) | 半導体装置の製造方法、半導体装置、及び電子機器 | |
| JP4155154B2 (ja) | 半導体装置、回路基板、及び電子機器 | |
| JP4165256B2 (ja) | 半導体装置の製造方法、半導体装置、及び電子機器 | |
| JP4967340B2 (ja) | 半導体装置、半導体装置の製造方法、及び電子機器 | |
| US20050179120A1 (en) | Process for producing semiconductor device, semiconductor device, circuit board and electronic equipment | |
| JP4114660B2 (ja) | 半導体装置の製造方法、半導体装置、回路基板、電子機器 | |
| JP4063277B2 (ja) | 半導体装置の製造方法 | |
| JP2006041218A (ja) | 半導体装置の製造方法、半導体装置、及び電子機器 | |
| JP3945493B2 (ja) | 半導体装置及びその製造方法 | |
| JP4509486B2 (ja) | 半導体装置の製造方法、半導体装置、及び電子機器 | |
| JP4292748B2 (ja) | 半導体装置の製造方法 | |
| JP2004253527A (ja) | 半導体装置の製造方法及び半導体装置 | |
| JP4127095B2 (ja) | 半導体装置の製造方法 | |
| JP2004221350A (ja) | 半導体チップ、半導体ウエハ、半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP2004288721A (ja) | 半導体装置とその製造方法、回路基板、及び電子機器 | |
| JP3909593B2 (ja) | 半導体装置の製造方法 | |
| JP2004296894A (ja) | 半導体装置の製造方法 | |
| JP4238685B2 (ja) | 半導体装置、回路基板、電子機器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050317 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20050318 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070315 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070320 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070427 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070522 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070604 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 3972846 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100622 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110622 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110622 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120622 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130622 Year of fee payment: 6 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130622 Year of fee payment: 6 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |