JP3955215B2 - モールド金型及び樹脂モールド方法 - Google Patents
モールド金型及び樹脂モールド方法 Download PDFInfo
- Publication number
- JP3955215B2 JP3955215B2 JP2002033624A JP2002033624A JP3955215B2 JP 3955215 B2 JP3955215 B2 JP 3955215B2 JP 2002033624 A JP2002033624 A JP 2002033624A JP 2002033624 A JP2002033624 A JP 2002033624A JP 3955215 B2 JP3955215 B2 JP 3955215B2
- Authority
- JP
- Japan
- Prior art keywords
- mold
- substrate
- resin
- cavity recess
- pin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Moulds For Moulding Plastics Or The Like (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Description
【発明の属する利用分野】
本発明は、基板の一方の面に複数の半導体チップがマトリクス状に搭載された被成形品を樹脂モールドするモールド金型及び該モールド金型を用いた樹脂モールド方法に関する。
【0002】
【従来の技術】
半導体パッケージの一例として、BOC(Board・On・Chip)タイプやQFN(Quad・Flat・Non−leaded)タイプのパッケージを樹脂モールドする場合、生産性を向上や成形品質を一定にするため、基板(樹脂基板、リードフレームなど)の一方の面に半導体チップがマトリクス状に搭載され、他方の面に端子接続部が形成される被成形品をモールド金型に搬入してクランプし、半導体チップが搭載された一方の面を一括して樹脂モールドしている。樹脂モールド後、ダイシング装置により、成形品を半導体チップ毎に個片になるようにダイシングされて半導体装置が製造されている。
【0003】
図4(a)はBOCタイプの半導体パッケージを例示したものである。被成形品である樹脂基板51の一方の面には半導体チップ52がマトリクス状に搭載されている。各半導体チップ52の中央部に設けられたスリット孔53より他方の面に向けてワイヤボンディングされて、半導体チップ52の電極部と端子接続面とがボンディングワイヤ54により電気的に接続されている。樹脂基板51の他方の面には接続パッドが形成されており、樹脂モールド後にはんだボールなどの接続端子55が接続される。
【0004】
図4(b)はQFNタイプの半導体パッケージを例示したものである。被成形品であるリードフレーム56の一方の面にはダイパッド部57に半導体チップ52がマトリクス状に搭載されている。各半導体チップ52と周囲のリード部58とがワイヤボンディングされて、半導体チップ52の電極部と端子接続部となるリード部58の一方の面とがボンディングワイヤ54により電気的に接続されている。リード部58の他方の面は露出して樹脂モールドされ、該露出面が実装基板側の接続端子と接続可能になっている。
【0005】
樹脂基板51やリードフレーム56は下型59に搭載された際に、キャビティ凹部60にマトリクス状に搭載された半導体チップ52が収容される。樹脂基板51やリードフレーム56は、上型61と下型59とで基板周縁部がクランプされ、モールド樹脂が下型ランナゲート62を通じてキャビティ凹部60に充填されて一方の面が一括して樹脂モールドされる。樹脂モールド後、成形品(樹脂基板51やリードフレーム56)は、半導体チップ毎にダイシングされて個片に切断されて半導体装置が製造される。図4(a)(b)において、Cがダイサーカットラインを示す。
【0006】
【発明が解決しようとする課題】
図4(a)(b)に示すように、半導体チップ52がマトリクス状に搭載された樹脂基板51やリードフレーム56を一括して樹脂モールドする場合、上型61と下型59とで基板周縁部がクランプされてはいるが基板中央部では押える手段がない。このため、下型59に形成されたキャビティ凹部60内では樹脂基板51やリードフレーム56の真中部分では撓みが生じ易く、BOCタイプの半導体パッケージにおいては、樹脂基板51の端子接続面(はんだボール搭載面)側に樹脂バリが生じ易く、QFNタイプの半導体パッケージにおいては、リード部58の端子接続面に樹脂バリが生じ易い。これは、上型61のクランプ面にリリースフィルムを張設したとしても、樹脂バリが生ずるおそれがある。
また、上型61にキャビティ凹部60が形成されたモールド金型においては、基板(樹脂基板51やリードフレーム56)の中央部が自重で下方へ撓むことはないが、基板周縁部以外はモールド金型によりクランプできないので基板自体に反りが生じている場合には、基板の平坦度を確保することが難しく、端子接続面に樹脂バリが生ずるおそれがある。このように、端子接続面に樹脂バリが生ずるとはんだボール等の基板接続端子を接続することができず、成形品不良となってしまう。
【0007】
本発明の目的は、上記従来技術の課題を解決し、半導体チップがマトリクス状に搭載された被成形品を一括して樹脂モールドする際の樹脂バリを防止して成形品質を向上させることが可能なモールド金型及び樹脂モールド方法を提供することにある。
【0008】
【課題を解決するための手段】
本発明は上記目的を達成するため次の構成を備える。
即ち、基板の一方の面に複数の半導体チップがマトリクス状に搭載され他方の面に端子形成面が形成された被成形品を、金型パーティング面に吸着保持されたリリースフィルムに基板の端子形成面を押し当て半導体チップをインサートブロックに形成されたキャビティ凹部に収納してクランプすることにより一括して樹脂モールドされるモールド金型であって、前記キャビティ凹部が設けられたインサートブロックの底部に、基板を支持するサポートピンが樹脂モールド後に切断除去される基板の不要部分内で基板をサポート可能に固定されていることを特徴とする。
また、前記サポートピンの先端側外周面には、外径が先端側に向かって小径となるテーパー面が形成されていることを特徴とする。
或いは、基板の一方の面に複数の半導体チップがマトリクス状に搭載され他方の面に端子形成面が形成された被成形品を、金型パーティング面に吸着保持されたリリースフィルムに基板の端子形成面を押し当て半導体チップをインサートブロックに形成されたキャビティ凹部に収納してクランプすることにより一括して樹脂モールドされるモールド金型であって、前記インサートブロックを貫通してキャビティ凹部へ突設されたサポートピンが、当該キャビティ凹部にモールド樹脂の充填が完了するまでに基板の支持位置からキャビティ凹部と面一となる退避位置へ移動することを特徴とする。
また、サポートピンは、型開き動作に連繋してキャビティ凹部へ突出するエジェクタピンを支持するエジェクタピンプレートに支持され、エジェクタピンプレートを移動機構により金型クランプ位置から更に退避させることを特徴とする。
【0009】
基板の一方の面に複数の半導体チップがマトリクス状に搭載され他方の面に端子形成面が形成された被成形品を、金型パーティング面に吸着保持されたリリースフィルムに基板の端子形成面を押し当て半導体チップをインサートブロックに形成されたキャビティ凹部に収納してモールド金型によりクランプすることにより一括して樹脂モールドする樹脂モールド方法であって、前記モールド金型へ搬入された基板の一方の面をキャビティ凹部に突設されたサポートピンにより樹脂モールド後に切断除去される基板の不要部分内で基板を支持したままモールド樹脂をキャビティ凹部へ充填して樹脂モールドすることを特徴とする。
或いは、前記被成形品がモールド金型にクランプされエジェクタピンがキャビティ凹部から退避した後、サポートピンがキャビティ凹部内で基板を支持した状態からモールド樹脂の充填が完了するまでに、前記サポートピンを基板の支持位置からキャビティ凹部と面一となる退避位置へ退避させることを特徴とする。
【0010】
【発明の実施の形態】
以下、本発明に係るモールド金型及び樹脂モールド方法の好適な実施の形態について添付図面と共に詳述する。本実施の形態では、BOCタイプ及びQFNタイプの半導体パッケージを樹脂モールドするモールド金型及び該モールド金型を用いた樹脂モールド方法について説明する。
図1(a)(b)はBOCタイプの樹脂基板をモールド金型でクランプした状態を示す上視図及び断面図、図2(a)(b)は、QFNタイプのリードフレームをモールド金型でクランプした状態を示す上視図及び断面図、図3はモールド金型に固定ピン若しくは可動ピンを備えたモールド金型の断面説明図である。
【0011】
先ず、モールド金型の全体構成について、図3を参照して説明する。
図3において、1は被成形品であり、マトリクス基板(樹脂基板、リードフレーム等)が用いられる。マトリクス基板は、一方の面に複数の半導体チップ2がマトリクス状に搭載されており、他方の面に端子接続面が形成されるようになっている。3はモールド金型であり、上型4と下型5とを有する。モールド金型3には、被成形品1及びモールド樹脂が搬入され、モールド金型3はこれらをクランプし、半導体チップ2が搭載された一方の面を一括して樹脂モールドする。モールド金型3には、半導体チップ2を収容するキャビティ凹部6に、マトリクス基板を支持するサポートピン7が設けられていることを特徴とする。以下、モールド金型3の構成について説明する。
【0012】
図3において、左半図はサポートピン7を固定ピンとした場合のモールド金型3の構成を示すものであり、右半図はサポートピン7を可動ピンとした場合のモールド金型3の構成を示すものである。本実施例では下型5が可動型で上型4が固定型の場合について説明する。
先ず、上型4は、上型ベースブロック8の下側に上型チェイスブロック9が支持されており、該上型チェイスブロック9には上型インサートブロック10が嵌め込まれている。下型5には、下型ベースブロック11の上側に下型チェイスブロック12が支持されており、該下型チェイスブロック12には下型インサートブロック13が嵌め込まれている。
【0013】
また、下型5には、下型チェイスブロック12及び下型インサートブロック13を貫通してポット14が設けられており、該ポット14にはプランジャ15が上下動可能に設けられている。ポット14には、モールド樹脂(樹脂タブレットなど)が装填され、プランジャ15によりモールド樹脂をキャビティ凹部6へ圧送りする。また、上型4には、ポット14に対向して上型カル16が形成されている。
【0014】
図3の左半図においては、下型インサートブロック13には、キャビティ凹部6と上型カル16とを連通する樹脂路となる下型ランナゲート17aが形成されている。図3の右半図においては上型インサートブロック10には、キャビティ凹部6と上型カル16とを連通する樹脂路となる上型ランナゲート17bが形成されている。
【0015】
上型ベースブロック8と上型チェイスブロック9との間には、上型エジェクタピンプレート18が設けられており、上型エジェクタピン19が上型チェイスブロック9及び上型インサートブロック10を貫通して突出可能に設けられている。上型エジェクタピンプレート18はコイルバネ20が弾装された支持ボルト21により上型チェイスブロック9に支持されている。上型エジェクタピン19は、上型4がクランプ前は上型面より突出しており、上型4と下型5とがクランプ状態になると上型エジェクタピンプレート18に設けられた図示しない支えピンが下型5が上昇してくると下型面に当接して押し上げられる。これにより、コイルバネ20がたわんで上型エジェクタピンプレート18が上動して上型エジェクタピン19が上型面より退避するようになっている。
【0016】
下型ベースブロック11と下型チェイスブロック12との間には、下型エジェクタピンプレート22が設けられており、下型エジェクタピン23は下型チェイスブロック12及び下型インサートブロック13を貫通して突出可能に設けられている。下型エジェクタピンプレート22はコイルバネ24が弾装された支持ボルト25により下型チェイスブロック12に支持されている。下型エジェクタピン23は、上型4と下型5とがクランプ状態では下型面より退避しており、下型5が下動すると、下型ベースブロック11を貫通して設けられた突き当てピン26に下型エジェクタピンプレート22は突き上げられて、コイルバネ24がたわんで下型エジェクタピンプレート22が上動して、下型エジェクタピン23が下型面より突出するようになっている。
【0017】
図3の左半図では、下型インサートブロック13の底部側には固定ピンであるサポートピン7が嵌め込まれており、サポートピン7の先端側はキャビティ凹部6に突設されている。また、図3の右半図では、上型エジェクタピンプレート18に可動ピンであるサポートピン7が固定されており、サポートピン7の先端側は上型チェイスブロック9及び上型インサートブロック10を貫通してキャビティ凹部6内へ突設されている。尚、上型エジェクタピンプレート18に可動ピンであるサポートピン7を設けた場合には、例えば上型ベースブロック8内に可動ピン移動機構27の駆動源(シリンダ等)を設けて、上型4がクランプ状態(上型エジェクタピン19が上型面より退避した位置)から更に上型エジェクタピンプレート18が上型ベースブロック8側に退避させてサポートピン7がキャビティ凹部6より退避できるように構成する必要がある。
【0018】
サポートピン7は、下型5に被成形品1が搭載された状態で、基板面に突き当てて支持するようになっている。尚、サポートピン7が可動ピンである場合には、キャビティ凹部6にモールド樹脂の充填が完了するまでに基板に当接した支持位置からキャビティ凹部6と面一となる退避位置へ移動する必要がある。このため、上型4側に可動ピン移動機構27を設けて上型エジェクタピンプレート18をコイルバネ20の付勢力に抗して積極的に上動させるようになっている。可動ピン移動機構27は、モールド金型3がクランプ状態でサポートピン7が上動できるような構成であれば特に限定されるものではない。
【0019】
次に、被成形品1がBOCタイプの半導体パッケージである場合と、QFNタイプの半導体パッケージである場合とについて、サポートピン7の配置例について図1及び図2を参照して説明する。
図1(a)(b)は、被成形品1がBOCタイプの半導体パッケージ用の基板である場合を示す。樹脂基板31の一方の面には半導体チップ2がマトリクス状に搭載されている。各半導体チップ2の中央部に設けられたスリット孔32より他方の面に向けてワイヤボンディングされて、半導体チップ2の電極部と端子接続面とがボンディングワイヤ33により電気的に接続されている。樹脂基板31の他方の面には接続パッドが形成されており、樹脂モールド後に破線で示すはんだボールなどの接続端子34が接続される。尚、半導体チップ2の中央部に設けられたボンディングワイヤ33も樹脂モールドされるが、上型4側へのモールド樹脂は、半導体チップ2と樹脂基板31との間に形成されたスリット孔32及び樹脂基板31の不要部分35に設けられた貫通孔31aを通じてモールド樹脂が充填されるようになっている。
【0020】
サポートピン7が固定ピン7aである場合には、樹脂モールド後に切断除去される樹脂基板31の不要部分35(ダイサーカットラインCに囲まれたエリア)をサポートするように設けられている。
また、サポートピン7が可動ピン7bである場合、上記制約にとらわれずに、半導体チップ2に干渉しない範囲で設けることが可能である。
【0021】
図2(a)(b)は、被成形品1がQFNタイプの半導体パッケージ用の基板である場合を示す。リードフレーム37の一方の面にはダイパッド部38に半導体チップ2がマトリクス状に搭載されている。各半導体チップ2と周囲のリード部39とがワイヤボンディングされて、半導体チップ2の電極部と端子接続部となるリード部39の一方の面とがボンディングワイヤ33により電気的に接続されている。リード部39の他方の面は露出して樹脂モールドされ、該露出面が実装基板側の接続端子と接続可能になっている。
【0022】
サポートピン7が固定ピン7aである場合には、樹脂モールド後に切断除去されるセクションバー40(ダイサーカットラインCに囲まれたエリア)をサポートするように設けられている。
また、サポートピン7が可動ピン7bである場合、上記制約にとらわれずに、半導体チップ2に干渉しない範囲で、例えばリード部39や吊りリード部41などのリードフレーム37を支持するように設けることが可能である。
【0023】
また、図1及び図2において、固定ピンタイプのサポートピン7の先端側外周面には、外径が先端側に向かって小径となるテーパー面7cが形成されていてもよい。このテーパー面7cにより、樹脂モールド後に成形品の離型をスムーズに行うことができる。
【0024】
尚、図1及び図2において、上型4のクランプ面には、端子接続面保護するためリリースフィルム36を張設してあっても良い。リリースフィルム36は、モールド金型3の加熱温度に耐えられる耐熱性を有するもので、金型面より容易に剥離するものであって、柔軟性、伸展性を有するフィルム材、例えば、PTFE、ETFE、PET、FEP、フッ素含浸ガラスクロス、ポリプロピレン、ポリ塩化ビニリジン等が好適に用いられる。リリースフィルム36は、上型4のパーティング面に形成された図示しない吸着穴よりエアーを吸引することで、吸着保持される。リリースフィルム36は、リール間に巻回された長尺状のものをモールド金型3へ連続して供給し巻取りするようになっていても或いは予め短冊状に切断されたもののいずれを用いても良い。
【0025】
ここで樹脂モールド方法について説明すると、一方の面に複数の半導体チップ2が搭載されたマトリクス基板(樹脂基板31、リードフレーム37など)である被成形品1及びモールド樹脂(樹脂タブレットなど)をモールド金型3へ搬入してクランプする。そして、モールド金型3へ搬入されたマトリクス基板の一方の面をキャビティ凹部6に突設されたサポートピン7により支持して基板の平坦度を保ちつつ、プランジャ15を作動してモールド樹脂がランナゲートを通じてキャビティ凹部6へ充填されて半導体チップ2が搭載された一方の面が一括して樹脂モールドされる。樹脂モールドされた成形品は、モールド金型3より取出された後、ダイシング装置でダイサーカットラインCに沿って半導体チップ2ごとに個片に切断される。
【0026】
上記構成によれば、半導体チップ2を収容するキャビティ凹部6に、マトリクス基板を支持するサポートピン7が設けられているので、モールド金型3によりクランプできない基板中央部においても、マトリクス基板の平坦度を維持して樹脂モールドすることができる。よって、基板の一方の面に複数の半導体チップ2がマトリクス状に搭載された被成形品1をマトリクス基板の撓みや反りに起因する樹脂バリが生ずることがなく樹脂モールドでき、成形品質を向上できる。
また、サポートピンは固定ピンであり、樹脂モールド後に切断除去されるマトリクス基板の不要部分をサポート可能に設けられていたり、或いは可動ピンであり、キャビティ凹部にモールド樹脂の充填が完了するまでにマトリクス基板の支持位置からキャビティ凹部と面一となる退避位置へ移動可能に設けられている場合には、成形品質に影響を与えることなく樹脂モールドできる。
また、サポートピンの先端側外周面に外径が先端側に向かって小径となるテーパー面が形成されている場合には、樹脂モールド後に成形品を離型する際に離型がスムーズに行うことができる。
【0027】
以上、本発明の好適な実施例について種々述べてきたが、本発明は上述の実施例に限定されるのではなく、例えば、被成形品はBOCタイプQFNタイプの半導体パッケージを例示したが、半導体チップ2がマトリクス状に搭載された他の半導体パッケージについても適用可能である等、発明の精神を逸脱しない範囲で多くの改変を施し得るのはもちろんである。
【0028】
【発明の効果】
本発明に係るモールド金型及び樹脂モールド方法を用いれば、半導体チップを収容するキャビティ凹部に、基板を支持するサポートピンが設けられているので、モールド金型によりクランプできない基板中央部においても、基板の平坦度を維持して樹脂モールドすることができる。よって、基板の一方の面に複数の半導体チップがマトリクス状に搭載された被成形品を、基板の撓みや反りに起因する樹脂バリが生ずることがなく樹脂モールドでき、成形品質を向上できる。
また、モールド金型のキャビティ凹部に設けられたサポートピンが固定ピンであり、樹脂モールド後に切断除去される基板の不要部分をサポート可能に設けられていたり、或いはサポートピンが可動ピンであり、キャビティ凹部にモールド樹脂の充填が完了するまでに基板の支持位置からキャビティ凹部と面一となる退避位置へ移動可能に設けられている場合には、成形品質に影響を与えることなく樹脂モールドできる。
また、サポートピンの先端側外周面に外径が先端側に向かって小径となるテーパー面が形成されている場合には、樹脂モールド後に成形品の離型をスムーズに行うことができる。
【図面の簡単な説明】
【図1】BOCタイプの樹脂基板をモールド金型でクランプした状態を示す上視図及び断面図である。
【図2】QFNタイプのリードフレームをモールド金型でクランプした状態を示す上視図及び断面図である。
【図3】モールド金型に固定ピン若しくは可動ピンを備えたモールド金型の断面説明図である。
【図4】従来のBOCタイプの樹脂基板及びQFNタイプのリードフレームをモールド金型でクランプした状態を示す断面説明図である。
【符号の説明】
1 被成形品
2 半導体チップ
3 モールド金型
4 上型
5 下型
6 キャビティ凹部
7 サポートピン
7a 固定ピン
7b 可動ピン
7c テーパー面
8 上型ベースブロック
9 上型チェイスブロック
10 上型インサートブロック
11 下型ベースブロック
12 下型チェイスブロック
13 下型インサートブロック
14 ポット
15 プランジャ
16 上型カル
17a 下型ランナゲート
17b 上型ランナゲート
18 上型エジェクタピンプレート
19 上型エジェクタピン
20、24 コイルバネ
21、25 支持ボルト
22 下型エジェクタピンプレート
23 下型エジェクタピン
26 突き当てピン
27 可動ピン移動機構
31 樹脂基板
32 スリット孔
33 ボンディングワイヤ
34 接続端子
35 不要部分
36 リリースフィルム
37 リードフレーム
38 ダイパッド部
39 リード部
40 セクションバー
41 吊りリード部
Claims (6)
- 基板の一方の面に複数の半導体チップがマトリクス状に搭載され他方の面に端子形成面が形成された被成形品を、金型パーティング面に吸着保持されたリリースフィルムに基板の端子形成面を押し当て半導体チップをインサートブロックに形成されたキャビティ凹部に収納してクランプすることにより一括して樹脂モールドされるモールド金型であって、
前記キャビティ凹部が設けられたインサートブロックの底部に、基板を支持するサポートピンが樹脂モールド後に切断除去される基板の不要部分内で基板をサポート可能に固定されていることを特徴とするモールド金型。 - 前記サポートピンの先端側外周面には、外径が先端側に向かって小径となるテーパー面が形成されていることを特徴とする請求項1記載のモールド金型。
- 基板の一方の面に複数の半導体チップがマトリクス状に搭載され他方の面に端子形成面が形成された被成形品を、金型パーティング面に吸着保持されたリリースフィルムに基板の端子形成面を押し当て半導体チップをインサートブロックに形成されたキャビティ凹部に収納してクランプすることにより一括して樹脂モールドされるモールド金型であって、
前記インサートブロックを貫通してキャビティ凹部へ突設されたサポートピンが、当該キャビティ凹部にモールド樹脂の充填が完了するまでに基板の支持位置からキャビティ凹部と面一となる退避位置へ移動することを特徴とするモールド金型。 - サポートピンは、型開き動作に連繋してキャビティ凹部へ突出するエジェクタピンを支持するエジェクタピンプレートに支持され、エジェクタピンプレートを移動機構により金型クランプ位置から更に退避させることを特徴とする請求項3記載のモールド金型。
- 基板の一方の面に複数の半導体チップがマトリクス状に搭載され他方の面に端子形成面が形成された被成形品を、金型パーティング面に吸着保持されたリリースフィルムに基板の端子形成面を押し当て半導体チップをインサートブロックに形成されたキャビティ凹部に収納してモールド金型によりクランプすることにより一括して樹脂モールドする樹脂モールド方法であって、前記モールド金型へ搬入された基板の一方の面をキャビティ凹部に突設されたサポートピンにより樹脂モールド後に切断除去される基板の不要部分内で基板を支持したままモールド樹脂をキャビティ凹部へ充填して樹脂モールドすることを特徴とする樹脂モールド方法。
- 基板の一方の面に複数の半導体チップがマトリクス状に搭載され他方の面に端子形成面が形成された被成形品を金型パーティング面に吸着保持されたリリースフィルムに基板の端子形成面を押し当て半導体チップをインサートブロックに形成されたキャビティ凹部に収納してモールド金型でクランプすることにより一括して樹脂モールドする樹脂モールド方法であって、
前記被成形品がモールド金型にクランプされエジェクタピンがキャビティ凹部から退避した後、サポートピンがキャビティ凹部内で基板を支持した状態からモールド樹脂の充填が完了するまでに、前記サポートピンを基板の支持位置からキャビティ凹部と面一となる退避位置へ退避させることを特徴とする樹脂モールド方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002033624A JP3955215B2 (ja) | 2002-02-12 | 2002-02-12 | モールド金型及び樹脂モールド方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002033624A JP3955215B2 (ja) | 2002-02-12 | 2002-02-12 | モールド金型及び樹脂モールド方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003234365A JP2003234365A (ja) | 2003-08-22 |
JP3955215B2 true JP3955215B2 (ja) | 2007-08-08 |
Family
ID=27776362
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002033624A Expired - Lifetime JP3955215B2 (ja) | 2002-02-12 | 2002-02-12 | モールド金型及び樹脂モールド方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3955215B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2009019745A1 (ja) * | 2007-08-03 | 2009-02-12 | Sumitomo Heavy Industries, Ltd. | 被成形品の落下防止機構 |
JP5036654B2 (ja) * | 2008-07-22 | 2012-09-26 | Towa株式会社 | 半導体チップの圧縮成形方法 |
-
2002
- 2002-02-12 JP JP2002033624A patent/JP3955215B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JP2003234365A (ja) | 2003-08-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6187243B1 (en) | Method of resin molding | |
US8497158B2 (en) | Leadframe strip and mold apparatus for an electronic component and method of encapsulating an electronic component | |
JP6058431B2 (ja) | 樹脂モールド装置、および樹脂モールド方法 | |
JP4484329B2 (ja) | 樹脂封止方法及び樹脂封止装置 | |
JP5817044B2 (ja) | 樹脂封止装置および樹脂封止方法 | |
JP2010010702A (ja) | 半導体装置の製造方法 | |
JP3897565B2 (ja) | 樹脂封止装置及び樹脂封止方法 | |
JP6742273B2 (ja) | モールド金型及び樹脂モールド方法 | |
JP3955215B2 (ja) | モールド金型及び樹脂モールド方法 | |
JP3820374B2 (ja) | マトリクス基板及び樹脂モールド方法 | |
JP2005085832A (ja) | 樹脂モールド装置 | |
JP4388654B2 (ja) | 樹脂封止装置及び樹脂封止方法 | |
JP5694486B2 (ja) | 樹脂封止装置 | |
KR100583487B1 (ko) | 반도체 패키지 제조용 몰드금형 | |
JP2002050646A (ja) | 半導体装置の製造方法 | |
US20120315728A1 (en) | Saw Type Package without Exposed Pad | |
JPH05102217A (ja) | 半導体装置およびその製造方法並びにそれに使用される成形装置 | |
JP6353890B2 (ja) | 樹脂モールド装置および樹脂モールド方法 | |
JP2024107567A (ja) | 圧縮成形に用いられる封止樹脂及びその形成方法 | |
WO2025057660A1 (ja) | 樹脂封止装置及び樹脂封止方法 | |
KR100418512B1 (ko) | 반도체 팩키지 몰딩용 금형 및 그 금형의 사용 방법 | |
KR100251865B1 (ko) | 반도체 패키지 제조용 몰드금형 | |
JPH10321659A (ja) | モールド金型装置 | |
JP2024139406A (ja) | 圧縮成形装置及び圧縮成形方法 | |
CN118588675A (zh) | 混合多管芯qfp-qfn封装 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041220 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070115 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070123 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070307 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070424 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070501 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 3955215 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130511 Year of fee payment: 6 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130511 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130511 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130511 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140511 Year of fee payment: 7 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |