[go: up one dir, main page]

JP3939504B2 - 半導体装置並びにその製造方法および実装構造 - Google Patents

半導体装置並びにその製造方法および実装構造 Download PDF

Info

Publication number
JP3939504B2
JP3939504B2 JP2001118242A JP2001118242A JP3939504B2 JP 3939504 B2 JP3939504 B2 JP 3939504B2 JP 2001118242 A JP2001118242 A JP 2001118242A JP 2001118242 A JP2001118242 A JP 2001118242A JP 3939504 B2 JP3939504 B2 JP 3939504B2
Authority
JP
Japan
Prior art keywords
conductor layer
semiconductor device
connection
forming
pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2001118242A
Other languages
English (en)
Other versions
JP2002314028A (ja
Inventor
由隆 青木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Casio Computer Co Ltd
Oki Electric Industry Co Ltd
Original Assignee
Casio Computer Co Ltd
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Casio Computer Co Ltd, Oki Electric Industry Co Ltd filed Critical Casio Computer Co Ltd
Priority to JP2001118242A priority Critical patent/JP3939504B2/ja
Priority to US10/118,403 priority patent/US6639299B2/en
Priority to TW091107361A priority patent/TW544817B/zh
Priority to SG200202132A priority patent/SG114537A1/en
Priority to KR1020020020498A priority patent/KR100885352B1/ko
Priority to EP02008577A priority patent/EP1251558A2/en
Priority to EP03017376A priority patent/EP1359618A3/en
Priority to CNB021057494A priority patent/CN1320646C/zh
Publication of JP2002314028A publication Critical patent/JP2002314028A/ja
Application granted granted Critical
Publication of JP3939504B2 publication Critical patent/JP3939504B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5227—Inductive arrangements or effects of, or between, wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02377—Fan-in arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05005—Structure
    • H01L2224/05008—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body, e.g.
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05022—Disposition the internal layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05569—Disposition the external layer being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0616—Random array, i.e. array with no symmetry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01056—Barium [Ba]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01073—Tantalum [Ta]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H01L2924/1423—Monolithic Microwave Integrated Circuit [MMIC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/957—Making metal-insulator-metal device

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Waveguide Aerials (AREA)
  • Details Of Aerials (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、ＣＳＰ（Chip Size Package）構造の半導体装置およびその製造方法およびその半導体装置の実装構造に関する。
【０００２】
【従来の技術】
近年、チップとパッケージのサイズがほぼ等しくなるＣＳＰ構造の半導体装置が知られており、その構造例を図１５に示す。この図に示す半導体装置２０は、保護膜形成、導体層形成、ポスト形成および樹脂封止の各工程からなるパッケージ処理を終えたウェハを個々のチップにダイシングして得られる、所謂ウェハレベルＣＳＰと呼ばれる構造を有している。
【０００３】
すなわち、半導体装置２０は、ウェハ（半導体基板）１の表面（回路面）側にアルミ電極等からなる複数の接続パッド２を有し、この接続パッド２の上面側には各接続パッド２の中央部を露出するように、酸化シリコンあるいは窒化シリコン等からなるパッシベーション（絶縁膜）３が形成される。
【０００４】
パッシベーション３の上面側には、各接続パッド２の中央部分が開口するよう保護膜４が形成される。保護膜４は例えばウェハ１の回路面側全面にポリイミド系樹脂材を塗布硬化させた後に、エッチング液を用いてレジストパターンニングおよび保護膜パターニングを施してからレジスト剥離することで形成される。
こうして形成される保護膜４上には、各接続パッド２と後述するポスト（柱状電極）６とを電気的に接続する導体層５が形成される。導体層５上の所定箇所には、柱状電極である複数のポスト６が設けられる。
【０００５】
ポスト６を覆うように、ウェハ１の回路面全体をポリイミドあるいはエポキシ等の樹脂材によってモールドして封止膜７が形成される。封止膜７の上端面は切削研磨され、これにより露出するポスト６の端面６ａについては、その表面の酸化膜を取り除き、そこにハンダ印刷等のメタライズ処理（図示せず）が施される。
【０００６】
【発明が解決しようとする課題】
ところで、上述したウェハレベルＣＳＰ構造の半導体装置２０によってＢｌｕｅｔｏｏｔｈモジュールやＧＰＳ受信モジュールを具現しようとすると、受動素子から形成されるフィルタ回路やアンテナ素子はディスクリート部品としてチップに外付けする形態となっており、チップ内部に搭載できないという問題があった。このため、上記モジュールの更なる小型化を図ることが困難であった。更には、上記のような高周波を用いる回路モジュールにおいては部品間の配線長が周波数特性に影響するため、周波数特性を更に向上させることが困難であった。
【０００７】
本発明は、このような事情に鑑みてなされたもので、受動素子から形成されるフィルタ回路やアンテナ素子をチップ内部に搭載し得る半導体装置および半導体装置の製造方法およびその半導体装置に適する実装構造を提供することを目的としている。
【０００８】
【課題を解決するための手段】
上記目的を達成するため、請求項１に記載の発明では、半導体基板上に複数の接続パッドが設けられ、前記複数の接続パッドの内の、複数の第１の接続パッドに接続されて形成される、上端面が外部に露出される外部接続用の柱状電極と、前記複数の接続パッドの内の、少なくとも一つの第２の接続パッドに接続されて形成される、少なくとも一つの第１の導体層と、前記半導体基板上の、前記複数の柱状電極間および前記第１の導体層上に形成される、上面が前記外部接続用の柱状電極の上端面と面一とされる封止膜と、前記封止膜上に形成され、少なくとも一面が外部に露出し、前記第１の導体層に対向するよう配置される少なくとも一つの第２の導体層とを有し、前記第１の導体層と前記第２の導体層によって形成される受動素子を備えることを特徴とする。
【０００９】
請求項２に記載の発明では、請求項１に記載の発明において、前記第２の接続パッドに接続される前記第１の導体層上に形成されて前記第２の導体層に接続される第１の柱状電極と、前記複数の接続パッドの内の、少なくとも一つの第３の接続パッドに接続されて前記第２の導体層に接続される第２の柱状電極を備え、前記第２の接続パッドは接地パッドであり、前記第３の接続パッドは給電パッドであり、前記第１の導体層と前記第２の導体層によって形成される前記受動素子はアンテナ素子であることを特徴とする。
【００１０】
請求項３に記載の発明では、請求項１に記載の発明において、前記第１の導体層と前記第２の導体層によって形成される前記受動素子は容量素子であり、前記第２の導体層上には配線基板に接続される接続手段を備えることを特徴とする。
【００１１】
請求項４に記載の発明では、請求項３に記載の発明において、前記第１の導体層と前記第２の導体層によって形成される前記容量素子を複数備えるとともに、少なくとも二つの前記容量素子間に接続して介装され、インダクタ成分を誘起するようパターニングしてなる誘導素子を備える第３の導体層を備え、前記複数の容量素子と前記誘導素子とによって形成されるフィルタ回路を備えることを特徴とする。
【００１２】
請求項５に記載の発明では、請求項１乃至請求項４に記載の発明において、前記第１の導体層と前記第２の導体層との間に誘電体材料を介装することを特徴とする。
【００１３】
請求項６に記載の発明では、半導体基板上に複数の接続パッドが設けられた半導体装置の製造方法において、前記複数の接続パッドの内の、複数の第１の接続パッドに接続される、複数の外部接続用の柱状電極を形成する工程と、前記複数の接続パッドの内の、少なくとも一つの第２の接続パッドに少なくとも一つの第１の導体層を接続して形成する工程と、前記半導体基板上の、前記複数の柱状電極間および前記第１の導体層上に封止膜を形成する工程と、前記外部接続用の柱状電極の上端面を前記封止膜の上面から外部に露出させる工程と、前記封止膜上に、少なくとも一面が外部に露出し、前記第１の導体層に対向するよう配置される少なくとも一つの第２の導体層を形成する工程と、を備え、前記第１の導体層と前記第２の導体層によって受動素子を形成することを特徴とする。
【００１４】
請求項７に記載の発明では、請求項６に記載の発明において、前記第２の接続パッドに接続される前記第１の導体層上に、前記第２の導体層に接続される第１の柱状電極を形成する工程と、前記複数の接続パッドの内の、少なくとも一つの第３の接続パッドに接続されて前記第２の導体層に接続される第２の柱状電極を形成する工程とを備え、前記第２の接続パッドは接地パッドにより形成され、前記第３の接続パッドは給電パッドにより形成され、前記第１の導体層と前記第２の導体層によってアンテナ素子が形成されることを特徴とする。
【００１５】
請求項８に記載の発明では、請求項６に記載の発明において、前記第１の導体層と前記第２の導体層によって容量素子を形成する工程と、前記第２の導体層上に配線基板に接続する接続構造を形成する工程とを備えることを特徴とする。
【００１６】
請求項９に記載の発明では、請求項８に記載の発明において、前記第１の導体層と前記第２の導体層によって前記容量素子を複数形成する工程と、少なくとも二つの前記容量素子間に接続して介装され、インダクタ成分を誘起するようパターニングして誘導素子を形成する第３の導体層を形成する工程とを備え、前記複数の容量素子と前記誘導素子とによってフィルタ回路を形成することを特徴とする。
【００１７】
請求項１０に記載の発明では、請求項６乃至請求項９に記載の発明において、前記第１の導体層と前記第２の導体層との間に誘電体材料を介装する工程を備えることを特徴とする。
【００１８】
請求項１１に記載の発明では、半導体装置を製造する方法であって、複数の接続パッドを有するチップ形成領域を複数備える半導体ウェハ基板を準備する工程と、前記各チップ形成領域上に絶縁膜を形成する工程と、前記複数の接続パッドの内の、複数の第１の接続パッドに複数の外部接続用の柱状電極を接続して形成する工程と、前記複数の接続パッドの内の、少なくとも一つの第２の接続パッドに接続される、少なくとも一つの第１の導体層を前記絶縁膜上に形成する工程と、前記絶縁膜上の、前記複数の柱状電極間および前記第１の導体層上に封止膜を形成する工程と、前記外部接続用の柱状電極の上端面を前記封止膜の上面から外部に露出させる工程と、前記封止膜上に、少なくとも一面が外部に露出し、前記第１の導体層に対向するよう配置される少なくとも一つの第２の導体層を形成し、前記第１の導体層と前記第２の導体層によって受動素子を形成する工程と、前記半導体ウェハ基板を前記チップ形成領域毎に分断して複数の半導体装置を形成する工程と、を具備することを特徴とする。
【００１９】
請求項１２に記載の発明では、請求項１１に記載の発明において、半導体装置の製造方法において、前記第１の導体層上に、前記第２の導体層に接続される第１の柱状電極を形成する工程と、前記複数の接続パッドの内の、少なくとも一つの第３の接続パッドに接続されて前記第２の導体層に接続される第２の柱状電極を形成する工程とを備え、前記第２の接続パッドは接地パッドにより形成され、前記第３の接続パッドは給電パッドにより形成され、前記第１の導体層と前記第２の導体層によってアンテナ素子が形成されることを特徴とする。
【００２０】
請求項１３に記載の発明では、請求項１１に記載の発明において、前記第１の導体層と前記第２の導体層によって容量素子を形成する工程と、該第２の導体層上に、配線基板に接続する接続構造を形成する工程とを備えることを特徴とする。
【００２１】
請求項１４に記載の発明では、請求項１３に記載の発明において、前記第１の導体層と前記第２の導体層によって前記容量素子を複数形成する工程と、少なくとも二つの前記容量素子間に接続して介装され、インダクタ成分を誘起するようパターニングして誘導素子を形成する第３の導体層を形成する工程とを備え、前記複数の容量素子と前記誘導素子とによってフィルタ回路を形成することを特徴とする。
【００２２】
請求項１５に記載の発明では、請求項１１乃至請求項１４に記載の発明において、前記第１の導体層と前記第２の導体層との間に誘電体材料を介装する工程を備えることを特徴とする。
【００２３】
請求項１６に記載の発明では、半導体装置の実装構造において、半導体基板上に複数の接続パッドが設けられ、前記複数の接続パッドの内の、複数の第１の接続パッドに接続されて形成される、上端面が外部に露出される外部接続用の柱状電極と、前記複数の接続パッドの内の、少なくとも一つの第２の接続パッドに接続されて形成される、少なくとも一つの第１の導体層と、前記半導体基板上の前記複数の柱状電極間および前記第１の導体層上に形成される、上面が前記外部接続用の柱状電極の上端面と面一とされる封止膜と、該封止膜上に形成され前記第１の導体層に対向するよう配置される第２の導体層とを有して、前記第１の導体層と前記第２の導体層によって形成されるアンテナ素子を備える半導体装置と、複数の配線パターンが形成された配線基板とを備え、前記半導体装置が前記複数の柱状電極を介して前記配線基板の所定の配線パターンに、接続手段により接続されて実装される半導体装置の実装構造において、前記配線基板における、前記半導体装置の前記第２の導電層との対向領域には、配線パターンが形成されていないことを特徴とする。
【００２４】
請求項１７に記載の発明では、請求項１６に記載の発明において、前記配線基板における、前記半導体装置の前記第２の導電層との前記対向領域は開口部とされていることを特徴とする。
【００２５】
本発明では、接続パッドに接続される第１の導体層と、封止膜上に形成され、当該第１の導体層に対向するよう配置される第２の導体層とによってアンテナ素子や容量素子等の受動素子を形成するので、チップ内部にアンテナ素子や容量素子等の受動素子を搭載することができる。
また、本発明では、二つの上記容量素子間に介装され、誘導素子を形成するようパターニングされた第３の導体層を備えて、容量素子と誘導素子でフィルタ回路を形成し、チップ内部に搭載することもできる。これらにより、当該チップを用いて構成したモジュールの寸法を小型化することができる。
また、本発明では、チップにアンテナが搭載された場合、チップが搭載される配線基板のアンテナに対向する部分を、配線パターンが形成されない領域、あるいは開口部、とすることによりアンテナの放射効率を損なうことを抑制することができる。
【００２６】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態について説明する。
（１）第１の実施形態
図１および図２は、第１の実施形態による半導体装置２０の構造を示す断面図および平面図である。これらの図において前述した従来例（図１５参照）と共通する部分には同一の番号を付し、その説明を適宜省略する。
図１および図２に図示する半導体装置２０が、図１５に図示した従来例と相違する点は、接地パッド２Ａ（第２の接続パッド）に接続して形成された導体層５−１（第１の導体層）によるグランドプレーンＧＰと、封止膜７上に形成された上部導体層８（第２の導体層）と、接地パッド２Ａに接続して形成され上部導体層８に接続されるポスト６Ａ（第１の柱状電極）と、給電パッド２Ｂ（第３の接続パッド）に接続して形成され上部導体層８に接続されるポスト６Ｂ（第２の柱状電極）とを備え、接地パッド２Ａに接続される導体層５−１と、接地パッド２Ａおよび給電パッド２Ｂに接続される上部導体層８は図２に示すように封止膜７を介して対向する位置に設けられ、これらによって逆Ｆ型アンテナを形成したことにあり、接続パッド２（第１の接続パッド）上に形成される導体層５およびポスト６の構成は図１５に示した従来例と同じである。
【００２７】
次に、図３〜図７を参照して、上記構造による半導体装置２０の製造工程について説明する。第１の実施形態による製造工程では、先ず図３に図示する通り、ウェハ１の回路面側に設けられたアルミ電極等からなる複数の接続パッド２（接地パッド２Ａおよび給電パッド２Ｂを含む）の上面側に、それぞれ各接続パッド２の中央部を露出するように、酸化シリコンあるいは窒化シリコン等からなるパッシベーション３を形成した後、このパッシベーション３の上面側に各接続パッド２の中央部分が開口するよう保護膜４を形成する。
【００２８】
この保護膜４は、例えばウェハ１の回路面側全面にポリイミド系樹脂材を塗布硬化させた後に、エッチング液を用いてレジストパターンニングおよび保護膜パターニングを施してからレジスト剥離することで形成される。
保護膜４は、ポリイミド系樹脂材を塗布してスピンコートする手法の他、スキージを用いる印刷法やノズルからのインク吐出による塗布法を用いることが可能であり、保護膜材料としてもポリイミド系樹脂材に限らず、エポキシ系樹脂材やＰＢＯ（ベンザオキシドール系）等を用いてもよい。
【００２９】
次に、図４に図示するように、保護膜４に形成された開口部を介して露出される接続パッド２および給電パッド２Ｂ上に導体層５を形成し、接地パッド２Ａ上にグランドプレーンＧＰに対応する導体層５−１を形成する。導体層５および導体層５−１は、保護膜４の全面にＵＢＭスパッタ処理等によりＵＢＭ層（図示略）を堆積し、この後、フォトレジストを塗布硬化させ、フォトリソグラフィ技術により所定形状の開口部分に対応したパターニングを施した後、このレジストによって開口された部分に電解メッキを施すことで形成される。
なお、導体層５および導体層５−１を形成する手法としては、これ以外に無電解メッキ方法を用いることもできる。また、これら導体層に用いる材料としては、良好な導電特性を備える銅、アルミおよび金あるいはこれらの合金を用いる。
【００３０】
導体層５および導体層５−１を形成した後には、図５に図示するように、その導体層５および導体層５−１上の所定箇所にポスト６およびポスト６Ａ、６Ｂを設ける。各ポストは、例えば１００〜１５０μｍ程度の厚さでポスト形成用のフォトレジストを塗布硬化させた上、各導体層５および導体層５−１の所定箇所を露出する開口部を形成し、この開口部内に電解メッキを施すことで形成される。各ポストを形成する手法としては、これ以外に無電解メッキ方法やスタッドバンプ法を用いることもできる。
ポストに用いる材料は、良好な導電特性を備える銅、ハンダ、金あるいはニッケル等を用いる。なお、ポスト形成材料としてはんだを用いる場合は、この後リフロー処理を施すことにより球状の電極を形成することも出来る。また、はんだを用いてポスト６を形成する場合には、上記の他に印刷法を用いることもできる。
【００３１】
こうして、図５に図示した構造が形成された後は、図６に図示するように、各ポストを覆うように、ウェハ１の回路面全体をポリイミドあるいはエポキシ等の樹脂材によってモールドして封止膜７を形成する。封止膜７は、環境変化に対応する信頼性を確保する上で、好ましくは上述した保護膜４と主成分が実質的に同一な樹脂材とする。なお、封止膜７を形成する手法としては、上記モールド法の他に、印刷法、浸漬法、スピンコート法、ダイコート法を用いることもできる。
【００３２】
ポスト６の樹脂封止後には、図７に示すように、封止膜７の上端面を切削研磨してポスト６の端面６ａを露出させてその表面の酸化膜を取り除いた後、接地パッド２Ａに対応するポスト６Ｂおよび給電パッド２Ｂに対応するポスト６Ａおよび６Ｂ上に銅箔をハンダ印刷等でラミネートして上部導体層８を形成する。もしくは電導性接着剤にて接地パッド２Ａおよび給電パッド２Ｂにそれぞれ対応するポスト６Ａおよび６Ｂ上に、上部導体層８となる導体板を固着する。
【００３３】
次に、図８に図示するように、必要に応じて、上部導体層８が形成されていないポスト６にハンダボールＢを配置して端子形成した後、予め定められたカットラインＣＬに沿ってダイシングを施してウェハ１をチップに個片化する。
これにより、図１に図示した構造、すなわち、導体層５−１から形成されるグランドプレーンＧＰと、接地パッド２Ａおよび給電パッド２Ｂにそれぞれ対応するポスト６Ａおよび６Ｂ上に電気的に接続される上部導体層８とから構成される逆Ｆ型アンテナを搭載した半導体装置２０が生成される。
【００３４】
次いで、こうした構造の半導体装置２０を所定の配線パターンが形成された配線基板に実装する場合の好適な実装構造を図９および図１０に示す。図９に図示する態様では、筺体４０内部に配線基板３０が配置され、半導体装置２０は、ポスト６上に形成されたハンダボールＢを介して配線基板３０上に形成された所定の配線パターン３１に接続されて実装される。これによって、半導体装置２０のアンテナとなる上部導体層８が配線基板３０に対向する向きで実装される。
ここで、配線基板３０の上部導体層８と対向する領域３２には配線パターンを形成しないようにする。
【００３５】
これにより、上部導体層８から放射される電波の放射効率が配線基板３０上の配線パターンの存在によって低下したり、放射パターンが乱れたりすることを抑制することができる。更に、図１０に図示する態様では、配線基板３０の上部導体層８と対向する領域３２を開口部としている。これにより、上部導体層８から放射される電波を妨げる部材が殆ど無くなり、電波の放射効率の低下を最小限にすることができる。
【００３６】
以上のように、第１の実施形態によれば、導体層５−１をグランドプレーンＧＰとし、かつ接地パッド２Ａおよび給電パッド２Ｂにそれぞれ接続されるポスト６Ａおよび６Ｂ上に上部導体層８を設けて逆Ｆ型アンテナを形成したので、チップ内部にアンテナを搭載することが可能になり、当該チップを用いて構成したアンテナを備えるモジュールの寸法を小型化することができる。また、チップ内部にアンテナを搭載することでチップ上の回路からアンテナへの配線長を非常に短くすることができるため、給電損失を最小化し得る等、伝送線路特性の向上にも寄与する。
【００３７】
なお、本実施形態では、逆Ｆ型アンテナを搭載する一例について言及したが、これに限らず、例えば逆Ｌ型アンテナ、パッチアンテナあるいはマイクロストリップアンテナを形成することも勿論可能である。また、一つのチップに複数のアンテナ素子を配列してフェイズドアレイアンテナを構成し、所望の指向特性を得ることも可能である。
【００３８】
さらに、上述した実施形態では、グランドプレーンＧＰと上部導体層８との間には封止膜７が介在する構造であるが、これに替えて、図１１に示すように、グランドプレーンＧＰと上部導体層８との間に高誘電体材１１を組込む構造としてもよい。その場合、ポスト６を形成後、誘電体材１１をグランドプレーンＧＰ（導体層５−１）に接着剤で固着した後、前述した封止工程を経て上部導体層８を敷設することになる。
このように、グランドプレーンＧＰと上部導体層８との間に、例えばチタン酸バリウム等の高誘電体材を組込むと、アンテナ素子の電気長を調整することが可能となる。つまり、上部導体層８のパターンサイズを変えることなくアンテナ素子の共振周波数を変化させることが可能になる。また、アンテナ素子の共振周波数を一定値とした場合、高誘電体材を組込むと、グランドプレーンＧＰおよび上部導体層８の面積を小さくすることができる。
【００３９】
（２）第２の実施形態
図１２（イ）、図１２（ロ）および図１３は、第２の実施形態による半導体装置２０の構造を示す断面図である。これらの図において前述した第１の実施形態と共通する部分には同一の番号を付し、その説明を適宜省略する。
第２の実施形態による半導体装置２０は、図１２（イ）に示すように、所定の接続パッド２Ｃ（第２の接続パッド）に接続して形成された導体層５−２（第１の導体層）と、封止膜上に形成された上部導体層１２（第２の導体層）と、を備え、導体層５−２と上部導体層１２は図１２（イ）に示すように封止膜７を介して対向する位置に設けられている。
【００４０】
そして、この上部導体層１２上にはハンダ印刷等のメタライズ処理が施されてハンダ層Ｂ'が形成され、図１２（ロ）に示すように、ハンダ層Ｂ'を介して回路基板３０に形成されたパッド３３に接続される。これによって、上部導体層１２と封止膜７と導体層５−２とにより容量素子Ｃｐを形成することを特徴とする。これによって、回路基板３０上のパッド３３とチップ内の導体層５−２の間に容量素子Ｃｐを備え、例えば図１２（ハ）に示すような回路を構成することができる。
ここで、２０ａは、図１２（イ）に示すように、半導体装置２０の予め半導体基板１上に形成されている回路部分であり、これに上記容量素子Ｃｐが接続された構成とすることができる。このように容量素子をチップと一体的に形成できるため、当該チップを用いて構成した容量素子を備えるモジュールの寸法を小型化することができる。
【００４１】
さらに、上述した実施形態では、上部導体層１２と導体層５−２との間には封止膜７が介在して容量素子を形成しているが、図１３に示すように、上部導体層１２と導体層５−２との間に誘電体層１３を組込み、容量素子Ｃｐ'を形成するようにしてもよい。このような構造による容量素子は、上部導体層１２と導体層５−２との間に介装される誘電体層１３の比誘電率、厚さおよび面積でその容量が決り、誘電体層１３を形成する誘電体としては、例えばチタン酸バリウム、チタン酸タンタル等の高誘電体材が用いられる。このような高誘電体材を組込むと、上部導体層１２および導体層５−２の面積を変えずに容量値を大きくすることができ、また、容量値を一定値とした場合、各導体層の面積を小さくすることができる。
【００４２】
次いで、上述した第２の実施形態の変形例を図１４（イ），（ロ）に示す。すなわち、図１４（イ）はこの実施形態での断面図を示し、図１４（ロ）は封止膜７を除いた状態のＩ−Ｉ面での半導体装置２０の平面図を示す。本実施形態では、図１４（イ）に図示するように、導体層５−３および導体層１０（第１の導体層）が接続して形成される接続パッド２Ｄ（第２の接続パッド）を備えるとともに、封止膜７上に形成され、導体層５−３および導体層１０に対応する位置に形成された上部導体層１２−１、１２−２（第２の導体層）を備え、また、導体層１０には柱状電極６が形成される。
【００４３】
また、柱状電極６上にはハンダボールＢが形成され、上部導体層１２−１、１２−２上にはハンダ印刷等のメタライズ処理が施されてハンダ層Ｂ'が形成され、上部導体層１２−１、１２−２はハンダ層Ｂ'を介して回路基板３０に形成されたパッド３５に各々接続され、柱状電極６はハンダボールＢを介して回路基板３０に形成されたパッド３６に接続される。
これにより、上部導体層１２−１と導体層５−３の間、および上部導体層１２−２と導体層１０の間、に上述した容量素子Ｃｐと同様の構造を有する二つの容量素子Ｃ１、Ｃ２が形成される。
【００４４】
さらに、導体層１０は、図１４（ロ）に図示するように、角渦巻き状にパターニングされ、それにより誘導素子Ｌを形成する構成を備えている。これら容量素子Ｃ１、Ｃ２および誘導素子Ｌを組合せて、例えば図１４（ハ）に示す回路、すなわち半導体基板１上に形成されている回路部分２０ａにπ型ローパスフィルタが接続された回路を構成することができる。
このように、受動素子から形成されるフィルタ回路をチップ内部に搭載することが出来るため、当該チップを用いて構成した、フィルタ回路を備えるモジュールの寸法を小型化することができる。
【００４５】
【発明の効果】
請求項１，６に記載の発明によれば、接続パッドに接続される第１の導体層と、上面が前記外部接続用の柱状電極の上端面と面一とされる封止膜上に形成され、当該第１の導体層に対向するよう配置され、少なくとも一面が外部に露出される第２の導体層とによって受動素子を形成するので、チップ内部に受動素子を搭載することができるので、モジュールの小型化を図ることができる。
請求項２，７に記載の発明によれば、第１の導体層が接地パッドに接続され、封止膜上に形成され、当該第１の導体層に対向するよう配置される第２の導体層が第１の導体層上に設けられた第１の柱状電極を介して第１の導体層と接続されるとともに、この第２の導体層と接続する第２の柱状電極を経て接続される給電パッドとを備え、第１の導体層と第２の導体層とからアンテナ素子を形成するので、チップ内部にアンテナ素子を搭載することができる。これにより、アンテナ素子を用いるモジュールの小型化を図ることができる。
請求項３，８に記載の発明によれば、第１の導体層と、封止膜上に形成されて当該第１の導体層に対向するよう配置され、配線基板に接続される接続手段を備える第２の導体層と、によって容量素子を形成するので、チップ内部に容量素子を搭載することができる。これにより、容量素子を用いるモジュールの小型化を図ることができる。
請求項４，９に記載の発明によれば、第１の導体層と、この第１の導体層に対向するよう配置される第２の導体層とによって形成される容量素子を複数備えるとともに、二つの前記容量素子間に接続して介装され、インダクタ成分を誘起するようパターニングして形成される誘導素子を備える第３の導体層を備え、前記複数の容量素子と前記誘導素子とによってフィルタ回路を形成するのでチップ内部にフィルタ回路を搭載することができる。これにより、モジュールの小型化を更に図ることができる。
請求項５，１０に記載の発明によれば、第１の導体層と、この第１の導体層に対向するよう配置される第２の導体層との間に誘電体材料を介装するので、アンテナ素子の電気長、あるいは容量素子の容量値、を調整することができる。これにより、アンテナ素子や容量素子の面積を小さくすることができ、これらを用いるモジュールを更に小型化することができる。
請求項１１〜１５に記載の発明によれば、複数の接続パッドを有するチップ形成領域を複数備える半導体ウェハ基板上の各チップ形成領域に、少なくとも一つの接続パッドに接続される第１の導体層と、上面が前記外部接続用の柱状電極の上端面と面一とされる封止膜上に形成され、当該第１の導体層に対向するよう配置され、少なくとも一面が外部に露出される第２の導体層とを形成して、アンテナ素子や容量素子等の受動素子を形成した後、前記半導体ウェハ基板をチップ形成領域毎に分断して複数の半導体装置を形成するようにしたので、各チップ形成領域上に受動素子をまとめて形成することができる。
請求項１６，１７に記載の発明によれば、接続パッドに接続される第１の導体層と、上面が前記外部接続用の柱状電極の上端面と面一とされる封止膜上に形成され、当該第１の導体層に対向するよう配置され、少なくとも一面が外部に露出される第２の導体層とを備えてチップ内部にアンテナ素子を搭載する半導体装置を、アンテナ素子が配線基板に対向する状態に実装する場合に、アンテナ素子に対向する配線基板の領域を、配線パターンが形成されない領域、あるいは開口部とするようにしたので、アンテナの放射効率の低下を抑制することができ、チップ内部に搭載したアンテナ素子を良好に機能させることができる。
【図面の簡単な説明】
【図１】第１の実施形態による半導体装置２０の構造を示す断面図である。
【図２】第１の実施形態による半導体装置２０の構造を示す平面図である。
【図３】第１の実施形態による半導体装置の製造工程を説明する為の断面図である。
【図４】図３に続く半導体装置の製造工程を説明する為の断面図である。
【図５】図４に続く半導体装置の製造工程を説明する為の断面図である。
【図６】図５に続く半導体装置の製造工程を説明する為の断面図である。
【図７】図６に続く半導体装置の製造工程を説明する為の断面図である。
【図８】図７に続く半導体装置の製造工程を説明する為の断面図であり、個片化された半導体装置２０の完成状態を示すものである。
【図９】筺体内の配線基板に半導体装置２０を実装した実装構造の一例を示す図である。
【図１０】筺体内の配線基板に半導体装置２０を実装した実装構造の他の例を示す図である。
【図１１】グランドプレーンＧＰと上部導体層８との間に高誘電体材１１を組込んだ半導体装置２０の構造を示す断面図である。
【図１２】第２の実施形態による半導体装置２０の構造を示す断面図である。
【図１３】第２の実施形態による半導体装置２０の構造を示す断面図である。
【図１４】π型ローパスフィルタを具備する半導体装置２０の構造を示す図である。
【図１５】従来例による半導体装置２０の構造を示す断面図である。
【符号の説明】
１ ウェハ（半導体基板）
２ 接続パッド
２Ａ 接地パッド
２Ｂ 給電パッド
３ パッシベーション
４ 保護膜
５、５−２、５−３ 導体層
５−１ グランドプレーンＧＰ
６ ポスト（柱状電極）
７ 封止膜
８、１２，１２−１，１２−２ 上部導体層
１１ 高誘電体
１３ 誘電体層
Ｃ１，Ｃ２ 容量素子
Ｌ 誘導素子

Claims (17)

  1. 半導体基板上に複数の接続パッドが設けられ、
    前記複数の接続パッドの内の、複数の第１の接続パッドに接続されて形成される、上端面が外部に露出される外部接続用の柱状電極と、
    前記複数の接続パッドの内の、少なくとも一つの第２の接続パッドに接続されて形成される、少なくとも一つの第１の導体層と、
    前記半導体基板上の、前記複数の柱状電極間および前記第１の導体層上に形成される、上面が前記外部接続用の柱状電極の上端面と面一とされる封止膜と、
    前記封止膜上に形成され、少なくとも一面が外部に露出し、前記第１の導体層に対向するよう配置される少なくとも一つの第２の導体層と、を有し、
    前記第１の導体層と前記第２の導体層によって形成される受動素子を備えることを特徴とする半導体装置。
  2. 前記第２の接続パッドに接続される前記第１の導体層上に形成されて前記第２の導体層に接続される第１の柱状電極と、前記複数の接続パッドの内の、少なくとも一つの第３の接続パッドに接続されて前記第２の導体層に接続される第２の柱状電極を備え、
    前記第２の接続パッドは接地パッドであり、前記第３の接続パッドは給電パッドであり、前記第１の導体層と前記第２の導体層によって形成される前記受動素子はアンテナ素子であることを特徴とする請求項１に記載の半導体装置。
  3. 前記第１の導体層と前記第２の導体層によって形成される前記受動素子は容量素子であり、前記第２の導体層上には配線基板に接続される接続手段を備えることを特徴とする請求項１に記載の半導体装置。
  4. 前記第１の導体層と前記第２の導体層によって形成される前記容量素子を複数備えるとともに、少なくとも二つの前記容量素子間に接続して介装され、インダクタ成分を誘起するようパターニングしてなる誘導素子を備える第３の導体層を備え、
    前記複数の容量素子と前記誘導素子とによって形成されるフィルタ回路を備えることを特徴とする請求項３に記載の半導体装置。
  5. 前記第１の導体層と前記第２の導体層との間に誘電体材料を介装することを特徴とする請求項１乃至請求項４記載の半導体装置。
  6. 半導体基板上に複数の接続パッドが設けられた半導体装置の製造方法において、
    前記複数の接続パッドの内の、複数の第１の接続パッドに接続される、複数の外部接続用の柱状電極を形成する工程と、
    前記複数の接続パッドの内の、少なくとも一つの第２の接続パッドに少なくとも一つの第１の導体層を接続して形成する工程と、
    前記半導体基板上の、前記複数の柱状電極間および前記第１の導体層上に封止膜を形成する工程と、
    前記外部接続用の柱状電極の上端面を前記封止膜の上面から外部に露出させる工程と、
    前記封止膜上に、少なくとも一面が外部に露出し、前記第１の導体層に対向するよう配置される少なくとも一つの第２の導体層を形成する工程と、を備え、
    前記第１の導体層と前記第２の導体層によって受動素子を形成することを特徴とする半導体装置の製造方法。
  7. 前記第２の接続パッドに接続される前記第１の導体層上に、前記第２の導体層に接続される第１の柱状電極を形成する工程と、
    前記複数の接続パッドの内の、少なくとも一つの第３の接続パッドに接続されて前記第２の導体層に接続される第２の柱状電極を形成する工程と、を備え、
    前記第２の接続パッドは接地パッドにより形成され、前記第３の接続パッドは給電パッドにより形成され、前記第１の導体層と前記第２の導体層によってアンテナ素子が形成されることを特徴とする請求項６に記載の半導体装置の製造方法。
  8. 前記第１の導体層と前記第２の導体層によって容量素子を形成する工程と、前記第２の導体層上に配線基板に接続する接続構造を形成する工程と、を備えることを特徴とする請求項６に記載の半導体装置の製造方法。
  9. 前記第１の導体層と前記第２の導体層によって前記容量素子を複数形成する工程と、少なくとも二つの前記容量素子間に接続して介装され、インダクタ成分を誘起するようパターニングして誘導素子を形成する第３の導体層を形成する工程と、を備え、
    前記複数の容量素子と前記誘導素子とによってフィルタ回路を形成することを特徴とする、請求項８に記載の半導体装置。
  10. 前記第１の導体層と前記第２の導体層との間に誘電体材料を介装する工程を備えることを特徴とする、請求項６乃至請求項９に記載の半導体装置の製造方法。
  11. 複数の接続パッドを有するチップ形成領域を複数備える半導体ウェハ基板を準備する工程と、
    前記各チップ形成領域上に絶縁膜を形成する工程と、
    前記複数の接続パッドの内の、複数の第１の接続パッドに複数の外部接続用の柱状電極を接続して形成する工程と、
    前記複数の接続パッドの内の、少なくとも一つの第２の接続パッドに接続される、少なくとも一つの第１の導体層を前記絶縁膜上に形成する工程と、
    前記絶縁膜上の、前記複数の柱状電極間および前記第１の導体層上に封止膜を形成する工程と、
    前記外部接続用の柱状電極の上端面を前記封止膜の上面から外部に露出させる工程と、
    前記封止膜上に、少なくとも一面が外部に露出し、前記第１の導体層に対向するよう配置される少なくとも一つの第２の導体層を形成し、前記第１の導体層と前記第２の導体層によって受動素子を形成する工程と、
    前記半導体ウェハ基板を前記チップ形成領域毎に分断して複数の半導体装置を形成する工程と、を具備することを特徴とする半導体装置の製造方法。
  12. 前記第１の導体層上に、前記第２の導体層に接続される第１の柱状電極を形成する工程と、前記複数の接続パッドの内の、少なくとも一つの第３の接続パッドに接続されて前記第２の導体層に接続される第２の柱状電極を形成する工程と、を備え、
    前記第２の接続パッドは接地パッドにより形成され、前記第３の接続パッドは給電パッドにより形成され、前記第１の導体層と前記第２の導体層によってアンテナ素子が形成されることを特徴とする、請求項１１に記載の半導体装置の製造方法。
  13. 前記第１の導体層と前記第２の導体層によって容量素子を形成する工程と、該第２の導体層上に、配線基板に接続する接続構造を形成する工程と、を備えることを特徴とする、請求項１１に記載の半導体装置の製造方法。
  14. 前記第１の導体層と前記第２の導体層によって前記容量素子を複数形成する工程と、少なくとも二つの前記容量素子間に接続して介装され、インダクタ成分を誘起するようパターニングして誘導素子を形成する第３の導体層を形成する工程と、を備え、
    前記複数の容量素子と前記誘導素子とによってフィルタ回路を形成することを特徴とする、請求項１３に記載の半導体装置。
  15. 前記第１の導体層と前記第２の導体層との間に誘電体材料を介装する工程を備えることを特徴とする、請求項１１乃至請求項１４に記載の半導体装置の製造方法。
  16. 半導体基板上に複数の接続パッドが設けられ、前記複数の接続パッドの内の、複数の第１の接続パッドに接続されて形成される、上端面が外部に露出される外部接続用の柱状電極と、前記複数の接続パッドの内の、少なくとも一つの第２の接続パッドに接続されて形成される、少なくとも一つの第１の導体層と、前記半導体基板上の前記複数の柱状電極間および前記第１の導体層上に形成される、上面が前記外部接続用の柱状電極の上端面と面一とされる封止膜と、該封止膜上に形成され前記第１の導体層に対向するよう配置される第２の導体層と、を有して、前記第１の導体層と前記第２の導体層によって形成されるアンテナ素子を備える半導体装置と、
    複数の配線パターンが形成された配線基板と、を備え、前記半導体装置が前記複数の柱状電極を介して前記配線基板の所定の配線パターンに、接続手段により接続されて実装される半導体装置の実装構造において、
    前記配線基板における、前記半導体装置の前記第２の導電層との対向領域には、配線パターンが形成されていないことを特徴とする半導体装置の実装構造。
  17. 前記配線基板における、前記半導体装置の前記第２の導電層との前記対向領域は開口部とされていることを特徴とする請求項１６に記載の半導体装置の実装構造。
JP2001118242A 2001-04-17 2001-04-17 半導体装置並びにその製造方法および実装構造 Expired - Fee Related JP3939504B2 (ja)

Priority Applications (8)

Application Number Priority Date Filing Date Title
JP2001118242A JP3939504B2 (ja) 2001-04-17 2001-04-17 半導体装置並びにその製造方法および実装構造
US10/118,403 US6639299B2 (en) 2001-04-17 2002-04-08 Semiconductor device having a chip size package including a passive element
SG200202132A SG114537A1 (en) 2001-04-17 2002-04-11 Semiconductor device
TW091107361A TW544817B (en) 2001-04-17 2002-04-11 Semiconductor device
KR1020020020498A KR100885352B1 (ko) 2001-04-17 2002-04-15 반도체 장치 및 반도체 장치의 제조 방법
EP02008577A EP1251558A2 (en) 2001-04-17 2002-04-16 Semiconductor device
EP03017376A EP1359618A3 (en) 2001-04-17 2002-04-16 Semiconductor device
CNB021057494A CN1320646C (zh) 2001-04-17 2002-04-16 半导体器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001118242A JP3939504B2 (ja) 2001-04-17 2001-04-17 半導体装置並びにその製造方法および実装構造

Publications (2)

Publication Number Publication Date
JP2002314028A JP2002314028A (ja) 2002-10-25
JP3939504B2 true JP3939504B2 (ja) 2007-07-04

Family

ID=18968664

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001118242A Expired - Fee Related JP3939504B2 (ja) 2001-04-17 2001-04-17 半導体装置並びにその製造方法および実装構造

Country Status (7)

Country Link
US (1) US6639299B2 (ja)
EP (2) EP1359618A3 (ja)
JP (1) JP3939504B2 (ja)
KR (1) KR100885352B1 (ja)
CN (1) CN1320646C (ja)
SG (1) SG114537A1 (ja)
TW (1) TW544817B (ja)

Families Citing this family (112)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6965165B2 (en) 1998-12-21 2005-11-15 Mou-Shiung Lin Top layers of metal for high performance IC's
US6495442B1 (en) * 2000-10-18 2002-12-17 Magic Corporation Post passivation interconnection schemes on top of the IC chips
US7405149B1 (en) 1998-12-21 2008-07-29 Megica Corporation Post passivation method for semiconductor chip or wafer
US8021976B2 (en) 2002-10-15 2011-09-20 Megica Corporation Method of wire bonding over active area of a semiconductor circuit
US6936531B2 (en) * 1998-12-21 2005-08-30 Megic Corporation Process of fabricating a chip structure
US7381642B2 (en) 2004-09-23 2008-06-03 Megica Corporation Top layers of metal for integrated circuits
US7271489B2 (en) 2003-10-15 2007-09-18 Megica Corporation Post passivation interconnection schemes on top of the IC chips
US8158508B2 (en) 2001-03-05 2012-04-17 Megica Corporation Structure and manufacturing method of a chip scale package
JP4824228B2 (ja) * 2001-09-07 2011-11-30 株式会社リコー 半導体装置
WO2003023851A1 (en) * 2001-09-07 2003-03-20 Ricoh Company, Ltd. Semiconductor device and voltage regulator
US7932603B2 (en) 2001-12-13 2011-04-26 Megica Corporation Chip structure and process for forming the same
TW503496B (en) 2001-12-31 2002-09-21 Megic Corp Chip packaging structure and manufacturing process of the same
TW584950B (en) 2001-12-31 2004-04-21 Megic Corp Chip packaging structure and process thereof
US6673698B1 (en) 2002-01-19 2004-01-06 Megic Corporation Thin film semiconductor package utilizing a glass substrate with composite polymer/metal interconnect layers
TW544882B (en) 2001-12-31 2003-08-01 Megic Corp Chip package structure and process thereof
JP3829325B2 (ja) * 2002-02-07 2006-10-04 日本電気株式会社 半導体素子およびその製造方法並びに半導体装置の製造方法
DE10206919A1 (de) * 2002-02-19 2003-08-28 Infineon Technologies Ag Verfahren zur Erzeugung einer Abdeckung, Verfahren zum Herstellen eines gehäusten Bauelements
KR100452820B1 (ko) * 2002-07-12 2004-10-15 삼성전기주식회사 회로소자의 전극형성 방법, 그를 이용한 칩 패키지 및 다층기판
JP4126389B2 (ja) * 2002-09-20 2008-07-30 カシオ計算機株式会社 半導体パッケージの製造方法
US6861749B2 (en) * 2002-09-20 2005-03-01 Himax Technologies, Inc. Semiconductor device with bump electrodes
JP4056360B2 (ja) 2002-11-08 2008-03-05 沖電気工業株式会社 半導体装置及びその製造方法
CN1685502B (zh) * 2002-11-21 2010-07-21 卡西欧计算机株式会社 高频信号传输构件
JP3808030B2 (ja) * 2002-11-28 2006-08-09 沖電気工業株式会社 半導体装置及びその製造方法
JP2004207502A (ja) * 2002-12-25 2004-07-22 Canon Inc 誤操作防止方法
JP3666749B2 (ja) 2003-01-07 2005-06-29 沖電気工業株式会社 半導体装置
JP4141857B2 (ja) * 2003-02-18 2008-08-27 日立マクセル株式会社 半導体装置
JP2005005409A (ja) * 2003-06-11 2005-01-06 Matsushita Electric Ind Co Ltd 半導体装置
JP3983205B2 (ja) 2003-07-08 2007-09-26 沖電気工業株式会社 半導体装置及びその製造方法
JP4360873B2 (ja) * 2003-09-18 2009-11-11 ミナミ株式会社 ウエハレベルｃｓｐの製造方法
JP4513302B2 (ja) * 2003-10-07 2010-07-28 カシオ計算機株式会社 半導体装置
US7459790B2 (en) * 2003-10-15 2008-12-02 Megica Corporation Post passivation interconnection schemes on top of the IC chips
JP4397210B2 (ja) * 2003-10-20 2010-01-13 ローム株式会社 半導体装置
DE10356511A1 (de) * 2003-12-03 2005-07-07 Siemens Ag Antennenanordnung für mobile Kommunikationsendgeräte
US7394161B2 (en) 2003-12-08 2008-07-01 Megica Corporation Chip structure with pads having bumps or wirebonded wires formed thereover or used to be tested thereto
US7444734B2 (en) * 2003-12-09 2008-11-04 International Business Machines Corporation Apparatus and methods for constructing antennas using vias as radiating elements formed in a substrate
TWI296154B (en) * 2004-01-27 2008-04-21 Casio Computer Co Ltd Optical sensor module
FR2867609B1 (fr) * 2004-03-12 2006-12-01 United Monolithic Semiconduct Boitier miniature hyperfrequence de puissance et procede de fabrication du boitier
JP3851320B2 (ja) * 2004-03-25 2006-11-29 Ｔｄｋ株式会社 回路装置及びその製造方法
US8022544B2 (en) 2004-07-09 2011-09-20 Megica Corporation Chip structure
US7465654B2 (en) * 2004-07-09 2008-12-16 Megica Corporation Structure of gold bumps and gold conductors on one IC die and methods of manufacturing the structures
US7452803B2 (en) * 2004-08-12 2008-11-18 Megica Corporation Method for fabricating chip structure
US7091562B2 (en) * 2004-08-13 2006-08-15 Himax Technologies, Inc. CMOS power sensor
US7355282B2 (en) * 2004-09-09 2008-04-08 Megica Corporation Post passivation interconnection process and structures
KR101272768B1 (ko) 2004-09-09 2013-06-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 무선 칩
US8008775B2 (en) * 2004-09-09 2011-08-30 Megica Corporation Post passivation interconnection structures
JP2006108654A (ja) * 2004-09-09 2006-04-20 Semiconductor Energy Lab Co Ltd 無線チップ
FR2875995B1 (fr) * 2004-09-24 2014-10-24 Oberthur Card Syst Sa Procede de montage d'un composant electronique sur un support, de preference mou, et entite electronique ainsi obtenue, telle q'un passeport
US7521805B2 (en) * 2004-10-12 2009-04-21 Megica Corp. Post passivation interconnection schemes on top of the IC chips
JP4431747B2 (ja) 2004-10-22 2010-03-17 富士通株式会社 半導体装置の製造方法
US7547969B2 (en) 2004-10-29 2009-06-16 Megica Corporation Semiconductor chip with passivation layer comprising metal interconnect and contact pads
US9002949B2 (en) 2004-12-01 2015-04-07 Google Inc. Automatically enabling the forwarding of instant messages
US8060566B2 (en) 2004-12-01 2011-11-15 Aol Inc. Automatically enabling the forwarding of instant messages
US7730143B1 (en) 2004-12-01 2010-06-01 Aol Inc. Prohibiting mobile forwarding
JP4752280B2 (ja) * 2005-02-08 2011-08-17 カシオ計算機株式会社 チップ型電子部品およびその製造方法
JP4185499B2 (ja) * 2005-02-18 2008-11-26 富士通マイクロエレクトロニクス株式会社 半導体装置
DE102005009358B4 (de) * 2005-03-01 2021-02-04 Snaptrack, Inc. Lötfähiger Kontakt und ein Verfahren zur Herstellung
US7468545B2 (en) * 2005-05-06 2008-12-23 Megica Corporation Post passivation structure for a semiconductor device and packaging process for same
US7470927B2 (en) 2005-05-18 2008-12-30 Megica Corporation Semiconductor chip with coil element over passivation layer
US20060267198A1 (en) * 2005-05-25 2006-11-30 Mou-Shiung Lin High performance integrated circuit device and method of making the same
US7582556B2 (en) 2005-06-24 2009-09-01 Megica Corporation Circuitry component and method for forming the same
CN1901162B (zh) 2005-07-22 2011-04-20 米辑电子股份有限公司 连续电镀制作线路组件的方法及线路组件结构
JP4749795B2 (ja) * 2005-08-05 2011-08-17 新光電気工業株式会社 半導体装置
US7473999B2 (en) * 2005-09-23 2009-01-06 Megica Corporation Semiconductor chip and process for forming the same
US7397121B2 (en) * 2005-10-28 2008-07-08 Megica Corporation Semiconductor chip with post-passivation scheme formed over passivation layer
TWI339419B (en) * 2005-12-05 2011-03-21 Megica Corp Semiconductor chip
JP4832107B2 (ja) * 2006-02-23 2011-12-07 ソニーケミカル＆インフォメーションデバイス株式会社 実装方法
KR100714310B1 (ko) * 2006-02-23 2007-05-02 삼성전자주식회사 변압기 또는 안테나를 구비하는 반도체 패키지들
US8836146B2 (en) * 2006-03-02 2014-09-16 Qualcomm Incorporated Chip package and method for fabricating the same
US8420520B2 (en) * 2006-05-18 2013-04-16 Megica Corporation Non-cyanide gold electroplating for fine-line gold traces and gold pads
US8022552B2 (en) 2006-06-27 2011-09-20 Megica Corporation Integrated circuit and method for fabricating the same
US8421227B2 (en) * 2006-06-28 2013-04-16 Megica Corporation Semiconductor chip structure
JP2008017421A (ja) * 2006-07-10 2008-01-24 Seiko Epson Corp 半導体装置
TWI370515B (en) * 2006-09-29 2012-08-11 Megica Corp Circuit component
TWI320680B (en) * 2007-03-07 2010-02-11 Phoenix Prec Technology Corp Circuit board structure and fabrication method thereof
US8193636B2 (en) 2007-03-13 2012-06-05 Megica Corporation Chip assembly with interconnection by metal bump
KR101481571B1 (ko) 2007-08-21 2015-01-14 삼성전자주식회사 반도체 패키지 장치 및 그의 제작방법
TWI368286B (en) 2007-08-27 2012-07-11 Megica Corp Chip assembly
US8445996B2 (en) 2007-10-11 2013-05-21 Samsung Electronics Co., Ltd. Semiconductor package
KR100910231B1 (ko) * 2007-11-30 2009-07-31 주식회사 하이닉스반도체 웨이퍼 레벨 반도체 패키지 및 이의 제조 방법
WO2010038599A1 (en) * 2008-10-01 2010-04-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2010055682A1 (ja) * 2008-11-14 2010-05-20 株式会社フジクラ 樹脂多層デバイスおよびその製造方法
US8176628B1 (en) * 2008-12-23 2012-05-15 Amkor Technology, Inc. Protruding post substrate package structure and method
CN101930931B (zh) * 2009-06-18 2012-02-08 南亚电路板股份有限公司 封装电路基板结构及其制造方法
US8525335B2 (en) 2009-07-03 2013-09-03 Teramikros, Inc. Semiconductor construct and manufacturing method thereof as well as semiconductor device and manufacturing method thereof
JP2009246404A (ja) * 2009-07-30 2009-10-22 Casio Comput Co Ltd 半導体装置の製造方法
TW201113962A (en) * 2009-10-14 2011-04-16 Advanced Semiconductor Eng Chip having metal pillar structure
TWI445147B (zh) * 2009-10-14 2014-07-11 Advanced Semiconductor Eng 半導體元件
US8987830B2 (en) 2010-01-12 2015-03-24 Marvell World Trade Ltd. Attaching passive components to a semiconductor package
CN102339767A (zh) * 2010-07-26 2012-02-01 矽品精密工业股份有限公司 半导体元件及其制造方法
US8394672B2 (en) * 2010-08-14 2013-03-12 Advanced Micro Devices, Inc. Method of manufacturing and assembling semiconductor chips with offset pads
TWI478303B (zh) 2010-09-27 2015-03-21 Advanced Semiconductor Eng 具有金屬柱之晶片及具有金屬柱之晶片之封裝結構
TWI451546B (zh) 2010-10-29 2014-09-01 Advanced Semiconductor Eng 堆疊式封裝結構、其封裝結構及封裝結構之製造方法
EP2463809A1 (fr) * 2010-12-07 2012-06-13 NagraID S.A. Carte électronique à contact électrique comprenant une unité électronique et/ou une antenne
IT1404233B1 (it) 2010-12-29 2013-11-15 St Microelectronics Srl Assemblaggio di substrati provvisto di interconnessioni capacitive, e relativo metodo di fabbricazione
US8982574B2 (en) 2010-12-29 2015-03-17 Stmicroelectronics S.R.L. Contact and contactless differential I/O pads for chip-to-chip communication and wireless probing
US8884443B2 (en) 2012-07-05 2014-11-11 Advanced Semiconductor Engineering, Inc. Substrate for semiconductor package and process for manufacturing
US8686568B2 (en) 2012-09-27 2014-04-01 Advanced Semiconductor Engineering, Inc. Semiconductor package substrates having layered circuit segments, and related methods
US8957500B2 (en) * 2012-10-10 2015-02-17 Nxp B.V. High-voltage integrated metal capacitor and fabrication method
JP2014170811A (ja) * 2013-03-01 2014-09-18 Sony Corp ＣＳＰ（ＣｈｉｐＳｉｚｅＰａｃｋａｇｅ）
JP5686838B2 (ja) * 2013-04-02 2015-03-18 スパンション エルエルシー 半導体装置およびその製造方法
WO2014196143A1 (ja) * 2013-06-04 2014-12-11 パナソニックＩｐマネジメント株式会社 無線モジュール
EP2860757B1 (en) * 2013-09-11 2019-12-11 Nxp B.V. Integrated circuit
US9478443B2 (en) * 2014-08-28 2016-10-25 Taiwan Semiconductor Manufacturing Company Limited Semiconductor package and method of forming the same
JP6327233B2 (ja) * 2015-10-30 2018-05-23 株式会社村田製作所 集積回路素子の実装構造
CN107369653A (zh) * 2016-05-13 2017-11-21 北京中电网信息技术有限公司 一种高干扰组件的系统级封装方法、结构及分离阵列结构
TWI653785B (zh) * 2016-12-22 2019-03-11 日商京瓷股份有限公司 天線基板
US10861807B2 (en) * 2018-11-21 2020-12-08 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit features with obtuse angles and method forming same
DE102019107500A1 (de) 2018-11-21 2020-05-28 Taiwan Semiconductor Manufacturing Company, Ltd. Integrierte Schaltkreiselemente mit stumpfen Winkeln und Verfahren zu deren Herstellung
US10943880B2 (en) 2019-05-16 2021-03-09 Advanced Micro Devices, Inc. Semiconductor chip with reduced pitch conductive pillars
KR20220031398A (ko) * 2020-09-04 2022-03-11 삼성전기주식회사 인쇄회로기판
US11735830B2 (en) * 2021-08-06 2023-08-22 Advanced Semiconductor Engineering, Inc. Antenna device and method for manufacturing the same
US20240096858A1 (en) * 2022-09-15 2024-03-21 Amkor Technology Singapore Holding Pte. Ltd. Semiconductor devices and methods of manufacturing semiconductor devices

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4617193A (en) 1983-06-16 1986-10-14 Digital Equipment Corporation Planar interconnect for integrated circuits
US5180445A (en) * 1989-06-13 1993-01-19 Sps Technologies, Inc. Magnetic materials
JPH0595082A (ja) * 1991-10-01 1993-04-16 Matsushita Electron Corp 半導体装置
US5416356A (en) * 1993-09-03 1995-05-16 Motorola, Inc. Integrated circuit having passive circuit elements
US5633785A (en) * 1994-12-30 1997-05-27 University Of Southern California Integrated circuit component package with integral passive component
JP3356921B2 (ja) * 1995-03-24 2002-12-16 新光電気工業株式会社 半導体装置およびその製造方法
JPH1041632A (ja) * 1996-07-26 1998-02-13 Kyocera Corp 多層配線基板
US5874770A (en) * 1996-10-10 1999-02-23 General Electric Company Flexible interconnect film including resistor and capacitor layers
JP3420474B2 (ja) * 1997-07-25 2003-06-23 京セラ株式会社 積層型開口面アンテナ及びそれを具備する多層配線基板
JP3798901B2 (ja) * 1998-02-26 2006-07-19 京セラ株式会社 多層配線基板
KR100431307B1 (ko) * 1998-12-29 2004-09-18 주식회사 하이닉스반도체 캐패시터 내장형 칩 사이즈 패키지 및 그의 제조방법
JP2000208944A (ja) * 1999-01-13 2000-07-28 Nippon Telegr & Teleph Corp <Ntt> 実装基板及びその製造方法
JP3465617B2 (ja) * 1999-02-15 2003-11-10 カシオ計算機株式会社 半導体装置
JP2000357757A (ja) * 1999-06-15 2000-12-26 Toshiba Corp 半導体装置および電子回路装置
JP4242983B2 (ja) * 1999-09-29 2009-03-25 京セラ株式会社 積層型開口面アレイアンテナ
US6362525B1 (en) * 1999-11-09 2002-03-26 Cypress Semiconductor Corp. Circuit structure including a passive element formed within a grid array substrate and method for making the same
US6180445B1 (en) * 2000-04-24 2001-01-30 Taiwan Semiconductor Manufacturing Company Method to fabricate high Q inductor by redistribution layer when flip-chip package is employed
SG99939A1 (en) * 2000-08-11 2003-11-27 Casio Computer Co Ltd Semiconductor device
JP4394266B2 (ja) * 2000-09-18 2010-01-06 カシオ計算機株式会社 半導体装置および半導体装置の製造方法
JP2002312747A (ja) * 2001-04-16 2002-10-25 Oji Paper Co Ltd Ｉｃチップ実装体及びその製造方法

Also Published As

Publication number Publication date
EP1251558A2 (en) 2002-10-23
CN1320646C (zh) 2007-06-06
KR100885352B1 (ko) 2009-02-26
US6639299B2 (en) 2003-10-28
CN1383206A (zh) 2002-12-04
SG114537A1 (en) 2005-09-28
TW544817B (en) 2003-08-01
JP2002314028A (ja) 2002-10-25
KR20020081089A (ko) 2002-10-26
EP1359618A2 (en) 2003-11-05
US20020149086A1 (en) 2002-10-17
EP1359618A3 (en) 2005-02-09
EP1251558A8 (en) 2003-01-02

Similar Documents

Publication Publication Date Title
JP3939504B2 (ja) 半導体装置並びにその製造方法および実装構造
US20230130259A1 (en) Radio frequency device packages
US6847066B2 (en) Semiconductor device
US8179689B2 (en) Printed circuit board, method of fabricating printed circuit board, and semiconductor device
US20070023888A1 (en) Semiconductor device and manufacturing method thereof
US20070029667A1 (en) Semiconductor device
US8035192B2 (en) Semiconductor device and manufacturing method thereof
WO2007074954A1 (en) Three-dimensional package module, method of fabricating the same, and method of fabricating passive device applied to the three-dimensional package module
JP2004221297A (ja) 半導体装置の製造方法及び半導体装置
JP3540729B2 (ja) 半導体装置および半導体装置の製造方法
US11139266B2 (en) Manufacturing method for electronic component, and electronic component
JP3540728B2 (ja) 半導体装置および半導体装置の製造方法
US20220415802A1 (en) Semiconductor package
JP4367070B2 (ja) 半導体装置及びその製造方法
JP7001096B2 (ja) 電子部品モジュール及び電子部品モジュールの製造方法
US20240258212A1 (en) Substrate-on-die package architecture
EP4510379A1 (en) Antenna package structure
JP3267881B2 (ja) 回路基板及び半導体装置
TW202510227A (zh) 天線封裝結構
CN117174691A (zh) 一种射频模组芯片及其制备方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040708

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061108

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061228

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070213

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070227

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070323

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070328

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100406

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313115

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100406

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110406

Year of fee payment: 4

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313115

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120406

Year of fee payment: 5

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120406

Year of fee payment: 5

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120406

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130406

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130406

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140406

Year of fee payment: 7

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees