JP3937388B2

JP3937388B2 - 磁気センサ及び磁気ヘッド

Info

Publication number: JP3937388B2
Application number: JP2001243187A
Authority: JP
Inventors: 喜彦瀬山; 恵一長坂; 豊清水; 厚志田中
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 2001-08-10
Filing date: 2001-08-10
Publication date: 2007-06-27
Anticipated expiration: 2021-08-10
Also published as: CN1227649C; JP2003060258A; EP1286336A2; US6801413B2; DE60204999D1; EP1286336A3; DE60204999T2; EP1286336B1; CN1402223A; KR100795492B1; KR20030014101A; US20030039083A1

Description

【０００１】
【発明の属する技術分野】
本発明は磁気センサ及び磁気ヘッドに関するものであり、特に、ハードディスクドライブ（ＨＤＤ）等の磁気記録装置の再生ヘッド（リードヘッド）に用いる磁気センサ膜の面内に垂直に電流を流すＣＰＰ（ＣｕｒｒｅｎｔＰｅｒｐｅｎｄｉｃｕｌａｒｔｏｐｌａｎｅ）方式の磁気センサにおいて、磁区制御膜となる硬質磁性材料からなるハード膜の比抵抗を調整することに特徴のある磁気センサ及び磁気ヘッドに関するものである。
【０００２】
【従来の技術】
磁気センサは、主としてコンピュータの記録装置であるＨＤＤの磁気ヘッドとして使用されている。数年前のＨＤＤ用磁気ヘッドにおいては、コイルに発生する誘導電流により磁場を感知してきた。
【０００３】
しかし、近年、高密度化、高速化の要求に伴い、磁場そのものを感知する磁気センサが磁気ヘッドの主流となり、これは、磁気抵抗（ＭＲ）効果を利用した磁気センサであり、さらに、現在では、巨大磁気抵抗（ＧＭＲ）効果を利用した磁気ヘッドが採用されている。
【０００４】
この様なＨＤＤの高記録密度化の進展により、１ｂｉｔの記録面積が減少するとともに、発生する磁場は小さくなる。現在市販されているＨＤＤの記録密度は１０〜２０Ｇｂｉｔ／ｉｎ²前後であり、年率約２倍で記録密度が上昇している。
【０００５】
このように、更に微小な磁場範囲に対応するとともに、小さい外部磁場の変化を感知できる必要があるため、現在の磁気ヘッドにはスピンバルブＧＭＲ効果を利用した磁気センサが広く用いられている。
【０００６】
このスピンバルブＧＭＲ効果は、磁化方向が固定された磁性層( ピンド層) と磁化方向が自由な磁性層( フリー層) を持ち、 2つの磁性層の磁化方向のなす角により電気抵抗が変化するものであるが、この磁気センサでは、フリー層内に磁区があるとバルクハウゼンノイズが発生するため、磁区制御を行う必要があり、現在では、磁区制御膜として硬質磁性材料膜( ハード膜) を用いているので、ここで、図８を参照してスピンバルブＧＭＲ効果を利用した磁気センサの一例を説明する。
【０００７】
図８（ａ）及び（ｂ）参照
図８（ａ）は、スピンバルブＧＭＲ効果を利用した磁気センサの概略的断面図であり、また、図８（ｂ）は、図８（ａ）における破線の円内の拡大図である。まず、スライダーの母体となるＡｌ₂Ｏ₃−ＴｉＣ基板６１上に、Ａｌ₂Ｏ₃膜等の下地層６２を介してＮｉＦｅ合金等からなる下部磁気シールド層６３を設け、Ａｌ₂Ｏ₃等の下部リードギャップ層６４を介してスピンバルブ膜６５を設けて所定の形状にパターニングしたのち、スピンバルブ膜６５の両端にＣｏＣｒＰｔ等の高保磁力膜からなり磁区制御膜となるハード膜６６を設け、次いで、Ｗ／Ｔｉ／Ｔａ多層膜等からなる導電膜を堆積させてリード電極６７を形成する。次いで、再び、Ａｌ₂Ｏ₃等の上部リードギャップ層６８を介してＮｉＦｅ合金等からなる上部磁気シールド層６９を設けることによって、スピンバルブ素子を利用したリードヘッドの基本構成が完成する。
【０００８】
この場合のスピンバルブ膜６５は、例えば、８０〔Ｏｅ〕の磁界を印加しながらスパッタリング法を用いて、厚さが、例えば、５ｎｍのＴａ下地層７０、４ｎｍのＮｉＦｅフリー層７１、２．５ｎｍのＣｏＦｅフリー層７２、２．５ｎｍのＣｕ中間層７３、２．５ｎｍのＣｏＦｅピンド層７４、２５ｎｍのＰｄＰｔＭｎ反強磁性層７５、及び、５ｎｍのＴａキャップ層７６を順次積層させて形成する。
なお、この場合のＮｉＦｅの組成は、例えば、Ｎｉ₈₁Ｆｅ₁₉であり、ＣｏＦｅの組成は、例えば、Ｃｏ₉₀Ｆｅ₁₀であり、また、ＰｄＰｔＭｎの組成は、例えば、Ｐｄ₃₁Ｐｔ₁₇Ｍｎ₅₂である。
【０００９】
この様な磁気センサにおいては、図において矢印で示すようにスピンバルブ膜６５、即ち、磁気センサ膜面に平行に電流を流しているＣＩＰ（Ｃｕｒｒｅｎｔｉｎｐｌａｎｅ）方式であるため、ハード膜６６はリード電極６７の下にあり、ハード膜６６の比抵抗が磁気センサの特性（ＧＭＲ特性）に及ぼす影響はほとんどない。
【００１０】
現在、リードギャップ層としては絶縁が可能な最も薄い材料としてＣＶＤ法等で成膜されたＡｌ₂Ｏ₃やＳｉＯ₂が用いられているが、２０ｎｍ程度の薄さが限界であるため、さらに、ビット長が短くなった場合、リードギャップ層をこれ以上薄くできないと考えると、磁気センサ膜自体を薄くしていくしかないが、磁気センサ膜の膜厚を薄くするにも限界がある。
【００１１】
したがって、ＨＤＤの記録密度が８０Ｇｂｉｔ／ｉｎ²以上となると、リードギャップ層を設ける必要のない磁気センサ膜の膜面に垂直に( 少なくとも垂直成分を含む方向に) 電流を流すＣＰＰ（Ｃｕｒｒｅｎｔｐｅｒｐｅｎｄｉｃｕｌａｒｔｏｐｌａｎｅ）方式のスピンバルブ素子（ＳＶ−ＣＰＰ素子）或いはＴＭＲ（トンネル磁気抵抗効果）素子を用いる必要があると考えられている。
【００１２】
ここで、この様なＣＰＰ方式のリードヘッドの一例を図９を参照して説明する。
図９参照
図９は、従来のＳＶ−ＣＰＰ素子の概略的断面図である。
図から明らかなように、Ａｌ₂Ｏ₃−ＴｉＣ基板８１上に下部磁気シールド層を兼ねるＮｉＦｅ下部電極８２及びスピンバルブ膜８３を設けたのち、このスピンバルブ膜８３を所定パターンにエッチングし、次いで、リフトオフ法を用いてＣｏＣｒＰｔ等からなるハード膜８４及びＡｌ₂Ｏ₃等からなる絶縁層８５を設けたのち、その上に上部磁気シールド層を兼ねるＮｉＦｅ上部電極８６を設けたものである。
【００１３】
この様に、ＳＶ−ＣＰＰ素子においては、リードギャップ層を設ける必要がなく、且つ、上下の電極が磁気シールド層を兼ねるので、全体の膜厚をＳＶ−ＣＩＰ素子と比べて薄くすることが可能になる。
【００１４】
【発明が解決しようとする課題】
しかし、この様なＣＰＰ方式の磁気センサにおいては、ハード膜８４が直接スピンバルブ膜８３に接しているので、図９において矢印で示すようにセンス電流がハード膜８４に逃げ、ＧＭＲ特性が低下するという問題がある。
【００１５】
図１０乃至図１２参照
このＧＭＲ特性の低下を防止するためには、以下の方法が考えられる。
ａ．図１０に示すように、ハード膜８４とスピンバルブ膜８３との間に絶縁膜８７を配置し、ハード膜８４がスピンバルブ膜８３に直接接しない構造とする。
ｂ．図１１に示すように、ハード膜８４とスピンバルブ膜８３は直接接するが、ＮｉＦｅ上部電極８６の配置（オーバーレイド構造的）により、ハード膜８４に流れる電流を狭窄する。
ｃ．図１２に示すように、ハード膜としてフェライトハード膜８８等の磁性絶縁物を用いる。
【００１６】
この内、ａの方法は、スピンバルブ膜８３とハード膜８４に間隔があき、磁区制御能力が低下するという問題があるため、適当ではない。
また、ｃの方法は、磁性絶縁物の磁気特性（Ｂ_r：残留磁化）が小さいため、実用的でないという問題がある。
【００１７】
さらに、ｂの方法においては、
Ａ．ＮｉＦｅ上部電極８６がスピンバルブ膜８３に接する部分は、スピンバルブ膜８３の中央であり、且つ、スピンバルブ膜８３の幅よりも小さいことが要求されるため、位置合わせ精度上、作製が難しく、歩留りが低下するという問題がある。
また、
Ｂ．スピンバルブ膜等の磁気センサの膜構成によっては、磁気センサ膜の最上面にＡｕ酸化防止層等の低抵抗層があるため、上部電極端子からの電流が大きく広がり、電流がハード膜に逃げるという問題がある。
【００１８】
これらの欠点を同時に解決することは難しく、例えば、センス電流がハード膜に逃げることを防止するためには、構造を更に複雑にする必要がある。
【００１９】
これに対し、図９の構造は単純であり、この構造においてハード膜に流れる電流を防止できれば、単純な構造のＣＰＰ方式スピンバルブ素子或いはＴＭＲ（トンネル磁気抵抗効果）素子の作製が可能となる。
【００２０】
したがって、本発明は、単純な構成のＣＰＰ方式磁気センサの磁区制御膜となるハード膜の比抵抗を高めて無効電流を減少させることを目的とする。
【００２１】
【課題を解決するための手段】
図１は本発明の原理的構成の説明図であり、この図１を参照して本発明における課題を解決するための手段を説明する。
なお、図１は、ＣＣＰ方式リードヘッドの要部断面図であり、図における符号１，２，５，６は、夫々基板、下部電極、絶縁膜、及び、上部電極である。
図１参照
上述の目的を達成するために、本発明は、上下電極２，６間に配置され、膜面に少なくとも主たる成分が垂直方向である方向に電流が流れ、少なくとも絶縁層を含む磁気センサ膜３と、磁気センサ膜３の両側に配置され、磁気センサ膜３と一部において直接接触し、非固溶絶縁物を含む導電性の硬質磁性材料からなり磁区制御を行うハード膜４とを有し、ハード膜４の非固溶絶縁物は硬質磁性材料の粒界に析出し、且つ、ハード膜４の比抵抗は、磁気センサ膜３を構成する各層の中で最も高い比抵抗の８０％以上であることを特徴とする。
【００２２】
なお、本発明における磁気センサ膜３とは、層構造の一部にピンホールを有する酸化物、炭化物、窒化物等の絶縁物層（全体としては、絶縁体として機能するものではない）を挿入したスピンバルブ膜、或いは、トンネル磁気抵抗効果（ＴＭＲ）膜を意味する。
【００２３】
この様に、ＣＰＰ方式の磁気センサにおいて、磁気センサ膜３とハード膜４とを直接接するように配置することによって磁区制御能力を低減することがなく、且つ、導電性のハード膜４の比抵抗を磁気センサ膜３を構成する各層の中で最も高い比抵抗の８０％以上とすることによってハード膜４の磁区制御能力を極端に低減することなく比抵抗をＣｏ基合金自体の比抵抗より大きくすることができる。
例えば、ＣｏＣｒＰｔ等のＣｏ基合金とＳｉＯ ₂ 等の非固溶絶縁物の組合せ、或いは、ＣｏＣｒＰｔ等のＣｏ基合金とＳｉＯ ₂ 等の非固溶絶縁物との多層膜からハード膜４を構成すれば良い。
【００２４】
この場合、磁区制御を行う非固溶絶縁物を含む導電性の硬質磁性材料からなるハード膜４は、加熱により非固溶絶縁物膜が硬質磁性材料の粒界に析出する。
【００２５】
また、この様な磁気センサを磁気リードヘッドとして搭載して、特に、磁気記録機能を組み合わせて搭載して磁気ヘッドを構成することによって、高密度磁気記録が可能な磁気記録装置を実現することが可能になる。
【００２６】
【発明の実施の形態】
ここで、本発明の第１の実施の形態のＳＶ−ＣＰＰ素子を説明する前に、図２乃至図５を参照して、この本発明の各実施の形態のＳＶ−ＣＰＰ素子の構成を導くためのシミュレーション方法及びハード膜の比抵抗の制御方法を説明する。
【００２７】
【表１】

ＳＶ−ＣＰＰ素子は基本的に導電性金属のみにより形成されているため、比抵抗は、表１に示すように通常の金属のオーダーである。
したがって、ハード膜の比抵抗が大きければ、電流はほとんど磁気センサ部を流れ、ＧＭＲ特性への影響は小さいと考えられる。
【００２８】
また、ＳＶ−ＣＰＰ素子には、酸化層、炭化層、窒化層、或いは、ほう化層等の絶縁物層を付加したものもあり、この絶縁物層は、電流路の実効面積を小さくすることが目的であり、ピンホールを有するため、絶縁層として機能するものではない。
この場合は、絶縁物層の比抵抗が磁気センサ材料中で最大となるため、この絶縁物層の比抵抗よりもハード膜の比抵抗が大きければ、電流はほとんど磁気センサ部を流れ、ＧＭＲ特性への影響は小さいと考えられる。
【００２９】
図２参照
そこで、ＳＶ−ＣＰＰ素子の断面構造を図２示す構造として、各領域を複数のメッシュ状領域に分割して、デバイスシミュレータＢ２Ｓｐｉｃｅを用いてハード膜の比抵抗を変化させた場合の電流分布をシミュレーションした。
この場合、スピンバルブ膜１２としては、導電性金属のみにより形成される酸化膜無しのスピンバルブ膜と、絶縁物層を付加した酸化膜有りスピンバルブ膜とについてシミュレーションを行った。
【００３０】
なお、このシミュレーションにおける導電性金属のみにより形成されるスピンバルブ膜は、Ｔａ（５ｎｍ）／ＮｉＦｅ（２ｎｍ）／ＰｄＰｔＭｎ（１５ｎｍ）／ＣｏＦｅＢ（１．５ｎｍ）／Ｒｕ（０．８ｎｍ）／ＣｏＦｅＢ（２．５ｎｍ）／Ｃｕ（２．８ｎｍ）／ＣｏＦｅＢ（４ｎｍ）／Ｃｕ（２．８ｎｍ）／ＣｏＦｅＢ（２．５ｎｍ）／Ｒｕ（０．８ｎｍ）／ＣｏＦｅＢ（１．５ｎｍ）／ＰｄＰｔＭｎ（１５ｎｍ）／Ｔａ（５ｎｍ）のデュアルスピンバルブ膜とし、絶縁物層を付加したスピンバルブ膜は、Ｔａ（５ｎｍ）／ＮｉＦｅ（２ｎｍ）／ＰｄＰｔＭｎ（１５ｎｍ）／ＣｏＦｅＢ（１．５ｎｍ）／Ｒｕ（０．８ｎｍ）／ＣｏＦｅＢ（１．２ｎｍ）−Ｏｘｉｄｅ／ＣｏＦｅＢ（１．５ｎｍ）／Ｃｕ（２．８ｎｍ）／ＣｏＦｅＢ（２ｎｍ）／Ｃｕ（２ｎｍ）／Ｔａ（１ｎｍ）−Ｏｘｉｄｅの酸化膜有りスピンバルブ膜とした。
【００３１】
図３及び図４参照
図３は、酸化膜無しＳＶ−ＣＰＰ素子のΔＲ及びＭＲ比のハード膜の比抵抗依存性のシミュレーション結果を示す図であり、また、図４は、酸化膜有りＳＶ−ＣＰＰ素子のΔＲ及びＭＲ比のハード膜の比抵抗依存性のシミュレーション結果を示す図であり、いずれの場合もハード膜１３の抵抗が小さいと、ＭＲ比及びΔＲは小さくなる。
【００３２】
この場合、ハード膜１３の抵抗が、上記表１に示す磁気センサ材料中の最大の比抵抗と同程度であれば、ＭＲ比及びΔＲの低下は小さく実用可能であると考えられる。
【００３３】
特に、酸化膜有りＳＶ−ＣＰＰ素子の場合は、磁気センサ材料中の最大の比抵抗は挿入したピンホールを有する酸化膜の比抵抗となり、この酸化膜の比抵抗が２４０００μΩｃｍであるのに対し、ハード膜１３の比抵抗は２００００μΩｃｍと、酸化膜の比抵抗の８０％強程度であってもΔＲの低下は５．４２％であり、適用可能な値である。
また、シミュレーション結果からは、ハード膜の抵抗が磁気センサ材料中の最大の比抵抗の５０％程度であってもΔR の低下は、２０〜２５％であり、ハード膜が無い状態におけるΔＲが大きければ、適用可能である。
【００３４】
さらに、ＴＭＲ素子のように抵抗値が大きいことが問題となっている素子では、ハード膜の付加により、見かけの抵抗値を小さくすることも可能である。
この場合、ΔＲ及びＭＲ比は低下するが、ハード膜の比抵抗を制御することにより、Ｒ、ΔＲ、及び、ＭＲ比の低下を制御する。
【００３５】
次に、ハード膜１３をグラニューラ膜によって構成した場合のハード膜の比抵抗を調べた。
図５参照
図５は、ＣｏＣｒＰｔターゲット上にＳｉＯ₂チップを配置し、Ｓｉ／ＳｉＯ₂基板上にスパッタ成膜したのち、２８０℃で３時間の熱処理を行ってＣｏＣｒＰｔ粒界にＳｉＯ₂を析出させて比抵抗の大きなグラニューラ膜としたのちの比抵抗及び残留磁化Ｂ_rの組成比依存性を示した図である。
【００３６】
図に示すように、ＣｏＣｒＰｔ−ＳｉＯ₂中のＳｉＯ₂量が１０ａｔ％で２５０μΩｃｍ、１７at％で２００００μΩｃｍとなり、各々、酸化層有りＳＶ−ＣＰＰ素子中の最大の比抵抗( 酸化膜の比抵抗) ２４０００μΩｃｍの同程度以上の値となった。
【００３７】
このように、ハード膜の比抵抗が、磁気センサ材料中で最大となる比抵抗と同程度以上であれば、上記の図１０の構造のままであっても、センス電流はほとんど磁気センサ部を流れ、ＧＭＲ特性の低下は小さいと考えられる。
【００３８】
上記結果をもとに、ハード膜を付加したＳＶ−ＣＰＰ素子を作製し、ＧＭＲ特性を調査したので、図６を参照して、本発明の第１の実施の形態のＳＶ−ＣＰＰ素子を説明する。
なお、比較例として、ハード膜を付加しない場合のＧＭＲ特性も調査した。
【００３９】
図６（ａ）及び（ｂ）参照
図６（ａ）は本発明の第１の実施の形態のＳＶ−ＣＰＰ素子の概略的断面図であり、図６（ｂ）は図６（ａ）における破線の円内の拡大図である。
まず、スライダーの母体となるＡｌ₂Ｏ₃−ＴｉＣ基板２１上に、下部磁気シールド層を兼ねるＮｉＦｅ下部電極２２、デュアルスピンバルブ膜２３を設けて所定の形状にパターニングしたのち、リフトオフ法を用いてデュアルスピンバルブ膜２３の両端に磁区制御膜となるハード膜２４、及び、ハード膜２４とＮｉＦｅ上部電極２６とを絶縁するＡｌ₂Ｏ₃膜２５を設け、最後に全面に上部磁気シールド層を兼ねるＮｉＦｅ上部電極２６を設けることによって酸化膜無しＳＶ−ＣＰＰ素子の基本構成が完成する。
【００４０】
この場合のデュアルスピンバルブ膜２３は、スパッタリング法を用いて、厚さが、例えば、５ｎｍのＴａ下地層２７、２ｎｍのＮｉＦｅ下地層２８、１５ｎｍのＰｄＰｔＭｎ反強磁性層２９、１．５ｎｍのＣｏＦｅＢ層３０／０．８ｎｍのＲｕ層３１／２．５ｎｍのＣｏＦｅＢ層３２からなる積層フェリ構造のピンド層、２．８ｎｍのＣｕ中間層３３、４ｎｍのＣｏＦｅＢフリー層３４、２．８ｎｍのＣｕ中間層３５、２．５ｎｍのＣｏＦｅＢ層３６／０．８ｎｍのＲｕ層３７／１．５ｎｍのＣｏＦｅＢ層３８からなる積層フェリ構造のピンド層、１５ｎｍのＰｄＰｔＭｎ反強磁性層３９、及び、５ｎｍのＴａ層４０を順次積層させて形成する。
なお、この場合のＮｉＦｅの組成は、例えば、Ｎｉ₈₁Ｆｅ₁₉であり、ＣｏＦｅＢの組成は、例えば、Ｃｏ₈₈Ｆｅ₁₀Ｂ₂であり、また、ＰｄＰｔＭｎの組成は、例えば、Ｐｄ₃₁Ｐｔ₁₇Ｍｎ₅₂である。
【００４１】
また、この場合のハード膜２４は、ＣｏＣｒＰｔターゲット上にＳｉＯ₂チップを配置し、ＳｉＯ₂が１０ａｔ％の比で含まれる過飽和固溶体のスパッタ膜を成膜したのち、２８０℃で３時間の熱処理を行ってＣｏＣｒＰｔ粒界にＳｉＯ₂を析出させて比抵抗の大きなグラニューラ膜とした。
なお、ＣｏＣｒＰｔの組成比は、例えば、Ｃｏ₇₈Ｃｒ₁₀Ｐｔ₁₂である
【００４２】
【表２】

【００４３】
表２は、上記の第１の実施の形態のＳＶ−ＣＰＰ素子におけるＲ、ΔＲ、及び、ＭＲ比の測定結果を示す表であり、ハード膜を設けない比較例も合わせて示している。
なお、表におけるＡはデュアルスピンバルブ膜２３の上面の面積である。
【００４４】
表２から明らかなように、ハード膜２４を付加した場合においても、ＧＭＲ特性の低下が１０％以下であり、また、ＭＲ曲線においてバルクハウゼンノイズに相当するジャンプが解消されており、実用上問題ないと考えられる。
【００４５】
なお、この第１の実施の形態においては、デュアルスピンバルブ膜２３の上下に設けたＴａ下地層２７及びＴａ層４０が上下の電極層とデュアルスピンバルブ膜２３との間の磁気的結合を切るための非磁性金属層としても機能している。
また、実機を構成する場合には、ＮｉＦｅ下部電極２２及びＮｉＦｅ上部電極２６を端子形状にパターニングする必要がある。
【００４６】
次に、図７を参照して、酸化膜有りスピンバルブ膜を用いた本発明の第２の実施の形態のＳＶ−ＣＰＰ素子を説明する。
この場合も、比較例として、ハード膜を付加しない場合のＧＭＲ特性も調査した。
【００４７】
図７（ａ）及び（ｂ）参照
図７（ａ）は本発明の第２の実施の形態のＳＶ−ＣＰＰ素子の概略的断面図であり、図７（ｂ）は図７（ａ）における破線の円内の拡大図である。
まず、スライダーの母体となるＡｌ₂Ｏ₃−ＴｉＣ基板２１上に、下部磁気シールド層を兼ねるＮｉＦｅ下部電極２２、スピンバルブ膜４１を設けて所定の形状にパターニングしたのち、リフトオフ法を用いてスピンバルブ膜４１の両端に磁区制御膜となるハード膜４２及びＡｌ₂Ｏ₃膜２５を設け、最後に全面に上部磁気シールド層を兼ねるＮｉＦｅ上部電極２６を設けることによって酸化膜有りＳＶ−ＣＰＰ素子の基本構成が完成する。
【００４８】
この場合のスピンバルブ膜４１は、スパッタリング法を用いて、厚さが、例えば、５ｎｍのＴａ下地層４３、２ｎｍのＮｉＦｅ下地層４４、１３ｎｍのＰｄＰｔＭｎ反強磁性層４５、及び、１．５ｎｍのＣｏＦｅＢ層４６／０．８ｎｍのＲｕ層４７／１．２ｎｍのＣｏＦｅＢ層４８からなる積層フェリ構造のピンド層を順次積層させたのち、スパッタリング装置内にＯ₂を導入してＣｏＦｅＢ層４８の表面を、例えば、０．５ｎｍ程度酸化させて酸化膜４９を形成する。
【００４９】
続いて、ＣｏＦｅＢ層５０、２．８ｎｍのＣｕ中間層５１、２ｎｍのＣｏＦｅＢフリー層５２、２ｎｍのＣｕ層５３、及び、１ｎｍのＴａ層５４を順次積層させたのち、再び、スパッタリング装置内にＯ₂を導入してＴａ層５４の表面を若干酸化させて酸化膜５５を形成する。
この場合の酸化膜４９及び酸化膜５５にはピンホールが存在し、このピンホールを介して電流が流れる。
なお、この場合のＮｉＦｅの組成は、例えば、Ｎｉ₈₁Ｆｅ₁₉であり、ＣｏＦｅＢの組成は、例えば、Ｃｏ₈₈Ｆｅ₁₀Ｂ₂であり、また、ＰｄＰｔＭｎの組成は、例えば、Ｐｄ₃₁Ｐｔ₁₇Ｍｎ₅₂である。
【００５０】
また、この場合のハード膜４２は、ＣｏＣｒＰｔターゲット上にＳｉＯ₂チップを配置し、ＳｉＯ₂が１７ａｔ％の比で含まれる過飽和固溶体のスパッタ膜を成膜したのち、２８０℃で３時間の熱処理を行ってＣｏＣｒＰｔ粒界にＳｉＯ₂を析出させて酸化膜４９とほぼ同程度の比抵抗の大きなグラニューラ膜とした。
なお、ＣｏＣｒＰｔの組成比は、例えば、Ｃｏ₇₈Ｃｒ₁₀Ｐｔ₁₂である
【００５１】
【表３】

【００５２】
表３は、上記の第２の実施の形態のＳＶ−ＣＰＰ素子におけるＲ、ΔＲ、及び、ＭＲ比の測定結果を示す表であり、ハード膜を設けない比較例も合わせて示している。
なお、表におけるＡはスピンバルブ膜４１の上面の面積である。
【００５３】
表３から明らかなように、この酸化膜有りＳＶ−ＣＰＰ素子においても、ハード膜４２を付加した場合においても、ＧＭＲ特性の低下が１０％以下であり、また、ＭＲ曲線においてバルクハウゼンノイズに相当するジャンプが解消されており、実用上問題ないと考えられる。
【００５７】
以上、本発明の各実施の形態を説明してきたが、本発明は各実施の形態に記載した構成に限られるものではなく、各種の変更が可能である。
例えば、上記の第１の実施の形態の説明においては、磁気センサ膜として積層フェリ構造のピンド層を用いたデュアルスピンバルブ膜を用いているが、単層のピンド層を用いたデュアルスピンバルブ膜でも良いものである。
【００５８】
また、上記の第２の実施の形態においては酸化膜を熱酸化によって形成しているが、熱酸化に限られるものではなく、スパッタリング法等によって堆積させても良いものであり、さらには、酸化膜に限られるものではく、炭化膜、窒化膜、或いは、ほう化膜を用いても良いものである。
【００５９】
また、磁気センサ膜は、デュアルスピンバルブ膜或いは酸化膜有りスピンバルブ膜に限られるものではなく、酸化膜無しのシングルスピンバルブ膜を用いても良いものである。
【００６０】
さらには、スピンバルブ膜と同様に巨大磁気抵抗効果が期待できるトンネル磁気抵抗効果（ＴＭＲ）膜を用いても良いものである。
トンネル磁気抵抗効果膜を用いる場合には、例えば、上記の実施の形態におけるＣｕ中間層をトンネル絶縁膜で置き換えれば良く、この場合もハード膜の比抵抗を制御することによって同様の効果を得ることが可能になる。
【００６１】
また、上記の第１の実施の形態の説明においては、ハード膜２４におけるＳｉＯ₂の混合比を１０ａｔ％とし、また、第２の実施の形態の説明においては、ハード膜４２におけるＳｉＯ₂の混合比を１７ａｔ％としているが、この様な比に限られるものではなく、磁気センサ膜を構成する材料中で最も比抵抗の大きな材料の８０％以上の比抵抗が得られるようにＳｉＯ₂の混合比を調整すれば良い。
【００６２】
また、グラニューラ化するための非固溶絶縁物はＳｉＯ₂に限られるものではなく、Ａｌ₂Ｏ₃或いはＳｉＮ等の他の非固溶絶縁物を用いても良いものである。
【００６４】
また、上記の各実施の形態の説明においては、ハード膜を上部電極から絶縁するためにＡｌ₂Ｏ₃膜を用いているが、この場合もＡｌ₂Ｏ₃膜に限られるものではなく、ＳｉＯ₂等の他の絶縁膜を用いても良いものである。
【００６５】
また、上記の各実施の形態の説明においては、上部電極及び下部電極として軟磁性体のＮｉＦｅを用いているが、ＮｉＦｅに限られるものではなく、ＦｅＮやＦｅ等の他の軟磁性体を用いても良いものである。
【００６６】
さらに、上部電極及び下部電極は軟磁性体である必要は必ずしもなく、Ｃｕ等の非磁性良導電体を用いても良いものであり、その場合には、上部電極及び下部電極の外側に上部磁気シールド層及び下部磁気シールド層を設ける必要があり、したがって、ギャップ長が長くなる。
【００６７】
また、上記の各実施の形態の説明においては、基板としてＡｌ₂Ｏ₃−ＴｉＣ基板を用い、このＡｌ₂Ｏ₃−ＴｉＣ基板上に直接ＮｉＦｅ下部電極を設けているが、Ａｌ₂Ｏ₃−ＴｉＣ基板上にスパッタリング法を用いて厚さ２μｍ程度のＡｌ₂Ｏ₃膜を堆積させたのち、ＮｉＦｅ下部電極を形成するようにしても良い。
【００６８】
また、上記の各実施の形態においては、ハード膜を構成する硬質磁性材料としてＣｏＣｒＰｔを用いているが、ＣｏＣｒＰｔに限られるものではなく、ＣｏＰｔ等の他のＣｏ基合金を用いても良いものである。
【００６９】
また、上記の各実施の形態の説明においては、単独の磁気センサとして説明しているが、本発明は単独のリードヘッドに用いられる磁気センサに限られるものではなく、誘導型のライト用薄膜磁気ヘッドと積層した複合型薄膜磁気ヘッド用の磁気センサとしても適用されるものであることは言うまでもないことである。
【００７０】
ここで、再び、図１を参照して、改めて本発明の詳細な特徴を説明する。
図１参照
（付記１）上下電極間２，６に配置され、膜面に少なくとも主たる成分が垂直方向である方向に電流が流れ、少なくとも絶縁層を含む磁気センサ膜３と、前記磁気センサ膜３の両側に配置され、前記磁気センサ膜３と一部において直接接触し、非固溶絶縁物を含む導電性の硬質磁性材料からなり磁区制御を行うハード膜４とを有し、前記ハード膜４の非固溶絶縁物は硬質磁性材料の粒界に析出し、且つ、前記ハード膜４の比抵抗は、前記磁気センサ膜３を構成する各層の中で最も高い比抵抗の８０％以上であることを特徴とする磁気センサ。
（付記２）上記磁区制御を行う非固溶絶縁物を含む導電性の硬質磁性材料からなるハード膜４は、加熱により前記非固溶絶縁物膜が前記硬質磁性材料の粒界に析出していることを特徴とする付記１記載の磁気センサ。
（付記３）上記ハード膜４が、Ｃｏ基合金と非固溶絶縁物の組合せからなることを特徴とする付記１または２に記載の磁気センサ。
（付記４）上記非固溶絶縁物が、ＳｉＯ₂からなることを特徴とする付記３記載の磁気センサ。
（付記５）付記１乃至４のいずれか１に記載の磁気センサを磁気リードヘッドとして搭載していることを特徴とする磁気ヘッド。
（付記６）上記磁気リードヘッドと磁気記録機能とを組み合わせて搭載していることを特徴とする付記５記載の磁気ヘッド。
（付記７）付記６記載の磁気ヘッドを搭載し、磁気記録媒体、磁気記録媒体回転機構、前記磁気ヘッドを搭載するアーム部材、前記アーム部材を移動させて磁気ヘッドを移動させる機構を少なくとも備えていることを特徴とする磁気記録装置。
【００７１】
【発明の効果】
本発明によれば、ＣＰＰ方式リードヘッドを構成する際に、磁区制御膜となるハード膜の比抵抗を磁気センサ膜の比抵抗に対して調整しているので、ハード膜に流れるセンス電流を大幅に低減することができ、それによってＧＭＲ特性の低下を抑制することができるので、高記録密度のＨＤＤ装置の実現・普及に寄与するところが大きい。
【図面の簡単な説明】
【図１】本発明の原理的構成の説明図である。
【図２】本発明のシミュレーションにおけるＳＶ−ＣＰＰ素子の断面モデルである。
【図３】酸化膜無しＳＶ−ＣＰＰ素子のΔＲ及びＭＲ比のハード膜の比抵抗依存性の説明図である。
【図４】酸化膜有りＳＶ−ＣＰＰ素子のΔＲ及びＭＲ比のハード膜の比抵抗依存性の説明図である。
【図５】ハード膜の比抵抗及びＢ_rのＳｉＯ₂量依存性の説明図である。
【図６】本発明の第１の実施の形態のＳＶ−ＣＰＰ素子の構造説明図である。
【図７】本発明の第２の実施の形態のＳＶ−ＣＰＰ素子の構造説明図である。
【図８】従来のＳＶ−ＣＩＰ素子の構造説明図である。
【図９】従来のＳＶ−ＣＰＰ素子の概略的断面図である。
【図１０】リーク電流を低減したＳＶ−ＣＰＰ素子の概略的断面図である。
【図１１】電流狭窄型のＳＶ−ＣＰＰ素子の概略的断面図である。
【図１２】絶縁物ハード膜を用いたＳＶ−ＣＰＰ素子の概略的断面図である。
【符号の説明】
１基板
２下部電極
３磁気センサ膜
４ハード膜
５絶縁膜
６上部電極
１１下部電極
１２スピンバルブ膜
１３ハード膜
１４上部電極
２１Ａｌ₂Ｏ₃−ＴｉＣ基板
２２ＮｉＦｅ下部電極
２３デュアルスピンバルブ膜
２４ハード膜
２５Ａｌ₂Ｏ₃層
２６ＮｉＦｅ上部電極
２７Ｔａ下地層
２８ＮｉＦｅ下地層
２９ＰｄＰｔＭｎ反強磁性層
３０ＣｏＦｅＢ層
３１Ｒｕ層
３２ＣｏＦｅＢ層
３３Ｃｕ中間層
３４ＣｏＦｅＢフリー層
３５Ｃｕ中間層
３６ＣｏＦｅＢ層
３７Ｒｕ層
３８ＣｏＦｅＢ層
３９ＰｄＰｔＭｎ反強磁性層
４０Ｔａ層
４１スピンバルブ膜
４２ハード膜
４３Ｔａ下地層
４４ＮｉＦｅ下地層
４５ＰｄＰｔＭｎ反強磁性層
４６ＣｏＦｅＢ層
４７Ｒｕ層
４８ＣｏＦｅＢ層
４９酸化膜
５０ＣｏＦｅＢ層
５１Ｃｕ中間層
５２ＣｏＦｅＢフリー層
５３Ｃｕ層
５４Ｔａ層
５５酸化膜
６１Ａｌ₂Ｏ₃−ＴｉＣ基板
６２下地層
６３下部磁気シールド層
６４下部リードギャップ層
６５スピンバルブ膜
６６ハード膜
６７リード電極
６８上部リードギャップ層
６９上部磁気シールド層
７０Ｔａ下地層
７１ＮｉＦｅフリー層
７２ＣｏＦｅフリー層
７３Ｃｕ中間層
７４ＣｏＦｅピンド層
７５ＰｄＰｔＭｎ反強磁性層
７６Ｔａキャップ層
８１Ａｌ₂Ｏ₃−ＴｉＣ基板
８２ＮｉＦｅ下部電極
８３スピンバルブ膜
８４ハード膜
８５絶縁膜
８６ＮｉＦｅ上部電極
８７絶縁膜
８８フェライトハード膜

Claims

上下電極間に配置され、膜面に少なくとも主たる成分が垂直方向である方向に電流が流れ、少なくとも絶縁層を含む磁気センサ膜と、前記磁気センサ膜の両側に配置され、前記磁気センサ膜と一部において直接接触し、非固溶絶縁物を含む導電性の硬質磁性材料からなり磁区制御を行うハード膜とを有し、前記ハード膜の非固溶絶縁物は硬質磁性材料の粒界に析出し、且つ、前記ハード膜の比抵抗は、前記磁気センサ膜を構成する各層の中で最も高い比抵抗の８０％以上であることを特徴とする磁気センサ。
上記磁区制御を行う非固溶絶縁物を含む導電性の硬質磁性材料からなるハード膜は、加熱により前記非固溶絶縁物膜が前記硬質磁性材料の粒界に析出していることを特徴とする請求項１記載の磁気センサ。
請求項１または２に記載の磁気センサを磁気リードヘッドとして搭載していることを特徴とする磁気ヘッド。