JP3910335B2 - 縦形ｍｏｓトランジスタ及びその製造方法 - Google Patents
縦形ｍｏｓトランジスタ及びその製造方法 Download PDFInfo
- Publication number
- JP3910335B2 JP3910335B2 JP2000080755A JP2000080755A JP3910335B2 JP 3910335 B2 JP3910335 B2 JP 3910335B2 JP 2000080755 A JP2000080755 A JP 2000080755A JP 2000080755 A JP2000080755 A JP 2000080755A JP 3910335 B2 JP3910335 B2 JP 3910335B2
- Authority
- JP
- Japan
- Prior art keywords
- epitaxial growth
- growth layer
- layer
- trench
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
- H10D30/66—Vertical DMOS [VDMOS] FETs
- H10D30/668—Vertical DMOS [VDMOS] FETs having trench gate electrodes, e.g. UMOS transistors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
- H10D30/66—Vertical DMOS [VDMOS] FETs
- H10D30/664—Inverted VDMOS transistors, i.e. source-down VDMOS transistors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
- H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
- H10D62/393—Body regions of DMOS transistors or IGBTs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions
- H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
- H10D64/311—Gate electrodes for field-effect devices
- H10D64/411—Gate electrodes for field-effect devices for FETs
- H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions
- H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
- H10D64/311—Gate electrodes for field-effect devices
- H10D64/411—Gate electrodes for field-effect devices for FETs
- H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
- H10D64/514—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the insulating layers
- H10D64/516—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the insulating layers the thicknesses being non-uniform
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions
- H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
- H10D64/311—Gate electrodes for field-effect devices
- H10D64/411—Gate electrodes for field-effect devices for FETs
- H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
- H10D64/517—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the conducting layers
- H10D64/519—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the conducting layers characterised by their top-view geometrical layouts
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、帰還容量を低減することにより、従来よりも高周波特性を改善した縦形ＭＯＳトランジスタ及びその製造方法に関するものである。
【０００２】
【従来の技術】
図２は、従来の縦形ＭＯＳトランジスタの一例を示す概略の断面図である。
【０００３】
この縦形ＭＯＳトランジスタは、ｎ＋半導体基板１を有している。ｎ＋半導体基板１には、ドレーン電極1aが接続されている。ｎ＋半導体基板１上には、ｎ−エピタキシャル成長層２が形成されている。ｎ−エピタキシャル成長層２上には、ｐ−ボディ領域３が形成されている。更に、トレンチ４が、ｐ−ボディ領域３を貫通してｎ−エピタキシャル成長層２の内部に達するように形成され、該トレンチ４の壁面に沿ってゲート酸化膜５が形成されている。そして、多結晶シリコンのゲート６が、ゲート酸化膜５に囲まれるようにトレンチ４中に充填されている。ゲート６には、ゲート電極6aが接続されている。ｐ−ボディ領域３の表面で且つトレンチ４の周辺には、ｎ＋ソース層７が形成されている。ｎ＋ソース層７には、ソース電極7aが接続されている。ｐ−ボディ領域３の表面で且つｎ＋ソース層７から離れた領域には、ｐ＋拡散領域８が形成されている。ｐ＋拡散領域８には、ボディ電極8aが接続されている。
【０００４】
この縦形ＭＯＳトランジスタでは、ゲート電極6aからゲート電圧を印加すると、トレンチ４に沿ってｐ−ボディ領域３にチャネルが形成され、ｎ＋ソース層７からｎ−エピタキシャル成長層２に電子電流が流れる。
【０００５】
【発明が解決しようとする課題】
しかしながら、従来の図２の縦形ＭＯＳトランジスタでは、次のような課題があった。
【０００６】
図２の縦形ＭＯＳトランジスタでは、ゲート６とドレーンであるｎ＋半導体基板１とのゲート酸化膜５を介した重なり面積が大きく、ゲート６とｎ＋半導体基板１との間に大きな容量が形成される。そのため、この縦形ＭＯＳトランジスタを、例えばソース接地回路として用いた場合、入力されたゲート電圧に対して逆相の出力電圧が帰還容量を介して加わるので、電圧増幅度の高周波特性が阻害されるという問題があった。この問題を解決するために、ソース接地回路にゲート接地回路をカスコード接続することにより、帰還容量の影響を少なくする対策が一般的に行われている。ところが、ゲート接地回路を付加すると、部品点数が増加して回路が複雑になるという課題があった。
【０００７】
又、図２の縦形ＭＯＳトランジスタでは、図３に示すような課題があった。
【０００８】
図３（ａ），（ｂ）は、図２の縦形ＭＯＳトランジスタに金属のコンタクトパターンＭを設けた場合の構造図であり、同図（ａ）は平面図、及び同図（ｂ）が同図（ａ）のＡ−Ａ’線断面図である。
【０００９】
図３（ｂ）に示すように、ｎ＋ソース層７とｐ＋拡散領域８とを金属のコンタクトパターンＭを介して接続する場合、コンタクトパターンＭをｐ＋拡散領域８よりも大きく形成する必要があり、加えてパターニングにおける位置ずれも含めたマージンを見込んで形成する必要がある。そのため、図３（ａ）に示すように、必然的に格子パターンも大きくなり、小形化が困難であるという課題があった。
【００１０】
【課題を解決するための手段】
前記課題を解決するために、本発明は、縦形ＭＯＳトランジスタにおいて、第１の導電型の半導体基板と、前記半導体基板上に形成された第２の導電型の第１エピタキシャル成長層と、前記第１エピタキシャル成長層上に形成された第１の導電型の第２エピタキシャル成長層と、前記第２エピタキシャル成長層及び第１エピタキシャル成長層を貫通し、前記半導体基板の内部に達するように形成されたトレンチと、前記第２エピタキシャル成長層の表面及び前記トレンチの壁面に沿って形成されたゲート酸化膜と、前記ゲート酸化膜に囲まれるように前記トレンチ中に充填され、上部が第１エピタキシャル成長層の上部と一致しているゲートと、前記第２エピタキシャル成長層の表面で且つ前記トレンチの周辺に形成された第１の導電型のドレーン層と、前記ゲートに接続されたゲート電極と、前記ドレーン層に接続されたドレーン電極と、前記半導体基板に接続されたソース電極とを、備えている。
【００１１】
これにより、ゲートに対するドレーン層とソース層の位置関係が従来に対して逆構造になり、ゲート酸化膜を介したゲートとドレーン層の重なり面積が小さくなる。そのため、ゲートとドレーン層との間に形成される容量が従来よりも小さくなり、帰還容量が従来よりも小さくなる。
【００１２】
縦形ＭＯＳトランジスタの製造方法において、第１の導電型の半導体基板上に第２の導電型の第１エピタキシャル成長層を形成する第１エピタキシャル成長層形成工程と、前記第１エピタキシャル成長層上に第１の導電型の第２エピタキシャル成長層を形成する第２エピタキシャル成長層形成工程と、前記第２エピタキシャル成長層上のトレンチ形成予定領域から該第２エピタキシャル成長層及び前記第１エピタキシャル成長層を貫通し、前記半導体基板の内部まで異方性エッチングを行い、トレンチを形成するトレンチ形成工程と、前記第２エピタキシャル成長層の表面及び前記トレンチの壁面に沿ってゲート酸化膜を形成するゲート酸化膜形成工程と、前記ゲート酸化膜上に多結晶シリコン層を堆積する多結晶シリコン層堆積工程と、前記多結晶シリコン層に対して任意量のエッチングを行い、前記トレンチ内であって上部が第１エピタキシャル成長層の上部と一致するゲートを形成するゲート形成工程と、前記第２エピタキシャル成長層の表面で且つ前記トレンチの周辺に第１の導電型のドレーン層を形成するドレーン層形成工程とを、行うようにしている。
【００１３】
【発明の実施の形態】
第１の実施形態
図１は、本発明の第１の実施形態を示す縦形ＭＯＳトランジスタの概略の断面図である。
【００１４】
この縦形ＭＯＳトランジスタは、第１の導電型のｎ＋半導体基板11を有している。ｎ＋半導体基板11には、ソース電極11aが接続されている。ｎ＋半導体基板11上には、第２の導電型の第１エピタキシャル成長層（例えば、ｐ−エピタキシャル成長層）12が形成されている。ｐ−エピタキシャル成長層12上には、第１の導電型の第２エピタキシャル成長層（例えば、ｎ−エピタキシャル成長層）13が形成されている。更に、トレンチ14が、ｎ−エピタキシャル成長層13及びｐ−エピタキシャル成長層12を貫通してｎ＋半導体基板11の内部に達するようにＵ形に形成され、該トレンチ14の壁面及びｎ−エピタキシャル成長層13の表面に沿ってゲート酸化膜15が形成されている。ゲート酸化膜15では、トレンチ14の底面に沿って形成された部分が、ｎ＋半導体基板11上における増速酸化により、側壁に沿って形成された部分よりも厚く形成されている。そして、多結晶シリコンのゲート16が、ゲート酸化膜15に囲まれるようにトレンチ14中に充填されている。ゲート16は、上部がｐ−エピタキシャル成長層の上部と一致するまで削除されている。ゲート16には、ゲート電極16aが接続されている。ｎ−エピタキシャル成長層13の表面で且つトレンチ14の周辺には、第１の導電型のドレーン層（例えば、ｎ＋ドレーン層）17が形成されている。ｎ＋ドレーン層17には、ドレーン電極17aが接続されている。
【００１５】
この縦形ＭＯＳトランジスタでは、ゲート電極16aからゲート電圧が印加されると、トレンチ14に沿ってｐ−エピタキシャル成長層12にチャネルが形成され、ｎ＋ドレーン層17からｐ−エピタキシャル成長層12に電子電流が流れる。この場合、ゲート16とドレーン層17とのゲート酸化膜15を介した重なり面積が従来よりも小さく、ゲート16とドレーン層17との間に形成される容量が従来よりも小さい。そのため、この縦形ＭＯＳトランジスタを、例えばソース接地回路として用いた場合、帰還容量が小さいので、電圧増幅度の高周波特性が従来に比較して改善される。更に、ゲート酸化膜15は、トレンチ14の底面に沿って形成された部分が側壁に沿って形成された部分よりも厚く形成されているので、ゲート16とｎ＋半導体基板11との距離が従来よりも大きく、ゲート16とｎ＋半導体基板11との間に形成される容量が従来よりも小さい。そのため、電圧増幅度の高周波特性が従来に比較して改善される。
【００１６】
図４（ａ）〜（ｅ）は、図１の縦形ＭＯＳトランジスタの製造方法を説明するための工程図である。
【００１７】
この図を参照しつつ、図１の縦形ＭＯＳトランジスタの製造方法（１）〜（５）を説明する。
【００１８】
（１） 図４（ａ）の工程（第１エピタキシャル成長層形成工程及び第２エピタキシャル成長層形成工程）
ｎ＋半導体基板11（例えば、Ａｓ又はＳｂ≧１ｅ19／cm3 ）の（１００）面上にｐ−エピタキシャル成長層12（例えば、Ｂ、３ｅ16〜５ｅ17／cm3 ）を０．５〜２．５μｍ程度の厚みに形成する。ｐ−エピタキシャル成長層12上にｎ−エピタキシャル成長層13（例えば、Ｂ＞５ｅ15〜２ｅ16／cm3 ）を１〜１０μｍ程度の厚みに形成する。
【００１９】
（２） 図４（ｂ）の工程（トレンチ形成工程及びゲート酸化膜形成工程）
ホトリソグラフィ技術により、ｎ−エピタキシャル成長層13上のトレンチ形成予定領域から該ｎ−エピタキシャル成長層13及びｐ−エピタキシャル成長層12を貫通し、半導体基板11の内部まで異方性のドライエッチングを行い、トレンチ14を形成する。ｎ−エピタキシャル成長層13の表面及びトレンチ14の壁面に沿ってゲート酸化膜15（例えば、ＳｉＯ2 ）を１００〜５００オングストロームの厚みに形成する。ゲート酸化膜15では、トレンチ14の底面に沿って形成された部分が、ｎ＋半導体基板11上における増速酸化により、側壁に沿って形成された部分よりも厚く形成される。
【００２０】
（３） 図４（ｃ）の多結晶シリコン層堆積工程
ゲート酸化膜15上に多結晶シリコン層16Aを堆積する。
【００２１】
（４） 図４（ｄ）のゲート形成工程
多結晶シリコン層16Aに対して、上部がｐ−エピタキシャル成長層の上部に達するまでエッチングを行い、トレンチ14内にゲート16を形成する。
【００２２】
（５） 図４（ｅ）のドレーン層形成工程
ｎ−エピタキシャル成長層13の表面で且つトレンチ14の周辺にｎ＋ドレーン層（例えば、Ａｓ＞１ｅ20／cm3 ）17を形成する。
【００２３】
以上のように、この第１の実施形態では、ゲート16とドレーン層17とのゲート酸化膜15を介した重なり面積を従来よりも小さくしたので、ゲート16とドレーン層17との間に形成される容量が従来よりも小さくなる。そのため、この縦形ＭＯＳトランジスタを、例えばソース接地回路として用いた場合、帰還容量が従来よりも小さくなり、電圧増幅度の高周波特性が改善できる。更に、ゲート酸化膜15は、トレンチ14の底面に沿って形成された部分が側壁に沿って形成された部分よりも厚く形成されているので、ゲート16とｎ＋半導体基板11との距離が従来よりも大きくなり、ゲート16とｎ＋半導体基板11との間に形成される容量が従来よりも小さい。そのため、電圧増幅度の高周波特性が従来に比較して改善できる。
【００２４】
第２の実施形態
図５は、本発明の第２の実施形態を示す縦形ＭＯＳトランジスタの概略の断面図であり、第１の実施形態を示す図１中の要素と共通の要素には共通の符号が付されている。
【００２５】
この縦形ＭＯＳトランジスタでは、ゲート16の上部16xが任意量酸化されている。他は、図１と同様の構成である。この縦形ＭＯＳトランジスタにおいても、図１と同様に、ゲート16とｎ＋ドレーン層17とのゲート酸化膜15を介した重なり面積が従来よりも小さくなり、ゲート16とｎ＋ドレーン層17との間に形成される容量が従来よりも小さい。
【００２６】
図６（ｄ）〜（ｆ）は、図５の縦形ＭＯＳトランジスタの製造方法を説明するための工程図である。
【００２７】
この図を参照しつつ、図５の縦形ＭＯＳトランジスタの製造方法（１）〜（４）を説明する。
【００２８】
（１） 第１の実施形態を示す図４（ａ）〜（ｃ）と同様に、第１エピタキシャル成長層形成工程、第２エピタキシャル成長層形成工程、トレンチ形成工程、ゲート酸化膜形成工程及び多結晶シリコン層堆積工程を行う。
【００２９】
（２） 図６（ｄ）のゲート形成工程
多結晶シリコン層16Aに対してエッチングを行い、トレンチ14内にゲート16Bを形成する。
【００３０】
（３） 図６（ｅ）のゲート酸化工程
ゲート16Bの上部16xを酸化し、ゲート16の上部とｐ−エピタキシャル層の上部とを一致させる。
【００３１】
（４） 図６（ｆ）のドレーン層形成工程
図４（ｅ）と同様に、ｎ＋ドレーン層17を形成する。
【００３２】
以上のように、この第２の実施形態では、ゲート16とｎ＋ドレーン層17とのゲート酸化膜15を介した重なり面積が従来よりも小さくなるので、第１の実施形態と同様の利点がある。
【００３３】
第３の実施形態
図７は、本発明の第３の実施形態を示す縦形ＭＯＳトランジスタの断面図であり、第１の実施形態を示す図１中の要素と共通の要素には共通の符号が付されている。
【００３４】
この縦形ＭＯＳトランジスタでは、図１中のｎ＋ドレーン層17に代えて、ゲート16から所望の距離だけ離れた領域にｎ＋ドレーン層17Aが形成されている。更に、ゲート酸化膜15及びゲート16上に中間絶縁膜18が堆積されている。中間絶縁膜18にはコンタクトホール18aが設けられ、該コンタクトホール18aを介してｎ＋ドレーン層17Aに接触するドレーン電極19が形成されている。他は、図１と同様の構成である。この縦形ＭＯＳトランジスタでは、ゲート16とｎ＋ドレーン層17Aとが離れているので、ゲート16とｎ＋ドレーン層17Aとの間に形成される容量が従来よりも小さい。
【００３５】
図８（ｅ）〜（ｆ）は、図７の縦形ＭＯＳトランジスタの製造方法を説明するための工程図である。
【００３６】
この図を参照しつつ、図７の縦形ＭＯＳトランジスタの製造方法（１）〜（３）を説明する。
【００３７】
（１） 第１の実施形態を示す図４（ａ）〜（ｃ）と同様に、第１エピタキシャル成長層形成工程、第２エピタキシャル成長層形成工程、トレンチ形成工程、ゲート酸化膜形成工程及び多結晶シリコン層堆積工程を行う。次に、第２の実施形態を示す図６（ｄ）と同様に、ゲート形成工程を行う。
【００３８】
（２） 図８（ｅ）のドレーン層形成工程
ｎ−エピタキシャル成長層13の表面で且つゲート16から所望の距離だけ離れた領域にｎ＋ドレーン層17Aを形成する。
【００３９】
（３） 図８（ｆ）の工程（中間絶縁膜堆積工程、コンタクトホール形成工程及びドレーン電極形成工程）
ゲート酸化膜15上に中間絶縁膜18を堆積し、ｎ＋ドレーン層17A上の中間絶縁膜18及びゲート酸化膜15の電極形成予定領域にコンタクトホール18aを形成する。コンタクトホール18aを介してｎ＋ドレーン層17Aに接触するドレーン電極19を形成する。
【００４０】
以上のように、この第３の実施形態では、ｎ＋ドレーン層17Aをゲート16から離れた領域に形成したので、ゲート16とｎ＋ドレーン層17Aとの間に形成される容量が従来よりも小さくなり、第１の実施形態と同様の利点がある。
【００４１】
第４の実施形態
図９は、本発明の第４の実施形態を示す縦形ＭＯＳトランジスタの概略の断面図であり、第１の実施形態を示す図１中の要素及び第３の実施形態を示す図７中の要素と共通の要素には共通の符号が付されている。
【００４２】
この縦形ＭＯＳトランジスタでは、図７中のｎ＋ドレーン層17Aに代えて、ゲート16から所望の距離だけ離れた領域にｎ＋ドレーン層17Bが形成されている。ｎ＋ドレーン層17Bの表面の形状は、コンタクトホール18aと同様になっている。他は、図１及び図７と同様の構成である。この縦形ＭＯＳトランジスタでは、ゲート16とｎ＋ドレーン層17Bとが離れているので、ゲート16とｎ＋ドレーン層17Bとの間に形成される容量が従来よりも小さい。
【００４３】
図１０（ｅ）〜（ｆ）は、図９の縦形ＭＯＳトランジスタの製造方法を説明するための工程図である。
【００４４】
この図を参照しつつ、図９の縦形ＭＯＳトランジスタの製造方法（１）〜（４）を説明する。
【００４５】
（１） 第１の実施形態を示す図４（ａ）〜（ｃ）と同様に、第１エピタキシャル成長層形成工程、第２エピタキシャル成長層形成工程、トレンチ形成工程、ゲート酸化膜形成工程及び多結晶シリコン層堆積工程を行う。次に、第２の実施形態を示す図６（ｄ）と同様に、ゲート形成工程を行う。
【００４６】
（２） 図１０（ｅ）の工程（中間絶縁膜堆積工程、コンタクトホール形成工程及びドレーン層形成工程）
ゲート酸化膜15上に中間絶縁膜18を堆積し、中間絶縁膜18及びゲート酸化膜15の電極形成予定領域にコンタクトホール18aを形成する。コンタクトホール18aが形成された中間絶縁膜18をマスクとしてｎ−エピタキシャル成長層13の表面にｎ＋ドレーン層17Bを形成する。
【００４７】
（３） 図１０（ｆ）の工程（ドレーン電極形成工程）
コンタクトホール18aを介してｎ＋ドレーン層17Bに接触するドレーン電極19を形成する。
【００４８】
以上のように、この第４の実施形態では、ｎ＋ドレーン層17Bをゲート16から離れた領域に形成したので、ゲート16とｎ＋ドレーン層17Bとの間に形成される容量が従来よりも小さくなり、第１の実施形態と同様の利点がある。
【００４９】
第５の実施形態
図１１は、本発明の第５の実施形態を示す縦形ＭＯＳトランジスタの概略の断面図であり、第１の実施形態を示す図１中の要素と共通の要素には共通の符号が付されている。
【００５０】
この縦形ＭＯＳトランジスタでは、ｎ−エピタキシャル成長層13のｎ＋ドレーン層17から離れた領域を貫通し、ｐ−エピタキシャル成長層12の内部に達するように第２の導電型のボディ領域（例えば、ｐ＋ボディ領域）21が形成されている。ｐ＋ボディ領域21には、ボディ電極21aが接続されている。他は、図１と同様の構成である。
【００５１】
この縦形ＭＯＳトランジスタでは、ボディ電極21aがソース電極11aに接続されて第１の実施形態と同様の動作が行われる。
【００５２】
図１２（ａ）〜（ｃ）は、図１１の縦形ＭＯＳトランジスタの製造方法を説明するための工程図である。
【００５３】
この図を参照しつつ、図１１の縦形ＭＯＳトランジスタの製造方法（１）〜（３）を説明する。
【００５４】
（１） 図１２（ａ）の工程
第１の実施形態を示す図４（ａ）と同様に、第１エピタキシャル成長層形成工程、及び第２エピタキシャル成長層形成工程を行う。
【００５５】
（２） 図１２（ｂ）の工程
図４（ｂ）〜（ｄ）と同様に、トレンチ形成工程、ゲート酸化膜形成工程、多結晶シリコン層堆積工程、及びゲート形成工程を行う。
【００５６】
（３） 図１２（ｃ）の工程（ドレーン層形成工程及びボディ領域形成工程）ｎ−エピタキシャル成長層13を貫通し、ｐ−エピタキシャル成長層12の内部に達するようにｐ＋ボディ領域21（例えば、ボロンＢ、５ｅ18〜５ｅ19／cm3 ）を形成する。その後、図４（ｅ）と同様に、ドレーン層形成工程を行う。
【００５７】
以上のように、この第５の実施形態では、ｎ−エピタキシャル成長層13のｎ＋ドレーン層17から離れた領域にｐ＋ボディ領域21が形成されると共に、第１の実施形態と同様の利点がある。
【００５８】
第６の実施形態
図１３は、本発明の第６の実施形態を示す縦形ＭＯＳトランジスタの概略の断面図であり、第５の実施形態を示す図１１中の要素と共通の要素には共通の符号が付されている。
【００５９】
この縦形ＭＯＳトランジスタでは、ｐ−エピタキシャル成長層12とｎ−エピタキシャル成長層13との接合部に第２の導電型の第１ボディ領域（例えば、ｐ＋ボディ領域）22が形成されている。更に、ｎ−エピタキシャル成長層13の内部には、ｐ＋ボディ領域22に接触するように第２ボディ領域（例えば、ｐ＋ボディ領域）23が形成されている。ｐ＋ボディ領域23には、ボディ電極23aが接続されている。他は、図１１と同様の構成である。
【００６０】
この縦形ＭＯＳトランジスタでは、ボディ電極23aがソース電極11aに接続されて第１の実施形態と同様の動作が行われる。
【００６１】
図１４（ａ）〜（ｄ）は、図１３の縦形ＭＯＳトランジスタの製造方法を説明するための工程図である。
【００６２】
この図を参照しつつ、図１３の縦形ＭＯＳトランジスタの製造方法（１）〜（４）を説明する。
【００６３】
（１） 図１４（ａ）の工程（第１エピタキシャル成長層形成工程及び第１ボディ領域形成工程）
ｎ＋半導体基板11上にｐ−エピタキシャル成長層12を形成し、該ｐ−エピタキシャル成長層12の表面の所望の領域にｐ＋ボディ領域22（例えば、ボロンＢ、５ｅ18〜５ｅ19／cm3 ）を形成する。
【００６４】
（２） 図１４（ｂ）の工程（第２エピタキシャル成長層形成工程）
ｐ−エピタキシャル成長層12上にｎ−エピタキシャル成長層13を形成する。
【００６５】
（３） 図１４（ｃ）の工程（トレンチ形成工程、ゲート酸化膜形成工程、多結晶シリコン層堆積工程及びゲート形成工程）
図４（ｂ）〜（ｄ）と同様に、トレンチ形成工程、ゲート酸化膜形成工程、多結晶シリコン層堆積工程、ゲート形成工程を行う。
【００６６】
（４） 図１４（ｄ）の工程（ドレーン層形成工程及び第２ボディ領域形成工程）
ｎ−エピタキシャル成長層13の内部のｎ＋ドレーン層17から任意の距離だけ離れた領域にｐ＋ボディ領域22に接触するようにｐ＋ボディ領域23（例えば、ボロンＢ、５ｅ18〜１ｅ20／cm3 ）を形成する。その後、図４（ｅ）と同様に、ドレーン層形成工程を行う。
【００６７】
以上のように、この第６の実施形態では、ｎ−エピタキシャル成長層13のｎ＋ドレーン層17から離れた領域にｐ＋ボディ領域23が形成されると共に、第１の実施形態と同様の利点がある。
【００６８】
第７の実施形態
図１５は、本発明の第７の実施形態を示す縦形ＭＯＳトランジスタの概略の断面図であり、第５の実施形態を示す図１１中の要素と共通の要素には共通の符号が付されている。
【００６９】
この縦形ＭＯＳトランジスタでは、ｎ＋半導体基板11上にｐ−エピタキシャル成長層12が形成されている。そして、ｐ−エピタキシャル成長層12を貫通してｎ＋半導体基板11の内部に達するようにトレンチ14が形成されている。ゲート酸化膜15は、エピタキシャル成長層12の表面及びトレンチ14の壁面に沿って形成されている。ゲート16は、ゲート酸化膜15に囲まれるようにトレンチ14中に充填されている。ｐ−エピタキシャル成長層12の表面で且つトレンチ14の周辺の所望の領域には、第１の導電型の拡散層（例えば、ｎ−拡散層）13Aが形成されている。拡散層13Aの表面で且つトレンチ14の周辺には、ｎ＋ドレーン層17が形成されている。ｐ−エピタキシャル成長層12の表面の所望の領域には、第２の導電型のボディ領域（例えば、ｐ＋ボディ領域）24が形成されている。ｐ＋ボディ領域24には、ボディ電極24aが接続されている。
【００７０】
この縦形ＭＯＳトランジスタでは、ボディ電極24aがソース電極11aに接続されて第１の実施形態と同様の動作が行われる。
【００７１】
図１６（ａ）〜（ｃ）は、図１５の縦形ＭＯＳトランジスタの製造方法を説明するための工程図である。
【００７２】
この図を参照しつつ、図１５の縦形ＭＯＳトランジスタの製造方法（１）〜（３）を説明する。
【００７３】
（１） 図１６（ａ）の工程（エピタキシャル成長層形成工程、トレンチ形成工程、ゲート酸化膜形成工程、多結晶シリコン層堆積工程、ゲート形成工程）
ｎ＋半導体基板11上にｐ−エピタキシャル成長層12を形成する。ホトリソグラフィ技術により、ｐ−エピタキシャル成長層12上のトレンチ形成予定領域から該ｐ−エピタキシャル成長層12を貫通し、ｎ＋半導体基板11の内部まで異方性のドライエッチングを行い、トレンチ14を形成する。ｐ−エピタキシャル成長層12の表面及びトレンチ14の壁面に沿ってゲート酸化膜15を形成する。ゲート酸化膜15上に多結晶シリコン層を堆積する。前記多結晶シリコン層に対して任意量のエッチングを行い、トレンチ14内にゲート16を形成する。
【００７４】
（２） 図１６（ｂ）の工程（拡散層形成工程）
ｐ−エピタキシャル成長層12の表面で且つトレンチ14の周辺の所望の領域にｎ−拡散層13Aを形成する。
【００７５】
（３） 図１６（ｃ）の工程（ドレーン層形成工程及びボディ領域形成工程）
ｎ−拡散層13Aの表面で且つトレンチ14の周辺にｎ＋ドレーン層17を形成する。ｐ−エピタキシャル成長層12の表面の所望の領域にｐ＋ボディ領域24を形成する。
【００７６】
以上のように、この第７の実施形態では、ｐ−エピタキシャル成長層12のｎ＋ドレーン層17から離れた領域にｐ＋ボディ領域24が形成されると共に、第１の実施形態と同様の利点がある。
【００７７】
第８の実施形態
図１７は、本発明の第８の実施形態を示す縦形ＭＯＳトランジスタの概略の断面図であり、第１の実施形態を示す図１中の要素と共通の要素には共通の符号が付されている。
【００７８】
この縦形ＭＯＳトランジスタでは、ｎ＋半導体基板11とｐ−エピタキシャル成長層12との接合部に、第２の導電型のボディ領域（例えば、ｐ＋ボディ領域）25が形成されている。更に、図１中のｎ＋ドレーン層17に代えて、ｎ−エピタキシャル成長層13上にｎ＋ドレーン層17Cが形成されている。他は、図１と同様の構成である。
【００７９】
この縦形ＭＯＳトランジスタでは、高濃度であるｐ＋ボディ領域25がｎ＋半導体基板11にオーミック接触で接続されて第１の実施形態と同様の動作が行われる。
【００８０】
図１８（ａ）〜（ｃ）は、図１７の縦形ＭＯＳトランジスタの製造方法を説明するための工程図である。
【００８１】
この図を参照しつつ、図１７の縦形ＭＯＳトランジスタの製造方法（１）〜（３）を説明する。
【００８２】
（１） 図１８（ａ）の工程（第１エピタキシャル成長層形成工程及びボディ領域形成工程）
ｎ＋半導体基板11上にｐ−エピタキシャル成長層12を形成する。
【００８３】
ｐ−エピタキシャル成長層12中にｎ+半導体基板11に接触するようにｐ＋ボディ領域25を形成する。
【００８４】
（２） 図１８（ｂ）の工程（第２エピタキシャル成長層形成工程、トレンチ形成工程、ゲート酸化膜形成工程、多結晶シリコン層堆積工程及びゲート形成工程）
ｐ−エピタキシャル成長層12上にｎ−エピタキシャル成長層13を形成する。ホトリソグラフィ技術により、ｎ−エピタキシャル成長層13上のトレンチ形成予定領域から該ｎ−エピタキシャル成長層13及びｐ−エピタキシャル成長層12を貫通し、ｎ＋半導体基板11の内部まで異方性のドライエッチングを行い、トレンチ14を形成する。ｎ−エピタキシャル成長層13の表面及びトレンチ14の壁面に沿ってゲート酸化膜15を形成する。ゲート酸化膜15上に多結晶シリコン層を堆積する。前記多結晶シリコン層に対して任意量のエッチングを行い、トレンチ14内にゲート16を形成する。
【００８５】
（３） 図１８（ｃ）の工程（ドレーン層形成工程）
ｎ−エピタキシャル成長層13の表面で且つトレンチ14の周辺にｎ＋ドレーン層17Cを形成する。
【００８６】
図１９（ａ），（ｂ）は、図１７の縦形ＭＯＳトランジスタに金属のコンタクトパターンＭを設けた場合の構造図であり、同図（ａ）は平面図、及び同図（ｂ）が同図（ａ）のＢ−Ｂ’線断面図である。
【００８７】
図１９（ｂ）に示すように、ドレーン電極としてコンタクトパターンＭをｎ＋ドレーン層17Cに接続する場合、コンタクトパターンＭは設計ルールに基づく最小の大きさで形成できる。そのため、図１９（ａ）に示すように、従来の図３に示す縦形ＭＯＳトランジスタよりも格子パターンが小さくなり、小形化が容易である。従って、格子密度が大きくなり、高電流を流すことができる。或いは、一定電流を得るための素子の面積が小さくなる。
【００８８】
以上のように、この第８の実施形態では、ｐ＋ボディ領域25がｎ＋半導体基板11に接続されると共に、第１の実施形態と同様の利点がある。更に、ｎ＋半導体基板11とｐ−エピタキシャル成長層12との接合部にｐ＋ボディ領域25を形成したので、コンタクトパターンＭを最小の大きさで形成でき、容易に小形化できる。そのため、従来の縦形ＭＯＳトランジスタよりも格子密度が大きくなり、素子の単位面積当たりの電流密度が大きくなる。
【００８９】
第９の実施形態
図２０は、本発明の第９の実施形態を示す縦形ＭＯＳトランジスタの概略の断面図であり、第１の実施形態を示す図１中の要素及び第８の実施形態を示す図１７中の要素と共通の要素には共通の符号が付されている。
【００９０】
この縦形ＭＯＳトランジスタでは、図１７中のｎ＋半導体基板11上にｎ＋拡散領域11Aが形成され、該ｎ＋拡散領域11A中のゲート16から離れた領域に第２の導電型のボディ領域（例えば、ｐ＋ボディ領域）26が形成されている。高濃度であるｐ＋ボディ領域26は、ｎ＋半導体基板11にオーミック接触している。他は、図１及び図１７と同様の構成である。
【００９１】
図２１（ａ）〜（ｅ）は、図２０の縦形ＭＯＳトランジスタの製造方法を説明するための工程図である。
【００９２】
この図を参照しつつ、図２０の縦形ＭＯＳトランジスタの製造方法（１）〜（５）を説明する。
【００９３】
（１） 図２１（ａ）の工程（第１エピタキシャル成長層形成工程）
ｎ＋半導体基板11上にｎ−エピタキシャル成長層11Aを形成する。
【００９４】
（２） 図２１（ｂ）の工程（ボディ領域形成工程）
ｎ−エピタキシャル成長層11A中の所望の領域にｐ＋不純物を導入して半導体基板11に接触するようにｐ＋ボディ領域26を形成すると共に、ｎ−エピタキシャル成長層11Aの他の領域にｎ＋不純物を導入してｎ＋拡散領域11Aを形成する。
【００９５】
（３） 図２１（ｃ）の工程（第２エピタキシャル成長層形成工程及び第３エピタキシャル成長層形成工程）
ｎ＋エピタキシャル成長層11A及びボディ領域26上にｐ−エピタキシャル成長層12を形成する。ｐ−エピタキシャル成長層12上にｎ−エピタキシャル成長層13を形成する。
【００９６】
（４） 図２１（ｄ）の工程（トレンチ形成工程、ゲート酸化膜形成工程、多結晶シリコン層堆積工程及びゲート形成工程）
ホトリソグラフィ技術により、ｎ−エピタキシャル成長層13上のトレンチ形成予定領域から該ｎ−エピタキシャル成長層13、ｐ−エピタキシャル成長層12及びｎ＋エピタキシャル成長層11Aを貫通し、ｎ＋半導体基板11の内部まで異方性のドライエッチングを行い、トレンチ14を形成する。ｎ−エピタキシャル成長層13の表面及びトレンチ14の壁面に沿ってゲート酸化膜15を形成する。ゲート酸化膜15上に多結晶シリコン層を堆積する。前記多結晶シリコン層に対して任意量のエッチングを行い、トレンチ14内にゲート16を形成する。
【００９７】
（５） 図２１（ｅ）の工程（ドレーン層形成工程）
ｎ−エピタキシャル成長層13の表面で且つトレンチ14の周辺にｎ＋ドレーン層17Cを形成する。
【００９８】
以上のように、この第９の実施形態では、ｎ＋半導体基板11とｐ−エピタキシャル成長層12との接合部にｐ＋ボディ領域26を形成し、ｐ＋ボディ領域26がｎ＋半導体基板11に接続されるようにしたので、第８の実施形態と同様の利点がある。
【００９９】
尚、本発明は上記実施形態に限定されず、種々の変形が可能である。その変形例としては、例えば次のようなものがある。
【０１００】
（ａ） 各実施形態では、ｎチャネル形の縦形ＭＯＳトランジスタについて説明したが、ｎ形領域とｐ形領域とを逆にしたｐチャネル形の縦形ＭＯＳトランジスタについても、上記実施形態とほぼ同様の作用、効果が得られる。
【０１０１】
（ｂ） 図１中のトレンチ14はＵ形に形成されているが、これを例えばＶ形にしても、上記実施形態とほぼ同様の作用、効果が得られる。この場合、ウェットエッチングを行うことによってＶ形のトレンチを形成する。
【０１０２】
（ｃ） 各実施形態では、ゲート16の数が１個になっているが、複数のゲートを設けてもよい。
【０１０３】
（ｄ） 図１、図１１、図１３、図１５、図１７及び図２０では、ゲート16の上部が削除されているが、削除されていなくても、上記実施形態とほぼ同様の作用、効果が得られる。又、ゲート16の上部は、図５と同様に酸化してもよい。
【０１０４】
（ｅ） 図７、図９では、ゲート16の上部が削除されていないが、削除されていても、同様の作用、効果が得られる。又、ゲート16の上部は、図５と同様に酸化してもよい。
【０１０５】
【発明の効果】
以上詳細に説明したように、本発明によれば、ゲートとドレーン層とのゲート酸化膜を介した重なり面積を従来よりも小さくしたので、ゲートとドレーン層との間に形成される容量が従来よりも小さくなる。そのため、この縦形ＭＯＳトランジスタを、例えばソース接地回路として用いた場合、帰還容量が従来よりも小さくなり、電圧増幅度の高周波特性を改善できる。更に、ゲート酸化膜は、トレンチの底面に沿って形成された部分が側壁に沿って形成された部分よりも厚く形成されているので、ゲートと半導体基板との距離が従来よりも大きくなり、ゲートと半導体基板との間に形成される容量が従来よりも小さい。そのため、電圧増幅度の高周波特性を従来よりも改善できる。
【０１０６】
更に、半導体基板と第１エピタキシャル成長層との接合部にボディ領域を形成したので、ドレーン電極としてコンタクトパターンをドレーン層に接続する場合、コンタクトパターンは設計ルールに基づく最小の大きさで形成できる。そのため、従来の縦形ＭＯＳトランジスタよりも格子パターンが小さくなり、素子を容易に小形化できる。従って、従来の縦形ＭＯＳトランジスタよりも格子密度が大きくなり、高電流を流すことができる。或いは、一定電流を得るための素子の面積を小さくできる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態の縦形ＭＯＳトランジスタの断面図である。
【図２】従来の縦形ＭＯＳトランジスタの断面図である。
【図３】図２の縦形ＭＯＳトランジスタに金属のコンタクトパターンＭを設けた場合の構造図である。
【図４】図１の縦形ＭＯＳトランジスタの製造方法の工程図である。
【図５】本発明の第２の実施形態の縦形ＭＯＳトランジスタの断面図である。
【図６】図５の縦形ＭＯＳトランジスタの製造方法の工程図である。
【図７】本発明の第３の実施形態の縦形ＭＯＳトランジスタの断面図である。
【図８】図７の縦形ＭＯＳトランジスタの製造方法の工程図である。
【図９】本発明の第４の実施形態を示す縦形ＭＯＳトランジスタの断面図である。
【図１０】図９の縦形ＭＯＳトランジスタの製造方法の工程図である。
【図１１】本発明の第５の実施形態の縦形ＭＯＳトランジスタの断面図である。
【図１２】図１１の縦形ＭＯＳトランジスタの製造方法の工程図である。
【図１３】本発明の第６の実施形態の縦形ＭＯＳトランジスタの断面図である。
【図１４】図１３の縦形ＭＯＳトランジスタの製造方法の工程図である。
【図１５】本発明の第７の実施形態の縦形ＭＯＳトランジスタの断面図である。
【図１６】図１５の縦形ＭＯＳトランジスタの製造方法の工程図である。
【図１７】本発明の第８の実施形態の縦形ＭＯＳトランジスタの断面図である。
【図１８】図１７の縦形ＭＯＳトランジスタの製造方法の工程図である。
【図１９】図１７の縦形ＭＯＳトランジスタに金属のコンタクトパターンＭを設けた場合の構造図である。
【図２０】本発明の第９の実施形態の縦形ＭＯＳトランジスタの断面図である。
【図２１】図２０の縦形ＭＯＳトランジスタの製造方法の工程図である。
【符号の説明】
11 ｎ＋半導体基板
12 ｐ−エピタキシャル成長層
13 ｎ−エピタキシャル成長層
13A ｎ−拡散層
14 トレンチ
15 ゲート酸化膜
16 ゲート
17，17A，17B，17C ｎ＋ドレーン層
18 中間絶縁膜
18a コンタクトホール
21，22，23，24，25，26 ｐ＋ボディ領域
【発明の属する技術分野】
本発明は、帰還容量を低減することにより、従来よりも高周波特性を改善した縦形ＭＯＳトランジスタ及びその製造方法に関するものである。
【０００２】
【従来の技術】
図２は、従来の縦形ＭＯＳトランジスタの一例を示す概略の断面図である。
【０００３】
この縦形ＭＯＳトランジスタは、ｎ＋半導体基板１を有している。ｎ＋半導体基板１には、ドレーン電極1aが接続されている。ｎ＋半導体基板１上には、ｎ−エピタキシャル成長層２が形成されている。ｎ−エピタキシャル成長層２上には、ｐ−ボディ領域３が形成されている。更に、トレンチ４が、ｐ−ボディ領域３を貫通してｎ−エピタキシャル成長層２の内部に達するように形成され、該トレンチ４の壁面に沿ってゲート酸化膜５が形成されている。そして、多結晶シリコンのゲート６が、ゲート酸化膜５に囲まれるようにトレンチ４中に充填されている。ゲート６には、ゲート電極6aが接続されている。ｐ−ボディ領域３の表面で且つトレンチ４の周辺には、ｎ＋ソース層７が形成されている。ｎ＋ソース層７には、ソース電極7aが接続されている。ｐ−ボディ領域３の表面で且つｎ＋ソース層７から離れた領域には、ｐ＋拡散領域８が形成されている。ｐ＋拡散領域８には、ボディ電極8aが接続されている。
【０００４】
この縦形ＭＯＳトランジスタでは、ゲート電極6aからゲート電圧を印加すると、トレンチ４に沿ってｐ−ボディ領域３にチャネルが形成され、ｎ＋ソース層７からｎ−エピタキシャル成長層２に電子電流が流れる。
【０００５】
【発明が解決しようとする課題】
しかしながら、従来の図２の縦形ＭＯＳトランジスタでは、次のような課題があった。
【０００６】
図２の縦形ＭＯＳトランジスタでは、ゲート６とドレーンであるｎ＋半導体基板１とのゲート酸化膜５を介した重なり面積が大きく、ゲート６とｎ＋半導体基板１との間に大きな容量が形成される。そのため、この縦形ＭＯＳトランジスタを、例えばソース接地回路として用いた場合、入力されたゲート電圧に対して逆相の出力電圧が帰還容量を介して加わるので、電圧増幅度の高周波特性が阻害されるという問題があった。この問題を解決するために、ソース接地回路にゲート接地回路をカスコード接続することにより、帰還容量の影響を少なくする対策が一般的に行われている。ところが、ゲート接地回路を付加すると、部品点数が増加して回路が複雑になるという課題があった。
【０００７】
又、図２の縦形ＭＯＳトランジスタでは、図３に示すような課題があった。
【０００８】
図３（ａ），（ｂ）は、図２の縦形ＭＯＳトランジスタに金属のコンタクトパターンＭを設けた場合の構造図であり、同図（ａ）は平面図、及び同図（ｂ）が同図（ａ）のＡ−Ａ’線断面図である。
【０００９】
図３（ｂ）に示すように、ｎ＋ソース層７とｐ＋拡散領域８とを金属のコンタクトパターンＭを介して接続する場合、コンタクトパターンＭをｐ＋拡散領域８よりも大きく形成する必要があり、加えてパターニングにおける位置ずれも含めたマージンを見込んで形成する必要がある。そのため、図３（ａ）に示すように、必然的に格子パターンも大きくなり、小形化が困難であるという課題があった。
【００１０】
【課題を解決するための手段】
前記課題を解決するために、本発明は、縦形ＭＯＳトランジスタにおいて、第１の導電型の半導体基板と、前記半導体基板上に形成された第２の導電型の第１エピタキシャル成長層と、前記第１エピタキシャル成長層上に形成された第１の導電型の第２エピタキシャル成長層と、前記第２エピタキシャル成長層及び第１エピタキシャル成長層を貫通し、前記半導体基板の内部に達するように形成されたトレンチと、前記第２エピタキシャル成長層の表面及び前記トレンチの壁面に沿って形成されたゲート酸化膜と、前記ゲート酸化膜に囲まれるように前記トレンチ中に充填され、上部が第１エピタキシャル成長層の上部と一致しているゲートと、前記第２エピタキシャル成長層の表面で且つ前記トレンチの周辺に形成された第１の導電型のドレーン層と、前記ゲートに接続されたゲート電極と、前記ドレーン層に接続されたドレーン電極と、前記半導体基板に接続されたソース電極とを、備えている。
【００１１】
これにより、ゲートに対するドレーン層とソース層の位置関係が従来に対して逆構造になり、ゲート酸化膜を介したゲートとドレーン層の重なり面積が小さくなる。そのため、ゲートとドレーン層との間に形成される容量が従来よりも小さくなり、帰還容量が従来よりも小さくなる。
【００１２】
縦形ＭＯＳトランジスタの製造方法において、第１の導電型の半導体基板上に第２の導電型の第１エピタキシャル成長層を形成する第１エピタキシャル成長層形成工程と、前記第１エピタキシャル成長層上に第１の導電型の第２エピタキシャル成長層を形成する第２エピタキシャル成長層形成工程と、前記第２エピタキシャル成長層上のトレンチ形成予定領域から該第２エピタキシャル成長層及び前記第１エピタキシャル成長層を貫通し、前記半導体基板の内部まで異方性エッチングを行い、トレンチを形成するトレンチ形成工程と、前記第２エピタキシャル成長層の表面及び前記トレンチの壁面に沿ってゲート酸化膜を形成するゲート酸化膜形成工程と、前記ゲート酸化膜上に多結晶シリコン層を堆積する多結晶シリコン層堆積工程と、前記多結晶シリコン層に対して任意量のエッチングを行い、前記トレンチ内であって上部が第１エピタキシャル成長層の上部と一致するゲートを形成するゲート形成工程と、前記第２エピタキシャル成長層の表面で且つ前記トレンチの周辺に第１の導電型のドレーン層を形成するドレーン層形成工程とを、行うようにしている。
【００１３】
【発明の実施の形態】
第１の実施形態
図１は、本発明の第１の実施形態を示す縦形ＭＯＳトランジスタの概略の断面図である。
【００１４】
この縦形ＭＯＳトランジスタは、第１の導電型のｎ＋半導体基板11を有している。ｎ＋半導体基板11には、ソース電極11aが接続されている。ｎ＋半導体基板11上には、第２の導電型の第１エピタキシャル成長層（例えば、ｐ−エピタキシャル成長層）12が形成されている。ｐ−エピタキシャル成長層12上には、第１の導電型の第２エピタキシャル成長層（例えば、ｎ−エピタキシャル成長層）13が形成されている。更に、トレンチ14が、ｎ−エピタキシャル成長層13及びｐ−エピタキシャル成長層12を貫通してｎ＋半導体基板11の内部に達するようにＵ形に形成され、該トレンチ14の壁面及びｎ−エピタキシャル成長層13の表面に沿ってゲート酸化膜15が形成されている。ゲート酸化膜15では、トレンチ14の底面に沿って形成された部分が、ｎ＋半導体基板11上における増速酸化により、側壁に沿って形成された部分よりも厚く形成されている。そして、多結晶シリコンのゲート16が、ゲート酸化膜15に囲まれるようにトレンチ14中に充填されている。ゲート16は、上部がｐ−エピタキシャル成長層の上部と一致するまで削除されている。ゲート16には、ゲート電極16aが接続されている。ｎ−エピタキシャル成長層13の表面で且つトレンチ14の周辺には、第１の導電型のドレーン層（例えば、ｎ＋ドレーン層）17が形成されている。ｎ＋ドレーン層17には、ドレーン電極17aが接続されている。
【００１５】
この縦形ＭＯＳトランジスタでは、ゲート電極16aからゲート電圧が印加されると、トレンチ14に沿ってｐ−エピタキシャル成長層12にチャネルが形成され、ｎ＋ドレーン層17からｐ−エピタキシャル成長層12に電子電流が流れる。この場合、ゲート16とドレーン層17とのゲート酸化膜15を介した重なり面積が従来よりも小さく、ゲート16とドレーン層17との間に形成される容量が従来よりも小さい。そのため、この縦形ＭＯＳトランジスタを、例えばソース接地回路として用いた場合、帰還容量が小さいので、電圧増幅度の高周波特性が従来に比較して改善される。更に、ゲート酸化膜15は、トレンチ14の底面に沿って形成された部分が側壁に沿って形成された部分よりも厚く形成されているので、ゲート16とｎ＋半導体基板11との距離が従来よりも大きく、ゲート16とｎ＋半導体基板11との間に形成される容量が従来よりも小さい。そのため、電圧増幅度の高周波特性が従来に比較して改善される。
【００１６】
図４（ａ）〜（ｅ）は、図１の縦形ＭＯＳトランジスタの製造方法を説明するための工程図である。
【００１７】
この図を参照しつつ、図１の縦形ＭＯＳトランジスタの製造方法（１）〜（５）を説明する。
【００１８】
（１） 図４（ａ）の工程（第１エピタキシャル成長層形成工程及び第２エピタキシャル成長層形成工程）
ｎ＋半導体基板11（例えば、Ａｓ又はＳｂ≧１ｅ19／cm3 ）の（１００）面上にｐ−エピタキシャル成長層12（例えば、Ｂ、３ｅ16〜５ｅ17／cm3 ）を０．５〜２．５μｍ程度の厚みに形成する。ｐ−エピタキシャル成長層12上にｎ−エピタキシャル成長層13（例えば、Ｂ＞５ｅ15〜２ｅ16／cm3 ）を１〜１０μｍ程度の厚みに形成する。
【００１９】
（２） 図４（ｂ）の工程（トレンチ形成工程及びゲート酸化膜形成工程）
ホトリソグラフィ技術により、ｎ−エピタキシャル成長層13上のトレンチ形成予定領域から該ｎ−エピタキシャル成長層13及びｐ−エピタキシャル成長層12を貫通し、半導体基板11の内部まで異方性のドライエッチングを行い、トレンチ14を形成する。ｎ−エピタキシャル成長層13の表面及びトレンチ14の壁面に沿ってゲート酸化膜15（例えば、ＳｉＯ2 ）を１００〜５００オングストロームの厚みに形成する。ゲート酸化膜15では、トレンチ14の底面に沿って形成された部分が、ｎ＋半導体基板11上における増速酸化により、側壁に沿って形成された部分よりも厚く形成される。
【００２０】
（３） 図４（ｃ）の多結晶シリコン層堆積工程
ゲート酸化膜15上に多結晶シリコン層16Aを堆積する。
【００２１】
（４） 図４（ｄ）のゲート形成工程
多結晶シリコン層16Aに対して、上部がｐ−エピタキシャル成長層の上部に達するまでエッチングを行い、トレンチ14内にゲート16を形成する。
【００２２】
（５） 図４（ｅ）のドレーン層形成工程
ｎ−エピタキシャル成長層13の表面で且つトレンチ14の周辺にｎ＋ドレーン層（例えば、Ａｓ＞１ｅ20／cm3 ）17を形成する。
【００２３】
以上のように、この第１の実施形態では、ゲート16とドレーン層17とのゲート酸化膜15を介した重なり面積を従来よりも小さくしたので、ゲート16とドレーン層17との間に形成される容量が従来よりも小さくなる。そのため、この縦形ＭＯＳトランジスタを、例えばソース接地回路として用いた場合、帰還容量が従来よりも小さくなり、電圧増幅度の高周波特性が改善できる。更に、ゲート酸化膜15は、トレンチ14の底面に沿って形成された部分が側壁に沿って形成された部分よりも厚く形成されているので、ゲート16とｎ＋半導体基板11との距離が従来よりも大きくなり、ゲート16とｎ＋半導体基板11との間に形成される容量が従来よりも小さい。そのため、電圧増幅度の高周波特性が従来に比較して改善できる。
【００２４】
第２の実施形態
図５は、本発明の第２の実施形態を示す縦形ＭＯＳトランジスタの概略の断面図であり、第１の実施形態を示す図１中の要素と共通の要素には共通の符号が付されている。
【００２５】
この縦形ＭＯＳトランジスタでは、ゲート16の上部16xが任意量酸化されている。他は、図１と同様の構成である。この縦形ＭＯＳトランジスタにおいても、図１と同様に、ゲート16とｎ＋ドレーン層17とのゲート酸化膜15を介した重なり面積が従来よりも小さくなり、ゲート16とｎ＋ドレーン層17との間に形成される容量が従来よりも小さい。
【００２６】
図６（ｄ）〜（ｆ）は、図５の縦形ＭＯＳトランジスタの製造方法を説明するための工程図である。
【００２７】
この図を参照しつつ、図５の縦形ＭＯＳトランジスタの製造方法（１）〜（４）を説明する。
【００２８】
（１） 第１の実施形態を示す図４（ａ）〜（ｃ）と同様に、第１エピタキシャル成長層形成工程、第２エピタキシャル成長層形成工程、トレンチ形成工程、ゲート酸化膜形成工程及び多結晶シリコン層堆積工程を行う。
【００２９】
（２） 図６（ｄ）のゲート形成工程
多結晶シリコン層16Aに対してエッチングを行い、トレンチ14内にゲート16Bを形成する。
【００３０】
（３） 図６（ｅ）のゲート酸化工程
ゲート16Bの上部16xを酸化し、ゲート16の上部とｐ−エピタキシャル層の上部とを一致させる。
【００３１】
（４） 図６（ｆ）のドレーン層形成工程
図４（ｅ）と同様に、ｎ＋ドレーン層17を形成する。
【００３２】
以上のように、この第２の実施形態では、ゲート16とｎ＋ドレーン層17とのゲート酸化膜15を介した重なり面積が従来よりも小さくなるので、第１の実施形態と同様の利点がある。
【００３３】
第３の実施形態
図７は、本発明の第３の実施形態を示す縦形ＭＯＳトランジスタの断面図であり、第１の実施形態を示す図１中の要素と共通の要素には共通の符号が付されている。
【００３４】
この縦形ＭＯＳトランジスタでは、図１中のｎ＋ドレーン層17に代えて、ゲート16から所望の距離だけ離れた領域にｎ＋ドレーン層17Aが形成されている。更に、ゲート酸化膜15及びゲート16上に中間絶縁膜18が堆積されている。中間絶縁膜18にはコンタクトホール18aが設けられ、該コンタクトホール18aを介してｎ＋ドレーン層17Aに接触するドレーン電極19が形成されている。他は、図１と同様の構成である。この縦形ＭＯＳトランジスタでは、ゲート16とｎ＋ドレーン層17Aとが離れているので、ゲート16とｎ＋ドレーン層17Aとの間に形成される容量が従来よりも小さい。
【００３５】
図８（ｅ）〜（ｆ）は、図７の縦形ＭＯＳトランジスタの製造方法を説明するための工程図である。
【００３６】
この図を参照しつつ、図７の縦形ＭＯＳトランジスタの製造方法（１）〜（３）を説明する。
【００３７】
（１） 第１の実施形態を示す図４（ａ）〜（ｃ）と同様に、第１エピタキシャル成長層形成工程、第２エピタキシャル成長層形成工程、トレンチ形成工程、ゲート酸化膜形成工程及び多結晶シリコン層堆積工程を行う。次に、第２の実施形態を示す図６（ｄ）と同様に、ゲート形成工程を行う。
【００３８】
（２） 図８（ｅ）のドレーン層形成工程
ｎ−エピタキシャル成長層13の表面で且つゲート16から所望の距離だけ離れた領域にｎ＋ドレーン層17Aを形成する。
【００３９】
（３） 図８（ｆ）の工程（中間絶縁膜堆積工程、コンタクトホール形成工程及びドレーン電極形成工程）
ゲート酸化膜15上に中間絶縁膜18を堆積し、ｎ＋ドレーン層17A上の中間絶縁膜18及びゲート酸化膜15の電極形成予定領域にコンタクトホール18aを形成する。コンタクトホール18aを介してｎ＋ドレーン層17Aに接触するドレーン電極19を形成する。
【００４０】
以上のように、この第３の実施形態では、ｎ＋ドレーン層17Aをゲート16から離れた領域に形成したので、ゲート16とｎ＋ドレーン層17Aとの間に形成される容量が従来よりも小さくなり、第１の実施形態と同様の利点がある。
【００４１】
第４の実施形態
図９は、本発明の第４の実施形態を示す縦形ＭＯＳトランジスタの概略の断面図であり、第１の実施形態を示す図１中の要素及び第３の実施形態を示す図７中の要素と共通の要素には共通の符号が付されている。
【００４２】
この縦形ＭＯＳトランジスタでは、図７中のｎ＋ドレーン層17Aに代えて、ゲート16から所望の距離だけ離れた領域にｎ＋ドレーン層17Bが形成されている。ｎ＋ドレーン層17Bの表面の形状は、コンタクトホール18aと同様になっている。他は、図１及び図７と同様の構成である。この縦形ＭＯＳトランジスタでは、ゲート16とｎ＋ドレーン層17Bとが離れているので、ゲート16とｎ＋ドレーン層17Bとの間に形成される容量が従来よりも小さい。
【００４３】
図１０（ｅ）〜（ｆ）は、図９の縦形ＭＯＳトランジスタの製造方法を説明するための工程図である。
【００４４】
この図を参照しつつ、図９の縦形ＭＯＳトランジスタの製造方法（１）〜（４）を説明する。
【００４５】
（１） 第１の実施形態を示す図４（ａ）〜（ｃ）と同様に、第１エピタキシャル成長層形成工程、第２エピタキシャル成長層形成工程、トレンチ形成工程、ゲート酸化膜形成工程及び多結晶シリコン層堆積工程を行う。次に、第２の実施形態を示す図６（ｄ）と同様に、ゲート形成工程を行う。
【００４６】
（２） 図１０（ｅ）の工程（中間絶縁膜堆積工程、コンタクトホール形成工程及びドレーン層形成工程）
ゲート酸化膜15上に中間絶縁膜18を堆積し、中間絶縁膜18及びゲート酸化膜15の電極形成予定領域にコンタクトホール18aを形成する。コンタクトホール18aが形成された中間絶縁膜18をマスクとしてｎ−エピタキシャル成長層13の表面にｎ＋ドレーン層17Bを形成する。
【００４７】
（３） 図１０（ｆ）の工程（ドレーン電極形成工程）
コンタクトホール18aを介してｎ＋ドレーン層17Bに接触するドレーン電極19を形成する。
【００４８】
以上のように、この第４の実施形態では、ｎ＋ドレーン層17Bをゲート16から離れた領域に形成したので、ゲート16とｎ＋ドレーン層17Bとの間に形成される容量が従来よりも小さくなり、第１の実施形態と同様の利点がある。
【００４９】
第５の実施形態
図１１は、本発明の第５の実施形態を示す縦形ＭＯＳトランジスタの概略の断面図であり、第１の実施形態を示す図１中の要素と共通の要素には共通の符号が付されている。
【００５０】
この縦形ＭＯＳトランジスタでは、ｎ−エピタキシャル成長層13のｎ＋ドレーン層17から離れた領域を貫通し、ｐ−エピタキシャル成長層12の内部に達するように第２の導電型のボディ領域（例えば、ｐ＋ボディ領域）21が形成されている。ｐ＋ボディ領域21には、ボディ電極21aが接続されている。他は、図１と同様の構成である。
【００５１】
この縦形ＭＯＳトランジスタでは、ボディ電極21aがソース電極11aに接続されて第１の実施形態と同様の動作が行われる。
【００５２】
図１２（ａ）〜（ｃ）は、図１１の縦形ＭＯＳトランジスタの製造方法を説明するための工程図である。
【００５３】
この図を参照しつつ、図１１の縦形ＭＯＳトランジスタの製造方法（１）〜（３）を説明する。
【００５４】
（１） 図１２（ａ）の工程
第１の実施形態を示す図４（ａ）と同様に、第１エピタキシャル成長層形成工程、及び第２エピタキシャル成長層形成工程を行う。
【００５５】
（２） 図１２（ｂ）の工程
図４（ｂ）〜（ｄ）と同様に、トレンチ形成工程、ゲート酸化膜形成工程、多結晶シリコン層堆積工程、及びゲート形成工程を行う。
【００５６】
（３） 図１２（ｃ）の工程（ドレーン層形成工程及びボディ領域形成工程）ｎ−エピタキシャル成長層13を貫通し、ｐ−エピタキシャル成長層12の内部に達するようにｐ＋ボディ領域21（例えば、ボロンＢ、５ｅ18〜５ｅ19／cm3 ）を形成する。その後、図４（ｅ）と同様に、ドレーン層形成工程を行う。
【００５７】
以上のように、この第５の実施形態では、ｎ−エピタキシャル成長層13のｎ＋ドレーン層17から離れた領域にｐ＋ボディ領域21が形成されると共に、第１の実施形態と同様の利点がある。
【００５８】
第６の実施形態
図１３は、本発明の第６の実施形態を示す縦形ＭＯＳトランジスタの概略の断面図であり、第５の実施形態を示す図１１中の要素と共通の要素には共通の符号が付されている。
【００５９】
この縦形ＭＯＳトランジスタでは、ｐ−エピタキシャル成長層12とｎ−エピタキシャル成長層13との接合部に第２の導電型の第１ボディ領域（例えば、ｐ＋ボディ領域）22が形成されている。更に、ｎ−エピタキシャル成長層13の内部には、ｐ＋ボディ領域22に接触するように第２ボディ領域（例えば、ｐ＋ボディ領域）23が形成されている。ｐ＋ボディ領域23には、ボディ電極23aが接続されている。他は、図１１と同様の構成である。
【００６０】
この縦形ＭＯＳトランジスタでは、ボディ電極23aがソース電極11aに接続されて第１の実施形態と同様の動作が行われる。
【００６１】
図１４（ａ）〜（ｄ）は、図１３の縦形ＭＯＳトランジスタの製造方法を説明するための工程図である。
【００６２】
この図を参照しつつ、図１３の縦形ＭＯＳトランジスタの製造方法（１）〜（４）を説明する。
【００６３】
（１） 図１４（ａ）の工程（第１エピタキシャル成長層形成工程及び第１ボディ領域形成工程）
ｎ＋半導体基板11上にｐ−エピタキシャル成長層12を形成し、該ｐ−エピタキシャル成長層12の表面の所望の領域にｐ＋ボディ領域22（例えば、ボロンＢ、５ｅ18〜５ｅ19／cm3 ）を形成する。
【００６４】
（２） 図１４（ｂ）の工程（第２エピタキシャル成長層形成工程）
ｐ−エピタキシャル成長層12上にｎ−エピタキシャル成長層13を形成する。
【００６５】
（３） 図１４（ｃ）の工程（トレンチ形成工程、ゲート酸化膜形成工程、多結晶シリコン層堆積工程及びゲート形成工程）
図４（ｂ）〜（ｄ）と同様に、トレンチ形成工程、ゲート酸化膜形成工程、多結晶シリコン層堆積工程、ゲート形成工程を行う。
【００６６】
（４） 図１４（ｄ）の工程（ドレーン層形成工程及び第２ボディ領域形成工程）
ｎ−エピタキシャル成長層13の内部のｎ＋ドレーン層17から任意の距離だけ離れた領域にｐ＋ボディ領域22に接触するようにｐ＋ボディ領域23（例えば、ボロンＢ、５ｅ18〜１ｅ20／cm3 ）を形成する。その後、図４（ｅ）と同様に、ドレーン層形成工程を行う。
【００６７】
以上のように、この第６の実施形態では、ｎ−エピタキシャル成長層13のｎ＋ドレーン層17から離れた領域にｐ＋ボディ領域23が形成されると共に、第１の実施形態と同様の利点がある。
【００６８】
第７の実施形態
図１５は、本発明の第７の実施形態を示す縦形ＭＯＳトランジスタの概略の断面図であり、第５の実施形態を示す図１１中の要素と共通の要素には共通の符号が付されている。
【００６９】
この縦形ＭＯＳトランジスタでは、ｎ＋半導体基板11上にｐ−エピタキシャル成長層12が形成されている。そして、ｐ−エピタキシャル成長層12を貫通してｎ＋半導体基板11の内部に達するようにトレンチ14が形成されている。ゲート酸化膜15は、エピタキシャル成長層12の表面及びトレンチ14の壁面に沿って形成されている。ゲート16は、ゲート酸化膜15に囲まれるようにトレンチ14中に充填されている。ｐ−エピタキシャル成長層12の表面で且つトレンチ14の周辺の所望の領域には、第１の導電型の拡散層（例えば、ｎ−拡散層）13Aが形成されている。拡散層13Aの表面で且つトレンチ14の周辺には、ｎ＋ドレーン層17が形成されている。ｐ−エピタキシャル成長層12の表面の所望の領域には、第２の導電型のボディ領域（例えば、ｐ＋ボディ領域）24が形成されている。ｐ＋ボディ領域24には、ボディ電極24aが接続されている。
【００７０】
この縦形ＭＯＳトランジスタでは、ボディ電極24aがソース電極11aに接続されて第１の実施形態と同様の動作が行われる。
【００７１】
図１６（ａ）〜（ｃ）は、図１５の縦形ＭＯＳトランジスタの製造方法を説明するための工程図である。
【００７２】
この図を参照しつつ、図１５の縦形ＭＯＳトランジスタの製造方法（１）〜（３）を説明する。
【００７３】
（１） 図１６（ａ）の工程（エピタキシャル成長層形成工程、トレンチ形成工程、ゲート酸化膜形成工程、多結晶シリコン層堆積工程、ゲート形成工程）
ｎ＋半導体基板11上にｐ−エピタキシャル成長層12を形成する。ホトリソグラフィ技術により、ｐ−エピタキシャル成長層12上のトレンチ形成予定領域から該ｐ−エピタキシャル成長層12を貫通し、ｎ＋半導体基板11の内部まで異方性のドライエッチングを行い、トレンチ14を形成する。ｐ−エピタキシャル成長層12の表面及びトレンチ14の壁面に沿ってゲート酸化膜15を形成する。ゲート酸化膜15上に多結晶シリコン層を堆積する。前記多結晶シリコン層に対して任意量のエッチングを行い、トレンチ14内にゲート16を形成する。
【００７４】
（２） 図１６（ｂ）の工程（拡散層形成工程）
ｐ−エピタキシャル成長層12の表面で且つトレンチ14の周辺の所望の領域にｎ−拡散層13Aを形成する。
【００７５】
（３） 図１６（ｃ）の工程（ドレーン層形成工程及びボディ領域形成工程）
ｎ−拡散層13Aの表面で且つトレンチ14の周辺にｎ＋ドレーン層17を形成する。ｐ−エピタキシャル成長層12の表面の所望の領域にｐ＋ボディ領域24を形成する。
【００７６】
以上のように、この第７の実施形態では、ｐ−エピタキシャル成長層12のｎ＋ドレーン層17から離れた領域にｐ＋ボディ領域24が形成されると共に、第１の実施形態と同様の利点がある。
【００７７】
第８の実施形態
図１７は、本発明の第８の実施形態を示す縦形ＭＯＳトランジスタの概略の断面図であり、第１の実施形態を示す図１中の要素と共通の要素には共通の符号が付されている。
【００７８】
この縦形ＭＯＳトランジスタでは、ｎ＋半導体基板11とｐ−エピタキシャル成長層12との接合部に、第２の導電型のボディ領域（例えば、ｐ＋ボディ領域）25が形成されている。更に、図１中のｎ＋ドレーン層17に代えて、ｎ−エピタキシャル成長層13上にｎ＋ドレーン層17Cが形成されている。他は、図１と同様の構成である。
【００７９】
この縦形ＭＯＳトランジスタでは、高濃度であるｐ＋ボディ領域25がｎ＋半導体基板11にオーミック接触で接続されて第１の実施形態と同様の動作が行われる。
【００８０】
図１８（ａ）〜（ｃ）は、図１７の縦形ＭＯＳトランジスタの製造方法を説明するための工程図である。
【００８１】
この図を参照しつつ、図１７の縦形ＭＯＳトランジスタの製造方法（１）〜（３）を説明する。
【００８２】
（１） 図１８（ａ）の工程（第１エピタキシャル成長層形成工程及びボディ領域形成工程）
ｎ＋半導体基板11上にｐ−エピタキシャル成長層12を形成する。
【００８３】
ｐ−エピタキシャル成長層12中にｎ+半導体基板11に接触するようにｐ＋ボディ領域25を形成する。
【００８４】
（２） 図１８（ｂ）の工程（第２エピタキシャル成長層形成工程、トレンチ形成工程、ゲート酸化膜形成工程、多結晶シリコン層堆積工程及びゲート形成工程）
ｐ−エピタキシャル成長層12上にｎ−エピタキシャル成長層13を形成する。ホトリソグラフィ技術により、ｎ−エピタキシャル成長層13上のトレンチ形成予定領域から該ｎ−エピタキシャル成長層13及びｐ−エピタキシャル成長層12を貫通し、ｎ＋半導体基板11の内部まで異方性のドライエッチングを行い、トレンチ14を形成する。ｎ−エピタキシャル成長層13の表面及びトレンチ14の壁面に沿ってゲート酸化膜15を形成する。ゲート酸化膜15上に多結晶シリコン層を堆積する。前記多結晶シリコン層に対して任意量のエッチングを行い、トレンチ14内にゲート16を形成する。
【００８５】
（３） 図１８（ｃ）の工程（ドレーン層形成工程）
ｎ−エピタキシャル成長層13の表面で且つトレンチ14の周辺にｎ＋ドレーン層17Cを形成する。
【００８６】
図１９（ａ），（ｂ）は、図１７の縦形ＭＯＳトランジスタに金属のコンタクトパターンＭを設けた場合の構造図であり、同図（ａ）は平面図、及び同図（ｂ）が同図（ａ）のＢ−Ｂ’線断面図である。
【００８７】
図１９（ｂ）に示すように、ドレーン電極としてコンタクトパターンＭをｎ＋ドレーン層17Cに接続する場合、コンタクトパターンＭは設計ルールに基づく最小の大きさで形成できる。そのため、図１９（ａ）に示すように、従来の図３に示す縦形ＭＯＳトランジスタよりも格子パターンが小さくなり、小形化が容易である。従って、格子密度が大きくなり、高電流を流すことができる。或いは、一定電流を得るための素子の面積が小さくなる。
【００８８】
以上のように、この第８の実施形態では、ｐ＋ボディ領域25がｎ＋半導体基板11に接続されると共に、第１の実施形態と同様の利点がある。更に、ｎ＋半導体基板11とｐ−エピタキシャル成長層12との接合部にｐ＋ボディ領域25を形成したので、コンタクトパターンＭを最小の大きさで形成でき、容易に小形化できる。そのため、従来の縦形ＭＯＳトランジスタよりも格子密度が大きくなり、素子の単位面積当たりの電流密度が大きくなる。
【００８９】
第９の実施形態
図２０は、本発明の第９の実施形態を示す縦形ＭＯＳトランジスタの概略の断面図であり、第１の実施形態を示す図１中の要素及び第８の実施形態を示す図１７中の要素と共通の要素には共通の符号が付されている。
【００９０】
この縦形ＭＯＳトランジスタでは、図１７中のｎ＋半導体基板11上にｎ＋拡散領域11Aが形成され、該ｎ＋拡散領域11A中のゲート16から離れた領域に第２の導電型のボディ領域（例えば、ｐ＋ボディ領域）26が形成されている。高濃度であるｐ＋ボディ領域26は、ｎ＋半導体基板11にオーミック接触している。他は、図１及び図１７と同様の構成である。
【００９１】
図２１（ａ）〜（ｅ）は、図２０の縦形ＭＯＳトランジスタの製造方法を説明するための工程図である。
【００９２】
この図を参照しつつ、図２０の縦形ＭＯＳトランジスタの製造方法（１）〜（５）を説明する。
【００９３】
（１） 図２１（ａ）の工程（第１エピタキシャル成長層形成工程）
ｎ＋半導体基板11上にｎ−エピタキシャル成長層11Aを形成する。
【００９４】
（２） 図２１（ｂ）の工程（ボディ領域形成工程）
ｎ−エピタキシャル成長層11A中の所望の領域にｐ＋不純物を導入して半導体基板11に接触するようにｐ＋ボディ領域26を形成すると共に、ｎ−エピタキシャル成長層11Aの他の領域にｎ＋不純物を導入してｎ＋拡散領域11Aを形成する。
【００９５】
（３） 図２１（ｃ）の工程（第２エピタキシャル成長層形成工程及び第３エピタキシャル成長層形成工程）
ｎ＋エピタキシャル成長層11A及びボディ領域26上にｐ−エピタキシャル成長層12を形成する。ｐ−エピタキシャル成長層12上にｎ−エピタキシャル成長層13を形成する。
【００９６】
（４） 図２１（ｄ）の工程（トレンチ形成工程、ゲート酸化膜形成工程、多結晶シリコン層堆積工程及びゲート形成工程）
ホトリソグラフィ技術により、ｎ−エピタキシャル成長層13上のトレンチ形成予定領域から該ｎ−エピタキシャル成長層13、ｐ−エピタキシャル成長層12及びｎ＋エピタキシャル成長層11Aを貫通し、ｎ＋半導体基板11の内部まで異方性のドライエッチングを行い、トレンチ14を形成する。ｎ−エピタキシャル成長層13の表面及びトレンチ14の壁面に沿ってゲート酸化膜15を形成する。ゲート酸化膜15上に多結晶シリコン層を堆積する。前記多結晶シリコン層に対して任意量のエッチングを行い、トレンチ14内にゲート16を形成する。
【００９７】
（５） 図２１（ｅ）の工程（ドレーン層形成工程）
ｎ−エピタキシャル成長層13の表面で且つトレンチ14の周辺にｎ＋ドレーン層17Cを形成する。
【００９８】
以上のように、この第９の実施形態では、ｎ＋半導体基板11とｐ−エピタキシャル成長層12との接合部にｐ＋ボディ領域26を形成し、ｐ＋ボディ領域26がｎ＋半導体基板11に接続されるようにしたので、第８の実施形態と同様の利点がある。
【００９９】
尚、本発明は上記実施形態に限定されず、種々の変形が可能である。その変形例としては、例えば次のようなものがある。
【０１００】
（ａ） 各実施形態では、ｎチャネル形の縦形ＭＯＳトランジスタについて説明したが、ｎ形領域とｐ形領域とを逆にしたｐチャネル形の縦形ＭＯＳトランジスタについても、上記実施形態とほぼ同様の作用、効果が得られる。
【０１０１】
（ｂ） 図１中のトレンチ14はＵ形に形成されているが、これを例えばＶ形にしても、上記実施形態とほぼ同様の作用、効果が得られる。この場合、ウェットエッチングを行うことによってＶ形のトレンチを形成する。
【０１０２】
（ｃ） 各実施形態では、ゲート16の数が１個になっているが、複数のゲートを設けてもよい。
【０１０３】
（ｄ） 図１、図１１、図１３、図１５、図１７及び図２０では、ゲート16の上部が削除されているが、削除されていなくても、上記実施形態とほぼ同様の作用、効果が得られる。又、ゲート16の上部は、図５と同様に酸化してもよい。
【０１０４】
（ｅ） 図７、図９では、ゲート16の上部が削除されていないが、削除されていても、同様の作用、効果が得られる。又、ゲート16の上部は、図５と同様に酸化してもよい。
【０１０５】
【発明の効果】
以上詳細に説明したように、本発明によれば、ゲートとドレーン層とのゲート酸化膜を介した重なり面積を従来よりも小さくしたので、ゲートとドレーン層との間に形成される容量が従来よりも小さくなる。そのため、この縦形ＭＯＳトランジスタを、例えばソース接地回路として用いた場合、帰還容量が従来よりも小さくなり、電圧増幅度の高周波特性を改善できる。更に、ゲート酸化膜は、トレンチの底面に沿って形成された部分が側壁に沿って形成された部分よりも厚く形成されているので、ゲートと半導体基板との距離が従来よりも大きくなり、ゲートと半導体基板との間に形成される容量が従来よりも小さい。そのため、電圧増幅度の高周波特性を従来よりも改善できる。
【０１０６】
更に、半導体基板と第１エピタキシャル成長層との接合部にボディ領域を形成したので、ドレーン電極としてコンタクトパターンをドレーン層に接続する場合、コンタクトパターンは設計ルールに基づく最小の大きさで形成できる。そのため、従来の縦形ＭＯＳトランジスタよりも格子パターンが小さくなり、素子を容易に小形化できる。従って、従来の縦形ＭＯＳトランジスタよりも格子密度が大きくなり、高電流を流すことができる。或いは、一定電流を得るための素子の面積を小さくできる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態の縦形ＭＯＳトランジスタの断面図である。
【図２】従来の縦形ＭＯＳトランジスタの断面図である。
【図３】図２の縦形ＭＯＳトランジスタに金属のコンタクトパターンＭを設けた場合の構造図である。
【図４】図１の縦形ＭＯＳトランジスタの製造方法の工程図である。
【図５】本発明の第２の実施形態の縦形ＭＯＳトランジスタの断面図である。
【図６】図５の縦形ＭＯＳトランジスタの製造方法の工程図である。
【図７】本発明の第３の実施形態の縦形ＭＯＳトランジスタの断面図である。
【図８】図７の縦形ＭＯＳトランジスタの製造方法の工程図である。
【図９】本発明の第４の実施形態を示す縦形ＭＯＳトランジスタの断面図である。
【図１０】図９の縦形ＭＯＳトランジスタの製造方法の工程図である。
【図１１】本発明の第５の実施形態の縦形ＭＯＳトランジスタの断面図である。
【図１２】図１１の縦形ＭＯＳトランジスタの製造方法の工程図である。
【図１３】本発明の第６の実施形態の縦形ＭＯＳトランジスタの断面図である。
【図１４】図１３の縦形ＭＯＳトランジスタの製造方法の工程図である。
【図１５】本発明の第７の実施形態の縦形ＭＯＳトランジスタの断面図である。
【図１６】図１５の縦形ＭＯＳトランジスタの製造方法の工程図である。
【図１７】本発明の第８の実施形態の縦形ＭＯＳトランジスタの断面図である。
【図１８】図１７の縦形ＭＯＳトランジスタの製造方法の工程図である。
【図１９】図１７の縦形ＭＯＳトランジスタに金属のコンタクトパターンＭを設けた場合の構造図である。
【図２０】本発明の第９の実施形態の縦形ＭＯＳトランジスタの断面図である。
【図２１】図２０の縦形ＭＯＳトランジスタの製造方法の工程図である。
【符号の説明】
11 ｎ＋半導体基板
12 ｐ−エピタキシャル成長層
13 ｎ−エピタキシャル成長層
13A ｎ−拡散層
14 トレンチ
15 ゲート酸化膜
16 ゲート
17，17A，17B，17C ｎ＋ドレーン層
18 中間絶縁膜
18a コンタクトホール
21，22，23，24，25，26 ｐ＋ボディ領域
Claims (14)
- 第１の導電型の半導体基板と、
前記半導体基板上に形成された第２の導電型の第１エピタキシャル成長層と、
前記第１エピタキシャル成長層上に形成された第１の導電型の第２エピタキシャル成長層と、
前記第２エピタキシャル成長層及び第１エピタキシャル成長層を貫通し、前記半導体基板の内部に達するように形成されたトレンチと、
前記第２エピタキシャル成長層の表面及び前記トレンチの壁面に沿って形成されたゲート酸化膜と、
前記ゲート酸化膜に接して前記トレンチの底面から前記第１エピタキシャル成長層の上部に達する位置まで充填されたゲートと、
前記第２エピタキシャル成長層の表面で且つ前記トレンチの周辺に形成された第１の導電型のドレーン層と、
前記ゲートに接続されたゲート電極と、
前記ドレーン層に接続されたドレーン電極と、
前記半導体基板に接続されたソース電極とを、備えたことを特徴とする縦形ＭＯＳトランジスタ。 - 前記ゲートの上部に、その上部が前記第２エピタキシャル成長層の上部と一致する酸化膜をさらに有することを特徴とする請求項１記載の縦形ＭＯＳトランジスタ。
- 前記第２エピタキシャル成長層の前記ドレーン層から離れた領域を貫通し、前記第１エピタキシャル成長層の内部に達するように形成された第２の導電型のボディ領域を、有することを特徴とする請求項１記載の縦形ＭＯＳトランジスタ。
- 前記第１エピタキシャル成長層と前記第２エピタキシャル成長層との接合部に形成された第２の導電型の第１ボディ領域と、前記第２エピタキシャル成長層の内部に前記第１ボディ領域に接触するように形成された第２ボディ領域とを、有することを特徴とする請求項１記載の縦形ＭＯＳトランジスタ。
- 第１の導電型の半導体基板と、
前記半導体基板上に形成された第２の導電型のエピタキシャル成長層と、
前記エピタキシャル成長層を貫通し、前記半導体基板の内部に達するように形成されたトレンチと、
前記エピタキシャル成長層の表面及び前記トレンチの壁面に沿って形成されたゲート酸化膜と、
前記エピタキシャル成長層の表面で且つ前記トレンチの周辺の所望の領域に形成された第１の導電型の拡散層と、
前記拡散層の表面で且つ前記トレンチの周辺に形成された第１の導電型のドレーン層と、前記ゲート酸化膜に囲まれるように前記トレンチ中に充填され、上部が前記第１の導電型の拡散層下部まで削除されているゲートと、
前記エピタキシャル成長層の表面の所望の領域に形成された第２の導電型のボディ領域とを、備えたことを特徴とする縦形ＭＯＳトランジスタ。 - 前記半導体基板と前記第１エピタキシャル成長層との接合部に形成された第２の導電型の高濃度のボディ領域を有することを特徴とする請求項１記載の縦形ＭＯＳトランジスタ。
- 前記トレンチはＵ形に形成され、
前記ゲート酸化膜は、前記トレンチの底面に沿って形成された部分が側壁に沿って形成された部分よりも厚く形成されていることを特徴とする請求項１乃至６のいずれか１項に記載の縦形ＭＯＳトランジスタ。 - 第１の導電型の半導体基板上に第２の導電型の第１エピタキシャル成長層を形成する第１エピタキシャル成長層形成工程と、
前記第１エピタキシャル成長層上に第１の導電型の第２エピタキシャル成長層を形成する第２エピタキシャル成長層形成工程と、
前記第２エピタキシャル成長層上のトレンチ形成予定領域から該第２エピタキシャル成長層及び前記第１エピタキシャル成長層を貫通し、前記半導体基板の内部まで異方性エッチングを行い、トレンチを形成するトレンチ形成工程と、
前記第２エピタキシャル成長層の表面及び前記トレンチの壁面に沿ってゲート酸化膜を形成するゲート酸化膜形成工程と、
前記ゲート酸化膜上に多結晶シリコン層を堆積する多結晶シリコン層堆積工程と、
前記多結晶シリコン層に対して上部が前記第１エピタキシャル成長層の上部まで達するようにエッチングを行い、前記トレンチ内にゲートを形成するゲート形成工程と、
前記第２エピタキシャル成長層の表面で且つ前記トレンチの周辺に第１の導電型のドレーン層を形成するドレーン層形成工程とを有する縦形ＭＯＳトランジスタの製造方法。 - 請求項８記載の第１エピタキシャル成長層形成工程、第２エピタキシャル成長層形成工程、トレンチ形成工程、ゲート酸化膜形成工程及び多結晶シリコン層堆積工程と、
前記多結晶シリコン膜に対してエッチングを行い、前記トレンチ内にゲートを形成するゲート形成工程と、
前記ゲートに対して上部が前記第１エピタキシャル成長層の上部まで達するよ
うに酸化を行うゲート酸化工程と、
請求項８記載のドレーン層形成工程とを有する縦形ＭＯＳトランジスタの製造方法。 - 請求項８記載の第１エピタキシャル成長層形成工程、第２エピタキシャル成長層形成工程、トレンチ形成工程、ゲート酸化膜形成工程、多結晶シリコン層堆積工程、ゲート形成工程及びドレーン層形成工程と、
前記第２エピタキシャル成長層を貫通し、前記第１エピタキシャル成長層の内部に達するように第２の導電型のボディ領域を形成するボディ領域形成工程とを有する縦形ＭＯＳトランジスタの製造方法。 - 請求項８記載の第１エピタキシャル成長層形成工程と、
前記第１エピタキシャル成長層の表面の所望の領域に第２の導電型の第１ボディ領域を形成する第１ボディ領域形成工程と、
前記第１エピタキシャル成長層及び第１ボディ領域上に第１の導電型の第２エピタキシャル成長層を形成する第２エピタキシャル成長層形成工程と、
請求項８記載のトレンチ形成工程、ゲート酸化膜形成工程、多結晶シリコン層堆積工程、ゲート形成工程及びドレーン層形成工程と、
前記第２エピタキシャル成長層の内部の前記ドレーン層から任意の距離だけ離れた領域に前記第１ボディ領域に接触するように第２ボディ領域を形成する第２ボディ領域形成工程とを有する縦形ＭＯＳトランジスタの製造方法。 - 第１の導電型の半導体基板上に第２の導電型のエピタキシャル成長層を形成するエピタキシャル成長層形成工程と、
前記エピタキシャル成長層上のトレンチ形成予定領域から該エピタキシャル成長層を貫通し、前記半導体基板の内部まで異方性エッチングを行い、トレンチを形成するトレンチ形成工程と、
前記エピタキシャル成長層の表面及び前記トレンチの壁面に沿ってゲート酸化膜を形成するゲート酸化膜形成工程と、
前記ゲート酸化膜上に多結晶シリコン層を堆積する多結晶シリコン層堆積工程と、
前記多結晶シリコン層に対して任意量のエッチングを行い、前記トレンチ内にゲートを形成するゲート形成工程と、
前記エピタキシャル成長層の表面で且つ前記トレンチの周辺の所望の領域に第１の導電型の拡散層を、前記ゲート上部に達するまでの深さで形成する拡散層形成工程と、
前記拡散層の表面で且つ前記トレンチの周辺に第１の導電型のドレーン層を形成するドレーン層形成工程と、
前記エピタキシャル成長層の表面の所望の領域に第２の導電型のボディ領域を形成するボディ領域形成工程とを有する縦形ＭＯＳトランジスタの製造方法。 - 第１の導電型の半導体基板上に第２の導電型の第１エピタキシャル成長層を形成する第１エピタキシャル成長層形成工程と、
前記第１エピタキシャル成長層中に前記半導体基板に接触するように第２の導電型のボディ領域を形成するボディ領域形成工程と、
前記第１エピタキシャル成長層上に第１の導電型の第２エピタキシャル成長層を形成する第２エピタキシャル成長層形成工程と、
前記第２エピタキシャル成長層上のトレンチ形成予定領域から該第２エピタキシャル成長層及び前記第１エピタキシャル成長層を貫通し、前記半導体基板の内部まで異方性エッチングを行い、トレンチを形成するトレンチ形成工程と、
前記第２エピタキシャル成長層の表面及び前記トレンチの壁面に沿ってゲート酸化膜を形成するゲート酸化膜形成工程と、
前記ゲート酸化膜上に多結晶シリコン層を堆積する多結晶シリコン層堆積工程と、
前記多結晶シリコン層に対して、上部が前記第１エピタキシャル成長層の上部まで達するようにエッチングを行い、前記トレンチ内にゲートを形成するゲート形成工程と、
前記第２エピタキシャル成長層の表面で且つ前記トレンチの周辺に第１の導電型のドレーン層を形成するドレーン層形成工程とを有する縦形ＭＯＳトランジスタの製造方法。 - 第１の導電型の半導体基板上に第１の導電型の第１エピタキシャル成長層を形成する第１エピタキシャル成長層形成工程と、
前記第１エピタキシャル成長層中の所望の領域に前記半導体基板に接触するように第２の導電型のボディ領域を形成するボディ領域形成工程と、
前記第１エピタキシャル成長層中の前記ボディ領域以外の領域に第１の導電型の高濃度拡散領域を形成する高濃度拡散領域形成工程と、
前記第１エピタキシャル成長層上に第２の導電型の第２エピタキシャル成長層を形成する第２エピタキシャル成長層形成工程と、
前記第２エピタキシャル成長層上に第１の導電型の第３エピタキシャル成長層を形成する第３エピタキシャル成長層形成工程と、
前記第３エピタキシャル成長層上のトレンチ形成予定領域から該第３エピタキシャル成長層及び前記第２エピタキシャル成長層を貫通し、前記第１エピタキシャル成長層の内部まで異方性エッチングを行い、トレンチを形成するトレンチ形成工程と、
前記第３エピタキシャル成長層の表面及び前記トレンチの壁面に沿ってゲート酸化膜を形成するゲート酸化膜形成工程と、
前記ゲート酸化膜上に多結晶シリコン層を堆積する多結晶シリコン層堆積工程と、
前記多結晶シリコン層に対して、上部が前記第２エピタキシャル成長層の上部まで達するようにエッチングを行い、前記トレンチ内にゲートを形成するゲート形成工程と、
前記第３エピタキシャル成長層の表面で且つ前記トレンチの周辺に第１の導電型のドレーン層を形成するドレーン層形成工程とを有する縦形ＭＯＳトランジスタの製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000080755A JP3910335B2 (ja) | 2000-03-22 | 2000-03-22 | 縦形ｍｏｓトランジスタ及びその製造方法 |
| US09/767,505 US6511885B2 (en) | 2000-03-22 | 2001-01-23 | Vertical MOS transistor and method of manufacturing the same |
| CNB011116900A CN1227745C (zh) | 2000-03-22 | 2001-03-22 | 垂直金属－氧化物－半导体晶体管及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000080755A JP3910335B2 (ja) | 2000-03-22 | 2000-03-22 | 縦形ｍｏｓトランジスタ及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001267571A JP2001267571A (ja) | 2001-09-28 |
| JP3910335B2 true JP3910335B2 (ja) | 2007-04-25 |
Family
ID=18597815
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000080755A Expired - Fee Related JP3910335B2 (ja) | 2000-03-22 | 2000-03-22 | 縦形ｍｏｓトランジスタ及びその製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6511885B2 (ja) |
| JP (1) | JP3910335B2 (ja) |
| CN (1) | CN1227745C (ja) |
Families Citing this family (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7084456B2 (en) * | 1999-05-25 | 2006-08-01 | Advanced Analogic Technologies, Inc. | Trench MOSFET with recessed clamping diode using graded doping |
| US6445037B1 (en) * | 2000-09-28 | 2002-09-03 | General Semiconductor, Inc. | Trench DMOS transistor having lightly doped source structure |
| US6716709B1 (en) * | 2002-12-31 | 2004-04-06 | Texas Instruments Incorporated | Transistors formed with grid or island implantation masks to form reduced diffusion-depth regions without additional masks and process steps |
| US7279743B2 (en) | 2003-12-02 | 2007-10-09 | Vishay-Siliconix | Closed cell trench metal-oxide-semiconductor field effect transistor |
| US8183629B2 (en) * | 2004-05-13 | 2012-05-22 | Vishay-Siliconix | Stacked trench metal-oxide-semiconductor field effect transistor device |
| US6906380B1 (en) | 2004-05-13 | 2005-06-14 | Vishay-Siliconix | Drain side gate trench metal-oxide-semiconductor field effect transistor |
| CN100517719C (zh) * | 2004-06-30 | 2009-07-22 | 先进模拟科技公司 | 有凹进箝位二极管的沟槽金属氧化物半导体场效应晶体管 |
| DE112005003584B4 (de) * | 2005-05-24 | 2011-06-16 | Vishay-Siliconix, Santa Clara | Verfahren zum Herstellen eines Trench-Metalloxid-Halbleiter-Feldeffekttransistors |
| US8471390B2 (en) * | 2006-05-12 | 2013-06-25 | Vishay-Siliconix | Power MOSFET contact metallization |
| KR100868542B1 (ko) * | 2006-12-29 | 2008-11-13 | 어드밴스드 아날로직 테크놀로지스 인코퍼레이티드 | 리세스된 클램핑 다이오드를 구비한 트렌치 ｍｏｓｆｅｔ |
| US8368126B2 (en) * | 2007-04-19 | 2013-02-05 | Vishay-Siliconix | Trench metal oxide semiconductor with recessed trench material and remote contacts |
| US7960782B2 (en) * | 2007-12-26 | 2011-06-14 | Rohm Co., Ltd. | Nitride semiconductor device and method for producing nitride semiconductor device |
| US20090267140A1 (en) * | 2008-04-29 | 2009-10-29 | Fu-Yuan Hsieh | Mosfet structure with guard ring |
| US8164139B2 (en) * | 2008-04-29 | 2012-04-24 | Force Mos Technology Co., Ltd. | MOSFET structure with guard ring |
| CN101567320B (zh) * | 2009-06-04 | 2012-06-20 | 上海宏力半导体制造有限公司 | 功率mos晶体管的制造方法 |
| US10205017B2 (en) * | 2009-06-17 | 2019-02-12 | Alpha And Omega Semiconductor Incorporated | Bottom source NMOS triggered Zener clamp for configuring an ultra-low voltage transient voltage suppressor (TVS) |
| JP5597963B2 (ja) * | 2009-10-09 | 2014-10-01 | 富士電機株式会社 | 半導体装置 |
| US9306056B2 (en) | 2009-10-30 | 2016-04-05 | Vishay-Siliconix | Semiconductor device with trench-like feed-throughs |
| US8604525B2 (en) | 2009-11-02 | 2013-12-10 | Vishay-Siliconix | Transistor structure with feed-through source-to-substrate contact |
| KR101095802B1 (ko) * | 2010-01-07 | 2011-12-21 | 주식회사 하이닉스반도체 | 반도체 소자 및 그의 제조 방법 |
| JP6022777B2 (ja) * | 2012-02-28 | 2016-11-09 | エスアイアイ・セミコンダクタ株式会社 | 半導体装置の製造方法 |
| JP2015220408A (ja) * | 2014-05-20 | 2015-12-07 | 住友電気工業株式会社 | 炭化珪素半導体装置およびその製造方法 |
| US9425304B2 (en) | 2014-08-21 | 2016-08-23 | Vishay-Siliconix | Transistor structure with improved unclamped inductive switching immunity |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4992390A (en) * | 1989-07-06 | 1991-02-12 | General Electric Company | Trench gate structure with thick bottom oxide |
| JPH07122749A (ja) * | 1993-09-01 | 1995-05-12 | Toshiba Corp | 半導体装置及びその製造方法 |
| JP3481287B2 (ja) * | 1994-02-24 | 2003-12-22 | 三菱電機株式会社 | 半導体装置の製造方法 |
| US6198127B1 (en) * | 1999-05-19 | 2001-03-06 | Intersil Corporation | MOS-gated power device having extended trench and doping zone and process for forming same |
-
2000
- 2000-03-22 JP JP2000080755A patent/JP3910335B2/ja not_active Expired - Fee Related
-
2001
- 2001-01-23 US US09/767,505 patent/US6511885B2/en not_active Expired - Lifetime
- 2001-03-22 CN CNB011116900A patent/CN1227745C/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001267571A (ja) | 2001-09-28 |
| US20010023959A1 (en) | 2001-09-27 |
| CN1314713A (zh) | 2001-09-26 |
| CN1227745C (zh) | 2005-11-16 |
| US6511885B2 (en) | 2003-01-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3910335B2 (ja) | 縦形ｍｏｓトランジスタ及びその製造方法 | |
| JP3575596B2 (ja) | ダブルゲート集積回路を作製する方法及びダブルゲート金属酸化物半導体トランジスタを作製する方法 | |
| JP3949869B2 (ja) | 縦形ｍｏｓトランジスタ及びその製造方法 | |
| TWI421951B (zh) | 以不對稱間隔物作為閘極之橫向擴散金屬氧化物半導體（ｌｄｍｏｓ）電晶體 | |
| US20110284951A1 (en) | Semiconductor device and method of manufacturing the semiconductor device | |
| US5882966A (en) | BiDMOS semiconductor device and method of fabricating the same | |
| US6515319B2 (en) | Field-effect-controlled transistor and method for fabricating the transistor | |
| JPH0823092A (ja) | 半導体装置およびその製造方法 | |
| CN110957370B (zh) | 横向双扩散晶体管的制造方法 | |
| JP2009065150A (ja) | トレンチトランジスタ及びその形成方法 | |
| CN109712878B (zh) | 场效应管及半导体器件的制造方法 | |
| WO2024229878A1 (zh) | 一种具有掩埋式场限环的分栅碳化硅器件及其制备方法 | |
| JP2005032930A (ja) | 半導体装置及びその製造方法 | |
| WO2023108789A1 (zh) | 一种半导体器件及其制造方法 | |
| JPH06334146A (ja) | 半導体装置 | |
| JPH10335660A (ja) | 半導体装置およびその製造方法 | |
| JP5738094B2 (ja) | 半導体装置の製造方法 | |
| JPS60229374A (ja) | 半導体装置およびその製造方法 | |
| CN111933700A (zh) | 功率半导体器件及其制造方法 | |
| TW202111944A (zh) | 高電壓電晶體結構及其製造方法 | |
| JP2731811B2 (ja) | 柱状バイポーラトランジスターおよびその製造方法 | |
| JPH0575132A (ja) | 縦型ｍｏｓトランジスタ及びその製造方法 | |
| CN114639737B (zh) | Ldmos器件及其制作方法 | |
| CN113889408B (zh) | 一种屏蔽栅型igbt器件的制造方法 | |
| CN108630547B (zh) | Finfet器件及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20031208 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20040303 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041217 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061024 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061225 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070123 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070124 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 3910335 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100202 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110202 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110202 Year of fee payment: 4 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: R3D03 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110202 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120202 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130202 Year of fee payment: 6 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |