JP3910315B2

JP3910315B2 - Liquid crystal display

Info

Publication number: JP3910315B2
Application number: JP23016499A
Authority: JP
Inventors: エバン・ジョージ・コルガン; ジェームス・ルイス・レバイン; マイケル・アラン・スチャッパート
Original assignee: International Business Machines Corp
Current assignee: International Business Machines Corp
Priority date: 1998-08-18
Filing date: 1999-08-17
Publication date: 2007-04-25
Anticipated expiration: 2019-08-17
Also published as: JP2000089911A; KR20000016925A; CN1245297A; KR100347738B1; US6204897B1; TW499593B; CN1115586C

Description

【０００１】
【発明の属する技術分野】
本発明は、タッチ位置を測定する手段を用いる液晶表示装置（ＬＣＤ）に関し、特に、こうしたタッチ位置測定手段がＬＣＤの基板内に一体化されるＬＣＤに関する。
【０００２】
【従来の技術】
表面をタッチする対象物または人の位置を決定するタッチ入力システムは、様々なアプリケーションにおいて使用され、タッチ位置が高精度に決定されることを要求する。通常、これらの装置は透明であり、コンピュータ表示装置上において直接適合する。ＣＲＴまたはフラット・パネル・ディスプレイ上において適合するこうしたアドオン・タッチ・スクリーンの例は、C．Skiptonによる"You can touch this! Touch screens deliver multimedia to masses"、New Media、February 10、1997、p．39-42で見い出される。アドオン・タッチ・スクリーンは、タッチ位置を決定するために様々な方法を使用する。通常、こうしたシステムの表面は、本質的に一様な抵抗率を有する層を含み、電極が表面の縁部に接続される。電極は通常、表面よりも高い電導率の材料からなり、しばしば表面上に特定のパターンでシルク・スクリーン印刷される。位置を決定するためにしばしば使用される方法は、第１の方向に電位を印加し、次に表面を横断して、第１の方向と直交する第２の方向に電位を印加する。Shintaroらによる米国特許第３５９１７１８号、及びNakamuraらによる米国特許第４６４９２３２号で述べられるように、ｘ及びｙ位置が、（絶縁層を通じて）容量結合される電圧測定用プローブを用いて決定される。人体が印加ＡＣ信号をグラウンドに短絡するので、指のタッチ位置（以下、フィンガ・タッチ位置）が、電極を通じる電流フローをモニタすることにより決定されるが、これは指との間の小キャパシタンスにより、システム内の漂遊電流が非常に小さいことを要求する。Pepper,Jrによる米国特許第４２９３７３４号は、代替アプローチについて述べており、これはｉ）ＡＣ信号により４辺に電力を供給し、電極電流の比によりフィンガ・タッチ位置を決定するか、ｉｉ）角部を接地し、パワーを印加されたスタイラスにより誘起される電流を、角部において測定することによる。Greniasらによる米国特許第４６８６３３２号では、間隔をあけて設けられる２つの導体プレーンを含む、アドオン・タッチ・スクリーンが述べられている。フィンガ・タッチ位置は、フィンガ・タッチによる導体プレーンのキャパシタンスの変化を検出することにより決定される。最後に、米国特許第４３７１７４６号では、抵抗性タッチ表面下に（またはそれを部分的に取り囲んで）導電材料の保護層を含むアドオン・タッチ・パネルが述べられている。アドオン・パネルの保護層は、抵抗性タッチ表面に加えられる信号と同じ振幅及び位相の信号により活動化され、抵抗性タッチ表面のグラウンドの有効キャパシタンスを本質的に低減する。
【０００３】
こうしたアドオン・タッチ・スクリーンの欠点は、それらが表示ユニットの重量及びサイズを増加することであり、これはノートブック・コンピュータなどの携帯用アプリケーションで使用する際、大きな欠点となる。更に、表示装置とコンピュータとの通信には使用可能なカード・スロットや、直列または並列ポート・アダプタが必要とされる。これらの欠点は、タッチ・センサをＬＣ表示装置内に一体化することにより、多大に軽減される。液晶表示装置、とりわけ携帯用アプリケーションに適用するため、容量性タッチ技術はそのコンパクト性及び高透過率（８５％乃至９０％）により、最適である。抵抗性タッチ技術は、インジウムすず酸化物（ＩＴＯ）の（１つではなく）２つの層を必要とし、５５％乃至７５％の透過率しか有さない。
【０００４】
通常、カラーＬＣ表示装置では、ビューアの方向に向けられるガラス基板が、液晶材料に接触する内面上に設けられるカラー・フィルタを有し、カラー・フィルタ基板（ＣＦ）が縁部に沿って第２のガラス基板に接着され、これがＬＣ表示装置をアドレス指定するための能動（または受動）マトリックスを含む。カラー・フィルタは通常、黒いマトリックス材料（クロムまたは酸化クロムなど）、顔料または染料を含むポリマ層、及び表示装置の共通電極として使用されるＩＴＯ層（能動マトリックス表示装置または受動マトリックス表示装置では、ライン状にパターニングされ、表示装置をアドレス指定するために使用される）から構成される（これについては、T．Kosekiらによる"Color filter for 10．4 in. diagonal 4096-color thin-film-transistor liquid crystal displays"、IBM J．Res．Develop．Vol．36 No．1 January 1992を参照のこと）。更に、Tsutsumiらによる米国特許第５２７８００９号で述べられるように、ＩＴＯ共通電極の付着以前に透明な光感応オーバコート層が、着色領域を平坦化するためにしばしば使用される。
【０００５】
ＬＣＤの上側のガラス基板（例えばカラー・フィルタを含む基板）を変更することにより、容量性センシングを用いるスタイラス入力を可能にする、２つの報告が存在する。J．H．Kimらによる刊行物"A design of the position-sensitive TFT-LCD for pen applications"、SID'97、p．87-90では、カラー・フィルタ内の導電性の黒マトリックス（ＢＭ）層が、オーバコート層によりＩＴＯ共通電極から分離され、ＡＣ信号が黒マトリックスに印加される。補正抵抗がアレイの外側に形成されて、電界を線形化し、印加電界の方向（Ｘ及びＹ）が交互にされて、スタイラス位置がテザー・スタイラス（tethered stylus）に容量結合される電圧を測定することにより決定される。黒マトリックスへの入力信号の約半分の振幅を有する大きな信号が、ＩＴＯ共通電極層上に誘起される。
【０００６】
H．Ikedaらによる刊行物"A New TFT-LCD with Build-in Digitizing Function"、ISW'97、p．199-202では、スタイラス入力のための抵抗層として、ＩＴＯ共通電極を使用する６．６インチＶＧＡ反射ゲストホストＡＭＬＣＤが述べられている。ＩＴＯ共通電極に対してＤＣバイアスに加え、ＡＣ信号電圧勾配がＸまたはＹ方向に交互に印加される。各縁部に沿って、別々のＡｌ帯状電極を使用することにより、電界の特定の線形化が達成される。帯状電極は、２．５ｍｍの中心上の幅０．２５ｍｍ×長さ１ｍｍのＩＴＯ抵抗器により、能動領域に接続される。Ａｌの抵抗率は、過度な電力消費無しに、最善の線形化のために調整される。電界がテザー・スタイラスから容量的に測定され、表示装置上の典型的な位置に対して予め測定され、コンピュータに記憶されたデータを用いて、位置が決定される。
【０００７】
これらの一体化構造のいずれも、ＬＣＤの基板と人体の一部（指やつま先など）との接触位置を測定するには適切でない。なぜなら、信号層とＩＴＯ共通電極間（Kimら）、または薄膜トランジスタ（ＴＦＴ）アレイ内の配線（Ikedaら）間の容量結合（すなわち有効キャパシタンス）が、基板と人体間の容量結合（有効キャパシタンス）よりも遥かに強いからである。
【０００８】
【発明が解決しようとする課題】
従って、基板と人体の一部（指やつま先など）との接触位置を測定するために好適な、ＬＣＤの基板内に一体化される構造を開発することが望まれる。
【０００９】
更に、信号層の線形化を提供するために、ＬＣＤの基板に経済的に一体化されうる構造を開発することが待望される。
【００１０】
【課題を解決するための手段】
従来技術の上述の問題及び関連問題が、基板上に一体化された信号層を有する液晶表示装置を提供する本発明の原理により解決される。回路が信号層に印加される信号に対する応答にもとづき、タッチ位置を導出する。少なくとも１つの抵抗器が、基板上に一体化される。抵抗器は信号層と回路との間に結合される。抵抗器は信号層と一緒に形成される。好適には、抵抗器は、信号層の抵抗を垂直方向及び水平方向に線形化する抵抗回路網の一部である。
【００１１】
【発明の実施の形態】
図１は、ピクセル電極２６（陰影領域）が表示装置のサブピクセル（６個示される）の下に形成される、従来の液晶表示装置の上面図である。通常、ピクセルは３つの隣接するレッド（Ｒ）、グリーン（Ｇ）、及びブルー（Ｂ）のサブピクセルにより表される（すなわち、３つの隣接するサブピクセルが、ピクセル電極２６上に形成されるＲ、Ｇ、Ｂカラー・マトリックスを有する）。サブピクセルは、ゲート・ライン３２（３本示される）と、データ・ライン３１（４本示される）間に形成される。
【００１２】
図２は、図１の従来の液晶表示装置の部分断面図である。表示装置は、ガラスなどの透明材料からなる第１の基板２２（以下では底部基板として参照）、及び第２の基板２４（以下では頂部基板として参照）を含む。２つの基板は互いに平行になるように、高精度に構成される。通常、基板２２、２４は、直径約１μｍ乃至２０μｍ（通常３μｍ乃至５μｍ）を有するプラスチック製のスペーサ・ボールにより互いに分離され、それらの縁部（図示せず）において封止されて、両者間に閉じられた内部空間を画定する。第１の基板２２はその上に、液晶表示装置のサブピクセルを画定するピクセル電極２６のアレイを付着される。更に、電極膜を付着されない基板２２上の選択領域には、ダイオードや薄膜トランジスタ（ＴＦＴ）３０などの半導体素子が形成される。周知のように、各サブピクセルに対して、１つ以上のＴＦＴ３０が存在する。ＴＦＴ３０は各々、導電性ゲート・ライン３２（図示せず）及び導電性データ・ライン３１により制御され、これらは通常、各ＴＦＴ３０のソースが１つのそれぞれの電極２６に電気的に接続される以外は、電極２６に電気的に接続されないように、基板２２上に付着される。ゲート・ライン３２（図示せず）及びデータ・ライン３１もまた、交差領域において、互いに電気的に絶縁される。第２の基板２４は通常、カラー・マトリックス層２３上に付着される。カラー・マトリックス層２３では通常、Ｒ、ＧまたはＢカラー・マトリックス材料２３−２が、黒マトリックス材料２３−１と交互配置される。黒マトリックス材料２３−１が、ＴＦＴ３０、データ・ライン３１及びゲート・ライン３２（図示せず）の反対側に配置され、これらの要素を周辺入射光から遮断し、ピクセル領域の外側での光漏洩を防止する。カラー・マトリックス材料２３−２は、ピクセル電極２６の反対側に配置される。更に、共通電極２８が通常、カラー・マトリックス層２３上に形成される。上述のように、透明な光感応オーバコート層２５が、共通電極の付着以前にカラー・マトリックス材料に付着され、着色領域を平坦化する。共通電極２８は好適には、インジウムすず酸化物（ＩＴＯ）や他の好適な材料などの導電材料の薄い透明層からなる。
【００１３】
液晶材料３６は、基板２２と基板２４間の空間を充填する。材料の性質は、以下で詳述するように、液晶表示装置２０の動作モードに依存する。液晶表示装置の内部表面は、それぞれアライメント層３８及び４０により被覆され、液晶材料３６の分子のための境界条件を提供する。基板２２及び２４の外部表面には、それぞれ光補償膜４２及び４４が配置され得る。最後に、それぞれの偏光膜４６及び４８が、補償膜４２及び４４上にそれぞれ付着されるか（光補償膜が使用される場合）、基板２２及び２４上にそれぞれ付着される（光補償膜が使用されない場合）。
【００１４】
図２に示されるタイプの従来の液晶表示装置は、底部基板２２の背後に配置される光源（図示せず）により照射され、頂部基板２４の上方から見られる。
【００１５】
サブピクセルの概略図が図３に示され、ここでは参照番号が図１及び図２と対応して、同一の意味を有する。コンデンサ１１１は、ピクセル電極２６と共通電極２８間に挟まれる液晶材料３６のキャパシタンスを示す。セルは記憶コンデンサ１２０を含み得、これは液晶キャパシタンス１１１と並列なキャパシタンスを提供し、表示装置内の全ての記憶コンデンサに共通のライン１２１上で終端する。記憶コンデンサの別の代替設計は、ピクセル電極２６とゲート・ライン３２間に配置される記憶コンデンサ１２２である。
【００１６】
しきい値電圧より低い電圧がゲート・ライン３２に印加されるとき、ＴＦＴ３０はオフ状態となり、データ・ライン３１及びピクセル電極２６上の電位は互いに分離される。しきい値電圧よりも高い電圧がゲート・ライン３２に印加されるとき、ＴＦＴ３０はオン状態（低インピーダンス状態）となり、データ・ライン３１上の電圧がピクセル電極２６を充電することを可能にする。データ・ライン３１に印加される電圧は、ピクセル電極２６に異なる電圧が印加されるように、変化し得る。ピクセル電極２６に印加される電圧と、共通電極２８の電圧との間の電位差は、セルの液晶分子の方位を制御する。ピクセル電極２６に印加される電圧と、共通電極２８の電圧との間の電位差の変化により、セルの液晶分子の方位が制御され、それにより異なる量の光が液晶を横断して透過し、光のグレー・スケールの表示を生成する。
【００１７】
本発明はタッチ（及びスタイラス）入力機能を、表示装置の頂部基板２４内に一体化する。こうした機能の概略図が、図４に示される。より詳細には、パターニングされ得る導電層が、頂部基板２４内に一体化される。以下では信号層として参照される導電層が、頂部基板２４の共通電極２８から電気的に分離される。信号発生器が信号を信号層の角部に供給し、各角部に流れる電流が測定される。ユーザが人体の一部（例えば指またはつま先）または道具（例えば導電スタイラスの指示端部）により、頂部基板２４に接触するとき、容量結合によりＲ−Ｃ網が形成され、角部から信号層を通じて接触ポイントに向けて電流が流れる。タッチ位置（すなわち接触ポイント）が、信号層の角部における電流から導出され得る。或いは、信号を信号層の角部に印加する代わりに、道具（スタイラスなど）の先端部が信号を伝え、信号層の角部の電流が測定され得る。この場合、道具の先端部が頂部基板２４に接触する（または接近する）と、容量結合によりＲ−Ｃ網が形成され、角部に電流が流れる。道具の位置が信号層の角部の電流から導出され得る。信号層の角部の電流からタッチ位置を導出する回路の例が、Pepper,Jrによる米国特許第４２９３７３４号で述べられている。この回路は表示パネル内に一体化され得るか、信号層の角部に電気的に結合される集積回路上に提供され得る。
【００１８】
本発明によれば、信号層及び保護プレーン層として示される第２の導電層が、表示装置の頂部基板２４内に一体化され、タッチ入力をセンスするために使用される。非導電絶縁層が信号層と保護プレーン層間に配置される。保護プレーン層は信号層と共通電極間に配置される。図４に関連して上述したように、信号層の角部は信号により駆動され、各角部の電流が測定される。タッチ入力の位置（すなわち接触ポイント）が、信号層の角部において測定された電流から導出される。更に、保護プレーン層が信号により駆動され、それにより信号層と共通電極間の容量負荷が低減され、更に共通電極から信号層への雑音電流の容量結合を低下させるかまたは除去する。保護プレーン層に印加される信号は、信号層に印加される信号の振幅をスケーリングすることにより、または位相シフトすることにより、導出され得る。或いは、信号層に印加される信号が、保護プレーン層に印加される信号をスケーリングすることにより、または位相シフトすることにより、導出され得る。
【００１９】
信号層及び保護プレーン層に対して信号を生成する回路の例が、図２６に示される。説明の都合上、信号層、保護プレーン層及び共通電極が平らな表面として示される。回路は基準信号となる発振器を含む。信号層及び保護プレーン層の有効信号は、有効信号が信号層及び保護プレーン層にそれぞれ印加されるとき、整合する振幅及び位相を有するように、基準信号をスケーリングまたは位相シフトすることにより生成される。更に、信号層を駆動するために電流が要求されないことが好ましい。換言すると、指や他の人体部分などの容量負荷が信号層と接近するときだけ、電流が信号層に流れることが好ましい。信号層に対する有効信号は、信号層の角部に印加される。更に、各角部はその角部の電流フローを測定し、タッチ位置を導出するための回路を含む。こうした回路の例が、Pepper、Jrによる米国特許第４２９３７３４号で述べられている。更に、保護プレーン層に対する有効信号が、共通電極に印加される駆動信号にもとづく信号（好適には駆動信号を反転、スケーリング、または位相シフトすることによる）に加算され、共通電極から信号層への雑音電流の容量結合を低下させる。説明の都合上、図１２は、信号層及び保護プレーン層の角部の１つに適用可能な回路を示す。同様の回路（または図１２に示される回路の一部）が、信号を信号層及び保護プレーン層の他の角部にそれぞれ印加するために使用され、それにより信号層の角部の電流からタッチ位置を導出する。
【００２０】
信号を信号層の角部に印加する代わりに、道具の先端部が信号を伝達し、信号層の角部の電流が測定されてもよい。この場合、道具の位置が信号層の角部の電流から導出される。前のケースと異なり、共通電極２８からの雑音が信号層に結合することを阻止するために、保護プレーン層が接地され得る。或いは、共通電極２８に印加される信号の振幅を反転またはスケーリングし、結果の信号を保護プレーン層に印加することにより、信号層に結合する共通電極２８からの雑音を積極的に相殺することが有益かも知れない。しかしながら、共通電極雑音が問題とならない場合、信号層に対する負荷を最小化するために、保護プレーン層が浮遊状態に維持され得る。
【００２１】
図５は、パターニングされた導電性の黒マトリックス層２３−１が、信号層として使用される本発明の実施例を示す。通常通り、パターン化黒マトリックス層２３−１は、頂部基板２４上に形成されるカラー・マトリックス層２３の一部である。パターン化導電性黒マトリックス層２３−１は、クロムまたは酸化クロムか、低反射率を有し、光の透過を妨げる他の好適な材料から形成され得る。透明な非導電絶縁層６１が、パターン化黒マトリックス材料２３−１上に形成される。透明な非導電絶縁層６１は、アクリル樹脂、ベンゾシクロブテン（ＢＣＢ）または他の好適な材料などの、透明なオーバコート・ポリマから形成され得る。連続的な保護プレーン層６３が、次に絶縁層６１上に形成される。保護プレーン層は、ＩＴＯまたは他の好適な材料などの透明な導電材料から形成され得る。黒マトリックス層２３−１と保護プレーン層６３間の距離は、好適には２μｍ乃至５μｍである。第２の透明な非導電絶縁層６５が、保護プレーン層６３上に形成される。第２の透明な非導電絶縁層６５は、アクリル樹脂、ベンゾシクロブテンまたは他の好適な材料などの、透明なオーバコート・ポリマから形成され得る。次に、共通電極２８が第２の絶縁層６５上に形成される。保護プレーン層６３と共通電極２８間の距離は、好適には２乃至５μｍである。
【００２２】
図６は、パターン化導電性黒マトリックス層２３−１が、保護プレーン層として使用される本発明の実施例を示す。より詳細には、信号層７１が頂部基板２４上に形成される。信号層７１はＩＴＯなどの透明な導電材料、或いはクロムまたは酸化クロムなどの不透明な導電材料（または低反射率を有し、光の透過を妨げる他の好適な材料）から形成され得る。透明な非導電絶縁層７３が、信号層７１上に形成される。透明な非導電絶縁層は、アクリル樹脂、ベンゾシクロブテンまたは他の好適な材料などの、透明なオーバコート・ポリマから形成され得る。次にカラー・マトリックス層２３が、絶縁層７３上に形成される。通常通り、パターン化黒マトリックス層２３−１は、カラー・マトリックス層２３の一部である。パターン化導電性黒マトリックス層２３−１は、クロムまたは酸化クロムか、低反射率を有し、光の透過を妨げる他の好適な材料から形成され得る。更に、パターン化導電性黒マトリックス層２３−１は、タッチ入力のための保護プレーン層として使用される。好適には、黒マトリックス層２３−１のパターニングは、信号層７１のパターニングに位置合わせされる。例えば、図６に示されるように、黒マトリックス層２３−１が信号層７１を覆うようにパターニングされる。信号層７１と黒マトリックス層２３−１との距離は、好適には２μｍ乃至５μｍである。次に、透明な非導電絶縁層７５がカラー・マトリックス層２３上に形成される。透明な非導電絶縁層７５は、アクリル樹脂、ベンゾシクロブテンまたは他の好適な材料などの、透明なオーバコート・ポリマから形成され得る。次に、共通電極２８が絶縁層７５上に形成される。黒マトリックス層２３と共通電極２８間の距離は、好適には２μｍ乃至５μｍである。
【００２３】
好適には、頂部基板２４に一体化される信号層（図５のパターン化黒マトリックス層２３−１、または図６の信号層７１）の縁部における抵抗は、水平（Ｘ）方向及び垂直（Ｙ）方向の両方に線形化される。この場合、タッチ位置（すなわち接触ポイント）の位置（Ｘ、Ｙ）は、角部において測定される電流の比から正確に導出され得る。
【数１】
Ｘ＝（W/2）・｛（I2+I3）（I1+I4）｝／（I1+I2+I3+I4）
【数２】
Ｙ＝（H/2）・｛（I1+I2）（I3+I4）｝／（I1+I2+I3+I4）
【００２４】
これらの単純な式は、信号層の縁部の抵抗が"線形化"される場合に、最も正確である。すなわち、上の２つの角部が正の電圧により駆動され、下の２つの角部が接地される場合、等電位は等間隔のまっすぐな水平線であるべきである。同様に、左側の２つの角部が駆動され、右側の２つの角部が接地される場合、等電位は等間隔の垂直線でなければならない。この要求は基本回路理論から導出され得る。信号層の線形化は、抵抗回路網をパターン化導電層の周囲に結合することにより達成され、それにより、パターン化導電層の抵抗がＸ、Ｙ両方向において線形となるように、抵抗回路網の抵抗値（すなわち抵抗器の幾何）が変化する。一例が図７に示され、そこでは帯状抵抗２０１がパターン化導電層２０３の４辺の各々に沿って配置される。たくさんの抵抗器２０５が図示のように、帯状抵抗２０１とパターン化導電層２０３との間の接続を提供する。更に、抵抗器２０７が図示のように、帯状抵抗１０１と四隅のノードＡ、Ｂ、Ｃ、Ｄとの間の接続を提供する。線形化される抵抗回路網の抵抗値を決定する一般的な方法を次に示す。
【００２５】
図８乃至図１５は、抵抗回路網が図６に示される頂部基板２４に一体化される実施例を示す。より詳細には、最初に頂部基板２４上にパターン化層８１を付着することにより、帯状抵抗２０１及び抵抗器２０５が形成される。パターン化層８１は、ＩＴＯなどの透明な導電材料か、クロムまたは酸化クロム（若しくは低反射率を有し、光の透過を妨げる他の好適な材料）などの不透明な導電材料である。図８及び図９に示されるように、パターン化層８１は好適には、帯状抵抗２０１を画定する帯状領域８３と、抵抗回路網の抵抗器２０５を画定する蛇行領域８５（その１つが示される）とを形成するために、パターニングされる。蛇行領域８５は帯状領域８３をパターン化信号層７１に導電結合する。パターン化層８１は図示のように、図６のパターン化信号層７１と一緒に付着され、パターニングされ得る。
【００２６】
パターン化層８１の付着後、図１０及び図１１に示されるように、透明な非導電絶縁層８７が好適には付着され、パターニングされる。絶縁層８７は、アクリル樹脂またはベンゾシクロブテンなどの透明なポリマである。絶縁層８７が光感応材料から形成される場合、パターニングは光感応材料の露光及び現像により達成される。或いは、通常のフォトリソグラフィ／エッチング技術が、絶縁層８７をパターニングするために使用され得る。絶縁層８７は図示のように、好適には導電層８１の蛇行領域８５を部分的に覆うようにパターニングされる。更に、絶縁層８７は図示のように、図６の絶縁層７３の一部として付着され、パターニングされる。
【００２７】
絶縁層８７の付着後、図１２及び図１３に示されるように、黒マトリックス（ＢＭ）層８９が付着され、パターニングされる。好適には、黒マトリックス層８９はクロム及び酸化クロムの複合含有層であり、最初に酸化クロムが付着される。それにより、背後から見られるとき、黒マトリックス層８９ができる限り黒くなり、それにより表示装置から反射される光の量が低減し、表示コントラスト比が増加する。黒マトリックス層８９は光の十分な吸収を提供し、本質的に光は黒マトリックス層８９を透過することができない。黒マトリックス層８９は好適には、導電層８１の蛇行領域８５を部分的に覆うようにパターニングされるが、図示のように、絶縁層８７により蛇行領域８５から電気的に分離される。更に、黒マトリックス層８９は、図示のように、好適にはパターン化層８１の帯状領域８３上に直接形成されるように、パターニングされる。この複合層（黒マトリックス層８９及び帯状領域８３）が、帯状抵抗２０１を形成する上で有益な低抵抗層を形成する。更に、黒マトリックス層８９は、図示のように、好適には図６の黒マトリックス材料２３−１と一緒に付着され、パターニングされる。パネルのアレイ領域では、黒マトリックス材料２３−１のパターニングは、ＩＴＯピクセル電極領域を除き、光の透過を遮るように設計される。ピクセル電極領域では、能動マトリックスが液晶にかかる印加電圧を制御し、正しいグレースケールを選択する。
【００２８】
黒マトリックス層８９の付着後、図１４及び図１５に示されるように、図６のカラー・フィルタ材料２３−２（レッド、グリーン、ブルー要素を含む）、絶縁層７５及び共通電極２８が付着され、パターニングされる。
【００２９】
図１６乃至図２３は、抵抗回路網が図５に示される頂部基板２４内に一体化される実施例を示す。より詳細には、最初にパターン化層９１を頂部基板２４上に付着することにより、帯状抵抗２０１及び抵抗器２０５が形成される。パターン化層９１は、クロムまたは酸化クロム（若しくは低反射率を有し、光の透過を妨げる他の好適な材料）などの不透明な導電材料である。図１６及び図１７に示されるように、パターン化層９１は好適には、帯状抵抗２０１を画定する帯状領域９３と、抵抗回路網の抵抗器２０５を画定する蛇行領域９５（その１つが示される）とを形成するために、パターニングされる。蛇行領域９５は、帯状領域８３をパターン化信号層（図５の黒マトリックス層２３−１）に導電結合する。パターン化層９１は図示のように、図５のパターン化黒マトリックス材料２３−１と一緒に付着され、パターニングされ得る。更に、図示のように、黒マトリックス材料２３−１と共に、図５のカラー・フィルタ材料２３−２（レッド、グリーン、ブルー要素を含む）が一般に付着され、パターニングされる。更に、黒マトリックス材料（図示せず）の追加の層が、帯状領域９３上に直接形成されるように付着されて、パターニングされ、帯状抵抗２０１を形成する上で有益な低抵抗層を形成する。
【００３０】
パターン化層９１の付着後、図１８及び図１９に示されるように、透明な非導電絶縁層６１が好適には付着され、パターニングされる。絶縁層６１は、アクリル樹脂またはベンゾシクロブテンなどの透明なポリマである。絶縁層６１が光感応材料から形成される場合、パターニングは光感応材料の露光及び現像により達成される。或いは、通常のフォトリソグラフィ／エッチング技術が、絶縁層６１をパターニングするために使用され得る。絶縁層６１は図示のように、好適には図５の絶縁層６１と共に付着され、パターニングされる。
【００３１】
絶縁層６１の付着後、図２０及び図２１に示されるように、保護プレーン層６３が絶縁層６１上に形成される。図５に関連して上述したように、保護プレーン層６３は、ＩＴＯまたは他の好適な材料などの透明な導電材料から形成され、黒マトリックス材料２３−１と共通電極２８との間に配置される。
【００３２】
保護プレーン層６３の付着後、図２２及び図２３に示されるように、図５の透明な非導電絶縁層６５及び共通電極２８が付着され、パターニングされる。
【００３３】
図８乃至図１５及び図１６乃至図２３に関連して述べた両方の実施例では、パネルの各角部において、帯状抵抗２０１と電気コンタクトの間に角部抵抗器２０７が形成される。角部抵抗器２０７は好適には、帯状抵抗２０１の形成に関して上述したのと同一のプロセスを用いて形成される。電気コンタクトは、角部から流れる電流を測定することにより、タッチ入力の位置（すなわち接触ポイント）を導出する回路に導電結合される。更に、保護プレーン層との電気コンタクトが各角部に形成される。保護プレーン層との電気コンタクトは、上述のように保護プレーンを駆動することにより、共通電極とパターン化導電層との間の容量結合を制限する回路に導電結合される。
【００３４】
上述のように、帯状抵抗２０１及び抵抗器２０５が、液晶表示システムの信号層及び他の要素を形成するプロセス・ステップに関連して、頂部基板上に一体的に形成される。このアプローチは、帯状抵抗２０１及び抵抗器２０５を形成するために、追加のプロセス・ステップが要求されないために、経済的に有利である。
【００３５】
信号層の抵抗を線形化する方法について、次に述べる。最初に、両方向に一様な面積抵抗率Ｒｈｏ＿ｓ（Ω／平方）を有する、正方形画面のための抵抗器を計算することから開始し、次にその結果を、水平及び垂直方向に異なる抵抗率を有する長方形画面に変形することにする。
【００３６】
図２４は、正方形画面の構成をより詳細に示す。対称性により、各縁部は同一の抵抗値を有する。タッチ検出の実際の動作では、４隅の電極が同一のＡＣ信号により駆動されるが、縁部抵抗値を決定するために、上下の角部が対称的なＤＣ電圧により駆動される場合について考察し（例えば上隅が＋１ボルト、下隅が−１ボルトで駆動される）、抵抗層の電流及び電圧について考察することが容易である。図２４の定義は、次の表のように提供される。
【表１】
記号定義
ｎフィード抵抗器の数
Ｒｈｏ＿ｓ画面面積抵抗率（Ω／平方）
Ｒｓ一方の辺から他の辺への画面抵抗（Ω）、Ｒｈｏ＿ｓに等しい
Ｒｅ長辺抵抗器
Ｒｃ角部抵抗器
Ｒｉフィード抵抗器（ｉ＝１．．ｎ）
Ｖｓ図示のように印加されるＡＣ印加電圧
Ｖｍ画面の隅のＡＣ電圧
Ｖｉ上部のＲｅに沿う電圧
【００３７】
抵抗器Ｒｉは側部に沿って等間隔に配置されると仮定し、画面の中心において対称的であり、従ってＲｉ＝Ｒｎ＋１−ｉである。ｎの値が小さい所では、画面の縁部の近くにおいて、等電位にリップルが発生する。非常に大きな値では、大きなフィード抵抗が要求され、これは形成が困難である。一般に、ｎは製造可能な範囲内で、できる限り大きく選択されるべきである。
【００３８】
画面が正しく線形化される場合、等電位は水平線であり、上から下まで等間隔である。特に、上縁部全体は角部電位＋Ｖｍであり、下縁部は−Ｖｍであるべきである。電流密度は電界に比例し、電界は電位分布の勾配に比例する。従って、等電位が等間隔の直線の場合、電流密度は画面を横断して一定であり、上から下に垂直方向に流れる。このことは画面の側部への、または画面の側部からの電流の流入または流出が存在しないことを意味する。側部帯状抵抗Ｒｅに沿う電位変化は、画面内の電位変化に正確に合致しなければならないことが、即時結論付けられる。そうでないと、電流が側部フィード抵抗器を介して、画面内にまたは画面から流れることになる。この条件は、側部帯状抵抗Ｒｅが単位長当たり一定の抵抗を有し、ＲｃとＲｅ間の各接合における電圧が角部電圧Ｖｍに等しい場合のみ、満足される。基本回路理論から、電圧ＶｍはＶｓ−ＩＲｃに等しく、ここでＩは側部帯状抵抗を流れる電流である。電流は２Ｖｓ／（Ｒｃ＋Ｒｅ＋Ｒｃ）に等しい。以上から、次式が成立する。
【数３】
Ｖｍ／Ｖｓ＝１／（１＋２Ｒｃ／Ｒｅ）（１）
【００３９】
次に、画面を通じて流れる総電流Ｉｓについて考えてみよう。画面は上から下に２Ｖｍの電圧差と、抵抗Ｒｓを有する。従って、次式が与えられる。
【数４】
Ｉ＝２Ｖｍ／Ｒｓ（２）
【００４０】
この電流は上部抵抗器Ｒｃ及びＲｅを通じて流れ、次にフィード抵抗器を通じて、画面に流れ込まねばならない。対称性から、この電流の半分が各角部から流れ込まねばならない。この時、上部抵抗器Ｒｃにおいて、０．５ＲｃＩｓに相当する電圧降下が発生するので、最初の電圧Ｖ１（図２４）は次のように与えられる。
【数５】
Ｖ１＝Ｖｓ−０．５ＲｃＩｓ＝Ｖｓ−ＲｃＶｍ／Ｒｓ（３）
【００４１】
次に、上縁部に沿うＶｉの変化を計算する。画面への電流は、両方の角部からＲｅに沿って流れるので、電圧は中心に向かって対称的に減少する。従って、ｎ／２個の値を計算するだけでよい。便宜上、ｎが偶数の整数と仮定する。各フィード抵抗器間の帯に沿う抵抗をＲｏとすると、Ｒｏは次式で与えられる。
【数６】
Ｒｏ＝Ｒｅ／（ｎ−１）（４）
【００４２】
上述のように、電流密度は一様でなければならない。従って、等間隔のフィード抵抗器の各々は、例えば次式で与えられる同一の電流を伝導しなければならない。
【数７】
Ｉｆ＝Ｉｓ／ｎ（５）
【００４３】
式（２）から、Ｉｆは次のように表される。
【数８】
Ｉｆ＝２Ｖｍ／ｎＲｓ（６）
【００４４】
帯状抵抗Ｒｅに流れる電流は、最大値０．５Ｉｓから開始し、各フィード抵抗器の後、Ｉｆだけ減少する。これを鑑み、最初の幾つかの電圧は次のように書き表される。
【数９】
Ｖ１＝Ｖｓ−ＲｃＶｍ／Ｒｓ（式３による）（７）
【数１０】
Ｖ２＝Ｖ１−（０．５Ｉｓ−１Ｉｆ）Ｒｏ＝Ｖ１−０．５ＲｏＩｓ＋（１）ＲｏＩｆ（８）
【数１１】
Ｖ３＝Ｖ２−（０．５Ｉｓ−２Ｉｆ）Ｒｏ＝Ｖ１−１．０ＲｏＩｓ＋（１＋２）ＲｏＩｆ（９）
【数１２】
Ｖ４＝Ｖ３−（０．５Ｉｓ−３Ｉｆ）Ｒｏ＝Ｖ１−１．５ＲｏＩｓ＋（１＋２＋３）ＲｏＩｆ（１０）
【数１３】
Ｖ５＝Ｖ４−（０．５Ｉｓ−４Ｉｆ）Ｒｏ＝Ｖ１−２．０ＲｏＩｓ＋（１＋２＋３＋４）ＲｏＩｆ（１１）
【００４５】
第２項は、−０．５（ｉ−１）とＲｏＩｆとの積として、書き表すことができる。第３項は、最初の（ｉ−１）個の整数の総和と、ＲｏＩｆとの積である。従って、ｉ番目の電圧は、次のように書き表される。
【数１４】
Ｖｉ＝Ｖ１−０．５（ｉ−１）ＲｏＩｓ＋０．５（ｉ）（ｉ−１）ＲｏＩｆ（１２）
【００４６】
式（４）及び式（５）から、Ｖｉは次のように表される。
【数１５】
Ｖｉ＝Ｖ１−０．５（ｉ−１）ＲｅＩｓ／（ｎ−１）＋０．５（ｉ）（ｉ−１）ＲｅＩｓ／ｎ（ｎ−１）（１３）
【数１６】
Ｖｉ＝Ｖ１−０．５ＲｅＩｓ（ｉ−１）（ｎ−ｉ）／ｎ（ｎ−１）（１４）
【００４７】
式（１３）に式（２）、（３）及び（７）を代入することにより、次式が得られる。
【数１７】
Ｖｉ＝Ｖｓ−ＲｃＶｍ／Ｒｓ−Ｖｍ（Ｒｅ／Ｒｓ）（ｉ−１）（ｎ−ｉ）／ｎ（ｎ−１）（１５）
【００４８】
最後に、式（１）を用いてＶｓを除去すると、次のようになる。
【数１８】
Ｖｉ＝Ｖｍ（１＋２Ｒｃ／Ｒｅ）−Ｖｍ（Ｒｃ／Ｒｓ）−Ｖｍ（Ｒｅ／Ｒｓ）（ｉ−１）（ｎ−ｉ）／ｎ（ｎ−１）（１６）
【数１９】
Ｖｉ＝Ｖｍ（１＋２Ｒｃ／Ｒｅ−Ｒｃ／Ｒｓ−（Ｒｅ／Ｒｓ）（ｉ−１）（ｎ−ｉ）／ｎ（ｎ−１））（１７）
【００４９】
式（１７）は、ＶｉをパラメータＲｅ、Ｒｃ、Ｒｓ及びＶｍに関して表現する。さて次に、フィード抵抗器Ｒｉを計算しよう。各フィード抵抗器Ｒｉは、一端において電圧Ｖｉを、他端において画面電圧Ｖｍを有する。従って、抵抗器電流は（Ｖｉ−Ｖｍ）／Ｒｉとなる。上述のように、この電流は各抵抗器に対して同一であり、Ｉｆ＝Ｉｓ／ｎに等しい。従って、次のように表わすことができる。
【数２０】
（Ｖｉ−Ｖｍ）／Ｒｉ＝Ｉｓ／ｎ＝（２Ｖｍ／Ｒｓ）／ｎ（１８）
【数２１】
Ｒｉ＝（Ｖｉ−Ｖｍ）ｎＲｓ／２Ｖｍ（１９）
【数２２】
Ｒｉ＝０．５ｎＲｓ（２Ｒｃ／Ｒｅ−Ｒｃ／Ｒｓ−（Ｒｅ／Ｒｓ）（ｉ−１）（ｎ−ｉ）／ｎ（ｎ−１））（２０）
【００５０】
従って、抵抗値（Ｒｓ、Ｒｅ、Ｒｃ）が与えられると、式（２０）を用いて、画面を線形化するフィード抵抗値を計算することができる。
【００５１】
さて次に、Ｒｅ、Ｒｃ、Ｒｓの適切な値を選択するプロシージャが必要となる。一般に、画面抵抗Ｒｓは導電材料の選択により固定される。次に、Ｒｅ及びＲｃの好適な値を選択することが必要である。これらの値は、外部回路への信号の効率的な転送を保証するように、式（１）の結合率Ｖｍ／Ｖｓを最大化するように選択されるべきである。しかしながら、式の慎重な分析結果は、（Ｒｓ、Ｒｅ及びＲｃ）の全ての組み合わせが使用可能な訳でないことを示す。不正な値が選択されると、電圧（Ｖｉ−Ｖｍ）のあるものは負となる。式（１７）から、最悪（最小）の電圧は、画面の中央で発生する。このＶminを代用し、ｉ＝ｎ／２を式（１７）に代入すると、次式が得られる。
【数２３】
Ｖmin＝Ｖｍ（１＋２Ｒｃ／Ｒｅ−Ｒｃ／Ｒｓ−（Ｒｅ／４Ｒｓ）（ｎ−２）／（ｎ−１））（２１）
【００５２】
（Ｖmin−Ｖｍ）が０より大きくなる条件は、次のようになる。
【数２４】
Ｖｍ（１＋２Ｒｃ／Ｒｅ）−Ｖｍ（Ｒｃ／Ｒｓ）−Ｖｍ（Ｒｅ／４Ｒｓ）（ｎ−２）／（ｎ−１）＞Ｖｍ（２２）
【００５３】
代数計算の後、これは次のようになる。
【数２５】
２Ｒｃ／Ｒｅ＞（Ｒｃ／Ｒｓ）＋（Ｒｅ／４Ｒｓ）（ｎ−２）／（ｎ−１）（２３）
【００５４】
ここで次の２つの無次元の比率Ｋ及びＡを導入すると、都合がよい。
【数２６】
Ｋ＝Ｒｅ／２Ｒｓ（２４）
【数２７】
Ａ＝Ｖｓ／Ｖｍ（２５）
【００５５】
式（１）から、次式が成立する。
【数２８】
Ａ＝１＋２Ｒｃ／Ｒｅ（２６）
【００５６】
式（２３）、式（１５）及び式（１９）を用いて、次の関係が得られる。
【数２９】
Ｋ＜Ｋmax （２７）
【数３０】
Ｋmax＝（Ａ−１）／（Ａ−１＋０．５（ｎ−２）／（ｎ−１））（２８）
【数３１】
Ｖｉ／Ｖｍ＝Ａ−Ｋ（Ａ−１）−２Ｋ（ｉ−１）（ｎ−ｉ）／ｎ（ｎ−１）（２９）
【数３２】
Ｒｉ＝０．５ｎＲｓ（Ｖｉ／Ｖｍ−１）（３０）
【数３３】
Ｒｅ＝２ＫＲｓ（３１）
【数３４】
Ｒｃ＝０．５Ｒｅ（Ａ−１）（３２）
【００５７】
これらの式は次のように適用される。最初に、画面材料に従い、Ｒｓの値を選択する。次に、比率Ｖｍ／Ｖｓの試験値を選択する。１に近い値は、結合を増大させる。比率の逆数であるＡを計算し、式（２７）からＫmaxを計算する。Ｋmaxよりも約２０％小さいＫの値を選択する（ＫがＫmaxに余りに近い値に選択されると、抵抗値の非常に大きな広がりが存在することになり、画面の特性が製造公差の影響を受け易くなる）。次に式（３１）及び式（３２）を用いて、Ｒｅ及びＲｃの要求値を計算する。
【００５８】
Ｒｅの要求値が小さ過ぎるため、通常の材料を用いて、画面の縁部付近の限られた空間内に製造できないことが起こり得る。これはＲｅが非常に長く、狭いからである。この場合、（Ｖｍ／Ｖｓ）のもっと低い値が試行されるべきである。好適な値が見い出されると、式（２０）により、フィード抵抗が計算され得る。
【００５９】
一旦、正方形画面の問題が解決されると、それを図２５に示されるような幅Ｗ、高さＨを有する長方形画面に変形することは容易である。水平及び垂直方向の画面抵抗率を、Ｒｈ及びＶｈ（Ω／平方）と仮定しよう。垂直方向に測定される画面抵抗をＲｓ＿ｖとし、水平方向に測定される画面抵抗をＲｓ＿ｈとしよう。その場合、次のようになる。
【数３５】
Ｒｓ＿ｖ＝Ｒｖ（Ｈ／Ｗ）［Ω］（３３）
【数３６】
Ｒｓ＿ｈ＝Ｒｈ（Ｗ／Ｈ）［Ω］（３４）
【００６０】
次に、上部に渡って、以前に計算された抵抗値を次のように変形する。
【数３７】
Ｒｅ＿ｈ＝Ｒｅ（Ｒｓ＿ｖ／Ｒｓ）［Ω］（３５）
【数３８】
Ｒｃ＿ｈ＝Ｒｃ（Ｒｓ＿ｖ／Ｒｓ）［Ω］（３６）
【数３９】
Ｒｉ＿ｈ＝Ｒｉ（Ｒｓ＿ｖ／Ｒｓ）［Ω］（３７）
【００６１】
次に側部に沿って以前に計算された抵抗値を、次のように変形する。
【数４０】
Ｒｅ＿ｖ＝Ｒｅ（Ｒｓ＿ｈ／Ｒｓ）［Ω］（３８）
【数４１】
Ｒｃ＿ｖ＝Ｒｃ（Ｒｓ＿ｈ／Ｒｓ）［Ω］（３９）
【数４２】
Ｒｉ＿ｖ＝Ｒｉ（Ｒｓ＿ｈ／Ｒｓ）［Ω］（４０）
【００６２】
ここでは公式な証明は省略する。要するに、これは垂直方向の画面への電流フローは、上部の抵抗器を通過し、水平方向の電流フローは、側部の抵抗器を通過することによる。抵抗器の各セットを前記のように変更することにより、正方形画面において計算された電圧を保持することができる。
【００６３】
有利な点として、本発明のＬＣＤは、ＬＣＤの頂部基板上に一体化された信号層及び保護プレーン層を含み、保護プレーン層は頂部基板の信号層と共通電極との間に配置される。信号層はソース信号により駆動され、応答が測定される。保護プレーン層は、共通電極と信号層との間の容量結合を低下させる信号により駆動され、信号層に印加されるソース信号に対する測定応答にもとづき、人体の一部（指またはつま先など）の接触位置の決定が可能になる。更に、ＬＣＤの頂部基板上に信号層及び保護プレーン層を一体化することにより、アドオン・タッチ入力画面の廉価な代用品が提供される。
【００６４】
或いは、道具の先端部がソース信号により駆動され、信号層上のソース信号に対する応答が測定される。頂部基板上の道具の接触位置が、ソース信号に対する測定応答にもとづき決定される。
【００６５】
本発明の信号層及び保護プレーンは、能動マトリックスＬＣＤシステムにおいて実現されるように述べてきた。しかしながら、本発明はこの点に限られるものではなく、任意の表示システムにおいて実現され得る。表示要素のマトリックスが基板の第１の側の上方から見られ、表示要素が基板の第２の側（すなわち反対側）に配置される。例えば、本発明は受動マトリックスＬＣＤシステムにおいて実現され得る。こうしたシステムでは、ＴＦＴ素子及びデータ・ラインが底部基板から省かれ、頂部基板上に形成される共通電極がパターニングされて、データ・ラインを形成する（これらは機能的には、能動マトリックス表示装置のデータ・ライン３１に等価である）。サブピクセル領域のマトリックスは、底部基板のゲート・ラインと、頂部基板のパターン化データ・ラインとの交差により形成される。こうしたシステムでは、信号層及び保護プレーン層が、受動マトリックス表示装置の頂部基板内に一体化され、パターン化データ・ラインと能動マトリックス表示装置の頂部基板との間に配置され得る。
【００６６】
同様に、本発明は磁気マトリックス表示システムにおいても、実現され得る（その一例が、本願の出願人に権利譲渡された、Knoxらによる１９９６年８月９日付けの米国特許出願第６９５８５７号で述べられている）。こうしたシステムは、電子源と対向する複数の蛍光体要素（例えば帯状蛍光体）を有する頂部ガラス基板を含む。磁気マトリックスは、電子源により生成される電子の方向を制御することにより、頂部基板の蛍光体要素を走査する。こうしたシステムでは、本発明の信号層及び保護プレーン層が、磁気マトリックス表示装置の頂部基板内に一体化され、蛍光体要素と磁気マトリックス表示装置の頂部基板との間に配置され得る。
【００６７】
まとめとして、本発明の構成に関して以下の事項を開示する。
【００６８】
（１）基板と、
前記基板上に一体的に配置され、印加される信号に対する応答に従いタッチ位置が導出される信号層と、
前記信号層と前記回路間に結合され、前記基板上に一体的に配置される、前記信号層と一緒に形成される少なくとも１つの抵抗器と
を含む、液晶表示装置。
（２）前記信号層が導電材料から形成され、前記抵抗器が前記信号層の前記導電材料から形成される少なくとも１つの層を含む、前記（１）記載の液晶表示装置。
（３）前記導電材料が、低反射率を有し、光の透過を阻止する光吸収材料を含む、前記（２）記載の液晶表示装置。
（４）前記光吸収材料がクロム及び酸化クロムの１つを含む、前記（４）記載の液晶表示装置。
（５）低反射率を有し、光の透過を阻止する光吸収材料を含み、前記基板上に一体的に配置されるパターン化層を含み、
前記信号層が透明な導電材料から形成され、
前記抵抗器が、前記信号層の前記透明な導電材料から形成される第１の層と、前記表示要素の前記光吸収材料から形成される第２の層とを含む、前記（１）記載の液晶表示装置。
（６）前記光吸収材料がクロム及び酸化クロムの１つを含む、前記（５）記載の液晶表示装置。
（７）前記透明な導電材料がインジウムすず酸化物を含む、前記（６）記載の液晶表示装置。
（８）前記少なくとも１つの抵抗器が、前記信号層の抵抗を垂直方向及び水平方向に線形化する抵抗回路網の一部である、前記（１）記載の液晶表示装置。
（９）前記抵抗回路網が複数の帯状抵抗と、前記帯状抵抗と前記信号層間に結合される複数の蛇行抵抗器とを含む、前記（８）記載の液晶表示装置。
【図面の簡単な説明】
【図１】従来のクロスオーバ・タイプの能動マトリックス液晶表示装置の上面図である。
【図２】図１の液晶表示装置の部分断面図（Ａ−Ａ）である。
【図３】図１の能動マトリックス液晶表示装置のピクセルの概略図である。
【図４】本発明のタッチ入力機能の絵図である。
【図５】パターン化信号層及び保護プレーン層が頂部の基板２４内に一体化された、本発明の実施例を示す、図１の液晶表示装置の部分断面図（Ａ−Ａ）である。
【図６】パターン化信号層及び保護プレーン層が頂部の基板２４内に一体化された、本発明の実施例を示す、図１の液晶表示装置の部分断面図（Ａ−Ａ）である。
【図７】本発明に従い、頂部の基板２４内に抵抗回路網を一体化することにより、パターン化導電層の抵抗を水平（Ｘ）及び垂直（Ｙ）方向に線形化する絵図である。
【図８】図６の頂部の基板を形成するために、パターン化層８１及びパターン化信号層７１を形成するプロセス・ステップを示す図である。
【図９】図８の基板の断面図である。
【図１０】絶縁層８７を付着し、パターニングするプロセス・ステップを示す図である。
【図１１】図１０の基板の断面図である。
【図１２】黒マトリックス（ＢＭ）層８９を付着し、パターニングするプロセス・ステップを示す図である。
【図１３】図１２の基板の断面図である。
【図１４】カラー・フィルタ材料２３−２、絶縁層７５及び共通電極２８を付着し、パターニングするプロセス・ステップを示す図である。
【図１５】図１４の基板の断面図である。
【図１６】図５の頂部の基板を形成するために、パターン化層９１及びパターン化信号層７１を形成するプロセス・ステップを示す図である。
【図１７】図１６の基板の断面図である。
【図１８】絶縁層６１を付着し、パターニングするプロセス・ステップを示す図である。
【図１９】図１８の基板の断面図である。
【図２０】保護プレーン層６３を絶縁層６１上に形成するプロセス・ステップを示す図である。
【図２１】図２０の基板の断面図である。
【図２２】絶縁層６５及び共通電極２８を付着し、パターニングするプロセス・ステップを示す図である。
【図２３】図２２の基板の断面図である。
【図２４】正方形の信号層の抵抗を水平（Ｘ）及び垂直（Ｙ）方向に線形化する抵抗回路網の絵図である。
【図２５】長方形の信号層の抵抗を水平（Ｘ）及び垂直（Ｙ）方向に線形化する抵抗回路網の絵図である。
【図２６】タッチ位置を導出するために、信号層及び保護層の角部に供給される信号を生成するシステムの絵図である。
【符号の説明】
２０液晶表示装置
２２第１の基板
２３−１、８９黒マトリックス材料層
２３−２ＲＧＢカラー・マトリックス材料層
２４第２の基板
２５光感応オーバコート層
２６ピクセル電極
２８共通電極
３０薄膜トランジスタ（ＴＦＴ）
３１データ・ライン
３２ゲート・ライン
３６液晶材料
３８、４０アライメント層
４２光補償膜
４４光補償膜
４６偏光膜
４８偏光膜
６１、６５、７３、７５、８７絶縁層
６３保護プレーン層
７１信号層
８１パターン化層
８３、９３帯状領域
８５、９５蛇行領域
８７非導電絶縁層
１１１液晶キャパシタンス
１２０、１２２記憶コンデンサ
２０１帯状抵抗
２０５フィード抵抗
２０７角部抵抗[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a liquid crystal display (LCD) using a means for measuring a touch position, and more particularly to an LCD in which such a touch position measuring means is integrated in an LCD substrate.
[0002]
[Prior art]
Touch input systems that determine the position of an object or person that touches a surface are used in various applications and require that the touch position be determined with high accuracy. Usually these devices are transparent and fit directly on a computer display. Examples of such add-on touch screens that fit on CRT or flat panel displays are C.I. “You can touch this! Touch screens deliver multimedia to masses” by Skipton, New Media, February 10, 1997, p. Found at 39-42. Add-on touch screens use various methods to determine touch location. Typically, the surface of such a system includes a layer with an essentially uniform resistivity, with electrodes connected to the edge of the surface. The electrodes are usually made of a material with a higher conductivity than the surface and are often silk screen printed in a specific pattern on the surface. A method often used to determine the position applies a potential in a first direction and then applies a potential across the surface in a second direction orthogonal to the first direction. As described in U.S. Pat. No. 3,591,718 to Shintaro et al. And U.S. Pat. No. 4,649,232 to Nakamura et al., The x and y positions are determined using a voltage measuring probe that is capacitively coupled (through an insulating layer). Since the human body shorts the applied AC signal to ground, the finger touch position (hereinafter referred to as finger touch position) is determined by monitoring the current flow through the electrode, which is a small capacitance between the finger. Requires that the stray current in the system be very small. U.S. Pat. No. 4,293,734 by Pepper, Jr describes an alternative approach that either i) powers the four sides with an AC signal and determines the finger touch position by the ratio of electrode currents, or ii) angle By grounding the part and measuring the current induced by the stylus with power applied at the corner. U.S. Pat. No. 4,686,332 to Grenias et al. Describes an add-on touch screen that includes two spaced apart conductor planes. The finger touch position is determined by detecting a change in the capacitance of the conductor plane due to the finger touch. Finally, US Pat. No. 4,371,746 describes an add-on touch panel that includes a protective layer of conductive material beneath (or partially surrounding) a resistive touch surface. The protective layer of the add-on panel is activated by a signal of the same amplitude and phase as the signal applied to the resistive touch surface, essentially reducing the effective capacitance of the resistive touch surface ground.
[0003]
The disadvantage of these add-on touch screens is that they increase the weight and size of the display unit, which is a major drawback when used in portable applications such as notebook computers. Furthermore, communication between the display device and the computer requires an available card slot and a serial or parallel port adapter. These drawbacks are greatly reduced by integrating the touch sensor into the LC display. Capacitive touch technology is optimal due to its compactness and high transmittance (85% to 90%) for application in liquid crystal display devices, especially portable applications. Resistive touch technology requires two layers of indium tin oxide (ITO) (rather than one) and has only 55% to 75% transmission.
[0004]
Typically, in a color LC display device, a glass substrate oriented in the direction of the viewer has a color filter provided on the inner surface that contacts the liquid crystal material, and the color filter substrate (CF) is second along the edge. It is bonded to a glass substrate, which contains an active (or passive) matrix for addressing the LC display. Color filters are typically black matrix materials (such as chromium or chromium oxide), polymer layers containing pigments or dyes, and ITO layers used as common electrodes for display devices (in active or passive matrix display devices, the line (This is used to address the display device) (see T. Koseki et al. "Color filter for 10.4 in. Diagonal 4096-color thin-film-transistor liquid crystal displays ", IBM J. Res. Develop. Vol. 36 No. 1 January 1992). Further, as described in US Pat. No. 5,277,009 by Tsutsumi et al., A transparent photosensitive overcoat layer prior to the deposition of the ITO common electrode is often used to planarize the colored areas.
[0005]
There are two reports that allow stylus input using capacitive sensing by changing the glass substrate on top of the LCD (eg, the substrate containing the color filter). J. H. Publication by Kim et al. "A design of the position-sensitive TFT-LCD for pen applications", SID '97, p. In 87-90, the conductive black matrix (BM) layer in the color filter is separated from the ITO common electrode by an overcoat layer and an AC signal is applied to the black matrix. A correction resistor is formed on the outside of the array to linearize the electric field and alternate the direction of the applied electric field (X and Y) to measure the voltage at which the stylus position is capacitively coupled to the tethered stylus. Is determined by A large signal having an amplitude about half that of the input signal to the black matrix is induced on the ITO common electrode layer.
[0006]
H. Publication by Ikeda et al. "A New TFT-LCD with Build-in Digitizing Function", ISW '97, p. 199-202 describes a 6.6 inch VGA reflective guest host AMLCD using an ITO common electrode as a resistive layer for stylus input. In addition to the DC bias, an AC signal voltage gradient is alternately applied to the ITO common electrode in the X or Y direction. A specific linearization of the electric field is achieved by using separate Al strip electrodes along each edge. The strip electrode is connected to the active area by an ITO resistor of 0.25 mm width x 1 mm length on the center of 2.5 mm. The resistivity of Al is adjusted for best linearization without excessive power consumption. The electric field is capacitively measured from the tether stylus, measured against a typical position on the display device, and the position is determined using data stored in a computer.
[0007]
None of these integrated structures are suitable for measuring the contact position between the LCD substrate and a part of the human body (such as a finger or a toe). This is because the capacitive coupling (ie effective capacitance) between the signal layer and the ITO common electrode (Kim et al.) Or between the wires (Ikeda et al.) In the thin film transistor (TFT) array is more than the capacitive coupling between the substrate and the human body (effective capacitance). Because it is much stronger.
[0008]
[Problems to be solved by the invention]
Therefore, it is desirable to develop a structure integrated in the LCD substrate, which is suitable for measuring the contact position between the substrate and a part of the human body (such as a finger or a toe).
[0009]
Furthermore, it is desired to develop a structure that can be economically integrated into the LCD substrate to provide linearization of the signal layer.
[0010]
[Means for Solving the Problems]
The above-mentioned problems and related problems of the prior art are solved by the principle of the present invention which provides a liquid crystal display device having a signal layer integrated on a substrate. A circuit derives a touch position based on a response to a signal applied to the signal layer. At least one resistor is integrated on the substrate. A resistor is coupled between the signal layer and the circuit. The resistor is formed with the signal layer. Preferably, the resistor is part of a resistor network that linearizes the signal layer resistance in the vertical and horizontal directions.
[0011]
DETAILED DESCRIPTION OF THE INVENTION
FIG. 1 is a top view of a conventional liquid crystal display device in which pixel electrodes 26 (shaded areas) are formed under sub-pixels (six are shown) of the display device. Typically, a pixel is represented by three adjacent red (R), green (G), and blue (B) subpixels (ie, three adjacent subpixels are formed on the pixel electrode 26). , G, B color matrix). A sub-pixel is formed between the gate line 32 (three shown) and the data line 31 (four shown).
[0012]
FIG. 2 is a partial cross-sectional view of the conventional liquid crystal display device of FIG. The display device includes a first substrate 22 (hereinafter referred to as a bottom substrate) and a second substrate 24 (hereinafter referred to as a top substrate) made of a transparent material such as glass. The two substrates are configured with high accuracy so as to be parallel to each other. Usually, the substrates 22 and 24 are separated from each other by a plastic spacer ball having a diameter of about 1 μm to 20 μm (usually 3 μm to 5 μm), and sealed at their edges (not shown). Define a closed interior space. The first substrate 22 is deposited thereon with an array of pixel electrodes 26 that define the subpixels of the liquid crystal display. Further, a semiconductor element such as a diode or a thin film transistor (TFT) 30 is formed in a selected region on the substrate 22 to which no electrode film is attached. As is well known, there is one or more TFTs 30 for each subpixel. Each of the TFTs 30 is controlled by a conductive gate line 32 (not shown) and a conductive data line 31, which are usually except that the source of each TFT 30 is electrically connected to one respective electrode 26. , It is deposited on the substrate 22 so as not to be electrically connected to the electrode 26. The gate line 32 (not shown) and the data line 31 are also electrically isolated from each other in the intersection region. A second substrate 24 is typically deposited on the color matrix layer 23. In the color matrix layer 23, the R, G or B color matrix material 23-2 is usually interleaved with the black matrix material 23-1. A black matrix material 23-1 is placed on the opposite side of the TFT 30, data line 31 and gate line 32 (not shown) to shield these elements from ambient incident light and to leak light outside the pixel area. To prevent. The color matrix material 23-2 is disposed on the opposite side of the pixel electrode 26. In addition, a common electrode 28 is typically formed on the color matrix layer 23. As described above, a transparent light sensitive overcoat layer 25 is applied to the color matrix material prior to the application of the common electrode to planarize the colored areas. The common electrode 28 preferably comprises a thin transparent layer of a conductive material such as indium tin oxide (ITO) or other suitable material.
[0013]
The liquid crystal material 36 fills the space between the substrate 22 and the substrate 24. The nature of the material depends on the operation mode of the liquid crystal display device 20, as will be described in detail below. The inner surface of the liquid crystal display is covered by alignment layers 38 and 40, respectively, to provide boundary conditions for the molecules of liquid crystal material 36. Optical compensation films 42 and 44 may be disposed on the outer surfaces of the substrates 22 and 24, respectively. Finally, the respective polarizing films 46 and 48 are deposited on the compensation films 42 and 44, respectively (if an optical compensation film is used), or are deposited on the substrates 22 and 24, respectively (the optical compensation film is If not used).
[0014]
A conventional liquid crystal display device of the type shown in FIG. 2 is illuminated by a light source (not shown) located behind the bottom substrate 22 and viewed from above the top substrate 24.
[0015]
A schematic diagram of the sub-pixel is shown in FIG. 3, where reference numerals correspond to FIGS. 1 and 2 and have the same meaning. The capacitor 111 indicates the capacitance of the liquid crystal material 36 sandwiched between the pixel electrode 26 and the common electrode 28. The cell may include a storage capacitor 120, which provides a capacitance in parallel with the liquid crystal capacitance 111 and terminates on a line 121 that is common to all storage capacitors in the display. Another alternative design for the storage capacitor is a storage capacitor 122 disposed between the pixel electrode 26 and the gate line 32.
[0016]
When a voltage lower than the threshold voltage is applied to the gate line 32, the TFT 30 is turned off and the potentials on the data line 31 and the pixel electrode 26 are separated from each other. When a voltage higher than the threshold voltage is applied to the gate line 32, the TFT 30 is turned on (low impedance state), allowing the voltage on the data line 31 to charge the pixel electrode 26. The voltage applied to the data line 31 can vary such that a different voltage is applied to the pixel electrode 26. The potential difference between the voltage applied to the pixel electrode 26 and the voltage on the common electrode 28 controls the orientation of the liquid crystal molecules in the cell. The change in potential difference between the voltage applied to the pixel electrode 26 and the voltage at the common electrode 28 controls the orientation of the liquid crystal molecules in the cell, so that different amounts of light are transmitted across the liquid crystal. Produces a grayscale display of
[0017]
The present invention integrates touch (and stylus) input functionality into the top substrate 24 of the display device. A schematic diagram of these functions is shown in FIG. More particularly, a conductive layer that can be patterned is integrated into the top substrate 24. In the following, the conductive layer, referred to as the signal layer, is electrically isolated from the common electrode 28 of the top substrate 24. A signal generator supplies signals to the corners of the signal layer and the current flowing through each corner is measured. When the user contacts the top substrate 24 with a part of the human body (eg, finger or toe) or tool (eg, the pointing end of a conductive stylus), an RC network is formed by capacitive coupling and from the corner through the signal layer. Current flows toward the contact point. The touch location (ie, contact point) can be derived from the current at the corners of the signal layer. Alternatively, instead of applying a signal to the corner of the signal layer, the tip of a tool (such as a stylus) transmits the signal and the current at the corner of the signal layer can be measured. In this case, when the tip of the tool contacts (or approaches) the top substrate 24, an RC network is formed by capacitive coupling, and current flows through the corners. The position of the tool can be derived from the current at the corners of the signal layer. An example of a circuit that derives the touch position from the current at the corners of the signal layer is described in US Pat. No. 4,293,734 by Pepper, Jr. This circuit can be integrated into the display panel or provided on an integrated circuit that is electrically coupled to the corners of the signal layer.
[0018]
According to the present invention, a second conductive layer, shown as a signal layer and a protection plane layer, is integrated into the top substrate 24 of the display device and used to sense touch input. A non-conductive insulating layer is disposed between the signal layer and the protection plane layer. The protective plane layer is disposed between the signal layer and the common electrode. As described above in connection with FIG. 4, the corners of the signal layer are driven by signals and the current at each corner is measured. The position of the touch input (ie, the contact point) is derived from the current measured at the corners of the signal layer. In addition, the protective plane layer is driven by a signal, thereby reducing the capacitive load between the signal layer and the common electrode, further reducing or eliminating capacitive coupling of noise current from the common electrode to the signal layer. The signal applied to the protection plane layer can be derived by scaling or phase shifting the amplitude of the signal applied to the signal layer. Alternatively, the signal applied to the signal layer can be derived by scaling or phase shifting the signal applied to the protection plane layer.
[0019]
An example of a circuit for generating signals for the signal layer and the protection plane layer is shown in FIG. For convenience of explanation, the signal layer, the protective plane layer, and the common electrode are shown as flat surfaces. The circuit includes an oscillator that serves as a reference signal. The signal layer and protection plane layer valid signals are generated by scaling or phase shifting the reference signal to have matching amplitude and phase when the valid signal is applied to the signal layer and protection plane layer, respectively. . Furthermore, it is preferred that no current is required to drive the signal layer. In other words, it is preferable that a current flows through the signal layer only when a capacitive load such as a finger or other human body part approaches the signal layer. Effective signals for the signal layer are applied to the corners of the signal layer. In addition, each corner includes circuitry for measuring the current flow at that corner and deriving the touch location. An example of such a circuit is described in US Pat. No. 4,293,734 by Pepper, Jr. In addition, the valid signal for the protection plane layer is added to a signal based on the drive signal applied to the common electrode (preferably by inverting, scaling, or phase shifting the drive signal) and from the common electrode to the signal layer. Reduce capacitive coupling of noise current. For convenience of explanation, FIG. 12 shows a circuit applicable to one of the corners of the signal layer and the protection plane layer. A similar circuit (or part of the circuit shown in FIG. 12) is used to apply the signal to the other corners of the signal layer and the protection plane layer, respectively, thereby touching from the current at the corners of the signal layer. Deriving the position.
[0020]
Instead of applying a signal to the corner of the signal layer, the tip of the tool may transmit the signal and the current at the corner of the signal layer may be measured. In this case, the position of the tool is derived from the current at the corners of the signal layer. Unlike the previous case, the protective plane layer can be grounded to prevent noise from the common electrode 28 from coupling into the signal layer. Alternatively, the noise from the common electrode 28 coupled to the signal layer can be actively canceled by inverting or scaling the amplitude of the signal applied to the common electrode 28 and applying the resulting signal to the protective plane layer. May be beneficial. However, if common electrode noise is not an issue, the protective plane layer can be kept floating to minimize the load on the signal layer.
[0021]
FIG. 5 shows an embodiment of the present invention in which a patterned conductive black matrix layer 23-1 is used as the signal layer. As usual, the patterned black matrix layer 23-1 is a part of the color matrix layer 23 formed on the top substrate 24. Patterned conductive black matrix layer 23-1 may be formed from chromium or chromium oxide or other suitable material that has low reflectivity and prevents light transmission. A transparent non-conductive insulating layer 61 is formed on the patterned black matrix material 23-1. The transparent non-conductive insulating layer 61 can be formed from a transparent overcoat polymer, such as acrylic resin, benzocyclobutene (BCB) or other suitable material. A continuous protective plane layer 63 is then formed on the insulating layer 61. The protective plane layer may be formed from a transparent conductive material such as ITO or other suitable material. The distance between the black matrix layer 23-1 and the protective plane layer 63 is preferably 2 μm to 5 μm. A second transparent non-conductive insulating layer 65 is formed on the protective plane layer 63. The second transparent non-conductive insulating layer 65 may be formed from a transparent overcoat polymer such as acrylic resin, benzocyclobutene or other suitable material. Next, the common electrode 28 is formed on the second insulating layer 65. The distance between the protective plane layer 63 and the common electrode 28 is preferably 2 to 5 μm.
[0022]
FIG. 6 illustrates an embodiment of the present invention in which a patterned conductive black matrix layer 23-1 is used as a protective plane layer. More specifically, a signal layer 71 is formed on the top substrate 24. The signal layer 71 may be formed from a transparent conductive material such as ITO, or an opaque conductive material such as chromium or chromium oxide (or other suitable material that has low reflectivity and prevents light transmission). A transparent non-conductive insulating layer 73 is formed on the signal layer 71. The transparent non-conductive insulating layer can be formed from a transparent overcoat polymer, such as acrylic resin, benzocyclobutene or other suitable material. Next, a color matrix layer 23 is formed on the insulating layer 73. As usual, the patterned black matrix layer 23-1 is part of the color matrix layer 23. Patterned conductive black matrix layer 23-1 may be formed from chromium or chromium oxide or other suitable material that has low reflectivity and prevents light transmission. Furthermore, the patterned conductive black matrix layer 23-1 is used as a protective plane layer for touch input. Preferably, the patterning of the black matrix layer 23-1 is aligned with the patterning of the signal layer 71. For example, as shown in FIG. 6, the black matrix layer 23-1 is patterned so as to cover the signal layer 71. The distance between the signal layer 71 and the black matrix layer 23-1 is preferably 2 μm to 5 μm. Next, a transparent non-conductive insulating layer 75 is formed on the color matrix layer 23. The transparent non-conductive insulating layer 75 can be formed from a transparent overcoat polymer, such as acrylic resin, benzocyclobutene or other suitable material. Next, the common electrode 28 is formed on the insulating layer 75. The distance between the black matrix layer 23 and the common electrode 28 is preferably 2 μm to 5 μm.
[0023]
Preferably, the resistance at the edge of the signal layer (patterned black matrix layer 23-1 in FIG. 5 or signal layer 71 in FIG. 6) integrated with the top substrate 24 is in the horizontal (X) direction and vertical ( Y) linearized in both directions. In this case, the position (X, Y) of the touch position (ie the contact point) can be accurately derived from the ratio of currents measured at the corners.
[Expression 1]
X = (W / 2) · {(I2 + I3) (I1 + I4)} / (I1 + I2 + I3 + I4)
[Expression 2]
Y = (H / 2) · {(I1 + I2) (I3 + I4)} / (I1 + I2 + I3 + I4)
[0024]
These simple equations are most accurate when the resistance at the edge of the signal layer is "linearized". That is, if the top two corners are driven by a positive voltage and the bottom two corners are grounded, the equipotential should be an equidistant straight horizontal line. Similarly, if the two left corners are driven and the two right corners are grounded, the equipotentials must be equidistant vertical lines. This requirement can be derived from basic circuit theory. Signal layer linearization is achieved by coupling the resistor network around the patterned conductive layer, so that the resistance of the patterned conductive layer is linear in both the X and Y directions. The resistance value (ie resistor geometry) changes. An example is shown in FIG. 7, where a strip resistor 201 is disposed along each of the four sides of the patterned conductive layer 203. A number of resistors 205 provide connections between the strip resistors 201 and the patterned conductive layer 203 as shown. In addition, resistor 207 provides a connection between strip resistor 101 and the four corner nodes A, B, C, D as shown. A general method for determining the resistance value of a resistor network to be linearized is as follows.
[0025]
8-15 illustrate an embodiment in which a resistor network is integrated into the top substrate 24 shown in FIG. More specifically, the strip resistor 201 and the resistor 205 are formed by first depositing the patterned layer 81 on the top substrate 24. Patterned layer 81 is a transparent conductive material such as ITO or an opaque conductive material such as chromium or chromium oxide (or other suitable material that has low reflectivity and prevents light transmission). As shown in FIGS. 8 and 9, the patterned layer 81 preferably includes a strip region 83 that defines the strip resistor 201 and a serpentine region 85 (one of which is shown) that defines the resistor 205 of the resistor network. ). Serpentine region 85 conductively couples strip region 83 to patterned signal layer 71. Patterned layer 81 may be deposited and patterned with patterned signal layer 71 of FIG. 6, as shown.
[0026]
After deposition of the patterned layer 81, a transparent non-conductive insulating layer 87 is preferably deposited and patterned as shown in FIGS. The insulating layer 87 is a transparent polymer such as acrylic resin or benzocyclobutene. When the insulating layer 87 is formed from a photosensitive material, patterning is achieved by exposure and development of the photosensitive material. Alternatively, conventional photolithography / etching techniques can be used to pattern the insulating layer 87. As shown, the insulating layer 87 is preferably patterned so as to partially cover the meandering region 85 of the conductive layer 81. Further, as shown, the insulating layer 87 is deposited and patterned as part of the insulating layer 73 of FIG.
[0027]
After the insulating layer 87 is deposited, a black matrix (BM) layer 89 is deposited and patterned as shown in FIGS. Preferably, the black matrix layer 89 is a composite containing layer of chromium and chromium oxide, and the chromium oxide is deposited first. Thereby, when viewed from behind, the black matrix layer 89 is as black as possible, thereby reducing the amount of light reflected from the display device and increasing the display contrast ratio. The black matrix layer 89 provides sufficient absorption of light, and essentially no light can pass through the black matrix layer 89. The black matrix layer 89 is preferably patterned to partially cover the serpentine region 85 of the conductive layer 81, but is electrically isolated from the serpentine region 85 by an insulating layer 87 as shown. Further, the black matrix layer 89 is preferably patterned so as to be formed directly on the strip-like region 83 of the patterned layer 81 as shown. This composite layer (the black matrix layer 89 and the strip region 83) forms a low resistance layer useful for forming the strip resistor 201. Further, the black matrix layer 89 is preferably deposited and patterned together with the black matrix material 23-1 of FIG. 6, as shown. In the array area of the panel, the patterning of the black matrix material 23-1 is designed to block light transmission except for the ITO pixel electrode area. In the pixel electrode region, the active matrix controls the applied voltage across the liquid crystal and selects the correct gray scale.
[0028]
After deposition of the black matrix layer 89, the color filter material 23-2 (including red, green and blue elements) of FIG. 6, the insulating layer 75 and the common electrode 28 are deposited as shown in FIGS. Patterning.
[0029]
FIGS. 16-23 show an embodiment in which the resistor network is integrated into the top substrate 24 shown in FIG. More specifically, the strip resistor 201 and the resistor 205 are formed by first depositing the patterned layer 91 on the top substrate 24. Patterned layer 91 is an opaque conductive material such as chromium or chromium oxide (or other suitable material that has low reflectivity and prevents light transmission). As shown in FIGS. 16 and 17, the patterned layer 91 preferably has a strip region 93 defining a strip resistor 201 and a serpentine region 95 (one of which is shown) defining a resistor 205 of a resistor network. ). Serpentine region 95 conductively couples strip region 83 to the patterned signal layer (black matrix layer 23-1 in FIG. 5). Patterned layer 91 may be deposited and patterned with patterned black matrix material 23-1 of FIG. 5, as shown. Further, as shown, the color filter material 23-2 of FIG. 5 (including red, green and blue elements) is generally deposited and patterned along with the black matrix material 23-1. In addition, an additional layer of black matrix material (not shown) is deposited and patterned to form directly on the strip region 93 to form a low resistance layer that is beneficial in forming the strip resistor 201. .
[0030]
After deposition of the patterned layer 91, a transparent non-conductive insulating layer 61 is preferably deposited and patterned as shown in FIGS. The insulating layer 61 is a transparent polymer such as acrylic resin or benzocyclobutene. When the insulating layer 61 is formed from a photosensitive material, patterning is achieved by exposure and development of the photosensitive material. Alternatively, conventional photolithography / etching techniques can be used to pattern the insulating layer 61. As shown, the insulating layer 61 is preferably deposited and patterned with the insulating layer 61 of FIG.
[0031]
After the insulating layer 61 is attached, a protective plane layer 63 is formed on the insulating layer 61 as shown in FIGS. As described above in connection with FIG. 5, the protective plane layer 63 is formed from a transparent conductive material such as ITO or other suitable material and is disposed between the black matrix material 23-1 and the common electrode 28. The
[0032]
After deposition of the protective plane layer 63, as shown in FIGS. 22 and 23, the transparent non-conductive insulating layer 65 and the common electrode 28 of FIG. 5 are deposited and patterned.
[0033]
In both embodiments described in connection with FIGS. 8-15 and 16-23, a strip resistor 20 is provided at each corner of the panel. 1 A corner resistor 207 is formed between the contact and the electrical contact. The corner resistor 207 is preferably a strip resistor 20. 1 Is formed using the same process described above with respect to the formation of. The electrical contacts are conductively coupled to circuitry that derives the location of touch input (ie, contact point) by measuring the current flowing from the corners. In addition, electrical contacts with the protective plane layer are formed at each corner. The electrical contact with the protective plane layer is conductively coupled to a circuit that limits capacitive coupling between the common electrode and the patterned conductive layer by driving the protective plane as described above.
[0034]
As described above, strip resistors 201 and resistors 205 are integrally formed on the top substrate in connection with the process steps that form the signal layers and other elements of the liquid crystal display system. This approach is economically advantageous because no additional process steps are required to form the strip resistor 201 and resistor 205.
[0035]
A method for linearizing the resistance of the signal layer will be described next. Start by calculating a resistor for a square screen, first having a uniform area resistivity Rho_s (Ω / square) in both directions, and then the results for different horizontal and vertical resistivities. It will be transformed into a rectangular screen having.
[0036]
FIG. 24 shows the configuration of the square screen in more detail. Due to symmetry, each edge has the same resistance value. In the actual operation of touch detection, the electrodes at the four corners are driven by the same AC signal, but in order to determine the edge resistance value, the case where the upper and lower corners are driven by a symmetric DC voltage is considered. However, it is easy to consider the current and voltage of the resistive layer (for example, the upper corner is driven at +1 volt and the lower corner is -1 volt). The definition of FIG. 24 is provided as shown in the following table.
[Table 1]
Symbol Definition
n Number of feed resistors
Rho_s Screen area resistivity (Ω / square)
Rs Screen resistance (Ω) from one side to the other, equal to Rho_s
Re long side resistor
Rc corner resistor
Ri feed resistors (i = 1 ... n)
Vs AC applied voltage as shown
Vm AC voltage at the corner of the screen
Voltage along Re at the top of Vi
[0037]
The resistors Ri are assumed to be equally spaced along the side and are symmetric at the center of the screen, so Ri = Rn + 1−i. Where the value of n is small, ripples occur in the equipotential near the edge of the screen. At very large values, a large feed resistance is required, which is difficult to form. In general, n should be chosen as large as possible within the manufacturable range.
[0038]
If the screen is linearized correctly, the equipotential is a horizontal line, equidistant from top to bottom. In particular, the entire upper edge should be at the corner potential + Vm and the lower edge should be -Vm. The current density is proportional to the electric field, and the electric field is proportional to the gradient of the potential distribution. Therefore, when the equipotential is a straight line with equal intervals, the current density is constant across the screen and flows vertically from top to bottom. This means that there is no current inflow or outflow to or from the sides of the screen. It is immediately concluded that the potential change along the side strip resistor Re must exactly match the potential change in the screen. Otherwise, current will flow into or out of the screen via the side feed resistors. This condition is satisfied only when the side band resistor Re has a constant resistance per unit length and the voltage at each junction between Rc and Re is equal to the corner voltage Vm. From basic circuit theory, the voltage Vm is equal to Vs-IRc, where I is the current through the sideband resistors. The current is equal to 2Vs / (Rc + Re + Rc). From the above, the following equation is established.
[Equation 3]
Vm / Vs = 1 / (1 + 2Rc / Re) (1)
[0039]
Next, consider the total current Is flowing through the screen. The screen has a voltage difference of 2 Vm from the top to the bottom and a resistance Rs. Therefore, the following equation is given.
[Expression 4]
I = 2Vm / Rs (2)
[0040]
This current must flow through the top resistors Rc and Re and then through the feed resistor into the screen. Due to symmetry, half of this current must flow from each corner. At this time, since a voltage drop corresponding to 0.5RcIs occurs in the upper resistor Rc, the first voltage V1 (FIG. 24) is given as follows.
[Equation 5]
V1 = Vs−0.5RcIs = Vs−RcVm / Rs (3)
[0041]
Next, the change in Vi along the upper edge is calculated. Since the current to the screen flows along Re from both corners, the voltage decreases symmetrically toward the center. Therefore, it is only necessary to calculate n / 2 values. For convenience, assume that n is an even integer. If the resistance along the band between the feed resistors is Ro, Ro is given by the following equation.
[Formula 6]
Ro = Re / (n-1) (4)
[0042]
As mentioned above, the current density must be uniform. Thus, each equally spaced feed resistor must conduct the same current, for example given by:
[Expression 7]
If = Is / n (5)
[0043]
From Expression (2), If is expressed as follows.
[Equation 8]
If = 2Vm / nRs (6)
[0044]
The current flowing in the strip resistor Re starts from a maximum value of 0.5 Is and decreases by If after each feed resistor. In view of this, the first few voltages are written as:
[Equation 9]
V1 = Vs−RcVm / Rs (according to Formula 3) (7)
[Expression 10]
V2 = V1- (0.5Is-1If) Ro = V1-0.5RoIs + (1) RoIf (8)
[Expression 11]
V3 = V2- (0.5Is-2If) Ro = V1-1.0RoIs + (1 + 2) RoIf (9)
[Expression 12]
V4 = V3- (0.5Is-3If) Ro = V1-1.5RoIs + (1 + 2 + 3) RoIf (10)
[Formula 13]
V5 = V4- (0.5Is-4If) Ro = V1-2.0RoIs + (1 + 2 + 3 + 4) RoIf (11)
[0045]
The second term can be written as the product of -0.5 (i-1) and RoIf. The third term is the product of the sum of the first (i−1) integers and RoIf. Therefore, the i-th voltage is expressed as follows.
[Expression 14]
Vi = V1-0.5 (i-1) RoIs + 0.5 (i) (i-1) RoIf (12)
[0046]
From Expression (4) and Expression (5), Vi is expressed as follows.
[Expression 15]
Vi = V1-0.5 (i-1) ReIs / (n-1) +0.5 (i) (i-1) ReIs / n (n-1) (13)
[Expression 16]
Vi = V1-0.5ReIs (i-1) (ni) / n (n-1) (14)
[0047]
By substituting equations (2), (3), and (7) into equation (13), the following equation is obtained.
[Expression 17]
Vi = Vs-RcVm / Rs-Vm (Re / Rs) (i-1) (ni) / n (n-1) (15)
[0048]
Finally, removing Vs using equation (1) yields:
[Formula 18]
Vi = Vm (1 + 2Rc / Re) −Vm (Rc / Rs) −Vm (Re / Rs) (i−1) (n−i) / n (n−1) (16)
[Equation 19]
Vi = Vm (1 + 2Rc / Re-Rc / Rs- (Re / Rs) (i-1) (ni) / n (n-1)) (17)
[0049]
Equation (17) expresses Vi with respect to the parameters Re, Rc, Rs and Vm. Now let's calculate the feed resistor Ri. Each feed resistor Ri has a voltage Vi at one end and a screen voltage Vm at the other end. Therefore, the resistor current is (Vi−Vm) / Ri. As mentioned above, this current is the same for each resistor and is equal to If = Is / n. Therefore, it can be expressed as follows.
[Expression 20]
(Vi−Vm) / Ri = Is / n = (2 Vm / Rs) / n (18)
[Expression 21]
Ri = (Vi−Vm) nRs / 2Vm (19)
[Expression 22]
Ri = 0.5 nRs (2Rc / Re-Rc / Rs- (Re / Rs) (i-1) (ni) / n (n-1)) (20)
[0050]
Therefore, given resistance values (Rs, Re, Rc), the feed resistance value for linearizing the screen can be calculated using equation (20).
[0051]
Now we need a procedure to select the appropriate values for Re, Rc, Rs. In general, the screen resistance Rs is fixed by selecting a conductive material. Next, it is necessary to select suitable values for Re and Rc. These values should be selected to maximize the coupling rate Vm / Vs in equation (1) so as to ensure efficient transfer of signals to external circuitry. However, careful analysis of the formula indicates that not all combinations of (Rs, Re and Rc) are usable. If an incorrect value is selected, one with voltage (Vi-Vm) becomes negative. From equation (17), the worst (minimum) voltage occurs at the center of the screen. Substituting i = n / 2 into equation (17) by substituting this Vmin, the following equation is obtained.
[Expression 23]
Vmin = Vm (1 + 2Rc / Re-Rc / Rs- (Re / 4Rs) (n-2) / (n-1)) (21)
[0052]
The conditions for (Vmin−Vm) to be greater than 0 are as follows.
[Expression 24]
Vm (1 + 2Rc / Re) −Vm (Rc / Rs) −Vm (Re / 4Rs) (n−2) / (n−1)> Vm (22)
[0053]
After algebraic computation, this is
[Expression 25]
2Rc / Re> (Rc / Rs) + (Re / 4Rs) (n−2) / (n−1) (23)
[0054]
Here, it is convenient to introduce the following two dimensionless ratios K and A.
[Equation 26]
K = Re / 2Rs (24)
[Expression 27]
A = Vs / Vm (25)
[0055]
From the expression (1), the following expression is established.
[Expression 28]
A = 1 + 2Rc / Re (26)
[0056]
The following relationship is obtained using Expression (23), Expression (15), and Expression (19).
[Expression 29]
K <Kmax (27)
[30]
Kmax = (A-1) / (A-1 + 0.5 (n-2) / (n-1)) (28)
[31]
Vi / Vm = AK (A-1) -2K (i-1) (ni) / n (n-1) (29)
[Expression 32]
Ri = 0.5 nRs (Vi / Vm−1) (30)
[Expression 33]
Re = 2KRs (31)
[Expression 34]
Rc = 0.5Re (A-1) (32)
[0057]
These equations apply as follows. First, the value of Rs is selected according to the screen material. Next, a test value of the ratio Vm / Vs is selected. A value close to 1 increases coupling. A, which is the reciprocal of the ratio, is calculated, and Kmax is calculated from equation (27). Choose a value of K that is about 20% smaller than Kmax (if K is chosen too close to Kmax, there will be a very large spread of resistance and the screen characteristics will be affected by manufacturing tolerances. Easier to receive). Next, the required values of Re and Rc are calculated using Equation (31) and Equation (32).
[0058]
Since the required value of Re is too small, it may not be possible to manufacture in a limited space near the edge of the screen using ordinary materials. This is because Re is very long and narrow. In this case, a lower value of (Vm / Vs) should be tried. If a suitable value is found, the feed resistance can be calculated according to equation (20).
[0059]
Once the square screen problem is solved, it is easy to transform it into a rectangular screen having a width W and a height H as shown in FIG. Let us assume that the screen resistivity in the horizontal and vertical directions is Rh and Vh (Ω / square). Let the screen resistance measured in the vertical direction be Rs_v and the screen resistance measured in the horizontal direction be Rs_h. In that case:
[Expression 35]
Rs_v = Rv (H / W) [Ω] (33)
[Expression 36]
Rs_h = Rh (W / H) [Ω] (34)
[0060]
Next, over the upper part, the previously calculated resistance value is transformed as follows.
[Expression 37]
Re_h = Re (Rs_v / Rs) [Ω] (35)
[Formula 38]
Rc_h = Rc (Rs_v / Rs) [Ω] (36)
[39]
Ri_h = Ri (Rs_v / Rs) [Ω] (37)
[0061]
Next, the previously calculated resistance value along the side is transformed as follows.
[Formula 40]
Re_v = Re (Rs_h / Rs) [Ω] (38)
[Expression 41]
Rc_v = Rc (Rs_h / Rs) [Ω] (39)
[Expression 42]
Ri_v = Ri (Rs_h / Rs) [Ω] (40)
[0062]
The official proof is omitted here. In short, this is because the current flow to the screen in the vertical direction passes through the top resistor and the current flow in the horizontal direction passes through the side resistor. By changing each set of resistors as described above, the voltage calculated in the square screen can be maintained.
[0063]
Advantageously, the LCD of the present invention includes a signal layer and a protection plane layer integrated on the top substrate of the LCD, the protection plane layer being disposed between the signal layer of the top substrate and the common electrode. The signal layer is driven by the source signal and the response is measured. The protective plane layer is driven by a signal that reduces capacitive coupling between the common electrode and the signal layer, and contacts a part of the human body (such as a finger or toe) based on a measured response to a source signal applied to the signal layer The position can be determined. In addition, integrating the signal layer and the protective plane layer on the top substrate of the LCD provides an inexpensive alternative to add-on touch input screens.
[0064]
Alternatively, the tip of the tool is driven by the source signal and the response to the source signal on the signal layer is measured. The tool contact location on the top substrate is determined based on the measured response to the source signal.
[0065]
The signal layer and protection plane of the present invention have been described as implemented in an active matrix LCD system. However, the present invention is not limited to this point, and can be realized in any display system. A matrix of display elements is viewed from above the first side of the substrate and the display elements are disposed on the second side (ie, the opposite side) of the substrate. For example, the present invention can be implemented in a passive matrix LCD system. In such a system, the TFT elements and data lines are omitted from the bottom substrate, and the common electrodes formed on the top substrate are patterned to form data lines (which are functionally active matrix display devices). Equivalent to data line 31). The matrix of sub-pixel regions is formed by the intersection of the bottom substrate gate lines and the top substrate patterned data lines. In such a system, the signal layer and the protective plane layer can be integrated into the top substrate of the passive matrix display and placed between the patterned data lines and the top substrate of the active matrix display.
[0066]
Similarly, the present invention may be implemented in a magnetic matrix display system (an example of which is described in US Patent Application No. 695857, Aug. 9, 1996 by Knox et al., Assigned to the assignee of the present application). Is). Such a system includes a top glass substrate having a plurality of phosphor elements (e.g., strip-shaped phosphors) facing an electron source. The magnetic matrix scans the phosphor elements on the top substrate by controlling the direction of electrons generated by the electron source. In such a system, the signal layer and the protective plane layer of the present invention can be integrated into the top substrate of the magnetic matrix display and placed between the phosphor element and the top substrate of the magnetic matrix display.
[0067]
In summary, the following matters are disclosed regarding the configuration of the present invention.
[0068]
(1) a substrate;
A signal layer disposed integrally on the substrate and from which a touch position is derived according to a response to the applied signal;
At least one resistor coupled with the signal layer coupled between the signal layer and the circuit and integrally disposed on the substrate;
A liquid crystal display device.
(2) The liquid crystal display device according to (1), wherein the signal layer is formed of a conductive material, and the resistor includes at least one layer formed of the conductive material of the signal layer.
(3) The liquid crystal display device according to (2), wherein the conductive material includes a light-absorbing material that has a low reflectance and prevents light transmission.
(4) The liquid crystal display device according to (4), wherein the light absorbing material includes one of chromium and chromium oxide.
(5) a light-absorbing material that has low reflectivity and prevents light transmission, and includes a patterned layer that is integrally disposed on the substrate;
The signal layer is formed of a transparent conductive material;
The resistor according to (1), wherein the resistor includes a first layer formed of the transparent conductive material of the signal layer, and a second layer formed of the light absorbing material of the display element. Liquid crystal display device.
(6) The liquid crystal display device according to (5), wherein the light absorbing material includes one of chromium and chromium oxide.
(7) The liquid crystal display device according to (6), wherein the transparent conductive material contains indium tin oxide.
(8) The liquid crystal display device according to (1), wherein the at least one resistor is part of a resistor network that linearizes the resistance of the signal layer in a vertical direction and a horizontal direction.
(9) The liquid crystal display device according to (8), wherein the resistance network includes a plurality of strip resistors and a plurality of meandering resistors coupled between the strip resistors and the signal layer.
[Brief description of the drawings]
FIG. 1 is a top view of a conventional crossover type active matrix liquid crystal display device.
2 is a partial cross-sectional view (AA) of the liquid crystal display device of FIG. 1. FIG.
FIG. 3 is a schematic diagram of pixels of the active matrix liquid crystal display device of FIG. 1;
FIG. 4 is a pictorial diagram of the touch input function of the present invention.
5 is a partial cross-sectional view (AA) of the liquid crystal display device of FIG. 1 showing an embodiment of the present invention in which a patterned signal layer and a protective plane layer are integrated into a top substrate 24. FIG.
6 is a partial cross-sectional view (AA) of the liquid crystal display device of FIG. 1, showing an embodiment of the present invention in which a patterned signal layer and a protective plane layer are integrated into the top substrate 24. FIG.
FIG. 7 is a pictorial diagram that linearizes the resistance of a patterned conductive layer in the horizontal (X) and vertical (Y) directions by integrating a resistor network within the top substrate 24 in accordance with the present invention.
8 illustrates process steps for forming a patterned layer 81 and a patterned signal layer 71 to form the top substrate of FIG.
9 is a cross-sectional view of the substrate of FIG.
FIG. 10 illustrates process steps for depositing and patterning an insulating layer 87. FIG.
11 is a cross-sectional view of the substrate of FIG.
FIG. 12 illustrates the process steps for depositing and patterning a black matrix (BM) layer 89. FIG.
13 is a cross-sectional view of the substrate of FIG.
FIG. 14 illustrates process steps for depositing and patterning color filter material 23-2, insulating layer 75, and common electrode 28.
15 is a cross-sectional view of the substrate of FIG.
16 shows process steps for forming patterned layer 91 and patterned signal layer 71 to form the top substrate of FIG.
17 is a cross-sectional view of the substrate of FIG.
FIG. 18 illustrates process steps for depositing and patterning an insulating layer 61. FIG.
19 is a cross-sectional view of the substrate of FIG.
20 is a diagram showing process steps for forming a protective plane layer 63 on an insulating layer 61. FIG.
21 is a cross-sectional view of the substrate of FIG.
22 illustrates process steps for depositing and patterning an insulating layer 65 and a common electrode 28. FIG.
23 is a cross-sectional view of the substrate of FIG.
FIG. 24 is a pictorial diagram of a resistor network that linearizes the resistance of a square signal layer in the horizontal (X) and vertical (Y) directions.
FIG. 25 is a pictorial diagram of a resistor network that linearizes the resistance of a rectangular signal layer in the horizontal (X) and vertical (Y) directions.
FIG. 26 is a pictorial diagram of a system that generates signals supplied to the corners of a signal layer and a protective layer to derive a touch position.
[Explanation of symbols]
20 Liquid crystal display devices
22 First substrate
23-1, 89 Black matrix material layer
23-2 RGB color matrix material layer
24 Second substrate
25 Light sensitive overcoat layer
26 Pixel electrode
28 Common electrode
30 Thin film transistor (TFT)
31 data lines
32 Gate line
36 Liquid crystal materials
38, 40 Alignment layer
42 Optical compensation film
44 Optical compensation film
46 Polarizing film
48 Polarizing film
61, 65, 73, 75, 87 Insulating layer
63 Protection plane layer
71 Signal layer
81 Patterned layer
83, 93 Banded area
85, 95 Meander area
87 Non-conductive insulating layer
111 Liquid crystal capacitance
120, 122 storage capacitor
201 Strip resistance
205 Feed resistance
207 Corner resistance

Claims

In a liquid crystal display device in which a liquid crystal material is filled between a first substrate and a second substrate on which a black matrix layer is formed ,
A signal layer made of a transparent conductive material integrally disposed on the second substrate and provided to derive a touch position according to a response to an applied signal;
A resistor coupled between the signal layer and a circuit for deriving a touch position according to a response to an applied signal , and disposed integrally on the second substrate;
Black having a low reflectance formed from a light-absorbing material, which is patterned to be aligned with the patterning of the signal layer, and disposed on the second substrate via an insulating layer that blocks light transmission. Including a matrix layer ,
A first layer formed of the same material as the signal layer and a second layer formed of the same material as the black matrix layer and formed directly on the first layer; And a liquid crystal display device.

The liquid crystal display device according to claim 1, wherein the light absorbing material includes one of chromium and chromium oxide.

The liquid crystal display device according to claim 2 , wherein the transparent conductive material contains indium tin oxide.

The liquid crystal display device of claim 1, wherein the at least one resistor is part of a resistor network that linearizes the resistance of the signal layer in the vertical and horizontal directions.

The liquid crystal display device according to claim 4 , wherein the resistance network includes a plurality of strip resistors and a plurality of meandering resistors coupled between the strip resistors and the signal layer.